JP2018142671A - インダクタ - Google Patents

Abstract

【課題】固着力の低下抑制を可能とすること。【解決手段】インダクタ１０は、コア２０と、一対の端子電極４０と、ワイヤ５０とを有する。コア２０は、軸部２１と、軸部２１の両端の一対の支持部２２とを有している。軸部２１は直方体状に形成されている。支持部２２は軸部２１を実装対象（回路基板）と平行に支持する。一対の支持部２２は、軸部２１と一体に形成されている。端子電極４０は、支持部２２の端面３２の端面部電極４２を含む。この端面部電極４２は、端面３２の幅方向の端部４２ｂよりも幅方向の中央部４２ａが高い。【選択図】図１

Description

本発明は、コアに巻回されたワイヤを有するインダクタに関する。

従来、電子機器には種々のインダクタが搭載されている。巻線型インダクタは、コアと、コアに巻回されたワイヤとを有している。ワイヤの端部は、コアに設けられた端子電極と接続されている。（例えば、特許文献１，２参照）。その端子電極は、インダクタを実装する対象物（回路基板等）に設けられたパッドとはんだ等により接続される。

特開２００２−２８０２２６号公報 特開平１０−３２１４３８号公報

ところで、携帯電話機等の電子機器の小型化が進み、そのような電子機器に搭載されるインダクタに対しても小型化が要求される。インダクタを小型化すると、それに伴いインダクタの端子電極の面積が小さくなり、対象物に対する固着力が低下する。このことは、実装信頼性の低下を招く。

本発明は上記問題点を解決するためになされたものであって、その目的は、固着力の低下抑制を可能としたインダクタを提供することにある。

上記課題を解決するインダクタは、柱状の軸部と、前記軸部の両端部の一対の支持部とを有するコアと、前記一対の支持部のそれぞれに設けられた端子電極と、前記軸部に巻回され、両端部がそれぞれ前記一対の支持部の端子電極に接続されたワイヤと、を有し、前記端子電極は、前記支持部の底面の底面部電極と、前記支持部の端面の端面部電極と、を含み、前記端面部電極は、前記端面の幅方向の端部よりも前記端面の幅方向の中央部が高い。

この構成によれば、中央部の高さが端部の高さと同じである場合に比べ、端面部電極の表面積が増加する。この表面積の増加は、回路基板への接続を強固とする、つまり回路基板に対する固着力を高くする。このため、小型化したインダクタにおいて、実装対象の回路基板に対して十分な固着力を得ることができる、つまり、固着力の低下を抑制することができる。

上記のインダクタにおいて、前記端面部電極の上端は上側に凸となる弧状であることが好ましい。
この構成によれば、端面部電極の面積、つまり端子電極の表面積をさらに拡大することができる。

上記のインダクタにおいて、前記端面部電極は、前記端面の幅方向の端部の高さに対して、前記端面の幅方向の中央部の高さの比が１．１以上であることが好ましい。
上記のインダクタにおいて、前記端面部電極は、前記端面の幅方向の端部の高さに対して、前記端面の幅方向の中央部の高さの比が１．２以上であることが好ましい。

上記のインダクタにおいて、前記端面部電極は、前記端面の幅方向の端部の高さに対して、前記端面の幅方向の中央部の高さの比が１．３以上であることが好ましい。
このような構成によれば、端面部電極の面積、つまり端子電極の表面の面積をより大きくすることができる。

上記のインダクタにおいて、前記端子電極はさらに、前記支持部の側面の側面部電極を含み、前記側面部電極は、前記一対の支持部の互いの対向面から前記端面に向かって徐々に高さが高くなることが好ましい。

ワイヤに流れる電流によりコアの軸部に生じる磁束は、軸部から一方の支持部−空中−他方の支持部を介して軸部へと戻るように形成される。このインダクタでは、支持部の側面の大部分や、側面と端面との間の稜線部分の大部分において、端子電極が磁束の通過を遮らず、総磁束量の低下を抑制する。このように総磁束量の低下を抑制することで、インダクタンス値の取得効率を向上できる。また、上記の稜線部分の大部分において、端子電極が磁束の通過を遮らないため、端子電極における渦電流損の発生も低減するので、Ｑ値の低下も抑制できる。また、対向面側では、端面側よりも端子電極の高さが低くなるため、端面部電極を高くしても、実装時に対向面側でワイヤや軸部とはんだとの干渉を低減できる。

上記のインダクタにおいて、前記コア及び前記端子電極を含む長さ寸法は１．０ｍｍ以下であり、前記コア及び前記端子電極を含む幅寸法は０．６ｍｍ以下であり、前記コア及び前記端子電極を含む高さ寸法は０．８ｍｍ以下であることが好ましい。

この構成によれば、小型化されたコアを含むインダクタにおいて、固着力の低下を抑制することができる。
上記のインダクタは、前記高さ寸法は前記幅寸法より大きいことが好ましい。

この構成によれば、一定の実装面積に対して、端面部電極の高さをより高く設定できるため、固着力の低下をさらに抑制できる。

本発明のインダクタによれば、固着力の低下抑制を可能とすることができる。

（ａ）は第１実施形態のインダクタの正面図、（ｂ）はインダクタの端面図。 第１実施形態のインダクタの斜視図。 コアの断面を説明するための概略斜視図。 （ａ）（ｂ）は、端子電極を形成する工程の概略図。 （ａ）は第２実施形態のインダクタの正面図、（ｂ）はインダクタの端面図。 第２実施形態のインダクタの斜視図。 第２実施形態のインダクタの周波数−インピーダンス特性図。 変形例のコアを示す概略斜視図。 コアの側面を示す写真。

以下、各形態を説明する。
なお、添付図面は、理解を容易にするために構成要素を拡大して示している場合がある。構成要素の寸法比率は実際のものと、または別の図面中のものと異なる場合がある。

（第１実施形態）
以下、第１実施形態を説明する。
図１（ａ），図１（ｂ）及び図２に示すインダクタ１０は、例えば回路基板等に実装される表面実装型のインダクタである。このインダクタ１０は、たとえば、スマートフォンまたは手首着用のモバイル電子デバイス（たとえば、スマートウォッチ）など携帯型電子機器（モバイル電子デバイス）を含めて、様々なデバイスで使用され得る。

本実施形態のインダクタ１０は、コア２０と、一対の端子電極４０と、ワイヤ５０とを有する。コア２０は、軸部２１と一対の支持部２２とを有している。軸部２１は直方体状に形成されている。一対の支持部２２は、軸部２１の両端から軸部２１の延びる第１の方向と直交する第２の方向に延びている。支持部２２は軸部２１を実装対象（回路基板）と平行に支持する。一対の支持部２２は、軸部２１と一体に形成されている。

端子電極４０は、各支持部２２に形成されている。ワイヤ５０は、軸部２１に巻回されている。また、ワイヤ５０は、軸部２１に対して単一の層を形成するように、軸部２１に巻回されている。ワイヤ５０の両端部は、端子電極４０にそれぞれ接続されている。このインダクタ１０は、巻線型インダクタである。

インダクタ１０は、概略で直方体状に形成されている。なお、本明細書において、「直方体状」には、角部や稜線部が面取りされた直方体や、角部や稜線部が丸められた直方体が含まれるものとする。また、主面及び側面の一部又は全部に凹凸などが形成されていてもよい。また、「直方体状」では対向する面が必ずしも完全に平行となっている必要はなく、多少の傾きがあってもよい。

本明細書において、軸部２１の延びる方向を「長さ方向Ｌｄ（第１の方向）」と定義し、「長さ方向Ｌｄ」に直交する方向のうち図１（ａ）及び図１（ｂ）の上下方向を「高さ方向（厚み方向）Ｔｄ」と定義し、「長さ方向Ｌｄ」及び「高さ方向Ｔｄ」のいずれにも直交する方向（図１（ｂ）の左右方向）を「幅方向Ｗｄ」と定義する。なお、本明細書において、「幅方向」は、長さ方向に垂直な方向のうち、インダクタ１０が回路基板に実装された際、つまり端子電極４０によりインダクタ１０が実装される回路基板と平行となる方向となる。

インダクタ１０において、長さ方向Ｌｄの大きさ（長さ寸法Ｌ１）は、０ｍｍよりも大きく、１．０ｍｍ以下が好ましい。本実施形態のインダクタ１０の長さ寸法Ｌ１は、例えば０．７ｍｍである。

また、インダクタ１０において、幅方向Ｗｄの大きさ（幅寸法Ｗ１）は、０ｍｍよりも大きく、０．６ｍｍ以下であることが好ましい。また、幅寸法Ｗ１は、０．３６ｍｍ以下であることが好ましく、０．３３ｍｍ以下であることがより好ましい。本実施形態のインダクタ１０の幅寸法Ｗ１は、例えば０．３ｍｍである。

また、インダクタ１０において、高さ方向Ｔｄの大きさ（高さ寸法Ｔ１）は、０ｍｍよりも大きく、０．８ｍｍ以下であることが好ましい。本実施形態のインダクタ１０の高さ寸法Ｔ１は、例えば０．５ｍｍである。

図２に示すように、軸部２１は、長さ方向Ｌｄに延在した直方体状に形成されている。一対の支持部２２は、長さ方向Ｌｄに薄い板状に形成されている。一対の支持部２２は、幅方向Ｗｄに対して高さ方向Ｔｄに長い直方体状に形成されている。

一対の支持部２２は、高さ方向Ｔｄ及び幅方向Ｗｄに向かって軸部２１の周囲に張り出すように形成されている。具体的には、長さ方向Ｌｄから見たときの各支持部２２の平面形状は、軸部２１に対して高さ方向Ｔｄ及び幅方向Ｗｄに張り出すように形成されている。

各支持部２２は、長さ方向Ｌｄにおいて相対向する内面３１及び端面３２と、幅方向Ｗｄにおいて相対向する一対の側面３３，３４と、高さ方向Ｔｄにおいて相対向する上面及び底面３６を有している。一方の支持部２２の内面３１は、他方の支持部２２の内面３１と相対向している。なお、図示の通り、本明細書において、「底面」とはインダクタを回路基板に実装する際に、回路基板と対向する面を意味する。特に、支持部の底面とは、両側の支持部ともに端子電極が形成されている側の面を意味する。また、「端面」とは支持部のうち、軸部とは逆側に向く面を意味する。さらに「側面」は底面及び端面に隣接する面を意味する。

コア２０の材料としては、磁性材料（例えば、ニッケル（Ｎｉ）−亜鉛（Ｚｎ）系フェライト、マンガン（Ｍｎ）−Ｚｎ系フェライト）、アルミナ、金属磁性体などを用いることができる。これらの材料の粉末を、成型及び焼結することによりコア２０が得られる。

図３に示すように、軸部２１の軸方向（長さ方向Ｌｄ）と直交する断面２１ａの面積は、その軸方向と直交する支持部２２の断面２２ａの面積に対して、３５〜７５％の範囲内であることが好ましく、４０〜７０％の範囲内であることがより好ましい。さらに、４５〜６５％の範囲内であることが好ましく、５０〜６０％の範囲内であることがより好ましい。本実施形態において、軸部２１の断面２１ａの面積は、支持部２２の断面２２ａの面積の約５５％である。

このように、支持部２２の断面積に対する軸部２１の断面積の比率を所定範囲内とすることで、長さ方向Ｌｄと直交する方向（幅方向Ｗｄ，高さ方向Ｔｄ）において支持部２２の端部から軸部２１までの空間を使うことにより、インダクタ１０（コア２０）における設計の自由度が高くなる。例えば、支持部２２の断面積に対する軸部２１の断面積の比率が一定割合より大きいことで、コア２０の強度が向上するし、またコア２０を通過する磁束の飽和量が向上することで特性の低下を抑制できる。一方、支持部２２の断面積に対する軸部２１の断面積の比率が大きいと、コア２０に巻回するワイヤ５０が支持部２２の端部からはみ出す虞がある。

また、設計の自由度として、支持部２２に対する軸部２１の位置を設定することができる。軸部２１の位置によりインダクタ１０の特性を設定することができる。例えば、軸部２１を高くすると、インダクタ１０を実装した回路基板の配線やパッドとワイヤ５０との間に生じる寄生容量の容量値が小さくすることができ、自己共振周波数を高くすることができる。一方、軸部２１を低くすると、軸部２１より上方において、一対の支持部２２において相対向する内面３１の面積が大きくなるため、一対の支持部２２の間に磁束を形成し易くなる。このため、所望のインダクタンス値を設定することができ、高いインピーダンス値が得られる。

端子電極４０は、支持部２２の底面３６に形成された底面部電極４１を有している。底面部電極４１は、支持部２２の底面３６の全体にわたって形成されている。
また、端子電極４０は、支持部２２の端面３２に形成された端面部電極４２を有している。端面部電極４２は、支持部２２の端面３２の一部（下側部分）を覆うように形成されている。端面部電極４２は、底面部電極４１から連続するように形成されている。図１（ｂ）に示すように、端面部電極４２は、支持部２２の端面３２において、幅方向の両端部４２ｂよりも幅方向の中央部４２ａが高く形成されている。また、端面部電極４２の上端４２ｃは、上側に凸となる弧状に形成されている。図９は、コア及び端面部電極の拡大写真を示す。

端面部電極４２は、端部４２ｂの高さＴｂに対する中央部４２ａの高さＴａの比が１．１以上であることが好ましく、高さの比が１．２以上であることがより好ましい。本実施形態において、高さの比が１．３以上である。なお、端面部電極４２の高さとは、端面３２側から見て、底面部電極４１の表面（下端）から高さ方向Ｔｄに沿って測定した端面部電極４２の端部（上端）までの長さである。また、特に、端部４２ｂの高さＴｂは、端面３２の平面部分における幅方向の端部の高さである。図１（ｂ）では、端面３２における平面部分の端部を二点鎖線にて示している。コア２０は、外表面（角部や稜線部）に曲面状の丸みを持つように面取りが施されている。面取りは、例えばバレル研磨により行われる。曲面状の部分では、下端の位置が変動するため、端面部電極４２の高さにばらつきを生じやすい。このため、端面部電極４２の端部４２ｂは、端面３２における平面部分の幅方向の端部とする。なお、端面３２の平面部分の端部が不明確である場合は、端部４２ｂを、図１（ｂ）において、支持部２２の側面３３，３４から５０μｍ内側の箇所とする。

インダクタ１０において、幅寸法Ｗ１と高さ寸法Ｔ１は、高さ寸法Ｔ１が幅寸法Ｗ１よりも大きい（Ｔ１＞Ｗ１）ことが好ましい。一定の実装面積に対して、端面部電極４２の高さをより高く設定できるため、固着力を向上させることができる。

図１（ｂ）に示すように、端子電極４０は、支持部２２の側面３３，３４に形成された側面部電極４３を有している。図１（ａ）に示すように、側面部電極４３は、支持部２２の側面３３の一部（下側部分）を覆うように形成されている。側面部電極４３は、底面部電極４１及び端面部電極４２から連続するように形成されている。側面部電極４３は、一対の支持部２２の互いの対向面（内面２１）から、端面３２に向かって、徐々に高くなるように、即ち、支持部２２の側面３３における端子電極４０の上辺が傾斜した態様で形成されている。なお、図１（ａ）では、側面３３における側面部電極４３を示しているが、図１（ｂ）に示す側面３４における側面部電極も同様に形成されている。

本実施形態において、端子電極４０は、金属層と、その金属層の表面のめっき層とを含む。金属層としては例えば銀（Ａｇ）であり、めっき層としては例えば錫（Ｓｎ）めっきである。なお、金属層として、銅（Ｃｕ）等の金属、ニッケル（Ｎｉ）−クロム（Ｃｒ）、Ｎｉ−銅（Ｃｕ）等の合金を用いてもよい。また、めっき層として、Ｎｉめっき、２種類以上のめっきを用いてもよい。

端子電極４０は、例えば導電性ペーストの塗布焼付及びめっきにより形成される。
図４（ａ）及び図４（ｂ）は、端子電極４０の形成する工程の一例を示す。
先ず、図４（ａ）に示すように、保持治具１００にコア２０を保持する。保持治具１００は、コア２０の軸方向を保持治具１００の下面１０１に対して傾斜保持する保持凹部１０２が形成されている。貯留槽１１０には、導電性ペースト１２０が貯留されている。

導電性ペースト１２０は、例えば銀（Ａｇ）ペーストである。この導電性ペースト１２０にコア２０の支持部２２の底面３６を浸漬する。この工程において、導電性ペースト１２０は、支持部２２の側面３３，３４及び端面３２に対して、底面３６に付着した導電性ペーストと連続するように付着する。なお、このときの端面３２に付着した導電性ペースト１２０の上端は、直線的である。

次に、図４（ｂ）に示すように、支持部２２の底面３６が上を向くように、コア２０を配置する。例えば、導電性ペースト１２０の粘度を調整することにより、端面３２に付着した導電性ペースト１２０は、二点鎖線にて示す位置から、端面３２を伝い下がる。このように伝い下がることにより、導電性ペースト１２０の下端１２０ａは、幅方向の中央部分が最も低い形状となる。この状態で導電性ペースト１２０を乾燥させる。同様に、支持部２２に導電性ペースト１２０を付着し、乾燥させる。そして、導電性ペーストをコア２０に焼き付けることにより、電極膜を形成する。そして、電極膜の表面に例えば電解めっき法によってめっき膜を形成し、図１（ａ）及び図１（ｂ）に示す端子電極４０を得る。

ワイヤ５０は、軸部２１に巻回されている。ワイヤ５０の両端部は、端子電極４０にそれぞれ電気的に接続されている。ワイヤ５０と端子電極４０の接続には、例えばはんだを用いることができる。

ワイヤ５０は、例えば円形状の断面を有する芯線と、芯線の表面を被覆する被覆材とを含む。芯線の材料としては、例えば、ＣｕやＡｇ等の導電性材料を主成分とすることができる。被覆材の材料としては、例えばポリウレタンやポリエステル等の絶縁材料を用いることができる。ワイヤ５０の直径は、例えば、１４μｍから２０μｍの範囲内であることが好ましく、１５μｍから１７μｍの範囲内であることがより好ましい。本実施形態において、ワイヤ５０の直径は約１６μｍである。ワイヤ５０の直径が一定値より大きいことで、抵抗成分の増大を抑制することができ、一定値より小さいことで、コア２０の外形からのはみ出しを抑制することができる。

図１（ａ）に示すように、ワイヤ５０は、軸部２１に巻回された巻線部５１と、端子電極４０に接続された接続部５２と、接続部５２と巻線部５１との間に掛け渡された渡り部５３とを有している。接続部５２は、端子電極４０のうち、支持部２２の底面３６に形成された底面部電極４１に接続されている。

ワイヤ５０は、両支持部２２から離間して軸部２１に巻回されている。つまり、巻線部５１の両端部５１ａ，５１ｂは、コア２０の支持部２２から離間している。巻線部５１の両端部５１ａ，５１ｂと支持部２２との間の距離Ｌｂは、例えばワイヤ５０の直径の５倍以下であることが好ましく、４倍以下であることがより好ましい。本実施形態において、支持部２２とワイヤ５０との距離Ｌｂは、ワイヤ５０の直径の３倍以下である。

巻線部５１の両端部５１ａ，５１ｂと支持部２２との間の距離は、渡り部５３の長さに影響する。渡り部５３は、支持部２２に形成された端子電極４０のうち、底面部電極４１に接続された接続部５２と、巻線部５１との間を接続する。従って、巻線部５１の端部５１ａ，５１ｂが支持部２２から離れていると、渡り部５３の長さが長くなり、支持部２２及び軸部２１から離間することになる。この場合、渡り部５３が傷ついたり、ワイヤ５０が断線したりする虞がある。また、渡り部５３によってワイヤ５０の巻回が緩み、ワイヤ５０が支持部２２の端部からはみ出し、ワイヤ５０が傷つく虞がある。巻線部５１の端部５１ａ，５１ｂと支持部２２との間の距離を設定することにより、これらを抑制する。

本実施形態のインダクタ１０は、さらにカバー部材６０を有している。
カバー部材６０は、軸部２１に巻回されたワイヤ５０を覆うように、軸部２１の上面と支持部２２の上面とに塗布されている。カバー部材６０の上面６０ａは、平面である。カバー部材６０の材料としては、例えば、エポキシ系の樹脂を用いることができる。

カバー部材６０は、例えばインダクタ１０を回路基板に実装する際に、吸引ノズルによる吸着が確実に行えるようにする。また、カバー部材６０は、吸引ノズルによる吸着時にワイヤ５０に傷がつくのを防止する。なお、カバー部材６０に磁性材料を用いることで、インダクタ１０のインダクタンス値（Ｌ値）を向上することができる。一方、カバー部材６０に非磁性材料を用いることで、磁性損失を低減し、インダクタ１０のＱ値を向上することができる。

次に、上記のインダクタ１０の作用を説明する。
本実施形態のインダクタ１０の端子電極４０は、コア２０（支持部２２）の端面３２に形成された端面部電極４２を含む。この端面部電極４２は、端面３２の幅方向の端部４２ｂよりも幅方向の中央部４２ａが高い。これにより、中央部４２ａの高さが端部４２ｂの高さと同じである場合に比べ、端面部電極４２の表面積が増加する。この端面部電極４２は、端子電極４０の表面の面積を増加する。この表面積の増加は、回路基板への接続を強固とする、つまり回路基板に対する固着力を高くする。さらに、端面部電極４２の上端４２ｃは、上側に凸となる弧状である。上端４２ｃを弧状とすることにより、端子電極４０の表面積をさらに拡大できる。

さらに、回路基板のパッドに対してインダクタ１０をはんだにより接続する場合、端面部電極４２の中央部４２ａまではんだのフィレットが立つ。このとき、インダクタ１０の端面部電極４２では、端部４２ｂよりも中央部４２ａが高いため、はんだのフィレットもより高く形成することができる。このため、小型化したインダクタ１０において、実装対象の回路基板に対して十分な固着力を得ることができる。例えば、インダクタ１０の固着力は、５．２２Ｎである。

また、本実施形態のインダクタ１０は、高さ寸法Ｔ１が幅寸法Ｗ１より大きい（Ｔ１＞Ｗ１）。従って、一定の実装面積に対して、端面部電極の高さをより高く設定できるため、固着力を向上できる。

また、本実施形態の端子電極４０は、インダクタ１０におけるインダクタンスの確保に有効である。即ち、ワイヤ５０によりコア２０の軸部２１に生じる磁束は、軸部２１から一方の支持部２２−空中−他方の支持部２２を介して軸部２１へと戻るように形成される。本実施形態のインダクタ１０では、中央部４２ａの高さに対して端部４２ｂやそれに連続する側面部電極４３の高さが低いため、支持部２２の側面３３，３４の大部分や、側面３３，３４と端面３２との間の稜線部分の大部分において端子電極４０が磁束の通過を遮らず、総磁束量の低下を抑制する。総磁束量の低下は、インダクタンス値を低くするため、所望のインダクタンス値（コアの設計値に応じたインダクタンス値）が得られなくなる。従って、本実施形態のインダクタ１０は、総磁束量の低下を抑制することで、インダクタンス値の取得効率を向上できる。例えば、インダクタ１０のインダクタンス値は、周波数１０ＭＨｚの入力信号において５６０ｎＨである。また、上記のように稜線部分の大部分において、端子電極４０が磁束の通過を遮らないため、端子電極４０における渦電流損の発生も低減するので、Ｑ値の低下も抑制できる。

端子電極４０は、支持部２２の側面３３，３４の側面部電極４３を含む。側面部電極４３は、一対の支持部２２の対向面（内面３１）から端面３２に向かって徐々に高さが高くなる。つまり、内面３１の側では端面３２の側よりも高さが低くなるため、端面部電極４２の高さを高くしても、内面３１側では、実装時にはんだがワイヤ５０や軸部２１と干渉し難い。

以上記述したように、本実施形態によれば、以下の効果を奏する。
（１−１）インダクタ１０は、コア２０と、一対の端子電極４０と、ワイヤ５０とを有する。コア２０は、軸部２１と一対の支持部２２とを有している。軸部２１は直方体状に形成されている。一対の支持部２２は、軸部２１の両端に接続されている。支持部２２は軸部２１を実装対象（回路基板）と平行に支持する。一対の支持部２２は、軸部２１と一体に形成されている。

端子電極４０は、支持部２２の端面３２に形成された端面部電極４２を含む。この端面部電極４２は、端面３２の幅方向の端部４２ｂよりも幅方向の中央部４２ａが高い。この端面部電極４２は、端子電極４０の表面の面積を増加する。この表面積の増加は、回路基板への接続を強固とする、つまり回路基板に対する固着力を高くする。このため、小型化したインダクタ１０において、実装対象の回路基板に対して十分な固着力を得ることができる、つまり、固着力の低下を抑制することができる。さらに、端面部電極４２の上端４２ｃは、上側に凸となる弧状である。このため、端面部電極４２の表面積、つまり端子電極４０の表面積をより拡大できる。

（１−２）インダクタ１０は、高さ寸法Ｔ１が幅寸法Ｗ１より大きい（Ｔ１＞Ｗ１）。従って、一定の実装面積に対して、端面部電極の高さをより高く設定できるため、固着力を向上できる。

（１−３）端子電極４０は、支持部２２の側面３３，３４の下端を覆う側面部電極４３を有している。ワイヤ５０によりコア２０の軸部２１に生じる磁束は、軸部２１から一方の支持部２２−空中−他方の支持部２２を介して軸部２１へと戻るように形成される。本実施形態のインダクタ１０では、中央部４２ａの高さに対して端部４２ｂやそれに連続する側面部電極４３の高さが低いため、支持部２２の側面３３，３４の大部分や、側面３３，３４と端面３２との間の稜線部分の大部分において端子電極４０が磁束の通過を遮らず、総磁束量の低下を抑制する。総磁束量の低下は、インダクタンス値を低くするため、所望のインダクタンス値（コアの設計値に応じたインダクタンス値）が得られなくなる。従って、本実施形態のインダクタ１０は、総磁束量の低下を抑制することで、インダクタンス値の取得効率を向上できる。また、支持部２２の稜線部分の大部分において、端子電極４０が磁束の通過を遮らないため、端子電極４０における渦電流損の発生も低減するので、Ｑ値の低下も抑制できる。

（第２実施形態）
以下、第２実施形態を説明する。
なお、この実施形態において、上記実施形態と同じ構成部材については同じ符号を付してその説明の一部又は全てを省略することがある。

図５（ａ），図５（ｂ）及び図６に示すインダクタ１０ａは、例えば回路基板等に実装される表面実装型のインダクタである。このインダクタ１０ａは、たとえば、スマートフォンまたは手首着用のモバイル電子デバイス（たとえば、スマートウォッチ）など携帯型電子機器（モバイル電子デバイス）を含めて、様々なデバイスで使用され得る。

本実施形態のインダクタ１０ａは、コア２０と、一対の端子電極４０と、ワイヤ５０ａとを有する。コア２０は、軸部２１と一対の支持部２２とを有している。軸部２１は直方体状に形成されている。一対の支持部２２は、軸部２１の両端に接続されている。支持部２２は軸部２１を実装対象（回路基板）と平行に支持する。一対の支持部２２は、軸部２１と一体に形成されている。

端子電極４０は、各支持部２２に形成されている。ワイヤ５０ａは、軸部２１に巻回されている。ワイヤ５０ａは、上述した第１実施形態のワイヤ５０と同様である。また、ワイヤ５０ａは、軸部２１に対して単一の層を形成するように、軸部２１に巻回されている。ワイヤ５０ａの両端部は、端子電極４０にそれぞれ接続されている。このインダクタ１０ａは、巻線型インダクタである。

図５（ａ）に示すように、ワイヤ５０ａは、軸部２１に巻回された巻線部５１と、端子電極４０に接続された接続部５２と、接続部５２と巻線部５１との間に掛け渡された渡り部５３とを有している。接続部５２は、端子電極４０のうち、支持部２２の底面３６に形成された底面部電極４１に接続されている。

巻線部５１は、軸部２１の軸方向において、互いに隣り合うターン（１つのターンは軸部２１に巻回された巻線部５１の１周分）の間の距離を所定値以上とした箇所を少なくとも１つ有している。所定値は、例えばワイヤ５０ａの直径の０．５倍以上とすることが好ましく、ワイヤ５０ａの直径の１倍以上とすることがより好ましい。本実施形態において、図５（ａ）に矢印にて示す巻線間の距離Ｌａは、ワイヤ５０ａの直径の２倍以上の距離である。つまり、本実施形態の巻線部５１は、互いに隣り合うワイヤ５０ａの間の距離がワイヤ５０ａの直径の２倍以上とした箇所を少なくとも１つ有している。

巻線部５１において、軸部２１の軸方向に隣り合うターンの間に寄生容量を生じる。寄生容量の容量値は、隣り合うターンの距離に応じて決まる。したがって、隣り合うターンの距離を大きくすることにより、寄生容量の容量値を小さくする、つまり寄生容量の影響を低減することができ、自己共振周波数（ＳＲＦ）の低下を抑制できる。

このインダクタ１０ａは、巻線型インダクタである。本実施形態のインダクタ１０ａは、周波数３．６ＧＨｚの入力信号に対してインピーダンス値が５００Ω以上の電気的特性を有している。インダクタ１０ａのインピーダンス値は、周波数１．０ＧＨｚで３００Ω以上であることが好ましい。また、インピーダンス値は、周波数１．５ＧＨｚで４００Ω以上であることが好ましく、周波数２．０ＧＨｚで４５０Ω以上であることがより好ましく、さらには周波数４．０ＧＨｚで５００Ω以上であることが好ましい。このように、特定の周波数で一定以上のインピーダンス値が確保されることにより、当該周波数において、ノイズの除去（チョーク）、共振（バンドパス）、インピーダンス整合などを実現することができる。

このようなインダクタ１０ａのインダクタンス値は、４０〜７０ｎＨであることが好ましい。４０ｎＨ以上のインダクタンス値であると、一定以上のインピーダンス値を確保することができる。また、７０ｎＨ以下のインダクタンス値であると、高い自己共振周波数（ＳＲＦ）を得ることができる。本実施形態において、インダクタ１０ａのインダクタンス値は、例えば６０ｎＨである。なお、インダクタンス値は、周波数１０ＭＨｚの入力信号における値である。

インダクタ１０ａは、３．０ＧＨｚ以上の自己共振周波数（ＳＲＦ:SelfResonance Frequency）であることが好ましく、３．２ＧＨｚ以上のＳＲＦであることがより好ましく、さらには３．４ＧＨｚ以上のＳＲＦであることがより好ましい。本実施形態のインダクタ１０ａは、３．６ＧＨｚ以上のＳＲＦを持つ。これにより、高周波帯におけるインダクタとしての機能を確保できる。

次に、上記のインダクタ１０ａの作用を説明する。
図７は、周波数−インピーダンス特性図を示す。図５において、実線は本実施形態のインダクタ１０ａの特性を示し、一点鎖線は比較例のインダクタの特性を示す。

比較例のインダクタは、本実施形態のインダクタ１０ａのコア２０と同じ大きさ及び形状のコアを用い、本実施形態のワイヤ５０ａと同じ太さのワイヤを密に巻回したものである。つまり、比較例のインダクタは、コアの軸部において、その軸部の軸方向に沿って隣接して巻回されたワイヤによる巻線部を有している。そして、この比較例のインダクタにおいて、インダクタンス値は例えば５６０ｎＨであり、自己共振周波数（ＳＲＦ）は１．５ＧＨｚ以下である。

この比較例のインダクタは、入力信号の周波数が高くなるほどインピーダンス値が低下する。一般に、自己共振周波数（ＳＲＦ）より高い周波数において、巻線型のインダクタは、主に容量性素子として働く。このため、比較例のインダクタ（ＳＲＦ：１．５ＧＨｚ）にて示すように、インピーダンス値が低下する。

これに対し、本実施形態のインダクタ１０ａは、１．５ＧＨｚ以上の周波数の入力信号に対して４００Ω以上のインピーダンス値を示す。また、２．０ＧＨｚ以上の周波数において、５００Ω以上のインピーダンス値を示す。これは、本実施形態のインダクタ１０ａの自己共振周波数（ＳＲＦ）が３．６ＧＨｚであることと合っている。

以上記述したように、本実施形態によれば、上述した第１実施形態の効果に加え、以下の効果を奏する。
（２−１）インダクタ１０ａは、コア２０と、一対の端子電極４０と、ワイヤ５０ａとを有する。コア２０は、軸部２１と一対の支持部２２とを有している。軸部２１は直方体状に形成されている。一対の支持部２２は、軸部２１の両端に接続されている。支持部２２は軸部２１を実装対象（回路基板）と平行に支持する。一対の支持部２２は、軸部２１と一体に形成されている。

端子電極４０は、各支持部２２に形成されている。ワイヤ５０ａは、軸部２１に巻回されている。また、ワイヤ５０ａは、軸部２１に対して単一の層を形成するように、軸部２１に巻回されている。ワイヤ５０ａの両端部は、端子電極４０にそれぞれ接続されている。このインダクタ１０ａは、巻線型インダクタである。本実施形態のインダクタ１０ａは、周波数３．６ＧＨｚの入力信号に対してインピーダンス値が５００Ω以上の電気的特性を有している。このように、高周波において所望のインピーダンス値を示すインダクタ１０ａを提供することができる。

尚、上記各実施形態は、以下の態様で実施してもよい。
・上記各実施形態に対し、図１（ａ）等に示すコア２０の形状を適宜変更してもよい。
図８に示すコア２００は、直方体状の軸部２０１と、軸部２０１の両端部の支持部２０２とを有している。支持部２０２は、軸部２０１と同じ幅に形成されるとともに、軸部２０１に対して上方及び下方に張り出すように形成されている。つまり、このコア２００は、側面がＨ字状に形成されている。なお、図８に示すコア２００は一例であり、軸部２０１と支持部２０２の形状は適宜変更が可能である。

・上記第１実施形態に対し、図１（ａ）に示すカバー部材６０の形状を適宜変更してもよい。例えば、支持部２２の間であって軸部２１の上部におけるワイヤ５０を覆うように形成されてもよい。また、ワイヤ５０の巻線部５１の全体を覆うように形成されてもよい。また、カバー部材６０が省略されてもよい。第２実施形態においても同様としてもよい。

・上記実施形態のインダクタ１０，１０ａの構成を適宜変更・取捨選択・組み合わせたインダクタとしてもよい。例えば、上記の第２実施形態に対し、周波数３．６ＧＨｚの入力信号に対して５００Ω以上のインピーダンス値を示すインダクタは、上記実施形態のインダクタ１０ａの構成に限られず、適宜変更・取捨選択・組合せて上記特性を得ることは可能である。

上記各実施の形態から把握できる技術的思想を以下に記載する。
（付記１）柱状の軸部と、前記軸部の両端部の一対の支持部とを有するコアと、前記一対の支持部のそれぞれに設けられた端子電極と、前記軸部に巻回され、両端部がそれぞれ前記一対の支持部の端子電極に接続されたワイヤと、を有し、周波数が３．６ＧＨｚの入力信号に対して５００Ω以上のインピーダンス値を示すインダクタ。

（付記２）前記軸部の延びる第１の方向と直交する方向のうち、前記端子電極により実装される回路基板と平行となる方向において前記端子電極を含む幅寸法が０．３６ｍｍ以下である、付記１に記載のインダクタ。

（付記３）前記軸部の延びる第１の方向と直交する方向のうち、前記端子電極により実装される回路基板と平行となる方向において前記端子電極を含む幅寸法が０．３３ｍｍ以下である、付記２に記載のインダクタ。

（付記４）前記軸部の延びる第１の方向と直交する方向のうち、前記端子電極により実装される回路基板と平行となる方向において前記端子電極を含む幅寸法が０．３０ｍｍ以下である、付記３に記載のインダクタ。

（付記５）前記軸部の延びる第１の方向と直交する前記軸部の断面の面積は、前記第１の方向と直交する前記支持部の断面の面積の３５〜７５％の範囲内である、付記１〜４のいずれか１項に記載のインダクタ。

（付記６）前記軸部の断面の面積は、前記支持部の断面の面積の４０〜７０％の範囲内である、付記５に記載のインダクタ。
（付記７）前記軸部の断面の面積は、前記支持部の断面の面積の４５〜６５％の範囲内である、付記６に記載のインダクタ。

（付記８）前記軸部の断面の面積は、前記支持部の断面の面積の５０〜６０％の範囲内である、付記７に記載のインダクタ。
（付記９）前記軸部の断面の面積は、前記支持部の断面の面積の５５％である、付記８に記載のインダクタ。

（付記１０）４０ｎＨ〜７０ｎＨの範囲内のインダクタンス値を示す、付記１〜９のいずれか１項に記載のインダクタ。
（付記１１）６０ｎＨのインダクタンス値を示す、付記１０記載のインダクタ。

（付記１２）周波数が１．０ＧＨｚの入力信号に対して３００Ω以上のインピーダンス値を示す、付記１〜１１のいずれか１項に記載のインダクタ。
（付記１３）周波数が１．５ＧＨｚの入力信号に対して４００Ω以上のインピーダンス値を示す、付記１２記載のインダクタ。

（付記１４）周波数が２．０ＧＨｚの入力信号に対して４５０Ω以上のインピーダンス値を示す、付記１３記載のインダクタ。
（付記１５）周波数が４．０ＧＨｚの入力信号に対して５００Ω以上のインピーダンス値を示す、付記１４記載のインダクタ。

（付記１６）自己共振周波数が３．０ＧＨｚ以上である、付記１〜１５のいずれか１項に記載のインダクタ。
（付記１７）自己共振周波数が３．２ＧＨｚ以上である、付記１６記載のインダクタ。

（付記１８）自己共振周波数が３．４ＧＨｚ以上である、付記１７記載のインダクタ。
（付記１９）自己共振周波数が３．６ＧＨｚ以上である、付記１８記載のインダクタ。
（付記２０）前記軸部の軸方向において前記ワイヤの隣り合うターンの間隔が前記ワイヤの直径の０．５倍以上となる部分が存在する、付記１〜１９のいずれか１項に記載のインダクタ。

（付記２１）前記軸部の軸方向において前記ワイヤの隣り合うターンの間隔が前記ワイヤの直径の１倍以上となる部分が存在する、付記２０記載のインダクタ。
（付記２２）前記軸部の軸方向において前記ワイヤの隣り合うターンの間隔が前記ワイヤの直径の２倍以上となる部分が存在する、付記２１記載のインダクタ。

（付記２３）前記支持部に隣り合う前記ワイヤと前記支持部との間の距離が前記ワイヤの直径の５倍以下である、付記１〜２２のいずれか１項に記載のインダクタ。
（付記２４）前記支持部に隣り合う前記ワイヤと前記支持部との間の距離が前記ワイヤの直径の４倍以下である、付記２３記載のインダクタ。

（付記２５）前記支持部に隣り合う前記ワイヤと前記支持部との間の距離が前記ワイヤの直径の３倍以下である、付記２４記載のインダクタ。
（付記２６）前記端子電極は、前記支持部の底面の底面部電極と、前記支持部の端面の端面部電極と、を含み、前記端面部電極は、前記端面の幅方向の端部よりも前記端面の幅方向の中央部が高いこと、を特徴とする付記１〜２５のいずれか１項に記載のインダクタ。

（付記２７）前記端面部電極の上端は上側に凸となる弧状である、付記２６記載のインダクタ。
（付記２８）前記端面部電極は、前記端面の幅方向の端部の高さに対する前記端面の幅方向の中央部の高さの比が１．１以上である、付記２６又は２７記載のインダクタ。

（付記２９）前記端面部電極は、前記端面の幅方向の端部の高さに対する前記端面の幅方向の中央部の高さの比が１．２以上である、付記２６又は２７記載のインダクタ。
（付記３０）前記端面部電極は、前記端面の幅方向の端部の高さに対する前記端面の幅方向の中央部の高さの比が１．３以上である、付記２６又は２７記載のインダクタ。

（付記３１）前記端子電極はさらに、前記支持部の側面の側面部電極を含み、前記側面部電極は、前記一対の支持部の互いの対向面から前記端面に向かって徐々に高さが高くなること、を特徴とする付記２６記載のインダクタ。

（付記３２）前記ワイヤの直径は、１４〜２０μｍの範囲内である、付記１〜３１のいずれか１項に記載のインダクタ。
（付記３３）前記ワイヤの直径は、１５〜１７μｍの範囲内である、付記３２記載のインダクタ。

（付記３４）前記ワイヤの直径は、１６μｍである、付記３３記載のインダクタ。
（付記３５）柱状の軸部と、前記軸部の両端部の一対の支持部とを有するコアと、前記一対の支持部のそれぞれに設けられた端子電極と、前記軸部に巻回され、両端部がそれぞれ前記一対の支持部の端子電極に接続されたワイヤと、を有し、前記軸部の断面の面積は、前記支持部の断面の面積の５５％であり、周波数が３．６ＧＨｚの入力信号に対して５００Ω以上のインピーダンス値を示し、前記支持部に隣り合う前記ワイヤと前記支持部との間の距離が前記ワイヤの直径の３倍以下であること、を特徴とするインダクタ。

（付記３６）柱状の軸部と、前記軸部の両端部の一対の支持部とを有するコアと、前記一対の支持部のそれぞれに設けられた端子電極と、前記軸部に巻回され、両端部がそれぞれ前記一対の支持部の端子電極に接続されたワイヤと、を有し、前記端子電極は、前記支持部の底面の底面部電極と、前記支持部の端面の端面部電極と、を含み、前記端面部電極は、前記端面の幅方向の端部よりも前記端面の幅方向の中央部が高く、前記端面部電極の上端が上側に凸となる弧状であり、前記端面の幅方向の端部の高さに対する前記端面の幅方向の中央部の高さの比が１．２以上であり、前記ワイヤの直径は、１６μｍであり、自己共振周波数が３．６ＧＨｚ以上であること、を特徴とするインダクタ。

（付記３７）柱状の軸部と、前記軸部の両端部の一対の支持部とを有するコアと、前記一対の支持部のそれぞれに設けられた端子電極と、前記軸部に巻回され、両端部がそれぞれ前記一対の支持部の端子電極に接続されたワイヤと、を有し、前記端子電極を含む幅寸法が０．３０ｍｍ以下であり、６０ｎＨのインダクタンス値を示し、前記軸部の軸方向において前記ワイヤの隣り合うターンの間隔が前記ワイヤの直径の２倍以上であること、を特徴とするインダクタ。

（付記３８）柱状の軸部と、前記軸部の両端部の一対の支持部とを有するコアと、前記一対の支持部のそれぞれに設けられた端子電極と、前記軸部に巻回され、両端部がそれぞれ前記一対の支持部の端子電極に接続されたワイヤと、を有し、前記端子電極は、前記支持部の底面の底面部電極と、前記支持部の端面の端面部電極と、を含み、前記端面部電極は、前記端面の幅方向の端部よりも前記端面の幅方向の中央部が高く、前記端面部電極の上端が上側に凸となる弧状であり、前記端面の幅方向の端部の高さに対する前記端面の幅方向の中央部の高さの比が１．２以上であり、前記端子電極を含む幅寸法が０．３０ｍｍ以下であり、前記軸部の断面の面積は、前記支持部の断面の面積の５５％であり、６０ｎＨのインダクタンス値を示し、周波数が３．６ＧＨｚの入力信号に対して５００Ω以上のインピーダンス値を示し、自己共振周波数が３．６ＧＨｚ以上であり、前記軸部の軸方向において前記ワイヤの隣り合うターンの間隔が前記ワイヤの直径の２倍以上であり、前記支持部に隣り合う前記ワイヤと前記支持部との間の距離が前記ワイヤの直径の３倍以下となる部分が存在し、前記ワイヤの直径は、１６μｍであること、を特徴とするインダクタ。

１０，１０ａ…インダクタ、２０…コア、２１…軸部、２２…支持部、４０…端子電極、４１…底面部電極、４２…端面部電極、４２ａ…中央部、５０，５０ａ…ワイヤ。

Claims (8)

1. 柱状の軸部と、前記軸部の両端の一対の支持部とを有するコアと、
   前記一対の支持部のそれぞれに設けられた端子電極と、
   前記軸部に巻回され、両端部がそれぞれ前記一対の支持部の端子電極に接続されたワイヤと、
   を有し、
   前記端子電極は、前記支持部の底面の底面部電極と、前記支持部の端面の端面部電極と、を含み、
   前記端面部電極は、前記端面の幅方向の端部よりも前記端面の幅方向の中央部が高いこと、
   を特徴とするインダクタ。
2. 前記端面部電極の上端は上側に凸となる弧状であることを特徴とする請求項１に記載のインダクタ。
3. 前記端面部電極は、前記端面の幅方向の端部の高さに対する前記端面の幅方向の中央部の高さの比が１．１以上であることを特徴とする請求項１又は２に記載のインダクタ。
4. 前記端面部電極は、前記端面の幅方向の端部の高さに対する前記端面の幅方向の中央部の高さの比が１．２以上であることを特徴とする請求項１又は２に記載のインダクタ。
5. 前記端面部電極は、前記端面の幅方向の端部の高さに対する前記端面の幅方向の中央部の高さの比が１．３以上であることを特徴とする請求項１又は２に記載のインダクタ。
6. 前記端子電極はさらに、前記支持部の側面の側面部電極を含み、
   前記側面部電極は、前記一対の支持部の互いの対向面から前記端面に向かって徐々に高さが高くなること、
   を特徴とする請求項１〜５のいずれか１項に記載のインダクタ。
7. 前記コア及び前記端子電極を含む長さ寸法は１．０ｍｍ以下であり、前記コア及び前記端子電極を含む幅寸法は０．６ｍｍ以下であり、前記コア及び前記端子電極を含む高さ寸法は０．８ｍｍ以下であることを特徴とする請求項１〜６の何れか１項に記載のインダクタ。
8. 前記高さ寸法は前記幅寸法より大きいことを特徴とする請求項７に記載のインダクタ。