JP2018032006A - Driving device for automatic frame rate adjustment of active matrix electrophoretic display device and method for driving the same - Google Patents
Driving device for automatic frame rate adjustment of active matrix electrophoretic display device and method for driving the same Download PDFInfo
- Publication number
- JP2018032006A JP2018032006A JP2016244023A JP2016244023A JP2018032006A JP 2018032006 A JP2018032006 A JP 2018032006A JP 2016244023 A JP2016244023 A JP 2016244023A JP 2016244023 A JP2016244023 A JP 2016244023A JP 2018032006 A JP2018032006 A JP 2018032006A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frame rate
- phase
- display device
- electrophoretic display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】電気泳動表示装置のフレームレートを維持するかまたは低下させるかを判断し、消費電力を低減可能なアクティブマトリクス電気泳動表示装置のフレームレート自動調整用の駆動装置及びその駆動方法を提供する。【解決手段】本発明に係るアクティブマトリクス電気泳動表示装置のフレームレート自動調整用の駆動方法は、複数の位相信号を生成する位相信号生成ステップと、Ｎ番目の位相信号及びＮ＋１番目の位相信号を処理する位相信号処理ステップと、論理和演算ステップと、少なくとも１つの駆動電圧選択信号、ラッチ信号及び少なくとも１つのゲート制御信号を出力する出力ステップと、を含む。【選択図】図２A drive device for automatically adjusting the frame rate of an active matrix electrophoretic display device capable of reducing power consumption by determining whether to maintain or lower the frame rate of the electrophoretic display device, and a driving method thereof. . A driving method for automatic frame rate adjustment of an active matrix electrophoretic display device according to the present invention includes a phase signal generation step for generating a plurality of phase signals, an Nth phase signal, and an N + 1th phase signal. A phase signal processing step for processing, an OR operation step, and an output step for outputting at least one drive voltage selection signal, a latch signal and at least one gate control signal. [Selection] Figure 2
Description
本発明は、表示装置の駆動装置及びその駆動方法に関し、特に、アクティブマトリクス電気泳動表示装置のフレームレート自動調整用の駆動装置及びその駆動方法に関する。 The present invention relates to a display device driving device and a driving method thereof, and more particularly, to a driving device for automatic frame rate adjustment of an active matrix electrophoretic display device and a driving method thereof.
通常の電気泳動表示技術（Ｅｌｅｃｔｒｏ−Ｐｈｏｒｅｔｉｃ Ｄｉｓｐｌａｙ，ＥＰＤ）とは、電荷を帯びた顔料（ｐｉｇｍｅｎｔ）粒子を制御することにより、紙の印刷物に近い表示品質で文字を表示する技術である。電気泳動表示装置は、双安定性（Ｂｉｓｔａｂｌｅ）を有し、画面更新時のみに電力消費が必要となり、画面更新を必要としない場合にそのままに維持される。また、電気泳動表示装置は、反射型表示装置（Ｒｅｆｌｅｃｔｉｖｅ Ｄｉｓｐｌａｙ）であり、目が疲れにくく、強い光の下で文字を読みやすいため、読書や製品のラベルなどに適している。すなわち、電気泳動表示技術の駆動原理としては、更新前の表示画面（ＯＬＤ Ｄａｔａ）及び更新後の表示画面（ＮＥＷ Ｄａｔａ）を含む、異なる画面状態に対して、異なる波形の駆動電圧を印加する。更新前の表示画面と更新後の表示画面の全ての組合せに対して、異なる駆動電圧信号を印加する。 The normal electrophoretic display technology (Electro-Physical Display, EPD) is a technology for displaying characters with a display quality close to that of a printed matter of paper by controlling charged pigment particles. The electrophoretic display device has bistability, requires power consumption only at the time of screen update, and is maintained as it is when screen update is not required. In addition, the electrophoretic display device is a reflective display device, and is suitable for reading, product labels, and the like because it is less tiring and easy to read characters under strong light. That is, as a driving principle of the electrophoretic display technique, driving voltages having different waveforms are applied to different screen states including a display screen before updating (OLD Data) and a display screen after updating (NEW Data). Different drive voltage signals are applied to all combinations of the display screen before update and the display screen after update.
しかしながら、電気泳動表示技術の応用については、画面更新時の消費電力が重視されている。そのため、画面更新時の消費電力を低減させると、同じ消費電力での画面更新回数を増やすことができ、電子製品ラベルの耐用年数を長くすることができる。従来の電気泳動表示装置の画面更新は、固定フレームレートで行われる。消費電力は、フレームレートの高低によって影響される。具体的に、フレームレートが低い場合に消費電力が少ないが、フレームレートが高い場合、優れた表示品質（高いコントラスト、明確な絵柄）が得られるが、消費電力が多い。すなわち、消費電力と表示品質との両立を実現することができない。 However, for the application of the electrophoretic display technology, power consumption at the time of screen update is emphasized. Therefore, if the power consumption at the time of screen update is reduced, the number of screen updates with the same power consumption can be increased, and the useful life of the electronic product label can be extended. The screen update of the conventional electrophoretic display device is performed at a fixed frame rate. The power consumption is affected by the frame rate. Specifically, power consumption is low when the frame rate is low, but when the frame rate is high, excellent display quality (high contrast, clear picture) can be obtained, but power consumption is high. That is, it is impossible to achieve both power consumption and display quality.
このように、上記の問題点を解決可能なアクティブマトリクス電気泳動表示装置のフレームレート自動調整用の駆動装置及びその駆動方法を提供することが、本発明が解決しようとする課題となっている。 Thus, the problem to be solved by the present invention is to provide a drive device and method for automatically adjusting the frame rate of an active matrix electrophoretic display device that can solve the above problems.
本発明の主な目的は、位相信号処理部によりＮ番目の位相信号及びＮ＋１番目の位相信号を処理して処理結果を生成し、電気泳動表示装置のフレームレートを維持するかまたは低下させるかを判断し、消費電力を低減可能なアクティブマトリクス電気泳動表示装置のフレームレート自動調整用の駆動装置及びその駆動方法を提供することである。 A main object of the present invention is to process the Nth phase signal and the (N + 1) th phase signal by the phase signal processing unit to generate a processing result, and to maintain or reduce the frame rate of the electrophoretic display device. It is an object of the present invention to provide a driving device and a driving method for automatically adjusting the frame rate of an active matrix electrophoretic display device capable of determining and reducing power consumption.
上記の目的を達成するために、本発明に係るアクティブマトリクス電気泳動表示装置のフレームレート自動調整用の駆動装置は、駆動電圧信号メモリと、位相生成部と、位相信号処理部と、画面データ記憶ユニットと、時系列制御ユニットと、ソースドライバと、ゲートドライバと、ラッチ信号生成部とを含む。前記駆動電圧信号メモリは、少なくとも１つの駆動電圧信号を記憶する。前記駆動電圧信号は、少なくとも１つの色を表示させるように電気泳動表示装置を駆動する。各前記駆動電圧信号の複数の信号区間は、複数のフレームによって区分される。前記位相生成部は、前記駆動電圧信号メモリに電気的に接続され、前記駆動電圧信号を読み取るとともに、複数の前記信号区間に対して対応する複数の位相信号を順次生成する。前記位相信号処理部は、前記位相生成部に電気的に接続され、複数の前記位相信号を受信するとともに、複数の前記位相信号のうちＮ番目の位相信号及びＮ＋１番目の位相信号（Ｎが正整数）を処理して処理結果を得る。前記画面データ記憶ユニットは、画面データを記憶する。時系列制御ユニットは、前記画面データ記憶ユニットと、前記位相生成部と、前記位相信号処理部とに電気的に接続され、前記画面データと、複数の前記位相信号と、最終フレームレート制御信号とを受信するとともに、少なくとも１つの駆動電圧選択信号と、ラッチ信号と、少なくとも１つのゲート制御信号とを演算して出力する。前記ソースドライバは、前記時系列制御ユニットに電気的に接続されるとともに、前記ラッチ信号によって出力電圧の変換を起動させることで画素コンデンサに充電する。前記ゲートドライバは、前記時系列制御ユニットに電気的に接続されるとともに、前記ゲート制御信号に基づいて前記アクティブマトリクス電気泳動表示装置に電圧を出力する。前記位相信号処理部は、前記処理結果に基づき、前記電気泳動表示装置のフレームレートを維持または低下させるための制御信号を生成する。 In order to achieve the above object, a drive device for automatic frame rate adjustment of an active matrix electrophoretic display device according to the present invention includes a drive voltage signal memory, a phase generator, a phase signal processor, and screen data storage. A unit, a time series control unit, a source driver, a gate driver, and a latch signal generation unit are included. The drive voltage signal memory stores at least one drive voltage signal. The driving voltage signal drives the electrophoretic display device to display at least one color. A plurality of signal sections of each of the drive voltage signals are divided by a plurality of frames. The phase generation unit is electrically connected to the drive voltage signal memory, reads the drive voltage signal, and sequentially generates a plurality of phase signals corresponding to the plurality of signal sections. The phase signal processing unit is electrically connected to the phase generation unit and receives the plurality of phase signals, and among the plurality of phase signals, the Nth phase signal and the N + 1th phase signal (N is positive) Integer) is processed to obtain the processing result. The screen data storage unit stores screen data. The time-series control unit is electrically connected to the screen data storage unit, the phase generation unit, and the phase signal processing unit, and includes the screen data, the plurality of phase signals, and a final frame rate control signal. And at least one drive voltage selection signal, a latch signal, and at least one gate control signal are calculated and output. The source driver is electrically connected to the time series control unit, and charges a pixel capacitor by activating conversion of an output voltage by the latch signal. The gate driver is electrically connected to the time-series control unit and outputs a voltage to the active matrix electrophoretic display device based on the gate control signal. The phase signal processing unit generates a control signal for maintaining or reducing the frame rate of the electrophoretic display device based on the processing result.
一実施形態において、前記位相信号処理部は、複数の前記位相信号のうちＮ番目の位相信号とＮ＋１番目の位相信号とが同じであるか否かを比較して前記処理結果を生成する。 In one embodiment, the phase signal processing unit compares the Nth phase signal and the N + 1th phase signal among the plurality of phase signals to generate the processing result.
一実施形態において、前記位相信号処理部は、複数の前記位相信号のうちＮ番目の位相信号とＮ＋１番目の位相信号とが同一の駆動電圧設定に属するか否かを検出して前記処理結果を生成する。前記駆動電圧設定は、設定電圧と、前記設定電圧によって維持されるフレーム数とを含む。 In one embodiment, the phase signal processing unit detects whether the Nth phase signal and the (N + 1) th phase signal among the plurality of phase signals belong to the same drive voltage setting, and determines the processing result. Generate. The drive voltage setting includes a set voltage and the number of frames maintained by the set voltage.
一実施形態において、前記駆動装置は、複数の前記駆動電圧信号により生成された複数の制御信号の論理和を演算して前記最終フレームレート制御信号を得るためのＯＲ回路をさらに含む。 In one embodiment, the driving device further includes an OR circuit for calculating a logical sum of a plurality of control signals generated by the plurality of driving voltage signals to obtain the final frame rate control signal.
一実施形態において、前記駆動装置は、複数の前記駆動電圧信号により生成された複数の制御信号の論理積を演算して前記最終フレームレート制御信号を得るためのＡＮＤ回路をさらに含む。 In one embodiment, the driving device further includes an AND circuit for calculating a logical product of a plurality of control signals generated by the plurality of driving voltage signals to obtain the final frame rate control signal.
一実施形態において、ラッチ信号生成部は、時系列制御ユニットによりラッチ信号をソースドライバに伝送する。 In one embodiment, the latch signal generator transmits the latch signal to the source driver by the time series control unit.
一実施形態において、前記時系列制御ユニットは、単一の時系列パターンである。前記制御信号は、前記時系列パターンの現在のフレームレートに制御して維持するか、またはフレーム数を減らして前記時系列パターンの現在のフレームレートを低下させる。 In one embodiment, the time series control unit is a single time series pattern. The control signal is controlled and maintained at the current frame rate of the time series pattern, or the number of frames is reduced to reduce the current frame rate of the time series pattern.
一実施形態において、前記時系列制御ユニットは、２つの時系列パターンである。前記制御信号は、前記２つの時系列パターンの切替えを制御する。 In one embodiment, the time series control unit is two time series patterns. The control signal controls switching between the two time series patterns.
上記の目的を達成するために、本発明に係るアクティブマトリクス電気泳動表示装置のフレームレート自動調整用の駆動方法は、位相信号生成ステップと、位相信号処理ステップと、出力ステップとを含む。前記位相信号生成ステップでは、複数の駆動電圧信号を読み取るとともに、前記駆動電圧信号の複数の信号区間に対して対応する複数の位相信号を順次生成する。複数の前記信号区間は、複数のフレームによって区分される。前記位相信号処理ステップでは、複数の前記位相信号を受信し、複数の前記位相信号のうちＮ番目の位相信号及びＮ＋１番目の位相信号（Ｎが正整数）を処理して処理結果を得て、前記処理結果に基づいて前記電気泳動表示装置のフレームレートを維持または低下させるための制御信号を生成する。前記出力ステップでは、画面データと、複数の位相信号と、最終フレームレート制御信号とを受信し、少なくとも１つの駆動電圧選択信号と、ラッチ信号と、少なくとも１つのゲート制御信号とを出力する。 In order to achieve the above object, a driving method for automatic frame rate adjustment of an active matrix electrophoretic display device according to the present invention includes a phase signal generation step, a phase signal processing step, and an output step. In the phase signal generation step, a plurality of drive voltage signals are read, and a plurality of phase signals corresponding to a plurality of signal sections of the drive voltage signals are sequentially generated. The plurality of signal sections are divided by a plurality of frames. In the phase signal processing step, a plurality of the phase signals are received, and an Nth phase signal and an N + 1th phase signal (N is a positive integer) among the plurality of phase signals are processed to obtain a processing result, A control signal for maintaining or decreasing the frame rate of the electrophoretic display device is generated based on the processing result. In the output step, screen data, a plurality of phase signals, and a final frame rate control signal are received, and at least one drive voltage selection signal, a latch signal, and at least one gate control signal are output.
一実施形態において、前記位相信号処理ステップでは、Ｎ番目の位相信号とＮ＋１番目の位相信号とが同じであるか否かを比較して前記処理結果を生成する。 In one embodiment, in the phase signal processing step, the processing result is generated by comparing whether or not the Nth phase signal and the (N + 1) th phase signal are the same.
一実施形態において、前記位相信号処理ステップでは、複数の前記位相信号のうちＮ番目の位相信号とＮ＋１番目の位相信号とが同一の駆動電圧設定に属するか否かを検出して前記処理結果を生成する。前記駆動電圧設定は、設定電圧と、前記設定電圧によって維持されるフレーム数とを含む。 In one embodiment, in the phase signal processing step, it is detected whether the Nth phase signal and the N + 1th phase signal among the plurality of phase signals belong to the same drive voltage setting, and the processing result is obtained. Generate. The drive voltage setting includes a set voltage and the number of frames maintained by the set voltage.
一実施形態において、前記駆動方法は、前記位相信号処理ステップの後、複数の前記駆動電圧信号により生成された複数の制御信号の論理和を演算して前記最終フレームレート制御信号を得る論理和演算ステップをさらに含む。 In one embodiment, after the phase signal processing step, the driving method calculates a logical sum of a plurality of control signals generated by the plurality of driving voltage signals to obtain the final frame rate control signal. The method further includes a step.
一実施形態において、前記駆動方法は、前記位相信号処理ステップの後、複数の前記駆動電圧信号により生成された複数の制御信号の論理積を演算して前記最終フレームレート制御信号を得る論理積演算ステップをさらに含む。 In one embodiment, after the phase signal processing step, the driving method calculates a logical product of a plurality of control signals generated by the plurality of driving voltage signals to obtain the final frame rate control signal. The method further includes a step.
一実施形態において、位相信号処理ステップでは、前記電気泳動表示装置のフレームレートを低下させようとする場合、前記電気泳動表示装置のフレームレートを維持する場合のフレームレートの１／２〜１／１６までフレームレートを低下させる。 In one embodiment, in the phase signal processing step, when the frame rate of the electrophoretic display device is to be reduced, 1/2 to 1/16 of the frame rate when the frame rate of the electrophoretic display device is maintained. Reduce the frame rate until.
本発明に係るアクティブマトリクス電気泳動表示装置のフレームレート自動調整用の駆動装置及びその駆動方法によれば、位相信号処理部は、各駆動電圧信号の複数の信号区間に対応する位相信号に基づき、Ｎ番目の位相信号及びＮ＋１番目の位相信号を処理し、電気泳動表示装置のフレームレートを維持するかまたは低下させるかを判断し、フレームレートを低下させることでソースドライバ及びゲートドライバの出力電圧の変換回数を減らすことができて、消費電力を低減する目的を達成する。 According to the driving apparatus and the driving method for automatically adjusting the frame rate of the active matrix electrophoretic display device according to the present invention, the phase signal processing unit is based on phase signals corresponding to a plurality of signal sections of each driving voltage signal. The Nth phase signal and the (N + 1) th phase signal are processed to determine whether to maintain or reduce the frame rate of the electrophoretic display device, and by reducing the frame rate, the output voltages of the source driver and the gate driver are reduced. The purpose of reducing power consumption can be achieved by reducing the number of conversions.
以下、本発明の目的、特徴及び利点をより明確にするために、図面を参照しながら、本発明の好適な実施形態について詳しく説明する。また、以下の実施形態に記載されている、方向を表す用語、例えば、上、下、頂、底、前、後、左、右、内、外、側面、周囲、中央、水平、横方向、垂直、縦方向、軸方向、径方向、最上層または最下層などは、単なる図面の方向の参照にすぎない。そのため、使用される、方向を表す用語は、本発明を説明するためのものであるが、本発明の範囲を限定するものではない。 Hereinafter, in order to clarify the objects, features, and advantages of the present invention, preferred embodiments of the present invention will be described in detail with reference to the drawings. In addition, terms representing directions described in the following embodiments, for example, top, bottom, top, bottom, front, back, left, right, inside, outside, side, periphery, center, horizontal, lateral direction, Vertical, longitudinal, axial, radial, top or bottom layers, etc. are merely references to drawing directions. Therefore, the terminology used to indicate the direction is used to describe the present invention, but does not limit the scope of the present invention.
図１は、本発明の一実施形態に係るアクティブマトリクス電気泳動表示装置のフレームレート自動調整用の駆動装置１００を示す図である。図１に示す駆動装置１００は、アクティブマトリクス電気泳動表示装置（未図示）を駆動し、駆動電圧信号メモリ２、位相生成部３、位相信号処理部４、画面データ記憶ユニット５、時系列制御ユニット６、ソースドライバ７１、ゲートドライバ７２、ＯＲ回路８及びラッチ信号生成部９を含む。以下、駆動装置１００の各部品の構造、組立及び動作原理について、詳しく説明する。 FIG. 1 is a diagram showing a drive device 100 for automatic frame rate adjustment of an active matrix electrophoretic display device according to an embodiment of the present invention. A driving device 100 shown in FIG. 1 drives an active matrix electrophoretic display device (not shown), and a driving voltage signal memory 2, a phase generation unit 3, a phase signal processing unit 4, a screen data storage unit 5, and a time series control unit. 6, a source driver 71, a gate driver 72, an OR circuit 8, and a latch signal generation unit 9. Hereinafter, the structure, assembly, and operation principle of each component of the drive device 100 will be described in detail.
駆動電圧信号メモリ２には、複数の駆動電圧信号が記憶されている。各駆動電圧信号は、１つの色を表示するように電気泳動表示装置を駆動する。例えば、第１駆動電圧信号が共通駆動電極を伝送し、第２駆動電圧信号が白色を表示するように電気泳動表示装置を駆動し、第３駆動電圧信号が黒色を表示するように電気泳動表示装置を駆動し、第４駆動電圧信号が赤色を表示するように電気泳動表示装置を駆動する。本実施形態において、各駆動電圧信号の複数の信号区間は、複数のフレームによって区分される。 The drive voltage signal memory 2 stores a plurality of drive voltage signals. Each drive voltage signal drives the electrophoretic display device to display one color. For example, the electrophoretic display device is driven so that the first driving voltage signal is transmitted through the common driving electrode, the second driving voltage signal displays white, and the third driving voltage signal displays black. The device is driven, and the electrophoretic display device is driven so that the fourth drive voltage signal displays red. In the present embodiment, a plurality of signal sections of each drive voltage signal are divided by a plurality of frames.
図１に示すように、位相生成部３は、駆動電圧信号メモリ２に電気的に接続され、駆動電圧信号メモリ２に記憶されている複数の駆動電圧信号を読み取るとともに、各駆動電圧信号の複数の信号区間に対して対応する複数の位相信号を順次生成する。 As shown in FIG. 1, the phase generation unit 3 is electrically connected to the drive voltage signal memory 2, reads a plurality of drive voltage signals stored in the drive voltage signal memory 2, and outputs a plurality of drive voltage signals. A plurality of phase signals corresponding to the signal interval are sequentially generated.
また、図１に示すように、位相信号処理部４は、位相生成部３に電気的に接続され、位相生成部３により生成された複数の位相信号を受信するとともに、各駆動電圧信号の複数の信号区間に対応する位相信号に基づき、複数の位相信号のうちＮ番目の位相信号とＮ＋１番目の位相信号とが同じであるか否かを比較して処理結果を生成する。例えば、位相信号処理部４は、第１駆動電圧信号に基づいて第１処理結果を生成し、第２駆動電圧信号に基づいて第２処理結果を生成し、第３駆動電圧信号に基づいて第３処理結果を生成し、第４駆動電圧信号に基づいて第４処理結果を生成する。なお、Ｎは、１以上の正整数、例えば、１、２、３、４、５、６、７、８、９、１０などである。 As shown in FIG. 1, the phase signal processing unit 4 is electrically connected to the phase generation unit 3, receives a plurality of phase signals generated by the phase generation unit 3, and outputs a plurality of drive voltage signals. Based on the phase signal corresponding to the signal interval, whether or not the Nth phase signal and the (N + 1) th phase signal among the plurality of phase signals are the same is generated. For example, the phase signal processing unit 4 generates a first processing result based on the first driving voltage signal, generates a second processing result based on the second driving voltage signal, and generates a second processing result based on the third driving voltage signal. 3 processing results are generated, and a fourth processing result is generated based on the fourth drive voltage signal. N is a positive integer of 1 or more, for example, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, etc.
また、他の実施形態において、位相信号処理部４は、複数の位相信号のうちＮ番目の位相信号とＮ＋１番目の位相信号とが同一の駆動電圧設定に属するか否かを検出して処理結果を生成してもよい。なお、駆動電圧設定は、設定電圧と、設定電圧によって維持されるフレーム数とを含む。 In another embodiment, the phase signal processing unit 4 detects whether or not the Nth phase signal and the (N + 1) th phase signal belong to the same drive voltage setting among the plurality of phase signals. May be generated. The drive voltage setting includes a set voltage and the number of frames maintained by the set voltage.
駆動電圧信号メモリ２のコンテンツ格納フォーマットは３種類に分けられてもよい。まず、第１種のコンテンツ格納フォーマットの構成は、すべて展開した電圧設定が単位となり、各駆動電圧設定が１つのフレームの「出力電圧設定」を表す。例えば、コンテンツ格納フォーマットは、＋１１Ｖ、＋１１Ｖ、＋１１Ｖ、−１１Ｖ、−１１Ｖ、−１１Ｖ，−１１Ｖなどになる。第２種のコンテンツ格納フォーマットの構成は、各駆動電圧設定が単位になり、その単位が複数並ぶ。各駆動電圧設定は、設定電圧と、設定電圧によって維持されるフレーム数とを含む。例えば、コンテンツ格納フォーマットは、（＋１１Ｖ，３ Ｆｒａｍｅｓ），（−１１Ｖ，４ Ｆｒａｍｅｓ），（＋１１Ｖ，３ Ｆｒａｍｅｓ）などになる。最後に、第３種のコンテンツ格納フォーマットの構成は、他の形態の各駆動電圧設定が単位になり、その単位が複数並ぶ。各駆動電圧設定は、設定電圧と、設定電圧によって維持されるフレーム数と、駆動電圧設定の組合せの繰り返し回数とを含む。例えば、コンテンツ格納フォーマットは、｛（＋１１Ｖ，３ Ｆｒａｍｅｓ），（−１１Ｖ，４ Ｆｒａｍｅｓ），Ｒｅｐｅａｔ ２ｔｉｍｅｓ｝になる。上記３種類の駆動電圧信号メモリ２のコンテンツ格納フォーマットの場合は、複数の位相信号のうちＮ番目の位相信号とＮ＋１番目の位相信号とが同じであるか否かを比較して処理結果を生成することができる。第２種及び第３種の駆動電圧信号メモリ２のコンテンツ格納フォーマットの場合には、複数の位相信号のうちＮ番目の位相信号とＮ＋１番目の位相信号とが同一の駆動電圧設定に属するか否かを検出して処理結果を生成することができる。 The content storage format of the drive voltage signal memory 2 may be divided into three types. First, in the configuration of the first type content storage format, all expanded voltage settings are used as a unit, and each drive voltage setting represents “output voltage setting” of one frame. For example, the content storage format is + 11V, + 11V, + 11V, -11V, -11V, -11V, -11V, or the like. In the configuration of the second type of content storage format, each drive voltage setting is a unit, and a plurality of units are arranged. Each drive voltage setting includes a set voltage and the number of frames maintained by the set voltage. For example, the content storage format is (+ 11V, 3 Frames), (-11V, 4 Frames), (+ 11V, 3 Frames), or the like. Finally, in the configuration of the third type content storage format, each drive voltage setting in another form is a unit, and a plurality of the units are arranged. Each drive voltage setting includes a set voltage, the number of frames maintained by the set voltage, and the number of repetitions of combinations of drive voltage settings. For example, the content storage format is {(+ 11V, 3 Frames), (−11V, 4 Frames), Repeat 2times}. In the case of the content storage format of the above three types of drive voltage signal memories 2, a processing result is generated by comparing whether or not the Nth phase signal and the (N + 1) th phase signal are the same among a plurality of phase signals. can do. In the case of the content storage format of the second type and the third type drive voltage signal memory 2, whether or not the Nth phase signal and the N + 1th phase signal among the plurality of phase signals belong to the same drive voltage setting. And processing results can be generated.
図１に示すように、次に、位相信号処理部４は、各処理結果に基づき、電気泳動表示装置のフレームレート（Ｆｒａｍｅ Ｒａｔｅ）を維持または低下させるための制御信号を算出する。また、ＯＲ回路８は、複数の駆動電圧信号により生成された複数の制御信号の論理和を演算し、最終フレームレート制御信号を得る。なお、最終フレームレート制御信号のハイレベルは、フレームレートの維持を表し、最終フレームレート制御信号のローレベルは、フレームレートの低下を表す。例えば、第１処理結果に基づいて第１制御信号を算出し、第２処理結果に基づいて第２制御信号を算出し、第３処理結果に基づいて第３制御信号を算出し、第４処理結果に基づいて第４制御信号を算出する。次に、第１制御信号、第２制御信号、第３制御信号及び第４制御信号の論理和を演算し、最終フレームレート制御信号を得る。 As shown in FIG. 1, next, the phase signal processing unit 4 calculates a control signal for maintaining or decreasing the frame rate of the electrophoretic display device based on each processing result. The OR circuit 8 calculates a logical sum of a plurality of control signals generated by the plurality of drive voltage signals to obtain a final frame rate control signal. Note that the high level of the final frame rate control signal represents the maintenance of the frame rate, and the low level of the final frame rate control signal represents the decrease of the frame rate. For example, the first control signal is calculated based on the first processing result, the second control signal is calculated based on the second processing result, the third control signal is calculated based on the third processing result, and the fourth processing is performed. Based on the result, the fourth control signal is calculated. Next, a logical sum of the first control signal, the second control signal, the third control signal, and the fourth control signal is calculated to obtain a final frame rate control signal.
他の実施形態において、図３に示すように、フレームレート自動調整用の駆動装置１００のＡＮＤ回路８'は、複数の駆動電圧信号により生成された複数の制御信号の論理積を演算し、最終フレームレート制御信号を得る。なお、最終フレームレート制御信号のハイレベルは、フレームレートの低下を表し、最終フレームレート制御信号のローレベルは、フレームレートの維持を表す。 In another embodiment, as shown in FIG. 3, the AND circuit 8 ′ of the drive device 100 for automatic frame rate adjustment calculates a logical product of a plurality of control signals generated by a plurality of drive voltage signals, and finally A frame rate control signal is obtained. Note that the high level of the final frame rate control signal represents a decrease in the frame rate, and the low level of the final frame rate control signal represents the maintenance of the frame rate.
図１に示すように、画面データ記憶ユニット５は、画面データを記憶する。本実施形態において、画面データ記憶ユニット５は、電気泳動表示装置に表示させようとする画面データを記憶するためのメモリ（Ｄｉｓｐｌａｙ ＲＡＭ）である。 As shown in FIG. 1, the screen data storage unit 5 stores screen data. In the present embodiment, the screen data storage unit 5 is a memory (Display RAM) for storing screen data to be displayed on the electrophoretic display device.
図１に示すように、時系列制御ユニット６は、画面データ記憶ユニット５、位相生成部３及び位相信号処理部４に電気的に接続され、画面データ、複数の位相信号及び最終フレームレート制御信号を受信するとともに、少なくとも１つの駆動電圧選択信号、ラッチ信号及び少なくとも１つのゲート制御信号を算出して出力する。また、ラッチ信号生成部９は、ラッチ信号（Ｓｏｕｒｃｅ Ｌａｔｃｈ）を時系列制御ユニット６によってソースドライバ７１に伝送する。本実施形態において、時系列制御ユニット６が単一の時系列パターンの場合、制御信号は、この時系列パターンの現在のフレームレートを制御して維持するか、またはフレーム数を減らして時系列パターンの現在のフレームレートを低下させる。また、時系列制御ユニット６が２つの時系列パターンの場合、制御信号は、２つの時系列パターンの切替えを制御する。 As shown in FIG. 1, the time-series control unit 6 is electrically connected to the screen data storage unit 5, the phase generation unit 3, and the phase signal processing unit 4, and displays screen data, a plurality of phase signals, and a final frame rate control signal. And at least one drive voltage selection signal, latch signal and at least one gate control signal are calculated and output. The latch signal generator 9 transmits a latch signal (Source Latch) to the source driver 71 by the time series control unit 6. In the present embodiment, when the time series control unit 6 is a single time series pattern, the control signal controls and maintains the current frame rate of this time series pattern or reduces the number of frames to obtain the time series pattern. Reduce the current frame rate. When the time series control unit 6 has two time series patterns, the control signal controls switching between the two time series patterns.
図１に示すように、ソースドライバ７１は、時系列制御ユニット６に電気的に接続され、駆動電圧選択信号を受信するとともに、ラッチ信号によって出力電圧の変換を起動させることで画素コンデンサに充電する（未図示）。ゲートドライバ７２は、時系列制御ユニット６に電気的に接続され、ゲート制御信号に基づいてアクティブマトリクス電気泳動表示装置に電圧を出力するように制御する。 As shown in FIG. 1, the source driver 71 is electrically connected to the time-series control unit 6, receives the drive voltage selection signal, and charges the pixel capacitor by starting the conversion of the output voltage by the latch signal. (Not shown). The gate driver 72 is electrically connected to the time series control unit 6 and controls to output a voltage to the active matrix electrophoretic display device based on the gate control signal.
上記の構成によれば、まず、位相生成部３は、各駆動電圧信号の複数の信号区間に対して対応する複数の位相信号を順次生成する。次に、位相信号処理部４は、各駆動電圧信号の複数の信号区間に対応する位相信号に基づき、Ｎ番目の位相信号及びＮ＋１番目の位相信号を処理して処理結果を生成する。次に、各駆動電圧信号により生成された処理結果に基づき、電気泳動表示装置のフレームレートを維持または低下させる制御信号を算出する。最後に、ＯＲ回路８は、複数の駆動電圧信号により生成された複数の制御信号の論理和を演算し、最終フレームレート制御信号を得る。こうすることで、各駆動電圧信号の波形が変化しない場合にフレームレートを低下させて、消費電力を低減する目的を達成する。 According to the above configuration, first, the phase generation unit 3 sequentially generates a plurality of phase signals corresponding to a plurality of signal sections of each drive voltage signal. Next, the phase signal processing unit 4 processes the Nth phase signal and the N + 1th phase signal based on phase signals corresponding to a plurality of signal sections of each drive voltage signal, and generates a processing result. Next, a control signal for maintaining or reducing the frame rate of the electrophoretic display device is calculated based on the processing result generated by each drive voltage signal. Finally, the OR circuit 8 calculates a logical sum of a plurality of control signals generated by the plurality of drive voltage signals to obtain a final frame rate control signal. In this way, the object of reducing the power consumption by reducing the frame rate when the waveform of each drive voltage signal does not change is achieved.
上記の設計により、位相信号処理部４は、各駆動電圧信号の複数の信号区間に対応する位相信号に基づき、Ｎ番目の位相信号及びＮ＋１番目の位相信号を処理し、電気泳動表示装置のフレームレートを維持するかまたは低下させるかを判断し、ソースドライバ７１及びゲートドライバ７２の出力電圧の変換回数を減らすことができて、消費電力を低減する目的を達成する。 With the above design, the phase signal processing unit 4 processes the Nth phase signal and the N + 1th phase signal based on the phase signals corresponding to the plurality of signal sections of each drive voltage signal, and the frame of the electrophoretic display device It can be determined whether the rate is maintained or decreased, and the number of conversions of the output voltages of the source driver 71 and the gate driver 72 can be reduced, thereby achieving the object of reducing power consumption.
図１及び図２に示すように、本発明の一実施形態に係るアクティブマトリクス電気泳動表示装置の駆動方法は、上記フレームレート自動調整用の駆動装置１００によって電気泳動表示装置を駆動する方法である。フレームレート自動調整用の駆動方法は、位相信号生成ステップＳ２０１、位相信号処理ステップＳ２０２、論理和演算ステップＳ２０３及び出力ステップＳ２０４を含む。以下、各ステップの動作について、詳しく説明する。 As shown in FIGS. 1 and 2, the driving method of the active matrix electrophoretic display device according to an embodiment of the present invention is a method of driving the electrophoretic display device by the driving device 100 for automatic frame rate adjustment. . The driving method for automatic frame rate adjustment includes a phase signal generation step S201, a phase signal processing step S202, a logical sum operation step S203, and an output step S204. Hereinafter, the operation of each step will be described in detail.
図１及び図２に示すように、位相信号生成ステップＳ２０１では、位相生成部３は、駆動電圧信号メモリ２の複数の駆動電圧信号を読み取り、各駆動電圧信号の複数の信号区間に対して対応する複数の位相信号を順次生成する。なお、複数の信号区間は、複数のフレームによって区分される。 As shown in FIGS. 1 and 2, in the phase signal generation step S201, the phase generation unit 3 reads a plurality of drive voltage signals in the drive voltage signal memory 2 and responds to a plurality of signal sections of each drive voltage signal. A plurality of phase signals to be generated are sequentially generated. A plurality of signal sections are divided by a plurality of frames.
図１及び図２に示すように、位相信号処理ステップＳ２０２では、位相信号処理部４は、位相生成部３からの複数の位相信号を受信し、各駆動電圧信号の複数の信号区間に対応する位相信号に基づき、Ｎ番目の位相信号とＮ＋１番目の位相信号とが同じであるか否かを比較して処理結果を生成する。次に、各駆動電圧信号により生成された処理結果に基づき、電気泳動表示装置のフレームレートを維持または低下させるための制御信号を算出する。例えば、図５に示すように、第１駆動電圧信号ＶＣＯＭにより生成された第１処理結果に基づいて第１制御信号ＶＣＯＭ−Ｃｔｒｌを算出する。また、図６に示すように、第２駆動電圧信号Ｗｈｉｔｅにより生成された第２処理結果に基づいて第２制御信号Ｗｈｉｔｅ−Ｃｔｒｌを算出する。また、図７に示すように、第３駆動電圧信号Ｂｌａｃｋにより生成された第３処理結果に基づいて第３制御信号Ｂｌａｃｋ−Ｃｔｒｌを算出する。また、図８に示すように、第４駆動電圧信号Ｒｅｄにより生成された第４処理結果に基づいて第４制御信号Ｒｅｄ−Ｃｔｒｌを算出する。なお、電気泳動表示装置のフレームレートを低下させようとする場合には、電気泳動表示装置のフレームレートを維持する場合のフレームレートの１／２〜１／１６までフレームレートを低下させる。これらの制御信号がハイレベルの場合には、フレームレートをそのまま維持する。一方、これらの制御信号がローレベルの場合には、フレームレートを低下させる。 As shown in FIGS. 1 and 2, in the phase signal processing step S202, the phase signal processing unit 4 receives a plurality of phase signals from the phase generation unit 3, and corresponds to a plurality of signal sections of each drive voltage signal. Based on the phase signal, the processing result is generated by comparing whether or not the Nth phase signal and the (N + 1) th phase signal are the same. Next, a control signal for maintaining or reducing the frame rate of the electrophoretic display device is calculated based on the processing result generated by each drive voltage signal. For example, as shown in FIG. 5, the first control signal VCOM-Ctrl is calculated based on the first processing result generated by the first drive voltage signal VCOM. Further, as shown in FIG. 6, the second control signal White-Ctrl is calculated based on the second processing result generated by the second drive voltage signal White. Further, as shown in FIG. 7, the third control signal Black-Ctrl is calculated based on the third processing result generated by the third drive voltage signal Black. Further, as shown in FIG. 8, the fourth control signal Red-Ctrl is calculated based on the fourth processing result generated by the fourth drive voltage signal Red. Note that in the case of reducing the frame rate of the electrophoretic display device, the frame rate is reduced to 1/2 to 1/16 of the frame rate for maintaining the frame rate of the electrophoretic display device. When these control signals are at a high level, the frame rate is maintained as it is. On the other hand, when these control signals are at a low level, the frame rate is lowered.
また、他の実施形態において、位相信号処理ステップＳ２０２では、複数の位相信号のうちＮ番目の位相信号とＮ＋１番目の位相信号とが同一の駆動電圧設定に属するか否かを検出して処理結果を生成してもよい。なお、駆動電圧設定は、設定電圧と、この設定電圧によって維持されるフレーム数とを含む。 In another embodiment, in the phase signal processing step S202, it is detected whether or not the Nth phase signal and the (N + 1) th phase signal belong to the same drive voltage setting among the plurality of phase signals. May be generated. The drive voltage setting includes a set voltage and the number of frames maintained by the set voltage.
図１及び図２に示すように、論理和演算ステップＳ２０３では、ＯＲ回路８は、複数の駆動電圧信号により生成された複数の制御信号の論理和を演算し、最終フレームレート制御信号を得る。最終フレームレート制御信号のハイレベルは、フレームレートの維持を表す。最終フレームレート制御信号のローレベルは、フレームレートの低下を表す。例えば、図９に示すように、第１制御信号ＶＣＯＭ−Ｃｔｒｌ、第２制御信号Ｗｈｉｔｅ−Ｃｔｒｌ、第３制御信号Ｂｌａｃｋ−Ｃｔｒｌ及び第４制御信号Ｒｅｄ−Ｃｔｒｌの論理和を演算し、最終フレームレート制御信号ＦｒａｍｅＲａｔｅ−Ｃｔｒｌを得る。 As shown in FIGS. 1 and 2, in the logical sum operation step S203, the OR circuit 8 calculates the logical sum of the plurality of control signals generated by the plurality of drive voltage signals to obtain the final frame rate control signal. A high level of the final frame rate control signal represents the maintenance of the frame rate. A low level of the final frame rate control signal represents a decrease in the frame rate. For example, as shown in FIG. 9, a logical sum of the first control signal VCOM-Ctrl, the second control signal White-Ctrl, the third control signal Black-Ctrl, and the fourth control signal Red-Ctrl is calculated to obtain a final frame rate. A control signal FrameRate-Ctrl is obtained.
図３及び図４に示すように、他の実施形態において、フレームレート自動調整用の駆動方法の論理積演算ステップＳ２０３'では、位相信号処理ステップＳ２０２の後、ＡＮＤ回路８'は、複数の駆動電圧信号により生成された複数の制御信号の論理積を演算し、最終フレームレート制御信号を得る。なお、最終フレームレート制御信号のハイレベルは、フレームレートの低下を表す。最終フレームレート制御信号のローレベルは、フレームレートの維持を表す。 As shown in FIGS. 3 and 4, in another embodiment, in the AND operation step S203 ′ of the driving method for automatic frame rate adjustment, after the phase signal processing step S202, the AND circuit 8 ′ has a plurality of driving operations. A logical product of a plurality of control signals generated by the voltage signal is calculated to obtain a final frame rate control signal. Note that a high level of the final frame rate control signal indicates a decrease in the frame rate. The low level of the final frame rate control signal represents the maintenance of the frame rate.
図１及び図２に示すように、出力ステップＳ２０４では、画面データ、複数の位相信号及び最終フレームレート制御信号ＦｒａｍｅＲａｔｅ−Ｃｔｒｌを受信し、少なくとも１つの駆動電圧選択信号、ラッチ信号及び少なくとも１つのゲート制御信号を出力する。 As shown in FIGS. 1 and 2, in the output step S204, screen data, a plurality of phase signals and a final frame rate control signal FrameRate-Ctrl are received, and at least one drive voltage selection signal, a latch signal, and at least one gate are received. Output a control signal.
以上、位相信号処理部４は、各駆動電圧信号の複数の信号区間に対応する位相信号に基づき、Ｎ番目の位相信号及びＮ＋１番目の位相信号を処理し、電気泳動表示装置のフレームレートを維持するかまたは低下させるかを判断し、ソースドライバ７１及びゲートドライバ７２の出力電圧の変換回数を減らすことができて、消費電力を低減する目的を達成する。 As described above, the phase signal processing unit 4 processes the Nth phase signal and the N + 1th phase signal based on the phase signals corresponding to the plurality of signal sections of each drive voltage signal, and maintains the frame rate of the electrophoretic display device. It is possible to reduce the number of conversions of the output voltages of the source driver 71 and the gate driver 72, thereby achieving the purpose of reducing power consumption.
本発明について上述した実施形態を参照して説明したが、これは本発明を限定するものではく、当業者であれば、本発明の精神及び範囲を逸脱しない限り、各種の変動や潤色を加えることができる。したがって、本発明の保護を求める範囲は、特許請求の範囲を基準とする。 Although the present invention has been described with reference to the above-described embodiments, this is not intended to limit the present invention, and those skilled in the art will add various variations and coloration without departing from the spirit and scope of the present invention. be able to. Therefore, the scope of the protection of the present invention is based on the claims.
１００、フレームレート自動調整用の駆動装置
２、駆動電圧信号メモリ
３、位相生成部
４、位相信号処理部
５、画面データ記憶ユニット
６、時系列制御ユニット
７１、ソースドライバ
７２、ゲートドライバ
８、ＯＲ回路
８'、ＡＮＤ回路
９、ラッチ信号生成部
Ｓ２０１、位相信号生成ステップ
Ｓ２０２、位相信号処理ステップ
Ｓ２０３、論理和演算ステップ
Ｓ２０３'、論理積演算ステップ
Ｓ２０４、出力ステップ
ＶＣＯＭ、第１駆動電圧信号
ＶＣＯＭ−Ｃｔｒｌ、第１制御信号
Ｗｈｉｔｅ、第２駆動電圧信号
Ｗｈｉｔｅ−Ｃｔｒｌ、第２制御信号
Ｂｌａｃｋ、第３駆動電圧信号
Ｂｌａｃｋ−Ｃｔｒｌ、第３制御信号
Ｒｅｄ、第４駆動電圧信号
Ｒｅｄ−Ｃｔｒｌ、第４制御信号
ＦｒａｍｅＲａｔｅ−Ｃｔｒｌ、最終フレームレート制御信号
100, drive device 2 for automatic frame rate adjustment, drive voltage signal memory 3, phase generation unit 4, phase signal processing unit 5, screen data storage unit 6, time series control unit 71, source driver 72, gate driver 8, OR Circuit 8 ′, AND circuit 9, latch signal generation unit S201, phase signal generation step S202, phase signal processing step S203, logical sum operation step S203 ′, logical product operation step S204, output step VCOM, first drive voltage signal VCOM− Ctrl, first control signal White, second drive voltage signal White-Ctrl, second control signal Black, third drive voltage signal Black-Ctrl, third control signal Red, fourth drive voltage signal Red-Ctrl, fourth control Signal FrameRate-Ctrl, final frame rate control signal
Claims (12)
少なくとも１つの色を表示するように電気泳動表示装置を駆動するための駆動電圧信号を少なくとも１つ記憶し、各前記駆動電圧信号の複数の信号区間が複数のフレームによって区分される駆動電圧信号メモリと、
前記駆動電圧信号メモリに電気的に接続され、前記駆動電圧信号を読み取るとともに、複数の前記信号区間に対して対応する複数の位相信号を順次生成する位相生成部と、
前記位相生成部に電気的に接続され、複数の前記位相信号を受信するとともに、複数の前記位相信号のうちＮ番目の位相信号及びＮ＋１番目の位相信号（Ｎが正整数）を処理して処理結果を得る位相信号処理部と、
画面データを記憶するための画面データ記憶ユニットと、
前記画面データ記憶ユニットと、前記位相生成部と、前記位相信号処理部とに電気的に接続され、前記画面データと、複数の前記位相信号と、最終フレームレート制御信号とを受信するとともに、少なくとも１つの駆動電圧選択信号と、ラッチ信号と、少なくとも１つのゲート制御信号とを演算して出力する時系列制御ユニットと、
前記時系列制御ユニットに電気的に接続されるとともに、前記ラッチ信号によって出力電圧の変換を起動させることで画素コンデンサに充電するソースドライバと、
前記時系列制御ユニットに電気的に接続されるとともに、前記ゲート制御信号に基づいて前記アクティブマトリクス電気泳動表示装置に電圧を出力するゲートドライバと、を含み、
前記位相信号処理部は、前記処理結果に基づき、前記電気泳動表示装置のフレームレートを維持または低下させるための制御信号を生成する、アクティブマトリクス電気泳動表示装置のフレームレート自動調整用の駆動装置。 A drive device for automatically adjusting the frame rate of an active matrix electrophoretic display device,
A drive voltage signal memory for storing at least one drive voltage signal for driving the electrophoretic display device to display at least one color, wherein a plurality of signal sections of each of the drive voltage signals are divided by a plurality of frames. When,
A phase generator that is electrically connected to the drive voltage signal memory, reads the drive voltage signal, and sequentially generates a plurality of phase signals corresponding to the plurality of signal sections;
It is electrically connected to the phase generator, receives a plurality of the phase signals, and processes and processes the Nth phase signal and the N + 1th phase signal (N is a positive integer) among the plurality of phase signals. A phase signal processing unit for obtaining a result;
A screen data storage unit for storing screen data;
The screen data storage unit, the phase generator, and the phase signal processor are electrically connected to receive the screen data, the plurality of phase signals, and a final frame rate control signal, and at least A time series control unit that calculates and outputs one drive voltage selection signal, a latch signal, and at least one gate control signal;
A source driver that is electrically connected to the time-series control unit and charges a pixel capacitor by activating conversion of an output voltage by the latch signal;
A gate driver electrically connected to the time series control unit and outputting a voltage to the active matrix electrophoretic display device based on the gate control signal;
The phase signal processing unit is a drive device for automatic frame rate adjustment of an active matrix electrophoretic display device, which generates a control signal for maintaining or reducing the frame rate of the electrophoretic display device based on the processing result.
前記駆動電圧設定は、設定電圧と、前記設定電圧によって維持されるフレーム数とを含むことを特徴とする、請求項１に記載のアクティブマトリクス電気泳動表示装置のフレームレート自動調整用の駆動装置。 The phase signal processing unit detects whether the Nth phase signal and the N + 1th phase signal among the plurality of phase signals belong to the same drive voltage setting, and generates the processing result,
The drive device for automatic frame rate adjustment of the active matrix electrophoretic display device according to claim 1, wherein the drive voltage setting includes a set voltage and a number of frames maintained by the set voltage.
前記制御信号は、前記時系列パターンの現在のフレームレートに制御して維持するか、またはフレーム数を減らして前記時系列パターンの現在のフレームレートを低下させることを特徴とする、請求項１に記載のアクティブマトリクス電気泳動表示装置のフレームレート自動調整用の駆動装置。 The time series control unit is a single time series pattern;
The control signal according to claim 1, wherein the control signal is controlled and maintained at a current frame rate of the time-series pattern, or the current frame rate of the time-series pattern is decreased by reducing the number of frames. A drive device for automatic frame rate adjustment of the active matrix electrophoretic display device described.
前記制御信号は、前記２つの時系列パターンの切替えを制御することを特徴とする、請求項１に記載のアクティブマトリクス電気泳動表示装置のフレームレート自動調整用の駆動装置。 The time series control unit is two time series patterns,
2. The driving device for automatic frame rate adjustment of an active matrix electrophoretic display device according to claim 1, wherein the control signal controls switching between the two time series patterns.
少なくとも１つの駆動電圧信号を読み取るとともに、前記駆動電圧信号の複数の信号区間に対して対応する複数の位相信号を順次生成し、複数の前記信号区間が複数のフレームによって区分される位相信号生成ステップと、
複数の前記位相信号を受信し、複数の前記位相信号のうちＮ番目の位相信号及びＮ＋１番目の位相信号（Ｎが正整数）を処理して処理結果を得て、前記処理結果に基づいて前記電気泳動表示装置のフレームレートを維持または低下させるための制御信号を生成する位相信号処理ステップと、
画面データと、複数の位相信号と、最終フレームレート制御信号とを受信し、少なくとも１つの駆動電圧選択信号と、ラッチ信号と、少なくとも１つのゲート制御信号とを出力する出力ステップと、を含むことを特徴とする、アクティブマトリクス電気泳動表示装置のフレームレート自動調整用の駆動方法。 A driving method for automatic frame rate adjustment of an active matrix electrophoretic display device,
A phase signal generation step of reading at least one drive voltage signal, sequentially generating a plurality of phase signals corresponding to a plurality of signal sections of the drive voltage signal, and dividing the plurality of signal sections by a plurality of frames When,
Receiving the plurality of phase signals, processing the Nth phase signal and the N + 1th phase signal (N is a positive integer) among the plurality of phase signals, obtaining a processing result, and based on the processing result, A phase signal processing step for generating a control signal for maintaining or reducing the frame rate of the electrophoretic display device;
An output step for receiving screen data, a plurality of phase signals, and a final frame rate control signal, and outputting at least one drive voltage selection signal, a latch signal, and at least one gate control signal; A drive method for automatic frame rate adjustment of an active matrix electrophoretic display device, characterized by
前記駆動電圧設定は、設定電圧と、前記設定電圧によって維持されるフレーム数とを含むことを特徴とする、請求項８に記載のアクティブマトリクス電気泳動表示装置のフレームレート自動調整用の駆動方法。 In the phase signal processing step, the processing result is generated by detecting whether the Nth phase signal and the (N + 1) th phase signal among the plurality of phase signals belong to the same drive voltage setting,
9. The driving method for automatic frame rate adjustment of an active matrix electrophoretic display device according to claim 8, wherein the driving voltage setting includes a setting voltage and the number of frames maintained by the setting voltage.
複数の前記駆動電圧信号により生成された複数の制御信号の論理和を演算して前記最終フレームレート制御信号を得る論理和演算ステップをさらに含むことを特徴とする、請求項８に記載のアクティブマトリクス電気泳動表示装置のフレームレート自動調整用の駆動方法。 After the phase signal processing step,
The active matrix according to claim 8, further comprising a logical sum calculation step of calculating a logical sum of a plurality of control signals generated by the plurality of drive voltage signals to obtain the final frame rate control signal. A driving method for automatic frame rate adjustment of an electrophoretic display device.
複数の前記駆動電圧信号により生成された複数の制御信号の論理積を演算して前記最終フレームレート制御信号を得る論理積演算ステップをさらに含むことを特徴とする、請求項８に記載のアクティブマトリクス電気泳動表示装置のフレームレート自動調整用の駆動方法。 After the phase signal processing step,
The active matrix according to claim 8, further comprising a logical product operation step of calculating a logical product of a plurality of control signals generated by the plurality of driving voltage signals to obtain the final frame rate control signal. A driving method for automatic frame rate adjustment of an electrophoretic display device.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW105127139 | 2016-08-24 | ||
| TW105127139 | 2016-08-24 | ||
| TW105136504 | 2016-11-09 | ||
| TW105136504A TWI635478B (en) | 2016-08-24 | 2016-11-09 | Driving device of automatically adjusting frame rate for active matrix electrophoretic display and driving method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2018032006A true JP2018032006A (en) | 2018-03-01 |
Family
ID=61303063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016244023A Pending JP2018032006A (en) | 2016-08-24 | 2016-12-16 | Driving device for automatic frame rate adjustment of active matrix electrophoretic display device and method for driving the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2018032006A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116112627A (en) * | 2023-04-07 | 2023-05-12 | 合肥六角形半导体有限公司 | Method and circuit for video frame rate self-adaptive transformation |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009229910A (en) * | 2008-03-24 | 2009-10-08 | Seiko Epson Corp | Voltage selecting circuit, electrophoretic display device, and electronic apparatus |
| JP2010511900A (en) * | 2006-12-01 | 2010-04-15 | ストア、エレクトロニック、システムズ | Low power active matrix display |
| JP2012220693A (en) * | 2011-04-07 | 2012-11-12 | Nlt Technologies Ltd | Image display device having memory property |
| JP2014145792A (en) * | 2013-01-25 | 2014-08-14 | Fuji Xerox Co Ltd | Image display medium driving device, image display device and driving program |
| JP2014215612A (en) * | 2013-04-22 | 2014-11-17 | 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． | Display apparatus, and driving method for the same |
-
2016
- 2016-12-16 JP JP2016244023A patent/JP2018032006A/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010511900A (en) * | 2006-12-01 | 2010-04-15 | ストア、エレクトロニック、システムズ | Low power active matrix display |
| JP2009229910A (en) * | 2008-03-24 | 2009-10-08 | Seiko Epson Corp | Voltage selecting circuit, electrophoretic display device, and electronic apparatus |
| JP2012220693A (en) * | 2011-04-07 | 2012-11-12 | Nlt Technologies Ltd | Image display device having memory property |
| JP2014145792A (en) * | 2013-01-25 | 2014-08-14 | Fuji Xerox Co Ltd | Image display medium driving device, image display device and driving program |
| JP2014215612A (en) * | 2013-04-22 | 2014-11-17 | 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． | Display apparatus, and driving method for the same |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116112627A (en) * | 2023-04-07 | 2023-05-12 | 合肥六角形半导体有限公司 | Method and circuit for video frame rate self-adaptive transformation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7466301B2 (en) | Method of driving a display adaptive for making a stable brightness of a back light unit | |
| US11302259B2 (en) | Display apparatus reducing power consumption and method of driving display apparatus using the same | |
| US9349334B2 (en) | Polarity inversion signal converting method, apparatus and display | |
| US9548037B2 (en) | Liquid crystal display with enhanced display quality at low frequency and driving method thereof | |
| US10074327B2 (en) | Display apparatus and method of driving the same | |
| JP4938831B2 (en) | Light emitting device and driving method thereof | |
| US20160140920A1 (en) | Liquid crystal display device | |
| US11462145B2 (en) | Display apparatus and method of driving display panel using the same | |
| US10957233B1 (en) | Control method for display panel | |
| JP2018032006A (en) | Driving device for automatic frame rate adjustment of active matrix electrophoretic display device and method for driving the same | |
| JP2007041591A (en) | Display device | |
| CN109427304B (en) | Processor for setting frame rate and frame rate setting method | |
| TWI635478B (en) | Driving device of automatically adjusting frame rate for active matrix electrophoretic display and driving method thereof | |
| KR20190142202A (en) | Touch display device, data driving circuit and method for driving controller | |
| KR101411692B1 (en) | Liquid crystal display and driving method thereof | |
| KR102003253B1 (en) | Liquid crystal display device | |
| US8988335B2 (en) | Display device and driving method thereof | |
| TW201913615A (en) | Processor for setting frame rate and method of setting frame rate | |
| US20180061332A1 (en) | Driving device of automatically adjusting frame rate for active matrix electrophoretic display and driving method thereof | |
| KR102513369B1 (en) | Display panel driving apparatus, method of driving display panel using the same and display apparatus having the same | |
| JPWO2011064818A1 (en) | Liquid crystal display device and control method | |
| KR101264705B1 (en) | LCD and drive method thereof | |
| KR102465513B1 (en) | Display device | |
| KR101140100B1 (en) | Method for driving liquid crystal display | |
| CN107784978A (en) | Driving device and driving method for automatically adjusting frame rate of electrophoretic display |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180605 |