JP2018018845A - 積層セラミックコンデンサ - Google Patents

Abstract

【課題】外部電極の回り込み部の厚さを小さくした場合でも回り込み部がコンデンサ本体から剥離する懸念を小さくできる積層セラミックコンデンサを提供する。【解決手段】積層セラミックコンデンサは、容量素子１１’の高さ方向両面それぞれにおける２個の第１下地導体膜１１ｃの間を覆う第１被覆部１１ｄ１と、第１被覆部１１ｄ１と連続し、かつ、第１下地導体膜１１ｃそれぞれの長さ方向一部を覆う第２被覆部１１ｄ２とを有する補助誘電体層１１ｄとを有している。各外部電極１２および１３は、容量素子１１’の長さ方向の面と２個の第１下地導体膜１１ｃの長さ方向の端縁に付着した第２下地導体膜１２ａおよび１３ａと、第２下地導体膜１２ａおよび１３ａの表面と２個の第１下地導体膜１１ｃの第２被覆部１１ｄ２によって覆われていない表面部分とに連続して付着した表面導体膜１２ｂおよび１３ｂとを有している。【選択図】図３

Description

本発明は、外部電極がコンデンサ本体の少なくとも高さ方向一面に回り込んだ回り込み部を有する積層セラミックコンデンサに関する。

積層セラミックコンデンサのサイズは長さと幅と高さによって規定されており、このうちの高さは内部電極層の積層方向に沿う寸法を指す。また、積層セラミックコンデンサは、一般に、複数の内部電極層が誘電体層を介して積層された容量部を有する略直方体状のコンデンサ本体と、コンデンサ本体の長さ方向両端部に設けられ、かつ、複数の内部電極層が交互に接続された１対の外部電極とを備えている。

ところで、外部電極がコンデンサ本体の少なくとも高さ方向一面に回り込んだ回り込み部を有する場合、積層セラミックコンデンサのサイズを変えずに容量を増加させる手法として、回り込み部の厚さを小さくする手法が知られている（例えば特許文献１を参照）。つまり、外部電極の回り込み部の厚さを小さくした分だけコンデンサ本体の高さを大きくして、内部電極層の数を増加させる手法である。

しかしながら、外部電極の回り込み部の厚さを小さくすると、回り込み部のコンデンサ本体に対する密着力が低下し、回り込み部がコンデンサ本体から剥離する懸念が生じる。例えば、電極ペーストを塗布し乾燥したものに焼き付け処理を施して回り込み部の下地導体膜を形成する場合、下地導体膜用の電極ペーストには一般に密着力を高めるためのガラス材や共材（コンデンサ本体と同じ誘電体材料等）が添加される。けれども、下地導体膜の厚さを小さくするとこの下地導体膜に含まれるガラス材や共材の絶対量が少なくなるため、厚さが大きい場合に比べて密着力は低下しやすくなる。また、塗布された電極ペーストの周縁部分の厚さが他の部分の厚さよりも極端に小さくなることがあるため、このような場合には下地導体膜の周縁部分が密着しにくくなる。

特開２０１２−２５６９４７号公報

本発明の課題は、外部電極の回り込み部の厚さを小さくした場合でも回り込み部がコンデンサ本体から剥離する懸念を小さくできる積層セラミックコンデンサを提供することにある。

前記課題を解決するため、本発明に係る積層セラミックコンデンサは、略直方体状のコンデンサ本体と、前記コンデンサ本体の長さ方向両端部に設けられた１対の外部電極とを備え、前記外部電極それぞれが前記コンデンサ本体の少なくとも高さ方向一面に回り込んだ回り込み部を有する積層セラミックコンデンサであって、前記コンデンサ本体は、（ａ１）略直方体状の容量素子と、（ａ２）前記容量素子の少なくとも高さ方向一面の長さ方向両端部に設けられた第１下地導体膜と、（ａ３）前記容量素子の少なくとも高さ方向一面における前記第１下地導体膜の間を覆う第１被覆部と、該第１被覆部と連続し、かつ、前記第１下地導体膜それぞれの長さ方向一部を覆う第２被覆部とを有する補助誘電体層と、を有しており、前記外部電極の一方は、（ｂ１）前記容量素子の長さ方向一面と、前記コンデンサ本体の長さ方向一側に存する前記第１下地導体膜の長さ方向一端縁とに付着した第２下地導体膜と、（ｂ２）前記第２下地導体膜の表面と、前記第１下地導体膜における前記第２被覆部によって覆われていない表面部分とに連続して付着した表面導体膜と、を有しており、前記第１下地導体膜と前記表面導体膜の前記第１下地導体膜に付着した回り込み箇所とによって前記回り込み部を構成しており、前記外部電極の他方は、（ｃ１）前記容量素子の長さ方向他面と、前記コンデンサ本体の長さ方向他側に存する前記第１下地導体膜の長さ方向他端縁とに付着した第２下地導体膜と、（ｃ２）前記第２下地導体膜の表面と、前記第１下地導体膜における前記第２被覆部によって覆われていない表面部分とに連続して付着した表面導体膜と、を有しており、前記第１下地導体膜と前記表面導体膜の前記第１下地導体膜に付着した回り込み箇所とによって前記回り込み部を構成している。

本発明に係る積層セラミックコンデンサによれば、外部電極の回り込み部の厚さを小さくした場合でも回り込み部がコンデンサ本体から剥離する懸念を小さくできる。

図１は本発明を適用した積層セラミックコンデンサを高さ方向一面側から見た図である。 図２は図１に示した積層セラミックコンデンサを幅方向一面側から見た図である。 図３は図１に示した積層セラミックコンデンサのＳ１−Ｓ１線に沿う断面図である。 図４は図１に示した積層セラミックコンデンサの製造方法例を説明するための図３対応図である。 図５（Ａ）および図５（Ｂ）は図１に示した積層セラミックコンデンサの製造方法例の説明図であり、図５（Ａ）は図３対応図、図５（Ｂ）は図１対応図である。 図６は図１に示した積層セラミックコンデンサの製造方法例を説明するための図３対応図である。 図７は図１に示した積層セラミックコンデンサの製造方法例を説明するための図３対応図である。 図８は本発明を適用した他の積層セラミックコンデンサの図３対応図である。 図９は本発明を適用した他の積層セラミックコンデンサの図３対応図である。 図１０は効果の検証結果を示す図である。

まず、図１〜図３を用いて、本発明を適用した積層セラミックコンデンサ１０の構造について説明する。この説明では、図１の左右方向を長さ方向、図１の上下方向を幅方向、図２の上下方向を高さ方向と表記するとともに、これら長さ方向と幅方向と高さ方向のそれぞれに沿う寸法を長さと幅と高さと表記する。

図１〜図３に示した積層セラミックコンデンサ１０のサイズは長さＬと幅Ｗと高さＨによって規定されている。参考までに、図１〜図３の基になっている第１試作品の長さＬと幅Ｗと高さＨの実寸はそれぞれ６００μｍと３００μｍと３００μｍであり、第２試作品の長さＬと幅Ｗと高さＨの実寸はそれぞれ１０００μｍと５００μｍと５００μｍであり、いずれも長さＬ＞幅Ｗ＝高さＨの関係を有している。この積層セラミックコンデンサ１０は、略直方体状のコンデンサ本体１１と、コンデンサ本体１１の長さ方向一端部に設けられた第１外部電極１２と、コンデンサ本体１１の長さ方向他端部に設けられた第２外部電極１３とを備えている。

コンデンサ本体１１は、（ａ１）複数の内部電極層１１ａ１が誘電体層１１ａ２を介して積層された容量部１１ａと、容量部１１ａの高さ方向両側に設けられた誘電体マージン部１１ｂとを有する略直方体状の容量素子１１’と、（ａ２）容量素子１１’の高さ方向両面それぞれの長さ方向両端部に設けられた第１下地導体膜１１ｃ（計４個）と、（ａ３）容量素子１１’の高さ方向両面それぞれにおける２個の第１下地導体膜１１ｃの間を覆う第１被覆部１１ｄ１と、この第１被覆部１１ｄ１と連続し、かつ、第１下地導体膜１１ｃそれぞれの長さ方向一部を覆う第２被覆部１１ｄ２とを有する補助誘電体層１１ｄと、を有している。なお、図２および図３では、図示の便宜上、計２４の内部電極層１１ａ１を描いているが、内部電極層１１ａ１の数に特段の制限はない。

各内部電極層１１ａ１は、略同じ外形（略矩形状）と略同じ厚さを有している。各内部電極層１１ａ１の長さ（符号省略）は、容量素子１１’の長さ（符号省略）よりも小さく、各内部電極層１１ａ１の幅（符号省略）は、容量素子１１’の幅(符号省略）よりも小さい。各内部電極層１１ａ１の厚さは、例えば０．５〜３μｍの範囲内で設定されている。

各誘電体層１１ａ２は、略同じ外形（略矩形状）と略同じ厚さを有している。各誘電体層１１ａ２の長さ（符号省略）は、容量素子１１’の長さと略同じであり、各誘電体層１１ａ２の幅（符号省略）は、容量素子１１’の幅と略同じである。各誘電体層１１ａ２の厚さは、例えば０．５〜３μｍの範囲内で設定されている。

各誘電体マージン部１１ｂは、略同じ外形（略矩形状）と略同じ厚さを有している。各誘電体マージン部１１ｂの長さ（符号省略）は、容量素子１１’の長さと略同じであり、各誘電体マージン部１１ｂの幅（符号省略）は、容量素子１１’の幅と略同じである。各誘電体マージン部１１ｂの厚さは、例えば５〜３０μｍの範囲内で設定されている。

各内部電極層１１ａ１の主成分は、例えばニッケル、銅、パラジウム、白金、銀、金、これらの合金等の金属材料である。各誘電体層１１ａ２の主成分と各誘電体マージン部１１ｂの主成分、すなわち、容量素子１１’の内部電極層１１ａ１を除く部分の主成分は、例えばチタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、ジルコン酸カルシウム、チタン酸ジルコン酸カルシウム、ジルコン酸バリウム、酸化チタン等の誘電体材料（誘電体セラミック材料）である。

各第１下地導体膜１１ｃは、略同じ外形（略矩形状）と略同じ厚さを有している。各第１下地導体膜１１ｃの長さＬａは、例えば積層セラミックコンデンサ１０の長さＬの１／６〜３／７の範囲内で設定されており、各第１下地導体膜１１ｃの幅（符号省略）は、容量素子１１’の幅と略同じである。各第１下地導体膜１１ｃの厚さｔａは、例えば２〜６μｍの範囲内で設定されている。

各第１下地導体膜１１ｃの主成分は、例えばニッケル、銅、パラジウム、白金、銀、金、これらの合金等の金属材料であり、好ましくは各内部電極層１１ａ１の主成分と同じである。

各補助誘電体層１１ｄは、略同じ外形（略矩形状）と略同じ厚さを有している。各補助誘電体層１１ｄの長さ（Ｌｂ＋２Ｌｃに相当）は、容量素子１１’の高さ方向両面それぞれにおける２個の第１下地導体膜１１ｃの長さ方向間隔（Ｌｂに相当）よりも大きく、各補助誘電体層１１ｄの幅（符号省略）は、容量素子１１’の幅と略同じである。

各補助誘電体層１１ｄの第１被覆部１１ｄ１の長さＬｂは、｛容量素子１１’の長さ−（２×第１下地導体膜１１ｃの長さＬａ）｝である。各補助誘電体層１１ｄの第１被覆部１１ｄ１の厚さｔｂは、例えば２〜６μｍの範囲内で設定されており、好ましくは第１下地導体膜１１ｃの厚さｔａと同じである。なお、「第１被覆部１１ｄ１の厚さｔｂ」は、各第１被覆部１１ｄ１からその長さ方向両端部に存する「各第２被覆部１１ｄ２に向かって高さ方向に延びた部分」を除いた部分の厚さを指す。すなわち、「第１被覆部１１ｄ１の厚さｔｂ」は、この「各第２被覆部１１ｄ２に向かって高さ方向に延びた部分」の厚さを含むものではない。また、各補助誘電体層１１ｄの第２被覆部１１ｄ２の長さＬｃは、例えば第１下地導体膜１１ｃの長さＬａの５／１００以上であり、好ましくは第１下地導体膜１１ｃの長さＬａの５／１００〜６／１０の範囲内で設定されている。各補助誘電体層１１ｄの第２被覆部１１ｄ２の厚さｔｃは、例えば１〜５μｍの範囲内で設定されており、好ましくは後述の表面導体膜１２ｂおよび１３ｂの回り込み箇所１２ｂ１および１３ｂ１の厚さｔｅと同じである。すなわち、各補助誘電体層１１ｄの第１被覆部１１ｄ１の厚さｔｂは、第１下地導体膜１１ｃの厚さｔａと後述の表面導体膜１２ｂおよび１３ｂの回り込み箇所１２ｂ１および１３ｂ１の厚さｔｅとの和、つまり、後述の回り込み部１２ｃおよび１３ｃの厚さに対して同等以下となる。

各補助誘電体層１１ｄの主成分は、例えばチタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、ジルコン酸カルシウム、チタン酸ジルコン酸カルシウム、ジルコン酸バリウム、酸化チタン等の誘電体材料（誘電体セラミック材料）であり、好ましくは容量素子１１’の内部電極層１１ａ１を除く部分の主成分と同じである。

第１外部電極１２は、（ｂ１）容量素子１１’の長さ方向一面（図３の左面）と、コンデンサ本体１１の長さ方向一側（図３の左側）に存する２個の第１下地導体膜１１ｃの長さ方向一端縁（図３の左端縁）とに付着した第２下地導体膜１２ａと、（ｂ２）第２下地導体膜１２ａの表面と、前記２個の第１下地導体膜１１ｃそれぞれにおける補助誘電体層１１ｄの第２被覆部１１ｄ２によって覆われていない表面部分とに連続して付着した表面導体膜１２ｂと、を有している。すなわち、第１外部電極１２は、各第１下地導体膜１１ｃと表面導体膜１２ｂの各第１下地導体膜１１ｃに付着した回り込み箇所１２ｂ１とによって、コンデンサ本体１１の高さ方向両面それぞれ回り込んだ２個の回り込み部１２ｃを構成している。

第２外部電極１３は、（ｃ１）容量素子１１’の長さ方向他面（図３の右面）と、コンデンサ本体１１の長さ方向他側（図３の右側）に存する２個の第１下地導体膜１１ｃの長さ方向他端縁（図３の右端縁）とに付着した第２下地導体膜１３ａと、（ｃ２）第２下地導体膜１３ａの表面と、前記２個の第１下地導体膜１１ｃそれぞれにおける補助誘電体層１１ｄの第２被覆部１１ｄ２によって覆われていない表面部分とに連続して付着した表面導体膜１３ｂと、を有している。すなわち、第２外部電極１３は、各第１下地導体膜１１ｃと表面導体膜１３ｂの各第１下地導体膜１１ｃに付着した回り込み箇所１３ｂ１とによって、コンデンサ本体１１の高さ方向両面それぞれに回り込んだ２個の回り込み部１３ｃを構成している。

つまり、各外部電極１２および１３は、コンデンサ本体１１の高さ方向両面に回り込んだ２個の回り込み部１２ｃおよび１３ｃを有している。図３から分かるように、先に述べた複数の内部電極層１１ａ１の端縁は、第１外部電極１２の第２下地導体膜１２ａと、第２外部電極１３の第２下地導体膜１３ａに、交互に接続されている。なお、図１〜図３には、各外部電極１２および１３の第２下地導体膜１２ａおよび１３ａとして、各々の高さ方向両端縁が各第１下地導体膜１１ｃに僅かに乗り上げたものを描いているが、この乗り上げ部分はなくてもよいし、乗り上げ部分の長さは図示した長さよりも多少大きくてもよい。

各外部電極１２および１３の第２下地導体膜１２ａおよび１３ａの厚さｔｄは、例えば５〜１５μｍの範囲内で設定されている。各外部電極１２および１３の表面導体膜１２ｂおよび１３ｂの厚さｔｅは、例えば１〜５μｍの範囲内で設定されている。また、各外部電極１２および１３の表面導体膜１２ｂおよび１３ｂの回り込み箇所１２ｂ１および１３ｂ１の長さＬｄは、｛第１下地導体膜１１ｃの長さＬａ−補助誘電体層１１ｄの第２被覆部１１ｄ２の長さＬｃ｝である。

各外部電極１２および１３の第２下地導体膜１２ａおよび１３ａの主成分は、例えばニッケル、銅、パラジウム、白金、銀、金、これらの合金等の金属材料である。また、各外部電極１２および１３の表面導体膜１２ｂおよび１３ｂの主成分は、例えば銅、ニッケル、スズ、パラジウム、金、亜鉛、これらの合金等の金属材料である。なお、図３には各表面導体膜１２ｂおよび１３ｂとして単層構成のものを示しているが、各表面導体膜１２ｂおよび１３ｂは主成分が異なる２層以上の膜から成る多層構成としてもよい。ちなみに、各内部電極層１１ａ１の主成分と各第１下地導体膜１１ｃの主成分と各第２下地導体膜１２ａおよび１３ａの主成分がニッケルの場合、単層構成の表面導体膜１２ｂおよび１３ｂにはスズを主成分とする膜を好ましく利用することができ、また、２層構成の表面導体膜１２ｂおよび１３ｂにはニッケルを主成分とする膜とスズを主成分とする膜との組み合わせを好ましく利用することができ、３層構成の表面導体膜１２ｂおよび１３ｂには銅を主成分とする膜とニッケルを主成分とする膜とスズを主成分とする膜との組み合わせを好ましく利用することができる。

次に、図４〜図７を用い、かつ、図１〜図３に示した符号を引用して、図１〜図３に示した積層セラミックコンデンサ１０の製造方法例、具体的には容量素子１１’の内部電極層１１ａ１を除く部分の主成分と各補助誘電体層１１ｄの主成分がチタン酸バリウム、各内部電極層１１ａ１の主成分と各第１下地導体膜１１ｃの主成分と各第２下地導体膜１２ａおよび１３ａの主成分がニッケル、各表面導体膜１２ｂおよび１３ｂの主成分がスズの場合の製造方法例について説明する。ここで説明する製造方法はあくまでも一例であって、前記積層セラミックコンデンサ１０の製造方法を制限するものではない。

製造に際しては、まず、チタン酸バリウム粉末と有機溶剤と有機バインダーと分散剤等を含有したセラミックスラリーと、ニッケル粉末と有機溶剤と有機バインダーと分散剤等を含有した第１電極ペーストと、ニッケル粉末とチタン酸バリウム粉末（共材）と有機溶剤と有機バインダーと分散剤等を含有した第２電極ペーストと、を用意する。

続いて、キャリアフィルムの表面にセラミックスラリーを塗工して乾燥することにより、第１シートを作製する。また、この第１シートの表面に第１電極ペーストを印刷して乾燥することにより、マトリクス配列または千鳥配列の未焼成の内部電極層パターン群が形成された第２シートを作製する。さらに、第１シートの表面に、第２電極ペーストを印刷して乾燥することにより、各第１下地導体膜１１ｃに対応したストライプ状の未焼成の第１下地導体膜パターン群を形成した後、隣接する未焼成の第１下地導体膜パターンの間を覆い、かつ、隣接する未焼成の第１下地導体膜パターンそれぞれの一部を覆うようにセラミックスラリーを印刷して乾燥することにより、各補助誘電体層１１ｄに対応したストライプ状の未焼成の補助誘電体層パターン群を形成して、未焼成の第１下地導体膜パターン群と未焼成の補助誘電体層パターン群が形成された第３シートを作製する。

続いて、第１シートから取り出した単位シートを所定枚数に達するまで積み重ねて熱圧着する作業を繰り返すことにより、高さ方向一方の誘電体マージン部１１ｂに対応した部位を形成する。続いて、第２シートから取り出した単位シート（未焼成の内部電極層パターン群を含む）を所定枚数に達するまで積み重ねて熱圧着する作業を繰り返すことにより、容量部１１ａに対応した部位を形成する。続いて、第１シートから取り出した単位シートを所定枚数に達するまで積み重ねて熱圧着する作業を繰り返すことにより、高さ方向他方の誘電体マージン部１１ｂに対応した部位を形成する。最後に、全体に対して熱圧着を施すことにより、未焼成の第１積層シートを作製する（図４を参照）。なお、図４には、図示の便宜上、未焼成の第１積層シートとして前記積層セラミックコンデンサ１０の１個に対応したものを描いているが、実際の未焼成の第１積層シートは多数個取りに対応したサイズを有している。

続いて、未焼成の第１積層シートの高さ方向両面それぞれに第３シートを積み重ねて熱圧着し、必要に応じて全体に対して熱圧着を施すことにより、未焼成の第２積層シートを作製する（図５を参照）。なお、図５には、未焼成の第２積層シートとして前記積層セラミックコンデンサ１０の１個に対応したものを描いているが、実際の未焼成の第２積層シートは多数個取りに対応したサイズを有している。

続いて、多数個取りに対応したサイズを有する未焼成の第２積層シートを格子状に切断することにより、コンデンサ本体１１に対応した未焼成のコンデンサ本体を作製する（図５を参照）。続いて、ディップやローラ塗布等の手法によって、未焼成のコンデンサ本体の長さ方向両面に第２電極ペーストを塗布して乾燥することにより、各第２下地導体膜１２ａおよび１３ａに対応した未焼成の第２下地導体膜を作製する（図６を参照）。

続いて、未焼成の第２下地導体膜を有する未焼成のコンデンサ本体を焼成炉に投入し、還元雰囲気においてチタン酸バリウムとニッケルに応じた温度プロファイルにて多数個一括で焼成して（脱バインダ処理と焼成処理を含む）、第２下地導体膜１２ａおよび１３ａを有するコンデンサ本体１１を作製する（図６を参照）。続いて、電解メッキ等の湿式メッキ法によって、各第２下地導体膜１２ａおよび１３ａの表面と各第１下地導体膜１１ｃの表面とに連続して付着した表面導体膜１２ｂおよび１３ｂ（主成分はスズ）を作製する（図７を参照）。

なお、各第２下地導体膜１２ａおよび１３ａは、先に述べた未焼成のコンデンサ本体（図５を参照）に前記同様の焼成を施してコンデンサ本体１１を作製した後、このコンデンサ本体１１の長さ方向両面に第２電極ペーストを塗布して乾燥し、これに焼き付け処理を施すことによって作製してもよい。

また、容量素子１１’の内部電極層１１ａ１を除く部分の主成分がチタン酸バリウム以外の誘電体材料でもよいこと、各補助誘電体層１１ｄの主成分がチタン酸バリウム以外の誘電体材料でもよいこと、各内部電極層１１ａ１の主成分がニッケル以外の金属材料でもよいこと、各第１下地導体膜１１ｃの主成分がニッケル以外の金属材料でもよいこと、各第２下地導体膜１２ａおよび１３ａの主成分がニッケル以外の金属材料でもよいこと、各表面導体膜１２ｂおよび１３ｂの主成分がスズ以外の金属材料でもよいこと、は先に述べたとおりである。くわえて、各表面導体膜１２ｂおよび１３ｂを、主成分が異なる２層以上の膜から成る多層構成としてもよいことも先に述べたとおりである。

次に、図８と図９を用いて、本発明を適用した他の積層セラミックコンデンサの構造について説明する。

図８に示した積層セラミックコンデンサは、その高さＨを、図１〜図３に示した積層セラミックコンデンサ１０の高さＨの１／２としたものである。参考までに、図８の基になっている第３試作品の長さＬと幅Ｗと高さＨの実寸はそれぞれ６００μｍと３００μｍと１５０μｍであり、第４試作品の長さＬと幅Ｗと高さＨの実寸はそれぞれ１０００μｍと５００μｍと２５０μｍであり、いずれも長さＬ＞幅Ｗ＞高さＨの関係を有している。ここに示した高さＨの数値（１５０μｍと２５０μｍ）があくまでも一例であって、前記積層セラミックコンデンサ１０の幅Ｗよりも小さければ高さＨの数値に特段の制限はない。なお、図８には、図１〜図３と同様に、各外部電極１２および１３の第２下地導体膜１２ａおよび１３ａとして、各々の高さ方向両端縁が各第１下地導体膜１１ｃに僅かに乗り上げたものを描いているが、この乗り上げ部分はなくてもよいし、乗り上げ部分の長さは図示した長さよりも多少大きくてもよい。

図９に示した積層セラミックコンデンサは、図１〜図３に示した積層セラミックコンデンサ１０のコンデンサ本体１１の高さ方向他面（図３の上面）に存する２個の第１下地導体膜１１ｃと補助誘電体層１１ｄを排除するともに、この排除に伴って各外部電極１２および１３の表面導体膜１２ｂおよび１３ｂから高さ方向他面側の回り込み箇所１２ｂ１および１３ｂ１も排除したものである。つまり、図９に示した積層セラミックコンデンサの各外部電極１２および１３は、コンデンサ本体１１の高さ方向一面（図９の下面）のみに回り込んだ１個の回り込み部（１２ｃおよび１３ｃ、図１〜図３を参照）を有している。ここに示した各外部電極１２および１３の形態は、図８を用いて説明した高さＨが小さい積層セラミックコンデンサにも適用することができる。なお、図９には、図１〜図３と同様に、各外部電極１２および１３の第２下地導体膜１２ａおよび１３ａとして、各々の高さ方向両端縁が各第１下地導体膜１１ｃとコンデンサ本体１１の高さ方向他面（図９の上面）に僅かに乗り上げたものを描いているが、この乗り上げ部分はなくてもよいし、乗り上げ部分の長さは図示した長さよりも多少大きくてもよい。

また、図示を省略したが、図１〜図３に示した積層セラミックコンデンサ１０のコンデンサ本体１１の幅方向両側に、第３下地導体膜を各第１下地導体膜１１ｃと連続するように設け、かつ、これら各第３下地導体膜の表面にも付着するように表面導体膜（１２ｂおよび１３ｂ）を設ければ、コンデンサ本体１１の高さ方向両面の他に幅方向両面にも回り込んだ計４個の回り込み部を有する各外部電極（１２および１３）を構成することも可能である。

次に、図１〜図３に示した積層セラミックコンデンサ１０で得られる効果について説明する。ここで説明する効果は、図８と図９それぞれに示した積層セラミックコンデンサでも同様に得ることができる。

［効果１］各外部電極１２および１３の回り込み部１２ｃおよび１３ｃを構成する第１下地導体膜１１ｃの長さ方向一部が補助誘電体層１１ｄの第２被覆部１１ｄ２によって覆われているため、第１下地導体膜１１ｃの厚さを小さくした場合でも、第１下地導体膜１１ｃの密着補助を第２被覆部１１ｄ２により効果的に行って、第１下地導体膜１１ｃがコンデンサ本体１１から剥離する懸念、つまり、各外部電極１２および１３の回り込み部１２および１３ｃがコンデンサ本体１１から剥離する懸念を小さくすることができる。

［効果２］補助誘電体層１１ｄが前記第２被覆部１１ｄ２と連続した第１被覆部１１ｄ１を有しているため、積層セラミックコンデンサ１０の高さＨを小さくした場合でも、第１被覆部１１ｄ１によってコンデンサ本体１１の強度補助を行うこともできる。

［効果３］補助誘電体層１１ｄの第１被覆部１１ｄ１の厚さｔｂが、各外部電極１２および１３の回り込み部１２ｃおよび１３ｃの厚さ（ｔａ＋ｔｅに相当）に対して同等以下であるため、積層セラミックコンデンサ１０を回路基板に実装するときや部品内蔵基板に収容するときに第１被覆部１１ｄ１が邪魔になることがない。

［効果４］各外部電極１２および１３の回り込み部１２ｃおよび１３ｃを構成する第１下地導体膜１１ｃの長さＬａを、補助誘電体層１１ｄの第２被覆部１１ｄ２の長さＬｃや積層セラミックコンデンサ１０のサイズ等に応じて、積層セラミックコンデンサ１０の長さＬの１／６〜３／７の範囲内で設定すれば、積層セラミックコンデンサ１０を回路基板に実装するときや部品内蔵基板に収容するときに各外部電極１２および１３の回り込み部１２ｃおよび１３ｃに十分な接続面積を確保することができる。

次に、図１０を用い、かつ、図１〜図３に示した符号を引用して、前記効果１（剥離に関する効果）の検証結果について説明する。

図１０に示した第１試作品は長さＬが６００μｍで幅Ｗが３００μｍで高さＨが３００μｍの積層セラミックコンデンサであり、第２試作品は長さＬが１０００μｍで幅Ｗが５００μｍで高さＨが５００μｍの積層セラミックコンデンサである。第１試作品および第２試作品の構造は図１〜図３を用いて先に説明したとおりである。

また、第１試作品および第２試作品の容量素子１１’の内部電極層１１ａ１を除く部分の主成分と各補助誘電体層１１ｄの主成分はチタン酸バリウム、各内部電極層１１ａ１の主成分と各第１下地導体膜１１ｃの主成分と各第２下地導体膜１２ａおよび１３ａの主成分はニッケル、各表面導体膜１２ｂおよび１３ｂの主成分はスズであり、両試作品は図４〜図７を用いて説明した製造方法例に準じて製造した。

第１試作品の要部の仕様は、各第１下地導体膜１１ｃの長さＬａが１５０μｍ、各第１下地導体膜１１ｃの厚さｔａが４μｍ、各補助誘電体層１１ｄの第１被覆部１１ｄ１の厚さｔｂが４μｍ、各補助誘電体層１１ｄの第２被覆部１１ｄ２の厚さｔｃが３μｍ、各外部電極１２および１３の第２下地導体膜１２ａおよび１３ａの厚さｔｄが１０μｍ、各外部電極１２および１３の表面導体膜１２ｂおよび１３ｂの厚さｔｅが３μｍである。検証に際しては、第１試作品として、各補助誘電体層１１ｄの第２被覆部１１ｄ２の長さＬｃが異なるもの（図１０を参照）を１００個ずつ用意した。

第２試作品の要部の仕様は、各第１下地導体膜１１ｃの長さＬａが２５０μｍ、各第１下地導体膜１１ｃの厚さｔａが４μｍ、各補助誘電体層１１ｄの第１被覆部１１ｄ１の厚さｔｂが４μｍ、各補助誘電体層１１ｄの第２被覆部１１ｄ２の厚さｔｃが３μｍ、各外部電極１２および１３の第２下地導体膜１２ａおよび１３ａの厚さｔｄが１０μｍ、各外部電極１２および１３の表面導体膜１２ｂおよび１３ｂの厚さｔｅが３μｍである。検証に際しては、第２試作品として、各補助誘電体層１１ｄの第２被覆部１１ｄ２の長さＬｃが異なるもの（図１０を参照）を１００個ずつ用意した。

図１０の「剥離試験」は、各外部電極１２および１３の回り込み部１２ｃおよび１３ｃの剥離に対する耐性を検査した結果を示す。具体的には、第１試作品および第２試作品の各外部電極１２および１３の回り込み部１２ｃおよび１３ｃに、２５ｍｍあたり１０Ｎの付着力を有する粘着テープ（ニチバン製、ＣＴ−２４）を押しつけてはがす試験を、第２被覆部１１ｄ２の長さＬｃが異なるものそれぞれに対して行い、１箇所でも剥離を生じた個数ｎを、第２被覆部１１ｄ２の長さＬｃ毎にｎ／１００で記してある。

図１０の「剥離試験」の数値から分かるように、第１試作品にあっては、｛各補助誘電体層１１ｄの第２被覆部１１ｄ２の長さＬｃ／各第１下地導体膜１１ｃの長さＬａ｝が０．０５０以上になると、各外部電極１２および１３の回り込み部１２ｃおよび１３ｃに剥離が生じなくなる。また、第２試作品にあっても、｛各補助誘電体層１１ｄの第２被覆部１１ｄ２の長さＬｃ／各第１下地導体膜１１ｃの長さＬａ｝が０．０５０以上になると、各外部電極１２および１３の回り込み部１２ｃおよび１３ｃに剥離が生じなくなる。

このことから、｛各補助誘電体層１１ｄの第２被覆部１１ｄ２の長さＬｃ／各第１下地導体膜１１ｃの長さＬａ｝が０．０５０以上になるようにすれば、第１試作品および第２試作品は勿論のこと、先に述べた他の積層セラミックコンデンサの構造においても、各外部電極１２および１３の回り込み部１２ｃおよび１３ｃに剥離が生じる懸念を小さくすることができる。

図１０の「ハンダ接続試験」は、各外部電極１２および１３をハンダを用いて試験基板の２個の導体パッドに接続したときの状態を検査した結果を示す。第１試作品用の試験基板の導体パッドは略矩形状でその長さは２５０μｍ、幅は４００μｍであり、導体パッド間の間隔は３００μｍである。試験に際しては、この第１試作品用の試験基板の２個の導体パッドの表面に３０μｍの厚さで融点２６０℃のハンダペーストを印刷し、これらに第１試作品の各外部電極１２および１３を載せてから、リフロー炉に投入してハンダ付けを行った。また。第２試作品用の試験基板の導体パッドは略矩形状でその長さは３５０μｍ、幅６００μｍであり、導体パッド間の間隔は６５０μｍである。試験に際しては、この第２試作品用の試験基板の２個の導体パッドの表面に前記同様にハンダペーストを印刷し、これらに第２試作品の各外部電極１２および１３を載せてから、リフロー炉に投入してハンダ付けを行った。そして、第１試作品１００個の接続状態と、第２試作品１００個の接続状態を、実体顕微鏡で５倍に拡大して確認し、各外部電極１２および１３が導体パッドからはみ出して接続されている個数ｍを、第２被覆部１１ｄ２の長さＬｃ毎にｍ／１００で記してある。

図１０の「ハンダ接続試験」の数値から分かるように、第１試作品にあっては｛各補助誘電体層１１ｄの第２被覆部１１ｄ２の長さＬｃ／各第１下地導体膜１１ｃの長さＬａ｝が０．６００以下になると、各外部電極１２および１３が導体パッドからはみ出すことなく適正に接続することができる。また、第２試作品にあっても、｛各補助誘電体層１１ｄの第２被覆部１１ｄ２の長さＬｃ／各第１下地導体膜１１ｃの長さＬａ｝が０．６００以下になると、各外部電極１２および１３が導体パッドからはみ出すことなく適正に接続することができる。

このことから、｛各補助誘電体層１１ｄの第２被覆部１１ｄ２の長さＬｃ／各第１下地導体膜１１ｃの長さＬａ｝が０．６００以下になるようにすれば、第１試作品および第２試作品は勿論のこと、先に述べた他の積層セラミックコンデンサの構造においても、各外部電極１２および１３の導体パッドに対するハンダ接続、すなわち、回路基板に対する積層セラミックコンデンサの実装を良好に行うことができる。

図１０の「剥離試験」の結果と「ハンダ接続試験」の結果とを総合的に評価すると、各補助誘電体層１１ｄの第２被覆部１１ｄ２の長さＬｃを第１下地導体膜１１ｃの長さＬａの５／１００〜６／１０の範囲内で設定すれば、各外部電極１２および１３の回り込み部１２ｃおよび１３ｃに剥離が生じる懸念を小さくすることができるとともに、各外部電極１２および１３の導体パッドに対するハンダ接続、すなわち、回路基板に対する積層セラミックコンデンサの実装を良好に行うことができる。

１０…積層セラミックコンデンサ、１１…コンデンサ本体、１１’…容量素子、１１ａ…容量部、１１ａ１…内部電極層、１１ａ２…誘電体層、１１ｂ…誘電体マージン部、１１ｃ…第１下地導体膜、１１ｄ…補助誘電体層、１１ｄ１…補助誘電体層の第１被覆部、１１ｄ２…補助誘電体層の第２被覆部、１２…第１外部電極、１２ａ…第２下地導体膜、１２ｂ…表面導体膜、１２ｂ１…表面導体膜の回り込み箇所、１２ｃ…回り込み部、１３…第２外部電極、１３ａ…第２下地導体膜、１３ｂ…表面導体膜、１３ｂ１…表面導体膜の回り込み箇所、１３ｃ…回り込み部。

Claims (6)

1. 略直方体状のコンデンサ本体と、前記コンデンサ本体の長さ方向両端部に設けられた１対の外部電極とを備え、前記外部電極それぞれが前記コンデンサ本体の少なくとも高さ方向一面に回り込んだ回り込み部を有する積層セラミックコンデンサであって、
   前記コンデンサ本体は、（ａ１）略直方体状の容量素子と、（ａ２）前記容量素子の少なくとも高さ方向一面の長さ方向両端部に設けられた第１下地導体膜と、（ａ３）前記容量素子の少なくとも高さ方向一面における前記第１下地導体膜の間を覆う第１被覆部と、該第１被覆部と連続し、かつ、前記第１下地導体膜それぞれの長さ方向一部を覆う第２被覆部とを有する補助誘電体層と、を有しており、
   前記外部電極の一方は、（ｂ１）前記容量素子の長さ方向一面と、前記コンデンサ本体の長さ方向一側に存する前記第１下地導体膜の長さ方向一端縁とに付着した第２下地導体膜と、（ｂ２）前記第２下地導体膜の表面と、前記第１下地導体膜における前記第２被覆部によって覆われていない表面部分とに連続して付着した表面導体膜と、を有しており、前記第１下地導体膜と前記表面導体膜の前記第１下地導体膜に付着した回り込み箇所とによって前記回り込み部を構成しており、
   前記外部電極の他方は、（ｃ１）前記容量素子の長さ方向他面と、前記コンデンサ本体の長さ方向他側に存する前記第１下地導体膜の長さ方向他端縁とに付着した第２下地導体膜と、（ｃ２）前記第２下地導体膜の表面と、前記第１下地導体膜における前記第２被覆部によって覆われていない表面部分とに連続して付着した表面導体膜と、を有しており、前記第１下地導体膜と前記表面導体膜の前記第１下地導体膜に付着した回り込み箇所とによって前記回り込み部を構成している、
   積層セラミックコンデンサ。
2. 前記補助誘電体層の前記第１被覆部の厚さは、前記外部電極それぞれの前記回り込み部の厚さに対して同等以下である、
   請求項１に記載の積層セラミックコンデンサ。
3. 前記第１下地導体膜の長さは、前記積層セラミックコンデンサの長さの１／６〜３／７の範囲内で設定されている、
   請求項１または２に記載の積層セラミックコンデンサ。
4. 前記補助誘電体層の前記第２被覆部の長さは、前記第１下地導体膜の長さの５／１００以上である、
   請求項１〜３のいずれか１項に記載の積層セラミックコンデンサ。
5. 前記補助誘電体層の前記第２被覆部の長さは、前記第１下地導体膜の長さの５／１００〜６／１０の範囲内で設定されている、
   請求項１〜３のいずれか１項に記載の積層セラミックコンデンサ。
6. 前記外部電極それぞれは、前記コンデンサ本体の高さ方向両面に回り込んだ２個の回り込み部を有している、
   請求項１〜５のいずれか１項に記載の積層セラミックコンデンサ。

Images