JP2010245095A - セラミック積層電子部品およびその製造方法 - Google Patents

Abstract

【課題】素体および下地電極にめっき液が侵入することを防止して、めっき膜の形成およびはんだ付けを良好に実施することが可能なセラミック積層電子部品およびその製造方法を提供する。
【解決手段】本実施形態に係るセラミック積層電子部品１は、主としてセラミックスからなる素体２と、素体２の内部に設けられ、かつ素体２の端面に一部が露出した内部電極３と、素体２の端面上に形成された下地電極７と、下地電極７の形成部位以外の素体２の露出面を被覆するガラス層６ａと、下地電極７の表層にガラスが浸透して形成されたガラス浸透層６ｂとを有する。
【選択図】図１

Description

本発明は、セラミックスを主組成（主成分）とした素体を備えるセラミック積層電子部品およびその製造方法に関する。

サーミスタ、コンデンサ、インダクタ、ＬＴＣＣ(Low Temperature Co-fired Ceramics)、バリスタ等、及びそれらの複合体等からなるセラミック積層電子部品では、セラミックスからなる素体の内部に内部電極が形成されている。素体の端面の所定の位置には内部電極が露出しており、この上に下地電極を形成した後に、めっきによりＮｉ層およびＳｎ層を設けて端子電極を形成する。かかる構成のセラミック積層電子部品が例えばプリント配線基板等に実装される際には、このように素体の端面に形成された端子電極が、そのプリント配線基板の所定の配線部分に設けられた電極にはんだ付けされる。

ここで、セラミック積層電子部品の製造において、Ｎｉ層およびＳｎ層の形成のためにセラミックスからなる素体をめっき液に浸漬させた場合には、素体及び下地電極に存在する微小な細孔にめっき液が侵入し、セラミックスからなる素体の浸食や、素体表面へのめっき金属の析出といった不具合が発生し得ることがある。また、素体にはんだペーストが接触すると、はんだペーストに含まれるフラックスが素体を直接還元し、接続不良が発生するといった問題も生じ得る。

そこで、このような素体中にめっき液が侵入することによる不具合を抑制する技術として、素体の表面を被覆するガラス層を形成する技術が提案されている（特許文献１参照）。

特開平４−６８５０２号公報

しかしながら、本発明者が上記従来の技術を含めてかかるめっき技術について鋭意研究を行なったところ、焼結体である下地電極の表面には無数の細孔が存在しており、下地電極上にめっき膜を形成するためのめっき液がこの細孔に残留してしまうおそれがあることが判明した。このように下地電極の細孔にめっき液が残留していると、はんだ付けの際にその熱によって残留めっき液が膨張して溶融しているはんだを飛散させ、その結果、接続不良（爆ぜ不良）が発生するという問題が生じ得る。

そこで、本発明は上記の事情に鑑みてなされたものであり、その目的は、素体および下地電極にめっき液が侵入することを防止して、めっき膜の形成およびはんだ付けを良好に行なうことが可能なセラミック積層電子部品およびその製造方法を提供することにある。

上記の目的を達成するため、本発明のセラミック積層電子部品は、主としてセラミックスからなる素体と、素体の内部に設けられ、かつ素体の端面に一部が露出した内部電極と、素体の端面上に形成された下地電極と、下地電極の形成部位以外の素体の露出面を被覆するガラス層と、下地電極の表層にガラスが浸透して形成されたガラス浸透層とを有する。

上記構成によれば、下地電極の表層にガラス浸透層が形成されている。ここで、「下地電極」とは、めっき膜の下地となる電極をいう。また、「表層」とは、下地電極の表面よりも内側の領域をいう。従って、下地電極の表層にガラス浸透層が形成されていることにより、下地電極の導電性表面を維持しつつ、下地電極の表層に形成された細孔が充填される。したがって、下地電極上にめっき膜を形成しつつ、下地電極の細孔にめっき液が残留することが抑制される。また、下地電極の形成部位以外の素体の露出面はガラス層により被覆されていることから、素体がめっき液に晒されることが防止される。従って、素体中にめっき液が侵入することなく、下地電極上に良好なめっき膜が形成される。

好ましくは、下地電極は、平均粒径が０．８μｍ以上５μｍ以下の金属粉を含む。金属粉の粒径が０．８μｍより小さくなると、下地電極に発生する細孔が過度に小さくなり、ガラスが下地電極に良好に浸透せず、下地電極の表面の外側にその表面を覆うようにガラス層が形成されてしまい、下地電極に接続するめっき膜を形成し難くなる傾向にある。また、金属粉の粒径が５μｍを超えると、下地電極にその粒径に匹敵する程度の大きさの細孔が形成されてしまい、細孔の容積が過度に増大し、細孔をガラス浸透層で十分に埋めることが困難な傾向にある。

さらに、上記の目的を達成するため、本発明のセラミック積層電子部品の製造方法は、本発明によるセラミック積層電子部品を有効に製造するための方法であって、主としてセラミックからなる素体と、素体に内蔵されかつ素体の端面において一部が露出した内部電極とを備える積層構造体を形成する工程と、素体の端面に導電性ペーストを塗布して下地電極を形成する工程と、下地電極の形成部位以外の素体の露出面にガラススラリーを塗布してその露出面を被覆するガラス層を形成し、かつ下地電極の表層にガラス浸透層を形成する工程とを有する。

上記構成によれば、素体の露出面へのガラス層の形成および下地電極の内表面へのガラス浸透層の形成が同時に行なわれることから、工程数を増大させることなく、素体へのめっき液の侵入および下地電極の細孔へのめっき液の残留を防止することができる。

好ましくは、導電性ペーストは、金属粉、有機バインダ、およびガラスフリットを含み、金属粉およびガラスフリットの合計量に対するガラスフリットの含有量が、０．５重量（質量）％以上８重量％以下である。これは、焼成後に残るのはメタル成分とガラス成分のみなので、最終的に残る固形分に対するガラス成分の含有量を規定したものである。このガラスフリットの含有量が０．５重量％未満になると、ガラス浸透層では埋めることができない程度にまで下地電極内に細孔が発生し易くなることがある。また、ガラスフリットの含有量が８重量％を超えると、めっき膜による下地電極被覆性が低下する傾向にあるからである。

好ましくは、下地電極、ガラス層、およびガラス浸透層を同時に焼成すると有用である。この場合、金属粉の焼結温度をガラスの軟化温度より高くしておくと金属粉の隙間にガラスが浸透し、容易にガラス浸透層を形成出来る。これに対して、下地電極の焼成後にガラス浸透層を焼成する場合には、銀は少なくとも部分的には焼結しているので隙間は前者より少なくなっており、ガラス浸透層の形成出来る条件の範囲は狭くなる。さらに、これらの下地電極、ガラス層、およびガラス浸透層を同時に焼成することにより、セラミック積層電子部品に付与される熱履歴（サーマルバジェット）が軽減され、特性変動、熱による歪の発生等の不具合が低減される利点もある。

本発明のセラミック積層電子部品およびその製造方法によれば、ガラス層により素体が保護され、かつガラス浸透層により下地電極の細孔が充填されていることから、素体へのめっき液の侵入および下地電極の細孔へのめっき液の残留を十分にかつ有効に防止することができる。

本実施形態に係るセラミック積層電子部品の概略断面図である。 本実施形態に係るセラミック積層電子部品の製造工程を示す断面図である。 本実施形態に係るセラミック積層電子部品の製造工程を示す断面図である。 本実施形態に係るセラミック積層電子部品の製造工程を示す断面図である。 金属粉平均粒径とめっき膜の電極被覆率との関係を示す図である。 金属粉平均粒径と爆ぜ不良発生率との関係を示す図である。 ガラスフリット量とめっき膜の電極被覆率との関係を示す図である。 ガラスフリット量と爆ぜ不良発生率との関係を示す図である。

以下、本発明の実施の形態について、図面を参照して説明する。なお、図面中、同一の要素には同一の符号を付し、重複する説明を省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は、図示の比率に限定されるものではない。また、以下の実施の形態は、本発明を説明するための例示であり、本発明をその実施の形態のみに限定する趣旨ではない。さらに、本発明は、その要旨を逸脱しない限り、さまざまな変形が可能である。

図１は、本発明によるセラミック積層電子部品の第１実施形態の概略構造を示す断面図である。

セラミック積層電子部品１は、セラミックスからなる素体２と、素体２内に形成された複数の内部電極３とを含む積層体４を有する。より具体的には、素体２の一方の側面（端面）から露出した端部を有する内部電極３と、素体２の他方の側面から露出した端部を有する内部電極３とが、素体２を介在させて交互に積層されている。素体２の両端面には、内部電極３に接続する下地電極７が形成されている。また、下地電極７の形成部位以外の素体２の露出面にはガラス層６ａが形成されており、下地電極７の表層にガラスが浸透して形成されたガラス浸透層６ｂが形成されている。

下地電極７の表面には、さらに、めっきによりＮｉ層８ａ及びＳｎ層８ｂからなる端子電極８が形成されている。これらの端子電極８と、例えば、配線基板上の電極とがはんだ等により接合される。

以下、各構成要素について説明する。

素体２はセラミックスからなり、具体的には、半導体セラミックス又は誘電体セラミックスからなるものである。このようなセラミック材料に限定はなく、例えば、チタン酸バリウム、チタン酸ストロンチウム、窒化ホウ素、フェライト、チタン酸ジルコン酸鉛、炭化ケイ素、窒化ケイ素、ステアタイト、酸化亜鉛、ジルコニア等が挙げられる。

素体２を形成するために用いられるセラミックス粉末の合成方法としては、特に限定されるものではないが、例えば、水熱法、加水分解法、共沈法、固相法、ゾルゲル法等を用いることができ、必要に応じて仮焼が施されてもよい。

内部電極３には、素体２との間での確実なオーミック接触を可能とする点から、例えば、Ｎｉ、Ｃｕ、Ｐｄ、Ａｇ、またはＡｌを主成分とする材料が用いられるが、特に材料に限定はない。内部電極３は、このような金属成分を含む導電性ペーストを例えば印刷することにより形成される。

下地電極７は、電気めっきにより端子電極８を形成するための下地層として機能する。例えば、下地電極７の材料に限定はないが、例えば、金属成分としてＡｇ、Ｃｕ、またはＮｉを含む。下地電極７は、例えば、積層体４の側面への導電性ペーストの塗布および焼成により得られる。下地電極７を形成するための導電性ペーストとしては、主として、ガラス粉末（フリット）と、有機ビヒクル（バインダー）と、金属粉末とを含むものが挙げられ、導電性ペーストの焼成により、有機ビヒクルは揮散し、最終的にガラス成分および金属成分を含む下地電極７が形成される。なお、導電性ペーストには、必要に応じて、粘度調整剤、無機結合剤、酸化剤等種々の添加剤を加えてもよい。

ガラス層６ａは、Ｎｉ層８ａおよびＳｎ層８ｂのめっきにおいて、セラミックスからなる素体２の浸食や、素体２の表面へのめっき金属の析出を防止するために形成される。ガラス層６ａの材料に限定はないが、耐薬品性が良好であり、軟化点が素体の焼結温度よりも低いことが好ましい。これによりガラスの焼成温度を素体の焼成温度以下にすることが可能になり、素体の特性の変動、内部電極を構成する金属の素体中への拡散等に起因する素子特性の変動を抑えることが出来る。

ガラス浸透層６ｂは、焼結体である下地電極７の表層に存在する細孔にガラスが浸透するように充填されることにより形成された層である。ガラス浸透層６ｂは、ガラス層６ａと同時に形成され、ガラス浸透層６ｂ以外の下地電極７の部分よりもガラスの割合が多くなっている。また、ガラス浸透層６ｂの存在により下地電極７の表面が被覆されているのではなく、下地電極７の導電性表面は露出した状態にある。

素体２上のガラス層６ａの厚さは、０．５μｍ以上２μｍ以下であることが好ましい。この厚さが０．５μｍ以上であれば、ガラス層６ａ中に細孔が発生するのを有効に抑制することができ、均一な膜厚のガラス層６ａを形成し易い傾向にある。また、この厚さが２μｍ以上であると、ガラス層６ａが過度に厚くなって下地電極７の表面の内側（表層部）にガラスが浸透し難くなることに起因して下地電極７の表面の外側にもガラス層が形成されてしまう傾向にある。

端子電極８は、Ｎｉ層８ａおよびＳｎ層８ｂの積層体からなる。Ｎｉ層８ａは、Ｓｎ層８ｂと下地電極７との接触を防止して、Ｓｎによる下地電極７の腐食を防止するバリアメタルとして機能するものであり、その厚さは例えば２μｍ程度である。また、Ｓｎ層８ｂは、はんだの濡れ性を向上させる機能を有するものであり、その厚さは例えば４μｍ程度である。Ｎｉ層８ａおよびＳｎ層８ｂは、電気めっきまたは無電解めっき等の湿式法を用いて形成される。めっき液の材料およびめっきの条件に限定はないが、ガラス層６ａ及びガラス浸透層６ｂを溶解せしめないようなめっき液組成およびめっき条件が適宜選択される。

次に、上記の本実施形態に係るセラミック積層電子部品１の製造方法について、図２〜図４を参照して説明する。図２〜図４は、セラミック積層電子部品１を製造する手順の一例を示す工程図である。

まず、図２に示すように、素体２と内部電極３との積層構造からなる積層体４を形成する。積層体４は、例えば以下のようにして製造される。セラミック粉末、有機溶剤、有機バインダおよび可塑剤等を混合して、セラミックスラリーとした後、ドクターブレード法により成形して、シート状の素体、いわゆるセラミックグリーンシートを得る。続いて、セラミックグリーンシート上に、金属粉と、バインダ樹脂と、溶剤とを含有する導電性ペーストを印刷することにより、内部電極３のパターンを形成する。さらに、続いて、内部電極３が形成された複数の素体２と内部電極３が形成されていない複数の素体２とを交互に積層し、それを更に加圧して積層構造体を得る。それから、積層構造体を切断することにより個々の積層体４に分割する。これにより、切断後の積層体４の側面からは、内部電極３の端部が露出した状態となる。次に、積層体４を、大気中で脱バインダ処理した後、焼成を行うことにより、焼結された積層体４が得られる。

次に、図３に示すように、素体２の側面に下地電極７ａ（焼成前）を形成する。下地電極７ａの形成では、素体２の側面に、金属粉と、有機バインダと、ガラスフリットと、溶剤とを含む導電性ペーストを塗布し乾燥する。なお、本実施形態では、この段階では下地電極７ａを未だ焼成しない。また、焼成後に残る全固形分に対するガラスフリットの割合、すなわち金属粉およびガラスフリットの合計量に対するガラスフリットの割合が、０．５重量％以上８重量％以下であることが好ましい。さらに、導電性ペーストの含まれる金属粉は、平均粒径が０．８μｍ以上５μｍ以下であることが好ましい。

次に、図４に示すように、素体２および下地電極７ａの全露出面に、ガラス粉末、バインダ樹脂及び溶剤を含むガラススラリーを塗布した後、焼成する。このときの焼成により、下地電極７ａに含まれる有機ビヒクルは揮散し、最終的にガラス成分および金属成分を含む下地電極７（焼成後）が形成される。同様に、素体２上には、緻密で高密度のガラス層６ａが形成される。さらに、下地電極７上では、下地電極７ａの焼成過程において金属粉が焼結する前にガラスが軟化して金属粉の隙間にガラスが充填され、その後に金属粉が焼結して、下地電極７の表層にガラス浸透層６ｂが形成される。このためにはガラスの軟化温度を金属粉の焼結温度より低くすることが好ましい。

以降の工程としては、図１に示すように、下地電極７の表面に、電気めっきによりＮｉ層８ａおよびＳｎ層８ｂを順次堆積させて端子電極８を形成する。例えば、Ｎｉ層８ａの形成では、バレルめっき方式を採用し、ワット系の浴を用いてＮｉを２μｍ析出させる。また、Ｓｎ層８ｂの形成では、バレルめっき方式を採用し、中性錫めっき浴を用いて、Ｓｎを４μｍ析出させる。以上により、セラミック積層電子部品１が製造される。

上述した構成のセラミック積層電子部品１およびその製造方法によれば、下地電極７の形成部位以外の素体２の露出面がガラス層６ａにより被覆されていることから、素体２が端子電極８形成のためのめっき液に晒されることが防止される。従って、素体中にめっき液が侵入することによる素体の浸食や、素体上へのめっき膜の形成等の不具合を回避しつつ、下地電極７上に良好なめっき膜を形成することができる。

加えて、下地電極７の内表面にはガラス浸透層６ｂが形成されていることから、下地電極７の表面の導電性を維持しつつ、下地電極７の内表面に存在する細孔が充填されている。これにより、端子電極８の形成のためのめっき液が下地電極７の細孔に侵入することが抑制される。この結果、下地電極の細孔に入っためっき液が実装時の熱で膨張して溶融しているはんだを飛散させることによる配線間のショート不良（爆ぜ不良）、耐湿負荷試験で細孔に入っためっき液に起因するマイグレーションによるショート不良等の不具合の発生を回避することができる。

さらに、上述したセラミック積層電子部品１の製造方法によれば、ガラス層６ａおよびガラス浸透層６ｂの形成が同時に行なわれることから、工程数を増大させることもない。

さらにまた、下地電極７ａ、ガラス層６ａおよびガラス浸透層６ｂを同時に焼成することにより、別々に焼成する場合と比べて、焼成過程において金属粉が焼結する前にガラスを溶融されることが可能であり、これにより下地電極表面にガラス浸透層を容易に形成することが出来る。さらに、同時に焼成することにより、焼成工程の回数を減らすことができ、セラミック積層電子部品に与える熱履歴による歪の発生、特性の変動等の不具合を低減することができる。

以下、本発明の実施例について説明するが、本発明はこれら実施例に限定されるものではない。

（実施例１）
素体２の主組成がチタン酸ストロンチウムであり、内部電極３がＡｇであり、外形が１．６×０．８×０．８ｍｍのコンデンサチップ（積層体４のチップ）を作製した。そして、内部電極３が露出しているチップ面に、フリット量が５％であり、平均粒径が３μｍであるＡｇペーストを塗布、乾燥した。続いて、軟化点６７０℃で平均粒径０．４μｍのガラス粉末と、ガラスの粉末の１５％の量のバインダとを含む水性塗料をバレススプレー法によってスプレーして２μｍのガラススラリー層を形成した。その後に、チップを大気中で７１０℃で焼成することにより、素体２の表面上に１．３μｍのガラス層６ａを形成し、下地電極７の表層にガラス浸透層６ｂを形成した。このチップの下地電極７上には通常の電気めっきで連続的にめっき膜の形成が可能であり、２μｍのＮｉ層８ａ、および４μｍのＳｎ層８ｂを形成した。

（実施例２）
実施例１で下地電極７用の導電性ペーストに含まれる金属粉の平均粒径を変化させて、めっき後の電極被覆率を測定した。金属粉の平均粒径を変えた以外は実施例１と同じ条件を用いた。この結果を表１および図５に示す。表１および図５に示すように、金属粉の平均粒径が０．８μｍ未満になると被覆率が有意に低下することが判明した。これは、金属粉の平均粒径が小さくなると、下地電極７に発生する細孔サイズが過小となり、また金属粉の焼結温度は粒子径が小さいほど下がるのでガラスが充分に溶融して粘度が下がる前に金属が焼結する傾向が現れて、これによりガラスが下地電極７の表面の内部（表層部）に十分に浸透せず、下地電極７の外表面にガラス層が形成されてしまい、めっき膜を形成し難くなることによるものと推定される。ただし、作用はこれに限定されない。

さらに、実装後の爆ぜ不良発生率を調査した結果を表２および図６に示す。金属粉の平均粒径が５μｍを超えると爆ぜ不良が発生し易くなることが判明した。これは金属粉の粒径が大きくなると下地電極７内に発生する細孔サイズが逆に過大となってしまい、そのようにサイズが大きい細孔をガラスで埋めきれなくなっていると考えられる。その結果、めっき時にめっき液がこの細孔の内部に残留し、実装時の温度上昇によってめっき液が膨張して溶融しているＳｎを飛散させるものと推定される。ただし、作用はこれにも限定されない。

（実施例３）
さらに、実施例１で下地電極７用の導電性ペーストに含まれるガラスフリットの量を変化させて、めっき後の電極被覆率を測定した。この結果を表３および図７に示す。表３のガラスフリット量（wt％）は、焼成後に残る全固形分に対するガラスフリットの割合、すなわち金属粉およびガラスフリットの合計量に対するガラスフリットの割合を示す。ガラスフリット量が８％より大きくなると被覆率が低下する傾向にあることが判明した。これは、ガラススラリー層のガラスが溶融するときに、導電性ペーストに含まれるガラスフリットも同時に溶融しておりこれが金属粉の隙間を部分的に埋めるので、導電性ペーストに含まれるガラスフリット量が多くなると、表層のガラスが金属粉の隙間に浸透することが阻害されることによると考えられる。

また、実装後の爆ぜ不良発生率について調べた。この結果を表４および図８に示す。ガラスフリット量が０．５％を下回ると爆ぜ不良が発生し易くなる傾向にあることが理解される。これは、ガラスフリット量が少なくなると下地電極内に多くの細孔が発生してしまい、この細孔をガラスで十分に埋めきれなくなってしまい易いものと推定される。その結果、めっき時にめっき液がこの細孔の内部に残留し、実装時の温度上昇によってめっき液が膨張して溶融しているＳｎを吹き飛ばし易くなるものと推察される。ただし、作用はこれに制限されない。

本発明は上記の実施形態および実施例の説明に限定されるものではない。例えば、本実施形態では、下地電極７ａ、ガラススラリー層を同時に焼成したが、別々に焼成してもよい。その他、本発明の要旨を変更しない範囲で、種々の変更が可能である。

本発明は、サーミスタ、コンデンサ、インダクタ、ＬＴＣＣ(Low Temperature Co-fired Ceramics)、バリスタ、それらの複合部品からなるセラミック積層電子部品等、および、それらを備える機器、装置、システム、設備等、ならびに、それらの製造に広く利用することができる。

１…セラミック積層電子部品、２…素体、３…内部電極、４…積層体、６ａ…ガラス層、６ｂ…ガラス浸透層、７ａ，７…下地電極、８…端子電極、８ａ…Ｎｉ層、８ｂ…Ｓｎ層。

Claims (5)

1. 主としてセラミックスからなる素体と、
   前記素体の内部に設けられ、かつ前記素体の端面に一部が露出した内部電極と、
   前記素体の端面上に形成された下地電極と、
   前記下地電極の形成部位以外の前記素体の露出面を被覆するガラス層と、
   前記下地電極の表層にガラスが浸透して形成されたガラス浸透層と
   を有するセラミック積層電子部品。
2. 下地電極は、平均粒径が０．８μｍ以上５μｍ以下の金属粉を含む、
   請求項１記載のセラミック積層電子部品。
3. 主としてセラミックからなる素体と、前記素体に内蔵されかつ前記素体の端面において一部が露出した内部電極とを備える積層構造体を形成する工程と、
   前記素体の端面に導電性ペーストを塗布して下地電極を形成する工程と、
   前記下地電極の形成部位以外の前記素体の露出面にガラススラリーを塗布して該露出面を被覆するガラス層を形成し、かつ前記下地電極の表層にガラス浸透層を形成する工程と、
   を有するセラミック積層電子部品の製造方法。
4. 前記導電性ペーストは、金属粉、有機バインダ、およびガラスフリットを含み、
   前記金属粉および前記ガラスフリットの合計量に対する前記ガラスフリットの含有量が、０．５重量％以上８重量％以下である、
   請求項３記載のセラミック積層電子部品の製造方法。
5. 前記下地電極、前記ガラス層、および前記ガラス浸透層を同時に焼成する、
   請求項３記載のセラミック積層電子部品の製造方法。

Images