[go: up one dir, main page]

JP2018017770A - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP2018017770A
JP2018017770A JP2016145544A JP2016145544A JP2018017770A JP 2018017770 A JP2018017770 A JP 2018017770A JP 2016145544 A JP2016145544 A JP 2016145544A JP 2016145544 A JP2016145544 A JP 2016145544A JP 2018017770 A JP2018017770 A JP 2018017770A
Authority
JP
Japan
Prior art keywords
wiring
output terminal
voltage
value
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016145544A
Other languages
English (en)
Other versions
JP6840948B2 (ja
Inventor
石田　智之
Tomoyuki Ishida
智之 石田
健太 井手
Kenta Ide
健太 井手
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Funai Electric Co Ltd
Original Assignee
Funai Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Funai Electric Co Ltd filed Critical Funai Electric Co Ltd
Priority to JP2016145544A priority Critical patent/JP6840948B2/ja
Priority to US15/653,416 priority patent/US10411040B2/en
Priority to EP17182271.1A priority patent/EP3276606A1/en
Priority to EP19150798.7A priority patent/EP3493197A1/en
Priority to CN201710612947.1A priority patent/CN107657926A/zh
Priority to CN201811595333.8A priority patent/CN110033740A/zh
Publication of JP2018017770A publication Critical patent/JP2018017770A/ja
Priority to US16/239,960 priority patent/US10411043B2/en
Priority to US16/557,247 priority patent/US10608023B2/en
Priority to US16/791,254 priority patent/US11088179B2/en
Application granted granted Critical
Publication of JP6840948B2 publication Critical patent/JP6840948B2/ja
Priority to US17/392,438 priority patent/US11581341B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G—PHYSICS
    • G04—HOROLOGY
    • G04G—ELECTRONIC TIME-PIECES
    • G04G9/00—Visual time or date indication means
    • G04G9/0023—Visual time or date indication means by light valves in general
    • G04G9/0029—Details
    • G04G9/0035—Details constructional
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

【課題】信号生成部と表示パネルとを接続する各配線の配線長の差によって輝度にばらつきが生じることを抑制できる液晶表示装置を提供する。【解決手段】液晶表示装置１は、複数の画素を有する表示パネル１０と、複数の画素のそれぞれにデータ信号を供給する信号生成部２０と、信号生成部２０の出力端ＯＵＴのそれぞれと複数の画素の対応する入力端ＩＮとを接続する複数の配線ＳＬと、出力端ＯＵＴにおけるデータ信号に対応する電圧波形と電流波形との少なくとも一方を変化させることによって、入力端ＩＮのそれぞれにおける電圧に基づく値を所定の範囲内の値とする制御部３０と、を備える。【選択図】図４

Description

本発明は、液晶表示装置に関する。
近年、液晶表示装置のセル駆動方式としてＴｒｉ−Ｇａｔｅ構造又はＤｕａｌ−Ｇａｔｅ構造が採用されている。これにより、例えば、Ｔｒｉ−Ｇａｔｅ構造では、信号生成部（ソースドライバ）からデータ線を介して３つの画素に信号が同時に印加されるため、必要なソースドライバの個数を減らすことができ、費用削減の効果を奏することができる。特許文献１には、このような液晶表示装置に関する技術が記載されている。
特開２００６−３３８０１２号公報
ところで、近年、液晶表示装置の表示パネルが大型化され、信号生成部（ソースドライバ）から表示パネルの画素の入力端までの配線（ソース線）の配線長が長くなる傾向にある。また、Ｔｒｉ−Ｇａｔｅ構造又はＤｕａｌ−Ｇａｔｅ構造が採用されることで必要なソースドライバの個数が減るため、１つのソースドライバの出力端を表示パネルの画素のより遠くの入力端に接続する必要があり、配線長はより長くなる。配線長の長い配線は、配線長の短い配線よりも抵抗成分が大きく、ソースドライバから出力される電圧波形が配線抵抗によって表示パネルの画素の入力端では鈍った波形となる。これにより、配線長の長い配線と短い配線とにそれぞれ接続される画素毎に、チャージ電圧の差が生じてしまい、人に視認される輝度及び色度にばらつきが生じてしまう。
本発明は、上記課題を解決するためになされたものであり、信号生成部と表示パネルとを接続する各配線の配線長の差によって輝度及び色度にばらつきが生じることを抑制できる液晶表示装置を提供することを目的とする。
上記目的を達成するために、本発明の一態様に係る液晶表示装置は、複数の画素を有する表示パネルと、前記複数の画素のそれぞれにデータ信号を供給する信号生成部と、前記信号生成部の出力端のそれぞれと前記複数の画素の対応する入力端とを接続する複数の配線と、前記出力端における前記データ信号に対応する電圧波形と電流波形との少なくとも一方を変化させることによって、前記入力端のそれぞれにおける電圧に基づく値を所定の範囲内の値とする制御部と、を備える。
複数の配線のそれぞれの配線長が異なる場合、配線長による抵抗差によって入力端のそれぞれにおける電圧（入力電圧波形）にばらつきが生じてしまう。つまり、配線長の長い配線と短い配線とにそれぞれ接続される画素毎に、チャージ電圧の差が生じてしまい、人に視認される輝度及び色度にばらつきが生じてしまう。
これに対し、上記構成の液晶表示装置は、制御部が、入力端のそれぞれにおける電圧に基づく値を所定の範囲内の値とするように、出力端のそれぞれにおける電圧波形と電流波形との少なくとも一方を変化させる。ここで、入力端のそれぞれにおける電圧に基づく値とは、例えば、表示パネルにおける２つの任意の領域の色度座標値の差である。また、所定の範囲内の値とは、人に視認されない程度の色度座標値の差のことである。これにより、人に視認される色度にばらつきが生じてしまうことを抑制できる。なお、色度のばらつきが抑制されることで、輝度のばらつきも抑制される。このようにして、信号生成部と表示パネルとを接続する各配線の配線長の差によって輝度及び色度にばらつきが生じることを抑制できる。
また、前記電流波形は、第１の電流レベルと当該第１の電流レベルより小さい第２の電流レベルを含み、前記制御部は、前記配線の長さに応じて、前記第１の電流レベルの大きさを変化させてもよい。
第１の電流レベルは、出力端のそれぞれにおける電流波形において電流の流れ始めにおける電流値である。また、第２の電流レベルは、出力端のそれぞれにおける電流波形において電流が流れなくなったときの電流値（すなわち略０）である。これにより、制御部は、配線の長さに応じて、第１の電流レベルを変化させることで、入力端における電圧を変化させることができる。したがって、制御部は、入力端のそれぞれにおける電圧に基づく値を所定の範囲内の値とすることができ、信号生成部と表示パネルとを接続する各配線の配線長の差によって輝度及び色度にばらつきが生じることを抑制できる。
また、前記複数の画素のそれぞれへの所定階調に対応するデータ信号の供給に基づく、前記複数の配線のうち所定の長さの配線に接続される出力端における第１の電流レベルの大きさは、前記所定の長さよりも短い配線に接続される出力端における第１の電流レベルの大きさよりも大きい値であってもよい。
複数の画素のそれぞれへ互いに同じ所定階調に対応するデータ信号を供給した場合に、各配線の配線長の差によって、より長い配線に接続される入力端ほど、電流が流れにくくなり入力電圧波形の鈍りが大きくなる。そこで、複数の画素のそれぞれへ互いに同じ所定階調に対応するデータ信号を供給した場合に、所定の長さの配線に接続される出力端における第１の電流レベルを、所定の長さよりも短い配線に接続される出力端における第１の電圧レベルの大きさよりも大きい値にする。ここで、所定の長さの配線とは、複数の配線のうちの任意の２つの配線の長さを比較したときの配線長が長いほうの配線のことである。これにより、第１の電流レベルの大きさがより大きい電流波形に基づく、所定の長さの配線に接続される入力端における入力電圧波形は、所定の長さよりも短い配線に接続される入力端における入力電圧波形のように、鈍りの少ないものとなる。したがって、制御部は、入力端のそれぞれにおける電圧に基づく値を所定の範囲内の値とすることができ、信号生成部と表示パネルとを接続する各配線の配線長の差によって輝度及び色度にばらつきが生じることを抑制できる。
また、前記電圧波形は、第１の電圧レベルと当該第１の電圧レベルよりも小さい第２の電圧レベルを含み、前記制御部は、前記配線の長さに応じて、前記第１の電圧レベルの発生期間、及び、前記第１の電圧レベルの大きさの少なくとも一方を変化させてもよい。
第２の電圧レベルは、出力端のそれぞれにおける電圧波形（矩形波）において波形が立ち上がって定常状態となるときの電圧のことである。また、第１の電圧レベルは、電圧波形の立ち上がりエッジにおいて、第２の電圧レベルよりも立ち上がりの方向へ突出したときの電圧のことである。つまり、電圧波形は、オーバーシュートが発生した波形となる。これにより、制御部は、配線の長さに応じて、第１の電圧レベルの発生期間、及び、第１の電圧レベルの大きさの少なくとも一方を変化させることで、入力端における電圧を変化させることができる。したがって、制御部は、入力端のそれぞれにおける電圧に基づく値を所定の範囲内の値とすることができ、信号生成部と表示パネルとを接続する各配線の配線長の差によって輝度及び色度にばらつきが生じることを抑制できる。
例えば、前記複数の画素のそれぞれへの所定階調に対応するデータ信号の供給に基づく、前記複数の配線のうち所定の長さの配線に接続される出力端における第１の電圧レベルの大きさは、前記所定の長さよりも短い配線に接続される出力端における第１の電圧レベルの大きさよりも大きい値であってもよい。
複数の画素のそれぞれへ互いに同じ所定階調に対応するデータ信号を供給した場合に、出力端のそれぞれにおける電圧波形が互いに同じ波形のときには、各配線の配線長の差によって、より長い配線に接続される入力端ほど、入力電圧波形の鈍りが大きくなる。そこで、複数の画素のそれぞれへ互いに同じ所定階調に対応するデータ信号を供給した場合に、所定の長さの配線に接続される出力端における第１の電圧レベルの大きさを、所定の長さよりも短い配線に接続される出力端における第１の電圧レベルの大きさよりも大きい値にする。これにより、第１の電圧レベルの大きさがより大きい電圧波形に基づく、所定の長さの配線に接続される入力端における入力電圧波形は、所定の長さよりも短い配線に接続される入力端における入力電圧波形のように、鈍りの少ないものとなる。したがって、制御部は、入力端のそれぞれにおける電圧に基づく値を所定の範囲内の値とすることができ、信号生成部と表示パネルとを接続する各配線の配線長の差によって輝度及び色度にばらつきが生じることを抑制できる。
また、例えば、前記複数の画素のそれぞれへの所定階調に対応するデータ信号の供給に基づく、前記複数の配線のうち所定の長さの配線に接続される出力端における第１の電圧レベルの発生期間は、前記所定の長さよりも短い配線に接続される出力端における第１の電圧レベルの発生期間よりも長くてもよい。
これにより、第１の電圧レベルの発生期間のより長い電圧波形に基づく、所定の長さの配線に接続される入力端における入力電圧波形は、所定の長さよりも短い配線に接続される入力端における入力電圧波形のように、鈍りの少ないものとなる。したがって、制御部は、入力端のそれぞれにおける電圧に基づく値を所定の範囲内の値とすることができ、信号生成部と表示パネルとを接続する各配線の配線長の差によって輝度及び色度にばらつきが生じることを抑制できる。
また、例えば、前記複数の画素のそれぞれへの所定階調に対応するデータ信号の供給に基づく、前記複数の配線に接続される各出力端における前記第１の電圧レベルの大きさは、互いに略同じ値であってもよい。
制御部は、配線の長さに応じて、第１の電圧レベルの発生期間を変化させるだけで、入力端のそれぞれにおける電圧に基づく値を所定の範囲内の値とすることができ、信号生成部と表示パネルとを接続する各配線の配線長の差によって輝度及び色度にばらつきが生じることを抑制できる。
また、例えば、前記複数の画素のそれぞれへの所定階調に対応するデータ信号の供給に基づく、前記複数の配線に接続される各出力端における前記第１の電圧レベルの発生期間は、互いに略同じであってもよい。
制御部は、配線の長さに応じて、第１の電圧レベルの大きさを変化させるだけで、入力端のそれぞれにおける電圧に基づく値を所定の範囲内の値とすることができ、信号生成部と表示パネルとを接続する各配線の配線長の差によって輝度及び色度にばらつきが生じることを抑制できる。
また、前記電圧波形は、前記第２の電圧レベルよりも小さい第３の電圧レベルを含み、前記制御部は、前記配線の長さに応じて、前記第３の電圧レベルの発生期間、及び、前記第３の電圧レベルの大きさの少なくとも一方を変化させてもよい。
第３の電圧レベルは、電圧波形（矩形波）の立ち下がりエッジにおいて波形が立ち下がって定常状態となるときの電圧よりも立ち下がりの方向へ突出したときの電圧のことである。つまり、電圧波形は、アンダーシュートが発生した波形となる。これにより、制御部は、第３の電圧レベルの発生期間、及び、第３の電圧レベルの大きさの少なくとも一方を変化させることで、入力端における電圧を変化させることができる。例えば、アンダーシュートが発生させられない場合には、配線長が長い配線ほど入力端における入力電圧波形は立ち下がりが遅い波形となり、次のフレームにおける入力電圧波形に影響を与えてしまうことがあるが、アンダーシュートが発生させられることで、次のフレームの入力電圧波形への影響を抑制できる。したがって、制御部は、入力端のそれぞれにおける電圧に基づく値を所定の範囲内の値とすることができ、信号生成部と表示パネルとを接続する各配線の配線長の差によって輝度及び色度にばらつきが生じることを抑制できる。
例えば、前記複数の画素のそれぞれへの所定階調に対応するデータ信号の供給に基づく、前記複数の配線のうち所定の長さの配線に接続される出力端における第３の電圧レベルの大きさは、前記所定の長さよりも短い配線に接続される出力端における第３の電圧レベルの大きさよりも小さい値であってもよい。
これにより、第３の電圧レベルの大きさがより小さい電圧波形に基づく、所定の長さの配線に接続される入力端における入力電圧波形は、所定の長さよりも短い配線に接続される入力端における入力電圧波形のように、次のフレームの入力電圧波形への影響が少ないものとなる。したがって、制御部は、入力端のそれぞれにおける電圧に基づく値を所定の範囲内の値とすることができ、信号生成部と表示パネルとを接続する各配線の配線長の差によって輝度及び色度にばらつきが生じることを抑制できる。
また、例えば、前記複数の画素のそれぞれへの所定階調に対応するデータ信号の供給に基づく、前記複数の配線のうち所定の長さの配線に接続される出力端における第３の電圧レベルの発生期間は、前記所定の長さよりも短い配線に接続される出力端における第３の電圧レベルの発生期間よりも長くてもよい。
これにより、第３の電圧レベルの発生期間がより長い電圧波形に基づく、所定の長さの配線に接続される入力端における入力電圧波形は、所定の長さよりも短い配線に接続される入力端における入力電圧波形のように、次のフレームの入力電圧波形への影響が少ないものとなる。したがって、制御部は、入力端のそれぞれにおける電圧に基づく値を所定の範囲内の値とすることができ、信号生成部と表示パネルとを接続する各配線の配線長の差によって輝度及び色度にばらつきが生じることを抑制できる。
また、例えば、前記複数の画素のそれぞれへの所定階調に対応するデータ信号の供給に基づく、前記複数の配線に接続される各出力端における前記第３の電圧レベルの大きさは、互いに略同じ値であってもよい。
制御部は、配線の長さに応じて、第３の電圧レベルの発生期間を変化させるだけで、入力端のそれぞれにおける電圧に基づく値を所定の範囲内の値とすることができ、信号生成部と表示パネルとを接続する各配線の配線長の差によって輝度及び色度にばらつきが生じることを抑制できる。
また、例えば、前記複数の画素のそれぞれへの所定階調に対応するデータ信号の供給に基づく、前記複数の配線に接続される各出力端における前記第３の電圧レベルの発生期間は、互いに略同じであってもよい。
制御部は、配線の長さに応じて、第３の電圧レベルの大きさを変化させるだけで、入力端のそれぞれにおける電圧に基づく値を所定の範囲内の値とすることができ、信号生成部と表示パネルとを接続する各配線の配線長の差によって輝度及び色度にばらつきが生じることを抑制できる。
また、前記入力端のそれぞれにおける電圧に基づく値は、前記複数の画素のそれぞれへの所定階調に対応するデータ信号の供給に基づく、前記表示パネルにおける２つの任意の領域の色度座標値の差であってもよい。具体的には、前記色度座標値は、ｘ座標値及びｙ座標値を有し、前記制御部は、前記２つの任意の領域の前記ｘ座標値の差及びｙ座標値の差の少なくとも一方を所定の範囲内の値として０以上０．０３以下の値としてもよい。より具体的には、前記色度座標値は、ｘ座標値及びｙ座標値を有し、前記制御部は、前記２つの任意の領域の前記ｘ座標値の差及びｙ座標値の差の少なくとも一方を所定の範囲内の値として０以上０．０２以下の値としてもよい。
これにより、表示パネルに表示される画像における２つの任意の領域のｘ座標値の差及びｙ座標値の差の少なくとも一方を所定の範囲内の値として０以上０．０３以下、好ましくは、０以上０．０２以下の値にすることで、容易に、信号生成部と表示パネルとを接続する各配線の配線長の差によって輝度及び色度にばらつきが生じることを抑制できる。
なお、本発明は、このような特徴的な処理部を備える液晶表示装置として実現することができるだけでなく、表示装置に含まれる特徴的な処理部が実行する処理をステップとする液晶表示方法として実現することができる。また、液晶表示装置に含まれる特徴的な処理部としてコンピュータを機能させるためのプログラムまたは液晶表示方法に含まれる特徴的なステップをコンピュータに実行させるプログラムとして実現することもできる。そして、そのようなプログラムを、ＣＤ−ＲＯＭ（Ｃｏｍｐａｃｔ Ｄｉｓｃ−Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）等のコンピュータ読み取り可能な非一時的な記録媒体やインターネット等の通信ネットワークを介して流通させることができるのは、言うまでもない。
本発明によると信号生成部と表示パネルとを接続する各配線の配線長の差によって輝度及び色度にばらつきが生じることを抑制できる。
表示パネルと信号生成部とを接続する扇状に広がった複数の配線を示す模式図である。 配線長に応じてチャージ電圧差が生じることを説明するための説明図である。 実施の形態１に係る液晶表示装置の構成の一例を示す構成図である。 実施の形態１に係る信号生成部の構成の一例を示す構成図である。 入力電圧波形の変化の一例を示す図である。 入力電圧波形の変化の他の一例を示す図である。 信号生成部が１つの場合の色度座標値の測定方法を説明するための図である。 信号生成部が２つの場合の色度座標値の測定方法を説明するための図である。 所定の範囲の一例をｘｙ色度図上に示した図である。 実施の形態２に係る信号生成部の構成の一例を示す構成図である。 実施の形態２に係る第１回路が出力端に接続されたときの出力端における電流波形と入力端における入力電圧波形との一例を示す図である。 実施の形態２に係る第２回路が出力端に接続されたときの出力端における電流波形と入力端における入力電圧波形との一例を示す図である。 配線長と最適な第１時間及び最適な第２時間との予め定められた対応関係の一例を示す図である。 配線長が短い配線に接続する出力端におけるドライブ能力の一例を示す図である。 配線長が長い配線に接続する出力端におけるドライブ能力の一例を示す図である。 配線長が短い配線に接続する出力端におけるドライブ能力の他の一例を示す図である。 配線長が長い配線に接続する出力端におけるドライブ能力の他の一例を示す図である。 実施の形態３に係る信号生成部の周辺の構成の一例を示す構成図である。 配線長とオーバーシュートの突出量との予め定められた対応関係の一例を示す図である。 配線長とオーバーシュートの発生期間との予め定められた対応関係の一例を示す図である。 配線長とオーバーシュートの突出量との予め定められた対応関係の他の一例を示す図である。 配線長とオーバーシュートの発生期間との予め定められた対応関係の他の一例を示す図である。 配線長とオーバーシュートの突出量との予め定められた対応関係の他の一例を示す図である。 配線長とオーバーシュートの発生期間との予め定められた対応関係の他の一例を示す図である。 配線長が長い配線に接続する出力端における電圧波形及び当該配線に接続する入力端における入力電圧波形の変化の一例を示す図である。 配線長が短い配線に接続する出力端における出力電圧波形及び当該配線に接続する入力端における入力電圧波形の変化の一例を示す図である。
以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態などは、一例であり、本発明を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
（実施の形態１）
実施の形態１に係る液晶表示装置１について図１Ａ〜図８を用いて説明する。
まず、上述した課題について図１及び図２を用いて説明する。
図１は、表示パネル１０と信号生成部２０とを接続する扇状に広がった複数の配線ＳＬを示す模式図である。
複数の配線（ソース線）ＳＬは、表示パネル１０が有する複数の画素に信号生成部（ソースドライバ）２０がデータ信号を供給するために、信号生成部２０の出力端（例えば出力端子）のそれぞれと複数の画素の対応する入力端（例えば入力端子）とを接続する。以下では、信号生成部２０の出力端を単に出力端とも呼び、出力端のそれぞれと複数の画素の対応する入力端を単に入力端とも呼ぶ。一般的に、入力端のピッチは、出力端のピッチよりも大きい。そこで、複数の配線ＳＬは、図１に示されるように扇状に広がるようにして出力端のそれぞれと入力端のそれぞれとを接続する。これにより、出力端に対して遠い位置にある入力端を接続する配線ＳＬは長くなる。
図１に示される、配線ＳＬ１、ＳＬ２、・・・、ＳＬｋ、ＳＬｋ＋１、・・・、ＳＬｎ−１、ＳＬｎを総称して配線ＳＬとも呼ぶ。出力端ＯＵＴ１、ＯＵＴ２、・・・、ＯＵＴｋ、ＯＵＴｋ＋１、・・・、ＯＵＴｎ−１、ＯＵＴｎを総称して出力端ＯＵＴとも呼ぶ。入力端ＩＮ１、ＩＮ２、・・・、ＩＮｋ、ＩＮｋ＋１、・・・、ＩＮｎ−１、ＩＮｎを総称して入力端ＩＮとも呼ぶ。なお、図１に示される配線ＳＬ、出力端ＯＵＴ及び入力端ＩＮの形状は模式的に示したものであり、これに限らない。
図１に示されるように、入力端ＩＮのピッチは出力端ＯＵＴのピッチよりも大きいため、出力端ＯＵＴと入力端ＩＮとの接続が、信号生成部２０の中央側にある出力端ＯＵＴｋと表示パネル１０の中央側にある入力端ＩＮｋとの接続から、信号生成部２０の外側にある出力端ＯＵＴ１（ＯＵＴｎ）と表示パネル１０の外側にある入力端ＩＮ１（ＩＮｎ）との接続に近づくにつれて配線ＳＬは長くなっていく。例えば、出力端ＯＵＴｋと入力端ＩＮｋとを接続する配線ＳＬｋは短くなり、出力端ＯＵＴ１（ＯＵＴｎ）と入力端ＩＮ１（ＩＮｎ）とを接続する配線ＳＬ１（ＳＬｎ）は長くなる。このように、出力端ＯＵＴのそれぞれと入力端ＩＮのそれぞれとは、配線長の異なる複数の配線ＳＬによって接続される。複数の配線ＳＬの配線長が異なることで、各画素に印加される電圧（チャージ電圧）にばらつきが生じる。ここで、複数の配線ＳＬの配線長に応じてチャージ電圧にばらつきが生じることを、図２を用いて説明する。
図２は、配線長に応じてチャージ電圧差が生じることを説明するための説明図である。
信号生成部２０は、各画素に供給するデータ信号に対応する電圧波形として例えば矩形波の電圧波形を出力するため、出力端ＯＵＴから、図２の上側において示される電圧波形（出力電圧波形）が出力される。ところで、各画素は容量性を示すため出力電圧波形の変化に対応する電流が流れる。当該電流が流れる電流経路である配線ＳＬに抵抗成分があることで、入力端ＩＮにおいて電圧降下が生じ、電圧降下は抵抗成分が大きいほど大きくなる。これにより、図２の上側において示される、配線長の長い配線ＳＬに接続する入力端ＩＮにおける入力電圧波形（配線長：長）は、配線長の短い配線ＳＬに接続する入力端ＩＮにおける入力電圧波形（配線長：短）よりも鈍った波形となる。
また、ゲート出力が図２の下側に示される波形の場合、信号生成部２０が各画素にデータ信号を供給する期間（ゲートオン期間）ｔが終わる時（すなわち、ゲート出力がゲートオン電圧からゲートオフ電圧になる時）には、配線長の長い配線ＳＬに接続する入力端ＩＮと配線長の短い配線ＳＬに接続する入力端ＩＮとでチャージ電圧に差が生じる。なお、ゲートオン期間ｔを長くすることで、チャージ電圧差を小さくすることができるが、リフレッシュレート及び表示パネル１０の画素数等によっては、ゲートオン期間ｔを長くすることが難しいため、ここではゲートオン期間ｔの一例として図２に示されるような期間を示している。
このように、複数の配線ＳＬのそれぞれの配線長が異なることで複数の配線ＳＬの、各画素に印加されるチャージ電圧にばらつきが生じる。したがって、配線長によって視認される輝度及び色度にばらつきが生じてしまう。
以下では、このような課題を解決するための構成を備える液晶表示装置について説明する。
実施の形態１に係る液晶表示装置１の構成について図３を用いて説明する。
図３は、実施の形態１に係る液晶表示装置１の構成の一例を示す構成図である。
図３に示されるように、液晶表示装置１は、表示パネル１０、信号生成部（ソースドライバ）２０、ゲートドライバ８０、コモンドライバ９０及び画像データ出力部１００を備える。
表示パネル１０は、例えばマトリクス状に設けられた複数の画素Ｐｉｊ（ｉ＝１〜ｍ、ｊ＝１〜ｎ）を有する。また、複数の画素Ｐｉｊは、複数の画素列Ｃｊにより構成される。画素Ｐｉｊは、液晶ＬＣｉｊとスイッチング素子Ｔｉｊとを備える。液晶ＬＣｉｊは、共通電極と画素電極との間に液晶層が形成された構成となっており、共通電極が共通配線ＣＯＭに、画素電極がスイッチング素子Ｔｉｊのドレイン端子に接続されている。スイッチング素子Ｔｉｊは、例えば、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）であり、ゲート端子がゲート線ＧＬに、ドレイン端子が液晶ＬＣｉｊの画素電極に、ソース端子が配線（ソース線）ＳＬにそれぞれ接続されている。なお、画素Ｐ１１〜Ｐｍｎは、それぞれ、赤色、緑色または青色に対応する画素であり、３つの画素で１つの画素が構成されている。
信号生成部２０、ゲートドライバ８０及びコモンドライバ９０は、それぞれ、複数のＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）を含むＣＯＦ群により実現されている。
信号生成部２０は、画素列Ｃｊ（画素Ｐｉ１〜Ｐｉｎ）の階調値に応じた複数のデータ信号を生成し、複数のデータ信号を画素列Ｃｊに供給する駆動回路の一例である。データ信号は、駆動信号である。信号生成部２０は、配線ＳＬ１〜ＳＬｎおよびスイッチング素子Ｔ１１〜Ｔｍｎを介して、液晶ＬＣ１１〜ＬＣｍｎの画素電極に接続されている。信号生成部２０は、配線ＳＬ１〜ＳＬｎに対し、選択された画素列Ｃｊの画素値に応じた電圧値を有するデータ信号を印加する。
ゲートドライバ８０は、ゲート線ＧＬ１〜ＧＬｍを介して、画素Ｐ１１〜Ｐｍｎを構成するスイッチング素子Ｔ１１〜Ｔｍｎのゲート端子に接続されている。表示パネル１０では、行単位で書き込み処理を実行する。ゲートドライバ８０は、選択された画素行のゲート線ＧＬｉに対し、当該ゲート線ＧＬｉに接続された画素Ｐｉ１〜Ｐｉｎを構成するスイッチング素子Ｔｉ１〜ＴｉｎをＯＮ状態にするための電圧を印加する。
コモンドライバ９０は、共通配線ＣＯＭを介して、液晶ＬＣ１１〜ＬＣｍｎの共通電極に接続されている。コモンドライバ９０は、共通配線ＣＯＭに、共通電圧ＶＣＯＭを印加する。
画像データ出力部１００は、映像信号を解析して画素Ｐ１１〜Ｐｍｎの各々に対応する階調値を取得する。さらに、画像データ出力部１００は、当該階調値を示す画像データを信号生成部２０に対して出力する。
次に、実施の形態１に係る信号生成部２０の構成について図４を用いて説明する。
図４は、実施の形態１に係る信号生成部２０の構成の一例を示す構成図である。
信号生成部２０は、選択された画素列Ｃｊに含まれる複数の画素Ｐｉ１〜Ｐｉｎの各々について、画像データ出力部１００からの画像データの階調値に応じた電圧を有するデータ信号を生成する。信号生成部２０は、生成したデータ信号の各々を、制御部３０、出力端ＯＵＴ及び配線ＳＬ１〜ＳＬｎを介して対応する画素列Ｃｊの入力端ＩＮに印加する。
信号生成部２０は、例えば、信号生成部２０に内蔵された制御部３０を有する。制御部３０は、出力端ＯＵＴに接続されることで出力端ＯＵＴにおける信号生成部２０のドライブ能力を変化させる電流制御部３１を有する。ドライブ能力とは、出力端ＯＵＴに接続される負荷（画素）に所望の動作をさせるために必要な駆動能力のことである。なお、以下では、出力端ＯＵＴにおける信号生成部２０のドライブ能力を、単に、ドライブ能力とも呼ぶ。制御部３０は、電流制御部３１により、ドライブ能力を変化させることで、出力端ＯＵＴにおけるデータ信号に対応する電流波形を変化させる。そして、詳細は後述するが、制御部３０は、出力端ＯＵＴにおけるデータ信号に対応する電流波形を変化させることによって、入力端ＩＮにおける電圧（入力電圧波形）に基づく値を所定の範囲内の値とする。以下では、出力端ＯＵＴにおけるデータ信号に対応する電流波形を単に電流波形とも呼ぶ。
配線長が長い配線ＳＬに接続する出力端ＯＵＴほどドライブ能力が高くなる電流制御部３１が接続される。ドライブ能力が高い場合、ドライブ能力に応じて、電流波形は、後述する図１０Ｂの電流波形に対して図１０Ａの電流波形のように、電流の流れ始めにおける電流値が大きい波形に変化する。したがって、当該出力端ＯＵＴに対応する入力端ＩＮ（当該出力端ＯＵＴと同じ配線ＳＬに接続する入力端ＩＮ）における入力電圧波形は、当該出力端ＯＵＴにおける出力電圧波形に対して鈍りにくくなる。ドライブ能力が低い場合、ドライブ能力に応じて、電流波形は、後述する図１０Ａの電流波形に対して図１０Ｂの電流波形のように、電流の流れ始めにおける電流値が小さい波形に変化する。したがって、当該出力端ＯＵＴに対応する入力端ＩＮにおける入力電圧波形は、当該出力端ＯＵＴにおける出力電圧波形に対して鈍りやすくなる。つまり、制御部３０（電流制御部３１）は、出力端ＯＵＴにおけるドライブ能力を変化させる（電流波形を変化させる）ことで、当該出力端ＯＵＴに対応する入力端ＩＮにおける入力電圧波形を整形する。
例えば、配線長が短い配線ＳＬに接続する出力端ＯＵＴほど電流制御部３１としてドライブ能力を低くする回路が接続される。これにより、配線長が短い配線ＳＬに接続する出力端ＯＵＴほどドライブ能力が低くなり、配線長が短い配線ＳＬに接続する出力端ＯＵＴに対応する入力端ＩＮほど電流制御部３１が接続される前の入力電圧波形に対して鈍りやすくなる。ドライブ能力を低くする回路（電流制御部３１）は、例えば抵抗又はローパスフィルタを含む回路であり、入力端ＩＮにおける入力電圧波形を鈍らせる回路である。電流制御部３１は、例えば、抵抗のみを含む回路、ローパスフィルタのみを含む回路、又は、抵抗及びローパスフィルタのみを含む回路である。
例えば、図１に示されるように配線長が短い配線ＳＬｋに接続する出力端ＯＵＴｋには出力端ＯＵＴｋにおけるドライブ能力を、出力端ＯＵＴ１から出力端ＯＵＴｎのうち最も低くする電流制御部３１が接続される。例えば、電流制御部３１が抵抗のみを含む回路の場合には、より抵抗値の大きい抵抗が出力端ＯＵＴｋに直列に接続され、電流制御部３１がローパスフィルタのみを含む回路の場合には、より遮断周波数の低いローパスフィルタが出力端ＯＵＴｋに直列に接続される。
例えば、図１に示されるように配線長が長い配線ＳＬｎに接続する出力端ＯＵＴｎには出力端ＯＵＴｎにおけるドライブ能力が出力端ＯＵＴ１から出力端ＯＵＴｎのうち最も高くなる電流制御部３１が接続される。例えば、電流制御部３１が抵抗のみを含む回路の場合には、より抵抗値の小さい抵抗が出力端ＯＵＴｎに直列に接続され、電流制御部３１がローパスフィルタのみを含む回路の場合には、より遮断周波数の高いローパスフィルタが出力端ＯＵＴｎに直列に接続される。なお、出力端ＯＵＴｎには電流制御部３１が接続されなくてもよい。つまり、出力端ＯＵＴｎにおけるドライブ能力は低くさせられなくてもよい。なお、配線ＳＬ１についても配線ＳＬｎと同じように配線長が長いため、配線長が長い配線ＳＬ１に接続する出力端ＯＵＴ１には出力端ＯＵＴ１におけるドライブ能力が出力端ＯＵＴ１から出力端ＯＵＴｎのうち最も高くなる電流制御部３１が接続される。同様に、出力端ＯＵＴ１には電流制御部３１が接続されなくてもよい。
ここで、配線長が短い配線ＳＬに接続する出力端ＯＵＴにドライブ能力を低くする電流制御部３１が接続された場合の、当該出力端ＯＵＴに対応する入力端ＩＮにおける入力電圧波形について、図５を用いて説明する。
図５は、入力電圧波形の変化の一例を示す図である。
配線長が短い配線ＳＬに接続する入力端ＩＮにおける入力電圧波形は、ドライブ能力を低くする電流制御部３１によって、図５に示される矢印の方向へ鈍った波形に変化する。一方、配線長が長い配線ＳＬに接続する入力端ＩＮにおける入力電圧波形は、波形の変化が少ない、又は、波形の変化がない。例えば、配線長が短い配線ＳＬに接続する入力端ＩＮにおける入力電圧波形が、配線長が長い配線に接続する入力端ＩＮにおける電圧波形に近づくように、ドライブ能力を低くする電流制御部３１が、当該配線長が短い配線ＳＬに接続する出力端ＯＵＴに接続される。具体的には、配線ＳＬ１（ＳＬｎ）より配線長が短い複数の配線ＳＬに接続する入力端ＩＮのそれぞれにおける入力電圧波形が複数の配線ＳＬのうちの配線長が最も長い配線ＳＬ１（ＳＬｎ）に接続する入力端ＩＮｎにおける入力電圧波形に近づくように、ドライブ能力を低くする電流制御部３１が、配線ＳＬ１（ＳＬｎ）より配線長が短い複数の配線ＳＬのそれぞれに接続する出力端ＯＵＴに接続される。つまり、配線長が短い配線ＳＬに接続する出力端ＯＵＴのそれぞれには、対応する入力端ＩＮにおける入力電圧波形が入力端ＩＮ１（ＩＮｎ）におけるものと同じように鈍るように、ドライブ能力を低くする電流制御部３１が接続される。
このように、電流制御部３１は、ドライブ能力を変化させることで、入力端ＩＮのそれぞれにおける入力電圧波形を所定の電圧波形に近づける。具体的には、電流制御部３１は、入力端ＩＮのそれぞれにおける入力電圧波形を所定の電圧波形として、複数の配線ＳＬのうちの配線長が最も長い配線ＳＬ１（ＳＬｎ）に接続する入力端ＩＮ１（ＩＮｎ）における入力電圧波形に近づける。つまり、入力端ＩＮのそれぞれにおける入力電圧波形が入力端ＩＮ１（ＩＮｎ）におけるもののように略同じ入力電圧波形になる。
ただし、この場合には、入力端ＩＮのそれぞれにおける入力電圧波形が大きく鈍った状態で略同じ波形になるため、複数の画素Ｐｉｊに印加されるチャージ電圧が全体的に小さくなる。つまり、人に視認される輝度及び色度が全体的に低下してしまう弊害が発生してしまう。そこで、輝度及び色度が全体的に低下しにくい構成を有する信号生成部２０について説明する。
例えば、配線長が長い配線ＳＬに接続する出力端ＯＵＴほど電流制御部３１としてドライブ能力を高くする回路が接続される。これにより、配線長が長い配線ＳＬに接続する出力端ＯＵＴほどドライブ能力が高くなり、当該出力端ＯＵＴに対応する入力端ＩＮほど電流制御部３１が接続される前の入力電圧波形に対して鈍りにくくなる。ドライブ能力を高くする回路（電流制御部３１）は、例えばバッファを含む回路であり、入力端ＩＮにおける入力電圧波形を鈍りにくくする回路である。電流制御部３１は、例えば、バッファのみを含む回路である。
例えば、図１Ｂに示されるように配線長が長い配線ＳＬｎに接続する出力端ＯＵＴｎには出力端ＯＵＴｎにおけるドライブ能力を、出力端ＯＵＴｋから出力端ＯＵＴｎのうち最も高くする電流制御部３１が接続される。例えば、電流制御部３１がバッファのみを含む回路の場合には、よりドライブ能力の高いバッファが出力端ＯＵＴｎに直列に接続される。なお、配線ＳＬ１についても配線ＳＬｎと同じように配線長が長いため、配線長が長い配線ＳＬ１に接続する出力端ＯＵＴ１には出力端ＯＵＴ１におけるドライブ能力を、出力端ＯＵＴ１から出力端ＯＵＴｋのうち最も高くする電流制御部３１が接続される。
例えば、図１Ｂに示されるように配線長が短い配線ＳＬｋに接続する出力端ＯＵＴｋには信号生成部２０の出力端ＯＵＴｋにおけるドライブ能力が出力端ＯＵＴｋから出力端ＯＵＴｎのうち最も低くなる電流制御部３１が接続される。例えば、電流制御部３１がバッファのみを含む回路の場合には、よりドライブ能力の低いバッファが出力端ＯＵＴｋに直列に接続される。なお、出力端ＯＵＴｋには電流制御部３１が接続されなくてもよい。つまり、出力端ＯＵＴｋにおけるドライブ能力は高くさせられなくてもよい。
ここで、配線長が長い配線ＳＬに接続する出力端ＯＵＴにドライブ能力を高くする電流制御部３１が接続された場合の、当該出力端ＯＵＴに対応する入力端ＩＮにおける入力電圧波形について、図６を用いて説明する。
図６は、入力電圧波形の変化の他の一例を示す図である。
配線長が長い配線ＳＬに接続する入力端ＩＮにおける入力電圧波形は、ドライブ能力を高くする電流制御部３１によって、図６に示される矢印の方向へ鈍りの少ない波形に変化する。一方、配線長が短い配線ＳＬに接続する入力端ＩＮにおける入力電圧波形は、波形の変化が少ない、又は、波形の変化がない。例えば、配線長が長い配線ＳＬに接続する入力端ＩＮにおける入力電圧波形が、配線長が短い配線に接続する入力端ＩＮにおける入力電圧波形に近づくように、ドライブ能力を高くする電流制御部３１が、当該配線長が長い配線ＳＬに接続する出力端ＯＵＴに接続される。具体的には、配線ＳＬｋより配線長が長い複数の配線ＳＬに接続する入力端ＩＮのそれぞれにおける入力電圧波形が複数の配線ＳＬのうちの配線長が最も短い配線ＳＬｋに接続する入力端ＩＮｋにおける入力電圧波形に近づくように、ドライブ能力を高くする電流制御部３１が、配線ＳＬｋより配線長が長い複数の配線ＳＬのそれぞれに接続する出力端ＯＵＴに接続される。つまり、配線長が長い配線ＳＬに接続する出力端ＯＵＴのそれぞれには、対応する入力端ＩＮにおける入力電圧波形が入力端ＩＮｋにおけるものと同じように鈍りにくくなるように、ドライブ能力を高くする電流制御部３１が接続される。
このように、電流制御部３１は、ドライブ能力を変化させることで、入力端ＩＮのそれぞれにおける入力電圧波形を所定の電圧波形に近づける。具体的には、電流制御部３１は、入力端ＩＮのそれぞれにおける入力電圧波形を所定の電圧波形として、複数の配線ＳＬのうちの配線長が最も短い配線ＳＬｋに接続する入力端ＩＮｋにおける入力電圧波形に近づける。つまり、入力端ＩＮのそれぞれにおける入力電圧波形が全て入力端ＩＮｋにおけるもののように略同じ入力電圧波形になる。
さらに、この場合には、入力端ＩＮのそれぞれにおける入力電圧波形が鈍りの少ない状態で略同じ電圧波形になるため、複数の画素Ｐｉｊに印加されるチャージ電圧が全体的に小さくなりにくい。つまり、人に視認される輝度が全体的に低下してしまう弊害が発生してしまうことを抑制できる。
なお、制御部３０は、ドライブ能力を変化させる（電流波形を変化させる）ことによって、入力端ＩＮのそれぞれにおける入力電圧波形が互いに略同じ入力電圧波形になるように、入力端ＩＮのそれぞれにおける電圧（入力電圧波形）に基づく値を所定の範囲内の値とする。ここで、入力端のそれぞれにおける電圧に基づく値とは、例えば、複数の画素のそれぞれへの所定階調に対応するデータ信号の供給に基づく、表示パネルにおける２つの任意の領域の色度座標値の差である。２つの任意の領域は、例えばカラーアナライザ等によって色度座標値が測定される表示パネル１０における複数の領域のうちの、２つの領域のことである。色度座標値は、ｘ座標値及びｙ座標値を有し、色度座標値の差は、具体的には、２つの任意の領域のｘ座標値の差及びｙ座標値の差の少なくとも一方のことである。また、所定の範囲内の値とは、人に視認されない程度の色度座標値の差（ｘ座標値の差又はｙ座標値の差）のことである。
本実施の形態では、図１に示されるように、表示パネル１０には１つの信号生成部２０が接続されるが、複数の信号生成部２０が接続されてもよい。ただし、表示パネル１０に接続される信号生成部２０の数によって、色度座標値が測定される複数の領域は異なる。ここで、信号生成部２０が１つ又は２つの場合それぞれにおける、複数の領域の色度座標値の測定方法について図７Ａ及び図７Ｂを用いて説明する。
図７Ａは、信号生成部２０が１つの場合の色度座標値の測定方法を説明するための図である。
表示パネル１０に接続される信号生成部２０が１つの場合、色度座標値が測定される複数の領域は、例えば図７Ａに示される領域Ａから領域Ｃとなる。領域Ａは、１つの信号生成部２０に接続される複数の配線ＳＬのうちの配線長が最も短い配線ＳＬｋに対応する画素（図７Ａに示される１／２Ｈ線における画素）であって、表示パネル１０の垂直方向における中心の画素（図７Ａに示される１／２Ｖ線における画素）を含む領域である。領域Ｂは、１つの信号生成部２０に接続される複数の配線ＳＬのうちの配線長が最も長い配線ＳＬ１に対応する画素であって、表示パネル１０の垂直方向における中心の画素を含む領域である。領域Ｃは、１つの信号生成部２０に接続される複数の配線ＳＬのうちの配線長が最も短い配線ＳＬｎに対応する画素であって、表示パネル１０の垂直方向における中心の画素を含む領域である。つまり、配線長が最も短い配線ＳＬｋ、配線長が最も長い配線ＳＬ１及びＳＬｎに対応する画素を含む領域における色度座標値が測定される。そして、制御部３０は、領域Ａから領域Ｃのうちの２つの任意の領域として、領域Ａ及び領域Ｂ、並びに、領域Ａ及び領域Ｃの色度座標値の差（ｘ座標値の差又はｙ座標値の差）のそれぞれを所定の範囲内の値とする。つまり、制御部３０は、配線長が最も短い配線ＳＬｋに対応する画素を含む領域における色度座標値と配線長が最も長い配線ＳＬ１及びＳＬｎに対応する画素を含む領域における色度座標値との差を所定の範囲内の値とする。なお、本実施の形態では、制御部３０が２つの任意の領域の色度座標値の差を所定の範囲内の値とするとは、例えば、２つの任意の領域の色度座標値の差が所定の範囲内の値になるように出力端ＯＵＴのそれぞれに電流制御部３１が接続されることを意味する。
図７Ｂは、信号生成部２０が２つの場合の色度座標値の測定方法を説明するための図である。
表示パネル１０に接続される信号生成部２０が２つの場合、色度座標値が測定される複数の領域は、例えば図７Ｂに示される領域Ａから領域Ｅとなる。領域Ａは、図７Ｂに示される右側の信号生成部２０に接続される複数の配線ＳＬのうちの配線長が最も長い配線ＳＬｎに対応する画素、及び、図７Ｂに示される左側の信号生成部２０に接続される複数の配線ＳＬのうちの配線長が最も長い配線ＳＬ１に対応する画素（それぞれ図７Ｂに示される１／２Ｈ線における画素）であって、表示パネル１０の垂直方向における中心の画素（図７Ｂに示される１／２Ｖ線における画素）を含む領域である。領域Ｂは、図７Ｂに示される左側の信号生成部２０に接続される複数の配線ＳＬのうちの配線長が最も長い配線ＳＬ１に対応する画素であって、表示パネル１０の垂直方向における中心の画素を含む領域である。領域Ｃは、図７Ｂに示される右側の信号生成部２０に接続される複数の配線ＳＬのうちの配線長が最も長い配線ＳＬｎに対応する画素であって、表示パネル１０の垂直方向における中心の画素を含む領域である。領域Ｄは、図７Ｂに示される左側の信号生成部２０に接続される複数の配線ＳＬのうちの配線長が最も短い配線ＳＬｋに対応する画素（図７Ｂに示される１／４Ｈ線における画素）であって、表示パネル１０の垂直方向における中心の画素を含む領域である。領域Ｅは、図７Ｂに示される右側の信号生成部２０に接続される複数の配線ＳＬのうちの配線長が最も短い配線ＳＬｋに対応する画素（図７Ｂに示される３／４Ｈ線における画素）であって、表示パネル１０の垂直方向における中心の画素を含む領域である。つまり、各信号生成部２０について、配線長が最も短い配線ＳＬｋ、配線長が最も長い配線ＳＬ１及びＳＬｎに対応する画素を含む領域における色度座標値が測定される。そして、制御部３０は、領域Ａから領域Ｅのうちの２つの任意の領域として、領域Ｄ及び領域Ａ、領域Ｄ及び領域Ｂ、領域Ｅ及び領域Ａ、並びに、領域Ｅ及び領域Ｃの色度座標値の差（ｘ座標値の差又はｙ座標値の差）のそれぞれを所定の範囲内の値とする。つまり、制御部３０は、各信号生成部２０について、配線長が最も短い配線ＳＬｋに対応する画素を含む領域における色度座標値と配線長が最も長い配線ＳＬ１及びＳＬｎに対応する画素を含む領域における色度座標値との差を所定の範囲内の値とする。
なお、表示パネル１０に信号生成部２０が３つ以上接続される場合も、同様に、各信号生成部２０に接続される配線長が最も短い配線ＳＬｋ、配線長が最も長い配線ＳＬ１及びＳＬｎに対応する画素を含む領域における色度座標値が測定される。そして、制御部３０は、各信号生成部２０について、配線長が最も短い配線ＳＬｋに対応する画素を含む領域における色度座標値と配線長が最も長い配線ＳＬ１及びＳＬｎに対応する画素を含む領域における色度座標値との差を所定の範囲内の値とする。
次に、所定の範囲内の値の一例について、図８を用いて説明する。
図８は、所定の範囲内の値の一例をｘｙ色度図上に示した図である。図８には、ｘｙ色度図における表示パネル１０の色度が示される。
例えば、複数の画素のそれぞれには、８ビットで表される所定階調として「赤色：２５５、緑色：１２７、青色：７６」の階調に対応するデータの供給がされる。このとき、色度座標値が有するｘ座標値は約０．５０９となり、ｙ座標値は約０．３７５となる。例えば、制御部３０は、２つの任意の領域のｘ座標値の差及びｙ座標値の差の少なくとも一方（本実施の形態では、両方）を所定の範囲内の値として０以上０．０３以下の値、好ましくは、０以上０．０２以下の値とする。例えば、２つの任意の領域のうちの一方の領域におけるｘ座標値が０．５０９、ｙ座標値が０．３７５の場合、制御部３０は、図８において太線の四角で模式的に示した範囲のように、他方の領域におけるｘ座標値を０．５０９±０．０３好ましくは０．５０９±０．０２、ｙ座標値を０．３７５±０．０３好ましくは、０．３７５±０．０２とする。
このようにして、制御部３０は、入力端ＩＮのそれぞれにおける電圧に基づく値を所定の範囲内の値とする。
以上のように、実施の形態１に係る液晶表示装置１では、出力端ＯＵＴには、当該出力端ＯＵＴに接続する配線長が長い配線ＳＬのほど当該出力端ＯＵＴにおけるドライブ能力が高いドライブ能力となる電流制御部３１が接続される。言い換えると、実施の形態１に係る液晶表示装置１では、出力端ＯＵＴには、当該出力端ＯＵＴに接続する配線長が短い配線ＳＬほど当該出力端ＯＵＴにおけるドライブ能力が低いドライブ能力となる電流制御部３１が接続される。したがって、ドライブ能力（言い換えるとドライブ能力に応じた電流波形）に起因して変化する入力電圧波形を所望の波形に近づけることができる。例えば、入力端ＩＮのそれぞれにおける入力電圧波形が略同じになるように対応する出力端ＯＵＴのそれぞれにドライブ能力を低くする電流制御部３１が接続される。つまり、入力端ＩＮのそれぞれにおける電圧に基づく値を所定の範囲内の値とするように、対応する出力端ＯＵＴのそれぞれにドライブ能力を低くする電流制御部３１が接続される。または、入力端ＩＮのそれぞれにおける入力電圧波形が略同じになるように対応する出力端ＯＵＴのそれぞれにドライブ能力を高くする電流制御部３１が接続される。つまり、入力端ＩＮのそれぞれにおける電圧に基づく値を所定の範囲内の値とするように、対応する出力端ＯＵＴのそれぞれにドライブ能力を高くする電流制御部３１が接続される。これにより、各配線ＳＬの配線長の差によって発生する入力端ＩＮのそれぞれにおける入力電圧波形のばらつきを抑制するように対応する出力端ＯＵＴにおけるドライブ能力を変化させる（電流波形を変化させる）ことができるため、信号生成部２０と表示パネル１０とを接続する各配線ＳＬの配線長の差によって輝度及び色度にばらつきが生じることを抑制できる。
（実施の形態２）
まず、実施の形態１に係る液晶表示装置１の課題について説明する。
実施の形態１に係る液晶表示装置１では、予め各配線ＳＬの配線長が決まっている特定の表示パネル１０用に、入力端ＩＮのそれぞれにおける入力電圧波形のばらつきを抑制するローパスフィルタ又はバッファ等の電流制御部３１が信号生成部２０に内蔵されて出力端ＯＵＴに接続される。したがって、当該信号生成部２０は専用品となってしまい、例えば大きさの異なる（入力端ＩＮのピッチが異なる）複数種類の表示パネル１０に当該信号生成部２０を使用することが難しくなる。
以下では、このような課題を解決するための構成を備える実施の形態２に係る液晶表示装置について説明する。
実施の形態２に係る液晶表示装置について図９〜図１３Ｂを用いて説明する。
実施の形態２に係る液晶表示装置は、信号生成部２０の代わりに信号生成部２０ａを備える点が実施の形態１に係る液晶表示装置１と異なる。その他の構成については実施の形態１におけるものと同じであるため、説明を省略する。
図９は、実施の形態２に係る信号生成部２０ａの構成の一例を示す構成図である。
信号生成部２０ａは、選択された画素列Ｃｊに含まれる複数の画素Ｐｉ１〜Ｐｉｎの各々について、画像データ出力部１００からの画像データの階調値に応じた電圧を有するデータ信号を生成する。信号生成部２０ａは、生成したデータ信号の各々を、制御部３０ａ、出力端ＯＵＴ及び配線ＳＬ１〜ＳＬｎを介して対応する画素列Ｃｊの入力端ＩＮに印加する。
信号生成部２０ａは、例えば信号生成部２０ａに内蔵された制御部３０ａを有する。制御部３０ａは、出力端ＯＵＴに接続されることで出力端ＯＵＴにおけるドライブ能力を変化させる電流制御部３１ａを有する。制御部３０ａは、電流制御部３１ａによりドライブ能力を変化させることで、出力端ＯＵＴにおけるデータ信号に対応する電流波形を変化させる。そして、制御部３０ａは、出力端ＯＵＴにおけるデータ信号に対応する電流波形を変化させることによって、入力端ＩＮにおける電圧（入力電圧波形）に基づく値を所定の範囲内の値とする。電流制御部３１ａは、ドライブ能力を変化させる（電流波形を変化させる）ための、第１回路３３ａ、第２回路３３ｂ及び切替部３４を備える。
第１回路３３ａ及び第２回路３３ｂは、出力端ＯＵＴに接続されることでドライブ能力を高くする回路及びドライブ能力を低くする回路の少なくとも一方である。第１回路３３ａ及び第２回路３３ｂは、出力端ＯＵＴのそれぞれに設けられる。
切替部３４は、第１回路３３ａに直列に接続されるスイッチＳＷ１及び第２回路３３ｂに直列に接続されるスイッチＳＷ２を有する。直列に接続されたスイッチＳＷ１及び第１回路３３ａと、直列に接続されたスイッチＳＷ２及び第２回路３３ｂとは並列に接続される。また、切替部３４は、信号生成部２０ａが各画素にデータ信号を供給する期間ｔにおいて、第１回路３３ａ、第２回路３３ｂの順序で第１回路３３ａ及び第２回路３３ｂと出力端ＯＵＴとの接続を選択的に切り替える。このとき、切替部３４は、この切り替えをスイッチＳＷ１及びスイッチＳＷ２を制御することで行う。つまり、切替部３４は、期間ｔにおいて、まずスイッチＳＷ１をオンしスイッチＳＷ２をオフすることで第１回路３３ａと出力端ＯＵＴとを接続し、次に、スイッチＳＷ１をオフしスイッチＳＷ２をオンすることで第２回路３３ｂと出力端ＯＵＴとを接続する。
また、切替部３４が第１回路３３ａを出力端ＯＵＴに接続したときのドライブ能力は、切替部３４が第２回路３３ｂを出力端ＯＵＴに接続したときのドライブ能力よりも高い。例えば、第１回路３３ａ及び第２回路３３ｂがドライブ能力を低くする回路の場合、第１回路３３ａよりも第２回路３３ｂのほうが出力端ＯＵＴにおけるドライブ能力をより低くする。例えば、第１回路３３ａ及び第２回路３３ｂがドライブ能力を高くする回路の場合、第２回路３３ｂよりも第１回路３３ａのほうが出力端ＯＵＴにおけるドライブ能力をより高くする。なお、第１回路３３ａがドライブ能力を高くする回路、第２回路３３ｂがドライブ能力を低くする回路であってもよい。入力電圧波形の立ち上がり時のほうが立ち下がり時よりも高いドライブ能力が必要になるため、切替部３４は、出力端ＯＵＴにおけるドライブ能力が高くなる第１回路３３ａを第２回路３３ｂよりも先に出力端ＯＵＴに接続している。
ここで、第１回路３３ａ及び第２回路３３ｂのうち、第１回路３３ａのみが出力端ＯＵＴに接続されたとき、及び、第２回路３３ｂのみが出力端ＯＵＴに接続されたときの出力端ＯＵＴにおける電流波形と入力端ＩＮにおける入力電圧波形について、それぞれ図１０Ａ及び図１０Ｂを用いて説明する。
図１０Ａは、実施の形態２に係る第１回路３３ａが出力端ＯＵＴに接続されたときの出力端ＯＵＴにおける電流波形と入力端ＩＮにおける入力電圧波形との一例を示す図である。実線が電流波形を示し、破線が入力電圧波形を示している。図１０Ａは、スイッチＳＷ１がオンされ続け、スイッチＳＷ２がオフされ続けたときの図である。
図１０Ｂは、実施の形態２に係る第２回路３３ｂが出力端ＯＵＴに接続されたときの出力端ＯＵＴにおける電流波形と入力端ＩＮにおける入力電圧波形との一例を示す図である。実線が電流波形を示し、破線が入力電圧波形を示している。図１０Ｂは、スイッチＳＷ２がオンされ続け、スイッチＳＷ１がオフされ続けたときの図である。図１０Ａ及び図１０Ｂは、それぞれ同じ負荷（画素）に対する出力端ＯＵＴにおける電流波形及び入力端ＩＮにおける入力電圧波形を示す図である。
第１回路３３ａは第２回路３３ｂよりも出力端ＯＵＴにおけるドライブ能力が高くなる回路であるため、第１回路３３ａが出力端ＯＵＴに接続されているときには、出力端ＯＵＴにおける電流波形は、電流の流れ始めにおける電流値が大きい波形となり、入力端ＩＮにおける入力電圧波形は鈍りが少ない波形となる。
第２回路３３ｂが出力端ＯＵＴに接続されているときには、第２回路３３ｂは第１回路３３ａよりも出力端ＯＵＴにおけるドライブ能力が低くなる回路であるため、出力端ＯＵＴにおける電流波形は、電流の流れ始めにおける電流値が小さい波形となり、入力端ＩＮにおける入力電圧波形は鈍りが大きい波形となる。
また、切替部３４は、第１回路３３ａ及び第２回路３３ｂが選択的に接続される出力端ＯＵＴに接続する配線ＳＬの配線長が長いほど、期間ｔにおいて第１回路３３ａが出力端ＯＵＴに接続される第１時間を第２回路３３ｂが出力端ＯＵＴに接続される第２時間に対して長くし、配線長が短いほど、期間ｔにおいて第２時間を第１時間に対して長くする制御を行う。例えば、出力端ＯＵＴ及び入力端ＩＮに接続される配線ＳＬが短い場合、当該出力端ＯＵＴにおける電流波形は、図１０Ａに示される第１時間における電流波形と、図１０Ｂに示される第１時間よりも長い第２時間における電流波形とを繋げた電流波形になる。同様に、出力端ＯＵＴ及び入力端ＩＮに接続される配線ＳＬが長い場合、当該出力端ＯＵＴにおける電流波形は、図示は省略するが、第２時間よりも長い第１時間における電流波形と、第２時間における電流波形とを繋げた電流波形になる。
当該電流波形は、第１の電流レベルと第１の電流レベルより小さい第２の電流レベルを含み、制御部３０ａ（電流制御部３１ａ）は、配線ＳＬの長さに応じて、第１の電流レベルの大きさを変化させる。図１０Ａ及び図１０Ｂに示されるように、第１の電流レベルは、出力端ＯＵＴのそれぞれにおける電流波形において電流の流れ始めにおける電流値であり、第２の電流レベルは、出力端ＯＵＴのそれぞれにおける電流波形において電流が流れなくなったときの電流値（すなわち略０）である。
また、複数の画素のそれぞれへの所定階調に対応するデータ信号の供給に基づく、複数の配線ＳＬのうち所定の長さの配線ＳＬに接続される出力端ＯＵＴにおける第１の電流レベルの大きさは、所定の長さよりも短い配線ＳＬに接続される出力端ＯＵＴにおける第１の電流レベルの大きさよりも大きい値である。所定の長さの配線ＳＬとは、複数の配線ＳＬのうちの任意の２つの配線ＳＬの長さを比較したときの配線長が長いほうの配線ＳＬのことである。このように、電流制御部３１ａは、出力端ＯＵＴから、配線長に応じて第１の電流レベルの大きさの異なる電流波形を出力させる。具体的には、電流制御部３１ａは、配線長が長いほど電流が流れにくくなるため第１の電流レベルを図１０Ａに示される電流波形における第１の電流レベルのように大きくし、配線長が短いほど電流が流れやすくなるため第１の電流レベルを図１０Ｂに示される電流波形における第１の電流レベルのように小さくする。これにより、第１の電流レベルの大きさがより大きい電流波形に基づく、所定の長さの配線ＳＬに接続される入力端ＩＮにおける入力電圧波形は、所定の長さよりも短い配線ＳＬに接続される入力端ＩＮにおける入力電圧波形のように、鈍りの少ないものとなる。したがって、制御部３０ａは、入力端ＩＮのそれぞれにおける電圧に基づく値を所定の範囲内の値とすることができ、信号生成部２０ａと表示パネル１０とを接続する各配線ＳＬの配線長の差によって輝度及び色度にばらつきが生じることを抑制できる。
また、第１時間と第２時間との合計が期間ｔになり、配線長に応じて、例えば、期間ｔに対する第１時間と第２時間との比が変更される。切替部３４は、例えば、配線長と最適な第１時間及び最適な第２時間との予め定められた対応関係に応じて当該制御を行う。なお、当該対応関係を示す情報は、例えば液晶表示装置が備える記憶部（図示せず）に記憶され、切替部３４は、当該対応関係を参照して当該制御を行う。ここで、配線長と最適な第１時間及び最適な第２時間との予め定められた対応関係について図１１を用いて説明する。
図１１は、配線長と最適な第１時間及び最適な第２時間との予め定められた対応関係の一例を示す図である。
図１１に示されるように、切替部３４は、配線長が長い配線ＳＬに接続する出力端ＯＵＴほど当該出力端ＯＵＴに設けられたスイッチＳＷ１を期間ｔにおいて長い時間オンし、スイッチＳＷ２を期間ｔにおいて短い時間オンする。また、切替部３４は、配線長が短い配線ＳＬに接続する出力端ＯＵＴほど当該出力端ＯＵＴに設けられたスイッチＳＷ１を期間ｔにおいて短い時間オンし、スイッチＳＷ２を期間ｔにおいて長い時間オンする。このときの、出力端ＯＵＴにおけるドライブ能力について図１２Ａ及び図１２Ｂを用いて説明する。
図１２Ａは、配線長が短い配線ＳＬに接続する出力端ＯＵＴにおけるドライブ能力の一例を示す図である。
図１２Ｂは、配線長が長い配線ＳＬに接続する出力端ＯＵＴにおけるドライブ能力の一例を示す図である。
配線長が短い配線ＳＬに接続する入力端ＩＮにおける入力電圧波形は元々波形の鈍りが少ないため、当該入力端ＩＮに対応する出力端ＯＵＴにおけるドライブ能力は図１２Ａに示されるように平均的に低くてよい。したがって、図１２Ａに示されるように、切替部３４が、配線長が短い配線ＳＬに接続する出力端ＯＵＴに接続されたスイッチＳＷ１をオンする第１時間及びスイッチＳＷ２をオンする第２時間を調整することで、ドライブ能力が高い期間が短くなり、ドライブ能力が低い期間が長くなるため、期間ｔにおけるドライブ能力は、平均的に低くなる。
配線長が長い配線ＳＬに接続する入力端ＩＮにおける入力電圧波形は元々波形が鈍っているため、鈍りを少なくするために当該入力端ＩＮに対応する出力端ＯＵＴにおけるドライブ能力は図１２Ｂに示されるように平均的に高い必要がある。したがって、図１２Ｂに示されるように、切替部３４が、配線長が長い配線ＳＬに接続する出力端ＯＵＴに接続されたスイッチＳＷ１をオンする第１時間及びスイッチＳＷ２をオンする第２時間を調整することで、ドライブ能力が高い期間が長くなり、ドライブ能力が低い期間が短くなるため、期間ｔにおけるドライブ能力は、平均的に高くなる。
以上のように、実施の形態２に係る液晶表示装置は、配線長に応じて第１回路３３ａ及び第２回路３３ｂを出力端ＯＵＴに接続する時間を調整することで、出力端ＯＵＴにおけるドライブ能力を変化させる（電流波形を変化させる）ことができる。したがって、信号生成部２０ａに第１回路３３ａ及び第２回路３３ｂを内蔵した場合でも、第１回路３３ａ及び第２回路３３ｂを出力端ＯＵＴに接続する時間を例えばソフトウェアで調整できるため、信号生成部２０ａを大きさの異なる複数種類の表示パネル１０に使用できる。
また、実施の形態２に係る液晶表示装置では、出力端ＯＵＴに接続する配線長が長い配線ＳＬほど当該出力端ＯＵＴにおけるドライブ能力が高いドライブ能力となるように切替部３４が制御される。言い換えると、実施の形態２に係る液晶表示装置では、出力端ＯＵＴに接続する配線長が短い配線ＳＬのほど当該出力端ＯＵＴにおけるドライブ能力が低いドライブ能力となるように切替部３４が制御される。したがって、ドライブ能力（ドライブ能力に応じた電流波形）に起因して変化する入力電圧波形を所望の波形に近づけることができる。例えば、入力端ＩＮのそれぞれにおける入力電圧波形が略同じになるように対応する出力端ＯＵＴのそれぞれに第１回路３３ａが接続される期間と第２回路３３ｂが接続される期間とが制御される。つまり、入力端ＩＮのそれぞれにおける電圧に基づく値を所定の範囲内の値とするように、対応する出力端ＯＵＴのそれぞれに第１回路３３ａが接続される期間と第２回路３３ｂが接続される期間とが制御される。これにより、各配線ＳＬの配線長の差によって発生する入力端ＩＮのそれぞれにおける入力電圧波形のばらつきを抑制するように対応する出力端ＯＵＴにおけるドライブ能力を変化させる（電流波形を変化させる）ことができるため、信号生成部２０ａと表示パネル１０とを接続する各配線ＳＬの配線長の差によって輝度及び色度にばらつきが生じることを抑制できる。
なお、切替部３４は、期間ｔにおいて第１回路３３ａを出力端ＯＵＴに接続する第１時間と第２回路３３ｂを出力端ＯＵＴに接続する第２時間とを同じにして、第１回路３３ａ及び第２回路３３ｂと出力端ＯＵＴとの接続を選択的に切り替えてもよい。この場合、第１回路３３ａは、配線長が長いほどドライブ能力を高くする回路であり、例えばバッファである。なお、当該バッファは切替部３４等によってドライブ能力が調整可能なものであるとする。この場合における出力端ＯＵＴにおけるドライブ能力について図１３Ａ及び図１３Ｂを用いて説明する。
図１３Ａは、配線長が短い配線ＳＬに接続する出力端ＯＵＴにおけるドライブ能力の他の一例を示す図である。
図１３Ｂは、配線長が長い配線ＳＬに接続する出力端ＯＵＴにおけるドライブ能力の他の一例を示す図である。
配線長が短い配線ＳＬに接続する入力端ＩＮにおける入力電圧波形は元々波形の鈍りが少ないため、当該入力端ＩＮに対応する出力端ＯＵＴにおけるドライブ能力は図１３Ａに示されるように平均的に低くてよい。したがって、図１３Ａに示されるように、切替部３４が、スイッチＳＷ１をオンする第１時間において配線長が短い配線ＳＬに接続する出力端ＯＵＴに接続された第１回路３３ａのドライブ能力が低くなるように調整することで、期間ｔにおけるドライブ能力は、平均的に低くなる。
配線長が長い配線ＳＬに接続する入力端ＩＮにおける入力電圧波形は元々波形が鈍っているため、鈍りを少なくするために当該入力端ＩＮも対応する出力端ＯＵＴにおけるドライブ能力は図１３Ｂに示されるように平均的に高い必要がある。したがって、図１３Ｂに示されるように、切替部３４が、スイッチＳＷ１をオンする第１時間において配線長が長い配線ＳＬに接続する出力端ＯＵＴに接続された第１回路３３ａのドライブ能力が高くなるように調整することで、期間ｔにおけるドライブ能力は、平均的に高くなる。
このように、配線長に応じて第１時間における出力端ＯＵＴにおけるドライブ能力を調整することができる。これにより、信号生成部２０ａに第１回路３３ａ及び第２回路３３ｂを内蔵した場合でも、第１回路３３ａのドライブ能力を例えばソフトウェアで調整できるため、信号生成部２０ａを大きさの異なる複数種類の表示パネル１０に使用できる。なお、切替部３４は、配線長に応じて第２回路３３ｂ（例えばバッファ）のドライブ能力を調整してもよい。
（実施の形態３）
実施の形態３に係る液晶表示装置について図１４〜図１８Ｂを用いて説明する。
実施の形態３に係る液晶表示装置は、信号生成部２０の代わりに信号生成部２０ｂを備え、制御部４０を信号生成部２０ｂの例えば外部に備える点が実施の形態１に係る液晶表示装置１と異なる。その他の構成については実施の形態１におけるものと同じであるため、説明を省略する。
図１４は、実施の形態３に係る信号生成部２０ｂの周辺の構成の一例を示す構成図である。
信号生成部２０ｂは、選択された画素列Ｃｊに含まれる複数の画素Ｐｉ１〜Ｐｉｎの各々について、画像データ出力部１００からの画像データの階調値に応じた電圧を有するデータ信号を生成する。信号生成部２０ｂは、生成したデータ信号の各々を、出力端ＯＵＴ及び配線ＳＬ１〜ＳＬｎを介して対応する画素列Ｃｊの入力端ＩＮに印加する。つまり、実施の形態１に係る信号生成部２０は、生成したデータ信号の各々を、制御部３０を介して入力端ＩＮに印加していたが、信号生成部２０ｂは、生成したデータ信号の各々を、制御部３０を介さず入力端ＩＮに印加する。
制御部４０は、出力端ＯＵＴにおけるデータ信号に対応する電圧波形（出力電圧波形）を変化させる電圧制御部４１を有する。そして、制御部４０（電圧制御部４１）は、出力端ＯＵＴにおけるデータ信号に対応する電圧波形を変化させることによって、入力端ＩＮのそれぞれにおける電圧（入力電圧波形）に基づく値を所定の範囲内の値とする。以下では、出力端ＯＵＴにおけるデータ信号に対応する電圧波形を単に電圧波形（出力電圧波形）とも呼ぶ。
電圧制御部４１は、補正部４２及び調整部４３を備え、信号生成部２０ｂに出力端ＯＵＴから当該出力端ＯＵＴに接続する配線ＳＬの配線長に応じた出力電圧波形を出力させる。具体的には、出力電圧波形は、第１の電圧レベルと第１の電圧レベルよりも小さい第２の電圧レベルを含み、制御部４０（電圧制御部４１）は、配線ＳＬの長さに応じて、第１の電圧レベルの発生期間、及び、第１の電圧レベルの大きさの少なくとも一方を変化させる。第２の電圧レベルは、出力端ＯＵＴのそれぞれにおける矩形波の出力電圧波形において波形が立ち上がって定常状態となるときの電圧のことである。また、第１の電圧レベルは、出力電圧波形の立ち上がりエッジにおいて、第２の電圧レベルよりも立ち上がりの方向へ突出したときの電圧のことである。つまり、電圧波形は、オーバーシュートが発生した波形となる。ここでは、第１の電圧レベルと第２の電圧レベルのとの差を突出量と呼ぶ。
複数の画素のそれぞれへの所定階調に対応するデータ信号の供給に基づく、複数の配線ＳＬのうち所定の長さの配線ＳＬに接続される出力端ＯＵＴにおける第１の電圧レベルの大きさは、所定の長さよりも短い配線ＳＬに接続される出力端ＯＵＴにおける第１の電圧レベルの大きさよりも大きい値である。所定の長さの配線ＳＬとは、複数の配線ＳＬのうちの任意の２つの配線ＳＬの長さを比較したときの配線長が長いほうの配線ＳＬのことである。このように、電圧制御部４１は、信号生成部２０ｂに出力端ＯＵＴから配線長に応じた出力電圧波形として配線長に応じたオーバーシュートを発生させた出力電圧波形を出力させる。具体的には、補正部４２は、配線長が長いほど第１の電圧レベルを大きく（オーバーシュートの突出量を大きく）し、配線長が短いほど第１の電圧レベルを小さく（オーバーシュートの突出量を小さく）する。
また、複数の画素のそれぞれへの所定階調に対応するデータ信号の供給に基づく、複数の配線ＳＬのうち所定の長さの配線ＳＬに接続される出力端ＯＵＴにおける第１の電圧レベルの発生期間は、所定の長さよりも短い配線ＳＬに接続される出力端ＯＵＴにおける第１の電圧レベルの発生期間よりも長い。具体的には、調整部４３は、配線長が長いほど第１の電圧レベルの発生期間（オーバーシュートの発生期間）を長くし、配線長が短いほど第１の電圧レベルの発生期間（オーバーシュートの発生期間）を短くする。
さらに、出力電圧波形は、第２の電圧レベルよりも小さい第３の電圧レベルを含み、制御部４０（電圧制御部４１）は、配線ＳＬの長さに応じて、第３の電圧レベルの発生期間、及び、第３の電圧レベルの大きさの少なくとも一方を変化させる。第３の電圧レベルは、出力端ＯＵＴのそれぞれにおける矩形波の出力電圧波形の立ち下がりエッジにおいて、波形が立ち下がって定常状態となるときの電圧よりも立ち下がりの方向へ突出したときの電圧のことである。つまり、電圧波形は、アンダーシュートが発生した波形となる。ここでは、第３の電圧レベルと波形が立ち下がって定常状態となるときの電圧との差も突出量と呼ぶ。
複数の画素のそれぞれへの所定階調に対応するデータ信号の供給に基づく、複数の配線ＳＬのうち所定の長さの配線ＳＬに接続される出力端ＯＵＴにおける第３の電圧レベルの大きさは、所定の長さよりも短い配線ＳＬに接続される出力端ＯＵＴにおける第３の電圧レベルの大きさよりも小さい値である。このように、電圧制御部４１は、信号生成部２０ｂに出力端ＯＵＴから配線長に応じた出力電圧波形として配線長に応じたアンダーシュートを発生させた出力電圧波形を出力させる。具体的には、補正部４２は、配線長が長いほど第３の電圧レベルを小さく（アンダーシュートの突出量を大きく）し、配線長が短いほど第３の電圧レベルを大きく（オーバーシュートの突出量を小さく）する。
また、複数の画素のそれぞれへの所定階調に対応するデータ信号の供給に基づく、複数の配線ＳＬのうち所定の長さの配線ＳＬに接続される出力端ＯＵＴにおける第３の電圧レベルの発生期間は、所定の長さよりも短い配線ＳＬに接続される出力端ＯＵＴにおける第３の電圧レベルの発生期間よりも長い。具体的には、調整部４３は、配線長が長いほど第３の電圧レベルの発生期間（アンダーシュートの発生期間）を長くし、配線長が短いほど第３の電圧レベルの発生期間（アンダーシュートの発生期間）を短くする。
なお、オーバーシュート及びアンダーシュートが発生した出力電圧波形は後述する図１８Ａ及び図１８Ｂに示されている。
電圧制御部４１（補正部４２及び調整部４３）は、配線長に応じたオーバーシュートを、配線長とオーバーシュートの突出量との予め定められた対応関係、及び、配線長とオーバーシュートの発生期間との予め定められた対応関係に応じて発生させる。また、電圧制御部４１（補正部４２及び調整部４３）は、配線長に応じたアンダーシュートを、配線長とアンダーシュートの突出量との予め定められた対応関係、及び、配線長とアンダーシュートの発生期間との予め定められた対応関係に応じて発生させる。なお、これらの対応関係を示す情報は、例えば液晶表示装置が備える記憶部（図示せず）に記憶され、電圧制御部４１（補正部４２及び調整部４３）は、当該対応関係を参照してオーバーシュート及びアンダーシュートを発生させる。ここで、配線長とオーバーシュートの突出量との予め定められた対応関係、及び、配線長とオーバーシュートの発生期間との予め定められた対応関係について図１５Ａ及び図１５Ｂを用いて説明する。
図１５Ａは、配線長とオーバーシュートの突出量との予め定められた対応関係の一例を示す図である。
図１５Ｂは、配線長とオーバーシュートの発生期間との予め定められた対応関係の一例を示す図である。
図１５Ａに示されるように、補正部４２は、配線長が長い配線ＳＬに接続する出力端ＯＵＴほど当該出力端ＯＵＴから出力される出力電圧波形に大きな突出量を有する（第１の電圧レベルの大きい）オーバーシュートを発生させる。また、補正部４２は、配線長が短い配線ＳＬに接続する出力端ＯＵＴほど当該出力端ＯＵＴから出力される出力電圧波形に小さな突出量を有する（第１の電圧レベルの小さい）オーバーシュートを発生させる。例えば、補正部４２は、信号生成部２０ｂがこれからデータ信号を供給しようとする画素列Ｃｊに関する情報（例えば当該画素列Ｃｊの入力端ＩＮに接続する配線ＳＬの配線長）を取得し、当該情報を配線長とオーバーシュートの突出量との予め定められた対応関係に照合する。そして、補正部４２は、照合して得られた突出量に応じて、信号生成部２０ｂが有する例えばサンプリングメモリがサンプリングした画像データを補正する。つまり、補正部４２は、画像データ出力部１００から入力される画像データを当該対応関係に応じて補正することで、出力端ＯＵＴから出力される出力電圧波形を変化させる。
図１５Ｂに示されるように、調整部４３は、配線長が長い配線ＳＬに接続する出力端ＯＵＴほど当該出力端ＯＵＴから出力される出力電圧波形に発生するオーバーシュートの発生期間（第１の電圧レベルの発生期間）を長くする。また、調整部４３は、配線長が短い配線ＳＬに接続する出力端ＯＵＴほど当該出力端ＯＵＴから出力される出力電圧波形に発生するオーバーシュートの発生期間（第１の電圧レベルの発生期間）を短くする。例えば、調整部４３は、信号生成部２０ｂがこれからデータ信号を供給しようとする画素列Ｃｊに関する情報（例えば当該画素列Ｃｊの入力端ＩＮに接続する配線ＳＬの配線長）を取得し、当該情報を配線長とオーバーシュートの発生期間との予め定められた対応関係に照合する。そして、調整部４３は、照合して得られた発生期間に応じて、信号生成部２０ｂが有する例えば、オペアンプと出力バッファで構成されたボルテージフォロワから出力端ＯＵＴに出力される出力電圧波形（データ信号）において発生するオーバーシュートの発生期間を調整する。当該調整は、例えば液晶表示装置が備えるクロック生成部が生成したマスタークロック（基準クロック）等を用いてなされる。
配線長とアンダーシュートの突出量との予め定められた対応関係、及び、配線長とアンダーシュートの発生期間との予め定められた対応関係についても、図１５Ａ及び図１５Ｂに示されるオーバーシュートにおけるものと同様の関係性を有するため、説明を省略する。
なお、複数の画素のそれぞれへの所定階調に対応するデータ信号の供給に基づく、複数の配線ＳＬに接続される各出力端ＯＵＴにおける第１の電圧レベルの大きさは、互いに略同じ値であってもよい。つまり、補正部４２は、配線長が長いほどオーバーシュートの突出量を大きくしなくてもよく、配線長が短いほどオーバーシュートの突出量を小さくしなくてもよい。この場合における、配線長とオーバーシュートの突出量との予め定められた対応関係、及び、配線長とオーバーシュートの発生期間との予め定められた対応関係について図１６Ａ及び図１６Ｂを用いて説明する。
図１６Ａは、配線長とオーバーシュートの突出量との予め定められた対応関係の他の一例を示す図である。
図１６Ｂは、配線長とオーバーシュートの発生期間との予め定められた対応関係の他の一例を示す図である。
補正部４２は、図１６Ａに示されるように、配線長に依らず各出力端ＯＵＴにおける出力電圧波形に略一定の突出量を有するオーバーシュートを発生させる。一方、調整部４３は、図１６Ｂに示されるように、配線長が長いほどオーバーシュートの発生期間を長くし、配線長が短いほどオーバーシュートの発生期間を短くする。
同様に、複数の画素のそれぞれへの所定階調に対応するデータ信号の供給に基づく、複数の配線ＳＬに接続される各出力端ＯＵＴにおける第３の電圧レベルの大きさは、互いに略同じ値であってもよい。つまり、補正部４２は、配線長が長いほどアンダーシュートの突出量を大きくしなくてもよく、配線長が短いほどアンダーシュートの突出量を小さくしなくてもよい。この場合における、配線長とアンダーシュートの突出量との予め定められた対応関係、及び、配線長とアンダーシュートの発生期間との予め定められた対応関係についても、図１６Ａ及び図１６Ｂに示されるオーバーシュートにおけるものと同様の関係性を有するため、説明を省略する。
また、複数の画素のそれぞれへの所定階調に対応するデータ信号の供給に基づく、複数の配線ＳＬに接続される各出力端ＯＵＴにおける第１の電圧レベルの発生期間は、互いに略同じであってもよい。つまり、調整部４３は、配線長が長いほどオーバーシュートの発生期間を長くしなくてもよく、配線長が短いほどオーバーシュートの発生期間を短くしなくてもよい。この場合における、配線長とオーバーシュートの突出量との予め定められた対応関係、及び、配線長とオーバーシュートの発生期間との予め定められた対応関係について図１７Ａ及び図１７Ｂを用いて説明する。
図１７Ａは、配線長とオーバーシュートの突出量との予め定められた対応関係の他の一例を示す図である。
図１７Ｂは、配線長とオーバーシュートの発生期間との予め定められた対応関係の他の一例を示す図である。
調整部４３は、図１７Ｂに示されるように、配線長に依らず各出力端ＯＵＴにおける出力電圧波形に発生するオーバーシュートの発生期間を略一定にする。一方、補正部４２は、図１７Ａに示されるように、配線長が長いほどオーバーシュートの突出量を大きくし、配線長が短いほどオーバーシュートの突出量を小さくする。
同様に、複数の画素のそれぞれへの所定階調に対応するデータ信号の供給に基づく、複数の配線ＳＬに接続される各出力端ＯＵＴにおける第３の電圧レベルの発生期間は、互いに略同じであってもよい。つまり、調整部４３は、配線長が長いほどアンダーシュートの発生期間を長くしなくてもよく、配線長が短いほどアンダーシュートの発生期間を短くしなくてもよい。この場合における、配線長とアンダーシュートの突出量との予め定められた対応関係、及び、配線長とアンダーシュートの発生期間との予め定められた対応関係についても、図１７Ａ及び図１７Ｂに示されるオーバーシュートにおけるものと同様の関係性を有するため、説明を省略する。
このように、電圧制御部４１は、配線長が長いほど、オーバーシュート及びアンダーシュートの突出量を大きくすること、並びに、オーバーシュート及びアンダーシュートの発生期間を長くすることの少なくとも一方を行えばよい。また、電圧制御部４１は、配線長が短いほど、オーバーシュート及びアンダーシュートの突出量を小さくすること、並びに、オーバーシュート及びアンダーシュートの発生期間を短くすることの少なくとも一方を行えばよい。
次に、オーバーシュート及びアンダーシュートが発生させられた出力電圧波形及び出力端ＯＵＴから当該出力電圧波形が出力されたときの入力端ＩＮにおける入力電圧波形について図１８Ａ及び図１８Ｂを用いて説明する。
図１８Ａは、配線長が長い配線ＳＬに接続する出力端ＯＵＴにおける出力電圧波形及び当該配線ＳＬに接続する入力端ＩＮにおける入力電圧の変化の一例を示す図である。
図１８Ｂは、配線長が短い配線ＳＬに接続する出力端ＯＵＴにおける出力電圧波形及び当該配線ＳＬに接続する入力端ＩＮにおける入力電圧の変化の一例を示す図である。
図１８Ａに示されるように、配線長が長い配線ＳＬに接続する出力端ＯＵＴにおける出力電圧波形には、配線長が短い配線ＳＬに接続する出力端ＯＵＴにおける出力電圧波形と比べて第１の電圧レベルが大きく、発生期間の長いオーバーシュートが発生させられる。なお、配線長が長い配線ＳＬに接続する出力端ＯＵＴにおける出力電圧波形には、配線長が短い配線ＳＬに接続する出力端ＯＵＴにおける出力電圧波形と比べて第１の電圧レベルが大きいオーバーシュート及び第１の電圧レベルの発生期間の長いオーバーシュートのいずれかが発生させられてもよい。これにより、入力端ＩＮにおける入力電圧波形は、オーバーシュートによって、オーバーシュートが発生していないときの入力電圧波形（破線で示される波形）に対して立ち上がりの速い（鈍りの少ない）波形に変化する。
また、図１８Ａに示されるように、配線長が長い配線ＳＬに接続する出力端ＯＵＴにおける出力電圧波形には、配線長が短い配線ＳＬに接続する出力端ＯＵＴにおける出力電圧波形と比べて第３の電圧レベルが小さく、発生期間の長いアンダーシュートが発生させられる。なお、配線長が長い配線ＳＬに接続する出力端ＯＵＴにおける出力電圧波形には、配線長が短い配線ＳＬに接続する出力端ＯＵＴにおける出力電圧波形と比べて第３の電圧レベルが小さいアンダーシュート及び第３の電圧レベルの発生期間の長いアンダーシュートのいずれかが発生させられてもよい。これにより、入力端ＩＮにおける入力電圧波形は、アンダーシュートによって、アンダーシュートが発生していないときの入力電圧波形（破線で示される波形）に対して立ち下がりの速い波形に変化する。
図１８Ｂに示されるように、配線長が短い配線ＳＬに接続する出力端ＯＵＴにおける出力電圧波形には、配線長が長い配線ＳＬに接続する出力端ＯＵＴにおける出力電圧波形と比べて第１の電圧レベルが小さく、発生期間の短いオーバーシュートが発生させられる。なお、配線長が短い配線ＳＬに接続する出力端ＯＵＴにおける出力電圧波形には、配線長が長い配線ＳＬに接続する出力端ＯＵＴにおける出力電圧波形と比べて第１の電圧レベルが小さいオーバーシュート及び第１の電圧レベルの発生期間の短いオーバーシュートのいずれかが発生させられてもよい。配線長が短い配線ＳＬに接続する入力端ＩＮにおける入力電圧波形は元々波形の鈍りが少なく立ち上がりが速いため、当該配線ＳＬに接続する出力端ＯＵＴにおける出力電圧波形は図１８Ｂに示されるように、オーバーシュートが発生していないときの入力電圧波形（破線で示される波形）に対しての変化は少なくてもよい。
また、図１８Ｂに示されるように、配線長が短い配線ＳＬに接続する出力端ＯＵＴにおける出力電圧波形には、配線長が長い配線ＳＬに接続する出力端ＯＵＴにおける出力電圧波形と比べて第３の電圧レベルが大きく、発生期間の短いアンダーシュートが発生させられる。なお、配線長が短い配線ＳＬに接続する出力端ＯＵＴにおける出力電圧波形には、配線長が長い配線ＳＬに接続する出力端ＯＵＴにおける出力電圧波形と比べて第３の電圧レベルが大きいオーバーシュート及び第１の電圧レベルの発生期間の短いオーバーシュートのいずれかが発生させられてもよい。配線長が短い配線ＳＬに接続する入力端ＩＮにおける入力電圧波形は元々波形の鈍りが少なく立ち下がりが速いため、当該配線ＳＬに接続する出力端ＯＵＴにおける出力電圧波形は図１８Ｂに示されるように、アンダーシュートが発生していないときの入力電圧波形に対しての変化は少なくてもよい。
このように、電圧制御部４１は、出力電圧波形を変化させることで、入力端ＩＮのそれぞれにおける入力電圧波形を所定の電圧波形に近づける。具体的には、電圧制御部４１は、入力端ＩＮのそれぞれにおける入力電圧波形を所定の電圧波形として、複数の配線ＳＬのうちの配線長が最も短い配線ＳＬｋに接続する入力端ＩＮｋにおける入力電圧波形に近づける。つまり、入力端ＩＮのそれぞれにおける入力電圧波形が全て入力端ＩＮｋにおけるもののように略同じ入力電圧波形になる。言い換えると、入力端ＩＮのそれぞれにおける電圧に基づく値は所定の範囲内の値となる。
以上のように、実施の形態３に係る液晶表示装置は、配線長に応じて出力端ＯＵＴのそれぞれにおける出力電圧波形を変化させることができるため、出力電圧波形に起因して変化する入力電圧波形を所望の波形に近づけることができる。例えば、配線長が長い配線ＳＬに接続する入力端ＩＮほど、当該入力端ＩＮにおける入力電圧波形は、突出量の大きい又は発生期間の長いオーバーシュート及びアンダーシュートが発生した出力電圧波形に起因して鈍りの少ない波形に変化させられ、配線長が短い配線に接続する入力端ＩＮにおける入力電圧波形に近づけられる。これにより、各配線ＳＬの配線長の差によって発生する入力端ＩＮのそれぞれにおける入力電圧波形のばらつきを抑制するように出力電圧波形にオーバーシュート及びアンダーシュートを発生させることができるため、信号生成部２０ｂと表示パネル１０とを接続する各配線ＳＬの配線長の差によって輝度にばらつきが生じることを抑制できる。
また、アンダーシュートが発生させられない場合、配線長が長い配線ＳＬほど入力端ＩＮにおける入力電圧波形は立ち下がりが遅い波形となり、次のフレームにおける入力電圧波形は前のフレームにおける入力電圧波形の影響を受けてしまうことがある。したがって、電圧制御部４１は、信号生成部２０ｂに出力端ＯＵＴから配線長に応じたアンダーシュートを発生させた出力電圧波形を出力させることで、前のフレームの入力電圧波形の次のフレームの入力電圧への影響を抑制できる。
（その他の実施の形態）
以上、本発明の実施の形態に係る液晶表示装置について説明したが、本発明は、この実施の形態に限定されるものではない。
例えば、上記実施の形態１では、電流制御部３１は、入力端ＩＮのそれぞれにおける入力電圧波形を所定の電圧波形として、複数の配線ＳＬのうちの配線長が最も長い配線ＳＬ１（ＳＬｎ）に接続する入力端ＩＮ１（ＩＮｎ）又は配線長が最も短い配線ＳＬｋに接続する入力端ＩＮｋにおける入力電圧波形に近づけたが、これに限らない。例えば、電流制御部３１は、入力端ＩＮのそれぞれにおける入力電圧波形を所定の電圧波形として、複数の配線ＳＬのうちの配線長が最も長い配線ＳＬ１（ＳＬｎ）と最も短い配線ＳＬｋとの中間の長さの配線ＳＬに接続する入力端ＩＮにおける入力電圧波形に近づけてもよい。この場合には、電流制御部３１は、当該中間の長さの配線ＳＬよりも配線長が短い配線ＳＬに接続する出力端ＯＵＴほど電流制御部３１としてドライブ能力を低くする回路が接続され、当該中間の長さの配線ＳＬよりも配線長が長い配線ＳＬに接続する出力端ＯＵＴほど電流制御部３１としてドライブ能力を高くする回路が接続される。これにより、入力端ＩＮのそれぞれにおける入力電圧波形が当該中間の長さの配線ＳＬに接続する入力端ＩＮにおけるもののように略同じ入力電圧波形になる。
また、例えば、上記実施の形態１及び２では、制御部は、信号生成部２０（２０ａ）に内蔵されたが、これに限らない。例えば、制御部は、信号生成部２０（２０ａ）の外部に設けられてもよい。
また、例えば、上記実施の形態２では、切替部３４は、切替部３４自身が有するスイッチＳＷ１及びスイッチＳＷ２をオンする時間を制御したが、これに限らない。例えば、切替部３４は、切替部３４自身が有するスイッチＳＷ１及びスイッチＳＷ２をオンする時間を制御しなくてもよい。この場合、例えば、画像データ出力部１００等が、切替部３４が有するスイッチＳＷ１及びスイッチＳＷ２をオンする時間を制御してもよい。
また、例えば、上記実施の形態３では、電圧制御部４１は、信号生成部２０ｂに出力端ＯＵＴから当該出力端ＯＵＴに接続する配線ＳＬの配線長に応じた出力電圧波形を出力させたが、これに限らない。例えば、電圧制御部４１は、配線長だけでなく連続するフレームの前後の画像データにも応じた出力電圧波形を出力させてもよい。例えば、連続するフレームの前後の画像データが互いに近い階調値を示すデータの場合、連続するフレームの前後において入力電圧波形の変化は少ない。したがって、電圧制御部４１は、オーバーシュート及びアンダーシュートの突出量を小さくし、又は、オーバーシュート及びアンダーシュートの発生期間を短くしてもよい。
また、例えば、上記実施の形態３では、電圧制御部４１は、オーバーシュート及びアンダーシュートを発生させたが、これに限らない。例えば、電圧制御部４１は、少なくともオーバーシュートを発生させればよい。
さらに、上記実施の形態をそれぞれ組み合わせるとしても良い。
本発明は、映像を表示するテレビ、スマートフォン又はタブレット端末等の液晶表示装置に有用である。
１ 液晶表示装置
１０ 表示パネル
２０、２０ａ、２０ｂ 信号生成部（ソースドライバ）
３０、３０ａ、４０ 制御部
３１、３１ａ 電流制御部
３３ａ 第１回路
３３ｂ 第２回路
３４ 切替部
４１ 電圧制御部
４２ 補正部
４３ 調整部
８０ ゲートドライバ
９０ コモンドライバ
１００ 画像データ出力部

Claims (16)

  1. 複数の画素を有する表示パネルと、
    前記複数の画素のそれぞれにデータ信号を供給する信号生成部と、
    前記信号生成部の出力端のそれぞれと前記複数の画素の対応する入力端とを接続する複数の配線と、
    前記出力端における前記データ信号に対応する電圧波形と電流波形との少なくとも一方を変化させることによって、前記入力端のそれぞれにおける電圧に基づく値を所定の範囲内の値とする制御部と、を備える、
    液晶表示装置。
  2. 前記電流波形は、第１の電流レベルと当該第１の電流レベルより小さい第２の電流レベルを含み、
    前記制御部は、前記配線の長さに応じて、前記第１の電流レベルの大きさを変化させる、
    請求項１に記載の液晶表示装置。
  3. 前記複数の画素のそれぞれへの所定階調に対応するデータ信号の供給に基づく、前記複数の配線のうち所定の長さの配線に接続される出力端における第１の電流レベルの大きさは、前記所定の長さよりも短い配線に接続される出力端における第１の電流レベルの大きさよりも大きい値である、
    請求項２に記載の液晶表示装置。
  4. 前記電圧波形は、第１の電圧レベルと当該第１の電圧レベルよりも小さい第２の電圧レベルを含み、
    前記制御部は、前記配線の長さに応じて、前記第１の電圧レベルの発生期間、及び、前記第１の電圧レベルの大きさの少なくとも一方を変化させる、
    請求項１に記載の液晶表示装置。
  5. 前記複数の画素のそれぞれへの所定階調に対応するデータ信号の供給に基づく、前記複数の配線のうち所定の長さの配線に接続される出力端における第１の電圧レベルの大きさは、前記所定の長さよりも短い配線に接続される出力端における第１の電圧レベルの大きさよりも大きい値である、
    請求項４に記載の液晶表示装置。
  6. 前記複数の画素のそれぞれへの所定階調に対応するデータ信号の供給に基づく、前記複数の配線のうち所定の長さの配線に接続される出力端における第１の電圧レベルの発生期間は、前記所定の長さよりも短い配線に接続される出力端における第１の電圧レベルの発生期間よりも長い、
    請求項４又は５に記載の液晶表示装置。
  7. 前記複数の画素のそれぞれへの所定階調に対応するデータ信号の供給に基づく、前記複数の配線に接続される各出力端における前記第１の電圧レベルの大きさは、互いに略同じ値である、
    請求項６に記載の液晶表示装置。
  8. 前記複数の画素のそれぞれへの所定階調に対応するデータ信号の供給に基づく、前記複数の配線に接続される各出力端における前記第１の電圧レベルの発生期間は、互いに略同じである、
    請求項５に記載の液晶表示装置。
  9. 前記電圧波形は、前記第２の電圧レベルよりも小さい第３の電圧レベルを含み、
    前記制御部は、前記配線の長さに応じて、前記第３の電圧レベルの発生期間、及び、前記第３の電圧レベルの大きさの少なくとも一方を変化させる、
    請求項４〜８のいずれか１項に記載の液晶表示装置。
  10. 前記複数の画素のそれぞれへの所定階調に対応するデータ信号の供給に基づく、前記複数の配線のうち所定の長さの配線に接続される出力端における第３の電圧レベルの大きさは、前記所定の長さよりも短い配線に接続される出力端における第３の電圧レベルの大きさよりも小さい値である、
    請求項９に記載の液晶表示装置。
  11. 前記複数の画素のそれぞれへの所定階調に対応するデータ信号の供給に基づく、前記複数の配線のうち所定の長さの配線に接続される出力端における第３の電圧レベルの発生期間は、前記所定の長さよりも短い配線に接続される出力端における第３の電圧レベルの発生期間よりも長い、
    請求項９又は１０に記載の液晶表示装置。
  12. 前記複数の画素のそれぞれへの所定階調に対応するデータ信号の供給に基づく、前記複数の配線に接続される各出力端における前記第３の電圧レベルの大きさは、互いに略同じ値である、
    請求項１１に記載の液晶表示装置。
  13. 前記複数の画素のそれぞれへの所定階調に対応するデータ信号の供給に基づく、前記複数の配線に接続される各出力端における前記第３の電圧レベルの発生期間は、互いに略同じである、
    請求項１０に記載の液晶表示装置。
  14. 前記入力端のそれぞれにおける電圧に基づく値は、前記複数の画素のそれぞれへの所定階調に対応するデータ信号の供給に基づく、前記表示パネルにおける２つの任意の領域の色度座標値の差である、
    請求項１〜１３のいずれか１項に記載の液晶表示装置。
  15. 前記色度座標値は、ｘ座標値及びｙ座標値を有し、
    前記制御部は、前記２つの任意の領域の前記ｘ座標値の差及びｙ座標値の差の少なくとも一方を所定の範囲内の値として０以上０．０３以下の値とする、
    請求項１４に記載の液晶表示装置。
  16. 前記色度座標値は、ｘ座標値及びｙ座標値を有し、
    前記制御部は、前記２つの任意の領域の前記ｘ座標値の差及びｙ座標値の差の少なくとも一方を所定の範囲内の値として０以上０．０２以下の値とする、
    請求項１４に記載の液晶表示装置。
JP2016145544A 2016-07-25 2016-07-25 液晶表示装置 Expired - Fee Related JP6840948B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2016145544A JP6840948B2 (ja) 2016-07-25 2016-07-25 液晶表示装置
US15/653,416 US10411040B2 (en) 2016-07-25 2017-07-18 Liquid crystal display device
EP17182271.1A EP3276606A1 (en) 2016-07-25 2017-07-20 Liquid crystal display device
EP19150798.7A EP3493197A1 (en) 2016-07-25 2017-07-20 Liquid crystal display device
CN201811595333.8A CN110033740A (zh) 2016-07-25 2017-07-25 液晶显示装置
CN201710612947.1A CN107657926A (zh) 2016-07-25 2017-07-25 液晶显示装置
US16/239,960 US10411043B2 (en) 2016-07-25 2019-01-04 Liquid crystal display device
US16/557,247 US10608023B2 (en) 2016-07-25 2019-08-30 Liquid crystal display device
US16/791,254 US11088179B2 (en) 2016-07-25 2020-02-14 Liquid crystal display device
US17/392,438 US11581341B2 (en) 2016-07-25 2021-08-03 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016145544A JP6840948B2 (ja) 2016-07-25 2016-07-25 液晶表示装置

Publications (2)

Publication Number Publication Date
JP2018017770A true JP2018017770A (ja) 2018-02-01
JP6840948B2 JP6840948B2 (ja) 2021-03-10

Family

ID=59383457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016145544A Expired - Fee Related JP6840948B2 (ja) 2016-07-25 2016-07-25 液晶表示装置

Country Status (4)

Country Link
US (5) US10411040B2 (ja)
EP (2) EP3493197A1 (ja)
JP (1) JP6840948B2 (ja)
CN (2) CN107657926A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6840948B2 (ja) * 2016-07-25 2021-03-10 船井電機株式会社 液晶表示装置
US11164509B2 (en) * 2018-04-19 2021-11-02 Innolux Corporation Electronic apparatus
US10909905B2 (en) * 2019-04-02 2021-02-02 Google Llc Display with switching configurable for power consumption and speed
CN113450735A (zh) * 2021-06-23 2021-09-28 Tcl华星光电技术有限公司 显示装置及其驱动方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62257131A (ja) * 1986-04-30 1987-11-09 Toppan Printing Co Ltd 液晶素子の駆動方法
KR20080024863A (ko) * 2006-09-15 2008-03-19 삼성전자주식회사 액정 표시 장치 및 그 구동 회로
CN101452676A (zh) * 2007-11-28 2009-06-10 瀚宇彩晶股份有限公司 像素驱动方法
JP2009198970A (ja) * 2008-02-25 2009-09-03 Oki Semiconductor Co Ltd 液晶表示パネルの駆動装置
JP2011197168A (ja) * 2010-03-18 2011-10-06 Sharp Corp 表示装置及び表示方法
US20120081410A1 (en) * 2010-09-30 2012-04-05 Yeo Dong-Hyun Method of driving display panel and display apparatus for performing the same
JP2012252216A (ja) * 2011-06-03 2012-12-20 Renesas Electronics Corp パネル表示装置のデータドライバ
JP2015004911A (ja) * 2013-06-24 2015-01-08 セイコーエプソン株式会社 電気光学パネル及び電子機器
JP2015169690A (ja) * 2014-03-05 2015-09-28 ラピスセミコンダクタ株式会社 表示デバイスの駆動装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0644523B1 (en) 1993-08-30 1999-01-13 Sharp Kabushiki Kaisha Data signal line structure in an active matrix liquid crystal display
TW502237B (en) 2001-05-31 2002-09-11 Ind Tech Res Inst Method to control V-T characteristic of LCD
US8823606B2 (en) 2001-09-07 2014-09-02 Panasonic Corporation EL display panel, its driving method, and EL display apparatus
KR100934974B1 (ko) * 2003-03-24 2010-01-06 삼성전자주식회사 소스 구동회로 및 이를 이용한 액정 표시 장치
KR100683403B1 (ko) 2005-05-31 2007-02-15 엘지.필립스 엘시디 주식회사 유기전계발광소자 및 그 제조 방법
WO2008062575A1 (en) * 2006-11-21 2008-05-29 Sharp Kabushiki Kaisha Active matrix substrate, display panel, and display
TWI360092B (en) * 2007-01-15 2012-03-11 Au Optronics Corp Display panel and data line rescue device and meth
JP2012150269A (ja) * 2011-01-19 2012-08-09 Kyocera Corp 電子機器及び色度調整方法
US20120235968A1 (en) * 2011-03-15 2012-09-20 Qualcomm Mems Technologies, Inc. Method and apparatus for line time reduction
JP2014211616A (ja) 2013-04-03 2014-11-13 ソニー株式会社 データドライバおよび表示装置
JP2015045726A (ja) * 2013-08-28 2015-03-12 シナプティクス・ディスプレイ・デバイス株式会社 表示駆動装置及び表示装置
TWI519879B (zh) * 2013-11-08 2016-02-01 群創光電股份有限公司 顯示面板及包含該顯示面板的顯示裝置
KR102058856B1 (ko) * 2013-12-31 2019-12-24 엘지디스플레이 주식회사 액정표시장치
KR102322005B1 (ko) * 2015-04-20 2021-11-05 삼성디스플레이 주식회사 데이터 구동 장치 및 이를 포함하는 표시 장치
CN104835472B (zh) * 2015-05-28 2018-01-02 合肥京东方光电科技有限公司 用于驱动显示面板的驱动芯片、显示装置及驱动控制方法
KR102485563B1 (ko) * 2016-02-02 2023-01-09 삼성디스플레이 주식회사 표시 패널 구동 장치, 이를 이용한 표시 패널 구동 방법 및 이를 포함하는 표시 장치
CN105810174A (zh) * 2016-06-01 2016-07-27 京东方科技集团股份有限公司 源极驱动芯片、显示装置及其驱动方法
JP6840948B2 (ja) * 2016-07-25 2021-03-10 船井電機株式会社 液晶表示装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62257131A (ja) * 1986-04-30 1987-11-09 Toppan Printing Co Ltd 液晶素子の駆動方法
KR20080024863A (ko) * 2006-09-15 2008-03-19 삼성전자주식회사 액정 표시 장치 및 그 구동 회로
CN101452676A (zh) * 2007-11-28 2009-06-10 瀚宇彩晶股份有限公司 像素驱动方法
JP2009198970A (ja) * 2008-02-25 2009-09-03 Oki Semiconductor Co Ltd 液晶表示パネルの駆動装置
JP2011197168A (ja) * 2010-03-18 2011-10-06 Sharp Corp 表示装置及び表示方法
US20120081410A1 (en) * 2010-09-30 2012-04-05 Yeo Dong-Hyun Method of driving display panel and display apparatus for performing the same
JP2012252216A (ja) * 2011-06-03 2012-12-20 Renesas Electronics Corp パネル表示装置のデータドライバ
JP2015004911A (ja) * 2013-06-24 2015-01-08 セイコーエプソン株式会社 電気光学パネル及び電子機器
JP2015169690A (ja) * 2014-03-05 2015-09-28 ラピスセミコンダクタ株式会社 表示デバイスの駆動装置

Also Published As

Publication number Publication date
CN107657926A (zh) 2018-02-02
US10608023B2 (en) 2020-03-31
US20180026052A1 (en) 2018-01-25
US10411043B2 (en) 2019-09-10
CN110033740A (zh) 2019-07-19
US20190139991A1 (en) 2019-05-09
US10411040B2 (en) 2019-09-10
US20200185419A1 (en) 2020-06-11
US20210366939A1 (en) 2021-11-25
US11088179B2 (en) 2021-08-10
US20190386029A1 (en) 2019-12-19
EP3276606A1 (en) 2018-01-31
JP6840948B2 (ja) 2021-03-10
EP3493197A1 (en) 2019-06-05
US11581341B2 (en) 2023-02-14

Similar Documents

Publication Publication Date Title
US8878829B2 (en) Liquid crystal display and common electrode drive circuit thereof
CN109147688B (zh) 显示面板数据电压的控制方法、显示面板及显示设备
US8269705B2 (en) Liquid crystal display and driving method thereof
KR101894720B1 (ko) 투명 디스플레이 장치
US11581341B2 (en) Liquid crystal display device
KR102371896B1 (ko) 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
US20090219242A1 (en) Liquid crystal display device, liquid crystal panel controller, and timing controller
CN106531110A (zh) 驱动电路、驱动方法和显示装置
KR102485558B1 (ko) 타이밍 컨트롤러, 이를 포함하는 표시 장치 및 이 표시 장치의 구동 방법
US20180374441A1 (en) Array substrate, liquid crystal display and display device
US10510312B2 (en) Gate driver, display apparatus including the same and method of driving display panel using the same
KR20120056110A (ko) 액정 표시 장치 및 그 반전 구동 방법
KR20170080851A (ko) 표시 장치 및 이의 구동 방법
US7764265B2 (en) Driving apparatus for display device and display device including the same and method of driving the same
CN103366654B (zh) 感测电路与感测并补偿晶体管的临界电压偏移的方法
KR102498281B1 (ko) 표시 장치 및 이의 구동 방법
US20160335966A1 (en) Liquid crystal display device
CN100466054C (zh) 电光装置
US10147384B2 (en) Boosting voltage generator and a display apparatus including the same
JP2007206279A (ja) 液晶表示装置
CN113450735A (zh) 显示装置及其驱动方法
KR20160058361A (ko) 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
WO2015128904A1 (ja) 表示装置及びその製造方法
US9360723B2 (en) Drive circuit for liquid crystal display device, and liquid crystal display device
KR20060077726A (ko) 표시 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190604

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210201

R150 Certificate of patent or registration of utility model

Ref document number: 6840948

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees