[go: up one dir, main page]

JP2018014464A - Positioning jig and semiconductor device manufacturing method - Google Patents

Positioning jig and semiconductor device manufacturing method Download PDF

Info

Publication number
JP2018014464A
JP2018014464A JP2016144710A JP2016144710A JP2018014464A JP 2018014464 A JP2018014464 A JP 2018014464A JP 2016144710 A JP2016144710 A JP 2016144710A JP 2016144710 A JP2016144710 A JP 2016144710A JP 2018014464 A JP2018014464 A JP 2018014464A
Authority
JP
Japan
Prior art keywords
positioning jig
base plate
solder
plate
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016144710A
Other languages
Japanese (ja)
Other versions
JP6547701B2 (en
Inventor
吉田 健治
Kenji Yoshida
健治 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2016144710A priority Critical patent/JP6547701B2/en
Publication of JP2018014464A publication Critical patent/JP2018014464A/en
Application granted granted Critical
Publication of JP6547701B2 publication Critical patent/JP6547701B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10W90/734

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】本発明は、はんだの周囲を減圧することによりはんだが拡散しベース板の意図しない場所に付着することを防止できる位置決め治具と半導体装置の製造方法を提供することを目的とする。【解決手段】本願の発明に係る位置決め治具は、中央に貫通孔を有する板状の形状を有し、下面に溝が設けられた板状部と、該板状部を取り囲み、該板状部よりも下方に突出した突出部と、を備えたことで、拡散したはんだを該溝に収容することができ、はんだが該ベース板の意図しない場所に付着することを防止するものである。【選択図】図3An object of the present invention is to provide a positioning jig and a method of manufacturing a semiconductor device, which can prevent the solder from diffusing and adhering to an unintended place on a base plate by reducing the pressure around the solder. A positioning jig according to the present invention has a plate-like shape having a through hole in the center, a plate-like portion having a groove on the lower surface, and the plate-like portion surrounding the plate-like portion. By providing the projecting portion projecting below the portion, the diffused solder can be accommodated in the groove, and the solder is prevented from adhering to an unintended place of the base plate. [Selection diagram] Fig. 3

Description

本発明は、半導体装置の製造に用いる位置決め治具と、その位置決め治具を用いた半導体装置の製造方法に関する。   The present invention relates to a positioning jig used for manufacturing a semiconductor device and a method for manufacturing a semiconductor device using the positioning jig.

特許文献1には、金属製の冷却器と絶縁基板が超高温接合層によって固定されたことが開示されている。この冷却器には溝枠体が形成され、超高温接合層の形成時における濡れ拡がりを抑制する形状とされている。   Patent Document 1 discloses that a metal cooler and an insulating substrate are fixed by an ultra-high temperature bonding layer. The cooler is formed with a groove frame and has a shape that suppresses wetting and spreading during formation of the ultra-high temperature bonding layer.

特開2015−072957号公報Japanese Patent Laying-Open No. 2015-072957

絶縁基板をベース板の予め定められた場所に設置するために、貫通孔が形成された位置決め治具をベース板にのせて当該貫通孔から露出したベース板の上に絶縁基板を設置することがある。絶縁基板をベース板の上にのせた後、絶縁基板とベース板の間に設けられたはんだを溶融させて絶縁基板をベース板に固定する。はんだ溶融中にはんだ内のボイドを除去することを目的にはんだの周辺を減圧状態にする。そのとき、ボイドと一緒に抜けたはんだがベース板と位置決め治具との間を流れて、ベース板のレジストコートが形成されていない部分にまで達しベース板に付着してしまうことがあった。ベース板に付着したはんだは外観不良の原因となる。   In order to install the insulating substrate at a predetermined location on the base plate, the insulating substrate may be installed on the base plate exposed from the through hole by placing a positioning jig on which the through hole is formed on the base plate. is there. After the insulating substrate is placed on the base plate, the solder provided between the insulating substrate and the base plate is melted to fix the insulating substrate to the base plate. The pressure around the solder is reduced for the purpose of removing voids in the solder during melting. At that time, the solder that has come off together with the void flows between the base plate and the positioning jig, and reaches the portion of the base plate where the resist coat is not formed, and may adhere to the base plate. Solder adhering to the base plate causes poor appearance.

本発明は、上述のような課題を解決するためになされたもので、はんだがベース板に付着することを防止できる位置決め治具と半導体装置の製造方法を提供することを目的とする。   The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a positioning jig and a semiconductor device manufacturing method that can prevent solder from adhering to a base plate.

本願の発明に係る位置決め治具は、中央に貫通孔を有する板状の形状を有し、下面に溝が設けられた板状部と、該板状部を取り囲み、該板状部よりも下方に突出した突出部と、を備えたことを特徴とする。   The positioning jig according to the invention of the present application has a plate-like shape having a through-hole in the center, a plate-like portion having a groove on the lower surface, and surrounds the plate-like portion, and is below the plate-like portion. And a projecting portion that projects into the surface.

本願の発明に係る半導体装置の製造方法は、ベース板に、中央に貫通孔を有する位置決め治具をのせる第1搭載工程と、該貫通孔によって露出した該ベース板の上面に、半導体素子が取り付けられた絶縁基板をのせる第2搭載工程と、該ベース板と該絶縁基板の間に設けたはんだを溶融させて該ベース板に該絶縁基板を固定し、該はんだが溶融している際に該はんだの周囲を減圧する固定工程と、該位置決め治具の下面には、固定工程にて該はんだの周囲を減圧することにより該ベース板と該位置決め治具の間を拡散するはんだをトラップする溝が設けられたことを特徴とする。   In the method of manufacturing a semiconductor device according to the invention of the present application, a first mounting step of placing a positioning jig having a through hole in the center on a base plate, and a semiconductor element on the upper surface of the base plate exposed by the through hole A second mounting step of placing the attached insulating substrate, and melting the solder provided between the base plate and the insulating substrate to fix the insulating substrate to the base plate, and the solder is molten A fixing step of decompressing the periphery of the solder and a lower surface of the positioning jig trapping the solder that diffuses between the base plate and the positioning jig by depressurizing the periphery of the solder in the fixing step A groove is provided.

本発明によれば、位置決め治具に溝を設けてその溝にはんだを収容するので、はんだがベース板に付着することを防止できる。   According to the present invention, since the positioning jig is provided with a groove and the solder is accommodated in the groove, the solder can be prevented from adhering to the base plate.

半導体装置の平面図である。It is a top view of a semiconductor device. 実施の形態1に係るベース板と位置決め治具の断面図である。3 is a cross-sectional view of a base plate and a positioning jig according to Embodiment 1. FIG. 絶縁基板等の断面図である。It is sectional drawing, such as an insulated substrate. 第2搭載工程後の位置決め治具等の平面図である。It is a top view of the positioning jig etc. after a 2nd mounting process. 固定工程後の位置決め治具等の断面図である。It is sectional drawing, such as a positioning jig after a fixing process. 第1比較例に係る位置決め治具等の断面図である。It is sectional drawing of the positioning jig etc. which concern on a 1st comparative example. 実施の形態2に係る位置決め治具等の断面図である。FIG. 6 is a cross-sectional view of a positioning jig and the like according to a second embodiment. 位置決め治具等の平面図である。It is a top view, such as a positioning jig. 図7の第2下面とその周辺の拡大図である。FIG. 8 is an enlarged view of the second lower surface of FIG. 7 and its surroundings. 第2比較例に係る位置決め治具等の断面図である。It is sectional drawing of the positioning jig etc. which concern on a 2nd comparative example. 図10の板状部とその周辺の拡大図である。It is an enlarged view of the plate-shaped part of FIG. 10, and its periphery.

本発明の実施の形態に係る位置決め治具と半導体装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。   A positioning jig and a method for manufacturing a semiconductor device according to an embodiment of the present invention will be described with reference to the drawings. The same or corresponding components are denoted by the same reference numerals, and repeated description may be omitted.

実施の形態1.
図1は、実施の形態1に係る半導体装置の製造方法で製造された半導体装置の平面図である。この半導体装置はベース板1を備えている。ベース板1の上面には絶縁基板2がはんだ付けされている。絶縁基板2の上面にはIGBT(Insulated Gate Bipolar Transistor)チップ3とFwDi(Free-wheeling Diode)チップ4がはんだ付けされている。IGBTチップ3とFwDiチップ4をまとめて半導体素子と称することがある。ベース板1の上にはレジストコート5が形成されている。レジストコート5は絶縁基板2を囲んでいる。レジストコート5ははんだ付けしない部分に形成するソルダレジストである。レジストコート5の上面並びに、ベース板1の側面及びその近傍にははんだが付着していない。図1の半導体装置に適宜ワイヤボンディングが施されてパワーモジュールができる。
Embodiment 1 FIG.
1 is a plan view of a semiconductor device manufactured by the method of manufacturing a semiconductor device according to the first embodiment. This semiconductor device includes a base plate 1. An insulating substrate 2 is soldered to the upper surface of the base plate 1. An IGBT (Insulated Gate Bipolar Transistor) chip 3 and an FwDi (Free-wheeling Diode) chip 4 are soldered to the upper surface of the insulating substrate 2. The IGBT chip 3 and the FwDi chip 4 may be collectively referred to as a semiconductor element. A resist coat 5 is formed on the base plate 1. The resist coat 5 surrounds the insulating substrate 2. The resist coat 5 is a solder resist formed on a portion not to be soldered. No solder adheres to the upper surface of the resist coat 5 and the side surface of the base plate 1 and the vicinity thereof. Wire bonding is appropriately performed on the semiconductor device of FIG. 1 to obtain a power module.

(第1搭載工程)
本発明の実施の形態1に係る半導体装置の製造方法について説明する。図2は、ベース板1に位置決め治具6をのせたことを示す図である。位置決め治具6の中央には貫通孔6aが形成されている。貫通孔6aによってベース板1の上面が外部に露出している。位置決め治具6は中央に貫通孔6aを有する板状の形状を有している。
(First mounting process)
A method for manufacturing a semiconductor device according to the first embodiment of the present invention will be described. FIG. 2 is a diagram showing that the positioning jig 6 is placed on the base plate 1. A through hole 6 a is formed in the center of the positioning jig 6. The upper surface of the base plate 1 is exposed to the outside by the through hole 6a. The positioning jig 6 has a plate shape having a through hole 6a in the center.

位置決め治具6は、板状部6Aと、板状部6Aにつながる突出部6Bを有している。板状部6Aの下面には溝6bが設けられている。溝6bは貫通孔6aを囲むように環状に設けることが好ましい。突出部6Bは板状部6Aよりも下方に突出した部分である。突出部6Bは平面視で板状部6Aを取り囲んでいる。第1搭載工程では、この突出部6Bによってベース板1に対する位置決め治具6の位置を決めることができる。このように、ベース板1に位置決め治具6をのせる工程を第1搭載工程という。   The positioning jig 6 has a plate-like portion 6A and a protruding portion 6B connected to the plate-like portion 6A. A groove 6b is provided on the lower surface of the plate-like portion 6A. The groove 6b is preferably provided in an annular shape so as to surround the through hole 6a. The protruding part 6B is a part protruding downward from the plate-like part 6A. The protruding portion 6B surrounds the plate-like portion 6A in plan view. In the first mounting step, the position of the positioning jig 6 with respect to the base plate 1 can be determined by the protrusion 6B. Thus, the process of placing the positioning jig 6 on the base plate 1 is referred to as a first mounting process.

(第2搭載工程)
次いで、第2搭載工程に処理を進める。第2搭載工程では、絶縁基板2をベース板1の上にのせる。図3は、絶縁基板2をベース板1にのせたことを示す図である。絶縁基板2は、セラミック基板2aと、セラミック基板2aの上面に形成された金属パターン2bと、セラミック基板2aの下面に形成された金属パターン2cを有している。金属パターン2bの上にはんだS1を介してIGBTチップ3とFwDiチップ4が設けられている。金属パターン2cの下にははんだS2を介してベース板1がある。第2搭載工程では、IGBTチップ3とFwDiチップ4が取り付けられた絶縁基板2を、位置決め治具6の貫通孔6aによって露出したベース板1の上面にのせる。
(Second mounting process)
Next, the process proceeds to the second mounting process. In the second mounting step, the insulating substrate 2 is placed on the base plate 1. FIG. 3 is a diagram showing that the insulating substrate 2 is placed on the base plate 1. The insulating substrate 2 has a ceramic substrate 2a, a metal pattern 2b formed on the upper surface of the ceramic substrate 2a, and a metal pattern 2c formed on the lower surface of the ceramic substrate 2a. The IGBT chip 3 and the FwDi chip 4 are provided on the metal pattern 2b via the solder S1. Below the metal pattern 2c is the base plate 1 via the solder S2. In the second mounting step, the insulating substrate 2 to which the IGBT chip 3 and the FwDi chip 4 are attached is placed on the upper surface of the base plate 1 exposed by the through hole 6a of the positioning jig 6.

図4は、第2搭載工程後の位置決め治具6等の平面図である。位置決め治具6については輪郭だけを描き、位置決め治具6の下方の構成を破線で描いた。位置決め治具の溝6bは平面視で環状に形成されている。   FIG. 4 is a plan view of the positioning jig 6 and the like after the second mounting step. Only the outline of the positioning jig 6 is drawn, and the configuration below the positioning jig 6 is drawn with a broken line. The groove 6b of the positioning jig is formed in an annular shape in plan view.

(固定工程)
次いで、固定工程に処理を進める。図5は、固定工程後の位置決め治具6等の断面図である。固定工程では、ベース板1と絶縁基板2の間に設けたはんだS2、及び半導体素子と絶縁基板2の間に設けたはんだS1を溶融させる。これにより、ベース板1に絶縁基板2を固定するとともに、絶縁基板2に半導体素子を固定する。この工程を固定工程という。
(Fixing process)
Next, the process proceeds to the fixing step. FIG. 5 is a cross-sectional view of the positioning jig 6 and the like after the fixing process. In the fixing step, the solder S2 provided between the base plate 1 and the insulating substrate 2 and the solder S1 provided between the semiconductor element and the insulating substrate 2 are melted. Thereby, the insulating substrate 2 is fixed to the base plate 1 and the semiconductor element is fixed to the insulating substrate 2. This process is called a fixing process.

固定工程においては、はんだS1、S2が溶融している際にはんだS1、S2の周囲を減圧する。具体的には、位置決め治具6を収容する処理空間を真空引きすることで、はんだS1、S2の周囲の圧力を大気圧より低くする。減圧は、はんだS1、S2が溶融してから凝固するまで継続することが好ましい。減圧により、はんだS1、S2内部の気泡を取り除くことではんだS1、S2のボイドを低減することができる。   In the fixing step, when the solders S1 and S2 are melted, the pressure around the solders S1 and S2 is reduced. Specifically, the processing space that houses the positioning jig 6 is evacuated to lower the pressure around the solders S1 and S2 below atmospheric pressure. The decompression is preferably continued until the solders S1 and S2 are melted and then solidified. The voids in the solders S1 and S2 can be reduced by removing bubbles inside the solders S1 and S2 by reducing the pressure.

固定工程にてはんだS1、S2の周囲を減圧することにより、はんだがベース板1と位置決め治具6の間を拡散することがある。拡散するはんだは位置決め治具6の下面に形成された溝6bによってトラップされる。図5には溝6bに収容されたはんだ7が示されている。   By reducing the pressure around the solders S <b> 1 and S <b> 2 in the fixing process, the solder may diffuse between the base plate 1 and the positioning jig 6. The diffused solder is trapped by a groove 6 b formed on the lower surface of the positioning jig 6. FIG. 5 shows the solder 7 accommodated in the groove 6b.

図6は、第1比較例に係る位置決め治具等を示す図である。この第1比較例の位置決め治具には溝は形成されていない。そのため、位置決め治具の下面が平坦になっている。この場合、ベース板1と位置決め治具6の間をはんだが流れ、ベース板1の側面付近のレジストコートが無い部分にはんだ7が付着する。このはんだ7は外観不良として検出される。   FIG. 6 is a view showing a positioning jig and the like according to the first comparative example. No groove is formed in the positioning jig of the first comparative example. Therefore, the lower surface of the positioning jig is flat. In this case, the solder flows between the base plate 1 and the positioning jig 6, and the solder 7 adheres to a portion where the resist coating near the side surface of the base plate 1 is not present. This solder 7 is detected as an appearance defect.

これに対し、本発明の実施の形態1に係る位置決め治具では、図5に示すように、板状部6Aの下面に溝6bを形成した。そのため、固定工程においてベース板1と位置決め治具6の間を拡散するはんだを溝6bに収めることができる。この溝6bを平面視で絶縁基板2を囲むように環状に形成することで、はんだがベース板1の側面又はその近傍まで拡散することを防止できる。溝6bは、必ずしも環状に設ける必要はなく、任意の形状とすることができる。   On the other hand, in the positioning jig according to Embodiment 1 of the present invention, as shown in FIG. 5, the groove 6b is formed on the lower surface of the plate-like portion 6A. Therefore, the solder that diffuses between the base plate 1 and the positioning jig 6 in the fixing step can be stored in the groove 6b. By forming the groove 6b in an annular shape so as to surround the insulating substrate 2 in plan view, it is possible to prevent the solder from diffusing to the side surface of the base plate 1 or the vicinity thereof. The groove 6b is not necessarily provided in an annular shape, and can have an arbitrary shape.

本発明の実施の形態1に係る位置決め治具6と、半導体装置の製造方法はその特徴を失わない範囲において様々な変形をなし得る。例えば、IGBTチップ3とFwDiチップ4は他の半導体素子に置き換えてもよい。また、溝6bの形状を任意の形状に変更することができる。これらの変形は以下の実施の形態係る位置決め治具と半導体装置の製造方法にも適宜応用できる。なお、以下の実施の形態に係る位置決め治具と半導体装置の製造方法は、実施の形態1との共通点が多いので実施の形態1との相違点を中心に説明する。   The positioning jig 6 and the semiconductor device manufacturing method according to the first embodiment of the present invention can be modified in various ways within a range not losing its characteristics. For example, the IGBT chip 3 and the FwDi chip 4 may be replaced with other semiconductor elements. Further, the shape of the groove 6b can be changed to an arbitrary shape. These modifications can be appropriately applied to a positioning jig and a semiconductor device manufacturing method according to the following embodiments. Since the positioning jig and the semiconductor device manufacturing method according to the following embodiment have much in common with the first embodiment, differences from the first embodiment will be mainly described.

実施の形態2.
図7は、実施の形態2に係る位置決め治具等を示す図である。板状部6Aの下面は、溝6bが形成された第1下面6Cと、第1下面6Cより高い位置にある第2下面6Dと、を有している。第2下面6Dは、例えば、板状部6Aの下面にザグリ加工を施すことで形成する。図8は、位置決め治具6等の平面図である。第2下面6Dは平面視で第1下面6Cを囲んでいる。図8のVII−VII線における断面図が図7である。
Embodiment 2. FIG.
FIG. 7 is a diagram illustrating a positioning jig and the like according to the second embodiment. The lower surface of the plate-like portion 6A has a first lower surface 6C in which a groove 6b is formed, and a second lower surface 6D located higher than the first lower surface 6C. The second lower surface 6D is formed, for example, by applying a counterbore process to the lower surface of the plate-like portion 6A. FIG. 8 is a plan view of the positioning jig 6 and the like. The second lower surface 6D surrounds the first lower surface 6C in plan view. FIG. 7 is a sectional view taken along line VII-VII in FIG.

図7の説明に戻る。ベース板1には反り加工が施されている。そのため、ベース板1は下に凸に反り端部で最も高さが高くなっている。これにより、ベース板1の下面をヒートシンクに密着させてパワーモジュールの放熱性を確保することができる。   Returning to the description of FIG. The base plate 1 is warped. Therefore, the base plate 1 is convex downward and has the highest height at the end. As a result, the lower surface of the base plate 1 can be brought into close contact with the heat sink to ensure heat dissipation of the power module.

図9は、図7の第2下面6Dとその周辺の拡大図である。第1搭載工程を終えると、図9に示されるように、ベース板1の端部は第2下面6Dの直下に位置する。ベース板1の端部と第2下面6Dの間に空間9がある。この空間9を確保することでベース板1の端部と位置決め治具6の接触を防止する。空間9を確保することで、第1下面6Cとベース板1を接触または非常に近接させることができる。したがって、溝6bではんだ7をトラップすることができる。   FIG. 9 is an enlarged view of the second lower surface 6D of FIG. 7 and its surroundings. When the first mounting step is finished, as shown in FIG. 9, the end portion of the base plate 1 is located immediately below the second lower surface 6D. There is a space 9 between the end of the base plate 1 and the second lower surface 6D. By securing this space 9, contact between the end of the base plate 1 and the positioning jig 6 is prevented. By securing the space 9, the first lower surface 6C and the base plate 1 can be brought into contact or very close to each other. Therefore, the solder 7 can be trapped in the groove 6b.

図10は、第2比較例に係る位置決め治具等を示す図である。第2比較例では、板状部6Aの下面が平坦であり、前述した第2下面はない。そのため、反り加工されたベース板1の端部が位置決め治具6に接触して、ベース板1に対して位置決め治具6が浮く。これにより、位置決め治具6と、ベース板1のうち端部よりも中央に近い部分との間に大きな隙間が生じ、溝6bではんだをトラップできなくなってしまう。   FIG. 10 is a view showing a positioning jig and the like according to the second comparative example. In the second comparative example, the lower surface of the plate-like portion 6A is flat, and there is no second lower surface described above. Therefore, the end of the warped base plate 1 comes into contact with the positioning jig 6, and the positioning jig 6 floats with respect to the base plate 1. As a result, a large gap is generated between the positioning jig 6 and a portion of the base plate 1 that is closer to the center than the end portion, and the solder cannot be trapped in the groove 6b.

図11は、図10の板状部6Aとその周辺の拡大図である。図11には、位置決め治具6と、ベース板1のうち端部よりも中央に近い部分との間に大きな隙間があくことで、溝6bではんだをトラップできなかったことが示されている。第2比較例の場合、はんだ7がベース板1の側面まで流れてしまうおそれがある。   FIG. 11 is an enlarged view of the plate-like portion 6A of FIG. 10 and its periphery. FIG. 11 shows that the solder could not be trapped in the groove 6b due to a large gap between the positioning jig 6 and the portion of the base plate 1 closer to the center than the end. . In the case of the second comparative example, the solder 7 may flow to the side surface of the base plate 1.

本発明の実施の形態2に係る位置決め治具は、第1下面6Cよりも高く形成された第2下面6Dを有することで、反ったベース板1と絶縁基板2を接合する際にはんだを溝6bで捕獲できるようにしたものである。本発明の実施の形態2に係る位置決め治具と、半導体装置の製造方法は、この特徴を失わない範囲で様々な変形をなし得る。   The positioning jig according to the second embodiment of the present invention has a second lower surface 6D formed higher than the first lower surface 6C, so that the solder is grooved when the warped base plate 1 and the insulating substrate 2 are joined. It can be captured in 6b. The positioning jig and the semiconductor device manufacturing method according to the second embodiment of the present invention can be variously modified without losing this characteristic.

1 ベース板、 2 絶縁基板、 6 位置決め治具、 6A 板状部、 6B 突出部、 6a 貫通孔、 6b 溝、 6C 第1下面、 6D 第2下面   DESCRIPTION OF SYMBOLS 1 Base board, 2 Insulation board | substrate, 6 Positioning jig, 6A Plate-shaped part, 6B Protrusion part, 6a Through-hole, 6b Groove, 6C 1st lower surface, 6D 2nd lower surface

Claims (6)

中央に貫通孔を有する板状の形状を有し、下面に溝が設けられた板状部と、
前記板状部を取り囲み、前記板状部よりも下方に突出した突出部と、を備えたことを特徴とする位置決め治具。
A plate-like portion having a plate-like shape having a through hole in the center, and a groove provided on the lower surface;
A positioning jig comprising: a protruding portion surrounding the plate-like portion and protruding downward from the plate-like portion.
前記板状部の下面は、
前記溝が形成された第1下面と、
平面視で前記第1下面を囲み、前記第1下面より高い位置にある第2下面と、を有し、
前記溝は前記第1下面に形成されたことを特徴とする請求項1に記載の位置決め治具。
The lower surface of the plate-like part is
A first lower surface on which the groove is formed;
A second lower surface that surrounds the first lower surface in a plan view and is higher than the first lower surface;
The positioning jig according to claim 1, wherein the groove is formed in the first lower surface.
前記溝は、平面視で環状に設けられたことを特徴とする請求項1又は2に記載の位置決め治具。   The positioning jig according to claim 1, wherein the groove is provided in an annular shape in plan view. ベース板に、中央に貫通孔を有する位置決め治具をのせる第1搭載工程と、
前記貫通孔によって露出した前記ベース板の上面に、半導体素子が取り付けられた絶縁基板をのせる第2搭載工程と、
前記ベース板と前記絶縁基板の間に設けたはんだを溶融させて前記ベース板に前記絶縁基板を固定し、前記はんだが溶融している際に前記はんだの周囲を減圧する固定工程と、
前記位置決め治具の下面には、前記固定工程にて前記はんだの周囲を減圧することにより前記ベース板と前記位置決め治具の間を拡散するはんだをトラップする溝が設けられたことを特徴とする半導体装置の製造方法。
A first mounting step of placing a positioning jig having a through hole in the center on the base plate;
A second mounting step of placing an insulating substrate on which a semiconductor element is mounted on the upper surface of the base plate exposed by the through hole;
A fixing step of melting the solder provided between the base plate and the insulating substrate to fix the insulating substrate to the base plate, and depressurizing the periphery of the solder when the solder is melted;
The lower surface of the positioning jig is provided with a groove for trapping solder that diffuses between the base plate and the positioning jig by reducing the pressure around the solder in the fixing step. A method for manufacturing a semiconductor device.
前記ベース板は下に凸に反ることで、端部で最も高さが高くなっており、
前記位置決め治具の下面は、前記溝が形成された第1下面と、平面視で前記第1下面を囲み前記第1下面より高い位置にある第2下面と、を有し、
前記第1搭載工程を終えると、前記ベース板の端部は前記第2下面の直下にあり、前記ベース板の端部と前記第2下面の間に空間があることを特徴とする請求項4に記載の半導体装置の製造方法。
The base plate is warped downward and has the highest height at the end,
The lower surface of the positioning jig has a first lower surface in which the groove is formed, and a second lower surface that surrounds the first lower surface and is higher than the first lower surface in plan view,
5. The end of the base plate is located immediately below the second lower surface after the first mounting step, and a space is provided between the end of the base plate and the second lower surface. The manufacturing method of the semiconductor device as described in 2. above.
前記溝は、平面視で環状に設けられたことを特徴とする請求項4又は5に記載の半導体装置の製造方法。   6. The method of manufacturing a semiconductor device according to claim 4, wherein the groove is provided in an annular shape in plan view.
JP2016144710A 2016-07-22 2016-07-22 Positioning jig, manufacturing method of semiconductor device Active JP6547701B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016144710A JP6547701B2 (en) 2016-07-22 2016-07-22 Positioning jig, manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016144710A JP6547701B2 (en) 2016-07-22 2016-07-22 Positioning jig, manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2018014464A true JP2018014464A (en) 2018-01-25
JP6547701B2 JP6547701B2 (en) 2019-07-24

Family

ID=61019588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016144710A Active JP6547701B2 (en) 2016-07-22 2016-07-22 Positioning jig, manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP6547701B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112888298A (en) * 2021-03-10 2021-06-01 上海道之科技有限公司 Backflow fixture structure of large power module

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010114263A (en) * 2008-11-06 2010-05-20 Fuji Electric Systems Co Ltd Method of manufacturing semiconductor device and positioning jig
JP2012019028A (en) * 2010-07-07 2012-01-26 Toyota Motor Corp Soldering method for element
JP2012079935A (en) * 2010-10-01 2012-04-19 Fujikura Ltd Method for manufacturing composite substrate, and composite substrate
US20120306087A1 (en) * 2011-05-31 2012-12-06 Infineon Technologies Ag Semiconductor device including excess solder
JP2013143465A (en) * 2012-01-11 2013-07-22 Mitsubishi Materials Corp Heat sink fitted power module board manufacturing method and manufacturing apparatus
JP2015023128A (en) * 2013-07-18 2015-02-02 三菱電機株式会社 Semiconductor module and manufacturing method of the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010114263A (en) * 2008-11-06 2010-05-20 Fuji Electric Systems Co Ltd Method of manufacturing semiconductor device and positioning jig
JP2012019028A (en) * 2010-07-07 2012-01-26 Toyota Motor Corp Soldering method for element
JP2012079935A (en) * 2010-10-01 2012-04-19 Fujikura Ltd Method for manufacturing composite substrate, and composite substrate
US20120306087A1 (en) * 2011-05-31 2012-12-06 Infineon Technologies Ag Semiconductor device including excess solder
JP2013143465A (en) * 2012-01-11 2013-07-22 Mitsubishi Materials Corp Heat sink fitted power module board manufacturing method and manufacturing apparatus
JP2015023128A (en) * 2013-07-18 2015-02-02 三菱電機株式会社 Semiconductor module and manufacturing method of the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112888298A (en) * 2021-03-10 2021-06-01 上海道之科技有限公司 Backflow fixture structure of large power module
CN112888298B (en) * 2021-03-10 2025-04-15 上海道之科技有限公司 Reflow fixture structure of large power module

Also Published As

Publication number Publication date
JP6547701B2 (en) 2019-07-24

Similar Documents

Publication Publication Date Title
JP4699353B2 (en) Alternative FLMP package design and package manufacturing method
CN101779285B (en) Components and the manufacture of components
JP2014013908A (en) Molded semiconductor package with integrated through hole technology (tht) heat spreader pin and method of manufacturing the same
JP6156381B2 (en) Semiconductor device and method for manufacturing semiconductor device
JPWO2016084483A1 (en) Lead frame, semiconductor device, lead frame manufacturing method, and semiconductor device manufacturing method
KR101953396B1 (en) Semiconductor package and manufacturing method thereof
JP5854140B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2020136449A (en) Manufacturing method of semiconductor devices
JP2014154613A (en) Semiconductor device and manufacturing method of the same
JP2010040881A (en) Positioning tool and method for manufacturing semiconductor device
JP5126201B2 (en) Semiconductor module and manufacturing method thereof
JP2015023128A (en) Semiconductor module and manufacturing method of the same
WO2013027826A1 (en) Semiconductor device and semiconductor device manufacturing method
JP2010097963A (en) Circuit board and method for manufacturing the same, and electronic component module
WO2012093509A1 (en) Semiconductor device and method of manufacturing thereof
JP2018014464A (en) Positioning jig and semiconductor device manufacturing method
JP2014146845A (en) Power semiconductor device
JP2021106194A (en) Semiconductor device and manufacturing method for semiconductor device
JP2014146644A (en) Semiconductor device and manufacturing method of the same
JP4305424B2 (en) Semiconductor device and manufacturing method thereof
JP4345590B2 (en) Structure, power module substrate, power module using the substrate, and manufacturing method thereof
JP7580364B2 (en) Semiconductor device and method for manufacturing the same
JP2016178194A (en) Semiconductor device and manufacturing method of semiconductor device
JP5217014B2 (en) Power conversion device and manufacturing method thereof
JP2019046890A (en) Adhesive transfer method for semiconductor device and transfer pin

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181026

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190528

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190610

R150 Certificate of patent or registration of utility model

Ref document number: 6547701

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250