JP2018010234A - 表示装置 - Google Patents

Abstract

【課題】酸化物半導体と多結晶シリコンを用いたトランジスタが混載する際に生じる特性変動を抑制する表示装置を提供する。
【解決手段】表示領域を有する基板１０４と、基板の表示領域に配列された複数の画素とを備え、複数の画素の各々は、発光素子、第１トランジスタ１３２、第２トランジスタ１３４、第１絶縁層、及び第２絶縁層１５４を含み、第１トランジスタは、第１半導体層１３２ｄを有し、第２トランジスタは、第１半導体層よりも上層に配置された第２半導体層１３４ｄを有し、第１絶縁層は、酸化シリコン層１５２ｂを含み、第１半導体層及び第２半導体層の間の層に、複数の画素に共通して表示領域に亘って配置され、第２絶縁層は、酸化アルミニウム層を含み、第２半導体層及び前記第１絶縁層の間の層に配置される。
【選択図】図６

Description

本発明は、表示装置に関する。特に、シリコン系半導体及び酸化物半導体を用いた表示装置に関する。

液晶表示装置に用いられている低温多結晶シリコン（ＬＴＰＳ：Ｌｏｗ Ｔｅｍｐｅｒｔｕｒｅ Ｐｏｌｙ−Ｓｉｌｉｃｏｎ）は高いキャリア移動度を有することから、現在の中小型表示装置に広く用いられている技術となっている。有機ＥＬ表示装置においても、ＬＴＰＳ技術を基礎としてアレイ工程の開発が進められてきた。

しかし、エキシマレーザアニール工程において、十分にムラの少ないＬＴＰＳ層を形成することは困難である。ＬＴＰＳのムラに起因する薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）特性のばらつきは、有機ＥＬ表示装置の輝度ムラ等の原因となってしまう。

そこで、消費電力低減やトランジスタ特性のばらつき対策のため、駆動能力が高いとされる多結晶シリコンで作製されるトランジスタのみでなく、特性ばらつきが小さいことが期待される透明アモルファス酸化物半導体などを用いたトランジスタを併用することが研究されている。

例えば特許文献１には、基板上に形成された透明アモルファス酸化物半導体層と、前記透明アモルファス酸化物半導体層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記透明アモルファス酸化物半導体層上に、前記ゲート電極と重ならないようにそれぞれ形成されたソース電極およびドレイン電極と、を備え、前記ゲート絶縁膜は、前記ゲート電極と同一幅に加工され、前記透明アモルファス酸化物半導体層の前記ゲート絶縁膜と重ならない領域の抵抗値は、還元性ガスによる還元処理により、前記ゲート絶縁膜と重なる領域の抵抗値よりも低くなっている薄膜トランジスタが開示されている。

特開２０１５−０５６５６６号公報

しかしながら、酸化物半導体を用いたトランジスタを備えた表示装置の開発には、以下のような課題がある。例えば、酸化物半導体層に隣接する層から水素や水分が酸化物半導体層に侵入すると、トランジスタの特性が劣化することが懸念される。具体的には、移動度の低下、閾値ばらつき等が生じ、これらが表示装置における輝度ムラの原因となり得る。一方、多結晶シリコンを用いたトランジスタは、半導体層の水素化によりトランジスタの特性ばらつきが緩和され、またトランジスタの特性が向上することが知られている。酸化物半導体を用いたトランジスタと、多結晶シリコンを用いたトランジスタのそれぞれの特徴を活用できるように、双方のトランジスタが混載させる表示装置を開発するには、水素等の影響による相反する性質を克服する必要がある。

そこで本発明は、多結晶シリコンと酸化物半導体とのそれぞれを半導体層として用いる少なくとも２種類のトランジスタを含む表示装置において、特性変動の抑制を図ることを目的の一つとする。

本発明の一実施形態に係る表示装置は、表示領域を有する基板と、前記基板の前記表示領域に配列された複数の画素とを備え、前記複数の画素の各々は、発光素子、第１トランジスタ、第２トランジスタ、第１絶縁層及び第２絶縁層を含み、前記第１トランジスタは、第１半導体層を有し、前記第２トランジスタは、第２半導体層を有し、前記第１絶縁層は、酸化シリコン層を含み、前記第１半導体層及び前記第２半導体層の間の層に、前記複数の画素に共通して前記表示領域に亘って配置され、前記第２絶縁層は、酸化アルミニウム層を含み、前記第２半導体層及び前記第１絶縁層の間の層に配置されることを特徴とする。

本発明の一実施形態に係る表示装置の概略構成を説明する斜視図である。 本発明の一実施形態に係る表示装置の回路構成を説明する回路図である。 本発明の一実施形態に係る表示装置の画素が有する画素回路の回路構成を説明する回路図である。 本発明の一実施形態に係る表示装置の画素の構成を説明する平面図である。 本発明の一実施形態に係る表示装置の画素の構成を説明する拡大平面図である。 本発明の一実施形態に係る表示装置の画素の構成を説明する断面図である。 本発明の一実施形態に係る表示装置の画素の構成を説明する拡大平面図である。 本発明の一実施形態に係る表示装置の画素の構成を説明する断面図である。 本発明の一実施形態に係る表示装置の画素の構成を説明する断面図である。 本発明の一実施形態に係る表示装置の画素の構成を説明する拡大平面図である。 本発明の一実施形態に係る表示装置の画素の構成を説明する断面図である。 本発明の一実施形態に係る表示装置の画素の構成を説明する断面図である。

以下、図面を参照して、本発明のいくつかの実施形態による表示装置について詳細に説明する。なお、本発明の表示装置は以下の実施形態に限定されることはなく、種々の変形を行ない実施することが可能である。全ての実施形態においては、同じ構成要素には同一符号を付して説明する。また、図面の寸法比率は、説明の都合上、実際の比率とは異なったり、構成の一部が図面から省略されたりする場合がある。

＜第１実施形態＞
［外観の構成］
図１は、本実施形態に係る表示装置１００の外観の構成を説明する斜視図である。図１を用いて、本実施形態に係る表示装置１００の外観の構成について説明する。

本実施形態に係る表示装置１００は、アレイ基板１０２と、対向基板１０６と、複数の接続端子１１２とを有している。

アレイ基板１０２は、少なくとも第１基板１０４及び複数の画素１１０を有している。第１基板１０４は、その表面に表示領域１０４ａ及び端子領域１０４ｂを有している。第１基板１０４は、複数の画素１１０の支持体としての役割を果たす。

複数の画素１１０は、第１基板１０４の表示領域１０４ａに配列されている。本実施形態においては、複数の画素１１０は、行列状に配列されている。複数の画素１１０の配列数は任意である。例えば、行方向にｍ個、列方向にｎ個の画素１１０が配列される（ｍ及びｎは整数）。複数の画素１１０の各々は、図１には示されていないが、後述するように、少なくとも選択トランジスタ、駆動トランジスタ及び発光素子を有する画素回路から構成される。尚、前記複数の画素の配列は行列状ではなく、デルタ配列やペンタイル配列など、その他の配列を適宜用いることができる。

対向基板１０６は、第２基板１０８を有している。第２基板１０８は、第１基板１０４と同様の基板を用いてもよい。第２基板１０８は、表示領域１０４ａの上面に、第１基板１０４と対向するように設けられている。第２基板１０８は表示領域１０４ａを囲むシール材１７０によって、第１基板１０４に固定されている。第１基板１０４に配置された表示領域１０４ａは、第２基板１０８とシール材１７０とによって封止されている。

尚、本実施形態に係る表示装置１００は前述のような第２基板を有しているが、板状の部材に限定されず、フィルム基材、樹脂等がコーティングされた封止基材に置換えられてもよい。

対向基板１０６は、図示はしないが、カラーフィルタ、遮光層、偏光板、位相板等を更に有していてもよい。カラーフィルタは、複数の画素１１０の各々に対向した位置に配置される。遮光層（ブラックマトリクスとも呼ばれる）は、複数の画素１１０の各々を区画する位置に配置される。偏光板及び位相板は、複数の画素１１０を覆い、対向基板１０６の外側表面に配置される。偏光板及び位相板は、表示装置１００に入射した外光が、画素電極で反射することによる視認性の劣化を抑制するために配置される。尚、前記発光素子が前記複数の画素毎に独立した固有の発光色で発光するよう塗り分けられた場合などは、前記カラーフィルタや遮光層は必ずしも必要ではない。また、外光の前記複数の画素での反射を防止する手段が別途講じられているような場合は、偏光板や位相板は必ずしも必要ではない。

複数の接続端子１１２は、端子領域１０４ｂ内に設けられている。複数の端子領域１０４ｂは、第１基板１０４の一端部、且つ第２基板１０８の外側に配置されている。複数の接続端子１１２には、映像信号を出力する機器や電源などと表示装置１００とを接続する配線基板（図示せず）が接続される。配線基板と接続される複数の接続端子１１２との接点は、外部に露出している。

以上、本実施形態に係る表示装置１００の外観の構成について説明した。次いで、図面を参照して本実施形態に係る表示装置１００の回路構成について説明する。

［回路構成］
図２は、本実施形態に係る表示装置１００の回路構成を説明する回路図である。図３は、本実施形態に係る表示装置１００の複数の画素１１０の各々が有する画素回路１３０の構成を説明する回路図である。

本実施形態に係る表示装置１００は、駆動部と、複数の画素回路１３０と、複数の走査信号線１４０と、複数の映像信号線１４２とを備えている。

駆動部は、制御装置１２０、走査線駆動回路１２２、映像線駆動回路１２４、駆動電源回路１２６及び基準電源回路１２８を含む。駆動部は、複数の画素１１０の各々に設けられた画素回路１３０を駆動し、複数の画素１１０の発光を制御する。

制御装置１２０は、走査線駆動回路１２２、映像線駆動回路１２４、駆動電源回路１２６及び基準電源回路１２８の動作を制御する。

走査線駆動回路１２２は、複数の走査信号線１４０に接続されている。複数の走査信号線１４０は、複数の画素１１０の水平方向の並び（画素行）毎に設けられている。走査線駆動回路１２２は、制御装置１２０から入力されるタイミング信号に応じて複数の走査信号線１４０を順番に選択する。

映像線駆動回路１２４は、複数の映像信号線１４２に接続されている。複数の映像信号線１４２は、複数の画素１１０の垂直方向の並び（画素列）毎に設けられている。映像線駆動回路１２４は、制御装置１２０から映像信号を入力され、走査線駆動回路１２２による走査信号線１４０の選択に合わせて、選択された画素行の映像信号に応じた電圧を複数の映像信号線１４２の各々を介して書き込む。

駆動電源回路１２６は、画素列毎に設けられた駆動電源線１４４に接続されている。駆動電源回路１２６は、選択された画素行の画素を発光させる電流を供給する。

基準電源回路１２８は、複数の画素１１０に共通して設けられた基準電源線１４６に接続されている。基準電源回路１２８は、発光素子１３６のカソード電極を構成する共通電極に定電位を与える。

次いで、複数の画素回路１３０の各々の回路構成について説明する。尚、以下で説明する画素回路の回路構成は一例であって、これに限定されるものではない。

複数の画素回路１３０の各々は、少なくとも第１トランジスタ１３２、第２トランジスタ１３４、発光素子１３６及び保持容量１３８を含む。

第１トランジスタ１３２は、本実施形態においては、駆動トランジスタとして機能する。すなわち、発光素子１３６に接続され、発光素子１３６の発光輝度を制御するトランジスタである。第１トランジスタ１３２は、ゲートが第２トランジスタ１３４に接続され、ソースが駆動電源線１４４に接続され、ドレインが発光素子１３６の陽極に接続されている。第１トランジスタ１３２は、ゲート−ソース間電圧によってドレイン電流が制御される。保持容量１３８は、ゲート−ソース間電圧を保持するように第１トランジスタ１３２のゲート−ソース間に接続される。

第２トランジスタ１３４は、本実施形態においては、選択トランジスタとして機能する。すなわち、第２トランジスタ１３４は、オンオフ動作により、映像信号線１４２と第１トランジスタ１３２のゲートとの導通状態を制御する。第２トランジスタ１３４は、ゲートが走査信号線１４０に接続され、ソースが映像信号線１４２に接続されて、ドレインが第１トランジスタ１３２のゲートに接続されている。

発光素子１３６は、陽極が第１トランジスタ１３２のドレインに接続され、陰極が基準電源線１４６に接続されている。

第１トランジスタ１３２は、駆動トランジスタとして機能するため、飽和状態で駆動する。そのため、オン状態での高い駆動能力を有することが好ましく、高いキャリア移動度を有することが望まれる。

第２トランジスタ１３４は、選択トランジスタとして機能するため、良好なスイッチング特性を有することが望まれる。つまり、オン状態での電流値が大きく、オフ状態での電流値が小さい程好ましい。

このように、第１トランジスタ１３２及び第２トランジスタ１３４は、それぞれ要求される特性が異なる。これに鑑み、本実施形態に係る表示装置においては、第１トランジスタ１３２及び第２トランジスタ１３４において、異なる半導体材料を用いる。詳細は後述するが、本実施形態においては、第１トランジスタ１３２は多結晶シリコンでチャネルが形成されるトランジスタであり、第２トランジスタ１３４は酸化物半導体でチャネルが形成されるトランジスタである。

次いで、図面を参照して本実施形態に係る表示装置１００が有する複数の画素１１０の各々の構成について詳細に説明する。

［画素の構成］
図４は、本実施形態に係る表示装置１００が有する画素１１０の構成を説明する平面図である。図５は、本実施形態に係る表示装置１００が有する画素１１０の構成を説明する拡大平面図である。図６は、本実施形態に係る表示装置１００が有する画素１１０の構成を説明する断面図である。図６は、図４及び図５のＡ−Ａ´間、及び図４のＢ−Ｂ´間の断面を示している。

図１に示すように、本実施形態に係る表示装置１００は、第１基板１０４と、複数の画素１１０とを備えている。

第１基板１０４の材料としては、ガラス基板、アクリル樹脂基板、アルミナ基板、ポリイミド基板等を用いることができる。第１基板１０４は、可撓性を有する基板であってもよい。可撓性を有する基板としては、樹脂材料が用いられる。樹脂材料としては、繰り返し単位にイミド結合を含む高分子材料を用いるのが好ましく、例えば、ポリイミドが用いられる。具体的には、第１基板１０４として、ポリイミドをシート状に成形したフィルム基板が用いられる。

図６に示すように、複数の画素１１０の各々は、第１基板１０４側から、バリア層１５０、第１トランジスタ１３２、保持容量１３８、第１絶縁層１５２、第２絶縁層１５４、第２トランジスタ１３４、第３絶縁層１５６、平坦化絶縁層１６０、バンク１６２及び発光素子を含んでいる。この内、バリア層１５０、第１絶縁層１５２、第２絶縁層１５４、第３絶縁層１５６及び平坦化絶縁層１６０は、複数の画素に共通して設けられている。

バリア層１５０は、第１基板１０４の一方の面に配置される。バリア層１５０は、第１基板１０４が含有する不純物等の異物が、複数の画素１１０の各々に侵入することを防止する。バリア層１５０の材料としては、無機絶縁材料を用いることができる。無機絶縁材料としては、例えば酸化シリコン層、窒化シリコン層等を用いることができる。または、これらを組み合わせた積層構造としてもよい。

第１トランジスタ１３２は、バリア層１５０を介して、第１基板１０４の上に設けられている。第１トランジスタ１３２は、第１半導体層１３２ｄを有している。

第１半導体層１３２ｄとしては、特に、キャリアの移動度が高い材料を用いることが好ましい。本実施形態においては、第１半導体層１３２ｄとして多結晶シリコン層を用いる。以下では、第１半導体層１３２ｄを多結晶シリコン層１３２ｄと呼称して説明する場合がある。多結晶シリコン層１３２ｄは、チャネル領域及びソース・ドレイン領域を有している。チャネル領域は、ゲート電極１３２aの下方に配置されている。ソース・ドレイン領域は、半導体の導電型を決定する不純物を、チャネル領域よりも高濃度で含んでいる。

本実施形態においては、多結晶シリコン層１３２ｄのソース・ドレイン領域にはＰ（リン）が含まれ、多結晶シリコン層にｎ型の導電型を付与する。つまり、第１トランジスタ１３２は、ｎチャネルトランジスタである。尚、第１トランジスタ１３２のソース・ドレイン領域の導電型はｎ型に限られず、ｐ型であってもよい。つまり、第１トランジスタ１３２は、ｐチャネルトランジスタであってもよい。

これによって、駆動トランジスタとして機能する第１トランジスタ１３２は、オン状態において高い駆動能力を有する。

第１トランジスタ１３２は、本実施形態においては、多結晶シリコン層１３２Ｓの上方にゲート絶縁層１３２eを介してゲート電極１３２aが配置される、所謂トップゲート構造を有している。尚、第１トランジスタ１３２はこれに限られず、多結晶シリコン層１３２ｄの下方にゲート絶縁層１３２eを介してゲート電極１３２aが配置される、所謂ボトムゲート構造を有していてもよい。

図４に示すように、第１トランジスタ１３２のゲート電極１３２aは、ジャンパ配線１４８に接続されている。ジャンパ配線１４８は、第３絶縁層１５６の上に配置され、第１トランジスタ１３２のゲート電極１３２aと第２トランジスタ１３４のドレイン電極１３４ｃとを接続する。第１トランジスタ１３２のソース電極１３２ｂは、駆動電源線１４４に接続されている。駆動電源線１４４は、第３絶縁層の上に配置されている。第１トランジスタ１３２のドレイン電極１３２ｃは、画素電極１６４に接続されている。画素電極１６４は、平坦化絶縁層１６０の上に配置されている。

保持容量１３８は、図６には示されていないが、第１トランジスタ１３２と同じ層に配置されている。

つまり、保持容量１３８の一方の電極１３８ａは、第１トランジスタ１３２のゲート電極１３２aと同じ層に配置されている。つまり、保持容量１３８の当該一方の電極１３８ａは、同一のフォトリソグラフィ工程によって第１トランジスタ１３２のゲート電極１３２aと同時に形成されてもよい。保持容量１３８の当該一方の電極１３８ａと第１トランジスタ１３２のゲート電極１３２aとは、電気的に接続されている。本実施形態においては単一の島状の電極のパターンが、保持容量１３８の当該一方の電極１３８ａと第１トランジスタ１３２のゲート電極１３２aとを兼ねている。

また、保持容量１３８の他方の電極１３８ｂは、第１トランジスタ１３２の多結晶シリコン層１３２ｄと同じ層に配置されている。つまり、保持容量１３８の当該他方の電極１３８ｂは、同一のフォトリソグラフィ工程によって第１トランジスタ１３２の多結晶シリコン層１３２ｄと同時に形成されてもよい。尚、本実施形態においては、保持容量１３８の当該他方の電極１３８ｂと第１トランジスタ１３２の多結晶シリコン層１３２Ｓとは、それぞれ隔離されて配置されているが、接続されて配置されても構わない。

第１絶縁層１５２は、層構造においては、第１半導体層１３２ｄ及び第２半導体層１３４ｄの間の層に配置されている。また、第１絶縁層１５２は、平面構造においては、表示領域１０４ａに亘って配置されている。

第１絶縁層１５２は、本実施形態においては、下層から窒化シリコン層１５２ａ及び酸化シリコン層１５２ｂを含んでいる。

窒化シリコン層１５２ａは、比較的高濃度の水素を含み、水素を放出し易い層である。これによって、第１トランジスタ１３２の多結晶シリコン層１３２ｄに水素を供給することができる。多結晶シリコン層１３２ｄに水素が供給されると、多結晶シリコンの界面及び内部に存在する未結合手（ダングリングボンド）が水素原子で終端されることによって、エネルギーギャップ内のエネルギー準位密度が低減し、第１トランジスタ１３２の特性が改善される。

酸化シリコン層１５２ｂは、その下層に配置される窒化シリコン層１５２ａが含有する水素が外部に拡散し、上層の第２半導体層１３４ｄに侵入することを極力防ぐために設けられている。

第２トランジスタ１３４は、第１絶縁層１５２の上に配置されている。第２トランジスタ１３４は、第２半導体層１３４ｄを有している。第２半導体層１３４ｄは、多結晶シリコン層１３２ｄよりも上層に配置されている。

第２半導体層１３４ｄとしては、特に、第２トランジスタ１３４のオフ状態におけるリーク電流を極力抑制できる材料を用いることが好ましい。本実施形態においては、第２半導体層１３４ｄとして酸化物半導体層を用いる。以下では、第２半導体層１３４ｄを酸化物半導体層１３４ｄと呼称して説明する場合がある。第２トランジスタ１３４は、酸化物半導体層１３４ｄがゲート電極１３４ａと重畳する領域がチャネル領域となる。第２トランジスタ１３４は、本実施形態においては、ｎチャネル型トランジスタである。

これによって、選択トランジスタとして機能する第２トランジスタ１３４は、オフ状態におけるリーク電流を低減することができる。これにより、図３で示す画素回路１３０を参照すれば、電荷が第２トランジスタ１３４がオフ状態においても、保持容量１３８の電荷がソース−ドレイン間のリーク電流によって消失することを抑制することができる。

第２トランジスタ１３４は、本実施形態においては、酸化物半導体層１３４ｄの上方にゲート絶縁層１３４eを介してゲート電極１３４aが配置される、所謂トップゲート構造を有している。尚、第２トランジスタ１３４はこれに限られず、酸化物半導体層１３４ｄの下方にゲート絶縁層１３４eを介してゲート電極１３４aが配置される、所謂ボトムゲート構造を有していてもよい。

第１トランジスタ１３２のゲート電極１３２aは、走査信号線１４０から延びている。走査信号線１４０は、第１トランジスタ１３２のゲート絶縁層１３２eの上に配置されている。つまり、走査信号線１４０は、第１トランジスタ１３２のゲート電極１３２aを兼ねる。第１トランジスタ１３２のソース電極１３２ｂは、映像信号線１４２に接続されている。映像信号線１４２は、第２絶縁層１５４の上に配置されている。第１トランジスタ１３２のドレイン電極１３２ｃは、ジャンパ配線１４８に接続されている。ジャンパ配線１４８は、第３絶縁層の上に配置され、第１トランジスタ１３２のゲート電極１３２aと第２トランジスタ１３４のドレイン電極１３４ｃとを接続するために設けられている。

第２絶縁層１５４は、層構造においては、第２トランジスタ１３４及び第１絶縁層１５２の間に配置されている。第２絶縁層１５４は、本実施形態においては、酸化物半導体層１３４ｄに接して配置されている。また、第２絶縁層１５４は、平面構造においては、少なくとも酸化物半導体層１３４ｄのチャネル領域に亘って配置されている。つまり、第２絶縁層１５４は、平面構造においては、島状の酸化物半導体層１３４ｄ及びゲート電極１３４aの重畳する領域に配置されている。これによって、酸化物半導体層１３４ｄのチャネル領域と酸化シリコン層１５２ｂとが隔てられている。

第２絶縁層１５４の材料としては、含有する水素量が低く、水素を極力透過させない材料を含むことが好ましい。第２絶縁層１５４は、本実施形態においては、絶縁性の金属酸化物であって、例えば、アルミニウムの酸化物、具体的には酸化アルミニウム（アルミナとも呼ばれる）層を含んでいることが好ましい。

このような構成を有することによって、第２絶縁層１５４は、酸化物半導体層１３４ｄの外部から酸化物半導体層１３４ｄの内部への水素の侵入経路を遮断する。特に、第１トランジスタ１３２の多結晶シリコン層１３２ｄを水素化する窒化シリコン層１５２ａから放出され、酸化シリコン層１５２ｂを経由して酸化物半導体層１３４ｄへ侵入する水素を効果的に遮断することができる。更に、酸化シリコン層１５２ｂが含有し、酸化シリコン層１５２ｂから放出されて酸化物半導体層１３４ｄへ侵入する水素を効果的に遮断することができる。

酸化物半導体層１３４ｄへ水素が侵入すると、第２トランジスタ１３４の閾値ばらつきが増大したり、チャネル移動度が低下したりするなど、トランジスタ特性を劣化させることが懸念される。

更に、このような構成を有することによって、第２絶縁層１５４から酸化物半導体層１３４ｄへ酸素を供給することができる。これによって、第２トランジスタ１３４の閾値ばらつきが低減する。

本実施形態においては、第２絶縁層１５４は、酸化物半導体層１３４ｄのチャネル領域に対応して配置され、酸化物半導体層１３４ｄと接して配置されている。しかし、第２絶縁層１５４のレイアウトはこれに限られるものではない。第２絶縁層１５４は、平面視において少なくともチャネル領域と重畳していればよい。

つまり、第２絶縁層１５４は、チャネル領域内からその外部に延長された領域に亘って配置されてもよい。一例として、第２絶縁層１５４は、チャネル領域の周縁部から所定の距離まで延長された領域に亘って配置されてもよい。別言すれば、酸化物半導体層１３４ｄとゲート電極１３４ａとが重畳する領域に対し、第２絶縁層１５４はその外周端部が外側に位置する大きさで配置されても良い。これにより、第２絶縁層１５４の下層側にある窒化シリコン層１５２ａから拡散する水素をブロックすることができ、酸化物半導体層１３４ｄに影響が及ばないようにすることができる。他の例として、第２絶縁層１５４は、一つの画素の領域に亘って配置されてもよい。

更に、第２絶縁層１５４は、その周辺部がテーパー形状を有していてもよい。

第３絶縁層１５６は、第２トランジスタ１３４の上に配置されている。第３絶縁層の材料としては、無機絶縁材料を用いることができる。無機絶縁材料としては、例えば酸化シリコン層、窒化シリコン層等を用いることができる。なお、この場合、酸化シリコン層、窒化シリコン層は、極力水素を含まない条件で作製されたものであることが好ましい。

平坦化絶縁層１６０は、第３絶縁層１５６の上に配置される。平坦化絶縁層１６０は、下層に配置された各種トランジスタや配線等に起因する凹凸を平坦化するために設けられる。平坦化絶縁層１６０の材料としては、有機絶縁材料を用いることができる。有機絶縁材料としては、アクリル樹脂、ポリイミド樹脂等を用いることができる。

発光素子は、平坦化絶縁層１６０の上に設けられる。発光素子は、自発光型の発光素子である。自発光型の発光素子としては、例えば有機ＥＬ発光素子を用いることができる。有機ＥＬ発光素子は、画素電極１６４、共通電極１６６及び発光層１６８を有している。

画素電極１６４は、複数の画素１１０の各々に対して配置されている。画素電極１６４の材料としては、発光層１６８で発生した光を共通電極１６６側に反射させるために、反射率の高い金属層を含むことが好ましい。反射率の高い金属層としては、例えば銀（Ａｇ）を用いることができる。

更に、前述の反射率の高い金属層に加え、透明導電層が積層されてもよい。透明導電層としては、例えばＩＴＯ（酸化スズ添加酸化インジウム）やＩＺＯ（酸化インジウム・酸化亜鉛）等を用いることが好ましい。また、それらの任意の組み合わせを用いてもよい。

共通電極１６６は、複数の画素１１０に亘って配置されている。共通電極１６６の材料としては、発光層１６８で発生した光を透過させるために、透光性を有し、且つ導電性を有する材料が好ましい。共通電極１６６の材料としては、例えばＩＴＯ（酸化スズ添加酸化インジウム）やＩＺＯ（酸化インジウム・酸化亜鉛）等が好ましい。又は、共通電極１６６として、出射光が透過できる程度の膜厚を有する金属層を用いても良い。

発光層１６８は、画素電極１６４及び共通電極１６６に挟持されて配置されている。発光層１６８の材料は、電流が供給されると発光する有機ＥＬ材料である。有機ＥＬ材料としては、低分子系又は高分子系の有機材料を用いることができる。低分子系の有機材料を用いる場合、発光層１６８は発光性の有機材料に加え、発光性の有機材料を挟持するように正孔注入層や電子注入層、更に正孔輸送層や電子輸送層等を含んで構成される。

バンク１６２は、隣接する２つの画素１１０間に設けられている。バンク１６２は、画素電極１６４の周縁部を覆うように設けられている。更に、第１トランジスタ１３２のドレイン電極１３２ｃと画素電極１６４との接続部を覆うように設けられている。

バンク１６２の材料としては、絶縁材料を用いることが好ましい。絶縁材料としては、無機絶縁材料又は有機絶縁材料を用いることができる。無機絶縁材料としては、例えば酸化シリコン、窒化シリコン、又はそれらの組み合わせ等を用いることができる。有機絶縁材料としては、例えばポリイミド樹脂、アクリル樹脂、又はそれらの組み合わせ等を用いることができる。無機絶縁材料と有機絶縁材料との組み合わせを用いてもよい。

絶縁材料で形成されたバンク１６２が配置されることによって、共通電極１６６と画素電極１６４とが、画素電極１６４の端部において短絡することを防止することができる。更に、隣接する画素１１０間を確実に絶縁することができる。

以上、本実施形態に係る表示装置１００の構成について説明した。本実施形態に係る表示装置１００の構成を有することによって、酸化物半導体層１３４ｄの外部から酸化物半導体層１３４ｄの内部への水素の侵入経路を効果的に遮断することができる。更に、このような構成を有することによって、第２絶縁層１５４から酸化物半導体層１３４ｄへ酸素を供給することができる。これによって、第２トランジスタ１３４のチャネル移動度の低減を防止し、閾値ばらつきを抑制することができる等、第２トランジスタ１３４の特性劣化を防ぐことができる。これによって、信頼性が向上し、長寿命の表示装置１００を提供することができる。

尚、本実施形態においては、多結晶シリコン層１３２Ｓを有する第１トランジスタ１３２を駆動トランジスタとし、酸化物半導体層１３４ｄを有する第２トランジスタ１３４を選択トランジスタとする態様を説明した。しかし、これに限られず、表示装置１００の層構造は維持した上で、多結晶シリコン層１３２Ｓを有する第１トランジスタ１３２を選択トランジスタとし、酸化物半導体層１３４ｄを有する第２トランジスタ１３４を駆動トランジスタとする構成に変更することも可能である。

その場合の本実施形態に係る表示装置１００からの変更点は以下に示すようになる。平面構成においては、図４に示す酸化物半導体層１３４ｄと多結晶シリコン層１３２Ｓとのレイアウトが入れ替わるのみである。断面構成においては、第１トランジスタ１３２及び第２トランジスタ１３４の配置が入れ替わるため、各種配線と各種電極とを接続するためのコンタクトホールの深さが変更される。また、走査信号線１４０は、第１トランジスタ１３２のゲート電極１３２aを兼ねる。よって、層構造における走査信号線１４０の配置が変更される。

＜第２実施形態＞
本実施形態に係る表示装置２００の構成について、図面を参照しながら説明する。尚、第１実施形態に係る表示装置１００と本実施形態に係る表示装置２００との共通する発明特定事項については説明を省略することがあり、相違点を中心に説明する。

図７は、本実施形態に係る表示装置２００が有する画素１１０の構成を説明する拡大平面図である。図８は、本実施形態に係る表示装置１００が有する画素１１０の構成を説明する断面図である。図８は、図４及び図７のＡ−Ａ´間、及び図４のＢ−Ｂ´間の断面を示している。

第１実施形態に係る表示装置１００と本実施形態に係る表示装置２００とを比較すると、本実施形態に係る表示装置２００は、複数の画素１１０の各々の構成において、第２絶縁層１５４は、酸化物半導体層１３４ｄの全領域に亘って配置される点で異なっている。

このような構成を有することによって、酸化物半導体層１３４ｄの外部から酸化物半導体層１３４ｄの内部への水素の侵入経路を効果的に遮断することができる。更に、このような構成を有することによって、第２絶縁層１５４から酸化物半導体層１３４ｄへ酸素を供給することができる。これによって、第２トランジスタ１３４のチャネル移動度の低減を防止し、閾値ばらつきを抑制することができる等、第２トランジスタ１３４の特性劣化を防ぐことができる。これによって、信頼性が向上し、長寿命の表示装置２００を提供することができる。

本実施形態においては、第２絶縁層１５４は、島状の酸化物半導体層１３４ｄの領域に配置されている。しかし、第２絶縁層１５４のレイアウトはこれに限られるものではない。第２絶縁層１５４は、平面視において少なくとも島状の酸化物半導体層１３４ｄの領域と重畳していればよい。

つまり、第２絶縁層１５４は、島状の酸化物半導体層１３４ｄの領域内からその外部に延長された領域に亘って配置されてもよい。一例として、第２絶縁層１５４は、島状の酸化物半導体層１３４ｄの領域の周縁部から所定の距離まで延長された領域に亘って配置されてもよい。他の例として、図９に示すように、第２絶縁層１５４は、一つの画素の領域に亘って配置されてもよい。

＜第３実施形態＞
本実施形態に係る表示装置３００の構成について、図面を参照しながら説明する。尚、第１実施形態に係る表示装置１００と本実施形態に係る表示装置３００との共通する発明特定事項については説明を省略することがあり、相違点を中心に説明する。

図９は、本実施形態に係る表示装置３００が有する画素１１０の構成を説明する断面図である。図９は、図４のＡ−Ａ´間、及び図４のＢ−Ｂ´間の断面を示している。

第１実施形態に係る表示装置１００と本実施形態に係る表示装置３００とを比較すると、本実施形態に係る表示装置３００は、複数の画素１１０の各々の構成において、第２絶縁層１５４は、複数の画素１１０の各々の全領域に亘って配置される点で異なっている。

このような構成を有することによって、酸化物半導体層１３４ｄの外部から酸化物半導体層１３４ｄの内部への水素の侵入経路を効果的に遮断することができる。更に、このような構成を有することによって、第２絶縁層１５４から酸化物半導体層１３４ｄへ酸素を供給することができる。これによって、第２トランジスタ１３４のチャネル移動度の低減を防止し、閾値ばらつきを抑制することができる等、第２トランジスタ１３４の特性劣化を防ぐことができる。これによって、信頼性が向上し、長寿命の表示装置３００を提供することができる。

更に、本実施形態のように、表示領域１０４ａに亘る第２絶縁層１５４を設ければ、パターニング工程が省略され、製造工程を簡略化することができる。更に、第２絶縁層１５４が層間絶縁層として機能するため、酸化シリコン層１５４ｂを薄膜化することができる。これによって、材料のコスト削減や、タクトタイムの短縮、そしてコンタクトホールの形成が容易になることが見込まれる。

＜第４実施形態＞
本実施形態に係る表示装置４００の構成について、図面を参照しながら説明する。尚、第１実施形態に係る表示装置１００と本実施形態に係る表示装置４００との共通する発明特定事項については説明を省略することがあり、相違点を中心に説明する。

図１０は、本実施形態に係る表示装置４００が有する画素１１０の構成を説明する拡大平面図である。図１１は、本実施形態に係る表示装置４００が有する画素１１０の構成を説明する断面図である。図１１は、図４及び図１０のＡ−Ａ´間、及び図４のＢ−Ｂ´間の断面を示している。

第１実施形態に係る表示装置１００と本実施形態に係る表示装置４００とを比較すると、本実施形態に係る表示装置４００は、複数の画素１１０の各々は、第４絶縁層１５８を更に備えている。第４絶縁層１５８は、酸化アルミニウム層を含み、第２トランジスタ１３４の上に配置されている。

このような構成を有することによって、酸化物半導体層１３４ｄの外部から酸化物半導体層１３４ｄの内部への水素の侵入経路を効果的に遮断することができる。ここで、第２トランジスタ１３４の下方及び上方からの水素の侵入経路を効果的に遮断することができる。更に、このような構成を有することによって、第２絶縁層１５４及び第３絶縁層１５６から酸化物半導体層１３４ｄへ酸素を供給することができる。これによって、第２トランジスタ１３４のチャネル移動度の低減を防止し、閾値ばらつきを抑制することができる等、第２トランジスタの特性劣化を防ぐことができる。これによって、信頼性が向上し、長寿命の表示装置４００を提供することができる。

＜第５実施形態＞
本実施形態に係る表示装置５００の構成について、図面を参照しながら説明する。尚、第１実施形態に係る表示装置１００と本実施形態に係る表示装置５００との共通する発明特定事項については説明を省略することがあり、相違点を中心に説明する。

図１０の拡大平面図は本実施形態に係る表示装置５００においても共通であるため、本実施形態に係る表示装置５００の説明においてもこの図を用いる。図１２は、本実施形態に係る表示装置５００が有する画素１１０の構成を説明する断面図である。図１２は、図４及び図１０のＡ−Ａ´間、及び図４のＢ−Ｂ´間の断面を示している。

第１実施形態に係る表示装置１００と本実施形態に係る表示装置５００とを比較すると、本実施形態に係る表示装置５００は、複数の画素１１０の各々は、第４絶縁層１５８を備えている。第４絶縁層１５８は、酸化アルミニウム層を含み、第２トランジスタ１３４の上に配置されている。一方で、第４実施形態に係る表示装置４００と本実施形態に係る表示装置５００とを比較すると、第２トランジスタ１３４及び第１絶縁層１５２の間に配置されていた第２絶縁層１５４は省略されている。

このような構成を有することによって、酸化物半導体層１３４ｄの外部であり上部から酸化物半導体層１３４ｄの内部への水素の侵入経路を効果的に遮断することができる。ここで、第２トランジスタ１３４の上方からの水素の侵入経路を効果的に遮断することができる。更に、このような構成を有することによって、第４実施形態と比較し工程を簡略化できるとともに、第３絶縁層１５６から酸化物半導体層１３４ｄへ酸素を供給することができる。これによって、第２トランジスタ１３４のチャネル移動度の低減を防止し、閾値ばらつきを抑制することができる等、第２トランジスタの特性劣化を防ぐことができる。これによって、信頼性が向上し、長寿命の表示装置５００を提供することができる。

以上、本発明のいくつかの実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。

１００、２００、３００、４００、５００：表示装置 １０２：アレイ基板 １０４：第１基板 １０４ａ：表示領域 １０４ｂ：端子領域 １０６：対向基板 １０８：第２基板 １１０：画素 １１２：接続端子 １２０：制御装置 １２２：走査線駆動回路 １２４：映像線駆動回路 １２６：駆動電源回路 １２８：基準電源回路 １３０：画素回路 １３２：第１トランジスタ １３２a：ゲート電極 １３２ｂ：ソース電極 １３２ｃ：ドレイン電極 １３２ｄ：第１半導体層（多結晶シリコン層） １３２e：ゲート絶縁層 １３４：第２トランジスタ １３４a：ゲート電極 １３４ｂ：ソース電極 １３４ｃ：ドレイン電極 １３４ｄ：第２半導体層（酸化物半導体層） １３４e：ゲート絶縁層 １３６：発光素子 １３８：保持容量 １４０：走査信号線 １４２：映像信号線 １４４：駆動電源線 １４６：基準電源線 １４８：ジャンパ配線 １５０：バリア層 １５２：第１絶縁層 １５２ａ：窒化シリコン層 １５２ｂ：酸化シリコン層 １５４：第２絶縁層 １５６：第３絶縁層 １５８：第４絶縁層 １６０：平坦化絶縁層 １６２：バンク １６４：画素電極 １６６：共通電極 １６８：発光層 １７０：シール材

Claims (10)

1. 表示領域を有する基板と、
   前記基板の前記表示領域に配列された複数の画素とを備え、
   前記複数の画素の各々は、発光素子、第１トランジスタ、第２トランジスタ、第１絶縁層及び第２絶縁層を含み、
   前記第１トランジスタは、第１半導体層を有し、
   前記第２トランジスタは、前記第１絶縁層よりも上層に配置された第２半導体層を有し、
   前記第１絶縁層は、酸化シリコン層を含み、前記第１半導体層及び前記第２半導体層の間の層に、前記複数の画素に共通して前記表示領域に亘って配置され、
   前記第２絶縁層は、酸化アルミニウム層を含み、前記第２半導体層及び前記第１絶縁層の間の層に配置されることを特徴とする表示装置。
2. 前記第１半導体層は、多結晶シリコン層であり、
   前記第２半導体層は、酸化物半導体層である請求項１に記載の表示装置。
3. 前記第１トランジスタは、駆動トランジスタであり、
   前記第２トランジスタは、選択トランジスタである請求項１に記載の表示装置。
4. 前記第２トランジスタは、トップゲート構造を有することを特徴とする請求項１に記載の表示装置。
5. 前記第２絶縁層は、前記第２半導体層に接して配置されることを特徴とする請求項１に記載の表示装置。
6. 前記第２絶縁層は、少なくとも前記第２半導体層のチャネル領域に亘って配置されることを特徴とする請求項１に記載の表示装置。
7. 前記第２絶縁層は、前記第２半導体層の全領域に亘って配置されることを特徴とする請求項１に記載の表示装置。
8. 前記第２絶縁層は、前記複数の画素の各々の全領域に亘って配置されることを特徴とする請求項１に記載の表示装置。
9. 表示領域を有する基板と、
   前記基板の前記表示領域に配列された複数の画素とを備え、
   前記複数の画素の各々は、発光素子、第１トランジスタ、第２トランジスタ、第１絶縁層及び第３絶縁層を含み、
   前記第１トランジスタは、第１半導体層を有し、
   前記第２トランジスタは、前記第１絶縁層よりも上層に配置された第２半導体層を有し、
   前記第１絶縁層は、酸化シリコン層を含み、前記第１半導体層及び前記第２半導体層の間の層に、前記複数の画素に共通して前記表示領域に亘って配置され、
   前記第３絶縁層は、酸化アルミニウム層を含み、前記第２トランジスタの上に配置されることを特徴とする表示装置。
10. 前記複数の画素の各々は、第３絶縁層を更に含み、
    前記第３絶縁層は、酸化アルミニウム層を含み、前記第２トランジスタの上に配置されることを特徴とする請求項１または６または７のいずれか1項に記載の表示装置。

Images