[go: up one dir, main page]

JP2018098288A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2018098288A
JP2018098288A JP2016239283A JP2016239283A JP2018098288A JP 2018098288 A JP2018098288 A JP 2018098288A JP 2016239283 A JP2016239283 A JP 2016239283A JP 2016239283 A JP2016239283 A JP 2016239283A JP 2018098288 A JP2018098288 A JP 2018098288A
Authority
JP
Japan
Prior art keywords
region
semiconductor
semiconductor region
insulating film
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016239283A
Other languages
English (en)
Other versions
JP6887244B2 (ja
Inventor
賢一 久田
Kenichi Hisada
賢一 久田
耕一 新井
Koichi Arai
耕一 新井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2016239283A priority Critical patent/JP6887244B2/ja
Priority to US15/790,195 priority patent/US10468496B2/en
Priority to EP17200145.5A priority patent/EP3336880B1/en
Priority to TW106142316A priority patent/TWI742210B/zh
Priority to CN202311371926.7A priority patent/CN117410338A/zh
Priority to CN201711276325.2A priority patent/CN108231895B/zh
Publication of JP2018098288A publication Critical patent/JP2018098288A/ja
Priority to US16/578,655 priority patent/US20200020781A1/en
Priority to JP2021083736A priority patent/JP7146018B2/ja
Application granted granted Critical
Publication of JP6887244B2 publication Critical patent/JP6887244B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D64/01366—
    • H10P14/6308—
    • H10P14/6322—
    • H10P14/6334—
    • H10W74/137—
    • H10W74/43—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)

Abstract

【課題】半導体装置の耐圧を向上させる。【解決手段】半導体装置は、炭化珪素からなる第１導電型の半導体基板ＳＵＢと、半導体基板のデバイス領域ＤＲにおいて、第２導電型のボディ領域ＢＲと、ボディ領域ＢＲ内に形成された第１導電型のソース領域ＳＲと、ボディ領域ＢＲ上にゲート絶縁膜ＧＩ１、ＧＩ２を介して形成されたゲート電極ＧＥと、を有する。さらに、半導体基板の終端領域ＴＲにおいては、第２導電型のリサーフ層ＲＳ１、ＲＳ２と、リサーフ層ＲＳ１、ＲＳ２内に形成されたエッジターミネーション領域ＥＴと、を有する。そして、リサーフ層ＲＳ１、ＲＳ２とリサーフ層ＲＳ１、ＲＳ２に近接する半導体基板ＳＵＢの表面は、耐酸化性絶縁膜ＺＭ１Ｒで覆われている。【選択図】図２

Description

本発明は、半導体装置に関し、特に、炭化ケイ素基板を含む半導体装置およびその製造方法に適用して有効な技術に関するものである。
半導体パワー素子には高耐圧のほか、低オン抵抗、低スイッチング損失が要求されるが、現在の主流であるケイ素（Ｓｉ）パワー素子は理論的な性能限界に近づいている。炭化ケイ素（ＳｉＣ）はＳｉと比較して絶縁破壊電界強度が約１桁大きいため、耐圧を保持するドリフト層を約１／１０に薄く、不純物濃度を約１００倍高くすることで、素子抵抗を理論上３桁以上低減できる。また、Ｓｉに対してバンドギャップが約３倍大きいことから高温動作も可能であり、ＳｉＣ半導体素子は、Ｓｉ半導体素子を超える性能が期待されている。
ＳｉＣの上記の利点に着目し、高耐圧なパワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）として、ＤＭＯＳ（Double-Diffused MOSFET）の研究開発が進められている。
ＤＭＯＳの製造方法の一例が、特許文献１（特開２０１６−９８５２号公報）に記載されている。ここでは、半導体チップの中央部に位置する素子領域１Ａと、素子領域１Ａを囲むように、半導体チップの周縁部に配置されたターミネーション領域１Ｂと、が記載されている。
特開２０１６−９８５２号公報
本願発明者は、デバイス領域（素子領域）および終端領域（ターミネーション領域）を有する半導体装置を検討している。終端領域は、デバイス領域の周囲（全周囲）を連続的に囲み、半導体装置の耐圧を確保するために設けられている。この半導体装置は、以下の製法を用いて製造している。
まず、炭化ケイ素（ＳｉＣ）からなる半導体基板（例えば、ｎ型半導体領域）を準備する。次に、デバイス領域において、ボディ領域（例えば、ｐ型半導体領域）、ソース領域（例えば、ｎ型半導体領域）およびボディコンタクト領域（例えば、ｐ型半導体領域）を順に形成し、終端領域において、エッジターミネーション領域（例えば、ｐ型半導体領域）、リサーフ層（例えば、ｐ型半導体領域）を形成する。次に、酸素を含む高温雰囲気中で、半導体基板の表面を酸化することで、酸化シリコン膜からなるゲート絶縁膜を形成し、その後に、ゲート絶縁膜上にゲート電極を形成している。
本願発明者の検討によれば、上記ゲート絶縁膜の形成工程に起因して、半導体装置の耐圧が低下することが判明した。つまり、酸化シリコン膜からなるゲート絶縁膜は、終端領域にも形成されるが、炭化ケイ素（ＳｉＣ）からなる半導体基板の表面が酸化されると、酸化シリコン（ＳｉＯ２）と、二酸化炭素（ＣＯ２）または一酸化炭素（ＣＯ）が形成される。大半の二酸化炭素（ＣＯ２）または一酸化炭素（ＣＯ）は、揮発するが、揮発せずに残存する炭素原子が、炭化ケイ素（ＳｉＣ）の格子間に侵入し、格子間カーボン（「Ｃｉ」と表す）となる。格子間カーボン（Ｃｉ）は、ｎ型半導体領域で負、ｐ型半導体領域で正に帯電し、半導体基板（例えば、ｎ型半導体領域）のドナー濃度、または、リサーフ層（例えば、ｐ型半導体領域）アクセプタ濃度が増加したように見える。これに伴い、半導体基板とリサーフ層との間の接合耐圧が低下し、終端領域における半導体装置の耐圧が低下することが判明した。
上記特許文献１では、ゲート絶縁膜とフィールド絶縁膜を同時に形成しており、ゲート絶縁膜形成時に、終端領域（ターミネーション領域）のポリシリコン膜が酸化シリコン膜となる。ポリシリコン膜は、その全体が酸化されるため、終端領域において、半導体基板の表面も酸化されてしまい、上記と同様の課題が発生する可能性がある。
その他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される実施の形態のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
一実施の形態である半導体装置は、半導体基板の終端領域において、第２導電型のリサーフ層と、リサーフ層内に形成されたエッジターミネーション領域と、を有する。そして、リサーフ層とリサーフ層に近接する半導体基板の表面は、耐酸化性絶縁膜で覆われている。
また、一実施の形態である半導体装置の製造方法は、半導体基板の終端領域において、リサーフ層とリサーフ層に近接する半導体基板の表面を耐酸化性絶縁膜で覆った状態で、酸素を含む雰囲気で半導体基板を酸化して、デバイス領域にゲート絶縁膜を形成する。
本願において開示される一実施の形態によれば、半導体装置の性能を向上させることができる。特に、半導体装置の耐圧を向上することができる。
実施の形態１の半導体装置の平面図および断面図である。 図１のＡ−Ａ線に沿う断面図である。 実施の形態１の半導体装置の製造方法を示す断面図である。 図３に続く半導体装置の製造方法を示す断面図である。 図４に続く半導体装置の製造方法を示す断面図である。 図５に続く半導体装置の製造方法を示す断面図である。 図６に続く半導体装置の製造方法を示す断面図である。 図７に続く半導体装置の製造方法を示す断面図である。 図８に続く半導体装置の製造方法を示す断面図である。 図９に続く半導体装置の製造方法を示す断面図である。 図１０に続く半導体装置の製造方法を示す断面図である。 図１１に続く半導体装置の製造方法を示す断面図である。 実施の形態１のゲート絶縁膜の詳細を示す断面図である。 変形例１の半導体装置の製造方法を示す断面図である。 変形例２の半導体装置の製造方法を示す断面図である。 実施の形態２の半導体装置の製造方法を示す断面図である。 実施の形態２の半導体装置の製造方法を示す断面図である。 実施の形態２の半導体装置の製造方法を示す断面図である。 変形例３の半導体装置の製造方法を示す断面図である。 変形例４の半導体装置の製造方法を示す断面図である。 変形例５の半導体装置の断面図である。 変形例５の半導体装置の断面図である。 変形例５の半導体装置の断面図である。 変形例５の半導体装置の断面図である。 変形例６の半導体装置の断面図である。 変形例６の半導体装置の断面図である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。また、実施の形態を説明する図面においては、構成を分かりやすくするために、平面図または斜視図等であってもハッチングを付す場合がある。
また、符号「−」および「＋」は、導電型がｎ型またはｐ型の不純物の相対的な濃度を表しており、例えばｎ型不純物の場合は、「ｎ−−」、「ｎ−」、「ｎ」、「ｎ＋」、「ｎ＋＋」の順に不純物濃度が高くなる。
また、本願では、炭化ケイ素（ＳｉＣ）からなる基板を、単にＳｉＣ基板ＳＢと呼ぶ。また、本願では、ｎ型のＳｉＣ基板ＳＢと、その上に形成されたｎ型の炭化ケイ素（ＳｉＣ）からなるエピタキシャル層ＥＰと、をまとめて半導体基板ＳＵＢと呼ぶ。つまり、半導体基板ＳＵＢは、炭化ケイ素（ＳｉＣ）で構成されている。ＳｉＣ基板ＳＢの不純物濃度は、エピタキシャル層ＥＰの不純物濃度より高い。
（実施の形態１）
本実施の形態の半導体装置について、図１および図２を用いて説明する。図１は、本実施の形態の半導体装置の平面図および断面図である。なお、図１の断面図は、後述する半導体装置の製造方法における、ゲート絶縁膜ＧＩ１を形成した状態を示している。平面図では、デバイス領域ＤＲにハッチングを付している。図２は、図１のＡ−Ａ線に沿う断面図である。
図１に示すように、半導体装置は、平面視にて、矩形（正方形または長方形）の半導体基板ＳＵＢに形成されている。半導体基板ＳＵＢは、主面と裏面とを有し、主面および裏面には４つの辺Ｓを有している。また、半導体基板ＳＵＢは、４つの側面Ｓを有している。主面の中央部には、デバイス領域ＤＲが配置されており、デバイス領域ＤＲの周囲を連続的に囲むように終端領域ＴＲが配置されている。後述するが、主面には、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）のゲート電極、ソース電極が形成され、裏面にはドレイン電極が形成されている。
図１に示すように、終端領域ＴＲには、エッジターミネーション領域ＥＴ、リサーフ（RESURF:REduced SURface Field）層ＲＳ１およびＲＳ２が、半導体基板ＳＵＢの主面に形成されている。エッジターミネーション領域ＥＴ、リサーフ層ＲＳ１およびＲＳ２は、いずれも、デバイス領域ＤＲの周囲を囲むように設けられており、所望の幅を有する環状の形状を有している。リサーフ層ＲＳ２は、半導体基板ＳＵＢの辺Ｓよりも内側（デバイス領域ＤＲ側）で終端しており、リサーフ層ＲＳ２の外側（辺Ｓ側）には、半導体基板ＳＵＢの一部が露出している。つまり、リサーフ層ＲＳ２の周囲は、半導体基板ＳＵＢで囲まれている。
終端領域ＴＲにおいて、半導体基板ＳＵＢの主面上には、耐酸化性絶縁膜ＺＭ１Ｒが形成されており、耐酸化性絶縁膜ＺＭ１Ｒは、リサーフ層ＲＳ２と、リサーフ層ＲＳ２の外側の半導体基板ＳＵＢと、を覆っている。耐酸化性絶縁膜ＺＭ１Ｒは、リサーフ層ＲＳ２の全域を覆い、リサーフ層ＲＳ２に接触したエッジターミネーション領域ＥＴの一部を覆っている。耐酸化性絶縁膜ＺＭ１Ｒから露出した半導体基板ＳＵＢの主面にはゲート絶縁膜ＧＩ１が形成されている。
図２に示すように、デバイス領域ＤＲには、複数のＭＯＳＦＥＴＱ１を並列接続したＭＯＳＦＥＴが形成されている。ＭＯＳＦＥＴＱ１は、ソース領域、ドレイン領域、および、ゲート電極を有する。ドレイン領域は、ｎ型の半導体領域であるｎ型の半導体基板ＳＵＢ（つまり、ＳｉＣ基板およびエピタキシャル層ＥＰ）からなる。ソース領域ＳＲは、ｎ型の半導体領域からなり、ｐ型半導体領域であるボディ領域ＢＲ内に形成されている。ゲート電極ＧＥは、ソース領域ＳＲと半導体基板ＳＵＢ間のボディ領域ＢＲ上にゲート絶縁膜ＧＩ１およびＧＩ２を介して形成されている。つまり、ソース領域ＳＲと半導体基板ＳＵＢ間のボディ領域ＢＲの表面がＭＯＳＦＥＴＱ１のチャネル形成領域である。
ボディ領域ＢＲ内には、ｐ型の半導体領域であるボディコンタクト領域ＢＣＲが形成されており、ボディコンタクト領域ＢＣＲは、ボディ領域ＢＲと接触して、導通している。ゲート電極ＧＥは、その上面および側面を絶縁膜ＺＭ３で覆われており、絶縁膜ＺＭ３上には電極（ソース電極）Ｍ１が形成されている。絶縁膜ＺＭ３には、ソース領域ＳＲおよびボディコンタクト領域ＢＣＲを露出するコンタクトホール（開口）ＣＨが形成されており、電極Ｍ１は、コンタクトホールＣＨ内にも形成されており、ソース領域ＳＲおよびボディコンタクト領域ＢＣＲと接触している。言い換えると、電極Ｍ１は、ソース領域ＳＲおよびボディコンタクト領域ＢＣＲに接続されている。そして、電極Ｍ１上には、絶縁膜ＺＭ４が形成されている。また、半導体基板ＳＵＢの裏面には、電極（ドレイン電極）Ｍ２が形成されている。
終端領域ＴＲは、エッジターミネーション領域ＥＴと、リサーフ層ＲＳ１およびＲＳ２と、リサーフ層ＲＳ１およびＲＳ２の外側（側面Ｓ側）の半導体基板ＳＵＢと、からなる。エッジターミネーション領域ＥＴは、ｐ型の半導体領域であり、その周囲（側面および底面）は、ｐ型の半導体領域であるリサーフ層ＲＳ１およびＲＳ２に覆われている（平面視および断面視にて）。エッジターミネーション領域ＥＴの不純物濃度は、リサーフ層ＲＳ１およびＲＳ２の不純物濃度より高く、エッジターミネーション領域ＥＴは、電極Ｍ１に接続されている。リサーフ層は、比較的高濃度のリサーフ層ＲＳ１と比較的低濃度のリサーフ層ＲＳ２とで構成され、リサーフ層ＲＳ２は、リサーフ層ＲＳ１の外側（側面Ｓ側）に位置している。また、リサーフ層ＲＳ２は、リサーフ層ＲＳ１と重なり部を有している。リサーフ層ＲＳ１およびＲＳ２は、互いに異なる不純物濃度としたが、両者を１つの半導体領域で形成しても良い。
終端領域ＴＲには、半導体基板ＳＵＢの主面上は、耐酸化性絶縁膜ＺＭ１Ｒが形成されている。耐酸化性絶縁膜ＺＭ１Ｒは、リサーフ層ＲＳ２と、リサーフ層ＲＳ２の外側の半導体基板ＳＵＢと、を覆っており、側面Ｓに達している。耐酸化性絶縁膜ＺＭ１Ｒは、リサーフ層ＲＳ２の主面と、リサーフ層ＲＳ２の外側の半導体基板ＳＵＢの主面と、が酸化されて、酸化シリコン膜が形成されるのを防止している。
なお、ゲート絶縁膜ＧＩ１は、熱酸化処理で形成された酸化シリコン膜、酸窒化処理で形成された酸窒化シリコン膜またはこれらの積層膜からなる。ゲート絶縁膜ＧＩ２は、ＣＶＤ法で形成した酸化シリコン膜からなる。ゲート電極ＧＥは、多結晶シリコン膜からなり、絶縁膜ＺＭ３は、例えば、酸化シリコン膜、絶縁膜ＺＭ４は、例えば、ポリイミド膜等の有機絶縁膜とすることができる。
また、電極Ｍ１は、金属膜からなり、例えば、アルミニウム（Ａｌ）またはシリコン（Ｓｉ）を含有するアルミニウム（ＡｌＳｉ）を主導体膜とし、その上下にチタン（Ｔｉ）、窒化チタン（ＴｉＮ）、窒化タングステン（ＴｉＷ）等のバリア膜を設けた積層膜としても良い。電極Ｍ２は、金属膜からなり、例えば、裏面に近い側からニッケルシリサイド（ＮｉＳｉ）／チタン（Ｔｉ）／ニッケル（Ｎｉ）／金（Ａｕ）の積層膜としても良い。
また、耐酸化性絶縁膜ＺＭ１Ｒは、窒化シリコン膜または酸窒化シリコン膜とすることができる。
なお、デバイス領域ＤＲと終端領域ＴＲの境界は、リサーフ層ＲＳ１のデバイス領域ＤＲ側の側面としている。
次に、図３〜図１２を用いて、本実施の形態における半導体装置の製造方法を説明する。図３〜図１２は、本実施の形態の半導体装置の製造方法を示す断面図である。図３〜図１２に示す断面図において、図の左側の領域は、複数のＭＯＳＦＥＴＱ１が形成されたデバイス領域ＤＲであり、図の右側の領域は、半導体基板ＳＵＢの周縁領域である終端領域ＴＲである。
まず、図３に示すように、ｎ＋型のＳｉＣ基板ＳＢを準備する。ＳｉＣ基板ＳＢにはｎ型の不純物が比較的高い濃度で導入されている。このｎ型不純物は、例えば、窒素（Ｎ）であり、その不純物濃度は、例えば、１×１０１９ｃｍ−３である。
続いて、ＳｉＣ基板ＳＢの主面上に、エピタキシャル成長法により、ＳｉＣからなるｎ−型の半導体層であるエピタキシャル層ＥＰを形成する。エピタキシャル層ＥＰは、ＳｉＣ基板ＳＢよりも低い不純物濃度でｎ型不純物を含んでいる。エピタキシャル層ＥＰの不純物濃度は、素子の定格耐圧に依存し、例えば、１×１０１６ｃｍ−３である。エピタキシャル層ＥＰは、後に形成されるＭＯＳＦＥＴＱ１において上下方向に流れる電流の経路となる。つまり、エピタキシャル層ＥＰは半導体装置のドリフト層を含む層である。
続いて、エピタキシャル層ＥＰ（言い換えると、半導体基板ＳＵＢ）の主面上に、パターニングされたマスク膜ＭＫ１を形成する。マスク膜ＭＫ１は、ボディ領域ＢＲ形成領域およびリサーフ層ＲＳ１形成領域を露出し、それ以外の領域を覆うパターンを有する。マスク膜ＭＫ１は、例えば、フォトレジスト層（フォトレジスト膜）などからなる。
続いて、上部にマスク膜ＭＫ１が形成されたエピタキシャル層ＥＰに対し、ｐ型不純物（例えばアルミニウム（Ａｌ））をイオン注入する。これにより、デバイス領域ＤＲにおいて、マスク膜ＭＫ１から露出したエピタキシャル層ＥＰの主面に、ｐ−型の半導体領域であるボディ領域（チャネル領域）ＢＲを複数並べて形成する。ボディ領域ＢＲのエピタキシャル層ＥＰの主面（表面）からの深さ、つまり接合深さは、エピタキシャル層ＥＰの下面まで達していない。
また、ボディ領域ＢＲの形成と同時に、終端領域ＴＲには、リサーフ層ＲＳ１を形成する。
次に、図４に示すように、デバイス領域ＤＲに、ソース領域ＳＲを形成する。エピタキシャル層ＥＰ（言い換えると、半導体基板ＳＵＢ）の主面上に、パターニングされたマスク膜ＭＫ２を形成する。マスク膜ＭＫ２は、デバイス領域ＤＲにおいて、ボディ領域ＢＲの内部を露出し、ボディ領域ＢＲの一部、ボディ領域ＢＲ間のエピタキシャル層ＥＰを覆っている。また、マスク膜ＭＫ２は、終端領域ＴＲを覆っている。マスク膜ＭＫ２は、例えば、フォトレジスト層（フォトレジスト膜）などからなる。
その後、マスク膜ＭＫ２をマスクとして、エピタキシャル層ＥＰの上面に対し、ｎ型不純物（例えば窒素（Ｎ））をイオン注入する。これにより、エピタキシャル層ＥＰの主面に、ｎ＋型の半導体領域であるソース領域ＳＲを複数形成する。各ソース領域ＳＲは、ボディ領域ＢＲの中央部に形成する。つまり、エピタキシャル層ＥＰの主面において、隣り合うボディ領域ＢＲ同士の間には、ボディ領域ＢＲおよびソース領域ＳＲが形成されていないエピタキシャル層ＥＰが存在し、当該エピタキシャル層ＥＰとソース領域ＳＲとの間には、０．５μｍ程度の幅を有するボディ領域ＢＲが介在している。ソース領域ＳＲのエピタキシャル層ＥＰの主面からの深さは、ボディ領域ＢＲの形成深さよりも浅い。ソース領域ＳＲのｎ型不純物濃度は、エピタキシャル層ＥＰのｎ型不純物濃度よりも高い。
次に、図５に示すように、デバイス領域ＤＲにボディコンタクト領域ＢＣＲを、終端領域ＴＲにエッジターミネーション領域ＥＴを形成する。エピタキシャル層ＥＰ上に、パターニングされたマスク膜ＭＫ３を形成する。マスク膜ＭＫ３は、デバイス領域ＤＲにおいて、ボディ領域ＢＲ及びソース領域ＳＲの内部を、部分的に露出している。また、マスク膜ＭＫ３は、終端領域ＴＲにおいて、リサーフ層ＲＳ１の内部を露出し、リサーフ層ＲＳ１の一部およびリサーフ層ＲＳ１の外側の半導体基板ＳＵＢの主面を覆っている。マスク膜ＭＫ３は、例えば、フォトレジスト層（フォトレジスト膜）などからなる。
続いて、マスク膜ＭＫ３から露出するエピタキシャル層ＥＰの主面に対し、ｐ型不純物（例えばアルミニウム（Ａｌ））を比較的高い濃度でイオン注入する。これにより、デバイス領域ＤＲのエピタキシャル層ＥＰの主面にｐ＋型の半導体領域であるボディコンタクト領域ＢＣＲを複数形成する。各ボディコンタクト領域ＢＣＲは、各ソース領域ＳＲの中央部、つまり、各ボディ領域ＢＲの中央部に形成する。
ボディコンタクト領域ＢＣＲの半導体基板ＳＵＢの主面からの深さは、ソース領域ＳＲの深さよりも深く、ボディ領域ＢＲに接触している。なお、ボディコンタクト領域ＢＣＲをソース領域ＳＲの外に配置する場合には、ソース領域ＳＲよりも浅くしても良い。図では、ボディコンタクト領域ＢＣＲをボディ領域ＢＲの深さよりも浅く形成した構造を示しているが、ボディコンタクト領域ＢＣＲの深さは、ボディ領域ＢＲの深さより深くてもよい。ボディコンタクト領域ＢＣＲは、ボディ領域ＢＲを所定の電位（ソース電位）に固定するために、ボディ領域ＢＲと、電極（ソース電極）Ｍ１とを電気的に接続するために設けられる領域である。つまり、ボディコンタクト領域ＢＣＲのｐ型不純物濃度は、ボディ領域ＢＲのｐ型不純物濃度よりも高く、ボディコンタクト領域ＢＣＲと、ボディ領域ＢＲとは互いに接している。
ボディコンタクト領域ＢＣＲと同時に、終端領域ＴＲに、エッジターミネーション領域ＥＴを形成する。エッジターミネーション領域ＥＴは、リサーフ層ＲＳ１の内部であって、リサーフ層ＲＳ１の深さよりも浅く、リサーフ層ＲＳ１不純物濃度よりも高濃度に形成する。エッジターミネーション領域ＥＴの側面（側面Ｓ側）は、リサーフ層ＲＳ１の側面（側面Ｓ側）と一致している。
次に、図６に示すように、終端領域ＴＲにリサーフ層ＲＳ２を形成する。エピタキシャル層ＥＰ上に、パターニングされたマスク膜ＭＫ４を形成する。マスク膜ＭＫ４は、デバイス領域ＤＲを覆い、終端領域ＴＲにおいて、リサーフ層ＲＳ１およびエッジターミネーション領域ＥＴの側面Ｓ側の領域、ならびに、リサーフ層ＲＳ１の外側（側面Ｓ側）の半導体基板ＳＵＢの主面、を露出している。マスク膜ＭＫ４は、例えば、フォトレジスト層（フォトレジスト膜）などからなる。
続いて、マスク膜ＭＫ４が形成されたエピタキシャル層ＥＰに対し、ｐ型不純物（例えばアルミニウム（Ａｌ））をイオン注入する。そして、終端領域ＴＲにリサーフ層ＲＳ２を形成する。リサーフ層ＲＳ２は、リサーフ層ＲＳ１及びエッジターミネーション領域ＥＴと、一部重なる領域を有しており、リサーフ層ＲＳ２の不純物濃度は、リサーフ層ＲＳ１の不純物濃度より低い。また、リサーフ層ＲＳ２の深さは、リサーフ層ＲＳ１の深さよりも深い。ただし、リサーフ層ＲＳ２の深さは、リサーフ層ＲＳ１の深さと同等又はそれより僅かに浅くても良い。リサーフ層ＲＳ２は、側面Ｓに達しおらず、リサーフ層ＲＳ２と側面Ｓとの間には、半導体基板ＳＵＢが存在している。
次に、マスク膜ＭＫ４を除去した後、半導体基板ＳＵＢの主面全体を保護膜（例えば、アモルファスカーボン膜）で覆い、半導体基板ＳＵＢに高温（例えば、１７００℃）のアニール処理を施し、イオン注入した不純物を活性化する。アニール処理が終了した後、保護膜を除去する。
次に、図７に示すように、半導体基板ＳＵＢの主面全体を覆うように、絶縁膜ＺＭ１およびＺＭ２を形成する。絶縁膜ＺＭ１は、耐酸化性を有する窒化シリコン膜からなり、その膜厚を例えば１０〜１００ｎｍとする。ここで、絶縁膜ＺＭ１は、ＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition）法で形成するのが好ましい。例えば、Ｐ−ＣＶＤ（Plasma-CVD）法で形成した膜に比べ、緻密で、耐酸化性が高いからである。つまり、後述するゲート絶縁膜ＧＩ１形成時に、終端領域ＴＲにおいて、半導体基板ＳＵＢの主面が酸化されるのを防止する効果が高い。なお、絶縁膜ＺＭ１をＬＰＣＶＤ法で形成した場合、半導体基板ＳＵＢの裏面側にも絶縁膜ＺＭ１が形成される。また、絶縁膜ＺＭ１として、酸窒化シリコン膜を用いることも出来る。
絶縁膜ＺＭ２は、酸化シリコン膜からなり、その膜厚を例えば５０〜１００ｎｍとする。絶縁膜ＺＭ２は、例えば、枚葉ＣＶＤ法で、半導体基板ＳＵＢの主面側のみ形成し、裏面側には形成しないことが肝要である。
次に、図８に示すように、耐酸化性絶縁膜ＺＭ１Ｒを形成する。耐酸化性絶縁膜ＺＭ１Ｒは、終端領域ＴＲにおいて、リサーフ層ＲＳ２の主面と、リサーフ層ＲＳ２の外側（側面Ｓ側）の半導体基板ＳＵＢの主面と、を覆っている。さらに、リサーフ層ＲＳ２の全域を覆うために、リサーフ層ＲＳ２からエッジターミネーション領域ＥＴに延在している。
図示しないが、絶縁膜ＺＭ２上に、耐酸化性絶縁膜ＺＭ１Ｒの形成領域を覆い、それ以外の領域を露出するマスク膜（例えば、フォトレジスト層）を形成する。そして、ドライエッチング法により、マスク膜から露出した絶縁膜ＺＭ２を除去し、絶縁膜ＺＭ２Ｒを形成する。この時、マスク膜から露出した領域に、絶縁膜ＺＭ１を残して、ドライエッチングを終了することが肝要である。次に、マスク膜または絶縁膜ＺＭ２Ｒから露出した絶縁膜ＺＭ１を、例えば、熱リン酸液を用いたウェットエッチング法で除去し、耐酸化性絶縁膜ＺＭ１Ｒを形成する。このウェットエッチングにより、半導体基板ＳＵＢの主面が露出する。このように、ドライエッチング法ではなく、ウェットエッチング法によって、絶縁膜ＺＭ１を除去することで、半導体基板ＳＵＢの主面の損傷を防止することができる。例えば、絶縁膜ＺＭ１をドライエッチング法で除去して、半導体基板ＳＵＢの主面を露出した場合には、半導体基板ＳＵＢの主面がドライエッチングによる損傷を受けるため、ゲート絶縁膜ＧＩ１の膜質が低下し、リーク電流の原因をなる。
なお、半導体基板ＳＵＢの裏面に形成された絶縁膜ＺＭ１は、上記のウェットエッチング工程で除去することができる。そのため、絶縁膜ＺＭ２を枚葉ＣＶＤ法で形成し、半導体基板ＳＵＢの裏面において、絶縁膜ＺＭ１が絶縁膜ＺＭ２で覆われないようにすることが肝要となる。
次に、耐酸化性絶縁膜ＺＭ１Ｒを残し、絶縁膜ＺＭ２Ｒを除去する。なお、絶縁膜ＺＭ２Ｒは、除去することなく、残しておくことも出来る。
次に、図９に示すように、ゲート絶縁膜ＧＩ１およびＧＩ２を形成する。ゲート絶縁膜ＧＩ１は、酸化シリコン膜または酸窒化シリコン膜からなり、その膜厚を、例えば、１０ｎｍとする。ゲート絶縁膜ＧＩ２は、ＣＶＤ法で形成した酸化シリコン膜であり、その膜厚を、例えば、３０ｎｍとする。
ゲート絶縁膜ＧＩ１を酸化シリコン膜とする場合、半導体基板ＳＵＢを、酸素雰囲気中で、例えば１１００〜１２５０℃で熱処理して、熱酸化シリコン膜を形成する。また、ゲート絶縁膜ＧＩ１を酸窒化シリコン膜とする場合、前述の熱酸化シリコン膜を形成した後に、熱酸化シリコン膜を、酸化窒素（ＮＯまたはＮＯ２）雰囲気で熱処理することで、酸窒化シリコン膜を形成できる。また、熱酸化シリコン膜を形成することなく、半導体基板ＳＵＢを、酸化窒素（ＮＯまたはＮＯ２）雰囲気中で、例えば１１００〜１２５０℃で熱処理して酸窒化シリコン膜を形成しても良い。
このゲート絶縁膜ＧＩ１は、耐酸化性絶縁膜ＺＭ１Ｒから露出した半導体基板ＳＵＢの主面に形成される。つまり、図９に示すように、デバイス領域ＤＲの全域、および、終端領域ＴＲの一部に形成される。このゲート絶縁膜ＧＩ１の形成工程で、終端領域ＴＲにおいて、リサーフ層ＲＳ２と、リサーフ層ＲＳ２と側面Ｓとの間の半導体基板ＳＵＢと、は、耐酸化性絶縁膜ＺＭ１Ｒで覆われているため、両者の主面が酸化されることはない。従って、ゲート絶縁膜ＧＩ１形成工程において、リサーフ層ＲＳ２およびリサーフ層ＲＳ２と側面Ｓとの間の半導体基板ＳＵＢに格子間カーボン（Ｃｉ）が形成されることがなく、半導体基板ＳＵＢとリサーフ層ＲＳ２との間の接合耐圧低下を防止することができる。
ゲート絶縁膜ＧＩ１を形成した後、半導体基板ＳＵＢの主面上、言い換えると、ゲート絶縁膜ＧＩ１および耐酸化性絶縁膜ＺＭ１Ｒの上に、ＣＶＤ法でゲート絶縁膜ＧＩ２を形成する。ゲート絶縁膜を、熱酸化シリコン膜または酸窒化シリコン膜と、ＣＶＤ法による酸化シリコン膜との積層構造として、ゲート絶縁膜の耐圧を確保している。炭化ケイ素（ＳｉＣ）からなる半導体基板ＳＵＢは、シリコン（Ｓｉ）からなる半導体基板に比べ、熱酸化シリコン膜または酸窒化シリコン膜の形成速度が遅いため、上記の積層構造とするのが好適である。また、ＣＶＤ法による酸化シリコン膜（ゲート絶縁膜ＧＩ２）の膜厚を、熱酸化シリコン膜または酸窒化シリコン膜（ＧＩ１）の膜厚よりも厚くするのが、好適である。
なお、図９に示すように、半導体基板ＳＵＢの裏面にもゲート絶縁膜ＧＩ１およびＧＩ２が形成される。
次に、ゲート絶縁膜ＧＩ１およびＧＩ２に、窒素（Ｎ２）雰囲気で、１０００℃程度の熱処理施して、ゲート絶縁膜ＧＩ１およびＧＩ２の膜質を改良してもよい。
次に、図１０に示すように、ゲート電極ＧＥを形成する。ゲート電極ＧＥは、例えば、ポリシリコン膜からなり、デバイス領域ＤＲにおいて、ゲート絶縁膜ＧＩ１およびＧＩ２上に、所望のパターンで形成される。ゲート電極ＧＥは、ボディ領域ＢＲ間の半導体基板ＳＵＢの表面と、ソース領域ＳＲと半導体基板ＳＵＢとの間のボディ領域ＢＲの表面と、をゲート絶縁膜ＧＩ１およびＧＩ２を介して覆っている。また、ゲート電極ＧＥは、ソース領域ＳＲと重なり部を有している。また、図示しないが、図１０に示す複数のゲート電極ＧＥは、互いに接続（連結）されている。つまり、ゲート電極ＧＥは、複数の開口を有する１枚の板状の導体膜であり、各開口は、ソース領域ＳＲの一部およびボディコンタクト領域ＢＣＲを露出している。
次に、図１１に示すように、絶縁膜ＺＭ３を形成する。絶縁膜ＺＭ３は、半導体基板ＳＵＢの主面上に形成され、ゲート電極ＧＥおよびゲート絶縁膜ＧＩ２を覆う。絶縁膜ＺＭ３は、例えば、ＣＶＤ法を用いて形成した酸化シリコン膜からなる。
次に、図１１に示すように、絶縁膜ＺＭ３ならびにゲート絶縁膜ＧＩ１およびＧＩ２にコンタクトホールＣＨを形成する。コンタクトホールＣＨは、デバイス領域ＤＲでは、ソース領域ＳＲの一部およびボディコンタクト領域ＢＣＲを露出し、終端領域ＴＲでは、エッジターミネーション領域ＥＴの一部を露出する。なお、図示はしていないが、ゲート電極ＧＥの上面を露出するコンタクトホールも形成する。
続いて、図示は省略するが、周知のサリサイド技術を用いて、コンタクトホールＣＨの底面において露出するボディコンタクト領域ＢＣＲ、ソース領域ＳＲおよびゲート電極ＧＥの上面にシリサイド層を形成しても良い。シリサイド層は、例えばＮｉＳｉ（ニッケルシリサイド）からなる。
次に、半導体基板ＳＵＢの主面を、例えば、フォトレジスト層で覆い、裏面に形成されたゲート絶縁膜ＧＩ１およびＧＩ２を除去する。
次に、図１２に示すように、半導体基板ＳＵＢの主面上に、電極（ソース電極）Ｍ１を形成する。電極Ｍ１は、絶縁膜ＺＭ３上に形成され、コンタクトホールＣＨ内にも埋め込まれている。つまり、電極Ｍ１は、デバイス領域ＤＲでは、ソース領域ＳＲおよびボディコンタクト領域ＢＣＲに接触し、終端領域ＴＲでは、エッジターミネーション領域ＥＴに接触している。
次に、図２に示すように、半導体基板ＳＵＢの裏面に、電極（ドレイン電極）Ｍ２を形成する。電極Ｍ２は、例えば、ニッケルシリサイド（ＮｉＳｉ）／チタン（Ｔｉ）／ニッケル（Ｎｉ）／金（Ａｕ）の積層膜とする。半導体基板ＳＵＢの裏面に、ニッケルシリサイド層（ＮｉＳｉ）を形成した後に、順次、チタン（Ｔｉ）／ニッケル（Ｎｉ）／金（Ａｕ）をスパッタ法等で形成する。
次に、図２に示すように、半導体基板ＳＵＢの主面上に、電極Ｍ１を覆うように、例えば、ポリイミド膜などの有機絶縁膜からなる絶縁膜ＺＭ４を形成する。
上記の工程を経て、本実施の形態の半導体装置が完成する。
図１３は、実施の形態１のゲート絶縁膜の詳細を示す断面図である。図１３では、ゲート絶縁膜ＧＩ１を示している。半導体基板ＳＵＢの主面を酸化または酸窒化してゲート絶縁膜ＧＩ１を形成した場合、半導体基板ＳＵＢの主面に形成された半導体領域の不純物濃度が高い領域には、膜厚の厚いゲート絶縁膜ＧＩ１が形成される。つまり、ソース領域ＳＲ、ボディコンタクト領域ＢＣＲおよびエッジターミネーション領域ＥＴの表面には、比較的厚い膜厚Ｔ１を有するゲート絶縁膜ＧＩ１が形成され、半導体基板ＳＵＢ、ボディ領域ＢＲおよびリサーフ層ＲＳ１の表面には、比較的薄い膜厚Ｔ２を有するゲート絶縁膜ＧＩ１が形成される。つまり、膜厚Ｔ１は、膜厚Ｔ２よりも厚い。従って、半導体基板ＳＵＢの主面には、段差が発生し、厚いゲート絶縁膜ＧＩ１が形成された領域の半導体基板ＳＵＢの主面の高さは、薄いゲート絶縁膜ＧＩ１が形成された領域の半導体基板ＳＵＢの主面の高さよりも低い。また、エッジターミネーション領域ＥＴには、耐酸化性絶縁膜ＺＭ１Ｒで覆われた領域と、厚いゲート絶縁膜ＧＩ１が形成された領域と、が混在するため、エッジターミネーション領域ＥＴの主面には段差が発生する。つまり、エッジターミネーション領域ＥＴにおいて、耐酸化性絶縁膜ＺＭ１Ｒで覆われた領域の半導体基板ＳＵＢの主面の高さは、厚いゲート絶縁膜ＧＩ１が形成された領域の半導体基板ＳＵＢの主面の高さよりも高い。ここで、高さは、半導体基板ＳＵＢの裏面を基準とする。
＜変形例１＞
変形例１は、上記実施の形態１の変形例である。図１４は、変形例１の半導体装置の製造方法を示す断面図である。
上記実施の形態１において、図９を用いて説明したゲート絶縁膜ＧＩ２の形成工程の後に、図１４に示すように、耐酸化性絶縁膜ＺＭ１Ｒの除去工程を実施する。図１４に示すように、ゲート絶縁膜ＧＩ２上に、例えば、フォトレジスト層からなるマスク膜ＭＫ５を形成する。マスク膜ＭＫ５は、デバイス領域ＤＲを覆い、終端領域ＴＲのエッジターミネーション領域ＥＴおよびリサーフ層ＲＳ１の一部を覆い、耐酸化性絶縁膜ＺＭ１Ｒの全域を露出している。つまり、マスク膜ＭＫ５の端部（側面Ｓ側）は、耐酸化性絶縁膜ＺＭ１Ｒの端部（デバイス領域ＤＲ側）よりも、デバイス領域ＤＲ側に位置している。
マスク膜ＭＫ５から露出したゲート絶縁膜ＧＩ１およびＧＩ２ならびに耐酸化性絶縁膜ＺＭ１Ｒを除去する。次に、マスク膜ＭＫ５を除去する。図１４では、除去されたゲート絶縁膜ＧＩ１およびＧＩ２ならびに耐酸化性絶縁膜ＺＭ１Ｒを破線で表している。
変形例１では、全面に耐酸化性絶縁膜を残さないで済むため、ウエハ反り量を調節でき、製造しやすくできる。
＜変形例２＞
変形例２は、上記実施の形態１の変形例である。図１５は、変形例２の半導体装置の製造方法を示す断面図である。
上記変形例１では、上記実施の形態１のゲート絶縁膜ＧＩ２の形成工程の後に、耐酸化性絶縁膜ＺＭ１Ｒの除去する例を示したが、変形例２では、図１０を用いて説明したゲート電極ＧＥ形成工程後に、耐酸化性絶縁膜ＺＭ１Ｒの除去工程を実施する。図１５に示すように、ゲート絶縁膜ＧＩ２およびゲート電極を覆うマスク膜ＭＫ６を形成する。マスク膜ＭＫ６は、マスク膜ＭＫ５と等しいパターンを有する。変形例１と同様に、マスク膜ＭＫ６から露出したゲート絶縁膜ＧＩ１およびＧＩ２ならびに耐酸化性絶縁膜ＺＭ１Ｒを除去する。次に、マスク膜ＭＫ６を除去する。図１５でも、除去されたゲート絶縁膜ＧＩ１およびＧＩ２ならびに耐酸化性絶縁膜ＺＭ１Ｒを破線で表している。
変形例２では、変形例１に比べ、マスク膜ＭＫ６の除去工程で、ゲート絶縁膜ＧＩ２の表面が損傷する危険性を低減できる。
（実施の形態２）
実施の形態２は、上記実施の形態１の変形例である。図１６〜図１８は、実施の形態２の半導体装置の製造方法を示す断面図である。図１６および図１７は、上記実施の形態１の図８および図９に対応し、図１８は、図２に対応している。
上記実施の形態１の図８では、半導体基板ＳＵＢ上に耐酸化性絶縁膜ＺＭ１Ｒを形成し、その上に絶縁膜ＺＭ２Ｒを形成したが、本実施の形態２では、半導体基板ＳＵＢ上に絶縁膜ＺＭ５Ｒを形成し、その上に耐酸化性絶縁膜ＺＭ６Ｒを形成する。絶縁膜ＺＭ５Ｒは、ＣＶＤ法で形成した酸化シリコン膜であり、耐酸化性絶縁膜ＺＭ６Ｒは、窒化シリコン膜または酸窒化シリコン膜である。
上記実施の形態１と同様に、上層の耐酸化性絶縁膜ＺＭ６Ｒは、ドライエッチング法を用いて形成し、下層の絶縁膜ＺＭ５Ｒは、ウェットエッチング法を用いて形成する。
次に、図１７に示すように、上記実施の形態１と同様に、ゲート絶縁膜ＧＩ１およびＧＩ２を形成する。
さらに、図１８に示すように、上記実施の形態１と同様に、ゲート電極ＧＥ、絶縁膜ＺＭ３、電極Ｍ１およびＭ２、ならびに絶縁膜ＺＭ４の形成工程を実施して、実施の形態２の半導体装置が完成する。
本実施の形態２によれば、耐酸化性絶縁膜ＺＭ６Ｒと半導体基板ＳＵＢとの間に酸化シリコン膜からなる絶縁膜ＺＭ５Ｒを介在させているため、ゲート絶縁膜ＧＩ１形成時の熱処理に伴い、耐酸化性絶縁膜ＺＭ６Ｒに覆われた半導体基板ＳＵＢの主面に欠陥が発生するのを防止できる。つまり、半導体基板ＳＵＢの主面に、直接、耐酸化性絶縁膜が形成されていると、半導体基板ＳＵＢと、耐酸化性絶縁膜を構成する窒化シリコン膜と、の熱膨張係数の差にともなう応力が半導体基板ＳＵＢの主面にかかり、欠陥が発生する可能性がある。
＜変形例３＞
変形例３は、上記実施の形態２の変形例である。図１９は、変形例３の半導体装置の製造方法を示す断面図である。変形例３は、上記変形例１に対応している。
上記実施の形態２においても、図１９に示すように、ゲート絶縁膜ＧＩ２形成後に、マスク膜ＭＫ７から露出したゲート絶縁膜ＧＩ１およびＧＩ２ならびに耐酸化性絶縁膜ＺＭ６Ｒを除去しても良い。図１９では、絶縁膜ＺＭ５Ｒを残す例としているが、除去しても良い。マスク膜ＭＫ７は、上記変形例１のマスク膜ＭＫ５と等しいパターンを有する。
＜変形例４＞
変形例４は、上記実施の形態２の変形例である。図２０は、変形例４の半導体装置の製造方法を示す断面図である。変形例４は、上記変形例２に対応している。
上記実施の形態２においても、図２０に示すように、ゲート電極ＧＥ形成後に、マスク膜ＭＫ８から露出したゲート絶縁膜ＧＩ１およびＧＩ２ならびに耐酸化性絶縁膜ＺＭ６Ｒを除去しても良い。図２０では、絶縁膜ＺＭ５Ｒを残す例としているが、除去しても良い。マスク膜ＭＫ８は、上記変形例２のマスク膜ＭＫ６と等しいパターンを有する。
＜変形例５＞
変形例５は、上記実施の形態１または２の変形例である。図２１〜図２４は、変形例５の半導体装置の断面図である。図２１〜図２４は、上記実施の形態１または２の終端領域ＴＲにおけるエッジターミネーション領域ＥＴ、リサーフ層ＲＳ１およびＲＳ２の位置関係の変形例である。以下、上記実施の形態１と比べて説明する。
図２１では、エッジターミネーション領域ＥＴの端部（側面Ｓ側）が、リサーフ層ＲＳ１から突出した構造となっている。
図２２では、エッジターミネーション領域ＥＴの端部（デバイス領域ＤＲ側）をリサーフ層ＲＳ１で囲み、エッジターミネーション領域ＥＴの端部（側面Ｓ側）をリサーフ層ＲＳ２で囲む構造となっており、リサーフ層ＲＳ２は、リサーフ層ＲＳ１から分離している。
図２３では、リサーフ層ＲＳ１がエッジターミネーション領域ＥＴの全体を囲む構造となっている。つまり、エッジターミネーション領域ＥＴの端部（側面Ｓ側）もリサーフ層ＲＳ１で囲まれている。
図２４では、図２３と比べると、リサーフ層ＲＳ２がエッジターミネーション領域ＥＴの外側に位置し、両者が分離している。
図２１〜図２４において、エッジターミネーション領域ＥＴの端部（側面Ｓ側）と側面Ｓとの間に存在するリサーフ層ＲＳ１およびＲＳ２と、リサーフ層ＲＳ２と側面Ｓとの間の半導体基板ＳＵＢと、が耐酸化性絶縁膜ＺＭ１Ｒで覆われていることが肝要である。
＜変形例６＞
変形例６は、上記実施の形態１または２の変形例である。図２５および図２６は、変形例６の半導体装置の断面図である。図２５および図２６は、上記実施の形態１または２の終端領域ＴＲの変形例である。以下、上記実施の形態１と比べて説明する。
図２５では、エッジターミネーション領域ＥＴの端部（デバイス領域ＤＲ側）は、リサーフ層ＲＳ１で囲まれているが、エッジターミネーション領域ＥＴの端部（側面Ｓ側）にはリサーフ層は形成されていない。その代りに、エッジターミネーション領域ＥＴと側面Ｓとの間に、複数列のガードリングＧＲ１が、所定の間隔で形成されている。ガードリングＧＲ１は、エッジターミネーション領域ＥＴの形成工程で形成され、等しい不純物濃度を有している。
図２５においては、エッジターミネーション領域ＥＴと側面Ｓとの間の半導体基板ＳＵＢの主面と、ガードリングＧＲ１と、が、耐酸化性絶縁膜ＺＭ１Ｒで覆われていることが肝要である。
図２６では、エッジターミネーション領域ＥＴの端部（側面Ｓ側）が、リサーフ層ＲＳ１から突出している。そして、リサーフ層ＲＳ２内に複数列のガードリングＧＲ２が配置され、リサーフ層ＲＳ２と側面Ｓとの間に複数列のガードリングＧＲ３が配置されている。
ガイドリングＧＲ２は、エッジターミネーション領域ＥＴの形成工程で形成され、等しい不純物濃度を有している。また、ガイドリングＧＲ３は、リサーフ層ＲＳ２の形成工程で形成され、等しい不純物濃度を有している。
図２６においては、エッジターミネーション領域ＥＴの端部（側面Ｓ側）と側面Ｓとの間に存在するリサーフ層ＲＳ２と、ガードリングＧＲ２と、リサーフ層ＲＳ２と側面Ｓとの間の半導体基板ＳＵＢの主面と、ガードリングＧＲ３と、が耐酸化性絶縁膜ＺＭ１Ｒで覆われていることが肝要である。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
その他、上記実施の形態に記載された内容の一部を以下に記載する。
［付記１］
主面と、裏面とを有し、前記主面に、デバイス領域と、前記デバイス領域の周囲を囲む終端領域と、前記終端領域に対して、前記デバイス領域の反対側に位置する辺と、を有し、炭化珪素からなる第１導電型の半導体基板と、
前記デバイス領域において、前記半導体基板の前記主面に形成され、前記第１導電型とは反対の導電型である第２導電型の第１半導体領域と、
前記第１半導体領域の内部に形成された前記第１導電型の第２半導体領域と、
前記半導体基板と前記第２半導体領域との間であって、前記第１半導体領域上にゲート絶縁膜を介して形成されたゲート電極と、
前記終端領域において、前記半導体基板の前記主面に形成され、前記第２導電型を有し、平面視にて、前記デバイス領域の周囲を囲む環状の第３半導体領域と、
前記終端領域において、前記第３半導体領域と前記辺との間に形成され、前記第２導電型を有し、平面視にて、前記第３半導体領域の周囲を囲む環状の第４半導体領域と、
前記半導体基板の前記主面上に形成され、前記第１半導体領域、前記第２半導体領域および前記第３半導体領域に接続された第１電極と、
前記半導体基板の前記裏面上に形成された第２電極と、
を有し、
前記主面において、前記半導体基板は、前記第３半導体領域に接し、前記第３半導体領域の周囲を囲む環状の第５半導体領域を含み、
前記第４半導体領域は、前記第５半導体領域の内部に形成され、
前記第３半導体領域と前記辺との間において、前記第４半導体領域および前記第５半導体領域は、前記主面上に形成された耐酸化性絶縁膜で覆われている、半導体装置。
ＢＣＲ ボディコンタクト領域
ＢＲ ボディ領域
ＣＨ コンタクトホール
ＤＲ デバイス領域
ＥＰ エピタキシャル層
ＥＴ エッジターミネーション領域
ＧＥ ゲート電極
ＧＩ１,ＧＩ２ ゲート絶縁膜
ＧＲ１，ＧＲ２，ＧＲ３ ガードグリング
Ｍ１、Ｍ２ 電極
ＭＫ１，ＭＫ２，ＭＫ３，ＭＫ４，ＭＫ５ マスク膜
ＭＫ６，ＭＫ７，ＭＫ８ マスク膜
Ｑ１ ＭＯＳＦＥＴ
ＲＳ１，ＲＳ２ リサーフ層
Ｓ 辺（側面）
ＳＲ ソース領域
ＳＢ ＳｉＣ基板
ＳＵＢ 半導体基板
ＴＲ 終端領域
ＺＭ１Ｒ、ＺＭ６Ｒ 耐酸化性絶縁膜
ＺＭ２Ｒ、ＺＭ５Ｒ 絶縁膜
ＺＭ１，ＺＭ２，ＺＭ３，ＺＭ４ 絶縁膜

Claims (20)

  1. 主面と、裏面とを有し、前記主面に、デバイス領域と、前記デバイス領域の周囲を囲む終端領域と、前記終端領域に対して、前記デバイス領域の反対側に位置する辺と、を有し、炭化珪素からなる第１導電型の半導体基板と、
    前記デバイス領域において、前記半導体基板の前記主面に形成され、前記第１導電型とは反対の導電型である第２導電型の第１半導体領域と、
    前記第１半導体領域の内部に形成された前記第１導電型の第２半導体領域と、
    前記半導体基板と前記第２半導体領域との間であって、前記第１半導体領域上にゲート絶縁膜を介して形成されたゲート電極と、
    前記終端領域において、前記半導体基板の前記主面に形成され、前記第２導電型を有し、平面視にて、前記デバイス領域の周囲を囲む環状の第３半導体領域と、
    前記第３半導体領域の内部に形成され、前記第２導電型を有し、平面視にて、前記デバイス領域の周囲を囲む環状の第４半導体領域と、
    前記半導体基板の前記主面上に形成され、前記第１半導体領域、前記第２半導体領域および前記第４半導体領域に接続された第１電極と、
    前記半導体基板の前記裏面上に形成された第２電極と、
    を有し、
    前記第３半導体領域の不純物濃度は、前記第４半導体領域の不純物濃度よりも低く、
    前記主面において、前記半導体基板は、前記第３半導体領域に接し、前記第３半導体領域の周囲を囲む環状の第５半導体領域を含み、
    前記第４半導体領域と前記辺との間において、前記第３半導体領域および前記第５半導体領域は、前記主面上に形成された耐酸化性絶縁膜で覆われている、半導体装置。
  2. 請求項１記載の半導体装置において、
    前記耐酸化性絶縁膜は、窒化シリコン膜または酸窒化シリコン膜からなる、半導体装置。
  3. 請求項１記載の半導体装置において、
    前記第４半導体領域は、前記ゲート絶縁膜で覆われた第１領域と、前記耐酸化性絶縁膜で覆われた第２領域と、を有する、半導体装置。
  4. 請求項３記載の半導体装置において、
    前記第１領域の表面は、前記第２領域の表面よりも、前記半導体基板の前記裏面に近い、半導体装置。
  5. 請求項１記載の半導体装置において、
    前記第３半導体領域は、平面視にて、前記デバイス領域の周囲を囲む環状の第６半導体領域および第７半導体領域を有し、
    前記第６半導体領域は、前記第７半導体領域よりも前記デバイス領域側に位置し、
    前記第６半導体領域および前記第７半導体領域は、前記第２導電型を有し、前記第７半導体領域の不純物濃度は、前記第６半導体領域の不純物濃度よりも低い、半導体装置。
  6. 請求項５記載の半導体装置において、
    前記第７半導体領域は、前記第６半導体領域と重なる領域を有する、半導体装置。
  7. 請求項１記載の半導体装置において、
    さらに、
    前記第３半導体領域の内部に形成され、前記デバイス領域の周囲を囲む環状の複数の第８半導体領域、
    を有し、
    前記複数の第８半導体領域は、前記第４半導体領域よりも前記デバイス領域から離れており、
    前記複数の第８半導体領域は、前記第２導電型を有し、前記第８半導体領域の不純物濃度は、前記第３半導体領域の不純物濃度よりも高い、半導体装置。
  8. 請求項７記載の半導体装置において、
    さらに、
    前記第５半導体領域の内部に形成され、前記デバイス領域の周囲を囲む環状の複数の第９半導体領域、
    を有し、
    前記複数の第９半導体領域は、前記第２導電型を有し、前記第９半導体領域の不純物濃度は、前記第４半導体領域の不純物濃度よりも低い、半導体装置。
  9. （ａ）主面と、裏面とを有し、前記主面に、デバイス領域と、前記デバイス領域の周囲を囲む終端領域と、前記終端領域に対して、前記デバイス領域の反対側に位置する辺と、を有し、炭化珪素からなる第１導電型の半導体基板を準備する工程、
    （ｂ）前記デバイス領域において、前記半導体基板の前記主面に、前記第１導電型とは反対の導電型である第２導電型の第１半導体領域と、前記第１半導体領域の内部に位置する前記第１導電型の第２半導体領域と、を、前記終端領域において、前記第２導電型を有し、平面視にて、前記デバイス領域の周囲を囲む環状の第３半導体領域と、前記第３半導体領域の内部に、前記第２導電型を有し、平面視にて、前記デバイス領域の周囲を囲む環状の第４半導体領域と、を、それぞれ、形成する工程、
    （ｃ）前記終端領域において、前記半導体基板の前記主面上に耐酸化性絶縁膜を形成する工程、
    （ｄ）前記耐酸化性絶縁膜をマスクとし、前記デバイス領域において、前記半導体基板の前記主面に第１ゲート絶縁膜を形成する工程、
    （ｅ）前記第１ゲート絶縁膜上に、ゲート電極を形成する工程、
    （ｆ）前記ゲート電極上に、第１絶縁膜を介して、前記第１半導体領域、前記第２半導体領域および前記第４半導体領域に接続する第１電極を形成する工程、
    を有し、
    前記第３半導体領域の不純物濃度は、前記第４半導体領域の不純物濃度よりも低く、
    前記主面において、前記半導体基板は、前記第３半導体領域に接し、前記第３半導体領域の周囲を囲む環状の第５半導体領域を含み、
    前記（ｄ）工程において、前記第３半導体領域および前記第５半導体領域は、前記耐酸化性絶縁膜で覆われている、半導体装置の製造方法。
  10. 請求項９記載の半導体装置の製造方法において、
    前記（ｄ）工程において、前記第１ゲート絶縁膜は、前記半導体基板を酸素雰囲気で熱処理して形成する、半導体装置の製造方法。
  11. 請求項１０記載の半導体装置の製造方法において、
    前記（ｄ）工程と前記（ｅ）工程との間において、さらに、
    （ｇ）ＣＶＤ法を用いて前記第１ゲート絶縁膜上に、第２ゲート絶縁膜を形成する、半導体装置の製造方法。
  12. 請求項９記載の半導体装置の製造方法において、
    前記（ｄ）工程において、前記第１ゲート絶縁膜は、前記半導体基板を酸素および窒素を含む雰囲気で熱処理して形成する、半導体装置の製造方法。
  13. 請求項９記載の半導体装置の製造方法において、
    前記（ｃ）工程は、
    （ｃ−１）前記半導体基板の前記主面上に、順に、窒化シリコン膜および酸化シリコン膜を堆積する工程、
    （ｃ−２）前記窒化シリコン膜に異方性ドライエッチングを施し、前記デバイス領域の前記窒化シリコン膜を除去し、前記終端領域に前記窒化シリコン膜を残す工程、
    （ｃ−３）前記酸化シリコン膜にウェットエッチングを施し、前記窒化シリコン膜から露出した前記酸化シリコン膜を除去する工程、
    を含む、半導体装置の製造方法。
  14. 請求項９記載の半導体装置の製造方法において、
    前記（ｃ）工程は、
    （ｃ−４）前記半導体基板の前記主面上に、順に、酸化シリコン膜および窒化シリコン膜を堆積する工程、
    （ｃ−５）前記酸化シリコン膜に異方性ドライエッチングを施し、前記デバイス領域の前記酸化シリコン膜を除去し、前記終端領域に前記酸化シリコン膜を残す工程、
    （ｃ−６）前記窒化シリコン膜にウェットエッチングを施し、前記酸化シリコン膜から露出した前記窒化シリコン膜を除去する工程、
    を含む、半導体装置の製造方法。
  15. 請求項９記載の半導体装置の製造方法において、
    前記（ｆ）工程の後に、さらに、
    （ｈ）前記半導体基板の前記裏面上に第２電極を形成する、半導体装置の製造方法。
  16. 請求項９記載の半導体装置の製造方法において、
    前記（ｄ）工程または前記（ｅ）工程と、前記（ｆ）工程との間において、さらに、
    （ｉ）前記耐酸化性絶縁膜を除去する工程、
    を有する、半導体装置の製造方法。
  17. （ａ）主面と、裏面とを有し、前記主面に、デバイス領域と、前記デバイス領域の周囲を囲む終端領域と、前記終端領域に対して、前記デバイス領域の反対側に位置する辺と、を有し、炭化珪素からなる第１導電型の半導体基板を準備する工程、
    （ｂ）前記デバイス領域において、前記半導体基板の前記主面に、前記第１導電型とは反対の導電型である第２導電型の第１半導体領域を、前記終端領域において、前記第２導電型を有し、平面視にて、前記デバイス領域の周囲を囲む環状の第２半導体領域を、形成する工程、
    （ｃ）前記デバイス領域において、前記第１半導体領域の内部に前記第１導電型の第３半導体領域を形成する工程、
    （ｄ）前記デバイス領域において、前記第１半導体領域の内部に前記第２導電型の第４半導体領域を、前記終端領域において、前記第２半導体領域の内部に、前記第２導電型を有し、平面視にて、前記デバイス領域の周囲を囲む環状の第５半導体領域を、形成する工程、
    （ｅ）前記終端領域において、前記第２半導体領域と重なりを有し、前記第２半導体領域の前記辺側に、前記第２導電型の第６半導体領域を形成する工程、
    （ｆ）前記終端領域において、前記第６半導体領域と、前記第６半導体領域の前記辺側に位置し、前記半導体基板の一部である第７半導体領域と、を耐酸化性絶縁膜で覆った状態で、前記半導体基板を、酸素を含む雰囲気で熱処理し、前記デバイス領域において、前記第１半導体領域上にゲート絶縁膜を形成する工程、
    （ｇ）前記ゲート絶縁膜上にゲート電極を形成する工程、
    を有し、
    前記第５半導体領域の不純物濃度は、前記第２半導体領域および前記第６半導体領域の不純物濃度よりも高い、半導体装置の製造方法。
  18. 請求項１７に記載の半導体装置の製造方法において、
    前記第６半導体領域の不純物濃度は、前記第２半導体領域の不純物濃度よりも低い、半導体装置の製造方法。
  19. 請求項１７に記載の半導体装置の製造方法において、
    前記第２半導体領域および前記第６半導体領域は、平面視にて、前記デバイス領域の周囲を囲む環状を有する、半導体装置の製造方法。
  20. 請求項１７に記載の半導体装置の製造方法において、
    前記第６半導体領域は、前記第７半導体領域と隣接している、半導体装置の製造方法。
JP2016239283A 2016-12-09 2016-12-09 半導体装置およびその製造方法 Active JP6887244B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2016239283A JP6887244B2 (ja) 2016-12-09 2016-12-09 半導体装置およびその製造方法
US15/790,195 US10468496B2 (en) 2016-12-09 2017-10-23 Manufacturing method for semiconductor device having an oxidation-resistant insulating film in a termination region
EP17200145.5A EP3336880B1 (en) 2016-12-09 2017-11-06 Semiconductor device and manufacturing method
TW106142316A TWI742210B (zh) 2016-12-09 2017-12-04 半導體裝置及其製造方法
CN202311371926.7A CN117410338A (zh) 2016-12-09 2017-12-06 半导体器件
CN201711276325.2A CN108231895B (zh) 2016-12-09 2017-12-06 半导体器件及其制造方法
US16/578,655 US20200020781A1 (en) 2016-12-09 2019-09-23 Semiconductor device and manufacturing method
JP2021083736A JP7146018B2 (ja) 2016-12-09 2021-05-18 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016239283A JP6887244B2 (ja) 2016-12-09 2016-12-09 半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021083736A Division JP7146018B2 (ja) 2016-12-09 2021-05-18 半導体装置

Publications (2)

Publication Number Publication Date
JP2018098288A true JP2018098288A (ja) 2018-06-21
JP6887244B2 JP6887244B2 (ja) 2021-06-16

Family

ID=60262835

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016239283A Active JP6887244B2 (ja) 2016-12-09 2016-12-09 半導体装置およびその製造方法
JP2021083736A Active JP7146018B2 (ja) 2016-12-09 2021-05-18 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021083736A Active JP7146018B2 (ja) 2016-12-09 2021-05-18 半導体装置

Country Status (5)

Country Link
US (2) US10468496B2 (ja)
EP (1) EP3336880B1 (ja)
JP (2) JP6887244B2 (ja)
CN (2) CN117410338A (ja)
TW (1) TWI742210B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021005663A (ja) * 2019-06-27 2021-01-14 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110199396B (zh) * 2017-01-26 2022-06-24 三菱电机株式会社 半导体装置的制造方法
US10601413B2 (en) * 2017-09-08 2020-03-24 Cree, Inc. Power switching devices with DV/DT capability and methods of making such devices
DE102019120692B4 (de) * 2019-07-31 2025-12-11 Infineon Technologies Ag Leistungshalbleitervorrichtung und Verfahren
CN118367033A (zh) * 2023-01-18 2024-07-19 华为技术有限公司 一种半导体器件及其制作方法、电子器件

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270683A (ja) * 1997-03-25 1998-10-09 Toshiba Corp 半導体装置及びその製造方法
JP2002016251A (ja) * 2000-06-29 2002-01-18 Toshiba Corp 半導体装置
JP2008227151A (ja) * 2007-03-13 2008-09-25 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2011066371A (ja) * 2009-08-18 2011-03-31 Denso Corp 半導体装置およびその製造方法
JP2011091125A (ja) * 2009-10-21 2011-05-06 Panasonic Corp 炭化珪素半導体装置及びその製造方法
JP2012064873A (ja) * 2010-09-17 2012-03-29 Rohm Co Ltd 半導体装置およびその製造方法
JP2012109602A (ja) * 2010-04-06 2012-06-07 Mitsubishi Electric Corp 電力用半導体装置およびその製造方法、ならびにパワーモジュール
JP2013098316A (ja) * 2011-10-31 2013-05-20 Mitsubishi Electric Corp 炭化珪素半導体装置
WO2015005397A1 (ja) * 2013-07-11 2015-01-15 富士電機株式会社 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法
JP2015126193A (ja) * 2013-12-27 2015-07-06 株式会社豊田中央研究所 縦型半導体装置
WO2015166608A1 (ja) * 2014-04-30 2015-11-05 三菱電機株式会社 炭化珪素半導体装置
JP2015230965A (ja) * 2014-06-05 2015-12-21 ルネサスエレクトロニクス株式会社 半導体装置
WO2016151829A1 (ja) * 2015-03-26 2016-09-29 三菱電機株式会社 半導体装置の製造方法
JP2016181591A (ja) * 2015-03-24 2016-10-13 住友電気工業株式会社 炭化珪素半導体装置
WO2016166808A1 (ja) * 2015-04-14 2016-10-20 三菱電機株式会社 半導体装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4671314B2 (ja) 2000-09-18 2011-04-13 独立行政法人産業技術総合研究所 オーミック電極構造体の製造方法、接合型ｆｅｔ又は接合型ｓｉｔのオーミック電極構造体の製造方法、及び半導体装置の製造方法
JP3708057B2 (ja) 2001-07-17 2005-10-19 株式会社東芝 高耐圧半導体装置
US7348245B2 (en) * 2003-04-28 2008-03-25 Renesas Technology Corp. Semiconductor device and a method of manufacturing the same
JP4849301B2 (ja) * 2005-07-27 2012-01-11 ソニー株式会社 情報処理装置および方法、並びにプログラム
JP4327820B2 (ja) * 2006-06-05 2009-09-09 株式会社東芝 半導体装置およびその製造方法
CN101165916A (zh) * 2006-10-17 2008-04-23 松下电器产业株式会社 半导体装置及其制造方法
JP2008103529A (ja) 2006-10-19 2008-05-01 Toyota Central R&D Labs Inc 半導体装置
JP2009289904A (ja) 2008-05-28 2009-12-10 Toshiba Corp 半導体装置
JP5159489B2 (ja) * 2008-07-18 2013-03-06 キヤノン株式会社 通信装置
JP2010161299A (ja) * 2009-01-09 2010-07-22 Toshiba Corp 半導体装置及びその製造方法
JP5478993B2 (ja) * 2009-08-28 2014-04-23 株式会社東海理化電機製作所 高耐圧半導体装置及びその製造方法
JP2011060901A (ja) 2009-09-08 2011-03-24 Sumitomo Electric Ind Ltd 半導体装置および半導体装置の製造方法
US9625023B2 (en) * 2012-07-20 2017-04-18 Schaeffler Technologies AG & Co. KG Torque converter damper with shudder control
JP2014138048A (ja) 2013-01-16 2014-07-28 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
JP2014146738A (ja) * 2013-01-30 2014-08-14 Mitsubishi Electric Corp 半導体装置およびその製造方法
US9577086B2 (en) * 2013-04-03 2017-02-21 Mitsubishi Electric Corporation Semiconductor device
JP6300262B2 (ja) 2013-09-18 2018-03-28 株式会社東芝 半導体装置及びその製造方法
JP6284840B2 (ja) 2014-06-26 2018-02-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP2016086002A (ja) 2014-10-23 2016-05-19 サンケン電気株式会社 半導体装置及びその製造方法
JP6505466B2 (ja) 2015-02-24 2019-04-24 株式会社東芝 半導体装置及びその製造方法
US9673315B2 (en) * 2015-03-24 2017-06-06 Kabushiki Kaisha Toshiba Semiconductor device, inverter circuit, driving device, vehicle, and elevator
US20180001913A1 (en) * 2016-06-30 2018-01-04 Trinityrail Maintenance Services, Inc. Tank car top platform assembly closure plate

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270683A (ja) * 1997-03-25 1998-10-09 Toshiba Corp 半導体装置及びその製造方法
JP2002016251A (ja) * 2000-06-29 2002-01-18 Toshiba Corp 半導体装置
JP2008227151A (ja) * 2007-03-13 2008-09-25 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2011066371A (ja) * 2009-08-18 2011-03-31 Denso Corp 半導体装置およびその製造方法
JP2011091125A (ja) * 2009-10-21 2011-05-06 Panasonic Corp 炭化珪素半導体装置及びその製造方法
JP2012109602A (ja) * 2010-04-06 2012-06-07 Mitsubishi Electric Corp 電力用半導体装置およびその製造方法、ならびにパワーモジュール
JP2012064873A (ja) * 2010-09-17 2012-03-29 Rohm Co Ltd 半導体装置およびその製造方法
JP2013098316A (ja) * 2011-10-31 2013-05-20 Mitsubishi Electric Corp 炭化珪素半導体装置
WO2015005397A1 (ja) * 2013-07-11 2015-01-15 富士電機株式会社 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法
JP2015126193A (ja) * 2013-12-27 2015-07-06 株式会社豊田中央研究所 縦型半導体装置
WO2015166608A1 (ja) * 2014-04-30 2015-11-05 三菱電機株式会社 炭化珪素半導体装置
JP2015230965A (ja) * 2014-06-05 2015-12-21 ルネサスエレクトロニクス株式会社 半導体装置
JP2016181591A (ja) * 2015-03-24 2016-10-13 住友電気工業株式会社 炭化珪素半導体装置
WO2016151829A1 (ja) * 2015-03-26 2016-09-29 三菱電機株式会社 半導体装置の製造方法
WO2016166808A1 (ja) * 2015-04-14 2016-10-20 三菱電機株式会社 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021005663A (ja) * 2019-06-27 2021-01-14 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7379883B2 (ja) 2019-06-27 2023-11-15 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
TW201834033A (zh) 2018-09-16
EP3336880A1 (en) 2018-06-20
JP2021119639A (ja) 2021-08-12
EP3336880B1 (en) 2023-05-24
CN117410338A (zh) 2024-01-16
TWI742210B (zh) 2021-10-11
US10468496B2 (en) 2019-11-05
JP7146018B2 (ja) 2022-10-03
CN108231895B (zh) 2023-11-17
JP6887244B2 (ja) 2021-06-16
US20180166554A1 (en) 2018-06-14
US20200020781A1 (en) 2020-01-16
CN108231895A (zh) 2018-06-29

Similar Documents

Publication Publication Date Title
JP7146018B2 (ja) 半導体装置
CN103779419B (zh) 半导体装置
JP5444608B2 (ja) 半導体装置
JP5544918B2 (ja) 炭化珪素絶縁ゲート型半導体素子およびその製造方法
US8115211B2 (en) Silicon carbide semiconductor device and manufacturing method thereof
US8035112B1 (en) SIC power DMOSFET with self-aligned source contact
JP6140823B2 (ja) 炭化珪素半導体装置
JP4483179B2 (ja) 半導体装置の製造方法
JP7054403B2 (ja) 半導体装置の製造方法
JP6991476B2 (ja) 半導体装置
JP2012064873A (ja) 半導体装置およびその製造方法
JP5233158B2 (ja) 炭化珪素半導体装置
US20260026064A1 (en) Silicon carbide semiconductor device
US20120171850A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP4972293B2 (ja) 半導体装置およびその製造方法
JP7074173B2 (ja) 半導体装置および半導体装置の製造方法
JP2007157751A (ja) 炭化珪素半導体装置及びその製造方法
WO2020004067A1 (ja) 炭化珪素半導体装置
JP2025122595A (ja) 半導体装置
JP2025122597A (ja) 半導体装置
KR101371491B1 (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190405

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210420

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210518

R150 Certificate of patent or registration of utility model

Ref document number: 6887244

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150