JP2018082110A - 回路基板および電子機器 - Google Patents
回路基板および電子機器 Download PDFInfo
- Publication number
- JP2018082110A JP2018082110A JP2016224991A JP2016224991A JP2018082110A JP 2018082110 A JP2018082110 A JP 2018082110A JP 2016224991 A JP2016224991 A JP 2016224991A JP 2016224991 A JP2016224991 A JP 2016224991A JP 2018082110 A JP2018082110 A JP 2018082110A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- circuit board
- isolation
- conductor
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
- H05K1/0221—Coaxially shielded signal lines comprising a continuous shielding layer partially or wholly surrounding the signal lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09236—Parallel layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09281—Layout details of a single conductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10159—Memory
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【課題】例えば、より信号品質の劣化を抑制することが可能な回路基板を得る。【解決手段】実施形態の回路基板では、第一の配線部は、回路基板の内部に設けられる。第一の隔離部は、第一の配線部と隣接し当該第一の配線部に沿って延びており、絶縁性である。第一の導体部は、第一の方向において第一の配線部との間に第一の隔離部を挟む。絶縁部は、第一の方向と交差した第二の方向に第一の配線部、第一の隔離部、および第一の導体部と隣接する。第一の接続部は、第二の方向に第一の導体部と隣接し、当該第一の導体部と電気的に接続される。第一の接続部から第一の配線部の長手方向に離れた第一の位置における第一の隔離部の第一の方向に沿った第一の幅は、第一の位置よりも第一の接続部に近い第二の位置における第一の隔離部の第一の方向に沿った第二の幅よりも小さい。【選択図】図6
Description
本実施形態は、回路基板および電子機器に関する。
従来、配線の周囲に絶縁層を介して導体が配置された回路基板が知られている。
この種の回路基板では、例えば、より信号品質の劣化を抑制することが可能な新規な構成が得られれば、有益である。
実施形態の回路基板は、例えば、第一の配線部と、第一の隔離部と、第一の導体部と、絶縁部と、第一の接続部と、を備える。第一の配線部は、回路基板の内部に設けられる。第一の隔離部は、第一の配線部と隣接し当該第一の配線部に沿って延びており、絶縁性である。第一の導体部は、第一の方向において第一の配線部との間に第一の隔離部を挟む。絶縁部は、第一の方向と交差した第二の方向に第一の配線部、第一の隔離部、および第一の導体部と隣接する。第一の接続部は、第二の方向に第一の導体部と隣接し、当該第一の導体部と電気的に接続される。第一の接続部から第一の配線部の長手方向に離れた第一の位置における第一の隔離部の第一の方向に沿った第一の幅は、第一の位置よりも第一の接続部に近い第二の位置における第一の隔離部の第一の方向に沿った第二の幅よりも小さい。
以下、回路基板および電子機器の例示的な実施形態および変形例が開示される。以下に示される実施形態の構成(技術的特徴)、ならびに当該構成によってもたらされる作用および結果(効果)は、一例である。また、以下に例示される実施形態および変形例には、同様の構成要素が含まれている。以下、同様の構成要素には共通の符号が付与され、重複する説明が省略される。
図1は、電子機器1の斜視図である。電子機器1は、例えば、記憶装置である。図1に示されるように、電子機器1は、ケース1aを備えている。ケース1aは、複数の壁部を有し、壁部によって囲まれた空間内に、部品が収容されている。ケース1aに設けられた開口部1bからは、インタフェース2dが露出している。インタフェース2dは、例えば、コネクタや、接続部等とも称されうる。ケース1aは、例えば、アルミニウム合金等の金属材料によって構成されている。ケース1aは、例えば、複数の部材(部品)の組み合わせにより構成されている。具体的には、例えば、複数の部材がねじ等の固定具によって結合されることにより、ケース1aが構成されている。
図2は、電子機器1の基板アセンブリ1cのブロック図である。電子機器1は、回路基板100を有している。回路基板100に、コントローラ2aや、メモリ2b、データバッファ2c、インタフェース2d等の電気部品が実装されることにより、基板アセンブリ1cが構成されている。なお、回路基板100には、不図示の電源回路やその他の回路等も実装されうる。なお、図2では、コントローラ2aや、メモリ2b、データバッファ2c、インタフェース2d等は、一つずつ描かれているが、各部品の数は二つ以上であってもよい。
コントローラ2aは、電子機器1を制御する。コントローラ2aの機能は、例えば、メモリ2bまたはコントローラ2aが有するROM(read only memory)等に記憶されるファームウエアを実行するプロセッサや、ハードウエア等によって、実現されうる。コントローラ2aは、ホスト装置からのコマンドにしたがって、メモリ2bからデータを読み出したり、メモリ2bにデータを書き込んだりする。コントローラ2aは、例えば、制御部や、演算処理部等とも称されうる。
メモリ2bは、不揮発性メモリであって、例えば、NAND型フラッシュメモリである。メモリ2bは、NAND型フラッシュメモリには限定されず、RERAM(resistance random access memory)や、FERAM(ferroelectric random access memory)、3次元構造を有したフラッシュメモリ等であってもよい。メモリ2bは、電子機器1の外部(ホスト装置、サーバ装置)から送信されるユーザデータや、電子機器1の内部のみで使用されるシステムデータ等を記憶する。メモリ2bは、複数のメモリセル(不図示)がマトリクス状に配列されたメモリセルアレイを有する。個々のメモリセルは2値または多値記憶が可能である。また、メモリ2bは、複数のメモリチップを有している。メモリ2bは、例えば、記憶部とも称されうる。
データバッファ2cは、データを一時的に保持する。データバッファ2cは、例えば、DRAM(dynamic static random access memory)である。なお、データバッファ2cは、DRAMには限定されず、SRAM(static random access memory)等であってもよい。データバッファ2cはコントローラ2aとは独立して設けられてもよいし、コントローラ2aのチップ内に組み込み型メモリとして実装されてもよい。
インタフェース2dは、外部機器との間で電気信号や電力等を伝達する、複数のピン(端子)を有する。インタフェース2dのピンには、グラウンドのピンも含まれる。インタフェース2dは、例えば、serial ATA(SATA)や、serial attached SCSI(SAS)、PCI express(PCIe)等に準拠して構成される。
回路基板100は、例えば、多層基板や、ビルドアップ基板である。回路基板100は、プリント配線板とも称されうる。回路基板100は、リジッド基板や、フレキシブルプリント配線板である。また、回路基板100の形状は、例えば、偏平な板状である。
(第1実施形態)
図3は、第1実施形態の回路基板100の一部の厚さ方向と交差した断面図、図4,5は、回路基板100の一部の厚さ方向に沿った断面図であって、図4は、図3のIV−IV断面図、図5は、図3のV−V断面図である。なお、図3以降の各図には、方向を示す矢印(X,Y,Z)が描かれている。X方向、Y方向、およびZ方向は、互いに直交している。X方向およびY方向は、回路基板100の表面または裏面に沿った面方向である。また、Z方向は、回路基板100の厚さ方向(積層方向)である。
図3は、第1実施形態の回路基板100の一部の厚さ方向と交差した断面図、図4,5は、回路基板100の一部の厚さ方向に沿った断面図であって、図4は、図3のIV−IV断面図、図5は、図3のV−V断面図である。なお、図3以降の各図には、方向を示す矢印(X,Y,Z)が描かれている。X方向、Y方向、およびZ方向は、互いに直交している。X方向およびY方向は、回路基板100の表面または裏面に沿った面方向である。また、Z方向は、回路基板100の厚さ方向(積層方向)である。
図3〜5に示されるように、回路基板100は、複数の絶縁層10および複数の導体層20を有している。
図4,5に示されるように、回路基板100では、絶縁層10と導体層20とが厚さ方向に交互に積層されている。回路基板100は、公知の製造方法によって製造されうる。厚さ方向(Z方向)は、第二の方向の一例である。
図4,5において最も上側および最も下側に描かれた導体層20は、例えば、面方向(X方向およびY方向)に広がったシールド層21である。
回路基板100の厚さ方向の中間部位には、それぞれ配線部22と基準導体23とを含む二つの導体層20が設けられている。少なくとも図示されている範囲において、これら二つの導体層20の構成は、同じである。
各導体層20において、配線部22と基準導体23とは、面方向(Y方向)に並んでいる。配線部22と基準導体23とは、絶縁層10としての隔離部11を介して絶縁されている。各導体層20において、配線部22の幅方向(Y方向)の両側には、隔離部11を介して基準導体23が位置されている。配線部22は、第一の配線部の一例であり、隔離部11は、第一の隔離部の一例であり、基準導体23は、第一の導体部の一例である。Y方向は、第一の方向の一例である。
また、回路基板100は、配線部22、基準導体23、および隔離部11と厚さ方向に隣接して、絶縁層10としての介在層12を有している。配線部22、基準導体23、および隔離部11は、介在層12によって厚さ方向に覆われるとともに、二つの介在層12によって厚さ方向に挟まれている。また、換言すれば、介在層12は、シールド層21と配線部22との間、シールド層21と基準導体23との間、二つの配線部22の間、二つの基準導体23の間、および二つの隔離部11の間に、それぞれ介在している。なお、隔離部11および介在層12は、いずれも絶縁層10の一部であり、製造工程における同一のステップにおいて設けられてもよい。介在層12は、絶縁部の一例である。介在層12は、中間層とも称されうる。
回路基板100内で、厚さ方向に並ぶ二つの配線部22は、それぞれ、面方向(X方向)に略沿って互いに平行に延びている。少なくとも図示されている範囲において、対をなす二つの配線部22の構成は、同じである。
配線部22は、回路基板100に実装された複数の電気部品(例えば、コントローラ2a、メモリ2b、データバッファ2c、インタフェース2d等)に電気的に接続され、これら複数の電気部品の間で、信号を伝達することができる。
対をなす二つの配線部22は、一例としては、差動配線として用いられ、シリアル差動信号を伝送することができる。配線部22は、信号配線とも称されうる。二つの配線部22のうち一方が第一の配線部の一例であり、他方が第二の配線部の一例である。なお、配線部22は、差動配線には限定されない。
また、回路基板100は、厚さ方向に延びるビア30を有している。ビア30は導体であり、複数の導体層20の間を電気的に接続している。ビア30は、例えば、貫通ビアであるが、スタックトビアや、ベリードビア、ブラインドビア等であってもよい。ビア30は、第一の接続部の一例である。
図3に示されるように、配線部22は、直線状かつ帯状に構成されている。配線部22の長手方向(X方向)は、第三の方向の一例である。
隔離部11は、配線部22の幅方向(図3における上下方向)の両側に隣接して設けられている。隔離部11は、配線部22に沿って面方向(X方向)に延びている。なお、隔離部11(および配線部22)の幅方向(Y方向)は、第一の方向の一例である。また、配線部22の長手方向は、隔離部11の長手方向とも称されうる。
また、複数のビア30が、配線部22の長手方向(X方向)に沿って、一定の間隔で配置されている。よって、配線部22の長手方向は、ビア30の配列方向でもある。また、配線部22の幅方向(Y方向)の両側に、ビア30の列が設けられている。本実施形態では、一例として、幅方向の一方のビア30の列に含まれる当該ビア30と、幅方向の他方のビア30の列に含まれる当該ビア30とは、幅方向に並んでいる。なお、ビア30の間隔は一定でなくてもよい。
図3,4から明らかなように、ビア30は、回路基板100を厚さ方向に貫通し、シールド層21や基準導体23等の、厚さ方向に異なる位置に配置された複数の導体層20を、電気的に接続している。ビア30は、基準導体23の幅方向のエッジ23a、すなわち隔離部11との境界と、接するかあるいは近接する位置で、基準導体23を厚さ方向に貫通している。シールド層21と基準導体23との間、複数のシールド層21の間、および複数の基準導体23の間は、それぞれ、ビア30を介して電気的に接続されている。シールド層21および基準導体23の電位は、例えば、グラウンド電位や、電源電位等に設定される。本実施形態では、一例として、配線部22を除く全ての導体層20が、複数のビア30を介して電気的に接続されることによって、略等電位に設定されている。しかしながら、このように全てがビア30で電気的に接続される必要は無く、局所的に異なる電位が与えられてもよい。
配線部22の特性インピーダンスの場所による変化が大きいと、配線部22による信号伝達特性が悪化する。特性インピーダンスは、配線部22の各位置での寄生容量によって異なる。各位置での寄生容量は、配線部22と当該配線部22の周囲の導体(基準導体23やビア30等)との距離が近いほど、大きくなる。
そこで、本実施形態では、図3に示されるように、ビア30から離れた位置P1における隔離部11の幅W1が、位置P1よりもビア30に近い位置P2における隔離部11の幅W2よりも小さくなるよう、設定されている。幅W1,W2は、隔離部11のY方向(幅方向)に沿った幅である。換言すれば、隔離部11の幅W1,W2は、配線部22と基準導体23との間の幅方向(Y方向)に沿った距離である。具体的な幅W1,W2は、ビア30のスペック等に応じて適宜に設定される。幅W1,W2は、シミュレーションや実験等により、適切に設定されうる。
一例として、発明者らの鋭意検討により、幅W1,W2が、W2≧2・W1の関係を満たす場合に、より効果的であることが判明している。なお、この関係は、例えば、幅方向(Y方向)に並ぶ複数の配線部22および基準導体23の厚さt1(図4参照)が全て等しく、幅方向(Y方向)に並ぶ複数の介在層12の厚さt2(図4参照)が全て等しく、かつ厚さt2が厚さt1の3倍程度以上ある場合(t2≧3・t1)における検討結果である。
このような構成により、配線部22の各位置での寄生容量の差を減らすことができる。よって、本実施形態によれば、例えば、配線部22の特性インピーダンスの場所による変化(不連続性)をより小さくすることができ、ひいては、信号の伝達特性がより向上されやすい。当該構成による効果が得られる配線は、差動配線には限定されない。ただし、差動配線は、周囲の寄生容量に対して感度が高いため、対をなす二つの配線部22が差動配線である場合にあっては、当該構成がより一層効果的である。
このようなビア30との距離と隔離部11の幅との関係、すなわち、隔離部11の幅は、ビア30に対してX方向に近いほど大きいという関係は、図3〜5に示された位置P1や位置P2のみならず、他の二つの位置においても成り立つ。位置P1は、第一の位置の一例であり、幅W1は、第一の幅の一例であり、位置P2は、第二の位置の一例であり、幅W2は、第二の幅の一例である。
すなわち、隔離部11は、幅がビア30からX方向に離れるにつれて漸減する区間を有し、ビア30にX方向に近付くにつれて漸増する区間を有している。換言すれば、配線部22と、当該配線部22との間にY方向に隔離部11を挟む基準導体23との間の、Y方向の距離は、少なくともビア30と隣接した位置、換言すればビア30とのX方向の距離が所定範囲内の位置では、ビア30からX方向に離れるにつれて漸減し、かつビア30にX方向に近付くにつれて漸増している。
また、本実施形態では、図3に示されるように、配線部22が略一定の幅を有して直線状かつ帯状に延び、かつ、基準導体23の配線部22側のエッジ23aが二つのビア30の間で曲がっている。換言すれば、基準導体23は、二つのビア30の間で配線部22に近付くように幅方向(Y方向)に突出した突出部23bを有している。このような構成により、配線部22を直線的に構成することができる分、配線部22が屈曲した場合に比べて、配線部22の長手方向の長さをより短くすることができる。これにより、例えば、配線部22の電気抵抗をより小さくすることができる。
また、配線部22の特性インピーダンスは、配線部22の各位置での電気抵抗によっても異なる。各位置での電気抵抗は、配線部22の断面積に依存する。この点、本実施形態では、配線部22の各位置での幅および厚さ(高さ)が一定であるため、配線部22の断面積が略一定である。したがって、本実施形態によれば、この点でも、配線部22の特性インピーダンスの場所による変化をより小さくすることができ、ひいては、信号の伝達特性がより向上されやすい。
また、本実施形態では、図3に示されるように、隔離部11は、その幅が長手方向(X方向)に沿って線形的に変化する区間を含む。換言すれば、基準導体23のエッジ23aは、配線部22との距離が変化する区間においては、長手方向(X方向)と斜めに交差する方向に直線状に延び、配線部22との距離が一定の区間においては、長手方向に沿って直線状に延び、かつ、距離が変化する区間と距離が一定の区間との間で折れ曲がっている。このような構成により、例えば、配線部22および隔離部11が曲線状に構成された場合に比べて、配線部22(配線パターン)および隔離部11ひいては回路基板100を、より容易にあるいはより安価に構成することができる。
(第2実施形態)
図6は、第2実施形態の回路基板100Aの一部の厚さ方向と交差した断面図、図7は、回路基板100Aの一部の厚さ方向に沿った断面図であって、図6のVII−VII断面図である。図6に示されるように、本実施形態では、配線部22の両側のビア30は、幅方向(Y方向)には並ばず、互い違いに配置されている。しかしながら、図6,7から明らかとなるように、本実施形態でも、上記第1実施形態と同様に、ビア30から離れた位置P1における隔離部11の幅W1が、位置P1よりもビア30に近い位置P2における隔離部11の幅W2よりも小さくなるよう、設定されている。よって、本実施形態によっても、例えば、配線部22の特性インピーダンスの場所による変化(不連続性)をより小さくすることができ、ひいては、信号の伝達特性がより向上されやすい。
図6は、第2実施形態の回路基板100Aの一部の厚さ方向と交差した断面図、図7は、回路基板100Aの一部の厚さ方向に沿った断面図であって、図6のVII−VII断面図である。図6に示されるように、本実施形態では、配線部22の両側のビア30は、幅方向(Y方向)には並ばず、互い違いに配置されている。しかしながら、図6,7から明らかとなるように、本実施形態でも、上記第1実施形態と同様に、ビア30から離れた位置P1における隔離部11の幅W1が、位置P1よりもビア30に近い位置P2における隔離部11の幅W2よりも小さくなるよう、設定されている。よって、本実施形態によっても、例えば、配線部22の特性インピーダンスの場所による変化(不連続性)をより小さくすることができ、ひいては、信号の伝達特性がより向上されやすい。
(第3実施形態)
図8は、第3実施形態の回路基板100Bの一部の厚さ方向と交差した断面図である。図8に示されるように、本実施形態でも、上記第2実施形態と同様に、配線部22の両側のビア30は、幅方向(Y方向)に並ばず、互い違いに配置されている。ただし、上記第2実施形態では、配線部22は帯状かつ直線状であるのに対し、本実施形態では、配線部22は略一定の幅を有し、波状、あるいは鋸歯状に延びている。すなわち、配線部22は、幅方向の一方のビア30と他方のビア30とを交互に迂回するように、ジグザグに曲がりながら延びている。配線部22は、第一区間、第一斜行区間、第二区間、および第二斜行区間を含む複数の組を有し、複数の組はY方向に並んでいる。第一区間は、X方向に延びている。第二区間は、第一区間とX方向およびY方向に離れて位置されX方向に延びている。第一斜行区間は、第一区間と第二区間との間でX方向およびY方向と交差した第一斜め方向に延びている。第二斜行区間は、第一区間と第二区間との間でX方向、Y方向、および第一斜め方向と交差した第二斜め方向に延びている。
図8は、第3実施形態の回路基板100Bの一部の厚さ方向と交差した断面図である。図8に示されるように、本実施形態でも、上記第2実施形態と同様に、配線部22の両側のビア30は、幅方向(Y方向)に並ばず、互い違いに配置されている。ただし、上記第2実施形態では、配線部22は帯状かつ直線状であるのに対し、本実施形態では、配線部22は略一定の幅を有し、波状、あるいは鋸歯状に延びている。すなわち、配線部22は、幅方向の一方のビア30と他方のビア30とを交互に迂回するように、ジグザグに曲がりながら延びている。配線部22は、第一区間、第一斜行区間、第二区間、および第二斜行区間を含む複数の組を有し、複数の組はY方向に並んでいる。第一区間は、X方向に延びている。第二区間は、第一区間とX方向およびY方向に離れて位置されX方向に延びている。第一斜行区間は、第一区間と第二区間との間でX方向およびY方向と交差した第一斜め方向に延びている。第二斜行区間は、第一区間と第二区間との間でX方向、Y方向、および第一斜め方向と交差した第二斜め方向に延びている。
しかしながら、図8から明らかとなるように、本実施形態でも、上記第1,第2実施形態と同様に、ビア30から離れた位置P1における隔離部11の幅W1が、位置P1よりもビア30に近い位置P2における隔離部11の幅W2よりも小さくなるよう、設定されている。よって、本実施形態によっても、例えば、配線部22の特性インピーダンスの場所による変化(不連続性)をより小さくすることができ、ひいては、信号の伝達特性がより向上されやすい。
さらに、図8を、図3,6と比較すれば明らかとなるように、本実施形態における配線部22の両側のビア30の列の間隔WL2は、上記第1,第2実施形態における配線部22の両側のビア30の列の間隔WL1よりも狭くすることができる。したがって、本実施形態によれば、例えば、回路基板100Bにおいて配線部22(信号配線、レーン)の設置に必要な幅(領域)をより狭くすることができ、ひいては、回路基板100Bをより小さく構成することができる。ビア30の列の間隔WL2は、レーン幅とも称されうる。
なお、本実施形態では、図8において、配線部22よりも上に描かれた隔離部11、基準導体23、およびビア30は、例えば、第一の隔離部、第一の導体部、および第一の接続部の一例であり、図8において、配線部22よりも下に描かれた隔離部11、基準導体23、およびビア30は、例えば、第二の隔離部、第二の導体部、および第二の接続部の一例である。
(第1変形例)
図9は、第1変形例の回路基板100Cの一部の厚さ方向と交差した断面図である。図9を図8と比較すれば明らかとなるように、本変形例の回路基板100Cでは、上記第3実施形態と同様の構成を有した配線部22(信号配線)が、当該配線部22の幅方向(Y方向)に間隔をあけて並列に設けられている。上記第3実施形態によって得られる効果は、本変形例のような、幅方向に間隔をあけて並列な配線部22が設けられる場合に、より有効である。すなわち、本変形例によれば、例えば、面方向(幅方向、Y方向)に並列な配線部22(第一レーンL1および第二レーンL2)が設けられる回路基板100Cにおいて、配線部22の設置に必要な幅(領域)をより狭くすることができ、ひいては、回路基板100Cをより小さく構成することができる。
図9は、第1変形例の回路基板100Cの一部の厚さ方向と交差した断面図である。図9を図8と比較すれば明らかとなるように、本変形例の回路基板100Cでは、上記第3実施形態と同様の構成を有した配線部22(信号配線)が、当該配線部22の幅方向(Y方向)に間隔をあけて並列に設けられている。上記第3実施形態によって得られる効果は、本変形例のような、幅方向に間隔をあけて並列な配線部22が設けられる場合に、より有効である。すなわち、本変形例によれば、例えば、面方向(幅方向、Y方向)に並列な配線部22(第一レーンL1および第二レーンL2)が設けられる回路基板100Cにおいて、配線部22の設置に必要な幅(領域)をより狭くすることができ、ひいては、回路基板100Cをより小さく構成することができる。
(第2変形例)
図10は、第2変形例の回路基板100Dの一部の厚さ方向に沿った断面図である。本変形例の回路基板100Dでは、上記第2,第3実施形態と同様の構成を有した配線部22(信号配線)が、回路基板100Dの厚さ方向(積層方向)に間隔をあけて並列に設けられている。本変形例によっても、上記第2,第3実施形態と同様の効果が得られる。なお、図10の例では、図10の上側に描かれる対をなす二つの配線部22(第一レーンL1)と、図10の下側に描かれる対をなす二つの配線部22(第二レーンL2)との間には、介在層12(絶縁層10)のみが介在しているが、第一レーンL1と第二レーンL2との間には、例えばシールド層21のような導体層20が介在してもよい。
図10は、第2変形例の回路基板100Dの一部の厚さ方向に沿った断面図である。本変形例の回路基板100Dでは、上記第2,第3実施形態と同様の構成を有した配線部22(信号配線)が、回路基板100Dの厚さ方向(積層方向)に間隔をあけて並列に設けられている。本変形例によっても、上記第2,第3実施形態と同様の効果が得られる。なお、図10の例では、図10の上側に描かれる対をなす二つの配線部22(第一レーンL1)と、図10の下側に描かれる対をなす二つの配線部22(第二レーンL2)との間には、介在層12(絶縁層10)のみが介在しているが、第一レーンL1と第二レーンL2との間には、例えばシールド層21のような導体層20が介在してもよい。
(第3変形例)
図11は、第3変形例の回路基板100Eの一部の厚さ方向に沿った断面図である。図11に示されるように、本変形例の回路基板100Eの、図11に示されている断面の位置では、図11の上側の配線部22とY方向に並ぶ二つの基準導体23UL,23URのうち図11の左側の基準導体23ULにはビア30が接続されているのに対し、図11の右側の基準導体23URにはビア30が接続されていない。他方、図11の下側の配線部22とY方向に並ぶ二つの基準導体23LL,23LRのうち図11の左側の基準導体23LLにはビア30が接続されていないのに対し、図11の右側の基準導体23LRにはビア30が接続されている。そして、本変形例でも、上記実施形態や変形例と同様に、ビア30からX方向により離れた位置P1における隔離部11の幅W1が、位置P1よりもビア30にX方向により近い位置P2における隔離部11の幅W2よりも小さくなるよう、設定されている。したがって、本変形例では、図11の上側の導体層20と下側の導体層20とで、配線部22は厚さ方向(Z方向)に並んでいるものの、基準導体23の配線部22側のエッジの位置は、幅方向(Y方向)にずれている。このような構成によっても、例えば、配線部22の特性インピーダンスの場所による変化(不連続性)をより小さくすることができ、ひいては、信号の伝達特性がより向上されやすい。
図11は、第3変形例の回路基板100Eの一部の厚さ方向に沿った断面図である。図11に示されるように、本変形例の回路基板100Eの、図11に示されている断面の位置では、図11の上側の配線部22とY方向に並ぶ二つの基準導体23UL,23URのうち図11の左側の基準導体23ULにはビア30が接続されているのに対し、図11の右側の基準導体23URにはビア30が接続されていない。他方、図11の下側の配線部22とY方向に並ぶ二つの基準導体23LL,23LRのうち図11の左側の基準導体23LLにはビア30が接続されていないのに対し、図11の右側の基準導体23LRにはビア30が接続されている。そして、本変形例でも、上記実施形態や変形例と同様に、ビア30からX方向により離れた位置P1における隔離部11の幅W1が、位置P1よりもビア30にX方向により近い位置P2における隔離部11の幅W2よりも小さくなるよう、設定されている。したがって、本変形例では、図11の上側の導体層20と下側の導体層20とで、配線部22は厚さ方向(Z方向)に並んでいるものの、基準導体23の配線部22側のエッジの位置は、幅方向(Y方向)にずれている。このような構成によっても、例えば、配線部22の特性インピーダンスの場所による変化(不連続性)をより小さくすることができ、ひいては、信号の伝達特性がより向上されやすい。
以上、本発明の実施形態や変形例を例示したが、上記実施形態や変形例は一例であって、発明の範囲を限定することは意図していない。これら実施形態や変形例は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、組み合わせ、変更を行うことができる。これら実施形態や変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、各実施形態や各変形例の構成や形状は、部分的に入れ替えて実施することも可能である。また、各構成や形状等のスペック(構造や、種類、方向、形状、大きさ、長さ、幅、厚さ、高さ、数、配置、位置、材質等)は、適宜に変更して実施することができる。例えば、隔離部の幅(配線部と導体部との距離)の変化は直線的な変化には限定されず、曲線的な変化であってもよい。また、電子機器は、ケースを有さなくてもよい。すなわち、図2に示される基板アセンブリ1cは、電子機器の一例でもある。また、第一の導体部および第二の導体部は、ビア以外の導体部であってもよい。また、本発明は、単独配線にも適用可能である。また、本発明は、記憶装置以外の電子機器にも、勿論適用可能である。
1…電子機器、2a…コントローラ(電気部品)、2b…メモリ(電気部品)、2c…データバッファ(電気部品)、2d…インタフェース(電気部品)、11…隔離部(第一の隔離部、第二の隔離部)、12…介在層(絶縁部)、22…配線部(第一の配線部、第二の配線部)、23…基準導体(第一の導体部、第二の導体部)、23a…エッジ、30…ビア(第一の接続部、第二の接続部)、100,100A〜100E…回路基板、P1…位置(第一の位置)、P2…位置(第二の位置)、W1…幅(第一の幅)、W2…幅(第二の幅)、X…長手方向、Y…第一の方向、Z…第二の方向。
Claims (9)
- 回路基板であって、
前記回路基板の内部に設けられた第一の配線部と、
前記第一の配線部と隣接し当該第一の配線部に沿って延びた絶縁性の第一の隔離部と、
第一の方向において前記第一の配線部との間に前記第一の隔離部を挟む第一の導体部と、
前記第一の方向と交差した第二の方向に前記第一の配線部、前記第一の隔離部、および前記第一の導体部と隣接した絶縁部と、
前記第二の方向に前記第一の導体部と隣接し、当該第一の導体部と電気的に接続された導電性の第一の接続部と、
を備え、
前記第一の接続部から前記第一の配線部の長手方向に離れた第一の位置における前記第一の隔離部の前記第一の方向に沿った第一の幅は、前記第一の位置よりも前記第一の接続部に近い第二の位置における前記第一の隔離部の前記第一の方向に沿った第二の幅よりも小さい、回路基板。 - 前記第一の接続部は、前記第一の配線部の長手方向に互いに離間した複数の第一の接続部を含み、
前記第一の配線部は、前記複数の第一の接続部の間で直線状かつ帯状に延び、
前記第一の導体部は、前記第一の隔離部と接し前記複数の第一の接続部の間で曲がったエッジを有した、請求項1に記載の回路基板。 - 前記第一の配線部に対して前記第一の隔離部の反対側で前記第一の配線部に沿って延びた絶縁性の第二の隔離部と、
前記第一の方向において前記第一の配線部との間に前記第二の隔離部を挟む第二の導体部と、
前記第二の方向に前記第二の導体部と隣接し当該第二の導体部と電気的に接続された導電性の第二の接続部と、
を備え、
前記第一の接続部は、前記第一の配線部の長手方向に互いに離間した複数の第一の接続部を含み、
前記第一の接続部と前記第二の接続部とが前記第一の配線部に沿って互い違いに設けられ、
前記第一の配線部が、前記第一の接続部および前記第二の接続部を交互に迂回するように曲がりながら延びている、請求項1に記載の回路基板。 - 前記第二の幅は、前記第一の幅の2倍以上である、請求項1〜3のうちいずれか一つに記載の回路基板。
- 前記第一の位置と前記第二の位置との間で、前記第一の方向に沿った前記第一の隔離部の幅は、前記長手方向に沿って線形的に変化する、請求項1〜4のうちいずれか一つに記載の回路基板。
- 前記第二の方向において前記第一の配線部との間に前記絶縁部を挟み、前記第一の配線部に沿って延びて、前記第一の配線部とともに差動配線を構成する第二の配線部、を備えた、請求項1〜5のうちいずれか一つに記載の回路基板。
- 前記差動配線は、前記第一の方向に離間された複数の差動配線を含む、請求項6に記載の回路基板。
- 前記差動配線は、前記第二の方向に離間された複数の差動配線を含む、請求項6または7に記載の回路基板。
- 請求項1〜8のうちいずれか一つに記載の回路基板と、
前記回路基板に設けられ、前記第一の配線部と電気的に接続された電気部品と、
を備えた、電子機器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016224991A JP2018082110A (ja) | 2016-11-18 | 2016-11-18 | 回路基板および電子機器 |
| CN201710060497.XA CN108076582B (zh) | 2016-11-18 | 2017-01-25 | 电路基板以及电子设备 |
| US15/691,712 US10477674B2 (en) | 2016-11-18 | 2017-08-30 | Uniformization of parasitic capacitance around wiring of a circuit substrate |
| US16/590,785 US10791621B2 (en) | 2016-11-18 | 2019-10-02 | Uniformization of parasitic capacitance around wiring of a circuit substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016224991A JP2018082110A (ja) | 2016-11-18 | 2016-11-18 | 回路基板および電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2018082110A true JP2018082110A (ja) | 2018-05-24 |
Family
ID=62147417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016224991A Pending JP2018082110A (ja) | 2016-11-18 | 2016-11-18 | 回路基板および電子機器 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US10477674B2 (ja) |
| JP (1) | JP2018082110A (ja) |
| CN (1) | CN108076582B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019140290A1 (en) * | 2018-01-12 | 2019-07-18 | Nortech Systems, Inc. | Flexible printed circuit board |
| JP2022178307A (ja) * | 2021-05-20 | 2022-12-02 | イビデン株式会社 | プリント配線板 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3500268B2 (ja) * | 1997-02-27 | 2004-02-23 | 京セラ株式会社 | 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ |
| US6501352B1 (en) * | 1999-08-11 | 2002-12-31 | Kyocera Corporation | High frequency wiring board and its connecting structure |
| JP3539331B2 (ja) | 2000-02-28 | 2004-07-07 | 日本電気株式会社 | 多層プリント配線板 |
| US6493190B1 (en) * | 2000-08-16 | 2002-12-10 | Magnecomp Corporation | Trace flexure with controlled impedance |
| JP2002252505A (ja) | 2001-02-26 | 2002-09-06 | Kyocera Corp | 高周波用配線基板 |
| JP2004047574A (ja) | 2002-07-09 | 2004-02-12 | Sumitomo Electric Ind Ltd | 多層配線基板、光トランシーバ、およびトランスポンダ |
| AU2003289129A1 (en) * | 2002-12-05 | 2004-06-23 | Matsushita Electric Industrial Co., Ltd. | High-frequency circuit and high-frequency package |
| US7022919B2 (en) * | 2003-06-30 | 2006-04-04 | Intel Corporation | Printed circuit board trace routing method |
| DE102007028799A1 (de) * | 2007-06-19 | 2008-12-24 | Technische Universität Ilmenau | Impedanzkontrolliertes koplanares Wellenleitersystem zur dreidimensionalen Verteilung von Signalen hoher Bandbreite |
| US8325459B2 (en) | 2009-12-08 | 2012-12-04 | International Business Machines Corporation | Channel performance of electrical lines |
| CN102687600B (zh) * | 2010-12-03 | 2014-04-02 | 株式会社村田制作所 | 高频信号线路 |
| JP2013172036A (ja) | 2012-02-21 | 2013-09-02 | Fujitsu Ltd | 多層配線基板及び電子機器 |
| US9226385B2 (en) * | 2012-11-16 | 2015-12-29 | Raytheon Company | Line isolation of radio frequency devices |
| US9087846B2 (en) * | 2013-03-13 | 2015-07-21 | Apple Inc. | Systems and methods for high-speed, low-profile memory packages and pinout designs |
| US20170093005A1 (en) * | 2015-09-24 | 2017-03-30 | Qualcomm Incorporated | High-density stacked grounded coplanar waveguides |
-
2016
- 2016-11-18 JP JP2016224991A patent/JP2018082110A/ja active Pending
-
2017
- 2017-01-25 CN CN201710060497.XA patent/CN108076582B/zh active Active
- 2017-08-30 US US15/691,712 patent/US10477674B2/en active Active
-
2019
- 2019-10-02 US US16/590,785 patent/US10791621B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US10791621B2 (en) | 2020-09-29 |
| US20200037438A1 (en) | 2020-01-30 |
| CN108076582A (zh) | 2018-05-25 |
| CN108076582B (zh) | 2020-06-19 |
| US20180146542A1 (en) | 2018-05-24 |
| US10477674B2 (en) | 2019-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101903647B1 (ko) | 소스들의 에지들에 인접한 소스 접촉부들을 갖는 메모리 어레이들을 포함하는 장치들 | |
| KR20220050859A (ko) | 주변 영역 상에 적층된 셀 영역을 갖는 반도체 소자 및 그의 제조방법 | |
| CN101562939B (zh) | 软性电路板 | |
| KR20160108052A (ko) | 반도체 소자 | |
| CN104244580A (zh) | 软性电路板的差模信号传输线抗衰减接地结构 | |
| US9368507B2 (en) | Semiconductor structure | |
| US10833060B2 (en) | Semiconductor storage device | |
| US10791621B2 (en) | Uniformization of parasitic capacitance around wiring of a circuit substrate | |
| CN101568225A (zh) | 软性电路板 | |
| US20160020192A1 (en) | Non-Circular Die Package Interconnect | |
| KR20110056005A (ko) | 반도체 장치의 배선 구조체 | |
| JP6761180B2 (ja) | 半導体装置 | |
| US20240237193A1 (en) | Dual in-line memory module (dimm) solution that includes flexible transmission lines | |
| CN109936913B (zh) | 印刷电路板、存储器模块和包括存储器模块的存储器系统 | |
| CN102769993B (zh) | 电路板 | |
| EP4283677A1 (en) | Semiconductor device, memory, and memory system | |
| KR102295106B1 (ko) | 인쇄회로기판 | |
| JP2012506203A (ja) | 複数の交差する導電線対を有する伝送線回路 | |
| US9480161B2 (en) | Thin low profile strip dual in-line memory module | |
| TWI393514B (zh) | 軟性電路板 | |
| US10757800B1 (en) | Stripline transmission lines with cross-hatched pattern return plane, where the striplines do not overlap any intersections in the cross-hatched pattern | |
| CN111009514B (zh) | 用于半导体装置的电容元件单元及其半导体装置 | |
| US12464644B2 (en) | Storage device and printed circuit board for solid state drive | |
| CN104795103A (zh) | 三维半导体元件 | |
| TWI538167B (zh) | 三維半導體元件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170605 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20180905 |