JP2018064020A - Display device - Google Patents
Display device Download PDFInfo
- Publication number
- JP2018064020A JP2018064020A JP2016200992A JP2016200992A JP2018064020A JP 2018064020 A JP2018064020 A JP 2018064020A JP 2016200992 A JP2016200992 A JP 2016200992A JP 2016200992 A JP2016200992 A JP 2016200992A JP 2018064020 A JP2018064020 A JP 2018064020A
- Authority
- JP
- Japan
- Prior art keywords
- tft
- display device
- ltps
- poly
- shielding film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
本発明は表示装置に係り、シリコン（Ｓｉ）を用いたＴＦＴと酸化物半導体を用いたＴＦＴの両者による、ハイブリッド構造を用いた表示装置に関する。 The present invention relates to a display device, and more particularly to a display device using a hybrid structure including both TFTs using silicon (Si) and TFTs using an oxide semiconductor.
液晶表示装置では画素電極および薄膜トランジスタ（ＴＦＴ）等を有する画素がマトリクス状に形成されたＴＦＴ基板と、ＴＦＴ基板に対向して対向基板が配置され、ＴＦＴ基板と対向基板の間に液晶が挟持されている構成となっている。そして液晶分子による光の透過率を画素毎に制御することによって画像を形成している。 In a liquid crystal display device, a TFT substrate in which pixels having pixel electrodes and thin film transistors (TFTs) are formed in a matrix and a counter substrate are arranged opposite the TFT substrate, and liquid crystal is sandwiched between the TFT substrate and the counter substrate. It has become the composition. An image is formed by controlling the light transmittance of the liquid crystal molecules for each pixel.
ＬＴＰＳ（Lｏｗ Ｔｅｍｐｅａｒｔｕｒｅ Ｐｏｌｙ−Ｓｉ）は移動度が高いので、駆動回路用ＴＦＴとして適している。一方、酸化物半導体はＯＦＦ抵抗が高く、これをＴＦＴに用いるとＯＦＦ電流を小さくすることが出来る。 LTPS (Low Temperature Poly-Si) is suitable as a TFT for a driver circuit because of its high mobility. On the other hand, an oxide semiconductor has high OFF resistance, and when this is used for a TFT, OFF current can be reduced.
酸化物半導体を用いたＴＦＴを記載したものとして、特許文献１および特許文献２が挙げられる。特許文献１には、チャネルを構成する酸化物半導体の上に金属酸化物を形成して、これをゲート絶縁膜として用いる構成が記載されている。特許文献２には、酸化物半導体を用いたボトム型ＴＦＴにおいて、チャネルエッチングの犠牲層として金属酸化物あるいは半導体層を用いることが記載されている。
画素のスイッチングとして用いられるＴＦＴは、リーク電流が小さいことが必要である。酸化物半導体によるＴＦＴは、リーク電流を小さくすることが出来る。酸化物半導体のうち光学的に透明でかつ結晶質でないものをＴＡＯＳ（Ｔｒａｎｓｐａｒｅｎｔ Ａｍｏｒｐｈｏｕｓ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。ＴＡＯＳには、ＩＧＺＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＴＺＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｚｉｎｃ Ｏｘｉｄｅ）、ＺｎＯＮ（Ｚｉｎｃ Ｏｘｉｄｅ Ｎｉｔｒｉｄｅ）、ＩＧＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｏｘｉｄｅ）等がある。しかしＴＡＯＳはキャリアの移動度が小さいので、表示装置内に内蔵する駆動回路を、ＴＡＯＳを用いたＴＦＴで形成することは難しい場合がある。以後ＴＡＯＳは、酸化物半導体の意味でも使用し、また、ＴＡＯＳを用いたＴＦＴ、あるいは酸化物半導体を用いたＴＦＴの意味でも使用する。 A TFT used for pixel switching needs to have a small leakage current. A TFT using an oxide semiconductor can reduce leakage current. An oxide semiconductor that is optically transparent and not crystalline is referred to as TAOS (Transparent Amorphous Oxide Semiconductor). TAOS includes IGZO (Indium Gallium Zinc Oxide), ITZO (Indium Tin Zinc Oxide), ZnON (Zinc Oxide Nitride), IGO (Indium Gallium Oxide), and the like. However, since TAOS has low carrier mobility, it may be difficult to form a driver circuit incorporated in a display device using a TFT using TAOS. Hereinafter, TAOS is also used in the meaning of an oxide semiconductor, and is also used in the meaning of a TFT using TAOS or a TFT using an oxide semiconductor.
一方、ＬＴＰＳで形成したＴＦＴは移動度が大きいので、駆動回路を、ＬＴＰＳを用いたＴＦＴで形成することが出来る。以後ＬＴＰＳは、ＬＴＰＳを用いたＴＦＴの意味でも使用する。しかし、ＬＴＰＳを画素におけるスイッチングＴＦＴとして使用する場合には、ＬＴＰＳはリーク電流が大きいので、通常は、２個のＬＴＰＳを直列にして使用する。以後ＬＴＰＳはＰｏｌｙ−Ｓｉの意味でも使用する。 On the other hand, since a TFT formed using LTPS has high mobility, a driver circuit can be formed using a TFT using LTPS. Hereinafter, LTPS is also used in the meaning of TFT using LTPS. However, when LTPS is used as a switching TFT in a pixel, since LTPS has a large leakage current, normally two LTPS are used in series. Hereinafter, LTPS is also used in the meaning of Poly-Si.
なお、本発明は駆動回路用として移動度がＬＴＰＳほど必要とされない場合は非晶質Ｓｉ（ａ−Ｓｉ）を用いることもできる。 In the present invention, amorphous Si (a-Si) can be used for a drive circuit when mobility is not as high as that of LTPS.
ところで、ＴＡＯＳは、波長が３８０ｎｍ〜４８０ｎｍの波長の光に晒されることによって特性が変化するという性質を持っている。一方、バックライトは、この範囲に強い発光スペクトルを有している。したがって、このバックライトからの光をＴＡＯＳに対して遮光する必要がある。 By the way, TAOS has a property that its characteristics change when exposed to light having a wavelength of 380 nm to 480 nm. On the other hand, the backlight has a strong emission spectrum in this range. Therefore, it is necessary to shield the light from the backlight from the TAOS.
ＬＴＰＳとＴＡＯＳを同一基板に形成する構成において、ＬＴＰＳを先に形成する構成、すなわち、ＬＴＰＳをＴＡＯＳよりも基板側に形成する構成においては、遮光膜を、ＬＴＰＳＴＦＴを形成するときのプロセスにおいて同時に形成するとコスト的にも信頼性的にも好ましい。このような構成において、ＬＴＰＳＴＦＴのゲート電極を形成する時にＴＡＯＳの遮光膜を形成することが考えられる。 In a configuration in which LTPS and TAOS are formed on the same substrate, in a configuration in which LTPS is formed first, that is, in a configuration in which LTPS is formed on the substrate side with respect to TAOS, the light shielding film is formed simultaneously in the process of forming the LTPS TFT. Then, it is preferable also in terms of cost and reliability. In such a configuration, it is conceivable to form a light shielding film of TAOS when forming the gate electrode of LTPSFT.
しかし、ゲート電極は、後で形成されるＴＡＯＳＴＦＴ側の配線との間に寄生容量を発生しやすい。本発明の課題は、寄生容量の増加を抑制しつつ、ＴＡＯＳの遮光を可能にする構成を実現することである。 However, the gate electrode is liable to generate parasitic capacitance with the wiring on the TAOSTFT side to be formed later. An object of the present invention is to realize a configuration that can block TAOS while suppressing an increase in parasitic capacitance.
本発明は上記問題を克服するものであり、具体的な手段は次のとおりである。 The present invention overcomes the above problems, and specific means are as follows.
（１）Ｓｉを用いた第１のＴＦＴと酸化物半導体を用いた第２のＴＦＴが形成された基板を有する表示装置であって、前記第１のＴＦＴは前記第２のＴＦＴよりも前記基板側に形成され、前記第１のＴＦＴを構成するＰｏｌｙ−Ｓｉと同層で、かつ、同じ材料で前記第２のＴＦＴの遮光膜を形成し、前記遮光膜の厚さは６０ｎｍ乃至８０ｎｍであることを特徴とする表示装置。 (1) A display device having a substrate on which a first TFT using Si and a second TFT using an oxide semiconductor are formed, wherein the first TFT is more substrate than the second TFT. The light shielding film of the second TFT is formed of the same material and in the same layer as the Poly-Si constituting the first TFT, and the thickness of the light shielding film is 60 nm to 80 nm. A display device characterized by that.
（２）Ｐｏｌｙ−Ｓｉを用いた第１のＴＦＴと酸化物半導体を用いた第２のＴＦＴが形成された基板を有する表示装置であって、前記第１のＴＦＴは前記第２のＴＦＴよりも前記基板側に形成され、前記第１のＴＦＴを構成するＰｏｌｙ−Ｓｉと同層で、ａ−Ｓｉによって前記第２のＴＦＴの遮光膜を形成したことを特徴とする表示装置。 (2) A display device including a substrate on which a first TFT using Poly-Si and a second TFT using an oxide semiconductor are formed, wherein the first TFT is more than the second TFT. A display device, wherein the light shielding film of the second TFT is formed of a-Si in the same layer as Poly-Si constituting the first TFT, which is formed on the substrate side.
（３）第１のＰｏｌｙ−Ｓｉを用いた第１のＴＦＴと酸化物半導体を用いた第２のＴＦＴが形成された基板を有する表示装置であって、前記第１のＴＦＴは前記第２のＴＦＴよりも前記基板側に形成され、前記第１のＴＦＴを構成する第１のＰｏｌｙ−Ｓｉと同層に形成された、第２のＰｏｌｙ−Ｓｉによって、前記第２のＴＦＴの遮光膜を形成し、前記第２のＰｏｌｙ−Ｓｉのイオンドープ量は前記第１のＰｏｌｙ−Ｓｉのイオンドープ量よりも大きいことを特徴とする表示装置。 (3) A display device having a substrate on which a first TFT using a first Poly-Si and a second TFT using an oxide semiconductor are formed, wherein the first TFT includes the second TFT The light shielding film of the second TFT is formed by the second Poly-Si formed on the substrate side of the TFT and formed in the same layer as the first Poly-Si constituting the first TFT. And the ion doping amount of the second Poly-Si is larger than the ion doping amount of the first Poly-Si.
以下、実施例によって本発明の内容を詳細に説明する。 Hereinafter, the contents of the present invention will be described in detail by way of examples.
図１は、本発明が適用される液晶表示装置の平面図である。図２は、図１のＡ−Ａ断面図である。図１および図２において、ＴＦＴ基板１００と対向基板２００が対向して形成され、ＴＦＴ基板１００と対向基板２００の間に液晶が挟持されている。ＴＦＴ基板１００の下には下偏光板１３０が貼り付けられ、対向基板２００の上側には上偏光板２３０が貼り付けられている。
FIG. 1 is a plan view of a liquid crystal display device to which the present invention is applied. FIG. 2 is a cross-sectional view taken along the line AA of FIG. 1 and 2, the
ＴＦＴ基板１００は対向基板２００よりも大きく形成され、ＴＦＴ基板１００と対向電極が重なっていない部分が端子部１５０となっており、液晶表示装置に外部から信号や電力を供給するためのフレキシブル配線基板１６０が接続される。液晶表示パネルは自身では発光しないので、背面にバックライト４００が配置している。
The
液晶表示装置は図１に示すように、表示領域１０と周辺領域２０に分けることが出来る。表示領域１０には多数の画素がマトリクス状に形成され、各画素はスイッチングＴＦＴを有している。周辺領域２０には、走査線、映像信号線等を駆動するための、駆動回路が形成されている。画素に使用されるＴＦＴは、リーク電流が小さいことが必要なので、ＴＡＯＳを用い、周辺駆動回路に使用されるＴＦＴは移動度が大きい必要があるので、ＬＴＰＳを使用することが合理的である。
The liquid crystal display device can be divided into a
ＴＡＯＳＴＦＴを表示領域１０に使用した場合、ＴＡＯＳはバックライトからの光にさらされる。ＴＡＯＳは、波長４８０ｎｍ以下の光に晒されると特性が変化するという性質がある。一方、バックライトからの光は３８０ｎｍ以上で、かつこのスペクトル領域にピークを有している。しがって、ＴＡＯＳをバックライトから遮光する必要がある。
When TAOSTFT is used in the
図３は本発明の実施例１の構成を示す断面図である。図３において、ガラス等で形成されたＴＦＴ基板１００の上に下地膜１０１を形成し、その上にまず、ＬＴＰＳ１０２によるＴＦＴ（ＬＴＰＳＴＦＴ）を形成し、その上に第１層間絶縁膜１０５を形成し、その上にＴＡＯＳ１０６によるＴＦＴ（ＴＡＯＳＴＦＴ）を形成する。本実施例の特徴は、ＬＴＰＳをＴＡＯＳ１０６の遮光膜として使用することである。つまり、ＬＴＰＳＴＦＴのＬＴＰＳ１０２を形成すると同時に、ＬＴＰＳによってＴＡＯＳ１０６の遮光膜５０も同時に形成する。
FIG. 3 is a cross-sectional view showing the configuration of the first embodiment of the present invention. In FIG. 3, a
バックライトのスペクトルは図８に例示するようなものである。一方、ＴＡＯＳ１０６の性能劣化に影響するスペクトルは３８０ｎｍ〜４８０ｎｍである。図８に示すように、バックライトのピークは、３８０ｎｍ〜４８０ｎｍに存在している。一方、従来使用されていた厚さ５０ｎｍ程度のＬＴＰＳ１０２は、波長３８０ｎｍ〜４８０ｎｍの範囲の透過率は高いので、十分な遮光効果を得ることが出来ない。
The spectrum of the backlight is as illustrated in FIG. On the other hand, the spectrum that affects the performance degradation of the
本実施例の特徴は、ＬＴＰＳ１０２の膜厚を大きくし、光の干渉効果を利用して、波長３８０ｎｍ〜４８０ｎｍの範囲の透過率を低下させ、ＬＴＰＳ１０２による遮光を可能にするものである。ＬＴＰＳ１０２を遮光膜５０として用いれば、ＬＴＰＳＴＦＴのゲート電極１０４を遮光膜として用いるよりもＴＡＯＳ１０６との間の浮遊容量を低減できるという特徴を有する。すなわち、ＬＴＰＳＴＦＴの第１ゲート絶縁膜１０３の膜厚の分、遮光膜をＴＡＯＳ１０６から遠ざけることが出来るからである。
The feature of this embodiment is to increase the film thickness of
図４乃至図７は図３の構成を実現するプロセスである。図４はＴＦＴ基板１００の上に下地膜１０１を形成し、その上に非晶質シリコン（ａ−Ｓｉ）１０２１を形成した状態を示す断面図である。ＴＦＴ基板１００は、一般にはガラスで形成するが、ポリイミド等の樹脂で形成する場合もある。下地膜１０１は、基板１００からの不純物が半導体層１０２を汚染することを防止するためであり、シリコン酸化物ＳｉＯｘ及びシリコン窒化物ＳｉＮｘの積層膜で形成する場合が多い。シリコン酸化物ＳｉＯｘ及びシリコン窒化物ＳｉＮｘはＣＶＤで形成される。
4 to 7 are processes for realizing the configuration of FIG. FIG. 4 is a cross-sectional view showing a state in which a
下地膜１０１の上にａ−Ｓｉ１０２１を形成する。ａ−Ｓｉ１０２１は、シリコン酸化物ＳｉＯｘ及びシリコン窒化物ＳｉＮｘ等と連続してＣＶＤで形成される。本発明の特徴は、ａ−Ｓｉ１０２１の厚さを６０ｎｍ以上とすることである。その後、図４の矢印で示すように、エキシマレーザを照射することによってａ−Ｓｉ１０２１をＬＴＰＳ１０２に変換する。その後、ＬＴＰＳ１０２をパターニングしてＴＦＴを形成するが、本発明は、同時に、後で形成されるＴＡＯＳ１０６の遮光膜５０もＬＴＰＳによって形成する。
ＬＴＰＳは、従来使用されていた５０ｎｍ程度の厚さでは、バックライトに対する十分な遮光効果を得ることが出来ないが、後で説明するように、厚さを６０μｍ以上とすることによって、波長３８０ｎｍ〜４８０ｎｍの光に対して遮光効果を発揮させることが出来る。 LTPS cannot obtain a sufficient light-shielding effect for a backlight with a conventionally used thickness of about 50 nm. However, as will be described later, by setting the thickness to 60 μm or more, a wavelength of 380 nm to A light shielding effect can be exhibited with respect to light of 480 nm.
一方、エキシマレーザで形成したＬＴＰＳ１０２は、膜厚を大きくすると、表面に凹凸が生ずる。したがって、ＬＴＰＳ１０２の厚さは８０ｎｍ以下、より好ましくは７０ｎｍ以下とするのが良い。なお、表面凹凸を抑えることが出来れば、ＬＴＰＳ１０２の厚さはこれ以上であってもよい。なお、ＬＴＰＳ１０２と遮光膜５０はいずれも下地膜１０１の上に形成されたａ−Ｓｉ１０２１からパターニングされて形成される。従って初期に形成するａ−Ｓｉ１０２１の膜厚は遮光膜５０に合わせる必要がある。
On the other hand, the
図５は、ＬＴＰＳ１０２をパターニングした後、第１ゲート絶縁膜１０３を形成し、その上に第１ゲート電極１０４を形成した状態を示す断面図である。第１ゲート絶縁膜１０３はＴＥＯＳ（テトラエトキシシラン）を原料にしてＣＶＤによって形成したＳｉＯｘである。第１ゲート電極１０４は、Ａｌ合金、Ｍｏ、Ｗあるいはこれらの積層膜等で形成される。
FIG. 5 is a cross-sectional view showing a state in which after the
その後、図５に示すように、第１ゲート電極１０４をマスクとしてイオンインプランテーション（Ｉ／Ｉ）を行い、第１ゲート電極１０４で覆われている以外のＬＴＰＳ１０２に導電性を付与する。イオンインプランテーション（Ｉ／Ｉ）に用いられるイオンは、ＴＦＴのタイプに応じてボロン（Ｂ）、リン（Ｐ）等が使用される。遮光膜５０として使用するＬＴＰＳにはマスクとしての第１ゲート電極１０４は存在していないので、全面にイオンがドープされる。ＬＴＰＳにイオンがドープされると、透過率が低下するので、遮光膜５０としては好都合である。
Thereafter, as shown in FIG. 5, ion implantation (I / I) is performed using the
図６は、図５のようにして形成された第１ゲート絶縁膜１０３及び第１ゲート電極１０４を覆って第１層間絶縁膜１０５を形成し、その上にＴＡＯＳ１０６を形成し、ＴＡＯＳ１０６をパターニングした状態を示す断面図である。第１層間絶縁膜１０５は２層構造となる場合が多いが、２層構造とする場合は、下側にＳｉＮｘ層を形成し、上側にＳｉＯｘ層を形成することが望ましい。第１層間絶縁膜１０５はＴＡＯＳ１０６に対する下地膜としての役割もあるからである。すなわち、ＳｉＮｘは水素を放出するので、ＴＡＯＳ１０６と接触して形成すると、ＴＡＯＳ１０６のチャンネル部の特性を変化させる危険があるからである。
6, a first
ＴＡＯＳ１０６には例えばＩＧＺＯを使用し、基板全面に厚さ１０ｎｍ乃至１００ｎｍに形成した後、パターニングする。パターニングによって、ＴＡＯＳ１０６は遮光膜５０と対応した部分に形成される。
For example, IGZO is used for the
その後、図７に示すように、ＴＡＯＳＴＦＴのチャンネル部に第２ゲート絶縁膜１０７を形成し、その上に第２ゲート電極１０８を形成する。第２ゲート絶縁膜１０７は、水素を放出しないＳｉＯｘ等で形成され、ＴＡＯＳ１０６の性質を変化させないような材料で形成される。第２ゲート電極１０８も、Ａｌ合金、Ｍｏ、Ｗあるいはこれらの積層膜等で形成される。
Thereafter, as shown in FIG. 7, a second
ＴＡＯＳ１０６の第２ゲート絶縁膜１０８で覆われていない部分は、ソース部あるはドレイン部を形成するために、導電性を付与する必要がある。ＴＡＯＳ１０６に導電性を付与するために、ＴＡＯＳ１０６上に第２ゲート電極１０８を形成した後、水素を含むプラズマ処理または水素プラズマを含む還元雰囲気の処理を行う。これによって、ゲート電極１０８およびゲート絶縁膜１０７で覆われていない部分のＴＡＯＳ１０６を還元することにより、ＴＡＯＳ１０６に導電性を付与する。
The portion of the
その後、第２ゲート電極１０８、ＴＡＯＳ１０６等を覆って第２層間絶縁膜１０９を形成する。第２層間絶縁膜１０９をＳｉＮｘで形成することによって、水素を含むプラズマ処理を省略することが出来る。すなわち、ＳｉＮｘは水素を放出するので、第２ゲート絶縁膜１０７で覆われていない部分のＴＡＯＳ１０６に導電性を付与することが出来るからである。なお、第２層間絶縁膜１０９もＳｉＯｘ及びＳｉＮｘの積層膜で形成することも出来る。この場合、水素プラズマ処理を行わない場合は、ＳｉＯｘが上層となる。水素プラズマ処理を行う場合はＳｉＯｘが下層であってもよい。
Thereafter, a second
その後、図３に示すように、ＬＴＰＳＴＦＴ側に第１スルーホール１１０を形成し、ＴＡＯＳＴＦＴ側に第２スルーホール１１１を形成する。そして、ＬＴＰＳＴＦＴ側に、第１ソース電極１１２と第１ドレイン電極１１２を形成する。また、ＴＡＯＳＴＦＴ側に第２ソース電極１１３と第２ドレイン電極１１３を形成する。以後本明細書では、第１ソース電極と第１ドレイン電極を纏めて第１ＳＤ電極１１２といい、また、第２ソース電極と第２ドレイン電極を纏めて第２ＳＤ電極１１３という。
Thereafter, as shown in FIG. 3, the first through
図８は、バックライトのスペクトルを示す図である。図８の横軸は波長ｎｍで、縦軸はバックライトの光の強度である。図８に示すように、バックライトは波長３８０ｎｍ〜４８０ｎｍの範囲にピークを有している。一方ＴＡＯＳ１０６は波長３８０ｎｍ〜４８０ｎｍの光を照射されると特性が変化するので、ＴＡＯＳに対してバックライトを遮光する必要がある。
FIG. 8 is a diagram showing a spectrum of a backlight. The horizontal axis in FIG. 8 is the wavelength nm, and the vertical axis is the intensity of the backlight light. As shown in FIG. 8, the backlight has a peak in the wavelength range of 380 nm to 480 nm. On the other hand, since the characteristics of the
図９は遮光膜５０として用いるＬＴＰＳの波長と透過率を示すグラフである。図９の横軸は波長で、縦軸は透過率である。図９に示すように、ＬＴＰＳの透過率は、ＬＴＰＳの膜厚によって大きく変わる。すなわち、膜厚が１０ｎｍ〜７０ｎｍの範囲では、材料による吸収効果に加えて、光の干渉による透過率への影響が大きいからである。
FIG. 9 is a graph showing the wavelength and transmittance of LTPS used as the
図９に示すように、従来用いられていた厚さ５０ｎｍのＬＴＰＳでは波長３８０ｎｍ〜４８０ｎｍ範囲内に透過率のピークが存在している。したがって、従来のＬＴＰＳは遮光膜としては適当ではない。図９において、ＬＴＰＳの厚さが６０ｎｍになると、透過率のピークが５００ｎｍよりも長波長側に移動し、波長３８０ｎｍ〜４８０ｎｍの範囲の透過率は非常に小さくなる。さらに、ＬＴＰＳの厚さが７０ｎｍになると、透過率のピークはさらに長波長側に移動し、波長３８０ｎｍ〜４８０ｎｍの透過率はさらに小さくなる。 As shown in FIG. 9, a transmittance peak exists in the wavelength range of 380 nm to 480 nm in a conventionally used LTPS having a thickness of 50 nm. Therefore, the conventional LTPS is not suitable as a light shielding film. In FIG. 9, when the LTPS thickness is 60 nm, the transmittance peak moves to the longer wavelength side than 500 nm, and the transmittance in the wavelength range of 380 nm to 480 nm becomes very small. Furthermore, when the LTPS thickness is 70 nm, the transmittance peak moves further to the longer wavelength side, and the transmittance at wavelengths of 380 nm to 480 nm is further reduced.
図１０は、ＬＴＰＳの膜厚と、波長３８０ｎｍ〜４８０ｎｍの範囲の光に対する透過率の関係を示すグラフである。図１０の横軸はＬＴＰＳの膜厚で、縦軸は、波長３８０ｎｍ〜４８０ｎｍの透過率の積分値である。図１０は、ＬＴＰＳの膜厚が５０ｎｍの場合における透過率を１として、膜厚による透過率の変化を示すものである。 FIG. 10 is a graph showing the relationship between the film thickness of LTPS and the transmittance for light in the wavelength range of 380 nm to 480 nm. The horizontal axis in FIG. 10 is the LTPS film thickness, and the vertical axis is the integral value of the transmittance at wavelengths of 380 nm to 480 nm. FIG. 10 shows the change in transmittance depending on the film thickness, where the transmittance is 1 when the film thickness of LTPS is 50 nm.
図１０に示すように、ＬＴＰＳの膜厚が５０ｎｍの場合が最も透過率が高い。つまり、ＬＴＰＳの膜厚が５０ｎｍの場合は、遮光膜として用いる場合は、最も効率が低い。これに対してＬＴＰＳの膜厚を６０ｎｍとすると、波長３８０ｎｍ〜４８０ｎｍの光に対する積分透過率は膜厚が５０ｎｍのときに比べて半分程度になる。したがって、膜厚を６０ｎｍとすることによって、遮光効率を大幅に向上させることが出来る。 As shown in FIG. 10, the transmittance is highest when the LTPS film thickness is 50 nm. That is, when the LTPS film thickness is 50 nm, the efficiency is the lowest when used as a light shielding film. On the other hand, when the film thickness of LTPS is 60 nm, the integrated transmittance for light with a wavelength of 380 nm to 480 nm is about half that when the film thickness is 50 nm. Therefore, the light shielding efficiency can be greatly improved by setting the film thickness to 60 nm.
さらに、ＬＴＰＳの膜厚を７０ｎｍにすると、波長３８０ｎｍ〜４８０ｎｍの光に対する積分透過率はさらに低下して、膜厚が５０ｎｍの時に比べて１／３程度にまで低減することが出来る。このように、ＬＴＰＳの膜厚を６０ｎｍ以上とすることによって、ＬＴＰＳを遮光膜として使用することが出来るようになる。一方、ＬＴＰＳの膜厚が８０ｎｍ以上となると、ＬＴＰＳに生ずる凹凸がＴＦＴの特性に影響するようになるので、ＬＴＰＳの厚さは８０ｎｍ以下とすることが望ましい。 Further, when the film thickness of LTPS is 70 nm, the integrated transmittance for light with a wavelength of 380 nm to 480 nm is further reduced, and can be reduced to about 1/3 compared to when the film thickness is 50 nm. Thus, LTPS can be used as a light shielding film by setting the film thickness of LTPS to 60 nm or more. On the other hand, if the LTPS film thickness is 80 nm or more, the unevenness generated in the LTPS will affect the TFT characteristics. Therefore, the LTPS thickness is preferably 80 nm or less.
ＬＴＰＳのゲート電極を遮光膜として使用する場合に比べて、ＬＴＰＳを遮光膜として使用することによって、ＴＡＯＳＴＦＴおよびその配線と遮光膜との距離が大きくなるので、浮遊容量を小さくできるという利点がある。 Compared to the case where the LTPS gate electrode is used as the light shielding film, the use of LTPS as the light shielding film increases the distance between the TAOSTFT and its wiring and the light shielding film, and thus has an advantage that the stray capacitance can be reduced.
図１１は本発明の実施例２を示す断面図である。図１１が図３と異なる点は、遮光膜５１として、ＬＴＰＳではなく、ａ−Ｓｉ１０２１を使用している点である。図１１において、ａ−Ｓｉ１０２１がＬＴＰＳ１０２と同じ層に形成されている。そして、ａ−Ｓｉ１０２１はＴＡＯＳの下側の層に形成され、ＴＡＯＳ１０６に対する遮光膜５１となっている。後で、図１６で説明するように、ａ−Ｓｉ１０２１はＬＴＰＳ１０２に比べてバックライトに対する透過率が小さいので、遮光膜としての効率をより向上させることが出来る。
FIG. 11 is a sectional view showing Embodiment 2 of the present invention. 11 differs from FIG. 3 in that a-Si1021 is used as the
図１２乃至図１５は、図１１の構成を実現するプロセスである。図１２は、実施例１における図４と同様な構成であるが、エキシマレーザを全面ではなく、ＬＴＰＳＴＦＴが形成される部分のみ、あるいは、ＴＡＯＳ１０６の遮光膜とする部分を避けて照射している点である。つまり、ＴＡＯＳ１０６の遮光膜５１として用いる部分はａ−Ｓｉ１０２１のままにしておく。
12 to 15 show processes for realizing the configuration shown in FIG. FIG. 12 shows the same configuration as that of FIG. 4 in the first embodiment, except that the excimer laser is irradiated not on the entire surface, but only on the portion where the LTPS TFT is formed or on the portion of the
線状エキシマレーザを走査することによって、ａ−Ｓｉ１０２１をＰｏｌｙ−Ｓｉ１０２に変換するような場合、ａ−Ｓｉ１０２１として残したい部分には、メタルをパターニングしたものでマスクを形成して、エキシマレーザを全面照射することも可能である。
When a-Si 1021 is converted to Poly-
このようにして、ＬＴＰＳ１０２とａ−Ｓｉ１０２１の領域を分けて形成した後、フォトリソグラフィによってパターニングを行う。なお、ＬＴＰＳ１０２とａ−Ｓｉ１０２１が混在している場合にエッチング条件等が異なるために、フォトリソグラフィが難しい場合は、先にａ−Ｓｉ１０２１をパターニングし、その後、必要な部分にエキシマレーザを照射することも可能である。
In this manner, after the
その後、図１３に示すように、第１ゲート絶縁膜１０４を形成し、第１ゲート電極１０４を形成した後、イオンインプランテーション（Ｉ／Ｉ）を行う。図１３が実施例１の図５と異なる点は、遮光層としてＬＴＰＳではなく、ａ−Ｓｉ１０２１を使用しているという点である。図１３において、イオンインプランテーション（Ｉ／Ｉ）はａ−Ｓｉ１０２１に対しても行われるが、ａ−Ｓｉ１０２１の遮光膜５１としての特性には大きな影響を与えない。
Then, as shown in FIG. 13, after forming the 1st
その後、図１４に示すように、第１ゲート電極１０４を覆って第１層間絶縁膜１０５を形成し、その上にＴＡＯＳ１０６を形成する。このプロセスは、実施例１の図６で説明したのと同様である。その後、図１５に示すように、ＴＡＯＳ１０６のチャンネル部の上に第２ゲート絶縁膜１０７を形成し、その上に第２ゲート電極１０８形成し、その上に第２層間絶縁膜１０９を形成する。このプロセスは実施例１の図７で説明したのと同様である。
Thereafter, as shown in FIG. 14, a first
その後、ＬＴＰＳＴＦＴに対して第１スルーホール１１０と第１ＳＤ電極１１２を形成し、ＴＡＯＳＴＦＴに対して第２スルーホール１１１と第２ＳＤ電極１１３を形成する。このプロセスは実施例１の図３で説明したのと同様である。図１１が図３と異なる点は、図１１では遮光膜５１としてａ−Ｓｉ１０２１が使用されているという点である。
Thereafter, the first through
図１６は、バックライトのスペクトルとａ−ＳｉとＰｏｌｙ−Ｓｉの場合の透過率を示すグラフである。図１６の横軸は波長である。図１６の左側の縦軸は透過率であり、右側の縦軸は、バックライトの光強度である。図１６に示すバックライトのスペクトルは図８で説明したのと同じである。 FIG. 16 is a graph showing the backlight spectrum and the transmittance in the case of a-Si and Poly-Si. The horizontal axis in FIG. 16 is the wavelength. The left vertical axis in FIG. 16 is the transmittance, and the right vertical axis is the light intensity of the backlight. The spectrum of the backlight shown in FIG. 16 is the same as that described in FIG.
図１６において、ａ−ＳｉもＬＴＰＳも膜厚は５０ｎｍである。図１６において、ＴＡＯＳの特性に影響の大きい波長３８０ｎｍ〜４８０ｎｍに注目すると、ａ−Ｓｉの透過率はＬＴＰＳの透過率に比較して極めて小さい。つまり、遮光膜として用いる場合は、ａ−ＳｉのほうがＬＴＰＳよりもはるかに効率が良い。図１６では、ａ−Ｓｉは５０ｎｍであるが、実施例１の図９で、ＬＴＰＳについて説明したように、膜厚を大きくすることによって、干渉効果を加えて、透過率をさらに低下させることが出来ることはａ−Ｓｉについても同様である。 In FIG. 16, the film thickness of both a-Si and LTPS is 50 nm. In FIG. 16, paying attention to the wavelength of 380 nm to 480 nm, which has a great influence on the characteristics of TAOS, the transmittance of a-Si is extremely small compared to the transmittance of LTPS. That is, when used as a light shielding film, a-Si is much more efficient than LTPS. In FIG. 16, a-Si is 50 nm, but as described with reference to LTPS in FIG. 9 of Example 1, by increasing the film thickness, an interference effect can be added to further reduce the transmittance. The same can be done for a-Si.
したがって、ａ−Ｓｉの膜厚を６０ｎｍ乃至８０ｎｍ、あるいは６０ｎｍ乃至７０ｎｍとすることによって、遮光特性をさらに、大幅に向上させることが出来る。 Therefore, by setting the film thickness of a-Si to 60 nm to 80 nm, or 60 nm to 70 nm, the light shielding characteristics can be further improved greatly.
図１７は、本発明の実施例３を示す断面図である。図１７が実施例１の図３と異なる点は、ＴＡＯＳ１０６の遮光膜として、大量にイオンドープされたＬＴＰＳ（以後過ドープＬＴＰＳという）５２を用いている点である。ＬＴＰＳの透過率は、イオンをドープした量が大きいほど、小さくなる。さらに、イオンのドープ量を大きくすると、ＬＴＰＳの結晶構造が破壊されるために、透過率がさらに低下する。
FIG. 17 is a sectional view showing Example 3 of the present invention. FIG. 17 differs from FIG. 3 of the first embodiment in that a large amount of ion-doped LTPS (hereinafter referred to as overdoped LTPS) 52 is used as the light shielding film of the
図１７における遮光膜５２は、過ドープＬＴＰＳを用いることによって、遮光膜５２としての特性をさらに向上させたものである。一方、ＬＴＰＳＴＦＴにおけるドープは、ＴＦＴとしての性能上、適切なドープ量とする必要がある。ＬＴＰＳＴＦＴとしてのドープ量は通常はソースドレイン領域で、１０１９乃至１０２０／ｃｍ３である。
The
本実施例における遮光膜５２としてのＬＴＰＳのドープ量はＬＴＰＳＴＦＴ１０２におけるドープ量よりも大きい。好ましくは、１０２１／ｃｍ３以上である。つまり、遮光膜５２としてのＬＴＰＳのドープ量はＴＦＴを構成するＬＴＰＳ１０２のドープ量の１０倍以上である。
In this embodiment, the doping amount of LTPS as the
図１８は、ＴＦＴ部分１０２と遮光膜部分５２において、イオンドープの量を変えるためのイオンインプランテーション（Ｉ／Ｉ）のプロセスを示す断面図である。図１８は、実施例１の図５で説明したような、通常のイオンインプランテーションを行ったあと、遮光膜以外の部分にマスク５００を形成し、さらにイオンインプランテーション（Ｉ／Ｉ）を行っている状態を示す断面図である。
FIG. 18 is a cross-sectional view showing an ion implantation (I / I) process for changing the amount of ion doping in the
このマスク５００は、第１ゲート絶縁膜１０３や第１ゲート電極１０４の上等に直接レジストを形成することでもよい。ＴＦＴのイオンインプランテーションに用いられるイオンは、ボロン（Ｂ）、リン（Ｐ）等であるが、遮光膜５２に用いるイオンは、透過率を下げさえすればよいので、特に、制限はなく、例えばアルゴン（Ａｒ）等でもよい。もちろん、ボロン（Ｂ）、リン（Ｐ）でもよいし、これらの元素とアルゴン（Ａｒ）等を混合して使用してもよい。
The
また、実施例１で説明したように、過ドープしたＬＴＰＳによる遮光膜５２の膜厚を６０ｎｍ乃至８０ｎｍとすることによって、干渉効果も加えて、遮光効率をさらに向上させることが出来る。
Further, as described in the first embodiment, the light shielding efficiency can be further improved by adding the interference effect by setting the film thickness of the
図１９は、実施例１乃至３で説明した、ＴＡＯＳ１０６によるＴＦＴを表示領域に適用した場合を示す断面図である。図１９において、ＴＦＴ基板１００の上にＴＦＴアレイ層１２０が形成されている。ＴＦＴアレイ層１２０は図３等で示すＴＡＯＳ ＴＦＴの層構造を有している。図１９では、その上に有機パッシベーション膜１１７が形成されている。
FIG. 19 is a cross-sectional view showing a case where the TFT using the
図１９はＩＰＳ方式の液晶表示装置の場合であり、有機パッシベーション膜１１７の上にコモン電極１２１が平面状に形成されている。コモン電極１２１を覆って容量絶縁膜１２２が形成され、その上に画素電極１２３が形成されている。画素電極１２３は、櫛歯状あるいはストライプ状である。画素電極１２３を覆って液晶分子３０１を初期配向させるための配向膜１２４が形成されている。
FIG. 19 shows a case of an IPS liquid crystal display device, in which a
画素電極１２３とコモン電極１２１の間に映像信号が印加されると、矢印で示すように電気力線が発生し、液晶分子３０１を回転させて液晶層３００の透過率を制御することによって、画像を形成する。
When a video signal is applied between the
図１９において液晶層３００を挟んで対向基板２００が配置されている。対向基板２００にはカラーフィルタ２０１とブラックマトリクス２０２が形成されている。カラーフィルタ２０１とブラックマトリクス２０２を覆ってオーバーコート膜２０３が形成され、その上に液晶分子３０１を初期配向させるための配向膜２０４が形成されている。
In FIG. 19, the
液晶表示装置において、画素電極１２３に映像信号が書き込まれると、画素電極１２３とコモン電極１２１と容量絶縁膜１２２によって形成される保持容量によって、１フレームの間、電圧が保持される。この時ＴＦＴのリーク電流が大きいと、画素電極１２３の電圧が変化し、フリッカ等が発生して、良好な画像を形成できなくなる。本発明のＴＡＯＳ ＴＦＴを用いることによって、リーク電流が小さい、良好な画像を有する液晶表示装置を実現することが出来る。
In the liquid crystal display device, when a video signal is written to the
一方、周辺回路にはＬＴＰＳを用いることによって、高性能の駆動回路を形成することが出来る。本発明では、ＴＡＯＳの遮光膜にＬＴＰＳと同時に形成した半導体を用いるので、ＴＡＯＳの特性変動が小さく、浮遊容量が小さい液晶表示装置を実現することが出来る。 On the other hand, a high-performance driving circuit can be formed by using LTPS for the peripheral circuit. In the present invention, since a semiconductor formed at the same time as LTPS is used for the light-shielding film of TAOS, a liquid crystal display device with small variation in characteristics of TAOS and small stray capacitance can be realized.
１…液晶表示装置、 １０…表示領域、 ２０…周辺回路領域、 ５０…ＬＴＰＳ遮光膜、 ５１…ａ−Ｓｉ遮光膜、 ５２…過ドープＬＴＰＳ遮光膜、 １００…ＴＦＴ基板、 １０１…下地膜、 １０２…ＬＴＰＳ、 １０３…第１ゲート絶縁膜、 １０４…第１ゲート電極、 １０５…第１層間絶縁膜、 １０６…ＴＡＯＳ、 １０７…第２ゲート絶縁膜、 １０８…第２ゲート電極、 １０９…第２層間絶縁膜、 １１０…第１スルーホール、 １１１…第２スルーホール、 １１２…第１ＳＤ電極、 １１３…第２ＳＤ電極、 １１７…有機パッシベーション膜、 １２０…ＴＦＴアレイ層、 １２１…コモン電極、 １２２…容量絶縁膜、 １２３…画素電極、 １２４…配向膜、 １３０…下偏光板、 １４０…スルーホール、 １５０…端子部、 １６０…フレキシブル配線基板、 ２００…対向基板、 ２０１…カラーフィルタ、 ２０２…ブラックマトリクス、 ２０３…オーバーコート膜、 ２３０…上偏光板、 ３００…液晶層、 ３０１…液晶分子、 ４００…バックライト、 ５００…バックライト １０２１…ａ−Ｓｉ、Ｉ／Ｉ…イオンインプランテーション
DESCRIPTION OF
Claims (14)
前記第１のＴＦＴは前記第２のＴＦＴよりも前記基板側に形成され、
前記第１のＴＦＴを構成するＳｉと同層で、かつ、同じ材料で前記第２のＴＦＴの遮光膜を形成し、
前記遮光膜の厚さは６０ｎｍ乃至８０ｎｍであることを特徴とする表示装置。 A display device having a substrate on which a first TFT using Si and a second TFT using an oxide semiconductor are formed,
The first TFT is formed closer to the substrate than the second TFT,
Forming a light-shielding film of the second TFT in the same layer as the Si constituting the first TFT and using the same material;
The display device, wherein the light shielding film has a thickness of 60 nm to 80 nm.
前記第１のＴＦＴは前記周辺回路領域に形成され、前記第２のＴＦＴは表示領域に形成されていることを特徴とする請求項１に記載の表示装置。 The display device has a display area and a peripheral circuit area,
The display device according to claim 1, wherein the first TFT is formed in the peripheral circuit region, and the second TFT is formed in a display region.
前記第１のＴＦＴは前記第２のＴＦＴよりも前記基板側に形成され、
前記第１のＴＦＴを構成するＰｏｌｙ−Ｓｉと同層で形成されたａ−Ｓｉによって前記第２のＴＦＴの遮光膜を形成したことを特徴とする表示装置。 A display device having a substrate on which a first TFT using Poly-Si and a second TFT using an oxide semiconductor are formed,
The first TFT is formed closer to the substrate than the second TFT,
A display device, wherein a light-shielding film of the second TFT is formed of a-Si formed in the same layer as Poly-Si constituting the first TFT.
前記第１のＴＦＴは前記第２のＴＦＴよりも前記基板側に形成され、
前記第１のＴＦＴを構成する前記第１のＰｏｌｙ−Ｓｉと同層に形成された、第２のＰｏｌｙ−Ｓｉによって、前記第２のＴＦＴの遮光膜を形成し、
前記第２のＰｏｌｙ−Ｓｉのイオンドープ量は前記第１のＰｏｌｙ−Ｓｉのイオンドープ量よりも大きいことを特徴とする表示装置。 A display device having a substrate on which a first TFT using a first Poly-Si and a second TFT using an oxide semiconductor are formed,
The first TFT is formed closer to the substrate than the second TFT,
Forming a light-shielding film of the second TFT with the second Poly-Si formed in the same layer as the first Poly-Si constituting the first TFT;
The ion doping amount of the second Poly-Si is larger than the ion doping amount of the first Poly-Si.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016200992A JP2018064020A (en) | 2016-10-12 | 2016-10-12 | Display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016200992A JP2018064020A (en) | 2016-10-12 | 2016-10-12 | Display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2018064020A true JP2018064020A (en) | 2018-04-19 |
Family
ID=61966903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016200992A Pending JP2018064020A (en) | 2016-10-12 | 2016-10-12 | Display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2018064020A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021034577A (en) * | 2019-08-26 | 2021-03-01 | 株式会社ジャパンディスプレイ | Semiconductor device and method for manufacturing semiconductor device |
| JPWO2021186285A1 (en) * | 2020-03-20 | 2021-09-23 |
-
2016
- 2016-10-12 JP JP2016200992A patent/JP2018064020A/en active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021034577A (en) * | 2019-08-26 | 2021-03-01 | 株式会社ジャパンディスプレイ | Semiconductor device and method for manufacturing semiconductor device |
| JP7412924B2 (en) | 2019-08-26 | 2024-01-15 | 株式会社ジャパンディスプレイ | Semiconductor device and semiconductor device manufacturing method |
| JPWO2021186285A1 (en) * | 2020-03-20 | 2021-09-23 | ||
| WO2021186285A1 (en) * | 2020-03-20 | 2021-09-23 | 株式会社半導体エネルギー研究所 | Semiconductor device and method for producing semiconductor device |
| JP7656586B2 (en) | 2020-03-20 | 2025-04-03 | 株式会社半導体エネルギー研究所 | Semiconductor Device |
| US12501707B2 (en) | 2020-03-20 | 2025-12-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105470262B (en) | Thin film transistor base plate and the display equipment for using thin film transistor base plate | |
| JP7085352B2 (en) | Display device | |
| US9559125B2 (en) | Array substrate, display device, and method for manufacturing the array substrate | |
| JP5784732B2 (en) | Liquid crystal display device and method of manufacturing liquid crystal display device | |
| US9640559B2 (en) | Low temperature poly-silicon array substrate and forming method thereof | |
| JP6832656B2 (en) | Manufacturing method of semiconductor devices | |
| JP5600255B2 (en) | Display device, switching circuit, and field effect transistor | |
| WO2020021938A1 (en) | Display device | |
| JP2018170324A (en) | Display device | |
| US10361229B2 (en) | Display device | |
| JP2018074076A (en) | Display device | |
| WO2015052991A1 (en) | Semiconductor device and method for manufacturing same | |
| JP5384088B2 (en) | Display device | |
| KR20110069362A (en) | Array Board of Liquid Crystal Display | |
| JP2010177223A (en) | Liquid crystal display device and method of manufacturing the same | |
| JP2010165961A (en) | Thin-film transistor, display device, and method of manufacturing the same | |
| JP2011033703A (en) | Display device and method of manufacturing the same | |
| JP2010147351A (en) | Liquid crystal display device and manufacturing method therefor | |
| KR101620527B1 (en) | Thin film transistor array panel and method of manufacturing the same | |
| JP2019046903A (en) | Display and method for manufacturing the same | |
| JP2018064020A (en) | Display device | |
| JP4481942B2 (en) | Thin film transistor for display device, substrate using the transistor, display device, and manufacturing method thereof | |
| JP2018185397A (en) | Display device and manufacturing method thereof | |
| JP5032077B2 (en) | Display device and manufacturing method thereof | |
| JP5405770B2 (en) | Display device and manufacturing method thereof |