JP2018049999A - Electronic component and electronic component device - Google Patents
Electronic component and electronic component device Download PDFInfo
- Publication number
- JP2018049999A JP2018049999A JP2016185862A JP2016185862A JP2018049999A JP 2018049999 A JP2018049999 A JP 2018049999A JP 2016185862 A JP2016185862 A JP 2016185862A JP 2016185862 A JP2016185862 A JP 2016185862A JP 2018049999 A JP2018049999 A JP 2018049999A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- region
- electrode layer
- layer
- element body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
【課題】素体におけるクラックの発生が抑制されている電子部品を提供する。【解決手段】積層コンデンサC1は、素体3及び外部電極5を備えている。素体3は、直方体形状を呈していると共に、実装面とされる主面3aと、主面3aと隣り合う側面3eと、を有している。外部電極5は、主面3a上に配置されている電極部5aと、側面3e上に配置されていると共に電極部5aと接続されている電極部5eとを有している。電極部5aは、第一電極層E1、第二電極層E2、第三電極層E3、及び第四電極層E4を有している。電極部5eは、領域5e1と領域5e2とを有している。領域5e2は、領域5e1よりも主面3a寄りに位置している。領域5e1は、第一電極層E1、第三電極層E3、及び第四電極層E4を有している。領域5e2は、第一電極層E1、第二電極層E2、第三電極層E3、及び第四電極層E4を有している。【選択図】図5PROBLEM TO BE SOLVED: To provide an electronic component in which the occurrence of cracks in an element body is suppressed. A multilayer capacitor C1 includes a body 3 and an external electrode 5. The element body 3 has a rectangular parallelepiped shape, and has a main surface 3a as a mounting surface and a side surface 3e adjacent to the main surface 3a. The external electrode 5 has an electrode portion 5a arranged on the main surface 3a and an electrode portion 5e arranged on the side surface 3e and connected to the electrode portion 5a. The electrode portion 5a has a first electrode layer E1, a second electrode layer E2, a third electrode layer E3, and a fourth electrode layer E4. The electrode portion 5e has a region 5e1 and a region 5e2. The region 5e2 is located closer to the main surface 3a than the region 5e1. Region 5e1 has a first electrode layer E1, a third electrode layer E3, and a fourth electrode layer E4. Region 5e2 has a first electrode layer E1, a second electrode layer E2, a third electrode layer E3, and a fourth electrode layer E4. [Selection diagram] Fig. 5
Description
本発明は、電子部品と、当該電子部品を備える電子部品装置と、に関する。 The present invention relates to an electronic component and an electronic component device including the electronic component.
素体と、素体に配置されている外部電極と、を備えている電子部品が知られている(たとえば、特許文献1参照)。素体は、主面と、主面と隣り合う第一側面と、を有している。外部電極は、主面上に配置されている第一電極部と、第一側面上に配置されていると共に第一電極部と接続されている第二電極部と、を有している。主面は、電子部品がはんだ実装される電子機器(たとえば、回路基板又は電子部品など)と対向する実装面である。 There is known an electronic component that includes an element body and an external electrode disposed on the element body (see, for example, Patent Document 1). The element body has a main surface and a first side surface adjacent to the main surface. The external electrode has a first electrode portion disposed on the main surface and a second electrode portion disposed on the first side surface and connected to the first electrode portion. The main surface is a mounting surface facing an electronic device (for example, a circuit board or an electronic component) on which the electronic component is solder-mounted.
本発明の一つの態様は、素体におけるクラックの発生が抑制されている電子部品及び電子部品装置を提供することを目的とする。 An object of one aspect of the present invention is to provide an electronic component and an electronic component device in which the occurrence of cracks in the element body is suppressed.
本発明者らの調査研究の結果、以下の事項が判明した。電子部品が電子機器にはんだ実装されている場合、電子機器から電子部品に作用する外力が、はんだ実装の際に形成されたはんだフィレットから外部電極を通して素体に応力として作用することがある。このとき、応力は、外部電極の端縁、特に、実装面である主面上に位置する第一電極部の端縁に集中する傾向があるため、これらの端縁が起点となって、素体にクラックが発生するおそれがある。 As a result of our research, the following matters were found. When the electronic component is solder-mounted on the electronic device, an external force that acts on the electronic component from the electronic device may act as stress on the element body from the solder fillet formed at the time of solder mounting through the external electrode. At this time, the stress tends to concentrate on the edge of the external electrode, particularly the edge of the first electrode portion located on the main surface that is the mounting surface. There is a risk of cracks in the body.
本発明の一つの態様に係る電子部品は、直方体形状を呈していると共に、実装面とされる主面と、主面と隣り合う第一側面と、を有している素体と、主面上に配置されている第一電極部と、第一側面上に配置されていると共に第一電極部と接続されている第二電極部と、を有している外部電極と、を備え、第一電極部は、焼結金属層と、焼結金属層上に形成された導電性樹脂層と、導電性樹脂層上に形成されためっき層と、を有し、第二電極部は、焼結金属層と、焼結金属層上に形成されためっき層と、を有している第一領域と、焼結金属層と、焼結金属層上に形成された導電性樹脂層と、導電性樹脂層上に形成されためっき層と、を有し、かつ、第一領域よりも主面寄りに位置している第二領域と、を有している。 An electronic component according to one aspect of the present invention has a rectangular parallelepiped shape, and has a main body that is a mounting surface and a first side surface adjacent to the main surface, and a main surface An external electrode having a first electrode portion disposed on the first electrode portion and a second electrode portion disposed on the first side surface and connected to the first electrode portion; The one electrode part has a sintered metal layer, a conductive resin layer formed on the sintered metal layer, and a plating layer formed on the conductive resin layer, and the second electrode part is sintered. A first region having a binder metal layer, a plated layer formed on the sintered metal layer, a sintered metal layer, a conductive resin layer formed on the sintered metal layer, and a conductive layer. A plating layer formed on the conductive resin layer, and a second region located closer to the main surface than the first region.
本発明の上記一つの態様に係る電子部品では、主面上に配置されている第一電極部が導電性樹脂層を有していると共に、第一側面上に配置されている第二電極部の第二領域が導電性樹脂層を有している。このため、はんだフィレットを通して電子部品に外力が作用する場合でも、外部電極の端縁に応力が集中し難く、当該端縁がクラックの起点となり難い。したがって、クラックが素体に発生するのが抑制される。 In the electronic component according to the one aspect of the present invention, the first electrode portion disposed on the main surface has the conductive resin layer and the second electrode portion disposed on the first side surface. The second region has a conductive resin layer. For this reason, even when an external force acts on the electronic component through the solder fillet, it is difficult for stress to concentrate on the edge of the external electrode, and the edge is unlikely to be a starting point of a crack. Therefore, the generation of cracks in the element body is suppressed.
主面に直交する方向での素体の長さに対する、第一主面に直交する方向での第二領域の長さの比率が0.2以上であってもよい。本形態では、外部電極の端縁により一層応力が集中し難い。したがって、クラックが素体に発生するのがより一層抑制される。 The ratio of the length of the second region in the direction orthogonal to the first main surface to the length of the element body in the direction orthogonal to the main surface may be 0.2 or more. In this embodiment, the stress is less likely to concentrate due to the edge of the external electrode. Therefore, the generation of cracks in the element body is further suppressed.
素体は、主面と第一側面とに隣り合う第二側面を更に有し、外部電極は、第二側面上に配置されていると共に第一電極部と接続されている第三電極部と、を更に有し、第三電極部は、焼結金属層と、焼結金属層上に形成されためっき層と、を有している第三領域と、焼結金属層と、焼結金属層上に形成された導電性樹脂層と、導電性樹脂層上に形成されためっき層と、を有し、かつ、第三領域よりも主面寄りに位置している第四領域と、を有していてもよい。本形態では、第二側面上に配置されている第三電極部の第四領域が導電性樹脂層を有しているので、外部電極が第三電極部を有している場合でも、外部電極の端縁に応力が集中し難い。したがって、クラックが素体に発生するのが確実に抑制される。 The element body further includes a second side surface adjacent to the main surface and the first side surface, and the external electrode is disposed on the second side surface and is connected to the first electrode unit and a third electrode unit. The third electrode portion has a third region having a sintered metal layer and a plating layer formed on the sintered metal layer, a sintered metal layer, and a sintered metal. A fourth region having a conductive resin layer formed on the layer and a plating layer formed on the conductive resin layer and located closer to the main surface than the third region; You may have. In the present embodiment, since the fourth region of the third electrode portion disposed on the second side surface has the conductive resin layer, the external electrode can be used even when the external electrode has the third electrode portion. It is difficult for stress to concentrate on the edge. Therefore, the occurrence of cracks in the element body is reliably suppressed.
主面に直交する方向での素体の長さに対する、第一主面に直交する方向での第四領域の長さの比率が0.2以上であってもよい。本形態では、外部電極の端縁により一層応力が集中し難い。したがって、クラックが素体に発生するのがより一層抑制される。 The ratio of the length of the fourth region in the direction orthogonal to the first main surface to the length of the element body in the direction orthogonal to the main surface may be 0.2 or more. In this embodiment, the stress is less likely to concentrate due to the edge of the external electrode. Therefore, the generation of cracks in the element body is further suppressed.
本発明の一つの態様に係る電子部品装置は、上記電子部品と、はんだフィレット介して外部電極と連結されているパッド電極を有している電子機器と、を備え、はんだフィレットは、第二電極部の第一領域と第二領域とに形成されている。 An electronic component device according to an aspect of the present invention includes the electronic component and an electronic device having a pad electrode connected to an external electrode through a solder fillet, and the solder fillet is a second electrode. Formed in a first region and a second region.
本発明の一つの態様に係る電子部品装置では、主面上に配置されている第一電極部が導電性樹脂層を有していると共に、第一側面上に配置されている第二電極部の第二領域が導電性樹脂層を有している。このため、はんだフィレットを通して電子部品に外力が作用する場合でも、外部電極の端縁に応力が集中し難く、当該端縁がクラックの起点となり難い。したがって、クラックが素体に発生するのが抑制される。 In the electronic component device according to one aspect of the present invention, the first electrode portion disposed on the main surface has the conductive resin layer and the second electrode portion disposed on the first side surface. The second region has a conductive resin layer. For this reason, even when an external force acts on the electronic component through the solder fillet, it is difficult for stress to concentrate on the edge of the external electrode, and the edge is unlikely to be a starting point of a crack. Therefore, the generation of cracks in the element body is suppressed.
本態様に係る電子部品装置では、はんだフィレットは、第二電極部の第二領域だけでなく、第一領域にも形成されている。本態様に係る電子部品装置では、はんだフィレットが第二電極部の第二領域だけに形成されている構成に比して、はんだフィレットが形成されている領域が広いので、電子部品の実装強度が確保されている。 In the electronic component device according to this aspect, the solder fillet is formed not only in the second region of the second electrode part but also in the first region. In the electronic component device according to this aspect, since the area where the solder fillet is formed is wider than the configuration where the solder fillet is formed only in the second area of the second electrode portion, the mounting strength of the electronic component is high. It is secured.
本発明の各態様によれば、素体におけるクラックの発生が抑制されている電子部品及び電子部品装置を提供することができる。 According to each aspect of the present invention, it is possible to provide an electronic component and an electronic component device in which the occurrence of cracks in the element body is suppressed.
以下、添付図面を参照して、本発明の実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the description, the same reference numerals are used for the same elements or elements having the same function, and redundant description is omitted.
(第1実施形態)
図1〜図6を参照して、第1実施形態に係る積層コンデンサC1の構成を説明する。図1及び図2は、第1実施形態に係る積層コンデンサの平面図である。図3及び図4は、第1実施形態に係る積層コンデンサの側面図である。図5及び図6は、第1実施形態に係る積層コンデンサの断面構成を説明するための図である。第1実施形態では、電子部品として積層コンデンサC1を例に説明する。
(First embodiment)
With reference to FIGS. 1-6, the structure of the multilayer capacitor C1 which concerns on 1st Embodiment is demonstrated. 1 and 2 are plan views of the multilayer capacitor in accordance with the first embodiment. 3 and 4 are side views of the multilayer capacitor in accordance with the first embodiment. 5 and 6 are diagrams for explaining a cross-sectional configuration of the multilayer capacitor in accordance with the first embodiment. In the first embodiment, a multilayer capacitor C1 will be described as an example of an electronic component.
積層コンデンサC1は、図1〜図4に示されるように、直方体形状を呈している素体3と、素体3の外表面に配置されている一対の外部電極5と、を有している。一対の外部電極5は、互いに離間している。直方体形状には、角部及び稜部が面取りされている直方体の形状、及び、角部及び稜部が丸められている直方体の形状が含まれる。
As shown in FIGS. 1 to 4, the multilayer capacitor C <b> 1 includes an
素体3は、その外表面として、互いに対向している長方形状の一対の主面3a,3bと、互いに対向している長方形状の一対の側面3cと、互いに対向している一対の側面3eと、を有している。一対の主面3a,3bが対向している方向が第一方向D1であり、一対の側面3cが対向している方向が第二方向D2であり、一対の側面3eが対向している方向が第三方向D3である。
The
第一方向D1は、各主面3a,3bに直交する方向であり、第二方向D2と直交している。第三方向D3は、各主面3a,3bと各側面3cとに平行な方向であり、第一方向D1と第二方向D2とに直交している。第1実施形態では、素体3の第三方向D3での長さは、素体3の第一方向D1での長さより大きく、かつ、素体3の第二方向D2での長さより大きい。第三方向D3が、素体3の長手方向である。
The first direction D1 is a direction orthogonal to the
一対の側面3cは、一対の主面3a,3bの間を連結するように第一方向D1に延在している。一対の側面3cは、第三方向D3にも延在している。一対の側面3eは、一対の主面3a,3bの間を連結するように第一方向D1に延在している。一対の側面3eは、第二方向D2にも延在している。各主面3a,3bは、一対の側面3c及び一位の側面3eと隣り合っている。
The pair of
素体3は、一対の主面3a,3bが対向している方向(第一方向D1)に複数の誘電体層が積層されて構成されている。素体3では、複数の誘電体層の積層方向が第二方向D2と一致する。各誘電体層は、たとえば誘電体材料(BaTiO3系、Ba(Ti,Zr)O3系、又は(Ba,Ca)TiO3系などの誘電体セラミック)を含むセラミックグリーンシートの焼結体から構成されている。実際の素体3では、各誘電体層は、各誘電体層の間の境界が視認できない程度に一体化されている。素体3では、複数の誘電体層の積層方向が第二方向D2と一致していてもよい。
The
積層コンデンサC1は、図5及び図6に示されるように、それぞれ複数の内部電極7,9を備えている。内部電極7,9は、積層型の電気素子の内部電極として通常用いられる導電性材料からなる。導電性材料として、卑金属(たとえば、Ni又はCuなど)が用いられる。内部電極7,9は、上記導電性材料を含む導電性ペーストの焼結体として構成されている。第1実施形態では、内部電極7,9は、Niからなる。
As shown in FIGS. 5 and 6, the multilayer capacitor C1 includes a plurality of
内部電極7と内部電極9とは、第一方向D1において異なる位置(層)に配置されている。すなわち、内部電極7と内部電極9とは、素体3内において、第一方向D1に間隔を有して対向するように交互に配置されている。内部電極7と内部電極9とは、互いに極性が異なる。複数の誘電体層の積層方向が第二方向D2である場合、内部電極7と内部電極9とは、第二方向D2において異なる位置(層)に配置される。内部電極7,9の一端部は、対応する側面3eに露出している。
The
外部電極5は、素体3における側面3e側に、すなわち素体3の第三方向D3での端部にそれぞれ配置されている。外部電極5は、主面3a上に配置されている電極部5a、主面3b上に配置されている電極部5b、一対の側面3cに配置されている電極部5c、及び、対応する側面3eに配置されている電極部5eを有している。外部電極5は、一対の主面3a,3b、一対の側面3c、及び一つの側面3eの五つの面に形成されている。互いに隣り合う電極部5a,5b,5c,5e同士は、素体3の稜部において接続されており、電気的に接続されている。
The
側面3eに配置されている電極部5eは、対応する内部電極7,9の側面3eに露出した一端部をすべて覆っている。内部電極7,9は、対応する電極部5eに直接的に接続されている。内部電極7,9は、対応する外部電極5に電気的に接続されている。
The
外部電極5は、図5及び図6に示されるように、第一電極層E1、第二電極層E2、第三電極層E3、及び第四電極層E4を有している。第四電極層E4は、外部電極5の最外層を構成している。
As shown in FIGS. 5 and 6, the
電極部5aは、第一電極層E1、第二電極層E2、第三電極層E3、及び第四電極層E4を有している。すなわち、電極部5aは、四層構造である。電極部5aにおいては、第一電極層E1の全体が第二電極層E2で覆われている。電極部5bは、第一電極層E1、第三電極層E3、及び第四電極層E4を有している。電極部5bは、第二電極層E2を有していない。すなわち、電極部5bは、三層構造である。
The
電極部5cは、領域5c1と領域5c2とを有している。領域5c2は、領域5c1よりも主面3a寄りに位置している。領域5c1は、第一電極層E1、第三電極層E3、及び第四電極層E4を有している。領域5c1は、第二電極層E2を有していない。すなわち、領域5c1は、三層構造である。領域5c2は、第一電極層E1、第二電極層E2、第三電極層E3、及び第四電極層E4を有している。すなわち、領域5c2は、四層構造である。
電極部5eは、領域5e1と領域5e2とを有している。領域5e2は、領域5e1よりも主面3a寄りに位置している。領域5e1は、第一電極層E1、第三電極層E3、及び第四電極層E4を有している。領域5e1は、第二電極層E2を有していない。すなわち、領域5e1は、三層構造である。領域5e2は、第一電極層E1、第二電極層E2、第三電極層E3、及び第四電極層E4を有している。すなわち、領域5e2は、四層構造である。
第一電極層E1は、導電性ペーストを素体3の表面に付与して焼き付けることにより形成されている。第一電極層E1は、導電性ペーストに含まれる金属成分(金属粉末)が焼結して形成された焼結金属層である。すなわち、第一電極層E1は、素体3に形成された焼結金属層である。本実施形態では、第一電極層E1は、Cuからなる焼結金属層である。第一電極層E1は、Niからなる焼結金属層であってもよい。このように、第一電極層E1は、卑金属を含んでいる。導電性ペーストには、Cu又はNiからなる粉末に、ガラス成分、有機バインダ、及び有機溶剤を混合したものが用いられている。
The first electrode layer E1 is formed by applying a conductive paste to the surface of the
第二電極層E2は、第一電極層E1上に付与された導電性樹脂を硬化させることにより形成されている。第二電極層E2は、第一電極層E1の一部の領域(電極部5a、電極部5cの領域5c2、及び電極部5eの領域5e2に対応する領域)を覆うように形成されている。第一電極層E1は、第二電極層E2を形成するための下地金属層でもある。第二電極層E2は、第一電極層E1上に形成された導電性樹脂層である。導電性樹脂には、熱硬化性樹脂に金属粉末及び有機溶媒などを混合したものが用いられる。金属粉末としては、たとえば、Ag粉末又はCu粉末などが用いられる。熱硬化性樹脂としては、たとえば、フェノール樹脂、アクリル樹脂、シリコーン樹脂、エポキシ樹脂、又はポリイミド樹脂などが用いられる。
The second electrode layer E2 is formed by curing the conductive resin applied on the first electrode layer E1. The second electrode layer E2 is formed so as to cover a part of the first electrode layer E1 (a region corresponding to the
第三電極層E3は、第二電極層E2上、及び、第一電極層E1の第二電極層E2から露出している領域上にめっき法により形成されている。本実施形態では、第三電極層E3は、第二電極層E2上、及び、第一電極層E1の第二電極層E2から露出している領域上にNiめっきにより形成されたNiめっき層である。第三電極層E3は、Snめっき層、Cuめっき層、又はAuめっき層であってもよい。このように、第三電極層E3は、Ni、Sn、Cu、又はAuを含んでいる。 The third electrode layer E3 is formed by plating on the second electrode layer E2 and on the region of the first electrode layer E1 exposed from the second electrode layer E2. In the present embodiment, the third electrode layer E3 is a Ni plating layer formed by Ni plating on the second electrode layer E2 and on the region exposed from the second electrode layer E2 of the first electrode layer E1. is there. The third electrode layer E3 may be a Sn plating layer, a Cu plating layer, or an Au plating layer. As described above, the third electrode layer E3 contains Ni, Sn, Cu, or Au.
第四電極層E4は、第三電極層E3上にめっき法により形成されている。本実施形態では、第四電極層E4は、第三電極層E3上にSnめっきにより形成されたSnめっき層である。第四電極層E4は、Cuめっき層又はAuめっき層であってもよい。このように、第四電極層E4は、Sn、Cu、又はAuを含んでいる。第三電極層E3と第四電極層E4とは、第二電極層E2に形成されるめっき層を構成している。すなわち、本実施形態では、第二電極層E2に形成されるめっき層は、二層構造を有している。 The fourth electrode layer E4 is formed on the third electrode layer E3 by a plating method. In the present embodiment, the fourth electrode layer E4 is an Sn plating layer formed by Sn plating on the third electrode layer E3. The fourth electrode layer E4 may be a Cu plating layer or an Au plating layer. As described above, the fourth electrode layer E4 includes Sn, Cu, or Au. The third electrode layer E3 and the fourth electrode layer E4 constitute a plating layer formed on the second electrode layer E2. That is, in this embodiment, the plating layer formed in the second electrode layer E2 has a two-layer structure.
各電極部5a,5b,5c,5eが有している第一電極層E1は、一体的に形成されている。各電極部5a,5c,5eが有している第二電極層E2は、一体的に形成されている。各電極部5a,5b,5c,5eが有している第三電極層E3は、一体的に形成されている。各電極部5a,5b,5c,5eが有している第四電極層E4も、一体的に形成されている。
The first electrode layer E1 included in each of the
素体3の第一方向D1での長さL1に対する、領域5c2の第一方向D1での長さL2の比率(L2/L1)が0.2以上である。素体3の長さL1に対する、領域5e2の第一方向D1での長さL3の比率(L3/L1)が0.2以上である。
To the length L1 in the first direction D1 of the
積層コンデンサC1は、電子機器(たとえば、回路基板又は電子部品など)に、はんだ実装される。積層コンデンサC1では、主面3aが、電子機器に対向する実装面とされる。
The multilayer capacitor C1 is solder-mounted on an electronic device (for example, a circuit board or an electronic component). In the multilayer capacitor C1, the
以上のように、第1実施形態では、電極部5aが第二電極層E2(導電性樹脂層)を有していると共に、電極部5eの領域5e2が第二電極層E2(導電性樹脂層)を有している。このため、はんだフィレットを通して積層コンデンサC1に外力が作用する場合でも、外部電極5の端縁に応力が集中し難く、当該端縁がクラックの起点となり難い。したがって、積層コンデンサC1では、クラックが素体3に発生するのが抑制される。
As described above, in the first embodiment, the
第1実施形態では、電極部5cの領域5c2が第二電極層E2(導電性樹脂層)を有しているので、外部電極5が電極部5cを有している場合でも、外部電極5の端縁に応力が集中し難い。したがって、積層コンデンサC1では、クラックが素体3に発生するのが確実に抑制される。
In the first embodiment, since the
素体3の長さL1に対する、領域5e2の長さL3の比率(L3/L1)が0.2以上である。これにより、外部電極5の端縁により一層応力が集中し難い。したがって、積層コンデンサC1では、クラックが素体3に発生するのがより一層抑制される。
To the length L1 of the
素体3の長さL1に対する、領域5c2の長さL2の比率(L2/L1)が0.2以上である。これによっても、外部電極5の端縁により一層応力が集中し難い。したがって、積層コンデンサC1では、クラックが素体3に発生するのがより一層抑制される。
To the length L1 of the
次に、図7〜図10を参照して、第1実施形態の他の変形例に係る積層コンデンサC2の構成を説明する。図7及び図8は、本変形例に係る積層コンデンサの平面図である。図9及び図10は、本変形例に係る積層コンデンサの側面図である。 Next, the configuration of the multilayer capacitor C2 according to another modification of the first embodiment will be described with reference to FIGS. 7 and 8 are plan views of the multilayer capacitor in accordance with this modification. 9 and 10 are side views of the multilayer capacitor in accordance with this modification.
積層コンデンサC2は、積層コンデンサC1と同様に、素体3、一対の外部電極5、複数の内部電極7、及び複数の内部電極9(不図示)を備えている。積層コンデンサC2では、素体3の形状が積層コンデンサC1と相違している。
Similar to the multilayer capacitor C1, the multilayer capacitor C2 includes an
本変形例では、素体3の第二方向D2での長さは、素体3の第一方向D1での長さより大きく、かつ、素体3の第三方向D3での長さより大きい。第二方向D2が、素体3の長手方向である。本変形例でも、クラックが素体3に発生するのが抑制される。
In this modification, the length of the
(第2実施形態)
図11〜図17を参照して、第2実施形態に係る積層貫通コンデンサC3の構成を説明する。図11及び図12は、第2実施形態に係る積層貫通コンデンサの平面図である。図13及び図14は、第2実施形態に係る積層貫通コンデンサの側面図である。図15〜図17は、第2実施形態に係る積層貫通コンデンサの断面構成を説明するための図である。第2実施形態では、電子部品として積層貫通コンデンサC3を例に説明する。
(Second Embodiment)
With reference to FIGS. 11-17, the structure of the multilayer feedthrough capacitor C3 which concerns on 2nd Embodiment is demonstrated. 11 and 12 are plan views of the multilayer feedthrough capacitor according to the second embodiment. 13 and 14 are side views of the multilayer feedthrough capacitor according to the second embodiment. 15 to 17 are views for explaining a cross-sectional configuration of the multilayer feedthrough capacitor according to the second embodiment. In the second embodiment, a multilayer feedthrough capacitor C3 will be described as an example of an electronic component.
積層貫通コンデンサC3は、図11〜図14に示されるように、素体3と、素体3の外表面に配置されている一対の外部電極13及び一対の外部電極15を有している。一対の外部電極13及び一対の外部電極15は、それぞれ離間している。一対の外部電極13は、たとえば、信号用端子電極として機能し、一対の外部電極15は、たとえば、接地用端子電極として機能する。
As shown in FIGS. 11 to 14, the multilayer feedthrough capacitor C <b> 3 includes an
積層貫通コンデンサC3は、図15〜図17に示されるように、それぞれ複数の内部電極17,19を備えている。内部電極17,19は、内部電極7,9と同じく、積層型の電気素子の内部電極として通常用いられる導電性材料からなる。第2実施形態でも、内部電極17,19は、Niからなる。
The multilayer feedthrough capacitor C3 includes a plurality of
内部電極17と内部電極19とは、第一方向D1において異なる位置(層)に配置されている。すなわち、内部電極17と内部電極19とは、素体3内において、第一方向D1に間隔を有して対向するように交互に配置されている。内部電極17と内部電極19とは、互いに極性が異なる。複数の誘電体層の積層方向が第二方向D2である場合、内部電極17と内部電極19とは、第二方向D2において異なる位置(層)に配置される。内部電極17の端部は、一対の側面3eに露出している。内部電極19の端部は、一対の側面3cに露出している。
The
外部電極13は、素体3の第三方向D3での端部に配置されている。外部電極13は、主面3a上に配置されている電極部13a、主面3b上に配置されている電極部13b、一対の側面3cに配置されている電極部13c、及び、対応する側面3eに配置されている電極部13eと、を有している。外部電極13は、一対の主面3a,3b、一対の側面3c、及び一つの側面3eの五つの面に形成されている。互いに隣り合う電極部13a,13b,13c,13e同士は、素体3の稜部において接続されており、電気的に接続されている。
The
側面3eに配置されている電極部13eは、内部電極17の側面3eに露出した端部をすべて覆っている。内部電極17は、各電極部13eに直接的に接続されている。内部電極17は、一対の外部電極13に電気的に接続されている。
The
外部電極13は、図15及び図16に示されるように、第一電極層E1、第二電極層E2、第三電極層E3、及び第四電極層E4を有している。第四電極層E4は、外部電極13の最外層を構成している。
As shown in FIGS. 15 and 16, the
電極部13aは、第一電極層E1、第二電極層E2、第三電極層E3、及び第四電極層E4を有している。すなわち、電極部13aは、四層構造である。電極部13aにおいては、第一電極層E1の全体が第二電極層E2で覆われている。電極部13bは、第一電極層E1、第三電極層E3、及び第四電極層E4を有している。電極部13bは、第二電極層E2を有していない。すなわち、電極部13bは、三層構造である。
The
電極部13cは、領域13c1と領域13c2とを有している。領域13c2は、領域13c1よりも主面3a寄りに位置している。領域13c1は、第一電極層E1、第三電極層E3、及び第四電極層E4を有している。領域13c1は、第二電極層E2を有していない。すなわち、領域13c1は、三層構造である。領域13c2は、第一電極層E1、第二電極層E2、第三電極層E3、及び第四電極層E4を有している。すなわち、領域13c2は、四層構造である。
電極部13eは、領域13e1と領域13e2とを有している。領域13e2は、領域13e1よりも主面3a寄りに位置している。領域13e1は、第一電極層E1、第三電極層E3、及び第四電極層E4を有している。領域13e1は、第二電極層E2を有していない。すなわち、領域13e1は、三層構造である。領域13e2は、第一電極層E1、第二電極層E2、第三電極層E3、及び第四電極層E4を有している。すなわち、領域13e2は、四層構造である。
素体3の長さL1に対する、領域13c2の第一方向D1での長さL4の比率(L4/L1)が0.2以上である。素体3の長さL1に対する、領域13e2の第一方向D1での長さL5の比率(L5/L1)が0.2以上である。
To the length L1 of the
各電極部13a,13b,13c,13eが有している第一電極層E1は、一体的に形成されている。各電極部13a,13c,13eが有している第二電極層E2は、一体的に形成されている。各電極部13a,13b,13c,13eが有している第三電極層E3は、一体的に形成されている。各電極部13a,13b,13c,13eが有している第四電極層E4も、一体的に形成されている。
The first electrode layer E1 included in each of the
外部電極15は、素体3の第三方向D3での中央部分に配置されている。外部電極15は、主面3a上に配置されている電極部15a、主面3b上に配置されている電極部15b、及び側面3c上に配置されている電極部15c、を有している。外部電極15は、一対の主面3a,3b、及び、一つの側面3cの三つの面に形成されている。互いに隣り合う電極部15a,15b,15c同士は、素体3の稜部において接続されており、電気的に接続されている。
The
側面3cに配置されている電極部15cは、内部電極19の側面3cに露出した端部をすべて覆っている。内部電極19は、各電極部15cに直接的に接続されている。内部電極19は、一対の外部電極15に電気的に接続されている。
The
外部電極15も、図17に示されるように、第一電極層E1、第二電極層E2、第三電極層E3、及び第四電極層E4を有している。第四電極層E4は、外部電極15の最外層を構成している。
As shown in FIG. 17, the
電極部15aは、第一電極層E1、第二電極層E2、第三電極層E3、及び第四電極層E4を有している。すなわち、電極部15aは、四層構造である。電極部15aにおいては、第一電極層E1の全体が第二電極層E2で覆われている。電極部15bは、第一電極層E1、第三電極層E3、及び第四電極層E4を有している。電極部15bは、第二電極層E2を有していない。すなわち、電極部15bは、三層構造である。
The
電極部15cは、領域15c1と領域15c2とを有している。領域15c2は、領域15c1よりも主面3a寄りに位置している。領域15c1は、第一電極層E1、第三電極層E3、及び第四電極層E4を有している。領域15c1は、第二電極層E2を有していない。すなわち、領域15c1は、三層構造である。領域15c2は、第一電極層E1、第二電極層E2、第三電極層E3、及び第四電極層E4を有している。すなわち、領域15c2は、四層構造である。
素体3の長さL1に対する、領域15c2の第一方向D1での長さL6の比率(L6/L1)が0.2以上である。各電極部15a,15b,15cが有している第一電極層E1は、一体的に形成されている。各電極部15a,15cが有している第二電極層E2は、一体的に形成されている。各電極部15a,15b,15cが有している第三電極層E3は、一体的に形成されている。各電極部15a,15b,15cが有している第四電極層E4も、一体的に形成されている。
To the length L1 of the
積層貫通コンデンサC3も、電子機器に、はんだ実装される。積層貫通コンデンサC3では、主面3aが、電子機器に対向する実装面とされる。
The multilayer feedthrough capacitor C3 is also solder-mounted on the electronic device. In the multilayer feedthrough capacitor C3, the
以上のように、第2実施形態では、電極部13a,15aが第二電極層E2(導電性樹脂層)を有していると共に、電極部13c,15cの領域13c2,15c2が第二電極層E2(導電性樹脂層)を有している。このため、はんだフィレットを通して積層貫通コンデンサC3に外力が作用する場合でも、外部電極13,15の端縁に応力が集中し難く、当該端縁がクラックの起点となり難い。したがって、積層貫通コンデンサC3では、クラックが素体3に発生するのが抑制される。
As described above, in the second embodiment, the
素体3の長さL1に対する、領域13e2の長さL5の比率(L5/L1)が0.2以上である。これにより、外部電極13の端縁により一層応力が集中し難い。したがって、積層貫通コンデンサC3では、クラックが素体3に発生するのがより一層抑制される。
To the length L1 of the
素体3の長さL1に対する、領域13c2の長さL4の比率(L4/L1)が0.2以上である。これによっても、外部電極13の端縁により一層応力が集中し難い。したがって、積層貫通コンデンサC3では、クラックが素体3に発生するのがより一層抑制される。
To the length L1 of the
第2実施形態では、素体3の長さL1に対する、領域15c2の長さL6の比率(L6/L1)が0.2以上である。これにより、外部電極15の端縁により一層応力が集中し難い。したがって、積層貫通コンデンサC3では、クラックが素体3に発生するのがより一層抑制される。
In the second embodiment, to the length L1 of the
(第3実施形態)
図18〜図22を参照して、第3実施形態に係る積層コンデンサC4の構成を説明する。図18及び図19は、第3実施形態に係る積層コンデンサの平面図である。図20及び図21は、第3実施形態に係る積層コンデンサの側面図である。図22は、外部電極の断面構成を説明するための図である。第3実施形態では、電子部品として積層コンデンサC4を例に説明する。
(Third embodiment)
With reference to FIGS. 18-22, the structure of the multilayer capacitor C4 concerning 3rd Embodiment is demonstrated. 18 and 19 are plan views of the multilayer capacitor in accordance with the third embodiment. 20 and 21 are side views of the multilayer capacitor in accordance with the third embodiment. FIG. 22 is a diagram for explaining a cross-sectional configuration of the external electrode. In the third embodiment, a multilayer capacitor C4 will be described as an example of an electronic component.
積層コンデンサC4は、図18〜図21に示されるように、素体3と、複数の外部電極21と、複数の内部電極(不図示)を有している。複数の外部電極21は、素体3の外表面に配置されており、互いに離間している。本実施形態では、積層コンデンサC4は、八つの外部電極21を有している。外部電極21の数は、八つに限られない。
As shown in FIGS. 18 to 21, the multilayer capacitor C <b> 4 includes the
各外部電極21は、主面3a上に配置されている電極部21a、主面3b上に配置されている電極部21b、及び側面3c上に配置されている電極部21c、を有している。外部電極21は、一対の主面3a,3b、及び、一つの側面3cの三つの面に形成されている。互いに隣り合う電極部21a,21b,21c同士は、素体3の稜部において接続されており、電気的に接続されている。
Each
側面3cに配置されている電極部21cは、対応する内部電極の側面3cに露出した端部をすべて覆っている。電極部21cは、対応する内部電極と直接的に接続されている。外部電極21は、対応する内部電極と電気的に接続されている。
The
外部電極21は、図22に示されるように、第一電極層E1、第二電極層E2、第三電極層E3、及び第四電極層E4を有している。第四電極層E4は、外部電極21の最外層を構成している。
As shown in FIG. 22, the
電極部21aは、第一電極層E1、第二電極層E2、第三電極層E3、及び第四電極層E4を有している。すなわち、電極部21aは、四層構造である。電極部21aにおいては、第一電極層E1の全体が第二電極層E2で覆われている。電極部21bは、第一電極層E1、第三電極層E3、及び第四電極層E4を有している。電極部21bは、第二電極層E2を有していない。すなわち、電極部21bは、三層構造である。
The
電極部21cは、領域21c1と領域21c2とを有している。領域21c2は、領域21c1よりも主面3a寄りに位置している。領域21c1は、第一電極層E1、第三電極層E3、及び第四電極層E4を有している。領域21c1は、第二電極層E2を有していない。すなわち、領域21c1は、三層構造である。領域21c2は、第一電極層E1、第二電極層E2、第三電極層E3、及び第四電極層E4を有している。すなわち、領域21c2は、四層構造である。
素体3の長さL1に対する、領域21c2の第一方向D1での長さL7の比率(L7/L1)が0.2以上である。各電極部21a,21b,21cが有している第一電極層E1は、一体的に形成されている。各電極部21a,21cが有している第二電極層E2は、一体的に形成されている。各電極部21a,21b,21cが有している第三電極層E3は、一体的に形成されている。各電極部21a,21b,21cが有している第四電極層E4も、一体的に形成されている。
To the length L1 of the
積層コンデンサC4も、電子機器に、はんだ実装される。積層コンデンサC4では、主面3aが、電子機器に対向する実装面とされる。
The multilayer capacitor C4 is also solder-mounted on the electronic device. In the multilayer capacitor C4, the
以上のように、第3実施形態では、電極部21aが第二電極層E2(導電性樹脂層)を有していると共に、電極部21cの領域21c2が第二電極層E2(導電性樹脂層)を有している。このため、はんだフィレットを通して積層コンデンサC4に外力が作用する場合でも、外部電極21の端縁に応力が集中し難く、当該端縁がクラックの起点となり難い。したがって、積層コンデンサC4では、クラックが素体3に発生するのが抑制される。
Thus, in the third embodiment, the
素体3の長さL1に対する、領域21c2の長さL4の比率(L7/L1)が0.2以上である。これによっても、外部電極21の端縁により一層応力が集中し難い。したがって、積層コンデンサC4では、クラックが素体3に発生するのがより一層抑制される。
To the length L1 of the
(第4実施形態)
図23〜図27を参照して、第4実施形態に係る積層コンデンサC5の構成を説明する。図23及び図24は、第4実施形態に係る積層コンデンサの平面図である。図25及び図26は、第4実施形態に係る積層コンデンサの側面図である。図27は、外部電極の断面構成を説明するための図である。第4実施形態でも、電子部品として積層コンデンサC5を例に説明する。
(Fourth embodiment)
With reference to FIGS. 23 to 27, the structure of the multilayer capacitor C5 in accordance with the fourth embodiment will be explained. 23 and 24 are plan views of the multilayer capacitor in accordance with the fourth embodiment. 25 and 26 are side views of the multilayer capacitor in accordance with the fourth embodiment. FIG. 27 is a diagram for explaining a cross-sectional configuration of the external electrode. In the fourth embodiment, a multilayer capacitor C5 will be described as an example of an electronic component.
積層コンデンサC5は、図23〜図26に示されるように、素体3と、複数の外部電極31と、複数の内部電極(不図示)を有している。複数の外部電極31は、素体3の外表面に配置されており、互いに離間している。本実施形態では、積層コンデンサC5は、四つの外部電極31を有している。
As shown in FIGS. 23 to 26, the multilayer capacitor C5 includes an
素体3の第一方向D1での長さが、素体3の第二方向D2での長さより小さく、かつ、素体3の第三方向D3での長さより小さい。素体3の第二方向D2での長さと、素体3の第三方向D3での長さは同等である。
The length of the
各外部電極31は、素体3の各角部に配置されている。各外部電極31は、主面3a上に配置されている電極部31a、主面3b上に配置されている電極部31b、側面3c上に配置されている電極部31c、及び側面3e上に配置されている電極部31eを有している。外部電極31は、一対の主面3a,3b、一つの側面3c、及び一つの側面3eの四つの面に形成されている。互いに隣り合う電極部31a,31b,31c,31e同士は、素体3の稜部において接続されており、電気的に接続されている。
Each
側面3c及び側面3eに配置されている電極部31c,31eは、対応する内部電極の側面3c及び側面3eに露出した端部をすべて覆っている。電極部31c,31eは、対応する内部電極と直接的に接続されている。外部電極31は、対応する内部電極と電気的に接続されている。
The
外部電極31は、図27の(a)及び(b)に示されるように、第一電極層E1、第二電極層E2、第三電極層E3、及び第四電極層E4を有している。第四電極層E4は、外部電極31の最外層を構成している。
As shown in FIGS. 27A and 27B, the
電極部31aは、第一電極層E1、第二電極層E2、第三電極層E3、及び第四電極層E4を有している。すなわち、電極部31aは、四層構造である。電極部31aにおいては、第一電極層E1の全体が第二電極層E2で覆われている。電極部31bは、第一電極層E1、第三電極層E3、及び第四電極層E4を有している。電極部31bは、第二電極層E2を有していない。すなわち、電極部31bは、三層構造である。
The
電極部31cは、領域31c1と領域31c2とを有している。領域31c2は、領域31c1よりも主面3a寄りに位置している。領域31c1は、第一電極層E1、第三電極層E3、及び第四電極層E4を有している。領域31c1は、第二電極層E2を有していない。すなわち、領域31c1は、三層構造である。領域31c2は、第一電極層E1、第二電極層E2、第三電極層E3、及び第四電極層E4を有している。すなわち、領域31c2は、四層構造である。
電極部31eは、領域31e1と領域31e2とを有している。領域31e2は、領域31e1よりも主面3a寄りに位置している。領域31e1は、第一電極層E1、第三電極層E3、及び第四電極層E4を有している。領域31e1は、第二電極層E2を有していない。すなわち、領域31e1は、三層構造である。領域31e2は、第一電極層E1、第二電極層E2、第三電極層E3、及び第四電極層E4を有している。すなわち、領域31e2は、四層構造である。
素体3の長さL1に対する、領域31c2の第一方向D1での長さL8の比率(L8/L1)が0.2以上である。素体3の長さL1に対する、領域31e2の第一方向D1での長さL9の比率(L9/L1)が0.2以上である。
To the length L1 of the
各電極部31a,31b,31c,31eが有している第一電極層E1は、一体的に形成されている。各電極部31a,31c,31eが有している第二電極層E2は、一体的に形成されている。各電極部31a,31b,31c,31eが有している第三電極層E3は、一体的に形成されている。各電極部31a,31b,31c,31eが有している第四電極層E4も、一体的に形成されている。
The first electrode layer E1 included in each
積層コンデンサC5も、電子機器に、はんだ実装される。積層コンデンサC5では、主面3aが、電子機器に対向する実装面とされる。
The multilayer capacitor C5 is also solder-mounted on the electronic device. In the multilayer capacitor C5, the
以上のように、第4実施形態では、電極部31aが第二電極層E2(導電性樹脂層)を有していると共に、電極部31c,31eの領域31c2,31e2が第二電極層E2(導電性樹脂層)を有している。このため、はんだフィレットを通して積層コンデンサC5に外力が作用する場合でも、外部電極31の端縁に応力が集中し難く、当該端縁がクラックの起点となり難い。したがって、積層コンデンサC5では、クラックが素体3に発生するのが抑制される。
As described above, in the fourth embodiment, the
素体3の長さL1に対する、領域31c2の長さL8の比率(L8/L1)が0.2以上であると共に、素体3の長さL1に対する、領域31e2の長さL9の比率(L9/L1)が0.2以上である。このため、外部電極31の端縁により一層応力が集中し難い。したがって、積層コンデンサC5では、クラックが素体3に発生するのがより一層抑制される。
To the length L1 of the
(第5実施形態)
図28〜図32を参照して、第5実施形態に係る積層貫通コンデンサC6の構成を説明する。図28は、第5実施形態に係る積層貫通コンデンサの平面図である。図29は、第5実施形態に係る積層貫通コンデンサの側面図である。図30〜図32は、第5実施形態に係る積層貫通コンデンサの断面構成を説明するための図である。第5実施形態では、電子部品として積層貫通コンデンサC6を例に説明する。
(Fifth embodiment)
With reference to FIGS. 28 to 32, the structure of the multilayer feedthrough capacitor C6 according to the fifth embodiment will be described. FIG. 28 is a plan view of the multilayer through capacitor according to the fifth embodiment. FIG. 29 is a side view of the multilayer through capacitor according to the fifth embodiment. 30 to 32 are views for explaining a cross-sectional configuration of the multilayer feedthrough capacitor according to the fifth embodiment. In the fifth embodiment, a multilayer feedthrough capacitor C6 will be described as an example of an electronic component.
積層貫通コンデンサC6は、図28及び図29に示されるように、素体3と、一対の外部電極13、一対の外部電極15、複数の内部電極17、及び複数の内部電極19を有している。積層貫通コンデンサC6も、電子機器に、はんだ実装される。積層貫通コンデンサC6では、主面3aが、電子機器に対向する実装面とされる。
As shown in FIGS. 28 and 29, the multilayer feedthrough capacitor C6 includes an
外部電極13は、図30及び図31に示されるように、第一電極層E1、第三電極層E3、及び第四電極層E4を有している。積層貫通コンデンサC6では、外部電極13は、第二電極層E2を有していない。電極部13a、電極部13c、及び電極部13eが、第一電極層E1、第三電極層E3、及び第四電極層E4を有しており、それぞれ四層構造である。第四電極層E4は、外部電極13の最外層を構成している。
As shown in FIGS. 30 and 31, the
外部電極15は、図32に示されるように、積層貫通コンデンサC3と同じく、第一電極層E1、第二電極層E2、第三電極層E3、及び第四電極層E4を有している。
As shown in FIG. 32, the
積層貫通コンデンサC6は、一対の絶縁膜Iを備えている。絶縁膜Iは、電気絶縁性を有する材料(たとえば、絶縁性樹脂又はガラスなど)からなる。本実施形態では、絶縁膜Iは、エポキシ樹脂などの絶縁性樹脂からなる。 The multilayer feedthrough capacitor C6 includes a pair of insulating films I. The insulating film I is made of an electrically insulating material (for example, insulating resin or glass). In the present embodiment, the insulating film I is made of an insulating resin such as an epoxy resin.
絶縁膜Iは、電極部13aの端縁13ae及び電極部13cの端縁13ceに沿って、外部電極13の一部と素体3の一部とを覆っている。電極部13b、電極部13e、及び主面3bは、絶縁膜Iで覆われていない。
Insulating film I along the
絶縁膜Iは、端縁13aeと端縁13ceの一部(第一方向D1での主面3a寄りの部分)のみとに沿って、端縁13aeと端縁13ceの一部のみとを連続して覆っていると共に、主面3aと側面3cとを連続して覆っている。絶縁膜Iは、電極部13a上に位置している膜部分Ia、電極部13c上に位置している膜部分Ib、主面3a上に位置している膜部分Ic、及び側面3c上に位置している膜部分Idを有している。各膜部分Ia,Ib,Ic,Idは、一体的に形成されている。
Insulating film I, a part of the
電極部13aの表面は、端縁13aeに沿って絶縁膜I(膜部分Ia)で覆われている領域と、絶縁膜Iから露出している領域とを有している。絶縁膜Iから露出している領域は、膜部分Iaで覆われている領域よりも側面3e寄りに位置している。電極部13cの表面は、端縁13ceに沿って絶縁膜I(膜部分Ib)で覆われている領域と、絶縁膜Iから露出している領域とを有している。
The surface of the
主面3aは、端縁13aeに沿って絶縁膜I(膜部分Ic)で覆われている領域と、絶縁膜Iから露出している領域とを有している。側面3cは、端縁13ceに沿って絶縁膜I(膜部分Id)で覆われている領域と、絶縁膜Iから露出している領域とを有している。
The
第5実施形態では、素体3の長さL1に対する、膜部分Ibと膜部分Idとの第一方向D1での各長さL11の比率(L11/L1)は、0.1以上0.4以下である。また、電極部13aの第三方向D3での長さL12に対する、膜部分Iaの第三方向D3での長さL13の比率(L13/L12)は、0.3以上である。
In the fifth embodiment, the ratio (L11 / L1) of each length L11 in the first direction D1 between the film part Ib and the film part Id to the length L1 of the
以上のように、第5実施形態では、絶縁膜Iが、端縁13aeと端縁13ceの一部のみとを連続して覆っているので、はんだフィレットが、端縁13ae、及び、端縁13ceの一部(電極部13cにおける主面3aの近傍に位置する部分の端縁)に達することはない。このため、はんだフィレットを通して積層貫通コンデンサC6に外力が作用する場合でも、端縁13ae,13ceに応力が集中し難く、端縁13ae,13ceがクラックの起点となり難い。
As described above, in the fifth embodiment, since the insulating film I covers the only part of the
積層貫通コンデンサC6では、電極部15aが第二電極層E2を有していると共に、電極部15cの領域15c2が第二電極層E2を有している。このため、はんだフィレットを通して積層貫通コンデンサC6に外力が作用する場合でも、外部電極15の端縁に応力が集中し難く、当該端縁がクラックの起点となり難い。
In the multilayer feedthrough capacitor C6, together with the
これらの結果、積層貫通コンデンサC6では、クラックが素体3に発生するのが抑制される。
As a result, in the multilayer feedthrough capacitor C6, the occurrence of cracks in the
第5実施形態では、絶縁膜Iは、端縁13aeと端縁13ceの一部のみとに沿って、主面3aと側面3cとを連続して覆っているので、端縁13aeと端縁13ceの一部とが、絶縁膜Iによって確実に覆われる。したがって、積層貫通コンデンサC6では、端縁13ae,13ceがより一層クラックの起点となり難い。
In the fifth embodiment, the insulating film I continuously covers the
第5実施形態では、電極部13b全体が絶縁膜Iから露出しているので、電極部13bにはんだフィレットが形成される。このため、積層貫通コンデンサC6の実装強度が確保される。
In the fifth embodiment, since the
第5実施形態では、素体3の長さL1に対する、膜部分Ibと膜部分Idとの各長さL11の比率(L11/L1)は、0.1以上0.4以下である。この場合、クラックの発生を抑制する効果を確保しつつ、絶縁膜Iのサイズが小さくされる。したがって、積層貫通コンデンサC6の低コストが図られる。比率(L11/L1)が0.1未満の場合は、端縁13ae,13ceに作用する応力が大きく、端縁13ae,13ceがクラックの起点となり易い。
In the fifth embodiment, the ratio (L11 / L1) of each length L11 of the film part Ib and the film part Id to the length L1 of the
第5実施形態では、電極部13aの長さL12に対する、膜部分Iaの長さL13の比率(L13/L12)は、0.3以上である。この場合、端縁13aeにより一層応力が集中し難いので、クラックが素体3に発生するのがより一層抑制される。すなわち、比率(L13/L12)が0.3未満の場合、端縁13aeに作用する応力が大きく、端縁13aeがクラックの起点となり易い。
In the fifth embodiment, the ratio (L13 / L12) of the length L13 of the film portion Ia to the length L12 of the
次に、図33〜図35を参照して、第5実施形態の変形例に係る積層貫通コンデンサC7の構成を説明する。図33及び図34は、本変形例に係る積層貫通コンデンサの平面図である。図35は、本変形例に係る積層貫通コンデンサの側面図である。 Next, the structure of the multilayer feedthrough capacitor C7 according to the modification of the fifth embodiment will be described with reference to FIGS. 33 and 34 are plan views of the multilayer feedthrough capacitor according to this modification. FIG. 35 is a side view of the multilayer feedthrough capacitor according to this modification.
積層貫通コンデンサC7は、積層貫通コンデンサC6と同様に、素体3、一対の外部電極13、一対の外部電極15、複数の内部電極17(不図示)、及び複数の内部電極19(不図示)を備えている。積層貫通コンデンサC7では、絶縁膜Iの形状が積層貫通コンデンサC6と相違している。
Similarly to the multilayer feedthrough capacitor C6, the multilayer feedthrough capacitor C7 includes an
積層貫通コンデンサC7は、図33〜図35に示されるように、一対の絶縁膜Iを備えている。絶縁膜Iは、電極部13aの端縁13ae、電極部13bの端縁13be、及び電極部13cの端縁13ceに沿って、外部電極13の一部と素体3の一部とを覆っている。電極部13eは、絶縁膜Iで覆われていない。
The multilayer feedthrough capacitor C7 includes a pair of insulating films I as shown in FIGS. Insulating film I has
絶縁膜Iは、端縁13ae、端縁13be、及び端縁13ceの全てに沿って、端縁13ae、端縁13be、及び端縁13ceを連続して覆っていると共に、主面3aと主面3bと側面3cとを連続して覆っている。絶縁膜Iは、電極部13a上に位置している膜部分Ia、電極部13c上に位置している膜部分Ib、主面3a上に位置している膜部分Ic、側面3c上に位置している膜部分Id、電極部13b上に位置している膜部分Ie、及び主面3b上に位置している膜部分Ifを有している。各膜部分Ia,Ib,Ic,Id,Ie,Ifは、一体的に形成されている。
Insulating film I has
電極部13aの表面は、端縁13aeに沿って絶縁膜I(膜部分Ia)で覆われている領域と、絶縁膜Iから露出している領域とを有している。電極部13aの表面における絶縁膜Iから露出している領域は、膜部分Iaで覆われている領域よりも側面3e寄りに位置している。電極部13cの表面は、端縁13ceに沿って絶縁膜I(膜部分Ib)で覆われている領域と、絶縁膜Iから露出している領域とを有している。電極部13cの表面における絶縁膜Iから露出している領域は、膜部分Ibで覆われている領域よりも側面3e寄りに位置している。電極部13bの表面は、端縁13beに沿って絶縁膜I(膜部分Ie)で覆われている領域と、絶縁膜Iから露出している領域とを有している。電極部13bの表面における絶縁膜Iから露出している領域は、膜部分Ieで覆われている領域よりも側面3e寄りに位置している。
The surface of the
主面3aは、端縁13aeに沿って絶縁膜I(膜部分Ic)で覆われている領域と、絶縁膜Iから露出している領域とを有している。側面3cは、端縁13ceに沿って絶縁膜I(膜部分Id)で覆われている領域と、絶縁膜Iから露出している領域とを有している。主面3bは、端縁13beに沿って絶縁膜I(膜部分If)で覆われている領域と、絶縁膜Iから露出している領域とを有している。
The
本変形例では、絶縁膜Iが、端縁13ae、端縁13be、及び端縁13ceの全てを連続して覆っているので、クラックが素体3に発生するのが確実に抑制される。
In the present modification, the insulating film I continuously covers all of the
絶縁膜Iは、端縁13ae、端縁13be、及び端縁13ceの全てに沿って、主面3a、主面3b、及び側面3cを連続して覆っているので、端縁13ae、端縁13be、及び端縁13ceの全てが、絶縁膜Iによって確実に覆われる。このため、端縁13ae及び端縁13ceがより一層クラックの起点となり難い。
Since the insulating film I continuously covers the
(第6実施形態)
図36を参照して、第6実施形態に係る電子部品装置ECDの構成を説明する。図36は、第6実施形態に係る電子部品装置の断面構成を説明するための図である。
(Sixth embodiment)
With reference to FIG. 36, the structure of the electronic component apparatus ECD which concerns on 6th Embodiment is demonstrated. FIG. 36 is a view for explaining a cross-sectional configuration of the electronic component device according to the sixth embodiment.
図36に示されるように、電子部品装置ECDは、積層コンデンサC1と、電子機器EDと、を備えている。電子機器EDは、たとえば、回路基板又は他の電子部品である。 As shown in FIG. 36, the electronic component device ECD includes a multilayer capacitor C1 and an electronic device ED. The electronic device ED is, for example, a circuit board or another electronic component.
積層コンデンサC1は、電子機器EDにはんだ実装されている。電子機器EDは、主面EDaと、二つのパッド電極PE1,PE2とを有している。各パッド電極PE1,PE2は、主面EDaに配置されている。二つのパッド電極PE1,PE2は、互いに離間している。積層コンデンサC1は、実装面である主面3aと主面EDaとが対向するように、電子機器EDに配置されている。
The multilayer capacitor C1 is solder-mounted on the electronic device ED. The electronic device ED has a main surface EDa and two pad electrodes PE1, PE2. Each pad electrode PE1, PE2 is arranged on main surface EDa. The two pad electrodes PE1, PE2 are separated from each other. The multilayer capacitor C1 is arranged in the electronic device ED so that the
積層コンデンサC1がはんだ実装される場合、溶融したはんだが外部電極5(第四電極層E4)を濡れ上がる。濡れ上がったはんだが固化することにより、外部電極5にはんだフィレットSFが形成される。対応する外部電極5とパッド電極PE1,PE2とは、はんだフィレットSFを介して連結されている。
When the multilayer capacitor C1 is mounted by solder, the molten solder wets the external electrode 5 (fourth electrode layer E4). The solder fillet SF is formed on the
はんだフィレットSFは、電極部5eの領域5e1と領域5e2とに形成されている。すなわち、領域5e2だけでなく、第二電極層E2(導電性樹脂層)を有していない領域5e1が、はんだフィレットSFを介してパッド電極PE1,PE2と連結されている。図示は省略するが、はんだフィレットSFは、電極部5cの領域5c1と領域5c2とにも形成されている。
Solder fillets SF is formed in the
電子部品装置ECDでは、はんだフィレットSFが電極部5eの領域5e2だけに形成されている電子部品装置に比して、はんだフィレットSFが形成されている領域が広いので、積層コンデンサC1の実装強度が確保されている。
In the electronic component device ECD, as compared with the electronic component device solder fillets SF are formed only in the
領域5e2は、領域5e1よりも、第二方向D2及び第三方向D3に突出している。したがって、領域5e2と領域5e1との境界には、段差が形成されている。領域5e2と領域5e1との境界付近において、領域5e1の表面積が、領域5e2の表面積よりも小さいので、溶融したはんだが濡れ上がる経路が小さい。これらの結果、溶融したはんだが、領域5e2から領域5e1へ濡れ上がり易いと共に、領域5e2と領域5e1とにより形成される上記段差に、はんだが溜まり易い。領域5e2と領域5e1とにより形成される上記段差には、はんだ溜まりが形成される。
The
図36に示された電子部品装置ECDでは、領域5e2と領域5e1との境界に段差が形成されていない電子部品装置に比して、はんだ溜まりが領域5e2と領域5e1とにより形成される上記段差に形成されるので、領域5e2とパッド電極PE1,PE2とに形成されるはんだフィレットの体積は小さい。このため、はんだフィレットSFから積層コンデンサC1に作用する力が小さく、実装面である主面3aに位置する第一電極層E1の端縁に集中する応力も小さい。この結果、第一電極層E1の上記端縁がクラックの起点となり難く、クラックが素体3に発生するのが抑制される。
In the electronic component device ECD shown in FIG. 36 formed, as compared with the electronic component device which is not a step is formed in the boundary between the
電子部品装置ECDでは、領域5e2と領域5e1との境界に段差が形成されていない電子部品装置に比して、領域5e1に濡れ上がるはんだの量が多いので、はんだフィレットSFが形成される領域が広い。この結果、積層コンデンサC1の実装強度が向上する。
In the electronic component device ECD, the amount of solder that gets wet in the
領域5e2と領域5e1とにより形成される上記段差には、第二電極層E2(導電性樹脂層)が含まれている。このため、領域5e2と領域5e1とにより形成される上記段差に形成されるはんだ溜りが、クラックの起点にはなり難い。したがって、外部電極5には、クラックが生じ難い。
The step formed by the
図1及び図4に示されているように、領域5c2は、領域5c1よりも、第二方向D2及び第三方向D3に突出している。したがって、領域5c2と領域5c1との境界には、段差が形成されている。領域5c2と領域5c1との境界付近において、領域5c1の表面積が、領域5c2の表面積よりも小さいので、溶融したはんだが濡れ上がる経路が小さい。これらの結果、溶融したはんだが、領域5c2から領域5c1へ濡れ上がり易いと共に、領域5c2と領域5c1とにより形成される上記段差に、はんだが溜まり易い。領域5c2と領域5c1とにより形成される上記段差にも、図示は省略するが、はんだ溜まりが形成される。
As shown in FIGS. 1 and 4, the
電子部品装置ECDでは、領域5c2と領域5c1との境界に段差が形成されていない電子部品装置に比して、はんだ溜まりが領域5c2と領域5c1とにより形成される上記段差に形成されるので、領域5c2とパッド電極PE1,PE2とに形成されるはんだフィレットの体積は小さい。このため、はんだフィレットSFから積層コンデンサC1に作用する力が小さく、実装面である主面3aに位置する第一電極層E1の端縁に集中する応力も小さい。この結果、第一電極層E1の上記端縁がクラックの起点となり難く、クラックが素体3に発生するのが抑制される。
In the electronic component device ECD, as compared with the electronic component device which is not a step is formed at the boundary between the
電子部品装置ECDでは、領域5c2と領域5c1との境界に段差が形成されていない電子部品装置に比して、領域5c1に濡れ上がるはんだの量が多いので、はんだフィレットSFが形成される領域が広い。この結果、積層コンデンサC1の実装強度がより一層向上する。
In the electronic component device ECD, as compared with the electronic component device which is not a step is formed at the boundary between the
領域5c2と領域5c1とにより形成される上記段差には、第二電極層E2(導電性樹脂層)が含まれている。このため、領域5c2と領域5c1とにより形成される上記段差に形成されるはんだ溜りが、クラックの起点にはなり難い。したがって、外部電極5には、クラックがより一層生じ難い。
The aforementioned step formed by the
素体3の長さL1に対する、領域5e2の長さL3の比率(L3/L1)は、0.8以下であってもよい。比率(L3/L1)が0.8以下である場合、比率(L3/L1)が0.8より大きい場合に比して、領域5e2と領域5e1とにより形成される上記段差に、はんだ溜まりが確実に形成される。
To the length L1 of the
素体3の長さL1に対する、領域5c2の長さL3の比率(L2/L1)は、0.8以下であってもよい。比率(L2/L1)が0.8以下である場合、比率(L2/L1)が0.8より大きい場合に比して、領域5c2と領域5c1とにより形成される上記段差に、はんだ溜まりが確実に形成される。
To the length L1 of the
以上、本発明の実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。 As mentioned above, although embodiment of this invention has been described, this invention is not necessarily limited to embodiment mentioned above, A various change is possible in the range which does not deviate from the summary.
電子部品装置ECDは、積層コンデンサC1の代わりに、積層コンデンサC2,C4,C5又は積層貫通コンデンサC3,C6,C7を備えていてもよい。 The electronic component device ECD may include multilayer capacitors C2, C4, C5 or multilayer feedthrough capacitors C3, C6, C7 instead of the multilayer capacitor C1.
電子部品装置ECDが、積層貫通コンデンサC3を備える場合、はんだフィレットSFは、電極部13eの領域13e1と領域13e2とに形成される。また、はんだフィレットSFは、電極部15cの領域15c1と領域15c2とにも形成される。
Electronic component device ECD is, when provided with a multilayer feedthrough capacitor C3, solder fillets SF are formed in a
電子部品装置ECDが、積層コンデンサC4を備える場合、はんだフィレットSFは、電極部21cの領域21c1と領域21c2とに形成される。電子部品装置ECDが、積層コンデンサC5を備える場合、はんだフィレットSFは、電極部31c,31eの領域31c1,31e1と領域31c2,31e2とに形成される。
Electronic component device ECD is, when equipped with the multilayer capacitor C4, solder fillets SF are formed in the
電子部品装置ECDが、積層貫通コンデンサC6,C7を備える場合、はんだフィレットSFは、電極部15cの領域15c1と領域15c2とに形成される。また、はんだフィレットSFは、電極部13eに形成される。
Electronic component device ECD is, when provided with a multilayer feedthrough capacitor C6, C7, solder fillets SF are formed in the
積層コンデンサC1では、図37及び図38に示されるように、領域5c2の第三方向D3での幅が、領域5c1から離れるにしたがって大きくなっていてもよい。積層貫通コンデンサC3では、図39及び図40に示されるように、領域13c2の第三方向D3での幅が、領域13c1から離れるにしたがって大きくなっていてもよい。いずれの場合でも、溶融したはんだが、領域5c2,13c2から領域5c1,13c1に向けて、濡れ上がり易いので、クラックが素体3に発生するのが更に抑制されると共に、実装強度が向上する。
In the multilayer capacitor C1, as shown in FIGS. 37 and 38, the width in the third
積層貫通コンデンサC3は、図41に示されるように、一つの外部電極15を備えていてもよい。この場合、電極部15aは、主面3a上を第二方向D2に延在している。本変形例でも、電極部15aにおいて、第一電極層E1の全体が第二電極層E2で覆われている。
The multilayer feedthrough capacitor C3 may include one
本実施形態では、電子部品として積層コンデンサC1,C2,C4,C5及び積層貫通コンデンサC3,C6,C7を例に説明したが、適用可能な電子部品は、積層コンデンサ及び積層貫通コンデンサに限られない。適用可能な電子部品は、たとえば、積層インダクタ、積層バリスタ、積層圧電アクチュエータ、積層サーミスタ、もしくは積層複合部品などの積層電子部品、又は、積層電子部品以外の電子部品である。 In this embodiment, the multilayer capacitors C1, C2, C4, and C5 and the multilayer feedthrough capacitors C3, C6, and C7 have been described as examples of electronic components. However, applicable electronic components are not limited to multilayer capacitors and multilayer feedthrough capacitors. . The applicable electronic component is, for example, a multilayer electronic component such as a multilayer inductor, a multilayer varistor, a multilayer piezoelectric actuator, a multilayer thermistor, or a multilayer composite component, or an electronic component other than the multilayer electronic component.
3…素体、3a,3b…主面、3c,3e…側面、5,13,15,21,31…外部電極、5a,5b,5c,5e,13a,13b,13c,13e,15a,15b,15c,21a,21b,21c,31a,31b,31c,31e…電極部、5c1,5c2,5e1,5e2,13c1,13c2,13e1,13e2,15c1,15c2,21c1,21c2,31c1,31c2,31e1,31e2…電極部の領域、C1,C2,C4,C5…積層コンデンサ、C3,C5,C7…積層貫通コンデンサ、E1…第一電極層、E2…第二電極層、E3…第三電極層、E4…第四電極層、ECD…電子部品装置、ED…電子機器、PE1,PE2…パッド電極、SF…はんだフィレット。
3 ... Element body, 3a, 3b ... Main surface, 3c, 3e ... Side surface, 5, 13, 15, 21, 31 ... External electrode, 5a, 5b, 5c, 5e, 13a, 13b, 13c, 13e, 15a, 15b , 15c, 21a, 21b, 21c , 31a, 31b, 31c, 31e ...
Claims (5)
前記主面上に配置されている第一電極部と、前記第一側面上に配置されていると共に前記第一電極部と接続されている第二電極部と、を有している外部電極と、を備え、
前記第一電極部は、焼結金属層と、前記焼結金属層上に形成された導電性樹脂層と、前記導電性樹脂層上に形成されためっき層と、を有し、
前記第二電極部は、
焼結金属層と、前記焼結金属層上に形成されためっき層と、を有している第一領域と、
焼結金属層と、前記焼結金属層上に形成された導電性樹脂層と、前記導電性樹脂層上に形成されためっき層と、を有し、かつ、前記第一領域よりも前記主面寄りに位置している第二領域と、を有している電子部品。 An element body having a rectangular parallelepiped shape and having a main surface that is a mounting surface and a first side surface adjacent to the main surface;
An external electrode having a first electrode portion disposed on the main surface, and a second electrode portion disposed on the first side surface and connected to the first electrode portion; With
The first electrode portion has a sintered metal layer, a conductive resin layer formed on the sintered metal layer, and a plating layer formed on the conductive resin layer,
The second electrode part is
A first region having a sintered metal layer and a plating layer formed on the sintered metal layer;
A sintered metal layer, a conductive resin layer formed on the sintered metal layer, and a plating layer formed on the conductive resin layer, and the main region is more than the first region. And an electronic component having a second region located closer to the surface.
前記外部電極は、前記第二側面上に配置されていると共に前記第一電極部と接続されている第三電極部と、を更に有し、
前記第三電極部は、
焼結金属層と、前記焼結金属層上に形成されためっき層と、を有している第三領域と、
焼結金属層と、前記焼結金属層上に形成された導電性樹脂層と、前記導電性樹脂層上に形成されためっき層と、を有し、かつ、前記第三領域よりも前記主面寄りに位置している第四領域と、を有している、請求項1又は2に記載の電子部品。 The element body further includes a second side surface adjacent to the main surface and the first side surface,
The external electrode further includes a third electrode portion disposed on the second side surface and connected to the first electrode portion,
The third electrode part is
A third region having a sintered metal layer and a plating layer formed on the sintered metal layer;
A sintered metal layer, a conductive resin layer formed on the sintered metal layer, and a plating layer formed on the conductive resin layer, and the main region is more than the third region. The electronic component according to claim 1, further comprising: a fourth region located closer to the surface.
はんだフィレット介して前記外部電極と連結されているパッド電極を有している電子機器と、を備え、
前記はんだフィレットは、前記第二電極部の前記第一領域と前記第二領域とに形成されている、電子部品装置。 The electronic component according to any one of claims 1 to 4,
An electronic device having a pad electrode connected to the external electrode via a solder fillet,
The solder fillet is an electronic component device formed in the first region and the second region of the second electrode portion.
Priority Applications (18)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016185862A JP6932906B2 (en) | 2016-09-23 | 2016-09-23 | Electronic components and electronic component equipment |
| CN202110003722.2A CN112820542B (en) | 2016-09-23 | 2017-09-20 | Electronic component and electronic component device |
| CN202110004249.XA CN112837934A (en) | 2016-09-23 | 2017-09-20 | Electronic components and electronic component devices |
| CN202210780284.5A CN114899007B (en) | 2016-09-23 | 2017-09-20 | Electronic component and electronic component device |
| KR1020217004609A KR102486063B1 (en) | 2016-09-23 | 2017-09-20 | Electronic component and electronic component device |
| US16/097,175 US11264172B2 (en) | 2016-09-23 | 2017-09-20 | Electronic component and electronic component device |
| KR1020227029236A KR102599720B1 (en) | 2016-09-23 | 2017-09-20 | Electronic component and electronic component device |
| KR1020197011504A KR102297593B1 (en) | 2016-09-23 | 2017-09-20 | Electronic Components and Electronic Components Devices |
| CN201780058033.3A CN109791839B (en) | 2016-09-23 | 2017-09-20 | Electronic components and electronic component devices |
| CN202110004237.7A CN112863873B (en) | 2016-09-23 | 2017-09-20 | Electronic component and electronic component device |
| KR1020207017791A KR102387493B1 (en) | 2016-09-23 | 2017-09-20 | Electronic component and electronic component device |
| CN202110004239.6A CN112863874B (en) | 2016-09-23 | 2017-09-20 | Electronic component and electronic component device |
| PCT/JP2017/033943 WO2018056319A1 (en) | 2016-09-23 | 2017-09-20 | Electronic component and electronic component device |
| DE112017004775.7T DE112017004775T5 (en) | 2016-09-23 | 2017-09-20 | ELECTRONIC COMPONENT AND ELECTRONIC COMPONENT DEVICE |
| US17/523,524 US11594378B2 (en) | 2016-09-23 | 2021-11-10 | Electronic component and electronic component device |
| US17/881,204 US11763996B2 (en) | 2016-09-23 | 2022-08-04 | Electronic component and electronic component device |
| US18/230,222 US12142438B2 (en) | 2016-09-23 | 2023-08-04 | Electronic component and electronic component device |
| US18/903,183 US20250029788A1 (en) | 2016-09-23 | 2024-10-01 | Electronic component and electronic component device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016185862A JP6932906B2 (en) | 2016-09-23 | 2016-09-23 | Electronic components and electronic component equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018049999A true JP2018049999A (en) | 2018-03-29 |
| JP6932906B2 JP6932906B2 (en) | 2021-09-08 |
Family
ID=61766564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016185862A Active JP6932906B2 (en) | 2016-09-23 | 2016-09-23 | Electronic components and electronic component equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6932906B2 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111739733A (en) * | 2019-03-25 | 2020-10-02 | Tdk株式会社 | Electronic component |
| CN114694971A (en) * | 2020-12-28 | 2022-07-01 | Tdk株式会社 | Electronic component |
| US11682526B2 (en) | 2018-06-19 | 2023-06-20 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component and board for mounting of the same |
| JP2023086993A (en) * | 2019-02-06 | 2023-06-22 | Tdk株式会社 | electronic components |
| WO2024204084A1 (en) * | 2023-03-30 | 2024-10-03 | 株式会社村田製作所 | Multilayer ceramic electronic component |
| WO2026009776A1 (en) * | 2024-07-02 | 2026-01-08 | 株式会社村田製作所 | Multilayer ceramic electronic component |
| WO2026009777A1 (en) * | 2024-07-02 | 2026-01-08 | 株式会社村田製作所 | Multilayer ceramic electronic component |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20240129380A (en) | 2023-02-20 | 2024-08-27 | 삼성전기주식회사 | Multilayered capacitor |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004296936A (en) * | 2003-03-27 | 2004-10-21 | Kyocera Corp | Ceramic electronic components |
| JP2008181956A (en) * | 2007-01-23 | 2008-08-07 | Tdk Corp | Ceramic electronic component |
| WO2014038066A1 (en) * | 2012-09-07 | 2014-03-13 | 三菱電機株式会社 | Power semiconductor device |
| JP2015216337A (en) * | 2014-05-08 | 2015-12-03 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Multilayer ceramic capacitor, array multilayer ceramic capacitor, manufacturing method therefor, and mounting board therefor |
| JP2016018985A (en) * | 2014-07-07 | 2016-02-01 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Laminated ceramic capacitor, manufacturing method of laminated ceramic capacitor, and mounting substrate for laminated ceramic capacitor |
| JP2018032670A (en) * | 2016-08-22 | 2018-03-01 | Koa株式会社 | Chip component, mounting structure of chip component, and manufacturing method of chip resistor |
| JP2018041761A (en) * | 2016-09-05 | 2018-03-15 | 株式会社村田製作所 | Chip-like electronic component |
-
2016
- 2016-09-23 JP JP2016185862A patent/JP6932906B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004296936A (en) * | 2003-03-27 | 2004-10-21 | Kyocera Corp | Ceramic electronic components |
| JP2008181956A (en) * | 2007-01-23 | 2008-08-07 | Tdk Corp | Ceramic electronic component |
| WO2014038066A1 (en) * | 2012-09-07 | 2014-03-13 | 三菱電機株式会社 | Power semiconductor device |
| JP2015216337A (en) * | 2014-05-08 | 2015-12-03 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Multilayer ceramic capacitor, array multilayer ceramic capacitor, manufacturing method therefor, and mounting board therefor |
| JP2016018985A (en) * | 2014-07-07 | 2016-02-01 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Laminated ceramic capacitor, manufacturing method of laminated ceramic capacitor, and mounting substrate for laminated ceramic capacitor |
| JP2018032670A (en) * | 2016-08-22 | 2018-03-01 | Koa株式会社 | Chip component, mounting structure of chip component, and manufacturing method of chip resistor |
| JP2018041761A (en) * | 2016-09-05 | 2018-03-15 | 株式会社村田製作所 | Chip-like electronic component |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11682526B2 (en) | 2018-06-19 | 2023-06-20 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component and board for mounting of the same |
| JP2023086993A (en) * | 2019-02-06 | 2023-06-22 | Tdk株式会社 | electronic components |
| CN111739733A (en) * | 2019-03-25 | 2020-10-02 | Tdk株式会社 | Electronic component |
| CN114694971A (en) * | 2020-12-28 | 2022-07-01 | Tdk株式会社 | Electronic component |
| CN114694971B (en) * | 2020-12-28 | 2024-05-10 | Tdk株式会社 | Electronic components |
| WO2024204084A1 (en) * | 2023-03-30 | 2024-10-03 | 株式会社村田製作所 | Multilayer ceramic electronic component |
| WO2026009776A1 (en) * | 2024-07-02 | 2026-01-08 | 株式会社村田製作所 | Multilayer ceramic electronic component |
| WO2026009777A1 (en) * | 2024-07-02 | 2026-01-08 | 株式会社村田製作所 | Multilayer ceramic electronic component |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6932906B2 (en) | 2021-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11763996B2 (en) | Electronic component and electronic component device | |
| JP6932906B2 (en) | Electronic components and electronic component equipment | |
| JP2017073434A (en) | Electronic component | |
| US10707020B2 (en) | Electronic component | |
| CN109727768B (en) | Electronic component | |
| JP2017073435A (en) | Electronic component | |
| KR20190093148A (en) | Electronic component | |
| JP2019102515A (en) | Electronic component | |
| JP2019083253A (en) | Electronic component and electronic component device | |
| JP6933062B2 (en) | Electronic components and electronic component equipment | |
| JP6915324B2 (en) | Electronic components | |
| JP6942989B2 (en) | Electronic components | |
| JP6958168B2 (en) | Electronic components and electronic component equipment | |
| JP2019047091A (en) | Electronic components |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200728 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200901 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210202 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210312 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210720 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210802 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6932906 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |