JP2017211644A - 回路、表示システム及び電子機器 - Google Patents

Abstract

【課題】新規な回路、表示部、又は表示システムなどの提供。又は、消費電力が低い回路、表示部、又は表示システムなどの提供。
【解決手段】入力されたデータを分割することにより、複数の種類の映像信号を生成し、当該複数の種類の映像信号をそれぞれ異なる画素群に供給する。これにより、複数の映像信号の供給や複数の駆動回路の動作状態の制御などを独立して行うことができ、細粒度の低消費電力動作を実現することができる。よって、消費電力が低いデコーダ、表示部又は表示システムの提供が可能となる。
【選択図】図１

Description

本発明の一態様は、回路、表示システム及び電子機器に関する。

なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそれらの製造方法、を一例として挙げることができる。

なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路、演算装置、記憶装置等は半導体装置の一態様である。また、撮像装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は半導体装置を有している場合がある。

表示装置の一つとして、液晶素子を備える液晶表示装置がある。例えば、画素電極をマトリクス状に配置し、画素電極の各々に接続するスイッチング素子としてトランジスタを用いたアクティブマトリクス型液晶表示装置が注目を集めている。

画素電極の各々に接続するスイッチング素子として、金属酸化物をチャネル形成領域に含むトランジスタを用いた、アクティブマトリクス型液晶表示装置が知られている（特許文献１、２）。

特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報

本発明の一態様は、新規な回路、表示部、又は表示システムなどの提供を課題とする。又は、本発明の一態様は、消費電力が低い回路、表示部、又は表示システムなどの提供を課題とする。又は、本発明の一態様は、映像信号の供給又は駆動回路の動作状態の制御を、複数の画素群ごとに行うことが可能な回路、表示部、又は表示システムなどの提供を課題とする。又は、本発明の一態様は、外部から入力されたデータを分割して、複数の映像信号を生成することが可能な回路、又は表示システムなどの提供を課題とする。

なお、本発明の一態様は、必ずしも上記の課題の全てを解決する必要はなく、少なくとも一の課題を解決できるものであればよい。また、上記の課題の記載は、他の課題の存在を妨げるものではない。これら以外の課題は、明細書、特許請求の範囲、図面などの記載から、自ずと明らかとなるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の課題を抽出することが可能である。

本発明の一態様に係る回路は、第１の回路と、第２の回路と、第３の回路と、第４の回路、第５の回路と、を有し、第１の回路は、入力されたデータの種類に対応する第１の信号を出力する機能を有し、第２の回路は、データ及び第１の信号に基づいて、第１の映像信号を生成する機能を有し、第３の回路は、データ及び第１の信号に基づいて、第２の映像信号を生成する機能を有し、第４の回路は、第１の映像信号と、第４の回路に第１の映像信号が入力される直前に第４の回路から出力された第３の映像信号とが不一致である場合に、第１の映像信号を出力する機能を有し、第４の回路は、第１の映像信号と第３の映像信号の比較結果に対応する第２の信号を出力する機能を有し、第５の回路は、第２の映像信号と、第５の回路に第２の映像信号が入力される直前に第５の回路から出力された第４の映像信号とが不一致である場合に、第２の映像信号を出力する機能を有し、第５の回路は、第２の映像信号と第４の映像信号の比較結果に対応する第３の信号を出力する機能を有し、第１の映像信号と前記第２の映像信号とは、互いに異なる種類の映像信号である回路である。

また、本発明の一態様に係る回路において、第１の映像信号は、文字を表示するための映像信号であり、第２の映像信号は、文字以外を表示するための映像信号であってもよい。

また、本発明の一態様にかかる表示システムは、上記の回路と、表示部と、を有し、表示部は、第１の画素群と、第２の画素群と、第１の駆動回路と、第２の駆動回路と、を有し、第１の映像信号は、第１の駆動回路を介して第１の画素群に入力され、第２の映像信号は、第２の駆動回路を介して第２の画素群に入力される表示システムである。

また、本発明の一態様に係る表示システムにおいて、表示部は、第６の回路と、第７の回路と、を有し、第６の回路は、第２の信号に基づいて、第１の駆動回路への電力の供給を制御する機能を有し、第７の回路は、第３の信号に基づいて、第２の駆動回路への電力の供給を制御する機能を有していてもよい。

また、本発明の一態様に係る表示システムにおいて、第１の画素群は、第１の画素を有し、第２の画素群は、第２の画素を有し、第１の画素は、反射型の液晶素子を有し、第２の画素は、発光素子を有していてもよい。

また、本発明の一態様に係る表示システムにおいて、第１の画素及び第２の画素は、トランジスタを有し、トランジスタは、チャネル形成領域に酸化物半導体を有していてもよい。

また、本発明の一態様にかかる電子機器は、上記の回路、又は、上記の表示システムを有し、無線信号を用いて入力された前記データに基づいて、所定の映像を表示する機能を有する電子機器である。

本発明の一態様により、新規な回路、表示部、又は表示システムなどを提供することができる。又は、本発明の一態様により、消費電力が低い回路、表示部、又は表示システムなどを提供することができる。又は、本発明の一態様により、映像信号の供給又は駆動回路の動作状態の制御を、複数の画素群ごとに行うことが可能な回路、表示部、又は表示システムなどを提供することができる。又は、本発明の一態様により、外部から入力されたデータを分割して、複数の映像信号を生成することが可能な回路、又は表示システムなどを提供することができる。

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。また、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。これら以外の効果は、明細書、特許請求の範囲、図面などの記載から、自ずと明らかとなるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の効果を抽出することが可能である。

表示システムの構成例を示す図。 表示部の構成例を示す図。 画素部の表示例を示す図。 デコーダの構成例を説明する図。 判定回路の構成例を説明する図。 信号生成回路の構成例を説明する図。 差分検出回路の構成例を説明する図。 駆動回路及び電力制御回路の構成例を説明する図。 駆動回路及び電力制御回路の構成例を説明する図。 駆動回路及び電力制御回路の構成例を説明する図。 タイミングチャート。 表示システムの構成例を説明する図。 表示装置の構成例を説明する図。 タイミングチャート。 画素の構成例を説明する図。 画素の構成例を説明する図。 表示装置の構成例を説明する図。 画素の構成例を説明する図。 画素の構成例を説明する図。 表示装置の構成例を示す図。 表示装置の構成例を示す図。 トランジスタの構成例を示す図。 トランジスタの構成例を示す図。 表示モジュールの構成例を示す図。 電子機器の構成例を示す図。 通信システムの構成例を示す図。

以下、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の実施の形態における説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。

また、本発明の一態様には、半導体装置、記憶装置、表示装置、撮像装置、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）タグなど、あらゆる装置がその範疇に含まれる。また、表示装置には、液晶表示装置、有機発光素子に代表される発光素子を各画素に備えた発光装置、電子ペーパー、ＤＭＤ（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ）、ＰＤＲ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）などが、その範疇に含まれる。

また、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図又は文章に示された接続関係に限定されず、図又は文章に示された接続関係以外のものも、図又は文章に記載されているものとする。ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。

ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。

ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、又は、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。又は、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。

ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅又は電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。

なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。

また、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いることがある。

また、図面上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。

（実施の形態１）
本実施の形態では、本発明の一態様に係る表示部、デコーダ、及び表示システムについて説明する。

＜表示システムの構成例＞
図１に、表示システム１０の構成例を示す。表示システム１０は、表示部２０、デコーダ３０を有する。

表示部２０は、画素部４０、複数の駆動回路６０、複数の駆動回路７０、複数の電力制御回路８０を有する。ここでは、表示部２０が２つの駆動回路６０（６０ａ、６０ｂ）、２つの駆動回路７０（７０ａ、７０ｂ）、２つの電力制御回路８０（８０ａ、８０ｂ）を有する例を示す。

画素部４０は、映像を表示する機能を有する。また、画素部４０は、複数の画素群５０を有する。ここでは、画素部４０が２つの画素群５０（５０ａ、５０ｂ）を有する例を示す。画素群５０ａは複数の画素５１ａを有し、画素群５０ｂは複数の画素５１ｂを有する。

画素５１ａ、５１ｂはそれぞれ表示素子を有し、所定の階調を表示する機能を有する。表示素子の種類としては例えば、液晶表示素子、発光素子などが挙げられる。画素５１ａと画素５１ｂが有する表示素子は、同じ種類のものであってもよいし、異なる種類のものであってもよい。複数の画素５１ａ及び複数の画素５１ｂが所定の階調を表示することにより、画素部４０に所定の映像が表示される。

駆動回路６０は、所定の画素を選択するための信号（以下、選択信号ともいう）を、画素群５０に供給する機能を有する。具体的には、駆動回路６０ａは、所定の画素５１ａに選択信号を供給する機能を有し、駆動回路６０ｂは、所定の画素５１ｂに選択信号を供給する機能を有する。

駆動回路７０は、所定の映像に対応する信号（以下、映像信号ともいう）を、画素群５０に供給する機能を有する。具体的には、駆動回路７０ａは、所定の画素５１ａに映像信号を供給する機能を有し、駆動回路７０ｂは、所定の画素５１ｂに映像信号を供給する機能を有する。選択信号が供給された画素に映像信号が供給されることにより、画素への映像信号の書き込みが行われる。

電力制御回路８０は、駆動回路７０への電力の供給を制御する機能を有する。具体的には、電力制御回路８０ａは、駆動回路７０ａに電力を供給するか否かを選択する機能を有し、電力制御回路８０ｂは、駆動回路７０ｂに電力を供給するか否かを選択する機能を有する。なお、電力制御回路８０ａは駆動回路６０ａへの電力の供給を制御する機能を有していてもよいし、電力制御回路８０ｂは、駆動回路６０ｂへの電力の供給を制御する機能を有していてもよい。

ここで、画素５１ａと画素５１ｂはいずれも、画素部４０に設けられている。画素５１ａと画素５１ｂの配置の例を図２に示す。図２において、画素５１ａと画素５１ｂは行方向（紙面上下方向）に交互に設けられており、画素５１ａと画素５１ｂによって画素ユニット４１が構成されている。画素５１ａには、駆動回路６０ａから配線ＧＬａを介して選択信号が供給され、駆動回路７０ａから配線ＳＬａを介して映像信号が供給される。画素５１ｂには、駆動回路６０ｂから配線ＧＬｂを介して選択信号が供給され、駆動回路７０ｂから配線ＳＬｂを介して映像信号が供給される。なお、画素５１ａと画素５１ｂはそれぞれ、複数の副画素を有していてもよい。

画素群５０ａと画素群５０ｂには、互いに異なる映像を表示することができる。すなわち、画素部４０に２種類の映像を表示することができる。例えば、図３（Ａ）に示すように複数の画素５１ａを用いて文字を表示し、図３（Ｂ）に示すように複数の画素５１ｂを用いて図形を表示することができる。この場合、画素群５０ａ及び画素群５０ｂは同じ領域（画素部４０）に設けられているため、画素部４０には、図３（Ｃ）に示すように文字と図形が重ねられた映像が表示される。このように、表示システム１０は、画素部４０に表示される映像を複数の種類に分割し、分割された映像をそれぞれ別の画素群５０に表示することができる。

なお、図３においては画素部４０に表示される映像が文字と図形に分割された例を示しているが、映像を分割する方法は特に限定されない。例えば、映像を文字とその他に分割してもよいし、文字、図形、及びイメージに分割してもよい。また、例えば白黒表示とカラー表示のように、階調に基づいて映像を分割してもよい。また、映像を静止画と動画に分割してもよい。また、映像の分割数は、２以上の任意の数とすることができる。

図１に示すデコーダ３０は、外部から入力されるデータＢＤに基づいて、表示部２０に出力される映像信号を生成する機能を有する回路である。具体的には、バイナリデータとして入力されたデータＢＤをデコードすることにより、画素５１に供給される映像信号に対応するデータＳＤを生成する機能を有する。

ここで、本発明の一態様に係るデコーダ３０は、外部から入力されたデータを分割し、分割されたデータに基づいて複数の映像信号を生成する機能を有する。具体的には、デコーダ３０は、データＢＤを、上記の映像の分割と同様の方法によって複数の種類に分割し、分類されたデータに基づいて、映像信号に対応する複数のデータＳＤを生成する機能を有する。

図１には一例として、データＢＤに基づいてデータＳＤａ、ＳＤｂが生成される構成例を示している。この場合、例えばデコーダ３０は、データＢＤに含まれるデータが文字に対応するデータ（以下、文字データともいう）であるか、文字以外に対応するデータ（図形に対応するデータ（以下、図形データともいう）、イメージに対応するデータ（以下、イメージデータともいう）、など）であるか、を判別することにより、データＢＤを文字データと、その他のデータとに分割し、当該分割されたデータに基づいて、文字を表示するためのデータＳＤａと、文字以外を表示するためのデータＳＤｂと、を生成することができる。データＳＤａは駆動回路７０ａを介して画素群５０ａに出力され、データＳＤｂは駆動回路７０ｂを介して画素群５０ｂに出力される。

また、本発明の一態様に係るデコーダ３０は、デコーダ３０で生成されたデータＳＤと、デコーダ３０から表示部２０に出力された最新のデータＳＤとを比較する機能を有する。両データの一致は、画素群５０に表示される映像に変化がないことを意味する。また、両データの不一致は、画素群５０に表示される映像が変化することを意味する。そしてデコーダ３０は、上記の比較の結果に対応する信号ＰＣＦを生成する機能を有する。以下では一例として、比較の結果が「不一致」である場合は信号ＰＣＦがハイレベルとなり、比較の結果が「一致」である場合に信号ＰＣＦがローレベルとなる場合について説明する。

具体的には、データＢＤがデコーダ３０に入力されると、デコーダ３０はデータＳＤａ、ＳＤｂを生成する。また、生成されたデータＳＤａと、デコーダ３０から駆動回路７０ａに出力された最新のデータＳＤａが比較される。比較の結果、両データが不一致の場合は、生成されたデータＳＤａが駆動回路７０ａに出力され、信号ＰＣＦａ（ハイレベル）が電力制御回路８０ａに出力される。このとき電力制御回路８０ａは、駆動回路７０ａに電力を供給する。これにより、駆動回路７０ａが動作状態になり、データＳＤａが駆動回路７０ａを介して画素群５０ａに供給される。その結果、画素群５０ａにおいて文字を表す映像が表示される。

一方、両データが一致する場合は、生成されたデータＳＤａの駆動回路７０ａへの出力は行われない。また、信号ＰＣＦａ（ローレベル）が電力制御回路８０ａに出力される。このとき電力制御回路８０ａは、駆動回路７０ａへ電力を供給しない。これにより、駆動回路７０ａが停止状態になり、駆動回路７０ａから画素群５０ａに新たな映像信号は供給されず、画素群５０ａに表示された映像は更新されない。このように、画素群５０ａに表示される映像に変化がない場合、デコーダ３０から駆動回路７０ａへのデータＳＤａの出力、及び駆動回路７０ａの動作を停止することができる。これにより、表示システム１０の消費電力を低減することができる。

なお、画素群５０ｂ、駆動回路７０ｂ、電力制御回路８０ｂも、上記と同様に動作させることができる。

以上のように、本発明の一態様に係る表示システム１０においては、データＢＤを分割することにより、複数の映像信号を生成し、複数の画素群５０ごと、又は複数の駆動回路７０ごとに表示動作を制御することができる。これにより、例えば画素部４０に表示される映像が変化する場合であっても、特定の画素群５０に表示される映像に変化がなければ、当該画素群５０に映像信号を供給する駆動回路７０の動作を停止することができる。これにより、映像信号の供給や駆動回路７０の動作状態の制御などを、複数の画素群ごとに独立して行うことができ、細粒度の低消費電力動作を実現することができる。

なお、後述するように、画素５１には、チャネル形成領域に酸化物半導体を有するトランジスタ（以下、ＯＳトランジスタともいう）を用いることが好ましい。酸化物半導体は、シリコンなどの半導体よりもエネルギーギャップが大きく、また、キャリア密度を低くすることができるため、ＯＳトランジスタのオフ電流は極めて小さい。そのため、画素５１にＯＳトランジスタを用いた場合、チャネル形成領域にシリコンを有するトランジスタ（以下、Ｓｉトランジスタともいう）などを用いる場合と比較して、画素５１に保持された映像信号を長期間にわたって保持することができる。これにより、駆動回路７０への電力の供給が停止され、駆動回路７０から画素５１への映像信号の供給が停止された状態が長期間にわたる場合でも、画素５１の表示状態を正確に維持することができる。ＯＳトランジスタ及びＯＳトランジスタを用いた画素の詳細については、実施の形態２乃至４などで説明する。

＜デコータの構成例＞
次に、デコーダ３０の具体的な構成例について説明する。

図４に、デコーダ３０の構成例を示す。デコーダ３０は、判定回路１００、複数の信号生成回路１１０、複数の差分検出回路１２０を有する。図４には、デコーダ３０が２つの信号生成回路１１０（１１０ａ、１１０ｂ）、２つの差分検出回路１２０（１２０ａ、１２０ｂ）を有する構成例を示している。ここでは一例として、データＢＤが文字データ、図形データ、及びイメージデータによって構成され、デコーダ３０によって文字データに対応するデータＳＤａと、図形データ又はイメージデータに対応するデータＳＤｂと、が生成される場合について説明する。

判定回路１００は、入力されたデータの種類に対応する信号を出力する機能を有する回路である。具体的には、判定回路１００は、データＢＤに含まれるデータが文字データであるか、図形データ又はイメージデータであるかを判定し、その判定結果に対応する信号ＤＦを出力する機能を有する。ここでは一例として、データＢＤに含まれるデータが文字データである場合、信号ＤＦａがハイレベル、信号ＤＦｂがローレベルとなり、データＢＤに含まれるデータが図形データ又はイメージデータである場合、信号ＤＦａがローレベル、信号ＤＦｂがハイレベルとなる場合について説明する。

判定回路１００によってデータＢＤに含まれるデータが文字データであると判定されると、判定回路１００から信号生成回路１１０ａに信号ＤＦａ（ハイレベル）が出力され、信号生成回路１１０ｂに信号ＤＦｂ（ローレベル）が出力される。一方、判定回路１００によってデータＢＤに含まれるデータが図形データ又はイメージデータであると判定されると、判定回路１００から信号生成回路１１０ａに信号ＤＦａ（ローレベル）が出力され、信号生成回路１１０ｂに信号ＤＦｂ（ハイレベル）が出力される。また、判定回路１００に入力されたデータＢＤは、信号生成回路１１０ａ及び信号生成回路１１０ｂに供給される。

また、判定回路１００は、信号ＳＦを生成する機能を有する。信号ＳＦは、データＢＤに基づいて所定のタイミングで出力される信号である。例えば信号ＳＦは、データＢＤのヘッダー又はフッターが認識されたタイミングでハイレベル又はローレベルになる信号とすることができる。信号ＳＦは差分検出回路１２０ａ、１２０ｂに出力され、データＳＤａ、ＳＤｂの出力のタイミングの制御に用いられる。

信号生成回路１１０は、判定回路１００から入力されたデータＢＤに基づいて映像信号を生成する機能を有する回路である。また、信号生成回路１１０は、判定回路１００から入力された信号ＤＦに基づいて、映像信号を生成するか否かを決定する機能を有する。

具体的には、データＢＤに含まれるデータが文字データである場合、信号生成回路１１０ａにはハイレベルの信号ＤＦａが入力される。この場合、信号生成回路１１０ａは当該文字データを用いてデータＳＤａを生成する。一方、信号生成回路１１０ｂにはローレベルの信号ＤＦｂが入力される。この場合、信号生成回路１１０ｂはデータＳＤｂの生成を行わない。信号生成回路１１０ａによって生成されたデータＳＤａは、差分検出回路１２０ａに出力される。

また、データＢＤに含まれるデータが図形データ又はイメージデータである場合、信号生成回路１１０ａにはローレベルの信号ＤＦａが入力される。この場合、信号生成回路１１０ａはデータＳＤａの生成を行わない。一方、信号生成回路１１０ｂにはハイレベルの信号ＤＦｂが入力される。この場合、信号生成回路１１０ｂは当該図形データ又はイメージデータを用いてデータＳＤｂを生成する。信号生成回路１１０ｂによって生成されたデータＳＤｂは、差分検出回路１２０ｂに出力される。

このように、信号生成回路１１０ａと信号生成回路１１０ｂは、データＢＤと信号ＤＦに基づいて、互いに異なる種類の映像信号を生成することができる。

なお、データＢＤがバイナリデータである場合、データＳＤａは、信号生成回路１１０ａにおいてバイナリデータをテキスト形式に変換することによって生成される。また、データＢＤが圧縮されたデータである場合、データＳＤｂは、信号生成回路１１０ｂにおいてデータＢＤを伸長することによって生成される。

差分検出回路１２０は、信号生成回路１１０において生成された映像信号と、差分検出回路１２０から駆動回路７０に出力された最新の映像信号とを比較し、両映像信号が一致するか否かを判定する機能を有する回路である。すなわち、差分検出回路１２０は、信号生成回路１１０において生成されたデータＳＤを用いて表示しようとする映像と、画素群５０に表示されている映像とが同一であるか否かを判定する機能を有する。これにより、映像の書き換えの要否を判別することができる。

具体的には、差分検出回路１２０ａは、信号生成回路１１０ａから差分検出回路１２０ａに入力されたデータＳＤａと、差分検出回路１２０ａに当該データＳＤａが入力される直前に差分検出回路１２０ａから駆動回路７０ａに出力されたデータＳＤａを比較し、これらのデータが一致するか否かを判別する機能を有する。そして、差分検出回路１２０ａは、その比較結果に対応する信号ＰＣＦａを電力制御回路８０ａに出力する。また、差分検出回路１２０ａは、比較結果が「不一致」である場合は駆動回路７０ａにデータＳＤａを出力し、「一致」の場合はデータＳＤａの出力を停止する。

なお、差分検出回路１２０ｂも差分検出回路１２０ａと同様に動作させることができる。

上記のように、差分検出回路１２０は、比較結果が「一致」である場合、駆動回路７０へのデータＳＤの出力を停止する機能を有する。これにより、差分検出回路１２０から表示部２０への映像信号の出力の頻度を減らすことができ、差分検出回路１２０における消費電力を低減することができる。差分検出回路１２０から表示部２０に映像信号が出力されない場合、画素群５０に表示された映像は更新されない。

また、信号ＰＣＦａが「不一致」に対応する信号である場合、電力制御回路８０ａから駆動回路７０ａに電力が供給され、駆動回路７０ａが動作状態になる。そして、データＳＤａが駆動回路７０ａから画素群５０ａに供給される。一方、信号ＰＣＦａが「一致」に対応する信号である場合、電力制御回路８０ａから駆動回路７０ａへの電力の供給が停止され、駆動回路７０ａが停止状態になる。このとき、画素群５０ａに映像信号が供給されず、画素群５０ａに表示された映像は更新されない。これにより、映像の書き換えを行わない期間において、駆動回路７０ａの動作を停止することができ、消費電力の低減を図ることができる。

なお、駆動回路７０ｂ及び電力制御回路８０ｂも、駆動回路７０ａ及び電力制御回路８０ａと同様に動作させることができる。

また、差分検出回路１２０ａ、１２０ｂには、判定回路１００から信号ＳＦが入力される。データＳＤａ及びデータＳＤｂが出力される場合、これらのデータの出力のタイミングは、信号ＳＦによって制御される。具体的には、信号ＳＦがハイレベル又はローレベルに変化したとき、データＳＤａ及びデータＳＤｂが同時に出力される。これにより、差分検出回路１２０ａから駆動回路７０ａにデータＳＤａを出力するタイミングと、差分検出回路１２０ｂから駆動回路７０ｂにデータＳＤｂを出力するタイミングを同期させることができる。

［判定回路の構成例］
次に、判定回路１００の具体的な構成例について説明する。図５に、判定回路１００の構成例を示す。判定回路１００は、複数のデータ検出回路１０１、ヘッダー検出回路１０２、フッター検出回路１０３を有する。ここでは、判定回路１００が２つのデータ検出回路１０１（１０１ａ、１０１ｂ）を有する場合について説明する。

判定回路１００に入力されたデータＢＤは、データ検出回路１０１ａ、データ検出回路１０１ｂ、ヘッダー検出回路１０２、フッター検出回路１０３に入力される。なお、データＢＤは複数の信号生成回路１１０（図４参照）にも入力される。

データ検出回路１０１は、データＢＤに含まれる特定の種類のデータを検出する機能を有する。ここでは一例として、データＢＤが文字データ、図形データ、及びイメージデータによって構成され、データ検出回路１０１ａにおいて文字データが検出され、データ検出回路１０１ｂにおいて図形データ又はイメージデータが検出される場合について説明する。

データ検出回路１０１ａは、文字データを認識して所定の信号ＤＦｂを出力する機能を有する。具体的には、データＢＤに含まれる、文字を記述するデータがデータ検出回路１０１ａに入力されると、信号ＤＦｂとして例えばローレベルの信号が信号生成回路１１０ｂに出力される。このとき、信号生成回路１１０ｂにおけるデータＳＤｂの生成が停止される。一方、データ検出回路１０１ａに入力された信号が文字以外を記述するデータである場合は、信号ＤＦｂとして例えばハイレベルの信号が信号生成回路１１０ｂに出力される。このとき、信号生成回路１１０ｂにおいてデータＳＤｂの生成が行われる。

データ検出回路１０１ｂは、図形データ又はイメージデータを認識して所定の信号ＤＦａを出力する機能を有する。具体的には、データＢＤに含まれる、図形又はイメージを記述するデータがデータ検出回路１０１ｂに入力されると、信号ＤＦａとして例えばローレベルの信号が信号生成回路１１０ａに出力される。このとき、信号生成回路１１０ａにおけるデータＳＤａの生成が停止される。一方、データ検出回路１０１ｂに入力された信号が図形又はイメージ以外を記述するデータである場合は、信号ＤＦａとして例えばハイレベルの信号が信号生成回路１１０ａに出力される。このとき、信号生成回路１１０ａにおいてデータＳＤａの生成が行われる。

ヘッダー検出回路１０２は、ヘッダーを認識して所定の信号ＳＦを出力する機能を有する。具体的には、データＢＤに含まれる、ヘッダーを記述するデータがヘッダー検出回路１０２に入力されたとき、信号ＳＦとしてハイレベル又はローレベルの信号が出力される。フッター検出回路１０３は、フッターを認識して所定の信号ＳＦを出力する機能を有する。具体的には、データＢＤに含まれる、フッターを記述するデータがフッター検出回路１０３に入力されたとき、信号ＳＦとしてハイレベル又はローレベルの信号が出力される。

ヘッダー検出回路１０２又はフッター検出回路１０３において生成された信号ＳＦは、複数の差分検出回路１２０に出力される。複数の差分検出回路１２０はそれぞれ、信号ＳＦとしてハイレベル又はローレベルの信号が入力されたときに、データＳＤを駆動回路７０に出力する。このようにして、差分検出回路１２０からのデータＳＤの出力のタイミングを制御することができる。

なお、ヘッダー検出回路１０２又はフッター検出回路１０３の一方は省略することもできる。この場合、信号ＳＦはデータＢＤに含まれるヘッダー又はフッターの一方に基づいて生成される。

以上のような構成により、判定回路１００はデータＢＤに基づいて信号ＤＦ、信号ＳＦを生成することができる。

［信号生成回路の構成例］
次に、信号生成回路１１０の具体的な構成例について説明する。図６に、信号生成回路１１０の構成例を示す。図６（Ａ）は、文字データに基づいて映像信号の生成を行う信号生成回路１１０ａの構成例であり、図６（Ｂ）は、図形データ又はイメージデータに基づいて映像信号の生成を行う信号生成回路１１０ｂの構成例である。

図６（Ａ）に示す信号生成回路１１０ａは、抽出回路１１１、検出回路１１２、変換回路１１３、生成回路１１４を有する。

抽出回路１１１は、判定回路１００から入力されるデータＢＤから、文字データを抽出する機能を有する。具体的には、抽出回路１１１は、判定回路１００から入力される信号ＤＦａに基づいて、データＢＤを検出回路１１２に出力するか否かを制御する機能を有する。信号ＤＦａが、データＢＤが文字データであることを示す場合、抽出回路１１１はデータＢＤを検出回路１１２に出力する。一方、信号ＤＦａが、データＢＤが文字データ以外のデータであることを示す場合、抽出回路１１１はデータＢＤを検出回路１１２へ出力しない。これにより、データＢＤから文字データの抽出を行うことができる。

なお、抽出回路１１１は、トランジスタを用いたスイッチなどによって構成することができる。この場合、当該トランジスタはオフ電流が小さいＯＳトランジスタであることが好ましい。

検出回路１１２は、データＢＤから各種の情報を検出する機能を有する。具体的には、検出回路１１２は、データＢＤから文字の位置情報、書式情報などを検出する機能を有する。検出回路１１２において検出された情報は、信号ＩＳａとして生成回路１１４に出力される。また、検出回路１１２から変換回路１１３にデータＢＤが出力される。

変換回路１１３は、データＢＤを所定の形式に変換する機能を有する。具体的には、変換回路１１３は、バイナリデータとして入力されたデータＢＤを、テキスト形式に変換する機能を有する。テキスト形式に変化されたデータは、データＴＤとして生成回路１１４に出力される。なお、テキスト形式への変換は、バイナリデータと文字を対応付けるためのデータが格納された記憶回路を用いて行うことができる。当該記憶回路は、変換回路１１３の内部又は外部に設けることができる。

生成回路１１４は、画素群５０ａ（図１、図３（Ａ）参照）に表示される映像に対応するデータＳＤａを生成する機能を有する。具体的には、変換回路１１３から入力されたデータＴＤに、検出回路１１２から入力された信号ＩＳａに含まれる情報（位置情報、書式情報など）を付加することにより、画素群５０ａに所定の文字を表示するためのデータＳＤａを生成する機能を有する。生成されたデータＳＤａは、差分検出回路１２０ａ（図４参照）に出力される。

図６（Ｂ）に示す信号生成回路１１０ｂは、抽出回路１１５、検出回路１１６、検出回路１１７、変換回路１１８、生成回路１１９を有する。

抽出回路１１５は、判定回路１００から入力されるデータＢＤから、図形データ又はイメージデータを抽出する機能を有する。具体的には、抽出回路１１５は、判定回路１００から入力される信号ＤＦｂに基づいて、データＢＤを検出回路１１６に出力するか否かを制御する機能を有する。信号ＤＦｂが、データＢＤが図形データ又イメージデータであることを示す場合、抽出回路１１５はデータＢＤを検出回路１１６に出力する。一方、信号ＤＦｂが、データＢＤが図形データ又はイメージデータ以外のデータであることを示す場合、抽出回路１１５はデータＢＤを検出回路１１６へ出力しない。これにより、データＢＤから図形データ又はイメージデータの抽出を行うことができる。

なお、抽出回路１１５は、トランジスタを用いたスイッチなどによって構成することができる。この場合、当該トランジスタはオフ電流が小さいＯＳトランジスタであることが好ましい。

検出回路１１６は、データＢＤから各種の情報を検出する機能を有する。具体的には、検出回路１１６は、データＢＤから画像の位置情報などを検出する機能を有する。検出回路１１６において検出された情報は、信号ＩＳｂとして生成回路１１９に出力される。また、検出回路１１６から検出回路１１７にデータＢＤが出力される。

検出回路１１７は、データＢＤの形式に関する情報を検出する機能を有する。具体的には、検出回路１１７は、データＢＤが圧縮データか非圧縮データかを検出し、圧縮データである場合は、圧縮の形式を検出する機能を有する。検出回路１１７において検出されたデータＢＤの圧縮に関する情報は、信号ＣＳとして、データＢＤとともに変換回路１１８に出力される。

変換回路１１８は、データＢＤの変換を行う機能を有する。具体的には、データＢＤが圧縮データである場合、データＢＤを伸長する機能を有する。変換回路１１８において伸長処理を行うか否か、及び伸長処理の形式は、信号ＣＳに基づいて決定される。なお、複数の圧縮形式に対応するため、変換回路１１８には、それぞれ異なる形式の伸長処理を行う機能を有する複数の回路を設けることができる。この場合、圧縮を行う回路の選択は、信号ＣＳに基づいて決定される。伸長されたデータは、データＩＤとして生成回路１１９に出力される。

生成回路１１９は、画素群５０ｂ（図１、図３（Ｂ）参照）に表示される映像に対応するデータＳＤｂを生成する機能を有する。具体的には、変換回路１１８から入力されたデータＩＤに、検出回路１１６から入力された信号ＩＳｂに含まれる情報（位置情報など）を付加することにより、画素群５０ｂに所定の図形又は画像を表示するためのデータＳＤｂを生成する機能を有する。生成されたデータＳＤｂは、差分検出回路１２０ｂ（図４参照）に出力される。

以上のような構成により、バイナリデータに基づいてデータＳＤを生成することができる。

［差分検出回路の構成例］
次に、差分検出回路１２０の具体的な構成例について説明する。図７に、差分検出回路１２０の構成例を示す。なお、図７に示す差分検出回路１２０の構成は、図４における差分検出回路１２０ａ、差分検出回路１２０ｂのいずれにも用いることができる。

差分検出回路１２０は、比較回路１２１、記憶回路１２２を有する。比較回路１２１は、２つのデータを比較することにより、両者が一致するか否かを判定し、当該判定の結果を信号ＰＣＦとして出力することができる。また、比較回路１２１は、上記の判定の結果、２つのデータが一致しない場合に、データＳＤを出力する機能を有する。なお、比較回路１２１は記憶回路１２２と接続されており、記憶回路１２２との間でデータの送受信を行うことができる。

記憶回路１２２は、画素群５０（図１、図３（Ａ）、（Ｂ）参照）に表示する映像に対応するデータを記憶する機能を有する。具体的には、記憶回路１２２は、比較回路１２１から表示部２０に出力された最新のデータＳＤを記憶する機能を有する。これにより、比較回路１２１において、信号生成回路１１０から入力されたデータＳＤと、比較回路１２１から表示部２０に出力された最新のデータＳＤとを比較することができる。

上記の比較の結果は、信号ＰＣＦとして電力制御回路８０（図１参照）に供給される。そして、電力制御回路８０は信号ＰＣＦに基づいて、駆動回路７０への電力の供給を制御する。

また、比較回路１２１には信号ＳＦが入力される。比較回路１２１は、信号ＳＦに従って比較回路１２１から表示部２０にデータＳＤを出力するタイミングを制御する機能を有する。そのため、例えば図４において、信号ＳＦがハイレベルとなったときに、差分検出回路１２０ａからデータＳＤａを、差分検出回路１２０ｂからデータＳＤｂをそれぞれ出力することが可能となる。これにより、複数の差分検出回路１２０から表示部２０へのデータの出力のタイミングを同期させることができる。

以上のような構成により、差分検出回路１２０は、信号生成回路１１０において生成されたデータＳＤを用いて表示しようとする映像と、画素群５０に表示されている映像とが同一であるか否かを判定することにより、画素群５０に表示されている映像の書き換えの要否を判別することができる。これにより、映像信号の出力の要否を決定することができる。

＜電力制御回路の構成例＞
次に、図１に示す電力制御回路８０の具体的な構成例について説明する。図８（Ａ）に、電力制御回路８０の構成例を示す。なお、図８（Ａ）に示す電力制御回路８０の構成は、図１における電力制御回路８０ａ、８０ｂのいずれも用いることができる。

電力制御回路８０は、トランジスタ８１を有する。トランジスタ８１のゲートは、信号ＰＣＦ又はこれに対応する信号が入力される端子と接続され、ソース又はドレインの一方は駆動回路７０と接続され、ソース又はドレインの他方は電源電位（ここでは高電源電位ＶＤＤ）が供給される配線と接続されている。なお、トランジスタ８１はｎチャネル型であってもｐチャネル型であってもよいが、ここではｎチャネル型である場合について説明する。

なお、本明細書等において、トランジスタのソースとは、活性層として機能する半導体層の一部であるソース領域や、当該半導体層と接続されたソース電極などを意味する。同様に、トランジスタのドレインとは、当該半導体層の一部であるドレイン領域や、当該半導体層と接続されたドレイン電極などを意味する。また、ゲートとは、ゲート電極などを意味する。

また、トランジスタが有するソースとドレインは、トランジスタの導電型及び各端子に与えられる電位の高低によって、その呼び方が入れ替わる。一般的に、ｎチャネル型トランジスタでは、低い電位が与えられる端子がソースと呼ばれ、高い電位が与えられる端子がドレインと呼ばれる。また、ｐチャネル型トランジスタでは、低い電位が与えられる端子がドレインと呼ばれ、高い電位が与えられる端子がソースと呼ばれる。本明細書では、便宜上、ソースとドレインとが固定されているものと仮定して、トランジスタの接続関係を説明する場合があるが、実際には上記電位の関係にしたがってソースとドレインの呼び方が入れ替わる。

デコーダ３０において生成されたデータＳＤと、デコーダ３０から表示部２０に出力された最新のデータＳＤとの比較の結果、両者が一致しない場合は、信号ＰＣＦとしてハイレベルの電位が供給される。このとき、トランジスタ８１はオン状態となり、駆動回路７０に電源電位ＶＤＤが供給される。これにより、駆動回路７０が動作状態となり、駆動回路７０から画素群５０に映像信号が供給され、映像の書き換えが行われる。

一方、デコーダ３０において生成されたデータＳＤと、デコーダ３０から表示部２０に出力された最新のデータＳＤとの比較の結果、両者が一致する場合は、信号ＰＣＦとしてローレベルの電位が供給される。このとき、トランジスタ８１はオフ状態となり、駆動回路７０への電源電位ＶＤＤの供給が停止される。これにより、駆動回路７０が停止状態となり、駆動回路７０から画素部４０への映像信号の供給は行われず、画素群５０の表示は更新されない。

このように、トランジスタ８１を用いることにより、駆動回路７０への電力の供給を制御することができる。なお、上記では２つのデータが不一致の場合に信号ＰＣＦとしてハイレベルの信号が供給される構成を説明したが、２つのデータが不一致であっても、その差が一定以下の場合には信号ＰＣＦとしてローレベルの電位が供給される構成としてもよい。

ここで、トランジスタ８１として、ＯＳトランジスタを用いることが好ましい。この場合、信号ＰＣＦとしてローレベルの電位が供給されている期間において、トランジスタ８１のオフ電流を極めて小さく抑えることができる。そのため、トランジスタ８１がオフ状態である期間において、駆動回路７０に供給される電力のリークを極めて小さくすることができ、消費電力をより効果的に低減することができる。

なお、チャネル幅で規格化したＯＳトランジスタのオフ電流は、ソースドレイン電圧が１０Ｖ、室温（２５℃程度）の状態で１０×１０^−２１Ａ／μｍ（１０ゼプトＡ／μｍ）以下とすることが可能である。トランジスタ８１に用いるＯＳトランジスタのオフ電流は、室温（２５℃程度）にて１×１０^−１８Ａ以下、又は、１×１０^−２１Ａ以下、又は１×１０^−２４Ａ以下が好ましい。又は、リーク電流は８５℃にて１×１０^−１５Ａ以下、又は１×１０^−１８Ａ以下、又は１×１０^−２１Ａ以下であることが好ましい。

また、ＯＳトランジスタのチャネル形成領域に含まれる酸化物半導体は、インジウム（Ｉｎ）および亜鉛（Ｚｎ）の少なくとも一方を含む酸化物半導体であることが好ましい。このような酸化物半導体としては、Ｉｎ酸化物、Ｚｎ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、又はＨｆ）が代表的である。これら酸化物半導体は、電子供与体（ドナー）となる水素などの不純物を低減し、かつ酸素欠損も低減することで、酸化物半導体をｉ型半導体（真性半導体）にする、あるいはｉ型半導体に限りなく近づけることができる。このような酸化物半導体は、高純度化された酸化物半導体と呼ぶことができる。例えば、酸化物半導体のキャリア密度は、８×１０^１５ｃｍ^−３未満、好ましくは１×１０^１１ｃｍ^−３未満、より好ましくは１×１０^１０ｃｍ^−３未満であり、且つ、１×１０^−９ｃｍ^−３以上とすることができる。

また、酸化物半導体はエネルギーギャップが大きく、電子が励起されにくく、ホールの有効質量が大きい半導体である。このため、ＯＳトランジスタはＳｉトランジスタと比較して、アバランシェ崩壊等が生じにくい場合がある。アバランシェ崩壊に起因するホットキャリア劣化等が抑制されることで、ＯＳトランジスタは高いドレイン耐圧を有することとなり、高いドレイン電圧で駆動することが可能である。そのため、トランジスタ８１にＯＳトランジスタを用いることにより、より高電位の電源電位を用いることができる。

なお、トランジスタ８１にはＯＳトランジスタ以外のトランジスタを用いてもよい。例えば、酸化物半導体以外の単結晶半導体を有する基板の一部にチャネル形成領域が形成されるトランジスタを用いてもよい。このような基板としては、単結晶シリコン基板や単結晶ゲルマニウム基板などが挙げられる。また、トランジスタ８１として、酸化物半導体以外の半導体材料を含む膜にチャネル形成領域が形成されるトランジスタを用いることもできる。このようなトランジスタとしては、例えば、非晶質シリコン膜、微結晶シリコン膜、多結晶シリコン膜、単結晶シリコン膜、非晶質ゲルマニウム膜、微結晶ゲルマニウム膜、多結晶ゲルマニウム膜、又は単結晶ゲルマニウム膜を半導体層に用いたトランジスタが挙げられる。

図８（Ｂ）に、駆動回路７０と電力制御回路８０のより具体的な構成例を示す。駆動回路７０は、シフトレジスタ７１、ラッチ回路７２、バッファ回路７３を有する。シフトレジスタ７１にはスタートパルスＳＰ、クロック信号ＣＬＫなどが入力され、ラッチ回路７２にはデータＳＤが入力される。また、バッファ回路７３は、信号を増幅させる機能を有するレベルシフタなどを備えることができる。

図８（Ｂ）に示すように、トランジスタ８１をシフトレジスタ７１、ラッチ回路７２及びバッファ回路７３と接続することにより、これらの回路への電力の供給を一括で制御することができる。これにより、電力制御回路８０の面積を縮小することができる。

また、図８（Ｃ）に示すように、シフトレジスタ７１、ラッチ回路７２、バッファ回路７３ごとにトランジスタ８１（８１＿１乃至８１＿３）を設けてもよい。この場合、駆動回路７０が有する回路の電源電位を個別に設定することができる。特に、バッファ回路７３がレベルシフタを有する場合、バッファ回路７３には他の回路よりも高電位の電源電位の供給が要求される場合がある。そのため、バッファ回路７３に供給される電源電位をシフトレジスタ７１、ラッチ回路７２に供給される電源電位よりも高く設定し、バッファ回路７３と接続されたトランジスタ８１を、その他の回路と接続されたトランジスタ８１と別個に設けることが好ましい。この場合、シフトレジスタ７１とラッチ回路７２はトランジスタ８１を共有する構成であってもよい。

なお、トランジスタ８１は、一対のゲートを有していてもよい。トランジスタ８１が一対のゲート電極を有する構成例を図９（Ａ）、（Ｂ）に示す。ここで、トランジスタ８１はＯＳトランジスタである。なお、トランジスタが一対のゲートを有する場合、一方のゲートを第１のゲート、フロントゲート、又は単にゲートとよぶことがあり、他方のゲートを第２のゲート、又はバックゲートとよぶことがある。

図９（Ａ）に示すトランジスタ８１はバックゲートを有し、バックゲートはフロントゲートと接続されている。この場合、フロントゲートの電位とバックゲートの電位は等しくなる。

図９（Ｂ）に示すトランジスタ８１は、バックゲートが配線ＢＧＬと接続されている。配線ＢＧＬは、バックゲートに所定の電位を供給する機能を有する配線である。配線ＢＧＬの電位を制御することにより、トランジスタ８１の閾値電圧を制御することができる。配線ＢＧＬに供給される電位は、固定電位であってもよいし、変動する電位であってもよい。配線ＢＧＬに変動する電位を供給する場合、例えば、トランジスタ８１をオン状態とする期間とオフ状態とする期間で配線ＢＧＬの電位を変えることにより、トランジスタ８１の閾値電圧を変化させてもよい。なお、電力制御回路８０が複数のトランジスタ８１を有する場合、配線ＢＧＬは一部又は全てのトランジスタ８１で共有することができる。

なお、電力制御回路８０が、電源電位の他、上記のスタートパルスＳＰ、クロック信号ＣＬＫの駆動回路７０への供給の制御も行う構成とすることもできる。

また、図８、図９においては、電力制御回路８０によって駆動回路７０への電力の供給が制御される構成例を示したが、電力制御回路８０によって駆動回路６０（図１参照）への電力の供給が制御される構成としてもよい。図１０（Ａ）に、その場合の構成例を示す。なお、電力制御回路８０の動作は、図８（Ａ）と同様である。

また、図１０（Ｂ）に、駆動回路６０のより具体的な構成例を示す。駆動回路６０は、シフトレジスタ６１、バッファ回路６２を有する。シフトレジスタ６１にはスタートパルスＳＰ、クロック信号ＣＬＫなどが入力される。なお、バッファ回路６２は、信号を増幅させる機能を有するレベルシフタなどを備えることができる。図１０（Ｂ）に示すように、トランジスタ８１をシフトレジスタ６１及びバッファ回路６２と接続することにより、これらの回路への電力の供給を一括で制御することができる。これにより、電力制御回路８０の面積を縮小することができる。

また、図１０（Ｃ）に示すように、シフトレジスタ６１、バッファ回路６２ごとにトランジスタ８１（８１＿１及び８１＿２）を設けてもよい。この場合、駆動回路６０が有する回路の電源電位を個別に設定することができる。

以上のような構成により、信号ＰＣＦに基づいて駆動回路への電力の供給を制御することができる。

＜デコーダの動作例＞
次に、図４に示すデコーダ３０の具体的な動作例を、図１１に示すタイミングチャートを用いて説明する。ここでは一例として、ＰＤＦ（Ｐｏｒｔａｂｌｅ Ｄｏｃｕｍｅｎｔ Ｆｏｒｍａｔ）形式のファイルがデータＢＤとして入力され、これに基づいて表示部２０に映像を表示する場合について説明する。また、データＢＤが、文字データと、図形データ又はイメージデータとに分割され、文字を表示するためのデータＳＤａと、図形又はイメージを表示するためのデータＳＤｂが生成される場合について説明する。

なお、図１１において、期間Ｔ１はデータＢＤのヘッダーを読み取る期間に相当し、期間Ｔ２はデータＢＤから文字データを抽出する期間に相当し、期間Ｔ３はデータＢＤから図形データ又はイメージデータを抽出する期間に相当し、期間Ｔ４はデータＢＤのフッターを読み取る期間に相当する。

まず、期間Ｔ１において、データＢＤのヘッダーに対応するデータ“％ＰＤＦ−１．Ｘ”（記述：２５ ５０ ４４ ４６ ２Ｄ ３１ ２Ｅ〜、ＸはＰＤＦのバージョンによって異なる）が、判定回路１００に入力される。これにより、データＤＢがＰＤＦ形式であることが認識される。なお、期間Ｔ１において、信号ＤＦａ及び信号ＤＦｂはハイレベルである。

次に、判定回路１００においてデータの検出が行われる。なお、ＰＤＦ形式のデータにおいて、文字データは“ＢＴ”で始まり“ＥＴ”で終わる構文によって記述され、図形データは“ｑ”で始まり“Ｑ”で終わる構文によって記述され、イメージデータは“ＢＩ”で始まり“ＥＩ”で終わる構文によって記述される。また、改行は“ＣＲＬＦ”というコードによって記述される。以下、データＤＢを、文字データと、図形データ又はイメージデータと、に分離する場合について説明する。

まず、期間Ｔ２において、判定回路１００にデータ“ＣＲＬＦ，ＢＴ”（記述：０Ｄ ０Ａ（ＣＲＬＦ），４２ ５４（ＢＴ））が入力される。これにより、文字データを記述する構文の開始が認識され、信号ＤＦｂはローレベルとなる。そして、ハイレベルの信号ＤＦａが入力されている信号生成回路１１０ａでは、判定回路１００に入力されるデータＢＤに基づいてデータＳＤａが生成される。一方、ローレベルの信号ＤＦｂが入力された信号生成回路１１０ｂでは、データＳＤｂの生成は行われない。

その後、判定回路１００にデータ“ＣＲＬＦ，ＥＴ”（記述：０Ｄ ０Ａ（ＣＲＬＦ），４５ ５４（ＥＴ））が入力される。これにより、文字データを記述する構文の終了が認識され、信号ＤＦｂがハイレベルとなる。

次に、期間Ｔ３において、判定回路１００にデータ“ＣＲＬＦ，ｑ”（記述：０Ｄ ０Ａ（ＣＲＬＦ），７１（ｑ））、又はデータ“ＣＲＬＦ，ＢＩ”（記述：０Ｄ ０Ａ（ＣＲＬＦ），４２ ４９（ＢＩ））が入力される。これにより、図形データ又はイメージデータを記述する構文の開始が認識され、信号ＤＦａはローレベルとなる。そして、ハイレベルの信号ＤＦｂが入力されている信号生成回路１１０ｂでは、判定回路１００に入力されるデータＢＤに基づいてデータＳＤｂが生成される。一方、ローレベルの信号ＤＦａが入力された信号生成回路１１０ａでは、データＳＤａの生成は行われない。

その後、判定回路１００にデータ“ＣＲＬＦ，Ｑ”（記述：０Ｄ ０Ａ（ＣＲＬＦ），５１（Ｑ））、又はデータ“ＣＲＬＦ，ＥＩ”（記述：０Ｄ ０Ａ（ＣＲＬＦ），４５ ４９（ＥＩ））が入力される。これにより、図形データ又はイメージデータを記述する構文の終了が認識され、信号ＤＦａがハイレベルとなる。

このように、信号生成回路１１０ａは文字データを、信号生成回路１１０ｂは図形データ及びイメージデータを選択的に受け取り、データＳＤを生成することができる。

次に、期間Ｔ４において、データＢＤのフッターに対応するデータ“％％ＥＯＦ”（記述：２５ ２５ ４５ ４Ｆ ４６）が、判定回路１００に入力される。これにより、データＤＢの終了が認識される。そして、データ“％％ＥＯＦ”が入力されると、判定回路１００から差分検出回路１２０ａ及び差分検出回路１２０ｂにハイレベルの信号ＳＦが出力される。

差分検出回路１２０ａ及び差分検出回路１２０ｂにおけるデータの比較結果が共に「不一致」である場合、差分検出回路１２０ａから駆動回路７０ａにデータＳＤａが、差分検出回路１２０ｂから駆動回路７０ｂにデータＳＤｂがそれぞれ出力される。ここで、データＳＤａ及びデータＳＤｂは、信号ＳＦがハイレベルとなったときに出力される。すなわち、データＢＤのフッターの認識を表す信号ＳＦをトリガーとして、差分検出回路１２０ａ及び差分検出回路１２０ｂからデータを同時に出力することができる。これにより、データＳＤａとデータＳＤｂの生成に要する時間に差がある場合であっても、これらの信号の出力のタイミングを同期させることができる。

以上のような動作により、データＢＤを複数の種類のデータに分割し、それぞれ独立して映像信号を生成した上で、これらの映像信号を表示部２０に同時に出力することができる。

＜表示システムの変形例＞
以上の説明では特に、データＤＢが２種類のデータに分割され、これらのデータに対応する映像を２つの画素群５０を用いて表示する構成例について詳細に説明したが、データＤＢの分割数はこれに限られず、３以上に設定することができる。図１２に、データＤＢを３種類のデータに分割することが可能な表示システム１０の構成例を示す。

図１２に示す表示システム１０は、複数の画素５１ｃを有する画素群５０ｃ、駆動回路６０ｃ、駆動回路７０ｃ、電力制御回路８０ｃが設けられている点で、図１と異なる。デコーダ３０から駆動回路７０ｃにはデータＳＤｃが入力され、デコーダ３０から電力制御回路８０ｃには信号ＰＣＦｃが入力される。なお、データＳＤｃ及び信号ＰＣＦｃは、図４におけるデコーダ３０に信号生成回路１１０ｃ、差分検出回路１２０ｃを設けることにより生成することができる。

図１２に示す表示システム１０においては、例えば、データＤＢを文字データ、図形データ、及びイメージデータの３つに分割し、それぞれに対応する映像を画素群５０ａ、５０ｂ、５０ｃに表示することができる。これにより、映像信号の出力の制御や駆動回路７０の動作状態の制御などを、３種類の映像信号ごとに個別に行うことができ、さらに細粒度の低消費電力動作を実現することができる。

以上のように、本発明の一態様においては、入力されたデータを分割することにより、複数の種類の映像信号を生成し、当該複数の種類の映像信号をそれぞれ異なる画素群に供給することができる。これにより、複数の映像信号の供給や複数の駆動回路の動作状態の制御などを独立して行うことができ、細粒度の低消費電力動作を実現することができる。よって、消費電力が低いデコーダ、表示部又は表示システムの提供が可能となる。

また、本発明の一態様においては、表示システムに含まれる回路にＯＳトランジスタを用いることにより、消費電力が低い表示システムの提供が可能となる。

なお、本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。

（実施の形態２）
本実施の形態では、表示部２０に用いることができる表示装置の具体的な構成例及び動作例について説明する。

＜表示装置の構成例＞
図１に示す表示部２０には、液晶表示装置、発光表示装置などの表示装置を用いることができる。以下、表示部２０に用いることができる表示装置の一例について説明する。

図１３に、表示装置２００の構成例を示す。表示装置２００は、画素群５０、駆動回路６０、駆動回路７０を有する。また、画素群５０は、ｘ行ｙ列（ｘ、ｙは自然数）の画素５１を有する。画素群５０、画素５１、駆動回路６０、駆動回路７０はそれぞれ、図１における画素群５０ａ又は５０ｂ、画素５１ａ又は５１ｂ、駆動回路６０ａ又は６０ｂ、駆動回路７０ａ又は７０ｂに用いることができる。

駆動回路６０には、電源電位ＶＤＤ、スタートパルスＧＳＰ、クロック信号ＧＣＬＫが入力される。また、駆動回路７０には、データＳＤ、電源電位ＶＤＤ、スタートパルスＳＳＰ、クロック信号ＳＣＬＫが入力される。

図１において、映像の書き換えが必要であることを示す信号ＰＣＦがデコーダ３０から表示部２０に入力されると、電力制御回路８０による制御により、駆動回路６０及び駆動回路７０が動作状態となる。このとき、駆動回路６０には電源電位ＶＤＤ、スタートパルスＧＳＰ、クロック信号ＧＣＬＫが供給され、駆動回路６０から選択信号が配線ＧＬを介して画素群５０に供給される。また、駆動回路７０には電源電位ＶＤＤ、スタートパルスＳＳＰ、クロック信号ＳＣＬＫが供給され、駆動回路７０からデータＳＤが配線ＳＬを介して画素群５０に供給される。

一方、映像の書き換えが不要であることを示す信号ＰＣＦがデコーダ３０から表示部２０に入力されると、電力制御回路８０による制御により、駆動回路６０及び駆動回路７０は休止状態となる。このとき、駆動回路６０への電源電位ＶＤＤ、スタートパルスＧＳＰ、クロック信号ＧＣＬＫの供給は停止し、駆動回路６０の動作が停止する。よって、画素群５０に選択信号は供給されない。また、駆動回路７０への電源電位ＶＤＤ、スタートパルスＳＳＰ、クロック信号ＳＣＬＫの供給は停止し、駆動回路７０の動作が停止する。よって、画素群５０にデータＳＤは供給されない。このように、映像の書き換えが不要である期間に駆動回路６０及び駆動回路７０を休止状態とすることにより、消費電力を低減することができる。

＜表示装置の動作例＞
次に、表示装置２００の動作例について説明する。ここでは、図１に示す信号ＰＣＦａに基づいてデータＳＤａが供給される表示装置２００ａ、信号ＰＣＦｂに基づいてデータＳＤｂが供給される表示装置２００ｂの動作例を示す。

図１４に、表示装置２００ａ、２００ｂの動作を表すタイミングチャートを示す。期間Ｔ１１は、表示装置２００ａにおいて映像の書き換えを行い、表示装置２００ｂにおいて映像の書き換えを行わない期間である。また、期間Ｔ１２は、表示装置２００ａにおいて映像の書き換えを行わず、表示装置２００ｂにおいて映像の書き換えを行う期間である。

まず、期間Ｔ１１において、信号ＰＣＦａがハイレベルになり、表示装置２００ａにおいて、駆動回路６０及び駆動回路７０に電源電位ＶＤＤが供給される。また、駆動回路６０にはスタートパルスＧＳＰ、クロック信号ＧＣＬＫが供給され、駆動回路６０によって特定の行の画素５１が選択される。また、駆動回路７０にはデータＳＤａ、スタートパルスＳＳＰ、クロック信号ＳＣＬＫが供給され、駆動回路６０に選択された画素５１にデータＳＤａが供給される。

また、信号ＰＣＦｂがローレベルになり、表示装置２００ｂにおいて、駆動回路６０及び駆動回路７０への電源電位ＶＤＤの供給は停止される。また、駆動回路６０へのスタートパルスＧＳＰ、クロック信号ＧＣＬＫの供給は停止され、駆動回路７０へのデータＳＤｂ、スタートパルスＳＳＰ、クロック信号ＳＣＬＫの供給は停止される。これにより、駆動回路６０及び駆動回路７０が休止状態となる。このとき画素５１の表示状態は更新されない。

次に、期間Ｔ１２において、信号ＰＣＦａがローレベルになり、表示装置２００ａにおいて、駆動回路６０及び駆動回路７０への電源電位ＶＤＤの供給は停止される。また、駆動回路６０へのスタートパルスＧＳＰ、クロック信号ＧＣＬＫの供給は停止され、駆動回路７０へのデータＳＤａ、スタートパルスＳＳＰ、クロック信号ＳＣＬＫの供給は停止される。これにより、駆動回路６０及び駆動回路７０が休止状態となる。このとき画素５１の表示状態は更新されない。

一方、信号ＰＣＦｂがハイレベルになり、表示装置２００ｂにおいて、駆動回路６０及び駆動回路７０に電源電位ＶＤＤが供給される。また、駆動回路６０にはスタートパルスＧＳＰ、クロック信号ＧＣＬＫが供給され、駆動回路６０によって特定の行の画素５１が選択される。また、駆動回路７０にはデータＳＤｂ、スタートパルスＳＳＰ、クロック信号ＳＣＬＫが供給され、駆動回路６０に選択された画素５１にデータＳＤｂが供給される。

このように、図１における画素部４０に映像の書き換えを行わない画素群がある場合、その画素群を有する表示装置において駆動回路を休止状態とすることができ、消費電力を削減することができる。

なお、図１４においては、電力及び信号の供給の停止を駆動回路６０と駆動回路７０の両方に対して行った動作例を示したが、どちらか一方の駆動回路に対して行ってもよい。

表示装置２００には様々な表示素子を用いることができる。表示素子として例えば、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有する素子を用いることができる。表示素子の例としては、ＥＬ（エレクトロルミネッセンス）素子（有機ＥＬ素子、無機ＥＬ素子、有機物及び無機物を含むＥＬ素子など）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、電流が流れると発光するトランジスタ、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェロメトリック・モジュレーション）素子、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）表示素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用いた表示素子、などが挙げられる。また、表示素子として量子ドットを用いてもよい。

ＥＬ素子を用いた表示装置の例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。量子ドットを用いた表示装置の例としては、量子ドットディスプレイなどがある。液晶素子を用いた表示装置の例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク、電子粉流体（登録商標）、又は電気泳動素子を用いた表示装置の例としては、電子ペーパーなどがある。表示装置はプラズマディスプレイパネル（ＰＤＰ）であってもよいし、網膜走査型の投影装置であってもよい。

なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、消費電力を低減することができる。

また、ＬＥＤを用いる場合、ＬＥＤの電極や窒化物半導体の下に、グラフェンやグラファイトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜としてもよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒化物半導体（例えば、結晶を有するｎ型ＧａＮ半導体層など）を容易に成膜することができる。さらに、その上に、結晶を有するｐ型ＧａＮ半導体層などを設けて、ＬＥＤを構成することができる。グラフェンやグラファイトと、結晶を有するｎ型ＧａＮ半導体層との間に、ＡｌＮ層を設けてもよい。なお、ＬＥＤが有するＧａＮ半導体層は、ＭＯＣＶＤで成膜してもよい。ただし、グラフェンを設けることにより、ＬＥＤが有するＧａＮ半導体層をスパッタ法で成膜することも可能である。

以下、表示素子として液晶素子が設けられた画素、及び表示素子としてＥＬ素子が設けられた画素の構成例を説明する。

＜画素の構成例１＞
図１５（Ａ）に、画素５１の構成例を示す。画素５１は、トランジスタ２１２、液晶素子２１３、容量素子２１４を有する。

トランジスタ２１２のゲートは配線ＧＬと接続され、ソース又はドレインの一方は液晶素子２１３の一方の電極、及び容量素子２１４の一方の電極と接続され、ソース又はドレインの他方は配線ＳＬと接続されている。液晶素子２１３の他方の電極、及び容量素子２１４の他方の電極は、それぞれ所定の電位が供給される端子と接続されている。トランジスタ２１２のソース又はドレインの一方、液晶素子２１３の一方の電極、及び容量素子２１４の一方の電極と接続されたノードを、ノードＮ１とする。

液晶素子２１３の他方の電極の電位は、複数の画素５１で共通の電位（コモン電位）としてもよいし、容量素子２１４の他方の電極と同電位としてもよい。また、液晶素子２１３の他方の電極の電位は、画素５１毎に異なっていてもよい。また、容量素子２１４は、ノードＮ１の電位を保持するための保持容量としての機能を有する。

ここでは、トランジスタ２１２をｎチャネル型としているが、ｐチャネル型であってもよい。また、容量素子２１４は省略することもできる。また、画素５１は必要に応じて、トランジスタ、ダイオード、抵抗素子、容量素子、インダクタなどの素子さらに有していても良い。

トランジスタ２１２は、配線ＳＬの電位のノードＮ１への供給を制御する機能を有する。具体的には、配線ＧＬの電位を制御してトランジスタ２１２をオン状態とすることにより、配線ＳＬ電位がノードＮ１に供給され、画素５１の書き込みが行われる。その後、配線ＧＬの電位を制御してトランジスタ２１２をオフ状態とすることにより、ノードＮ１の電位が保持される。

液晶素子２１３は、一対の電極と、一対の電極間の電圧が印加される液晶材料を含んだ液晶層と、を有する。液晶素子２１３に含まれる液晶分子の配向は、一対の電極間に印加される電圧の値に応じて変化し、これにより液晶層の透過率が変化する。そのため、配線ＳＬからノードＮ１に供給する電位を制御することにより、画素５１の階調を制御することができる。

なお、トランジスタ２１２は一対のゲートを有していてもよい。図１５（Ｂ）、（Ｃ）に、一対のゲートを有するトランジスタ２１２の構成を示す。

図１５（Ｂ）示すトランジスタ２１２はバックゲートを有し、バックゲートはフロントゲートと接続されている。この場合、フロントゲートの電位とバックゲートの電位は等しくなる。

図１５（Ｃ）に示すトランジスタ２１２は、バックゲートが配線ＢＧＬと接続されている。配線ＢＧＬは、バックゲートに所定の電位を供給する機能を有する配線である。配線ＢＧＬの電位を制御することにより、トランジスタ２１２の閾値電圧を制御することができる。なお、配線ＢＧＬは駆動回路６０（図１３参照）と接続することができ、配線ＢＧＬの電位は駆動回路６０によって制御することができる。また、配線ＢＧＬは同一の行の画素５１において共有されている。

次に、図１５に示す画素５１の動作例について説明する。

まず、第１のフレーム期間において、駆動回路６０から配線ＧＬ［１］に所定の電位を供給することにより、１行目の画素５１を選択する。選択された画素５１では、トランジスタ２１２がオン状態になる。

また、画素５１に表示する階調に対応する電位が、駆動回路７０から配線ＳＬ［１］乃至ＳＬ［ｙ］に供給される。そして、配線ＳＬ［１］乃至ＳＬ［ｙ］の電位が、トランジスタ２１２を介してノードＮ１に供給される。これにより、液晶素子２１３の透過率が制御され、各画素５１の階調が制御される。

その後、駆動回路６０から配線ＧＬ［１］に所定の電位を供給することにより、１行目の画素５１を非選択の状態にする。これにより、１行目の画素５１において、トランジスタ２１２がオフ状態になり、ノードＮ１の電位が保持される。これにより、１行目の画素５１の書き換えが完了する。

同様にして、配線ＧＬ［２］から配線ＧＬ［ｘ］が順に選択され、上記と同様の動作が順次繰り返される。これにより、画素群５０において第１フレームの画像を表示することができる。

なお、配線ＧＬの選択には、プログレッシブ方式を用いてもよいし、インターレース方式を用いてもよい。また、駆動回路７０から配線ＳＬ［１］乃至ＳＬ［ｙ］へのデータＳＤの供給は、配線ＳＬ［１］乃至ＳＬ［ｙ］に順次データＳＤを供給する点順次駆動を用いて行ってもよいし、配線ＳＬ［１］乃至ＳＬ［ｙ］に一斉にデータＳＤを供給する線順次駆動を用いて行ってもよい。また、複数の配線ＳＬごとに順に、データＳＤを供給する駆動方法を用いてもよい。

その後、第２のフレーム期間において、第１のフレーム期間と同様の動作により、画像の表示が行われる。これにより、画素群５０に表示される画像が書き換えられる。なお、画像の書き換えの頻度は、画素群５０の観察者が書き換えによる画像の変化を識別することが難しい頻度で行う。画像の書き換えの頻度は、例えば、１秒間に６０回以上とすることができる。これにより、画素群５０になめらかな動画を表示することができる。

一方、画素群５０に静止画を表示する場合や、画像に変化がない、又は画像の変化が一定以下である動画を表示する場合などは、書き換えを省略することが好ましい。これにより、画像の書き換えに伴う消費電力を削減することができる。この場合、画像の書き換えの頻度は、例えば、１日に１回以上且つ１秒間に０．１回未満、好ましくは１時間に１回以上且つ１秒間に１回未満、より好ましくは３０秒間に１回以上且つ１秒間に１回未満とすることができる。

画像の書き換えを行わない期間に置いては、駆動回路６０及び駆動回路７０に供給される電源電位や信号を停止することができる。これにより、駆動回路６０及び駆動回路７０における消費電力を低減することができる。

また、画像の書き換えの頻度を減らすことにより、画像を表示する際のちらつき（フリッカーともいう）を低減することができる。これにより、画素群５０の観察者の目の疲労を低減することができる。

画像の書き換えの頻度を減らす場合、ノードＮ１の電位が長時間保持されることが好ましい。そのため、トランジスタ２１２にはオフ電流が小さいＯＳトランジスタを用いることが好ましい。トランジスタ２１２にＯＳトランジスタを用いることにより、ノードＮ１の電位を極めて長期間にわたって保持することができ、映像の書き換えの頻度を減らしても、映像の表示状態を維持することができる。

なお、表示状態を維持するとは、表示状態の変化が一定の範囲より大きくならないように保持することをいう。上記一定の範囲は適宜設定することができ、例えば使用者が表示画像を閲覧する場合に、同じ表示画像であると認識できる範囲に設定することが好ましい。

また、トランジスタ２１２には、酸化物半導体以外の半導体を含む膜にチャネル形成領域が形成されるトランジスタを用いることもできる。酸化物半導体以外の半導体としては、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、有機半導体などがあげられる。これら酸化物半導体以外の半導体は、単結晶半導体であってもよいし、非晶質半導体、微結晶半導体、多結晶半導体などの非単結晶半導体であってもよい。

＜画素の構成例２＞
図１６（Ａ）に、画素５１の他の構成例を示す。図１６（Ａ）に示す画素５１は、トランジスタ２１５乃至２１７、発光素子２１８、容量素子２１９を有する。なお、トランジスタ２１６は省略することもできる。

トランジスタ２１５のゲートは配線ＧＬと接続され、ソース又はドレインの一方はトランジスタ２１７のゲート、及び容量素子２１９の一方の電極と接続され、ソース又はドレインの他方は配線ＳＬと接続されている。トランジスタ２１７のソース又はドレインの一方は容量素子２１９の他方の電極、発光素子２１８の一方の電極、及びトランジスタ２１６のソース又はドレインの一方と接続され、ソース又はドレインの他方は電位Ｖａが供給される配線と接続されている。発光素子２１８の他方の電極は、電位Ｖｃが供給される配線と接続されている。トランジスタ２１６のゲートは配線ＧＬと接続され、ソース又はドレインの他方は電位Ｖ０が供給される配線と接続されている。トランジスタ２１５のソース又はドレインの一方、トランジスタ２１７のゲート、及び容量素子２１９の一方の電極と接続されたノードを、ノードＮ２とする。

ここでは、トランジスタ２１５乃至２１７をｎチャネル型としているが、トランジスタ２１５乃至２１７はそれぞれｎチャネル型であってもｐチャネル型であってもよい。また、トランジスタ２１５乃至２１７にはそれぞれ、トランジスタ２１２と同様の半導体材料を用いることができる。なお、トランジスタ２１５乃至２１７の半導体材料は、それぞれ同じであっても異なっていてもよい。例えば、トランジスタ２１５としてＳｉトランジスタを用い、トランジスタ２１７としてＯＳトランジスタを用いてもよい。また、トランジスタ２１５としてＯＳトランジスタを用い、トランジスタ２１７としてＳｉトランジスタを用いてもよい。トランジスタ２１５をＯＳトランジスタとすることにより、ノードＮ２の電位を極めて長期間にわたって保持することができる。

また、容量素子２１４は省略することもできる。また、画素５１は必要に応じて、トランジスタ、ダイオード、抵抗素子、容量素子、インダクタなどの素子さらに有していても良い。

発光素子２１８としては、有機ＥＬ素子や無機ＥＬ素子などを用いることができる。また、電位Ｖａ又は電位Ｖｂの一方は高電源電位とし、他方は低電源電位とすることができる。また、容量素子２１９は、ノードＮ２の電位を保持するための保持容量としての機能を有する。

トランジスタ２１５は、配線ＳＬの電位のノードＮ２への供給を制御する機能を有する。具体的には、配線ＧＬの電位を制御してトランジスタ２１５をオン状態とすることにより、配線ＳＬ電位がノードＮ２に供給され、画素５１の書き込みが行われる。その後、配線ＧＬの電位を制御してトランジスタ２１５をオフ状態とすることにより、ノードＮ２の電位が保持される。

ノードＮ２電位に応じてトランジスタ２１７のソース−ドレインの間に流れる電流量が制御され、発光素子２１８が当該電流量に応じた輝度で発光する。これにより、画素５１の階調を制御することができる。

画素５１の書き込み時における駆動回路６０及び駆動回路７０の動作は、図１５における画素５１の動作時と同様である。

なお、図１６（Ｂ）に示すように、トランジスタ２１５乃至２１７はそれぞれ、バックゲートを有していてもよい。図１６（Ｂ）に示すトランジスタ２１５乃至２１７は、ゲートとバックゲートが接続されている。よって、ゲートの電位とバックゲートの電位は等しくなる。また、図１６（Ｃ）に示すように、トランジスタ２１５乃至２１７のバックゲートは、所定の電位が供給される配線ＢＧＬと接続されていてもよい。

以上のように、本発明の一態様においては、映像の書き換えが不要である期間に、駆動回路への電力及び信号の供給を停止することができる。これにより、表示装置２００の消費電力を削減することができる。

なお、図１に示す表示部２０は、液晶表示装置と発光表示装置の両方を有していてもよい。具体的には、画素５１ａと画素５１ｂの一方を図１５に示す画素５１によって構成し、他方を図１６に示す画素５１によって構成してもよい。これにより、液晶素子及び発光素子を用いて映像の表示を行うことができる。液晶素子及び発光素子の両方を用いた表示装置については、実施の形態３においても説明する。

本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。

（実施の形態３）
本実施の形態では、表示部２０に用いることができる表示装置の他の構成例について説明する。より具体的には、図２に示す構成を備え、反射型の液晶素子と、発光素子の両方を有し、透過モードと反射モードの両方の表示を行うことが可能な表示装置について説明する。

上記の実施の形態で説明した表示システムを、教科書などの教材、ノートなどに用いる場合、表示部２０に表示される文字は、図形又はイメージよりも頻繁に変化することが多い。一方、図形又はイメージの表示には、文字の表示（例えば白黒表示）よりも高精細なカラー表示が要求されることが多い。そのため、例えば、以下に説明する反射型の液晶素子を、文字の映像を表示する画素５１ａ（図１、２、３（Ａ）参照）に用い、以下に説明する発光素子を、図形又はイメージの映像を表示する画素５１ｂ（図１、２、３（Ｂ）参照）に用いることが好ましい。これにより、頻繁に変化する文字の表示を、バックライトが不要で消費電力が低い反射型液晶素子を用いて行い、図形又はイメージの表示を、高精細なカラー表示が可能な発光素子を用いて行うことができる。よって、高精細且つ低消費電力の表示を行うことができる。

図１７（Ａ）は、表示装置４００の構成の一例を示すブロック図である。表示装置４００は、画素部４０にマトリクス状に配列した複数の画素ユニット４１を有する。また、表示装置４００は、駆動回路６０ａ、６０ｂと、駆動回路７０ａ、７０ｂを有する。また、表示装置４００は、方向Ｒに配列した複数の画素ユニット４１、及び駆動回路６０ａと接続された複数の配線ＧＬａと、方向Ｒに配列した複数の画素ユニット４１、及び駆動回路６０ｂと接続された複数の配線ＧＬｂを有する。また、表示装置４００は、方向Ｃに配列した複数の画素ユニット４１、及び駆動回路７０ａと接続された複数の配線ＳＬａと、方向Ｃに配列した複数の画素ユニット４１、及び駆動回路７０ｂと接続された複数の配線ＳＬｂを有する。

画素ユニット４１は、反射型の液晶素子と、発光素子を有する。画素ユニット４１において、液晶素子と発光素子とは、互いに重なる部分を有する。

図１７（Ｂ１）は、画素ユニット４１が有する導電層４３０ｂの構成例を示す。導電層４３０ｂは、画素ユニット４１における液晶素子の反射電極として機能する。また導電層４３０ｂには、開口４４０が設けられている。

図１７（Ｂ１）には、導電層４３０ｂと重なる領域に位置する発光素子４２０を破線で示している。発光素子４２０は、導電層４３０ｂが有する開口４４０と重ねて配置されている。これにより、発光素子４２０が発する光は、開口４４０を介して表示面側に射出される。

図１７（Ｂ１）では、方向Ｒに隣接する画素ユニット４１が異なる色に対応する画素である。このとき、図１７（Ｂ１）に示すように、方向Ｒに隣接する２つの画素において、開口４４０が一列に配列されないように、導電層４３０ｂの異なる位置に設けられていることが好ましい。これにより、２つの発光素子４２０を離すことが可能で、発光素子４２０が発する光が隣接する画素ユニット４１が有する着色層に入射してしまう現象（クロストークともいう）を抑制することができる。また、隣接する２つの発光素子４２０を離して配置することができるため、発光素子４２０のＥＬ層をシャドウマスク等により作り分ける場合であっても、高い精細度の表示装置を実現できる。

また、図１７（Ｂ２）に示すような配列としてもよい。

非開口部の総面積に対する開口４４０の総面積の比の値が大きすぎると、液晶素子を用いた表示が暗くなってしまう。また、非開口部の総面積に対する開口４４０の総面積の比の値が小さすぎると、発光素子４２０を用いた表示が暗くなってしまう。

また、反射電極として機能する導電層４３０ｂに設ける開口４４０の面積が小さすぎると、発光素子４２０が射出する光から取り出せる光の効率が低下してしまう。

開口４４０の形状は、例えば多角形、四角形、楕円形、円形または十字等の形状とすることができる。また、細長い筋状、スリット状、市松模様状の形状としてもよい。また、開口４４０を隣接する画素に寄せて配置してもよい。好ましくは、開口４４０を同じ色を表示する他の画素に寄せて配置する。これにより、クロストークを抑制できる。

＜回路の構成例＞
図１８は、画素ユニット４１の構成例を示す回路図である。図１８では、隣接する２つの画素ユニット４１を示している。画素ユニット４１はそれぞれ、画素５１ａと画素５１ｂを有する。

画素５１ａは、スイッチＳＷ１、容量素子Ｃ１、液晶素子４１０を有し、画素５１ｂは、スイッチＳＷ２、トランジスタＭ、容量素子Ｃ２、及び発光素子４２０を有する。また、画素５１ａは、配線ＳＬａ、配線ＧＬａ、配線ＣＳＣＯＭと接続されており、画素５１ｂは、配線ＧＬｂ、配線ＳＬｂ、配線ＡＮＯと接続されている。なお、図１８では、液晶素子４１０と接続された配線ＶＣＯＭ１、及び発光素子４２０と接続された配線ＶＣＯＭ２を示している。また、図１８では、スイッチＳＷ１及びスイッチＳＷ２に、トランジスタを用いた場合の例を示している。

スイッチＳＷ１のゲートは配線ＧＬａと接続され、ソース又はドレインの一方は配線ＳＬａと接続され、ソース又はドレインの他方は容量素子Ｃ１の一方の電極、及び液晶素子４１０の一方の電極と接続されている。容量素子Ｃ１の他方の電極は、配線ＣＳＣＯＭと接続されている。液晶素子４１０の他方の電極は、配線ＶＣＯＭ１と接続されている。

スイッチＳＷ２のゲートは配線ＧＬｂと接続され、ソース又はドレインの一方は配線ＳＬｂと接続され、ソース又はドレインの他方は容量素子Ｃ２の一方の電極、トランジスタＭのゲートと接続されている。容量素子Ｃ２の他方の電極はトランジスタＭのソース又はドレインの一方、配線ＡＮＯと接続されている。トランジスタＭのソース又はドレインの他方は発光素子４２０の一方の電極と接続されている。発光素子４２０の他方の電極は配線ＶＣＯＭ２と接続されている。

図１８では、トランジスタＭが一対のゲートを有し、これらが接続されている例を示している。これにより、トランジスタＭが流すことのできる電流を増大させることができる。

配線ＶＣＯＭ１及び配線ＣＳＣＯＭには、それぞれ所定の電位を供給することができる。また、配線ＶＣＯＭ２及び配線ＡＮＯにはそれぞれ、発光素子４２０を発光させることが可能となる電位差を生じさせるための電位を供給することができる。

図１８に示す画素ユニット４１は、例えば反射モードの表示を行う場合には、配線ＧＬａ及び配線ＳＬａに供給される信号により画素５１ａを駆動することにより、液晶素子４１０による光学変調を利用して映像を表示することができる。また、透過モードで表示を行う場合には、配線ＧＬｂ及び配線ＳＬｂに供給される信号により画素５１ｂを駆動することにより、発光素子４２０を発光させて映像を表示することができる。また両方のモードで駆動する場合には、配線ＧＬａ、配線ＧＬｂ、配線ＳＬａ及び配線ＳＬｂのそれぞれに供給される信号により、画素５１ａ及び画素５１ｂを駆動することができる。

なお、図１８では一つの画素ユニット４１に、一つの液晶素子４１０と一つの発光素子４２０とを有する例を示したが、これに限られない。例えば、図１９（Ａ）に示すように、画素５１ｂが複数の副画素５２ｂ（５２ｂｒ、５２ｂｇ、５２ｂｂ、５２ｂｗ）を有していてもよい。副画素５２ｂｒ、５２ｂｇ、５２ｂｂ、５２ｂｗはそれぞれ、発光素子４２０ｒ、４２０ｇ、４２０ｂ、４２０ｗを有する。図１９（Ａ）に示す画素ユニット４１は、図１８とは異なり、１つの画素ユニットでフルカラーの表示が可能な画素である。

図１９（Ａ）では、画素５１ｂに配線ＧＬｂａ、ＧＬｂｂ、ＳＬｂａ、ＳＬｂｂが接続されている。

図１９（Ａ）に示す例では、例えば４つの発光素子４２０として、それぞれ赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、及び白色（Ｗ）を呈する発光素子を用いることができる。また液晶素子４１０として、白色を呈する反射型の液晶素子を用いることができる。これにより、反射モードの表示を行う場合には、反射率の高い白色の表示を行うことができる。また透過モードで表示を行う場合には、演色性の高い表示を低い電力で行うことができる。

また、図１９（Ｂ）には、画素ユニット４１の構成例を示している。画素ユニット４１は、導電層４３０が有する開口部と重なる発光素子４２０ｗと、導電層４３０の周囲に配置された発光素子４２０ｒ、発光素子４２０ｇ、及び発光素子４２０ｂとを有する。発光素子４２０ｒ、発光素子４２０ｇ、及び発光素子４２０ｂは、発光面積がほぼ同等であることが好ましい。

例えば、図１８、図１９（Ａ）における画素５１ａ、画素５１ｂにそれぞれ、上記実施の形態で説明したデータＳＤａ、データＳＤｂを供給することにより、画素５１ａを用いて文字を表示し、画素５１ｂを用いて図形又はイメージを表示することができる。これにより、画素部４０に文字と図形又はイメージが混在した映像を表示することができる。

＜表示装置の構成例＞
図２０は、本発明の一態様の表示装置４００の斜視概略図である。表示装置４００は、基板５５１と基板５６１とが貼り合わされた構成を有する。図２０では、基板５６１を破線で示している。

表示装置４００は、表示部５６２、回路５６４、配線５６５等を有する。基板５５１には、例えば回路５６４、配線５６５、及び画素電極として機能する導電層４３０ｂ等が設けられる。また、図２０では基板５５１上にＩＣ５７３とＦＰＣ５７２が実装されている例を示している。そのため、図２０に示す構成は、表示装置４００とＦＰＣ５７２及びＩＣ５７３を有する表示モジュールと言うこともできる。

回路５６４は、例えば駆動回路７０として機能する回路を用いることができる。

配線５６５は、表示部５６２や回路５６４に信号や電力を供給する機能を有する。当該信号や電力は、ＦＰＣ５７２を介して外部、またはＩＣ５７３から配線５６５に入力される。

また、図２０では、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式等により、基板５５１にＩＣ５７３が設けられている例を示している。ＩＣ５７３は、例えば駆動回路６０、または駆動回路７０などとしての機能を有するＩＣを適用できる。なお表示装置４００が駆動回路６０及び駆動回路７０として機能する回路を備える場合や、駆動回路６０や駆動回路７０として機能する回路を外部に設け、ＦＰＣ５７２を介して表示装置４００を駆動するための信号を入力する場合などでは、ＩＣ５７３を設けない構成としてもよい。また、ＩＣ５７３を、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）方式等により、ＦＰＣ５７２に実装してもよい。

図２０には、表示部５６２の一部の拡大図を示している。表示部５６２には、複数の表示素子が有する導電層４３０ｂがマトリクス状に配置されている。導電層４３０ｂは、可視光を反射する機能を有し、後述する液晶素子４１０の反射電極として機能する。

また、図２０に示すように、導電層４３０ｂは開口を有する。さらに導電層４３０ｂよりも基板５５１側に、発光素子４２０を有する。発光素子４２０からの光は、導電層４３０ｂの開口を介して基板５６１側に射出される。

図２１に、図２０で例示した表示装置の、ＦＰＣ５７２を含む領域の一部、回路５６４を含む領域の一部、及び表示部５６２を含む領域の一部をそれぞれ切断したときの断面の一例を示す。

表示装置４００は、基板５５１と基板５６１の間に、絶縁層７２０を有する。また基板５５１と絶縁層７２０の間に、発光素子４２０、トランジスタ７０１、トランジスタ７０５、トランジスタ７０６、着色層６３４等を有する。また絶縁層７２０と基板５６１の間に、液晶素子４１０、着色層６３１等を有する。また基板５６１と絶縁層７２０は接着層６４１を介して接着され、基板５５１と絶縁層７２０は接着層６４２を介して接着されている。

トランジスタ７０６は、液晶素子４１０と接続され、トランジスタ７０５は、発光素子４２０と接続されている。トランジスタ７０５とトランジスタ７０６は、いずれも絶縁層７２０の基板５５１側の面上に形成されているため、これらを同一の工程を用いて作製することができる。

基板５６１には、着色層６３１、遮光層６３２、絶縁層６２１、及び液晶素子４１０の共通電極として機能する導電層６１３、配向膜６３３ｂ、絶縁層６１７等が設けられている。絶縁層６１７は、液晶素子４１０のセルギャップを保持するためのスペーサとして機能する。

絶縁層７２０の基板５５１側には、絶縁層７１１、絶縁層７１２、絶縁層７１３、絶縁層７１４、絶縁層７１５、絶縁層７１６等の絶縁層が設けられている。絶縁層７１１は、その一部が各トランジスタのゲート絶縁層として機能する。絶縁層７１２、絶縁層７１３、及び絶縁層７１４は、各トランジスタを覆って設けられている。また絶縁層７１４を覆って絶縁層７１６が設けられている。絶縁層７１４及び絶縁層７１６は、平坦化層としての機能を有する。なお、ここではトランジスタ等を覆う絶縁層として、絶縁層７１２、絶縁層７１３、絶縁層７１４の３層を有する場合について示しているが、これに限られず４層以上であってもよいし、単層、または２層であってもよい。また平坦化層として機能する絶縁層７１４は、不要であれば設けなくてもよい。

また、トランジスタ７０１、トランジスタ７０５、及びトランジスタ７０６は、一部がゲートとして機能する導電層７２１、一部がソース又はドレインとして機能する導電層７２２、半導体層７３１を有する。ここでは、同一の導電膜を加工して得られる複数の層に、同じハッチングパターンを付している。

液晶素子４１０は反射型の液晶素子である。液晶素子４１０は、導電層４３０ａ、液晶６１２、導電層６１３が積層された積層構造を有する。また導電層４３０ａの基板５５１側に接して、可視光を反射する導電層４３０ｂが設けられている。導電層４３０ｂは開口４４０を有する。また導電層４３０ａ及び導電層６１３は可視光を透過する材料を含む。また液晶６１２と導電層４３０ａの間に配向膜６３３ａが設けられ、液晶６１２と導電層６１３の間に配向膜６３３ｂが設けられている。また、基板５６１の外側の面には、偏光板６３０を有する。

液晶素子４１０において、導電層４３０ｂは可視光を反射する機能を有し、導電層６１３は可視光を透過する機能を有する。基板５６１側から入射した光は、偏光板６３０により偏光され、導電層６１３、液晶６１２を透過し、導電層４３０ｂで反射する。そして液晶６１２及び導電層６１３を再度透過して、偏光板６３０に達する。このとき、導電層４３０ｂと導電層６１３の間に与える電圧によって液晶の配向を制御し、光の光学変調を制御することができる。すなわち、偏光板６３０を介して射出される光の強度を制御することができる。また光は着色層６３１によって特定の波長領域以外の光が吸収されることにより、取り出される光は、例えば赤色を呈する光となる。

発光素子４２０は、ボトムエミッション型の発光素子である。発光素子４２０は、絶縁層７２０側から導電層６９１、ＥＬ層６９２、及び導電層６９３ｂの順に積層された積層構造を有する。また導電層６９３ｂを覆って導電層６９３ａが設けられている。導電層６９３ｂは可視光を反射する材料を含み、導電層６９１及び導電層６９３ａは可視光を透過する材料を含む。発光素子４２０が発する光は、着色層６３４、絶縁層７２０、開口４４０、導電層６１３等を介して、基板５６１側に射出される。

ここで、図２１に示すように、開口４４０には可視光を透過する導電層４３０ａが設けられていることが好ましい。これにより、開口４４０と重なる領域においてもそれ以外の領域と同様に液晶６１２が配向するため、これらの領域の境界部で液晶の配向不良が生じ、意図しない光が漏れてしまうことを抑制できる。

ここで、基板５６１の外側の面に配置する偏光板６３０として直線偏光板を用いてもよいが、円偏光板を用いることもできる。円偏光板としては、例えば直線偏光板と１／４波長位相差板を積層したものを用いることができる。これにより、外光反射を抑制することができる。また、偏光板の種類に応じて、液晶素子４１０に用いる液晶素子のセルギャップ、配向、駆動電圧等を調整することで、所望のコントラストが実現されるようにすればよい。

また、導電層６９１の端部を覆う絶縁層７１６上には、絶縁層７１７が設けられている。絶縁層７１７は、絶縁層７２０と基板５５１が必要以上に接近することを抑制するスペーサとしての機能を有する。またＥＬ層６９２や導電層６９３ａを遮蔽マスク（メタルマスク）を用いて形成する場合には、当該遮蔽マスクが被形成面に接触することを抑制する機能を有していてもよい。なお、絶縁層７１７は不要であれば設けなくてもよい。

トランジスタ７０５のソース又はドレインの一方は、導電層７２４を介して発光素子４２０の導電層６９１と接続されている。

トランジスタ７０６のソース又はドレインの一方は、接続部７０７を介して導電層４３０ｂと接続されている。導電層４３０ｂと導電層４３０ａは互いに接して設けられ、これらは接続されている。ここで、接続部７０７は、絶縁層７２０に設けられた開口を介して、絶縁層７２０の両面に設けられる導電層同士を接続する部分である。

基板５５１と基板５６１が重ならない領域には、接続部７０４が設けられている。接続部７０４は、接続層７４２を介してＦＰＣ５７２と接続されている。接続部７０４は接続部７０７と同様の構成を有している。接続部７０４の上面は、導電層４３０ａと同一の導電膜を加工して得られた導電層が露出している。これにより、接続部７０４とＦＰＣ５７２とを接続層７４２を介して接続することができる。

接着層６４１が設けられる一部の領域には、接続部７５２が設けられている。接続部７５２において、導電層４３０ａと同一の導電膜を加工して得られた導電層と、導電層６１３の一部が、接続体７４３により接続されている。したがって、基板５６１側に形成された導電層６１３に、基板５５１側に接続されたＦＰＣ５７２から入力される信号または電位を、接続部７５２を介して供給することができる。

接続体７４３としては、例えば導電性の粒子を用いることができる。導電性の粒子としては、有機樹脂またはシリカなどの粒子の表面を金属材料で被覆したものを用いることができる。金属材料としてニッケルや金を用いると接触抵抗を低減できるため好ましい。またニッケルをさらに金で被覆するなど、２種類以上の金属材料を層状に被覆させた粒子を用いることが好ましい。また接続体７４３として、弾性変形、または塑性変形する材料を用いることが好ましい。このとき導電性の粒子である接続体７４３は、図２１に示すように上下方向に潰れた形状となる場合がある。こうすることで、接続体７４３と、これと電気的に接続する導電層との接触面積が増大し、接触抵抗を低減できるほか、接続不良などの不具合の発生を抑制することができる。

接続体７４３は、接着層６４１に覆われるように配置することが好ましい。例えば、硬化前の接着層６４１に接続体７４３を分散させておけばよい。

図２１では、回路５６４の例としてトランジスタ７０１が設けられている例を示している。

図２１では、トランジスタ７０１及びトランジスタ７０５の例として、チャネルが形成される半導体層７３１を一対のゲートで挟持する構成が適用されている。一方のゲートは導電層７２１により、他方のゲートは絶縁層７１２を介して半導体層７３１と重なる導電層７２３により構成されている。このような構成とすることで、トランジスタのしきい値電圧を制御することができる。このとき、２つのゲートを接続し、これらに同一の信号を供給することによりトランジスタを駆動してもよい。このようなトランジスタは他のトランジスタと比較して電界効果移動度を高めることが可能であり、オン電流を増大させることができる。その結果、高速駆動が可能な回路を作製することができる。さらには、回路部の占有面積を縮小することが可能となる。オン電流の大きなトランジスタを適用することで、表示装置を大型化、または高精細化したときに配線数が増大したとしても、各配線における信号遅延を低減することが可能であり、表示ムラを抑制することができる。

なお、回路５６４が有するトランジスタと、表示部５６２が有するトランジスタは、同じ構造であってもよい。また回路５６４が有する複数のトランジスタは、全て同じ構造であってもよいし、異なる構造のトランジスタを組み合わせて用いてもよい。また、表示部５６２が有する複数のトランジスタは、全て同じ構造であってもよいし、異なる構造のトランジスタを組み合わせて用いてもよい。

各トランジスタを覆う絶縁層７１２、絶縁層７１３のうち少なくとも一方は、水や水素などの不純物が拡散しにくい材料を用いることが好ましい。すなわち、絶縁層７１２または絶縁層７１３はバリア膜として機能させることができる。このような構成とすることで、トランジスタに対して外部から不純物が拡散することを効果的に抑制することが可能となり、信頼性の高い表示装置を実現できる。

基板５６１側において、着色層６３１、遮光層６３２を覆って絶縁層６２１が設けられている。絶縁層６２１は、平坦化層としての機能を有していてもよい。絶縁層６２１により、導電層６１３の表面を概略平坦にできるため、液晶６１２の配向状態を均一にできる。

表示装置４００を作製する方法の一例について説明する。例えば剥離層を有する支持基板上に、導電層４３０ａ、導電層４３０ｂ、絶縁層７２０を順に形成し、その後、トランジスタ７０５、トランジスタ７０６、発光素子４２０等を形成した後、接着層６４２を用いて基板５５１と支持基板を貼り合せる。その後、剥離層と絶縁層７２０、及び剥離層と導電層４３０ａのそれぞれの界面で剥離することにより、支持基板及び剥離層を除去する。またこれとは別に、着色層６３１、遮光層６３２、導電層６１３等をあらかじめ形成した基板５６１を準備する。そして基板５５１または基板５６１に液晶６１２を滴下し、接着層６４１により基板５５１と基板５６１を貼り合せることで、表示装置４００を作製することができる。

剥離層としては、絶縁層７２０及び導電層４３０ａとの界面で剥離が生じる材料を適宜選択することができる。特に、剥離層としてタングステンなどの高融点金属材料を含む層と当該金属材料の酸化物を含む層を積層して用い、剥離層上の絶縁層７２０として、窒化シリコンや酸化窒化シリコン、窒化酸化シリコン等を複数積層した層を用いることが好ましい。剥離層に高融点金属材料を用いると、これよりも後に形成する層の形成温度を高めることが可能で、不純物の濃度が低減され、信頼性の高い表示装置を実現できる。

導電層４３０ａとしては、金属酸化物、金属窒化物、または低抵抗化された酸化物半導体等の酸化物または窒化物を用いることが好ましい。酸化物半導体を用いる場合には、水素、ボロン、リン、窒素、及びその他の不純物の濃度、並びに酸素欠損量の少なくとも一が、トランジスタに用いる半導体層に比べて高められた材料を、導電層４３０ａに用いればよい。

以下では、上記に示す各構成要素について説明する。

［基板］
表示装置が有する基板には、平坦面を有する材料を用いることができる。表示素子からの光を取り出す側の基板には、該光を透過する材料を用いる。例えば、ガラス、石英、セラミック、サファイア、有機樹脂などの材料を用いることができる。

厚さの薄い基板を用いることで、表示装置の軽量化、薄型化を図ることができる。さらに、可撓性を有する程度の厚さの基板を用いることで、可撓性を有する表示装置を実現できる。

また、発光を取り出さない側の基板は、透光性を有していなくてもよいため、上記に挙げた基板の他に、金属基板等を用いることもできる。金属基板は熱伝導性が高く、基板全体に熱を容易に伝導できるため、表示装置の局所的な温度上昇を抑制することができ、好ましい。可撓性や曲げ性を得るためには、金属基板の厚さは、１０μｍ以上２００μｍ以下が好ましく、２０μｍ以上５０μｍ以下であることがより好ましい。

金属基板を構成する材料としては、特に限定はないが、例えば、アルミニウム、銅、ニッケル等の金属、もしくはアルミニウム合金またはステンレス等の合金などを好適に用いることができる。

また、金属基板の表面を酸化する、又は表面に絶縁膜を形成するなどにより、絶縁処理が施された基板を用いてもよい。例えば、スピンコート法やディップ法などの塗布法、電着法、蒸着法、又はスパッタリング法などを用いて絶縁膜を形成してもよいし、酸素雰囲気で放置する又は加熱するほか、陽極酸化法などによって、基板の表面に酸化膜を形成してもよい。

可撓性及び可視光に対する透過性を有する材料としては、例えば、可撓性を有する程度の厚さのガラスや、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）等のポリエステル樹脂、ポリアクリロニトリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート（ＰＣ）樹脂、ポリエーテルスルホン（ＰＥＳ）樹脂、ポリアミド樹脂、シクロオレフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリ塩化ビニル樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）樹脂等が挙げられる。特に、熱膨張係数の低い材料を用いることが好ましく、例えば、熱膨張係数が３０×１０^−６／Ｋ以下であるポリアミドイミド樹脂、ポリイミド樹脂、ＰＥＴ等を好適に用いることができる。また、ガラス繊維に有機樹脂を含浸した基板や、無機フィラーを有機樹脂に混ぜて熱膨張係数を下げた基板を使用することもできる。このような材料を用いた基板は、重量が軽いため、該基板を用いた表示装置も軽量にすることができる。

上記材料中に繊維体が含まれている場合、繊維体は有機化合物または無機化合物の高強度繊維を用いる。高強度繊維とは、具体的には引張弾性率またはヤング率の高い繊維のことを言い、代表例としては、ポリビニルアルコール系繊維、ポリエステル系繊維、ポリアミド系繊維、ポリエチレン系繊維、アラミド系繊維、ポリパラフェニレンベンゾビスオキサゾール繊維、ガラス繊維、または炭素繊維が挙げられる。ガラス繊維としては、Ｅガラス、Ｓガラス、Ｄガラス、Ｑガラス等を用いたガラス繊維が挙げられる。これらは、織布または不織布の状態で用い、この繊維体に樹脂を含浸させ樹脂を硬化させた構造物を、可撓性を有する基板として用いてもよい。可撓性を有する基板として、繊維体と樹脂からなる構造物を用いると、曲げや局所的押圧による破損に対する信頼性が向上するため、好ましい。

または、可撓性を有する程度に薄いガラス、金属などを基板に用いることもできる。または、ガラスと樹脂材料とが接着層により貼り合わされた複合材料を用いてもよい。

可撓性を有する基板に、表示装置の表面を傷などから保護するハードコート層（例えば、窒化シリコン、酸化アルミニウムなど）や、押圧を分散可能な材質の層（例えば、アラミド樹脂など）等が積層されていてもよい。また、水分等による表示素子の寿命の低下等を抑制するために、可撓性を有する基板に透水性の低い絶縁膜が積層されていてもよい。例えば、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム等の無機絶縁材料を用いることができる。

基板は、複数の層を積層して用いることもできる。特に、ガラス層を有する構成とすると、水や酸素に対するバリア性を向上させ、信頼性の高い表示装置とすることができる。

［トランジスタ］
トランジスタは、ゲート電極として機能する導電層と、半導体層と、ソース電極として機能する導電層と、ドレイン電極として機能する導電層と、ゲート絶縁層として機能する絶縁層と、を有する。上記では、ボトムゲート構造のトランジスタを適用した場合を示している。

なお、本発明の一態様の表示装置が有するトランジスタの構造は特に限定されない。例えば、プレーナ型のトランジスタとしてもよいし、スタガ型のトランジスタとしてもよいし、逆スタガ型のトランジスタとしてもよい。また、トップゲート型又はボトムゲート型のいずれのトランジスタ構造としてもよい。または、チャネルの上下にゲート電極が設けられていてもよい。

トランジスタに用いる半導体材料の結晶性についても特に限定されず、非晶質半導体、結晶性を有する半導体（微結晶半導体、多結晶半導体、単結晶半導体、又は一部に結晶領域を有する半導体）のいずれを用いてもよい。結晶性を有する半導体を用いると、トランジスタ特性の劣化を抑制できるため好ましい。

また、トランジスタに用いる半導体材料としては、例えば、第１４族の元素（シリコン、ゲルマニウム等）、化合物半導体又は酸化物半導体を半導体層に用いることができる。代表的には、シリコンを含む半導体、ガリウムヒ素を含む半導体又はインジウムを含む酸化物半導体などを適用できる。

特にシリコンよりもバンドギャップの大きな酸化物半導体を適用することが好ましい。シリコンよりもバンドギャップが広く、且つキャリア密度の小さい半導体材料を用いると、トランジスタのオフ状態における電流を低減できるため好ましい。

シリコンよりもバンドギャップの大きな酸化物半導体を用いたトランジスタは、その低いオフ電流により、トランジスタと直列に接続された容量に蓄積した電荷を長期間に亘って保持することが可能である。このようなトランジスタを画素に適用することで、各表示領域に表示した画像の階調を維持しつつ、駆動回路を停止することも可能となる。その結果、極めて消費電力の低減された表示装置を実現できる。

半導体層は、例えば少なくともインジウム、亜鉛及びＭ（アルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジムまたはハフニウム等の金属）を含むＩｎ−Ｍ−Ｚｎ系酸化物で表記される膜を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーを含むことが好ましい。

スタビライザーとしては、上記Ｍで記載の金属を含め、例えば、ガリウム、スズ、ハフニウム、アルミニウム、またはジルコニウム等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン、セリウム、プラセオジム、ネオジム、サマリウム、ユウロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウム、ルテチウム等がある。

半導体層を構成する酸化物半導体として、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。

なお、ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。

また、半導体層と導電層は、上記酸化物のうち同一の金属元素を有していてもよい。半導体層と導電層を同一の金属元素とすることで、製造コストを低減させることができる。例えば、同一の金属組成の金属酸化物ターゲットを用いることで、製造コストを低減させることができる。また半導体層と導電層を加工する際のエッチングガスまたはエッチング液を共通して用いることができる。ただし、半導体層と導電層は、同一の金属元素を有していても、組成が異なる場合がある。例えば、トランジスタ及び容量素子の作製工程中に、膜中の金属元素が脱離し、異なる金属組成となる場合がある。

半導体層を構成する酸化物半導体は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上であることが好ましい。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタのオフ電流を低減することができる。

半導体層を構成する酸化物半導体がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、４：２：４．１等が好ましい。なお、成膜される半導体層の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。

半導体層としては、キャリア密度の低い酸化物半導体膜を用いる。例えば、半導体層は、キャリア密度が１×１０^１７／ｃｍ^３以下、好ましくは１×１０^１５／ｃｍ^３以下、さらに好ましくは１×１０^１３／ｃｍ^３以下、より好ましくは１×１０^１１／ｃｍ^３以下、さらに好ましくは１×１０^１０／ｃｍ^３未満であり、１×１０^−９／ｃｍ^３以上のキャリア密度の酸化物半導体を用いることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。これにより不純物濃度が低く、欠陥準位密度が低いため、安定な特性を有する酸化物半導体であるといえる。

なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、半導体層のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。

半導体層を構成する酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、半導体層において酸素欠損が増加し、ｎ型化してしまう。このため、半導体層におけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１７ａｔｏｍｓ／ｃｍ^３以下とする。

また、アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため半導体層における二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１６ａｔｏｍｓ／ｃｍ^３以下にする。

また、半導体層を構成する酸化物半導体に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため半導体層における二次イオン質量分析法により得られる窒素濃度は、５×１０^１８ａｔｏｍｓ／ｃｍ^３以下にすることが好ましい。

また、半導体層は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高い。

非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。

なお、半導体層が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、単結晶構造の領域のうち、二種以上を有する混合膜であってもよい。混合膜は、例えば上述した領域のうち、いずれか二種以上の領域を含む単層構造、または積層構造を有する場合がある。

または、トランジスタのチャネルが形成される半導体に、シリコンを用いることが好ましい。シリコンとしてアモルファスシリコンを用いてもよいが、特に結晶性を有するシリコンを用いることが好ましい。例えば、微結晶シリコン、多結晶シリコン、単結晶シリコンなどを用いることが好ましい。特に、多結晶シリコンは、単結晶シリコンに比べて低温で形成でき、且つアモルファスシリコンに比べて高い電界効果移動度と高い信頼性を備える。このような多結晶半導体を画素に適用することで画素の開口率を向上させることができる。また極めて高精細な表示部とする場合であっても、ゲート駆動回路とソース駆動回路を画素と同一基板上に形成することが可能となり、電子機器を構成する部品数を低減することができる。

本実施の形態で例示したボトムゲート構造のトランジスタは、作製工程を削減できるため好ましい。またこのときアモルファスシリコンを用いることで、多結晶シリコンよりも低温で形成できるため、半導体層よりも下層の配線や電極の材料、基板の材料として、耐熱性の低い材料を用いることが可能なため、材料の選択の幅を広げることができる。例えば、極めて大面積のガラス基板などを好適に用いることができる。一方、トップゲート型のトランジスタは、自己整合的に不純物領域を形成しやすいため、特性のばらつきなどを低減することができるため好ましい。このとき特に、多結晶シリコンや単結晶シリコンなどを用いる場合に適している。

［導電層］
トランジスタのゲート、ソースおよびドレインのほか、表示装置を構成する各種配線および電極などの導電層に用いることのできる材料としては、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金などが挙げられる。またこれらの材料を含む膜を単層で、または積層構造として用いることができる。例えば、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、その上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、その上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛等の酸化物を用いてもよい。また、マンガンを含む銅を用いると、エッチングによる形状の制御性が高まるため好ましい。

また、透光性を有する導電性材料としては、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物またはグラフェンを用いることができる。または、金、銀、白金、マグネシウム、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、またはチタンなどの金属材料や、該金属材料を含む合金材料を用いることができる。または、該金属材料の窒化物（例えば、窒化チタン）などを用いてもよい。なお、金属材料、合金材料（またはそれらの窒化物）を用いる場合には、透光性を有する程度に薄くすればよい。また、上記材料の積層膜を導電層として用いることができる。例えば、銀とマグネシウムの合金とインジウムスズ酸化物の積層膜などを用いると、導電性を高めることができるため好ましい。これらは、表示装置を構成する各種配線および電極などの導電層や、表示素子が有する導電層（画素電極や共通電極として機能する導電層）にも用いることができる。

［絶縁層］
各絶縁層に用いることのできる絶縁材料としては、例えば、アクリル、エポキシなどの樹脂、シリコーンなどのシロキサン結合を有する樹脂の他、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウムなどの無機絶縁材料を用いることもできる。

また発光素子は、一対の透水性の低い絶縁膜の間に設けられていることが好ましい。これにより、発光素子に水等の不純物が侵入することを抑制でき、装置の信頼性の低下を抑制できる。

透水性の低い絶縁膜としては、窒化シリコン膜、窒化酸化シリコン膜等の窒素と珪素を含む膜や、窒化アルミニウム膜等の窒素とアルミニウムを含む膜等が挙げられる。また、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等を用いてもよい。

例えば、透水性の低い絶縁膜の水蒸気透過量は、１×１０^−５［ｇ／（ｍ^２・ｄａｙ）］以下、好ましくは１×１０^−６［ｇ／（ｍ^２・ｄａｙ）］以下、より好ましくは１×１０^−７［ｇ／（ｍ^２・ｄａｙ）］以下、さらに好ましくは１×１０^−８［ｇ／（ｍ^２・ｄａｙ）］以下とする。

［液晶素子］
液晶素子としては、例えば垂直配向（ＶＡ：Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モードが適用された液晶素子を用いることができる。垂直配向モードとしては、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることができる。

また、液晶素子には、様々なモードが適用された液晶素子を用いることができる。例えばＶＡモードのほかに、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード等が適用された液晶素子を用いることができる。

なお、液晶素子は、液晶の光学的変調作用によって光の透過または非透過を制御する素子である。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界又は斜め方向の電界を含む）によって制御される。なお、液晶素子に用いる液晶としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ：Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。

また、液晶材料としては、ポジ型の液晶、またはネガ型の液晶のいずれを用いてもよく、適用するモードや設計に応じて最適な液晶材料を用いればよい。

また、液晶の配向を制御するため、配向膜を設けることができる。なお、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性である。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。

また、液晶素子として、透過型の液晶素子、反射型の液晶素子、または半透過型の液晶素子などを用いることができる。本発明の一態様では、特に反射型の液晶素子を用いることが好ましい。

透過型または半透過型の液晶素子を用いる場合、一対の基板を挟むように、２つの偏光板を設ける。また偏光板よりも外側に、バックライトを設ける。バックライトとしては、直下型のバックライトであってもよいし、エッジライト型のバックライトであってもよい。ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を備える直下型のバックライトを用いると、ローカルディミングが容易となり、コントラストを高めることができるため好ましい。また、エッジライト型のバックライトを用いると、バックライトを含めたモジュールの厚さを低減できるため好ましい。

反射型の液晶素子を用いる場合には、表示面側に偏光板を設ける。またこれとは別に、表示面側に光拡散板を配置すると、視認性を向上させられるため好ましい。

また、反射型、または半透過型の液晶素子を用いる場合、偏光板よりも外側に、フロントライトを設けてもよい。フロントライトとしては、エッジライト型のフロントライトを用いることが好ましい。ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を備えるフロントライトを用いると、消費電力を低減できるため好ましい。

［発光素子］
発光素子としては、自発光が可能な素子を用いることができ、電流又は電圧によって輝度が制御される素子をその範疇に含んでいる。例えば、ＬＥＤ、有機ＥＬ素子、無機ＥＬ素子等を用いることができる。

発光素子は、トップエミッション型、ボトムエミッション型、デュアルエミッション型などがある。光を取り出す側の電極には、可視光を透過する導電膜を用いる。また、光を取り出さない側の電極には、可視光を反射する導電膜を用いることが好ましい。本発明の一態様では、特にボトムエミッション型の発光素子を用いることが好ましい。

ＥＬ層は少なくとも発光層を有する。ＥＬ層は、発光層以外の層として、正孔注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子注入性の高い物質、又はバイポーラ性の物質（電子輸送性及び正孔輸送性が高い物質）等を含む層をさらに有していてもよい。

ＥＬ層には低分子系化合物及び高分子系化合物のいずれを用いることもでき、無機化合物を含んでいてもよい。ＥＬ層を構成する層は、それぞれ、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法等の方法で形成することができる。

陰極と陽極の間に、発光素子の閾値電圧より高い電圧を印加すると、ＥＬ層に陽極側から正孔が注入され、陰極側から電子が注入される。注入された電子と正孔はＥＬ層において再結合し、ＥＬ層に含まれる発光物質が発光する。

発光素子として、白色発光の発光素子を適用する場合には、ＥＬ層に２種類以上の発光物質を含む構成とすることが好ましい。例えば２以上の発光物質の各々の発光が補色の関係となるように、発光物質を選択することにより白色発光を得ることができる。例えば、それぞれＲ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、Ｏ（橙）等の発光を示す発光物質、またはＲ、Ｇ、Ｂのうち２以上の色のスペクトル成分を含む発光を示す発光物質のうち、２以上を含むことが好ましい。また、発光素子からの発光のスペクトルが、可視光領域の波長（例えば３５０ｎｍ以上７５０ｎｍ以下）の範囲内に２以上のピークを有する発光素子を適用することが好ましい。また、黄色の波長領域にピークを有する材料の発光スペクトルは、緑色及び赤色の波長領域にもスペクトル成分を有する材料であることが好ましい。

ＥＬ層は、一の色を発光する発光材料を含む発光層と、他の色を発光する発光材料を含む発光層とが積層された構成とすることが好ましい。例えば、ＥＬ層における複数の発光層は、互いに接して積層されていてもよいし、いずれの発光材料も含まない領域を介して積層されていてもよい。例えば、蛍光発光層と燐光発光層との間に、当該蛍光発光層または燐光発光層と同一の材料（例えばホスト材料、アシスト材料）を含み、且ついずれの発光材料も含まない領域を設ける構成としてもよい。これにより、発光素子の作製が容易になり、また、駆動電圧が低減される。

また、発光素子は、ＥＬ層を１つ有するシングル素子であってもよいし、複数のＥＬ層が電荷発生層を介して積層されたタンデム素子であってもよい。

可視光を透過する導電膜は、例えば、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などを用いて形成することができる。また、金、銀、白金、マグネシウム、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、もしくはチタン等の金属材料、これら金属材料を含む合金、又はこれら金属材料の窒化物（例えば、窒化チタン）等も、透光性を有する程度に薄く形成することで用いることができる。また、上記材料の積層膜を導電層として用いることができる。例えば、銀とマグネシウムの合金とインジウム錫酸化物の積層膜などを用いると、導電性を高めることができるため好ましい。また、グラフェン等を用いてもよい。

可視光を反射する導電膜は、例えば、アルミニウム、金、白金、銀、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、もしくはパラジウム等の金属材料、又はこれら金属材料を含む合金を用いることができる。また、上記金属材料や合金に、ランタン、ネオジム、又はゲルマニウム等が添加されていてもよい。また、チタン、ニッケル、またはネオジムと、アルミニウムを含む合金（アルミニウム合金）を用いてもよい。また銅、パラジウム、マグネシウムと、銀を含む合金を用いてもよい。銀と銅を含む合金は、耐熱性が高いため好ましい。さらに、アルミニウム膜またはアルミニウム合金膜に接して金属膜又は金属酸化物膜を積層することで、酸化を抑制することができる。このような金属膜、金属酸化物膜の材料としては、チタンや酸化チタンなどが挙げられる。また、上記可視光を透過する導電膜と金属材料からなる膜とを積層してもよい。例えば、銀とインジウム錫酸化物の積層膜、銀とマグネシウムの合金とインジウム錫酸化物の積層膜などを用いることができる。

電極は、それぞれ、蒸着法やスパッタリング法を用いて形成すればよい。そのほか、インクジェット法などの吐出法、スクリーン印刷法などの印刷法、又はメッキ法を用いて形成することができる。

なお、上述した、発光層、ならびに正孔注入性の高い物質、正孔輸送性の高い物質、電子輸送性の高い物質、及び電子注入性の高い物質、バイポーラ性の物質等を含む層は、それぞれ量子ドットなどの無機化合物や、高分子化合物（オリゴマー、デンドリマー、ポリマー等）を有していてもよい。例えば、量子ドットを発光層に用いることで、発光材料として機能させることもできる。

なお、量子ドット材料としては、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料などを用いることができる。また、１２族と１６族、１３族と１５族、または１４族と１６族の元素グループを含む材料を用いてもよい。または、カドミウム、セレン、亜鉛、硫黄、リン、インジウム、テルル、鉛、ガリウム、ヒ素、アルミニウム等の元素を含む量子ドット材料を用いてもよい。

［接着層］
接着層としては、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。これら接着剤としてはエポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等が挙げられる。特に、エポキシ樹脂等の透湿性が低い材料が好ましい。また、二液混合型の樹脂を用いてもよい。また、接着シート等を用いてもよい。

また、上記樹脂に乾燥剤を含んでいてもよい。例えば、アルカリ土類金属の酸化物（酸化カルシウムや酸化バリウム等）のように、化学吸着によって水分を吸着する物質を用いることができる。または、ゼオライトやシリカゲル等のように、物理吸着によって水分を吸着する物質を用いてもよい。乾燥剤が含まれていると、水分などの不純物が素子に侵入することを抑制でき、表示装置の信頼性が向上するため好ましい。

また、上記樹脂に屈折率の高いフィラーや光散乱部材を混合することにより、光取り出し効率を向上させることができる。例えば、酸化チタン、酸化バリウム、ゼオライト、ジルコニウム等を用いることができる。

［接続層］
接続層としては、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）や、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）などを用いることができる。

［着色層］
着色層に用いることのできる材料としては、金属材料、樹脂材料、顔料または染料が含まれた樹脂材料などが挙げられる。

［遮光層］
遮光層として用いることのできる材料としては、カーボンブラック、チタンブラック、金属、金属酸化物、複数の金属酸化物の固溶体を含む複合酸化物等が挙げられる。遮光層は、樹脂材料を含む膜であってもよいし、金属などの無機材料の薄膜であってもよい。また、遮光層に、着色層の材料を含む膜の積層膜を用いることもできる。例えば、ある色の光を透過する着色層に用いる材料を含む膜と、他の色の光を透過する着色層に用いる材料を含む膜との積層構造を用いることができる。着色層と遮光層の材料を共通化することで、装置を共通化できるほか工程を簡略化できるため好ましい。

以上が各構成要素についての説明である。

［作製方法例］
次に、可撓性を有する基板を用いた表示装置の作製方法の例について説明する。

ここでは、表示素子、回路、配線、電極、着色層や遮光層などの光学部材、及び絶縁層等が含まれる層をまとめて素子層と呼ぶこととする。例えば、素子層は表示素子を含み、表示素子の他に表示素子と電気的に接続する配線、画素や回路に用いるトランジスタなどの素子を備えていてもよい。

また、ここでは、表示素子が完成した（作製工程が終了した）段階において、素子層を支持し、可撓性を有する部材のことを、基板と呼ぶこととする。例えば、基板には、厚さが１０ｎｍ以上３００μｍ以下の、極めて薄いフィルム等も含まれる。

可撓性を有し、絶縁表面を備える基板上に素子層を形成する方法としては、代表的には以下に挙げる２つの方法がある。一つは、基板上に直接、素子層を形成する方法である。もう一つは、基板とは異なる支持基板上に素子層を形成した後、素子層と支持基板を剥離し、素子層を基板に転置する方法である。なお、ここでは詳細に説明しないが、上記２つの方法に加え、可撓性を有さない基板上に素子層を形成し、当該基板を研磨等により薄くすることで可撓性を持たせる方法もある。

基板を構成する材料が、素子層の形成工程にかかる熱に対して耐熱性を有する場合には、基板上に直接、素子層を形成すると、工程が簡略化されるため好ましい。このとき、基板を支持基板に固定した状態で素子層を形成すると、装置内、及び装置間における搬送が容易になるため好ましい。

また、素子層を支持基板上に形成した後に、基板に転置する方法を用いる場合、まず支持基板上に剥離層と絶縁層を積層し、当該絶縁層上に素子層を形成する。続いて、支持基板と素子層の間で剥離し、素子層を基板に転置する。このとき、支持基板と剥離層の界面、剥離層と絶縁層の界面、または剥離層中で剥離が生じるような材料を選択すればよい。この方法では、支持基板や剥離層に耐熱性の高い材料を用いることで、素子層を形成する際にかかる温度の上限を高めることができ、より信頼性の高い素子を有する素子層を形成できるため、好ましい。

例えば剥離層として、タングステンなどの高融点金属材料を含む層と、当該金属材料の酸化物を含む層を積層して用い、剥離層上の絶縁層として、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコンなどを複数積層した層を用いることが好ましい。なお、本明細書中において、酸化窒化物は、その組成として、窒素よりも酸素の含有量が多い材料を指し、窒化酸化物は、その組成として、酸素よりも窒素の含有量が多い材料を指す。

素子層と支持基板とを剥離する方法としては、機械的な力を加えることや、剥離層をエッチングすること、または剥離界面に液体を浸透させることなどが、一例として挙げられる。または、剥離界面を形成する２層の熱膨張率の違いを利用し、支持基板を加熱または冷却することにより剥離を行ってもよい。

また、支持基板と絶縁層の界面で剥離が可能な場合には、剥離層を設けなくてもよい。

例えば、支持基板としてガラスを用い、絶縁層としてポリイミドなどの有機樹脂を用いることができる。このとき、レーザ光等を用いて有機樹脂の一部を局所的に加熱する、または鋭利な部材により物理的に有機樹脂の一部を切断、または貫通すること等により剥離の起点を形成し、ガラスと有機樹脂の界面で剥離を行ってもよい。

または、支持基板と有機樹脂からなる絶縁層の間に発熱層を設け、当該発熱層を加熱することにより、当該発熱層と絶縁層の界面で剥離を行ってもよい。発熱層としては、電流を流すことにより発熱する材料、光を吸収することにより発熱する材料、磁場を印加することにより発熱する材料など、様々な材料を用いることができる。例えば発熱層としては、半導体、金属、絶縁体から選択して用いることができる。

なお、上述した方法において、有機樹脂からなる絶縁層は、剥離後に基板として用いることができる。

以上が可撓性を有する表示装置を作製する方法についての説明である。

本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。

（実施の形態４）
本実施の形態では、上記実施の形態で説明した表示システムなどに用いることができるＯＳトランジスタの構成例について説明する。

＜トランジスタの構成例＞
図２２（Ａ）は、トランジスタ３００の上面図であり、図２２（Ｃ）は、図２２（Ａ）に示す切断線Ｘ１−Ｘ２間における切断面の断面図に相当し、図２２（Ｄ）は、図２２（Ａ）に示す切断線Ｙ１−Ｙ２間における切断面の断面図に相当する。なお、図２２（Ａ）において、煩雑になることを避けるため、トランジスタ３００の構成要素の一部（ゲート絶縁膜として機能する絶縁膜等）を省略して図示している。また、切断線Ｘ１−Ｘ２方向をチャネル長方向、切断線Ｙ１−Ｙ２方向をチャネル幅方向と呼称する場合がある。なお、トランジスタの上面図においては、以降の図面においても図２２（Ａ）と同様に、構成要素の一部を省略して図示する場合がある。

トランジスタ３００は、基板３０２上のゲート電極として機能する導電膜３０４と、基板３０２及び導電膜３０４上の絶縁膜３０６と、絶縁膜３０６上の絶縁膜３０７と、絶縁膜３０７上の酸化物半導体膜３０８と、酸化物半導体膜３０８に接続されるソース電極として機能する導電膜３１２ａと、酸化物半導体膜３０８に接続されるドレイン電極として機能する導電膜３１２ｂと、を有する。また、トランジスタ３００上、より詳しくは、導電膜３１２ａ、３１２ｂ及び酸化物半導体膜３０８上には絶縁膜３１４、３１６、３１８が設けられる。絶縁膜３１４、３１６、３１８は、トランジスタ３００の保護絶縁膜としての機能を有する。

また、酸化物半導体膜３０８は、ゲート電極として機能する導電膜３０４側の第１の酸化物半導体膜３０８ａと、第１の酸化物半導体膜３０８ａ上の第２の酸化物半導体膜３０８ｂと、を有する。また、絶縁膜３０６及び絶縁膜３０７は、トランジスタ３００のゲート絶縁膜としての機能を有する。

酸化物半導体膜３０８としては、Ｉｎ−Ｍ（Ｍは、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆを表す）酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物を用いることができる。とくに、酸化物半導体膜３０８としては、Ｉｎ−Ｍ−Ｚｎ酸化物を用いると好ましい。

また、第１の酸化物半導体膜３０８ａは、Ｉｎの原子数比がＭの原子数比より多い第１の領域を有する。また、第２の酸化物半導体膜３０８ｂは、第１の酸化物半導体膜３０８ａよりもＩｎの原子数比が少ない第２の領域を有する。また、第２の領域は、第１の領域よりも薄い部分を有する。

第１の酸化物半導体膜３０８ａにＩｎの原子数比がＭの原子数比より多い第１の領域を有することで、トランジスタ３００の電界効果移動度（単に移動度、またはμＦＥという場合がある）を高くすることができる。具体的には、トランジスタ３００の電界効果移動度が１０ｃｍ^２／Ｖｓを超えることが可能となる。

例えば、上記の電界効果移動度が高いトランジスタを、ゲート信号を生成するゲートドライバ（とくに、ゲートドライバが有するシフトレジスタの出力端子に接続されるデマルチプレクサ）に用いることで、額縁幅の狭い（狭額縁ともいう）半導体装置または表示装置を提供することができる。

一方で、Ｉｎの原子数比がＭの原子数比より多い第１の領域を有する第１の酸化物半導体膜３０８ａとすることで、光照射時にトランジスタ３００の電気特性が変動しやすくなる場合がある。しかしながら、本発明の一態様の半導体装置においては、第１の酸化物半導体膜３０８ａ上に第２の酸化物半導体膜３０８ｂが形成されている。また、第２の酸化物半導体膜３０８ｂのチャネル領域の膜厚が第１の酸化物半導体膜３０８ａの膜厚よりも小さい。

また、第２の酸化物半導体膜３０８ｂは、第１の酸化物半導体膜３０８ａよりもＩｎの原子数比が少ない第２の領域を有するため、第１の酸化物半導体膜３０８ａよりもＥｇが大きくなる。したがって、第１の酸化物半導体膜３０８ａと、第２の酸化物半導体膜３０８ｂとの積層構造である酸化物半導体膜３０８は、光負バイアスストレス試験による耐性が高くなる。

上記構成の酸化物半導体膜とすることで、光照射時における酸化物半導体膜３０８の光吸収量を低減させることができる。したがって、光照射時におけるトランジスタ３００の電気特性の変動を抑制することができる。また、本発明の一態様の半導体装置においては、絶縁膜３１４または絶縁膜３１６中に過剰の酸素を含有する構成のため、光照射におけるトランジスタ３００の電気特性の変動をさらに、抑制することができる。

ここで、酸化物半導体膜３０８について、図２２（Ｂ）を用いて詳細に説明する。

図２２（Ｂ）は、図２２（Ｃ）を用いて示すトランジスタ３００の断面の、酸化物半導体膜３０８の近傍を拡大した断面図である。

図２２（Ｂ）において、第１の酸化物半導体膜３０８ａの膜厚をｔ１として、第２の酸化物半導体膜３０８ｂの膜厚をｔ２−１、及びｔ２−２として、それぞれ示している。第１の酸化物半導体膜３０８ａ上には、第２の酸化物半導体膜３０８ｂが設けられているため、導電膜３１２ａ、３１２ｂの形成時において、第１の酸化物半導体膜３０８ａがエッチングガスまたはエッチング溶液等に曝されることがない。したがって、第１の酸化物半導体膜３０８ａにおいては、膜減りがない、または極めて少ない。一方で、第２の酸化物半導体膜３０８ｂにおいては、導電膜３１２ａ、３１２ｂの形成時において、第２の酸化物半導体膜３０８ｂの導電膜３１２ａ、３１２ｂと重ならない部分がエッチングされ、凹部が形成される。すなわち、第２の酸化物半導体膜３０８ｂの導電膜３１２ａ、３１２ｂと重なる領域の膜厚がｔ２−１となり、第２の酸化物半導体膜３０８ｂの導電膜３１２ａ、３１２ｂと重ならない領域の膜厚がｔ２−２となる。

第１の酸化物半導体膜３０８ａと第２の酸化物半導体膜３０８ｂの膜厚の関係は、ｔ２−１＞ｔ１＞ｔ２−２となると好ましい。このような膜厚の関係とすることによって、高い電界効果移動度を有し、且つ光照射時における、しきい値電圧の変動量が少ないトランジスタとすることが可能となる。

また、トランジスタ３００が有する酸化物半導体膜３０８は、酸素欠損が形成されるとキャリアである電子が生じ、ノーマリーオン特性になりやすい。したがって、酸化物半導体膜３０８中の酸素欠損、とくに第１の酸化物半導体膜３０８ａ中の酸素欠損を減らすことが、安定したトランジスタ特性を得る上でも重要となる。そこで、本発明の一態様のトランジスタの構成においては、酸化物半導体膜３０８上の絶縁膜、ここでは、酸化物半導体膜３０８上の絶縁膜３１４及び／又は絶縁膜３１６に過剰な酸素を導入することで、絶縁膜３１４及び／又は絶縁膜３１６から酸化物半導体膜３０８中に酸素を移動させ、酸化物半導体膜３０８中、とくに第１の酸化物半導体膜３０８ａ中の酸素欠損を補填することを特徴とする。

なお、絶縁膜３１４、３１６としては、化学量論的組成よりも過剰に酸素を含有する領域（酸素過剰領域）を有することがより好ましい。別言すると、絶縁膜３１４、３１６は、酸素を放出することが可能な絶縁膜である。なお、絶縁膜３１４、３１６に酸素過剰領域を設けるには、例えば、成膜後の絶縁膜３１４、３１６に酸素を導入して、酸素過剰領域を形成する。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。

また、第１の酸化物半導体膜３０８ａ中の酸素欠損を補填するためには、第２の酸化物半導体膜３０８ｂのチャネル領域近傍の膜厚を薄くした方が好適である。したがって、ｔ２−２＜ｔ１の関係を満たせばよい。例えば、第２の酸化物半導体膜３０８ｂのチャネル領域近傍の膜厚としては、好ましくは１ｎｍ以上２０ｎｍ以下、さらに好ましくは、３ｎｍ以上１０ｎｍ以下である。

＜トランジスタの変形例＞
図２３に、トランジスタ３００の変形例を示す。図２３（Ａ）は、トランジスタ３００の上面図であり、図２３（Ｂ）は、図２３（Ａ）に示す切断線Ｘ１−Ｘ２間における切断面の断面図に相当し、図２３（Ｃ）は、図２３（Ａ）に示す切断線Ｙ１−Ｙ２間における切断面の断面図に相当する。

トランジスタ３００は、基板３０２上の第１のゲート電極として機能する導電膜３０４と、基板３０２及び導電膜３０４上の絶縁膜３０６と、絶縁膜３０６上の絶縁膜３０７と、絶縁膜３０７上の酸化物半導体膜３０８と、酸化物半導体膜３０８に電気的に接続されるソース電極として機能する導電膜３１２ａと、酸化物半導体膜３０８に電気的に接続されるドレイン電極として機能する導電膜３１２ｂと、酸化物半導体膜３０８、導電膜３１２ａ、及び３１２ｂ上の絶縁膜３１４、３１６と、絶縁膜３１６上に設けられ、且つ導電膜３１２ｂと電気的に接続される導電膜３２０ａと、絶縁膜３１６上の導電膜３２０ｂと、絶縁膜３１６及び導電膜３２０ａ、３２０ｂ上の絶縁膜３１８と、を有する。

導電膜３２０ｂは、トランジスタ３００の第２のゲート電極に用いることができる。また、トランジスタ３００を入出力装置の表示部に用いる場合は、導電膜３２０ａを表示素子の電極等に用いることができる。

導電膜として機能する導電膜３２０ａ、及び第２のゲート電極として機能する導電膜３２０ｂは、酸化物半導体膜３０８に含まれる金属元素を有する。例えば、第２のゲート電極として機能する導電膜３２０ｂと、酸化物半導体膜３０８と、が同一の金属元素を有する構成とすることで、製造コストを抑制することが可能となる。

例えば、導電膜として機能する導電膜３２０ａ、及び第２のゲート電極として機能する導電膜３２０ｂとしては、Ｉｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１等が挙げられる。

また、導電膜として機能する導電膜３２０ａ、及び第２のゲート電極として機能する導電膜３２０ｂの構造としては、単層構造または２層以上の積層構造とすることができる。なお、導電膜３２０ａ、３２０ｂが積層構造の場合においては、上記のスパッタリングターゲットの組成に限定されない。

導電膜３２０ａ、３２０ｂを形成する工程において、導電膜３２０ａ、３２０ｂは、絶縁膜３１４、３１６から酸素の放出を抑制する保護膜として機能する。また、導電膜３２０ａ、３２０ｂは、絶縁膜３１８を形成する工程の前においては、半導体としての機能を有し、絶縁膜３１８を形成する工程の後においては、導電膜３２０ａ、３２０ｂは、導電体としての機能を有する。

導電膜３２０ａ、３２０ｂに酸素欠損を形成し、該酸素欠損に絶縁膜３１８から水素を添加すると、伝導帯近傍にドナー準位が形成される。この結果、導電膜３２０ａ、３２０ｂは、導電性が高くなり導電体化する。導電体化された導電膜３２０ａ、３２０ｂを、それぞれ酸化物導電体ということができる。一般に、酸化物半導体は、エネルギーギャップが大きいため、可視光に対して透光性を有する。一方、酸化物導電体は、伝導帯近傍にドナー準位を有する酸化物半導体である。したがって、酸化物導電体は、ドナー準位による吸収の影響は小さく、可視光に対して酸化物半導体と同程度の透光性を有する。

本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。

（実施の形態５）
本実施の形態では、上記実施の形態で説明した表示装置を用いた表示モジュールの構成例について説明する。

図２４に示す表示モジュール１０００は、上部カバー１００１と下部カバー１００２との間に、ＦＰＣ１００３に接続されたタッチパネル１００４、ＦＰＣ１００５に接続された表示装置１００６、フレーム１００９、プリント基板１０１０、及びバッテリ１０１１を有する。

本発明の一態様を用いて作製された表示装置は、表示装置１００６として用いることができる。

上部カバー１００１及び下部カバー１００２は、タッチパネル１００４及び表示装置１００６のサイズに合わせて、形状や寸法を適宜変更することができる。

タッチパネル１００４としては、抵抗膜方式又は静電容量方式のタッチパネルを表示装置１００６に重畳して用いることができる。また、タッチパネル１００４を設けず、表示装置１００６に、タッチパネル機能を持たせるようにすることも可能である。

フレーム１００９は、表示装置１００６の保護機能の他、プリント基板１０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム１００９は、放熱板としての機能を有していてもよい。

プリント基板１０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ１０１１による電源であってもよい。バッテリ１０１１は、商用電源を用いる場合には、省略可能である。

また、表示モジュール１０００は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。

本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。

（実施の形態６）
本実施の形態では、本発明の一態様の表示装置を適用可能な電子機器と、電子機器を用いた通信システムについて説明する。

＜電子機器の例＞
本発明の一態様の表示装置は、外光の強さによらず、高い視認性を実現することができる。そのため、携帯型の電子機器、装着型の電子機器（ウェアラブル機器）、及び電子書籍端末などに好適に用いることができる。

図２５（Ａ）、（Ｂ）に、携帯情報端末２０００の一例を示す。携帯情報端末２０００は、筐体２００１、筐体２００２、表示部２００３、表示部２００４、及びヒンジ部２００５等を有する。

筐体２００１と筐体２００２は、ヒンジ部２００５で連結されている。携帯情報端末２０００は、図２５（Ａ）に示すように折り畳んだ状態から、図２５（Ｂ）に示すように筐体２００１と筐体２００２を開くことができる。

例えば表示部、２００３及び表示部２００４に文書情報を表示することが可能であり、電子書籍端末としても用いることができる。また、表示部２００３及び表示部２００４に静止画像や動画像を表示することもできる。また、表示部２００３は、タッチパネルを有していてもよい。

このように、携帯情報端末２０００は、持ち運ぶ際には折り畳んだ状態にできるため、汎用性に優れる。

なお、筐体２００１及び筐体２００２には、電源ボタン、操作ボタン、外部接続ポート、スピーカ、マイク等を有していてもよい。

なお、携帯情報端末２０００は、表示部２００３に設けられたタッチセンサを用いて、文字、図形、イメージを識別する機能を有していてもよい。この場合、例えば、数学又は言語などを学ぶための問題集などを表示する情報端末に対して、指、又はスタイラスペンなどで解答を書き込んで、携帯情報端末２０００で正誤の判定を行うといった学習を行うことができる。また、携帯情報端末２０００は、音声解読を行う機能を有していてもよい。この場合、例えば、携帯情報端末２０００を用いて外国語の学習などを行うことができる。このような携帯情報端末は、教科書などの教材、又はノートなどとして利用する場合に適している。

図２５（Ｃ）に携帯情報端末の一例を示す。図２５（Ｃ）に示す携帯情報端末２０１０は、筐体２０１１、表示部２０１２、操作ボタン２０１３、外部接続ポート２０１４、スピーカ２０１５、マイク２０１６、カメラ２０１７等を有する。

携帯情報端末２０１０は、表示部２０１２にタッチセンサを備える。電話を掛ける、或いは文字を入力するなどのあらゆる操作は、指やスタイラスなどで表示部２０１２に触れることで行うことができる。

また、操作ボタン２０１３の操作により、電源のオン、オフ動作や、表示部２０１２に表示される画像の種類を切り替えることができる。例えば、メール作成画面から、メインメニュー画面に切り替えることができる。

また、携帯情報端末２０１０の内部に、ジャイロセンサまたは加速度センサ等の検出装置を設けることで、携帯情報端末２０１０の向き（縦か横か）を判断して、表示部２０１２の画面表示の向きを自動的に切り替えるようにすることができる。また、画面表示の向きの切り替えは、表示部２０１２を触れること、操作ボタン２０１３の操作、またはマイク２０１６を用いた音声入力等により行うこともできる。

携帯情報端末２０１０は、例えば、電話機、手帳または情報閲覧装置等から選ばれた一つまたは複数の機能を有する。例えば、携帯情報端末２０１０はスマートフォンとして用いることができる。また、携帯情報端末２０１０は、例えば、移動電話、電子メール、文章閲覧及び作成、音楽再生、動画再生、インターネット通信、ゲームなどの種々のアプリケーションを実行することができる。

図２５（Ｄ）に、カメラの一例を示す。カメラ２０２０は、筐体２０２１、表示部２０２２、操作ボタン２０２３、シャッターボタン２０２４等を有する。またカメラ２０２０には、着脱可能なレンズ２０２６が取り付けられている。

ここではカメラ２０２０として、レンズ２０２６を筐体２０２１から取り外して交換することが可能な構成としたが、レンズ２０２６と筐体が一体となっていてもよい。

カメラ２０２０は、シャッターボタン２０２４を押すことにより、静止画、または動画を撮像することができる。また、表示部２０２２はタッチパネルとしての機能を有し、表示部２０２２をタッチすることにより撮像することも可能である。

なお、カメラ２０２０は、ストロボ装置や、ビューファインダーなどを別途装着することができる。または、これらが筐体２０２１に組み込まれていてもよい。

上記の電子機器には、上記の実施の形態で説明したデコーダ３０を設けることができる。また、上記の電子機器の表示部には、上記の実施の形態で説明した表示部２０、表示装置２００、又は表示装置４００を設けることができる。これにより、電子機器に本発明の一態様に係る表示システムを搭載することができる。

なお、デコーダ３０は電子機器の外部に設けられていてもよい。この場合、デコーダ３０によって生成された複数の映像信号が電子機器に入力される。

＜通信システムの例＞
次に、上記の電子機器を用いた通信システムの構成例について説明する。図２６（Ａ）に示す通信システム３０００は、送信部３００１、受信部３００２、表示部３００３を有する。

送信部３００１は、表示部３００３に表示する映像に対応するデータを送信する機能を有する。送信部３００１から送信されるデータとして、上記の実施の形態で説明したデータＢＤなどを用いることができる。なお、データの送信には、有線を用いても無線を用いてもよい。

受信部３００２は、送信部３００１から送信されたデータを受信し、当該データを分割して、複数の映像信号を生成する機能を有する。受信部３００２は、例えば上記の実施の形態で説明したデコーダ３０などを用いて構成することができる。受信部３００２で生成された映像信号は、表示部３００３に送信される。なお、映像信号の送信には、有線を用いても無線を用いてもよい。

表示部３００３は、受信部３００２から入力された映像信号に基づいて、映像の表示を行う機能を有する。表示部３００３は、例えば上記の実施の形態で説明した表示部２０などを用いて構成することができる。

次に、通信システムの具体的な構成例について説明する。図２６（Ｂ）に、通信システム３０１０の構成を示す。

通信システム３０１０は、送信部３００１を有する送信器３０１１、受信部３００２を有する受信器３０１２、表示部３００３を有する携帯情報端末３０１３を有する。なお、携帯情報端末３０１３に代えて、図２５に示す各電子機器を用いることもできる。

送信器３０１１から無線信号によって受信器３０１２に送信されたデータは、受信器３０１２によって複数のデータに分割され、複数の映像信号に変換される。そして、受信器３０１２において生成された映像信号は、無線信号によって携帯情報端末３０１３に送信される。これにより、携帯情報端末３０１３に所定の映像が表示される。

例えば、携帯情報端末３０１３を教材又はノートなどに用いる場合、受信器３０１２から一定の範囲内（同一の部屋内など）に存在する人が所有する携帯情報端末３０１３に、受信器３０１２から映像信号を一括で送信することができる。これにより、講義で用いる資料などを、聴講者に一括で送信することができる。

なお、図２６（Ｃ）に示すように、携帯情報端末３０１３に受信部３００２が内蔵されていてもよい。この場合、映像信号の生成は携帯情報端末３０１３の内部で行われる。また、携帯情報端末３０１３に受信部３００２が内蔵されている場合は、送信器３０１１から送信されたデータが受信器３０１２を介さず、携帯情報端末３０１３に直接入力される構成とすることもできる。そして、携帯情報端末３０１３は、送信器３０１１又は受信器３０１２から無線信号を用いて入力されたデータに基づいて、所定の映像を表示する機能を有する。

本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。

１０ 表示システム
２０ 表示部
３０ デコーダ
４０ 画素部
４１ 画素ユニット
５０ 画素群
５１ 画素
５２ 副画素
６０ 駆動回路
６１ シフトレジスタ
６２ バッファ回路
７０ 駆動回路
７１ シフトレジスタ
７２ ラッチ回路
７３ バッファ回路
８０ 電力制御回路
８１ トランジスタ
１００ 判定回路
１０１ データ検出回路
１０２ ヘッダー検出回路
１０３ フッター検出回路
１１０ 信号生成回路
１１１ 抽出回路
１１２ 検出回路
１１３ 変換回路
１１４ 生成回路
１１５ 抽出回路
１１６ 検出回路
１１７ 検出回路
１１８ 変換回路
１１９ 生成回路
１２０ 差分検出回路
１２１ 比較回路
１２２ 記憶回路
２００ 表示装置
２１２ トランジスタ
２１３ 液晶素子
２１４ 容量素子
２１５ トランジスタ
２１６ トランジスタ
２１７ トランジスタ
２１８ 発光素子
２１９ 容量素子
３００ トランジスタ
３０２ 基板
３０４ 導電膜
３０６ 絶縁膜
３０７ 絶縁膜
３０８ 酸化物半導体膜
３１２ 導電膜
３１４ 絶縁膜
３１６ 絶縁膜
３１８ 絶縁膜
３２０ 導電膜
４００ 表示装置
４１０ 液晶素子
４２０ 発光素子
４３０ 導電層
４４０ 開口
５５１ 基板
５６１ 基板
５６２ 表示部
５６４ 回路
５６５ 配線
５７２ ＦＰＣ
５７３ ＩＣ
６１２ 液晶
６１３ 導電層
６１７ 絶縁層
６２１ 絶縁層
６３０ 偏光板
６３１ 着色層
６３２ 遮光層
６３３ 配向膜
６３４ 着色層
６４１ 接着層
６４２ 接着層
６９１ 導電層
６９２ ＥＬ層
６９３ 導電層
７０１ トランジスタ
７０４ 接続部
７０５ トランジスタ
７０６ トランジスタ
７０７ 接続部
７１１ 絶縁層
７１２ 絶縁層
７１３ 絶縁層
７１４ 絶縁層
７１５ 絶縁層
７１６ 絶縁層
７１７ 絶縁層
７２０ 絶縁層
７２１ 導電層
７２２ 導電層
７２３ 導電層
７２４ 導電層
７３１ 半導体層
７４２ 接続層
７４３ 接続体
７５２ 接続部
１０００ 表示モジュール
１００１ 上部カバー
１００２ 下部カバー
１００３ ＦＰＣ
１００４ タッチパネル
１００５ ＦＰＣ
１００６ 表示装置
１００９ フレーム
１０１０ プリント基板
１０１１ バッテリ
２０００ 携帯情報端末
２００１ 筐体
２００２ 筐体
２００３ 表示部
２００４ 表示部
２００５ ヒンジ部
２０１０ 携帯情報端末
２０１１ 筐体
２０１２ 表示部
２０１３ 操作ボタン
２０１４ 外部接続ポート
２０１５ スピーカ
２０１６ マイク
２０１７ カメラ
２０２０ カメラ
２０２１ 筐体
２０２２ 表示部
２０２３ 操作ボタン
２０２４ シャッターボタン
２０２６ レンズ
３０００ 通信システム
３００１ 送信部
３００２ 受信部
３００３ 表示部
３０１０ 通信システム
３０１１ 送信器
３０１２ 受信器
３０１３ 携帯情報端末

Claims (7)

1. 第１の回路と、第２の回路と、第３の回路と、第４の回路、第５の回路と、を有し、
   前記第１の回路は、入力されたデータの種類に対応する第１の信号を出力する機能を有し、
   前記第２の回路は、前記データ及び前記第１の信号に基づいて、第１の映像信号を生成する機能を有し、
   前記第３の回路は、前記データ及び前記第１の信号に基づいて、第２の映像信号を生成する機能を有し、
   前記第４の回路は、前記第１の映像信号と、前記第４の回路に前記第１の映像信号が入力される直前に前記第４の回路から出力された第３の映像信号とが不一致である場合に、前記第１の映像信号を出力する機能を有し、
   前記第４の回路は、前記第１の映像信号と前記第３の映像信号の比較結果に対応する第２の信号を出力する機能を有し、
   前記第５の回路は、前記第２の映像信号と、前記第５の回路に前記第２の映像信号が入力される直前に前記第５の回路から出力された第４の映像信号とが不一致である場合に、前記第２の映像信号を出力する機能を有し、
   前記第５の回路は、前記第２の映像信号と前記第４の映像信号の比較結果に対応する第３の信号を出力する機能を有し、
   前記第１の映像信号と前記第２の映像信号とは、互いに異なる種類の映像信号である回路。
2. 請求項１において、
   前記第１の映像信号は、文字を表示するための映像信号であり、
   前記第２の映像信号は、文字以外を表示するための映像信号である回路。
3. 請求項１又は２に記載の回路と、表示部と、を有し、
   前記表示部は、第１の画素群と、第２の画素群と、第１の駆動回路と、第２の駆動回路と、を有し、
   前記第１の映像信号は、前記第１の駆動回路を介して前記第１の画素群に入力され、
   前記第２の映像信号は、前記第２の駆動回路を介して前記第２の画素群に入力される表示システム。
4. 請求項３において、
   前記表示部は、第６の回路と、第７の回路と、を有し、
   前記第６の回路は、前記第２の信号に基づいて、前記第１の駆動回路への電力の供給を制御する機能を有し、
   前記第７の回路は、前記第３の信号に基づいて、前記第２の駆動回路への電力の供給を制御する機能を有する表示システム。
5. 請求項３又は４において、
   前記第１の画素群は、第１の画素を有し、
   前記第２の画素群は、第２の画素を有し、
   前記第１の画素は、反射型の液晶素子を有し、
   前記第２の画素は、発光素子を有する表示システム。
6. 請求項５において、
   前記第１の画素及び前記第２の画素は、トランジスタを有し、
   前記トランジスタは、チャネル形成領域に酸化物半導体を有する表示システム。
7. 請求項１若しくは２に記載の回路、又は、請求項３乃至６のいずれか一項に記載の表示システムを有し、
   無線信号を用いて入力された前記データに基づいて、所定の映像を表示する機能を有する電子機器。

Images