[go: up one dir, main page]

JP2018018569A - 半導体装置、表示システム及び電子機器 - Google Patents

半導体装置、表示システム及び電子機器 Download PDF

Info

Publication number
JP2018018569A
JP2018018569A JP2017134540A JP2017134540A JP2018018569A JP 2018018569 A JP2018018569 A JP 2018018569A JP 2017134540 A JP2017134540 A JP 2017134540A JP 2017134540 A JP2017134540 A JP 2017134540A JP 2018018569 A JP2018018569 A JP 2018018569A
Authority
JP
Japan
Prior art keywords
circuit
signal
layer
transistor
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017134540A
Other languages
English (en)
Other versions
JP6968602B2 (ja
Inventor
黒川　義元
Yoshimoto Kurokawa
義元 黒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2018018569A publication Critical patent/JP2018018569A/ja
Application granted granted Critical
Publication of JP6968602B2 publication Critical patent/JP6968602B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/0464—Convolutional networks [CNN, ConvNet]
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G06N3/09—Supervised learning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G06N3/084—Backpropagation, e.g. using gradient descent
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Health & Medical Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Molecular Biology (AREA)
  • Artificial Intelligence (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Computational Linguistics (AREA)
  • Biophysics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Neurology (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)
  • Semiconductor Memories (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

【課題】新規な半導体装置、消費電力が低い半導体装置、又は高速な動作が可能な半導体装置の提供。【解決手段】コントローラと、フレームメモリと、レジスタと、を有し、コントローラは、制御回路と、予測回路と、を有し、フレームメモリは、記憶装置と、モニター回路と、を有し、レジスタは、第１の記憶回路と、第２の記憶回路と、を有し、第２の記憶回路は、チャネル形成領域に金属酸化物を含むトランジスタを有し、予測回路は、ニューラルネットワークを用いてレジスタへの電力供給の要否を予測し、予測の結果に対応する第１の信号を制御回路に出力する機能を有し、制御回路は、第１の信号に基づいて、第１の記憶回路に記憶されたデータを、第２の記憶回路に退避させる機能を有し、モニター回路は、記憶装置の消費電力に関する情報を含む第２の信号を、予測回路に出力する機能を有し、予測は、第２の信号を入力データとして行われる半導体装置。【選択図】図１

Description

本発明の一態様は、半導体装置、表示システム及び電子機器に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、表示システム、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそれらの製造方法、を一例として挙げることができる。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路、演算装置、記憶装置等は半導体装置の一態様である。また、撮像装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は半導体装置を有している場合がある。
液晶表示装置や発光表示装置に代表されるフラットパネルディスプレイは、映像の表示に広く用いられている。これらの表示装置に用いられているトランジスタとしては主にシリコン半導体などが用いられているが、近年、シリコン半導体に代わって、半導体特性を示す金属酸化物をトランジスタに用いる技術が注目されている。例えば特許文献１、２には、半導体層に、酸化亜鉛、又はＩｎ−Ｇａ−Ｚｎ系酸化物を用いたトランジスタを、表示装置の画素に用いる技術が開示されている。
特開２００７−９６０５５号公報 特開２００７−１２３８６１号公報
本発明の一態様は、新規な半導体装置の提供を課題とする。又は、本発明の一態様は、消費電力が低い半導体装置の提供を課題とする。又は、本発明の一態様は、高速な動作が可能な半導体装置の提供を課題とする。
なお、本発明の一態様は、必ずしも上記の課題の全てを解決する必要はなく、少なくとも一の課題を解決できるものであればよい。また、上記の課題の記載は、他の課題の存在を妨げるものではない。これら以外の課題は、明細書、特許請求の範囲、図面などの記載から、自ずと明らかとなるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様に係る半導体装置は、コントローラと、フレームメモリと、レジスタと、を有し、コントローラは、制御回路と、予測回路と、を有し、フレームメモリは、記憶装置と、モニター回路と、を有し、レジスタは、第１の記憶回路と、第２の記憶回路と、を有し、第２の記憶回路は、チャネル形成領域に金属酸化物を含むトランジスタを有し、予測回路は、ニューラルネットワークを用いてレジスタへの電力供給の要否を予測し、予測の結果に対応する第１の信号を制御回路に出力する機能を有し、制御回路は、第１の信号に基づいて、第１の記憶回路に記憶されたデータを、第２の記憶回路に退避させる機能を有し、モニター回路は、記憶装置の消費電力に関する情報を含む第２の信号を、予測回路に出力する機能を有し、予測は、第２の信号を入力データとして行われる半導体装置である。
また、本発明の一態様に係る半導体装置において、ニューラルネットワークは、学習信号と教師信号を用いて学習を行う機能を有し、学習信号は、第２の信号であり、教師信号は、表示部に表示される映像の変化の情報を含む第３の信号であってもよい。
また、本発明の一態様に係る半導体装置において、ニューラルネットワークは、予測が外れた際に、学習を行う機能を有していてもよい。
また、本発明の一態様に係る半導体装置において、ニューラルネットワークは、ニューロン回路と、シナプス回路と、を有し、シナプス回路は、アナログメモリを有し、アナログメモリは、チャネル形成領域に金属酸化物を含むトランジスタを有していてもよい。
また、本発明の一態様にかかる表示システムは、上記の半導体装置を用いた制御部と、表示部と、を有し、制御部は、表示部の表示を制御する機能を有し、表示部は、第１の表示ユニットと、第２の表示ユニットと、を有し、第１の表示ユニットは、反射型の液晶素子を有し、第２の表示ユニットは、発光素子を有する表示システムである。
また、本発明の一態様に係る表示システムにおいて、第１の表示ユニット及び第２の表示ユニットは、チャネル形成領域に金属酸化物を含むトランジスタを有していてもよい。
また、本発明の一態様にかかる電子機器は、上記の表示システムを有し、外部から入力された画像データに基づいて映像信号を生成する機能と、映像信号に基づいて映像を表示する機能と、を有する電子機器である。
本発明の一態様により、新規な半導体装置を提供することができる。又は、本発明の一態様により、消費電力が低い半導体装置を提供することができる。又は、本発明の一態様により、高速な動作が可能な半導体装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。また、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。これら以外の効果は、明細書、特許請求の範囲、図面などの記載から、自ずと明らかとなるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の効果を抽出することが可能である。
表示システムの構成例を示す図。 ニューラルネットワークの構成例を示す図。 映像と波形の関係の例を示す図。 映像と波形の関係の例を示す図。 半導体装置の動作例を示すフローチャート。 表示システムの構成例を示す図。 表示システムの構成例を示す図。 ニューラルネットワークの構成例を示す図。 ニューラルネットワークの構成例を示す図。 隠れシナプス回路、出力シナプス回路、アナログメモリの構成例を示す図。 出力ニューロン回路、出力誤差回路、隠れ誤差回路の構成例を示す図。 演算回路の動作例を示すフローチャート。 演算回路の動作例を示すフローチャート。 記憶装置の構成例を示す図。 レジスタの構成例を示す図。 レジスタの構成例を示す図。 スイッチ回路の構成例を示す図。 スイッチ回路の構成例を示す図。 表示システムの構成例を示す図。 表示装置の構成例を説明する図。 画素の構成例を説明する図。 画素の構成例を説明する図。 表示装置の構成例を示す図。 表示装置の構成例を示す図。 トランジスタの構成例を示す図。 エネルギーバンド構造を示す図。 回路の構成例を示す図。 表示モジュールの構成例を示す図。 電子機器の構成例を示す図。 通信システムの構成例を示す図。
以下、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の実施の形態における説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、本発明の一態様には、半導体装置、記憶装置、表示装置、撮像装置、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）タグなど、あらゆる装置がその範疇に含まれる。また、表示装置には、液晶表示装置、有機発光素子に代表される発光素子を各画素に備えた発光装置、電子ペーパー、ＤＭＤ（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）などが、その範疇に含まれる。
また、本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）などに分類される。例えば、トランジスタのチャネル形成領域に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、及びスイッチング作用の少なくとも１つを有する場合、当該金属酸化物を、金属酸化物半導体（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、略してＯＳと呼ぶことができる。以下、チャネル形成領域に金属酸化物を含むトランジスタを、ＯＳトランジスタとも表記する。
また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
また、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図又は文章に示された接続関係に限定されず、図又は文章に示された接続関係以外のものも、図又は文章に記載されているものとする。ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、又は、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。又は、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅又は電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。
また、異なる図面間で同じ符号が付されている構成要素は、特に説明がない限り、同じものを表す。
また、図面上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
（実施の形態１）
本実施の形態では、本発明の一態様に係る半導体装置、表示部、及び表示システムについて説明する。
＜表示システムの構成例＞
図１に、半導体装置１００、表示部２００を有する表示システム１０の構成例を示す。表示システム１０は、所定の映像を表示するための信号（以下、映像信号ともいう）を生成する機能と、当該映像信号に基づいて映像を表示する機能と、を有するシステムである。
半導体装置１００は、映像信号を生成する機能と、表示部２００に表示される映像を制御する機能を有する。表示部２００は、半導体装置１００から入力された映像信号に従って、映像を表示する機能を有する。半導体装置１００は、表示システム１０において、表示部２００の表示を制御する制御部として用いることができる。以下、半導体装置１００及び表示部２００について詳細に説明する。
半導体装置１００は、コントローラ１１０、フレームメモリ１２０、レジスタ１３０、画像処理部１４０、駆動回路１５０、スイッチ回路１６０を有する。
コントローラ１１０は、半導体装置１００に含まれる各種回路の動作を制御する機能を有する。コントローラ１１０は、制御回路１１１、予測回路１１２を有する。
制御回路１１１は、外部から入力される信号に基づいて、レジスタ１３０、画像処理部１４０、駆動回路１５０、スイッチ回路１６０などの回路の動作を制御するための信号を生成する機能を有する。予測回路１１２は、外部から入力される信号に基づいて、半導体装置１００が所定の動作を行うか否かを予測する機能を有する。所定の動作の例としては、後述の通り、電力の供給が挙げられる。予測回路１１２における予測の結果は、信号Ｓｐｒとして制御回路１１１に出力される。制御回路１１１は、信号Ｓｐｒに基づいて上述の回路の動作を制御するための信号を生成する。
なお、予測回路１１２は、半導体装置１００の外部に設けられていてもよい。この場合、信号Ｓｐｒは半導体装置１００の外部から制御回路１１１に入力される。
フレームメモリ１２０は、表示部２００に表示する映像に対応する画像データ（データＤｉ）を記憶し、画像処理部１４０に出力する機能を有する記憶部である。フレームメモリ１２０は、記憶装置１２１、モニター回路１２２を有する。
記憶装置１２１は、外部から入力されたデータＤｉを記憶する機能を有する。また、記憶装置１２１は、データＤｉを画像処理部１４０に出力する機能を有する。モニター回路１２２は、記憶装置１２１の消費電力に関する情報を検出する機能を有する。モニター回路１２２によって検出された情報は、信号Ｓｃｏとして予測回路１１２に出力される。そして、予測回路１１２は信号Ｓｃｏに基づいて予測を行う。
レジスタ１３０は、半導体装置１００に含まれる各種回路の動作に用いられるデータを記憶する機能を有する。レジスタ１３０に記憶されるデータとしては、コントローラ１１０が処理を行う際に使用するデータ、画像処理部１４０が処理を行う際に使用するデータなどが挙げられる。レジスタ１３０は、記憶回路１３１、１３２を有する。
記憶回路１３１、１３２は、半導体装置１００に含まれる各種回路の動作に用いられるデータを記憶する機能を有する。外部からレジスタ１３０に入力されるデータ、及びレジスタ１３０から外部に出力されるデータは、記憶回路１３１に記憶される。
一方、記憶回路１３２は、記憶回路１３１から転送されたデータを保持する機能を有する。具体的には、記憶回路１３２は、記憶回路１３１に記憶されたデータが記憶回路１３２に退避された際、当該データ保持する機能を有する。なお、レジスタ１３０に記憶されたデータの転送は、制御回路１１１によって制御される。
ここで、記憶回路１３２は、記憶回路１３２に電力が供給されていない期間にもデータを保持することが可能な回路である。すなわち、記憶回路１３２は不揮発性の記憶回路としての機能を有する。そのため、記憶回路１３２を設けることにより、レジスタ１３０にデータを保持したまま、レジスタ１３０への電力の供給を停止することができる。なお、電力の供給が停止された期間においても記憶回路１３２に記憶されたデータを保持するためには、記憶回路１３２にオフ電流が極めて小さいトランジスタを用いることが好ましい。
記憶回路１３２に用いるトランジスタとして、ＯＳトランジスタを用いることが好ましい。金属酸化物は、シリコンなどの半導体よりもエネルギーギャップが大きく、少数キャリア密度を低くすることができるため、金属酸化物を用いたトランジスタのオフ電流は極めて小さくすることができる。そのため、記憶回路１３２にＯＳトランジスタを用いた場合、チャネル形成領域にシリコンを有するトランジスタ（以下、Ｓｉトランジスタともいう）を用いる場合と比較して、記憶回路１３２に保持された電位を長期間にわたって保持することができる。これにより、レジスタ１３０への電力の供給が停止された期間においても、長期間データを保持することができる。レジスタ１３０の具体的な構成例については、実施の形態３において後述する。
画像処理部１４０は、映像信号を生成する機能を有する。具体的には、フレームメモリ１２０から入力されたデータＤｉに対して、各種の画像処理を行うことにより、映像信号に対応する信号ＳＤを生成する機能を有する。画像処理部１４０は、例えば、ガンマ補正、調光、又は調色を行う機能を有する。
駆動回路１５０は、信号ＳＤを所定のタイミングで表示部２００に供給する機能を有する回路である。画像処理部１４０から駆動回路１５０に信号ＳＤが入力されると、駆動回路１５０から表示部２００に、信号ＳＤが所定のタイミングで出力される。表示部２００に信号ＳＤが入力されると、表示部２００は信号ＳＤに基づいて所定の映像を表示する。なお、駆動回路１５０は表示部２００に設けられていてもよい。
スイッチ回路１６０は、レジスタ１３０、画像処理部１４０、又は駆動回路１５０への電力の供給を制御する機能を有する。電力の供給を制御する信号Ｓｐｃが制御回路１１１からスイッチ回路１６０に入力されると、信号Ｓｐｃに基づいてスイッチ回路１６０の導通状態が制御され、レジスタ１３０、画像処理部１４０、又は駆動回路１５０への電力の供給が制御される。このように、スイッチ回路１６０を設けることにより、レジスタ１３０、画像処理部１４０、又は駆動回路１５０のパワーゲーティングを行うことができる。
なお、図１においては、レジスタ１３０、画像処理部１４０、及び駆動回路１５０への電力の供給がスイッチ回路１６０によって制御される構成を示しているが、画像処理部１４０と駆動回路１５０に対しては、それぞれパワーゲーティングを行わなくてもよい。
スイッチ回路１６０は、ＯＳトランジスタによって構成することができる。これにより、電力の供給が停止される期間において、電力のリークを極めて小さく抑えることができる。スイッチ回路１６０の具体的な構成例については、実施の形態３において後述する。
ここで、表示部２００に表示される映像に変化がない場合、又は変化が一定以下の場合、映像の書き換えを省略することができる。この場合、半導体装置１００における信号ＳＤの生成を省略できるため、レジスタ１３０、画像処理部１４０、又は駆動回路１５０は処理を行わない状態（停止状態）となる。ここで、スイッチ回路１６０を制御することにより、レジスタ１３０、画像処理部１４０、又は駆動回路１５０が停止状態である期間において、これらの回路への電力の供給を停止することにより、半導体装置１００の消費電力を低減することができる。
レジスタ１３０、画像処理部１４０、又は駆動回路１５０への電力の供給の要否は、コントローラ１１０に入力される信号Ｓｃｈによって判別される。ここで、信号Ｓｃｈは、表示部２００に表示される映像の変化の情報を含む信号である。信号Ｓｃｈとしては、例えば、データＤｉが連続して入力されていない（すなわち、次の画像データが入力されていない）ことを示す信号や、データＤｉの内容に変更がないこと示す制御信号などを用いることができる。信号Ｓｃｈが、表示部２００に表示される映像に変化がない、又は変化が一定以下であることを示す場合、スイッチ回路１６０によって電力の供給が停止される。
なお、レジスタ１３０への電力の供給を停止すると、記憶回路１３１に記憶されたデータは消去される。しかしながら、記憶回路１３１に記憶されたデータを記憶回路１３２に退避させることにより、電力の供給を停止された期間においても、レジスタ１３０に記憶されたデータを保持することができる。
ここで、レジスタ１３０への電力の供給を停止する前に、表示部２００に表示される映像に変化がない、又は変化が一定以下であることを確認した上で、記憶回路１３１に記憶されたデータを記憶回路１３２に退避させる必要がある。そのため、レジスタ１３０に対してパワーゲーティングを行うための事前準備の期間が長くなり、半導体装置１００の動作速度の低下、又は、消費電力削減の効果の減少が生じ得る。
一方、本発明の一態様においては、予測回路１１２を用いて電力供給の要否を予め予測することができる。具体的には、予測回路１１２は、信号Ｓｃｏに基づいて電力供給の要否を予測し、その予測結果に対応する信号Ｓｐｒを制御回路１１１に出力する。そして、信号Ｓｐｒが「電力供給を停止する」という予測結果を示す場合、制御回路１１１は信号Ｓｃｈの入力の有無に関わらず、レジスタ１３０にデータの退避を行うための制御信号を出力する。これより、信号Ｓｃｈの入力を待たずにレジスタ１３０に記憶されたデータの退避を行うことができる。よって、レジスタ１３０のパワーゲーティングを高速で行うことができる。
また、予測回路１１２は、ニューラルネットワークを用いて学習及び予測を行う機能を有する。具体的には、予測回路１１２は、モニター回路１２２から入力される信号Ｓｃｏを学習信号、信号Ｓｃｈを教師信号として、教師あり学習を行うことができる。そして、当該学習を行った後、信号Ｓｃｏを入力データとして電力供給の要否を予測し、当該予測の結果に対応する信号Ｓｐｒを制御回路１１１に出力する。このように、予測回路１１２にニューラルネットワークを用いることにより、精度の高い予測を行うことができる。
予測回路１１２に用いられるニューラルネットワークは、ニューロン回路と、ニューロン回路間に設けられたシナプス回路によって構成される。図２（Ａ）に、ニューラルネットワーク構成例を示す。
ニューラルネットワークＮＮ１は、ニューロン回路ＮＣとシナプス回路ＳＣによって構成されている。シナプス回路ＳＣには、入力データｘ１乃至ｘＬ（Ｌは自然数）が入力される。また、シナプス回路ＳＣは、重み係数ｗｉ（ｉは１以上Ｌ以下の整数）を記憶する機能を有する。重み係数ｗｉは、ニューロン回路ＮＣ間の結合の強さに対応する。
シナプス回路ＳＣに入力データｘ１乃至ｘＬ入力されると、ニューロン回路ＮＣには、シナプス回路ＳＣに入力された入力データｘｉと、シナプス回路ＳＣに記憶された重み係数ｗｉとの積（ｘｉｗｉ）を、ｉ＝１乃至Ｌについて足し合わせた値（ｘ１ｗ１＋ｘ２ｗ２＋…＋ｘＬｗＬ）、すなわち、ｘｉとｗｉを用いた積和演算によって得られた値が供給される。この値がニューロン回路ＮＣの閾値θＯを超えた場合、ニューロン回路ＮＣはハイレベルの信号を出力する。この現象を、ニューロン回路ＮＣの発火と呼ぶ。
ニューロン回路ＮＣとシナプス回路ＳＣを用いて、階層型パーセプトロンを構成するニューラルネットワークのモデルを、図２（Ｂ）に示す。ニューラルネットワークＮＮ２は、入力層ＩＬ、隠れ層ＨＬ、出力層ＯＬを有する。
入力層ＩＬから、入力データｘ１乃至ｘＬが出力される。隠れ層ＨＬは、隠れシナプス回路ＨＳ、隠れニューロン回路ＨＮを有する。出力層ＯＬは、出力シナプス回路ＯＳ、出力ニューロン回路ＯＮを有する。
隠れニューロン回路ＨＮには、入力データｘｉと、隠れシナプス回路ＨＳに保持された重み係数ｗｉと、を用いた積和演算によって得られた値が供給される。そして、出力ニューロン回路ＯＮには、隠れニューロン回路ＨＮの出力と、出力シナプス回路ＯＳに保持された重み係数ｗｉを用いた積和演算によって得られた値が供給される。そして、出力ニューロン回路ＯＮから、出力データｙ１乃至ｙｎが出力される。なお、ニューラルネットワークＮＮ２において、隠れ層ＨＬは複数設けられていてもよい。
このように、所定の入力データが与えられたニューラルネットワークＮＮ２は、シナプス回路ＳＣに保持された重み係数と、ニューロン回路の閾値θに応じた値である出力データを出力する機能を有する。
また、ニューラルネットワークＮＮ２は、教師信号の入力によって教師あり学習を行うことができる。図２（Ｃ）に、誤差逆伝播方式を利用して教師あり学習を行うニューラルネットワークＮＮ２のモデルを示す。
誤差逆伝播方式は、ニューラルネットワークの出力データと教師信号の誤差が小さくなるように、シナプス回路の重み係数ｗｉを変更する方式である。具体的には、出力データｙ１乃至ｙｎと教師信号ｔ１乃至ｔｎに基づいて決定される誤差δＯに応じて、隠れシナプス回路ＨＳの重み係数ｗｉが変更される。また、隠れシナプス回路ＨＳの重み係数ｗｉの変更量に応じて、さらに前段のシナプス回路ＳＣの重み係数ｗｉが変更される。このように、教師信号ｔ１乃至ｔｎに基づいて、シナプス回路ＳＣの重み係数を順次変更することにより、ニューラルネットワークＮＮ２の学習を行うことができる。
予測回路１１２が有するニューラルネットワークは、モニター回路１２２から入力される信号Ｓｃｏを学習信号として学習を行うことができる。ここで、信号Ｓｃｏは、記憶装置１２１の消費電力に関する情報を含む信号である。信号Ｓｃｏとしては例えば、消費電力の時間的推移を示す信号の波形、消費電力の総量、平均値、増加量、減少量、最大値、又は最小値を示す信号などを用いることができるが、特に限定されない。ここでは一例として、記憶装置１２１の消費電力の時間的推移を表す波形（横軸が時間ｔ、縦軸が消費電力Ｐ）が、信号Ｓｃｏとして予測回路１１２に入力される場合について、図３、４を用いて説明する。
例えば、記憶装置１２１に、表示部２００に表示される映像の全体を書き替えるデータＤｉが入力される場合（図３（Ａ−１））、信号Ｓｃｏは消費電力Ｐが全体的に増加する傾向を示し得る（図３（Ａ−２））。一方、記憶装置１２１に入力されたデータＤｉが、映像の変化を示さない場合（図３（Ｂ−１））、信号Ｓｃｏは消費電力Ｐが低レベルに維持される傾向を示し得る（図３（Ｂ−２））。また、記憶装置１２１に、映像の一部のみを書き替えるデータＤｉが入力される場合（図３（Ｃ−１））、信号Ｓｃｏは図３（Ａ−２）よりも幅の小さいピークを示し得る（図３（Ｃ−２））。
また、記憶装置１２１に、徐々に移動して画面から消えていく物体の映像に対応するデータＤｉが入力される場合（図４（Ａ−１））、信号Ｓｃｏは、まず幅及び高さが類似する複数のピークを示し、やがて、徐々に幅が小さくなる複数のピークを示し得る（図４（Ａ−２））。また、記憶装置１２１に、徐々に薄くなる映像に対応するデータＤｉが入力される場合（図４（Ｂ−１））、信号Ｓｃｏは徐々に低くなる複数のピークを示し得る（図４（Ｂ−２））。
このように、記憶装置１２１の消費電力の時間的推移を表す波形は、表示部２００に表示される映像に応じて特徴的な形状をとり得る。そのため、消費電力の時間的推移をモニターすることにより、表示部２００に表示される映像の変化の有無や大小を予測することができる。よって、信号Ｓｃｏを用いることにより、電力の供給の要否を予測することができる。
予測には、信号Ｓｃｏと特定の波形のパターンを順次比較する、所謂パターンマッチングを用いることもできる。しかしながら、波形のパターンマッチングは事象が多くなるため、比較に要する時間が多くなり、比較のために用意すべき波形のパターンの数も多くなる。一方、上記のように信号Ｓｃｏをニューラルネットワークの入力信号として予測を行うことにより、効率的な予測を行うことができる。
なお、図３、４に示す映像と波形の関係は一例であり、必ずしも図３、４のような対応関係が得られなくてもよい。映像の変化が何らかの形で波形に反映されさえすれば、信号Ｓｃｏをニューラルネットワークの入力信号として予測を行うことができる。
＜半導体装置の動作例＞
次に、半導体装置１００の具体的な動作の一例について説明する。図５に、半導体装置１００の動作例を表すフローチャートを示す。ここでは主に、ニューラルネットワークを用いて学習及び予測を行う予測回路１１２の動作例について説明する。なお、図５において、ステップＳ１１からステップＳ１４までは、予測回路１１２が有するニューラルネットワークが学習を行う（以下、学習動作ともいう）際の動作を示し、ステップＳ２１からステップＳ５０までは、予測回路１１２が有するニューラルネットワークが学習と共に予測を行う（以下、予測動作ともいう）際の動作を示す。なお、予測は、ニューラルネットワークの推論（認知）によって行われる。
以下では一例として、表示部２００に表示される映像に変化がない場合に、レジスタ１３０への電力の供給を停止する動作について説明する。しかしながら、図１に示すように、画像処理部１４０、駆動回路１５０などの他の回路に対してパワーゲーティングを行ってもよい。
［学習動作］
まず、予測回路１１２に信号Ｓｃｏが入力される（ステップＳ１１）。信号Ｓｃｏは、記憶装置１２１の消費電力に関する情報を含む信号であり、ここではニューラルネットワークの学習信号として用いられる。また、予測回路１１２に信号Ｓｃｈが入力される（ステップＳ１２）。ここでは、信号Ｓｃｈとして表示部２００に表示される映像に変化があるか否かを示す信号を用い、信号Ｓｃｈはレジスタ１３０への電力の供給の要否を示すニューラルネットワークの教師信号として用いられる。なお、信号Ｓｃｏは信号Ｓｃｈの後に予測回路１１２に入力されてもよい。
そして、ニューラルネットワークは、信号Ｓｃｏ及び信号Ｓｃｈを用いて教師あり学習を行う（ステップＳ１３）。この学習により、予測回路１１２は、信号Ｓｃｏに基づいてレジスタ１３０への電力の供給の要否を予測することが可能となる。
その後、予測を行わずに学習を続ける場合は（ステップＳ１４においてＮＯ）、ニューラルネットワークは新たな学習信号と教師信号を用いてさらに学習を行う。一方、学習を行ったニューラルネットワークを用いて予測を開始する場合は（ステップＳ１４においてＹＥＳ）、予測回路１１２は予測動作に移行する。
［予測動作］
予測回路１１２が予測動作に移行すると、まず、予測回路１１２に信号Ｓｃｏが入力される（ステップＳ２１）。信号Ｓｃｏは、ここではニューラルネットワークの入力データとして用いられる。そして、ニューラルネットワークは信号Ｓｃｏに基づいて、レジスタ１３０への電力供給の要否を予測する。この予測結果は、信号Ｓｐｒとして制御回路１１１に出力される。
ニューラルネットワークによって、レジスタ１３０への電力の供給停止が予測された場合は（ステップＳ２３においてＹＥＳ）、制御回路１１１はレジスタ１３０に制御信号を出力し、記憶回路１３１に記憶されたデータを記憶回路１３２に転送する（ステップＳ３１）。これにより、レジスタ１３０に記憶されたデータの退避が投機実行される。
その後、制御回路１１１に信号Ｓｃｈが入力され（ステップＳ３２）、制御回路１１１は信号Ｓｃｈに基づいてレジスタ１３０への電力の供給を実際に停止するか否かを判別する。電力の供給を停止すると判別された場合は（ステップＳ３３でＹＥＳ）、制御回路１１１はスイッチ回路１６０に信号Ｓｐｃを出力し、レジスタ１３０への電力の供給を停止する（ステップＳ３４）。
ここで、ステップＳ３３において電力の供給を停止すると判別された際、レジスタ１３０におけるデータの退避は、ステップＳ２３における予測に基づいて既に完了している。そのため、電力の供給を停止することが確定した後にデータの退避を行う必要がなく、レジスタ１３０のパワーゲーティングを高速に行うことができる。また、電力の供給を停止する期間を長くすることができ、消費電力の低減を効果的に行うことができる。
一方、制御回路１１１によって電力の供給を停止しないと判別された場合は（ステップＳ３３でＮＯ）、制御回路１１１はスイッチ回路１６０に信号Ｓｐｃを出力し、レジスタ１３０に電力を供給する（ステップＳ３５）。そして、レジスタ１３０は映像信号を生成するための処理を行う。
ここで、ステップＳ２３においては電力供給の停止が予測されたものの、ステップＳ３３において実際には電力の供給を停止しないと判別されており、予測回路１１２による予測が外れている。この場合、ニューラルネットワークは、ステップＳ２１で入力された信号Ｓｃｏを学習信号、ステップＳ３２で入力された信号Ｓｃｈを教師信号として、学習を行う（ステップＳ３６）。これにより、信号Ｓｃｏに基づく予測結果を修正し、以後の予測の成功率を上げることができる。
ニューラルネットワークによって電力供給の停止が予測されない場合は（ステップＳ２３においてＮＯ）、制御回路１１１はレジスタ１３０におけるデータの退避を行わずに、信号Ｓｃｈの入力を待つ。その後、制御回路１１１に信号Ｓｃｈが入力され（ステップＳ４１）、制御回路１１１は信号Ｓｃｈに基づいて電力の供給を実際に停止するか否かを判別する。
電力の供給を停止すると判別された場合は（ステップＳ４２でＹＥＳ）、制御回路１１１はまず、レジスタ１３０に制御信号を出力し、記憶回路１３１に記憶されたデータを記憶回路１３２に転送する（ステップＳ４３）。その後、制御回路１１１はスイッチ回路１６０に信号Ｓｐｃを出力し、レジスタ１３０への電力の供給を停止する（ステップＳ４４）。このように、信号Ｓｃｈに基づいて電力供給の要否が判別された時点で、レジスタ１３０に記憶されたデータを退避させる動作が投機実行されていない場合は、通常通りデータの退避を行った後に、レジスタ１３０への電力の供給を停止する。
ここで、ステップＳ２３においては電力供給を停止しないことが予測されたものの、ステップＳ４２において実際には電力の供給を停止すると判別されており、予測回路１１２による予測が外れている。この場合、ニューラルネットワークは、ステップＳ２１で入力された信号Ｓｃｏを学習信号、ステップＳ４１で入力された信号Ｓｃｈを教師信号として、学習を行う（ステップＳ４５）。これにより、信号Ｓｃｏに基づく予測結果を修正し、以後の予測の成功率を上げることができる。
一方、制御回路１１１によって電力の供給を停止しないと判別された場合は（ステップＳ４２でＮＯ）、制御回路１１１はスイッチ回路１６０に信号Ｓｐｃを出力し、レジスタ１３０に電力を供給する（ステップＳ４６）。そして、レジスタ１３０は映像信号を生成するための処理を行う。
ステップＳ３４、Ｓ３６、Ｓ４５、又はＳ４６の後、表示部２００における映像の表示を終了する場合は（ステップＳ５０でＹＥＳ）、予測回路１１２は予測を終了する。一方、表示部２００における映像の表示を継続する場合は（ステップＳ５０でＮＯ）、予測回路１１２は予測を継続する（ステップＳ２１）。
上記の予測動作においてニューラルネットワークは、信号Ｓｃｏを用いて予測を行うと共に、予測が失敗した場合には、信号Ｓｃｏを学習信号として学習することができる。これにより、予測回路１１２は予測の精度を高めながら、電力供給の要否の予測を行うことができる。
以上のような動作により、半導体装置１００は、レジスタ１３０への電力供給の停止を予測して、データの退避を投機実行することができる。これにより、半導体装置１００の動作速度の向上、及び消費電力の低減を図ることができる。
＜表示システムの変形例＞
半導体装置において行われる電力供給の停止の予測は、信号Ｓｃｏに基づくものに限られない。図６に、表示システム１０の他の構成例を示す。図６に示す半導体装置１００は、図１におけるモニター回路１２２の代わりに、タッチセンサコントローラ１７０を有する。また、図６に示す表示部２００は、表示ユニット２１０、タッチセンサユニット２２０を有する。
表示ユニット２１０は、信号ＳＤに基づいて映像を表示する機能を有する。タッチセンサユニット２２０は、タッチの有無、タッチの位置、タッチの期間、タッチの動きなどの、タッチに関する情報（以下、タッチ情報ともいう）を検出する機能を有する。表示ユニット２１０に表示される映像は、タッチセンサユニット２２０が検出したタッチ情報に基づいて切り替えることができる。
タッチセンサコントローラ１７０は、タッチセンサユニット２２０の動作を制御する機能を有する。また、タッチセンサコントローラ１７０は、タッチセンサユニット２２０から入力されるタッチ情報に、必要に応じて信号処理を行い、該タッチ情報を信号Ｓｔｏとして予測回路１１２に出力する機能を有する。すなわち、タッチセンサコントローラ１７０は、タッチ情報をモニターするモニター回路としての機能を有する。
ここで、タッチ情報は、表示ユニット２１０に表示される映像の変化と関係がある。例えば、タッチ操作の内容によって、表示ユニット２１０に表示される映像の内容や保持期間などが予想される場合がある。また、タッチにより表示ユニット２１０の映像を切り替える操作（ページをめくる動作など）が行われる間隔や、連続して行われるタッチ操作の内容などには、ユーザーの癖が反映され、所定の法則が存在する場合がある。そのため、タッチ情報を含む信号Ｓｔｏは、映像の変化の有無、すなわちレジスタ１３０への電力供給の要否を予測するための入力データとして用いることができる。
予測回路１１２に入力された信号Ｓｔｏは、予測回路１１２が有するニューラルネットワークの入力データ、又は学習信号として用いることができる。そして、信号Ｓｔｏに基づいて電力供給停止の要否を予測し、レジスタ１３０のデータの退避を投機実行することができる。なお、信号Ｓｔｏが入力された際の予測回路１１２の動作は、信号Ｓｃｏが入力された場合と同様である。
なお、前述の通り予測回路１１２は、予測を行いながら学習を行うことができる。そのため、ユーザーが表示システム１０を使用する期間が長くなるほど、ニューラルネットワークにおいて多くの学習を行うことができ、ユーザーの癖に関する情報が蓄積される。従って、特定のユーザーが継続して使用することにより、予測の精度をそのユーザーに合わせて向上させることが可能な表示システム１０を実現することができる。
また、半導体装置１００には、図１におけるモニター回路１２２と、図６におけるタッチセンサコントローラ１７０の両方を設けることもできる。モニター回路１２２及びタッチセンサコントローラ１７０を有する半導体装置１００を備えた表示システム１０の構成例を、図７に示す。
図７において、半導体装置１００における予測回路１１２は、信号Ｓｃｏと信号Ｓｔｏの両方を入力データとして、電力供給停止の要否を予測することができる。また、信号Ｓｃｏと信号Ｓｔｏの両方を学習信号として、ニューラルネットワークの学習を行うことができる。これにより、予測回路１１２による予測の成功率の向上、及びニューラルネットワークの学習の効率の向上を図ることができる。
以上の通り、本発明の一態様は、消費電力に関する情報を含む信号、又は、タッチ情報を含む信号を入力データとし、ニューラルネットワークを用いて電力供給の要否を予測することができる。これにより、レジスタにおけるデータの退避を投機実行することができ、半導体装置の動作速度の向上、及び消費電力の低減を図ることができる。
また、本発明の一態様は、レジスタにＯＳトランジスタ有する記憶回路を設けることにより、データの退避を高速に行うことができる。これにより、半導体装置の動作速度の向上、を図ることができる。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
（実施の形態２）
本実施の形態では、上記の実施の形態で説明した予測回路に用いることができる、ニューラルネットワークの構成例について説明する。
＜ニューラルネットワークの構成例＞
図８は、予測回路１１２に用いることができるニューラルネットワークの構成の具体例を示すブロック図である。図８（Ａ）では、入力ニューロン回路ＩＮ、隠れニューロン回路ＨＮ、出力ニューロン回路ＯＮ、隠れシナプス回路ＨＳ、出力シナプス回路ＯＳ、隠れ誤差回路ＨＥ、および出力誤差回路ＯＥを図示している。図８（Ａ）に示す構成において、入力層ＩＬは、入力ニューロン回路ＩＮを有し、隠れ層ＨＬは隠れニューロン回路ＨＮ、隠れシナプス回路ＨＳ、隠れ誤差回路ＨＥを有し、出力層ＯＬは出力誤差回路ＯＥ、出力ニューロン回路ＯＮ、出力シナプス回路ＯＳを有する。なお信号Ｉは入力信号、信号Ｔは教師信号Ｔ、信号Ｏは出力信号に相当する。
なお、隠れ層ＨＬは、図８（Ｂ）に示すように２層以上設けられてもよい。当該構成とすることで、より複雑な学習を行うことができる。
ここで、信号Ｉとして、記憶装置１２１の消費電力に関する情報を含む信号Ｓｃｏ（図１参照）、又は、タッチ情報を含む信号Ｓｔｏ（図６参照）を用いることにより、レジスタ１３０などの回路に電力供給の要否を予測した結果に対応する出力信号を得ることができる。
図９は、図８に示すニューラルネットワークの詳細な構成の一例を示すブロック図である。図９には、ニューラルネットワークを構成するＬ個（Ｌは自然数）の入力ニューロン回路ＩＮ、ｍ個（ｍは自然数）の隠れニューロン回路ＨＮ、ｎ個（ｎは自然数）の出力ニューロン回路ＯＮ、（Ｌ＋１）×ｍ個の隠れシナプス回路ＨＳ、（ｍ＋１）×ｎ個の出力シナプス回路ＯＳ、ｍ個の隠れ誤差回路ＨＥ、およびｎ個の出力誤差回路ＯＥを図示している。
以下、図９に示す回路ブロックについて説明する。
入力ニューロン回路ＩＮ［ｉ］はニューラルネットワークの外部からの入力信号Ｉ［ｉ］をアンプ等で増幅し、出力信号ｘ［ｉ］を生成する。
図１０（Ａ）は、隠れシナプス回路ＨＳ［ｊ，ｉ］（ｊ，ｉは自然数）の構成を示している。隠れシナプス回路ＨＳ［ｊ，ｉ］は、アナログメモリＡＭ１、乗算回路ＭＵＬ１及び乗算回路ＭＵＬ２、から構成される。アナログメモリＡＭ１は、重み係数ｗ［ｊ，ｉ］に相当するデータを格納し、対応する電圧を出力する機能を有する。乗算回路ＭＵＬ１は、入力ニューロン回路ＩＮの出力信号ｘ［ｉ］とアナログメモリＡＭ１の重み係数ｗ［ｊ，ｉ］との乗算を行い、出力信号ｗ［ｊ，ｉ］ｘ［ｉ］を生成する。なお、出力信号ｗ［ｊ，ｉ］ｘ［ｉ］として、乗算結果に対応した電流が供給される。乗算回路ＭＵＬ２は、入力ニューロン回路ＩＮの出力信号ｘ［ｉ］と隠れ誤差回路ＨＥ［ｊ］の出力信号ｄｘ［ｊ］との乗算を行い、信号ｄｗを生成する。信号ｄｗとして、乗算結果に対応した電流が供給される。信号ｄｗは、アナログメモリＡＭ１に格納された重み係数ｗ［ｊ，ｉ］の変更分に相当する電流として供給される。つまり乗算回路ＭＵＬ２は、アナログメモリＡＭ１のデータを変更する書込回路に相当する。なお、隠れシナプス回路ＨＳ［１，０］乃至ＨＳ［ｍ，０］において、入力信号ｘ［０］は−１、重み係数ｗ［１，０］乃至ｗ［ｍ，０］はθＨ［１］乃至θＨ［ｍ］が与えられており、出力信号ｗ［１，０］ｘ［０］乃至ｗ［ｍ，０］ｘ［０］として、−θＨ［１］乃至−θＨ［ｍ］に相当する電流が供給される。なお隠れシナプス回路ＨＳは、単に回路という場合がある。
隠れニューロン回路ＨＮ［ｊ］は、入力信号Ｘを電圧に変換する抵抗３２１と、出力信号ｙ［ｊ］の生成するアンプを有する。該入力信号Ｘは、各隠れシナプス回路ＨＳ［ｊ，ｉ］の出力信号ｗ［ｊ，ｉ］ｘ［ｉ］（電流）の和Σｉ＝０〜Ｌｗ［ｊ，ｉ］ｘ［ｉ］に相当する。ここでアンプの出力信号ｙ［ｊ］は、入力信号Ｘを変数とすると式（１）のｆＨ（Ｘ）となる特性、あるいは、当該特性に近似できる特性とする。
式（１）においてαＨは任意の定数で、Ｘ＝０における出力信号の変化率に相当する。入力信号ＸであるΣｉ＝０〜Ｌｗ［ｊ，ｉ］ｘ［ｉ］が０を超えた場合、すなわちΣｉ＝１〜Ｌｗ［ｊ，ｉ］ｘ［ｉ］が閾値θＨ［ｊ］を超えた場合に、ｆＨ（Ｘ）、すなわち出力信号ｙ［ｊ］は１に近づく、つまり“Ｈ”（ハイレベル、Ｈレベルという）となるが、これを、隠れニューロン回路ＨＮ［ｊ］が発火する、と表現する。すなわち、閾値θＨは隠れニューロン回路ＨＮ［ｊ］が発火する際の閾値に相当する。
図１０（Ｂ）は、出力シナプス回路ＯＳ［ｋ，ｊ］の構成を示している。出力シナプス回路ＯＳ［ｋ，ｊ］は、アナログメモリＡＭ２、乗算回路ＭＵＬ３、乗算回路ＭＵＬ４、および乗算回路ＭＵＬ５、から構成される。アナログメモリＡＭ２は、重み係数ｖ［ｋ，ｊ］に相当するデータを格納し、対応する電圧を出力する機能を有する。乗算回路ＭＵＬ３は、隠れニューロン回路ＨＮ［ｊ］の出力信号ｙ［ｊ］とアナログメモリＡＭ２の重み係数ｖ［ｋ，ｊ］との乗算を行い、出力信号ｖ［ｋ，ｊ］ｙ［ｊ］として、乗算結果に対応した電流を出力する。乗算回路ＭＵＬ４からは、隠れニューロン回路ＨＮ［ｊ］の出力信号ｙ［ｊ］と出力誤差回路ＯＥ［ｋ］の出力信号ｄｙ［ｋ］との乗算を行い、信号ｄｖとして、乗算結果に対応した電流がアナログメモリＡＭ２に供給される。信号ｄｖは、アナログメモリＡＭ２に格納された重み係数ｖ［ｋ，ｊ］の変更分に相当する電流として供給される。乗算回路ＭＵＬ５は、出力誤差回路ＯＥ［ｋ］の出力信号ｄｙ［ｋ］とアナログメモリＡＭ２の重み係数ｖ［ｋ，ｊ］との乗算を行い、出力信号ｖ［ｋ，ｊ］ｄｙ［ｋ］として、乗算結果に対応した電流を供給する。なお、出力シナプス回路ＯＳ［１，０］乃至ＯＳ［ｎ，０］において、入力信号ｙ［０］は−１、重み係数ｖ［１，０］乃至ｖ［ｎ，０］はθＯ［１］乃至θＯ［ｎ］が与えられており、出力信号ｖ［１，０］ｙ［０］乃至ｖ［ｎ，０］ｙ［０］として、−θＯ［１］乃至−θＯ［ｎ］に相当する電流が供給される。なお出力シナプス回路ＯＳは、単に回路という場合がある。
図１０（Ｃ）は、隠れシナプス回路ＨＳ［ｊ，ｉ］、出力シナプス回路ＯＳ［ｋ，ｊ］におけるアナログメモリＡＭ１、ＡＭ２に適用可能なアナログメモリＡＭの構成を示す。アナログメモリＡＭは、トランジスタ３０１と容量素子３０２から構成される。トランジスタ３０１をＯＳトランジスタとすることで、理想的なアナログメモリが構成できる。したがって、記憶保持のための大規模な容量素子を搭載する必要が無く、また、定期的なリフレッシュ動作によるアナログデータの回復の必要が無いため、チップ面積の縮小、消費電力の低減が可能となる。なお、データ更新の際、変更分に相当する電流が供給される構成のため、信号線ＷＬを“Ｈ”とする期間を調整することで、上述のηｖ若しくはηｗ（定数）を変更することができる。
図１１（Ａ）は、出力ニューロン回路ＯＮ［ｋ］の構成を示している。出力ニューロン回路ＯＮ［ｋ］は、入力信号Ｙを電圧に変換する抵抗３１１と、出力信号Ｏ［ｋ］を生成するアンプ３１２を有している。該入力信号Ｙは、各出力シナプス回路ＯＳ［ｋ，ｊ］の出力信号ｖ［ｋ，ｊ］ｙ［ｊ］（電流）の和Σｊ＝０〜ｍｖ［ｋ，ｊ］ｙ［ｊ］に相当する。ここで、アンプ３１２の出力信号Ｏ［ｋ］は、入力信号Ｙを変数とすると式（２）のｆＯ（Ｙ）となる特性、あるいは、当該特性に近似できる特性とする。
式（２）においてαＯは任意の定数で、Ｙ＝０における出力信号の変化率に相当する。ここで入力信号ＹであるΣｊ＝０〜ｍｖ［ｋ，ｊ］ｙ［ｊ］が０を超えた場合、すなわちΣｊ＝１〜ｍｖ［ｋ，ｊ］ｙ［ｊ］が閾値θＯ［ｋ］を超えた場合に、ｆＯ（Ｙ）、すなわち出力信号Ｏ［ｋ］は１に近づく、つまり”Ｈ”となるが、これを、出力ニューロン回路ＯＮ［ｋ］が発火する、と表現する。すなわち、閾値θＯ［ｋ］は出力ニューロン回路ＯＮ［ｋ］が発火する際の閾値に相当する。
図９に示すニューラルネットワークが、所定の入力信号Ｉ［１］乃至Ｉ［Ｌ］が入力されたときに所望の出力信号Ｏ［１］乃至Ｏ［ｎ］を出力することが可能となるように、重み係数ｗ［ｊ，ｉ］、ｖ［ｋ，ｊ］に相当するデータを各アナログメモリＡＭ１、ＡＭ２に格納することが学習に相当する。より具体的には、重み係数ｗ［ｊ，ｉ］、ｖ［ｋ，ｊ］に初期値として任意の値を与え、学習に用いる入力データを入力ニューロン回路の入力信号Ｉ［１］乃至Ｉ［Ｌ］に与え、出力期待値として教師信号を出力ニューロン回路の入力信号Ｔ［１］乃至Ｔ［ｎ］に与え、出力ニューロン回路の出力信号Ｏ［１］乃至Ｏ［ｎ］と入力信号Ｔ［１］乃至Ｔ［ｎ］との２乗誤差和が最小となるような重み係数ｗ［ｊ，ｉ］、ｖ［ｋ，ｊ］に収束させていくことが学習に相当する。
ここで、重み係数ｖ［ｋ，ｊ］の勾配は、式（３）の関係となる。
なお、式（３）において、Ｙ＝α０Σｊ＝０〜ｍｖ［ｋ，ｊ］ｙ［ｊ］である。よって、重み係数ｖ［ｋ，ｊ］は、ηｖ・ｅｙ［ｋ］・ｆＯ’（Ｙ）・ｙ［ｊ］に相当する分だけ値を変化させればよいことになる。なお、ηｖは定数である。
また、重み係数ｗ［ｊ，ｉ］の勾配は、式（４）の関係となる。
なお、式（４）において、Ｘ＝αＨΣｊ＝０〜ｍｗ［ｊ，ｉ］ｘ［ｉ］、Ｙ＝α０Σｊ＝０〜ｍｖ［ｋ，ｊ］ｙ［ｊ］である。重み係数ｗ［ｊ，ｉ］は、ηｗ・（Σｊ＝０〜ｍｅｙ［ｋ］・ｆＯ’（Ｙ）・ｖ［ｋ，ｊ］）・ｆＨ’（Ｘ）・ｘ［ｉ］に相当する分だけ値を変化させればよいことになる。図１１（Ａ）の出力ニューロン回路ＯＮ［ｋ］において、教師信号Ｔ［ｋ］と出力信号Ｏ［ｋ］との差分をアンプ３１３で取得し、差分信号ｅｙ［ｋ］として出力する。なお、ηｗは定数である。なお出力ニューロン回路ＯＮは、単に回路という場合がある。
図１１（Ｂ）は、出力誤差回路ＯＥ［ｋ］の構成を示している。出力誤差回路ＯＥ［ｋ］は、信号Ｙに対して出力信号ｆＯ’（Ｙ）を生成する微分回路ＤＶ１と、出力信号ｆＯ’（Ｙ）と誤差信号ｅｙ［ｋ］とを入力信号とする乗算回路ＭＵＬ６を有する。出力誤差回路ＯＥ［ｋ］は、入力信号を電圧に変換する抵抗３２１と、信号Ｙを生成するアンプ３２２を有している。該入力信号は、出力シナプス回路ＯＳ［ｋ，ｊ］の出力信号ｖ［ｋ，ｊ］ｙ［ｊ］（電流）の和である信号Σｊ＝０〜ｍｖ［ｋ，ｊ］ｙ［ｊ］と、出力ニューロン回路ＯＮ［ｋ］の出力信号である差分信号ｅｙ［ｋ］に相当する。
図１１（Ｃ）は、隠れ誤差回路ＨＥ［ｊ］の構成を示している。隠れ誤差回路ＨＥ［ｊ］は、入力信号を電圧に変換する抵抗３３１と、信号Ｘを生成するアンプ３３２と、信号ｅｘ［ｊ］を電圧に変換する抵抗３３３と、信号ＥＸを生成するアンプ３３４を有している。該入力信号は、隠れシナプス回路ＨＳ［ｊ，ｉ］の出力信号ｗ［ｊ，ｉ］ｘ［ｉ］（電流）の和である信号Σｉ＝０〜Ｌｗ［ｊ，ｉ］ｘ［ｉ］と、出力シナプス回路ＯＳ［ｋ，ｊ］の出力信号であるｖ［ｋ，ｊ］ｄｙ［ｋ］、つまり電流ｅｙ［ｋ］・ｆＯ’（Ｙ）・ｖ［ｋ，ｊ］の和である信号Σｋ＝１〜Ｌｖ［ｋ，ｊ］ｄｙ［ｋ］＝Σｋ＝１〜Ｌｅｙ［ｋ］・ｆＯ’（Ｙ）・ｖ［ｋ，ｊ］＝ｅｘ［ｊ］に相当する。
以上のように、図９に示すニューラルネットワークが、重み係数ｗ［ｊ，ｉ］、ｖ［ｋ，ｊ］を更新していくことができ、所定の入力信号Ｉ［１］乃至Ｉ［Ｌ］が入力されたときに所望の出力信号Ｏ［１］乃至Ｏ［ｎ］を出力することが可能となるように、重み係数ｗ［ｊ，ｉ］、ｖ［ｋ，ｊ］に相当するデータを各アナログメモリに格納することができる。すなわち、予測回路１１２の学習が可能となる。予測回路１１２における学習により得られた各種のパラメータは、レジスタ１３０に格納することができる。
予測回路１１２が有するニューラルネットワークにおいて、入力ニューロン回路の入力信号として学習信号を与え、出力ニューロン回路の入力信号として当該学習信号に対応する教師信号を与え、誤差信号に応じてアナログメモリのデータを更新することで学習する。
以上のような構成とすることで、アナログ回路で構成し、回路規模を縮小でき、アナログメモリのデータ保持にリフレッシュ動作が不要な、階層型ニューラルネットワークを提供することができる。
なお、上記のニューラルネットワークを畳み込み演算の特徴抽出フィルター又は全結合演算回路として用いたＣＮＮ（Ｃｏｎｖｏｌｕｔｉｏｎ Ｎｅｕｒａｌ Ｎｅｔｗｏｒｋ）を、予測回路１１２に用いることができる。ここで、特徴抽出フィルターの各重み係数の値は、乱数を用いて設定することが好ましい。これにより、信号Ｓｃｏ又は信号Ｓｔｏとマッチする波形パターンの推定が容易ではない場合にも、特徴を抽出することができ、学習を効率良く行うことができる。
以上のように、本発明の一態様に係る演算回路を用いることで、ニューラルネットワークにおける重み付け和の演算と重み係数の更新量の演算を行うことができる。
＜演算回路の動作例＞
演算回路の動作とは、上記で説明したニューラルネットワークを有する演算回路に学習信号を入力し、演算回路に該学習信号を学ばせた後、演算回路に対象データを入力して、対象データに対応したパラメータを出力するまでのことをいう。図１２及び図１３に、演算回路の動作を示すフローチャートを示す。なお以下の説明では、図９に示すニューラルネットワークを有する演算回路の動作を一例として説明する。
［学習］
初めに演算回路がデータを学習する動作について、図９、図１２を用いて説明する。
〔ステップＳ１−１〕
ステップＳ１−１では、入力ニューロン回路ＩＮに外部から学習信号が入力される。学習信号は、図９でいう入力信号Ｉ［１］乃至Ｉ［Ｌ］に相当する。なお、ここでの学習信号とは、実施の形態１に示す表示装置においては例えば、記憶装置１２１の消費電力に関する情報を含む信号Ｓｃｏや、タッチ情報を含む信号Ｓｔｏなどであり、その学習信号の種類に応じて、入力される入力ニューロン回路ＩＮの個数が決まる。当該学習信号の入力に必要の無い入力ニューロン回路ＩＮの出力信号ｘは、固定値であることが好ましい。また、当該入力ニューロン回路ＩＮへの電源の供給を遮断するのが好ましい。ここでは、学習信号の種類はＬ個あり、学習信号のｉ個目の値を学習信号Ｉ［ｉ］と記載する。学習信号Ｉ［１］乃至学習信号Ｉ［Ｌ］が、それぞれ入力ニューロン回路ＩＮ［１］乃至ＩＮ［Ｌ］に入力されるとする。
〔ステップＳ１−２〕
ステップＳ１−２では、入力ニューロン回路ＩＮ［１］乃至ＩＮ［Ｌ］から隠れシナプス回路ＨＳ［１，１］乃至ＨＳ［１，Ｌ］に出力信号ｘ［１］乃至ｘ［Ｌ］が入力される。ステップＳ１−２では、隠れシナプス回路ＨＳ［１，０］乃至ＨＳ［ｍ，０］に値が一定の信号ｘ［０］が入力される。隠れシナプス回路ＨＳ［１，０］乃至ＨＳ［１，Ｌ］は、出力信号ｘ［ｉ］に、アナログメモリＡＭ１に保持された重み係数ｗ［１，ｉ］を乗じた出力信号ｗ［１，ｉ］ｘ［ｉ］を、隠れ誤差回路ＨＥ［１］および隠れニューロン回路ＨＮ［１］に出力する。
前述の動作は、隠れシナプス回路ＨＳ［ｍ，０］乃至ＨＳ［ｍ，Ｌ］でも行われ、出力信号ｗ［ｍ，ｉ］ｘ［ｉ］を、隠れ誤差回路ＨＥ［ｍ］および隠れニューロン回路ＨＮ［ｍ］に出力する。
〔ステップＳ１−３〕
ステップＳ１−３では、隠れニューロン回路ＨＮ［１］に、隠れシナプス回路ＨＳ［１，０］乃至ＨＳ［１，Ｌ］の出力信号の和であるΣｗ［１，ｉ］ｘ［ｉ］が入力される。同様に隠れニューロン回路ＨＮ［ｍ］に、隠れシナプス回路ＨＳ［ｍ，０］乃至ＨＳ［ｍ，Ｌ］の出力信号の和であるΣｗ［ｍ，ｉ］ｘ［ｉ］が入力される。
なお、隠れニューロン回路ＨＮ［１］乃至ＨＮ［ｍ］の個数は学習信号に応じて変更することも可能である。必要の無い隠れニューロン回路ＨＮには出力信号ｙが固定値となるデータを入力する構成が好ましい。また、当該隠れニューロン回路ＨＮへの電源の供給を遮断するなどの構成を適用するのが好ましい。ここでは、隠れニューロン回路ＨＮの個数はｍ個あり、ｊ番目の隠れニューロン回路ＨＮの入力値をΣｗ［ｊ，ｉ］ｘ［ｉ］と記載する。
〔ステップＳ１−４〕
ステップＳ１−４では、隠れニューロン回路ＨＮ［１］乃至ＨＮ［ｍ］から出力シナプス回路ＯＳ［１，１］乃至ＯＳ［１，ｍ］に出力信号ｙ［１］乃至ｙ［ｍ］が入力される。ステップＳ１−４では、出力シナプス回路ＯＳ［１，０］乃至ＯＳ［ｎ，０］に値が一定の信号ｙ［０］が入力される。出力シナプス回路ＯＳ［１，０］乃至ＯＳ［１，ｍ］は、出力信号ｙ［ｊ］に、アナログメモリＡＭ２に保持された重み係数ｖ［１，ｊ］を乗じた出力信号ｖ［１，ｊ］ｙ［ｊ］を、出力誤差回路ＯＥ［１］および出力ニューロン回路ＯＮ［１］に出力する。
前述の動作は、出力シナプス回路ＯＳ［ｎ，０］乃至ＯＳ［ｎ，ｍ］でも行われ、出力信号ｖ［ｎ，ｊ］ｙ［ｊ］を、出力誤差回路ＯＥ［ｎ］および出力ニューロン回路ＯＮ［ｎ］に出力する。
〔ステップＳ１−５〕
ステップＳ１−５では、出力ニューロン回路ＯＮ［１］に、出力シナプス回路ＯＳ［１，０］乃至ＯＳ［１，ｍ］の出力信号の和であるΣｖ［１，ｊ］ｙ［ｊ］が入力される。同様に出力ニューロン回路ＯＮ［ｎ］に、出力シナプス回路ＯＳ［ｎ，０］乃至ＯＳ［ｎ，ｍ］の出力信号の和であるΣｖ［ｎ，ｊ］ｙ［ｊ］が入力される。出力ニューロン回路ＯＮ［１］乃至［ｎ］は、出力信号Ｏ［１］乃至Ｏ［ｎ］を出力する。
出力ニューロン回路ＯＮ［１］は、出力シナプス回路ＯＳ［１，０］乃至ＯＳ［１，ｍ］の出力信号の和であるΣｖ［１，ｊ］ｙ［ｊ］および外部からの教師信号Ｔ［１］をもとに、差分信号ｅｙ［１］を出力誤差回路ＯＥ［１］に出力する。同様に、出力ニューロン回路ＯＮ［ｎ］は、出力シナプス回路ＯＳ［ｎ，０］乃至ＯＳ［ｎ，ｍ］の出力信号の和であるΣｖ［ｎ，ｊ］ｙ［ｊ］および外部からの教師信号Ｔ［ｎ］をもとに、差分信号ｅｙ［ｎ］を出力誤差回路ＯＥ［ｎ］に出力する。
〔ステップＳ１−６〕
ステップＳ１−６では、出力ニューロン回路ＯＮ［１］から差分信号ｅｙ［１］、および出力シナプス回路ＯＳ［１，０］乃至ＯＳ［１，ｍ］の出力信号の和であるΣｖ［１，ｊ］ｙ［ｊ］が、出力誤差回路ＯＥ［１］に入力される。出力誤差回路ＯＥ［１］は、差分信号ｅｙ［１］に、Σｖ［１，ｊ］ｙ［ｊ］を微分することで得られる信号を乗じた出力信号ｄｙ［１］を、出力シナプス回路ＯＳ［１，０］乃至ＯＳ［１，ｍ］に出力する。
同様にステップＳ１−６では、出力ニューロン回路ＯＮ［ｎ］から差分信号ｅｙ［ｎ］、および出力シナプス回路ＯＳ［ｎ，０］乃至ＯＳ［ｎ，ｍ］の出力信号の和であるΣｖ［ｎ，ｊ］ｙ［ｊ］が、出力誤差回路ＯＥ［ｎ］に入力される。出力誤差回路ＯＥ［ｎ］は、差分信号ｅｙ［ｎ］に、Σｖ［ｎ，ｊ］ｙ［ｊ］を微分することで得られる信号を乗じた出力信号ｄｙ［ｎ］を、隠れシナプス回路ＯＳ［ｎ，０］乃至ＯＳ［ｎ，ｍ］に出力する。
〔ステップＳ１−７〕
ステップＳ１−７では、出力信号ｄｙ［１］をもとに、出力シナプス回路ＯＳ［１，０］乃至ＯＳ［１，ｍ］内のアナログメモリＡＭ２に保持された重み係数ｖ［１，ｊ］を更新する。同様にステップＳ１−７では、出力信号ｄｙ［ｎ］をもとに、出力シナプス回路ＯＳ［ｎ，０］乃至ＯＳ［ｎ，ｍ］内のアナログメモリＡＭ２に保持された重み係数ｖ［ｎ，ｊ］を更新する。
加えて、出力シナプス回路ＯＳ［１，１］乃至ＯＳ［ｎ，１］では、更新した重み係数ｖ［１，１］乃至ｖ［ｎ，１］に出力信号ｄｙ［１］乃至ｄｙ［ｎ］を乗じた出力信号ｖ［１，１］ｄｙ［１］乃至ｖ［ｎ，１］ｄｙ［ｎ］を、隠れ誤差回路ＨＥ［１］に出力する。同様に出力シナプス回路ＯＳ［１，ｍ］乃至ＯＳ［ｎ，ｍ］では、更新した重み係数ｖ［１，ｍ］乃至ｖ［ｎ，ｍ］に出力信号ｄｙ［１］乃至ｄｙ［ｎ］を乗じた出力信号ｖ［１，ｍ］ｄｙ［１］乃至ｖ［ｎ，１］ｄｙ［ｎ］を、隠れ誤差回路ＨＥ［ｍ］に出力する。
〔ステップＳ１−８〕
ステップＳ１−８では、隠れシナプス回路ＨＳ［１，０］乃至ＨＳ［１，Ｌ］の出力信号の和であるΣｗ［１，ｉ］ｘ［ｉ］、および出力シナプス回路ＯＳ［１，１］乃至ＯＳ［ｎ，１］の出力信号の和であるｅｘ［１］が、隠れ誤差回路ＨＥ［１］に入力される。隠れ誤差回路ＨＥ［１］は、信号ｅｘ［１］に、Σｗ［１，ｉ］ｘ［ｉ］をもとに微分することで得られる信号を乗じた出力信号ｄｘ［１］を、隠れシナプス回路ＨＳ［１，０］乃至ＨＳ［１，Ｌ］に出力する。
同様にステップＳ１−８では、隠れシナプス回路ＨＳ［ｍ，０］乃至ＨＳ［ｍ，Ｌ］の出力信号の和であるΣｗ［ｍ，ｉ］ｘ［ｉ］、および出力シナプス回路ＯＳ［１，ｍ］乃至ＯＳ［ｎ，ｍ］の出力信号の和であるｅｘ［ｍ］が、隠れ誤差回路ＨＥ［ｍ］に入力される。隠れ誤差回路ＨＥ［ｍ］は、信号ｅｘ［ｍ］に、Σｗ［ｍ，ｉ］ｘ［ｉ］をもとに微分することで得られる信号を乗じた出力信号ｄｘ［ｍ］を、隠れシナプス回路ＨＳ［ｍ，０］乃至ＨＳ［ｍ，Ｌ］に出力する。
〔ステップＳ１−９〕
ステップＳ１−９では、出力信号ｄｘ［１］をもとに、隠れシナプス回路ＨＳ［１，０］乃至ＨＳ［１，Ｌ］内のアナログメモリＡＭ１に保持された重み係数ｗ［１，ｉ］を重み係数ｄｗ［１，ｉ］に更新する。同様にステップＳ１−９では、出力信号ｄｘ［ｍ］をもとに、隠れシナプス回路ＨＳ［ｍ，０］乃至ＨＳ［ｍ，Ｌ］内のアナログメモリＡＭ１に保持された重み係数ｗ［ｍ，ｉ］を重み係数ｄｗ［ｍ，ｉ］に更新する。
以降は、更新された重み係数ｄｗ［１，ｉ］乃至ｄｗ［ｍ，ｉ］をもとに、ステップＳ１−２乃至Ｓ１−９を所定の回数繰り返す。
〔ステップＳ１−１０〕
ステップＳ１−１０では、ステップＳ１−２乃至Ｓ１−９を所定の回数を繰り返したかどうかの判定が行われる。所定の回数に達したとき当該学習信号を用いた学習を終了する。
なお、ここでの所定の回数は、理想的には出力信号Ｏ［１］乃至Ｏ［ｎ］と教師信号Ｔ［１］乃至Ｔ［ｎ］との誤差が規定値内に収まるまで繰り返すことが好ましいが、経験的に決めた任意の回数としてもよい。
〔ステップＳ１−１１〕
ステップＳ１−１１では、全ての学習信号について学習したか否かを判定する。未終了の学習信号がある場合はステップＳ１−１乃至Ｓ１−１０を繰り返し、全ての学習信号について学習を終了した場合には終了する。なお、一度学習した学習信号について、一通り全ての学習信号に対する学習が終った後に、再度学習する構成としてもよい。
階層型パーセプトロンのニューラルネットワークでは、隠れ層、すなわち隠れシナプス回路および隠れニューロン回路を多層に設けることが好ましい。隠れシナプス回路および隠れニューロン回路を多層に設ける場合、重み係数の更新を繰り返し行うことができるため、学習効率を高めることができる。
［パラメータの出力］
次に、先にデータを学習させた図９のニューラルネットワークを有する演算回路に、対象データを入力して、結果を出力する動作について、図１３を用いて説明する。
〔ステップＳ２−１〕
ステップＳ２−１では、入力ニューロン回路ＩＮに外部から対象データが入力される。
〔ステップＳ２−２〕
ステップＳ２−２では、入力ニューロン回路ＩＮ［１］乃至ＩＮ［Ｌ］から隠れシナプス回路ＨＳ［１，１］乃至ＩＮ［１，Ｌ］に、対象データに相当する出力信号ｘ［１］乃至ｘ［Ｌ］が入力される。ステップＳ２−２では、隠れシナプス回路ＨＳ［１，０］乃至ＨＳ［ｍ，０］に値が一定の信号ｘ［０］が入力される。隠れシナプス回路ＨＳ［１，０］乃至ＨＳ［１，Ｌ］は、出力信号ｘ［ｉ］に、学習のステップＳ１−９で保持された重み係数ｗ［１，ｉ］を乗じた出力信号ｗ［１，ｉ］ｘ［ｉ］を、隠れニューロン回路ＨＮ［１］に出力する。
前述の動作は、隠れシナプス回路ＨＳ［ｍ，０］乃至ＨＳ［ｍ，Ｌ］でも行われ、出力信号ｗ［ｍ，ｉ］ｘ［ｉ］を、隠れニューロン回路ＨＮ［ｍ］に出力する。
〔ステップＳ２−３〕
ステップＳ２−３では、隠れニューロン回路ＨＮ［１］に、隠れシナプス回路ＨＳ［１，０］乃至ＨＳ［１，Ｌ］の出力信号の和であるΣｗ［１，ｉ］ｘ［ｉ］が入力される。同様に隠れニューロン回路ＨＮ［ｍ］に、隠れシナプス回路ＨＳ［ｍ，０］乃至ＨＳ［ｍ，Ｌ］の出力信号の和であるΣｗ［ｍ，ｉ］ｘ［ｉ］が入力される。
〔ステップＳ２−４〕
ステップＳ２−４では、隠れニューロン回路ＨＮ［１］乃至ＨＮ［ｍ］から出力シナプス回路ＯＳ［１，１］乃至ＯＳ［ｎ，１］に出力信号ｙ［１］乃至ｙ［ｍ］が入力される。ステップＳ２−４では、出力シナプス回路ＯＳ［１，０］乃至ＯＳ［ｎ，０］に値が一定の信号ｙ［０］が入力される。出力シナプス回路ＯＳ［１，０］乃至ＯＳ［１，ｍ］は、出力信号ｙ［ｊ］に、アナログメモリＡＭ２に保持された重み係数ｖ［１，ｊ］を乗じた出力信号ｖ［１，ｊ］ｙ［ｊ］を、出力ニューロン回路ＯＮ［１］に出力する。
前述の動作は、出力シナプス回路ＯＳ［ｎ，０］乃至ＯＳ［ｎ，ｍ］でも行われ、出力信号ｖ［ｎ，ｊ］ｙ［ｊ］を、出力ニューロン回路ＯＮ［ｎ］に出力する。
〔ステップＳ２−５〕
ステップＳ２−５では、出力ニューロン回路ＯＮ［１］に、出力シナプス回路ＯＳ［１，０］乃至ＯＳ［１，ｍ］の出力信号の和であるΣｖ［１，ｊ］ｙ［ｊ］が入力される。同様に出力ニューロン回路ＯＮ［ｎ］に、出力シナプス回路ＯＳ［ｎ，０］乃至ＯＳ［ｎ，ｍ］の出力信号の和であるΣｖ［ｎ，ｊ］ｙ［ｊ］が入力される。出力ニューロン回路ＯＮ［１］乃至［ｎ］は、出力信号Ｏ［１］乃至Ｏ［ｎ］を出力する。
ここで、各重み係数の値は学習によって決定されているため、出力信号Ｏ［１］乃至Ｏ［ｎ］として、対象データ、すなわちレジスタ１３０、画像処理部１４０、駆動回路１５０などに電力を供給するか否かを示す信号を出力することができる。
上記のステップＳ１−１乃至ステップＳ１−１０、及びステップＳ２−１乃至ステップＳ２−５を行うことによって、図９に示すニューラルネットワークを有する演算回路に学習信号を学習させ、その後、対象データに対応した信号を出力することができる。
上記の動作を行うことによって、階層型パーセプトロンを構成するニューラルネットワークの学習、及び、当該ニューラルネットワークからのパラメータの出力を行うことができる。
本実施の形態において説明したニューラルネットワークを、実施の形態１における予測回路１１２に用いることにより、電力供給の要否を予測可能な半導体装置を実現することができる。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
（実施の形態３）
本実施の形態では、上記の実施の形態で説明した半導体装置が有する回路の具体的な構成例について説明する。
＜フレームメモリの構成例＞
まず、フレームメモリ１２０の構成例について説明する。図１４（Ａ）に、フレームメモリ１２０が有する記憶装置１２１の構成例を示す。記憶装置１２１は、制御部４０２、セルアレイ４０３、周辺回路４０８を有する。周辺回路４０８は、センスアンプ回路４０４、駆動回路４０５、メインアンプ４０６、入出力回路４０７を有する。
制御部４０２は、記憶装置１２１を制御する機能を有する。例えば、制御部４０２は、駆動回路４０５、メインアンプ４０６、および入出力回路４０７を制御する機能を有する。
駆動回路４０５には、複数の配線ＷＬ、ＣＳＥＬが接続されている。駆動回路４０５は、複数の配線ＷＬ、ＣＳＥＬに出力する信号を生成する。
セルアレイ４０３は、複数のメモリセル４０９を有する。メモリセル４０９は、配線ＷＬ、ＬＢＬ（またはＬＢＬＢ）、ＢＧＬと接続されている。配線ＷＬはワード線であり、配線ＬＢＬ、ＬＢＬＢは、ローカルビット線である。図１４（Ａ）の例では、セルアレイ４０３の構成は、折り返しビット線方式であるが、開放ビット線方式とすることもできる。
図１４（Ｂ）に、メモリセル４０９の構成例を示す。メモリセル４０９は、トランジスタＭＷ１、容量素子ＣＳ１を有する。メモリセル４０９は、ＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）のメモリセルと同様の回路構成を有する。ここでは、トランジスタＭＷ１はバックゲートをもつトランジスタである。トランジスタＭＷ１のバックゲートは、配線ＢＧＬに電気的に接続されている。配線ＢＧＬには、電圧Ｖｂｇ＿ｗ１が入力される。
トランジスタＭＷ１は、ＯＳトランジスタである。ＯＳトランジスタはオフ電流が極めて小さいため、ＯＳトランジスタでメモリセル４０９を構成することで、容量素子ＣＳ１から電荷がリークすることを抑えられるため、フレームメモリ１２０が有する記憶装置１２１のリフレッシュ動作の頻度を低減できる。また、電源供給が遮断されても、フレームメモリ１２０が有する記憶装置１２１は長時間画像データを保持することが可能である。また、電圧Ｖｂｇ＿ｗ１を負電圧にすることで、トランジスタＭＷ１の閾値電圧を正電位側にシフトさせることができ、メモリセル４０９の保持時間を長くすることができる。
ここでいう、オフ電流とは、トランジスタがオフ状態のときにソースとドレインとの間に流れる電流をいう。チャネル幅で規格化したＯＳトランジスタのオフ電流は、ソースドレイン間電圧が１０Ｖ、室温（２５℃程度）の状態で１０×１０−２１Ａ／μｍ（１０ゼプトＡ／μｍ）以下とすることが可能である。トランジスタ３０１ａ、Ｔｒ１ｂに用いるＯＳトランジスタのオフ電流は、室温（２５℃程度）にて１×１０−１８Ａ以下、又は、１×１０−２１Ａ以下、又は１×１０−２４Ａ以下が好ましい。又は、オフ電流は８５℃にて１×１０−１５Ａ以下、又は１×１０−１８Ａ以下、又は１×１０−２１Ａ以下であることが好ましい。
また、ＯＳトランジスタのチャネル形成領域に含まれる金属酸化物は、インジウム（Ｉｎ）および亜鉛（Ｚｎ）の少なくとも一方を含むこと好ましい。このような金属酸化物としては、Ｉｎ酸化物、Ｚｎ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、又はＨｆ）が代表的である。これら金属酸化物は、電子供与体（ドナー）となる水素などの不純物を低減し、かつ酸素欠損も低減することで、金属酸化物をｉ型半導体（真性半導体）にする、あるいはｉ型半導体に限りなく近づけることができる。このような金属酸化物は、高純度化された金属酸化物と呼ぶことができる。例えば、金属酸化物のキャリア密度は、８×１０１５ｃｍ−３未満、好ましくは１×１０１１ｃｍ−３未満、より好ましくは１×１０１０ｃｍ−３未満であり、且つ、１×１０−９ｃｍ−３以上とすることができる。
また、金属酸化物はエネルギーギャップが大きく、電子が励起されにくく、ホールの有効質量が大きい。このため、ＯＳトランジスタはＳｉトランジスタと比較して、アバランシェ崩壊等が生じにくい場合がある。アバランシェ崩壊に起因するホットキャリア劣化等が抑制されることで、ＯＳトランジスタは高いドレイン耐圧を有することとなり、高いドレイン電圧で駆動することが可能である。そのため、トランジスタ３０１ａ、Ｔｒ１ｂにＯＳトランジスタを用いることにより、容量素子ＣＳ１に保持される電位の範囲を広げることができる。
メモリセル４０９以外の回路が有するトランジスタとしては、ＯＳトランジスタ以外のトランジスタを用いてもよい。例えば、金属酸化物以外の単結晶半導体を有する基板の一部にチャネル形成領域が形成されるトランジスタを用いてもよい。このような基板としては、単結晶シリコン基板や単結晶ゲルマニウム基板などが挙げられる。また、トランジスタ４６０として、金属酸化物以外の半導体材料を含む膜に、チャネル形成領域が形成されるトランジスタを用いることもできる。このようなトランジスタとしては、例えば、非晶質シリコン膜、微結晶シリコン膜、多結晶シリコン膜、単結晶シリコン膜、非晶質ゲルマニウム膜、微結晶ゲルマニウム膜、多結晶ゲルマニウム膜、又は単結晶ゲルマニウム膜を半導体層に用いたトランジスタが挙げられる。例えば、メモリセル４０９以外の回路が有するトランジスタをシリコンウエハに作製されるＳｉトランジスタとすると、セルアレイ４０３をセンスアンプ回路４０４に積層して設けることができる。よって、記憶装置１２１の回路面積を縮小でき、半導体装置の小型化につながる。
セルアレイ４０３は、センスアンプ回路４０４に積層して設けられている。センスアンプ回路４０４は、複数のセンスアンプＳＡを有する。センスアンプＳＡは隣接する配線ＬＢＬ、ＬＢＬＢ（ローカルビット線対）、配線ＧＢＬ、ＧＢＬＢ（グローバルビット線対）、複数の配線ＣＳＥＬに電気的に接続されている。センスアンプＳＡは、配線ＬＢＬと配線ＬＢＬＢとの電位差を増幅する機能を有する。
センスアンプ回路４０４には、４本の配線ＬＢＬに対して１本の配線ＧＢＬが設けられ、４本の配線ＬＢＬＢに対して１本の配線ＧＢＬＢが設けられているが、センスアンプ回路４０４の構成は、図１４（Ａ）の構成例に限定されない。
メインアンプ４０６は、センスアンプ回路４０４および入出力回路４０７と接続されている。メインアンプ４０６は、配線ＧＢＬと配線ＧＢＬＢの電位差を増幅する機能を有する。メインアンプ４０６は省略することができる。
入出力回路４０７は、書き込みデータに対応する電位を配線ＧＢＬと配線ＧＢＬＢ、またはメインアンプ４０６に出力する機能、配線ＧＢＬと配線ＧＢＬＢの電位、またはメインアンプ４０６の出力電位を読み出し、データとして外部に出力する機能を有する。配線ＣＳＥＬの信号によって、データを読み出すセンスアンプＳＡ、およびデータを書き込むセンスアンプＳＡを選択することができる。よって、入出力回路４０７は、マルチプレクサなどの選択回路が不要であるため、回路構成を簡単化でき、占有面積を縮小することができる。
＜レジスタの構成例＞
次に、レジスタ１３０の構成例について説明する。図１５は、レジスタ１３０の構成例を示すブロック図である。レジスタ１３０は、スキャンチェーンレジスタ部４１０Ａ、およびレジスタ部４１０Ｂを有する。スキャンチェーンレジスタ部４１０Ａは、複数のレジスタ４１１ａを有する。複数のレジスタ４１１ａによって、スキャンチェーンレジスタが構成されている。レジスタ部４１０Ｂは、複数のレジスタ４１１ｂを有する。
レジスタ４１１ａは、電源が遮断された状態でもデータが消失しない不揮発性レジスタである。レジスタ４１１ａを不揮発化するため、ここでは、レジスタ４１１ａは、ＯＳトランジスタを用いた記憶回路を備えている。
他方、レジスタ４１１ｂは揮発性レジスタである。レジスタ４１１ｂの回路構成には特段の制約はなく、データを記憶することが可能な回路であればよく、ラッチ回路、フリップフロップ回路などで構成すればよい。コントローラ１１０、および画像処理部１４０は、レジスタ部４１０Ｂにアクセスし、対応するレジスタ４１１ｂからデータを取り込む。また、コントローラ１１０、および画像処理部１４０は、レジスタ部４１０Ｂから供給されるデータにしたがって、処理内容が制御される。
なお、スキャンチェーンレジスタ部４１０Ａは、図１等における記憶回路１３２に対応する。また、レジスタ部４１０Ｂは、図１等における記憶回路１３１に対応する。
レジスタ１３０に格納しているデータを更新する場合、まず、スキャンチェーンレジスタ部４１０Ａのデータを変更する。スキャンチェーンレジスタ部４１０Ａの各レジスタ４１１ａのデータを書き換えた後、スキャンチェーンレジスタ部４１０Ａの各レジスタ４１１ａのデータを、レジスタ部４１０Ｂの各レジスタ４１１ｂに一括してロードする。
これにより、コントローラ１１０、および画像処理部１４０は、一括して更新されたデータを使用して、各種処理を行うことができる。データの更新に同時性が保たれるため、半導体装置の安定した動作を実現できる。スキャンチェーンレジスタ部４１０Ａとレジスタ部４１０Ｂとを備えることで、コントローラ１１０、および画像処理部１４０が動作中でも、スキャンチェーンレジスタ部４１０Ａのデータを更新することができる。
半導体装置のパワーゲーティング実行時には、レジスタ４１１ａにおいて、保持回路にデータを退避（セーブ）させてから電力を遮断する。電力復帰後、レジスタ４１１ａのデータをレジスタ４１１ｂに復帰（ロード）させて通常動作を再開する。なお、レジスタ４１１ａに格納されているデータとレジスタ４１１ｂに格納されているデータとが整合しない場合は、レジスタ４１１ｂのデータをレジスタ４１１ａにセーブした後、あらためて、レジスタ４１１ａの保持回路にデータを格納する構成が好ましい。データが整合しない場合としては、スキャンチェーンレジスタ部４１０Ａに更新データを挿入中などが挙げられる。
図１６に、レジスタ４１１ａ、レジスタ４１１ｂの回路構成例を示す。図１６には、スキャンチェーンレジスタ部４１０Ａの２個のレジスタ４１１ａと、これらレジスタ４１１ａに対応する２個のレジスタ４１１ｂを示している。
レジスタ４１１ａは、保持回路４２０、セレクタ４３０、フリップフロップ回路４４０を有する。セレクタ４３０とフリップフロップ回路４４０とでスキャンフリップフロップ回路が構成されている。
保持回路４２０には、信号ＳＡＶＥ２、ＬＯＡＤ２が入力される。保持回路４２０は、トランジスタＴｒ１乃至Ｔｒ６、容量素子Ｃ１、Ｃ２を有する。トランジスタＴｒ１、Ｔｒ２はＯＳトランジスタである。トランジスタＴｒ１、Ｔｒ２をメモリセル４０９のトランジスタＮＷ１（図１４（Ｂ）参照）と同様にバックゲート付きのＯＳトランジスタとしてもよい。
トランジスタＴｒ１、Ｔｒ３、Ｔｒ４および容量素子Ｃ１により、３トランジスタ型のゲインセルが構成される。同様に、トランジスタＴｒ２、Ｔｒ５、Ｔｒ６および容量素子Ｃ２により、３トランジスタ型のゲインセルが構成される。２個のゲインセルによって、フリップフロップ回路４４０が保持する相補データを記憶する。ここで、トランジスタＴｒ１、Ｔｒ２はＯＳトランジスタであるため、トランジスタＴｒ１、Ｔｒ２をオフ状態とすることにより、容量素子Ｃ１、Ｃ２に蓄積された電荷を長期間にわたって保持することができる。そのため、レジスタ１３０に保持されたデータを容量素子Ｃ１、Ｃ２に退避させることにより、電力の供給が停止された状態でも長時間データを保持することが可能なレジスタ１３０を実現することができる。なお、レジスタ４１１ａにおいて、トランジスタＴｒ１、Ｔｒ２以外のトランジスタはＳｉトランジスタで構成すればよい。
保持回路４２０は、信号ＳＡＶＥ２に従い、フリップフロップ回路４４０が保持する相補データを格納し、信号ＬＯＡＤ２に従い、保持しているデータをフリップフロップ回路４４０にロードする。
フリップフロップ回路４４０の入力端子には、セレクタ４３０の出力端子が接続され、出力端子には、レジスタ４１１ｂの入力端子が接続されている。フリップフロップ回路４４０は、インバータ４４１乃至４４６、アナログスイッチ４４７、４４８を有する。アナログスイッチ４４７、４４８の導通状態は、スキャンクロック（Ｓｃａｎ Ｃｌｏｃｋと表記）信号によって制御される。フリップフロップ回路４４０は、図１６の回路構成に限定されず、様々なフリップフロップ回路を適用することができる。
セレクタ４３０の２個の入力端子の一方には、レジスタ４１１ｂの出力端子が接続され、他方には、前段のフリップフロップ回路４４０の出力端子が接続されている。なお、スキャンチェーンレジスタ部４１０Ａの初段のセレクタ４３０の入力端子は、レジスタ１３０の外部からデータが入力される。
レジスタ４１１ｂは、インバータ４５１乃至４５３、クロックドインバータ４５４、アナログスイッチ４５５、バッファ４５６を有する。レジスタ４１１ｂは信号ＬＯＡＤ１に基づいて、フリップフロップ回路４４０のデータをロードする。レジスタ４１１ｂのトランジスタはＳｉトランジスタで構成すればよい。
＜スイッチ回路の構成例＞
次に、スイッチ回路１６０の構成例について説明する。
図１７（Ａ）に、レジスタ１３０のパワーゲーティングを制御するスイッチ回路１６０の構成例を示す。スイッチ回路１６０は、トランジスタ４６０を有する。トランジスタ４６０のゲートは、信号Ｓｐｃが入力される端子と接続され、ソース又はドレインの一方はレジスタ１３０と接続され、ソース又はドレインの他方は電源電位（ここでは高電源電位ＶＤＤ）が供給される配線と接続されている。なお、ここではトランジスタ４６０はｎチャネル型であるが、ｐチャネル型であってもよい。
なお、本明細書等において、トランジスタのソースとは、チャネル形成領域として機能する半導体層の一部であるソース領域や、当該半導体層と接続されたソース電極などを意味する。同様に、トランジスタのドレインとは、当該半導体層の一部であるドレイン領域や、当該半導体層と接続されたドレイン電極などを意味する。また、ゲートとは、ゲート電極などを意味する。
また、トランジスタが有するソースとドレインは、トランジスタの導電型及び各端子に与えられる電位の高低によって、その呼び方が入れ替わる。一般的に、ｎチャネル型トランジスタでは、低い電位が与えられる端子がソースと呼ばれ、高い電位が与えられる端子がドレインと呼ばれる。また、ｐチャネル型トランジスタでは、低い電位が与えられる端子がドレインと呼ばれ、高い電位が与えられる端子がソースと呼ばれる。本明細書では、便宜上、ソースとドレインとが固定されているものと仮定して、トランジスタの接続関係を説明する場合があるが、実際には上記電位の関係にしたがってソースとドレインの呼び方が入れ替わる。
コントローラ１１０から信号Ｓｐｃとしてハイレベルの電位が供給されると、トランジスタ４６０はオン状態となり、レジスタ１３０に電源電位ＶＤＤが供給される。これにより、レジスタ１３０に電力が供給される。一方、コントローラ１１０から信号Ｓｐｃとしてローレベルの電位が供給されると、トランジスタ４６０はオフ状態となり、レジスタ１３０への電源電位ＶＤＤの供給が停止される。これにより、レジスタ１３０への電力の供給が停止される。
ここで、トランジスタ４６０として、ＯＳトランジスタを用いることが好ましい。この場合、信号Ｓｐｃとしてローレベルの電位が供給されている期間において、トランジスタ４６０のオフ電流を極めて小さく抑えることができる。そのため、トランジスタ４６０がオフ状態である期間において、レジスタ１３０に供給される電力のリークを極めて小さくすることができ、消費電力をより効果的に低減することができる。なお、トランジスタ４６０にはＯＳトランジスタ以外のトランジスタを用いてもよい。
図１７（Ｂ）は、レジスタ１３０に加えて、画像処理部１４０及び駆動回路１５０のパワーゲーティングを行う場合の構成例である。図１７（Ｂ）に示すように、トランジスタ４６０をレジスタ１３０、画像処理部１４０、及び駆動回路１５０と接続することにより、これらの回路への電力の供給を一括で制御することができる。これにより、スイッチ回路１６０の面積を縮小することができる。
また、図１７（Ｃ）に示すように、レジスタ１３０、画像処理部１４０、駆動回路１５０ごとにトランジスタ４６０を設けてもよい。この場合、これらの回路の電源電位を個別に設定することができる。
なお、トランジスタ４６０は、一対のゲートを有していてもよい。トランジスタ４６０が一対のゲート電極を有する構成例を図１８（Ａ）、（Ｂ）に示す。ここで、トランジスタ４６０はＯＳトランジスタである。なお、トランジスタが一対のゲートを有する場合、一方のゲートを第１のゲート、フロントゲート、又は単にゲートとよぶことがあり、他方のゲートを第２のゲート、又はバックゲートとよぶことがある。
図１８（Ａ）に示すトランジスタ４６０はバックゲートを有し、バックゲートはフロントゲートと接続されている。この場合、フロントゲートの電位とバックゲートの電位は等しくなる。
図１８（Ｂ）に示すトランジスタ４６０は、バックゲートが配線ＢＧＬと接続されている。配線ＢＧＬは、バックゲートに所定の電位を供給する機能を有する配線である。配線ＢＧＬの電位を制御することにより、トランジスタ４６０の閾値電圧を制御することができる。配線ＢＧＬに供給される電位は、固定電位であってもよいし、変動する電位であってもよい。配線ＢＧＬに変動する電位を供給する場合、例えば、トランジスタ４６０をオン状態とする期間とオフ状態とする期間で配線ＢＧＬの電位を変えることにより、トランジスタ４６０の閾値電圧を変化させてもよい。なお、スイッチ回路１６０が複数のトランジスタ４６０を有する場合、配線ＢＧＬは一部又は全てのトランジスタ４６０で共有することができる。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
（実施の形態４）
本実施の形態では、上記実施の形態で説明した表示システムの、より具体的な構成例について説明する。ここでは一例として、表示部が複数の表示ユニットを有する場合について説明する。
図１９に、表示システム１１の構成例を示す。表示システム１１は、半導体装置１０１、表示部２０１を有する。
半導体装置１０１は、図７に示す各種回路に加えて、インターフェース１８１、デコーダ１８２、センサコントローラ１８３、クロック生成回路１８４、記憶装置１８５、タイミングコントローラ１８６を有する。また、表示部２０１は、図７に示す表示部２００に複数の表示ユニット２１０（２１０ａ、２１０ｂ）を設けた構成に相当する。
表示ユニット２１０には、液晶素子を用いて表示を行う表示ユニットや、発光素子を用いて表示を行う表示ユニットなどを用いることができる。図１９には一例として、表示部２０１が、反射型の液晶素子を用いて表示を行う表示ユニット２１０ａと、発光素子を用いて表示を行う表示ユニット２１０ｂを有する構成を示している。
なお、表示ユニット２１０には、反射型の液晶素子以外の反射型の表示素子を用いることもできる。例えば、表示ユニット２１０には、シャッター方式のＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）素子、光干渉方式のＭＥＭＳ素子、マイクロカプセル方式、電気泳動方式、エレクトロウェッティング方式、電子粉流体（登録商標）方式等を適用した表示素子などを用いることができる。
また、発光素子としては、例えばＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、ＱＬＥＤ（Ｑｕａｎｔｕｍ−ｄｏｔ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、半導体レーザなどの自発光性の発光素子を用いることができる。
駆動回路１５０は、ソースドライバ１５１を有する。ソースドライバ１５１は、表示ユニット２１０に映像信号を供給する機能を有する回路である。図１９においては、表示部２０１が表示ユニット２１０ａ、２１０ｂを有するため、駆動回路１５０はソースドライバ１５１ａ、１５１ｂを有する。ソースドライバ１５１ａは、表示ユニット２１０ａに映像信号を供給する機能を有し、ソースドライバ１５１ｂは、表示ユニット２１０ｂに映像信号を供給する機能を有する。なお、ソースドライバ１５１は、表示部２０１に設けられていてもよい。
半導体装置１０１は、ホスト１８０との通信を行う機能を有する。この通信は、インターフェース１８１を介して行われる。ホスト１８０から半導体装置１０１には、画像データＤｉ、表示部２００に表示される映像の変化の情報を含む信号Ｓｃｈ、各種制御信号などが送られる。また、半導体装置１０１からホスト１８０には、タッチセンサコントローラ１７０が取得したタッチ情報などが送られる。なお、半導体装置１０１が有するそれぞれの回路は、ホスト１８０の規格、表示部２０１の仕様等によって、適宜取捨される。
ホスト１８０から半導体装置１０１に圧縮された画像データが送られる場合、フレームメモリ１２０は、圧縮された画像データを格納することができる。デコーダ１８２は、圧縮された画像データを伸長するための回路である。画像データを伸長する必要がない場合、デコーダ１８２は処理を行わない。なお、デコーダ１８２は、フレームメモリ１２０とインターフェース１８１との間に配置することもできる。
なお前述の通り、フレームメモリ１２０からコントローラ１１０には、消費電力に関する情報を含む信号Ｓｃｏが入力される。
画像処理部１４０は、フレームメモリ１２０又はデコーダ１８２から入力された画像データに対して、各種の画像処理を行い、映像信号を生成する機能を有する。ここで、画像処理部１４０は、ガンマ補正回路１４１、調光回路１４２、調色回路１４３を有する。
また、ソースドライバ１５１ｂが、表示ユニット２１０ｂが有する発光素子に流れる電流を検出する機能を有する回路（電流検出回路）を有する場合、画像処理部１４０にはＥＬ補正回路１４４を設けてもよい。ＥＬ補正回路１４４は、電流検出回路から送信される信号に基づいて、発光素子の輝度を調節する機能を有する。
画像処理部１４０で生成された映像信号は、記憶装置１８５を経て、駆動回路１５０に出力される。記憶装置１８５は、画像データを一時的に格納する機能を有する。ソースドライバ１５１ａ、１５１ｂはそれぞれ、記憶装置１８５から入力された映像信号に対して各種の処理を行い、表示ユニット２１０ａ、２１０ｂに出力する機能を有する。
タイミングコントローラ１８６は、駆動回路１５０、タッチセンサコントローラ１７０、表示ユニット２１０ａ、２１０ｂが有するゲートドライバで用いられるタイミング信号などを生成する機能を有する。
タッチセンサユニット２２０で検出されたタッチ情報を含む信号は、タッチセンサコントローラ１７０で処理された後、インターフェース１８１を介してホスト１８０に送信される。ホスト１８０は、タッチ情報を反映した画像データを生成し、半導体装置１０１に送信する。なお、半導体装置１０１が画像データにタッチ情報を反映させる機能を有していてもよい。また、タッチセンサコントローラ１７０は、タッチセンサユニット２２０に設けられていてもよい。
なお前述の通り、タッチセンサコントローラ１７０からコントローラ１１０には、タッチ情報を含む信号Ｓｔｏが入力される。
クロック生成回路１８４は、半導体装置１０１で使用されるクロック信号を生成する機能を有する。コントローラ１１０は、インターフェース１８１を介してホスト１８０から送られる各種制御信号を処理し、半導体装置１０１内の各種回路を制御する機能を有する。また、コントローラ１１０は、半導体装置１０１内の各種回路への電源供給を制御する機能を有する。例えばコントローラ１１０は、停止状態の回路への電源供給を一時的に遮断することができる。
レジスタ１３０には、画像処理部１４０が補正処理を行うために使用するパラメータ、タイミングコントローラ１８６が各種タイミング信号の波形生成に用いるパラメータなどが記憶される。
また、半導体装置１０１には、光センサ１８７と接続されたセンサコントローラ１８３を設けることができる。光センサ１８７は、外光１８８を検知して、検知信号を生成する機能を有する。センサコントローラ１８３は、検知信号に基づいて制御信号を生成する機能を有する。センサコントローラ１８３で生成された制御信号は、例えば、コントローラ１１０に出力される。
表示ユニット２１０ａと表示ユニット２１０ｂを用いて一つの映像を表示する場合、画像処理部１４０は、表示ユニット２１０ａの映像信号と表示ユニット２１０ｂの映像信号とを分けて生成する機能を有する。この場合、光センサ１８７およびセンサコントローラ１８３を用いて測定した外光１８８の明るさに応じて、表示ユニット２１０ａが有する反射型の液晶素子の反射強度と、表示ユニット２１０ｂが有する発光素子の発光強度を調整することができる。ここでは、当該調整を調光、あるいは調光処理と呼ぶ。また、当該処理を実行する回路を調光回路と呼ぶ。
例えば、晴れの日の日中に外で表示部２０１に映像を表示する場合は、発光素子を光らせずに反射型の液晶素子のみで表示を行い、夜間や暗所で表示部２０１に映像を表示する場合は、発光素子を光らせて表示を行うことができる。
また、画像処理部１４０は、外光の明るさに応じて、表示ユニット２１０ａのみで表示を行うための映像信号、表示ユニット２１０ｂのみで表示を行うための映像信号、表示ユニット２１０ａと表示ユニット２１０ｂを組み合わせて表示を行うための映像信号のいずれかを選択して生成することができる。これにより、外光の明るい環境においても、外光の暗い環境においても、良好な表示を行うことができる。さらに、外光の明るい環境においては、発光素子を光らせない、もしくは発光素子の輝度を低くすることで、消費電力を低減することができる。
また、反射型の液晶素子の表示に、発光素子の表示を組み合わせることで、色調を補正することができる。このような色調補正のためには、光センサ１８７およびセンサコントローラ１８３に、外光１８８の色調を測定する機能を追加すればよい。例えば、夕暮れ時の赤みがかった環境において表示部２０１に映像を表示する場合、反射型の液晶素子による表示のみではＢ（青）成分が足りないため、発光素子を発光させることで、色調を補正することができる。ここでは、当該補正を調色、あるいは調色処理と呼ぶ。また、当該処理を実行する回路を調色回路と呼ぶ。
画像処理部１４０は、表示部２０１の仕様によって、ＲＧＢ−ＲＧＢＷ変換回路など、他の処理回路を有していてもよい。ＲＧＢ−ＲＧＢＷ変換回路とは、ＲＧＢ（赤、緑、青）画像データを、ＲＧＢＷ（赤、緑、青、白）画像信号に変換する機能をもつ回路である。すなわち、表示部２０１がＲＧＢＷ４色の画素を有する場合、画像データ内のＷ（白）成分を、Ｗ（白）画素を用いて表示することで、消費電力を低減することができる。なお、表示ユニット１１０がＲＧＢＹの４色の画素を有する場合、、例えば、ＲＧＢ−ＲＧＢＹ（赤、緑、青、黄）変換回路などでもよい。
また、表示ユニット２１０ａと表示ユニット２１０ｂには、互いに異なる種類の映像を表示することもできる。反射型の液晶素子は、発光素子と比較して動作速度が遅く、映像を表示するまでに時間を要する場合がある。そのため、例えば反射型の液晶素子に背景となる静止画を表示し、発光素子に動画を表示することができる。また、このとき、反射型の液晶素子に表示する映像の書き換え頻度を減らし、映像の書き換えが行われない期間において、ソースドライバ１５１ａや、表示ユニット２１０ａが有するゲートドライバの動作を停止することができる。これにより、なめらかな動画表示と低消費電力を両立することができる。この場合、フレームメモリ１２０には、反射型の液晶素子に供給する映像信号を記憶する領域と、発光素子に供給する映像信号を記憶する領域が設けられる。
図１等に示す予測回路１１２は、図１９におけるコントローラ１１０に設けても良いが、ホスト１８０に設けることもできる。この場合、予測回路１１２における予測の結果に対応する信号Ｓｐｒは、ホスト１８０からインターフェース１８１を介してコントローラ１１０に入力される。また、信号Ｓｃｏ及び信号Ｓｔｏは、インターフェース１８１を介してホスト１８０に送信される。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
（実施の形態５）
本実施の形態では、上記実施の形態で説明した表示システムに用いることができる表示装置の構成例について説明する。
以下に説明する表示装置は、図１、６、７における表示部２００、図１９における表示部２０１などに用いることができる。ここでは特に、反射型の素子と発光素子を用いて表示を行うことが可能な表示装置について説明する。
図２０（Ａ）は、表示部に用いることができる表示装置５００の構成の一例を示すブロック図である。表示装置５００は、画素部５０１にマトリクス状に配列した複数の画素ユニット５０２を有する。また、表示装置５００は、駆動回路５０３ａ、５０３ｂと、駆動回路５０４ａ、５０４ｂを有する。また、表示装置５００は、方向Ｒに配列した複数の画素ユニット５０２、及び駆動回路５０３ａと接続された複数の配線ＧＬａと、方向Ｒに配列した複数の画素ユニット５０２、及び駆動回路５０３ｂと接続された複数の配線ＧＬｂを有する。また、表示装置５００は、方向Ｃに配列した複数の画素ユニット５０２、及び駆動回路５０４ａと接続された複数の配線ＳＬａと、方向Ｃに配列した複数の画素ユニット５０２、及び駆動回路５０４ｂと接続された複数の配線ＳＬｂを有する。
駆動回路５０４ａ、５０４ｂはそれぞれ、図１９におけるソースドライバ１５１ａ、１５１ｂに対応する。すなわち、表示装置５００は、図１９におけるソースドライバ１５１ａ、１５１ｂが表示部２０１に設けられた構成に対応する。ただし、駆動回路５０４ａ、５０４ｂは図１９における半導体装置１０１に設けられていてもよい。
画素ユニット５０２は、反射型の液晶素子と、発光素子を有する。画素ユニット５０２において、液晶素子と発光素子とは、互いに重なる部分を有する。
図２０（Ｂ１）は、画素ユニット５０２が有する導電層５３０ｂの構成例を示す。導電層５３０ｂは、画素ユニット５０２における液晶素子の反射電極として機能する。また導電層５３０ｂには、開口５４０が設けられている。
図２０（Ｂ１）には、導電層５３０ｂと重なる領域に位置する発光素子５２０を破線で示している。発光素子５２０は、導電層５３０ｂが有する開口５４０と重ねて配置されている。これにより、発光素子５２０が発する光は、開口５４０を介して表示面側に射出される。
図２０（Ｂ１）では、方向Ｒに隣接する画素ユニット５０２が異なる色に対応する画素である。このとき、図２０（Ｂ１）に示すように、方向Ｒに隣接する２つの画素において、開口５４０が一列に配列されないように、導電層５３０ｂの異なる位置に設けられていることが好ましい。これにより、２つの発光素子５２０を離すことが可能で、発光素子５２０が発する光が隣接する画素ユニット５０２が有する着色層に入射してしまう現象（クロストークともいう）を抑制することができる。また、隣接する２つの発光素子５２０を離して配置することができるため、発光素子５２０のＥＬ層をシャドウマスク等により作り分ける場合であっても、高い精細度の表示装置を実現できる。
また、図２０（Ｂ２）に示すような配列としてもよい。
非開口部の総面積に対する開口５４０の総面積の比の値が大きすぎると、液晶素子を用いた表示が暗くなってしまう。また、非開口部の総面積に対する開口５４０の総面積の比の値が小さすぎると、発光素子５２０を用いた表示が暗くなってしまう。
また、反射電極として機能する導電層５３０ｂに設ける開口５４０の面積が小さすぎると、発光素子５２０が射出する光から取り出せる光の効率が低下してしまう。
開口５４０の形状は、例えば多角形、四角形、楕円形、円形または十字等の形状とすることができる。また、細長い筋状、スリット状、市松模様状の形状としてもよい。また、開口５４０を隣接する画素に寄せて配置してもよい。好ましくは、開口５４０を同じ色を表示する他の画素に寄せて配置する。これにより、クロストークを抑制できる。
＜回路構成の例＞
図２１は、画素ユニット５０２の構成例を示す回路図である。図２１では、隣接する２つの画素ユニット５０２を示している。画素ユニット５０２はそれぞれ、画素５０５ａと画素５０５ｂを有する。
画素５０５ａは、スイッチＳＷ１、容量素子Ｃ１０、液晶素子５１０を有し、画素５０５ｂは、スイッチＳＷ２、トランジスタＭ、容量素子Ｃ２０、及び発光素子５２０を有する。また、画素５０５ａは、配線ＳＬａ、配線ＧＬａ、配線ＣＳＣＯＭと接続されており、画素５０５ｂは、配線ＧＬｂ、配線ＳＬｂ、配線ＡＮＯと接続されている。なお、図２１では、液晶素子５１０接続された配線ＶＣＯＭ１、及び発光素子５２０と接続された配線ＶＣＯＭ２を示している。また、図２１では、スイッチＳＷ１及びスイッチＳＷ２に、トランジスタを用いた場合の例を示している。
スイッチＳＷ１のゲートは配線ＧＬａと接続され、ソース又はドレインの一方は配線ＳＬａと接続され、ソース又はドレインの他方は容量素子Ｃ１０の一方の電極、及び液晶素子５１０の一方の電極と接続されている。容量素子Ｃ１０の他方の電極は、配線ＣＳＣＯＭと接続されている。液晶素子５１０の他方の電極は、配線ＶＣＯＭ１と接続されている。
スイッチＳＷ２のゲートは配線ＧＬｂと接続され、ソース又はドレインの一方は配線ＳＬｂと接続され、ソース又はドレインの他方は容量素子Ｃ２０の一方の電極、トランジスタＭのゲートと接続されている。容量素子Ｃ２０の他方の電極はトランジスタＭのソース又はドレインの一方、配線ＡＮＯと接続されている。トランジスタＭのソース又はドレインの他方は発光素子５２０の一方の電極と接続されている。発光素子５２０の他方の電極は配線ＶＣＯＭ２と接続されている。
図２１では、トランジスタＭが一対のゲートを有し、これらが接続されている例を示している。これにより、トランジスタＭが流すことのできる電流を増大させることができる。
配線ＶＣＯＭ１及び配線ＣＳＣＯＭには、それぞれ所定の電位を供給することができる。また、配線ＶＣＯＭ２及び配線ＡＮＯにはそれぞれ、発光素子５２０を発光させることが可能となる電位差を生じさせるための電位を供給することができる。
図２１に示す画素ユニット５０２は、例えば反射モードの表示を行う場合には、配線ＧＬａ及び配線ＳＬａに供給される信号により画素５０５ａを駆動することにより、液晶素子５１０による光学変調を利用して映像を表示することができる。また、透過モードで表示を行う場合には、配線ＧＬｂ及び配線ＳＬｂに供給される信号により画素５０５ｂを駆動することにより、発光素子５２０を発光させて映像を表示することができる。また両方のモードで駆動する場合には、配線ＧＬａ、配線ＧＬｂ、配線ＳＬａ及び配線ＳＬｂのそれぞれに供給される信号により、画素５０５ａ及び画素５０５ｂを駆動することができる。
なお、図２１では一つの画素ユニット５０２に、一つの液晶素子５１０と一つの発光素子５２０とを有する例を示したが、これに限られない。例えば、図２２（Ａ）に示すように、画素５０５ｂが複数の副画素５０６ｂ（５０６ｂｒ、５０６ｂｇ、５０６ｂｂ、５０６ｂｗ）を有していてもよい。副画素５０６ｂｒ、５０６ｂｇ、５０６ｂｂ、５０６ｂｗはそれぞれ、発光素子５２０ｒ、５２０ｇ、５２０ｂ、５２０ｗを有する。図２２（Ａ）に示す画素ユニット５０２は、図２１とは異なり、１つの画素ユニットでフルカラーの表示が可能な画素である。
図２２（Ａ）では、画素５０５ｂに配線ＧＬｂａ、ＧＬｂｂ、ＳＬｂａ、ＳＬｂｂが接続されている。
図２２（Ａ）に示す例では、例えば４つの発光素子５２０として、それぞれ赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、及び白色（Ｗ）を呈する発光素子を用いることができる。また液晶素子５１０として、白色を呈する反射型の液晶素子を用いることができる。これにより、反射モードの表示を行う場合には、反射率の高い白色の表示を行うことができる。また透過モードで表示を行う場合には、演色性の高い表示を低い電力で行うことができる。
また、図２２（Ｂ）には、画素ユニット５０２の構成例を示している。画素ユニット５０２は、導電層５３０が有する開口部と重なる発光素子５２０ｗと、導電層５３０の周囲に配置された発光素子５２０ｒ、発光素子５２０ｇ、及び発光素子５２０ｂとを有する。発光素子５２０ｒ、発光素子５２０ｇ、及び発光素子５２０ｂは、発光面積がほぼ同等であることが好ましい。
なお、スイッチＳＷ１及びスイッチＳＷ２としては、ＯＳトランジスタを用いることが好ましい。ＯＳトランジスタを用いることにより、容量素子Ｃ１０、Ｃ２０に保持された電荷を極めて長期間保持することができる。そのため、半導体装置１００、１０１によって映像信号が生成されない期間においても、画素ユニットに表示された映像を長期間維持することができる。これにより、上記実施の形態で説明した半導体装置１００、１０１において長期間のパワーゲーティングを行うことができる。
＜表示装置の構成例＞
図２３は、本発明の一態様の表示装置５００の斜視概略図である。表示装置５００は、基板５５１と基板５６１とが貼り合わされた構成を有する。図２３では、基板５６１を破線で示している。
表示装置５００は、表示領域５６２、回路５６４、配線５６５等を有する。基板５５１には、例えば回路５６４、配線５６５、及び画素電極として機能する導電層５３０ｂ等が設けられる。また、図２３では基板５５１上にＩＣ５７３とＦＰＣ５７２が実装されている例を示している。そのため、図２３に示す構成は、表示装置５００とＦＰＣ５７２及びＩＣ５７３を有する表示モジュールと言うこともできる。
回路５６４は、例えば駆動回路５０４として機能する回路を用いることができる。
配線５６５は、表示領域５６２や回路５６４に信号や電力を供給する機能を有する。当該信号や電力は、ＦＰＣ５７２を介して外部、またはＩＣ５７３から配線５６５に入力される。
また、図２３では、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式等により、基板５５１にＩＣ５７３が設けられている例を示している。ＩＣ５７３は、例えば駆動回路５０３、または駆動回路５０４などとしての機能を有するＩＣを適用できる。なお表示装置５００が駆動回路５０３及び駆動回路５０４として機能する回路を備える場合や、駆動回路５０３や駆動回路５０４として機能する回路を外部に設け、ＦＰＣ５７２を介して表示装置５００を駆動するための信号を入力する場合などでは、ＩＣ５７３を設けない構成としてもよい。また、ＩＣ５７３を、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）方式等により、ＦＰＣ５７２に実装してもよい。
図２３には、表示領域５６２の一部の拡大図を示している。表示領域５６２には、複数の表示素子が有する導電層５３０ｂがマトリクス状に配置されている。導電層５３０ｂは、可視光を反射する機能を有し、後述する液晶素子５１０の反射電極として機能する。
また、図２３に示すように、導電層５３０ｂは開口を有する。さらに導電層５３０ｂよりも基板５５１側に、発光素子５２０を有する。発光素子５２０からの光は、導電層５３０ｂの開口を介して基板５６１側に射出される。
図２４に、図２３で例示した表示装置の、ＦＰＣ５７２を含む領域の一部、回路５６４を含む領域の一部、及び表示領域５６２を含む領域の一部をそれぞれ切断したときの断面の一例を示す。
表示装置５００は、基板５５１と基板５６１の間に、絶縁層７２０を有する。また基板５５１と絶縁層７２０の間に、発光素子５２０、トランジスタ７０１、トランジスタ７０５、トランジスタ７０６、着色層６３４等を有する。また絶縁層７２０と基板５６１の間に、液晶素子５１０、着色層６３１等を有する。また基板５６１と絶縁層７２０は接着層６４１を介して接着され、基板５５１と絶縁層７２０は接着層６４２を介して接着されている。
トランジスタ７０６は、液晶素子５１０と接続され、トランジスタ７０５は、発光素子５２０と接続されている。トランジスタ７０５とトランジスタ７０６は、いずれも絶縁層７２０の基板５５１側の面上に形成されているため、これらを同一の工程を用いて作製することができる。
基板５６１には、着色層６３１、遮光層６３２、絶縁層６２１、及び液晶素子５１０の共通電極として機能する導電層６１３、配向膜６３３ｂ、絶縁層６１７等が設けられている。絶縁層６１７は、液晶素子５１０のセルギャップを保持するためのスペーサとして機能する。
絶縁層７２０の基板５５１側には、絶縁層７１１、絶縁層７１２、絶縁層７１３、絶縁層７１４、絶縁層７１５、絶縁層７１６等の絶縁層が設けられている。絶縁層７１１は、その一部が各トランジスタのゲート絶縁層として機能する。絶縁層７１２、絶縁層７１３、及び絶縁層７１４は、各トランジスタを覆って設けられている。また絶縁層７１４を覆って絶縁層７１６が設けられている。絶縁層７１４及び絶縁層７１６は、平坦化層としての機能を有する。なお、ここではトランジスタ等を覆う絶縁層として、絶縁層７１２、絶縁層７１３、絶縁層７１４の３層を有する場合について示しているが、これに限られず４層以上であってもよいし、単層、または２層であってもよい。また平坦化層として機能する絶縁層７１４は、不要であれば設けなくてもよい。
また、トランジスタ７０１、トランジスタ７０５、及びトランジスタ７０６は、一部がゲートとして機能する導電層７２１、一部がソース又はドレインとして機能する導電層７２２、半導体層７３１を有する。ここでは、同一の導電膜を加工して得られる複数の層に、同じハッチングパターンを付している。
液晶素子５１０は反射型の液晶素子である。液晶素子５１０は、導電層５３０ａ、液晶６１２、導電層６１３が積層された積層構造を有する。また導電層５３０ａの基板５５１側に接して、可視光を反射する導電層５３０ｂが設けられている。導電層５３０ｂは開口５４０を有する。また導電層５３０ａ及び導電層６１３は可視光を透過する材料を含む。また液晶６１２と導電層５３０ａの間に配向膜６３３ａが設けられ、液晶６１２と導電層６１３の間に配向膜６３３ｂが設けられている。また、基板５６１の外側の面には、偏光板６３０を有する。
液晶素子５１０において、導電層５３０ｂは可視光を反射する機能を有し、導電層６１３は可視光を透過する機能を有する。基板５６１側から入射した光は、偏光板６３０により偏光され、導電層６１３、液晶６１２を透過し、導電層５３０ｂで反射する。そして液晶６１２及び導電層６１３を再度透過して、偏光板６３０に達する。このとき、導電層５３０ｂと導電層６１３の間に与える電圧によって液晶の配向を制御し、光の光学変調を制御することができる。すなわち、偏光板６３０を介して射出される光の強度を制御することができる。また光は着色層６３１によって特定の波長領域以外の光が吸収されることにより、取り出される光は、例えば赤色を呈する光となる。
発光素子５２０は、ボトムエミッション型の発光素子である。発光素子５２０は、絶縁層７２０側から導電層６９１、ＥＬ層６９２、及び導電層６９３ｂの順に積層された積層構造を有する。また導電層６９３ｂを覆って導電層６９３ａが設けられている。導電層６９３ｂは可視光を反射する材料を含み、導電層６９１及び導電層６９３ａは可視光を透過する材料を含む。発光素子５２０が発する光は、着色層６３４、絶縁層７２０、開口５４０、導電層６１３等を介して、基板５６１側に射出される。
ここで、図２４に示すように、開口５４０には可視光を透過する導電層５３０ａが設けられていることが好ましい。これにより、開口５４０と重なる領域においてもそれ以外の領域と同様に液晶６１２が配向するため、これらの領域の境界部で液晶の配向不良が生じ、意図しない光が漏れてしまうことを抑制できる。
ここで、基板５６１の外側の面に配置する偏光板６３０として直線偏光板を用いてもよいが、円偏光板を用いることもできる。円偏光板としては、例えば直線偏光板と１／４波長位相差板を積層したものを用いることができる。これにより、外光反射を抑制することができる。また、偏光板の種類に応じて、液晶素子５１０に用いる液晶素子のセルギャップ、配向、駆動電圧等を調整することで、所望のコントラストが実現されるようにすればよい。
また、導電層６９１の端部を覆う絶縁層７１６上には、絶縁層７１７が設けられている。絶縁層７１７は、絶縁層７２０と基板５５１が必要以上に接近することを抑制するスペーサとしての機能を有する。またＥＬ層６９２や導電層６９３ａを遮蔽マスク（メタルマスク）を用いて形成する場合には、当該遮蔽マスクが被形成面に接触することを抑制する機能を有していてもよい。なお、絶縁層７１７は不要であれば設けなくてもよい。
トランジスタ７０５のソース又はドレインの一方は、導電層７２４を介して発光素子５２０の導電層６９１と接続されている。
トランジスタ７０６のソース又はドレインの一方は、接続部７０７を介して導電層５３０ｂと接続されている。導電層５３０ｂと導電層５３０ａは互いに接して設けられ、これらは接続されている。ここで、接続部７０７は、絶縁層７２０に設けられた開口を介して、絶縁層７２０の両面に設けられる導電層同士を接続する部分である。
基板５５１と基板５６１が重ならない領域には、接続部７０４が設けられている。接続部７０４は、接続層７４２を介してＦＰＣ５７２と接続されている。接続部７０４は接続部７０７と同様の構成を有している。接続部７０４の上面は、導電層５３０ａと同一の導電膜を加工して得られた導電層が露出している。これにより、接続部７０４とＦＰＣ５７２とを接続層７４２を介して接続することができる。
接着層６４１が設けられる一部の領域には、接続部７５２が設けられている。接続部７５２において、導電層５３０ａと同一の導電膜を加工して得られた導電層と、導電層６１３の一部が、接続体７４３により接続されている。したがって、基板５６１側に形成された導電層６１３に、基板５５１側に接続されたＦＰＣ５７２から入力される信号または電位を、接続部７５２を介して供給することができる。
接続体７４３としては、例えば導電性の粒子を用いることができる。導電性の粒子としては、有機樹脂またはシリカなどの粒子の表面を金属材料で被覆したものを用いることができる。金属材料としてニッケルや金を用いると接触抵抗を低減できるため好ましい。またニッケルをさらに金で被覆するなど、２種類以上の金属材料を層状に被覆させた粒子を用いることが好ましい。また接続体７４３として、弾性変形、または塑性変形する材料を用いることが好ましい。このとき導電性の粒子である接続体７４３は、図２４に示すように上下方向に潰れた形状となる場合がある。こうすることで、接続体７４３と、これと電気的に接続する導電層との接触面積が増大し、接触抵抗を低減できるほか、接続不良などの不具合の発生を抑制することができる。
接続体７４３は、接着層６４１に覆われるように配置することが好ましい。例えば硬化前の接着層６４１に接続体７４３を分散させておけばよい。
図２４では、回路５６４の例としてトランジスタ７０１が設けられている例を示している。
図２４では、トランジスタ７０１及びトランジスタ７０５の例として、チャネルが形成される半導体層７３１を一対のゲートで挟持する構成が適用されている。一方のゲートは導電層７２１により、他方のゲートは絶縁層７１２を介して半導体層７３１と重なる導電層７２３により構成されている。このような構成とすることで、トランジスタのしきい値電圧を制御することができる。このとき、２つのゲートを接続し、これらに同一の信号を供給することによりトランジスタを駆動してもよい。このようなトランジスタは他のトランジスタと比較して電界効果移動度を高めることが可能であり、オン電流を増大させることができる。その結果、高速駆動が可能な回路を作製することができる。さらには、回路部の占有面積を縮小することが可能となる。オン電流の大きなトランジスタを適用することで、表示装置を大型化、または高精細化したときに配線数が増大したとしても、各配線における信号遅延を低減することが可能であり、表示ムラを抑制することができる。
なお、回路５６４が有するトランジスタと、表示領域５６２が有するトランジスタは、同じ構造であってもよい。また回路５６４が有する複数のトランジスタは、全て同じ構造であってもよいし、異なる構造のトランジスタを組み合わせて用いてもよい。また、表示領域５６２が有する複数のトランジスタは、全て同じ構造であってもよいし、異なる構造のトランジスタを組み合わせて用いてもよい。
各トランジスタを覆う絶縁層７１２、絶縁層７１３のうち少なくとも一方は、水や水素などの不純物が拡散しにくい材料を用いることが好ましい。すなわち、絶縁層７１２または絶縁層７１３はバリア膜として機能させることができる。このような構成とすることで、トランジスタに対して外部から不純物が拡散することを効果的に抑制することが可能となり、信頼性の高い表示装置を実現できる。
基板５６１側において、着色層６３１、遮光層６３２を覆って絶縁層６２１が設けられている。絶縁層６２１は、平坦化層としての機能を有していてもよい。絶縁層６２１により、導電層６１３の表面を概略平坦にできるため、液晶６１２の配向状態を均一にできる。
表示装置５００を作製する方法の一例について説明する。例えば剥離層を有する支持基板上に、導電層５３０ａ、導電層５３０ｂ、絶縁層７２０を順に形成し、その後、トランジスタ７０５、トランジスタ７０６、発光素子５２０等を形成した後、接着層６４２を用いて基板５５１と支持基板を貼り合せる。その後、剥離層と絶縁層７２０、及び剥離層と導電層５３０ａのそれぞれの界面で剥離することにより、支持基板及び剥離層を除去する。またこれとは別に、着色層６３１、遮光層６３２、導電層６１３等をあらかじめ形成した基板５６１を準備する。そして基板５５１または基板５６１に液晶６１２を滴下し、接着層６４１により基板５５１と基板５６１を貼り合せることで、表示装置５００を作製することができる。
剥離層としては、絶縁層７２０及び導電層５３０ａとの界面で剥離が生じる材料を適宜選択することができる。特に、剥離層としてタングステンなどの高融点金属材料を含む層と当該金属材料の酸化物を含む層を積層して用い、剥離層上の絶縁層７２０として、窒化シリコンや酸化窒化シリコン、窒化酸化シリコン等を複数積層した層を用いることが好ましい。剥離層に高融点金属材料を用いると、これよりも後に形成する層の形成温度を高めることが可能で、不純物の濃度が低減され、信頼性の高い表示装置を実現できる。
導電層５３０ａとしては、金属酸化物や金属窒化物などを用いることが好ましい。金属酸化物を用いる場合には、水素、ボロン、リン、窒素、及びその他の不純物の濃度、並びに酸素欠損量の少なくとも一が、トランジスタに用いる半導体層に比べて高められた材料を、導電層５３０ａに用いればよい。
以下では、上記に示す各構成要素について説明する。
［基板］
表示装置が有する基板には、平坦面を有する材料を用いることができる。表示素子からの光を取り出す側の基板には、該光を透過する材料を用いる。例えば、ガラス、石英、セラミック、サファイア、有機樹脂などの材料を用いることができる。
厚さの薄い基板を用いることで、表示装置の軽量化、薄型化を図ることができる。さらに、可撓性を有する程度の厚さの基板を用いることで、可撓性を有する表示装置を実現できる。
また、発光を取り出さない側の基板は、透光性を有していなくてもよいため、上記に挙げた基板の他に、金属基板等を用いることもできる。金属基板は熱伝導性が高く、基板全体に熱を容易に伝導できるため、表示装置の局所的な温度上昇を抑制することができ、好ましい。可撓性や曲げ性を得るためには、金属基板の厚さは、１０μｍ以上２００μｍ以下が好ましく、２０μｍ以上５０μｍ以下であることがより好ましい。
金属基板を構成する材料としては、特に限定はないが、例えば、アルミニウム、銅、ニッケル等の金属、もしくはアルミニウム合金またはステンレス等の合金などを好適に用いることができる。
また、金属基板の表面を酸化する、又は表面に絶縁膜を形成するなどにより、絶縁処理が施された基板を用いてもよい。例えば、スピンコート法やディップ法などの塗布法、電着法、蒸着法、又はスパッタリング法などを用いて絶縁膜を形成してもよいし、酸素雰囲気で放置する又は加熱するほか、陽極酸化法などによって、基板の表面に酸化膜を形成してもよい。
可撓性及び可視光に対する透過性を有する材料としては、例えば、可撓性を有する程度の厚さのガラスや、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）等のポリエステル樹脂、ポリアクリロニトリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート（ＰＣ）樹脂、ポリエーテルスルホン（ＰＥＳ）樹脂、ポリアミド樹脂、シクロオレフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリ塩化ビニル樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）樹脂等が挙げられる。特に、熱膨張係数の低い材料を用いることが好ましく、例えば、熱膨張係数が３０×１０−６／Ｋ以下であるポリアミドイミド樹脂、ポリイミド樹脂、ＰＥＴ等を好適に用いることができる。また、ガラス繊維に有機樹脂を含浸した基板や、無機フィラーを有機樹脂に混ぜて熱膨張係数を下げた基板を使用することもできる。このような材料を用いた基板は、重量が軽いため、該基板を用いた表示装置も軽量にすることができる。
上記材料中に繊維体が含まれている場合、繊維体は有機化合物または無機化合物の高強度繊維を用いる。高強度繊維とは、具体的には引張弾性率またはヤング率の高い繊維のことを言い、代表例としては、ポリビニルアルコール系繊維、ポリエステル系繊維、ポリアミド系繊維、ポリエチレン系繊維、アラミド系繊維、ポリパラフェニレンベンゾビスオキサゾール繊維、ガラス繊維、または炭素繊維が挙げられる。ガラス繊維としては、Ｅガラス、Ｓガラス、Ｄガラス、Ｑガラス等を用いたガラス繊維が挙げられる。これらは、織布または不織布の状態で用い、この繊維体に樹脂を含浸させ樹脂を硬化させた構造物を、可撓性を有する基板として用いてもよい。可撓性を有する基板として、繊維体と樹脂からなる構造物を用いると、曲げや局所的押圧による破損に対する信頼性が向上するため、好ましい。
または、可撓性を有する程度に薄いガラス、金属などを基板に用いることもできる。または、ガラスと樹脂材料とが接着層により貼り合わされた複合材料を用いてもよい。
可撓性を有する基板に、表示装置の表面を傷などから保護するハードコート層（例えば、窒化シリコン、酸化アルミニウムなど）や、押圧を分散可能な材質の層（例えば、アラミド樹脂など）等が積層されていてもよい。また、水分等による表示素子の寿命の低下等を抑制するために、可撓性を有する基板に透水性の低い絶縁膜が積層されていてもよい。例えば、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム等の無機絶縁材料を用いることができる。
基板は、複数の層を積層して用いることもできる。特に、ガラス層を有する構成とすると、水や酸素に対するバリア性を向上させ、信頼性の高い表示装置とすることができる。
［トランジスタ］
トランジスタは、ゲート電極として機能する導電層と、半導体層と、ソース電極として機能する導電層と、ドレイン電極として機能する導電層と、ゲート絶縁層として機能する絶縁層と、を有する。上記では、ボトムゲート構造のトランジスタを適用した場合を示している。
なお、本発明の一態様の表示装置が有するトランジスタの構造は特に限定されない。例えば、プレーナ型のトランジスタとしてもよいし、スタガ型のトランジスタとしてもよいし、逆スタガ型のトランジスタとしてもよい。また、トップゲート型又はボトムゲート型のいずれのトランジスタ構造としてもよい。または、チャネルの上下にゲート電極が設けられていてもよい。
トランジスタに用いる半導体材料の結晶性についても特に限定されず、非晶質半導体、結晶性を有する半導体（微結晶半導体、多結晶半導体、単結晶半導体、又は一部に結晶領域を有する半導体）のいずれを用いてもよい。結晶性を有する半導体を用いると、トランジスタ特性の劣化を抑制できるため好ましい。
また、トランジスタに用いる半導体材料としては、例えば、第１４族の元素（シリコン、ゲルマニウム等）、又は金属酸化物を半導体層に用いることができる。代表的には、シリコンを含む半導体、ガリウムヒ素を含む半導体又はインジウムを含む金属酸化物などを適用できる。
特にシリコンよりもバンドギャップの大きな金属酸化物を適用することが好ましい。シリコンよりもバンドギャップが広く、且つキャリア密度の小さい半導体材料を用いると、トランジスタのオフ状態における電流を低減できるため好ましい。
シリコンよりもバンドギャップの大きな金属酸化物を用いたトランジスタは、その低いオフ電流により、トランジスタと直列に接続された容量に蓄積した電荷を長期間に亘って保持することが可能である。このようなトランジスタを画素に適用することで、各表示領域に表示した画像の階調を維持しつつ、駆動回路を停止することも可能となる。その結果、極めて消費電力の低減された表示装置を実現できる。
半導体層は、例えば少なくともインジウム、亜鉛及びＭ（アルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジムまたはハフニウム等の金属）を含むＩｎ−Ｍ−Ｚｎ系酸化物で表記される膜を含むことが好ましい。また、該半導体層を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーを含むことが好ましい。
スタビライザーとしては、上記Ｍで記載の金属を含め、例えば、ガリウム、スズ、ハフニウム、アルミニウム、またはジルコニウム等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン、セリウム、プラセオジム、ネオジム、サマリウム、ユウロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウム、ルテチウム等がある。
半導体層を構成する金属酸化物として、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
なお、ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
また、半導体層と導電層は、上記酸化物のうち同一の金属元素を有していてもよい。半導体層と導電層を同一の金属元素とすることで、製造コストを低減させることができる。例えば、同一の金属組成の金属酸化物ターゲットを用いることで、製造コストを低減させることができる。また半導体層と導電層を加工する際のエッチングガスまたはエッチング液を共通して用いることができる。ただし、半導体層と導電層は、同一の金属元素を有していても、組成が異なる場合がある。例えば、トランジスタ及び容量素子の作製工程中に、膜中の金属元素が脱離し、異なる金属組成となる場合がある。
半導体層を構成する金属酸化物は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上であることが好ましい。このように、エネルギーギャップの広い金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
半導体層を構成する金属酸化物がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、４：２：４．１等が好ましい。なお、成膜される半導体層の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。
半導体層には、キャリア密度の低い金属酸化物を用いることが好ましい。例えば、半導体層は、キャリア密度が１×１０１７／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下、さらに好ましくは１×１０１３／ｃｍ３以下、より好ましくは１×１０１１／ｃｍ３以下、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上のキャリア密度の金属酸化物を用いることができる。このような半導体層は、不純物濃度が低く、欠陥準位密度が低いため、安定な特性を有する。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、半導体層のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
半導体層を構成する金属酸化物において、第１４族元素の一つであるシリコンや炭素が含まれると、半導体層において酸素欠損が増加し、ｎ型化してしまう場合がある。このため、半導体層におけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とすることが好ましい。
また、アルカリ金属及びアルカリ土類金属は、金属酸化物と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため半導体層における二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
また、半導体層は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高い。
非晶質構造の金属酸化物は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。
なお、半導体層が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、単結晶構造の領域のうち、二種以上を有する混合膜であってもよい。混合膜は、例えば上述した領域のうち、いずれか二種以上の領域を含む単層構造、または積層構造を有する場合がある。
または、トランジスタのチャネルが形成される半導体に、シリコンを用いることが好ましい。シリコンとしてアモルファスシリコンを用いてもよいが、特に結晶性を有するシリコンを用いることが好ましい。例えば、微結晶シリコン、多結晶シリコン、単結晶シリコンなどを用いることが好ましい。特に、多結晶シリコンは、単結晶シリコンに比べて低温で形成でき、且つアモルファスシリコンに比べて高い電界効果移動度と高い信頼性を備える。このような多結晶半導体を画素に適用することで画素の開口率を向上させることができる。また極めて高精細な表示部とする場合であっても、駆動回路を画素と同一基板上に形成することが可能となり、電子機器を構成する部品数を低減することができる。
本実施の形態で例示したボトムゲート構造のトランジスタは、作製工程を削減できるため好ましい。またこのときアモルファスシリコンを用いることで、多結晶シリコンよりも低温で形成できるため、半導体層よりも下層の配線や電極の材料、基板の材料として、耐熱性の低い材料を用いることが可能なため、材料の選択の幅を広げることができる。例えば、極めて大面積のガラス基板などを好適に用いることができる。一方、トップゲート型のトランジスタは、自己整合的に不純物領域を形成しやすいため、特性のばらつきなどを低減することができるため好ましい。このとき特に、多結晶シリコンや単結晶シリコンなどを用いる場合に適している。
［導電層］
トランジスタのゲート、ソースおよびドレインのほか、表示装置を構成する各種配線および電極などの導電層に用いることのできる材料としては、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金などが挙げられる。またこれらの材料を含む膜を単層で、または積層構造として用いることができる。例えば、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、その上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、その上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛等の酸化物を用いてもよい。また、マンガンを含む銅を用いると、エッチングによる形状の制御性が高まるため好ましい。
また、透光性を有する導電性材料としては、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物またはグラフェンを用いることができる。または、金、銀、白金、マグネシウム、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、またはチタンなどの金属材料や、該金属材料を含む合金材料を用いることができる。または、該金属材料の窒化物（例えば、窒化チタン）などを用いてもよい。なお、金属材料、合金材料（またはそれらの窒化物）を用いる場合には、透光性を有する程度に薄くすればよい。また、上記材料の積層膜を導電層として用いることができる。例えば、銀とマグネシウムの合金とインジウムスズ酸化物の積層膜などを用いると、導電性を高めることができるため好ましい。これらは、表示装置を構成する各種配線および電極などの導電層や、表示素子が有する導電層（画素電極や共通電極として機能する導電層）にも用いることができる。
［絶縁層］
各絶縁層に用いることのできる絶縁材料としては、例えば、アクリル、エポキシなどの樹脂、シリコーンなどのシロキサン結合を有する樹脂の他、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウムなどの無機絶縁材料を用いることもできる。
また発光素子は、一対の透水性の低い絶縁膜の間に設けられていることが好ましい。これにより、発光素子に水等の不純物が侵入することを抑制でき、装置の信頼性の低下を抑制できる。
透水性の低い絶縁膜としては、窒化シリコン膜、窒化酸化シリコン膜等の窒素と珪素を含む膜や、窒化アルミニウム膜等の窒素とアルミニウムを含む膜等が挙げられる。また、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等を用いてもよい。
例えば、透水性の低い絶縁膜の水蒸気透過量は、１×１０−５［ｇ／（ｍ２・ｄａｙ）］以下、好ましくは１×１０−６［ｇ／（ｍ２・ｄａｙ）］以下、より好ましくは１×１０−７［ｇ／（ｍ２・ｄａｙ）］以下、さらに好ましくは１×１０−８［ｇ／（ｍ２・ｄａｙ）］以下とする。
［液晶素子］
液晶素子としては、例えば垂直配向（ＶＡ：Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モードが適用された液晶素子を用いることができる。垂直配向モードとしては、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることができる。
また、液晶素子には、様々なモードが適用された液晶素子を用いることができる。例えばＶＡモードのほかに、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード等が適用された液晶素子を用いることができる。
なお、液晶素子は、液晶の光学的変調作用によって光の透過または非透過を制御する素子である。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界又は斜め方向の電界を含む）によって制御される。なお、液晶素子に用いる液晶としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ：Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、液晶材料としては、ポジ型の液晶、またはネガ型の液晶のいずれを用いてもよく、適用するモードや設計に応じて最適な液晶材料を用いればよい。
また、液晶の配向を制御するため、配向膜を設けることができる。なお、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性である。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。
また、液晶素子として、透過型の液晶素子、反射型の液晶素子、または半透過型の液晶素子などを用いることができる。本発明の一態様では、特に反射型の液晶素子を用いることが好ましい。
透過型または半透過型の液晶素子を用いる場合、一対の基板を挟むように、２つの偏光板を設ける。また偏光板よりも外側に、バックライトを設ける。バックライトとしては、直下型のバックライトであってもよいし、エッジライト型のバックライトであってもよい。ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を備える直下型のバックライトを用いると、ローカルディミングが容易となり、コントラストを高めることができるため好ましい。また、エッジライト型のバックライトを用いると、バックライトを含めたモジュールの厚さを低減できるため好ましい。
反射型の液晶素子を用いる場合には、表示面側に偏光板を設ける。またこれとは別に、表示面側に光拡散板を配置すると、視認性を向上させられるため好ましい。
また、反射型、または半透過型の液晶素子を用いる場合、偏光板よりも外側に、フロントライトを設けてもよい。フロントライトとしては、エッジライト型のフロントライトを用いることが好ましい。ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を備えるフロントライトを用いると、消費電力を低減できるため好ましい。
［発光素子］
発光素子は、トップエミッション型、ボトムエミッション型、デュアルエミッション型などがある。光を取り出す側の電極には、可視光を透過する導電膜を用いる。また、光を取り出さない側の電極には、可視光を反射する導電膜を用いることが好ましい。本発明の一態様では、特にボトムエミッション型の発光素子を用いることが好ましい。
ＥＬ層は少なくとも発光層を有する。ＥＬ層は、発光層以外の層として、正孔注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子注入性の高い物質、又はバイポーラ性の物質（電子輸送性及び正孔輸送性が高い物質）等を含む層をさらに有していてもよい。
ＥＬ層には低分子系化合物及び高分子系化合物のいずれを用いることもでき、無機化合物を含んでいてもよい。ＥＬ層を構成する層は、それぞれ、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法等の方法で形成することができる。
陰極と陽極の間に、発光素子の閾値電圧より高い電圧を印加すると、ＥＬ層に陽極側から正孔が注入され、陰極側から電子が注入される。注入された電子と正孔はＥＬ層において再結合し、ＥＬ層に含まれる発光物質が発光する。
発光素子として、白色発光の発光素子を適用する場合には、ＥＬ層に２種類以上の発光物質を含む構成とすることが好ましい。例えば２以上の発光物質の各々の発光が補色の関係となるように、発光物質を選択することにより白色発光を得ることができる。例えば、それぞれＲ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、Ｏ（橙）等の発光を示す発光物質、またはＲ、Ｇ、Ｂのうち２以上の色のスペクトル成分を含む発光を示す発光物質のうち、２以上を含むことが好ましい。また、発光素子からの発光のスペクトルが、可視光領域の波長（例えば３５０ｎｍ以上７５０ｎｍ以下）の範囲内に２以上のピークを有する発光素子を適用することが好ましい。また、黄色の波長領域にピークを有する材料の発光スペクトルは、緑色及び赤色の波長領域にもスペクトル成分を有する材料であることが好ましい。
ＥＬ層は、一の色を発光する発光材料を含む発光層と、他の色を発光する発光材料を含む発光層とが積層された構成とすることが好ましい。例えば、ＥＬ層における複数の発光層は、互いに接して積層されていてもよいし、いずれの発光材料も含まない領域を介して積層されていてもよい。例えば、蛍光発光層と燐光発光層との間に、当該蛍光発光層または燐光発光層と同一の材料（例えばホスト材料、アシスト材料）を含み、且ついずれの発光材料も含まない領域を設ける構成としてもよい。これにより、発光素子の作製が容易になり、また、駆動電圧が低減される。
また、発光素子は、ＥＬ層を１つ有するシングル素子であってもよいし、複数のＥＬ層が電荷発生層を介して積層されたタンデム素子であってもよい。
可視光を透過する導電膜は、例えば、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などを用いて形成することができる。また、金、銀、白金、マグネシウム、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、もしくはチタン等の金属材料、これら金属材料を含む合金、又はこれら金属材料の窒化物（例えば、窒化チタン）等も、透光性を有する程度に薄く形成することで用いることができる。また、上記材料の積層膜を導電層として用いることができる。例えば、銀とマグネシウムの合金とインジウム錫酸化物の積層膜などを用いると、導電性を高めることができるため好ましい。また、グラフェン等を用いてもよい。
可視光を反射する導電膜は、例えば、アルミニウム、金、白金、銀、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、もしくはパラジウム等の金属材料、又はこれら金属材料を含む合金を用いることができる。また、上記金属材料や合金に、ランタン、ネオジム、又はゲルマニウム等が添加されていてもよい。また、チタン、ニッケル、またはネオジムと、アルミニウムを含む合金（アルミニウム合金）を用いてもよい。また銅、パラジウム、マグネシウムと、銀を含む合金を用いてもよい。銀と銅を含む合金は、耐熱性が高いため好ましい。さらに、アルミニウム膜またはアルミニウム合金膜に接して金属膜又は金属酸化物膜を積層することで、酸化を抑制することができる。このような金属膜、金属酸化物膜の材料としては、チタンや酸化チタンなどが挙げられる。また、上記可視光を透過する導電膜と金属材料からなる膜とを積層してもよい。例えば、銀とインジウム錫酸化物の積層膜、銀とマグネシウムの合金とインジウム錫酸化物の積層膜などを用いることができる。
電極は、それぞれ、蒸着法やスパッタリング法を用いて形成すればよい。そのほか、インクジェット法などの吐出法、スクリーン印刷法などの印刷法、又はメッキ法を用いて形成することができる。
なお、上述した、発光層、ならびに正孔注入性の高い物質、正孔輸送性の高い物質、電子輸送性の高い物質、及び電子注入性の高い物質、バイポーラ性の物質等を含む層は、それぞれ量子ドットなどの無機化合物や、高分子化合物（オリゴマー、デンドリマー、ポリマー等）を有していてもよい。例えば、量子ドットを発光層に用いることで、発光材料として機能させることもできる。
なお、量子ドット材料としては、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料などを用いることができる。また、１２族と１６族、１３族と１５族、または１４族と１６族の元素グループを含む材料を用いてもよい。または、カドミウム、セレン、亜鉛、硫黄、リン、インジウム、テルル、鉛、ガリウム、ヒ素、アルミニウム等の元素を含む量子ドット材料を用いてもよい。
［接着層］
接着層としては、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。これら接着剤としてはエポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等が挙げられる。特に、エポキシ樹脂等の透湿性が低い材料が好ましい。また、二液混合型の樹脂を用いてもよい。また、接着シート等を用いてもよい。
また、上記樹脂に乾燥剤を含んでいてもよい。例えば、アルカリ土類金属の酸化物（酸化カルシウムや酸化バリウム等）のように、化学吸着によって水分を吸着する物質を用いることができる。または、ゼオライトやシリカゲル等のように、物理吸着によって水分を吸着する物質を用いてもよい。乾燥剤が含まれていると、水分などの不純物が素子に侵入することを抑制でき、表示装置の信頼性が向上するため好ましい。
また、上記樹脂に屈折率の高いフィラーや光散乱部材を混合することにより、光取り出し効率を向上させることができる。例えば、酸化チタン、酸化バリウム、ゼオライト、ジルコニウム等を用いることができる。
［接続層］
接続層としては、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）や、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）などを用いることができる。
［着色層］
着色層に用いることのできる材料としては、金属材料、樹脂材料、顔料または染料が含まれた樹脂材料などが挙げられる。
［遮光層］
遮光層として用いることのできる材料としては、カーボンブラック、チタンブラック、金属、金属酸化物、複数の金属酸化物の固溶体を含む複合酸化物等が挙げられる。遮光層は、樹脂材料を含む膜であってもよいし、金属などの無機材料の薄膜であってもよい。また、遮光層に、着色層の材料を含む膜の積層膜を用いることもできる。例えば、ある色の光を透過する着色層に用いる材料を含む膜と、他の色の光を透過する着色層に用いる材料を含む膜との積層構造を用いることができる。着色層と遮光層の材料を共通化することで、装置を共通化できるほか工程を簡略化できるため好ましい。
以上が各構成要素についての説明である。
［作製方法例］
次に、可撓性を有する基板を用いた表示装置の作製方法の例について説明する。
ここでは、表示素子、回路、配線、電極、着色層や遮光層などの光学部材、及び絶縁層等が含まれる層をまとめて素子層と呼ぶこととする。例えば、素子層は表示素子を含み、表示素子の他に表示素子と電気的に接続する配線、画素や回路に用いるトランジスタなどの素子を備えていてもよい。
また、ここでは、表示素子が完成した（作製工程が終了した）段階において、素子層を支持し、可撓性を有する部材のことを、基板と呼ぶこととする。例えば、基板には、厚さが１０ｎｍ以上３００μｍ以下の、極めて薄いフィルム等も含まれる。
可撓性を有し、絶縁表面を備える基板上に素子層を形成する方法としては、代表的には以下に挙げる２つの方法がある。一つは、基板上に直接、素子層を形成する方法である。もう一つは、基板とは異なる支持基板上に素子層を形成した後、素子層と支持基板を剥離し、素子層を基板に転置する方法である。なお、ここでは詳細に説明しないが、上記２つの方法に加え、可撓性を有さない基板上に素子層を形成し、当該基板を研磨等により薄くすることで可撓性を持たせる方法もある。
基板を構成する材料が、素子層の形成工程にかかる熱に対して耐熱性を有する場合には、基板上に直接、素子層を形成すると、工程が簡略化されるため好ましい。このとき、基板を支持基板に固定した状態で素子層を形成すると、装置内、及び装置間における搬送が容易になるため好ましい。
また、素子層を支持基板上に形成した後に、基板に転置する方法を用いる場合、まず支持基板上に剥離層と絶縁層を積層し、当該絶縁層上に素子層を形成する。続いて、支持基板と素子層の間で剥離し、素子層を基板に転置する。このとき、支持基板と剥離層の界面、剥離層と絶縁層の界面、または剥離層中で剥離が生じるような材料を選択すればよい。この方法では、支持基板や剥離層に耐熱性の高い材料を用いることで、素子層を形成する際にかかる温度の上限を高めることができ、より信頼性の高い素子を有する素子層を形成できるため、好ましい。
例えば剥離層として、タングステンなどの高融点金属材料を含む層と、当該金属材料の酸化物を含む層を積層して用い、剥離層上の絶縁層として、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコンなどを複数積層した層を用いることが好ましい。なお、本明細書中において、酸化窒化物は、その組成として、窒素よりも酸素の含有量が多い材料を指し、窒化酸化物は、その組成として、酸素よりも窒素の含有量が多い材料を指す。
素子層と支持基板とを剥離する方法としては、機械的な力を加えることや、剥離層をエッチングすること、または剥離界面に液体を浸透させることなどが、一例として挙げられる。または、剥離界面を形成する２層の熱膨張係数の違いを利用し、加熱または冷却することにより剥離を行ってもよい。
また、支持基板と絶縁層の界面で剥離が可能な場合には、剥離層を設けなくてもよい。
例えば、支持基板としてガラスを用い、絶縁層としてポリイミドなどの有機樹脂を用いることができる。このとき、レーザ光等を用いて有機樹脂の一部を局所的に加熱する、または鋭利な部材により物理的に有機樹脂の一部を切断、または貫通すること等により剥離の起点を形成し、ガラスと有機樹脂の界面で剥離を行ってもよい。
または、支持基板と有機樹脂からなる絶縁層の間に発熱層を設け、当該発熱層を加熱することにより、当該発熱層と絶縁層の界面で剥離を行ってもよい。発熱層としては、電流を流すことにより発熱する材料、光を吸収することにより発熱する材料、磁場を印加することにより発熱する材料など、様々な材料を用いることができる。例えば発熱層としては、半導体、金属、絶縁体から選択して用いることができる。
なお、上述した方法において、有機樹脂からなる絶縁層は、剥離後に基板として用いることができる。
以上が可撓性を有する表示装置を作製する方法についての説明である。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
（実施の形態６）
本実施の形態では、上記実施の形態において用いることができるＯＳトランジスタの構成例について説明する。
＜トランジスタの構成例＞
図２５（Ａ）は、トランジスタの構成例を示す上面図である。図２５（Ｂ）は、図２５（Ａ）のＸ１−Ｘ２線断面図であり、図２５（Ｃ）はＹ１−Ｙ２線断面図である。ここでは、Ｘ１−Ｘ２線の方向をチャネル長方向と、Ｙ１−Ｙ２線方向をチャネル幅方向と呼称する場合がある。図２５（Ｂ）は、トランジスタのチャネル長方向の断面構造を示す図であり、図２５（Ｃ）は、トランジスタのチャネル幅方向の断面構造を示す図である。なお、デバイス構造を明確にするため、図２５（Ａ）では、一部の構成要素が省略されている。
本発明の一態様に係る半導体装置は、絶縁層８１２乃至８２０、金属酸化物膜８２１乃至８２４、導電層８５０乃至８５３を有する。トランジスタ８０１は絶縁表面に形成される。図２５では、トランジスタ８０１が絶縁層８１１上に形成される場合を例示している。トランジスタ８０１は絶縁層８１８及び絶縁層８１９で覆われている。
なお、トランジスタ８０１を構成している絶縁層、金属酸化物膜、導電層等は、単層であっても、複数の膜が積層されたものであってもよい。これらの作製には、スパッタリング法、分子線エピタキシー法（ＭＢＥ法）、パルスレーザアブレーション法（ＰＬＡ法）、ＣＶＤ法、原子層堆積法（ＡＬＤ法）などの各種の成膜方法を用いることができる。なお、ＣＶＤ法は、プラズマＣＶＤ法、熱ＣＶＤ法、有機金属ＣＶＤ法などがある。
導電層８５０は、トランジスタ８０１のゲート電極として機能する領域を有する。導電層８５１、導電層８５２は、ソース電極又はドレイン電極として機能する領域を有する。導電層８５３は、バックゲート電極は、として機能する領域を有する。絶縁層８１７は、ゲート電極（フロントゲート電極）側のゲート絶縁層として機能する領域を有し、絶縁層８１４乃至絶縁層８１６の積層で構成される絶縁層は、バックゲート電極側のゲート絶縁層として機能する領域を有する。絶縁層８１８は層間絶縁層としての機能を有する。絶縁層８１９はバリア層としてとしての機能を有する。
金属酸化物膜８２１乃至８２４をまとめて酸化物層８３０と呼ぶ。図２５（Ｂ）、図２５（Ｃ）に示すように、酸化物層８３０は、金属酸化物膜８２１、金属酸化物膜８２２、金属酸化物膜８２４が順に積層されている領域を有する。また、一対の金属酸化物膜８２３は、それぞれ導電層８５１、導電層８５２上に位置する。トランジスタ８０１がオン状態のとき、チャネル形成領域は酸化物層８３０のうち主に金属酸化物膜８２２に形成される。
金属酸化物膜８２４は、金属酸化物膜８２１乃至８２３、導電層８５１、導電層８５２を覆っている。絶縁層８１７は金属酸化物膜８２３と導電層８５０との間に位置する。導電層８５１、導電層８５２はそれぞれ、金属酸化物膜８２３、金属酸化物膜８２４、絶縁層８１７を介して、導電層８５０と重なる領域を有する。
導電層８５１及び導電層８５２は、金属酸化物膜８２１及び金属酸化物膜８２２を形成するためのハードマスクから作製されている。そのため、導電層８５１及び導電層８５２は、金属酸化物膜８２１および金属酸化物膜８２２の側面に接する領域を有していない。例えば、次のような工程を経て、金属酸化物膜８２１、８２２、導電層８５１、導電層８５２を作製することができる。まず、積層された２層の金属酸化物膜上に導電膜を形成する。この導電膜を所望の形状に加工（エッチング）して、ハードマスクを形成する。ハードマスクを用いて、２層の金属酸化物膜の形状を加工し、積層された金属酸化物膜８２１及び金属酸化物膜８２２を形成する。次に、ハードマスクを所望の形状に加工して、導電層８５１及び導電層８５２を形成する。
絶縁層８１１乃至８１８に用いられる絶縁材料には、窒化アルミニウム、酸化アルミニウム、窒化酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム、窒化シリコン、酸化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル、アルミニウムシリケートなどがある。絶縁層８１１乃至８１８はこれらの絶縁材料でなる単層、又は積層して構成される。絶縁層８１１乃至８１８を構成する層は、複数の絶縁材料を含んでいてもよい。
なお、本明細書等において、酸化窒化物とは、酸素の含有量が窒素よりも多い化合物であり、窒化酸化物とは、窒素の含有量が酸素よりも多い化合物のことを意味する。
酸化物層８３０の酸素欠損の増加を抑制するため、絶縁層８１６乃至絶縁層８１８は、酸素を含む絶縁層であることが好ましい。絶縁層８１６乃至絶縁層８１８は、加熱により酸素が放出される絶縁膜（以下、「過剰酸素を含む絶縁膜」ともいう）で形成されることがより好ましい。過剰酸素を含む絶縁膜から酸化物層８３０に酸素を供給することで、酸化物層８３０の酸素欠損を補償することができる。トランジスタ８０１の信頼性および電気的特性を向上することができる。
過剰酸素を含む絶縁層とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）において、膜の表面温度が１００℃以上７００℃以下、又は１００℃以上５００℃以下の範囲における酸素分子の放出量が１．０×１０１８［分子／ｃｍ３］以上である膜とする。酸素分子の放出量は、３．０×１０２０ａｔｏｍｓ／ｃｍ３以上であることがより好ましい。
過剰酸素を含む絶縁膜は、絶縁膜に酸素を添加する処理を行って形成することができる。酸素を添加する処理は、酸素雰囲気下による熱処理や、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、又はプラズマ処理などを用いて行うことができる。酸素を添加するためのガスとしては、１６Ｏ２もしくは１８Ｏ２などの酸素ガス、亜酸化窒素ガス又はオゾンガスなどを用いることができる。
酸化物層８３０の水素濃度の増加を防ぐために、絶縁層８１２乃至８１９中の水素濃度を低減することが好ましい。特に絶縁層８１３乃至８１８の水素濃度を低減することが好ましい。具体的には、水素濃度は、２×１０２０ａｔｏｍｓ／ｃｍ３以下であり、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下が好ましく、１×１０１９ａｔｏｍｓ／ｃｍ３以下がより好ましく、５×１０１８ａｔｏｍｓ／ｃｍ３以下がさらに好ましい。
酸化物層８３０の窒素濃度の増加を防ぐために、絶縁層８１３乃至８１８の窒素濃度を低減することが好ましい。具体的には、窒素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３未満であり、５×１０１８ａｔｏｍｓ／ｃｍ３以下であり、１×１０１８ａｔｏｍｓ／ｃｍ３以下がより好ましく、５×１０１７ａｔｏｍｓ／ｃｍ３以下がより好ましい。
上掲の水素濃度、窒素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定された値である。
トランジスタ８０１において、酸素および水素に対してバリア性をもつ絶縁層（以下、バリア層ともいう）によって酸化物層８３０が包み込まれる構造であることが好ましい。このような構造であることで、酸化物層８３０から酸素が放出されること、酸化物層８３０に水素が侵入することを抑えることがでる。トランジスタ８０１の信頼性、電気的特性を向上できる。
例えば、絶縁層８１９をバリア層として機能させ、かつ絶縁層８１１、８１２、８１４の少なくとも１つをバリア層として機能させればよい。バリア層は、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、窒化シリコンなどの材料で形成することができる。
絶縁層８１１乃至８１８の構成例を記す。この例では、絶縁層８１１、８１２、８１５、８１９は、それぞれ、バリア層として機能する。絶縁層８１６乃至８１８は過剰酸素を含む酸化物層である。絶縁層８１１は窒化シリコンであり、絶縁層８１２は酸化アルミニウムであり、絶縁層８１３は酸化窒化シリコンである。バックゲート電極側のゲート絶縁層としての機能を有する絶縁層８１４乃至８１６は、酸化シリコン、酸化アルミニウム、酸化シリコンの積層である。フロントゲート側のゲート絶縁層としての機能を有する絶縁層８１７は、酸化窒化シリコンである。層間絶縁層としての機能を有する絶縁層８１８は、酸化シリコンである。絶縁層８１９は酸化アルミニウムである。
導電層８５０乃至８５３に用いられる導電材料には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属、又は上述した金属を成分とする金属窒化物（窒化タンタル、窒化チタン、窒化モリブデン、窒化タングステン）等がある。インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を用いることができる。
導電層８５０乃至８５３の構成例を記す。導電層８５０は窒化タンタル、又はタングステン単層である。あるいは、導電層８５０は窒化タンタル、タンタルおよび窒化タンタルでなる積層である。導電層８５１は、窒化タンタル単層、又は窒化タンタルとタングステンとの積層である。導電層８５２の構成は導電層８５１と同じである。導電層８５３は窒化タンタルであり、導電体はタングステンである。
トランジスタ８０１のオフ電流の低減のために、金属酸化物膜８２２は、例えば、エネルギーギャップが大きいことが好ましい。金属酸化物膜８２２のエネルギーギャップは、２．５ｅＶ以上４．２ｅＶ以下であり、２．８ｅＶ以上３．８ｅＶ以下が好ましく、３ｅＶ以上３．５ｅＶ以下がさらに好ましい。
酸化物層８３０は、結晶性を有することが好ましい。少なくとも、金属酸化物膜８２２は結晶性を有することが好ましい。上記構成により、信頼性、および電気的特性の良いトランジスタ８０１を実現できる。
金属酸化物膜８２２に適用できる酸化物は、例えば、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、又はＳｎ）である。金属酸化物膜８２２は、インジウムを含む酸化物層に限定されない。金属酸化物膜８２２は、例えば、Ｚｎ−Ｓｎ酸化物、Ｇａ−Ｓｎ酸化物、Ｚｎ−Ｍｇ酸化物等で形成することができる。金属酸化物膜８２１、８２３、８２４も、金属酸化物膜８２２と同様の酸化物で形成することができる。特に、金属酸化物膜８２１、８２３、８２４は、それぞれ、Ｇａ酸化物で形成することができる。
金属酸化物膜８２２と金属酸化物膜８２１の界面に界面準位が形成されると、界面近傍の領域にもチャネル形成領域が形成されるために、トランジスタ８０１の閾値電圧が変動してしまう。そのため、金属酸化物膜８２１は、構成要素として、金属酸化物膜８２２を構成する金属元素の少なくとも１つを含むことが好ましい。これにより、金属酸化物膜８２２と金属酸化物膜８２１の界面には、界面準位が形成されにくくなり、トランジスタ８０１の閾値電圧等の電気的特性のばらつきを低減することができる。
金属酸化物膜８２４は、構成要素として、金属酸化物膜８２２を構成する金属元素の少なくとも１つを含むことが好ましい。これにより、金属酸化物膜８２２と金属酸化物膜８２４との界面では、界面散乱が起こりにくくなり、キャリアの動きが阻害されにくくなるので、トランジスタ８０１の電界効果移動度を高くすることができる。
金属酸化物膜８２１乃至８２４のうち、金属酸化物膜８２２のキャリア移動度が最も高いことが好ましい。これにより、絶縁層８１６、８１７から離間している金属酸化物膜８２２にチャネルを形成することができる。
例えば、Ｉｎ−Ｍ−Ｚｎ酸化物等のＩｎ含有金属酸化物は、Ｉｎの含有率を高めることで、キャリア移動度を高めることができる。Ｉｎ−Ｍ−Ｚｎ酸化物では主として重金属のｓ軌道がキャリア伝導に寄与しており、インジウムの含有率を多くすることにより、より多くのｓ軌道が重なるため、インジウムの含有率が多い酸化物はインジウムの含有率が少ない酸化物と比較して移動度が高くなる。そのため、金属酸化物膜にインジウムの含有量が多い酸化物を用いることで、キャリア移動度を高めることができる。
そのため、例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物で金属酸化物膜８２２を形成し、Ｇａ酸化物で金属酸化物膜８２１、８２３を形成する。例えば、Ｉｎ−Ｍ−Ｚｎ酸化物で、金属酸化物膜８２１乃至８２３を形成する場合、Ｉｎの含有率は金属酸化物膜８２２のＩｎの含有率を金属酸化物膜８２１、８２３よりも高くする。Ｉｎ−Ｍ−Ｚｎ酸化物をスパッタリング法で形成する場合、ターゲットの金属元素の原子数比を変えることで、Ｉｎ含有率を変化させることができる。
例えば、金属酸化物膜８２２の成膜に用いるターゲットの金属元素の原子数比Ｉｎ：Ｍ：Ｚｎは、１：１：１、３：１：２、又は４：２：４．１が好ましい。例えば、金属酸化物膜８２１、８２３の成膜に用いるターゲットの金属元素の原子数比Ｉｎ：Ｍ：Ｚｎは、１：３：２、又は１：３：４が好ましい。Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１のターゲットで成膜したＩｎ−Ｍ−Ｚｎ酸化物の原子数比は、およそＩｎ：Ｍ：Ｚｎ＝４：２：３である。
トランジスタ８０１に安定した電気的特性を付与するには、酸化物層８３０の不純物濃度を低減することが好ましい。金属酸化物において、水素、窒素、炭素、シリコン、および主成分以外の金属元素は不純物となる。例えば、水素および窒素はドナー準位の形成に寄与し、キャリア密度を増大させてしまう。また、シリコンおよび炭素は金属酸化物中で不純物準位の形成に寄与する。不純物準位はトラップとなり、トランジスタの電気的特性を劣化させることがある。
例えば、酸化物層８３０は、シリコン濃度が２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは、２×１０１７ａｔｏｍｓ／ｃｍ３以下の領域を有する。酸化物層８３０の炭素濃度も同様である。
酸化物層８３０は、アルカリ金属濃度が１×１０１８ａｔｏｍｓ／ｃｍ３以下の、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下の領域を有する。金属酸化物膜８２２のアルカリ土類金属の濃度についても同様である。
酸化物層８３０は、窒素濃度が５×１０１９ａｔｏｍｓ／ｃｍ３未満の、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下の、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下の、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下の領域を有する。
酸化物層８３０は、水素濃度が１×１０２０ａｔｏｍｓ／ｃｍ３未満の、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満の、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満の、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満の領域を有する。
上掲した金属酸化物膜８２２の不純物濃度は、ＳＩＭＳにより得られる値である。
金属酸化物膜８２２が酸素欠損を有する場合、酸素欠損のサイトに水素が入り込むことでドナー準位を形成することがある。その結果、トランジスタ８０１のオン電流を低下させる要因となる。なお、酸素欠損のサイトは、水素が入るよりも酸素が入る方が安定する。したがって、金属酸化物膜８２２中の酸素欠損を低減することで、トランジスタ８０１のオン電流を大きくすることができる場合がある。よって、金属酸化物膜８２２の水素を低減することで、酸素欠損のサイトに水素が入りこまないようにすることが、オン電流特性に有効である。
金属酸化物に含まれる水素は、金属原子に結合している酸素と反応して水になるため、酸素欠損を形成することがある。酸素欠損に水素が入ることで、キャリアである電子が生成されることがある。また、水素の一部が金属原子に結合している酸素と結合して、キャリアである電子を生成することがある。金属酸化物膜８２２にチャネル形成領域が設けられるので、金属酸化物膜８２２に水素が含まれていると、トランジスタ８０１はノーマリーオン特性となりやすい。このため、金属酸化物膜８２２中の水素はできる限り低減されていることが好ましい。
図２５は、酸化物層８３０が４層構造の例であるが、これに限定されない。例えば、酸化物層８３０を金属酸化物膜８２１又は金属酸化物膜８２３のない３層構造とすることができる。又は、酸化物層８３０の任意の層の間、酸化物層８３０の上、酸化物層８３０の下のいずれか二箇所以上に、金属酸化物膜８２１乃至５２４と同様の金属酸化物膜を１層又は複数を設けることができる。
図２６を参照して、金属酸化物膜８２１、８２２、８２４の積層によって得られる効果を説明する。図２６は、トランジスタ８０１のチャネル形成領域のエネルギーバンド構造の模式図である。
図２６中、Ｅｃ８１６ｅ、Ｅｃ８２１ｅ、Ｅｃ８２２ｅ、Ｅｃ８２４ｅ、Ｅｃ８１７ｅは、それぞれ、絶縁層８１６、金属酸化物膜８２１、金属酸化物膜８２２、金属酸化物膜８２４、絶縁層８１７の伝導帯下端のエネルギーを示している。
ここで、真空準位と伝導帯下端のエネルギーとの差（「電子親和力」ともいう）は、真空準位と価電子帯上端のエネルギーとの差（イオン化ポテンシャルともいう）からエネルギーギャップを引いた値となる。なお、エネルギーギャップは、分光エリプソメータ（ＨＯＲＩＢＡ ＪＯＢＩＮ ＹＶＯＮ社 ＵＴ−３００）を用いて測定できる。また、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（ＰＨＩ社 ＶｅｒｓａＰｒｏｂｅ）を用いて測定できる。
絶縁層８１６、８１７は絶縁体であるため、Ｅｃ８１６ｅとＥｃ８１７ｅは、Ｅｃ８２１ｅ、Ｅｃ８２２ｅ、およびＥｃ８２４ｅよりも真空準位に近い（電子親和力が小さい）。
金属酸化物膜８２２は、金属酸化物膜８２１、８２４よりも電子親和力が大きい。例えば、金属酸化物膜８２２と金属酸化物膜８２１との電子親和力の差、および金属酸化物膜８２２と金属酸化物膜８２４との電子親和力の差は、それぞれ、０．０７ｅＶ以上１．３ｅＶ以下である。電子親和力の差は、０．１ｅＶ以上０．７ｅＶ以下が好ましく、０．１５ｅＶ以上０．４ｅＶ以下がさらに好ましい。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。
トランジスタ８０１のゲート電極（導電層８５０）に電圧を印加すると、金属酸化物膜８２１、金属酸化物膜８２２、金属酸化物膜８２４のうち、電子親和力が大きい金属酸化物膜８２２に主にチャネルが形成される。
インジウムガリウム酸化物は、小さい電子親和力と、高い酸素ブロック性を有する。そのため、金属酸化物膜８２４がインジウムガリウム酸化物を含むと好ましい。ガリウム原子割合［Ｇａ／（Ｉｎ＋Ｇａ）］は、例えば、７０％以上、好ましくは８０％以上、さらに好ましくは９０％以上とする。
また、金属酸化物膜８２１と金属酸化物膜８２２との間には金属酸化物膜８２１と金属酸化物膜８２２の混合領域が存在する場合がある。また、金属酸化物膜８２４と金属酸化物膜８２２との間には金属酸化物膜８２４と金属酸化物膜８２２の混合領域が存在する場合がある。混合領域は、界面準位密度が低くなるため、金属酸化物膜８２１、８２２、８２４の積層されている領域は、それぞれの界面近傍においてエネルギーが連続的に変化する（連続接合ともいう）バンド構造となる。
このようなエネルギーバンド構造を有する酸化物層８３０において、電子は主に金属酸化物膜８２２を移動することになる。そのため、金属酸化物膜８２１と絶縁層８１２との界面に、又は、金属酸化物膜８２４と絶縁層８１３との界面に準位が存在したとしても、これらの界面準位により、酸化物層８３０中を移動する電子の移動が阻害されにくくなるため、トランジスタ８０１のオン電流を高くすることができる。
また、図２６に示すように、金属酸化物膜８２１と絶縁層８１６の界面近傍、および金属酸化物膜８２４と絶縁層８１７の界面近傍には、それぞれ、不純物や欠陥に起因したトラップ準位Ｅｔ８２６ｅ、Ｅｔ８２７ｅが形成され得るものの、金属酸化物膜８２１、８２４があることにより、金属酸化物膜８２２をトラップ準位Ｅｔ８２６ｅ、Ｅｔ８２７ｅから離間することができる。
なお、Ｅｃ８２１ｅとＥｃ８２２ｅとの差が小さい場合、金属酸化物膜８２２の電子が該エネルギー差を越えてトラップ準位Ｅｔ８２６ｅに達することがある。トラップ準位Ｅｔ８２６ｅに電子が捕獲されることで、絶縁膜の界面にマイナスの固定電荷が生じ、トランジスタの閾値電圧はプラス方向にシフトしてしまう。Ｅｃ８２２ｅとＥｃ８２４ｅとのエネルギー差が小さい場合も同様である。
トランジスタ８０１の閾値電圧の変動が低減され、トランジスタ８０１の電気的特性を良好なものとするため、Ｅｃ８２１ｅとＥｃ８２２ｅとの差、Ｅｃ８２４ｅとＥｃ８２２ｅと差を、それぞれ０．１ｅＶ以上とすることが好ましく、０．１５ｅＶ以上とすることがより好ましい。
なお、トランジスタ８０１はバックゲート電極を有さない構造とすることもできる。
＜積層構造の例＞
次に、ＯＳトランジスタと他のトランジスタを積層した構造について説明する。以下で説明する積層構造は、上記実施の形態で説明した各種回路に適用することができる。
図２７に、ＳｉトランジスタであるトランジスタＴｒ２２と、ＯＳトランジスタであるＴｒ１１と、容量素子Ｃ１００と、が積層された回路８６０の積層構造の例を示す。
メモリセルＭＣは、ＣＭＯＳ層８７１、配線層Ｗ１乃至Ｗ５、トランジスタ層８７２、配線層Ｗ６、Ｗ７の積層で構成されている。
ＣＭＯＳ層８７１には、トランジスタＴｒ２２が設けられている。トランジスタＴｒ２のチャネル形成領域は、単結晶シリコンウエハ８７０に設けられている。トランジスタＴｒ２２のゲート電極８７３は、配線層Ｗ１乃至Ｗ５を介して、容量素子Ｃ１００の一方の電極８７５と接続されている。
トランジスタ層８７２には、トランジスタＴｒ１１が設けられている。図２７では、トランジスタＴｒ１１がトランジスタ８０１（図２５）と同様の構造を有する。トランジスタＴｒ１１のソース又はドレインの一方に相当する電極８７４は、容量素子Ｃ１００の一方の電極８７５と接続されている。なお、図２７には、トランジスタＴｒ１１がバックゲート電極を配線層Ｗ５に有する場合を例示している。また、配線層Ｗ６には、容量素子Ｃ１００が設けられている。
回路８６０の構成は例えば、上記実施の形態において、ＯＳトランジスタとその他の素子（Ｓｉトランジスタ、容量素子など）を有する回路に適用することができる。例えば、図１４に示す記憶装置、図１６に示すレジスタ１３０などに適用することができる。
以上のように、ＯＳトランジスタとその他の素子を積層することにより、回路の面積を縮小することができる。
＜金属酸化物＞
次に、上記のＯＳトランジスタに用いることができる、金属酸化物について説明する。以下では特に、金属酸化物とＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）の詳細について説明する。
ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅを、トランジスタのチャネル形成領域に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
すなわち、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
ＣＡＣ−ＯＳは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
なお、金属酸化物は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳ（ＣＡＣ−ＯＳの中でもＩｎ−Ｇａ−Ｚｎ酸化物を、特にＣＡＣ−ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする。）、またはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、およびＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。
つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合金属酸化物である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。
なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ（１＋ｘ０）Ｇａ（１−ｘ０）Ｏ３（ＺｎＯ）ｍ０（−１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。
上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ（ｃ−ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌ）構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ−ｂ面においては配向せずに連結した結晶構造である。
一方、ＣＡＣ−ＯＳは、金属酸化物の材料構成に関する。ＣＡＣ−ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。従って、ＣＡＣ−ＯＳにおいて、結晶構造は副次的な要素である。
なお、ＣＡＣ−ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。
なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とは、明確な境界が観察できない場合がある。
なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ−ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。
ＣＡＣ−ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ−ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、及び窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。
ＣＡＣ−ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ−ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ−ｏｆ−ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折から、測定領域のａ−ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。
またＣＡＣ−ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リング領域に複数の輝点が観測される。従って、電子線回折パターンから、ＣＡＣ−ＯＳの結晶構造が、平面方向、および断面方向において、配向性を有さないｎｃ（ｎａｎｏ−ｃｒｙｓｔａｌ）構造を有することがわかる。
また例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。
ＣＡＣ−ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ＧａＯＸ３などが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。従って、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。
一方、ＧａＯＸ３などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。
従って、ＣＡＣ−ＯＳを半導体素子に用いた場合、ＧａＯＸ３などに起因する絶縁性と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉｏｎ）、および高い電界効果移動度（μ）を実現することができる。
また、ＣＡＣ−ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ−ＯＳは、さまざまな半導体装置に最適である。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
（実施の形態７）
本実施の形態では、上記実施の形態で説明した表示装置を用いた表示モジュールの構成例について説明する。
図２８に示す表示モジュール１０００は、上部カバー１００１と下部カバー１００２との間に、ＦＰＣ１００３に接続されたタッチパネル１００４、ＦＰＣ１００５に接続された表示装置１００６、フレーム１００９、プリント基板１０１０、及びバッテリ１０１１を有する。
上記実施の形態で説明した表示装置は、表示装置１００６として用いることができる。
上部カバー１００１及び下部カバー１００２は、タッチパネル１００４及び表示装置１００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル１００４としては、抵抗膜方式又は静電容量方式のタッチパネルを表示装置１００６に重畳して用いることができる。また、タッチパネル１００４を設けず、表示装置１００６に、タッチパネル機能を持たせるようにすることも可能である。
フレーム１００９は、表示装置１００６の保護機能の他、プリント基板１０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム１００９は、放熱板としての機能を有していてもよい。
プリント基板１０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ１０１１による電源であってもよい。バッテリ１０１１は、商用電源を用いる場合には、省略可能である。
また、表示モジュール１０００は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
（実施の形態８）
本実施の形態では、本発明の一態様の表示システムを適用可能な電子機器について説明する。
本発明の一態様の表示装置は、外光の強さによらず、高い視認性を実現することができる。そのため、携帯型の電子機器、装着型の電子機器（ウェアラブル機器）、及び電子書籍端末などに好適に用いることができる。図２９に、本発明の一態様の表示装置を用いた電子機器の例を示す。
図２９（Ａ）、（Ｂ）に、携帯情報端末２０００の一例を示す。携帯情報端末２０００は、筐体２００１、筐体２００２、表示部２００３、表示部２００４、及びヒンジ部２００５等を有する。
筐体２００１と筐体２００２は、ヒンジ部２００５で連結されている。携帯情報端末２０００は、図２９（Ａ）に示すように折り畳んだ状態から、図２９（Ｂ）に示すように筐体２００１と筐体２００２を開くことができる。
例えば表示部、２００３及び表示部２００４に文書情報を表示することが可能であり、電子書籍端末としても用いることができる。また、表示部２００３及び表示部２００４に静止画像や動画像を表示することもできる。また、表示部２００３は、タッチパネルを有していてもよい。
このように、携帯情報端末２０００は、持ち運ぶ際には折り畳んだ状態にできるため、汎用性に優れる。
なお、筐体２００１及び筐体２００２には、電源ボタン、操作ボタン、外部接続ポート、スピーカ、マイク等を有していてもよい。
なお、携帯情報端末２０００は、表示部２００３に設けられたタッチセンサを用いて、文字、図形、イメージを識別する機能を有していてもよい。この場合、例えば、数学又は言語などを学ぶための問題集などを表示する情報端末に対して、指、又はスタイラスペンなどで解答を書き込んで、携帯情報端末２０００で正誤の判定を行うといった学習を行うことができる。また、携帯情報端末２０００は、音声解読を行う機能を有していてもよい。この場合、例えば、携帯情報端末２０００を用いて外国語の学習などを行うことができる。このような携帯情報端末は、教科書などの教材、又はノートなどとして利用する場合に適している。
なお、表示部２００３に設けられたタッチセンサによって取得したタッチ情報は、本発明の一態様に係る半導体装置による、電力供給の要否の予測に用いることができる。
図２９（Ｃ）に携帯情報端末の一例を示す。図２９（Ｃ）に示す携帯情報端末２０１０は、筐体２０１１、表示部２０１２、操作ボタン２０１３、外部接続ポート２０１４、スピーカ２０１５、マイク２０１６、カメラ２０１７等を有する。
携帯情報端末２０１０は、表示部２０１２にタッチセンサを備える。電話を掛ける、或いは文字を入力するなどのあらゆる操作は、指やスタイラスなどで表示部２０１２に触れることで行うことができる。
また、操作ボタン２０１３の操作により、電源のオン、オフ動作や、表示部２０１２に表示される画像の種類を切り替えることができる。例えば、メール作成画面から、メインメニュー画面に切り替えることができる。
また、携帯情報端末２０１０の内部に、ジャイロセンサまたは加速度センサ等の検出装置を設けることで、携帯情報端末２０１０の向き（縦か横か）を判断して、表示部２０１２の画面表示の向きを自動的に切り替えるようにすることができる。また、画面表示の向きの切り替えは、表示部２０１２を触れること、操作ボタン２０１３の操作、またはマイク２０１６を用いた音声入力等により行うこともできる。
携帯情報端末２０１０は、例えば、電話機、手帳または情報閲覧装置等から選ばれた一つまたは複数の機能を有する。例えば、携帯情報端末２０１０はスマートフォンとして用いることができる。また、携帯情報端末２０１０は、例えば、移動電話、電子メール、文章閲覧及び作成、音楽再生、動画再生、インターネット通信、ゲームなどの種々のアプリケーションを実行することができる。
図２９（Ｄ）に、カメラの一例を示す。カメラ２０２０は、筐体２０２１、表示部２０２２、操作ボタン２０２３、シャッターボタン２０２４等を有する。またカメラ２０２０には、着脱可能なレンズ２０２６が取り付けられている。
ここではカメラ２０２０として、レンズ２０２６を筐体２０２１から取り外して交換することが可能な構成としたが、レンズ２０２６と筐体が一体となっていてもよい。
カメラ２０２０は、シャッターボタン２０２４を押すことにより、静止画、または動画を撮像することができる。また、表示部２０２２はタッチパネルとしての機能を有し、表示部２０２２をタッチすることにより撮像することも可能である。
なお、カメラ２０２０は、ストロボ装置や、ビューファインダーなどを別途装着することができる。または、これらが筐体２０２１に組み込まれていてもよい。
図２９に示す電子機器には、上記の実施の形態で説明した半導体装置を設けることができる。また、図２９に示す電子機器の表示部として、上記の実施の形態で説明した表示部を用いることができる。これにより、電子機器に本発明の一態様に係る表示システムを搭載することができる。
なお、図１などに示す予測回路１１２は、電子機器の外部に設けられていてもよい。この場合、予測回路１１２による予測の結果が電子機器に入力される。
上記の電子機器と、ホストによって構成される通信システムの例を、図３０に示す。図３０（Ａ）に示す通信システム３０００は、ホスト３１００、電子機器３２００によって構成される。電子機器３２００は、上記実施の形態で説明した半導体装置、表示部にそれぞれ対応する、制御部３２１０、表示部３２２０を有する。すなわち、電子機器３２００には本発明の一態様に係る表示システムが搭載されている。また、制御部３２１０には、本発明の一態様に係る予測回路３２１１、インターフェース３２１２が設けられている。
ホスト３１００は、表示部３２２０に表示される映像に対応するデータＤｉと、表示部３２２０に表示される映像の変化の有無を示す信号Ｓｃｈを送信する。データＤｉ及び信号Ｓｃｈの送信には、有線を用いても無線を用いてもよい。
電子機器３２００は、制御部３２１０に設けられたインターフェース３２１２を用いて、データＤｉ及び信号Ｓｃｈを受信する。そして、電子機器３２００はデータＤｉを用いて、表示部３２２０の表示を制御する。また、信号Ｓｃｈは予測回路３２１１に入力され、ニューラルネットワークの学習に用いられる。
なお、図３０（Ｂ）に示すように、予測回路３２１１はホスト３１００に設けられていてもよい。この場合、ホスト３１００においてニューラルネットワークによる予測が行われ、その予測結果に対応する信号Ｓｐｒが、データＤｉ及び信号Ｓｃｈとともに送信される。そして、電子機器３２００はインターフェース３２１２を用いて信号Ｓｐｒを受信し、制御部３２１０における電力の供給を制御する。また、制御部３２１０において得られた信号Ｓｃｏ又は信号Ｓｔｏは、電子機器３２００からインターフェース３２１２を介してホスト３１００に送信され、ホスト３１００によって予測が行われる。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
１０ 表示システム
１１ 表示システム
１００ 半導体装置
１０１ 半導体装置
１１０ コントローラ
１１１ 制御回路
１１２ 予測回路
１２０ フレームメモリ
１２１ 記憶装置
１２２ モニター回路
１３０ レジスタ
１３１ 記憶回路
１３２ 記憶回路
１４０ 画像処理部
１４１ ガンマ補正回路
１４２ 調光回路
１４３ 調色回路
１４４ ＥＬ補正回路
１５０ 駆動回路
１５１ ソースドライバ
１６０ スイッチ回路
１７０ タッチセンサコントローラ
１８０ ホスト
１８１ インターフェース
１８２ デコーダ
１８３ センサコントローラ
１８４ クロック生成回路
１８５ 記憶装置
１８６ タイミングコントローラ
１８７ 光センサ
１８８ 外光
２００ 表示部
２０１ 表示部
２１０ 表示ユニット
２２０ タッチセンサユニット
３０１ トランジスタ
３０２ 容量素子
３１１ 抵抗
３１２ アンプ
３１３ アンプ
３２１ 抵抗
３２２ アンプ
３３１ 抵抗
３３２ アンプ
３３３ 抵抗
３３４ アンプ
４０２ 制御部
４０３ セルアレイ
４０４ センスアンプ回路
４０５ 駆動回路
４０６ メインアンプ
４０７ 入出力回路
４０８ 周辺回路
４０９ メモリセル
４１０Ａ スキャンチェーンレジスタ部
４１０Ｂ レジスタ部
４１１ レジスタ
４２０ 保持回路
４３０ セレクタ
４４０ フリップフロップ回路
４４１ インバータ
４４６ インバータ
４４７ アナログスイッチ
４４８ アナログスイッチ
４５１ インバータ
４５３ インバータ
４５４ クロックドインバータ
４５５ アナログスイッチ
４５６ バッファ
４６０ トランジスタ
５００ 表示装置
５０１ 画素部
５０２ 画素ユニット
５０３ 駆動回路
５０４ 駆動回路
５０５ 画素
５０６ 副画素
５１０ 液晶素子
５２０ 発光素子
５２４ 金属酸化物膜
５３０ 導電層
５４０ 開口
５５１ 基板
５６１ 基板
５６２ 表示領域
５６４ 回路
５６５ 配線
５７２ ＦＰＣ
５７３ ＩＣ
６１２ 液晶
６１３ 導電層
６１７ 絶縁層
６２１ 絶縁層
６３０ 偏光板
６３１ 着色層
６３２ 遮光層
６３３ 配向膜
６３４ 着色層
６４１ 接着層
６４２ 接着層
６９１ 導電層
６９２ ＥＬ層
６９３ 導電層
７０１ トランジスタ
７０４ 接続部
７０５ トランジスタ
７０６ トランジスタ
７０７ 接続部
７１１ 絶縁層
７１２ 絶縁層
７１３ 絶縁層
７１４ 絶縁層
７１５ 絶縁層
７１６ 絶縁層
７１７ 絶縁層
７２０ 絶縁層
７２１ 導電層
７２２ 導電層
７２３ 導電層
７２４ 導電層
７３１ 半導体層
７４２ 接続層
７４３ 接続体
７５２ 接続部
８０１ トランジスタ
８１１ 絶縁層
８１２ 絶縁層
８１３ 絶縁層
８１４ 絶縁層
８１５ 絶縁層
８１６ 絶縁層
８１７ 絶縁層
８１８ 絶縁層
８１９ 絶縁層
８２０ 絶縁層
８２１ 金属酸化物膜
８２２ 金属酸化物膜
８２３ 金属酸化物膜
８２４ 金属酸化物膜
８３０ 酸化物層
８５０ 導電層
８５１ 導電層
８５２ 導電層
８５３ 導電層
８６０ 回路
８７０ 単結晶シリコンウエハ
８７１ ＣＭＯＳ層
８７２ トランジスタ層
８７３ ゲート電極
８７４ 電極
８７５ 電極
１０００ 表示モジュール
１００１ 上部カバー
１００２ 下部カバー
１００３ ＦＰＣ
１００４ タッチパネル
１００５ ＦＰＣ
１００６ 表示装置
１００９ フレーム
１０１０ プリント基板
１０１１ バッテリ
２０００ 携帯情報端末
２００１ 筐体
２００２ 筐体
２００３ 表示部
２００４ 表示部
２００５ ヒンジ部
２０１０ 携帯情報端末
２０１１ 筐体
２０１２ 表示部
２０１３ 操作ボタン
２０１４ 外部接続ポート
２０１５ スピーカ
２０１６ マイク
２０１７ カメラ
２０２０ カメラ
２０２１ 筐体
２０２２ 表示部
２０２３ 操作ボタン
２０２４ シャッターボタン
２０２６ レンズ
３０００ 通信システム
３１００ ホスト
３２００ 電子機器
３２１０ 制御部
３２１１ 予測回路
３２１２ インターフェース
３２２０ 表示部

Claims (7)

  1. コントローラと、フレームメモリと、レジスタと、を有し、
    前記コントローラは、制御回路と、予測回路と、を有し、
    前記フレームメモリは、記憶装置と、モニター回路と、を有し、
    前記レジスタは、第１の記憶回路と、第２の記憶回路と、を有し、
    前記第２の記憶回路は、チャネル形成領域に金属酸化物を含むトランジスタを有し、
    前記予測回路は、ニューラルネットワークを用いて前記レジスタへの電力の供給の要否を予測し、前記予測の結果に対応する第１の信号を前記制御回路に出力する機能を有し、
    前記制御回路は、前記第１の信号に基づいて、前記第１の記憶回路に記憶されたデータを、前記第２の記憶回路に退避させる機能を有し、
    前記モニター回路は、前記記憶装置の消費電力に関する情報を含む第２の信号を、前記予測回路に出力する機能を有し、
    前記予測は、前記第２の信号を入力データとして行われる半導体装置。
  2. 請求項１において、
    前記ニューラルネットワークは、学習信号と教師信号を用いて学習を行う機能を有し、
    前記学習信号は、前記第２の信号であり、
    前記教師信号は、表示部に表示される映像の変化の情報を含む第３の信号である半導体装置。
  3. 請求項２において、
    前記ニューラルネットワークは、前記予測が外れた際に、前記学習を行う機能を有する半導体装置。
  4. 請求項１乃至３のいずれか一項において、
    前記ニューラルネットワークは、ニューロン回路と、シナプス回路と、を有し、
    前記シナプス回路は、アナログメモリを有し、
    前記アナログメモリは、チャネル形成領域に金属酸化物を含むトランジスタを有する半導体装置。
  5. 請求項１乃至４のいずれか一項に記載の半導体装置を用いた制御部と、表示部と、を有し、
    前記制御部は、前記表示部の表示を制御する機能を有し、
    前記表示部は、第１の表示ユニットと、第２の表示ユニットと、を有し、
    前記第１の表示ユニットは、反射型の液晶素子を有し、
    前記第２の表示ユニットは、発光素子を有する表示システム。
  6. 請求項５において、
    前記第１の表示ユニット及び前記第２の表示ユニットは、チャネル形成領域に金属酸化物を含むトランジスタを有する表示システム。
  7. 請求項５又は６に記載の表示システムを有し、
    外部から入力された画像データに基づいて映像信号を生成する機能と、前記映像信号に基づいて映像を表示する機能と、を有する電子機器。
JP2017134540A 2016-07-14 2017-07-10 半導体装置、表示システム及び電子機器 Active JP6968602B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016139038 2016-07-14
JP2016139038 2016-07-14

Publications (2)

Publication Number Publication Date
JP2018018569A true JP2018018569A (ja) 2018-02-01
JP6968602B2 JP6968602B2 (ja) 2021-11-17

Family

ID=60941273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017134540A Active JP6968602B2 (ja) 2016-07-14 2017-07-10 半導体装置、表示システム及び電子機器

Country Status (2)

Country Link
US (1) US20180018565A1 (ja)
JP (1) JP6968602B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021205941A1 (ja) * 2020-04-09 2021-10-14 国立研究開発法人科学技術振興機構 三次元アレイ装置
WO2022265044A1 (ja) * 2021-06-18 2022-12-22 国立大学法人東北大学 演算処理装置
US12026616B2 (en) 2020-12-31 2024-07-02 Hangzhou Fujia Gallium Technology Co. Ltd. Preparation method of high resistance gallium oxide based on deep learning and vertical bridgman growth method
JP2024173950A (ja) * 2019-10-04 2024-12-13 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015210802A1 (de) * 2015-06-12 2016-12-15 Siemens Aktiengesellschaft Schnellschaltende Schaltungsanordnung für einen Umrichter
US10120470B2 (en) 2016-07-22 2018-11-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic device
KR20210013152A (ko) 2018-05-24 2021-02-03 더 리서치 파운데이션 포 더 스테이트 유니버시티 오브 뉴욕 정전 용량 센서
KR102814797B1 (ko) * 2018-08-02 2025-05-30 삼성전자주식회사 메타-학습에 기반하여 기계학습의 모델을 선정하는 방법 및 장치
JP2020035502A (ja) * 2018-08-28 2020-03-05 キオクシア株式会社 半導体集積回路
GB2579120B (en) * 2018-11-20 2021-05-26 Cirrus Logic Int Semiconductor Ltd Inference system
JP7480133B2 (ja) 2019-05-17 2024-05-09 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
JP7534974B2 (ja) * 2021-01-26 2024-08-15 キオクシア株式会社 情報処理装置及び情報処理方法
CN116626080B (zh) * 2023-07-24 2023-09-26 四川省石棉县恒达粉体材料有限责任公司 一种大理岩的筛选方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004037941A (ja) * 2002-07-04 2004-02-05 Ricoh Co Ltd 画像形成装置管理システム
JP2007156045A (ja) * 2005-12-05 2007-06-21 Sony Corp 自発光表示装置、消費電力検出装置及びプログラム
JP2008225381A (ja) * 2007-03-15 2008-09-25 Toshiba Matsushita Display Technology Co Ltd 表示装置
US20120287703A1 (en) * 2011-05-13 2012-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20130134416A1 (en) * 2011-11-30 2013-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
US20180018752A1 (en) * 2016-07-13 2018-01-18 Semiconductor Energy Laboratory Co., Ltd. Electronic device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9679491B2 (en) * 2013-05-24 2017-06-13 Qualcomm Incorporated Signaling device for teaching learning devices
US20140351182A1 (en) * 2013-05-24 2014-11-27 Qualcomm Incorporated Modifying Learning Capabilities of Learning Devices

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004037941A (ja) * 2002-07-04 2004-02-05 Ricoh Co Ltd 画像形成装置管理システム
JP2007156045A (ja) * 2005-12-05 2007-06-21 Sony Corp 自発光表示装置、消費電力検出装置及びプログラム
US20070139406A1 (en) * 2005-12-05 2007-06-21 Sony Corporation Self light emission display device, power consumption detecting device, and program
JP2008225381A (ja) * 2007-03-15 2008-09-25 Toshiba Matsushita Display Technology Co Ltd 表示装置
US20120287703A1 (en) * 2011-05-13 2012-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2012157472A1 (en) * 2011-05-13 2012-11-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012257209A (ja) * 2011-05-13 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置
US20130134416A1 (en) * 2011-11-30 2013-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
JP2013137532A (ja) * 2011-11-30 2013-07-11 Semiconductor Energy Lab Co Ltd 半導体表示装置
US20180018752A1 (en) * 2016-07-13 2018-01-18 Semiconductor Energy Laboratory Co., Ltd. Electronic device
JP2018018072A (ja) * 2016-07-13 2018-02-01 株式会社半導体エネルギー研究所 電子機器

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024173950A (ja) * 2019-10-04 2024-12-13 株式会社半導体エネルギー研究所 半導体装置
WO2021205941A1 (ja) * 2020-04-09 2021-10-14 国立研究開発法人科学技術振興機構 三次元アレイ装置
JPWO2021205941A1 (ja) * 2020-04-09 2021-10-14
JP7730560B2 (ja) 2020-04-09 2025-08-28 国立研究開発法人科学技術振興機構 三次元アレイ装置
US12453103B2 (en) 2020-04-09 2025-10-21 Japan Science And Technology Agency Three-dimensional array device
US12026616B2 (en) 2020-12-31 2024-07-02 Hangzhou Fujia Gallium Technology Co. Ltd. Preparation method of high resistance gallium oxide based on deep learning and vertical bridgman growth method
WO2022265044A1 (ja) * 2021-06-18 2022-12-22 国立大学法人東北大学 演算処理装置

Also Published As

Publication number Publication date
US20180018565A1 (en) 2018-01-18
JP6968602B2 (ja) 2021-11-17

Similar Documents

Publication Publication Date Title
JP6968602B2 (ja) 半導体装置、表示システム及び電子機器
JP7795599B2 (ja) 液晶表示装置
JP6907048B2 (ja) 半導体装置、記憶装置及び表示システム
JP2024079705A (ja) 半導体装置
CN117116946A (zh) 半导体装置、显示装置以及半导体装置的制造方法
CN108109592A (zh) 显示装置及其工作方法
TW201801513A (zh) 顯示裝置及其動作方法，以及電子機器
JP7109887B2 (ja) 表示システム
TW201810242A (zh) 顯示裝置，及顯示裝置的驅動方法
CN111033757A (zh) 半导体装置及显示装置
JP2018049271A (ja) 表示装置および電子機器
TWI721041B (zh) 驅動電路、顯示裝置及電子裝置
JP2019045613A (ja) 表示装置および電子機器
US10559499B2 (en) Semiconductor device, display system, and electronic device
JP2018022145A (ja) 半導体装置、表示システム及び電子機器
JP6744190B2 (ja) 半導体装置、及び表示システム
JP2018060179A (ja) 表示装置および電子機器
JP2018031944A (ja) 表示システムおよび電子機器
JP2020202005A (ja) 半導体装置
JP2018060198A (ja) 表示装置および電子機器
JP2018040867A (ja) 表示装置、電子機器、及び情報提供方法
JP2018060176A (ja) 半導体装置、表示システム及び電子機器
JP2018146730A (ja) 表示装置、および表示装置の動作方法
JP2018066953A (ja) 表示装置の作製方法
JP6833443B2 (ja) 端末システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211005

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211027

R150 Certificate of patent or registration of utility model

Ref document number: 6968602

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250