[go: up one dir, main page]

JP2017038000A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2017038000A
JP2017038000A JP2015159170A JP2015159170A JP2017038000A JP 2017038000 A JP2017038000 A JP 2017038000A JP 2015159170 A JP2015159170 A JP 2015159170A JP 2015159170 A JP2015159170 A JP 2015159170A JP 2017038000 A JP2017038000 A JP 2017038000A
Authority
JP
Japan
Prior art keywords
light shielding
shielding film
region
gate electrode
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015159170A
Other languages
English (en)
Inventor
裕行 阿部
Hiroyuki Abe
裕行 阿部
喬之 鈴木
Takayuki Suzuki
喬之 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2015159170A priority Critical patent/JP2017038000A/ja
Priority to US15/189,211 priority patent/US9853063B2/en
Publication of JP2017038000A publication Critical patent/JP2017038000A/ja
Priority to US15/805,516 priority patent/US10192895B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H10D30/6719—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions having significant overlap between the lightly-doped drains and the gate electrodes, e.g. gate-overlapped LDD [GOLDD] TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6746—Amorphous silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】トランジスタと基板との間に遮光膜が設けられる場合でも、トランジスタの閾値電圧がシフトすることを、防止または抑制することができる。【解決手段】表示装置は、ゲート電極ＧＥ１と半導体層ＳＣとを有するトランジスタＴ１の半導体層ＳＣと基板との間に設けられた遮光膜ＳＦ１およびＳＦ２を備える。半導体層ＳＣは、ソース領域ＳＲとドレイン領域ＤＲとを含む。遮光膜ＳＦ１およびＳＦ２は、いずれも平面視において半導体層ＳＣと重なり、かつ、方向Ｄ１に互いに間隔を空けて配置されている。【選択図】図５

Description

本発明は表示装置に関し、例えば、基板に設けられたトランジスタを有する表示装置に適用して有効な技術に関する。
例えば液晶表示装置などの表示装置では、表示領域で、ガラス基板等の基板上にマトリクス状に配置された複数の画素の各々に、例えば画素選択用の薄膜トランジスタ（Thin-Film Transistor：ＴＦＴ）からなるトランジスタが設けられている。
このような基板上に設けられたトランジスタに光が照射されると、トランジスタに光リーク電流が流れ、表示領域で表示される画像の品質が低下する。そこで、基板の背面側から入射されたバックライトの光が、基板上に設けられたトランジスタに照射されて光リーク電流が流れることを防止するために、トランジスタと基板との間に、バックライトの光を遮光する遮光膜が設けられることがある。
例えば特開２００７−２０１０７３号公報（特許文献１）には、表示装置において、ガラス基板等の基板上に、薄膜トランジスタを基板側から遮光する機能を有した金属層が形成される技術が記載されている。
特開２００７−２０１０７３号公報
前述したように、表示領域では、トランジスタと基板との間に遮光膜が設けられる。一方、表示領域の外側の周辺領域（額縁領域）では、基板の背面側から入射されたバックライトの光が、額縁領域に設けられた複数のトランジスタの各々に照射されないように、例えばバックライトと基板との間に遮光テープが設けられる。
ところが、例えば額縁領域の幅が狭小化された場合、遮光テープが、平面視において、額縁領域内に配置されることは困難である。あるいは、遮光テープが、平面視において、額縁領域内に配置された場合、基板の前面に対して傾斜した方向から入射されたバックライトの光が、額縁領域内に配置されたトランジスタに照射されて光リーク電流が流れ、表示領域で表示される画像の品質が低下する。
表示領域に設けられるトランジスタは、リークを低減するために、チャネルを直列に配置したダブルゲート構造が用いられる。周辺領域（額縁領域）に設けられるトランジスタは、面積低減のためにシングルゲート構造が用いられることがある。シングルゲート構造のトランジスタでは、トランジスタと基板との間に遮光膜が設けられ、基板の背面側から入射されたバックライトの光が、遮光膜によって遮光される場合には、トランジスタの閾値電圧がシフトし、表示画像の品質を低下させる場合がある。
なお、トランジスタと基板との間に遮光膜が設けられる場合、トランジスタと基板との間に遮光膜が設けられない場合に比べ、トランジスタの閾値電圧がシフトする課題は、表示領域に設けられるトランジスタについても共通する課題である。
本発明は、上述のような従来技術の問題点を解決すべくなされたものであって、トランジスタと基板との間に遮光膜が設けられる場合に、トランジスタと基板との間に遮光膜が設けられない場合に比べて、トランジスタの閾値電圧がシフトすることを、防止または抑制することができる表示装置を提供することを目的とする。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明の一態様としての表示装置は、基板と、基板上に設けられた複数の画素と、基板の上方に設けられ、ゲート電極と半導体層とを有する薄膜トランジスタと、半導体層と基板との間に設けられた第１遮光膜および第２遮光膜と、を備える。半導体層は、半導体層のうち、平面視において、ゲート電極に対して第１方向における第１の側に位置する第１部分に形成されたソース領域と、半導体層のうち、平面視において、ゲート電極に対して第１方向における第１の側と反対側に位置する第２部分に形成されたドレイン領域と、を含む。第１遮光膜および第２遮光膜は、いずれも平面視において半導体層と重なり、かつ、第１方向に互いに間隔を空けて配置されている。
また、他の一態様として、第１遮光膜および第２遮光膜は、いずれも平面視においてゲート電極と重なってもよい。また、当該表示装置は、平面視において、半導体層が形成された領域の外側に設けられた第３遮光膜を備え、第１遮光膜と第２遮光膜とは、第３遮光膜を介して接続されていてもよい。また、ゲート電極は、平面視において、第３遮光膜と重なってもよく、第３遮光膜と重ならなくてもよい。また、半導体層は、平面視において、第１方向に延在し、ゲート電極、第１遮光膜および第２遮光膜の各々は、平面視において、第１方向と交差する第２方向に延在し、第３遮光膜は、第２方向と交差する第３方向に延在してもよい。
また、他の一態様として、半導体層は、半導体層のうち、平面視において、ゲート電極とソース領域との間に位置する第３部分に形成された第１半導体領域と、半導体層のうち、平面視において、ゲート電極とドレイン領域との間に位置する第４部分に形成された第２半導体領域と、を含んでもよい。このとき、ソース領域は、半導体層の第１部分に第１導電型の不純物が導入されることにより形成され、ドレイン領域は、半導体層の第２部分に第１導電型の不純物が導入されることにより形成されていてもよい。また、第１半導体領域は、半導体層の第３部分に第１導電型の不純物が導入されることにより形成され、第２半導体領域は、半導体層の第４部分に第１導電型の不純物が導入されることにより形成されていてもよい。そして、第１半導体領域における第１導電型の不純物濃度は、ソース領域における第１導電型の不純物濃度よりも低く、第２半導体領域における第１導電型の不純物濃度は、ドレイン領域における第１導電型の不純物濃度よりも低くてもよい。
また、他の一態様として、第１半導体領域は、平面視において、第１遮光膜が形成された領域内に形成され、第２半導体領域は、平面視において、第２遮光膜が形成された領域内に形成されていてもよい。また、第１方向における第１遮光膜の第１中心位置は、第１方向における第１半導体領域の第２中心位置に対して、第２遮光膜側と反対側に配置され、第１方向における第２遮光膜の第３中心位置は、第１方向における第２半導体領域の第４中心位置に対して、第１遮光膜側と反対側に配置されていてもよい。また、第１遮光膜および第２遮光膜の各々は、金属膜または合金膜からなってもよく、第１遮光膜および第２遮光膜の各々は、電気的に浮遊した状態であってもよい。
あるいは、本発明の一態様としての表示装置は、第１領域と、第１領域の外側に設けられた第２領域と、を含む透明基板と、透明基板の第１領域に設けられた複数の画素と、を備える。また、当該表示装置は、透明基板の第２領域に設けられた薄膜トランジスタと、薄膜トランジスタと透明基板との間に設けられた第１遮光膜と、を備える。薄膜トランジスタは、透明基板の第２領域の上方に形成された半導体層と、半導体層上または半導体層下にゲート絶縁膜を介して形成された第１ゲート電極および第２ゲート電極と、を有する。第１ゲート電極および第２ゲート電極は、平面視において、互いに間隔を空けて配置されている。半導体層は、半導体層のうち、平面視において、第１ゲート電極を挟んで第２ゲート電極と反対側に位置する第１部分に形成されたソース領域と、半導体層のうち、平面視において、第２ゲート電極を挟んで第１ゲート電極と反対側に位置する第２部分に形成されたドレイン領域と、を含む。第１遮光膜は、平面視において、半導体層と重なり、かつ、第１ゲート電極または第２ゲート電極と重なる。第１ゲート電極のソース領域側の第１端部、第１ゲート電極のドレイン領域側の第２端部、第２ゲート電極のソース領域側の第３端部、および、第２ゲート電極のドレイン領域側の第４端部のいずれかは、第１遮光膜上に配置されていない。
また、他の一態様として、当該表示装置は、薄膜トランジスタと透明基板の第２領域との間に設けられた第２遮光膜を備え、第１遮光膜は、第１ゲート電極と重なり、かつ、第２ゲート電極と重ならず、第２遮光膜は、第２ゲート電極と重なり、かつ、第１ゲート電極と重ならなくてもよい。このとき、第１ゲート電極の第１端部は、第１遮光膜上に配置され、第１ゲート電極の第２端部は、第１遮光膜上に配置されず、第２ゲート電極の第３端部は、第２遮光膜上に配置されず、第２ゲート電極の第４端部は、第２遮光膜上に配置されていてもよい。あるいは、第１遮光膜のソース領域側の第５端部は、第１ゲート電極下に配置され、第１遮光膜のドレイン領域側の第６端部は、第２ゲート電極下に配置されていてもよい。
また、他の一態様として、半導体層は、半導体層のうち、平面視において、第１ゲート電極とソース領域との間に位置する第３部分に形成された第１半導体領域と、半導体層のうち、平面視において、第２ゲート電極とドレイン領域との間に位置する第４部分に形成された第２半導体領域と、を含んでもよい。このとき、ソース領域は、半導体層の第１部分に第１導電型の不純物が導入されることにより形成され、ドレイン領域は、半導体層の第２部分に第１導電型の不純物が導入されることにより形成されていてもよい。また、第１半導体領域は、半導体層の第３部分に第１導電型の不純物が導入されることにより形成され、第２半導体領域は、半導体層の第４部分に第１導電型の不純物が導入されることにより形成されていてもよい。第１半導体領域における第１導電型の不純物濃度は、ソース領域における第１導電型の不純物濃度よりも低く、第２半導体領域における第１導電型の不純物濃度は、ドレイン領域における第１導電型の不純物濃度よりも低くてもよい。
また、他の一態様として、第１半導体領域は、平面視において、第１遮光膜が形成された領域内に配置され、第２半導体領域は、平面視において、第２遮光膜が形成された領域内に配置されていてもよい。また、第１遮光膜および第２遮光膜の各々は、金属膜または合金膜からなってもよく、第１遮光膜および第２遮光膜の各々は、電気的に浮遊した状態であってもよい。
実施の形態１の表示装置の一例を示す平面図である。 実施の形態１の表示装置の一例を示す断面図である。 実施の形態１の表示装置の一例を示す断面図である。 実施の形態１の表示装置の等価回路を示す図である。 実施の形態１におけるトランジスタおよび遮光膜の平面図である。 実施の形態１におけるトランジスタおよび遮光膜の断面図である。 比較例１におけるトランジスタの平面図である。 比較例１におけるトランジスタの断面図である。 比較例２におけるトランジスタおよび遮光膜の平面図である。 比較例２におけるトランジスタおよび遮光膜の断面図である。 比較例１におけるトランジスタの電流電圧特性を示すグラフである。 比較例２におけるトランジスタの電流電圧特性を示すグラフである。 実施の形態１におけるトランジスタの電流電圧特性を示すグラフである。 実施の形態１におけるトランジスタおよび遮光膜の断面図である。 実施の形態１の第１変形例におけるトランジスタおよび遮光膜の平面図である。 実施の形態１の第２変形例におけるトランジスタおよび遮光膜の平面図である。 実施の形態１の第３変形例におけるトランジスタおよび遮光膜の断面図である。 実施の形態２におけるトランジスタおよび遮光膜の平面図である。 実施の形態２におけるトランジスタおよび遮光膜の断面図である。 比較例３におけるトランジスタの平面図である。 比較例４におけるトランジスタおよび遮光膜の平面図である。 実施の形態２の変形例におけるトランジスタおよび遮光膜の平面図である。
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。
なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実施の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。
また本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
さらに、実施の形態で用いる図面においては、断面図であっても図面を見やすくするためにハッチングを省略する場合もある。また、平面図であっても図面を見やすくするためにハッチングを付す場合もある。
以下の実施の形態で説明する技術は、表示機能層が設けられた表示領域に設けられた複数の素子に、表示領域の周囲から信号を供給する機構を備える表示装置に広く適用可能である。上記のような表示装置には、例えば、液晶表示装置、あるいは有機ＥＬ（Electro-Luminescence）表示装置など、種々の表示装置が例示できる。以下の実施の形態では、表示装置の代表例として、液晶表示装置を取り上げて説明する。
また、液晶表示装置は、表示機能層である液晶層の液晶分子の配向を変化させるための電界の印加方向により、大きくは以下の２通りに分類される。すなわち、第１の分類として、表示装置の厚さ方向（あるいは面外方向）に電界が印加される、いわゆる縦電界モードがある。縦電界モードには、例えばＴＮ（Twisted Nematic）モードや、ＶＡ（Vertical Alignment）モードなどがある。また、第２の分類として、表示装置の平面方向（あるいは面内方向）に電界が印加される、いわゆる横電界モードがある。横電界モードには、例えばＩＰＳ（In-Plane Switching）モードや、ＩＰＳモードの一つであるＦＦＳ（Fringe Field Switching）モードなどがある。以下で説明する技術は、縦電界モードおよび横電界モードのいずれにも適用できるが、以下で説明する実施の形態では、一例として、横電界モードの表示装置を取り上げて説明する。
（実施の形態１）
＜表示装置の構成＞
まず、図１〜図３を参照し、表示装置の構成について説明する。図１は、実施の形態１の表示装置の一例を示す平面図である。図２および図３は、実施の形態１の表示装置の一例を示す断面図である。図２は、図１のＡ−Ａ線に沿った断面図である。また、図３は、図２のＢ部の拡大断面図である。
なお、図１では見易さのため、表示領域ＤＰＡでは、走査線ＧＬ（後述する図４参照）および映像線ＳＬ（後述する図４参照）の図示を省略している。また、図２は、断面であるが、見易さのためにハッチングは省略している。
図１に示すように、本実施の形態１の表示装置ＬＣＤ１は、画像を表示する表示部ＤＰを有する。基板ＢＳのうち、表示部ＤＰが設けられた領域が、表示領域ＤＰＡである。また、表示装置ＬＣＤ１は、平面視において、表示部ＤＰの周囲の部分（周辺の部分）であって、画像を表示しない額縁部（周辺部）ＦＬを有する。額縁部ＦＬが設けられた領域が、額縁領域ＦＬＡである。すなわち、額縁領域ＦＬＡは、表示領域ＤＰＡの周囲の領域（周辺領域）である。
なお、本願明細書において、平面視において、とは、図１に示すように、基板ＢＳの主面としての前面（上面）ＢＳｆ（図２参照）に垂直な方向から視た場合を意味する。また、基板ＢＳの主面としての前面（上面）ＢＳｆ内で互いに交差、好適には直交する２つの方向を、Ｘ軸方向およびＹ軸方向とし、基板ＢＳの主面としての前面（上面）ＢＳｆに垂直な方向を、Ｚ軸方向とする。
また、表示装置ＬＣＤ１は、対向配置される一対の基板の間に、表示機能層である液晶層が形成された構造を備える。すなわち、図２に示すように、表示装置ＬＣＤ１は、表示面側の基板ＦＳ、基板ＦＳの反対側に位置する基板ＢＳ、および、基板ＦＳと基板ＢＳとの間に配置される液晶層ＬＣＬ（図３参照）を有する。
基板ＦＳおよび基板ＢＳとして、例えばガラス基板、または、例えば樹脂からなるフィルムなど、各種の、可視光に対して透明な基板、すなわち透明基板を用いることができる。なお、本願明細書では、可視光に対して透明、とは、可視光に対する透過率が例えば９０％以上であることを意味し、可視光に対する透過率とは、例えば３８０〜７８０ｎｍの波長を有する光に対する透過率の平均値を意味する。したがって、透明基板とは、可視光に対する透明基板の透過率が例えば９０％以上であることを意味する。
また、図１に示す基板ＢＳは、平面視において、Ｘ軸方向に沿って延びる辺ＢＳｓ１、辺ＢＳｓ１に平行してＸ軸方向に沿って延びる辺ＢＳｓ２、Ｘ軸方向に対して交差、好適には直交するＹ軸方向に沿って延びる辺ＢＳｓ３、および、辺ＢＳｓ３に平行してＹ軸方向に沿って延びる辺ＢＳｓ４を有する。図１に示す基板ＢＳが有する辺ＢＳｓ２、辺ＢＳｓ３、および辺ＢＳｓ４のそれぞれから表示部ＤＰまでの距離は、同程度であって、辺ＢＳｓ１から表示部ＤＰまでの距離よりも短い。
以下、本願明細書において、基板ＢＳの周縁部と記載した場合には、基板ＢＳの外縁を構成する辺ＢＳｓ１、辺ＢＳｓ２、辺ＢＳｓ３、および、辺ＢＳｓ４のうちのいずれかを意味する。また、単に周縁部と記載した場合には、基板ＢＳの周縁部を意味する。
表示部ＤＰは、複数の表示素子としての画素Ｐｉｘ（後述する図４参照）を有する。すなわち、複数の画素Ｐｉｘは、基板ＢＳの表示領域ＤＰＡ上に設けられている。複数の画素Ｐｉｘは、Ｘ軸方向およびＹ軸方向にマトリクス状に配列されている。本実施の形態１では、複数の画素Ｐｉｘの各々は、基板ＢＳの前面ＢＳｆ側の表示領域ＤＰＡに形成された薄膜トランジスタ（Thin-Film Transistor：ＴＦＴ）を有する。
表示装置ＬＣＤ１は、後述する図４を用いて説明するように、複数の走査線ＧＬと、複数の映像線ＳＬと、を有する。後述する図４を用いて説明するように、複数の走査線ＧＬの各々は、Ｘ軸方向に配列された複数の画素Ｐｉｘと電気的に接続され、複数の映像線ＳＬの各々は、Ｙ軸方向に配列された複数の画素Ｐｉｘと電気的に接続されている。
また、表示装置ＬＣＤ１は、駆動回路ＣＣを有する。駆動回路ＣＣは、走査線駆動回路ＣＧと、映像線駆動回路ＣＳと、を含む。走査線駆動回路ＣＧは、複数の走査線ＧＬ（後述する図４参照）を介して、複数の画素Ｐｉｘ（後述する図４参照）と電気的に接続され、映像線駆動回路ＣＳは、複数の映像線ＳＬを介して、複数の画素Ｐｉｘ（後述する図４参照）と電気的に接続されている。
また、図１に示す例では、額縁領域ＦＬＡのうち、基板ＢＳの辺ＢＳｓ１と表示部ＤＰとの間の部分である、額縁領域ＦＬＡ１には、半導体チップＣＨＰが設けられている。半導体チップＣＨＰ内には、映像線駆動回路ＣＳが設けられている。したがって、映像線駆動回路ＣＳは、基板ＢＳの前面ＢＳｆ側の領域であって、Ｙ軸方向において、表示領域ＤＰＡに対して負側に配置された領域である額縁領域ＦＬＡ１に設けられている。
なお、半導体チップＣＨＰは、いわゆるＣＯＧ（Chip On Glass）技術を用いて額縁領域ＦＬＡ１に設けられてもよく、あるいは、基板ＢＳの外部に設けられ、ＦＰＣ（Flexible Printed Circuits）を介して基板ＢＳと接続されてもよい。
また、表示装置ＬＣＤ１は、平面視において、額縁領域ＦＬＡに形成されたシール部を有する。シール部は、表示部ＤＰの周囲を連続的に囲むように形成され、図２に示す基板ＦＳと基板ＢＳとは、シール部に設けられるシール材により接着固定される。このように、表示部ＤＰの周囲にシール部を設けることで、表示機能層である液晶層ＬＣＬ（図３参照）を封止することができる。
また、図２に示すように、表示装置ＬＣＤ１の基板ＢＳの背面（下面）ＢＳｂ側には、光源や拡散板等の光学素子からなるバックライトＬＳと、バックライトＬＳから発生した光を偏光する偏光板ＰＬ２が設けられている。偏光板ＰＬ２は、基板ＢＳに固定されている。一方、基板ＦＳの前面（上面）ＦＳｆ側には、偏光板ＰＬ１が設けられている。偏光板ＰＬ１は、基板ＦＳに固定されている。
なお、図２では、表示装置の基本的な構成部品を例示的に示しているが、変形例としては図２に示す構成部品に加えて、他の部品を追加することができる。例えば、偏光板ＰＬ１を傷や汚れなどから保護する保護層として、保護フイルムやカバー部材を偏光板ＰＬ１の前面側に取り付けてもよい。また例えば、偏光板ＰＬ１およびＰＬ２に、位相差板などの光学素子を貼り付ける実施態様を適用することができる。あるいは、基板ＦＳおよび基板ＢＳのそれぞれに、光学素子を成膜する方法を適用することができる。
また、図３に示すように、表示装置ＬＣＤ１は、基板ＦＳと基板ＢＳとの間に配置される複数の画素電極ＰＥおよび共通電極ＣＥを有する。本実施の形態１の表示装置ＬＣＤ１は、上記したように横電界モードの表示装置なので、複数の画素電極ＰＥおよび共通電極ＣＥは、それぞれ基板ＢＳに形成されている。
基板ＢＳは、ガラス基板などからなり、主として画像表示用の回路が形成されている。基板ＢＳは、基板ＦＳ側に位置する前面（上面）ＢＳｆ（図２参照）、および、その反対側に位置する背面（下面）ＢＳｂ（図２参照）を有する。また、基板ＢＳの前面ＢＳｆ側には、ＴＦＴなどの駆動素子と、複数の画素電極ＰＥがマトリクス状に形成されている。また、基板ＢＳは、表示領域ＤＰＡと、表示領域ＤＰＡの外側に設けられた額縁領域ＦＬＡと、を含む透明基板である。
図３に示す例は、横電界モード（詳しくはＦＦＳモード）の表示装置ＬＣＤ１を示しているので、共通電極ＣＥは、基板ＢＳの前面ＢＳｆ（図２参照）側に形成され、絶縁層ＯＣ２に覆われる。また、複数の画素電極ＰＥは、絶縁層ＯＣ２を介して共通電極ＣＥと対向するように絶縁層ＯＣ２の基板ＦＳ側に形成される。
また、図３に示す基板ＦＳは、ガラス基板などからなり、カラー表示の画像を形成するカラーフィルタＣＦが形成されている。基板ＦＳは、表示面側である前面（上面）ＦＳｆ（図２参照）、および、前面ＦＳｆの反対側に位置する背面（下面）ＦＳｂ（図２参照）を有する。基板ＢＳをＴＦＴ基板と呼び、カラーフィルタＣＦが形成された基板ＦＳをカラーフィルタ基板、あるいは、液晶層を介してＴＦＴ基板と対向するため、対向基板と呼ぶこともできる。なお、図３に対する変形例としては、カラーフィルタＣＦをＴＦＴ基板としての基板ＢＳに設ける構成を採用してもよい。
対向基板としての基板ＦＳのカラーフィルタＣＦは、Ｒ（赤）、Ｇ（緑）およびＢ（青）の３色のカラーフィルタ画素ＣＦｒ、ＣＦｇおよびＣＦｂが周期的に配列されたものである。カラー表示装置では、例えばＲ（赤）、Ｇ（緑）およびＢ（青）を表示するそれぞれの画素をサブピクセルとし、この３色のサブピクセルを１組として、１画素（１ピクセルともいう）を構成する。基板ＦＳの複数のカラーフィルタ画素ＣＦｒ、ＣＦｇおよびＣＦｂは、基板ＢＳに形成されている画素電極ＰＥを有するそれぞれのサブピクセルと、互いに対向する位置に配置されている。
また、各色のカラーフィルタ画素ＣＦｒ、ＣＦｇおよびＣＦｂのそれぞれの境界には、遮光膜ＢＭが形成されている。遮光膜ＢＭはブラックマトリクスと呼ばれ、例えば黒色の樹脂や、低反射性の金属からなる。遮光膜ＢＭは、平面視において、格子状に形成される。言い換えれば、基板ＦＳは、格子状に形成された遮光膜ＢＭの開口部に形成された、各色のカラーフィルタ画素ＣＦｒ、ＣＦｇおよびＣＦｂを有する。なお、１画素を構成するものはＲ（赤）、Ｇ（緑）、Ｂ（青）の３色のサブピクセルに限定されるものではなく、更に透明なフィルタを有する白色のサブピクセル（白（Ｗ））などを有してもよい。また、ブラックマトリクスは格子状に限定されるものでなく、ストライプ状のものであってもよい。
基板ＦＳに設けられた遮光膜ＢＭは、額縁領域ＦＬＡにも形成されている。遮光膜ＢＭは表示領域ＤＰＡ内にも形成される。一般的に、遮光膜ＢＭに形成され、カラーフィルタＣＦが埋め込まれた開口部のうち、周縁部側に形成された開口部の端部が、表示領域ＤＰＡと額縁領域ＦＬＡの境界として規定される。なお、周縁部にダミーのカラーフィルタを設けてもよい。
また、基板ＦＳは、カラーフィルタＣＦを覆う樹脂層ＯＣ１を有する。各色のカラーフィルタ画素ＣＦｒ、ＣＦｇおよびＣＦｂの境界には、遮光膜ＢＭが形成されているので、カラーフィルタＣＦの液晶層側は、凹凸面になっている。樹脂層ＯＣ１は、カラーフィルタＣＦの液晶層側の凹凸を平坦化する平坦化膜として機能する。あるいは、樹脂層ＯＣ１は、カラーフィルタＣＦから液晶層に対して不純物が拡散するのを防止する保護膜として機能する。樹脂層ＯＣ１は、材料に、熱硬化性樹脂成分、あるいは、光硬化性樹脂成分など、エネルギーを付与することで硬化する成分を含有させることにより、樹脂材料を硬化させることができる。
また、基板ＦＳと基板ＢＳとの間には、画素電極ＰＥと共通電極ＣＥとの間に表示用電圧が印加されることにより形成される電界により表示画像を形成する液晶層ＬＣＬが設けられる。液晶層ＬＣＬは、印加された電界の状態に応じてそこを通過する光を変調するものである。
また、基板ＦＳは、液晶層ＬＣＬと接する界面である背面（下面）ＦＳｂに、樹脂層ＯＣ１を覆う配向膜ＡＦ１を有する。また、基板ＢＳは、液晶層ＬＣＬと接する界面である前面ＢＳｆに、絶縁層ＯＣ２および複数の画素電極ＰＥを覆う配向膜ＡＦ２を有する。この配向膜ＡＦ１およびＡＦ２は、液晶層ＬＣＬに含まれる液晶の初期配向を揃えるために形成された樹脂膜であって、例えばポリイミド樹脂からなる。
図３に示す表示装置ＬＣＤ１では、バックライトＬＳ（図２参照）から出射された光が、偏光板ＰＬ２（図２参照）によってフィルタリングされ、偏光板ＰＬ２を通過する光が液晶層ＬＣＬに入射する。液晶層ＬＣＬに入射した光は、液晶の屈折率異方性（言い換えれば複屈折）に応じて偏光状態を変化させて液晶層ＬＣＬの厚さ方向（言い換えれば基板ＢＳから基板ＦＳに向かう方向）に伝搬され、基板ＦＳから出射される。
このとき、画素電極ＰＥと共通電極ＣＥに電圧を印加して形成される電界により、液晶の配向が制御され、液晶層ＬＣＬは光学的なシャッターとして機能する。つまり、液晶層ＬＣＬにおいて、サブピクセル毎に光の透過率を制御することができる。基板ＦＳに到達した光は、基板ＦＳに形成されたカラーフィルタＣＦにおいて、色フィルタリング処理（すなわち、所定の波長以外の光を吸収する処理）が施され、前面ＦＳｆから出射される。また、前面ＦＳｆから出射された光は、偏光板ＰＬ１により更にフィルタリングされて観者ＶＷに到達する。
なお、液晶層ＬＣＬの厚さは、基板ＦＳや基板ＢＳの厚さと比較して極端に薄い。図３に示す例では、液晶層ＬＣＬの厚さは、例えば３μｍ〜４μｍ程度である。
＜表示装置の等価回路＞
次に、図４を参照し、表示装置の等価回路について説明する。図４は、実施の形態１の表示装置の等価回路を示す図である。
図４に示すように、表示装置ＬＣＤ１の表示部ＤＰは、複数の画素Ｐｉｘを有する。複数の画素Ｐｉｘは、Ｘ軸方向およびＹ軸方向にマトリクス状に配列されている。
また、表示装置ＬＣＤ１は、複数の走査線ＧＬと、複数の映像線ＳＬと、を有する。複数の走査線ＧＬは、表示領域ＤＰＡに設けられ、Ｘ軸方向にそれぞれ延在している。複数の映像線ＳＬは、表示領域ＤＰＡに設けられ、Ｙ軸方向にそれぞれ延在している。複数の映像線ＳＬと、複数の走査線ＧＬとは、互いに交差する。
複数の画素Ｐｉｘの各々は、Ｒ（赤）、Ｇ（緑）およびＢ（青）の各々の色を表示する副画素ＳＰｉｘを含む。副画素ＳＰｉｘの各々は隣り合う２本の走査線ＧＬと、隣り合う２本の映像線ＳＬとに囲まれた領域に設けられているが、隣り合う２本の走査線ＧＬと、隣り合う２本の映像線ＳＬとに囲まれた領域に２つの副画素を設ける等、他の構成であってもよい。
各副画素ＳＰｉｘは、薄膜トランジスタからなるトランジスタＴｒｄと、トランジスタＴｒｄのドレイン電極に接続される画素電極ＰＥと、画素電極ＰＥと液晶層を挟んで対向する共通電極ＣＥと、を有する。なお、図４では、液晶層を等価的に示す液晶容量と、共通電極ＣＥと画素電極ＰＥとの間に形成される保持容量とを、容量Ｃｌｃとして示す。なお、画素電極ＰＥには、共通電極ＣＥを基準として、極性の異なる電位が供給されてもよく、このとき、薄膜トランジスタのドレイン電極とソース電極とは電位の極性によって適宜入れ替わることとなる。
表示装置ＬＣＤ１の駆動回路ＣＣ（図１参照）は、映像線駆動回路ＣＳと、走査線駆動回路ＣＧと、制御回路ＣＴＬと、共通電極駆動回路ＣＭと、を有する。映像線駆動回路ＣＳ、走査線駆動回路ＣＧ、制御回路ＣＴＬおよび共通電極駆動回路ＣＭのいずれかは、例えば後述する図５および図６を用いて説明するトランジスタを有する。
Ｙ軸方向に配列された複数の副画素ＳＰｉｘのトランジスタＴｒｄの各々のソース電極は、映像線ＳＬに接続されている。また、複数の映像線ＳＬの各々は、表示データに対応し、各副画素ＳＰｉｘに供給される映像信号が入力される入力部としての映像線駆動回路ＣＳに接続される。
また、Ｘ軸方向に配列された複数の副画素ＳＰｉｘのトランジスタＴｒｄの各々のゲート電極は、走査線ＧＬに接続されている。また、各走査線ＧＬは、各副画素ＳＰｉｘに供給される走査信号を供給する走査線駆動回路ＣＧに接続されている。
制御回路ＣＴＬは、表示装置の外部から送信されてくる表示データ、クロック信号およびディスプレイタイミング信号等の表示制御信号に基づいて、映像線駆動回路ＣＳ、走査線駆動回路ＣＧおよび共通電極駆動回路ＣＭを、制御する。
制御回路ＣＴＬは、表示装置の副画素の配列や、表示方法、ＲＧＢスイッチ（図示は省略）の有無、あるいはタッチパネル（図示は省略）の有無等によって、外部から供給される表示データや表示制御信号を適宜変換して映像線駆動回路ＣＳ、走査線駆動回路ＣＧおよび共通電極駆動回路ＣＭに出力する。
＜トランジスタおよび遮光膜の配置＞
前述したように、映像線駆動回路ＣＳ、走査線駆動回路ＣＧ、制御回路ＣＴＬおよび共通電極駆動回路ＣＭのいずれかは、トランジスタを有する。そこで、次に、本実施の形態１の表示装置におけるトランジスタおよび遮光膜の配置を、額縁領域に設けられたトランジスタおよび遮光膜の配置に適用した例について、説明する。
図５は、実施の形態１におけるトランジスタおよび遮光膜の平面図である。図６は、実施の形態１におけるトランジスタおよび遮光膜の断面図である。図６は、図５のＣ−Ｃ線に沿った断面図である。図５は、半導体層ＳＣならびに遮光膜ＳＦ１およびＳＦ２以外の部分を除去して透視した状態を示し、ゲート電極ＧＥ１、ソース電極ＳＥおよびドレイン電極ＤＥを、二点鎖線で示している。
図６に示すように、本実施の形態１では、トランジスタＴ１は、基板ＢＳの額縁領域ＦＬＡの上方に設けられている。また、トランジスタＴ１は、薄膜トランジスタからなり、半導体層ＳＣと、ゲート絶縁膜ＧＩと、ゲート電極ＧＥ１と、ソース電極ＳＥと、ドレイン電極ＤＥと、を有する。なお、例えば走査線駆動回路ＣＧがトランジスタＴ１を含む場合、トランジスタＴ１は、複数の画素Ｐｉｘのいずれかを駆動するトランジスタである。
図５および図６に示すように、本実施の形態１では、基板ＢＳ上には、遮光膜ＳＦ１およびＳＦ２が設けられている。好適には、遮光膜ＳＦ１およびＳＦ２の各々は、例えばクロム（Ｃｒ）またはモリブデン（Ｍｏ）等の金属またはそれらの合金からなる。
基板ＢＳ上には、遮光膜ＳＦ１およびＳＦ２を覆うように、絶縁膜ＩＦ１が設けられている。絶縁膜ＩＦ１は、例えば窒化シリコンまたは酸化シリコン、或いは、それらの積層膜等からなる絶縁膜である。遮光膜ＳＦ１およびＳＦ２は、基板ＢＳの背面（下面）ＢＳｂ側から入射されたバックライト（図示は省略）の光が、トランジスタＴ１に照射されないように、遮光性を有する。
なお、本願明細書において、遮光性を有する遮光膜とは、可視光に対する遮光膜の透過率が例えば１０％以下であることが望ましいが特に制限されない。
絶縁膜ＩＦ１上には、半導体層ＳＣが形成されている。半導体層ＳＣは、例えば非晶質シリコンまたは多結晶シリコン等からなるが、シリコンに限定されるものではない。
絶縁膜ＩＦ１上には、半導体層ＳＣを覆うように、ゲート絶縁膜ＧＩが形成されている。ゲート絶縁膜ＧＩは、例えば窒化シリコンまたは酸化シリコン等からなる絶縁膜である。ゲート絶縁膜ＧＩ上には、ゲート電極ＧＥ１が設けられている。したがって、ゲート電極ＧＥ１は、半導体層ＳＣ上にゲート絶縁膜ＧＩを介して形成されている。ゲート電極ＧＥ１は、例えばクロム（Ｃｒ）またはモリブデン（Ｍｏ）等の金属やそれらの合金からなる。このトランジスタは、半導体層に対してゲート電極が基板ＢＳの反対側に設けられているために、トップゲート型と言われる。
本実施の形態１では、半導体層ＳＣは、チャネル領域ＣＨ１と、ソース領域ＳＲと、ドレイン領域ＤＲと、を含む。ここで、基板ＢＳの前面（上面）ＢＳｆ内で互いに交差する２つの方向を、方向Ｄ１および方向Ｄ２とする。このとき、ソース領域ＳＲは、半導体層ＳＣのうち、平面視において、ゲート電極ＧＥ１に対して方向Ｄ１における負側に位置する部分ＰＲ１に形成され、ドレイン領域ＤＲは、半導体層ＳＣのうち、平面視において、ゲート電極ＧＥ１に対して方向Ｄ１における正側に位置する部分ＰＲ２に形成されている。また、チャネル領域ＣＨ１は、半導体層ＳＣのうち、平面視において、ゲート電極ＧＥ１と重なる部分ＰＲｃ１からなる。したがって、ゲート絶縁膜ＧＩは、絶縁膜ＩＦ１上に、ソース領域ＳＲ、ドレイン領域ＤＲおよびチャネル領域ＣＨ１を覆うように、形成されている。
図５の方向Ｄ１は、図１のＸ軸方向やＹ軸方向と同じ方向であってもよく、異なる方向であってもよい。同様に、図５のＤ２方向は、図１のＸ軸方向やＹ軸方向と同じ方向であってもよく、異なる方向であってもよい。また、方向Ｄ１の正側とは、例えば方向Ｄ１の矢印の方向と同じ向きの方向であり、方向Ｄ１の負側とは、例えば方向Ｄ１の矢印の方向と逆向きの方向である。
トランジスタＴ１は、例えばｎチャネル型の薄膜トランジスタである。このとき、ソース領域ＳＲは、半導体層ＳＣの部分ＰＲ１に導電型がｎ型の不純物が導入されることにより形成され、ドレイン領域ＤＲは、半導体層ＳＣの部分ＰＲ２に導電型がｎ型の不純物が導入されることにより形成されている。
本実施の形態１では、好適には、半導体層ＳＣは、半導体領域ＬＤ１およびＬＤ２を含む。半導体領域ＬＤ１は、半導体層ＳＣのうち、平面視において、ゲート電極ＧＥ１とソース領域ＳＲとの間に位置する部分ＰＲ３に形成され、半導体領域ＬＤ２は、半導体層ＳＣのうち、平面視において、ゲート電極ＧＥ１とドレイン領域ＤＲとの間に位置する部分ＰＲ４に形成されている。
トランジスタＴ１が、例えばｎチャネル型の薄膜トランジスタであるとき、半導体領域ＬＤ１は、半導体層ＳＣの部分ＰＲ３に導電型がｎ型の不純物が導入されることにより形成され、半導体領域ＬＤ２は、半導体層ＳＣの部分ＰＲ４に導電型がｎ型の不純物が導入されることにより形成されている。半導体領域ＬＤ１におけるｎ型の不純物濃度は、ソース領域ＳＲにおけるｎ型の不純物濃度よりも低く、半導体領域ＬＤ２におけるｎ型の不純物濃度は、ドレイン領域ＤＲにおけるｎ型の不純物濃度よりも低い。
これにより、半導体領域ＬＤ１とソース領域ＳＲとにより、ＬＤＤ（(Lightly Doped Drain）構造が形成され、半導体領域ＬＤ２とドレイン領域ＤＲとにより、ＬＤＤ構造が形成される。そのため、チャネル領域ＣＨ１とソース領域ＳＲとの間の電界を緩和し、チャネル領域ＣＨ１とドレイン領域ＤＲとの間の電界を緩和することができ、例えばトランジスタＴ１がオフ状態におけるリーク電流を低減することなどにより、トランジスタＴ１の特性を向上させることができる。
なお、トランジスタＴ１が、ｐチャネル型の薄膜トランジスタであってもよい。このとき、ソース領域ＳＲは、半導体層ＳＣの部分ＰＲ１に導電型がｐ型の不純物が導入されることにより形成され、ドレイン領域ＤＲは、半導体層ＳＣの部分ＰＲ２に導電型がｐ型の不純物が導入されることにより形成される。また、半導体領域ＬＤ１は、半導体層ＳＣの部分ＰＲ３に導電型がｐ型の不純物が導入されることにより形成され、半導体領域ＬＤ２は、半導体層ＳＣの部分ＰＲ４に導電型がｐ型の不純物が導入されることにより形成される。
ゲート絶縁膜ＧＩ上には、ゲート電極ＧＥ１を覆うように、絶縁膜ＩＦ２が形成されている。絶縁膜ＩＦ２は、例えば窒化シリコンまたは酸化シリコン等からなる絶縁膜である。
ソース領域ＳＲ上に位置する部分の絶縁膜ＩＦ２およびゲート絶縁膜ＧＩには、絶縁膜ＩＦ２およびゲート絶縁膜ＧＩを貫通してソース領域ＳＲに達するコンタクトホールＨＬ１が形成されている。また、ドレイン領域ＤＲ上に位置する部分の絶縁膜ＩＦ２およびゲート絶縁膜ＧＩには、絶縁膜ＩＦ２およびゲート絶縁膜ＧＩを貫通してドレイン領域ＤＲに達するコンタクトホールＨＬ２が形成されている。
コンタクトホールＨＬ１の内部、および、絶縁膜ＩＦ２上には、ソース電極ＳＥが形成され、コンタクトホールＨＬ２の内部、および、絶縁膜ＩＦ２上には、ドレイン電極ＤＥが形成されている。ソース電極ＳＥは、ソース領域ＳＲと電気的に接続され、ドレイン電極ＤＥは、ドレイン領域ＤＲと電気的に接続されている。ソース電極ＳＥおよびドレイン電極ＤＥの各々は、例えばアルミニウム（Ａｌ）をモリブデン（Ｍｏ）等で挟んだ多層構造の金属からなる。
なお、ソース領域ＳＲとドレイン領域ＤＲとが入れ替えられてもよく、ソース電極ＳＥとドレイン電極ＤＥとが入れ替えられてもよい。
絶縁膜ＩＦ２上には、ソース電極ＳＥおよびドレイン電極ＤＥを覆うように、保護膜または平坦化膜としての層間樹脂膜ＩＬ１が形成されている。層間樹脂膜ＩＬ１は、例えばアクリル系の感光性樹脂からなる。そして、層間樹脂膜ＩＬ１上には、絶縁膜ＩＦ３が設けられている。絶縁膜ＩＦ３は、例えば窒化シリコンまたは酸化シリコン等からなる絶縁膜である。
実施の形態１の第３変形例で後述する図１７を用いて説明するように、トランジスタＴ１が、表示領域ＤＰＡ（図１参照）に設けられた複数の画素Ｐｉｘ（図４参照）の各々に設けられたスイッチング素子として用いられる場合を考える。このような場合、絶縁膜ＩＦ３は、画素電極ＰＥと共通電極ＣＥとの間に形成され、画素電極ＰＥと共通電極ＣＥとを絶縁する電極間絶縁膜として機能する。
本実施の形態１では、遮光膜ＳＦ１およびＳＦ２は、いずれも平面視において半導体層ＳＣと重なり、かつ、方向Ｄ１に互いに間隔を空けて配置されている。これにより、後述する図７〜図１３を用いて説明するように、額縁領域ＦＬＡ（図１参照）の幅が狭小化した場合でも、トランジスタＴ１と基板ＢＳとの間に遮光膜ＳＦ１およびＳＦ２が設けられることにより、額縁領域ＦＬＡに配置されたトランジスタＴ１を十分に遮光することができる。また、遮光膜が遮光膜ＳＦ１およびＳＦ２からなる２つの遮光膜に分割されて設けられている場合に、遮光膜が一体的に設けられている場合に比べ、額縁領域ＦＬＡに配置されたトランジスタＴ１の閾値電圧Ｖｔｈが負側にシフトすることを、防止または抑制することができる。
また、図５に示すように、遮光膜ＳＦ１およびＳＦ２の各々は、平面視において、方向Ｄ２に、半導体層ＳＣを超えて延在してもよい。
＜比較例１におけるトランジスタおよび遮光膜の配置＞
次に、比較例１における額縁領域に配置されたトランジスタおよび遮光膜の配置を説明する。
図７は、比較例１におけるトランジスタの平面図である。図８は、比較例１におけるトランジスタの断面図である。図８は、図７のＣ−Ｃ線に沿った断面図である。図７は、半導体層ＳＣ以外の部分を除去して透視した状態を示し、ゲート電極ＧＥ１、ソース電極ＳＥおよびドレイン電極ＤＥを、二点鎖線で示している。
図８に示すように、比較例１でも、実施の形態１と同様に、トランジスタＴ１は、基板ＢＳの額縁領域ＦＬＡの上方に設けられている。また、トランジスタＴ１は、薄膜トランジスタからなり、半導体層ＳＣと、ゲート絶縁膜ＧＩと、ゲート電極ＧＥ１と、ソース電極ＳＥと、ドレイン電極ＤＥと、を有する。
しかし、比較例１では、トランジスタＴ１と基板ＢＳとの間には、遮光膜が設けられていない。したがって、比較例１では、基板ＢＳの背面（下面）ＢＳｂ側から入射されたバックライト（図示は省略）の光は、遮光膜によっては遮光されない。
比較例１の表示装置および実施の形態１の表示装置のいずれにおいても、表示領域ＤＰＡでは、基板ＢＳの背面（下面）ＢＳｂ側から入射されたバックライトの光が、複数の画素の各々に設けられたトランジスタに照射されて光リーク電流が流れることを防止するために、トランジスタと基板ＢＳとの間に遮光膜が設けられている。一方、比較例１の表示装置において、額縁領域ＦＬＡでは、基板ＢＳの背面（下面）ＢＳｂ側から入射されたバックライトの光が、額縁領域ＦＬＡに設けられた複数のトランジスタの各々に照射されないように、例えばバックライトと基板ＢＳとの間に遮光テープが設けられている。
このような遮光テープは、遮光性を有するため、平面視において、表示領域ＤＰＡの外側、すなわち額縁領域ＦＬＡ内に配置されることが望ましい。しかし、額縁領域ＦＬＡの幅が狭小化された場合、遮光テープが、平面視において、額縁領域ＦＬＡ内に配置されることは困難である。あるいは、遮光テープが、平面視において、額縁領域ＦＬＡ内に配置された場合、基板ＢＳの前面（上面）ＢＳｆに対して傾斜した方向から入射されたバックライトの光が、額縁領域ＦＬＡに配置されたトランジスタＴ１に照射されやすくなる。このような場合、バックライトの光が照射されることにより、額縁領域ＦＬＡに配置されたトランジスタＴ１の動作に誤りが発生し、表示領域で表示される画像の品質が低下するおそれがある。
＜比較例２におけるトランジスタおよび遮光膜の配置＞
次に、比較例２における額縁領域に配置されたトランジスタおよび遮光膜の配置を説明する。
図９は、比較例２におけるトランジスタおよび遮光膜の平面図である。図１０は、比較例２におけるトランジスタおよび遮光膜の断面図である。図１０は、図９のＣ−Ｃ線に沿った断面図である。図９は、半導体層ＳＣならびに遮光膜ＳＦ１０２以外の部分を除去して透視した状態を示し、ゲート電極ＧＥ１、ソース電極ＳＥおよびドレイン電極ＤＥを、二点鎖線で示している。
図１０に示すように、比較例２でも、比較例１と同様に、トランジスタＴ１は、基板ＢＳの額縁領域ＦＬＡの上方に設けられている。また、トランジスタＴ１は、薄膜トランジスタからなり、半導体層ＳＣと、ゲート絶縁膜ＧＩと、ゲート電極ＧＥ１と、ソース電極ＳＥと、ドレイン電極ＤＥと、を有する。
また、比較例２では、トランジスタＴ１と基板ＢＳとの間には、遮光膜ＳＦ１０２が設けられている。したがって、比較例２では、基板ＢＳの背面（下面）ＢＳｂ側から入射されたバックライト（図示は省略）の光は、遮光膜ＳＦ１０２によって遮光される。比較例２では、ゲート電極ＧＥ１のソース領域ＳＲ側の端部ＥＧ１１、および、ゲート電極ＧＥ１のドレイン領域ＤＲ側の端部ＥＧ１２は、いずれも遮光膜ＳＦ１０２上に配置されている。
しかし、本願の発明者らは、比較例２では、比較例１に比べ、以下に示すように、トランジスタＴ１の閾値電圧Ｖｔｈが負側にシフトするという課題を見い出した。
図１１は、比較例１におけるトランジスタの電流電圧特性を示すグラフである。図１２は、比較例２におけるトランジスタの電流電圧特性を示すグラフである。図１３は、実施の形態１におけるトランジスタの電流電圧特性を示すグラフである。図１１〜図１３の各々において、横軸は、ゲート電圧としての電圧Ｖｇを示し、縦軸は、ドレイン電流としての電流Ｉｄを示す。なお、図１１〜図１３では、バックライトの光が照射されない状態で流れる電流、すなわち暗電流を測定した結果を示す。また、図１１〜図１３のグラフでは、具体的な数値の表示を省略するが、図１１〜図１３の間で、横軸および縦軸のそれぞれの範囲を等しくしている。
図１２に示す結果を、図１１に示す結果と比べると、遮光膜ＳＦ１０２が設けられている比較例２では、遮光膜が設けられていない比較例１に比べ、トランジスタＴ１の閾値電圧Ｖｔｈが負側にシフトしている。そのため、比較例２では、ゲート電圧としての電圧Ｖｇを印加しないとき、すなわちトランジスタＴ１がオフ状態で保持されるべきときに、トランジスタＴ１がオン状態になり、表示領域ＤＰＡで表示される画像の品質が低下する。
一方、図１３に示す結果を、図１１および図１２に示す結果と比べると、遮光膜ＳＦ１およびＳＦ２が設けられている実施の形態１では、遮光膜が設けられていない比較例１に比べ、トランジスタＴ１の閾値電圧Ｖｔｈがほとんどシフトしない。すなわち、遮光膜ＳＦ１およびＳＦ２が設けられている実施の形態１では、遮光膜ＳＦ１０２が設けられている比較例２に比べ、比較例１に対するトランジスタＴ１の閾値電圧Ｖｔｈのシフト量が低減している。そのため、実施の形態１では、ゲート電圧としての電圧Ｖｇを印加しないとき、すなわちトランジスタＴ１がオフ状態で保持されるべきときに、トランジスタＴ１がオン状態になることを、防止または抑制することができ、表示領域ＤＰＡで表示される画像の品質が低下することを、防止または抑制することができる。
＜本実施の形態における主要な特徴と効果＞
すなわち、本実施の形態１では、図５および図６に示すように、トランジスタＴ１と基板ＢＳとの間には、遮光膜ＳＦ１およびＳＦ２が設けられている。遮光膜ＳＦ１およびＳＦ２は、いずれも平面視において半導体層ＳＣと重なり、かつ、方向Ｄ１に互いに間隔を空けて配置されている。
これにより、額縁領域ＦＬＡの幅が狭小化した場合でも、トランジスタＴ１と基板ＢＳとの間に遮光膜ＳＦ１およびＳＦ２が設けられることにより、額縁領域ＦＬＡに配置されたトランジスタＴ１を十分に遮光することができる。また、トランジスタＴ１と基板ＢＳとの間に遮光膜ＳＦ１およびＳＦ２が設けられている場合に、トランジスタＴ１と基板ＢＳとの間に遮光膜が設けられていない場合に比べ、額縁領域ＦＬＡに配置されたトランジスタＴ１の閾値電圧Ｖｔｈが負側にシフトすることを、防止または抑制することができる。
遮光膜が２つの遮光膜に分割されて設けられている本実施の形態１において、遮光膜が一体的に設けられている比較例２に比べ、遮光膜が設けられていない比較例１におけるトランジスタＴ１の閾値電圧Ｖｔｈに対する閾値電圧Ｖｔｈのシフト量が小さくなる理由は、例えば以下のように考えられる。すなわち、遮光膜が遮光膜およびＳＦ２からなる２つの遮光膜に分割されて設けられる場合、遮光膜ＳＦ１０２が一体的に設けられる場合に比べ、電界の分布が変化するためと考えられる。
好適には、遮光膜ＳＦ１およびＳＦ２は、いずれも平面視においてゲート電極ＧＥ１と重なる。すなわち、好適には、ゲート電極ＧＥ１のソース領域ＳＲ側の端部ＥＧ１１は、遮光膜ＳＦ１上に配置され、かつ、ゲート電極ＧＥ１のドレイン領域ＤＲ側の端部ＥＧ１２は、遮光膜ＳＦ２上に配置される。
これにより、遮光膜ＳＦ１は、平面視において、ゲート電極ＧＥ１の端部ＥＧ１１と隣り合う部分の半導体層ＳＣと重なり、遮光膜ＳＦ２は、平面視において、ゲート電極ＧＥ１の端部ＥＧ１２と隣り合う部分の半導体層ＳＣと重なる。そのため、遮光膜ＳＦ１は、平面視において、半導体領域ＬＤ１と重なりやすくなり、遮光膜ＳＦ２は、平面視において、半導体領域ＬＤ２と重なりやすくなる。したがって、バックライトの光が半導体領域ＬＤ１およびＬＤ２に入射されることによりトランジスタ特性が変動することを、防止または抑制することができる。
さらに、好適には、半導体領域ＬＤ１は、平面視において、遮光膜ＳＦ１が形成された領域内に形成され、半導体領域ＬＤ２は、平面視において、遮光膜ＳＦ２が形成された領域内に形成されている。このような場合、バックライトの光が半導体領域ＬＤ１およびＬＤ２に入射されることによりトランジスタ特性が変動することを、さらに確実に防止または抑制することができる。
あるいは、好適には、遮光膜ＳＦ１およびＳＦ２の各々は、例えば他の配線と電気的に接続されておらず、電気的に浮遊した状態である。遮光膜ＳＦ１およびＳＦ２の各々が、例えば他の配線を介して外部の回路と電気的に接続されることにより、遮光膜ＳＦ１およびＳＦ２の各々に固定電位が印加される場合を考える。このような場合には、遮光膜ＳＦ１およびＳＦ２の各々を、例えば外部の回路と電気的に接続するための配線を形成する工程を行う必要があり、表示装置の製造工程数が増加するおそれがあり、表示装置を容易に製造することができない。
したがって、遮光膜ＳＦ１およびＳＦ２の各々が、他の配線と電気的に接続されない場合には、表示装置の製造工程数を低減することができる。また、表示装置に設けられる複数の画素の各々が微細化され、表示装置に設けられる画素数が多い場合でも、遮光膜ＳＦ１およびＳＦ２の各々が、他の配線と電気的に接続されないことにより、表示装置を容易に製造することができる。
図１４は、実施の形態１におけるトランジスタおよび遮光膜の断面図である。図１４は、図６と同様に、図５のＣ−Ｃ線に沿った断面図であるが、基板ＢＳの前面（上面）ＢＳｆに平行な方向に対して角度θだけ傾斜した方向からバックライトが入射する場合に半導体領域ＬＤ１を遮光するために好ましい遮光膜ＳＦ１の断面形状を示す。
図１４に示すように、遮光膜ＳＦ１の遮光膜ＳＦ２側と反対側の端部ＥＳ１１が、平面視において、半導体領域ＬＤ１のソース領域ＳＲ側の端部ＥＬ１１に対してソース領域ＳＲ側に配置され、端部ＥＳ１１と、端部ＥＬ１１との、基板ＢＳの前面（上面）ＢＳｆに平行な方向における距離を、距離Ｌ１とする。また、基板ＢＳの前面（上面）ＢＳｆに垂直な方向における半導体層ＳＣと遮光膜ＳＦ１との距離を、距離Ｈ１とする。そして、基板ＢＳの前面（上面）ＢＳｆに平行な方向に対して角度θだけ傾斜した方向からバックライト（図示は省略）の光が入射する場合を考える。
このような場合、距離Ｌ１は、下記式（１）を満たすことが好ましい。
Ｌ１≧Ｈ１／ｔａｎθ （１）
例えば、角度θが４５°である場合、上記式（１）により、距離Ｌ１の最大値は、距離Ｈ１に等しくなる。一方、基板ＢＳの前面（上面）ＢＳｆに平行な方向における寸法精度、および、基板ＢＳの前面（上面）ＢＳｆに垂直な方向における寸法精度、すなわち絶縁膜ＩＦ１の膜厚の精度を考慮したマージンαを考慮する必要がある。このマージンαを考慮し、かつ、角度θが４５°である場合の距離Ｌ１´は、下記式（２）を満たすことが好ましい。
Ｌ１´≧Ｈ１＋α （２）
例えば半導体領域ＬＤ１の幅寸法（Ｄ１方向の長さ）が１μｍ程度であり、ゲート電極ＧＥ１の幅寸法の寸法精度が±１μｍ程度である場合、αは０．５〜２μｍ程度とすることができる。なお、半導体領域ＬＤ１の幅寸法は、０．２５〜３．０μｍの範囲で形成される場合が多い。
また、好適には、方向Ｄ１（図５参照）における遮光膜ＳＦ１の中心位置ＣＳ１は、方向Ｄ１における半導体領域ＬＤ１の中心位置ＣＬ１に対して、遮光膜ＳＦ２側と反対側に配置される。また、方向Ｄ１における遮光膜ＳＦ２の中心位置ＣＳ２は、方向Ｄ１における半導体領域ＬＤ２の中心位置ＣＬ２に対して、遮光膜ＳＦ１側と反対側に配置される。
基板ＢＳの前面（上面）ＢＳｆに平行な方向に対して角度θだけ傾斜した方向からバックライトが入射する場合、距離Ｌ１を長くすることが好ましい。しかし、遮光膜ＳＦ１と遮光膜ＳＦ２とが互いに間隔を空けて配置されるため、遮光膜ＳＦ１の遮光膜ＳＦ２側の端部ＥＳ１２と、半導体領域ＬＤ１のドレイン領域ＤＲ側の端部ＥＬ１２との距離Ｌ２を、それほど長くすることはできない。また、遮光膜ＳＦ２と半導体領域ＬＤ２との配置の関係も、ゲート電極ＧＥ１の中心を挟んで対称に配置されている点を除き、遮光膜ＳＦ１と半導体領域ＬＤ１との配置の関係と、同様である。したがって、上記したように、中心位置ＣＳ１が、中心位置ＣＬ１に対して、ソース領域ＳＲ側に配置され、中心位置ＣＳ２が、中心位置ＣＬ２に対して、ドレイン領域ＤＲ側に配置されることが好ましい。
＜トランジスタおよび遮光膜の配置の第１変形例＞
次に、額縁領域におけるトランジスタおよび遮光膜の配置の第１変形例について、説明する。
図１５は、実施の形態１の第１変形例におけるトランジスタおよび遮光膜の平面図である。図１５は、図５と同様に、半導体層ＳＣならびに遮光膜ＳＦ１およびＳＦ２以外の部分を除去して透視した状態を示し、ゲート電極ＧＥ１、ソース電極ＳＥおよびドレイン電極ＤＥを、二点鎖線で示している。なお、図１５のＣ−Ｃ線に沿った断面は、図６に示した断面と同様の断面である。
図１５に示すように、本第１変形例では、平面視において、半導体層ＳＣが形成された領域の外側に、遮光膜ＳＦ３が設けられ、遮光膜ＳＦ１と遮光膜ＳＦ２とは、遮光膜ＳＦ３を介して接続されている。遮光膜ＳＦ３は、遮光膜ＳＦ１およびＳＦ２と同様に、例えばクロム（Ｃｒ）またはモリブデン（Ｍｏ）等の金属、または、それらの合金からなる。すなわち、遮光膜ＳＦ３は、金属膜または合金膜からなる。
また、図示は省略するが、遮光膜ＳＦ３は、遮光膜ＳＦ１およびＳＦ２と同様に、基板ＢＳ上に設けられてもよく、絶縁膜ＩＦ１は、基板ＢＳ上に、遮光膜ＳＦ１およびＳＦ２に加えて、遮光膜ＳＦ３を覆うように、設けられてもよい。
本第１変形例でも、実施の形態１と同様に、トランジスタＴ１と基板ＢＳとの間に遮光膜が遮光膜ＳＦ１およびＳＦ２からなる２つの遮光膜に分割されて設けられており、図１３を用いて説明した結果と略同様の結果が得られている。そのため、本第１変形例でも、実施の形態１と同様に、トランジスタＴ１と基板ＢＳとの間に遮光膜が一体的に設けられている場合に比べ、額縁領域ＦＬＡに配置されたトランジスタＴ１の閾値電圧Ｖｔｈが負側にシフトすることを、防止または抑制することができる。
また、ゲート電極ＧＥ１は、半導体層ＳＣが形成された領域内のみならず、半導体層ＳＣが形成された領域の外側にも形成されていてもよい。そして、本第１変形例では、後述する図１６を用いて説明する実施の形態１の第２変形例と異なり、平面視において、半導体層ＳＣが形成された領域の外側に形成された部分のゲート電極ＧＥ１は、平面視において、遮光膜ＳＦ３と重なる。
本第１変形例は、例えばあるトランジスタＴ１のゲート電極ＧＥ１の方向Ｄ２における両端の各々が、他のトランジスタＴ１のゲート電極ＧＥ１とそれぞれ一体的に形成されている場合に、遮光膜ＳＦ３とゲート電極ＧＥ１とが平面視において重なるように、ゲート電極ＧＥ１および遮光膜ＳＦ３を配置した例である。
遮光膜ＳＦ３が設けられない場合、遮光膜ＳＦ１およびＳＦ２の各々の面積が小さい。そのため、基板ＢＳ上に形成され、例えば金属膜からなる遮光膜ＳＦ１およびＳＦ２が、例えば透明基板からなる基板ＢＳから剥がれるおそれがある。したがって、遮光膜ＳＦ１およびＳＦ２の形状精度が低下し、トランジスタＴ１の電気的特性が低下するおそれがある。
一方、本第１変形例では、遮光膜ＳＦ１、ＳＦ２およびＳＦ３が一体的に形成されており、一体的に形成された遮光膜ＳＦ１、ＳＦ２およびＳＦ３の面積は、遮光膜ＳＦ１およびＳＦ２の各々の面積よりも大きい。そのため、基板ＢＳ上に形成され、例えば金属膜からなる遮光膜ＳＦ１およびＳＦ２が、例えば透明基板からなる基板ＢＳから剥がれることを、防止または抑制することができる。したがって、遮光膜ＳＦ１およびＳＦ２の形状精度を向上させることができ、トランジスタＴ１の電気的特性を向上させることができる。
また、図１５に示すように、半導体層ＳＣは、平面視において、方向Ｄ１に延在してもよく、ゲート電極ＧＥ１、ならびに、遮光膜ＳＦ１およびＳＦ２の各々は、平面視において、方向Ｄ２に延在してもよく、遮光膜ＳＦ３は、平面視において、方向Ｄ１に延在してもよい。これにより、半導体層ＳＣ、ゲート電極ＧＥ１、ならびに、遮光膜ＳＦ１、ＳＦ２およびＳＦ３を、効率よく配置することができる。なお、遮光膜ＳＦ３の延在する方向は、方向Ｄ１でなくてもよく、平面視において、方向Ｄ２と交差する方向であればよい。
また、遮光膜ＳＦ１と遮光膜ＳＦ２とが完全に分割されて設けられていなくてもよい。例えば、一体的に形成された遮光膜のうち、半導体層ＳＣおよびゲート電極ＧＥ１のいずれとも重なる部分に、開口部または貫通孔が形成されていてもよく、このような場合でも、本第１変形例と同様の効果が得られる。
＜トランジスタおよび遮光膜の配置の第２変形例＞
次に、額縁領域におけるトランジスタおよび遮光膜の配置の第２変形例について、説明する。
図１６は、実施の形態１の第２変形例におけるトランジスタおよび遮光膜の平面図である。図１６は、図５と同様に、半導体層ＳＣならびに遮光膜ＳＦ１およびＳＦ２以外の部分を除去して透視した状態を示し、ゲート電極ＧＥ１、ソース電極ＳＥおよびドレイン電極ＤＥを、二点鎖線で示している。なお、図１６のＣ−Ｃ線に沿った断面は、図６に示した断面と同様の断面である。
図１６に示すように、本第２変形例では、実施の形態１の第１変形例と同様に、平面視において、半導体層ＳＣが形成された領域の外側に、遮光膜ＳＦ３が設けられ、遮光膜ＳＦ１と遮光膜ＳＦ２とは、遮光膜ＳＦ３を介して接続されている。遮光膜ＳＦ３は、遮光膜ＳＦ１およびＳＦ２と同様に、金属膜または合金膜からなる。
本第２変形例でも、実施の形態１と同様に、トランジスタＴ１と基板ＢＳとの間に遮光膜が一体的に設けられている場合に比べ、額縁領域ＦＬＡに配置されたトランジスタＴ１の閾値電圧Ｖｔｈが負側にシフトすることを、防止または抑制することができる。
また、ゲート電極ＧＥ１は、半導体層ＳＣが形成された領域内のみならず、半導体層ＳＣが形成された領域の外側にも形成されていてもよい。そして、本第２変形例では、前述した図１５を用いて説明した実施の形態１の第１変形例と異なり、平面視において、半導体層ＳＣが形成された領域の外側に形成された部分のゲート電極ＧＥ１は、平面視において、遮光膜ＳＦ３と重ならない。
本第２変形例は、例えばあるトランジスタＴ１のゲート電極ＧＥ１の方向Ｄ２における一端が、他のトランジスタＴ１のゲート電極ＧＥ１と一体的に形成されていない場合に、遮光膜ＳＦ３とゲート電極ＧＥ１とが平面視において重ならないように、ゲート電極ＧＥ１および遮光膜ＳＦ３を配置した例である。
本第２変形例では、実施の形態１の第１変形例と同様に、基板ＢＳ上に形成され、例えば金属膜からなる遮光膜ＳＦ１およびＳＦ２が、例えば透明基板からなる基板ＢＳから剥がれることを、防止または抑制することができる。
また、図１６に示すように、半導体層ＳＣは、平面視において、方向Ｄ１に延在してもよく、ゲート電極ＧＥ１、ならびに、遮光膜ＳＦ１およびＳＦ２の各々は、平面視において、方向Ｄ２に延在してもよく、遮光膜ＳＦ３は、平面視において、方向Ｄ１に延在してもよい。これにより、半導体層ＳＣ、ならびに、遮光膜ＳＦ１、ＳＦ２およびＳＦ３を、効率よく配置することができる。
＜トランジスタおよび遮光膜の配置の第３変形例＞
次に、本実施の形態１のトランジスタおよび遮光膜の配置を、表示領域に配置されたトランジスタおよび遮光膜の配置に適用した例を、トランジスタおよび遮光膜の配置の第３変形例として、説明する。
図１７は、実施の形態１の第３変形例におけるトランジスタおよび遮光膜の断面図である。なお、本第３変形例における平面視でのトランジスタおよび遮光膜の配置は、図５に示した配置と同様である。
図１７に示すように、本第３変形例では、実施の形態１と異なり、トランジスタＴ１は、基板ＢＳの表示領域ＤＰＡ上に設けられている。ただし、ソース電極ＳＥ、ドレイン電極ＤＥ、絶縁膜ＩＦ２、および、絶縁膜ＩＦ２よりも下層の部分については、前述した図５を用いて説明した実施の形態１のトランジスタおよび遮光膜の配置と同様であるため、それらの説明を省略する。なお、本第３変形例におけるトランジスタＴ１は、図４のトランジスタＴｒｄに相当する。また、本第３変形例における層間樹脂膜ＩＬ１は、図３の絶縁層ＯＣ２に相当する。
図１７に示すように、本第３変形例では、層間樹脂膜ＩＬ１には、層間樹脂膜ＩＬ１を貫通してドレイン電極ＤＥの上面に達する開口部ＯＰ１が形成されている。層間樹脂膜ＩＬ１上には、共通電極ＣＥが形成されている。共通電極ＣＥは、例えばＩＴＯ（Indium Tin Oxide）またはＩＺＯ（Indium Zinc Oxide）等の透明導電性材料からなる。共通電極ＣＥには、共通電極ＣＥを貫通して層間樹脂膜ＩＬ１の上面に達する開口部ＯＰ２が形成されている。開口部ＯＰ１は、開口部ＯＰ２が形成された領域内に形成されている。
絶縁膜ＩＦ３は、開口部ＯＰ１の内壁、開口部ＯＰ１の底部に露出した部分のドレイン電極ＤＥ上、および、層間樹脂膜ＩＬ１上に、形成されている。また、層間樹脂膜ＩＬ１上では、絶縁膜ＩＦ３は、共通電極ＣＥを覆うように、形成されている。
絶縁膜ＩＦ３には、絶縁膜ＩＦ３を貫通して、開口部ＯＰ１の底部に露出した部分のドレイン電極ＤＥの上面に達する開口部ＯＰ３が形成されている。開口部ＯＰ３の内壁、開口部ＯＰ３の底部に露出した部分のドレイン電極ＤＥ上、および、絶縁膜ＩＦ３上には、画素電極ＰＥが形成されている。画素電極ＰＥは、ドレイン電極ＤＥと電気的に接続されている。画素電極ＰＥは、共通電極ＣＥと同様に、例えばＩＴＯまたはＩＺＯ等の透明導電性材料からなる。画素電極ＰＥには、画素電極ＰＥを貫通して絶縁膜ＩＦ３に達する開口部ＯＰ４が形成されている。これにより、例えばＦＦＳモードにおける画素電極ＰＥを形成することができる。
前述したように、表示領域ＤＰＡでは、基板ＢＳの背面（下面）ＢＳｂ側から入射されたバックライト（図示は省略）の光が、複数の画素の各々に設けられたトランジスタに照射されないように、基板ＢＳとトランジスタとの間に遮光膜が設けられている。しかし、本願の発明者らは、表示領域ＤＰＡにおいても、前述した図７〜図１３を用いて説明したのと同様に、トランジスタＴ１と基板ＢＳとの間に遮光膜が設けられている場合に、トランジスタＴ１と基板ＢＳとの間に遮光膜が設けられていない場合に比べ、トランジスタＴ１の閾値電圧Ｖｔｈが負側にシフトするという課題を見い出した。
一方、本第３変形例では、実施の形態１と同様に、トランジスタＴ１と基板ＢＳとの間には、遮光膜ＳＦ１およびＳＦ２が設けられている。遮光膜ＳＦ１およびＳＦ２は、いずれも平面視において半導体層ＳＣと重なり、かつ、方向Ｄ１（図５参照）に互いに間隔を空けて配置されている。
これにより、トランジスタＴ１と基板ＢＳとの間に遮光膜が設けられている場合に、トランジスタＴ１と基板ＢＳとの間に遮光膜が設けられていない場合に比べ、額縁領域ＦＬＡに配置されたトランジスタＴ１の閾値電圧Ｖｔｈが負側にシフトすることを、防止または抑制することができる。
（実施の形態２）
実施の形態１では、１つのトランジスタＴ１が、ゲート電極ＧＥ１を１つのみ有する例について説明した。それに対して、実施の形態２では、１つのトランジスタＴ１が、２つのゲート電極ＧＥ１およびＧＥ２を有する例について説明する。
実施の形態２でも、表示装置の構成および表示装置の等価回路については、実施の形態１と同様にすることができ、それらの説明を省略する。そして、本実施の形態２でも、実施の形態１と同様に、基板ＢＳの表示領域ＤＰＡ上に複数の画素Ｐｉｘ（図４参照）が設けられている。
＜トランジスタおよび遮光膜の配置＞
次に、本実施の形態２におけるトランジスタおよび遮光膜の配置を、額縁領域に配置されたトランジスタおよび遮光膜の配置に適用した例について、説明する。
図１８は、実施の形態２におけるトランジスタおよび遮光膜の平面図である。図１９は、実施の形態２におけるトランジスタおよび遮光膜の断面図である。図１９は、図１８のＣ−Ｃ線に沿った断面図である。図１８は、半導体層ＳＣならびに遮光膜ＳＦ１およびＳＦ２以外の部分を除去して透視した状態を示し、ゲート電極ＧＥ１およびＧＥ２、ソース電極ＳＥならびにドレイン電極ＤＥを、二点鎖線で示している。
図１９に示すように、本実施の形態２では、実施の形態１と同様に、トランジスタＴ１は、基板ＢＳの額縁領域ＦＬＡの上方に設けられている。また、トランジスタＴ１は、薄膜トランジスタからなり、半導体層ＳＣと、ゲート絶縁膜ＧＩと、ゲート電極ＧＥ１と、ソース電極ＳＥと、ドレイン電極ＤＥと、を有する。一方、本実施の形態２では、実施の形態１と異なり、トランジスタＴ１は、ゲート電極ＧＥ２を有する。
図１８および図１９に示すように、本実施の形態２では、実施の形態１と同様に、基板ＢＳ上には、遮光膜ＳＦ１およびＳＦ２が設けられており、好適には、遮光膜ＳＦ１およびＳＦ２の各々は、金属膜または合金膜からなる。基板ＢＳ上には、遮光膜ＳＦ１およびＳＦ２を覆うように、絶縁膜ＩＦ１が設けられ、絶縁膜ＩＦ１上には、半導体層ＳＣが形成され、絶縁膜ＩＦ１上には、半導体層ＳＣを覆うように、ゲート絶縁膜ＧＩが形成されている。したがって、遮光膜ＳＦ１およびＳＦ２は、トランジスタＴ１と基板ＢＳの額縁領域ＦＬＡとの間に設けられ、半導体層ＳＣは、基板ＢＳの額縁領域ＦＬＡの上方に形成され、ゲート電極ＧＥ１およびＧＥ２は、半導体層ＳＣ上にゲート絶縁膜ＧＩを介して形成されている。なお、遮光膜ＳＦ１およびＳＦ２のうち、一方のみが設けられていてもよい。
ゲート電極ＧＥ１およびＧＥ２は、ソース領域ＳＲとドレイン領域ＤＲとの間に、平面視において、互いに間隔を空けて配置されている。そのため、本実施の形態２では、実施の形態１と異なり、トランジスタＴ１は、互いに直列に接続された、薄膜トランジスタからなるトランジスタＴ１としてのトランジスタＴ１１と、薄膜トランジスタとしてのトランジスタＴ１としてのトランジスタＴ１２と、を有する。なお、ゲート電極ＧＥ１およびＧＥ２は、半導体層ＳＣ下にゲート絶縁膜ＧＩを介して形成されていてもよい。
本実施の形態２では、実施の形態１と同様に、半導体層ＳＣは、チャネル領域ＣＨ１と、ソース領域ＳＲと、ドレイン領域ＤＲと、を含む。一方、本実施の形態２では、実施の形態１と異なり、半導体層ＳＣは、チャネル領域ＣＨ２を有する。ソース領域ＳＲは、半導体層ＳＣのうち、平面視において、ゲート電極ＧＥ１に対して方向Ｄ１における負側に位置する部分ＰＲ１に形成され、ドレイン領域ＤＲは、半導体層ＳＣのうち、平面視において、ゲート電極ＧＥ２に対して方向Ｄ１における正側に位置する部分ＰＲ２に形成されている。言い換えれば、ソース領域ＳＲは、半導体層ＳＣのうち、平面視において、ゲート電極ＧＥ１を挟んでゲート電極ＧＥ２と反対側に位置する部分ＰＲ１に形成され、ドレイン領域ＤＲは、半導体層ＳＣのうち、ゲート電極ＧＥ２を挟んでゲート電極ＧＥ１と反対側に位置する部分ＰＲ２に形成されている。
また、チャネル領域ＣＨ１は、半導体層ＳＣのうち、平面視において、ゲート電極ＧＥ１と重なる部分ＰＲｃ１からなり、チャネル領域ＣＨ２は、半導体層ＳＣのうち、平面視において、ゲート電極ＧＥ２と重なる部分ＰＲｃ２からなる。したがって、ゲート絶縁膜ＧＩは、絶縁膜ＩＦ１上に、ソース領域ＳＲ、ドレイン領域ＤＲ、チャネル領域ＣＨ１およびＣＨ２を覆うように、形成されている。
トランジスタＴ１は、例えばｎチャネル型の薄膜トランジスタである。このとき、ソース領域ＳＲは、半導体層ＳＣの部分ＰＲ１に導電型がｎ型の不純物が導入されることにより形成され、ドレイン領域ＤＲは、半導体層ＳＣの部分ＰＲ２に導電型がｎ型の不純物が導入されることにより形成されている。
なお、本実施の形態２では、半導体層ＳＣのうち、平面視において、ゲート電極ＧＥ１とゲート電極ＧＥ２との間に位置する部分ＰＲ５にも、導電型がｎ型の不純物が導入されることにより、半導体領域ＲＧが形成されている。
本実施の形態２でも、実施の形態１と同様に、好適には、半導体層ＳＣは、半導体領域ＬＤ１およびＬＤ２を含む。半導体領域ＬＤ１は、半導体層ＳＣのうち、平面視において、ゲート電極ＧＥ１とソース領域ＳＲとの間に位置する部分ＰＲ３に形成され、半導体領域ＬＤ２は、半導体層ＳＣのうち、平面視において、ゲート電極ＧＥ２とドレイン領域ＤＲとの間に位置する部分ＰＲ４に形成されている。
トランジスタＴ１が、例えばｎチャネル型の薄膜トランジスタであるとき、半導体領域ＬＤ１は、半導体層ＳＣの部分ＰＲ３に導電型がｎ型の不純物が導入されることにより形成され、半導体領域ＬＤ２は、半導体層ＳＣの部分ＰＲ４に導電型がｎ型の不純物が導入されることにより形成されている。半導体領域ＬＤ１におけるｎ型の不純物濃度は、ソース領域ＳＲにおけるｎ型の不純物濃度よりも低く、半導体領域ＬＤ２におけるｎ型の不純物濃度は、ドレイン領域ＤＲにおけるｎ型の不純物濃度よりも低い。これにより、半導体領域ＬＤ１とソース領域ＳＲとにより、ＬＤＤ構造が形成され、半導体領域ＬＤ２とドレイン領域ＤＲとにより、ＬＤＤ構造が形成される。
なお、本実施の形態２では、半導体層ＳＣのうち、平面視において、ゲート電極ＧＥ１と半導体領域ＲＧとの間に位置する部分ＰＲ６にも、導電型がｎ型の不純物が導入されることにより、半導体領域ＬＤ３が形成されている。また、半導体層ＳＣのうち、平面視において、ゲート電極ＧＥ２と半導体領域ＲＧとの間に位置する部分ＰＲ７にも、導電型がｎ型の不純物が導入されることにより、半導体領域ＬＤ４が形成されている。半導体領域ＬＤ３におけるｎ型の不純物濃度は、半導体領域ＲＧにおけるｎ型の不純物濃度よりも低く、半導体領域ＬＤ４におけるｎ型の不純物濃度は、半導体領域ＲＧにおけるｎ型の不純物濃度よりも低い。これにより、半導体領域ＬＤ３と半導体領域ＲＧとにより、ＬＤＤ構造が形成され、半導体領域ＬＤ４と半導体領域ＲＧとにより、ＬＤＤ構造が形成される。
なお、トランジスタＴ１が、ｐチャネル型の薄膜トランジスタであってもよい。
ゲート絶縁膜ＧＩ上には、ゲート電極ＧＥ１およびＧＥ２を覆うように、絶縁膜ＩＦ２が設けられている。また、絶縁膜ＩＦ２よりも上層の部分については、前述した図５および図６を用いて説明した実施の形態１のトランジスタおよび遮光膜の配置と同様であるため、それらの説明を省略する。
本実施の形態２では、遮光膜ＳＦ１は、平面視において、半導体層ＳＣと重なり、かつ、ゲート電極ＧＥ１またはゲート電極ＧＥ２と重なる。また、ゲート電極ＧＥ１のソース領域ＳＲ側の端部ＥＧ１１、ゲート電極ＧＥ１のドレイン領域ＤＲ側の端部ＥＧ１２、ゲート電極ＧＥ２のソース領域ＳＲ側の端部ＥＧ２１、および、ゲート電極ＧＥ２のドレイン領域ＤＲ側の端部ＥＧ２２のいずれかは、遮光膜ＳＦ１上に配置されていない。
一方、本実施の形態２では、遮光膜ＳＦ２は、平面視において、半導体層ＳＣと重なり、かつ、ゲート電極ＧＥ１またはゲート電極ＧＥ２と重なる。また、ゲート電極ＧＥ１のソース領域ＳＲ側の端部ＥＧ１１、ゲート電極ＧＥ１のドレイン領域ＤＲ側の端部ＥＧ１２、ゲート電極ＧＥ２のソース領域ＳＲ側の端部ＥＧ２１、および、ゲート電極ＧＥ２のドレイン領域ＤＲ側の端部ＥＧ２２のいずれかは、遮光膜ＳＦ２上に配置されていない。
＜比較例３におけるトランジスタおよび遮光膜の配置＞
次に、比較例３における額縁領域に配置されたトランジスタおよび遮光膜の配置を説明する。
図２０は、比較例３におけるトランジスタの平面図である。図２０は、半導体層ＳＣ以外の部分を除去して透視した状態を示し、ゲート電極ＧＥ１およびＧＥ２、ソース電極ＳＥならびにドレイン電極ＤＥを、二点鎖線で示している。
図２０に示すように、比較例３でも、実施の形態２と同様に、トランジスタＴ１は、基板ＢＳの額縁領域ＦＬＡの上方に設けられている。また、トランジスタＴ１は、薄膜トランジスタからなり、半導体層ＳＣと、ゲート絶縁膜ＧＩ（図１９参照）と、ゲート電極ＧＥ１およびＧＥ２と、ソース電極ＳＥと、ドレイン電極ＤＥと、を有する。
しかし、比較例３では、トランジスタＴ１と基板ＢＳとの間には、遮光膜が設けられていない。したがって、比較例３では、基板ＢＳの背面（下面）ＢＳｂ側から入射されたバックライト（図示は省略）の光は、遮光膜によっては遮光されない。
比較例３の表示装置において、額縁領域ＦＬＡでは、図１９に示す基板ＢＳの背面（下面）ＢＳｂ側から入射されたバックライトの光が、額縁領域ＦＬＡに設けられた複数のトランジスタの各々に照射されないように、例えばバックライトと基板ＢＳとの間に遮光テープが設けられている。しかし、比較例３でも、比較例１と同様に、遮光テープが、平面視において、額縁領域ＦＬＡ内に配置されることは困難である。また、比較例３でも、比較例１と同様に、基板ＢＳの前面（上面）ＢＳｆに対して傾斜した方向から入射されたバックライトの光が、額縁領域ＦＬＡに配置されたトランジスタＴ１に照射されやすくなる。
＜比較例４におけるトランジスタおよび遮光膜の配置＞
次に、比較例４における額縁領域に配置されたトランジスタおよび遮光膜の配置を説明する。図２１は、比較例４におけるトランジスタおよび遮光膜の平面図である。図２１は、半導体層ＳＣおよび遮光膜ＳＦ１０２以外の部分を除去して透視した状態を示し、ゲート電極ＧＥ１およびＧＥ２、ソース電極ＳＥならびにドレイン電極ＤＥを、二点鎖線で示している。
図２１に示すように、比較例４でも、比較例３と同様に、トランジスタＴ１は、基板ＢＳの額縁領域ＦＬＡの上方に設けられている。また、トランジスタＴ１は、薄膜トランジスタからなり、半導体層ＳＣと、ゲート絶縁膜ＧＩ（図１９参照）と、ゲート電極ＧＥ１およびＧＥ２と、ソース電極ＳＥと、ドレイン電極ＤＥと、を有する。
また、比較例４では、比較例２と同様に、トランジスタＴ１と基板ＢＳとの間には、遮光膜ＳＦ１０２が設けられている。したがって、比較例４では、図１９に示す基板ＢＳの背面（下面）ＢＳｂ側から入射されたバックライト（図示は省略）の光は、遮光膜ＳＦ１０２によって遮光される。比較例４では、ゲート電極ＧＥ１のソース領域ＳＲ側の端部ＥＧ１１、ゲート電極ＧＥ１のドレイン領域ＤＲ側の端部ＥＧ１２、ゲート電極ＧＥ２のソース領域ＳＲ側の端部ＥＧ２１、および、ゲート電極ＧＥ２のドレイン領域ＤＲ側の端部ＥＧ２２は、いずれも遮光膜ＳＦ１０２上に配置されている。
しかし、本願の発明者らは、遮光膜ＳＦ１０２が設けられている比較例４では、遮光膜が設けられていない比較例３に比べ、トランジスタＴ１の閾値電圧Ｖｔｈが負側にシフトするという課題を見い出した。そのため、比較例４では、表示領域ＤＰＡで表示される画像の品質が低下する。
＜本実施の形態における主要な特徴と効果＞
一方、本実施の形態２では、トランジスタＴ１と基板ＢＳとの間には、遮光膜ＳＦ１が設けられている。遮光膜ＳＦ１は、平面視において、半導体層ＳＣと重なり、かつ、ゲート電極ＧＥ１またはゲート電極ＧＥ２と重なる。また、ゲート電極ＧＥ１のソース領域ＳＲ側の端部ＥＧ１１、ゲート電極ＧＥ１のドレイン領域ＤＲ側の端部ＥＧ１２、ゲート電極ＧＥ２のソース領域ＳＲ側の端部ＥＧ２１、および、ゲート電極ＧＥ２のドレイン領域ＤＲ側の端部ＥＧ２２のいずれかは、遮光膜ＳＦ１上に配置されていない。
これにより、額縁領域ＦＬＡの幅が狭小化した場合でも、額縁領域ＦＬＡに配置されたトランジスタＴ１を十分に遮光することができる。また、トランジスタＴ１と基板ＢＳとの間に遮光膜が設けられている場合に、トランジスタＴ１と基板ＢＳとの間に遮光膜が設けられていない場合に比べ、額縁領域ＦＬＡに配置されたトランジスタＴ１の閾値電圧Ｖｔｈが負側にシフトすることを、防止または抑制することができる。
また、本実施の形態２では、実施の形態１と異なり、トランジスタＴ１は、ソース領域ＳＲとドレイン領域ＤＲとの間に、互いに間隔を空けて配置された２つのゲート電極ＧＥ１およびＧＥ２を有する。そのため、トランジスタＴ１は、互いに直列に接続された、薄膜トランジスタとしてのトランジスタＴ１１と、薄膜トランジスタとしてのトランジスタＴ１２と、からなる。これにより、トランジスタＴ１がオフ状態のときに、ソース領域ＳＲとドレイン領域ＤＲとの間の電気的な接続を確実に遮断することができ、表示領域ＤＰＡ（図１参照）で表示される画像の品質を向上させることができる。
好適には、本実施の形態２では、トランジスタＴ１と基板ＢＳとの間には、遮光膜ＳＦ１のみならず、平面視において、半導体層ＳＣと重なる遮光膜ＳＦ２が設けられている。このとき、遮光膜ＳＦ１は、平面視において、ゲート電極ＧＥ１と重なり、かつ、ゲート電極ＧＥ２と重ならず、遮光膜ＳＦ２は、平面視において、ゲート電極ＧＥ２と重なり、かつ、ゲート電極ＧＥ１と重ならない。また、ゲート電極ＧＥ１のソース領域ＳＲ側の端部ＥＧ１１は、遮光膜ＳＦ１上に配置されており、ゲート電極ＧＥ１のドレイン領域ＤＲ側の端部ＥＧ１２は、遮光膜ＳＦ１上に配置されていない。また、ゲート電極ＧＥ２のソース領域ＳＲ側の端部ＥＧ２１は、遮光膜ＳＦ２上に配置されておらず、ゲート電極ＧＥ２のドレイン領域ＤＲ側の端部ＥＧ２２は、遮光膜ＳＦ２上に配置されている。
言い換えれば、遮光膜ＳＦ１のソース領域ＳＲ側の端部ＥＳ１１は、ゲート電極ＧＥ１下に配置されておらず、遮光膜ＳＦ１のドレイン領域ＤＲ側の端部ＥＳ１２は、ゲート電極ＧＥ１下に配置されている。また、遮光膜ＳＦ２のソース領域ＳＲ側の端部ＥＳ２１は、ゲート電極ＧＥ２下に配置されており、遮光膜ＳＦ２のドレイン領域ＤＲ側の端部ＥＳ２２は、ゲート電極ＧＥ２下に配置されていない。
これにより、額縁領域ＦＬＡの幅が狭小化した場合でも、額縁領域ＦＬＡに配置されたトランジスタＴ１をさらに十分に遮光することができる。また、トランジスタＴ１と基板ＢＳとの間に遮光膜が設けられている場合に、トランジスタＴ１と基板ＢＳとの間に遮光膜が設けられていない場合に比べ、額縁領域ＦＬＡに配置されたトランジスタＴ１の閾値電圧Ｖｔｈが負側にシフトすることを、確実に防止または抑制することができる。
さらに、好適には、半導体領域ＬＤ１は、平面視において、遮光膜ＳＦ１が形成された領域内に配置され、半導体領域ＬＤ２は、平面視において、遮光膜ＳＦ２が形成された領域内に配置されている。このような場合、バックライトの光が半導体領域ＬＤ１およびＬＤ２に入射されることによりトランジスタ特性が変動することを、さらに確実に防止または抑制することができる。
あるいは、好適には、遮光膜ＳＦ１およびＳＦ２の各々は、例えば他の配線と電気的に接続されておらず、電気的に浮遊した状態である。これにより、実施の形態１と同様に、表示装置の製造工程数を低減することができる。また、表示装置に設けられる複数の画素の各々が微細化され、表示装置に設けられる画素数が多い場合でも、遮光膜ＳＦ１およびＳＦ２の各々が、他の配線と電気的に接続されないことにより、表示装置を容易に製造することができる。
＜トランジスタおよび遮光膜の配置の変形例＞
次に、額縁領域におけるトランジスタおよび遮光膜の配置の変形例について、説明する。
図２２は、実施の形態２の変形例におけるトランジスタおよび遮光膜の平面図である。図２２は、半導体層ＳＣおよび遮光膜ＳＦ１以外の部分を除去して透視した状態を示し、ゲート電極ＧＥ１およびＧＥ２、ソース電極ＳＥならびにドレイン電極ＤＥを、二点鎖線で示している。
本変形例では、遮光膜ＳＦ１のソース領域ＳＲ側の端部ＥＳ１１は、ゲート電極ＧＥ１下に配置され、遮光膜ＳＦ１のドレイン領域ＤＲ側の端部ＥＳ１２は、ゲート電極ＧＥ２下に配置されている。すなわち、ゲート電極ＧＥ１のソース領域ＳＲ側の端部ＥＧ１１は、遮光膜ＳＦ１上に配置されておらず、ゲート電極ＧＥ１のドレイン領域ＤＲ側の端部ＥＧ１２は、遮光膜ＳＦ１上に配置されている。また、ゲート電極ＧＥ２のソース領域ＳＲ側の端部ＥＧ２１は、遮光膜ＳＦ１上に配置されており、ゲート電極ＧＥ２のドレイン領域ＤＲ側の端部ＥＧ２２は、遮光膜ＳＦ１上に配置されていない。
本変形例でも、実施の形態２と同様に、額縁領域ＦＬＡの幅が狭小化した場合でも、額縁領域ＦＬＡに配置されたトランジスタＴ１を十分に遮光することができる。また、額縁領域ＦＬＡに配置されたトランジスタＴ１の閾値電圧Ｖｔｈが負側にシフトすることを、防止または抑制することができる。
なお、本変形例と実施の形態２とを組み合わせることにより、３つの遮光膜が設けられてもよく、このような表示装置は、本変形例の効果と実施の形態２の効果とを合わせ持つ。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、前記実施の形態においては、開示例としてタッチパネルを備えない表示装置の場合を例示したが、その他の適用例として、タッチパネルを備える表示装置に適用可能である。また、共通電極は表示領域において共通に形成されてもよいが、共通電極をＹ軸方向に複数の共通電極に分割し、それぞれの共通電極に対してタッチパネルの駆動信号を供給する構成とすることも可能である。そのような場合であっても、共通電極を駆動する回路に含まれるトランジスタを、前記実施の形態のトランジスタの如く構成することが可能である。その場合、走査線を駆動する駆動回路および共通電極を駆動する駆動回路の双方に本願発明を適用することも可能である。
また、前記実施の形態においては、開示例として液晶表示装置の場合を例示したが、その他の適用例として、有機ＥＬ表示装置、その他の自発光型表示装置、あるいは電気泳動素子等を有する電子ペーパー型表示装置等、あらゆるフラットパネル型の表示装置が挙げられる。また、中小型から大型まで、特に限定することなく適用が可能であることはいうまでもない。なお、基板については、ガラスに限定されるものではなく、樹脂等の柔軟性基板を用いるものであってもよい。
本発明の思想の範疇において、当業者であれば、各種の変更例および修正例に想到し得るものであり、それら変更例および修正例についても本発明の範囲に属するものと了解される。
例えば、前述の各実施の形態に対して、当業者が適宜、構成要素の追加、削除もしくは設計変更を行ったもの、または、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
本発明は、表示装置に適用して有効である。
ＡＦ１、ＡＦ２ 配向膜
ＢＭ 遮光膜
ＢＳ、ＦＳ 基板
ＢＳｂ、ＦＳｂ 背面（下面）
ＢＳｆ、ＦＳｆ 前面（上面）
ＢＳｓ１〜ＢＳｓ４ 辺
ＣＣ 駆動回路
ＣＥ 共通電極
ＣＦ カラーフィルタ
ＣＦｂ、ＣＦｇ、ＣＦｒ カラーフィルタ画素
ＣＧ 走査線駆動回路
ＣＨ１、ＣＨ２ チャネル領域
ＣＨＰ 半導体チップ
ＣＬ１、ＣＬ２、ＣＳ１、ＣＳ２ 中心位置
Ｃｌｃ 容量
ＣＭ 共通電極駆動回路
ＣＳ 映像線駆動回路
ＣＴＬ 制御回路
Ｄ１、Ｄ２ 方向
ＤＥ ドレイン電極
ＤＰ 表示部
ＤＰＡ 表示領域
ＤＲ ドレイン領域
ＥＧ１１、ＥＧ１２、ＥＧ２１、ＥＧ２２ 端部
ＥＬ１１、ＥＬ１２、ＥＳ１１、ＥＳ１２、ＥＳ２１、ＥＳ２２ 端部
ＦＬ 額縁部
ＦＬＡ、ＦＬＡ１ 額縁領域
ＧＥ１、ＧＥ２ ゲート電極
ＧＩ ゲート絶縁膜
ＧＬ 走査線
Ｈ１、Ｌ１、Ｌ２ 距離
ＨＬ１、ＨＬ２ コンタクトホール
ＩＦ１〜ＩＦ３ 絶縁膜
ＩＬ１ 層間樹脂膜
ＬＣＤ１ 表示装置
ＬＣＬ 液晶層
ＬＤ１〜ＬＤ４ 半導体領域
ＬＳ バックライト
ＯＣ１ 樹脂層
ＯＣ２ 絶縁層
ＯＰ１〜ＯＰ４ 開口部
ＰＥ 画素電極
Ｐｉｘ 画素
ＰＬ１、ＰＬ２ 偏光板
ＰＲ１〜ＰＲ７、ＰＲｃ１、ＰＲｃ２ 部分
ＲＧ 半導体領域
ＳＣ 半導体層
ＳＥ ソース電極
ＳＦ１〜ＳＦ３ 遮光膜
ＳＬ 映像線
ＳＰｉｘ 副画素
ＳＲ ソース領域
Ｔ１、Ｔ１１、Ｔ１２、Ｔｒｄ トランジスタ
ＶＷ 観者

Claims (18)

  1. 基板と、
    前記基板上に設けられた複数の画素と、
    前記基板の上方に設けられ、ゲート電極と半導体層とを有する薄膜トランジスタと、
    前記半導体層と前記基板との間に設けられた第１遮光膜および第２遮光膜と、
    を備え、
    前記半導体層は、
    前記半導体層のうち、平面視において、前記ゲート電極に対して第１方向における第１の側に位置する第１部分に形成されたソース領域と、
    前記半導体層のうち、平面視において、前記ゲート電極に対して前記第１方向における前記第１の側と反対側に位置する第２部分に形成されたドレイン領域と、
    を含み、
    前記第１遮光膜および前記第２遮光膜は、いずれも平面視において前記半導体層と重なり、かつ、前記第１方向に互いに間隔を空けて配置されている、表示装置。
  2. 請求項１記載の表示装置において、
    前記第１遮光膜および前記第２遮光膜は、いずれも平面視において前記ゲート電極と重なる、表示装置。
  3. 請求項２記載の表示装置において、
    平面視において、前記半導体層が形成された領域の外側に設けられた第３遮光膜を備え、
    前記第１遮光膜と前記第２遮光膜とは、前記第３遮光膜を介して接続されている、表示装置。
  4. 請求項３記載の表示装置において、
    前記ゲート電極は、平面視において、前記第３遮光膜と重なる、表示装置。
  5. 請求項３記載の表示装置において、
    前記ゲート電極は、平面視において、前記第３遮光膜と重ならない、表示装置。
  6. 請求項３記載の表示装置において、
    前記半導体層は、平面視において、前記第１方向に延在し、
    前記ゲート電極、前記第１遮光膜および前記第２遮光膜の各々は、平面視において、前記第１方向と交差する第２方向に延在し、
    前記第３遮光膜は、前記第２方向と交差する第３方向に延在する、表示装置。
  7. 請求項２記載の表示装置において、
    前記半導体層は、
    前記半導体層のうち、平面視において、前記ゲート電極と前記ソース領域との間に位置する第３部分に形成された第１半導体領域と、
    前記半導体層のうち、平面視において、前記ゲート電極と前記ドレイン領域との間に位置する第４部分に形成された第２半導体領域と、
    を含み、
    前記ソース領域は、前記半導体層の前記第１部分に第１導電型の不純物が導入されることにより形成され、
    前記ドレイン領域は、前記半導体層の前記第２部分に前記第１導電型の不純物が導入されることにより形成され、
    前記第１半導体領域は、前記半導体層の前記第３部分に前記第１導電型の不純物が導入されることにより形成され、
    前記第２半導体領域は、前記半導体層の前記第４部分に前記第１導電型の不純物が導入されることにより形成され、
    前記第１半導体領域における前記第１導電型の不純物濃度は、前記ソース領域における前記第１導電型の不純物濃度よりも低く、
    前記第２半導体領域における前記第１導電型の不純物濃度は、前記ドレイン領域における前記第１導電型の不純物濃度よりも低い、表示装置。
  8. 請求項７記載の表示装置において、
    前記第１半導体領域は、平面視において、前記第１遮光膜が形成された領域内に形成され、
    前記第２半導体領域は、平面視において、前記第２遮光膜が形成された領域内に形成されている、表示装置。
  9. 請求項８記載の表示装置において、
    前記第１方向における前記第１遮光膜の第１中心位置は、前記第１方向における前記第１半導体領域の第２中心位置に対して、前記第２遮光膜側と反対側に配置され、
    前記第１方向における前記第２遮光膜の第３中心位置は、前記第１方向における前記第２半導体領域の第４中心位置に対して、前記第１遮光膜側と反対側に配置されている、表示装置。
  10. 請求項１記載の表示装置において、
    前記第１遮光膜および前記第２遮光膜の各々は、金属膜または合金膜からなる、表示装置。
  11. 請求項１０記載の表示装置において、
    前記第１遮光膜および前記第２遮光膜の各々は、電気的に浮遊した状態である、表示装置。
  12. 第１領域と、前記第１領域の外側に設けられた第２領域と、を含む透明基板と、
    前記透明基板の前記第１領域に設けられた複数の画素と、
    前記透明基板の前記第２領域に設けられた薄膜トランジスタと、
    前記薄膜トランジスタと前記透明基板との間に設けられた第１遮光膜と、
    を備え、
    前記薄膜トランジスタは、
    前記透明基板の前記第２領域の上方に形成された半導体層と、
    前記半導体層上または前記半導体層下にゲート絶縁膜を介して形成された第１ゲート電極および第２ゲート電極と、
    を有し、
    前記第１ゲート電極および前記第２ゲート電極は、平面視において、互いに間隔を空けて配置され、
    前記半導体層は、
    前記半導体層のうち、平面視において、前記第１ゲート電極を挟んで前記第２ゲート電極と反対側に位置する第１部分に形成されたソース領域と、
    前記半導体層のうち、平面視において、前記第２ゲート電極を挟んで前記第１ゲート電極と反対側に位置する第２部分に形成されたドレイン領域と、
    を含み、
    前記第１遮光膜は、平面視において、前記半導体層と重なり、かつ、前記第１ゲート電極または前記第２ゲート電極と重なり、
    前記第１ゲート電極の前記ソース領域側の第１端部、前記第１ゲート電極の前記ドレイン領域側の第２端部、前記第２ゲート電極の前記ソース領域側の第３端部、および、前記第２ゲート電極の前記ドレイン領域側の第４端部のいずれかは、前記第１遮光膜上に配置されていない、表示装置。
  13. 請求項１２記載の表示装置において、
    前記薄膜トランジスタと前記透明基板の前記第２領域との間に設けられた第２遮光膜を備え、
    前記第１遮光膜は、前記第１ゲート電極と重なり、かつ、前記第２ゲート電極と重ならず、
    前記第２遮光膜は、前記第２ゲート電極と重なり、かつ、前記第１ゲート電極と重ならず、
    前記第１ゲート電極の前記第１端部は、前記第１遮光膜上に配置され、
    前記第１ゲート電極の前記第２端部は、前記第１遮光膜上に配置されず、
    前記第２ゲート電極の前記第３端部は、前記第２遮光膜上に配置されず、
    前記第２ゲート電極の前記第４端部は、前記第２遮光膜上に配置されている、表示装置。
  14. 請求項１２記載の表示装置において、
    前記第１遮光膜の前記ソース領域側の第５端部は、前記第１ゲート電極下に配置され、
    前記第１遮光膜の前記ドレイン領域側の第６端部は、前記第２ゲート電極下に配置されている、表示装置。
  15. 請求項１３記載の表示装置において、
    前記半導体層は、
    前記半導体層のうち、平面視において、前記第１ゲート電極と前記ソース領域との間に位置する第３部分に形成された第１半導体領域と、
    前記半導体層のうち、平面視において、前記第２ゲート電極と前記ドレイン領域との間に位置する第４部分に形成された第２半導体領域と、
    を含み、
    前記ソース領域は、前記半導体層の前記第１部分に第１導電型の不純物が導入されることにより形成され、
    前記ドレイン領域は、前記半導体層の前記第２部分に前記第１導電型の不純物が導入されることにより形成され、
    前記第１半導体領域は、前記半導体層の前記第３部分に前記第１導電型の不純物が導入されることにより形成され、
    前記第２半導体領域は、前記半導体層の前記第４部分に前記第１導電型の不純物が導入されることにより形成され、
    前記第１半導体領域における前記第１導電型の不純物濃度は、前記ソース領域における前記第１導電型の不純物濃度よりも低く、
    前記第２半導体領域における前記第１導電型の不純物濃度は、前記ドレイン領域における前記第１導電型の不純物濃度よりも低い、表示装置。
  16. 請求項１５記載の表示装置において、
    前記第１半導体領域は、平面視において、前記第１遮光膜が形成された領域内に配置され、
    前記第２半導体領域は、平面視において、前記第２遮光膜が形成された領域内に配置されている、表示装置。
  17. 請求項１３記載の表示装置において、
    前記第１遮光膜および前記第２遮光膜の各々は、金属膜または合金膜からなる、表示装置。
  18. 請求項１７記載の表示装置において、
    前記第１遮光膜および前記第２遮光膜の各々は、電気的に浮遊した状態である、表示装置。
JP2015159170A 2015-08-11 2015-08-11 表示装置 Pending JP2017038000A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015159170A JP2017038000A (ja) 2015-08-11 2015-08-11 表示装置
US15/189,211 US9853063B2 (en) 2015-08-11 2016-06-22 Display device
US15/805,516 US10192895B2 (en) 2015-08-11 2017-11-07 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015159170A JP2017038000A (ja) 2015-08-11 2015-08-11 表示装置

Publications (1)

Publication Number Publication Date
JP2017038000A true JP2017038000A (ja) 2017-02-16

Family

ID=57996095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015159170A Pending JP2017038000A (ja) 2015-08-11 2015-08-11 表示装置

Country Status (2)

Country Link
US (2) US9853063B2 (ja)
JP (1) JP2017038000A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019117892A (ja) * 2017-12-27 2019-07-18 株式会社ジャパンディスプレイ アレイ基板、アレイ基板の製造方法、表示装置及びスイッチング素子
WO2020161775A1 (ja) * 2019-02-04 2020-08-13 シャープ株式会社 表示装置
KR20220120770A (ko) * 2021-02-23 2022-08-31 삼성디스플레이 주식회사 표시 장치

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3089144B1 (en) * 2015-04-29 2018-04-11 LG Display Co., Ltd. Shift register using oxide transistor and display device using the same
CN108535925B (zh) * 2018-03-20 2021-04-02 厦门天马微电子有限公司 显示面板和显示装置
KR102579829B1 (ko) * 2018-03-22 2023-09-18 삼성디스플레이 주식회사 박막 트랜지스터 표시판
CN108878451B (zh) * 2018-06-29 2020-09-01 上海天马微电子有限公司 显示面板和显示装置
JP2020027865A (ja) 2018-08-10 2020-02-20 キオクシア株式会社 半導体装置
CN109801952B (zh) * 2019-02-14 2021-07-23 惠科股份有限公司 显示面板及其制作方法
KR102819878B1 (ko) * 2019-03-15 2025-06-12 삼성디스플레이 주식회사 표시 장치
CN111739916B (zh) * 2020-06-30 2023-01-24 武汉天马微电子有限公司 一种显示面板和显示装置
CN111834380B (zh) * 2020-07-24 2022-09-30 合肥鑫晟光电科技有限公司 显示基板及其制造方法、显示面板、显示装置
US12538681B2 (en) 2021-06-10 2026-01-27 Boe Technology Group Co., Ltd. Display panel comprising transistor with two gates
CN116779653B (zh) * 2023-08-21 2023-11-28 合肥晶合集成电路股份有限公司 一种半导体存储器件及其制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3702096B2 (ja) * 1998-06-08 2005-10-05 三洋電機株式会社 薄膜トランジスタ及び表示装置
JP3744521B2 (ja) * 2003-02-07 2006-02-15 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4844133B2 (ja) 2006-01-25 2011-12-28 ソニー株式会社 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019117892A (ja) * 2017-12-27 2019-07-18 株式会社ジャパンディスプレイ アレイ基板、アレイ基板の製造方法、表示装置及びスイッチング素子
JP7045185B2 (ja) 2017-12-27 2022-03-31 株式会社ジャパンディスプレイ アレイ基板、アレイ基板の製造方法、表示装置及びスイッチング素子
WO2020161775A1 (ja) * 2019-02-04 2020-08-13 シャープ株式会社 表示装置
KR20220120770A (ko) * 2021-02-23 2022-08-31 삼성디스플레이 주식회사 표시 장치
KR102795247B1 (ko) * 2021-02-23 2025-04-14 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20170047348A1 (en) 2017-02-16
US9853063B2 (en) 2017-12-26
US10192895B2 (en) 2019-01-29
US20180061863A1 (en) 2018-03-01

Similar Documents

Publication Publication Date Title
JP2017038000A (ja) 表示装置
JP6533065B2 (ja) 表示装置
US10134906B2 (en) Display device
US20230251539A1 (en) Display device
US10001676B2 (en) Display device
JP2017067874A (ja) 表示装置およびその製造方法
CN205210483U (zh) 显示装置
JP6132924B2 (ja) 表示装置
JP2017111396A (ja) 表示装置
JP6494341B2 (ja) 表示装置
JP2019144597A (ja) 表示装置
CN205210484U (zh) 显示装置
JP7646781B1 (ja) 配線基板及び表示装置
JP2018146865A (ja) 表示装置およびそのマザー基板