[go: up one dir, main page]

JP7646781B1 - 配線基板及び表示装置 - Google Patents

配線基板及び表示装置 Download PDF

Info

Publication number
JP7646781B1
JP7646781B1 JP2023183076A JP2023183076A JP7646781B1 JP 7646781 B1 JP7646781 B1 JP 7646781B1 JP 2023183076 A JP2023183076 A JP 2023183076A JP 2023183076 A JP2023183076 A JP 2023183076A JP 7646781 B1 JP7646781 B1 JP 7646781B1
Authority
JP
Japan
Prior art keywords
wiring
wirings
touch
electrode
short
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023183076A
Other languages
English (en)
Other versions
JP2025072770A (ja
Inventor
優紀 山田
裕宣 澤田
泰人 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Display Technology Corp
Original Assignee
Sharp Display Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Display Technology Corp filed Critical Sharp Display Technology Corp
Priority to JP2023183076A priority Critical patent/JP7646781B1/ja
Priority to US18/902,922 priority patent/US20250142965A1/en
Priority to CN202411387548.6A priority patent/CN119894091A/zh
Application granted granted Critical
Publication of JP7646781B1 publication Critical patent/JP7646781B1/ja
Publication of JP2025072770A publication Critical patent/JP2025072770A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441Interconnections, e.g. scanning lines
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441Interconnections, e.g. scanning lines
    • H10D86/443Interconnections, e.g. scanning lines adapted for preventing breakage, peeling or short circuiting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

Figure 0007646781000001
【課題】第1配線からの電界による悪影響を低減させる。
【解決手段】配線基板21は、第1方向に沿って延在する第1配線27と、第1方向に沿って延在する第2配線40と、第2配線40に接続される第1電極29と、第1方向と交差する第2方向に沿って延在する第3配線42と、第1配線27に接続されて、第2配線40及び第3配線42には非接続とされる信号供給部12と、を備え、第1配線27は、第2方向について間隔を空けて2つ配され、第2配線40は、第2方向について間隔を空けた位置にて2つの第1配線27に対して絶縁膜35,36を介して重畳して2つ配され、信号供給部12は、2つの第1配線27のうちの一方の第1配線27αに対して第1信号を、2つの第1配線27のうちの他方の第1配線27βに対して第1信号とは極性が反転した第2信号を、それぞれ供給し、第3配線42は、2つの第2配線40に接続される。
【選択図】図6

Description

本明細書が開示する技術は、配線基板及び表示装置に関する。
従来、表示装置に備わる配線基板の一例として下記特許文献1に記載されたものが知られている。特許文献1には、配線基板としてディスプレイ装置の内蔵型タッチパネルのアレイ基板が記載されている。この内蔵型タッチパネルは、複数のサブピクセルを備えたアレイ基板と、前記アレイ基板上に設けられ、互いに交差して絶縁する複数のゲート線とデータ線と、同じ層に設置され、互いに独立する複数の自己容量電極と、各前記自己容量電極をそれぞれタッチ検出チップに接続した複数のタッチコントロール線と、を有し、前記複数のゲート線と前記データ線が互いに交差して前記複数のサブピクセルを画定し、各サブピクセルは、長辺及び短辺を有し、ピクセル電極を含み、前記タッチコントロール線が前記サブピクセルの短手方向に沿って延びるように設けられる。この内蔵型タッチパネルは、新たなピクセル構造によって設計されるため、タッチコントロール線の位置が最適化され、開口率を向上させ、消費電力を低減することができる。
特表2018-509662号公報
上記した特許文献1に記載された内蔵型タッチパネルにおいては、タッチコントロール線と同じ層に設置され互いに絶縁する複数の金属線が形成されており、これら複数の金属線が自己容量電極に対してビアホールを介して電気的に接続されることで、抵抗値の高い自己容量電極の抵抗を降下させることができる。しかしながら、例えば自己容量電極に対して金属線が正常に接続されていない場合には、自己容量電極と金属線との接続抵抗が高くなってしまう。このため、データ線からの電界が、金属線を介して金属線の近くに存在するスイッチング素子に悪影響を及ぼすおそれがある。
本明細書に記載の技術は、上記のような事情に基づいて完成されたものであって、第1配線からの電界による悪影響を低減させることを目的とする。
(1)本明細書に記載の技術に関わる配線基板は、第1方向に沿って延在する第1配線と、前記第1方向に沿って延在する第2配線と、前記第2配線に接続される第1電極と、前記第1方向と交差する第2方向に沿って延在する第3配線と、前記第1配線に接続されて、前記第2配線及び前記第3配線には非接続とされる信号供給部と、を備え、前記第1配線は、前記第2方向について間隔を空けて2つ配され、前記第2配線は、前記第2方向について間隔を空けた位置にて2つの前記第1配線に対して絶縁膜を介して重畳して2つ配され、前記信号供給部は、2つの前記第1配線のうちの一方の前記第1配線に対して第1信号を、2つの前記第1配線のうちの他方の前記第1配線に対して前記第1信号とは極性が反転した第2信号を、それぞれ供給し、前記第3配線は、2つの前記第2配線に接続される。
(2)また、上記は、上記(1)に加え、前記第1方向に沿って延在していて前記第1電極に接続配線基板される第4配線と、前記第2方向に沿って延在する第5配線と、を備え、前記第4配線は、前記第2方向について間隔を空けて2つ配され、前記第1配線は、前記第2方向について間隔を空けた位置にて2つの前記第4配線に対して絶縁膜を介して重畳して2つ配され、前記信号供給部は、2つの前記第4配線に第3信号を、2つの前記第4配線と重畳する2つの前記第1配線のうちの一方の前記第1配線には第4信号を、2つの前記第4配線と重畳する2つの前記第1配線のうちの他方の前記第1配線には前記第4信号とは極性が反転した第5信号を、それぞれ供給し、前記第5配線は、2つの前記第4配線に接続されてもよい。
(3)また、上記配線基板は、上記(1)または上記(2)に加え、第2電極と、前記第1配線及び前記第2電極に接続されるスイッチング素子と、を備え、前記第2配線は、その一部が前記スイッチング素子の少なくとも一部に対して絶縁膜を介して重畳して配されてもよい。
(4)また、上記配線基板は、上記(1)から上記(3)のいずれかに加え、前記第3配線は、前記第1方向について間隔を空けた位置に複数配され、複数の前記第3配線は、2つの前記第2配線のそれぞれに接続されてもよい。
(5)本明細書に記載の技術に関わる表示装置は、上記(1)から上記(4)のいずれかに記載の配線基板と、前記配線基板に対して間隔を空けて対向して配される対向基板と、を備える。
本明細書に記載の技術によれば、第1配線からの電界による悪影響を低減させることができる。
実施形態1に係る液晶表示装置を構成する液晶パネル、ドライバ及びフレキシブル基板などの平面図 実施形態1に係る液晶パネル、ドライバ及びフレキシブル基板などの断面図 実施形態1に係る液晶パネルを構成するアレイ基板の電気的構成を示す回路図 実施形態1に係る液晶パネルのうちのソース配線、タッチ配線、第1接続配線及び画素電極付近の断面構成を示す断面図 実施形態1に係るアレイ基板のうちのTFT及びタッチ配線付近の断面構成を示す断面図 実施形態1に係るタッチ電極と、ゲート配線、ソース配線、タッチ配線、各接続配線及び各短絡配線と、の関係を概略的に示す平面図 実施形態1に係るアレイ基板のうちのTFT及び第1接続配線付近の断面構成を示す断面図 実施形態1に係るアレイ基板のうちの第1短絡配線及びゲート配線付近の断面構成を示す断面図 実施形態2に係るタッチ電極と、ゲート配線、ソース配線、タッチ配線、各接続配線及び各短絡配線と、の関係を概略的に示す平面図 実施形態3に係るタッチ電極と、ゲート配線、ソース配線、タッチ配線、各接続配線及び各短絡配線と、の関係を概略的に示す平面図 実施形態4に係るタッチ電極と、ゲート配線、ソース配線、タッチ配線、各接続配線及び各短絡配線と、の関係を概略的に示す平面図 実施形態5に係るタッチ電極と、ゲート配線、ソース配線、タッチ配線、各接続配線及び各短絡配線と、の関係を概略的に示す平面図
<実施形態1>
実施形態1を図1から図8によって説明する。本実施形態では、表示機能及びタッチパネル機能(位置入力機能)を備える液晶表示装置10について例示する。なお、各図面の一部にはX軸、Y軸及びZ軸を示しており、各軸方向が各図面で示した方向となるように描かれている。また、図2,図4,図5,図7及び図8の上側を表側とし、同図下側を裏側とする。
液晶表示装置10は、図1に示すように、横長の方形状をなしていて画像を表示可能な液晶パネル(表示装置、表示パネル)11と、液晶パネル11に対して表示に利用するための光を照射する外部光源であるバックライト装置(照明装置)と、を少なくとも備える。バックライト装置は、液晶パネル11に対して裏側(背面側)に配置され、白色の光(白色光)を発する光源(例えばLEDなど)や光源からの光に光学作用を付与することで面状の光に変換する光学部材などを有する。液晶パネル11は、画面の中央側部分が、画像が表示される表示領域AAとされる。これに対し、液晶パネル11の画面における表示領域AAを取り囲む額縁状の外周側部分が、画像が表示されない非表示領域NAAとされる。
液晶パネル11の非表示領域NAAには、図1に示すように、回路部(周辺回路部、ゲート回路部)14が設けられている。回路部14は、表示領域AAをX軸方向について両側から挟み込む形で一対が配されている。回路部14は、Y軸方向に沿って延在する帯状の範囲に設けられている。回路部14は、後述するゲート配線26に走査信号を供給するためのものであり、後述するアレイ基板21にモノリシックに設けられている。回路部14は、GDM(Gate Driver Monolithic)回路である。回路部14は、走査信号を所定のタイミングで出力するシフトレジスタ回路や走査信号を増幅するためのバッファ回路等を含む。
液晶パネル11に関して図1に加えて図2を参照して詳しく説明する。液晶パネル11は、図1及び図2に示すように、一対の基板20,21を貼り合わせてなる。一対の基板20,21のうち表側(正面側)が対向基板(CF基板)20とされ、裏側(背面側)がアレイ基板(配線基板)21とされる。対向基板20及びアレイ基板21は、いずれもガラス基板(基板)20GS,21GSの内面側に各種の膜が積層形成されてなる。一対の基板20,21間には、電界印加に伴って光学特性が変化する物質である液晶分子を含む液晶層(媒質層)22が介在して配される。一対の基板20,21の外周端部間には、液晶層22をシールするシール部23が介在して設けられている。シール部23は、液晶層22を取り囲むよう方形の枠状(無端環状)に形成されている。なお、両基板20,21の外面側には、それぞれ偏光板15が貼り付けられている。
対向基板20は、図1及び図2に示すように、短辺寸法がアレイ基板21の短辺寸法よりも短い。対向基板20は、アレイ基板21に対して短辺方向(Y軸方向)についての一方の端部が揃う形で貼り合わせられている。従って、アレイ基板21のうち、短辺方向についての他方の端部は、対向基板20に対して側方に突き出して露出する露出部21Aとされる。この露出部21Aは、全域が非表示領域NAAであり、次述する表示機能やタッチパネル機能に係る各種信号を供給するためのドライバ(信号供給部)12及びフレキシブル基板13が実装されている。
図1及び図2に示されるドライバ12は、内部に駆動回路を有するLSIチップからなる。ドライバ12は、アレイ基板21の露出部21Aに対してCOG(Chip On Glass)実装されている。ドライバ12は、フレキシブル基板13によって伝送される各種信号を処理する。ドライバ12は、表示領域AAの配線(具体的には後述するソース配線27及びタッチ配線30)に対して各種信号(例えば画像信号、タッチ信号など)を供給するものである。フレキシブル基板13は、絶縁性及び可撓性を有する合成樹脂材料(例えばポリイミド系樹脂等)からなる基材上に多数本の配線パターンを形成した構成とされる。フレキシブル基板13は、図1及び図2に示すように、その一端側がアレイ基板21の露出部21Aに、他端側が外部の回路基板(コントロール基板など)に、それぞれ接続されている。フレキシブル基板13は、露出部21Aのうち、ドライバ12に対してY軸方向について表示領域AA側とは反対側の端部に接続されている。
本実施形態に係る液晶パネル11は、画像を表示する表示機能と、表示される画像に基づいて使用者が入力する位置(入力位置)を検出するタッチパネル機能と、を併有している。液晶パネル11には、タッチパネル機能を発揮するためのタッチパネルパターンが一体化(インセル化)されている。このタッチパネルパターンは、いわゆる投影型静電容量方式とされており、その検出方式が自己容量方式とされる。タッチパネルパターンは、図1に示すように、液晶パネル11の板面内においてマトリクス状に並んで配される複数のタッチ電極(第1電極、位置検出電極)29から構成されている。タッチ電極29は、液晶パネル11の表示領域AAに配されている。従って、液晶パネル11の表示領域AAは、入力位置を検出可能なタッチ領域(位置入力領域)とほぼ一致しており、非表示領域NAAが入力位置を検出不能な非タッチ領域(非位置入力領域)とほぼ一致している。そして、使用者が視認する液晶パネル11の表示領域AAの画像に基づいて位置入力をしようとして液晶パネル11の表面(表示面)に導電体である指(位置入力体)を近づけると、その指とタッチ電極29との間で静電容量が形成されることになる。これにより、指の近くにあるタッチ電極29にて検出される静電容量には指が近づくのに伴って変化が生じ、指から遠くにあるタッチ電極29とは異なるものとなるので、それに基づいて入力位置を検出することが可能となる。なお、図1での図示以外にも、タッチ電極29の具体的な設置数は、適宜に変更可能である。タッチ電極29は、平面に視て略方形状をなしており、一辺の寸法が数mm程度とされる。従って、タッチ電極29は、平面に視た大きさが後述する画素よりも遙かに大きく、X軸方向及びY軸方向について複数ずつの画素に跨る範囲に配置されている。
複数のタッチ電極29には、図1に示すように、液晶パネル11に設けられた複数のタッチ配線(第4配線、位置検出配線)30が選択的に接続されている。タッチ配線30は、概ねY軸方向に沿って延在しており、一端側が非表示領域NAAにてドライバ12に対して接続されるのに対し、他端側が表示領域AAにてY軸方向に沿って並ぶ複数のタッチ電極29のうちの特定のタッチ電極29に対して接続されている。さらにタッチ配線30は、検出回路と接続されている。検出回路は、ドライバ12に備えられていても構わないが、フレキシブル基板13を介して液晶パネル11の外部に備えられていても構わない。タッチ配線30の詳しい構成については、後に改めて説明する。
次に、アレイ基板21における表示領域AAの構成について図3を用いて説明する。アレイ基板21の表示領域AAにおける内面側には、図3に示すように、TFT(スイッチング素子、トランジスタ)24及び画素電極(第2電極)25が少なくとも設けられている。TFT24及び画素電極25は、複数ずつX軸方向及びY軸方向に沿って間隔を空けて並んでマトリクス状(行列状)に設けられている。これらTFT24及び画素電極25の周りには、互いに直交(交差)するゲート配線(第6配線、走査配線)26及びソース配線(第1配線、画像配線、信号配線)27が配設されている。ゲート配線26は、X軸方向に沿って延在し、Y軸方向について間隔を空けて複数が配されている。ソース配線27は、Y軸方向(第1方向)に沿って延在し、X軸方向(第1方向と交差する第2方向)について間隔を空けて複数が配されている。TFT24は、ゲート配線26に接続されるゲート電極24Aと、ソース配線27に接続されるソース電極24Bと、画素電極25に接続されるドレイン電極24Cと、ソース電極24B及びドレイン電極24Cに接続される半導体部24Dと、を有する。そして、TFT24は、ゲート配線26によってゲート電極24Aに供給される走査信号に基づいて駆動される。すると、ドライバ12からソース配線27によってソース電極24Bに供給される画像信号(第1信号、第2信号、第4信号、第5信号)に係る電位が、半導体部24Dを介してドレイン電極24Cに供給される。その結果、画素電極25は、画像信号に係る電位に充電される。画素電極25は、ゲート配線26とソース配線27とに取り囲まれた領域に配されており、平面形状が例えば略長方形をなしている。また、複数の画素電極25には、スリットがそれぞれ開口形成されている。なお、図3では、スリットの図示を省略している。
続いて、図4を用いて液晶パネル11における画素電極25の中央部付近の断面構成を説明する。液晶パネル11を構成する対向基板20の内面側における表示領域AAには、図4に示すように、青色(B)、緑色(G)及び赤色(R)を呈する3色のカラーフィルタ31が設けられている。互いに異なる色を呈する複数のカラーフィルタ31は、ゲート配線26の延在方向(X軸方向)に隣り合うよう並んで配される。互いに異なる色を呈する複数のカラーフィルタ31は、ソース配線27の延在方向(概ねY軸方向)に沿って延在している。このように、互いに異なる色を呈する複数のカラーフィルタ31は、全体としてストライプ状に配列されている。これらのカラーフィルタ31は、アレイ基板21側の各画素電極25と平面に視て重畳する配置とされており、画素電極25と共に表示単位である画素を構成している。互いに異なる色を呈する複数のカラーフィルタ31は、その境界(色境界)がソース配線27と重畳する配置とされる。対向基板20における内面側には、カラーフィルタ31の下層側に位置する遮光部(画素間遮光部、ブラックマトリクス)32が設けられている。遮光部32は、優れた遮光性を有する遮光性材料からなる。遮光部32は、バックライト装置などから照射される光を遮ることができる。表示領域AAにおいて遮光部32は、平面形状が略格子状をなしており、隣り合う画素電極25(画素)の間を仕切っている。遮光部32は、アレイ基板21側の少なくともゲート配線26及びソース配線27と平面に視て重畳する配置とされる。また、カラーフィルタ31の上層側(液晶層22側)には、平坦化のために対向基板20のほぼ全域にわたってベタ状に配されるオーバーコート膜33が設けられている。なお、両基板20,21のうち、液晶層22に接する最内面(最上層)には、液晶層22に含まれる液晶分子を配向させるための配向膜がそれぞれ形成されている。
アレイ基板21の表示領域AAにおける内面側には、図4に示すように、全ての画素電極25と重畳する形で共通電極28が形成されている。共通電極28は、表示領域AAのほぼ全域にわたって延在している。共通電極28は、画素電極25に対して下層側(ガラス基板21GS側)に後述する第3層間絶縁膜38を介して配されている。共通電極28には、共通電位(基準電位)とされる共通電位信号が供給される。TFT24の駆動に伴って画素電極25がソース配線27に伝送される画像信号に基づく電位に充電されると、画素電極25と共通電極28との間には電位差が生じる。すると、画素電極25におけるスリットの開口縁と共通電極28との間には、アレイ基板21の板面に沿う成分に加えて、アレイ基板21の板面に対する法線方向の成分を含むフリンジ電界(斜め電界)が生じる。従って、このフリンジ電界を利用することで液晶層22に含まれる液晶分子の配向状態を制御することができ、この液晶分子の配向状態に基づいて所定の表示がなされる。つまり、本実施形態に係る液晶パネル11は、動作モードがFFS(Fringe Field Switching)モードとされている。
共通電極28は、図1に示すように、既述したタッチ電極29を構成している。共通電極28は、隣り合うタッチ電極29の間を仕切る仕切開口部(仕切スリット)28Aを有する。仕切開口部28Aは、概ねX軸方向に沿って共通電極28の全長にわたって横断する第1仕切開口部28A1と、概ねY軸方向に沿って共通電極28の全長にわたって縦断する第2仕切開口部28A2と、からなり、全体としては平面に視て略格子状をなしている。共通電極28は、仕切開口部28Aによって平面に視て略碁盤目状に分割されて相互が電気的に独立した複数のタッチ電極29からなる。Y軸方向に沿って並ぶタッチ電極29は、第1仕切開口部28A1により仕切られるのに対し、X軸方向に沿って並ぶタッチ電極29は、第2仕切開口部28A2により仕切られている。このようなタッチ電極29に接続されたタッチ配線30には、ドライバ12から、画像表示機能に係る共通電位信号(第3信号)と、タッチパネル機能に係るタッチ信号(第3信号、位置検出信号)と、が時分割して供給されるようになっている。ドライバ12からタッチ配線30に共通電位信号が供給されるタイミングが表示期間であり、ドライバ12からタッチ配線30にタッチ信号が供給されるタイミングがセンシング期間(位置検出期間)である。この共通電位信号は、同じタイミング(表示期間)で全てのタッチ配線30に伝送されることで、全てのタッチ電極29が共通電位信号に基づく基準電位となって共通電極28として機能する。
タッチ配線30は、図4に示すように、ソース配線27に対して平面に視て重畳して配されている。タッチ配線30は、図1に示すように、Y軸方向に隣り合うタッチ電極29の間を仕切る第1仕切開口部28A1を横切って配される。
ここで、アレイ基板21の内面側に積層形成された各種の膜について図5を参照しつつ説明する。図5には、アレイ基板21のうちのTFT24及びタッチ配線30付近の断面構成が示されている。アレイ基板21のガラス基板(基板)21GSには、図5に示すように、下層側(ガラス基板21GS側)から順に第1金属膜、ゲート絶縁膜34、半導体膜、第2金属膜(第1導電膜)、第1層間絶縁膜(絶縁膜)35、平坦化膜(絶縁膜)36、第3金属膜(第2導電膜)、第2層間絶縁膜(絶縁膜)37、第1透明電極膜、第3層間絶縁膜(絶縁膜)38、第2透明電極膜、配向膜が積層形成されている。
第1金属膜、第2金属膜及び第3金属膜は、それぞれ銅、チタン、アルミニウム、モリブデン、タングステン等の中から選択される1種類の金属材料からなる単層膜または異なる種類の金属材料からなる積層膜や合金とされることで導電性及び遮光性を有している。第1金属膜は、ゲート配線26やTFT24のゲート電極24A等を構成する。第2金属膜は、ソース配線27、TFT24のソース電極24B及びドレイン電極24C等を構成する。第3金属膜は、タッチ配線30等を構成する。第1透明電極膜及び第2透明電極膜は、透明電極材料(例えばITO(Indium Tin Oxide)やIZO(Indium Zinc Oxide)等)からなる。第1透明電極膜は、共通電極28(タッチ電極29)等を構成する。第2透明電極膜は、画素電極25等を構成する。配向膜は、既述した通りである。
半導体膜は、酸化物半導体材料からなり、TFT24の半導体部24D等を構成する。半導体膜は、例えば、In、GaおよびZnのうち少なくとも1種の金属元素を含んでもよく、例えば、In-Ga-Zn-O系の半導体(例えば酸化インジウムガリウム亜鉛)であってよい。ここで、In-Ga-Zn-O系の半導体は、In(インジウム)、Ga(ガリウム)、Zn(亜鉛)の三元系酸化物であって、In、GaおよびZnの割合(組成比)は特に限定されず、例えばIn:Ga:Zn=2:2:1、In:Ga:Zn=1:1:1、In:Ga:Zn=1:1:2等を含む。半導体膜に用いるIn-Ga-Zn-O系の半導体は、アモルファスでもよいし、結晶質でもよい。半導体膜は、In-Ga-Zn-O系半導体の代わりに、他の酸化物半導体を含んでいてもよい。例えばIn-Sn-Zn-O系半導体(例えばIn-SnO-ZnO;InSnZnO)を含んでもよい。In-Sn-Zn-O系半導体は、In(インジウム)、Sn(スズ)およびZn(亜鉛)の三元系酸化物である。あるいは、酸化物半導体層は、W(タングステン)を含んだIn-W-Zn-O系半導体、In-W-Sn-Zn-O系半導体、In-Al-Zn-O系半導体、In-Al-Sn-Zn-O系半導体、Zn-O系半導体、In-Zn-O系半導体、Zn-Ti-O系半導体、Cd-Ge-O系半導体、Cd-Pb-O系半導体、CdO(酸化カドミウム)、Mg-Zn-O系半導体、In-Ga-Sn-O系半導体、In-Ga-O系半導体、Zr-In-Zn-O系半導体、Hf-In-Zn-O系半導体、Al-Ga-Zn-O系半導体、Ga-Zn-O系半導体、In-Ga-Zn-Sn-O系半導体などを含んでいてもよい。半導体膜の酸化物半導体材料は、ポリシリコン半導体材料に比べると、電圧が印加されない状態(オフ状態)での抵抗値が高い特性を有する。また、半導体膜の酸化物半導体材料は、アモルファスシリコン半導体材料に比べると、高い電子移動度を有している。
ゲート絶縁膜34、第1層間絶縁膜35、第2層間絶縁膜37及び第3層間絶縁膜38は、それぞれ窒化ケイ素(SiN)、酸化ケイ素(SiO)等の無機材料からなる。ゲート絶縁膜34、第1層間絶縁膜35、第2層間絶縁膜37及び第3層間絶縁膜38の膜厚は、第1透明電極膜及び第2透明電極膜の膜厚よりも大きい。平坦化膜36は、例えばPMMA(アクリル樹脂)などの有機材料からなる。平坦化膜36の膜厚は、ゲート絶縁膜34、第1層間絶縁膜35、第2層間絶縁膜37及び第3層間絶縁膜38の膜厚よりも遙かに大きい。この平坦化膜36によりアレイ基板21の内面(液晶層22側の面)が平坦化される。ゲート絶縁膜34は、下層側の第1金属膜と、上層側の半導体膜及び第2金属膜と、を絶縁状態に保つ。例えば、第1金属膜からなるゲート配線26と、第2金属膜からなるソース配線27と、の交差箇所は、ゲート絶縁膜34により絶縁状態に保たれる。また、TFT24において、第1金属膜からなるゲート電極24Aと、半導体膜からなる半導体部24Dと、の重畳箇所は、ゲート絶縁膜34により絶縁状態に保たれる。第1層間絶縁膜35及び平坦化膜36は、下層側の半導体膜及び第2金属膜と、上層側の第3金属膜と、を絶縁状態に保つ。例えば、第2金属膜からなるソース配線27と、第3金属膜からなるタッチ配線30と、の重畳箇所は、第1層間絶縁膜35及び平坦化膜36により絶縁状態に保たれる。第2層間絶縁膜37は、下層側の第3金属膜と、上層側の第1透明電極膜と、を絶縁状態に保つ。例えば、第3金属膜からなるタッチ配線30と、第1透明電極膜からなる共通電極28(タッチ電極29)と、の重畳箇所は、第2層間絶縁膜37により絶縁状態に保たれる。第3層間絶縁膜38は、下層側の第1透明電極膜と、上層側の第2透明電極膜と、を絶縁状態に保つ。例えば、第1透明電極膜からなる共通電極28(タッチ電極29)と、第2透明電極膜からなる画素電極25と、の重畳箇所は、第3層間絶縁膜38により絶縁状態に保たれる。
TFT24の構成について詳しく説明する。TFT24は、図5に示すように、第1金属膜からなるゲート電極24Aが、半導体膜からなる半導体部24Dに対してゲート絶縁膜34を介して下層側に位置している。つまり、TFT24は、ボトムゲート型のトランジスタである、と言える。ゲート電極24Aは、X軸方向に沿って延在するゲート配線26を部分的に拡幅して形成されている。第2金属膜からなるソース電極24B及びドレイン電極24Cは、X軸方向について間隔を空けた位置に配されており、一部ずつが半導体部24Dに対して上層側に直接接する形で接続されている。ソース電極24Bは、Y軸方向に沿って延在するソース配線27を部分的に拡幅して形成されている。ドレイン電極24Cのうちの半導体部24D側とは反対側の端部には、第3金属膜からなる中間電極39が重畳して配されている。ドレイン電極24Cと中間電極39との間に介在する第1層間絶縁膜35及び平坦化膜36には、第1画素コンタクトホールCH1が連通して形成されている。ドレイン電極24C及び中間電極39は、第1画素コンタクトホールCH1を通して接続されている。中間電極39は、第2透明電極膜からなる画素電極25の一部と重畳して配されている。中間電極39と画素電極25の一部との間に介在する第2層間絶縁膜37及び第3層間絶縁膜38には、第2画素コンタクトホールCH2が連通して形成されている。中間電極39及び画素電極25は、第2画素コンタクトホールCH2を通して接続されている。また、共通電極28のうち、第2画素コンタクトホールCH2と重畳する部分には、画素電極25を通すための開口が形成されている。
タッチ電極29(共通電極28)とタッチ配線30との接続構造について説明する。第3金属膜からなるタッチ配線30と、第1透明電極膜からなるタッチ電極29と、の間には、図5に示すように、第2層間絶縁膜37が介在している。第2層間絶縁膜37には、タッチ配線30とタッチ電極29とを接続するための第1コンタクトホールCH3が開口形成されている。第1コンタクトホールCH3は、タッチ配線30と、そのタッチ配線30が接続対象とされるタッチ電極29と、の双方と重畳する位置に配されている。詳しくは、第1コンタクトホールCH3は、タッチ配線30及びタッチ電極29の双方と重畳する複数のTFT24に含まれる所定のTFT24に備わるソース電極24B及び半導体部24Dの一部ずつと重畳して配されている。第1コンタクトホールCH3は、互いに接続されるタッチ電極29及びタッチ配線30に対して複数(図6では8つ)、Y軸方向について間隔を空けた位置に配されている。タッチ配線30は、ソース配線27と同様に、部分的に拡幅されており、その拡幅部分がソース電極24B及び半導体部24Dの一部ずつと、第1コンタクトホールCH3と、に対して重畳する配置となっている。
アレイ基板21には、図6に示すように、タッチ電極29に接続される複数の第1接続配線(第2配線)40と、一部の第1接続配線40に接続される第2接続配線41と、が設けられている。図6では、複数のタッチ電極29の中から1つのタッチ電極29を取り上げて図示するとともに、そのタッチ電極29と関係するゲート配線26、ソース配線27、タッチ配線30、第1接続配線40及び第2接続配線41等を図示している。なお、図6では、タッチ配線30に対して重畳するソース配線27を、タッチ配線30に対して図6の左側に隣り合うよう図示している。
第1接続配線40は、図6に示すように、タッチ配線30と同様に、概ねY軸方向に沿って延在する。第1接続配線40は、接続対象のタッチ電極29と重畳して配され、Y軸方向についての形成範囲が、接続対象のタッチ電極29の同形成範囲に限られている。第1接続配線40は、接続対象のタッチ電極29に対して複数箇所(図6では2箇所)で接続されている。このような第1接続配線40によってタッチ電極29の抵抗分布が低減される。第1接続配線40は、ドライバ12には非接続とされる。第1接続配線40は、タッチ配線30と同層に位置し、ソース配線27に対して平面に視て重畳して配されている。なお、図6では、第1接続配線40に対して重畳するソース配線27を、第1接続配線40に対して図6の左側に隣り合うよう図示している。第1接続配線40は、ソース配線27及びタッチ配線30と同様に、Y軸方向に沿って延在している。第1接続配線40は、接続対象のタッチ電極29と、そのタッチ電極29に対してY軸方向について隣り合うタッチ電極29と、の間を仕切る第1仕切開口部28A1を横切ることがない。
第1接続配線40は、図6に示すように、接続対象のタッチ電極29において、X軸方向について複数が偏った位置に纏めて配されている。具体的には、複数の第1接続配線40は、接続対象のタッチ電極29のうちの図6の右側の領域に偏在するよう配置されている。図6では、12本の第1接続配線40が、接続対象のタッチ電極29のうちの図6の右側の領域に一纏めにして配置される場合を図示している。これに対し、タッチ配線30は、複数が、タッチ電極29のうちの図6の左側の領域に偏在するよう配置されている。図6では、4つのタッチ配線30が、タッチ電極29のうちの図6の左側の領域に一纏めにして配置される場合を図示している。図6に示される4つのタッチ配線30のうち、右側の2つのタッチ配線30が、主として図示されたタッチ電極29に対して接続されるのに対し、左側の2つのタッチ配線30が、図示されたタッチ電極29とは別のタッチ電極29に対して接続される。なお、複数の第1接続配線40には、接続対象のタッチ電極29のうちの図6の左端に位置していて、タッチ配線30と後述する第2接続配線41との間に挟まれる関係とされる1つの第1接続配線40が含まれる。
タッチ電極29と第1接続配線40との接続構造について説明する。第1接続配線40は、図7に示すように、タッチ配線30と同じ第3金属膜からなる。図7には、アレイ基板21のうちのTFT24及び第1接続配線40付近の断面構成が示されている。第3金属膜からなる第1接続配線40と、接続対象のタッチ電極29と、の間には、第2層間絶縁膜37が介在している。第2層間絶縁膜37には、タッチ電極29と第1接続配線40とを接続するための第2コンタクトホールCH4が開口形成されている。第2コンタクトホールCH4は、第1接続配線40と、その第1接続配線40が接続対象とされるタッチ電極29と、の双方と重畳する位置に配されている。詳しくは、第2コンタクトホールCH4は、タッチ電極29及び第1接続配線40の双方と重畳する複数のTFT24に含まれる所定のTFT24に備わるソース電極24B及び半導体部24Dの一部ずつと重畳して配されている。第2コンタクトホールCH4は、1つの第1接続配線40に対して複数(図6では2つ)、Y軸方向について間隔を空けた位置に配されている。なお、第1接続配線40は、ソース配線27及びタッチ配線30と同様に、部分的に拡幅されており、その拡幅部分がソース電極24B及び半導体部24Dの一部ずつと、第2コンタクトホールCH4と、に対して重畳する配置となっている。また、第3金属膜からなる第1接続配線40と、第1接続配線40に対して重畳するソース配線27と、の間には、第1層間絶縁膜35及び平坦化膜36が介在していて絶縁状態に保たれている。
第2接続配線41は、図6に示すように、X軸方向について隣り合うタッチ電極29の間を仕切る第2仕切開口部28A2と重畳して配される。つまり、第2接続配線41は、タッチ電極29とは非重畳の配置とされる。第2接続配線41は、Y軸方向に隣り合うタッチ電極29の間を仕切る第1仕切開口部28A1を横切ることがない。第2接続配線41は、タッチ配線30及び第1接続配線40と同じ第3金属膜からなり、ソース配線27に対して平面に視て重畳して配されている。第2接続配線41に対して重畳する関係のソース配線27は、第2仕切開口部28A2と重畳して配される。なお、図6では、第2接続配線41に対して重畳するソース配線27を、第2接続配線41に対して図6の左側に隣り合うよう図示している。第2接続配線41は、ソース配線27、タッチ配線30及び第1接続配線40と同様に、Y軸方向に沿って延在している。第2接続配線41は、後述する第3短絡配線44を介して所定の第1接続配線40に接続されている。つまり、第2接続配線41は、第3短絡配線44及び第1接続配線40を介してタッチ電極29に間接的に接続されている。第2接続配線41は、Y軸方向についての形成範囲が、接続対象の第1接続配線40及びタッチ電極29の同形成範囲に限られている。
上記したように、第1接続配線40がタッチ電極29に対して接続されることで、タッチ電極29の抵抗分布を低減することができる。一方、例えばタッチ電極29に対して第1接続配線40が正常に接続されていない場合には、タッチ電極29と第1接続配線40との接続抵抗が高くなる。このため、第1接続配線40に対して第1層間絶縁膜35及び平坦化膜36を介して重畳するソース配線27からの電界が、第1接続配線40を介して第1接続配線40の近くに存在するTFT24(他の素子)に悪影響を及ぼすおそれがある。タッチ電極29の抵抗分布を低減させるには、タッチ電極29に対する第1接続配線40の接続箇所(第2コンタクトホールCH4)を多くする手法も採り得る。しかしながら、タッチ電極29に対する第1接続配線40の接続箇所では、第1層間絶縁膜35及び平坦化膜36に連通して形成される第2コンタクトホールCH4に起因して、アレイ基板21の内面に局所的な凹部が生じる。この凹部に起因して液晶層22に含まれる液晶分子の配向が乱れ易く、光漏れが生じ易くなるため、タッチ電極29に対する第1接続配線40の接続箇所を多く確保するのが難しい、という事情がある。なお、本実施形態では、タッチ電極29に対するタッチ配線30の接続箇所数が、タッチ電極29に対する第1接続配線40の接続箇所数よりも多く設定されている。その理由は、タッチ配線30により伝送される共通電位信号及びタッチ信号を、タッチ電極29に供給する確実性を担保することが優先されるため、である。
そこで、本実施形態に係るアレイ基板21には、図6に示すように、複数の第1接続配線40同士を短絡する第1短絡配線(第3配線)42が設けられている。第1短絡配線42は、第1接続配線40の延在方向(Y軸方向)と交差するX軸方向(第2方向)に沿って延在する。第1短絡配線42は、短絡対象の第1接続配線40が接続対象とされるタッチ電極29に対して平面に視て重畳して配されている。第1短絡配線42は、短絡対象の第1接続配線40が接続対象とされるタッチ電極29のうちの図6の右側の領域、つまり短絡対象の第1接続配線40の配置領域に配置されている。第1短絡配線42は、タッチ電極29のうちの図6の右側の領域に配された全ての第1接続配線40(12本の第1接続配線40)に対して接続されている。従って、タッチ電極29のうちの図6の右側の領域に配された複数の第1接続配線40は、1つの第1短絡配線42によって相互に短絡されている。第1短絡配線42は、複数の第1接続配線40のうちの図6の下端部に接続されるよう配されている。つまり、第1短絡配線42は、タッチ電極29のうちの図6の下端部付近に配されている。また、第1短絡配線42は、ゲート配線26に対して平面に視て重畳するよう配されている。なお、図6では、ゲート配線26に対して重畳する第1短絡配線42を、ゲート配線26に対して図6の下側に隣り合うよう図示している。また、図6では、複数のゲート配線26のうち、第1短絡配線42や後述する第2短絡配線43、第3短絡配線44及び第4短絡配線45に対して重畳する3つのゲート配線26のみを図示している。第1短絡配線42は、ドライバ12には非接続とされる。
第1短絡配線42は、図8に示すように、タッチ配線30及び第1接続配線40と同じ第3金属膜からなる。従って、第1短絡配線42は、接続対象の第1接続配線40に対して直接連なることで接続されている。図8には、アレイ基板21のうちの第1短絡配線42及びゲート配線26付近を、X軸方向に沿って切断した断面構成が示されている。第3金属膜からなる第1短絡配線42と、第1短絡配線42に対して重畳するゲート配線26と、の間には、ゲート絶縁膜34、第1層間絶縁膜35及び平坦化膜36が介在していて絶縁状態に保たれている。第3金属膜からなる第1短絡配線42と、第1短絡配線42に対して交差するソース配線27と、の間には、第1層間絶縁膜35及び平坦化膜36が介在していて絶縁状態に保たれている。第3金属膜からなる第1短絡配線42と、第1短絡配線42に対して重畳するタッチ電極29と、の間には、第3層間絶縁膜38が介在していて絶縁状態に保たれている。
ここで、図6に示される複数の第1接続配線40に対して重畳する関係とされる複数のソース配線27の中から、X軸方向について間隔(1つの画素電極25の幅寸法分程度の間隔)を空けて隣り合う所定の2つのソース配線27を、第1ソース配線(一方の第1配線)27α及び第2ソース配線(他方の第1配線)27βとして区別する。第1ソース配線27αは、図6に示すように、X軸方向について間隔を空けて隣り合う2つのソース配線27のうちの一方のソース配線27である。第2ソース配線27βは、上記した2つのソース配線27のうちの一方のソース配線27に対してX軸方向について隣り合う他方のソース配線27である。ドライバ12は、上記した2つのソース配線27α,27βのうちの第1ソース配線27αに対して第1画像信号(第1信号)を、第2ソース配線27βに対して第1画像信号とは極性が反転した第2画像信号(第2信号)を、それぞれ供給する。図6には、図示された複数のソース配線27に対して供給される画像信号に係る正負の極性が「+」、「-」の符号として各ソース配線27の下側に図示されている。具体的には、第1ソース配線27αに供給される第1画像信号の極性が「+」とされる場合は、第2ソース配線27βに供給される第2画像信号の極性は、「-」とされる。逆に、第1ソース配線27αに供給される第1画像信号の極性が「-」とされる場合は、第2ソース配線27βに供給される第2画像信号の極性は、「+」とされる。つまり、ドライバ12は、X軸方向に沿って並ぶ複数のソース配線27のうち、X軸方向について一方の端側から数えて奇数番目のソース配線27と、偶数番目のソース配線27と、で供給する画像信号に係る極性を周期的に反転させる反転駆動を行っている。
本実施形態のように、タッチ電極29のうちの図6の右側の領域に配された複数の第1接続配線40が、1つの第1短絡配線42によって相互に短絡されているから、複数の第1接続配線40とタッチ電極29との接続抵抗を低減することができる。しかも、複数の第1接続配線40に含まれる2つの第1接続配線40に対して第1層間絶縁膜35及び平坦化膜36を介して重畳する2つのソース配線27α,27βには、ドライバ12から互いに極性が反転した第1画像信号と第2画像信号とがそれぞれ供給されるので、第1画像信号が供給される第1ソース配線27αから重畳する第1接続配線40に作用する電界と、第2画像信号が供給される第2ソース配線27βから重畳する第1接続配線40に作用する電界と、を相殺することができる。2つのソース配線27α,27βに対して重畳する2つの第1接続配線40に作用する電界が相殺されることで、2つの第1接続配線40に対して一部ずつが重畳する関係とされる2つのTFT24に備わる各半導体部24Dのそれぞれに生じ得るバックチャネルの電界に差が生じ難くなる。これにより、上記した2つのTFT24におけるトランジスタ特性が経時的に変動(シフト)し難くなるので、トランジスタ特性の変動に起因する表示品位の低下を抑制することができる。
アレイ基板21には、図6に示すように、X軸方向について間隔(1つの画素電極25の幅寸法分程度の間隔)を空けて隣り合う2つのタッチ配線30を短絡する第2短絡配線(第5配線)43が設けられている。第2短絡配線43は、タッチ配線30の延在方向(Y軸方向)と交差するX軸方向に沿って延在する。第2短絡配線43は、同じタッチ電極29に対して接続される2つのタッチ配線30に対して接続されている。第2短絡配線43は、短絡対象のタッチ配線30が接続対象とされるタッチ電極29に対して平面に視て重畳して配されている。第2短絡配線43は、短絡対象のタッチ配線30と重畳するタッチ電極29のうちの図6の左側の領域、つまり短絡対象のタッチ配線30の配置領域に配置されている。第2短絡配線43は、タッチ電極29のうちの図6の左側の領域に配された4つのタッチ配線30のうちの2つずつのタッチ配線30に対してそれぞれ接続されるよう、2つ配されている。また、第2短絡配線43は、ゲート配線26に対して平面に視て重畳するよう配されている。なお、図6では、ゲート配線26に対して重畳する第2短絡配線43を、ゲート配線26に対して図6の下側に隣り合うよう図示している。第2短絡配線43は、タッチ配線30を介してドライバ12に対して間接的に接続されている。
第2短絡配線43は、タッチ配線30、第1接続配線40及び第1短絡配線42と同じ第3金属膜からなる(図8を参照)。従って、第2短絡配線43は、接続対象のタッチ配線30に対して直接連なることで接続されている。つまり、第2短絡配線43とタッチ配線30との関係は、第1短絡配線42と第1接続配線40との関係と同様とされる。また、第2短絡配線43と、ゲート配線26、ソース配線27及びタッチ電極29と、の関係は、第1短絡配線42と、ゲート配線26、ソース配線27及びタッチ電極29と、の関係と同様とされる。第3金属膜からなる第2短絡配線43と、第2短絡配線43に対して重畳するゲート配線26と、の間には、ゲート絶縁膜34、第1層間絶縁膜35及び平坦化膜36が介在していて絶縁状態に保たれている。第3金属膜からなる第2短絡配線43と、第2短絡配線43に対して交差するソース配線27と、の間には、第1層間絶縁膜35及び平坦化膜36が介在していて絶縁状態に保たれている。第3金属膜からなる第2短絡配線43と、第2短絡配線43に対して重畳するタッチ電極29と、の間には、第3層間絶縁膜38が介在していて絶縁状態に保たれている。
ここで、図6に示される複数のタッチ配線30に対して重畳する関係とされる複数のソース配線27の中から、同じタッチ電極29に対して接続されるとともに同じ第2短絡配線43に接続される2つのタッチ配線30に対して重畳する所定の2つのソース配線27を、第3ソース配線(一方の第1配線)27γ及び第4ソース配線(他方の第1配線)27δとして区別する。第3ソース配線27γと第4ソース配線27δとは、図6に示すように、X軸方向について間隔(1つの画素電極25の幅寸法分程度の間隔)を空けて隣り合って配される。第3ソース配線27γは、X軸方向について間隔を空けて隣り合う2つのソース配線27のうちの一方のソース配線27である。第4ソース配線27δは、上記した2つのソース配線27のうちの一方のソース配線27に対してX軸方向について隣り合う他方のソース配線27である。ドライバ12は、上記した2つのソース配線27γ,27δのうちの第3ソース配線27γに対して第3画像信号(第3信号)を、第4ソース配線27δに対して第3画像信号とは極性が反転した第4画像信号(第4信号)を、それぞれ供給する。具体的には、第3ソース配線27γに供給される第3画像信号の極性が「+」とされる場合は、第4ソース配線27δに供給される第4画像信号の極性は、「-」とされる。逆に、第3ソース配線27γに供給される第3画像信号の極性が「-」とされる場合は、第4ソース配線27δに供給される第4画像信号の極性は、「+」とされる。
本実施形態のように、2つのタッチ配線30が、1つの第2短絡配線43によって相互に短絡されているから、2つのタッチ配線30とタッチ電極29との接続抵抗を低減することができる。しかも、複数のタッチ配線30に含まれる2つのタッチ配線30に対して第1層間絶縁膜35及び平坦化膜36を介して重畳する2つのソース配線27γ,27δには、ドライバ12から互いに極性が反転した第3画像信号と第4画像信号とがそれぞれ供給されるので、第3画像信号が供給される第3ソース配線27γから重畳するタッチ配線30に作用する電界と、第4画像信号が供給される第4ソース配線27δから重畳するタッチ配線30に作用する電界と、を相殺することができる。2つのソース配線27γ,27δに対して重畳する2つのタッチ配線30に作用する電界が相殺されることで、2つのタッチ配線30に対して一部ずつが重畳する関係とされる2つのTFT24に備わる各半導体部24Dのそれぞれに生じ得るバックチャネルの電界に差が生じ難くなる。これにより、上記した2つのTFT24におけるトランジスタ特性が経時的に変動(シフト)し難くなるので、トランジスタ特性の変動に起因する表示品位の低下を抑制することができる。このように、第1接続配線40及びタッチ配線30に対してそれぞれ重畳するソース配線27α~27δからの電界が、第1接続配線40及びタッチ配線30を介して各TFT24におけるトランジスタ特性を変動させる事態が生じ難くなる。
また、アレイ基板21には、図6に示すように、複数の第1接続配線40のうちの特定の2つの第1接続配線40を短絡する第3短絡配線44が設けられている。具体的には、第3短絡配線44は、複数の第1接続配線40が接続対象とされるタッチ電極29のうちの図6の右端に位置する2つの第1接続配線40に接続されている。第3短絡配線44は、X軸方向に沿って延在している。第3短絡配線44は、Y軸方向について間隔を空けた位置に複数(図6では3つ)が配されている。また、第3短絡配線44は、ゲート配線26に対して平面に視て重畳するよう配されている。第3短絡配線44は、ドライバ12とは非接続とされる。第3短絡配線44は、タッチ配線30、第1接続配線40、第1短絡配線42及び第2短絡配線43と同じ第3金属膜からなる(図8を参照)。従って、第2短絡配線43は、接続対象の第1接続配線40に対して直接連なることで接続されている。第3短絡配線44と第1接続配線40との関係は、第1短絡配線42と第1接続配線40との関係と同様とされる。また、第3短絡配線44と、ゲート配線26、ソース配線27及びタッチ電極29と、の関係は、第1短絡配線42と、ゲート配線26、ソース配線27及びタッチ電極29と、の関係と同様とされる。
また、アレイ基板21には、図6に示すように、複数の第1接続配線40のうちの特定の第1接続配線40と第2接続配線41とを短絡する第4短絡配線45が設けられている。具体的には、第4短絡配線45は、複数の第1接続配線40が接続対象とされるタッチ電極29のうちの図6の左端に位置する1つの第1接続配線40と、その第1接続配線40に対してX軸方向について隣り合う第2接続配線41と、に接続されている。第4短絡配線45は、X軸方向に沿って延在している。第4短絡配線45は、Y軸方向について間隔を空けた位置に複数(図6では3つ)が配されている。また、第4短絡配線45は、ゲート配線26に対して平面に視て重畳するよう配されている。第4短絡配線45は、ドライバ12とは非接続とされる。第4短絡配線45は、タッチ配線30、第1接続配線40、第1短絡配線42、第2短絡配線43及び第3短絡配線44と同じ第3金属膜からなる(図8を参照)。従って、第4短絡配線45は、接続対象の第1接続配線40及び第2接続配線41に対して直接連なることで接続されている。第4短絡配線45と第1接続配線40及び第2接続配線41との関係は、第1短絡配線42と第1接続配線40との関係と同様とされる。また、第4短絡配線45と、ゲート配線26、ソース配線27及びタッチ電極29と、の関係は、第1短絡配線42と、ゲート配線26、ソース配線27及びタッチ電極29と、の関係と同様とされる。
以上説明したように本実施形態のアレイ基板(配線基板)21は、第1方向に沿って延在するソース配線(第1配線)27と、第1方向に沿って延在する第1接続配線(第2配線)40と、第1接続配線40に接続されるタッチ電極(第1電極)29と、第1方向と交差する第2方向に沿って延在する第1短絡配線(第3配線)42と、ソース配線27に接続されて、第1接続配線40及び第1短絡配線42には非接続とされるドライバ(信号供給部)12と、を備え、ソース配線27は、第2方向について間隔を空けて2つ配され、第1接続配線40は、第2方向について間隔を空けた位置にて2つのソース配線27に対して絶縁膜である第1層間絶縁膜35及び平坦化膜36を介して重畳して2つ配され、ドライバ12は、2つのソース配線27のうちの一方のソース配線27である第1ソース配線27αに対して第1画像信号(第1信号)を、2つのソース配線27のうちの他方のソース配線27である第2ソース配線27βに対して第1画像信号とは極性が反転した第2画像信号(第2信号)を、それぞれ供給し、第1短絡配線42は、2つの第1接続配線40に接続される。
タッチ電極29には、2つの第1接続配線40が接続されているので、タッチ電極29の抵抗分布を低減することができる。一方、例えばタッチ電極29に対して第1接続配線40が正常に接続されていない場合には、タッチ電極29と第1接続配線40との接続抵抗が高くなる。このため、第1接続配線40に対して絶縁膜である第1層間絶縁膜35及び平坦化膜36を介して重畳するソース配線27からの電界が、第1接続配線40を介して第1接続配線40の近くに存在する他の素子に悪影響を及ぼすおそれがある。
その点、2つの第1接続配線40は、第2方向に沿って延在する第1短絡配線42によって接続されているので、2つの第1接続配線40とタッチ電極29との接続抵抗を低減することができる。しかも、2つの第1接続配線40に対して絶縁膜である第1層間絶縁膜35及び平坦化膜36を介して重畳する2つのソース配線27には、ドライバ12から互いに極性が反転した第1画像信号と第2画像信号とがそれぞれ供給されるので、第1画像信号が供給される一方のソース配線27である第1ソース配線27αから重畳する第1接続配線40に作用する電界と、第2画像信号が供給される他方のソース配線27である第2ソース配線27βから重畳する第1接続配線40に作用する電界と、を相殺することができる。以上により、ソース配線27からの電界が第1接続配線40を介して第1接続配線40の近くに存在する他の素子に悪影響を及ぼす事態を生じ難くすることができる。
また、第1方向に沿って延在していてタッチ電極29に接続されるタッチ配線(第4配線)30と、第2方向に沿って延在する第2短絡配線(第5配線)43と、を備え、タッチ配線30は、第2方向について間隔を空けて2つ配され、ソース配線27は、第2方向について間隔を空けた位置にて2つのタッチ配線30に対して絶縁膜である第1層間絶縁膜35及び平坦化膜36を介して重畳して2つ配され、ドライバ12は、2つのタッチ配線30に第3信号である共通電位信号やタッチ信号を、2つのタッチ配線30と重畳する2つのソース配線27のうちの一方のソース配線27である第3ソース配線27γには第3画像信号(第4信号)を、2つのタッチ配線30と重畳する2つのソース配線27のうちの他方のソース配線27である第4ソース配線27δには第3画像信号とは極性が反転した第4画像信号(第5信号)を、それぞれ供給し、第2短絡配線43は、2つのタッチ配線30に接続される。ドライバ12から出力される第3信号である共通電位信号やタッチ信号は、2つのタッチ配線30を介してタッチ電極29に供給される。2つのタッチ配線30は、第2方向に沿って延在する第2短絡配線43によって接続されているので、2つのタッチ配線30とタッチ電極29との接続抵抗を低減することができる。しかも、2つのタッチ配線30に対して絶縁膜である第1層間絶縁膜35及び平坦化膜36を介して重畳する2つのソース配線27には、ドライバ12から互いに極性が反転した第3画像信号と第4画像信号とがそれぞれ供給されるので、第3画像信号が供給される一方のソース配線27である第3ソース配線27γから重畳するタッチ配線30に作用する電界と、第4画像信号が供給される他方のソース配線27である第4ソース配線27δから重畳するタッチ配線30に作用する電界と、を相殺することができる。以上により、ソース配線27からの電界がタッチ配線30を介してタッチ配線30の近くに存在する他の素子に悪影響を及ぼす事態を生じ難くすることができる。このように、第1接続配線40及びタッチ配線30に対してそれぞれ重畳するソース配線27からの電界による悪影響を好適に低減させることができる。
また、画素電極(第2電極)25と、ソース配線27及び画素電極25に接続されるTFT(スイッチング素子)24と、を備え、第1接続配線40は、その一部がTFT24の少なくとも一部に対して絶縁膜である第1層間絶縁膜35及び平坦化膜36を介して重畳して配される。ドライバ12から出力される第1画像信号は、2つのソース配線27のうちの一方のソース配線27である第1ソース配線27αと一方のソース配線27である第1ソース配線27αに接続されたTFT24とを介して接続対象の画素電極25に供給される。ドライバ12から出力される第2画像信号は、2つのソース配線27のうちの他方のソース配線27である第2ソース配線27βと他方のソース配線27である第2ソース配線27βに接続されたTFT24とを介して接続対象の画素電極25に供給される。2つの第1接続配線40が第1短絡配線42に接続されることで、ソース配線27からの電界が第1接続配線40を介して第1接続配線40に対して重畳するTFT24に悪影響を及ぼす事態を生じ難くすることができる。
また、本実施形態の液晶パネル(表示装置)11は、上記記載のアレイ基板21と、アレイ基板21に対して間隔を空けて対向して配される対向基板20と、を備える。このような構成の液晶パネル11によれば、ソース配線27からの電界に起因して表示品位が低下する事態を生じ難くすることができる。
<実施形態2>
実施形態2を図9によって説明する。この実施形態2では、第1短絡配線142の構成を変更した場合を示す。なお、上記した実施形態1と同様の構造、作用及び効果について重複する説明は省略する。
本実施形態に係る第1短絡配線142は、図9に示すように、タッチ電極129のうちの図9の右側の領域に配された全ての第1接続配線140のうちの図6の上端部に接続されるよう配されている。つまり、第1短絡配線142は、タッチ電極129のうちの図6の上端部付近に配されている。
<実施形態3>
実施形態3を図10によって説明する。この実施形態3では、上記した実施形態1から第1短絡配線242の構成を変更した場合を示す。なお、上記した実施形態1と同様の構造、作用及び効果について重複する説明は省略する。
本実施形態に係る第1短絡配線242は、図10に示すように、タッチ電極229のうちの図10の右側の領域に配された全ての第1接続配線240のうちの図6の上下方向についての中央部に接続されるよう配されている。つまり、第1短絡配線242は、タッチ電極229のうちの図6の上下方向についての中央部付近に配されている。
<実施形態4>
実施形態4を図11によって説明する。この実施形態4では、上記した実施形態1から第1短絡配線342の構成を変更した場合を示す。なお、上記した実施形態1と同様の構造、作用及び効果について重複する説明は省略する。
本実施形態に係る第1短絡配線342は、図11に示すように、Y軸方向について間隔を空けた位置に複数(図11では3つ)が配されている。具体的には、複数の第1短絡配線342には、第1接続配線340のうちの図11の下端部に接続される第1短絡配線342と、第1接続配線340のうちの図11の上端部に接続される第1短絡配線342と、第1接続配線340のうちの図11の上下方向についての中央部に接続される第1短絡配線342と、が含まれる。複数の第1短絡配線342は、いずれもタッチ電極329のうちの図11の右側の領域に配された全ての第1接続配線340に対してそれぞれ接続されている。このように、各第1接続配線340が複数の第1短絡配線342にそれぞれ接続されることで、各第1接続配線340とタッチ電極329との接続抵抗をさらに低減することができる。
以上説明したように本実施形態によれば、第1短絡配線342は、第1方向について間隔を空けた位置に複数配され、複数の第1短絡配線342は、2つの第1接続配線340のそれぞれに接続される。このように、2つの第1接続配線340が複数の第1短絡配線342にそれぞれ接続されることで、2つの第1接続配線340とタッチ電極329との接続抵抗をさらに低減することができる。
<実施形態5>
実施形態5を図12によって説明する。この実施形態5では、上記した実施形態1から第1短絡配線442の構成を変更した場合を示す。なお、上記した実施形態1と同様の構造、作用及び効果について重複する説明は省略する。
本実施形態に係る第1短絡配線442は、図12に示すように、2つずつの第1接続配線440に対してそれぞれ接続されるよう、複数がX軸方向について間隔を空けて配されている。第1短絡配線442は、X軸方向についての長さ寸法が、X軸方向について隣り合う2つの第1接続配線440(ソース配線427)の間の間隔程度であり、1つの画素電極25(図4を参照)の幅寸法分程度でもある。X軸方向について隣り合う2つの第1短絡配線442の間の間隔は、1つの画素電極25の幅寸法分程度とされる。第1短絡配線442によって短絡される2つの第1接続配線440に対して重畳する関係とされる2つのソース配線427には、ドライバ412から極性が反転した画像信号がそれぞれ供給されるようになっている。従って、本実施形態においても、実施形態1と同様に、各ソース配線427から重畳する各第1接続配線440に作用する電界を相殺することができる。また、複数の第1短絡配線442は、いずれも第1接続配線440のうちの図12の上下方向についての中央部に接続されている。
<他の実施形態>
本明細書が開示する技術は、上記記述及び図面によって説明した実施形態に限定されず、例えば次のような実施形態も技術的範囲に含まれる。
(1)第1接続配線40,140,240,340,440に対する第1短絡配線42,142,242,342,442のY軸方向についての接続位置は、図示以外にも適宜に変更可能である。
(2)実施形態4に記載の構成において、第1短絡配線342の設置数は、2つまたは4つ以上に変更することも可能である。
(3)第1短絡配線42,142,242,342,442によって短絡される第1接続配線40,140,240,340,440の数は、図示以外にも適宜に変更可能である。
(4)第2短絡配線43によって短絡されるタッチ配線30の数は、図示以外にも適宜に変更可能である。
(5)第3短絡配線44及び第4短絡配線45の設置数は、図示以外にも適宜に変更可能である。
(6)第3短絡配線44を省略することも可能である。
(7)第4短絡配線45を省略することも可能である。その場合、第2接続配線41をタッチ電極29,129,229,329に対して接続する構成を採ることもできる。
(8)各短絡配線42~45,142,242,342,442は、ゲート配線26とは非重畳となる配置であってもよい。
(9)タッチ電極29,129,229,329に対するタッチ配線30の接続箇所数は、図示以外にも適宜に変更可能である。
(10)タッチ電極29,129,229,329に対する第1接続配線40,140,240,340,440の接続箇所数は、図示以外にも適宜に変更可能である。
(11)ソース配線27,427、タッチ配線30及び第1接続配線40,140,240,340,440は、部分的に拡幅しない構成でもよい。
(12)タッチ配線30に対してTFT24のどの部分を重畳する関係とするかについては、図示以外にも適宜に変更可能である。同様に、第1接続配線40,140,240,340,440に対してTFT24のどの部分を重畳する関係とするかについては、図示以外にも適宜に変更可能である。
(13)TFT24においてドレイン電極24Cと画素電極25との中間に位置する中間電極39を省略することも可能である。
(14)回路部14を省略することも可能である。その場合、アレイ基板21に回路部14と同様の機能を有するゲートドライバを取り付けてもよい。また、回路部14をアレイ基板21における片側の辺部のみに設けることも可能である。
(15)半導体部24Dを構成する半導体膜の材料は、ポリシリコン(LTPS)やアモルファスシリコン等でもよい。
(16)TFT24の構成は、ボトムゲート型以外にも、トップゲート型やダブルゲート型等でもよい。
(17)画素電極25と共通電極28とのうちの上層側に位置する電極である「上層電極」が共通電極28となり、下層側に位置する電極である「下層電極」が画素電極25となっていてもよい。この場合、「上層電極」である共通電極28にスリットが設けられる。
(18)タッチパネルパターンは、自己容量方式以外にも相互容量方式であってもよい。
(19)タッチパネルパターン(タッチパネル機能)を有さない液晶パネル11でもよい。この場合、共通電極(第1電極)28が非分割構造とされ、タッチ電極29,129,229,329が非形成となる。また、タッチ配線30に代えて、共通電極28に接続されて共通電位信号(第3信号)を供給する共通配線(第3配線)が、第3金属膜を用いて設けられる。
(20)カラーフィルタ31は、アレイ基板21に設けられてもよい。つまり、液晶パネル11は、COA(Color Filter On Array)構造であってもよい。
(21)カラーフィルタ31の色数は、4色以上でもよい。追加するカラーフィルタ31は、黄色を呈する黄色カラーフィルタや全波長領域の光を透過する透明カラーフィルタ等であってもよい。
(22)液晶パネル11の表示モードは、FFSモード以外にもVAモード、IPSモード等でもよい。
(23)液晶パネル11は、透過型以外にも反射型や半透過型であってもよい。液晶パネル11を反射型とした場合は、バックライト装置を省略できる。
(24)液晶パネル11以外の表示パネル(有機EL表示パネル等)でもよい。
11…液晶パネル(表示装置)、12,412…ドライバ(信号供給部)、20…対向基板、21…アレイ基板(配線基板)、24…TFT(スイッチング素子)、25…画素電極(第2電極)、27,427…ソース配線(第1配線)、27α…第1ソース配線(一方の第1配線)、27β…第2ソース配線(他方の第1配線)、27γ…第3ソース配線(一方の第1配線)、27δ…第4ソース配線(他方の第1配線)、29,129,229,329…タッチ電極(第1電極)、30…タッチ配線(第4配線)、35…第1層間絶縁膜(絶縁膜)、36…平坦化膜(絶縁膜)、40,140,240,340,440…第1接続配線(第2配線)、42,142,242,342,442…第1短絡配線(第3配線)、43…第2短絡配線(第5配線)

Claims (4)

  1. 第1方向に沿って延在する第1配線と、
    前記第1方向に沿って延在する第2配線と、
    前記第2配線に接続される第1電極と、
    前記第1方向と交差する第2方向に沿って延在する第3配線と、
    前記第1配線に接続されて、前記第2配線及び前記第3配線には非接続とされる信号供給部と、を備え、
    前記第1配線は、前記第2方向について間隔を空けて2つ配され、
    前記第2配線は、前記第2方向について間隔を空けた位置にて2つの前記第1配線に対して絶縁膜を介して重畳して2つ配され、
    前記信号供給部は、2つの前記第1配線のうちの一方の前記第1配線に対して第1信号を、2つの前記第1配線のうちの他方の前記第1配線に対して前記第1信号とは極性が反転した第2信号を、それぞれ供給し、
    前記第3配線は、2つの前記第2配線に接続されており、
    前記第1方向に沿って延在していて前記第1電極に接続される第4配線と、
    前記第2方向に沿って延在する第5配線と、を備え、
    前記第4配線は、前記第2方向について間隔を空けて2つ配され、
    前記第1配線は、前記第2方向について間隔を空けた位置にて2つの前記第4配線に対して絶縁膜を介して重畳して2つ配され、
    前記信号供給部は、2つの前記第4配線に第3信号を、2つの前記第4配線と重畳する2つの前記第1配線のうちの一方の前記第1配線には第4信号を、2つの前記第4配線と重畳する2つの前記第1配線のうちの他方の前記第1配線には前記第4信号とは極性が反転した第5信号を、それぞれ供給し、
    前記第5配線は、2つの前記第4配線に接続される配線基板。
  2. 第2電極と、
    前記第1配線及び前記第2電極に接続されるスイッチング素子と、を備え、
    前記第2配線は、その一部が前記スイッチング素子の少なくとも一部に対して絶縁膜を介して重畳して配される請求項1記載の配線基板。
  3. 前記第3配線は、前記第1方向について間隔を空けた位置に複数配され、
    複数の前記第3配線は、2つの前記第2配線のそれぞれに接続される請求項1または請求項2記載の配線基板。
  4. 請求項1または請求項2記載の配線基板と、
    前記配線基板に対して間隔を空けて対向して配される対向基板と、を備える表示装置。
JP2023183076A 2023-10-25 2023-10-25 配線基板及び表示装置 Active JP7646781B1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2023183076A JP7646781B1 (ja) 2023-10-25 2023-10-25 配線基板及び表示装置
US18/902,922 US20250142965A1 (en) 2023-10-25 2024-10-01 Wiring board and display device
CN202411387548.6A CN119894091A (zh) 2023-10-25 2024-10-04 布线基板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2023183076A JP7646781B1 (ja) 2023-10-25 2023-10-25 配線基板及び表示装置

Publications (2)

Publication Number Publication Date
JP7646781B1 true JP7646781B1 (ja) 2025-03-17
JP2025072770A JP2025072770A (ja) 2025-05-12

Family

ID=95019357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023183076A Active JP7646781B1 (ja) 2023-10-25 2023-10-25 配線基板及び表示装置

Country Status (3)

Country Link
US (1) US20250142965A1 (ja)
JP (1) JP7646781B1 (ja)
CN (1) CN119894091A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018018156A (ja) 2016-07-25 2018-02-01 株式会社ジャパンディスプレイ 表示装置及びその駆動方法
JP2022160756A (ja) 2021-04-07 2022-10-20 シャープディスプレイテクノロジー株式会社 配線基板及び表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018018156A (ja) 2016-07-25 2018-02-01 株式会社ジャパンディスプレイ 表示装置及びその駆動方法
JP2022160756A (ja) 2021-04-07 2022-10-20 シャープディスプレイテクノロジー株式会社 配線基板及び表示装置

Also Published As

Publication number Publication date
CN119894091A (zh) 2025-04-25
JP2025072770A (ja) 2025-05-12
US20250142965A1 (en) 2025-05-01

Similar Documents

Publication Publication Date Title
CN110391253B (zh) 配线基板和显示装置
US12307056B2 (en) Display device
US20230194942A1 (en) Active matrix substrate and display panel
US10585515B2 (en) Display device with position inputting function
US12373067B2 (en) Display device with position input function
US10698545B2 (en) Display device with position input function
US10712852B2 (en) Display device with position inputting function
CN113341619B (zh) 带有位置输入功能的显示装置
US11366540B2 (en) Display device
JPWO2018008619A1 (ja) タッチパネル付き表示装置
WO2014054558A1 (ja) 半導体装置及び表示装置
US10203808B2 (en) Position input device and display device having position input function
JP7646781B1 (ja) 配線基板及び表示装置
US20250351576A1 (en) Display device and method of producing display device
US20250116906A1 (en) Transistor and manufacturing method for transistor
US20260016726A1 (en) Wiring substrate, display device, and method of manufacturing the wiring substrate
US11169424B2 (en) Display device
JP2025162233A (ja) 表示基板及び表示装置
JP2025167495A (ja) 表示装置
CN119225060A (zh) 液晶显示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20241212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250305

R150 Certificate of patent or registration of utility model

Ref document number: 7646781

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150