JP2017038091A - インターポーザー用基板の製造方法 - Google Patents
インターポーザー用基板の製造方法 Download PDFInfo
- Publication number
- JP2017038091A JP2017038091A JP2016220229A JP2016220229A JP2017038091A JP 2017038091 A JP2017038091 A JP 2017038091A JP 2016220229 A JP2016220229 A JP 2016220229A JP 2016220229 A JP2016220229 A JP 2016220229A JP 2017038091 A JP2017038091 A JP 2017038091A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- single crystal
- crystal silicon
- base material
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H10P30/204—
-
- H10P30/208—
-
- H10W40/255—
-
- H10W70/692—
-
- H10P90/1916—
-
- H10W10/181—
Landscapes
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
Abstract
【課題】半導体装置の高放熱化、高速対応化に有用で、半導体チップ等の搭載が容易であり、かつ配線基板や半導体チップに強固に接合できるインターポーザー用基板の製造方法を提供する。【解決手段】板状の単結晶シリコン母材とサファイア、アルミナ、窒化アルミニウム又は窒化シリコンからなる絶縁基板の貼り合わせを行う面の少なくともいずれかに、ポリシラザンを含有する塗膜を形成し、該塗膜を600℃以上1,200℃以下に加熱する焼成処理を行ってシリコン含有無機薄膜を形成し、次に、該シリコン含有無機薄膜を焼成処理時の厚さのままとして、単結晶シリコン母材と絶縁基板とを該シリコン含有無機薄膜の表面を接合面として貼り合わせ、その後、単結晶シリコン母材を厚さ20〜400μmの単結晶シリコン基板と成し、絶縁基板を厚さ1〜100μmの絶縁層と成して、単結晶シリコン基板上に熱伝導性の絶縁層を有するインターポーザー用基板を得る。【選択図】図2
Description
本発明は、インターポーザー用基板の製造方法に関し、更に詳しく述べると、配線基板と、該配線基板に搭載される電子素子(例えば、半導体チップ)との間に介挿されて半導体装置やその他の電子装置を構成するために用いられるインターポーザーを作製するためのインターポーザー用基板の製造方法に関する。
周知の通り、半導体装置は、例えば多層回路基板のような配線基板(実装基板などとも呼ばれる)の上にICチップ、LSIチップのような半導体チップを搭載して構成されている。また、配線基板と半導体チップを電気的に接続するため、ボンディングワイヤを接続手段として使用したワイヤボンディング法(WB法)が用いられている。
しかし、WB法の場合、接続手段として使用するボンディングワイヤは機械的強度が弱く、広い配線スペースを必要とするなどの欠点があり、最近の高密度配線やデバイスの小型化、薄型化などの要求に十分に対応できないという問題があった。このような問題を解決するため、最近では、多層回路基板のような配線基板の上にICチップ、LSIチップのような半導体チップをはんだバンプを介して搭載する方法が広く用いられている。この方法は、フリップチップ(FC)法と呼ばれるもので、半導体チップにFC接続用のはんだバンプを形成する方法としては、例えば、半導体チップの回路形成面のアルミニウム電極にはんだを盛り上げ、更にそのはんだを加熱して半球状にバンプを形成する方法や、金ワイヤをアルミニウム電極にボンディングして小球状のバンプを形成する方法などが採用されている。また、配線基板と半導体チップの間は、デバイスの機械的強度を上げ、耐水性を高めるため、例えばエポキシ樹脂のような絶縁性の封止樹脂(アンダーフィル材とも呼ばれる)で封止されている。
しかしながら、FC法によって高密度に配線を形成した半導体装置にも欠点がある。即ち、配線基板と半導体チップとは、はんだバンプによって接合されているだけであるので、半導体装置に下方や側面からストレスがかかった場合、たとえ樹脂封止していたとしても、配線基板から半導体チップが外れてしまうことがある。また、配線基板、半導体チップ、そしてアンダーフィル材は、それぞれ線膨張率を異にしているので、線膨張率のミスマッチにより配線基板や半導体チップに大きな反りが発生し、チップの破損や外れ、異常動作の発生が問題となっている。また、配線基板を硬質の材料で構成して反りの問題を防止することも考えられるが、最近の傾向として半導体チップの基板は薄く脆い材料から形成されているので、配線基板の改善ですべての問題が解決できるわけでない。
これらの問題を解決するため、例えば配線基板と半導体チップの間にインターポーザーを介挿して半導体装置を構成する方法が提案されている。
例えば、特開平11−288978号公報(特許文献1)では、半導体チップが配線基板から容易に外れるのを防止するため、はんだ付けのための電極を下面に備えたインターポーザーの上にはんだバンプを介して半導体チップを載置する方法を提案している。この半導体装置の場合、インターポーザーの側面に4つの角(端面)に、配線基板にはんだ付けが可能な電極を更に有していることを特徴とする。
また、特開2000−31345号公報(特許文献2)では、充填後のアンダーフィル材の硬化時に半導体チップの表面(配線等)にダメージが与えられるのを防止するため、半導体チップをはんだバンプによりインターポーザーと接続し、更にインターポーザーの電極パッドを配線基板に接続する方法を提案している。この半導体装置の場合、アンダーフィル材をエポキシ樹脂系の封止樹脂とそれに分散されたシリカ、アルミナ等の充填材とから構成するとともに、充填材の分布密度をインターポーザーの側で「密」に、半導体チップの側で「疎」に調整していることを特徴としている。
以上の方法によれば、インターポーザーを配線基板と半導体チップの間に介挿して実装強度の向上やチップの外れ防止などが達成される。
以上の方法によれば、インターポーザーを配線基板と半導体チップの間に介挿して実装強度の向上やチップの外れ防止などが達成される。
しかしながら、最近の傾向として、多機能化などによりチップそのものの大型化、高密度化が進んでいるので、半導体装置からの放熱性に問題がある。また、半導体装置間での高速な信号のやりとりが必要となるスーパーコンピューターなどへ適用する場合には、半導体装置の高速対応性(良高周波特性)に問題がある。
本発明は、上記事情に鑑みなされたもので、半導体装置の高放熱化、高速対応化(良高周波特性化)に有用で、半導体チップ等の搭載が容易であり、かつ配線基板や半導体チップに強固に接合できるインターポーザー用基板の製造方法を提供することを目的とする。
本発明者らは、上記課題を解決するために鋭意検討した結果、単結晶シリコン基板と、サファイア、アルミナ、ダイヤモンド、窒化アルミニウム、窒化シリコンの群より選ばれた少なくとも1種からなる熱伝導性の絶縁層とを有するインターポーザー用基板によれば、半導体装置の高放熱化、高速対応化(良高周波特性化)を図ることができることを見出し、その製造方法を含めて鋭意検討を行い、本発明を成すに至った。
即ち、本発明は、下記のインターポーザー用基板の製造方法を提供する。
〔1〕 板状の単結晶シリコン母材とサファイア、アルミナ、窒化アルミニウム又は窒化シリコンからなる絶縁基板の貼り合わせを行う面の少なくともいずれかに、ポリシラザンを含有する塗膜を形成し、該塗膜を600℃以上1,200℃以下に加熱する焼成処理を行ってシリコン含有無機薄膜を形成し、次に、該シリコン含有無機薄膜を焼成処理時の厚さのままとして、上記単結晶シリコン母材と絶縁基板とを該シリコン含有無機薄膜の表面を接合面として貼り合わせ、その後、上記単結晶シリコン母材を厚さ20〜400μmの単結晶シリコン基板と成し、上記絶縁基板を厚さ1〜100μmの絶縁層と成して、単結晶シリコン基板上に熱伝導性の絶縁層を有するインターポーザー用基板を得るインターポーザー用基板の製造方法。
〔2〕 前記絶縁基板が窒化アルミニウム又は窒化シリコンからなるものである〔1〕記載のインターポーザー用基板の製造方法。
〔3〕 上記シリコン含有無機薄膜の厚さが10nm〜10μmである〔1〕又は〔2〕記載のインターポーザー用基板の製造方法。
〔4〕 上記焼成処理により、塗膜のポリシラザンをSiO2又はSiNに転化させてシリコン含有無機薄膜とする〔1〕〜〔3〕のいずれかに記載のインターポーザー用基板の製造方法。
〔5〕 上記焼成処理が、酸素及び/又は水蒸気を含む雰囲気下、窒素を含む不活性雰囲気下、もしくは減圧下で行われる〔1〕〜〔4〕のいずれかに記載のインターポーザー用基板の製造方法。
〔6〕 上記ポリシラザンがパーヒドロポリシラザンである〔1〕〜〔5〕のいずれかに記載のインターポーザー用基板の製造方法。
〔7〕 上記単結晶シリコン母材表面又は単結晶シリコン母材上に形成したシリコン含有無機薄膜表面からイオンを注入してイオン注入領域を形成し、上記単結晶シリコン母材と絶縁基板とをシリコン含有無機薄膜を介して貼り合わせた後、上記イオン注入領域で単結晶シリコン母材の一部を剥離させ、その残りを単結晶シリコン基板とするものである〔1〕〜〔6〕のいずれかに記載のインターポーザー用基板の製造方法。
〔8〕 上記絶縁基板表面又は絶縁基板上に形成したシリコン含有無機薄膜表面からイオンを注入してイオン注入領域を形成することを行い、上記単結晶シリコン母材と絶縁基板とをシリコン含有無機薄膜の表面を接合面として貼り合わせた後、上記イオン注入領域で絶縁基板の一部を剥離させ、その残りを絶縁層とするものである〔7〕記載のインターポーザー用基板の製造方法。
〔9〕 上記単結晶シリコン母材と絶縁基板とをシリコン含有無機薄膜の表面を接合面として貼り合わせた後、少なくとも研磨を行って上記絶縁基板の厚さを薄くして絶縁層とするものである〔7〕記載のインターポーザー用基板の製造方法。
〔1〕 板状の単結晶シリコン母材とサファイア、アルミナ、窒化アルミニウム又は窒化シリコンからなる絶縁基板の貼り合わせを行う面の少なくともいずれかに、ポリシラザンを含有する塗膜を形成し、該塗膜を600℃以上1,200℃以下に加熱する焼成処理を行ってシリコン含有無機薄膜を形成し、次に、該シリコン含有無機薄膜を焼成処理時の厚さのままとして、上記単結晶シリコン母材と絶縁基板とを該シリコン含有無機薄膜の表面を接合面として貼り合わせ、その後、上記単結晶シリコン母材を厚さ20〜400μmの単結晶シリコン基板と成し、上記絶縁基板を厚さ1〜100μmの絶縁層と成して、単結晶シリコン基板上に熱伝導性の絶縁層を有するインターポーザー用基板を得るインターポーザー用基板の製造方法。
〔2〕 前記絶縁基板が窒化アルミニウム又は窒化シリコンからなるものである〔1〕記載のインターポーザー用基板の製造方法。
〔3〕 上記シリコン含有無機薄膜の厚さが10nm〜10μmである〔1〕又は〔2〕記載のインターポーザー用基板の製造方法。
〔4〕 上記焼成処理により、塗膜のポリシラザンをSiO2又はSiNに転化させてシリコン含有無機薄膜とする〔1〕〜〔3〕のいずれかに記載のインターポーザー用基板の製造方法。
〔5〕 上記焼成処理が、酸素及び/又は水蒸気を含む雰囲気下、窒素を含む不活性雰囲気下、もしくは減圧下で行われる〔1〕〜〔4〕のいずれかに記載のインターポーザー用基板の製造方法。
〔6〕 上記ポリシラザンがパーヒドロポリシラザンである〔1〕〜〔5〕のいずれかに記載のインターポーザー用基板の製造方法。
〔7〕 上記単結晶シリコン母材表面又は単結晶シリコン母材上に形成したシリコン含有無機薄膜表面からイオンを注入してイオン注入領域を形成し、上記単結晶シリコン母材と絶縁基板とをシリコン含有無機薄膜を介して貼り合わせた後、上記イオン注入領域で単結晶シリコン母材の一部を剥離させ、その残りを単結晶シリコン基板とするものである〔1〕〜〔6〕のいずれかに記載のインターポーザー用基板の製造方法。
〔8〕 上記絶縁基板表面又は絶縁基板上に形成したシリコン含有無機薄膜表面からイオンを注入してイオン注入領域を形成することを行い、上記単結晶シリコン母材と絶縁基板とをシリコン含有無機薄膜の表面を接合面として貼り合わせた後、上記イオン注入領域で絶縁基板の一部を剥離させ、その残りを絶縁層とするものである〔7〕記載のインターポーザー用基板の製造方法。
〔9〕 上記単結晶シリコン母材と絶縁基板とをシリコン含有無機薄膜の表面を接合面として貼り合わせた後、少なくとも研磨を行って上記絶縁基板の厚さを薄くして絶縁層とするものである〔7〕記載のインターポーザー用基板の製造方法。
本発明によれば、単結晶シリコン基板と、該単結晶シリコン基板上に設けられたサファイア、アルミナ、窒化アルミニウム又は窒化シリコンからなる熱伝導性の絶縁層とを有する構成とすることにより、半導体装置の高放熱化、高速対応化(良高周波特性化)を図ることができる有用なインターポーザー用基板を提供できる。また、本発明のインターポーザー用基板の製造方法により、上記のようなインターポーザー用基板を容易に製造することが可能となる。
以下に、本発明に係るインターポーザー用基板の製造方法の実施形態について説明する。なお、図1〜図3において構成が同じものについては同じ符号を付している。
[第1の実施形態]
図1に基づき、本発明に係るインターポーザー用基板の製造方法における製造工程の第1の実施形態を説明する。
本発明に係るインターポーザー用基板の製造方法は、図1に示すように、単結晶シリコン母材への水素イオン(希ガスイオン)注入工程(工程11)、絶縁層形成工程(工程12)、薄化(剥離)処理工程(工程13)、ダメージ層除去工程(工程14)の順に処理を行うものである。
図1に基づき、本発明に係るインターポーザー用基板の製造方法における製造工程の第1の実施形態を説明する。
本発明に係るインターポーザー用基板の製造方法は、図1に示すように、単結晶シリコン母材への水素イオン(希ガスイオン)注入工程(工程11)、絶縁層形成工程(工程12)、薄化(剥離)処理工程(工程13)、ダメージ層除去工程(工程14)の順に処理を行うものである。
(工程11:単結晶シリコン母材への水素イオン(希ガスイオン)注入工程)
まず、板状の単結晶シリコン母材1Aの表面から水素イオン又は希ガス(即ち、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、ラドン)イオンを注入し、母材中にイオン注入領域2を形成する(図1(a))。
まず、板状の単結晶シリコン母材1Aの表面から水素イオン又は希ガス(即ち、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、ラドン)イオンを注入し、母材中にイオン注入領域2を形成する(図1(a))。
ここで、単結晶シリコン母材1Aは、インターポーザー用基板のベース基板用の母材であり、特に限定されないが、例えばチョクラルスキー(CZ)法により育成された単結晶をスライスして得られたもので、例えば直径が100〜300mm、導電型がP型又はN型、抵抗率が10Ω・cm程度のものでも良いができるだけ高抵抗のものが好適である。単結晶シリコン母材1Aの板厚は、取り扱い性と後述する薄化のし易さの兼ね合いから、100〜700μmが好ましい。
イオン注入領域2の形成方法は、特に限定されず、例えば、単結晶シリコン母材1Aの表面から所望の深さにイオン注入領域2を形成できるような注入エネルギーで、所定の線量の水素イオン又は希ガスイオンを注入する。このときの条件として、例えば注入エネルギーは1〜10MeV、注入線量は2×1016〜3×1017/cm2とできる。注入される水素イオンとしては、2×1016〜3×1017(atoms/cm2)のドーズ量の水素イオン(H+)、又は1×1016〜2×1016(atoms/cm2)のドーズ量の水素分子イオン(H2 +)が好ましい。特に好ましくは、6×1016〜8×1016(atoms/cm2)のドーズ量の水素イオン(H+)、又は3×1016〜4×1016(atoms/cm2)のドーズ量の水素分子イオン(H2 +)である。
イオン注入された基板表面からイオン注入領域2までの深さ(即ち、イオン打ち込み深さ)は、インターポーザー用基板の単結晶シリコン基板1としての所望の厚さに対応するものであるが、好ましくは20〜400μm、更に好ましくは100μm程度である。
(工程12:絶縁層形成工程)
次に、単結晶シリコン母材1Aのイオン注入面上に、化学的蒸着法又は物理的蒸着法でアルミナ、ダイヤモンド、窒化アルミニウム又は窒化シリコンからなる熱伝導性を有する絶縁層4を形成する(図1(b))。
次に、単結晶シリコン母材1Aのイオン注入面上に、化学的蒸着法又は物理的蒸着法でアルミナ、ダイヤモンド、窒化アルミニウム又は窒化シリコンからなる熱伝導性を有する絶縁層4を形成する(図1(b))。
化学的蒸着法及び物理的蒸着法は、高熱伝導性、かつ高電気絶縁性を有する無機薄膜が形成できる限り、特に制限されないが、例えば化学的蒸着法としてはマイクロ波プラズマCVD法、高周波プラズマCVD法、高密度プラズマCVD法などいずれでもよい。また、物理的蒸着法としてはイオンプレーティング法やスパッタリング法などいずれでもよい。
絶縁層4の膜厚は、0.1〜100μmが好ましく、1〜10μmがより好ましい。下限の膜厚を下回ると必要な絶縁性が確保できないおそれがあり、上限の膜厚を上回ると膜の内部応力により基板の形状が悪化する場合がある。
(工程13:薄化(剥離)処理工程)
次に、単結晶シリコン母材1Aにおけるイオン注入した部分に熱的エネルギー、機械的エネルギー又は光的エネルギーを付与して、イオン注入領域2に沿って単結晶シリコン母材1Aの一部を剥離させ、絶縁層4側の残りを単結晶シリコン基板1とする(図1(c))。なお、剥離は、イオン注入領域2に沿って単結晶シリコン母材1Aの一端から他端に向かうへき開によるものが好ましい。
次に、単結晶シリコン母材1Aにおけるイオン注入した部分に熱的エネルギー、機械的エネルギー又は光的エネルギーを付与して、イオン注入領域2に沿って単結晶シリコン母材1Aの一部を剥離させ、絶縁層4側の残りを単結晶シリコン基板1とする(図1(c))。なお、剥離は、イオン注入領域2に沿って単結晶シリコン母材1Aの一端から他端に向かうへき開によるものが好ましい。
剥離処理として、例えば好ましくは200℃以上、より好ましくは250〜350℃の加熱を行ってイオン注入した部分に熱的エネルギーをかけてイオン注入した部分に微少なバブル体を発生させることにより剥離を行う方法や、イオン注入した部分が上記熱処理により脆化されていることから、この脆化部分に例えば1MPa以上5MPa以下のウェハを破損させないような圧力を適宜選択し、ガスや液体等の流体のジェットを吹き付ける衝撃力のような機械的エネルギーを印加して剥離を行う方法、イオン注入した部分がアモルファス状態になることによりアモルファス部分に吸収される波長の光を照射し光エネルギーを吸収させてイオン注入界面から剥離を行う方法などから選ばれる1つの手法もしくは2つ以上の手法を組み合わせて剥離を行うとよい。
(工程14:イオン注入ダメージ層除去工程)
次に、単結晶シリコン基板1の絶縁層4とは反対面において、上記イオン注入によりダメージを受けて結晶欠陥を生じている層を除去する。
次に、単結晶シリコン基板1の絶縁層4とは反対面において、上記イオン注入によりダメージを受けて結晶欠陥を生じている層を除去する。
ここで、イオン注入ダメージ層の除去は、ウェットエッチング又はドライエッチングにより行うことが好ましい。ウェットエッチングとしては、例えばKOH溶液、NH4OH溶液、NaOH溶液、CsOH溶液、アンモニア水(28質量%)、過酸化水素水(30〜35質量%)、水(残部)からなるSC−l溶液、EDP(エチレンジアミンピロカテコール)溶液、TMAH(4メチル水酸化アンモニウム)溶液、ヒドラジン溶液のうち、少なくとも1つのエッチング溶液を用いて行うとよい。また、ドライエッチングとしては、例えばフッ素系ガス中に単結晶シリコン基板1の基板面を曝してエッチングする反応性ガスエッチングやプラズマによりフッ素系ガスをイオン化、ラジカル化して上記基板面をエッチングする反応性イオンエッチング等が挙げられる。
また、本工程において除去対象となる領域は、少なくとも結晶欠陥に拘る単結晶シリコン基板1のイオン注入ダメージ層7全てであり、単結晶シリコン基板1表層の好ましくは120nm以上の厚さ分、より好ましくは150nm以上の厚さ分である。
最後に、単結晶シリコン基板1の基板面を鏡面仕上げするとよい。具体的には、単結晶シリコン基板1の基板面に化学機械研磨(CMP研磨)を施して鏡面に仕上げる。ここではシリコンウェハの平坦化等に用いられる従来公知のCMP研磨でよい。なお、このCMP研磨で上記イオン注入ダメージ層の除去を兼ねてもよい。
以上の工程を経て、単結晶シリコン基板1上に絶縁層4が積層されたインターポーザー用基板10を製造することができる(図1(d))。このインターポーザー用基板10の厚さは、特に限定されないが、通常のSEMI規格/JEIDA規格近傍のものがハンドリングの関係から扱いやすく好ましい。
なお、本実施形態では、単結晶シリコン母材1Aを薄化して単結晶シリコン基板1を得る方法として、イオン注入剥離法を用いたものを説明したが、これに限定されるものではなく、例えば研削、ラップ加工、研磨等の機械的手法やエッチングなどの化学的手法、あるいはそれらを組み合わせた手法を用いて、単結晶シリコン母材1Aを薄化してもよい。
[第2の実施形態]
図2に基づき、本発明に係るインターポーザー用基板の製造方法における製造工程の第2の実施形態を説明する。
本発明に係るインターポーザー用基板の製造方法は、図2に示すように、単結晶シリコン母材へのシリコン含有無機薄膜形成工程(工程21)、単結晶シリコン母材への水素イオン(希ガスイオン)注入工程(工程22)、絶縁基板への水素イオン(希ガスイオン)注入工程(工程23)、単結晶シリコン母材及び/又は絶縁基板の表面活性化処理工程(工程24)、単結晶シリコン母材と絶縁基板の貼り合わせ工程(工程25)、薄化(剥離)処理工程(工程26)、ダメージ層除去工程(工程27)の順に処理を行うものである。
図2に基づき、本発明に係るインターポーザー用基板の製造方法における製造工程の第2の実施形態を説明する。
本発明に係るインターポーザー用基板の製造方法は、図2に示すように、単結晶シリコン母材へのシリコン含有無機薄膜形成工程(工程21)、単結晶シリコン母材への水素イオン(希ガスイオン)注入工程(工程22)、絶縁基板への水素イオン(希ガスイオン)注入工程(工程23)、単結晶シリコン母材及び/又は絶縁基板の表面活性化処理工程(工程24)、単結晶シリコン母材と絶縁基板の貼り合わせ工程(工程25)、薄化(剥離)処理工程(工程26)、ダメージ層除去工程(工程27)の順に処理を行うものである。
(工程21:単結晶シリコン母材へのシリコン含有無機薄膜形成工程)
まず、単結晶シリコン母材1Aにおいて絶縁基板4Aと貼り合わせを行う面にシリコン含有無機薄膜3を形成する(図2(a))。
ここで、単結晶シリコン母材1Aは第1の実施形態で示したものと同じである。
まず、単結晶シリコン母材1Aにおいて絶縁基板4Aと貼り合わせを行う面にシリコン含有無機薄膜3を形成する(図2(a))。
ここで、単結晶シリコン母材1Aは第1の実施形態で示したものと同じである。
シリコン含有無機薄膜3は、酸化シリコン、窒化シリコン又は酸窒化シリコンからなる薄膜であり、化学的蒸着膜、物理的蒸着膜又はポリシラザンの加熱生成膜であることが好ましい。これらの膜は、後述する基板同士の貼り合わせ後に剥離せず、製造過程における熱処理によって基板界面との間でボイド等を発生しない限り、いずれでもよく、それぞれの膜の性質、コスト、純度等から成膜方法を選択すればよい。
例えば、化学的蒸着膜は減圧CVD法やマイクロ波プラズマCVD法、高周波プラズマCVD法、高密度プラズマCVD法などにより形成するとよく、物理的蒸着膜はイオンプレーティング法やスパッタリング法などにより形成するとよい。なお、成膜したシリコン含有無機薄膜3表面の平滑性が後述する貼り合わせにおいて不足する場合は必要に応じてCMP研磨やケミカルエッチングなどにより、平滑性を改善するとよい。
また、シリコン含有無機薄膜3としてのポリシラザンの加熱生成膜は次のように形成する。
まず単結晶シリコン母材1A上に、ポリシラザンを含む塗膜を形成する。このとき、ポリシラザンを含む塗膜を形成するために用いる塗布組成物は、ポリシラザンと溶媒を含むものとする。
まず単結晶シリコン母材1A上に、ポリシラザンを含む塗膜を形成する。このとき、ポリシラザンを含む塗膜を形成するために用いる塗布組成物は、ポリシラザンと溶媒を含むものとする。
ポリシラザンとしては、一般式−(SiH2NH)n−で表されるパーヒドロポリシラザンが、転化後の膜中に残存する不純物が少ないことから好ましい。なお、パーヒドロポリシラザンは、−(SiH2NH)−を基本ユニットとし、その側鎖すべてが水素であり有機溶剤に可溶な無機ポリマーである。
また、溶媒としては、パーヒドロポリシラザンと混ぜて反応しない溶媒であればよく、トルエン、キシレン、ジブチルエーテル、ジエチルエーテル、THF(tetrahydrofuran)、PGME(propylene glycol methoxy ether)、PGMEA(propylene glycol ether monomethyl acetate)、ヘキサンのような芳香族溶媒、脂肪族溶媒、エーテル系溶媒を用いることができる。
溶媒中のポリシラザンの濃度は1〜30質量%が好ましく、3〜20質量%がより好ましい。1質量%未満では塗布後の膜厚が薄くなり、基板(単結晶シリコン母材1Aや絶縁基板4A)の表面粗さを改善する効果が不足するおそれがあり、30質量%を超えると溶液の安定性が低下する場合がある。
上記塗布組成物の塗布方法としては、スプレーコート、スピンコート、ディップコート、ロールコート、スクリーン印刷、スリットコートなど公知の方法を使用することができる。
塗布する厚さは、塗布をする基板表面の粗さや段差の程度、半導体デバイスとして要求される埋め込み層の厚さによって決まるが、焼成後の無機薄膜3としての厚さが10nm〜10μmとなる程度の厚さが好ましい。1回の塗布で形成されない場合は、塗布を繰り返して積層してもよい。
塗布後は溶媒を除去するため、50〜200℃程度で1分〜2時間乾燥され、塗膜となる。
塗布する厚さは、塗布をする基板表面の粗さや段差の程度、半導体デバイスとして要求される埋め込み層の厚さによって決まるが、焼成後の無機薄膜3としての厚さが10nm〜10μmとなる程度の厚さが好ましい。1回の塗布で形成されない場合は、塗布を繰り返して積層してもよい。
塗布後は溶媒を除去するため、50〜200℃程度で1分〜2時間乾燥され、塗膜となる。
次に、上記塗膜を600℃以上1,200℃以下で加熱する焼成処理を行い、塗膜のポリシラザンをSiO2又はSiNに転化させてシリコン含有無機薄膜3とする。
ポリシラザンをSiO2に転化する場合は、酸素及び/又は水蒸気を含む雰囲気下で600℃以上1,200℃以下の加熱温度、好ましくは800℃以上1,000℃以下の加熱温度で焼成処理を行う。加熱温度600℃未満では、例えば450℃で処理すると、ポリシラザン骨格はシロキサン骨格に転化されるが、シラノール基が残存しており、シリコンの熱酸化膜に比べて絶縁耐性としてリーク電流が高くなる場合がある。また、加熱温度が高いほど、シリコン含有無機薄膜3の表面粗さが改善される傾向にあるが、1,200℃超ではSiO2が変性してしまうおそれがある。
ポリシラザンをSiNに転化する場合は、窒素を含む不活性雰囲気又は減圧真空下で600℃以上1,200℃以下の加熱温度、好ましくは減圧真空下800℃以上1,000℃以下の加熱温度で焼成処理を行う。加熱温度600℃未満では、SiNへの転化は進行しない場合がある。また、加熱温度が高いほど、シリコン含有無機薄膜3の表面粗さが改善される傾向にあるが、1,200℃超ではSiNが変性してしまうおそれがある。
焼成処理時間は、好ましくは10秒〜12時間、より好ましくは1分〜1時間である。処理時間が10秒より短いと、ポリシラザンからの転化反応が不十分となるおそれがあり、12時間より長いと焼成処理コストの増加となる場合がある。
以上の焼成処理により、単結晶シリコン母材1Aの貼り合わせを行う面にシリコン含有無機薄膜3を形成することができる。
シリコン含有無機薄膜3の厚さは10nm〜10μmが好ましく、100nm〜1μmがより好ましい。厚さ10nm未満では、基板の表面粗さ改善効果が不十分となるおそれがあり、10μm超では単結晶シリコン基板との熱膨張率の差異により反りが発生して不適となる場合がある。
このシリコン含有無機薄膜3は、従来のシリコン熱酸化膜と同程度の絶縁耐性を有する。またこれにより、シリコン含有無機薄膜3表面を研磨することなく、焼成処理時の厚さのままで貼り合わせが可能な程度に平滑な表面となる。なお、焼成処理時の厚さのままのシリコン含有無機薄膜3とは、研磨やエッチングなどの表面の粗さを変化させる処理を行わないという意味であり、後述する表面活性化処理は許容される。但し、万一表面の平滑性が貼り合わせに不足の場合は、研磨、エッチングなどの処理を行うことを妨げるものではない。
なお、後述する絶縁基板4Aにも同様にしてシリコン含有無機薄膜3を形成してもよい。このシリコン含有無機薄膜3はインターポーザー用基板20において単結晶シリコン基板1と絶縁層4との間の中間層となり、耐熱衝撃性、密着性を改善することができる。
(工程22:単結晶シリコン母材への水素イオン(希ガスイオン)注入工程)
次に、単結晶シリコン母材1Aのシリコン含有無機薄膜3形成面表面から水素イオン又は希ガス(即ち、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、ラドン)イオンを注入し、基板中にイオン注入領域2を形成する(図2(b))。このイオン注入条件は、第1の実施形態で示したものと同じである。
次に、単結晶シリコン母材1Aのシリコン含有無機薄膜3形成面表面から水素イオン又は希ガス(即ち、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、ラドン)イオンを注入し、基板中にイオン注入領域2を形成する(図2(b))。このイオン注入条件は、第1の実施形態で示したものと同じである。
これにより、イオン注入された基板表面からイオン注入領域2までの深さ(即ち、イオン打ち込み深さ)は、好ましくは20〜400μm、更に好ましくは100μm程度となる。
(工程23:絶縁基板への水素イオン(希ガスイオン)注入工程)
絶縁基板4Aにおいて単結晶シリコン母材1Aと貼り合わせる表面から水素イオン又は希ガス(即ち、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、ラドン)イオンを注入し、基板中にイオン注入領域5を形成する(図2(c))。
絶縁基板4Aにおいて単結晶シリコン母材1Aと貼り合わせる表面から水素イオン又は希ガス(即ち、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、ラドン)イオンを注入し、基板中にイオン注入領域5を形成する(図2(c))。
絶縁基板4Aは、本発明のインターポーザー用基板20における絶縁層4となる母材であり、サファイア、アルミナ、窒化アルミニウム又は窒化シリコンからなる基板である。絶縁基板4Aの組成、純度、結晶組織等は、絶縁層として高熱伝導性及び高電気絶縁性が確保できる限り、いずれのものでもよい。
このイオン注入条件は、単結晶シリコン母材1Aのイオン注入条件と基本的に同じであるが、注入エネルギーは1〜10MeVとする。
イオン注入された基板表面からイオン注入領域5までの深さ(即ち、イオン打ち込み深さ)は、単結晶シリコン基板1上に設ける絶縁層4の所望の厚さに対応するものであるが、好ましくは1〜100μm、更に好ましくは10μm程度である。
(工程24:単結晶シリコン母材及び/又は絶縁基板の表面活性化処理工程)
貼り合わせの前に、単結晶シリコン母材1Aのシリコン含有無機薄膜3表面と、絶縁基板4Aのイオン注入された面(あるいはその上に形成されたシリコン含有無機薄膜表面)との双方もしくは片方に表面活性化処理を施す。
貼り合わせの前に、単結晶シリコン母材1Aのシリコン含有無機薄膜3表面と、絶縁基板4Aのイオン注入された面(あるいはその上に形成されたシリコン含有無機薄膜表面)との双方もしくは片方に表面活性化処理を施す。
表面活性化処理は、基板表面の汚れの除去や反応性の高い未結合手(ダングリングボンド)を露出させること、又はその未結合手にOH基が付与されることで活性化を図るものであり、例えばプラズマ処理又はイオンビーム照射による処理により行われる。
プラズマで処理をする場合、例えば、真空チャンバ中に単結晶シリコン母材1A及び/又は絶縁基板4Aを載置し、プラズマ用ガスを導入した後、100W程度の高周波プラズマに5〜10秒程度さらし、表面をプラズマ処理する。プラズマ用ガスとしては、水素ガス、窒素ガス、酸素ガス、アルゴンガス、又はこれらの混合ガスあるいは水素ガスとヘリウムガスの混合ガス等を用いる。この処理により、単結晶シリコン母材1A(シリコン含有無機薄膜3)及び/又は絶縁基板4Aの表面の有機物が除去され、更に表面のOH基が増加し、活性化する。
また、イオンビーム照射による処理は、プラズマ処理で使用するガスを用いたイオンビームを単結晶シリコン母材1A(シリコン含有無機薄膜3)及び/又は絶縁基板4Aに照射して表面をスパッタする処理であり、上記と同様に表面の汚れの除去や未結合手を露出させ、結合力を増すことが可能である。
(工程25:単結晶シリコン母材と絶縁基板の貼り合わせ工程)
次に、単結晶シリコン母材1Aのシリコン含有無機薄膜3表面と絶縁基板4Aのイオン注入された表面とを貼り合わせる(図2(d))。このとき、150〜200℃程度に加熱しながら貼り合わせるとよい。以下、この接合体を貼り合わせ基板6という。単結晶シリコン母材1Aのシリコン含有無機薄膜3表面と絶縁基板4Aのイオン注入面の表面の少なくとも一方が活性化処理されていると、より強く接合できる。
次に、単結晶シリコン母材1Aのシリコン含有無機薄膜3表面と絶縁基板4Aのイオン注入された表面とを貼り合わせる(図2(d))。このとき、150〜200℃程度に加熱しながら貼り合わせるとよい。以下、この接合体を貼り合わせ基板6という。単結晶シリコン母材1Aのシリコン含有無機薄膜3表面と絶縁基板4Aのイオン注入面の表面の少なくとも一方が活性化処理されていると、より強く接合できる。
貼り合わせ後に、貼り合わせ基板6に熱を加えて熱処理(第2の熱処理)を行う。この熱処理により、単結晶シリコン母材1Aと絶縁基板4Aとのシリコン含有無機薄膜3を介した結合が強化される。このときの熱処理は、貼り合わせ基板6が単結晶シリコン母材1Aと絶縁基板4Aの熱膨率の差の影響(熱応力)で破損しない温度を選択する。その熱処理温度は、好ましくは300℃以下、より好ましくは150〜250℃、更に好ましくは150〜200℃である。また、熱処理の時間は、例えば1〜24時間である。
(工程26:薄化(剥離)処理工程)
次に、貼り合わせ基板6における単結晶シリコン母材1A及び絶縁基板4Aのイオン注入した部分に熱的エネルギー、機械的エネルギー又は光的エネルギーを付与して、イオン注入領域2、5に沿って剥離させ、単結晶シリコン母材1Aのシリコン含有無機薄膜3側の一部を単結晶シリコン基板1として残し、絶縁基板4Aのシリコン含有無機薄膜3側の一部を絶縁層4として残す(図2(e))。即ち、単結晶シリコン母材1Aの厚みを薄くして(薄化して)、厚さが10〜400μm程度の単結晶シリコン基板1とし、絶縁基板4Aの厚みを薄くして(薄化して)、厚さが1〜100μm程度の絶縁層4とする。
なお、剥離は、イオン注入領域2、5に沿って貼り合わせ基板6の一端から他端に向かうへき開によるものが好ましい。
次に、貼り合わせ基板6における単結晶シリコン母材1A及び絶縁基板4Aのイオン注入した部分に熱的エネルギー、機械的エネルギー又は光的エネルギーを付与して、イオン注入領域2、5に沿って剥離させ、単結晶シリコン母材1Aのシリコン含有無機薄膜3側の一部を単結晶シリコン基板1として残し、絶縁基板4Aのシリコン含有無機薄膜3側の一部を絶縁層4として残す(図2(e))。即ち、単結晶シリコン母材1Aの厚みを薄くして(薄化して)、厚さが10〜400μm程度の単結晶シリコン基板1とし、絶縁基板4Aの厚みを薄くして(薄化して)、厚さが1〜100μm程度の絶縁層4とする。
なお、剥離は、イオン注入領域2、5に沿って貼り合わせ基板6の一端から他端に向かうへき開によるものが好ましい。
剥離処理として、例えば好ましくは200℃以上、より好ましくは300〜600℃の加熱を行ってイオン注入した部分に熱的エネルギーをかけてイオン注入した部分に微少なバブル体を発生させることにより剥離を行う方法や、イオン注入した部分が上記熱処理により脆化されていることから、この脆化部分に例えば1MPa以上5MPa以下のウェハを破損させないような圧力を適宜選択し、ガスや液体等の流体のジェットを吹き付ける衝撃力のような機械的エネルギーを印加して剥離を行う方法、イオン注入した部分がアモルファス状態になることによりアモルファス部分に吸収される波長の光を照射し光エネルギーを吸収させてイオン注入界面から剥離を行う方法などから選ばれる1つの手法もしくは2つ以上の手法を組み合わせて剥離を行うとよい。
また、単結晶シリコン母材1Aにおける剥離処理と絶縁基板4Aにおける剥離処理を同時に行ってもよいし、別々に行ってもよい。
また、単結晶シリコン母材1Aにおける剥離処理と絶縁基板4Aにおける剥離処理を同時に行ってもよいし、別々に行ってもよい。
(工程27:ダメージ層除去工程)
次に、単結晶シリコン基板1と絶縁層4のそれぞれの表層において、上記イオン注入によりダメージを受けて結晶欠陥を生じている層(イオン注入ダメージ層7、8)を除去する。
次に、単結晶シリコン基板1と絶縁層4のそれぞれの表層において、上記イオン注入によりダメージを受けて結晶欠陥を生じている層(イオン注入ダメージ層7、8)を除去する。
ここで、イオン注入ダメージ層7、8の除去は、研磨やウェットエッチング又はドライエッチングにより行うことが好ましい。ウェットエッチングとしては、例えばKOH溶液、NH4OH溶液、NaOH溶液、CsOH溶液、アンモニア水(28質量%)、過酸化水素水(30〜35質量%)、水(残部)からなるSC−l溶液、EDP(エチレンジアミンピロカテコール)溶液、TMAH(4メチル水酸化アンモニウム)溶液、ヒドラジン溶液のうち、少なくとも1つのエッチング溶液を用いて行うとよい。また、ドライエッチングとしては、例えばフッ素系ガス中にイオン注入ダメージ層7、8を曝してエッチングする反応性ガスエッチングやプラズマによりフッ素系ガスをイオン化、ラジカル化してイオン注入ダメージ層7、8をエッチングする反応性イオンエッチング等が挙げられる。
また、本工程において除去対象となる領域は、少なくとも結晶欠陥に拘るイオン注入ダメージ層7、8全てであり、単結晶シリコン基板1、絶縁層4表層の好ましくは120nm以上の厚さ分、より好ましくは150nm以上の厚さ分である。
最後に、単結晶シリコン基板1及び/又は絶縁層4表面を鏡面仕上げする。具体的には、化学機械研磨(CMP研磨)を施して鏡面に仕上げるとよい。ここではシリコンウェハの平坦化等に用いられる従来公知のCMP研磨でよい。なお、このCMP研磨で上記イオン注入ダメージ層の除去を兼ねてもよい。
以上の工程を経て、単結晶シリコン基板1上にシリコン含有無機薄膜3と高電気絶縁性、高熱伝導性の無機材料からなる絶縁層4とが積層されたインターポーザー用基板20を製造することができる(図2(f))。
[第3の実施形態]
図3に基づき、本発明に係るインターポーザー用基板の製造方法における製造工程の第3の実施形態を説明する。
本発明に係るインターポーザー用基板の製造方法は、図3に示すように、単結晶シリコン母材への水素イオン(希ガスイオン)注入工程(工程31)、絶縁基板へのシリコン含有無機薄膜形成工程(工程32)、シリコン含有無機薄膜の研磨工程(工程33)、単結晶シリコン母材及び/又は絶縁基板の表面活性化処理工程(工程34)、単結晶シリコン母材と絶縁基板の貼り合わせ工程(工程35)、薄化(研磨)処理工程(工程36)、薄化(剥離)処理工程(工程37)、ダメージ層除去工程(工程38)の順に処理を行うものである。
図3に基づき、本発明に係るインターポーザー用基板の製造方法における製造工程の第3の実施形態を説明する。
本発明に係るインターポーザー用基板の製造方法は、図3に示すように、単結晶シリコン母材への水素イオン(希ガスイオン)注入工程(工程31)、絶縁基板へのシリコン含有無機薄膜形成工程(工程32)、シリコン含有無機薄膜の研磨工程(工程33)、単結晶シリコン母材及び/又は絶縁基板の表面活性化処理工程(工程34)、単結晶シリコン母材と絶縁基板の貼り合わせ工程(工程35)、薄化(研磨)処理工程(工程36)、薄化(剥離)処理工程(工程37)、ダメージ層除去工程(工程38)の順に処理を行うものである。
(工程31:単結晶シリコン母材への水素イオン(希ガスイオン)注入工程)
まず、単結晶シリコン母材1Aの貼り合わせ面表面から水素イオン又は希ガス(即ち、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、ラドン)イオンを注入し、基板中にイオン注入領域2を形成する(図3(a))。ここで、単結晶シリコン母材1A及びイオン注入領域2は、第1、2の実施形態で示したものと同じである。
まず、単結晶シリコン母材1Aの貼り合わせ面表面から水素イオン又は希ガス(即ち、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、ラドン)イオンを注入し、基板中にイオン注入領域2を形成する(図3(a))。ここで、単結晶シリコン母材1A及びイオン注入領域2は、第1、2の実施形態で示したものと同じである。
(工程32:絶縁基板へのシリコン含有無機薄膜形成工程)
次に、絶縁基板4Aにおいて単結晶シリコン母材1Aと貼り合わせを行う面にシリコン含有無機薄膜3を形成する(図3(b))。ここで、絶縁基板4A及びシリコン含有無機薄膜3は第2の実施形態で示したものと同じである。
次に、絶縁基板4Aにおいて単結晶シリコン母材1Aと貼り合わせを行う面にシリコン含有無機薄膜3を形成する(図3(b))。ここで、絶縁基板4A及びシリコン含有無機薄膜3は第2の実施形態で示したものと同じである。
(工程33:シリコン含有無機薄膜の研磨工程)
次に、絶縁基板4A上のシリコン含有無機薄膜3表面について平坦化させる研磨を行う(図3(c))。研磨処理は化学機械研磨(CMP研磨)が好ましい。これは、後述する単結晶シリコン母材1Aとの貼り合わせが可能な程度に平坦化するものであり、例えば表面粗さRa(算術平均粗さ)で0.1〜5nm程度に平坦化する。なお、シリコン含有無機薄膜3が上記ポリシラザンの加熱生成膜である場合にはこの研磨工程を省略してもよい。
次に、絶縁基板4A上のシリコン含有無機薄膜3表面について平坦化させる研磨を行う(図3(c))。研磨処理は化学機械研磨(CMP研磨)が好ましい。これは、後述する単結晶シリコン母材1Aとの貼り合わせが可能な程度に平坦化するものであり、例えば表面粗さRa(算術平均粗さ)で0.1〜5nm程度に平坦化する。なお、シリコン含有無機薄膜3が上記ポリシラザンの加熱生成膜である場合にはこの研磨工程を省略してもよい。
(工程34:単結晶シリコン母材及び/又は絶縁基板の表面活性化処理工程)
貼り合わせの前に、単結晶シリコン母材1Aのイオン注入された面と、絶縁基板4Aのシリコン含有無機薄膜3表面との双方もしくは片方に表面活性化処理を施す。表面活性化処理は第2の実施形態で示したものと同じである。
貼り合わせの前に、単結晶シリコン母材1Aのイオン注入された面と、絶縁基板4Aのシリコン含有無機薄膜3表面との双方もしくは片方に表面活性化処理を施す。表面活性化処理は第2の実施形態で示したものと同じである。
(工程35:単結晶シリコン母材と絶縁基板の貼り合わせ工程)
次に、単結晶シリコン母材1Aのイオン注入された表面と絶縁基板4Aのシリコン含有無機薄膜3表面とを貼り合わせて貼り合わせ基板6とする(図3(d))。貼り合わせ条件は第2の実施形態で示したものと同じである。
次に、単結晶シリコン母材1Aのイオン注入された表面と絶縁基板4Aのシリコン含有無機薄膜3表面とを貼り合わせて貼り合わせ基板6とする(図3(d))。貼り合わせ条件は第2の実施形態で示したものと同じである。
(工程36:薄化(研磨)処理工程)
次に、貼り合わせ基板6における絶縁基板4Aを研磨して、絶縁基板4Aのシリコン含有無機薄膜3側の一部を絶縁層4として残す(図3(e))。即ち、絶縁基板4Aの厚みを薄くして(薄化して)、厚さが1〜100μm、好ましくは5〜10μm程度の絶縁膜4とする。なお、ここでの絶縁基板4Aの薄化は、研磨だけに限定されるものではなく、研削、ラップ加工、研磨等の機械的手法やエッチングなどの化学的手法、あるいはそれらを組み合わせた手法を用いるとよい。
次に、貼り合わせ基板6における絶縁基板4Aを研磨して、絶縁基板4Aのシリコン含有無機薄膜3側の一部を絶縁層4として残す(図3(e))。即ち、絶縁基板4Aの厚みを薄くして(薄化して)、厚さが1〜100μm、好ましくは5〜10μm程度の絶縁膜4とする。なお、ここでの絶縁基板4Aの薄化は、研磨だけに限定されるものではなく、研削、ラップ加工、研磨等の機械的手法やエッチングなどの化学的手法、あるいはそれらを組み合わせた手法を用いるとよい。
(工程37:薄化(剥離)処理工程)
次に、貼り合わせ基板6における単結晶シリコン母材1Aのイオン注入した部分に熱的エネルギー、機械的エネルギー又は光的エネルギーを付与して、イオン注入領域2に沿って剥離させ、単結晶シリコン母材1Aのシリコン含有無機薄膜3側の一部を単結晶シリコン基板1として残す(図3(f))。即ち、単結晶シリコン母材1Aの厚みを薄くして(薄化して)、厚さが20〜400μm程度の単結晶シリコン基板1とする。剥離処理条件は第2の実施形態で示したものと同じである。
次に、貼り合わせ基板6における単結晶シリコン母材1Aのイオン注入した部分に熱的エネルギー、機械的エネルギー又は光的エネルギーを付与して、イオン注入領域2に沿って剥離させ、単結晶シリコン母材1Aのシリコン含有無機薄膜3側の一部を単結晶シリコン基板1として残す(図3(f))。即ち、単結晶シリコン母材1Aの厚みを薄くして(薄化して)、厚さが20〜400μm程度の単結晶シリコン基板1とする。剥離処理条件は第2の実施形態で示したものと同じである。
(工程38:ダメージ層除去工程)
次に、単結晶シリコン基板1の表層において、上記イオン注入によりダメージを受けて結晶欠陥を生じている層(イオン注入ダメージ層7)を除去する。除去条件は第2の実施形態で示したものと同じである。
最後に、単結晶シリコン基板1表面を鏡面仕上げする。具体的には、化学機械研磨(CMP研磨)を施して鏡面に仕上げるとよい。
次に、単結晶シリコン基板1の表層において、上記イオン注入によりダメージを受けて結晶欠陥を生じている層(イオン注入ダメージ層7)を除去する。除去条件は第2の実施形態で示したものと同じである。
最後に、単結晶シリコン基板1表面を鏡面仕上げする。具体的には、化学機械研磨(CMP研磨)を施して鏡面に仕上げるとよい。
以上の工程を経て、単結晶シリコン基板1上にシリコン含有無機薄膜3と高電気絶縁性、高熱伝導性の無機材料からなる絶縁層4とが積層されたインターポーザー用基板20を製造することができる(図3(g))。
以上のようにして得られたインターポーザー用基板10、20を半導体装置に適用すると、該半導体装置の高放熱化、高速対応化(良高周波特性化)を図ることが可能となる。
以下に、実施例及び比較例を挙げて、本発明を更に具体的に説明するが、本発明はこれらに限定されるものではない。
[実施例1]
次の手順で評価用サンプルを作製した。
6インチ単結晶シリコン母材(厚さ625μm)に、ドーズ量6.0×1016atoms/cm2で水素イオンを注入した。
次に、その単結晶シリコン母材のイオン注入面に平均粒径500nmのダイヤモンド粉でダイヤモンドの核を生成させた後に、CVD法で絶縁層としてダイヤモンド層を形成した。詳しくは、原料ガスとして、水素ガス、メタンガスを使用し、マイクロ波プラズマCVD装置にて、圧力130Torr、マイクロ波電力5kWで3時間処理してダイヤモンド膜を作製した。このときのダイヤモンド層の厚さは1000nmであった。
次に、上記単結晶シリコン母材のイオン注入領域で剥離する処理を行い、厚さ100μmの単結晶シリコン基板の上に厚さ1μmのダイヤモンド層を有する(ダイヤモンド/単結晶シリコン)積層基板(インターポーザー用基板)を得た。
次の手順で評価用サンプルを作製した。
6インチ単結晶シリコン母材(厚さ625μm)に、ドーズ量6.0×1016atoms/cm2で水素イオンを注入した。
次に、その単結晶シリコン母材のイオン注入面に平均粒径500nmのダイヤモンド粉でダイヤモンドの核を生成させた後に、CVD法で絶縁層としてダイヤモンド層を形成した。詳しくは、原料ガスとして、水素ガス、メタンガスを使用し、マイクロ波プラズマCVD装置にて、圧力130Torr、マイクロ波電力5kWで3時間処理してダイヤモンド膜を作製した。このときのダイヤモンド層の厚さは1000nmであった。
次に、上記単結晶シリコン母材のイオン注入領域で剥離する処理を行い、厚さ100μmの単結晶シリコン基板の上に厚さ1μmのダイヤモンド層を有する(ダイヤモンド/単結晶シリコン)積層基板(インターポーザー用基板)を得た。
[実施例2]
次の手順で評価用サンプルを作製した。
溶媒n−ジブチルエーテルにパーヒドロポリシラザンを20質量%含む溶液(サンワ化学製トレスマイル、型番ANN120−20)2mLを6インチ単結晶シリコン母材(実施例1と同じもの)上にスピンコートし、150℃で3分間加熱して溶媒を除去した。その後、大気中800℃で3分間加熱する焼成処理を行い、塗膜をSiO2膜(シリコン含有無機薄膜)へ転化させた。焼成処理後の膜厚は100nmであった。
次に、この単結晶シリコン母材のSiO2膜形成面からドーズ量6.0×1016atoms/cm2で水素イオンを注入した。このときのイオン打ち込み深さは100μmである。
また、別途用意した6インチのサファイア基板(厚さ625μm)の一方の面からドーズ量6.0×1016atoms/cm2で水素イオンを注入した。このときのイオン打ち込み深さは10μmである。
次いで、単結晶シリコン母材のSiO2膜形成面とサファイア基板のイオン注入面とをプラズマ処理をした後、両者をSiO2膜を介するように貼り合わせ、積層した。
次に、この貼り合わせ基板の単結晶シリコン母材及びサファイア基板それぞれの水素イオン注入領域でそれぞれ剥離させて、厚さ100μmの単結晶シリコン基板の上に、厚さ100nmのSiO2膜、厚さ10μmのサファイア層がこの順番で積層された(サファイア/SiO2/単結晶シリコン)積層基板(インターポーザー用基板)を得た。
次の手順で評価用サンプルを作製した。
溶媒n−ジブチルエーテルにパーヒドロポリシラザンを20質量%含む溶液(サンワ化学製トレスマイル、型番ANN120−20)2mLを6インチ単結晶シリコン母材(実施例1と同じもの)上にスピンコートし、150℃で3分間加熱して溶媒を除去した。その後、大気中800℃で3分間加熱する焼成処理を行い、塗膜をSiO2膜(シリコン含有無機薄膜)へ転化させた。焼成処理後の膜厚は100nmであった。
次に、この単結晶シリコン母材のSiO2膜形成面からドーズ量6.0×1016atoms/cm2で水素イオンを注入した。このときのイオン打ち込み深さは100μmである。
また、別途用意した6インチのサファイア基板(厚さ625μm)の一方の面からドーズ量6.0×1016atoms/cm2で水素イオンを注入した。このときのイオン打ち込み深さは10μmである。
次いで、単結晶シリコン母材のSiO2膜形成面とサファイア基板のイオン注入面とをプラズマ処理をした後、両者をSiO2膜を介するように貼り合わせ、積層した。
次に、この貼り合わせ基板の単結晶シリコン母材及びサファイア基板それぞれの水素イオン注入領域でそれぞれ剥離させて、厚さ100μmの単結晶シリコン基板の上に、厚さ100nmのSiO2膜、厚さ10μmのサファイア層がこの順番で積層された(サファイア/SiO2/単結晶シリコン)積層基板(インターポーザー用基板)を得た。
[実施例3]
次の手順で評価用サンプルを作製した。
まず、6インチ単結晶シリコン母材(実施例1と同じもの)の一方の面からドーズ量6.0×1016atoms/cm2で水素イオンを注入した。このときのイオン打ち込み深さは100μmである。
次に、別途用意した窒化シリコン焼結基板(厚さ400μm品、日本ファインセラミックス社製)の一方の面に、熱CVD法で厚さ100nmの窒化シリコン膜(シリコン含有無機薄膜)を形成し、その窒化シリコン膜を更にCMP研磨で表面粗さRa=0.2nmに超平坦化した。
次いで、単結晶シリコン母材のイオン注入面と窒化シリコン焼結基板とを窒化シリコン膜を介するように貼り合わせ、積層した。
次に、窒化シリコン焼結基板を厚さ10μmになるまで研磨した。更に、単結晶シリコン母材の水素イオン注入領域で剥離させて、厚さ100μmの単結晶シリコン基板の上に、厚さ100nmの窒化シリコン膜、厚さ10μmの窒化シリコン層がこの順番で積層された(窒化シリコン/窒化シリコン/単結晶シリコン)積層基板(インターポーザー用基板)を得た。
次の手順で評価用サンプルを作製した。
まず、6インチ単結晶シリコン母材(実施例1と同じもの)の一方の面からドーズ量6.0×1016atoms/cm2で水素イオンを注入した。このときのイオン打ち込み深さは100μmである。
次に、別途用意した窒化シリコン焼結基板(厚さ400μm品、日本ファインセラミックス社製)の一方の面に、熱CVD法で厚さ100nmの窒化シリコン膜(シリコン含有無機薄膜)を形成し、その窒化シリコン膜を更にCMP研磨で表面粗さRa=0.2nmに超平坦化した。
次いで、単結晶シリコン母材のイオン注入面と窒化シリコン焼結基板とを窒化シリコン膜を介するように貼り合わせ、積層した。
次に、窒化シリコン焼結基板を厚さ10μmになるまで研磨した。更に、単結晶シリコン母材の水素イオン注入領域で剥離させて、厚さ100μmの単結晶シリコン基板の上に、厚さ100nmの窒化シリコン膜、厚さ10μmの窒化シリコン層がこの順番で積層された(窒化シリコン/窒化シリコン/単結晶シリコン)積層基板(インターポーザー用基板)を得た。
[比較例1]
実施例2において、SiO2膜(シリコン含有無機薄膜)の焼成温度を450℃に変更し、それ以外は実施例2と同様にして、積層基板を作製した。
実施例2において、SiO2膜(シリコン含有無機薄膜)の焼成温度を450℃に変更し、それ以外は実施例2と同様にして、積層基板を作製した。
〔評価方法及び結果〕
<接合性及び熱処理後の剥がれ・ボイド発生有無の確認>
以上のようにして得られた積層基板のサンプルをN2雰囲気下で1,000℃の加熱処理を行い、接合界面(実施例1については単結晶シリコン基板とダイヤモンド膜の界面、実施例2、3及び比較例1についてはシリコン含有無機薄膜と単結晶シリコン基板あるいは絶縁層との界面)からの剥がれやボイド発生の有無を確認した。なお、接合界面における剥がれやボイド発生の有無は超音波顕微鏡で調べた。その結果、比較例1、即ち焼成温度450℃のSiO2膜については、接合界面で著しいボイドの発生が見られた。一方、実施例1〜3については接合界面に剥がれやボイドの発生は見られなかった。比較例1では、SiO2膜中のシラノール基の縮合あるいは膜中の水分が接合用の熱処理によってガスとなり、接合界面に拡散・保持されたためにボイドが生成したものと思われる。
<接合性及び熱処理後の剥がれ・ボイド発生有無の確認>
以上のようにして得られた積層基板のサンプルをN2雰囲気下で1,000℃の加熱処理を行い、接合界面(実施例1については単結晶シリコン基板とダイヤモンド膜の界面、実施例2、3及び比較例1についてはシリコン含有無機薄膜と単結晶シリコン基板あるいは絶縁層との界面)からの剥がれやボイド発生の有無を確認した。なお、接合界面における剥がれやボイド発生の有無は超音波顕微鏡で調べた。その結果、比較例1、即ち焼成温度450℃のSiO2膜については、接合界面で著しいボイドの発生が見られた。一方、実施例1〜3については接合界面に剥がれやボイドの発生は見られなかった。比較例1では、SiO2膜中のシラノール基の縮合あるいは膜中の水分が接合用の熱処理によってガスとなり、接合界面に拡散・保持されたためにボイドが生成したものと思われる。
次に、作製された実施例1〜3、比較例1の積層基板、参考用としての単結晶シリコン基板厚さ100μmを用いて、CO2レーザやYAGレーザを使用したレーザ加工によってスルーホール(開口部)を形成した。このようにして得られた開口部に、銅を5μm、ニッケルを3μm、Auを0.1μmのそれぞれの厚みとなるように、電解メッキにより導体層、導体回路を得た。その後、積層基板を所定のサイズに裁断することにより、小片化されたインターポーザーを得た。
このようにして得られたインターポーザーに、150μm厚で10×10mmのサイズの半導体素子2個をフリップチップ工法により接続した。上記半導体素子に形成された接続用バンプは錫、銀からなる鉛フリーはんだであり、サイズはφ100μm、バンプピッチは200μmであった。フリップチップ工法により接続された半導体素子とインターポーザーの間の空隙には、キャピラリー充填法によりアンダーフィル材(住友ベークライト製CRP−4152D)を充填し硬化させた。更に、半導体素子搭載部外周に設けた導体パッド上に、φ500μmのはんだボールを所定個数形成することにより、2個の半導体素子を搭載した半導体パッケージを得た。
このようにして得られた半導体パッケージは、所定のプリント配線板に搭載され半導体装置としての動作確認試験に供せられ、実施例1〜3については半導体装置としての動作に何の問題も無いことが確認され、高速動作できることを確認した。
なお、高速動作性はダブルパルス法により評価した。ダブルパルス法は、YAGレーザなどのレーザ光を例えばエネルギー密度3J/cm2で照射し、応答速度を例えば岩通株式会社製パターンジェネレータDG−8000などでオシロスコープから測定するものである。良好、不良の判断は応答速度から行ない、100ns以下を良好、100ns未満を不良として判断した。
また、比較例1及び単結晶シリコン基板のものは高速動作性が不良であった。
なお、高速動作性はダブルパルス法により評価した。ダブルパルス法は、YAGレーザなどのレーザ光を例えばエネルギー密度3J/cm2で照射し、応答速度を例えば岩通株式会社製パターンジェネレータDG−8000などでオシロスコープから測定するものである。良好、不良の判断は応答速度から行ない、100ns以下を良好、100ns未満を不良として判断した。
また、比較例1及び単結晶シリコン基板のものは高速動作性が不良であった。
また、実施例1〜3、比較例1及び単結晶シリコン基板について、以下の条件で熱伝導率及び体積固有抵抗値を測定した。
<熱伝導率の測定>
JIS R2618に記載の非定常熱線法(プローブ法)に準拠し、熱伝導測定計(QTM−500:京都電子工業株式会社)にて熱伝導率を測定した。
<体積固有抵抗値測定>
JIS H0602−1995に基づいて、直流4探針法により測定した。
以上の結果を表1に示す。
<熱伝導率の測定>
JIS R2618に記載の非定常熱線法(プローブ法)に準拠し、熱伝導測定計(QTM−500:京都電子工業株式会社)にて熱伝導率を測定した。
<体積固有抵抗値測定>
JIS H0602−1995に基づいて、直流4探針法により測定した。
以上の結果を表1に示す。
なお、これまで本発明を図面に示した実施形態をもって説明してきたが、本発明は図面に示した実施形態に限定されるものではなく、他の実施形態、追加、変更、削除など、当業者が想到することができる範囲内で変更することができ、いずれの態様においても本発明の作用効果を奏する限り、本発明の範囲に含まれるものである。
1 単結晶シリコン基板
1A 単結晶シリコン母材
2、5 イオン注入領域
3 シリコン含有無機薄膜
4 絶縁層
4A 絶縁基板
6 貼り合わせ基板(接合体)
7、8 イオン注入ダメージ層
10、20 インターポーザー用基板
1A 単結晶シリコン母材
2、5 イオン注入領域
3 シリコン含有無機薄膜
4 絶縁層
4A 絶縁基板
6 貼り合わせ基板(接合体)
7、8 イオン注入ダメージ層
10、20 インターポーザー用基板
Claims (9)
- 板状の単結晶シリコン母材とサファイア、アルミナ、窒化アルミニウム又は窒化シリコンからなる絶縁基板の貼り合わせを行う面の少なくともいずれかに、ポリシラザンを含有する塗膜を形成し、該塗膜を600℃以上1,200℃以下に加熱する焼成処理を行ってシリコン含有無機薄膜を形成し、次に、該シリコン含有無機薄膜を焼成処理時の厚さのままとして、上記単結晶シリコン母材と絶縁基板とを該シリコン含有無機薄膜の表面を接合面として貼り合わせ、その後、上記単結晶シリコン母材を厚さ20〜400μmの単結晶シリコン基板と成し、上記絶縁基板を厚さ1〜100μmの絶縁層と成して、単結晶シリコン基板上に熱伝導性の絶縁層を有するインターポーザー用基板を得るインターポーザー用基板の製造方法。
- 前記絶縁基板が窒化アルミニウム又は窒化シリコンからなるものである請求項1記載のインターポーザー用基板の製造方法。
- 上記シリコン含有無機薄膜の厚さが10nm〜10μmである請求項1又は2記載のインターポーザー用基板の製造方法。
- 上記焼成処理により、塗膜のポリシラザンをSiO2又はSiNに転化させてシリコン含有無機薄膜とする請求項1〜3のいずれか1項記載のインターポーザー用基板の製造方法。
- 上記焼成処理が、酸素及び/又は水蒸気を含む雰囲気下、窒素を含む不活性雰囲気下、もしくは減圧下で行われる請求項1〜4のいずれか1項記載のインターポーザー用基板の製造方法。
- 上記ポリシラザンがパーヒドロポリシラザンである請求項1〜5のいずれか1項記載のインターポーザー用基板の製造方法。
- 上記単結晶シリコン母材表面又は単結晶シリコン母材上に形成したシリコン含有無機薄膜表面からイオンを注入してイオン注入領域を形成し、上記単結晶シリコン母材と絶縁基板とをシリコン含有無機薄膜を介して貼り合わせた後、上記イオン注入領域で単結晶シリコン母材の一部を剥離させ、その残りを単結晶シリコン基板とするものである請求項1〜6のいずれか1項記載のインターポーザー用基板の製造方法。
- 上記絶縁基板表面又は絶縁基板上に形成したシリコン含有無機薄膜表面からイオンを注入してイオン注入領域を形成することを行い、上記単結晶シリコン母材と絶縁基板とをシリコン含有無機薄膜の表面を接合面として貼り合わせた後、上記イオン注入領域で絶縁基板の一部を剥離させ、その残りを絶縁層とするものである請求項7記載のインターポーザー用基板の製造方法。
- 上記単結晶シリコン母材と絶縁基板とをシリコン含有無機薄膜の表面を接合面として貼り合わせた後、少なくとも研磨を行って上記絶縁基板の厚さを薄くして絶縁層とするものである請求項7記載のインターポーザー用基板の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012268682 | 2012-12-07 | ||
| JP2012268682 | 2012-12-07 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014551045A Division JP6137196B2 (ja) | 2012-12-07 | 2013-11-26 | インターポーザー用基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017038091A true JP2017038091A (ja) | 2017-02-16 |
| JP6296139B2 JP6296139B2 (ja) | 2018-03-20 |
Family
ID=50883298
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014551045A Expired - Fee Related JP6137196B2 (ja) | 2012-12-07 | 2013-11-26 | インターポーザー用基板及びその製造方法 |
| JP2016220229A Expired - Fee Related JP6296139B2 (ja) | 2012-12-07 | 2016-11-11 | インターポーザー用基板の製造方法 |
| JP2016220215A Expired - Fee Related JP6252656B2 (ja) | 2012-12-07 | 2016-11-11 | インターポーザー用基板及びその製造方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014551045A Expired - Fee Related JP6137196B2 (ja) | 2012-12-07 | 2013-11-26 | インターポーザー用基板及びその製造方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016220215A Expired - Fee Related JP6252656B2 (ja) | 2012-12-07 | 2016-11-11 | インターポーザー用基板及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (3) | JP6137196B2 (ja) |
| TW (1) | TW201442168A (ja) |
| WO (1) | WO2014087877A1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3919756A1 (de) | 1989-06-16 | 1990-12-20 | Hoechst Ag | Vorzugsweise plattenfoermiger formkoerper |
| JPWO2016017645A1 (ja) * | 2014-08-01 | 2017-07-06 | 旭硝子株式会社 | 無機膜付き支持基板およびガラス積層体、ならびに、それらの製造方法および電子デバイスの製造方法 |
| WO2016021710A1 (ja) * | 2014-08-08 | 2016-02-11 | 住友電気工業株式会社 | ダイヤモンドの製造方法、ダイヤモンド、ダイヤモンド複合基板、ダイヤモンド接合基板および工具 |
| FR3028050B1 (fr) * | 2014-10-29 | 2016-12-30 | Commissariat Energie Atomique | Substrat pre-structure pour la realisation de composants photoniques, circuit photonique et procede de fabrication associes |
| JP6770089B2 (ja) * | 2016-11-11 | 2020-10-14 | 信越化学工業株式会社 | 複合基板、表面弾性波デバイスおよび複合基板の製造方法 |
| JP6894754B2 (ja) * | 2017-05-10 | 2021-06-30 | ローム株式会社 | 半導体装置 |
| CN108010834A (zh) * | 2017-11-22 | 2018-05-08 | 电子科技大学 | 一种柔性单晶薄膜及其制备与转移方法 |
| JP2019220647A (ja) * | 2018-06-22 | 2019-12-26 | 株式会社アルバック | 表面処理方法、プリント配線板の製造方法、および、表面処理装置 |
| JP7404665B2 (ja) * | 2019-06-07 | 2023-12-26 | Toppanホールディングス株式会社 | フリップチップパッケージ、フリップチップパッケージ基板およびフリップチップパッケージの製造方法 |
| US20230360991A1 (en) * | 2020-09-15 | 2023-11-09 | Sansha Electric Manufacturing Co., Ltd. | Power semiconductor module |
| CN115763221A (zh) * | 2022-11-08 | 2023-03-07 | 湖南三安半导体有限责任公司 | 复合衬底及其制备方法、半导体器件 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005086089A (ja) * | 2003-09-10 | 2005-03-31 | Seiko Epson Corp | 3次元デバイスの製造方法 |
| JP2005116706A (ja) * | 2003-10-06 | 2005-04-28 | Tokyo Electron Ltd | 熱処理方法及び熱処理装置 |
| JP2006295037A (ja) * | 2005-04-14 | 2006-10-26 | Shin Etsu Chem Co Ltd | Soiウエーハの製造方法及びsoiウエーハ |
| JP2009033124A (ja) * | 2007-06-22 | 2009-02-12 | Semiconductor Energy Lab Co Ltd | 半導体基板及び半導体基板の作製方法、半導体装置、電子機器 |
| JP2011003633A (ja) * | 2009-06-17 | 2011-01-06 | Hamamatsu Photonics Kk | 積層配線基板 |
| JP2011159955A (ja) * | 2009-12-23 | 2011-08-18 | Soi Tec Silicon On Insulator Technologies | 最小化された応力を備えたヘテロ構造を製造するためのプロセス |
| JP2012138463A (ja) * | 2010-12-27 | 2012-07-19 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウェーハの評価方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63160365A (ja) * | 1986-12-24 | 1988-07-04 | Sumitomo Electric Ind Ltd | 半導体装置用絶縁基板 |
| JP2003017723A (ja) * | 2001-06-29 | 2003-01-17 | Shin Etsu Handotai Co Ltd | 半導体薄膜の製造方法及び太陽電池の製造方法 |
| JP5064692B2 (ja) * | 2006-02-09 | 2012-10-31 | 信越化学工業株式会社 | Soi基板の製造方法 |
| JP2010114431A (ja) * | 2008-10-10 | 2010-05-20 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法 |
| JP5643509B2 (ja) * | 2009-12-28 | 2014-12-17 | 信越化学工業株式会社 | 応力を低減したsos基板の製造方法 |
| JP5091221B2 (ja) * | 2009-12-28 | 2012-12-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2013
- 2013-11-26 JP JP2014551045A patent/JP6137196B2/ja not_active Expired - Fee Related
- 2013-11-26 WO PCT/JP2013/081714 patent/WO2014087877A1/ja not_active Ceased
- 2013-12-06 TW TW102144810A patent/TW201442168A/zh unknown
-
2016
- 2016-11-11 JP JP2016220229A patent/JP6296139B2/ja not_active Expired - Fee Related
- 2016-11-11 JP JP2016220215A patent/JP6252656B2/ja not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005086089A (ja) * | 2003-09-10 | 2005-03-31 | Seiko Epson Corp | 3次元デバイスの製造方法 |
| JP2005116706A (ja) * | 2003-10-06 | 2005-04-28 | Tokyo Electron Ltd | 熱処理方法及び熱処理装置 |
| JP2006295037A (ja) * | 2005-04-14 | 2006-10-26 | Shin Etsu Chem Co Ltd | Soiウエーハの製造方法及びsoiウエーハ |
| JP2009033124A (ja) * | 2007-06-22 | 2009-02-12 | Semiconductor Energy Lab Co Ltd | 半導体基板及び半導体基板の作製方法、半導体装置、電子機器 |
| JP2011003633A (ja) * | 2009-06-17 | 2011-01-06 | Hamamatsu Photonics Kk | 積層配線基板 |
| JP2011159955A (ja) * | 2009-12-23 | 2011-08-18 | Soi Tec Silicon On Insulator Technologies | 最小化された応力を備えたヘテロ構造を製造するためのプロセス |
| JP2012138463A (ja) * | 2010-12-27 | 2012-07-19 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウェーハの評価方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2014087877A1 (ja) | 2014-06-12 |
| TW201442168A (zh) | 2014-11-01 |
| JP6252656B2 (ja) | 2017-12-27 |
| JP6137196B2 (ja) | 2017-05-31 |
| JP6296139B2 (ja) | 2018-03-20 |
| JP2017038090A (ja) | 2017-02-16 |
| JPWO2014087877A1 (ja) | 2017-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6296139B2 (ja) | インターポーザー用基板の製造方法 | |
| US20240186268A1 (en) | Directly bonded structure with frame structure | |
| TWI886794B (zh) | 封裝核心組件及製造方法 | |
| JP3904484B2 (ja) | シリコン基板のスルーホールプラギング方法 | |
| JP5662947B2 (ja) | シリコン貫通電極(tsv)を露出させ接触させる高歩留まりの方法 | |
| TWI769606B (zh) | 半導體裝置及其製造方法 | |
| JP7433318B2 (ja) | パッケージング基板及びこれを含む半導体装置 | |
| TW201220431A (en) | Integrated circuit structure and method of forming the same | |
| CN102163559A (zh) | 堆叠装置的制造方法及装置晶片处理方法 | |
| JP2010171414A (ja) | 部品内蔵配線基板の製造方法 | |
| US8777638B2 (en) | Wiring board and method of manufacturing the same | |
| JP2007311385A (ja) | 半導体装置の製造方法および半導体装置 | |
| CN115132672A (zh) | 半导体封装件及其形成方法 | |
| JP2008130704A (ja) | 半導体装置の製造方法 | |
| JP4067507B2 (ja) | 半導体モジュールおよびその製造方法 | |
| JP2004343088A (ja) | 半導体装置及びその製造方法 | |
| JP2025516679A (ja) | 熱機械的信頼性を向上させた半導体デバイスパッケージ | |
| CN101887864B (zh) | 三维封装方法 | |
| JP2017152617A (ja) | 電子部品及び電子部品の製造方法 | |
| JP2008187203A (ja) | 半導体装置の製造方法 | |
| CN114334774B (zh) | 一种减少临时键合过程气泡形成的键合方法及键合结构 | |
| WO2025115819A1 (ja) | 積層体の製造方法及び積層体 | |
| JP5550252B2 (ja) | 半導体装置の製造方法 | |
| CN120221415A (zh) | 封装基板的制造方法 | |
| JP2009266853A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161111 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180123 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180205 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6296139 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |