JP2017038091A

JP2017038091A - Method for manufacturing substrate for interposer

Info

Publication number: JP2017038091A
Application number: JP2016220229A
Authority: JP
Inventors: 弘茂木; Hiroshi Mogi; 芳宏久保田; Yoshihiro Kubota
Original assignee: Shin Etsu Chemical Co Ltd
Current assignee: Shin Etsu Chemical Co Ltd
Priority date: 2012-12-07
Filing date: 2016-11-11
Publication date: 2017-02-16
Anticipated expiration: 2033-11-26
Also published as: WO2014087877A1; TW201442168A; JP6252656B2; JP6137196B2; JP6296139B2; JP2017038090A; JPWO2014087877A1

Abstract

【課題】半導体装置の高放熱化、高速対応化に有用で、半導体チップ等の搭載が容易であり、かつ配線基板や半導体チップに強固に接合できるインターポーザー用基板の製造方法を提供する。【解決手段】板状の単結晶シリコン母材とサファイア、アルミナ、窒化アルミニウム又は窒化シリコンからなる絶縁基板の貼り合わせを行う面の少なくともいずれかに、ポリシラザンを含有する塗膜を形成し、該塗膜を６００℃以上１，２００℃以下に加熱する焼成処理を行ってシリコン含有無機薄膜を形成し、次に、該シリコン含有無機薄膜を焼成処理時の厚さのままとして、単結晶シリコン母材と絶縁基板とを該シリコン含有無機薄膜の表面を接合面として貼り合わせ、その後、単結晶シリコン母材を厚さ２０〜４００μｍの単結晶シリコン基板と成し、絶縁基板を厚さ１〜１００μｍの絶縁層と成して、単結晶シリコン基板上に熱伝導性の絶縁層を有するインターポーザー用基板を得る。【選択図】図２Provided is a method for manufacturing a substrate for an interposer, which is useful for increasing the heat dissipation and speed of a semiconductor device, allows easy mounting of a semiconductor chip, and can be firmly bonded to a wiring substrate or a semiconductor chip. A coating film containing polysilazane is formed on at least one of surfaces on which a plate-like single crystal silicon base material is bonded to an insulating substrate made of sapphire, alumina, aluminum nitride, or silicon nitride. A silicon-containing inorganic thin film is formed by performing a baking treatment in which the film is heated to 600 ° C. or more and 1,200 ° C. or less, and then the silicon-containing inorganic thin film is kept at the thickness during the baking treatment to obtain a single crystal silicon base material And the insulating substrate are bonded together with the surface of the silicon-containing inorganic thin film as a bonding surface, and then a single crystal silicon base material is formed into a single crystal silicon substrate having a thickness of 20 to 400 μm, and the insulating substrate is formed with a thickness of 1 to 100 μm. An interposer substrate having a thermally conductive insulating layer on a single crystal silicon substrate as an insulating layer is obtained. [Selection] Figure 2

Description

本発明は、インターポーザー用基板の製造方法に関し、更に詳しく述べると、配線基板と、該配線基板に搭載される電子素子（例えば、半導体チップ）との間に介挿されて半導体装置やその他の電子装置を構成するために用いられるインターポーザーを作製するためのインターポーザー用基板の製造方法に関する。 The present invention relates to a method for manufacturing an interposer substrate, and more specifically, a semiconductor device or other device inserted between a wiring substrate and an electronic element (for example, a semiconductor chip) mounted on the wiring substrate. The present invention relates to a method for manufacturing an interposer substrate for producing an interposer used for constituting an electronic device.

周知の通り、半導体装置は、例えば多層回路基板のような配線基板（実装基板などとも呼ばれる）の上にＩＣチップ、ＬＳＩチップのような半導体チップを搭載して構成されている。また、配線基板と半導体チップを電気的に接続するため、ボンディングワイヤを接続手段として使用したワイヤボンディング法（ＷＢ法）が用いられている。 As is well known, a semiconductor device is configured by mounting a semiconductor chip such as an IC chip or LSI chip on a wiring board (also called a mounting board or the like) such as a multilayer circuit board. Further, in order to electrically connect the wiring substrate and the semiconductor chip, a wire bonding method (WB method) using bonding wires as connection means is used.

しかし、ＷＢ法の場合、接続手段として使用するボンディングワイヤは機械的強度が弱く、広い配線スペースを必要とするなどの欠点があり、最近の高密度配線やデバイスの小型化、薄型化などの要求に十分に対応できないという問題があった。このような問題を解決するため、最近では、多層回路基板のような配線基板の上にＩＣチップ、ＬＳＩチップのような半導体チップをはんだバンプを介して搭載する方法が広く用いられている。この方法は、フリップチップ（ＦＣ）法と呼ばれるもので、半導体チップにＦＣ接続用のはんだバンプを形成する方法としては、例えば、半導体チップの回路形成面のアルミニウム電極にはんだを盛り上げ、更にそのはんだを加熱して半球状にバンプを形成する方法や、金ワイヤをアルミニウム電極にボンディングして小球状のバンプを形成する方法などが採用されている。また、配線基板と半導体チップの間は、デバイスの機械的強度を上げ、耐水性を高めるため、例えばエポキシ樹脂のような絶縁性の封止樹脂（アンダーフィル材とも呼ばれる）で封止されている。 However, in the case of the WB method, the bonding wire used as a connection means has a weakness such as a low mechanical strength and requires a wide wiring space, and demands for recent high-density wiring and miniaturization and thinning of devices are required. There was a problem that it was not possible to respond sufficiently. In order to solve such problems, recently, a method of mounting a semiconductor chip such as an IC chip or an LSI chip on a wiring board such as a multilayer circuit board via solder bumps has been widely used. This method is called a flip chip (FC) method. As a method for forming solder bumps for FC connection on a semiconductor chip, for example, solder is raised on an aluminum electrode on a circuit forming surface of the semiconductor chip, and the solder is further formed. Are used to form hemispherical bumps, and gold wires are bonded to aluminum electrodes to form small spherical bumps. In addition, between the wiring board and the semiconductor chip is sealed with an insulating sealing resin (also referred to as an underfill material) such as an epoxy resin in order to increase the mechanical strength of the device and increase the water resistance. .

しかしながら、ＦＣ法によって高密度に配線を形成した半導体装置にも欠点がある。即ち、配線基板と半導体チップとは、はんだバンプによって接合されているだけであるので、半導体装置に下方や側面からストレスがかかった場合、たとえ樹脂封止していたとしても、配線基板から半導体チップが外れてしまうことがある。また、配線基板、半導体チップ、そしてアンダーフィル材は、それぞれ線膨張率を異にしているので、線膨張率のミスマッチにより配線基板や半導体チップに大きな反りが発生し、チップの破損や外れ、異常動作の発生が問題となっている。また、配線基板を硬質の材料で構成して反りの問題を防止することも考えられるが、最近の傾向として半導体チップの基板は薄く脆い材料から形成されているので、配線基板の改善ですべての問題が解決できるわけでない。 However, the semiconductor device in which the wiring is formed with high density by the FC method has a drawback. That is, since the wiring board and the semiconductor chip are merely joined by solder bumps, even if the semiconductor device is stressed from below or from the side, even if it is resin-sealed, the wiring board and the semiconductor chip May come off. In addition, since the wiring board, semiconductor chip, and underfill material have different linear expansion coefficients, the wiring board and the semiconductor chip are greatly warped due to mismatch of the linear expansion coefficients, and the chip is damaged or detached. The occurrence of motion is a problem. In addition, it may be possible to prevent the problem of warping by configuring the wiring board with a hard material. However, as a recent trend, the substrate of the semiconductor chip is formed of a thin and brittle material. The problem cannot be solved.

これらの問題を解決するため、例えば配線基板と半導体チップの間にインターポーザーを介挿して半導体装置を構成する方法が提案されている。 In order to solve these problems, for example, a method of configuring a semiconductor device by interposing an interposer between a wiring board and a semiconductor chip has been proposed.

例えば、特開平１１−２８８９７８号公報（特許文献１）では、半導体チップが配線基板から容易に外れるのを防止するため、はんだ付けのための電極を下面に備えたインターポーザーの上にはんだバンプを介して半導体チップを載置する方法を提案している。この半導体装置の場合、インターポーザーの側面に４つの角（端面）に、配線基板にはんだ付けが可能な電極を更に有していることを特徴とする。 For example, in Japanese Patent Laid-Open No. 11-288978 (Patent Document 1), in order to prevent a semiconductor chip from being easily detached from a wiring board, solder bumps are formed on an interposer having electrodes for soldering on the lower surface. A method of placing a semiconductor chip via the above method is proposed. In the case of this semiconductor device, the side surface of the interposer further includes electrodes that can be soldered to the wiring board at four corners (end surfaces).

また、特開２０００−３１３４５号公報（特許文献２）では、充填後のアンダーフィル材の硬化時に半導体チップの表面（配線等）にダメージが与えられるのを防止するため、半導体チップをはんだバンプによりインターポーザーと接続し、更にインターポーザーの電極パッドを配線基板に接続する方法を提案している。この半導体装置の場合、アンダーフィル材をエポキシ樹脂系の封止樹脂とそれに分散されたシリカ、アルミナ等の充填材とから構成するとともに、充填材の分布密度をインターポーザーの側で「密」に、半導体チップの側で「疎」に調整していることを特徴としている。
以上の方法によれば、インターポーザーを配線基板と半導体チップの間に介挿して実装強度の向上やチップの外れ防止などが達成される。 In Japanese Patent Laid-Open No. 2000-31345 (Patent Document 2), in order to prevent damage to the surface (wiring, etc.) of the semiconductor chip when the underfill material after filling is hardened, the semiconductor chip is soldered with a solder bump. A method of connecting with an interposer and further connecting an electrode pad of the interposer to a wiring board has been proposed. In the case of this semiconductor device, the underfill material is composed of an epoxy resin-based sealing resin and a filler such as silica or alumina dispersed therein, and the distribution density of the filler is "closely" on the interposer side. The semiconductor chip is adjusted to be “sparse”.
According to the above method, such as improvement or chip off preventing mounting strength by inserting between the wiring board and the semiconductor chip interposer is achieved.

特開平１１−２８８９７８号公報JP-A-11-288978 特開２０００−３１３４５号公報JP 2000-31345 A

しかしながら、最近の傾向として、多機能化などによりチップそのものの大型化、高密度化が進んでいるので、半導体装置からの放熱性に問題がある。また、半導体装置間での高速な信号のやりとりが必要となるスーパーコンピューターなどへ適用する場合には、半導体装置の高速対応性（良高周波特性）に問題がある。 However, as a recent trend, there is a problem in heat dissipation from the semiconductor device because the size and density of the chip itself are increasing due to multi-functionality and the like. Further, when applied to a supercomputer or the like that requires high-speed signal exchange between semiconductor devices, there is a problem in high-speed compatibility (good high-frequency characteristics) of the semiconductor device.

本発明は、上記事情に鑑みなされたもので、半導体装置の高放熱化、高速対応化（良高周波特性化）に有用で、半導体チップ等の搭載が容易であり、かつ配線基板や半導体チップに強固に接合できるインターポーザー用基板の製造方法を提供することを目的とする。 The present invention has been made in view of the above circumstances, and is useful for increasing the heat dissipation of semiconductor devices and increasing the speed (making good high-frequency characteristics), making it easy to mount semiconductor chips and the like, and to wiring boards and semiconductor chips. It is an object of the present invention to provide a method for manufacturing an interposer substrate that can be firmly bonded.

本発明者らは、上記課題を解決するために鋭意検討した結果、単結晶シリコン基板と、サファイア、アルミナ、ダイヤモンド、窒化アルミニウム、窒化シリコンの群より選ばれた少なくとも１種からなる熱伝導性の絶縁層とを有するインターポーザー用基板によれば、半導体装置の高放熱化、高速対応化（良高周波特性化）を図ることができることを見出し、その製造方法を含めて鋭意検討を行い、本発明を成すに至った。 As a result of intensive studies to solve the above-mentioned problems, the inventors of the present invention have a thermal conductivity of a single crystal silicon substrate and at least one selected from the group of sapphire, alumina, diamond, aluminum nitride, and silicon nitride. According to the interposer substrate having the insulating layer, it has been found that the semiconductor device can achieve high heat dissipation and high speed response (high frequency characteristics), and intensive studies including its manufacturing method have been made. It came to make.

即ち、本発明は、下記のインターポーザー用基板の製造方法を提供する。
〔１〕板状の単結晶シリコン母材とサファイア、アルミナ、窒化アルミニウム又は窒化シリコンからなる絶縁基板の貼り合わせを行う面の少なくともいずれかに、ポリシラザンを含有する塗膜を形成し、該塗膜を６００℃以上１，２００℃以下に加熱する焼成処理を行ってシリコン含有無機薄膜を形成し、次に、該シリコン含有無機薄膜を焼成処理時の厚さのままとして、上記単結晶シリコン母材と絶縁基板とを該シリコン含有無機薄膜の表面を接合面として貼り合わせ、その後、上記単結晶シリコン母材を厚さ２０〜４００μｍの単結晶シリコン基板と成し、上記絶縁基板を厚さ１〜１００μｍの絶縁層と成して、単結晶シリコン基板上に熱伝導性の絶縁層を有するインターポーザー用基板を得るインターポーザー用基板の製造方法。
〔２〕前記絶縁基板が窒化アルミニウム又は窒化シリコンからなるものである〔１〕記載のインターポーザー用基板の製造方法。
〔３〕上記シリコン含有無機薄膜の厚さが１０ｎｍ〜１０μｍである〔１〕又は〔２〕記載のインターポーザー用基板の製造方法。
〔４〕上記焼成処理により、塗膜のポリシラザンをＳｉＯ₂又はＳｉＮに転化させてシリコン含有無機薄膜とする〔１〕〜〔３〕のいずれかに記載のインターポーザー用基板の製造方法。
〔５〕上記焼成処理が、酸素及び／又は水蒸気を含む雰囲気下、窒素を含む不活性雰囲気下、もしくは減圧下で行われる〔１〕〜〔４〕のいずれかに記載のインターポーザー用基板の製造方法。
〔６〕上記ポリシラザンがパーヒドロポリシラザンである〔１〕〜〔５〕のいずれかに記載のインターポーザー用基板の製造方法。
〔７〕上記単結晶シリコン母材表面又は単結晶シリコン母材上に形成したシリコン含有無機薄膜表面からイオンを注入してイオン注入領域を形成し、上記単結晶シリコン母材と絶縁基板とをシリコン含有無機薄膜を介して貼り合わせた後、上記イオン注入領域で単結晶シリコン母材の一部を剥離させ、その残りを単結晶シリコン基板とするものである〔１〕〜〔６〕のいずれかに記載のインターポーザー用基板の製造方法。
〔８〕上記絶縁基板表面又は絶縁基板上に形成したシリコン含有無機薄膜表面からイオンを注入してイオン注入領域を形成することを行い、上記単結晶シリコン母材と絶縁基板とをシリコン含有無機薄膜の表面を接合面として貼り合わせた後、上記イオン注入領域で絶縁基板の一部を剥離させ、その残りを絶縁層とするものである〔７〕記載のインターポーザー用基板の製造方法。
〔９〕上記単結晶シリコン母材と絶縁基板とをシリコン含有無機薄膜の表面を接合面として貼り合わせた後、少なくとも研磨を行って上記絶縁基板の厚さを薄くして絶縁層とするものである〔７〕記載のインターポーザー用基板の製造方法。 That is, the present invention provides the following method for producing an interposer substrate.
[1] A coating film containing polysilazane is formed on at least one of the surfaces on which a plate-like single crystal silicon base material and an insulating substrate made of sapphire, alumina, aluminum nitride, or silicon nitride are bonded together. The silicon-containing inorganic thin film is formed by performing a baking treatment in which the silicon-containing inorganic thin film is heated to 600 ° C. or more and 1200 ° C. or less. And the insulating substrate are bonded to each other with the surface of the silicon-containing inorganic thin film as a bonding surface, and then the single crystal silicon base material is formed into a single crystal silicon substrate having a thickness of 20 to 400 μm. An interposer substrate manufacturing method for obtaining an interposer substrate having a thermally conductive insulating layer on a single crystal silicon substrate formed with an insulating layer of 100 μm.
[2] The method for manufacturing an interposer substrate according to [1], wherein the insulating substrate is made of aluminum nitride or silicon nitride.
[3] The method for producing an interposer substrate according to [1] or [2], wherein the silicon-containing inorganic thin film has a thickness of 10 nm to 10 μm.
[4] The method for producing an interposer substrate according to any one of [1] to [3], wherein the polysilazane of the coating film is converted into SiO ₂ or SiN by the baking treatment to obtain a silicon-containing inorganic thin film.
[5] The interposer substrate according to any one of [1] to [4], wherein the baking treatment is performed under an atmosphere containing oxygen and / or water vapor, an inert atmosphere containing nitrogen, or under reduced pressure. Production method.
[6] The method for producing an interposer substrate according to any one of [1] to [5], wherein the polysilazane is perhydropolysilazane.
[7] Ions are implanted from the surface of the single crystal silicon base material or the surface of the silicon-containing inorganic thin film formed on the single crystal silicon base material to form an ion implantation region, and the single crystal silicon base material and the insulating substrate are made of silicon. Any one of [1] to [6], in which the single crystal silicon base material is partly peeled off in the ion implantation region and the remainder is used as the single crystal silicon substrate after bonding through the containing inorganic thin film. The manufacturing method of the board | substrate for interposers as described in 2.
[8] Ions are implanted from the surface of the insulating substrate or the surface of the silicon-containing inorganic thin film formed on the insulating substrate to form an ion implantation region, and the single crystal silicon base material and the insulating substrate are bonded to the silicon-containing inorganic thin film. [7] The method for manufacturing an interposer substrate according to [7], wherein the surface of the substrate is bonded as a bonding surface, and then a part of the insulating substrate is peeled off in the ion implantation region and the rest is used as the insulating layer.
[9] The single crystal silicon base material and the insulating substrate are bonded to each other with the surface of the silicon-containing inorganic thin film as a bonding surface, and at least polished to reduce the thickness of the insulating substrate to form an insulating layer. A method for producing an interposer substrate according to [7].

本発明によれば、単結晶シリコン基板と、該単結晶シリコン基板上に設けられたサファイア、アルミナ、窒化アルミニウム又は窒化シリコンからなる熱伝導性の絶縁層とを有する構成とすることにより、半導体装置の高放熱化、高速対応化（良高周波特性化）を図ることができる有用なインターポーザー用基板を提供できる。また、本発明のインターポーザー用基板の製造方法により、上記のようなインターポーザー用基板を容易に製造することが可能となる。 According to the present invention, a semiconductor device includes a single crystal silicon substrate and a thermally conductive insulating layer made of sapphire, alumina, aluminum nitride, or silicon nitride provided on the single crystal silicon substrate. It is possible to provide a useful interposer substrate that can achieve higher heat dissipation and higher speed (high frequency characteristics). Moreover, the interposer substrate as described above can be easily manufactured by the method for manufacturing an interposer substrate of the present invention.

本発明に係るインターポーザー用基板の製造方法における製造工程の第１の実施形態を示す概略図であり、（ａ）はイオン注入された単結晶シリコン母材の断面図、（ｂ）は絶縁層を形成した単結晶シリコン母材の断面図、（ｃ）はイオン注入領域で単結晶シリコン母材を剥離させた状態を示す断面図、（ｄ）はインターポーザー用基板の断面図である。It is the schematic which shows 1st Embodiment of the manufacturing process in the manufacturing method of the board | substrate for interposers which concerns on this invention, (a) is sectional drawing of the single crystal silicon base material by which ion implantation was carried out, (b) is an insulating layer FIG. 4C is a cross-sectional view showing a state where the single crystal silicon base material is peeled off in the ion implantation region, and FIG. 4D is a cross-sectional view of the interposer substrate. 本発明に係るインターポーザー用基板の製造方法における製造工程の第２の実施形態を示す概略図であり、（ａ）はシリコン含有無機薄膜を形成した単結晶シリコン母材の断面図、（ｂ）はイオン注入された単結晶シリコン母材の断面図、（ｃ）はイオン注入された絶縁基板の断面図、（ｄ）は単結晶シリコン母材と絶縁基板を貼り合わせた状態を示す断面図、（ｅ）はイオン注入領域で単結晶シリコン母材及び絶縁基板を剥離させた状態を示す断面図、（ｆ）はインターポーザー用基板の断面図である。It is the schematic which shows 2nd Embodiment of the manufacturing process in the manufacturing method of the board | substrate for interposers which concerns on this invention, (a) is sectional drawing of the single crystal silicon base material in which the silicon containing inorganic thin film was formed, (b) Is a cross-sectional view of the ion-implanted single crystal silicon base material, (c) is a cross-sectional view of the ion-implanted insulating substrate, (d) is a cross-sectional view showing a state where the single crystal silicon base material and the insulating substrate are bonded together, (E) is sectional drawing which shows the state which peeled the single crystal silicon base material and the insulating substrate in the ion implantation area | region, (f) is sectional drawing of the board | substrate for interposers. 本発明に係るインターポーザー用基板の製造方法における製造工程の第３の実施形態を示す概略図であり、（ａ）はイオン注入された単結晶シリコン母材の断面図、（ｂ）はシリコン含有無機薄膜を形成した絶縁基板の断面図、（ｃ）はＣＭＰ研磨した絶縁基板の断面図、（ｄ）は単結晶シリコン母材と絶縁基板を貼り合わせた状態を示す断面図、（ｅ）は研磨により絶縁基板を薄化させた状態を示す断面図、（ｆ）はイオン注入領域で単結晶シリコン母材を剥離させた状態を示す断面図、（ｇ）はインターポーザー用基板の断面図である。It is the schematic which shows 3rd Embodiment of the manufacturing process in the manufacturing method of the board | substrate for interposers which concerns on this invention, (a) is sectional drawing of the single crystal silicon base material by which ion implantation was carried out, (b) is silicon containing (C) is a cross-sectional view of a CMP-polished insulating substrate, (d) is a cross-sectional view showing a state where a single crystal silicon base material and an insulating substrate are bonded together, and (e) is a cross-sectional view of the insulating substrate on which an inorganic thin film is formed. A cross-sectional view showing a state where the insulating substrate is thinned by polishing, (f) is a cross-sectional view showing a state where the single crystal silicon base material is peeled off in the ion implantation region, and (g) is a cross-sectional view of the interposer substrate. is there.

以下に、本発明に係るインターポーザー用基板の製造方法の実施形態について説明する。なお、図１〜図３において構成が同じものについては同じ符号を付している。 Embodiments of a method for manufacturing an interposer substrate according to the present invention will be described below. 1 to 3 that have the same configuration are denoted by the same reference numerals.

［第１の実施形態］
図１に基づき、本発明に係るインターポーザー用基板の製造方法における製造工程の第１の実施形態を説明する。
本発明に係るインターポーザー用基板の製造方法は、図１に示すように、単結晶シリコン母材への水素イオン（希ガスイオン）注入工程（工程１１）、絶縁層形成工程（工程１２）、薄化（剥離）処理工程（工程１３）、ダメージ層除去工程（工程１４）の順に処理を行うものである。 [First Embodiment]
A first embodiment of a manufacturing process in a method for manufacturing an interposer substrate according to the present invention will be described with reference to FIG.
Method of manufacturing an interposer substrate of the present invention, as shown in FIG. 1, the hydrogen ions into the single crystal silicon base material (rare gas ions) implantation step (Step 11), the insulating layer formation step (step 12), The processing is performed in the order of the thinning (peeling) treatment step (step 13) and the damage layer removal step (step 14).

（工程１１：単結晶シリコン母材への水素イオン（希ガスイオン）注入工程）
まず、板状の単結晶シリコン母材１Ａの表面から水素イオン又は希ガス（即ち、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、ラドン）イオンを注入し、母材中にイオン注入領域２を形成する（図１（ａ））。 (Step 11: Hydrogen ion (rare gas ion) implantation step into single crystal silicon base material)
First, hydrogen ions or rare gas from the surface of the plate-shaped single crystal silicon base material 1A (i.e., helium, neon, argon, krypton, xenon, radon) implanting ions to form an ion implanted region 2 in the matrix (FIG. 1 (a)).

ここで、単結晶シリコン母材１Ａは、インターポーザー用基板のベース基板用の母材であり、特に限定されないが、例えばチョクラルスキー（ＣＺ）法により育成された単結晶をスライスして得られたもので、例えば直径が１００〜３００ｍｍ、導電型がＰ型又はＮ型、抵抗率が１０Ω・ｃｍ程度のものでも良いができるだけ高抵抗のものが好適である。単結晶シリコン母材１Ａの板厚は、取り扱い性と後述する薄化のし易さの兼ね合いから、１００〜７００μｍが好ましい。 Here, the single crystal silicon base material 1A is a base material for a base substrate of an interposer substrate, and is not particularly limited. For example, the single crystal silicon base material 1A is obtained by slicing a single crystal grown by the Czochralski (CZ) method. For example, the diameter may be 100 to 300 mm, the conductivity type may be P-type or N-type, and the resistivity may be about 10 Ω · cm. The plate thickness of the single crystal silicon base material 1A is preferably 100 to 700 μm from the standpoint of handleability and ease of thinning described later.

イオン注入領域２の形成方法は、特に限定されず、例えば、単結晶シリコン母材１Ａの表面から所望の深さにイオン注入領域２を形成できるような注入エネルギーで、所定の線量の水素イオン又は希ガスイオンを注入する。このときの条件として、例えば注入エネルギーは１〜１０ＭｅＶ、注入線量は２×１０¹⁶〜３×１０¹⁷／ｃｍ²とできる。注入される水素イオンとしては、２×１０¹⁶〜３×１０¹⁷（ａｔｏｍｓ／ｃｍ²）のドーズ量の水素イオン（Ｈ⁺）、又は１×１０¹⁶〜２×１０¹⁶（ａｔｏｍｓ／ｃｍ²）のドーズ量の水素分子イオン（Ｈ₂ ⁺）が好ましい。特に好ましくは、６×１０¹⁶〜８×１０¹⁶（ａｔｏｍｓ／ｃｍ²）のドーズ量の水素イオン（Ｈ⁺）、又は３×１０¹⁶〜４×１０¹⁶（ａｔｏｍｓ／ｃｍ²）のドーズ量の水素分子イオン（Ｈ₂ ⁺）である。 Method of forming the ion implantation region 2 is not particularly limited, for example, at an implantation energy, such as to form an ion implantation region 2 to a desired depth from the surface of the single crystal silicon base material 1A, or hydrogen ions of a predetermined dose Rare gas ions are implanted. As conditions at this time, for example, the implantation energy can be 1 to 10 MeV, and the implantation dose can be 2 × 10 ^{16 to} 3 × 10 ¹⁷ / cm ² . The implanted hydrogen ^{ions, 2 × 10 16 ~3 × 10} 17 (atoms / cm 2) dose of hydrogen ions (H ^+), or ^{^{1 × 10 16 ~2 × 10 16}} (atoms / cm 2) A hydrogen molecular ion (H ₂ ⁺ ) having a dose amount of ^{1 to 5} is preferable. Particularly preferably, the dose of ^{^{6 × 10 16 ~8 × 10 16}} (atoms / cm 2) dose of hydrogen ions (H ^+), or ^{^{3 × 10 16 ~4 × 10 16}} (atoms / cm 2) Hydrogen molecular ion (H ₂ ⁺ ).

イオン注入された基板表面からイオン注入領域２までの深さ（即ち、イオン打ち込み深さ）は、インターポーザー用基板の単結晶シリコン基板１としての所望の厚さに対応するものであるが、好ましくは２０〜４００μｍ、更に好ましくは１００μｍ程度である。 The depth from the ion-implanted substrate surface to the ion-implanted region 2 (that is, the ion implantation depth) corresponds to the desired thickness of the interposer substrate as the single crystal silicon substrate 1, but is preferably Is 20 to 400 μm, more preferably about 100 μm.

（工程１２：絶縁層形成工程）
次に、単結晶シリコン母材１Ａのイオン注入面上に、化学的蒸着法又は物理的蒸着法でアルミナ、ダイヤモンド、窒化アルミニウム又は窒化シリコンからなる熱伝導性を有する絶縁層４を形成する（図１（ｂ））。 (Step 12: Insulating layer forming step)
Next, an insulating layer 4 having thermal conductivity made of alumina, diamond, aluminum nitride, or silicon nitride is formed on the ion-implanted surface of the single crystal silicon base material 1A by chemical vapor deposition or physical vapor deposition (see FIG. 1 (b)).

化学的蒸着法及び物理的蒸着法は、高熱伝導性、かつ高電気絶縁性を有する無機薄膜が形成できる限り、特に制限されないが、例えば化学的蒸着法としてはマイクロ波プラズマＣＶＤ法、高周波プラズマＣＶＤ法、高密度プラズマＣＶＤ法などいずれでもよい。また、物理的蒸着法としてはイオンプレーティング法やスパッタリング法などいずれでもよい。 The chemical vapor deposition method and the physical vapor deposition method are not particularly limited as long as an inorganic thin film having high thermal conductivity and high electrical insulation can be formed. For example, the chemical vapor deposition method includes a microwave plasma CVD method and a high frequency plasma CVD method. Any of the above methods and high-density plasma CVD method may be used. As the physical vapor deposition method, any of an ion plating method and a sputtering method may be used.

絶縁層４の膜厚は、０．１〜１００μｍが好ましく、１〜１０μｍがより好ましい。下限の膜厚を下回ると必要な絶縁性が確保できないおそれがあり、上限の膜厚を上回ると膜の内部応力により基板の形状が悪化する場合がある。 The thickness of the insulating layer 4 is preferably 0.1 to 100 μm, and more preferably 1 to 10 μm. If the film thickness is less than the lower limit, necessary insulation may not be ensured. If the film thickness exceeds the upper limit, the shape of the substrate may deteriorate due to internal stress of the film.

（工程１３：薄化（剥離）処理工程）
次に、単結晶シリコン母材１Ａにおけるイオン注入した部分に熱的エネルギー、機械的エネルギー又は光的エネルギーを付与して、イオン注入領域２に沿って単結晶シリコン母材１Ａの一部を剥離させ、絶縁層４側の残りを単結晶シリコン基板１とする（図１（ｃ））。なお、剥離は、イオン注入領域２に沿って単結晶シリコン母材１Ａの一端から他端に向かうへき開によるものが好ましい。 (Step 13: Thinning (peeling) treatment step)
Then, thermal energy in the ion-implanted portion of the single crystal silicon base material 1A, to impart mechanical energy or light energy, is peeled off part of the single crystal silicon base material 1A along the ion implanted region 2 The remainder on the insulating layer 4 side is a single crystal silicon substrate 1 (FIG. 1C). The release is preferably by cleavage directed from one end to the other end of the single crystal silicon base material 1A along the ion implanted region 2.

剥離処理として、例えば好ましくは２００℃以上、より好ましくは２５０〜３５０℃の加熱を行ってイオン注入した部分に熱的エネルギーをかけてイオン注入した部分に微少なバブル体を発生させることにより剥離を行う方法や、イオン注入した部分が上記熱処理により脆化されていることから、この脆化部分に例えば１ＭＰａ以上５ＭＰａ以下のウェハを破損させないような圧力を適宜選択し、ガスや液体等の流体のジェットを吹き付ける衝撃力のような機械的エネルギーを印加して剥離を行う方法、イオン注入した部分がアモルファス状態になることによりアモルファス部分に吸収される波長の光を照射し光エネルギーを吸収させてイオン注入界面から剥離を行う方法などから選ばれる１つの手法もしくは２つ以上の手法を組み合わせて剥離を行うとよい。 As the peeling treatment, for example, heating is preferably performed at 200 ° C. or more, more preferably 250 to 350 ° C., and thermal energy is applied to the ion-implanted portion to generate a fine bubble body in the ion-implanted portion, thereby peeling off. Since the ion-implanted portion is embrittled by the above heat treatment, a pressure that does not damage a wafer of, for example, 1 MPa or more and 5 MPa or less is appropriately selected in this embrittled portion, and a fluid such as gas or liquid is selected. A method of peeling by applying mechanical energy such as an impact force that blows a jet. When the ion-implanted part is in an amorphous state, the amorphous part is irradiated with light of a wavelength that is absorbed to absorb light energy. One method selected from methods of peeling from the injection interface or a combination of two or more methods Away it may perform.

（工程１４：イオン注入ダメージ層除去工程）
次に、単結晶シリコン基板１の絶縁層４とは反対面において、上記イオン注入によりダメージを受けて結晶欠陥を生じている層を除去する。 (Process 14: Ion implantation damage layer removal process)
Next, the insulating layer 4 of monocrystalline silicon substrate 1 at the opposite surface to remove the layer occurring crystal defects damaged by the ion implantation.

ここで、イオン注入ダメージ層の除去は、ウェットエッチング又はドライエッチングにより行うことが好ましい。ウェットエッチングとしては、例えばＫＯＨ溶液、ＮＨ₄ＯＨ溶液、ＮａＯＨ溶液、ＣｓＯＨ溶液、アンモニア水（２８質量％）、過酸化水素水（３０〜３５質量％）、水（残部）からなるＳＣ−ｌ溶液、ＥＤＰ（エチレンジアミンピロカテコール）溶液、ＴＭＡＨ（４メチル水酸化アンモニウム）溶液、ヒドラジン溶液のうち、少なくとも１つのエッチング溶液を用いて行うとよい。また、ドライエッチングとしては、例えばフッ素系ガス中に単結晶シリコン基板１の基板面を曝してエッチングする反応性ガスエッチングやプラズマによりフッ素系ガスをイオン化、ラジカル化して上記基板面をエッチングする反応性イオンエッチング等が挙げられる。 Here, the ion-implanted damage layer is preferably removed by wet etching or dry etching. The wet etching, such as KOH solution, NH ₄ OH solution, NaOH solution, CsOH solution, ammonia water (28 mass%), hydrogen peroxide (30-35 wt%), SC-l solution consisting of water (balance) , EDP (ethylenediamine pyrocatechol) solution, TMAH (4-methyl ammonium hydroxide) solution, of the hydrazine solution, preferably performed using at least one of the etching solution. Further, as dry etching, for example, reactive gas etching in which the substrate surface of the single crystal silicon substrate 1 is exposed in a fluorine-based gas or etching, and reactivity in which the fluorine-based gas is ionized and radicalized by plasma to etch the substrate surface is etched. Examples include ion etching.

また、本工程において除去対象となる領域は、少なくとも結晶欠陥に拘る単結晶シリコン基板１のイオン注入ダメージ層７全てであり、単結晶シリコン基板１表層の好ましくは１２０ｎｍ以上の厚さ分、より好ましくは１５０ｎｍ以上の厚さ分である。 Further, the region to be removed in this step is at least the entire ion-implanted damage layer 7 of the single crystal silicon substrate 1 related to crystal defects, and the surface layer of the single crystal silicon substrate 1 is preferably 120 nm or more in thickness. Is a thickness of 150 nm or more.

最後に、単結晶シリコン基板１の基板面を鏡面仕上げするとよい。具体的には、単結晶シリコン基板１の基板面に化学機械研磨（ＣＭＰ研磨）を施して鏡面に仕上げる。ここではシリコンウェハの平坦化等に用いられる従来公知のＣＭＰ研磨でよい。なお、このＣＭＰ研磨で上記イオン注入ダメージ層の除去を兼ねてもよい。 Finally, the substrate surface of the single crystal silicon substrate 1 is preferably mirror-finished. Specifically, the substrate surface of the single crystal silicon substrate 1 is subjected to chemical mechanical polishing (CMP polishing) and finished to a mirror surface. Here, a conventionally known CMP polishing used for planarization of a silicon wafer or the like may be used. The CMP polishing may also serve as the removal of the ion implantation damage layer.

以上の工程を経て、単結晶シリコン基板１上に絶縁層４が積層されたインターポーザー用基板１０を製造することができる（図１（ｄ））。このインターポーザー用基板１０の厚さは、特に限定されないが、通常のＳＥＭＩ規格／ＪＥＩＤＡ規格近傍のものがハンドリングの関係から扱いやすく好ましい。 Through the above steps, the interposer substrate 10 in which the insulating layer 4 is laminated on the single crystal silicon substrate 1 can be manufactured (FIG. 1D). The thickness of the interposer substrate 10 is not particularly limited, but a substrate in the vicinity of the normal SEMI standard / JEIDA standard is preferable because it is easy to handle.

なお、本実施形態では、単結晶シリコン母材１Ａを薄化して単結晶シリコン基板１を得る方法として、イオン注入剥離法を用いたものを説明したが、これに限定されるものではなく、例えば研削、ラップ加工、研磨等の機械的手法やエッチングなどの化学的手法、あるいはそれらを組み合わせた手法を用いて、単結晶シリコン母材１Ａを薄化してもよい。 In the present embodiment, the method using the ion implantation delamination method has been described as a method for obtaining the single crystal silicon substrate 1 by thinning the single crystal silicon base material 1A. However, the present invention is not limited to this. The single crystal silicon base material 1A may be thinned by using a mechanical method such as grinding, lapping, polishing, a chemical method such as etching, or a combination thereof.

［第２の実施形態］
図２に基づき、本発明に係るインターポーザー用基板の製造方法における製造工程の第２の実施形態を説明する。
本発明に係るインターポーザー用基板の製造方法は、図２に示すように、単結晶シリコン母材へのシリコン含有無機薄膜形成工程（工程２１）、単結晶シリコン母材への水素イオン（希ガスイオン）注入工程（工程２２）、絶縁基板への水素イオン（希ガスイオン）注入工程（工程２３）、単結晶シリコン母材及び／又は絶縁基板の表面活性化処理工程（工程２４）、単結晶シリコン母材と絶縁基板の貼り合わせ工程（工程２５）、薄化（剥離）処理工程（工程２６）、ダメージ層除去工程（工程２７）の順に処理を行うものである。 [Second Embodiment]
Based on FIG. 2, 2nd Embodiment of the manufacturing process in the manufacturing method of the board | substrate for interposers which concerns on this invention is described.
Method of manufacturing an interposer substrate of the present invention, as shown in FIG. 2, the silicon-containing inorganic thin film formation process of the single crystal silicon base member (step 21), the hydrogen ions (rare gas into the single crystal silicon base material ion) implantation step (step 22), the hydrogen ions (rare gas ions) implantation process into the insulating substrate (step 23), the single crystal silicon matrix and / or an insulating substrate of the surface activation treatment step (step 24), a single crystal silicon base material and the insulating substrate of the bonding process (step 25), thinning (stripping) process (step 26), and performs processing in the order of the damaged layer removing step (step 27).

（工程２１：単結晶シリコン母材へのシリコン含有無機薄膜形成工程）
まず、単結晶シリコン母材１Ａにおいて絶縁基板４Ａと貼り合わせを行う面にシリコン含有無機薄膜３を形成する（図２（ａ））。
ここで、単結晶シリコン母材１Ａは第１の実施形態で示したものと同じである。 (Step 21: Step of forming silicon-containing inorganic thin film on single crystal silicon base material)
First, the surface bonding is performed to the insulating substrate 4A in the single crystal silicon base material 1A to form a silicon-containing inorganic thin film 3 (Fig. 2 (a)).
Here, the single crystal silicon base material 1A is the same as that shown in the first embodiment.

シリコン含有無機薄膜３は、酸化シリコン、窒化シリコン又は酸窒化シリコンからなる薄膜であり、化学的蒸着膜、物理的蒸着膜又はポリシラザンの加熱生成膜であることが好ましい。これらの膜は、後述する基板同士の貼り合わせ後に剥離せず、製造過程における熱処理によって基板界面との間でボイド等を発生しない限り、いずれでもよく、それぞれの膜の性質、コスト、純度等から成膜方法を選択すればよい。 The silicon-containing inorganic thin film 3 is a thin film made of silicon oxide, silicon nitride, or silicon oxynitride, and is preferably a chemical vapor deposition film, a physical vapor deposition film, or a heat-generated film of polysilazane. Any of these films may be used as long as they do not peel off after the substrates are bonded together, and any voids are not generated between the substrates and the substrate interface by heat treatment in the manufacturing process. From the nature, cost, purity, etc. of each film A film formation method may be selected.

例えば、化学的蒸着膜は減圧ＣＶＤ法やマイクロ波プラズマＣＶＤ法、高周波プラズマＣＶＤ法、高密度プラズマＣＶＤ法などにより形成するとよく、物理的蒸着膜はイオンプレーティング法やスパッタリング法などにより形成するとよい。なお、成膜したシリコン含有無機薄膜３表面の平滑性が後述する貼り合わせにおいて不足する場合は必要に応じてＣＭＰ研磨やケミカルエッチングなどにより、平滑性を改善するとよい。 For example, a chemical vapor deposition film may be formed by a low pressure CVD method, a microwave plasma CVD method, a high frequency plasma CVD method, a high density plasma CVD method, or the like, and a physical vapor deposition film may be formed by an ion plating method or a sputtering method. . In addition, when the smoothness of the formed silicon-containing inorganic thin film 3 surface is insufficient in the bonding described later, the smoothness may be improved by CMP polishing, chemical etching, or the like as necessary.

また、シリコン含有無機薄膜３としてのポリシラザンの加熱生成膜は次のように形成する。
まず単結晶シリコン母材１Ａ上に、ポリシラザンを含む塗膜を形成する。このとき、ポリシラザンを含む塗膜を形成するために用いる塗布組成物は、ポリシラザンと溶媒を含むものとする。 In addition, the polysilazane heating film as the silicon-containing inorganic thin film 3 is formed as follows.
First, a coating film containing polysilazane is formed on the single crystal silicon base material 1A. At this time, the coating composition used to form a coating film containing polysilazane is intended to include polysilazane and the solvent.

ポリシラザンとしては、一般式−（ＳｉＨ₂ＮＨ）_n−で表されるパーヒドロポリシラザンが、転化後の膜中に残存する不純物が少ないことから好ましい。なお、パーヒドロポリシラザンは、−（ＳｉＨ₂ＮＨ）−を基本ユニットとし、その側鎖すべてが水素であり有機溶剤に可溶な無機ポリマーである。 As the polysilazane, perhydropolysilazane represented by the general formula — (SiH ₂ NH) _n — is preferable because there are few impurities remaining in the film after conversion. In addition, perhydropolysilazane is an inorganic polymer having — (SiH ₂ NH) — as a basic unit, all of its side chains being hydrogen, and being soluble in an organic solvent.

また、溶媒としては、パーヒドロポリシラザンと混ぜて反応しない溶媒であればよく、トルエン、キシレン、ジブチルエーテル、ジエチルエーテル、ＴＨＦ（ｔｅｔｒａｈｙｄｒｏｆｕｒａｎ）、ＰＧＭＥ（ｐｒｏｐｙｌｅｎｅｇｌｙｃｏｌｍｅｔｈｏｘｙｅｔｈｅｒ）、ＰＧＭＥＡ（ｐｒｏｐｙｌｅｎｅｇｌｙｃｏｌｅｔｈｅｒｍｏｎｏｍｅｔｈｙｌａｃｅｔａｔｅ）、ヘキサンのような芳香族溶媒、脂肪族溶媒、エーテル系溶媒を用いることができる。 The solvent may be any solvent that does not react with perhydropolysilazane. Toluene, xylene, dibutyl ether, diethyl ether, THF (tetrahydrofuran), PGME (propylene glycol ether ether), PGMEA (propylene glycol ether ether) ), Aromatic solvents such as hexane, aliphatic solvents, and ether solvents.

溶媒中のポリシラザンの濃度は１〜３０質量％が好ましく、３〜２０質量％がより好ましい。１質量％未満では塗布後の膜厚が薄くなり、基板（単結晶シリコン母材１Ａや絶縁基板４Ａ）の表面粗さを改善する効果が不足するおそれがあり、３０質量％を超えると溶液の安定性が低下する場合がある。 The concentration of polysilazane in the solvent is preferably 1 to 30% by mass, and more preferably 3 to 20% by mass. If it is less than 1% by mass, the film thickness after coating becomes thin and the effect of improving the surface roughness of the substrate (single crystal silicon base material 1A or insulating substrate 4A) may be insufficient. Stability may be reduced.

上記塗布組成物の塗布方法としては、スプレーコート、スピンコート、ディップコート、ロールコート、スクリーン印刷、スリットコートなど公知の方法を使用することができる。
塗布する厚さは、塗布をする基板表面の粗さや段差の程度、半導体デバイスとして要求される埋め込み層の厚さによって決まるが、焼成後の無機薄膜３としての厚さが１０ｎｍ〜１０μｍとなる程度の厚さが好ましい。１回の塗布で形成されない場合は、塗布を繰り返して積層してもよい。
塗布後は溶媒を除去するため、５０〜２００℃程度で１分〜２時間乾燥され、塗膜となる。 As a coating method of the coating composition, known methods such as spray coating, spin coating, dip coating, roll coating, screen printing, and slit coating can be used.
The thickness to be applied is determined by the roughness of the substrate surface to be applied, the level of the step, and the thickness of the buried layer required as a semiconductor device, but the thickness as the inorganic thin film 3 after firing is 10 nm to 10 μm. Is preferred. When it is not formed by a single application, the application may be repeated for lamination.
After application, in order to remove the solvent, it is dried at about 50 to 200 ° C. for 1 minute to 2 hours to form a coating film.

次に、上記塗膜を６００℃以上１，２００℃以下で加熱する焼成処理を行い、塗膜のポリシラザンをＳｉＯ₂又はＳｉＮに転化させてシリコン含有無機薄膜３とする。 Next, the baking process for heating the coated film at 600 ° C. or higher 1,200 ° C. or less, a silicon-containing inorganic thin film 3 by the polysilazane coating film is converted to SiO ₂ or SiN.

ポリシラザンをＳｉＯ₂に転化する場合は、酸素及び／又は水蒸気を含む雰囲気下で６００℃以上１，２００℃以下の加熱温度、好ましくは８００℃以上１，０００℃以下の加熱温度で焼成処理を行う。加熱温度６００℃未満では、例えば４５０℃で処理すると、ポリシラザン骨格はシロキサン骨格に転化されるが、シラノール基が残存しており、シリコンの熱酸化膜に比べて絶縁耐性としてリーク電流が高くなる場合がある。また、加熱温度が高いほど、シリコン含有無機薄膜３の表面粗さが改善される傾向にあるが、１，２００℃超ではＳｉＯ₂が変性してしまうおそれがある。 When polysilazane is converted to SiO ₂ , a baking treatment is performed at a heating temperature of 600 ° C. or more and 1,200 ° C. or less, preferably 800 ° C. or more and 1,000 ° C. or less in an atmosphere containing oxygen and / or water vapor. . The heating temperature of less than 600 ° C., for example, treatment with 450 ° C., if it polysilazane backbone is converted to the siloxane backbone, silanol groups are left, the leakage current is increased as the dielectric strength as compared with the thermal oxide film of silicon There is. Further, the higher the heating temperature, the more the surface roughness of the silicon-containing inorganic thin film 3 tends to be improved. However, if it exceeds 1,200 ° C., the SiO ₂ may be denatured.

ポリシラザンをＳｉＮに転化する場合は、窒素を含む不活性雰囲気又は減圧真空下で６００℃以上１，２００℃以下の加熱温度、好ましくは減圧真空下８００℃以上１，０００℃以下の加熱温度で焼成処理を行う。加熱温度６００℃未満では、ＳｉＮへの転化は進行しない場合がある。また、加熱温度が高いほど、シリコン含有無機薄膜３の表面粗さが改善される傾向にあるが、１，２００℃超ではＳｉＮが変性してしまうおそれがある。 When polysilazane is converted to SiN, firing is performed at a heating temperature of 600 ° C. or more and 1,200 ° C. or less, preferably 800 ° C. or more and 1,000 ° C. or less, under an inert atmosphere containing nitrogen or under reduced pressure. Process. If the heating temperature is less than 600 ° C., conversion to SiN may not proceed. Moreover, although there exists a tendency for the surface roughness of the silicon-containing inorganic thin film 3 to improve, so that heating temperature is high, when it exceeds 1200 degreeC, there exists a possibility that SiN may modify | denature.

焼成処理時間は、好ましくは１０秒〜１２時間、より好ましくは１分〜１時間である。処理時間が１０秒より短いと、ポリシラザンからの転化反応が不十分となるおそれがあり、１２時間より長いと焼成処理コストの増加となる場合がある。 The firing time is preferably 10 seconds to 12 hours, more preferably 1 minute to 1 hour. If the treatment time is shorter than 10 seconds, the conversion reaction from polysilazane may be insufficient, and if it is longer than 12 hours, the firing treatment cost may increase.

以上の焼成処理により、単結晶シリコン母材１Ａの貼り合わせを行う面にシリコン含有無機薄膜３を形成することができる。 By the above baking treatment, the silicon-containing inorganic thin film 3 can be formed on the surface on which the single crystal silicon base material 1A is bonded.

シリコン含有無機薄膜３の厚さは１０ｎｍ〜１０μｍが好ましく、１００ｎｍ〜１μｍがより好ましい。厚さ１０ｎｍ未満では、基板の表面粗さ改善効果が不十分となるおそれがあり、１０μｍ超では単結晶シリコン基板との熱膨張率の差異により反りが発生して不適となる場合がある。 The thickness of the silicon-containing inorganic thin film 3 is preferably 10 nm to 10 μm, and more preferably 100 nm to 1 μm. If the thickness is less than 10 nm, the effect of improving the surface roughness of the substrate may be insufficient, and if it exceeds 10 μm, warpage may occur due to the difference in thermal expansion coefficient from the single crystal silicon substrate, which may be inappropriate.

このシリコン含有無機薄膜３は、従来のシリコン熱酸化膜と同程度の絶縁耐性を有する。またこれにより、シリコン含有無機薄膜３表面を研磨することなく、焼成処理時の厚さのままで貼り合わせが可能な程度に平滑な表面となる。なお、焼成処理時の厚さのままのシリコン含有無機薄膜３とは、研磨やエッチングなどの表面の粗さを変化させる処理を行わないという意味であり、後述する表面活性化処理は許容される。但し、万一表面の平滑性が貼り合わせに不足の場合は、研磨、エッチングなどの処理を行うことを妨げるものではない。 This silicon-containing inorganic thin film 3 has an insulation resistance comparable to that of a conventional silicon thermal oxide film. Thereby, it becomes a smooth surface to the extent that bonding is possible with the thickness at the time of the baking treatment without polishing the surface of the silicon-containing inorganic thin film 3. In addition, the silicon-containing inorganic thin film 3 with the thickness at the time of the baking treatment means that the treatment for changing the surface roughness such as polishing and etching is not performed, and the surface activation treatment described later is allowed. . However, in the event that the smoothness of the surface is insufficient for bonding, it does not hinder the processing such as polishing and etching.

なお、後述する絶縁基板４Ａにも同様にしてシリコン含有無機薄膜３を形成してもよい。このシリコン含有無機薄膜３はインターポーザー用基板２０において単結晶シリコン基板１と絶縁層４との間の中間層となり、耐熱衝撃性、密着性を改善することができる。 Note that the silicon-containing inorganic thin film 3 may be similarly formed on an insulating substrate 4A described later. The silicon-containing inorganic thin film 3 becomes an intermediate layer between the single crystal silicon substrate 1 and the insulating layer 4 in the interposer substrate 20 and can improve thermal shock resistance and adhesion.

（工程２２：単結晶シリコン母材への水素イオン（希ガスイオン）注入工程）
次に、単結晶シリコン母材１Ａのシリコン含有無機薄膜３形成面表面から水素イオン又は希ガス（即ち、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、ラドン）イオンを注入し、基板中にイオン注入領域２を形成する（図２（ｂ））。このイオン注入条件は、第１の実施形態で示したものと同じである。 (Step 22: Step of implanting hydrogen ions (rare gas ions) into the single crystal silicon base material)
Next, a single crystal silicon base material 1A silicon-containing inorganic thin film 3 formed surface hydrogen ions from the surface or noble gas (i.e., helium, neon, argon, krypton, xenon, radon) implanting ions, ion implantation region in the substrate 2 is formed (FIG. 2B). The ion implantation conditions are the same as those shown in the first embodiment.

これにより、イオン注入された基板表面からイオン注入領域２までの深さ（即ち、イオン打ち込み深さ）は、好ましくは２０〜４００μｍ、更に好ましくは１００μｍ程度となる。 Thereby, the depth from the ion-implanted substrate surface to the ion implantation region 2 (that is, the ion implantation depth) is preferably 20 to 400 μm, more preferably about 100 μm.

（工程２３：絶縁基板への水素イオン（希ガスイオン）注入工程）
絶縁基板４Ａにおいて単結晶シリコン母材１Ａと貼り合わせる表面から水素イオン又は希ガス（即ち、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、ラドン）イオンを注入し、基板中にイオン注入領域５を形成する（図２（ｃ））。 (Step 23: Hydrogen ion (rare gas ion) implantation step into an insulating substrate)
Hydrogen ions or rare gas from a surface bonded to the single crystal silicon base material 1A in the insulating substrate 4A (i.e., helium, neon, argon, krypton, xenon, radon) implanting ions to form an ion implantation region 5 into the substrate (FIG. 2 (c)).

絶縁基板４Ａは、本発明のインターポーザー用基板２０における絶縁層４となる母材であり、サファイア、アルミナ、窒化アルミニウム又は窒化シリコンからなる基板である。絶縁基板４Ａの組成、純度、結晶組織等は、絶縁層として高熱伝導性及び高電気絶縁性が確保できる限り、いずれのものでもよい。 The insulating substrate 4A is a base material that becomes the insulating layer 4 in the interposer substrate 20 of the present invention, and is a substrate made of sapphire, alumina, aluminum nitride, or silicon nitride. The composition, purity, crystal structure, and the like of the insulating substrate 4A may be any as long as high thermal conductivity and high electrical insulation can be secured as the insulating layer.

このイオン注入条件は、単結晶シリコン母材１Ａのイオン注入条件と基本的に同じであるが、注入エネルギーは１〜１０ＭｅＶとする。 The ion implantation conditions are basically the same as the ion implantation conditions for the single crystal silicon base material 1A, but the implantation energy is 1 to 10 MeV.

イオン注入された基板表面からイオン注入領域５までの深さ（即ち、イオン打ち込み深さ）は、単結晶シリコン基板１上に設ける絶縁層４の所望の厚さに対応するものであるが、好ましくは１〜１００μｍ、更に好ましくは１０μｍ程度である。 The depth from the ion-implanted substrate surface to the ion-implanted region 5 (that is, the ion implantation depth) corresponds to the desired thickness of the insulating layer 4 provided on the single crystal silicon substrate 1, but is preferably Is about 1 to 100 μm, more preferably about 10 μm.

（工程２４：単結晶シリコン母材及び／又は絶縁基板の表面活性化処理工程）
貼り合わせの前に、単結晶シリコン母材１Ａのシリコン含有無機薄膜３表面と、絶縁基板４Ａのイオン注入された面（あるいはその上に形成されたシリコン含有無機薄膜表面）との双方もしくは片方に表面活性化処理を施す。 (Step 24: Surface activation treatment step of single crystal silicon base material and / or insulating substrate)
Before bonding, both or one of the surface of the silicon-containing inorganic thin film 3 of the single crystal silicon base material 1A and the surface of the insulating substrate 4A on which ions are implanted (or the surface of the silicon-containing inorganic thin film formed thereon) Surface activation treatment is performed.

表面活性化処理は、基板表面の汚れの除去や反応性の高い未結合手（ダングリングボンド）を露出させること、又はその未結合手にＯＨ基が付与されることで活性化を図るものであり、例えばプラズマ処理又はイオンビーム照射による処理により行われる。 Surface activation treatment is intended to activate by removing dirt on the substrate surface, exposing highly reactive dangling bonds (dangling bonds), or adding OH groups to the dangling bonds. Yes, for example, by plasma treatment or ion beam irradiation.

プラズマで処理をする場合、例えば、真空チャンバ中に単結晶シリコン母材１Ａ及び／又は絶縁基板４Ａを載置し、プラズマ用ガスを導入した後、１００Ｗ程度の高周波プラズマに５〜１０秒程度さらし、表面をプラズマ処理する。プラズマ用ガスとしては、水素ガス、窒素ガス、酸素ガス、アルゴンガス、又はこれらの混合ガスあるいは水素ガスとヘリウムガスの混合ガス等を用いる。この処理により、単結晶シリコン母材１Ａ（シリコン含有無機薄膜３）及び／又は絶縁基板４Ａの表面の有機物が除去され、更に表面のＯＨ基が増加し、活性化する。 When processing with plasma, for example, after placing the single crystal silicon base material 1A and / or the insulating substrate 4A in a vacuum chamber and introducing a plasma gas, it is exposed to high-frequency plasma of about 100 W for about 5 to 10 seconds. The surface is plasma treated. As the plasma gas, hydrogen gas, nitrogen gas, oxygen gas, argon gas, a mixed gas thereof, a mixed gas of hydrogen gas and helium gas, or the like is used. By this treatment, organic substances on the surface of the single crystal silicon base material 1A (silicon-containing inorganic thin film 3) and / or the insulating substrate 4A are removed, and the OH groups on the surface are further increased and activated.

また、イオンビーム照射による処理は、プラズマ処理で使用するガスを用いたイオンビームを単結晶シリコン母材１Ａ（シリコン含有無機薄膜３）及び／又は絶縁基板４Ａに照射して表面をスパッタする処理であり、上記と同様に表面の汚れの除去や未結合手を露出させ、結合力を増すことが可能である。 Further, the treatment by ion beam irradiation is a treatment in which the surface is sputtered by irradiating the single crystal silicon base material 1A (silicon-containing inorganic thin film 3) and / or the insulating substrate 4A with an ion beam using a gas used in plasma treatment. In the same manner as described above, it is possible to remove the dirt on the surface and expose the unbonded hands to increase the bonding force.

（工程２５：単結晶シリコン母材と絶縁基板の貼り合わせ工程）
次に、単結晶シリコン母材１Ａのシリコン含有無機薄膜３表面と絶縁基板４Ａのイオン注入された表面とを貼り合わせる（図２（ｄ））。このとき、１５０〜２００℃程度に加熱しながら貼り合わせるとよい。以下、この接合体を貼り合わせ基板６という。単結晶シリコン母材１Ａのシリコン含有無機薄膜３表面と絶縁基板４Ａのイオン注入面の表面の少なくとも一方が活性化処理されていると、より強く接合できる。 (Process 25: Bonding process of single crystal silicon base material and insulating substrate)
Next, the surface of the silicon-containing inorganic thin film 3 of the single crystal silicon base material 1A is bonded to the surface of the insulating substrate 4A into which ions are implanted (FIG. 2D). At this time, it is preferable to bond together while heating to about 150 to 200 ° C. Hereinafter, this bonded body is referred to as a bonded substrate 6. When at least one of the surface of the silicon-containing inorganic thin film 3 of the single-crystal silicon base material 1A and the surface of the ion-implanted surface of the insulating substrate 4A is activated, stronger bonding can be achieved.

貼り合わせ後に、貼り合わせ基板６に熱を加えて熱処理（第２の熱処理）を行う。この熱処理により、単結晶シリコン母材１Ａと絶縁基板４Ａとのシリコン含有無機薄膜３を介した結合が強化される。このときの熱処理は、貼り合わせ基板６が単結晶シリコン母材１Ａと絶縁基板４Ａの熱膨率の差の影響（熱応力）で破損しない温度を選択する。その熱処理温度は、好ましくは３００℃以下、より好ましくは１５０〜２５０℃、更に好ましくは１５０〜２００℃である。また、熱処理の時間は、例えば１〜２４時間である。 After the bonding, heat is applied to the bonded substrate 6 to perform heat treatment (second heat treatment). By this heat treatment, the bonding between the single crystal silicon base material 1A and the insulating substrate 4A through the silicon-containing inorganic thin film 3 is strengthened. For the heat treatment at this time, a temperature at which the bonded substrate 6 is not damaged by the influence (thermal stress) of the difference in thermal expansion coefficient between the single crystal silicon base material 1A and the insulating substrate 4A is selected. The heat processing temperature becomes like this. Preferably it is 300 degrees C or less, More preferably, it is 150-250 degreeC, More preferably, it is 150-200 degreeC. Moreover, the time of heat processing is 1 to 24 hours, for example.

（工程２６：薄化（剥離）処理工程）
次に、貼り合わせ基板６における単結晶シリコン母材１Ａ及び絶縁基板４Ａのイオン注入した部分に熱的エネルギー、機械的エネルギー又は光的エネルギーを付与して、イオン注入領域２、５に沿って剥離させ、単結晶シリコン母材１Ａのシリコン含有無機薄膜３側の一部を単結晶シリコン基板１として残し、絶縁基板４Ａのシリコン含有無機薄膜３側の一部を絶縁層４として残す（図２（ｅ））。即ち、単結晶シリコン母材１Ａの厚みを薄くして（薄化して）、厚さが１０〜４００μｍ程度の単結晶シリコン基板１とし、絶縁基板４Ａの厚みを薄くして（薄化して）、厚さが１〜１００μｍ程度の絶縁層４とする。
なお、剥離は、イオン注入領域２、５に沿って貼り合わせ基板６の一端から他端に向かうへき開によるものが好ましい。 (Step 26: Thinning (peeling) treatment step)
Next, bonding thermal energy to the ion-implanted portion of the single crystal silicon base in the substrate 6 material 1A and the insulating substrate 4A, by applying mechanical energy or light energy, peeling along the ion implanted region 2,5 is not, leaving a portion of the silicon-containing inorganic thin film 3 side of the single crystal silicon base material 1A as a single crystal silicon substrate 1, leaving a portion of the silicon-containing inorganic thin film 3 side of the insulating substrate 4A as an insulating layer 4 (FIG. 2 ( e)). That is, by reducing the thickness of the single crystal silicon base material 1A (by thinning), the thickness is the single crystal silicon substrate 1 of about 10 to 400 [mu] m, (and thinned) thinly to the thickness of the insulating substrate 4A, The insulating layer 4 has a thickness of about 1 to 100 μm.
The release is preferably by cleavage directed from one end to the other end of the substrate 6 bonded along the ion implanted region 2,5.

剥離処理として、例えば好ましくは２００℃以上、より好ましくは３００〜６００℃の加熱を行ってイオン注入した部分に熱的エネルギーをかけてイオン注入した部分に微少なバブル体を発生させることにより剥離を行う方法や、イオン注入した部分が上記熱処理により脆化されていることから、この脆化部分に例えば１ＭＰａ以上５ＭＰａ以下のウェハを破損させないような圧力を適宜選択し、ガスや液体等の流体のジェットを吹き付ける衝撃力のような機械的エネルギーを印加して剥離を行う方法、イオン注入した部分がアモルファス状態になることによりアモルファス部分に吸収される波長の光を照射し光エネルギーを吸収させてイオン注入界面から剥離を行う方法などから選ばれる１つの手法もしくは２つ以上の手法を組み合わせて剥離を行うとよい。
また、単結晶シリコン母材１Ａにおける剥離処理と絶縁基板４Ａにおける剥離処理を同時に行ってもよいし、別々に行ってもよい。 As release treatment, such as, preferably, 200 ° C. or higher, the peeling more preferably by generating fine bubbles bodies implanted portion by applying heat energy to the ion implanted portion by heating of 300 to 600 ° C. and how to do, since the ion-implanted portions are embrittled by the heat treatment, the pressure so as not to damage the 5MPa following wafer eg 1MPa above the embrittlement portion appropriately selected, the fluid such as gas or liquid method, irradiated by absorbing light energy of light having a wavelength that is absorbed by the amorphous portion by ion implantation portion becomes an amorphous state ions performing peeling by applying a mechanical energy such as impact force blowing jet One method selected from methods of peeling from the injection interface or a combination of two or more methods Away it may perform.
Also, to release treatment in the release process and the insulating substrate 4A in the single crystal silicon base material 1A to be performed simultaneously, or may be performed separately.

（工程２７：ダメージ層除去工程）
次に、単結晶シリコン基板１と絶縁層４のそれぞれの表層において、上記イオン注入によりダメージを受けて結晶欠陥を生じている層（イオン注入ダメージ層７、８）を除去する。 (Step 27: Damaged layer removal step)
Next, in the respective surface layers of the single crystal silicon substrate 1 and the insulating layer 4, the layers (ion implantation damage layers 7 and 8) that are damaged by the ion implantation and cause crystal defects are removed.

ここで、イオン注入ダメージ層７、８の除去は、研磨やウェットエッチング又はドライエッチングにより行うことが好ましい。ウェットエッチングとしては、例えばＫＯＨ溶液、ＮＨ₄ＯＨ溶液、ＮａＯＨ溶液、ＣｓＯＨ溶液、アンモニア水（２８質量％）、過酸化水素水（３０〜３５質量％）、水（残部）からなるＳＣ−ｌ溶液、ＥＤＰ（エチレンジアミンピロカテコール）溶液、ＴＭＡＨ（４メチル水酸化アンモニウム）溶液、ヒドラジン溶液のうち、少なくとも１つのエッチング溶液を用いて行うとよい。また、ドライエッチングとしては、例えばフッ素系ガス中にイオン注入ダメージ層７、８を曝してエッチングする反応性ガスエッチングやプラズマによりフッ素系ガスをイオン化、ラジカル化してイオン注入ダメージ層７、８をエッチングする反応性イオンエッチング等が挙げられる。 Here, the removal of the ion-implanted damage layers 7 and 8 is preferably performed by polishing, wet etching, or dry etching. The wet etching, such as KOH solution, NH ₄ OH solution, NaOH solution, CsOH solution, ammonia water (28 mass%), hydrogen peroxide (30-35 wt%), SC-l solution consisting of water (balance) , EDP (ethylenediamine pyrocatechol) solution, TMAH (4-methyl ammonium hydroxide) solution, of the hydrazine solution, preferably performed using at least one of the etching solution. As dry etching, for example, reactive gas etching in which the ion-implanted damage layers 7 and 8 are exposed in a fluorine-based gas or etching is performed, and the fluorine-based gas is ionized and radicalized by plasma to etch the ion-implanted damage layers 7 and 8. Reactive ion etching and the like.

また、本工程において除去対象となる領域は、少なくとも結晶欠陥に拘るイオン注入ダメージ層７、８全てであり、単結晶シリコン基板１、絶縁層４表層の好ましくは１２０ｎｍ以上の厚さ分、より好ましくは１５０ｎｍ以上の厚さ分である。 The region to be removed in this step is at least all of the ion implantation damage layers 7 and 8 related to crystal defects, and the thickness of the surface layer of the single crystal silicon substrate 1 and the insulating layer 4 is preferably 120 nm or more, more preferably. Is a thickness of 150 nm or more.

最後に、単結晶シリコン基板１及び／又は絶縁層４表面を鏡面仕上げする。具体的には、化学機械研磨（ＣＭＰ研磨）を施して鏡面に仕上げるとよい。ここではシリコンウェハの平坦化等に用いられる従来公知のＣＭＰ研磨でよい。なお、このＣＭＰ研磨で上記イオン注入ダメージ層の除去を兼ねてもよい。 Finally, the surface of the single crystal silicon substrate 1 and / or the insulating layer 4 is mirror finished. Specifically, chemical mirror polishing (CMP polishing) may be performed to finish the mirror surface. Here, a conventionally known CMP polishing used for planarization of a silicon wafer or the like may be used. The CMP polishing may also serve as the removal of the ion implantation damage layer.

以上の工程を経て、単結晶シリコン基板１上にシリコン含有無機薄膜３と高電気絶縁性、高熱伝導性の無機材料からなる絶縁層４とが積層されたインターポーザー用基板２０を製造することができる（図２（ｆ））。 Through the above steps, the interposer substrate 20 in which the silicon-containing inorganic thin film 3 and the insulating layer 4 made of an inorganic material having high electrical insulation and high thermal conductivity are laminated on the single crystal silicon substrate 1 can be manufactured. (FIG. 2 (f)).

［第３の実施形態］
図３に基づき、本発明に係るインターポーザー用基板の製造方法における製造工程の第３の実施形態を説明する。
本発明に係るインターポーザー用基板の製造方法は、図３に示すように、単結晶シリコン母材への水素イオン（希ガスイオン）注入工程（工程３１）、絶縁基板へのシリコン含有無機薄膜形成工程（工程３２）、シリコン含有無機薄膜の研磨工程（工程３３）、単結晶シリコン母材及び／又は絶縁基板の表面活性化処理工程（工程３４）、単結晶シリコン母材と絶縁基板の貼り合わせ工程（工程３５）、薄化（研磨）処理工程（工程３６）、薄化（剥離）処理工程（工程３７）、ダメージ層除去工程（工程３８）の順に処理を行うものである。 [Third Embodiment]
A third embodiment of the manufacturing process in the method for manufacturing an interposer substrate according to the present invention will be described with reference to FIG.
Method of manufacturing an interposer substrate of the present invention, as shown in FIG. 3, the hydrogen ions into the single crystal silicon base material (rare gas ions) implantation step (Step 31), the silicon-containing inorganic thin film formed on the insulating substrate step (step 32), the polishing step (step 33) of the silicon-containing inorganic film, a single crystal silicon base material and / or an insulating substrate of the surface activation treatment step (step 34), the single crystal silicon base material and the insulating bonding of the substrate step (step 35), thinning (polishing) step (step 36), thinning (stripping) process (step 37), and performs processing in the order of the damaged layer removing step (step 38).

（工程３１：単結晶シリコン母材への水素イオン（希ガスイオン）注入工程）
まず、単結晶シリコン母材１Ａの貼り合わせ面表面から水素イオン又は希ガス（即ち、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、ラドン）イオンを注入し、基板中にイオン注入領域２を形成する（図３（ａ））。ここで、単結晶シリコン母材１Ａ及びイオン注入領域２は、第１、２の実施形態で示したものと同じである。 (Step 31: Hydrogen ion (rare gas ion) implantation step into single crystal silicon base material)
First, hydrogen ions or rare gas from the bonding surface surface of the single crystal silicon base material 1A (i.e., helium, neon, argon, krypton, xenon, radon) implanting ions to form an ion implanted region 2 in the substrate ( FIG. 3 (a)). Here, the single crystal silicon base material 1A and the ion implantation region 2 are the same as those shown in the first and second embodiments.

（工程３２：絶縁基板へのシリコン含有無機薄膜形成工程）
次に、絶縁基板４Ａにおいて単結晶シリコン母材１Ａと貼り合わせを行う面にシリコン含有無機薄膜３を形成する（図３（ｂ））。ここで、絶縁基板４Ａ及びシリコン含有無機薄膜３は第２の実施形態で示したものと同じである。 (Step 32: Step of forming a silicon-containing inorganic thin film on an insulating substrate)
Next, a silicon-containing inorganic thin film 3 on the surface bonding is performed with the single crystal silicon base material 1A in the insulating substrate 4A (Figure 3 (b)). Here, the insulating substrate 4A and the silicon-containing inorganic thin film 3 are the same as those shown in the second embodiment.

（工程３３：シリコン含有無機薄膜の研磨工程）
次に、絶縁基板４Ａ上のシリコン含有無機薄膜３表面について平坦化させる研磨を行う（図３（ｃ））。研磨処理は化学機械研磨（ＣＭＰ研磨）が好ましい。これは、後述する単結晶シリコン母材１Ａとの貼り合わせが可能な程度に平坦化するものであり、例えば表面粗さＲａ（算術平均粗さ）で０．１〜５ｎｍ程度に平坦化する。なお、シリコン含有無機薄膜３が上記ポリシラザンの加熱生成膜である場合にはこの研磨工程を省略してもよい。 (Process 33: Polishing process of silicon-containing inorganic thin film)
Next, polishing for flattening the surface of the silicon-containing inorganic thin film 3 on the insulating substrate 4A is performed (FIG. 3C). The polishing treatment is preferably chemical mechanical polishing (CMP polishing). This is flattened to such an extent that it can be bonded to a single crystal silicon base material 1A, which will be described later. For example, it is flattened to a surface roughness Ra (arithmetic average roughness) of about 0.1 to 5 nm. Note that this polishing step may be omitted when the silicon-containing inorganic thin film 3 is a heat-generated film of polysilazane.

（工程３４：単結晶シリコン母材及び／又は絶縁基板の表面活性化処理工程）
貼り合わせの前に、単結晶シリコン母材１Ａのイオン注入された面と、絶縁基板４Ａのシリコン含有無機薄膜３表面との双方もしくは片方に表面活性化処理を施す。表面活性化処理は第２の実施形態で示したものと同じである。 (Step 34: Surface activation treatment step of single crystal silicon base material and / or insulating substrate)
Prior to bonding, the ion-implanted surface of the single crystal silicon base material 1A, a surface activation treatment both or in one of the silicon-containing inorganic thin film 3 surface of the insulating substrate 4A is subjected. The surface activation treatment is the same as that shown in the second embodiment.

（工程３５：単結晶シリコン母材と絶縁基板の貼り合わせ工程）
次に、単結晶シリコン母材１Ａのイオン注入された表面と絶縁基板４Ａのシリコン含有無機薄膜３表面とを貼り合わせて貼り合わせ基板６とする（図３（ｄ））。貼り合わせ条件は第２の実施形態で示したものと同じである。 (Process 35: Bonding process of single crystal silicon base material and insulating substrate)
Next, bonded by bonding the silicon-containing inorganic thin film 3 surface of the ion-implanted surface of the single crystal silicon base material 1A and the insulating substrate 4A and the substrate 6 (Fig. 3 (d)). The bonding conditions are the same as those shown in the second embodiment.

（工程３６：薄化（研磨）処理工程）
次に、貼り合わせ基板６における絶縁基板４Ａを研磨して、絶縁基板４Ａのシリコン含有無機薄膜３側の一部を絶縁層４として残す（図３（ｅ））。即ち、絶縁基板４Ａの厚みを薄くして（薄化して）、厚さが１〜１００μｍ、好ましくは５〜１０μｍ程度の絶縁膜４とする。なお、ここでの絶縁基板４Ａの薄化は、研磨だけに限定されるものではなく、研削、ラップ加工、研磨等の機械的手法やエッチングなどの化学的手法、あるいはそれらを組み合わせた手法を用いるとよい。 (Step 36: Thinning (polishing) treatment step)
Next, the insulating substrate 4A in the bonded substrate 6 is polished to leave a part of the insulating substrate 4A on the silicon-containing inorganic thin film 3 side as the insulating layer 4 (FIG. 3E). That is, the thickness of the insulating substrate 4A is reduced (thinned) to form the insulating film 4 having a thickness of 1 to 100 μm, preferably about 5 to 10 μm. Note that the thinning of the insulating substrate 4A here is not limited to polishing, but a mechanical method such as grinding, lapping, polishing, a chemical method such as etching, or a combination thereof is used. Good.

（工程３７：薄化（剥離）処理工程）
次に、貼り合わせ基板６における単結晶シリコン母材１Ａのイオン注入した部分に熱的エネルギー、機械的エネルギー又は光的エネルギーを付与して、イオン注入領域２に沿って剥離させ、単結晶シリコン母材１Ａのシリコン含有無機薄膜３側の一部を単結晶シリコン基板１として残す（図３（ｆ））。即ち、単結晶シリコン母材１Ａの厚みを薄くして（薄化して）、厚さが２０〜４００μｍ程度の単結晶シリコン基板１とする。剥離処理条件は第２の実施形態で示したものと同じである。 (Step 37: Thinning (peeling) treatment step)
Next, bonding thermal energy to the ion-implanted portion of the single crystal silicon base material 1A in the substrate 6, to impart mechanical energy or light energy, it is peeled along the ion implanted region 2, the single crystal silicon base A part of the material 1A on the silicon-containing inorganic thin film 3 side is left as the single crystal silicon substrate 1 (FIG. 3F). That is, the thickness of the single crystal silicon base material 1A is reduced (thinned) to obtain a single crystal silicon substrate 1 having a thickness of about 20 to 400 μm. The peeling treatment conditions are the same as those shown in the second embodiment.

（工程３８：ダメージ層除去工程）
次に、単結晶シリコン基板１の表層において、上記イオン注入によりダメージを受けて結晶欠陥を生じている層（イオン注入ダメージ層７）を除去する。除去条件は第２の実施形態で示したものと同じである。
最後に、単結晶シリコン基板１表面を鏡面仕上げする。具体的には、化学機械研磨（ＣＭＰ研磨）を施して鏡面に仕上げるとよい。 (Step 38: Damaged layer removal step)
Next, the surface layer of the single-crystal silicon substrate 1, to remove the layer (ion-implanted damaged layer 7) occurring crystal defects damaged by the ion implantation. The removal conditions are the same as those shown in the second embodiment.
Finally, the surface of the single crystal silicon substrate 1 is mirror finished. Specifically, chemical mirror polishing (CMP polishing) may be performed to finish the mirror surface.

以上の工程を経て、単結晶シリコン基板１上にシリコン含有無機薄膜３と高電気絶縁性、高熱伝導性の無機材料からなる絶縁層４とが積層されたインターポーザー用基板２０を製造することができる（図３（ｇ））。 Through the above steps, the interposer substrate 20 in which the silicon-containing inorganic thin film 3 and the insulating layer 4 made of an inorganic material having high electrical insulation and high thermal conductivity are laminated on the single crystal silicon substrate 1 can be manufactured. (Fig. 3 (g)).

以上のようにして得られたインターポーザー用基板１０、２０を半導体装置に適用すると、該半導体装置の高放熱化、高速対応化（良高周波特性化）を図ることが可能となる。 When the interposer substrates 10 and 20 obtained as described above are applied to a semiconductor device, it is possible to achieve high heat dissipation and high speed response (good high frequency characteristics) of the semiconductor device.

以下に、実施例及び比較例を挙げて、本発明を更に具体的に説明するが、本発明はこれらに限定されるものではない。 Hereinafter, the present invention will be described more specifically with reference to examples and comparative examples, but the present invention is not limited to these examples.

［実施例１］
次の手順で評価用サンプルを作製した。
６インチ単結晶シリコン母材（厚さ６２５μｍ）に、ドーズ量６．０×１０¹⁶ａｔｏｍｓ／ｃｍ²で水素イオンを注入した。
次に、その単結晶シリコン母材のイオン注入面に平均粒径５００ｎｍのダイヤモンド粉でダイヤモンドの核を生成させた後に、ＣＶＤ法で絶縁層としてダイヤモンド層を形成した。詳しくは、原料ガスとして、水素ガス、メタンガスを使用し、マイクロ波プラズマＣＶＤ装置にて、圧力１３０Ｔｏｒｒ、マイクロ波電力５ｋＷで３時間処理してダイヤモンド膜を作製した。このときのダイヤモンド層の厚さは１０００ｎｍであった。
次に、上記単結晶シリコン母材のイオン注入領域で剥離する処理を行い、厚さ１００μｍの単結晶シリコン基板の上に厚さ１μｍのダイヤモンド層を有する（ダイヤモンド／単結晶シリコン）積層基板（インターポーザー用基板）を得た。 [Example 1]
An evaluation sample was prepared by the following procedure.
A 6-inch single-crystal silicon base material (thickness 625 .mu.m), hydrogen ions were implanted at a dose of ^{^{6.0 × 10 16 atoms / cm 2}} .
Then, the after to produce a diamond nucleus diamond powder having an average grain size of 500nm to ion implantation surface of the single crystal silicon base material, to form a diamond layer as an insulating layer by CVD. Specifically, hydrogen gas and methane gas were used as source gases, and a diamond film was produced by processing for 3 hours at a pressure of 130 Torr and a microwave power of 5 kW in a microwave plasma CVD apparatus. At this time, the thickness of the diamond layer was 1000 nm.
Next, a process of peeling in the ion implantation region of the single crystal silicon base material is performed, and a diamond layer (diamond / single crystal silicon) having a diamond layer having a thickness of 1 μm on a single crystal silicon substrate having a thickness of 100 μm is formed. A substrate for Pose) was obtained.

［実施例２］
次の手順で評価用サンプルを作製した。
溶媒ｎ−ジブチルエーテルにパーヒドロポリシラザンを２０質量％含む溶液（サンワ化学製トレスマイル、型番ＡＮＮ１２０−２０）２ｍＬを６インチ単結晶シリコン母材（実施例１と同じもの）上にスピンコートし、１５０℃で３分間加熱して溶媒を除去した。その後、大気中８００℃で３分間加熱する焼成処理を行い、塗膜をＳｉＯ₂膜（シリコン含有無機薄膜）へ転化させた。焼成処理後の膜厚は１００ｎｍであった。
次に、この単結晶シリコン母材のＳｉＯ₂膜形成面からドーズ量６．０×１０¹⁶ａｔｏｍｓ／ｃｍ²で水素イオンを注入した。このときのイオン打ち込み深さは１００μｍである。
また、別途用意した６インチのサファイア基板（厚さ６２５μｍ）の一方の面からドーズ量６．０×１０¹⁶ａｔｏｍｓ／ｃｍ²で水素イオンを注入した。このときのイオン打ち込み深さは１０μｍである。
次いで、単結晶シリコン母材のＳｉＯ₂膜形成面とサファイア基板のイオン注入面とをプラズマ処理をした後、両者をＳｉＯ₂膜を介するように貼り合わせ、積層した。
次に、この貼り合わせ基板の単結晶シリコン母材及びサファイア基板それぞれの水素イオン注入領域でそれぞれ剥離させて、厚さ１００μｍの単結晶シリコン基板の上に、厚さ１００ｎｍのＳｉＯ₂膜、厚さ１０μｍのサファイア層がこの順番で積層された（サファイア／ＳｉＯ₂／単結晶シリコン）積層基板（インターポーザー用基板）を得た。 [Example 2]
An evaluation sample was prepared by the following procedure.
The solvent n- dibutyl ether solution containing perhydropolysilazane 20 wt% (Sanwa Kagaku Torre Smile, model number ANN120-20) 2 mL of 6 inches monocrystalline silicon base material (Example 1 same as) was spin-coated on, The solvent was removed by heating at 150 ° C. for 3 minutes. Then, the resulting mixture was fired process heating 3 minutes at 800 ° C. in air, it was converted to the coating film to SiO ₂ film (silicon-containing inorganic films). The film thickness after the baking treatment was 100 nm.
Then, hydrogen ions were implanted at a dose of 6.0 × 10 ¹⁶ atoms / cm ² from the SiO ₂ film forming surface of the single crystal silicon matrix. The ion implantation depth at this time is 100 μm.
Further, hydrogen ions were implanted at a dose of 6.0 × 10 ¹⁶ atoms / cm ² from one surface of a separately prepared 6-inch sapphire substrate (thickness: 625 μm). The ion implantation depth at this time is 10 μm.
Next, the SiO ₂ film formation surface of the single crystal silicon base material and the ion implantation surface of the sapphire substrate were subjected to plasma treatment, and then both were bonded and laminated with the SiO ₂ film interposed therebetween.
Next, by peeling respectively the bonded single crystal silicon base material and the sapphire substrate, respectively the hydrogen ion implanted region of the substrate, on the single-crystal silicon substrate having a thickness of 100 [mu] m, a thickness of 100 nm SiO ₂ layer, the thickness A (sapphire / SiO ₂ / single crystal silicon) laminated substrate (interposer substrate) in which 10 μm sapphire layers were laminated in this order was obtained.

［実施例３］
次の手順で評価用サンプルを作製した。
まず、６インチ単結晶シリコン母材（実施例１と同じもの）の一方の面からドーズ量６．０×１０¹⁶ａｔｏｍｓ／ｃｍ²で水素イオンを注入した。このときのイオン打ち込み深さは１００μｍである。
次に、別途用意した窒化シリコン焼結基板（厚さ４００μｍ品、日本ファインセラミックス社製）の一方の面に、熱ＣＶＤ法で厚さ１００ｎｍの窒化シリコン膜（シリコン含有無機薄膜）を形成し、その窒化シリコン膜を更にＣＭＰ研磨で表面粗さＲａ＝０．２ｎｍに超平坦化した。
次いで、単結晶シリコン母材のイオン注入面と窒化シリコン焼結基板とを窒化シリコン膜を介するように貼り合わせ、積層した。
次に、窒化シリコン焼結基板を厚さ１０μｍになるまで研磨した。更に、単結晶シリコン母材の水素イオン注入領域で剥離させて、厚さ１００μｍの単結晶シリコン基板の上に、厚さ１００ｎｍの窒化シリコン膜、厚さ１０μｍの窒化シリコン層がこの順番で積層された（窒化シリコン／窒化シリコン／単結晶シリコン）積層基板（インターポーザー用基板）を得た。 [Example 3]
An evaluation sample was prepared by the following procedure.
First, hydrogen ions were implanted at a dose of 6.0 × 10 ¹⁶ atoms / cm ² from one surface of a 6-inch single crystal silicon base material (the same as in Example 1). The ion implantation depth at this time is 100 μm.
Next, a silicon nitride film (silicon-containing inorganic thin film) having a thickness of 100 nm is formed by thermal CVD on one surface of a separately prepared silicon nitride sintered substrate (product having a thickness of 400 μm, manufactured by Nippon Fine Ceramics). The silicon nitride film was further planarized by CMP to a surface roughness Ra = 0.2 nm.
Then, an ion implanted surface and the silicon nitride sintered substrate of a single crystal silicon base material adhered to as through silicon nitride film was laminated.
Next, the silicon nitride sintered substrate was polished to a thickness of 10 μm. Moreover, by peeling at the hydrogen ion implanted region of the single crystal silicon base material, on the single-crystal silicon substrate having a thickness of 100 [mu] m, a silicon nitride film having a thickness of 100 nm, a thickness of 10μm silicon nitride layer are stacked in this order A (silicon nitride / silicon nitride / single crystal silicon) laminated substrate (interposer substrate) was obtained.

［比較例１］
実施例２において、ＳｉＯ₂膜（シリコン含有無機薄膜）の焼成温度を４５０℃に変更し、それ以外は実施例２と同様にして、積層基板を作製した。 [Comparative Example 1]
In Example 2, the baking temperature of the SiO ₂ film (silicon-containing inorganic thin film) was changed to 450 ° C., and a laminated substrate was produced in the same manner as in Example 2 except that.

〔評価方法及び結果〕
＜接合性及び熱処理後の剥がれ・ボイド発生有無の確認＞
以上のようにして得られた積層基板のサンプルをＮ₂雰囲気下で１，０００℃の加熱処理を行い、接合界面（実施例１については単結晶シリコン基板とダイヤモンド膜の界面、実施例２、３及び比較例１についてはシリコン含有無機薄膜と単結晶シリコン基板あるいは絶縁層との界面）からの剥がれやボイド発生の有無を確認した。なお、接合界面における剥がれやボイド発生の有無は超音波顕微鏡で調べた。その結果、比較例１、即ち焼成温度４５０℃のＳｉＯ₂膜については、接合界面で著しいボイドの発生が見られた。一方、実施例１〜３については接合界面に剥がれやボイドの発生は見られなかった。比較例１では、ＳｉＯ₂膜中のシラノール基の縮合あるいは膜中の水分が接合用の熱処理によってガスとなり、接合界面に拡散・保持されたためにボイドが生成したものと思われる。 [Evaluation methods and results]
<Confirmation of bondability and peeling / void generation after heat treatment>
Interface above manner a sample of the multilayer substrate obtained subjected to a heat treatment of 1,000 ° C. under N _2, the joint interface (for Example 1 is a single-crystal silicon substrate and the diamond film, Example 2, About 3 and Comparative example 1 to confirm the presence or absence of peeling or voids from the interface) between the silicon-containing inorganic film and a single crystal silicon substrate or the insulating layer. In addition, the presence or absence of peeling or void generation at the bonding interface was examined with an ultrasonic microscope. As a result, in Comparative Example 1, that is, the SiO ₂ film having a baking temperature of 450 ° C., significant voids were observed at the bonding interface. On the other hand, about Examples 1-3, neither peeling nor generation | occurrence | production of the void was seen by the joining interface. In Comparative Example 1, it is considered that voids were generated because condensation of silanol groups in the SiO ₂ film or moisture in the film became gas by the heat treatment for bonding, and was diffused and held at the bonding interface.

次に、作製された実施例１〜３、比較例１の積層基板、参考用としての単結晶シリコン基板厚さ１００μｍを用いて、ＣＯ₂レーザやＹＡＧレーザを使用したレーザ加工によってスルーホール（開口部）を形成した。このようにして得られた開口部に、銅を５μｍ、ニッケルを３μｍ、Ａｕを０．１μｍのそれぞれの厚みとなるように、電解メッキにより導体層、導体回路を得た。その後、積層基板を所定のサイズに裁断することにより、小片化されたインターポーザーを得た。 Next, the fabricated Examples 1-3, a laminated substrate of Comparative Example 1, using a single crystal silicon substrate thickness 100μm as a reference, the through-hole (opening by laser processing using a CO ₂ laser or a YAG laser Part). The opening thus obtained, copper 5 [mu] m, nickel 3 [mu] m, so that the thicknesses of 0.1μm and Au, was obtained conductor layer, the conductor circuit by electroplating. Thereafter, the laminated substrate was cut into a predetermined size to obtain a fragmented interposer.

このようにして得られたインターポーザーに、１５０μｍ厚で１０×１０ｍｍのサイズの半導体素子２個をフリップチップ工法により接続した。上記半導体素子に形成された接続用バンプは錫、銀からなる鉛フリーはんだであり、サイズはφ１００μｍ、バンプピッチは２００μｍであった。フリップチップ工法により接続された半導体素子とインターポーザーの間の空隙には、キャピラリー充填法によりアンダーフィル材（住友ベークライト製ＣＲＰ−４１５２Ｄ）を充填し硬化させた。更に、半導体素子搭載部外周に設けた導体パッド上に、φ５００μｍのはんだボールを所定個数形成することにより、２個の半導体素子を搭載した半導体パッケージを得た。 Two semiconductor elements having a thickness of 150 μm and a size of 10 × 10 mm were connected to the interposer thus obtained by a flip chip method. The connection bumps formed on the semiconductor element were lead-free solder made of tin and silver, the size was φ100 μm, and the bump pitch was 200 μm. An underfill material (CRP-4152D manufactured by Sumitomo Bakelite Co., Ltd.) was filled and cured in the gap between the semiconductor element and the interposer connected by the flip chip method by a capillary filling method. Further, a predetermined number of φ500 μm solder balls were formed on conductor pads provided on the outer periphery of the semiconductor element mounting portion, thereby obtaining a semiconductor package on which two semiconductor elements were mounted.

このようにして得られた半導体パッケージは、所定のプリント配線板に搭載され半導体装置としての動作確認試験に供せられ、実施例１〜３については半導体装置としての動作に何の問題も無いことが確認され、高速動作できることを確認した。
なお、高速動作性はダブルパルス法により評価した。ダブルパルス法は、ＹＡＧレーザなどのレーザ光を例えばエネルギー密度３Ｊ／ｃｍ²で照射し、応答速度を例えば岩通株式会社製パターンジェネレータＤＧ−８０００などでオシロスコープから測定するものである。良好、不良の判断は応答速度から行ない、１００ｎｓ以下を良好、１００ｎｓ未満を不良として判断した。
また、比較例１及び単結晶シリコン基板のものは高速動作性が不良であった。 Semiconductor package obtained in this manner, is subjected to the operation confirmation test of the semiconductor device is mounted on a predetermined printed circuit board, it there is no problem in the operation of the semiconductor device for Example 1-3 Was confirmed, and it was confirmed that it could operate at high speed.
The high speed operability was evaluated by the double pulse method. Double pulse method is to be irradiated with laser light such as YAG laser, for example, energy density 3J / cm ^2, to measure the response speed from an oscilloscope or the like IWATSU Corp. pattern generator DG-8000, for example. The judgment of good or bad was made from the response speed, and 100 ns or less was judged good and less than 100 ns was judged bad.
Further, Comparative Example 1 and the single crystal silicon substrate had poor high-speed operation.

また、実施例１〜３、比較例１及び単結晶シリコン基板について、以下の条件で熱伝導率及び体積固有抵抗値を測定した。
＜熱伝導率の測定＞
ＪＩＳＲ２６１８に記載の非定常熱線法（プローブ法）に準拠し、熱伝導測定計（ＱＴＭ−５００：京都電子工業株式会社）にて熱伝導率を測定した。
＜体積固有抵抗値測定＞
ＪＩＳＨ０６０２−１９９５に基づいて、直流４探針法により測定した。
以上の結果を表１に示す。 Moreover, about Examples 1-3, the comparative example 1, and the single crystal silicon substrate, the heat conductivity and the volume specific resistance value were measured on condition of the following.
<Measurement of thermal conductivity>
Comply with the non-steady-state hot-wire method described (probe method) in JIS R2618, thermal conductivity meter: to measure the thermal conductivity at (QTM-500 of Kyoto Electronics Manufacturing Co., Ltd.).
<Measurement of volume resistivity>
Based on JIS H0602-1995, measurement was performed by a direct current four-point probe method.
The results are shown in Table 1.

なお、これまで本発明を図面に示した実施形態をもって説明してきたが、本発明は図面に示した実施形態に限定されるものではなく、他の実施形態、追加、変更、削除など、当業者が想到することができる範囲内で変更することができ、いずれの態様においても本発明の作用効果を奏する限り、本発明の範囲に含まれるものである。 Although the present invention has been described with the embodiments shown in the drawings, the present invention is not limited to the embodiments shown in the drawings, and other embodiments, additions, modifications, deletions, etc. As long as the effects of the present invention are exhibited in any aspect, the present invention is included in the scope of the present invention.

１単結晶シリコン基板
１Ａ単結晶シリコン母材
２、５イオン注入領域
３シリコン含有無機薄膜
４絶縁層
４Ａ絶縁基板
６貼り合わせ基板（接合体）
７、８イオン注入ダメージ層
１０、２０インターポーザー用基板 DESCRIPTION OF SYMBOLS 1 Single crystal silicon substrate 1A Single crystal silicon base material 2, 5 Ion implantation area 3 Silicon-containing inorganic thin film 4 Insulating layer 4A Insulating substrate 6 Bonded substrate (joined body)
7, 8 Ion-implanted damage layers 10, 20 Interposer substrate

Claims

A coating film containing polysilazane is formed on at least one of the surfaces of the plate-like single crystal silicon base material and an insulating substrate made of sapphire, alumina, aluminum nitride, or silicon nitride, and the coating film is formed at 600 ° C. A silicon-containing inorganic thin film is formed by performing a baking treatment that is heated to 1,200 ° C. or lower, and then the single-crystal silicon base material and the insulating substrate are left as they are at the thickness during the baking treatment. Are bonded together with the surface of the silicon-containing inorganic thin film as a bonding surface, and then the single crystal silicon base material is formed into a single crystal silicon substrate having a thickness of 20 to 400 μm, and the insulating substrate is insulated with a thickness of 1 to 100 μm. An interposer substrate manufacturing method for obtaining an interposer substrate having a thermally conductive insulating layer on a single crystal silicon substrate.

The method for manufacturing an interposer substrate according to claim 1, wherein the insulating substrate is made of aluminum nitride or silicon nitride.

The method for producing an interposer substrate according to claim 1 or 2, wherein the silicon-containing inorganic thin film has a thickness of 10 nm to 10 µm.

The method for producing an interposer substrate according to any one of claims 1 to 3, wherein the polysilazane of the coating film is converted into SiO ₂ or SiN by the baking treatment to form a silicon-containing inorganic thin film.

The method for producing a substrate for an interposer according to any one of claims 1 to 4, wherein the baking treatment is performed under an atmosphere containing oxygen and / or water vapor, an inert atmosphere containing nitrogen, or under reduced pressure.

The method for producing an interposer substrate according to any one of claims 1 to 5, wherein the polysilazane is perhydropolysilazane.

Ions are implanted from the surface of the single crystal silicon base material or the surface of the silicon-containing inorganic thin film formed on the single crystal silicon base material to form an ion implantation region, and the single crystal silicon base material and the insulating substrate are connected to the silicon-containing inorganic thin film. 7. The interelectrode according to claim 1, wherein a part of the single crystal silicon base material is peeled off in the ion implantation region and the remainder is used as a single crystal silicon substrate. A method for manufacturing a substrate for a poser.

Ions are implanted from the surface of the insulating substrate or the surface of the silicon-containing inorganic thin film formed on the insulating substrate to form an ion implantation region, and the surface of the silicon-containing inorganic thin film is bonded to the single crystal silicon base material and the insulating substrate. 8. The method of manufacturing an interposer substrate according to claim 7, wherein after bonding as a bonding surface, a part of the insulating substrate is peeled off in the ion implantation region, and the remainder is used as an insulating layer.

The single crystal silicon base material and the insulating substrate are bonded together with the surface of the silicon-containing inorganic thin film as a bonding surface, and then polished at least to reduce the thickness of the insulating substrate to form an insulating layer. 8. A method for producing an interposer substrate according to 7.