[go: up one dir, main page]

JP2017010040A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2017010040A
JP2017010040A JP2016169729A JP2016169729A JP2017010040A JP 2017010040 A JP2017010040 A JP 2017010040A JP 2016169729 A JP2016169729 A JP 2016169729A JP 2016169729 A JP2016169729 A JP 2016169729A JP 2017010040 A JP2017010040 A JP 2017010040A
Authority
JP
Japan
Prior art keywords
electrode
pixel
capacitor
value
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2016169729A
Other languages
English (en)
Inventor
三宅　博之
Hiroyuki Miyake
博之 三宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017010040A publication Critical patent/JP2017010040A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】フレーム周波数の変化に対応させて、開口率を低減させることなく画素内に所望の保持容量を確保することを可能とした液晶表示装置を提供する。
【解決手段】酸化物半導体材料を用いた画素トランジスタ３００及び２つの容量素子１０、２０を各画素に有する液晶表示装置において、一方の容量素子は、透光性を有する材料で構成し、画素１１０の開口率を向上させる。更に透光性を有する容量素子の特性を利用して、画像の表示状態に依存して変化するフレーム周波数に対応させて容量線の電圧値を調整することで、画素内の保持容量の大きさを変化させる。
【選択図】図１

Description

本発明は、液晶表示装置に関する。
近年、液晶ディスプレイ（ＬＣＤ）などのフラットパネルディスプレイが広く普及してき
ている。薄膜トランジスタの半導体層材料として、アモルファス（非晶質）シリコンやポ
リ（多結晶）シリコンを用いたものが多く使われている一方、透光性を有する金属酸化物
も注目集めている。例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物などを、薄膜トランジスタの
チャネル層に適用することで、開口率を向上させる技術が検討されている。また、特許文
献１では、寄生容量を低減させ、薄膜の剥がれに起因する不良を防止する薄膜トランジス
タを作製する技術を開示している。
非特許文献１では、液晶表示装置の低消費電力化を図るために、動画表示と静止画表示の
際のフレーム周波数を異ならせる構成について開示している。
特開２０１０−０９８３０５号公報
Ｋａｚｕｈｉｋｏ Ｔｓｕｄａ ｅｔ ａｌ．，ＩＤＷ’０２，ｐｐ２９５−２９８
静止画表示時にフレーム周波数を低くした場合（１／６００Ｈｚ〜１Ｈｚ）、画像信号等
の電気信号の保持時間をより長くし、より良好な静止画表示を維持するためには、画素内
における保持容量が大きい方が有利である。しかし画素内において保持容量を大きくしよ
うと設計すると、画素の開口率が低減する問題や、画素トランジスタのチャネル幅を大き
くしなければならないといった問題がある。また、フリッカーノイズ（ちらつき）を防ぎ
、より滑らかな動画表示を実現するため、動画表示時にはフレーム周波数を高くする（６
０Ｈｚ〜１８０Ｈｚ）。カラーシーケンシャル表示を行う場合には、更にフレーム周波数
を高くする（１８０Ｈｚ〜４８０Ｈｚ）。この際、画像信号等の電気信号は素早く切り替
えられるため、画素内において保持容量を大きくする必要はない。つまり静止画表示時及
び動画表示時のどちらの場合に対しても、適切な保持容量を狭い面積の画素内に同時に確
保することは非常に困難である。
上述の問題に鑑み、開示する発明の一態様では、フレーム周波数の変化に対応させて、開
口率を低減させることなく画素内に所望の保持容量を確保することを可能とした液晶表示
装置を提供することを課題の一とする。また消費電力を低減させ、より高精細な画像表示
を可能とした液晶表示装置を提供することを課題の一とする。
本発明の一態様は、ゲート電極が走査線と電気的に接続され、ソース電極又はドレイン電
極の一方となる第１の電極が信号線と電気的に接続され、ソース電極又はドレイン電極の
他方となる第２の電極が画素電極と電気的に接続される画素トランジスタと、一方の電極
が第２の電極と電気的に接続され、他方の電極が容量線に電気的に接続される第１の容量
素子と、一方の電極が第２の電極と電気的に接続され、他方の電極が容量線に電気的に接
続される第２の容量素子とを有し、第２の容量素子は、一方の電極が画素電極と同じ層で
形成され、他方の電極が画素トランジスタの半導体層と同じ半導体材料で形成され、一方
の電極と他方の電極との間に誘電体層が挟まれたＭＯＳキャパシタ構造を有し、容量線の
電位を調整することによって、ゲートパルスの時間間隔に応じて第２の容量素子の容量値
を変化させることを特徴とする液晶表示装置である。
また、本発明の一態様は、ゲート電極が走査線と電気的に接続され、ソース電極又はドレ
イン電極の一方となる第１の電極が信号線と電気的に接続され、ソース電極又はドレイン
電極の他方となる第２の電極が画素電極と電気的に接続される画素トランジスタと、一方
の電極が第２の電極と電気的に接続され、他方の電極が遮蔽用配線に電気的に接続される
第１の容量素子と、一方の電極が第２の電極と電気的に接続され、他方の電極が容量線に
電気的に接続される第２の容量素子と、ゲート電極が遮蔽用配線と電気的に接続され、ソ
ース電極又はドレイン電極の一方となる第１の電極が、第１の容量素子の一方の電極と電
気的に接続され、ソース電極又はドレイン電極の他方となる第２の電極が容量線に電気的
に接続されるトランジスタとを有し、第２の容量素子は、一方の電極が画素電極と同じ層
で形成され、他方の電極が画素トランジスタの半導体層と同じ半導体材料で形成され、一
方の電極と他方の電極との間に誘電体層が挟まれたＭＯＳキャパシタ構造を有し、容量線
の電位を調整し、少なくとも画像表示時にトランジスタがオフとなるような電位を遮蔽用
配線に供給することによって、ゲートパルスの時間間隔に応じて第２の容量素子の容量値
を変化させることを特徴とする液晶表示装置である。
また本発明の一態様において、画素電極と半導体層は、透光性を有することを特徴とする
液晶表示装置である。
また本発明の一態様において、半導体層は、酸化物半導体で構成されていてもよい。
なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が「直上」また
は「直下」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電極
」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外し
ない。また、「上」「下」の用語は説明の便宜のために用いる表現に過ぎない。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限
定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、
その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配
線」が一体となって形成されている場合なども含む。
また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や
、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため
、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることがで
きるものとする。
なお、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの
」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの
」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。
例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタ
などのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有す
る素子などが含まれる。
本発明の一態様により、フレーム周波数の変化に対応させて、開口率を低減させることな
く画素内に所望の保持容量を確保することを可能とした液晶表示装置を得ることができる
。また消費電力を低減させ、より高精細な画像表示を可能とした液晶表示装置を得ること
ができる。
液晶表示装置の画素構成を示す回路図。 液晶表示装置の画素構成を示す上面図。 液晶表示装置の画素構成を示す断面図。 容量−電圧特性及び電圧の関係図。 容量−電圧特性。 液晶表示装置の画素構成を示す回路図。 液晶表示装置の画素構成を示す上面図。 液晶表示装置の画素構成を示す断面図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。
なお、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実
際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必
ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。
なお、本明細書等における「第１」、「第２」、「第３」などの序数は、構成要素の混同
を避けるために付すものであり、数的に限定するものではないことを付記する。
（実施の形態１）
本実施の形態では、開示する発明の一態様に係る液晶表示装置における画素の構成および
保持容量を切り替える方法について、説明する。なお本実施の形態で説明する液晶表示装
置は、画像の表示状態に合わせて容量値を変化させることができる画素を有するものであ
る。
図１は、液晶表示装置が有する画素の回路の一例を示す図である。
画素１１０は、画素トランジスタ３００、第１の容量素子１０、第２の容量素子２０を有
する。画素トランジスタ３００のゲート電極は、走査線ＧＬと電気的に接続され、画素ト
ランジスタ３００のソース電極又はドレイン電極の一方となる第１電極は、信号線ＳＬと
電気的に接続されている。そして、第１の容量素子１０の一方の電極と第２の容量素子２
０の一方の電極とは、電気的に接続され、画素トランジスタ３００のソース電極又はドレ
イン電極の他方となる第２電極と、第１の容量素子１０の他方の電極と、第２の容量素子
２０の他方の電極とは、電気的に接続されている。なお第１の容量素子１０の一方の電極
、及び第２の容量素子２０の一方の電極は、容量線Ｃｓと電気的に接続されている。
次いで、図１に示した画素の具体的な構成の一例を、図２及び図３を用いて説明する。図
２に、画素の上面図を示す。また、図３に、図２の鎖線Ａ１―Ａ２における画素の断面図
を示す。
断面Ａ１−Ａ２において、基板５００上に下地層５０１が形成され、下地層５０１上にゲ
ート電極５０２、配線５０３、配線５０４、が形成されている。また、ゲート電極５０２
、配線５０３、配線５０４を覆うように、ゲート絶縁層５０７が形成されている。更に、
半導体層５０８が、ゲート電極５０２と重なるようにゲート絶縁層５０７上に形成され、
半導体層５０９が、ゲート絶縁層５０７上に形成されている。また、ゲート電極５０２の
端部と重なるように、半導体層５０８上にソース電極５１０ａ及びドレイン電極５１０ｂ
が形成され、配線５０４の一部に接し、ゲート絶縁層５０７、半導体層５０９上に、配線
５１１が形成されている。なお、配線５１１は、ゲート絶縁層５０７に形成されたコンタ
クトホール５１６を介して配線５０４に電気的に接続されている。また、半導体層５０８
の一部に接し、ソース電極５１０ａ、ドレイン電極５１０ｂ、配線５１１上に絶縁層５１
２、絶縁層５１３が順に形成され、絶縁層５１３上には画素電極５１４が形成されている
。なお、画素電極５１４は、絶縁層５１２、絶縁層５１３に形成されたコンタクトホール
５１５を介してドレイン電極５１０ｂに電気的に接続されている。
配線５０４とドレイン電極５１０ｂが、ゲート絶縁層５０７を間に挟んで重なっている部
分が第１の容量素子１０として機能する。ゲート絶縁層５０７は誘電体層として機能する
。また、半導体層５０９と画素電極５１４が、絶縁層５１２と絶縁層５１３を間に挟んで
重なっている部分が第２の容量素子２０として機能する。絶縁層５１２と絶縁層５１３は
誘電体層として機能する。
誘電体層を多層構造とすることで、絶縁層に形成されるピンホール等による層間ショート
を防止させることができる。すなわち一つの誘電体層にピンホールが生じても、ピンホー
ルは他の誘電体層で被覆されるため、第２の容量素子２０の機能を向上させることができ
る。
半導体層５０８及び半導体層５０９は、非晶質シリコン、微結晶シリコン及び多結晶シリ
コンを用いて形成することができる。しかしながら、低いフレーム周波数で画素を駆動す
る場合には、前述のシリコン系半導体材料よりもエネルギーギャップの広い半導体材料を
用いることが好ましい。エネルギーギャップの広い半導体材料として、好適には酸化物半
導体を用いることができる。例えば、酸化亜鉛系の酸化物半導体はエネルギーギャップが
約３ｅＶあり、可視光域において透過性に優れる。このような酸化物半導体はｎ型の導電
性を示すものが多いが、水素等のドナーとなる不純物を低減させ、また酸素欠損に起因す
る欠陥を低減することでより真性半導体に近づけることができる。このような高純度化さ
れた酸化物半導体は、エネルギーギャップが広いことと相まって、トランジスタのオフ電
流を十分に低減することができる。
半導体層５０８に酸化物半導体を用いて画素トランジスタ３００を構成することで、オフ
電流を低減することができ、画素に設けた保持容量から電荷が消失してしまう割合を低減
することができる。すなわち、フレーム周波数を低くした場合でも、次の書き込み期間ま
で保持容量に電荷を保持し続けることが可能となる。
用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含
むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物を用いたトラ
ンジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガ
リウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有
することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好
ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（
Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム
（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホル
ミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ル
テチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化
物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系
酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の
酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系
酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸
化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化
物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物
、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、
Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉ
ｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ
−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉ
ｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−
Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用
いることができる。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを有する酸化
物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外
の金属元素が入っていてもよい。
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）
で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた
一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５
（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇ
ａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子比のＩｎ−Ｇａ−Ｚｎ系酸化
物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：
１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／
６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原
子比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
しかし、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）に
応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キ
ャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密度
等を適切なものとすることが好ましい。
また、画素トランジスタ３００の半導体層５０８は、ゲート電極５０２に重なる構成を用
いることが望ましい。このような構成を採用することで、基板５００側から入射した光に
より半導体層５０８中の酸化物半導体が劣化するのを防ぐことができる。これにより、画
素トランジスタ３００の閾値電圧がシフトするなどの特性の劣化が引き起こされるのを防
ぐことができる。
画素電極５１４には、透光性を有する導電材料を用いることが好ましい。透光性を有する
導電材料としては、酸化珪素を含む酸化インジウムスズ（ＩＴＳＯ）、酸化インジウムス
ズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）（登録商標）、ガリ
ウムを添加した酸化亜鉛（ＧＺＯ）などの材料を用いることができる。なお本明細書にお
いて、透光性を有する導電材料とは可視光の透過率が７５〜１００％である材料を指すも
のとする。
半導体層５０９に酸化物半導体を用いて、画素電極５１４に、透光性を有する導電材料を
用いることで、透光性を有する第２の容量素子２０を形成することが可能になる。このた
め、画素１１０の開口率を向上させることができる。第２の容量素子２０の面積を、画素
ピッチの７割以上、または８割以上とすることで、より開口率を向上させた液晶表示装置
を実現することができる。
次いで、図１乃至図３に示した画素が、保持容量の値を変化させる具体的な方法について
説明する。
図４（Ａ）に、ＭＯＳキャパシタの容量（Ｃ）−電圧（Ｖｇ）特性を示す。横軸はゲート
電圧Ｖｇ、縦軸は容量Ｃである。半導体層５０９と画素電極５１４が、絶縁層５１２と絶
縁層５１３を間に挟んで重なって形成されている第２の容量素子２０は、ＭＯＳキャパシ
タを構成している。ＭＯＳキャパシタは、図４（Ａ）に示すように、電圧値がある一定の
しきい値電圧Ｖｔｈより低い場合は、容量素子として機能せず、電圧値がある一定のしき
い値電圧Ｖｔｈ以上の場合にのみ、容量素子として機能するという特性を持つ。
図４（Ｂ）に、動画表示期間と静止画表示期間において、容量線Ｃｓの電圧値を変化させ
た場合、容量線Ｃｓが取り得る電圧値の範囲の模式図を示す。ビデオデータ電圧Ｖｖｉは
、図４（Ｂ）に示すように、最大値Ｖｍａｘから、最小値Ｖｍｉｎまでのある一定の範囲
内の値を取る。従って、容量線Ｃｓの電圧値を、動画表示期間には、ビデオデータ電圧Ｖ
ｖｉの最大値Ｖｍａｘ以上に調整し、静止画表示期間には、ビデオデータ電圧Ｖｖｉの最
小値Ｖｍｉｎ以下に調整する。
図５において、第２の容量素子２０のゲート電極の電圧Ｖｇが、ビデオデータ電圧Ｖｖｉ
の最大値Ｖｍａｘから、最小値Ｖｍｉｎまでの値を取る場合の範囲をａ、ビデオデータ電
圧Ｖｖｉの最小値Ｖｍｉｎ以下の値を取る場合の範囲をｂ、ビデオデータ電圧Ｖｖｉの最
大値Ｖｍａｘ以上の値を取る場合の範囲をｃとする。
容量線Ｃｓの電圧値をビデオデータ電圧Ｖｖｉの最大値Ｖｍａｘ以上に調整した場合、第
２の容量素子２０のゲート電極の電圧値Ｖｇは、ビデオデータ電圧Ｖｖｉの最小値Ｖｍｉ
ｎ以下の値を取る。図５（Ａ）より、第２の容量素子２０のゲート電極の電圧値Ｖｇが、
範囲ｂ内のいずれかの値を取る時、第２の容量素子２０の容量値は、値を取らないことが
わかる。
つまり動画表示期間には、第１の容量素子１０の一方の電極、及び第２の容量素子２０の
一方の電極と電気的に接続される容量線Ｃｓの電圧値が、ビデオデータ電圧Ｖｖｉの最大
値Ｖｍａｘ以上の値を取るため、ＭＯＳキャパシタである第２の容量素子２０は機能しな
いことになる。従って、画素１１０においては、第１の容量素子１０のみが機能する。
容量線Ｃｓの電圧値をビデオデータ電圧Ｖｖｉの最小値Ｖｍｉｎ以下に調整した場合、第
２の容量素子２０のゲート電極の電圧値Ｖｇは、ビデオデータ電圧Ｖｖｉの最大値Ｖｍａ
ｘ以上の値を取る。図５（Ｂ）より、第２の容量素子２０のゲート電極の電圧値Ｖｇが、
範囲ｃのいずれかの値を取る時、第２の容量素子２０の容量値は、ある一定の値Ｃａを取
ることがわかる。
つまり静止画表示期間には、第１の容量素子１０の一方の電極、及び第１の容量素子１０
の一方の電極と電気的に接続される容量線Ｃｓの電圧値が、ビデオデータ電圧Ｖｖｉの最
小値Ｖｍｉｎ以下の値を取るため、ＭＯＳキャパシタである第２の容量素子２０は機能す
る。従って、画素１１０においては、第１の容量素子１０及び第２の容量素子２０が機能
する。
このように、上記構成によれば、容量線Ｃｓの電圧値を調整することによって、動画表示
期間と、静止画表示期間の両期間で容量値の切り替えが可能になる。すなわち画像の表示
状態に依存して、極端に変化するフレーム周波数の値に対応させて、その都度、画素内の
容量値を、各画素に最も適するように変化させることができる。特にカラーシーケンシャ
ル表示時のような極めて高いフレーム周波数で画素を駆動する場合では、より一層画素内
の容量値を低減させることができるため、液晶表示装置の小型化、高集積化が実現される
。つまり、画素に対して、効率良く所望の容量値を設定できるため、液晶表示装置全体の
消費電力を低減させることが可能になる。
また、上記構成によれば、第１の容量素子１０の一方の電極、及び第２の容量素子２０の
一方の電極と電気的に接続される容量線Ｃｓの電圧値を調整することによって、画素全体
の容量値を独立して制御できるため無駄に配線を引き回す必要はない。このため、隣接配
線間の重なりに生じる寄生容量を低減させることができ、より高精細な液晶表示装置を得
ることができる。また、画素トランジスタ３００のチャネル幅に依存せず、適切な保持容
量を画素内に確保できるため、液晶表示装置の高集積化が容易になる。
（実施の形態２）
本実施の形態では、開示する発明の一態様に係る液晶表示装置における別の画素の構成お
よび保持容量を切り替える方法について、説明する。なお本実施の形態で説明する液晶表
示装置は、画像の表示状態に合わせて容量値を変化させることができる画素を有するもの
である。
図６は、液晶表示装置が有する画素の回路の一例を示す図である。
画素１１１は、画素トランジスタ３０１、トランジスタ４００、第１の容量素子１１、第
２の容量素子２１を有する。画素トランジスタ３０１のゲート電極は、走査線ＧＬと電気
的に接続され、画素トランジスタ３０１のソース電極又はドレイン電極の一方となる第１
電極は、信号線ＳＬと電気的に接続されている。そして、第１の容量素子１１の一方の電
極とトランジスタ４００のゲート電極とは、電気的に接続され、トランジスタ４００のソ
ース電極又はドレイン電極の一方となる第１電極と、第２の容量素子２１の一方の電極と
は、電気的に接続され、画素トランジスタ３０１のソース電極又はドレイン電極の他方と
なる第２電極と、第１の容量素子１１の他方の電極と、トランジスタ４００のソース電極
又はドレイン電極の他方となる第２電極と、第２の容量素子２１の他方の電極とは、電気
的に接続されている。
なおトランジスタ４００のゲート電極及び第１の容量素子１１の一方の電極は、遮蔽用配
線Ｄｉと電気的に接続され、トランジスタ４００のソース電極又はドレイン電極の一方と
なる第１電極及び第２の容量素子２１の一方の電極は、容量線Ｃｓと電気的に接続されて
いる。更に、遮蔽用配線Ｄｉには、少なくとも画像表示時にトランジスタ４００がオフと
なるような電位が供給されている。
次いで、図６に示した画素の具体的な構成の一例を、図７乃至図８を用いて説明する。図
７に、画素の上面図を示す。また、図８に、図７の鎖線Ａ１―Ａ２における画素の断面図
を示す。
断面Ａ１−Ａ２において、基板２００上に下地層２０１が形成され、下地層２０１上にゲ
ート電極２０２、配線２０３、配線２０４、配線２０５が形成されている。また、ゲート
電極２０２、配線２０３、配線２０４、配線２０５上に、ゲート絶縁層２０６と半導体層
２０７が形成されている。また、半導体層２０７上にソース電極２０８ａ及びドレイン電
極２０８ｂが形成されている。また、半導体層２０７の一部に接し、ソース電極２０８ａ
及びドレイン電極２０８ｂ上に絶縁層２０９が形成されている。絶縁層２０９上には画素
電極２１０が形成されている。なお、画素電極２１０は、絶縁層２０９に形成されたコン
タクトホール２１１を介してドレイン電極２０８ｂに電気的に接続されている。
配線２０４とドレイン電極２０８ｂが、ゲート絶縁層２０６と半導体層２０７を間に挟ん
で重なっている部分が第１の容量素子１１として機能する。ゲート絶縁層２０６と半導体
層２０７は誘電体層として機能する。また、半導体層２０７と画素電極２１０が、絶縁層
２０９を間に挟んで重なっている部分が第２の容量素子２１として機能する。絶縁層２０
９は誘電体層として機能する。
誘電体層を多層構造とすることで、絶縁層に形成されるピンホール等による層間ショート
を防止させることができる。すなわち一つの誘電体層にピンホールが生じても、ピンホー
ルは他の誘電体層で被覆されるため、第１の容量素子１１の機能を向上させることができ
る。
半導体層２０７に酸化物半導体を用いて画素トランジスタ３０１を構成することで、オフ
電流を低減することができ、画素に設けた保持容量から電荷が消失してしまう割合を低減
することができる。すなわち、フレーム周波数を低くした場合でも、次の書き込み期間ま
で保持容量に電荷を保持し続けることが可能となる。
画素電極２１０には、透光性を有する導電材料を用いることが好ましい。透光性を有する
導電材料としては、酸化珪素を含む酸化インジウムスズ（ＩＴＳＯ）、酸化インジウムス
ズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）（登録商標）、ガリ
ウムを添加した酸化亜鉛（ＧＺＯ）などの材料を用いることができる。なお本明細書にお
いて、透光性を有する導電材料とは可視光の透過率が７５〜１００％である材料を指すも
のとする。
半導体層２０７に酸化物半導体を用いて、画素電極２１０に、透光性を有する導電材料を
用いることで、透光性を有する第２の容量素子２１を形成することが可能になる。このた
め、画素１１１の開口率を向上させることができる。第２の容量素子２１の面積を、画素
ピッチの７割以上、または８割以上とすることで、より開口率を向上させた液晶表示装置
を実現することができる。なお、画素ピッチとは、隣り合う信号線から信号線までの距離
を一辺とし、隣り合う走査線から走査線までの距離をもう一辺として、これらの両辺に囲
まれた部分の面積を示すものとする。
次いで、図６乃至図８に示した画素が、保持容量の値を変化させる具体的な方法について
説明する。
半導体層２０７と画素電極２１０が、絶縁層２０９を間に挟んで重なって形成されている
第２の容量素子２１は、ＭＯＳキャパシタを構成している。ＭＯＳキャパシタは、図４（
Ａ）に示すように、電圧値がある一定のしきい値電圧Ｖｔｈより低い場合は、容量素子と
して機能せず、電圧値がある一定のしきい値電圧Ｖｔｈ以上の場合にのみ、容量素子とし
て機能するという特性を持つ。
図４（Ｂ）に、動画表示期間と静止画表示期間において、容量線Ｃｓの電圧値を変化させ
た場合、容量線Ｃｓが取り得る電圧値の範囲の模式図を示す。ビデオデータ電圧Ｖｖｉは
、図４（Ｂ）に示すように、最大値Ｖｍａｘから、最小値Ｖｍｉｎまでのある一定の範囲
内の値を取る。従って、容量線Ｃｓの電圧値を、動画表示期間には、ビデオデータ電圧Ｖ
ｖｉの最大値Ｖｍａｘ以上に調整し、静止画表示期間には、ビデオデータ電圧Ｖｖｉの最
小値Ｖｍｉｎ以下に調整する。
なお、画素１１１において、遮蔽用配線Ｄｉを設置しているのは、図８における領域Ｂが
導通するのを防ぐためである。従って、トランジスタ４００のゲート電極と電気的に接続
される遮蔽用配線Ｄｉには、少なくとも画像表示時には、トランジスタ４００がオフとな
るような電位を供給する必要がある。
容量線Ｃｓの電圧値をビデオデータ電圧Ｖｖｉの最大値Ｖｍａｘ以上に調整した場合、第
２の容量素子２１のゲート電極の電圧値Ｖｇは、ビデオデータ電圧Ｖｖｉの最小値Ｖｍｉ
ｎ以下の値を取る。図５（Ａ）より、第２の容量素子２１のゲート電極の電圧値Ｖｇが、
範囲ｂ内のいずれかの値を取る時、第２の容量素子２１の容量値は、値を取らないことが
わかる。
つまり動画表示期間には、第２の容量素子２１の一方の電極、及びトランジスタ４００の
ソース電極又はドレイン電極の一方となる第１電極と電気的に接続される容量線Ｃｓの電
圧値が、ビデオデータ電圧Ｖｖｉの最大値Ｖｍａｘ以上の値を取るため、ＭＯＳキャパシ
タである第２の容量素子２１は機能しないことになる。従って、画素１１１においては、
第１の容量素子１１のみが機能する。
容量線Ｃｓの電圧値をビデオデータ電圧Ｖｖｉの最小値Ｖｍｉｎ以下に調整した場合、第
２の容量素子２１のゲート電極の電圧値Ｖｇは、ビデオデータ電圧Ｖｖｉの最大値Ｖｍａ
ｘ以上の値を取る。図５（Ｂ）より、第２の容量素子２１のゲート電極の電圧値Ｖｇが、
範囲ｃのいずれかの値を取る時、第２の容量素子２１の容量値は、ある一定の値Ｃａを取
ることがわかる。
つまり静止画表示期間には、第２の容量素子２１の一方の電極、及びトランジスタ４００
のソース電極又はドレイン電極の一方となる第１電極と電気的に接続される容量線Ｃｓの
電圧値が、ビデオデータ電圧Ｖｖｉの最小値Ｖｍｉｎ以下の値を取るため、ＭＯＳキャパ
シタである第２の容量素子２１は機能する。従って、画素１１１においては、第１の容量
素子１１及び第２の容量素子２１が機能する。
このように、上記構成によれば、容量線Ｃｓの電圧値を調整することによって、動画表示
期間と、静止画表示期間の両期間で容量値の切り替えが可能になる。すなわち画像の表示
状態に依存して、極端に変化するフレーム周波数の値に対応させて、その都度、画素内の
容量値を、各画素に最も適するように変化させることができる。特にカラーシーケンシャ
ル表示時のような極めて高いフレーム周波数で画素を駆動する場合では、より一層画素内
の容量値を低減させることができるため、液晶表示装置の小型化、高集積化が実現される
。つまり、画素に対して、効率良く所望の容量値を設定できるため、液晶表示装置全体の
消費電力を低減させることが可能になる。
また、上記構成によれば、第２の容量素子２１の一方の電極、及びトランジスタ４００の
ソース電極又はドレイン電極の一方となる第１電極と電気的に接続される容量線Ｃｓの電
圧値を調整することによって、画素全体の容量値を独立して制御できるため無駄に配線を
引き回す必要はない。このため、隣接配線間の重なりに生じる寄生容量を低減させること
ができ、より高精細な液晶表示装置を得ることができる。また、画素トランジスタ３０１
のチャネル幅に依存せず、適切な保持容量を画素内に確保できるため、液晶表示装置の高
集積化が容易になる。
１０ 容量素子
１１ 容量素子
２０ 容量素子
２１ 容量素子
１１０ 画素
１１１ 画素
２００ 基板
２０１ 下地層
２０２ ゲート電極
２０３ 配線
２０４ 配線
２０５ 配線
２０６ ゲート絶縁層
２０７ 半導体層
２０９ 絶縁層
２１０ 画素電極
２１１ コンタクトホール
３００ 画素トランジスタ
３０１ 画素トランジスタ
４００ トランジスタ
５００ 基板
５０１ 下地層
５０２ ゲート電極
５０３ 配線
５０４ 配線
５０７ ゲート絶縁層
５０８ 半導体層
５０９ 半導体層
５１１ 配線
５１２ 絶縁層
５１３ 絶縁層
５１４ 画素電極
５１５ コンタクトホール
５１６ コンタクトホール
２０８ａ ソース電極
２０８ｂ ドレイン電極
５１０ａ ソース電極
５１０ｂ ドレイン電極

Claims (1)

  1. 画素を有し、
    前記画素は、
    第１の導電層と、
    前記第１の導電層上の、第１の絶縁層と、
    前記第１の絶縁層上の、第１の酸化物層、及び第２の酸化物層と、
    前記第１の酸化物層上、及び前記第２の酸化物層上の、第２の絶縁層と、
    前記第２の絶縁層上の、透光性を有する第２の導電層と、を有し、
    前記第２の導電層は、前記第１の酸化物層と電気的に接続され、
    前記第２の酸化物層は、前記第１の導電層と電気的に接続され、
    前記第１の酸化物層は、トランジスタのチャネル形成領域として機能する領域を有し、
    前記第２の酸化物層は、前記第２の導電層と重なる領域を有することを特徴とする表示装置。
JP2016169729A 2010-09-15 2016-08-31 表示装置 Withdrawn JP2017010040A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010206282 2010-09-15
JP2010206282 2010-09-15

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015080498A Division JP6001127B2 (ja) 2010-09-15 2015-04-10 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018029687A Division JP2018128682A (ja) 2010-09-15 2018-02-22 表示装置

Publications (1)

Publication Number Publication Date
JP2017010040A true JP2017010040A (ja) 2017-01-12

Family

ID=45806380

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2011200767A Active JP5731935B2 (ja) 2010-09-15 2011-09-14 液晶表示装置
JP2012182147A Expired - Fee Related JP5223023B2 (ja) 2010-09-15 2012-08-21 液晶表示装置
JP2015080498A Active JP6001127B2 (ja) 2010-09-15 2015-04-10 表示装置
JP2016169729A Withdrawn JP2017010040A (ja) 2010-09-15 2016-08-31 表示装置
JP2018029687A Withdrawn JP2018128682A (ja) 2010-09-15 2018-02-22 表示装置

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP2011200767A Active JP5731935B2 (ja) 2010-09-15 2011-09-14 液晶表示装置
JP2012182147A Expired - Fee Related JP5223023B2 (ja) 2010-09-15 2012-08-21 液晶表示装置
JP2015080498A Active JP6001127B2 (ja) 2010-09-15 2015-04-10 表示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2018029687A Withdrawn JP2018128682A (ja) 2010-09-15 2018-02-22 表示装置

Country Status (3)

Country Link
US (2) US9230994B2 (ja)
JP (5) JP5731935B2 (ja)
KR (2) KR101975742B1 (ja)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9230994B2 (en) * 2010-09-15 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2012103683A (ja) 2010-10-14 2012-05-31 Semiconductor Energy Lab Co Ltd 表示装置及び表示装置の駆動方法
JP5726804B2 (ja) * 2012-04-19 2015-06-03 株式会社東芝 表示パネル及び表示装置
CN104508549B (zh) * 2012-08-03 2018-02-06 株式会社半导体能源研究所 半导体装置
US8937307B2 (en) 2012-08-10 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9625764B2 (en) * 2012-08-28 2017-04-18 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
DE102013216824B4 (de) * 2012-08-28 2024-10-17 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI657539B (zh) 2012-08-31 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置
US9018624B2 (en) * 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
US8981372B2 (en) 2012-09-13 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
JP2014074908A (ja) * 2012-09-13 2014-04-24 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の駆動方法
KR102679509B1 (ko) 2012-09-13 2024-07-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20150085035A (ko) 2012-11-15 2015-07-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치
US9905585B2 (en) * 2012-12-25 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising capacitor
KR20250054132A (ko) 2012-12-25 2025-04-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102241249B1 (ko) 2012-12-25 2021-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 저항 소자, 표시 장치, 및 전자기기
KR102639256B1 (ko) 2012-12-28 2024-02-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
TWI607510B (zh) 2012-12-28 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI611566B (zh) * 2013-02-25 2018-01-11 半導體能源研究所股份有限公司 顯示裝置和電子裝置
TWI611567B (zh) * 2013-02-27 2018-01-11 半導體能源研究所股份有限公司 半導體裝置、驅動電路及顯示裝置
US9269315B2 (en) * 2013-03-08 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
US9915848B2 (en) * 2013-04-19 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9231002B2 (en) * 2013-05-03 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9704894B2 (en) 2013-05-10 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Display device including pixel electrode including oxide
TW202535182A (zh) 2013-05-16 2025-09-01 日商半導體能源研究所股份有限公司 半導體裝置
US10416504B2 (en) * 2013-05-21 2019-09-17 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP6475424B2 (ja) * 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
TWI649606B (zh) 2013-06-05 2019-02-01 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
KR102290801B1 (ko) * 2013-06-21 2021-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9424950B2 (en) * 2013-07-10 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102244553B1 (ko) 2013-08-23 2021-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자 및 반도체 장치
US10008513B2 (en) 2013-09-05 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6367655B2 (ja) * 2013-09-13 2018-08-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2015179247A (ja) 2013-10-22 2015-10-08 株式会社半導体エネルギー研究所 表示装置
JP6433757B2 (ja) * 2013-10-31 2018-12-05 株式会社半導体エネルギー研究所 半導体装置、表示装置、電子機器
US20150155313A1 (en) 2013-11-29 2015-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6496132B2 (ja) * 2013-12-02 2019-04-03 株式会社半導体エネルギー研究所 半導体装置
US9766517B2 (en) * 2014-09-05 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Display device and display module
TW201614626A (en) 2014-09-05 2016-04-16 Semiconductor Energy Lab Display device and electronic device
WO2016063169A1 (en) 2014-10-23 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element
US10680017B2 (en) 2014-11-07 2020-06-09 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element including EL layer, electrode which has high reflectance and a high work function, display device, electronic device, and lighting device
KR20170091139A (ko) 2014-12-01 2017-08-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 상기 표시 장치를 갖는 표시 모듈, 및 상기 표시 장치 또는 상기 표시 모듈을 갖는 전자 기기
US9964799B2 (en) * 2015-03-17 2018-05-08 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
JP6662665B2 (ja) 2015-03-19 2020-03-11 株式会社半導体エネルギー研究所 液晶表示装置及び該液晶表示装置を用いた電子機器
CN109459894A (zh) * 2018-12-24 2019-03-12 深圳市华星光电半导体显示技术有限公司 像素电极结构及其制作方法
JP7592588B2 (ja) * 2019-06-07 2024-12-02 株式会社半導体エネルギー研究所 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090141203A1 (en) * 2007-12-03 2009-06-04 Samsung Electronics Co., Ltd. Display devices including an oxide semiconductor thin film transistor
JP2010032642A (ja) * 2008-07-25 2010-02-12 Sumitomo Chemical Co Ltd アクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法

Family Cites Families (166)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS6388523A (ja) 1986-10-01 1988-04-19 Nifco Inc 液晶表示装置及びその駆動方法
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
KR940008180B1 (ko) 1990-12-27 1994-09-07 가부시끼가이샤 한도다이 에네르기 겐꾸쇼 액정 전기 광학 장치 및 그 구동 방법
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3229156B2 (ja) 1995-03-15 2001-11-12 株式会社東芝 液晶表示装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH08306926A (ja) 1995-05-07 1996-11-22 Semiconductor Energy Lab Co Ltd 液晶電気光学装置
KR100303134B1 (ko) 1995-05-09 2002-11-23 엘지.필립스 엘시디 주식회사 액정표시소자및그제조방법.
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
TW375696B (en) 1996-06-06 1999-12-01 Toshiba Corp Display device
JP3126661B2 (ja) 1996-06-25 2001-01-22 株式会社半導体エネルギー研究所 液晶表示装置
JPH10105085A (ja) 1996-09-30 1998-04-24 Toshiba Corp 液晶表示装置及びその駆動方法
JP3496431B2 (ja) 1997-02-03 2004-02-09 カシオ計算機株式会社 表示装置及びその駆動方法
JPH10293286A (ja) 1997-02-21 1998-11-04 Toshiba Corp 液晶表示装置の駆動方法
KR100266212B1 (ko) 1997-05-17 2000-09-15 구본준; 론 위라하디락사 잔상제거기능을가지는액정표시장치
US6218219B1 (en) 1997-09-29 2001-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
JP4326604B2 (ja) 1997-09-29 2009-09-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH11202292A (ja) 1998-01-20 1999-07-30 Toshiba Electronic Engineering Corp アクティブマトリクス形液晶表示装置の駆動方法
JP3941901B2 (ja) 1998-04-28 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000081606A (ja) 1998-06-29 2000-03-21 Sanyo Electric Co Ltd 液晶表示素子の駆動方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000206565A (ja) 1999-01-14 2000-07-28 Sony Corp 表示装置用半導体素子及びこれを用いた液晶表示装置
JP3134866B2 (ja) 1999-02-05 2001-02-13 日本電気株式会社 液晶表示装置とその製造方法
JP3518851B2 (ja) 1999-02-23 2004-04-12 シャープ株式会社 アクティブマトリクス基板の駆動方法
JP3589395B2 (ja) 1999-03-29 2004-11-17 シャープ株式会社 液晶表示装置
JP2001021919A (ja) 1999-07-07 2001-01-26 Matsushita Electric Ind Co Ltd 液晶表示装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4555416B2 (ja) 1999-09-22 2010-09-29 富士通セミコンダクター株式会社 半導体集積回路およびその制御方法
TW494382B (en) 2000-03-22 2002-07-11 Toshiba Corp Display apparatus and driving method of display apparatus
JP2001282205A (ja) 2000-03-31 2001-10-12 Matsushita Electric Ind Co Ltd アクティブマトリクス型液晶表示装置およびその駆動方法
EP1296174B1 (en) 2000-04-28 2016-03-09 Sharp Kabushiki Kaisha Display unit, drive method for display unit, electronic apparatus mounting display unit thereon
JP2001324725A (ja) 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
JP2002072248A (ja) 2000-08-24 2002-03-12 Toshiba Corp 液晶表示装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP3842030B2 (ja) 2000-10-06 2006-11-08 シャープ株式会社 アクティブマトリクス型表示装置およびその駆動方法
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2002229532A (ja) 2000-11-30 2002-08-16 Toshiba Corp 液晶表示装置及び液晶表示装置の駆動方法
JP3607197B2 (ja) 2000-12-26 2005-01-05 シャープ株式会社 表示駆動装置および表示装置モジュール
JP3730159B2 (ja) 2001-01-12 2005-12-21 シャープ株式会社 表示装置の駆動方法および表示装置
GB2372620A (en) 2001-02-27 2002-08-28 Sharp Kk Active Matrix Device
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002351430A (ja) 2001-05-30 2002-12-06 Mitsubishi Electric Corp 表示装置
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP3627710B2 (ja) 2002-02-14 2005-03-09 セイコーエプソン株式会社 表示駆動回路、表示パネル、表示装置及び表示駆動方法
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7023141B2 (en) 2002-03-01 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and drive method thereof
JP4454943B2 (ja) 2002-03-01 2010-04-21 株式会社半導体エネルギー研究所 発光装置の駆動方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4433660B2 (ja) 2002-07-10 2010-03-17 シャープ株式会社 表示装置およびその駆動方法
KR100723399B1 (ko) 2002-08-06 2007-05-30 삼성전자주식회사 비스무트 티타늄 실리콘 산화물, 비스무트 티타늄 실리콘산화물 박막 및 그 제조방법
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
KR100971955B1 (ko) * 2002-11-11 2010-07-23 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR100556702B1 (ko) 2003-10-14 2006-03-07 엘지.필립스 엘시디 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP2453481B1 (en) 2004-11-10 2017-01-11 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide
JP2006154545A (ja) 2004-11-30 2006-06-15 Sanyo Electric Co Ltd 液晶表示装置
JP4433405B2 (ja) 2005-01-21 2010-03-17 セイコーエプソン株式会社 半導体装置の製造方法
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
JP2005215702A (ja) 2005-04-04 2005-08-11 Toshiba Electronic Engineering Corp アクティブマトリクス型液晶表示装置
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
EP1777689B1 (en) 2005-10-18 2016-08-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device and electronic equipment each having the same
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577256B (zh) 2005-11-15 2011-07-27 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
EP1843194A1 (en) 2006-04-06 2007-10-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
TWI349259B (en) 2006-05-23 2011-09-21 Au Optronics Corp A panel module and power saving method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP2008181109A (ja) * 2006-12-27 2008-08-07 Semiconductor Energy Lab Co Ltd 液晶表示装置及びそれを用いた電子機器
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
JP5508662B2 (ja) 2007-01-12 2014-06-04 株式会社半導体エネルギー研究所 表示装置
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP5116359B2 (ja) 2007-05-17 2013-01-09 株式会社半導体エネルギー研究所 液晶表示装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US20080309840A1 (en) * 2007-06-15 2008-12-18 Himax Technologies Inc. Pixel element and liquid crystal display
KR100968720B1 (ko) 2007-06-29 2010-07-08 소니 주식회사 액정 장치, 및 전자기기
KR100907255B1 (ko) 2007-09-18 2009-07-10 한국전자통신연구원 유기 박막 트랜지스터를 구비하는 표시 장치
CN101821797A (zh) 2007-10-19 2010-09-01 株式会社半导体能源研究所 显示器件及其驱动方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5540517B2 (ja) 2008-02-22 2014-07-02 凸版印刷株式会社 画像表示装置
US7796201B2 (en) * 2008-03-17 2010-09-14 Himax Display, Inc. Pixel device having a capacitor comprising metal layers and a capacitor having poly-silicon layers
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR101303424B1 (ko) 2008-06-12 2013-09-05 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101660327B1 (ko) 2008-09-19 2016-09-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP4844617B2 (ja) 2008-11-05 2011-12-28 ソニー株式会社 薄膜トランジスタ基板および表示装置
JP5491833B2 (ja) 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
JP2010197417A (ja) 2009-02-23 2010-09-09 Toppoly Optoelectronics Corp ディスプレイ装置及びこれを備える電子機器
JP2011039403A (ja) 2009-08-17 2011-02-24 Toppoly Optoelectronics Corp ディスプレイ装置及びこれを有する電子機器
CN102640207A (zh) 2009-12-18 2012-08-15 株式会社半导体能源研究所 液晶显示装置及其驱动方法
KR101613701B1 (ko) 2009-12-25 2016-04-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 구동 방법
KR101229712B1 (ko) 2010-05-24 2013-02-04 샤프 가부시키가이샤 박막 트랜지스터 기판 및 그 제조방법
US9230994B2 (en) * 2010-09-15 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090141203A1 (en) * 2007-12-03 2009-06-04 Samsung Electronics Co., Ltd. Display devices including an oxide semiconductor thin film transistor
JP2010032642A (ja) * 2008-07-25 2010-02-12 Sumitomo Chemical Co Ltd アクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法

Also Published As

Publication number Publication date
KR20120105402A (ko) 2012-09-25
KR20120028833A (ko) 2012-03-23
JP5731935B2 (ja) 2015-06-10
JP2018128682A (ja) 2018-08-16
US20120062811A1 (en) 2012-03-15
JP2012083738A (ja) 2012-04-26
JP6001127B2 (ja) 2016-10-05
JP5223023B2 (ja) 2013-06-26
JP2012226385A (ja) 2012-11-15
KR101975742B1 (ko) 2019-05-09
US9230994B2 (en) 2016-01-05
JP2015158682A (ja) 2015-09-03
US8953112B2 (en) 2015-02-10
US20120319107A1 (en) 2012-12-20
KR101394105B1 (ko) 2014-05-13

Similar Documents

Publication Publication Date Title
JP6001127B2 (ja) 表示装置
KR102712473B1 (ko) 디스플레이 장치
US10514580B2 (en) Display device and electronic device including the display device
JP5873755B2 (ja) 半導体装置及び表示装置
JP5690125B2 (ja) 半導体装置
JP6421446B2 (ja) 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
JP6553775B2 (ja) 半導体装置
JP2021092789A (ja) 表示装置
KR20120059414A (ko) 반도체 장치 및 그 제작 방법
JP6904444B2 (ja) 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
US20230200150A1 (en) Display panel

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170606

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181218

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20181219