[go: up one dir, main page]

JP2016174034A - Semiconductor power module - Google Patents

Semiconductor power module Download PDF

Info

Publication number
JP2016174034A
JP2016174034A JP2015052302A JP2015052302A JP2016174034A JP 2016174034 A JP2016174034 A JP 2016174034A JP 2015052302 A JP2015052302 A JP 2015052302A JP 2015052302 A JP2015052302 A JP 2015052302A JP 2016174034 A JP2016174034 A JP 2016174034A
Authority
JP
Japan
Prior art keywords
conductive layer
power module
heat sink
semiconductor power
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015052302A
Other languages
Japanese (ja)
Inventor
山口 浩二
Koji Yamaguchi
浩二 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IHI Corp
Original Assignee
IHI Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IHI Corp filed Critical IHI Corp
Priority to JP2015052302A priority Critical patent/JP2016174034A/en
Publication of JP2016174034A publication Critical patent/JP2016174034A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W90/734

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor power module which achieves high heat radiation performance and enables simplification of work related to heat treatment.SOLUTION: A semiconductor power module 1 includes: an insulation substrate 10 in which a first conducting layer 11 is provided on one surface 10a and a second conducting layer 12 is provided on the other surface 10b; a semiconductor element 20 disposed on the one surface 10a side; and a heat sink 30 disposed on the other surface 10b side. The heat sink 30 has folding fins 31 formed by folding a metal plate. The semiconductor element 20 and the first conducting layer 11, and the sink 30 and the second conducting layer 12 are joined through solder 40 having the same melting point.SELECTED DRAWING: Figure 1

Description

本発明は、半導体パワーモジュールに関するものである。   The present invention relates to a semiconductor power module.

半導体パワーモジュールは、例えば、IGBT(絶縁ゲートバイポーラトランジスタ)等の半導体素子を有する電力変換装置に適用される。半導体パワーモジュールにおいては、半導体素子から発せられる熱を効率よく放熱して、半導体素子の温度を所定温度以下に保つ必要がある。従来、半導体素子の放熱構造を有する半導体パワーモジュールとして、例えば、下記特許文献1に記載の電力変換装置が知られている。   The semiconductor power module is applied to a power conversion device having a semiconductor element such as an IGBT (Insulated Gate Bipolar Transistor), for example. In a semiconductor power module, it is necessary to efficiently dissipate heat generated from a semiconductor element to keep the temperature of the semiconductor element below a predetermined temperature. 2. Description of the Related Art Conventionally, as a semiconductor power module having a semiconductor element heat dissipation structure, for example, a power conversion device described in Patent Document 1 is known.

特許文献1に記載の電力変換装置は、絶縁基板の一方の面側に半導体素子を有し、絶縁基板の他方の面側に放熱基板を有する。放熱基板には、放熱フィンが複数形成され、放熱フィンは、冷却液の流れに対して平行となる向きで冷却流路に配置されている。半導体素子から発せられる熱は、絶縁基板を介して放熱基板に伝熱され、放熱フィンを介して冷却液に放熱される。   The power conversion device described in Patent Literature 1 includes a semiconductor element on one surface side of an insulating substrate and a heat dissipation substrate on the other surface side of the insulating substrate. A plurality of heat radiating fins are formed on the heat radiating substrate, and the heat radiating fins are arranged in the cooling flow path in a direction parallel to the flow of the cooling liquid. The heat generated from the semiconductor element is transferred to the heat radiating substrate through the insulating substrate, and is radiated to the coolant through the heat radiating fins.

特許第3982180号公報Japanese Patent No. 3982180

ところで、従来、半導体パワーモジュールにおいては、絶縁基板と放熱基板との密着性を高めるべく、絶縁基板と放熱基板との間にシリコングリースやシリコンシート等のサーマルインターフェースを挟むことがなされている。しかしながら、このサーマルインターフェースは、熱伝導率が例えば1〜数W/m・K程度のものであり、金属材と比較すると熱伝導率が2桁小さく、熱障壁となっている。   Conventionally, in a semiconductor power module, a thermal interface such as silicon grease or a silicon sheet is sandwiched between the insulating substrate and the heat dissipation substrate in order to improve the adhesion between the insulating substrate and the heat dissipation substrate. However, this thermal interface has a thermal conductivity of, for example, about 1 to several W / m · K, and has a thermal conductivity that is two orders of magnitude smaller than that of a metal material.

ここで、絶縁基板と放熱基板とを直接、ロウ材等の金属材で接合することが考えられるが、絶縁基板に予め半導体素子が半田等で接合されている場合、ロウ材で接合する際の熱で半田が溶融してしまう虞がある。このため、半田と異なる融点のロウ材を用いる必要があり、また、絶縁基板に対する異なる温度の熱処理を、半導体素子と放熱基板のそれぞれで計2回行う必要があり、作業が煩雑であった。   Here, it is conceivable to directly bond the insulating substrate and the heat dissipation substrate with a metal material such as a brazing material. However, when a semiconductor element is bonded to the insulating substrate in advance with solder or the like, There is a risk that the solder melts due to heat. For this reason, it is necessary to use a brazing material having a melting point different from that of solder, and it is necessary to perform heat treatment at different temperatures on the insulating substrate twice for each of the semiconductor element and the heat dissipation substrate, which is complicated.

本発明は、上記問題点に鑑みてなされたものであり、放熱性能が高く、熱処理に係る作業を簡略化することのできる半導体パワーモジュールの提供を目的とする。   The present invention has been made in view of the above problems, and an object of the present invention is to provide a semiconductor power module that has high heat dissipation performance and that can simplify the work related to heat treatment.

上記の課題を解決するために、本発明は、一方の面に第1導電層が設けられ、他方の面に第2導電層が設けられた絶縁基板と、前記一方の面側に配置された半導体素子と、前記他方の面側に配置されたヒートシンクと、を有する半導体パワーモジュールであって、前記ヒートシンクは、金属板を折り曲げて形成されたフォールディングフィンを有し、前記半導体素子と前記第1導電層、及び、前記ヒートシンクと前記第2導電層は、それぞれ同一の融点を有する接合金属を介して接合されている、という構成を採用する。
この構成を採用することによって、本発明では、ヒートシンクがフォールディングフィンを有し、ヒートシンクが半導体素子と同じ接合金属によって、絶縁基板の第2導電層に接合される。フォールディングフィンは、アスペクト比が大きいため、同じ体積の通常のフィンと比較して、放熱性能が高く、軽量となり、熱容量も小さくなる。このため、ヒートシンクと半導体素子との熱容量の差が小さくなり、絶縁基板に対する半導体素子とヒートシンクの接合が、接合金属を統一した一括リフローによって達成可能となる。
In order to solve the above-mentioned problems, the present invention is arranged on the one surface side, with an insulating substrate provided with a first conductive layer on one surface and a second conductive layer on the other surface. A semiconductor power module including a semiconductor element and a heat sink disposed on the other surface side, wherein the heat sink includes a folding fin formed by bending a metal plate, and the semiconductor element and the first A configuration is adopted in which the conductive layer and the heat sink and the second conductive layer are bonded to each other through a bonding metal having the same melting point.
By adopting this configuration, in the present invention, the heat sink has a folding fin, and the heat sink is bonded to the second conductive layer of the insulating substrate by the same bonding metal as the semiconductor element. Since the folding fin has a large aspect ratio, it has higher heat dissipation performance, lighter weight, and smaller heat capacity than a normal fin of the same volume. For this reason, the difference in the heat capacity between the heat sink and the semiconductor element is reduced, and the joining of the semiconductor element and the heat sink to the insulating substrate can be achieved by collective reflow with a unified bonding metal.

また、本発明においては、前記ヒートシンクは、前記接合金属よりも融点の高い第2の接合金属を介して前記フォールディングフィンと接合されているベースプレートを有し、前記ベースプレートと前記第2導電層は、前記接合金属を介して接合されている、という構成を採用する。
この構成を採用することによって、本発明では、フォールディングフィンがベースプレートを介して第2導電層に接合される。ベースプレートは、金属板を折り曲げて形成されたフォールディングフィンよりも平面度を出し易い。このため、ヒートシンクと第2導電層の接合精度を高め、また、接合金属に発生するボイド(空隙)を抑制できる。
Further, in the present invention, the heat sink has a base plate joined to the folding fin via a second joining metal having a melting point higher than that of the joining metal, and the base plate and the second conductive layer are A configuration is adopted in which bonding is performed via the bonding metal.
By adopting this configuration, in the present invention, the folding fin is joined to the second conductive layer via the base plate. The base plate is more flat than a folding fin formed by bending a metal plate. For this reason, the joining precision of a heat sink and a 2nd conductive layer can be improved, and the void (space | gap) which generate | occur | produces in a joining metal can be suppressed.

また、本発明においては、前記フォールディングフィンと前記第2導電層は、前記接合金属を介して接合されている、という構成を採用する。
この構成を採用することによって、本発明では、フォールディングフィンが接合金属を介して第2導電層に直接接合される。このため、ヒートシンクの熱容量がより小さくなり、ヒートシンクと半導体素子との熱容量の差がさらに小さくなる。このため、接合金属を統一した一括リフローがより好適に行える。
Moreover, in this invention, the structure that the said folding fin and the said 2nd conductive layer are joined via the said joining metal is employ | adopted.
By adopting this configuration, in the present invention, the folding fin is directly bonded to the second conductive layer via the bonding metal. For this reason, the heat capacity of the heat sink is further reduced, and the difference in heat capacity between the heat sink and the semiconductor element is further reduced. For this reason, the collective reflow which unified the joining metal can be performed more suitably.

また、本発明においては、前記フォールディングフィンは、第1の厚みを有する複数のフィン部と、前記第1の厚みよりも小さい第2の厚みで、隣り合う前記フィン部の間を接続する接続部と、を有する、という構成を採用する。
この構成を採用することによって、本発明では、フォールディングフィンのフィン部よりも接続部の方が、相対的に熱容量が小さくなる。よって、フォールディングフィンの接続部においては、半導体素子との熱容量の差がより小さくなり、接合金属を統一した一括リフローがより好適に行える。
In the present invention, the folding fin includes a plurality of fin portions having a first thickness and a connecting portion that connects the adjacent fin portions with a second thickness smaller than the first thickness. The configuration of having the above is adopted.
By adopting this configuration, in the present invention, the heat capacity of the connecting portion is relatively smaller than that of the fin portion of the folding fin. Therefore, in the connection part of the folding fin, the difference in heat capacity with the semiconductor element becomes smaller, and batch reflow in which the bonding metals are unified can be performed more suitably.

本発明によれば、放熱性能が高く、熱処理に係る作業を簡略化することのできる半導体パワーモジュールが得られる。   ADVANTAGE OF THE INVENTION According to this invention, the semiconductor power module which has high heat dissipation performance and can simplify the operation | work which concerns on heat processing is obtained.

本発明の第1実施形態における半導体パワーモジュールの断面構成図である。It is a section lineblock diagram of a semiconductor power module in a 1st embodiment of the present invention. 本発明の第1実施形態におけるヒートシンクの断面構成図である。It is a section lineblock diagram of a heat sink in a 1st embodiment of the present invention. 本発明の第1実施形態における半導体パワーモジュールの熱処理に係る作業フローを示す図である。It is a figure which shows the work flow which concerns on the heat processing of the semiconductor power module in 1st Embodiment of this invention. 比較例として従来の半導体パワーモジュールの熱処理に係るフローを示す図である。It is a figure which shows the flow which concerns on the heat processing of the conventional semiconductor power module as a comparative example. 本発明の第2実施形態における半導体パワーモジュールの断面構成図である。It is a section lineblock diagram of a semiconductor power module in a 2nd embodiment of the present invention.

以下、本発明の実施形態について図面を参照して説明する。なお、以下の図面において、各部材を認識可能な大きさとするために、各部材の縮尺を適宜変更している。   Embodiments of the present invention will be described below with reference to the drawings. In the following drawings, the scale of each member is appropriately changed in order to make each member a recognizable size.

(第1実施形態)
図1は、本発明の第1実施形態における半導体パワーモジュール1の断面構成図である。図2は、本発明の第1実施形態におけるヒートシンク30の断面構成図である。
図1に示すように、半導体パワーモジュール1は、絶縁基板10と、半導体チップ20(半導体素子)と、ヒートシンク30と、を有する。
(First embodiment)
FIG. 1 is a cross-sectional configuration diagram of a semiconductor power module 1 according to a first embodiment of the present invention. FIG. 2 is a cross-sectional configuration diagram of the heat sink 30 in the first embodiment of the present invention.
As shown in FIG. 1, the semiconductor power module 1 includes an insulating substrate 10, a semiconductor chip 20 (semiconductor element), and a heat sink 30.

絶縁基板10は、平板状に形成された絶縁材である。絶縁基板10としては、例えば、熱伝導性の高い絶縁メタライズ基板を好適に採用し得る。具体的に、絶縁基板10は、窒化珪素、窒化アルミ等から形成されている。絶縁基板10の一方の面10aには、第1導電層11が設けられている。また、絶縁基板10の他方の面10bには、第2導電層12が設けられている。   The insulating substrate 10 is an insulating material formed in a flat plate shape. As the insulating substrate 10, for example, an insulating metallized substrate having high thermal conductivity can be preferably used. Specifically, the insulating substrate 10 is made of silicon nitride, aluminum nitride, or the like. A first conductive layer 11 is provided on one surface 10 a of the insulating substrate 10. A second conductive layer 12 is provided on the other surface 10 b of the insulating substrate 10.

第1導電層11は、絶縁基板10の一方の面10aにメッキまたは蒸着等で設けられている。第1導電層11は、導電性を有する銅やアルミニウム等の回路パターンである。一方、第2導電層12は、絶縁基板10の他方の面10bにメッキまたは蒸着等で設けられている。第2導電層12は、導電性を有する銅やアルミニウム等のベースパターンである。絶縁基板10は、第1導電層11と第2導電層12との間に挟まれる構成となっている。   The first conductive layer 11 is provided on one surface 10a of the insulating substrate 10 by plating or vapor deposition. The first conductive layer 11 is a circuit pattern such as copper or aluminum having conductivity. On the other hand, the second conductive layer 12 is provided on the other surface 10b of the insulating substrate 10 by plating or vapor deposition. The second conductive layer 12 is a conductive base pattern such as copper or aluminum. The insulating substrate 10 is configured to be sandwiched between the first conductive layer 11 and the second conductive layer 12.

半導体チップ20は、例えば、IGBT等の半導体素子である。半導体チップ20は、絶縁基板10の一方の面10a側に配置される。半導体チップ20は、一方の面10a側において、第1導電層11と半田40(接合金属)を介して接合されている。図1には、2つの半導体チップ20が図示されているが、半導体チップ20は、1つでもよく、また、3つ以上設けられる構成であってもよい。   The semiconductor chip 20 is a semiconductor element such as an IGBT. The semiconductor chip 20 is disposed on the one surface 10 a side of the insulating substrate 10. The semiconductor chip 20 is bonded to the first conductive layer 11 via the solder 40 (bonding metal) on the one surface 10a side. Although two semiconductor chips 20 are shown in FIG. 1, the number of semiconductor chips 20 may be one, or three or more semiconductor chips 20 may be provided.

半導体パワーモジュール1の回路構成は、例えば、特開2013−223384号公報や特開2014−38982号公報等に記載されて公知であるため、その詳細な説明を割愛するが、第1導電層11には、不図示の正極パターンと、負極パターンと、出力パターンとが形成され、例えば、電源の正極端子と負極端子が、正極パターンと負極パターンに接続され、正極パターンと負極パターンを介して入力された電力を半導体チップ20が交流(または直流)に変換し、変換した電力を出力パターンを介して外部に出力する構成となっている。   The circuit configuration of the semiconductor power module 1 is known and described in, for example, Japanese Patent Application Laid-Open No. 2013-223384, Japanese Patent Application Laid-Open No. 2014-38982, and the like. Includes a positive electrode pattern (not shown), a negative electrode pattern, and an output pattern. For example, a positive electrode terminal and a negative electrode terminal of a power source are connected to the positive electrode pattern and the negative electrode pattern, and input via the positive electrode pattern and the negative electrode pattern. The semiconductor chip 20 converts the converted power into alternating current (or direct current), and outputs the converted power to the outside through an output pattern.

ヒートシンク30は、フォールディングフィン31と、ベースプレート32と、を有する。フォールディングフィン31は、金属板を折り曲げて形成されている。金属板としては、銅やアルミニウム等の熱伝導性の高い金属板を好適に採用し得る。銅の熱伝導率は、例えば、398W/m・Kである。また、アルミニウムの熱伝導率は、例えば、236W/m・Kである。フォールディングフィン31は、一枚の金属板を複数回折り曲げて形成されており、アスペクト比が高い。   The heat sink 30 includes a folding fin 31 and a base plate 32. The folding fin 31 is formed by bending a metal plate. As the metal plate, a metal plate having high thermal conductivity such as copper or aluminum can be suitably used. The thermal conductivity of copper is, for example, 398 W / m · K. The thermal conductivity of aluminum is, for example, 236 W / m · K. The folding fin 31 is formed by bending a single metal plate a plurality of times and has a high aspect ratio.

フォールディングフィン31は、図2に示すように、複数のフィン部33と、複数の接続部34と、を有する。フィン部33は、金属板が折り重なって形成されている。フィン部33は、第1の厚みt1を有する。なお、フィン部33の先端33aは、金属板の折り返し部であり、金属板の折り重ね部の第1厚みt1よりも大きい。フィン部33は、間隔をあけて複数設けられている。   As illustrated in FIG. 2, the folding fin 31 includes a plurality of fin portions 33 and a plurality of connection portions 34. The fin portion 33 is formed by folding metal plates. The fin portion 33 has a first thickness t1. The tip 33a of the fin portion 33 is a folded portion of the metal plate, and is larger than the first thickness t1 of the folded portion of the metal plate. A plurality of fin portions 33 are provided at intervals.

接続部34は、隣り合うフィン部33の間を接続する。接続部34は、フィン部33の先端33aと反対の基端33b側に配置されている。接続部34は、平面部34aを有する。平面部34aは、フィン部33の基端33bから先端33aに向かう突出方向と直交する方向に延在する。接続部34は、第1の厚みt1よりも小さい第2の厚みt2を有する。接続部34においては、金属板が折り重なっておらず、第2の厚みt2は、第1の厚みt1の2分の1になる。   The connection part 34 connects between the adjacent fin parts 33. The connecting portion 34 is disposed on the base end 33 b side opposite to the tip 33 a of the fin portion 33. The connecting portion 34 has a flat portion 34a. The flat surface portion 34a extends in a direction orthogonal to the protruding direction from the proximal end 33b of the fin portion 33 toward the distal end 33a. The connecting portion 34 has a second thickness t2 that is smaller than the first thickness t1. In the connection portion 34, the metal plates are not folded, and the second thickness t2 is half of the first thickness t1.

ベースプレート32は、平板状の金属板である。金属板としては、フォールディングフィン31と同様に、銅やアルミニウム等の熱伝導性の高い金属板を好適に採用し得る。図1に示すように、ベースプレート32の一方の面32aは、半田40を介して第2導電層12と接合されている。また、ベースプレート32の他方の面32bは、ロウ材41(第2の接合金属)を介してフォールディングフィン31と接合されている。ロウ材41は、半田40よりも融点が高いものであればよい。   The base plate 32 is a flat metal plate. As the metal plate, similarly to the folding fin 31, a metal plate having high thermal conductivity such as copper or aluminum can be suitably used. As shown in FIG. 1, one surface 32 a of the base plate 32 is joined to the second conductive layer 12 via solder 40. Further, the other surface 32b of the base plate 32 is joined to the folding fin 31 via a brazing material 41 (second joining metal). The brazing material 41 only needs to have a higher melting point than the solder 40.

続いて、上記構成の半導体パワーモジュール1を製造する熱処理に係る作業について説明する。
図3は、本発明の第1実施形態における半導体パワーモジュール1の熱処理に係る作業フローを示す図である。図4は、比較例として従来の半導体パワーモジュールの熱処理に係るフローを示す図である。
Then, the operation | work which concerns on the heat processing which manufactures the semiconductor power module 1 of the said structure is demonstrated.
FIG. 3 is a diagram showing a work flow related to the heat treatment of the semiconductor power module 1 in the first embodiment of the present invention. FIG. 4 is a diagram showing a flow relating to heat treatment of a conventional semiconductor power module as a comparative example.

図3に示す作業フローでは、先ず、絶縁基板10とヒートシンク30に半田印刷を行う。なお、ヒートシンク30は、予めフォールディングフィン31とベースプレート32とをロウ材41で接合しておく。半田印刷により、同一の融点を有する半田40が、絶縁基板10の第1導電層11と、ベースプレート32の一方の面32aにそれぞれ配置される。なお、半田40は、ペースト印刷だけでなく、半田シートを使用してもよい。   In the work flow shown in FIG. 3, first, solder printing is performed on the insulating substrate 10 and the heat sink 30. In the heat sink 30, the folding fin 31 and the base plate 32 are bonded together with a brazing material 41 in advance. Solder 40 having the same melting point is disposed on the first conductive layer 11 of the insulating substrate 10 and one surface 32a of the base plate 32 by solder printing. The solder 40 may be a solder sheet as well as paste printing.

次に、絶縁基板10に印刷した半田40の上に半導体チップ20を搭載する。その次に、リフロー冶具を搭載し、半導体チップ20を搭載した絶縁基板10を、ヒートシンク30に印刷した半田40の上に載置する。その後、絶縁基板10、半導体チップ20、ヒートシンク30を組み合わせたものを、真空リフロー炉に入れ、一括リフローを行う。その後、ワイヤボンダ等の後工程を経て半導体パワーモジュール1が製造される。   Next, the semiconductor chip 20 is mounted on the solder 40 printed on the insulating substrate 10. Next, the reflow jig is mounted, and the insulating substrate 10 on which the semiconductor chip 20 is mounted is placed on the solder 40 printed on the heat sink 30. Thereafter, a combination of the insulating substrate 10, the semiconductor chip 20, and the heat sink 30 is put into a vacuum reflow furnace, and batch reflow is performed. Thereafter, the semiconductor power module 1 is manufactured through a post-process such as a wire bonder.

例えば、第1導電層11の厚みを0.4mmとし、第2導電層12の厚みを0.3mmとし、ベースプレート32の厚みを2mmとし、第1導電層11、第2導電層12、及びベースプレート32の面積が略同一且つ形成材料が銅であると仮定した場合、絶縁基板10とベースプレート32の銅の体積比は、(0.4+0.3):2、すなわち略1:3となる。そうすると、リフローに影響する絶縁基板10とベースプレート32の熱容量比も、略1:3となる。よって、例えば、絶縁基板10を含む上の部分の熱時定数が10秒程度であれば、半導体パワーモジュール1全体の時定数は40秒程度となり、十分に一括リフローすることができる。   For example, the thickness of the first conductive layer 11 is 0.4 mm, the thickness of the second conductive layer 12 is 0.3 mm, the thickness of the base plate 32 is 2 mm, the first conductive layer 11, the second conductive layer 12, and the base plate Assuming that the areas 32 are substantially the same and the forming material is copper, the volume ratio of copper between the insulating substrate 10 and the base plate 32 is (0.4 + 0.3): 2, that is, approximately 1: 3. Then, the heat capacity ratio between the insulating substrate 10 and the base plate 32 that affects the reflow is also about 1: 3. Therefore, for example, if the thermal time constant of the upper part including the insulating substrate 10 is about 10 seconds, the time constant of the entire semiconductor power module 1 is about 40 seconds, and sufficient reflow can be performed.

一方、図4に示す比較例の作業フローでは、先ず、絶縁基板に半田Aの半田印刷を行う。次に、絶縁基板に印刷した半田Aの上に半導体チップを搭載する。その次に、リフロー冶具を搭載し、1回目のリフローを行う。また、ヒートシンク側では、ヒートシンクに半田Bの半田印刷を行う。半田Bは、半田Aよりも融点が低いものを選択する。次に、ヒートシンクに印刷した半田Bの上に半導体チップを載せた絶縁基板を搭載する。その次に、リフロー冶具を搭載し、2回目のリフローを行う。その後、ワイヤボンダ等の後工程を経て半導体パワーモジュールが製造される。   On the other hand, in the work flow of the comparative example shown in FIG. 4, first, solder printing of solder A is performed on an insulating substrate. Next, a semiconductor chip is mounted on the solder A printed on the insulating substrate. Next, a reflow jig is mounted and the first reflow is performed. On the heat sink side, solder B is printed on the heat sink. As the solder B, one having a melting point lower than that of the solder A is selected. Next, an insulating substrate on which a semiconductor chip is placed is mounted on the solder B printed on the heat sink. Next, a reflow jig is mounted and a second reflow is performed. Thereafter, a semiconductor power module is manufactured through a post-process such as a wire bonder.

上記比較例の半導体パワーモジュールにおいて、通常よく採用される構成を想定して、ヒートシンクの厚みは10mm程度、面積も絶縁基板の2倍程度取られていると仮定すると、絶縁基板とヒートシンクの銅の体積比は、略1:30となる。そうすると、リフローに影響する絶縁基板とヒートシンクの熱容量比も、略1:30となる。熱容量の差が大きいと、絶縁基板の温度が速やかに昇温するのに対して、ヒートシンクの温度がなかなか上がらず、ヒートシンク側の半田付けが困難になる。このため、半導体チップを実装するための半田Aと、絶縁基板10の下の半田Bは、融点の異なる材料を使用する必要がある。   In the semiconductor power module of the above comparative example, assuming a configuration that is normally employed, assuming that the thickness of the heat sink is about 10 mm and the area is about twice that of the insulating substrate, the copper of the insulating substrate and the heat sink The volume ratio is approximately 1:30. Then, the heat capacity ratio between the insulating substrate and the heat sink that affects the reflow is also approximately 1:30. If the difference in heat capacity is large, the temperature of the insulating substrate quickly rises, whereas the temperature of the heat sink does not rise easily, and soldering on the heat sink side becomes difficult. For this reason, it is necessary to use materials having different melting points for the solder A for mounting the semiconductor chip and the solder B under the insulating substrate 10.

このように、比較例では、融点の異なる半田A、Bを使用するため、熱処理(リフロー)が2回必要で、作業が煩雑である。一方、図3に示す本実施形態では、同一の融点を有する半田40を使用するため、一括リフローが可能であり、熱処理が1回で済み、作業を簡略化することができる。すなわち、本実施形態のヒートシンク30は、金属板を折り曲げて形成されたフォールディングフィン31を有し、フォールディングフィン31は、アスペクト比が大きいため、同じ体積の通常のフィンと比較して、放熱性能が高く、軽量となり、熱容量も小さくなる。このため、ヒートシンク30と半導体素子20との熱容量の差が小さくなり、絶縁基板10に対する半導体素子20とヒートシンク30との接合が、半田40を統一した一括リフローによって達成可能となる。   As described above, in the comparative example, since the solders A and B having different melting points are used, the heat treatment (reflow) is required twice, and the work is complicated. On the other hand, in the present embodiment shown in FIG. 3, since the solder 40 having the same melting point is used, batch reflow is possible, and heat treatment is only required once, and the operation can be simplified. That is, the heat sink 30 of the present embodiment has a folding fin 31 formed by bending a metal plate. Since the folding fin 31 has a large aspect ratio, the heat dissipation performance is higher than that of a normal fin of the same volume. Higher and lighter, with a smaller heat capacity. For this reason, the difference in heat capacity between the heat sink 30 and the semiconductor element 20 is reduced, and the joining of the semiconductor element 20 and the heat sink 30 to the insulating substrate 10 can be achieved by batch reflow in which the solder 40 is unified.

また、本実施形態では、ヒートシンク30は、半田40よりも融点の高いロウ材41を介してフォールディングフィン31と接合されているベースプレート32を有し、ベースプレート32と第2導電層12は、半田40を介して接合されている。この構成によれば、フォールディングフィン31がベースプレート32を介して第2導電層12に接合される。ベースプレート32は、金属板を折り曲げて形成されたフォールディングフィン31よりも平面度を出し易い。このため、ヒートシンク30と第2導電層12の接合精度を高めることができる。また、半田40に発生するボイド(空隙)も抑制できる。したがって、第2導電層12からヒートシンク30への熱伝導を効率よく行える。   In the present embodiment, the heat sink 30 has a base plate 32 joined to the folding fin 31 via a brazing material 41 having a melting point higher than that of the solder 40, and the base plate 32 and the second conductive layer 12 are made of the solder 40. It is joined via. According to this configuration, the folding fin 31 is joined to the second conductive layer 12 via the base plate 32. The base plate 32 is more flat than the folding fin 31 formed by bending a metal plate. For this reason, the joining precision of the heat sink 30 and the 2nd conductive layer 12 can be improved. Also, voids (voids) generated in the solder 40 can be suppressed. Therefore, heat conduction from the second conductive layer 12 to the heat sink 30 can be performed efficiently.

このように、上述の本実施形態によれば、一方の面10aに第1導電層11が設けられ、他方の面10bに第2導電層12が設けられた絶縁基板10と、一方の面10a側に配置された半導体素子20と、他方の面10b側に配置されたヒートシンク30と、を有する半導体パワーモジュール1であって、ヒートシンク30は、金属板を折り曲げて形成されたフォールディングフィン31を有し、半導体素子20と第1導電層11、及び、ヒートシンク30と第2導電層12は、それぞれ同一の融点を有する半田40を介して接合されている、という構成を採用することによって、放熱性能が高く、熱処理に係る作業を簡略化することのできる半導体パワーモジュール1が得られる。   Thus, according to the above-described embodiment, the insulating substrate 10 in which the first conductive layer 11 is provided on one surface 10a and the second conductive layer 12 is provided on the other surface 10b, and the one surface 10a. The semiconductor power module 1 has a semiconductor element 20 disposed on the side and a heat sink 30 disposed on the other surface 10b side, and the heat sink 30 has folding fins 31 formed by bending a metal plate. The semiconductor element 20 and the first conductive layer 11, and the heat sink 30 and the second conductive layer 12 are joined together via solder 40 having the same melting point, so that heat dissipation performance is achieved. Therefore, the semiconductor power module 1 can be obtained, which can simplify the work related to the heat treatment.

(第2実施形態)
次に、本発明の第2実施形態について説明する。以下の説明において、上述の実施形態と同一又は同等の構成については同一の符号を付し、その説明を簡略若しくは省略する。
(Second Embodiment)
Next, a second embodiment of the present invention will be described. In the following description, the same or equivalent components as those in the above-described embodiment are denoted by the same reference numerals, and the description thereof is simplified or omitted.

図5は、本発明の第2実施形態における半導体パワーモジュール1Aの断面構成図である。
図5に示すように、第2実施形態のヒートシンク30Aが、ベースプレート32を備えていない点で、上記実施形態と異なる。
FIG. 5 is a cross-sectional configuration diagram of a semiconductor power module 1A according to the second embodiment of the present invention.
As shown in FIG. 5, the heat sink 30 </ b> A of the second embodiment is different from the above-described embodiment in that the base plate 32 is not provided.

第2実施形態では、フォールディングフィン31と第2導電層12が、半田40を介して接合されている。すなわち、フォールディングフィン31が半田40を介して第2導電層12に直接接合される。この構成によれば、ベースプレート32を備えていない分、ヒートシンク30Aの熱容量がより小さくなる。そうすると、ヒートシンク30Aと半導体素子20との熱容量の差がさらに小さくなる。このため、半田40を統一した一括リフローがより好適に行える。   In the second embodiment, the folding fin 31 and the second conductive layer 12 are joined via the solder 40. That is, the folding fin 31 is directly bonded to the second conductive layer 12 via the solder 40. According to this configuration, since the base plate 32 is not provided, the heat capacity of the heat sink 30A is further reduced. Then, the difference in heat capacity between the heat sink 30A and the semiconductor element 20 is further reduced. For this reason, the batch reflow which unified the solder 40 can be performed more suitably.

また、図2に示すように、フォールディングフィン31は、第1の厚みt1を有するフィン部33と、第1の厚みt1よりも小さい第2の厚みt2を有する接続部34と、を有する。したがって、フォールディングフィン31のフィン部33よりも接続部34の方が、相対的に熱容量が小さくなる。また、フォールディングフィン31と第2導電層12を接合する場合、図5に示すように、接続部34に半田40が印刷される。よって、フォールディングフィン31の接続部34においては、半導体素子20との熱容量の差がより小さくなり、半田40を統一した一括リフローがより好適に行える。   As shown in FIG. 2, the folding fin 31 includes a fin portion 33 having a first thickness t1 and a connection portion 34 having a second thickness t2 smaller than the first thickness t1. Therefore, the heat capacity of the connecting portion 34 is relatively smaller than that of the fin portion 33 of the folding fin 31. Further, when the folding fin 31 and the second conductive layer 12 are joined, the solder 40 is printed on the connection portion 34 as shown in FIG. Therefore, in the connection part 34 of the folding fin 31, the difference in heat capacity with the semiconductor element 20 becomes smaller, and batch reflow that unifies the solder 40 can be performed more suitably.

以上、図面を参照しながら本発明の好適な実施形態について説明したが、本発明は上記実施形態に限定されるものではない。上述した実施形態において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。   As mentioned above, although preferred embodiment of this invention was described referring drawings, this invention is not limited to the said embodiment. Various shapes, combinations, and the like of the constituent members shown in the above-described embodiments are examples, and various modifications can be made based on design requirements and the like without departing from the gist of the present invention.

例えば、半導体チップ20にワイドバンドギャップ半導体を使用してもよい。   For example, a wide band gap semiconductor may be used for the semiconductor chip 20.

また、例えば、半田40は同一の融点を有していれば、絶縁基板10の上下で成分や組成が異なってもよい。また、接合金属は半田40に限定されず他のロウ材であってもよい。   For example, as long as the solder 40 has the same melting point, components and compositions may be different between the upper and lower sides of the insulating substrate 10. Further, the joining metal is not limited to the solder 40 and may be other brazing material.

1、1A 半導体パワーモジュール
10 絶縁基板
10a 一方の面
10b 他方の面
11 第1導電層
12 第2導電層
20 半導体チップ(半導体素子)
30、30A ヒートシンク
31 フォールディングフィン
32 ベースプレート
33 フィン部
34 接続部
40 半田(接合金属)
41 ロウ材(第2の接合金属)
t1 第1の厚み
t2 第2の厚み
1, 1A Semiconductor power module 10 Insulating substrate 10a One surface 10b The other surface 11 First conductive layer 12 Second conductive layer 20 Semiconductor chip (semiconductor element)
30, 30A Heat sink 31 Folding fin 32 Base plate 33 Fin part 34 Connection part 40 Solder (joining metal)
41 Brazing material (second bonding metal)
t1 first thickness t2 second thickness

Claims (4)

一方の面に第1導電層が設けられ、他方の面に第2導電層が設けられた絶縁基板と、前記一方の面側に配置された半導体素子と、前記他方の面側に配置されたヒートシンクと、を有する半導体パワーモジュールであって、
前記ヒートシンクは、金属板を折り曲げて形成されたフォールディングフィンを有し、
前記半導体素子と前記第1導電層、及び、前記ヒートシンクと前記第2導電層は、それぞれ同一の融点を有する接合金属を介して接合されている、ことを特徴とする半導体パワーモジュール。
An insulating substrate having a first conductive layer on one surface and a second conductive layer on the other surface; a semiconductor element disposed on the one surface side; and a semiconductor element disposed on the other surface side. A semiconductor power module having a heat sink,
The heat sink has folding fins formed by bending a metal plate,
The semiconductor power module, wherein the semiconductor element and the first conductive layer, and the heat sink and the second conductive layer are bonded to each other via a bonding metal having the same melting point.
前記ヒートシンクは、前記接合金属よりも融点の高い第2の接合金属を介して前記フォールディングフィンと接合されているベースプレートを有し、
前記ベースプレートと前記第2導電層は、前記接合金属を介して接合されている、ことを特徴とする請求項1に記載の半導体パワーモジュール。
The heat sink has a base plate joined to the folding fin through a second joining metal having a melting point higher than that of the joining metal,
The semiconductor power module according to claim 1, wherein the base plate and the second conductive layer are bonded via the bonding metal.
前記フォールディングフィンと前記第2導電層は、前記接合金属を介して接合されている、ことを特徴とする請求項1に記載の半導体パワーモジュール。   The semiconductor power module according to claim 1, wherein the folding fin and the second conductive layer are bonded via the bonding metal. 前記フォールディングフィンは、
第1の厚みを有する複数のフィン部と、
前記第1の厚みよりも小さい第2の厚みで、隣り合う前記フィン部の間を接続する接続部と、を有する、ことを特徴とする請求項3に記載の半導体パワーモジュール。
The folding fin is
A plurality of fin portions having a first thickness;
4. The semiconductor power module according to claim 3, further comprising a connection portion that connects between the adjacent fin portions with a second thickness smaller than the first thickness. 5.
JP2015052302A 2015-03-16 2015-03-16 Semiconductor power module Pending JP2016174034A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015052302A JP2016174034A (en) 2015-03-16 2015-03-16 Semiconductor power module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015052302A JP2016174034A (en) 2015-03-16 2015-03-16 Semiconductor power module

Publications (1)

Publication Number Publication Date
JP2016174034A true JP2016174034A (en) 2016-09-29

Family

ID=57009071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015052302A Pending JP2016174034A (en) 2015-03-16 2015-03-16 Semiconductor power module

Country Status (1)

Country Link
JP (1) JP2016174034A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112038307A (en) * 2019-06-04 2020-12-04 半导体元件工业有限责任公司 Heat transfer for power modules
JP2021005604A (en) * 2019-06-25 2021-01-14 株式会社ティラド Heat exchanger
JP2021174894A (en) * 2020-04-27 2021-11-01 三菱電機株式会社 Manufacturing method of semiconductor device and manufacturing method of power conversion device
DE112019006927T5 (en) 2019-02-26 2021-11-04 Mitsubishi Electric Corporation SEMICONDUCTOR DEVICE, MANUFACTURING METHOD FOR A SEMICONDUCTOR DEVICE AND POWER CONVERTER
WO2025018201A1 (en) * 2023-07-18 2025-01-23 株式会社小糸製作所 Heat sink, light-emitting module, and method of producing heat sink

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310486A (en) * 2005-04-27 2006-11-09 Toyota Industries Corp Insulated circuit board and power module board
JP2007250638A (en) * 2006-03-14 2007-09-27 Mitsubishi Materials Corp Cooler
JP2008147308A (en) * 2006-12-07 2008-06-26 Hitachi Metals Ltd Circuit board and semiconductor module using the same
JP2011114206A (en) * 2009-11-27 2011-06-09 Ryosan Co Ltd Fin integrated heat sink
JP2013235936A (en) * 2012-05-08 2013-11-21 Showa Denko Kk Manufacturing method of cooler

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310486A (en) * 2005-04-27 2006-11-09 Toyota Industries Corp Insulated circuit board and power module board
JP2007250638A (en) * 2006-03-14 2007-09-27 Mitsubishi Materials Corp Cooler
JP2008147308A (en) * 2006-12-07 2008-06-26 Hitachi Metals Ltd Circuit board and semiconductor module using the same
JP2011114206A (en) * 2009-11-27 2011-06-09 Ryosan Co Ltd Fin integrated heat sink
JP2013235936A (en) * 2012-05-08 2013-11-21 Showa Denko Kk Manufacturing method of cooler

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112019006927T5 (en) 2019-02-26 2021-11-04 Mitsubishi Electric Corporation SEMICONDUCTOR DEVICE, MANUFACTURING METHOD FOR A SEMICONDUCTOR DEVICE AND POWER CONVERTER
DE112019006927B4 (en) 2019-02-26 2022-12-29 Mitsubishi Electric Corporation Semiconductor device, manufacturing method for a semiconductor device, and power converter
US11942400B2 (en) 2019-02-26 2024-03-26 Mitsubishi Electric Corporation Semiconductor apparatus, manufacturing method for semiconductor apparatus, and power converter
CN112038307A (en) * 2019-06-04 2020-12-04 半导体元件工业有限责任公司 Heat transfer for power modules
JP2021005604A (en) * 2019-06-25 2021-01-14 株式会社ティラド Heat exchanger
JP2021174894A (en) * 2020-04-27 2021-11-01 三菱電機株式会社 Manufacturing method of semiconductor device and manufacturing method of power conversion device
CN113643992A (en) * 2020-04-27 2021-11-12 三菱电机株式会社 Method for manufacturing semiconductor device and method for manufacturing power conversion device
JP7308788B2 (en) 2020-04-27 2023-07-14 三菱電機株式会社 Semiconductor device manufacturing method and power conversion device manufacturing method
CN113643992B (en) * 2020-04-27 2024-09-20 三菱电机株式会社 Semiconductor device manufacturing method and power conversion device manufacturing method
WO2025018201A1 (en) * 2023-07-18 2025-01-23 株式会社小糸製作所 Heat sink, light-emitting module, and method of producing heat sink

Similar Documents

Publication Publication Date Title
US8324720B2 (en) Power semiconductor module assembly with heat dissipating element
US7671467B2 (en) Power semiconductor module
JP6199397B2 (en) Semiconductor device and manufacturing method thereof
JP5957862B2 (en) Power module substrate
JP5965687B2 (en) Power semiconductor module
WO2007145303A1 (en) Semiconductor module and method for manufacturing same
JP2007019203A (en) Heat dissipation device
WO2015033724A1 (en) Power semiconductor module
JP6261642B2 (en) Power semiconductor device
JP2016174034A (en) Semiconductor power module
JPWO2017168756A1 (en) Semiconductor device
JP2005094842A (en) Inverter device and manufacturing method thereof
JP4575034B2 (en) Inverter device
CN207381382U (en) Electric power electronic module and power electric component package substrate
JP7070661B2 (en) Semiconductor device
CN108496247B (en) semiconductor device
KR20180059778A (en) A substrate for a light emitting module, a light emitting module, a substrate for a light emitting module formed with a cooler, and a method for manufacturing a substrate for a light emitting module
JP5217015B2 (en) Power converter and manufacturing method thereof
JP5957866B2 (en) Semiconductor device
JP6540587B2 (en) Power module
WO2014021077A1 (en) Multilayer substrate and power module using multilayer substrate
JP2019079935A (en) Power semiconductor device
JP5164793B2 (en) Power semiconductor device
JP2011176087A (en) Semiconductor module, and power conversion apparatus
JP2019212809A (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181002

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20181109

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190326