[go: up one dir, main page]

JP2016174054A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2016174054A
JP2016174054A JP2015052738A JP2015052738A JP2016174054A JP 2016174054 A JP2016174054 A JP 2016174054A JP 2015052738 A JP2015052738 A JP 2015052738A JP 2015052738 A JP2015052738 A JP 2015052738A JP 2016174054 A JP2016174054 A JP 2016174054A
Authority
JP
Japan
Prior art keywords
layer
region
nitride semiconductor
electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015052738A
Other languages
English (en)
Inventor
武 柴田
Takeshi Shibata
武 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015052738A priority Critical patent/JP2016174054A/ja
Priority to US14/839,437 priority patent/US9711404B2/en
Priority to CN201510553418.XA priority patent/CN105990418A/zh
Priority to TW104128933A priority patent/TW201635526A/zh
Publication of JP2016174054A publication Critical patent/JP2016174054A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H10P54/00—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10P14/60—
    • H10P50/283—
    • H10P50/646—
    • H10P50/691—
    • H10P52/00—
    • H10P52/402—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/257—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are characterised by top-view geometrical layouts, e.g. interdigitated, semi-circular, annular or L-shaped electrodes
    • H10W20/089—

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)

Abstract

【課題】窒化物半導体層の劣化が抑制された半導体装置及びその製造方法を提供する。【解決手段】第１領域１０ａと、第１領域１０ａに隣接する第２領域１０ｂと、を有し、第１領域１０ａの厚さが第２領域１０ｂの厚さよりも薄い基板１０と、基板１０の第１領域１０ａ上に設けられた窒化物半導体層３０と、を備える。【選択図】図１

Description

本発明の実施形態は、半導体装置およびその製造方法に関する。
窒化物半導体層を有する半導体装置を個片化するために、ダイシング工程がある。ダイシング工程では、ウェーハ状の基板がダイシングブレードによって切断される。しかし、シリコン基板を個片化するダイシングブレードを、窒化物半導体層を含むウェーハに適用すると、窒化物半導体は、シリコンに比べて硬いため、ダイシングブレードの損耗が大きくなってしまう。また、ダイシングブレードの損耗に加え、ダイシングブレードの機械的な衝撃によって、半導体装置が窒化物半導体層とともに破壊される場合もある。このため、窒化物半導体層を形成させた基板を窒化物半導体層から露出させて、ダイシングブレードにより基板を切断する方法がある。しかし、この方法では、露出された窒化物半導体層の側壁が製造プロセスで用いられる薬液等によって晒され、窒化物半導体層が劣化する可能性がある。
特開２０１１−１９２９５４号公報
本発明が解決しようとする課題は、窒化物半導体層の劣化が抑制される半導体装置およびその製造方法を提供することである。
実施形態の半導体装置は、第１領域と、前記第１領域に隣接する第２領域と、を有し、前記第１領域の厚さが前記第２領域の厚さよりも薄い基板と、前記基板の前記第１領域上に設けられた窒化物半導体層と、を備える。
図１（ａ）は、第１実施形態に係る半導体装置の要部を表す模式的断面図である。図１（ｂ）は、第１実施形態に係る半導体装置の要部を表す模式的断面図である。図１（ｃ）は、第１実施形態に係る半導体装置の要部を表す模式的平面図である。 図２（ａ）〜図２（ｃ）は、第１実施形態に係る半導体装置の要部の製造過程を表す模式的断面図である。 図３（ａ）〜図３（ｃ）は、第１実施形態に係る半導体装置の要部の製造過程を表す模式的断面図である。 図４（ａ）〜図４（ｃ）は、第１実施形態に係る半導体装置の要部の製造過程を表す模式的断面図である。 図５（ａ）〜図５（ｃ）は、第１実施形態に係る半導体装置の要部の製造過程を表す模式的断面図である。 図６（ａ）〜図６（ｂ）は、第１実施形態に係る半導体装置の要部の製造過程を表す模式的断面図である。 図７（ａ）〜図７（ｃ）は、参考例に係る半導体装置の製造過程を表す模式的断面図である。 図８（ａ）〜図８（ｃ）は、参考例に係る半導体装置の製造過程を表す模式的断面図である。 図９（ａ）〜図９（ｂ）は、参考例に係る半導体装置の製造過程を表す模式的断面図である。 図１０は、第１実施形態の変形例に係る半導体装置の要部の製造過程を表す模式的断面図である。 図１１（ａ）〜図１１（ｂ）は、第２実施形態に係る半導体装置の要部の製造過程を表す模式的断面図である。 図１２（ａ）〜図１２（ｂ）は、第２実施形態に係る半導体装置の要部の製造過程を表す模式的断面図である。
以下、図面を参照しつつ、実施形態について説明する。以下の説明では、同一の部材には同一の符号を付し、一度説明した部材については適宜その説明を省略する。図には、Ｘ、Ｙ、Ｚ軸を含む三次元座標が表される場合がある。
（第１実施形態）
図１（ａ）は、第１実施形態に係る半導体装置の要部を表す模式的断面図である。図１（ｂ）は、第１実施形態に係る半導体装置の要部を表す模式的断面図である。図１（ｃ）は、第１実施形態に係る半導体装置の要部を表す模式的平面図である。
図１（ａ）は、図１（ｃ）のＡ１−Ａ２線における断面が表されている。図１（ｂ）は、図１（ｃ）のＢ１−Ｂ２線における断面が表されている。図１（ｃ）には、図１（ａ）を上から見た場合の電極の透過図が表されている。
第１実施形態に係る半導体装置１００は、一例として、ＨＥＭＴ（High Electron Mobility Transistor）である。半導体装置１００は、例えば、半導体基板１０と、複数の窒化物半導体領域を含む窒化物半導体層３０と、第１電極（以下、例えば、ソース電極５０）と、第２電極（以下、例えば、ドレイン電極５１）と、（以下、例えば、ゲート電極５２）と、第２絶縁膜（以下、例えば、ゲート絶縁膜５３）と、保護層６０と、を備える。
半導体基板１０は、例えば、シリコン（Ｓｉ）を含む。半導体基板１０は、第１面（以下、例えば、上面１０ｕ）と、Ｚ方向において下面１０ｄと反対側の第２面（以下、例えば、下面１０ｄ）と、を有する。半導体基板１０は、下面１０ｄと上面１０ｕとの間の距離ｄ１が選択的に短い第１領域１０ａを有している。第１領域１０ａは、第２領域１０ｂに隣接している。ここで、「隣接する」とは、直接的に接する場合のほかに、離間して並ぶ意味も含む。例えば、第１領域１０ａは、第１領域１０ａ外の半導体基板１０の第２領域１０ｂに囲まれている（図１（ｂ））。つまり、Ｚ方向において、第１領域１０ａの厚さは、第２領域１０ｂの厚さより薄い。また、基板としては、シリコンを含む半導体基板１０に限らず、サファイア基板等であってもよい。
窒化物半導体層３０は、半導体基板１０の第１領域１０ａに設けられている。窒化物半導体層３０は、半導体基板１０の上面１０ｕの側に設けられている。窒化物半導体層３０の側壁３０ｗの少なくとも一部は、半導体基板１０に接触している。
実施形態において、窒化物半導体層３０の部分３０ｐは、Ｚ方向に積層された複数の窒化物半導体領域を有している。複数の窒化物半導体領域とは、バッファ層３５、キャリア走行層３３、および障壁層３４である。さらに、窒化物半導体層３０は、第２領域１０ｂの側壁１０ｂｗに設けられたバッファ層３５、キャリア走行層３３、およびキャリア走行層３３と、を有する。Ｚ方向に積層された複数の窒化物半導体領域の中、障壁層３４は、窒化物半導体層３０の最上層の窒化物半導体領域である。キャリア走行層３３は、ノンドープの窒化ガリウム（ＧａＮ）、またはノンドープの窒化アルミニウムガリウム（ＡｌＸＧａ１−ＸＮ（０≦Ｘ＜１））を含む。障壁層３４は、ノンドープもしくはｎ形の窒化アルミニウムガリウム（ＡｌＹＧａ１−ＹＮ（０＜Ｙ≦１、Ｘ＜Ｙ））を含む。キャリア走行層３３内のキャリア走行層３３と障壁層３４の界面付近には二次元電子（２ＤＥＧ）が発生している。
バッファ層３５は、窒化アルミニウムを含む第１バッファ層３１と、窒化アルミニウムガリウムを含む第２バッファ層３２と、を有する。Ｚ方向に積層された窒化物半導体層３０の中、第１バッファ層３１は、窒化物半導体層３０の最下層の窒化物半導体領域である。第２バッファ層３２は、第１バッファ層３１上に設けられている。例えば、第１バッファ層３１は、半導体基板１０の第１領域１０ａの上面１０ｕと第２領域１０ｂの側壁１０ｂｗに沿って設けられている。すなわち、第１バッファ層３１は、半導体基板１０の第１領域１０ａおよび第２領域１０ｂに接している。半導体装置１００では、第１バッファ層３１が窒化物半導体層３０の側壁３０ｗになっている。また、第２バッファ層３２は、第１バッファ層３１を介して、半導体基板１０の第１領域１０ａおよび第２領域１０ｂの側壁１０ｂｗに沿って設けられている。
窒化物半導体層３０の上面３０ｕ（または、障壁層３４の上面）と半導体基板１０の下面１０ｄとの間の距離ｄ２は、第２領域１０ｂの半導体基板１０の上面１０ｕと下面１０ｄとの間の距離ｄ３と略同じである。ここで、略同じとは、距離ｄ２と距離ｄ３とに数μｍ（例えば、約１μｍ）の差がある場合、および距離ｄ２と距離ｄ３とが同じ場合である。
ソース電極５０は、窒化物半導体層３０の上面３０ｕに設けられている。ソース電極５０は、バリア電極５０ａと、コンタクト電極５０ｂと、を有する。ドレイン電極５１は、窒化物半導体層３０の上面３０ｕに設けられている。ドレイン電極５１は、バリア電極５１ａと、コンタクト電極５１ｂと、を有する。ゲート電極５２は、ソース電極５０とドレイン電極５１との間の窒化物半導体層３０の上面３０ｕに、ゲート絶縁膜５３を介して設けられている。また、ゲート電極５２は、窒化物半導体層３０の上面３０ｕにゲート絶縁膜５３を介さず設けてもよい。ソース電極５０、ドレイン電極５１、およびゲート電極５２の数は、図示される数に限られない。ゲート電極５２には、バリア電極５４ａとコンタクト電極５４ｂとを有する電極５４が接続されている。
ソース電極５０およびドレイン電極５１は、障壁層３４とオーミック接触をしている。ゲート絶縁膜５３は、シリコン窒化物（Ｓｉ３Ｎ４）、酸化珪素膜（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）のいずれかを含む。保護層６０は、窒化物半導体層３０、ゲート絶縁膜５３等を保護するパシベーション層であって、例えば、シリコン窒化物を含む。
また、半導体装置１００には、保護層６０上には、ソース電極５０、ドレイン電極５１、および電極５４のそれぞれに電気的に接続された配線、配線間の層間絶縁膜等を設けてもよい（図示しない）。
複数のソース電極５０は、例えば、電極５０Ｓに共通に接続されている。複数のドレイン電極５１は、例えば、電極５１Ｄに共通に接続されている。複数のソース電極５０は、電極５０Ｓから電極５１Ｄの側に延在している。複数のソース電極５０は、例えば、Ｙ方向に並んでいる。複数のドレイン電極５１は、電極５１Ｄから電極５０Ｓの側に延在している。複数のドレイン電極５１は、例えば、Ｙ方向に並んでいる。複数のゲート電極５２は、例えば、電極５２Ｇに共通に接続されている。
半導体装置１００の製造過程の一例について説明する。
図２（ａ）〜図６（ｂ）は、第１実施形態に係る半導体装置の要部の製造過程を表す模式的断面図である。
例えば、図２（ａ）に表すように、半導体基板１０上に、フォトリソグラフィおよびエッチング技術を利用して、選択的にマスク層９０を形成する。この段階での半導体基板１０は、個片化される前の状態にある。半導体基板１０には、必要に応じて裏面研磨を行ってもよい。
次に、図２（ｂ）に表すように、マスク層９０から露出された半導体基板１０をＲＩＥ（Reactive Ion Etching）によって除去する。これにより、半導体基板１０には、半導体基板１０が選択的にエッチングされたリセス領域、すなわち、第１領域１０ａが形成される。また、第１領域１０ａを囲む領域は、第２領域１０ｂである。この後、マスク層９０は除去される。
次に、図２（ｃ）に表すように、半導体基板１０上に、複数の窒化物半導体領域を含む窒化物半導体層３０を形成する。例えば、第１領域１０ａの上面１０ｕおよび側壁１０ｗと第２領域１０ｂの上面１０ｕに沿って、第１バッファ層３１、第２バッファ層３２、キャリア走行層３３、および障壁層３４を、この順にエピタキシャル成長させる。半導体基板１０にリセス状の第１領域１０ａが設けられたことにより、第１領域１０ａ上の窒化物半導体層３０と、第２領域１０ｂ上の窒化物半導体層３０には、段差が生じる。
次に、図３（ａ）に表すように、リセス領域以外の半導体基板１０、すなわち、第２領域１０ｂ上に形成された窒化物半導体層３０を、ＣＭＰ（Chemical Mechanical Polishing）によって除去する。例えば、第２領域１０ｂにおける、窒化物半導体層３０下の半導体基板１０が露出するまで、窒化物半導体層を薄化し、除去する。これにより、距離ｄ２と距離ｄ３とが略同じになる構造体が形成される。つまり、この構造体の上面は平坦である。
第１バッファ層３１、第２バッファ層３２、キャリア走行層３３、および障壁層３４は、第１領域１０ａの上面１０ｕおよび側壁１０ｗに沿って形成されるため、第１バッファ層３１、第２バッファ層３２、キャリア走行層３３、および障壁層３４のそれぞれの界面が半導体基板１０の上面１０ｕの側に露出する。この界面が露出した部分を、界面露出部３０Ｌとする。
次に、図３（ｂ）に表すように、窒化物半導体層３０の上面３０ｕ上および半導体基板１０の上面１０ｕ上に、ゲート絶縁膜５３を形成する。これにより、界面露出部３０Ｌは、ゲート絶縁膜５３によって覆われる。この後、第１領域１０ａ上のゲート絶縁膜５３上に、ゲート電極５２を、例えば、スパッタリング法、フォトリソグラフィ、エッチング等によって選択的に形成する。
次に、図３（ｃ）に表すように、窒化物半導体層３０の上面３０ｕ上、半導体基板１０の上面１０ｕ上、およびゲート電極５２の上面５２ｕ上に、保護層６０を形成する。保護層６０の上面６０ｕは、距離ｄ２と距離ｄ３とが略同じになっていることから略平坦になる。
これ以降、ダイシングラインＤＬ付近の拡大図をもって、第１実施形態に係る半導体装置の製造過程を説明する。
次に、図４（ａ）に表すように、フォトリソグラフィおよびエッチング技術を利用してゲート電極５２上に開口９１ｈが設けられたマスク層９１を、保護層６０の上に形成する。
次に、図４（ｂ）に表すように、マスク層９１から露出された保護層６０を、ＲＩＥによって除去し、ゲート電極５２の上面５２ｕを保護層６０から露出させる。この後、マスク層９１を除去する。
次に、図４（ｃ）に表すように、ゲート電極５２上、および保護層６０の表面に沿って、バリア層５５を形成する。
次に、図５（ａ）に表すように、バリア層５５上に、フォトリソグラフィおよびエッチング技術を利用してマスク層９２を形成する。マスク層９２は、例えば、レジストを含む。マスク層９２には、ソース電極５０およびドレイン電極５１が設けられる領域に開口９２ｈが設けられている。マスク層９２の上面９２ｕは、保護層６０の上面６０ｕが略平坦であることから、略平坦になる。
次に、図５（ｂ）に表すように、マスク層９２から露出されたバリア層５５、保護層６０を、ＲＩＥによって除去する。さらに、開口９２ｈ下のゲート絶縁膜５３を除去する。これにより、ソース電極５０およびドレイン電極５１が設けられる領域の障壁層３４が露出する。この後、マスク層９２を除去する。
次に、図５（ｃ）に表すように、露出した障壁層３４上、およびバリア層５５上に電極層５６を形成する。この後、例えば、ＲＩＥによって電極層５６およびバリア層５５を、図１（ａ）に表すように、分割する。分割されたバリア層５５のそれぞれは、バリア電極５４ａ、バリア電極５０ａ、およびバリア電極５１ａになる。また、分割された電極層５６のそれぞれは、コンタクト電極５４ｂ、コンタクト電極５０ｂ、およびコンタクト電極５１ｂになる。さらに、この後は、保護層６０上には、ソース電極５０、ドレイン電極５１、および電極５４のそれぞれに電気的に接続された配線、配線間の層間絶縁膜等を設けてもよい（図示しない）。
次に、図６（ａ）に表すように、リセス領域以外の半導体基板１０、すなわち、第２領域１０ｂの上側にダイシングブレード８０を設置する。第２領域１０ｂは、ダイシングラインＤＬを含む。次に、図６（ｂ）に表すように、ダイシングブレード８０を降下させて、半導体基板１０を切断する。これにより、半導体基板１０が個片化されて複数の半導体装置１００が形成される。
第１実施形態に係る効果を説明する前に、参考例に係る半導体装置の製造過程を説明する。
図７（ａ）〜図９（ｂ）は、参考例に係る半導体装置の製造過程を表す模式的断面図である。
参考例では、半導体基板１０にリセス領域を形成しないで製造プロセスを進行させる。例えば、図７（ａ）に表すように、半導体基板１０上に、複数の窒化物半導体領域を含む窒化物半導体層３０を形成する。
次に、図７（ｂ）に表すように、窒化物半導体層３０の上面３０ｕ上に、ゲート絶縁膜５３を形成する。この後、ゲート絶縁膜５３上に、ゲート電極５２を選択的に形成する。
次に、図７（ｃ）に表すように、ダイシングラインＤＬ付近の窒化物半導体層３０を、例えば、ＲＩＥにより除去する。これにより。参考例では、ダイシングラインＤＬ付近において、窒化物半導体層３０の側壁３０ｗが露出される。
次に、図８（ａ）に表すように、ゲート絶縁膜５３の上面３０ｕ上、半導体基板１０の上面１０ｕ上、およびゲート電極５２の上面５２ｕ上に、保護層６０を形成する。ダイシングラインＤＬ付近の窒化物半導体層３０を除去したことから、ダイシングラインＤＬ付近の保護層６０の上面６０ｕは、凹んでいる。
これ以降、ダイシングラインＤＬ付近の拡大図をもって、参考例に係る半導体装置の製造過程を説明する。
次に、図８（ｂ）に表すように、ゲート電極５２の上面５２ｕを保護層６０から露出させ、ゲート電極５２上、および保護層６０の表面に沿って、バリア層５５を形成する。
次に、図８（ｃ）に表すように、バリア層５５上に、フォトリソグラフィおよびエッチング技術を利用してマスク層９２を形成する。マスク層９２には、ソース電極５０およびドレイン電極５１が設けられる領域に開口９２ｈが設けられている。
但し、参考例では、マスク層９２の上面９０ｕは、保護層６０の上面形状の影響を受けて、ダイシングラインＤＬ付近において、凹んでいる。また、レジストの流動性により、窒化物半導体層３０の角部３０ｃ付近におけるマスク層９２の膜厚が相対的に薄くなっている。参考例では、マスク層９２を露光する際に、ダイシングラインＤＬ付近での描画性能が悪くなってしまう。
次に、図９（ａ）に表すように、マスク層９２から露出されたバリア層５５、保護層６０を、ＲＩＥによって除去する。さらに、開口９２ｈ下のゲート絶縁膜５３を除去する。これにより、ソース電極５０およびドレイン電極５１が設けられる領域の障壁層３４が露出する。
但し、このＲＩＥにより、マスク層９２の上面全体もエッチングされる可能性がある。従って、参考例では、マスク層９２の膜厚が相対的に薄い部分、すなわち、窒化物半導体層３０の角部３０ｃ付近におけるマスク層９２の膜厚がさらに薄くなる。また、窒化物半導体層３０の角部３０ｃ付近におけるマスク層９２が選択的に除去された場合は、その下の保護層６０がマスク層９２から露出する。そして、露出した保護層６０は、プラズマに晒され、その膜厚が減少したり、プラズマによってダメージを受けたりする。
次に、マスク層９２を除去した後に、図９（ｂ）に表すように、露出した障壁層３４上、およびバリア層５５上に電極層５６を形成する。この後は、第１実施形態のように、ＲＩＥによってバリア層５５および電極層５６を分割する。さらに、ダイシングラインＤＬにそって半導体基板１０を切断する。
参考例では、保護層６０を形成する前の段階で、窒化物半導体層３０の側壁３０ｗが露出する（図７（ｃ））。すなわち、窒化物半導体層３０を構成する各層の界面が保護層６０を形成する前の段階で露出する。従って、保護層６０を形成する前に、洗浄工程、または薬液処理が行われると、水、または薬液が窒化物半導体層３０の側壁３０ｗから窒化物半導体層３０の各層間の界面から窒化物半導体層３０の内部に侵入する可能性がある。これにより、窒化物半導体層３０が劣化する可能性がある。
これに対し、第１実施形態では、保護層６０を形成する前の段階で、窒化物半導体層３０の界面露出部３０Ｌがゲート絶縁膜５３によって覆われている（図３（ｂ））。従って、保護層６０を形成する前に、水、または薬液が窒化物半導体層３０の各層間から窒化物半導体層３０の内部に侵入し難くなる。これにより、参考例に比べて、窒化物半導体層３０の劣化が抑制される。
また、第１実施形態では、保護層６０の上に形成したマスク層９２の上面９２ｕが略平坦になっている。従って、マスク層９２を露光する際の描画性能が向上する。
また、第１実施形態では、ダイシングライン工程において、窒化物半導体層３０よりも硬度が低い半導体基板１０をダイシングブレード８０によって切断する。従って、ダイシングブレード８０の損耗は、従来のシリコン基板をダイシングする程度にまで抑制される。
また、第１実施形態では、半導体基板１０を切断するので、ダイシングブレード８０が窒化物半導体層３０に接触しない。従って、窒化物半導体層３０にはダイシングブレード８０の接触によるダメージが与えられ難くなっている。
また、第１実施形態では、窒化物半導体層３０の底部３０ｂおよび側壁３０ｗが半導体基板１０に接触している。ここで、半導体基板１０の電位を所定の電位（例えば、グランド電位）に設定した場合、窒化物半導体層３０は半導体基板１０の電位によって電気的にシールドされる。すなわち、窒化物半導体層３０は、半導体基板１０によって外部からの電位の影響を受け難くなる。
（第１実施形態の変形例）
図１０は、第１実施形態の変形例に係る半導体装置の要部の製造過程を表す模式的断面図である。
この例では、窒化物半導体層３０をＣＭＰ処理する際に、例えば、最下層の第１バッファ層３１の一部を半導体基板１０の上面１０ｕに残している。この後は、図３（ｂ）〜図６（ｂ）に例示した製造プロセスを行う。
この例においても、ゲート絶縁膜５３を形成した後には、水、または薬液が窒化物半導体層３０の各層間から窒化物半導体層３０の内部に侵入し難くなる。これにより、第１実施形態に比べて、窒化物半導体層３０の劣化がさらに抑制される。
（第２実施形態）
図１１（ａ）〜図１２（ｂ）は、第２実施形態に係る半導体装置の要部の製造過程を表す模式的断面図である。
例えば、図１１（ａ）に表すように、半導体基板１０の上に絶縁膜５８を形成する。さらに絶縁膜５８の上に、マスク層９３を選択的に形成する。
次に、図１１（ｂ）に表すように、マスク層９３から露出された絶縁膜５８を選択的にエッチングし、さらに絶縁膜５８が除去された領域の半導体基板１０を選択的にエッチングする。これにより、半導体基板１０には、リセス領域、すなわち第１領域１０ａが形成される。第１領域１０ａは、第２領域１０ｂによって囲まれている。
次に、図１２（ａ）に表すように、マスク層９３を除去する。第２領域１０ｂの半導体基板１０上には、絶縁膜５８が形成されている。
次に、図１２（ｂ）に表すように、絶縁膜５８から露出された半導体基板１０上に、窒化物半導体層３０をエピタキシャル成長により選択的に形成する。第２領域１０ｂの半導体基板１０上には、絶縁膜５８が形成されているために、第２領域１０ｂの半導体基板１０上には窒化物半導体層３０が成長しない。例えば、絶縁膜５８の上面５８ｕの高さと障壁層３４の上面３４ｕの高さが略同じ、あるいは、絶縁膜５８の上面５８ｕの高さよりも障壁層３４の上面３４ｕの高さを高く窒化物半導体層３０を成長させた場合は、距離ｄ３は、距離ｄ２より短くなる。この後は、図３（ｂ）〜図６（ｂ）に例示した製造プロセスを行う。
第２実施形態によれば、絶縁膜５８から露出された半導体基板１０上に、窒化物半導体層３０を選択的に形成するので、上述したＣＭＰ工程を要しない。これにより、ＣＭＰ工程で用いられる、水、または薬液が窒化物半導体層３０に晒されることがない。これにより、第１実施形態に比べて、窒化物半導体層３０の劣化がさらに抑制される。
なお、本明細書において「窒化物半導体」とは、総括的に、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
上記の実施形態では、「ＡはＢの上に設けられている」と表現された場合の「の上に」とは、ＡがＢに接触して、ＡがＢの上に設けられている場合の他に、ＡがＢに接触せず、ＡがＢの上方に設けられている場合との意味で用いられる場合がある。また、「ＡはＢの上に設けられている」は、ＡとＢとを反転させてＡがＢの下に位置した場合や、ＡとＢとが横に並んだ場合にも適用される場合がある。これは、実施形態に係る半導体装置を回転しても、回転前後において半導体装置の構造は変わらないからである。
以上、具体例を参照しつつ実施形態について説明した。しかし、実施形態はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、実施形態の特徴を備えている限り、実施形態の範囲に包含される。前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。
また、前述した各実施形態が備える各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも実施形態の特徴を含む限り実施形態の範囲に包含される。その他、実施形態の思想の範疇において、当業者であれば、各種の変更例および修正例に想到し得るものであり、それら変更例および修正例についても実施形態の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 半導体基板、 １０ａ 第１領域、 １０ｂ 第２領域、 １０ｂｗ 側壁、 １０ｄ 第２面、 １０ｕ 第１面、 １０ｗ 側壁、 ３０ 窒化物半導体層、 ３０ｂ 底部、 ３０ｃ 角部、 ３０Ｌ 界面露出部、 ３０ｐ 部分 ３０ｕ 上面、 ３０ｗ 側壁、 ３１ 第１バッファ層、 ３２ 第２バッファ層、 ３３ キャリア走行層、 ３４ 障壁層、 ３４ｕ 上面、 ３５ バッファ層、 ５０ 第１電極、 ５０ａ バリア電極、 ５０ｂ コンタクト電極、 ５０Ｓ 電極、 ５１ 第２電極、 ５１ａ バリア電極、 ５１ｂ コンタクト電極、 ５１Ｄ 電極、 ５２ 第３電極、 ５２ｕ 上面、 ５２Ｇ 電極、 ５２ｕ 上面、 ５３ ゲート絶縁膜、 ５４ 電極、 ５４ａ バリア電極、 ５４ｂ コンタクト電極、 ５５ バリア層、 ５６ 電極層、 ５８ 絶縁膜、 ６０ 保護層、 ６０ｕ 上面、 ８０ ダイシングブレード、 ９０ マスク層、 ９０ｕ 上面、 ９１ マスク層、 ９１ｈ 開口、 ９２ マスク層、 ９２ｈ 開口、 ９２ｕ 上面、 １００ 半導体装置、 ＤＬ ダイシングライン

Claims (8)

  1. 第１領域と、前記第１領域に隣接する第２領域と、を有し、前記第１領域の厚さが前記第２領域の厚さよりも薄い基板と、
    前記基板の前記第１領域上に設けられた窒化物半導体層と、
    を備えた半導体装置。
  2. 前記窒化物半導体層は、複数の窒化物半導体領域を有し、
    前記窒化物半導体層の最下層の窒化物半導体領域は前記基板の前記第１領域に接するとともに、前記基板の前記第２領域に接している請求項１に記載の半導体装置。
  3. 前記基板は、前記窒化物半導体層が設けられている側の第１面と、前記第１面と反対側の第２面と、を有し、
    前記第２領域上に、第１絶縁膜が設けられ、前記窒化物半導体層の上面と前記第２面との間の距離は、前記第２領域の前記基板の前記第２面と前記第１面との間の距離よりも短い請求項２に記載の半導体装置。
  4. 前記窒化物半導体層上に設けられた第１電極と、
    前記窒化物半導体層上に設けられた第２電極と、
    前記第１電極と前記第２電極との間の前記窒化物半導体層上に設けられた第３電極と、
    をさらに備えた請求項１〜３のいずれか１つに記載の半導体装置。
  5. 前記基板は、シリコンを含む請求項１〜４のいずれか１つに記載の半導体装置。
  6. 基板にリセス領域を形成する工程と、
    前記基板の上に、窒化物半導体層を形成する工程と、
    前記リセス領域以外の前記基板の上に形成された前記窒化物半導体層を除去する工程と、
    前記リセス領域以外の前記基板を切断する工程と、
    を備えた半導体装置の製造方法。
  7. 基板の上に絶縁膜を形成する工程と、
    前記絶縁膜を選択的に除去し、前記絶縁膜が除かれた領域の前記基板にリセス領域を形成する工程と、
    前記基板の前記リセス領域上に、窒化物半導体層を選択的に形成する工程と、
    前記リセス領域以外の前記基板および前記絶縁膜を切断する工程と、
    を備えた半導体装置の製造方法。
  8. 前記基板は、シリコンを含む請求項６または７に記載の半導体装置の製造方法。
JP2015052738A 2015-03-16 2015-03-16 半導体装置およびその製造方法 Pending JP2016174054A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015052738A JP2016174054A (ja) 2015-03-16 2015-03-16 半導体装置およびその製造方法
US14/839,437 US9711404B2 (en) 2015-03-16 2015-08-28 Semiconductor device and manufacturing method thereof
CN201510553418.XA CN105990418A (zh) 2015-03-16 2015-09-02 半导体装置及其制造方法
TW104128933A TW201635526A (zh) 2015-03-16 2015-09-02 半導體裝置及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015052738A JP2016174054A (ja) 2015-03-16 2015-03-16 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2016174054A true JP2016174054A (ja) 2016-09-29

Family

ID=56925758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015052738A Pending JP2016174054A (ja) 2015-03-16 2015-03-16 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US9711404B2 (ja)
JP (1) JP2016174054A (ja)
CN (1) CN105990418A (ja)
TW (1) TW201635526A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023228899A1 (ja) * 2022-05-27 2023-11-30 ローム株式会社 窒化物半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI714909B (zh) * 2018-11-13 2021-01-01 新唐科技股份有限公司 高電子遷移率電晶體元件及其製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6521514B1 (en) * 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
US7084441B2 (en) * 2004-05-20 2006-08-01 Cree, Inc. Semiconductor devices having a hybrid channel layer, current aperture transistors and methods of fabricating same
JP5192785B2 (ja) 2007-11-21 2013-05-08 新日本無線株式会社 窒化物半導体装置の製造方法
US8242510B2 (en) * 2010-01-28 2012-08-14 Intersil Americas Inc. Monolithic integration of gallium nitride and silicon devices and circuits, structure and method
JP5625558B2 (ja) 2010-02-22 2014-11-19 サンケン電気株式会社 半導体ウェハ、及び半導体装置の製造方法
JP2011171639A (ja) 2010-02-22 2011-09-01 Sanken Electric Co Ltd 半導体装置、半導体ウェハ、半導体装置の製造方法及び半導体ウェハの製造方法
CN103999216B (zh) 2011-12-19 2017-06-13 英特尔公司 用于集成有功率管理和射频电路的片上系统(soc)结构的iii族‑n晶体管
US8624296B1 (en) 2012-08-09 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor including an embedded flourine region
JP6178065B2 (ja) 2012-10-09 2017-08-09 株式会社東芝 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023228899A1 (ja) * 2022-05-27 2023-11-30 ローム株式会社 窒化物半導体装置

Also Published As

Publication number Publication date
US9711404B2 (en) 2017-07-18
US20160276222A1 (en) 2016-09-22
TW201635526A (zh) 2016-10-01
CN105990418A (zh) 2016-10-05

Similar Documents

Publication Publication Date Title
US10084077B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP5662367B2 (ja) 窒化物半導体装置およびその製造方法
US9196731B2 (en) Semiconductor device
JP5625558B2 (ja) 半導体ウェハ、及び半導体装置の製造方法
US8487316B2 (en) Method of manufacturing an integrated semiconductor substrate structure with device areas for definition of GaN-based devices and CMOS devices
CN107863294B (zh) 半导体晶片和方法
US9583577B2 (en) Semiconductor device and manufacturing method thereof
CN102637734B (zh) 化合物半导体装置及化合物半导体装置的制造方法
JP2018174196A (ja) 半導体装置および半導体装置の製造方法
JP2016174054A (ja) 半導体装置およびその製造方法
JP6351718B2 (ja) 窒化ガリウムデバイス及び集積回路において自己整合分離を製作する方法
CN107871662B (zh) 使表面平面化的方法
US9922936B1 (en) Semiconductor lithography alignment feature with epitaxy blocker
US11257816B2 (en) Method for manufacturing semiconductor device including dummy gate electrodes
US20160079120A1 (en) Semiconductor device and method of manufacturing the same
CN111952179B (zh) 半导体装置的制造方法
JP2008159691A (ja) 窒化物半導体結晶成長基板、窒化物半導体素子および窒化物半導体結晶成長基板の製造方法
TW202414543A (zh) 半導體裝置及半導體裝置之製造方法
CN118202454A (zh) 半导体器件及其制造方法
JP2008117854A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法