[go: up one dir, main page]

JP2016036037A - 発光素子 - Google Patents

発光素子 Download PDF

Info

Publication number
JP2016036037A
JP2016036037A JP2015197953A JP2015197953A JP2016036037A JP 2016036037 A JP2016036037 A JP 2016036037A JP 2015197953 A JP2015197953 A JP 2015197953A JP 2015197953 A JP2015197953 A JP 2015197953A JP 2016036037 A JP2016036037 A JP 2016036037A
Authority
JP
Japan
Prior art keywords
layer
optical coupling
light emitting
semiconductor
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015197953A
Other languages
English (en)
Inventor
チャオ−クン リン,
Chao Kun Lin
チャオ−クン リン,
リー ヤン,
Li Yan
リー ヤン,
チーウェイ チュン,
Chih-Wei Chuang
チーウェイ チュン,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Manutius IP Inc
Original Assignee
Manutius IP Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Manutius IP Inc filed Critical Manutius IP Inc
Publication of JP2016036037A publication Critical patent/JP2016036037A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/819Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/822Materials of the light-emitting regions
    • H10H20/824Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/822Materials of the light-emitting regions
    • H10H20/824Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/83Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/83Electrodes
    • H10H20/831Electrodes characterised by their shape
    • H10H20/8312Electrodes characterised by their shape extending at least partially through the bodies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • H10H20/855Optical field-shaping means, e.g. lenses
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/814Bodies having reflecting means, e.g. semiconductor Bragg reflectors

Landscapes

  • Led Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

【課題】LEDの製造方法を提供する。【解決手段】発光素子300は、半導体層305と、半導体層305上の光結合層310と、半導体層305上の電極315と、を備える。光結合層310は、第1屈折率を有する第1層320と、第2屈折率を有する第2層325と、第1層320および第2層325の少なくとも一方に設けられた光結合部分330と、を有し、第1層320は、n形III−V族半導体層であり、第2層325は、粗面化されたアンドープIII−V族半導体層および粗面化されたバッファ層の少なくともいずれか一方である。【選択図】図3

Description

実施形態は、発光素子に関する。
照明用途には通例、白熱電球又はガス入り電球を用いる。このような電球は通例、長い動作寿命を有しておらず、それ故、頻繁な交換を必要とする。蛍光又はネオン管等のガス入り管は、より長い寿命を有するが、高い電圧を用いて動作し、比較的高価である。更に、電球及びガス入り管は双方とも相当量のエネルギーを消費する。
発光ダイオード(LED)は、電子と正孔の再結合時に光を放射する素子である。LEDは通例、p−n接合を作り出すために不純物をドープされた半導体材料のチップを含む。電流がp側(すなわちアノード)から、n側(すなわちカソード)へ流れる。電荷担体−電子及び正孔−が、異なる電圧を有する電極からp−n接合内へ流れる。電子が正孔に出会うと、光子の形のエネルギー(hν)の放射放出を生じさせてよい過程で電子は正孔と再結合する。光子、すなわち光はLEDの外部へ透過され、例えば、照明用途及びエレクトロニクス用途等の種々の用途で使用するために利用される。
LEDは、白熱電球又はガス入り電球とは対照的に、比較的安価であり、低い電圧で動作し、長い動作寿命を有する。加えて、LEDは消費電力が比較的少なく、コンパクトである。これらの特性はLEDを特に望ましく、多くの用途にとって適切なものとする。
LEDの利点にもかかわらず、このような素子に付随する制限が存在する。このような制限には、LEDの効率を制限し得る材料的制限、LEDによって発生される光の素子外部への透過を制限し得る構造的制限、及び高いプロセスコストにつながり得る製造上の制限などがある。したがって、LED、及びLEDの製造方法を改良する必要がある。
本発明の一態様では、発光ダイオード(LED)を含む、発光素子が提供される。一実施形態では、発光素子が、基板と、基板に隣接するp形III−V族半導体層と、p形半導体層に隣接する活性層と、活性層に隣接するn形III−V族半導体層と、を含む。n形III−V族半導体層に隣接する光結合構造が1つ以上のIII−V族半導体材料を含む。光結合構造は、n形III−V族半導体層まで延びるオリフィスを含む。オリフィス内に形成される電極がn形III−V族半導体層と電気的に導通する。
別の実施形態では、発光ダイオードが、基板と、基板に隣接し、p形III−V族半導体及びn形III−V族半導体のうちの一方を有する第1層と、を含む。第1層に隣接する第2層が、活性材料であって、この活性材料内における電子と正孔の再結合時に光を発生するように構成される、活性材料を含む。第2層に隣接する第3層が、p形III−V族半導体及びn形III−V族半導体のうちの他方を含む。第3層に隣接する光結合構造が1つ以上のIII−V族半導体材料を含む。光結合構造は、第3層まで延びる開口部を含む。開口部内に配置される電極が第3層と電気的に導通する(例えば、オーミック接触する)。
別の実施形態では、発光素子が、第1の種類のIII−V族半導体材料の第1層と、第1層に隣接する第2層とを含む。第2層は、電子と正孔の再結合時に光を発生するように構成される活性材料を含む。第2層に隣接する第3層が第2の種類のIII−V族半導体材料を含む。第3層に隣接する光結合構造が第3の種類のIII−V族半導体材料を含む。光結合構造は、光結合構造の少なくとも一部を貫いて延びる開口部を含む。光結合構造に隣接する電極が、第1層及び第2層のうちの一方と電気的に導通する。場合によっては、第3の種類のIII−V族半導体材料は、第1の種類のIII−V族半導体材料及び第2の種類のIII−V族半導体材料と異なる。
本発明の別の態様では、発光ダイオードを含む、発光素子の形成方法が提供される。一実施形態では、発光素子形成方法が、反応チャンバ(又は反応チャンバが複数の反応空間を含む場合には、反応空間)内において、基板の上方に光結合構造を設けることを含む。光結合構造は、光結合構造に隣接するn形半導体層及びp形半導体層のうちの一方を露出させる開口部を含む。光結合構造はIII−V族半導体材料を含む。その後、開口部内に、活性層に隣接して形成されたn形半導体層及びp形半導体層のうちの一方と電気的に導通した電極が形成される。活性層はn形半導体層及びp形半導体層のうちの他方に隣接して形成される。n形半導体層及びp形半導体層のうちの他方は基板に隣接して形成される。
別の実施形態では、発光素子形成方法が、反応チャンバ内に、バッファ層を有する基板を設けることと、光結合層を形成するために、バッファ層の一部を粗面化することと、を含む。光結合層は、活性層に隣接して形成されるn形半導体層及びp形半導体層のうちの一方に隣接して形成される。活性層はn形半導体層及びp形半導体層のうちの他方に隣接して形成される。n形半導体層及びp形半導体層のうちの他方は基板に隣接して形成される。
別の実施形態では、発光素子形成方法が、反応チャンバ内の第1基板に隣接してバッファ層を形成することと、バッファ層に隣接してn形III−V族半導体層を形成することとを含む。n形III−V族半導体層に隣接して活性層が形成され、活性層に隣接してp形III−V族半導体層が形成される。次に、p形III−V族半導体層に隣接して第2基板が設けられる。その後、バッファ層を露出させるために、第1基板が除去される。その後、バッファ層から光結合層が形成される。光結合層は、n形III−V族半導体層まで延びる開口部を含む。その後、開口部内に電極が設けられる。
以下の詳細な説明より、当業者には本開示の追加の態様及び利点が容易に明らかになろう。詳細な説明では、本開示の例示的な実施形態のみが示され、説明されている。理解されるように、本開示は他の異なる実施形態が可能であり、そのいくつかの細部は、すべて本開示から逸脱することなく、種々の明らかな点で修正が可能である。
したがって、図面及び説明は本質的に例示的なものと見なされるべきであり、限定的なものと見なされるべきではない。
本明細書において言及されている刊行物、特許、及び特許出願は、個々の刊行物、特許、又は特許出願が、参照により援用されると明確に個々に示された場合と同程度に、本明細書において参照により援用される。
本発明の原理が利用される例示的な実施形態を示す以下の詳細な説明、及び添付の図面を参照することによって、本発明の特徴及び利点のより良い理解を得ることができる。
発光ダイオードの模式図である。
本発明の一実施形態による光結合層を有する発光素子の模式図である。
本発明の一実施形態による光結合構造を有する発光素子の模式図である。
本発明の一実施形態による発光素子の模式図である。
本発明の一実施形態による発光素子形成方法である。
本発明の一実施形態による、n形窒化ガリウム層の上方に光結合層及び電極を形成する方法の模式図である。
本発明の一実施形態による発光素子形成システムである。
本明細書には本発明の種々の実施形態が示され、説明されているが、このような実施形態は例としてのみ提供されていることは当業者には明らかであろう。当業者は、本発明から逸脱することなく、数多くの変形、変更、及び置換に想到しよう。本発明を実施する際には、本明細書に記載されている本発明の実施形態の種々の代替物が用いられてよいことを理解されたい。
本明細書において使用するとき、用語「発光素子」は、素子の発光領域(又は「活性層」)内において、発光領域を通じて順方向バイアス電流が印加された(又は流れた)時など、電子と正孔の再結合時に光を発生するように構成される素子を指す。場合によっては、発光素子は、電気エネルギーを光に変換する固体素子である。発光ダイオード(「LED」)は発光素子である。異なる材料で作られ、異なる構造を有し、様々な仕方で動作する多くの異なるLED素子構造が存在する。一部の発光素子はレーザ光を放射し、他のものは非単色光を発生する。或るLEDは特定の用途における性能に合わせて最適化されている。LEDは、窒化インジウムガリウムを有する多重量子井戸(MQW:Multi Quantum Well)活性層を含む、いわゆる青色LEDであってよい。青色LEDは、約440ナノメートルから500ナノメートルの範囲の波長を有する非単色光を放射してよい。放射される青色光の一部を吸収する蛍光体コーティングが提供されてよい。この蛍光体が、蛍光を発して、他の波長の光を放射することにより、そのLED装置全体が放射する光は、より広範囲の波長を有することになる。
本明細書において使用するとき、用語「層」は、基板上の原子又は分子の層を指す。
場合によっては、層はエピタキシャル層又は複数のエピタキシャル層群を含む。層は膜又は薄膜を含んでもよい。状況によっては、層は、例えば、光を発生する(又は放射する)ように構成された活性層等の、所定の素子機能を果たす素子(例えば、発光ダイオード)の構造構成要素である。一般的に、層は、約1単原子単層(ML:monolayer)から数十単層、数百単層、数千単層、数百万単層、数十億単層、数兆単層、又はそれ以上の厚さを有する。一例では、層は、1単原子単層よりも大きい厚さを有する多層構造である。加えて、層は複数の材料層(又はサブレイヤー)を含んでよい。一例では、多重量子井戸活性層が複数の井戸及びバリア層を含む。層は複数のサブレイヤーを含んでよい。例えば、活性層がバリアサブレイヤー及び井戸サブレイヤーを含んでよい。
本明細書で使用するとき、用語「カバレッジ」は、化学種によって覆われる又は占有される表面の、表面の全面積に対する割合を指す。例えば、化学種についての10%のカバレッジとは、表面の10%がその化学種によって覆われることを示す。状況によっては、カバレッジは単層(ML)によって表され、1MLは特定の化学種による表面の完全飽和に相当する。例えば、0.1MLのピットカバレッジは、表面の10%がピットによって占有されることを示す。
本明細書において使用するとき、用語「活性領域」(又は「活性層」)は、発光ダイオード(LED)の、光を発生するように構成された発光領域を指す。活性層は、活性層間に印加される電位を用いて、電子と正孔の再結合時に光を発生する活性材料を含む。活性層は1層又は複数の層(又はサブレイヤー)を含んでよい。場合によっては、活性層は、1つ以上のバリア層(又は、例えばGaN等の、クラッド層)並びに1つ以上の量子井戸(「井戸」)層(例えばInGaN等)を含む。一例では、活性層は多重量子井戸を含む。この場合、活性層は多重量子井戸(「MQW」)活性層と呼ばれてよい。
本明細書で使用するとき、用語「ドープされた」は、化学的にドープされた構造又は層を指す。層はn形化学ドーパントをドープされるか(同様に、本明細書においては、「nドープされた」)又はp形化学ドーパントをドープされてよい(同様に、本明細書においては、「pドープされた」)。場合によっては、層は、アンドープであるか又は意図的にドープされていない(同様に、本明細書においては、「uドープの」又は「u形」)。一例では、u−GaN(又はu形GaN)層とは、アンドープ又は意図的にドープされていないGaNを含む。
本明細書で使用するとき、用語「隣接する」又は「〜に隣接する」は、「〜の隣の」、「〜に接している」、「〜と接触する」、及び「〜に近接する」を含む。場合によっては、隣接する構成要素が1つ以上の介在層によって互いに隔てられる。例えば、1つ以上の介在層は、約10マイクロメートル(「ミクロン」)、1ミクロン、500ナノメートル(「nm」)、100nm、50nm、10nm、1nm、又はそれ未満よりも小さい厚さを有することができる。一例では、第1層が第2層と直接接するときに第1層が第2層に隣接する。別の例では、第1層が第3層によって第2層と隔てられているときに第1層が第2層に隣接する。
本明細書で使用するとき、用語「基板」は、膜又は薄膜の形成が所望される任意のワークピースを指す。基板は、以下のものに限定されるわけではないが、シリコン、ゲルマニウム、シリカ、サファイア、酸化亜鉛、炭素(例えば、グラフェン)、SiC、AlN、GaN、スピネル、被覆シリコン、酸化物上シリコン、酸化物上炭化珪素、ガラス、窒化ガリウム、窒化インジウム、二酸化チタン及び窒化アルミニウム、セラミック材料(例えば、アルミナ、AlN)、金属材料(例えば、モリブデン、タングステン、銅、アルミニウム)、並びにそれらの結合体(又は合金)を含む。
本明細書で使用するとき、用語「III−V族半導体」は、1つ以上のIII族化学種(例えば、アルミニウム、ガリウム、インジウム)と1つ以上のV族化学種(例えば、窒素、燐)を有する材料を指す。III−V族半導体材料は、場合によっては、窒化ガリウム(GaN)、ヒ化ガリウム(GaAs)、ヒ化アルミニウムガリウム(AlGaAs)、ヒ化リン化ガリウム(GaAsP)、リン化アルミニウムガリウムインジウム(AlGaInP)、リン化ガリウム(GaP)、窒化インジウムガリウム(InGaN)、リン化アルミニウムガリウム(AlGaP)、窒化アルミニウム(AlN)、窒化アルミニウムガリウム(AlGaN)、及び窒化アルミニウムガリウムインジウム(AlGaInN)から選択される。
本明細書で使用するとき、用語「ドーパント」は、n形ドーパント又はp形ドーパント等の、化学ドーパントを指す。p形ドーパントとしては、以下のものに限定されるわけではないが、マグネシウム、ベリリウム、亜鉛及び炭素が挙げられる。n形ドーパントとしては、以下のものに限定されるわけではないが、シリコン、ゲルマニウム、錫、テルル、及びセレンが挙げられる。p形半導体とは、p形ドーパントをドープされた半導体である。n形半導体とは、n形ドーパントをドープされた半導体である。n形窒化ガリウム(「n−GaN」)等のn形III−V族材料は、n形ドーパントをドープされたIII−V族材料を含む。p形GaN(「p−GaN」)等のp形III−V族材料は、p形ドーパントをドープされたIII−V族材料を含む。III−V族材料は、ホウ素、アルミニウム、ガリウム、インジウム、及びタリウムから選択される少なくとも1つのIII族元素、並びに窒素、燐、砒素、アンチモン及びビスマスから選択される少なくとも1つのV族元素を含む。
本明細書で使用するとき、用語「注入効率」は、発光素子を通過する電子のうち、発光素子の活性領域内に注入される比率を指す。
本明細書で使用するとき、用語「内部量子効率」は、発光素子の活性領域内における、放射性である(すなわち、光子を生成する)全電子−正孔再結合事象の比率を指す。
本明細書で使用するとき、用語「取り出し効率」は、発光素子の活性領域内で発生される光子のうち、素子から脱出する比率を指す。
本明細書で使用するとき、用語「外部量子効率」(EQE:external quantum efficiency)は、LEDを通過する電子数に対するLEDから放射される光子数の比を指す。すなわち、EQE=注入効率×内部量子効率×取り出し効率。
本明細書で使用するとき、用語「光結合構造」は、光が第1媒質から第2媒質へ透過するのを許すように構成される構造を指す。第1媒質は第1屈折率を有し、第2媒質は、第1屈折率と異なってよい第2屈折率を有する。光結合構造(又は層)は第1媒質からの光を第2媒質に結合する。
本明細書で使用するとき、用語「オリフィス」は開口部又は孔を意味する。オリフィスは、場合によっては、空洞である。オリフィスは、物体が通り抜けてよい開口部(ベント、口、又は孔等)を含む。実施形態によっては、オリフィスはくぼんだ領域である。場合によっては、オリフィスはエッチバック領域である。オリフィスは、以下のものに限定されるわけではないが、金属又は半導体材料を含む材料を充填することができる。
シリコンは、シリコン用に適合された商用の半導体製作手法を用いることができること等の種々の利点を提供するが、シリコン基板上におけるIII−V族半導体ベースのLEDの形成は種々の制限を課す。例として、シリコンと窒化ガリウムとの間の格子不整合及び熱膨張係数の不整合は、窒化ガリウム薄膜形成時に転位等の欠陥を発生する構造応力を引き起こす。
LEDは種々の半導体素子層で形成されてよい。状況によっては、III−V族半導体LEDが、他の半導体材料より好ましくなり得る素子パラメータ(例えば、光の波長、外部量子効率)を提供する。窒化ガリウム(GaN)は、光電光学用途並びに高出力及び高周波数素子において用いられてよい2成分III−V族直接バンドギャップ半導体である。
III−V族半導体ベースのLEDは、シリコン、ゲルマニウム、サファイア、又は炭化珪素(SiC)等の種々の基板上に形成されてよい。シリコンは、所定の期間内に形成されるLEDの数を最大化するのに役立つ大きなウェーハサイズの使用に加えて、現在の製造及びプロセス手法を使用できること等の、他の基板を上回る種々の利点を提供する。図1は、基板105と、基板105に隣接するAlN層110と、AlN層110に隣接するAlGaN層115と、バッファ層115に隣接するn形GaN(「n−GaN」)層120と、n−GaN層120に隣接する活性層125と、活性層125に隣接する電子ブロッキング(例えば、AlGaN)層130と、電子ブロッキング層130に隣接するp形GaN(「p−GaN」)層135と、を有するLED100を示す。電子ブロッキング層130は、p−GaN層135内における電子の正孔との再結合を最小限に抑えるように構成される。場合によっては、LED100はAlGaN層115とn−GaN層120との間にu形GaN(「u−GaN」)層を含む。u−GaN層は、AlGaN層115とn−GaN層120との間の合着の強化を提供してよい。基板100はシリコンで形成されてよい。状況によっては、LED100は、p−GaN層135に隣接する基板140(基板2)を含む。このような場合には、基板105は除外されてもよい。場合によっては、AlGaN層110はバッファ層115の一部である。
シリコンは種々の利点を提供するが、シリコン基板上におけるIII−V族半導体ベースのLEDの形成は種々の制限を課す。一例として、シリコンと窒化ガリウムとの間の格子不整合及び熱膨張係数の不整合のために、LED素子内に高い欠陥密度及びクラッキングの問題をもたらし得る構造応力が発生し得る。一例では、シリコン基板上にGaNエピタキシャル層(本明細書においては同様に「エピ層」)を有するLEDの場合、GaNエピ層の厚さが増すにつれて、エピ層内の応力は増大する。応力の増大は、シリコンウェーハが反ったり、クラックを生じたりすることを招き得る。クラックの問題は、珪素ドープGaN内の高い引張歪みが少なくとも一部原因となって、珪素でn−ドープされたGaN層に対してより深刻になる。珪素ドープGaN層の厚さは、クラッキングを回避するように選択されてよい。シリコン上におけるIII−V族半導体層の厚さ制限は、望ましい性能特性を有するIII−V族半導体ベースのLED形成に種々の課題を課す。
場合によっては、LEDの活性層に隣接するn形半導体層の一部から形成される光結合層を用いて、LED素子の取り出し効率が改善される。光結合層は、LEDの活性層内で発生された光を、LED内の媒質から外部環境に結合する等、第1媒質から第2媒質に結合する。しかし、n形半導体層から形成される光結合層では、n形半導体層の一部が光の取り出しのために犠牲にされ、その結果、電流拡散のために有効なn形半導体層の厚さが減少する。このような場合には、より厚いn形半導体層が適切な粗面化と電流拡散の両方のために必要となってよい。しかし、厚いn形半導体層を用いると、クラックのない素子層の成長が難しくなる。
本明細書において提供される構造及び方法は、クラッキングを、無くすとまではいかなくても、低減し、同時に、望ましい性能特性(例えば、外部量子効率)を素子に与えるようにして、シリコン上にIII−V族半導体ベースのLED素子を形成することを有利に可能にする。実施形態によっては、n形III−V族半導体(例えば、n−GaN)層の上方の粗面化されたu形III−V族半導体(例えば、u−GaN)層が光結合層(又は光結合構造)として用いられる。状況によっては、粗面化されたバッファ層がn形III−V族半導体層の上方に(又はそれに隣接して)設けられる。このような場合には、n形III−V族半導体層の粗面化は、無くすとまではいかなくても、低減されてよく、それによって電流拡散の最適化をもたらし、同時に、比較的薄いIII−V族半導体層の利用を有利に可能にし、それによってクラッキングの回避を助ける。
[光結合層を有する発光素子]
本発明の一態様では、発光素子が、基板と、基板に隣接するp形半導体層と、p形半導体層に隣接する活性層と、活性層に隣接するn形半導体層と、を含む。発光素子は、n形又はp形半導体層に隣接する光結合構造を含む。実施形態によっては、光結合構造のせいぜい一部はn形又はp形半導体層から形成される。
実施形態によっては、素子は、n形又はp形半導体層と電気的に導通した電極を更に含む。場合によっては、電極は光結合層内に埋め込まれる。電極は、光結合層内に形成されるオリフィス(又は空洞)内に配置されてよい。一実施形態では、電極はn形又はp形半導体層と接触している(又は電気的に接触している)。
実施形態によっては、光結合構造(又は光結合層)は、第1屈折率を有する第1媒質からの光を、第2屈折率を有する第2に結合する。第1及び第2屈折率は異なってよい。場合によっては、第2屈折率の方が第1屈折率よりも小さい。
発光素子の動作中、活性層内で発生された光の少なくとも一部は光結合構造に向けて導かれ、光結合構造は光を種々の角度で散乱し、その少なくとも一部は発光素子の外へ導かれてよい。光結合構造は、素子の活性層によって発生された光を導くのを助けることができる。
実施形態によっては、発光素子は、約350mAの駆動電流において、少なくとも約40%、又は少なくとも約50%、又は少なくとも約60%、又は少なくとも約65%、又は少なくとも約70%、又は少なくとも約75%、又は少なくとも約80%、又は少なくとも約85%、又は少なくとも約90%、又は少なくとも約95%の外部量子効率を有する。
状況によっては、光結合構造は、波形化又は粗面化された表面を有する。実施形態によっては、光結合構造は、第2表面(例えば、下面)の反対側の第1表面(例えば、上面)を有する。第1表面は、第2表面の波形よりも大きい波形を有する。第1表面は、空気又は真空等の外部環境と接触しているか、又は保護層等の1層以上の層と接触していてよい。
n形及び/又はp形半導体層は、窒化ガリウム等のIII−V族半導体材料で形成されてよい。基板はシリコンで形成されてよい。実施形態では、n形半導体層の厚さは、シリコン基板とIII−V族半導体との間の格子不整合及び熱的不整合によって加えられる応力を最小限に抑えるように選択される。しかし、誘起される応力条件下での素子形成が望まれる場合等の、他の場合では、n形半導体層の厚さは、所定のレベルの応力を維持するように選択される。
実施形態によっては、発光素子が、第1の種類のIII−V族半導体材料の第1層及び第2の種類のIII−V族半導体材料の第2層と、第1層と第2層との間の活性層とを含む。発光素子は、第2層に隣接する光結合層を有する。光結合層は第3の種類のIII−V族半導体材料を含む。状況によっては、第3の種類のIII−V族半導体材料は、第1の種類のIII−V族半導体材料及び第2の種類のIII−V族半導体材料と異なる。光結合層内に形成されるオリフィス(又は空洞)が光結合層の少なくとも一部を貫いて第2層に向かって延びる。状況によっては、オリフィスは光結合層の全て又は実質的に全てを貫いて延びる。オリフィス内に形成される電極が第2層への電流経路を提供する。
実施形態によっては、オリフィスは光結合層内に溝を画定する。溝は光結合層の一部又は全体に沿って延びる。この様な場合、電極は溝内に形成され、第2層と電気的に導通する。
状況によっては、第1の種類のIII−V族半導体材料は、n形III−V族半導体及びp形III−V族半導体のうちの一方から選択され、第2の種類のIII−V族半導体材料は、n形III−V族半導体及びp形III−V族半導体のうちの他方から選択される。一例では、第1層はp−GaNで形成され、第2層はn−GaNで形成される。場合によっては、第3の種類のIII−V族半導体材料は、u形III−V族半導体材料、ドープされたIII−V族半導体材料、及び/又はアルミニウム含有III−V族半導体材料を含む。一例では、第3の種類のIII−V族半導体材料は、u−GaN(すなわち、アンドープであるか又は意図的にドープされていないGaN)を含む。別の例では、第3の種類のIII−V族半導体材料はn−GaN又はp−GaNを含む。別の例では、第3の種類のIII−V族半導体材料はAlGaN又はAlNを含む。
場合によっては、光結合層のせいぜい一部が、光結合層に隣接するn形又はp形III−V族半導体層から形成される。一例では、LEDが、基板と、基板に隣接する第1層とを含む。第1層は、p形III−V族半導体及びn形III−V族半導体のうちの一方を含む。LEDは、第1層に隣接する第2層を含む。第2層は、第2層の間に順方向バイアス電位を印加すると光を発生するように構成された活性材料を含む。LEDは、第2層に隣接する第3層を更に含む。第3層は、p形III−V族半導体及びn形III−V族半導体のうちの他方を含む。第3層に隣接して光結合構造が配置される。光結合構造は、III−V族半導体材料の1層以上の層等の、1つ以上のIII−V族半導体材料を含む。光結合構造のせいぜい一部は第3層から形成される。一実施形態では、光結合構造のいくらかが第3層から形成される。別の実施形態では、光結合構造は第3層から形成されない。
LEDは、第3層に隣接して形成される電極を更に含む。電極は第3層と電気的に導通している。場合によっては、第1層はp形III−V族半導体(例えば、p−GaN)を有し、第3層はn形III−V族半導体(例えば、n−GaN)を有する。
光結合構造は第4層及び第5層を含み、第4層はLEDの第3層に隣接する。実施形態によっては、第4層は、n形III−V族半導体、u形III−V族半導体及びアルミニウム含有III−V族半導体のうちの1つ以上を含む。場合によっては、第4層は、n形窒化ガリウム、u形窒化ガリウム、窒化アルミニウムガリウム及び窒化アルミニウムのうちの1つ以上を含む。実施形態によっては、第5層は、u形III−V族半導体及びアルミニウム含有III−V族半導体のうちの1つ以上を含む。場合によっては、第5層は、u形窒化ガリウム、窒化アルミニウムガリウム及び窒化アルミニウムのうちの1つ以上を含む。一例では、第4層は、n−GaN、u−GaN、AlGaN及びAlNのうちの1つ以上を含み、第5層は、u−GaN、AlGaN及びAlNのうちの1つ以上を含む。
実施形態によっては、LEDの光結合構造は、第5層に隣接する第6層を含む。このような場合には、第5層は第4及び第6層の間にある。実施形態によっては、第6層はアルミニウム含有III−V族半導体を含む。場合によっては、アルミニウム含有III−V族半導体は、窒化アルミニウムガリウム又は窒化アルミニウムである。
光結合構造は、光結合層を越えて第3層まで延びるオリフィスを含む。オリフィスは、第4及び第5層等の、光結合構造の種々の層を通り抜ける。
一例では、発光素子は、シリコン基板と、シリコン基板の上方のp−GaN層と、p−GaN層の上方の活性層と、活性層の上方のn−GaN層と、n−GaN層の上方の光結合層とを含む。光結合層は、AlGaN及び/又はAlN、並びに場合によってはu−GaNを含む。光結合層は、状況によっては、n−GaNを含む。例えば、光結合層は、n−GaN層に隣接するn−GaNサブレイヤー、n−GaNサブレイヤーの上方のu−GaNサブレイヤー、並びにu−GaNサブレイヤーの上方のAlGaN又はAlNサブレイヤーを含んでよい。別の例として、光結合層は、n−GaN層に隣接するn−GaNサブレイヤー、並びにn−GaNサブレイヤーの上方のAlGaN又はAlNサブレイヤーを含んでよい。光結合層は、n−GaN層まで延びるオリフィスを含む。素子は、オリフィス内に形成され、n−GaN層と電気的に接触した電極を含む。電気的接触は、状況によっては、オーミック接触である。
光結合層のオリフィスは、光結合層の上面から光結合層の少なくとも一部を貫いて延びる溝であってよい。溝は同様に光結合層の表面に沿って延びる。場合によっては、オリフィス内に形成される電極が、オリフィスの少なくとも一部又は実質的に全体に沿って延びる線である。電極は光結合層によって側方が境界づけられる。状況によっては、電極は光結合層内に埋め込まれる。代替的に、光結合層のオリフィスは、光結合層の上面から光結合層の少なくとも一部を貫いて延びるビア(又は貫通孔)である。場合によっては、オリフィスは光結合層の全て又は実質的一部を貫いて延びる。
実施形態によっては、n形及びp形半導体層はIII−V族半導体材料で形成される。一例では、n形及びp形半導体層は窒化ガリウムを含む。このような場合には、n形半導体層は、窒化ガリウム、及びn形ドーパント、例えば珪素等、を含み、p形半導体層は、窒化ガリウム、及びp形ドーパント、例えばマグネシウム等、を含む。
実施形態によっては、光結合構造はIII−V族材料の種々の組み合わせで形成される。実施形態によっては、光結合構造は、第1層(又はサブレイヤー)、及び第1層に隣接する第2層を含む。一例では、第1層はu形GaN(u−GaN)を含み、第2層は窒化アルミニウムガリウム(AlGaN)又は窒化アルミニウム(AlN)を含む。別の例では、第1層はAlGaNを含み、第2層はAlNを含む。光結合層の少なくとも一部はn形半導体層で形成されてよい。別の例では、第1層はn−GaNで形成され、第2層はu−GaN、AlGaN又はAlNで形成される。場合によっては、光結合層は、第2層に隣接する半導体材料の第3層を含む。一例では、第3層は、AlGaN又はAlN等のIII−V族半導体材料を含む。
発光素子は、n形半導体層と電気的に導通した第1電極と、p形半導体層と電気的に導通した第2電極とを含む。場合によっては、第1電極が光結合層に隣接し、第2電極が基板に隣接する。第1電極は、チタン、アルミニウム、ニッケル、白金、金、銀、ロジウム、銅、及びクロムのうちの1つ以上を含んでよい。第2電極は、アルミニウム、チタン、クロム、白金、ニッケル、金、ロジウム及び銀のうちの1つ以上を含んでよい。場合によっては、第2電極は、白金、ニッケル、銀、ロジウム及び金のうちの1つ以上で形成される。
実施形態によっては、第1電極はn形半導体層の一部を覆う。第1電極の形状及び分布は、第1電極による、発光素子から発出する光の妨害を最小限に抑えるように選択されてよい。場合によっては、第1電極は光結合層内に埋め込まれる。
光結合層(又は構造)は、場合によっては、例えば、バッファ材料の粗面化された層等の、粗面化された層である。一実施形態では、光結合層は、約10nm〜3ミクロン、又は約100nm〜2ミクロン、又は約200nm〜1.5ミクロンの厚さを有する。別の実施形態では、オリフィスの底部(又は床)は、約1nm〜500nm、又は約10nm〜100nmである波形を有してよい。
実施形態によっては、光結合層は、粗面化された層である。粗面化された層は、場合によっては、突起を有する。実施形態によっては、光結合層は、約10ナノメートル(nm)〜3マイクロメートル(「ミクロン」)、又は約100nm〜2ミクロン、又は約200nm〜1.5ミクロンである粗さ(又は波形)を有する。他の実施形態では、光結合層は、約10nm以上、又は約50nm以上、又は約100nm以上、又は約200nm以上、又は約300nm以上、又は約400nm以上、又は約500nm以上、又は約1000nm以上である波形を有する。
実施形態によっては、光結合層は、約10ナノメートル(nm)〜3マイクロメートル(「ミクロン」)、又は約100nm〜2ミクロン、又は約200nm〜1.5ミクロンのサイズ(例えば、高さ)を有する突起を有する。他の実施形態では、光結合層は、約10nm以上、又は約50nm以上、又は約100nm以上、又は約200nm以上、又は約300nm以上、又は約400nm以上、又は約500nm以上、又は約1000nm以上のサイズを有する突起を有する。
オリフィス(又は空洞)は、光結合層、又はn形半導体層等の光結合層の下側の層の一部を露出させる。場合によっては、露出部分は、光結合層の波形よりも小さい波形を有する。実施形態によっては、露出部分は、約500ナノメートル(nm)以下、又は約300nm以下、又は約200nm以下、又は約100nm以下である波形を有する。露出部分は、約1nm〜500nm、又は約10nm〜100nmである波形を有してよい。
光結合層、及びオリフィスのくぼんだ表面(すなわち、オリフィスの底部)の波形、又は表面粗さは、走査トンネル顕微鏡法(STM:scanning tunneling microscopy)、原子間力顕微鏡法(AFM:atomic force microscopy)、又はラマン分光法等の種々の表面散乱技法等の、種々の表面分光ツールを用いて測定されてよい。波形は、光結合層の部分の高さ(例えば、底部−頂部間距離)に対応してよい。
場合によっては、オリフィスは1つ以上の側壁及び床を含む。状況によっては、オリフィスは箱形又は矩形である。他の場合では、オリフィスは半円形又は半楕円形である。このような場合には、オリフィスは床を有しなくてよい。オリフィスは、(光結合層の表面に沿った)第1の寸法であって、この第1の寸法に垂直な第2の寸法よりも長い、第1の寸法を有する線であってよい。代替的に、第1及び第2の寸法は実質的に同じであってもよい。このような場合のオリフィスは、ビア型の構造であってよい。
場合によっては、光結合層は、光結合層の表面に配置される1つ以上の光結合部分を含む。実施形態によっては、光結合部分は突起である。光結合部分は散乱性の光透過材料で形成されてよい。実施形態によっては、光結合部分の個々の部分は、3次元円錐又は角、あるいは2次元幾何断面を有する線等、2次元状又は3次元状であってよい。個々の光結合部分は、活性層から離れる方向に向いた軸に沿って減少する幅を有してよい。一実施形態では、個々の光結合部分は三角形断面を有する。別の実施形態では、個々の光結合部分はピラミッド形又は実質的にピラミッド形である。他の場合では、個々の光結合部分は、活性層から離れる方向に向いた軸に沿って実質的に一定の幅を有する。一実施形態では、個々の光結合部分は、正方形又は矩形である断面を有する。一例では、個々の光結合部分は棒状である。光結合層の表面における波形は、第1媒質からの光の第2媒質への結合を最適化するように選択されてよい。第1媒質は発光素子の内部にあってよく、第2媒質は発光素子の外部にあってよい。
実施形態によっては、基板は、シリコン、ゲルマニウム、酸化珪素、二酸化珪素、酸化チタン、二酸化チタン及びサファイア、炭化珪素、アルミナ、窒化アルミニウム、銅、タングステン、モリブデンのうちの1つ以上、並びにそれらの結合体を含む。特定の実装では、基板は、例えばp形シリコン等の、シリコンである。
状況によっては、発光素子は、基板とp形半導体層との間に光反射体を更に含む。光反射体は、銀、白金、金及びニッケル、ロジウム及びインジウムのうちの1つ以上で形成されてよい。
実施形態によっては、活性層は、III−V族半導体を有する活性材料を含む。場合によっては、活性材料は、多重量子井戸(MQW)材料等の量子井戸活性材料である。一実施形態では、活性層は、交互になった井戸層(又はサブレイヤー)並びにバリア(又はクラッド)層を含む。一例では、活性層は、窒化インジウムガリウム及び/又は窒化インジウムアルミニウムガリウムで形成される井戸層を含む。このような場合には、バリア層は窒化ガリウムで形成されてよい。別の例では、活性層は、窒化アルミニウムガリウムで形成される井戸層を含む。このような場合には、バリア層は窒化アルミニウム又は窒化ガリウムで形成されてよい。活性層の活性材料は、2つ以上の元素において、組成的に傾斜していてもよい(本明細書において「傾斜した」とも言う)。一例では、活性層は、傾斜した窒化インジウムガリウム、InGa1−xN、ただし、‘x’は0〜1の数、及びGaNで形成されるバリア(又はクラッド)層を含む。このような層の組成は活性層の第1の側から第2の側へと変化してよい。状況によっては、井戸層がアクセプタ材料を含み、かつ/又はバリア層がドナー材料を含む。実施形態によっては、バリア材料は、窒化ガリウム、窒化インジウムガリウム及び窒化アルミニウムのうちの1つ以上を含み、井戸材料は、窒化インジウムガリウム、窒化インジウムアルミニウムガリウムのうちの1つ以上を含む。
代わりとして、活性層はAlGaInPで形成される。場合によっては、AlGaInP含有量子井戸活性層が、AlGaInPで形成される1層以上の井戸層、及びAlInPで形成される1層以上のバリア層を含む。
他の実施形態では、発光素子は、p形半導体層に隣接する光結合構造を含む。一例では、発光素子が、基板と、基板に隣接するn形III−V族半導体を有する第1層と、第1層に隣接する活性層と、活性層に隣接するp形III−V族半導体を有する第2層と、第2層に隣接する光結合構造と、を含む。n形及びp形III−V族半導体は窒化ガリウムで形成されてよい。基板はシリコンで形成されてよい。光結合構造は単一の層又は複数の層を含んでよい。
光結合構造は、光結合構造を少なくとも一部貫いて延びるオリフィスを含む。状況によっては、オリフィス(例えば、溝)は光結合構造の全体を貫いて延びる。発光素子は、第2層との直接接触によるか、あるいは電極と第2層との間のドープされた層を介するなどして、第2層と電気的に導通した第1電極含む。他の場合では、オリフィスは光結合構造を貫いて第2層の上面まで延びる。このような場合、オリフィスは第2層の上面によって一部が画定される。発光素子は、第1層と電気的に導通した第2電極を含む。
図2は、本発明の一実施形態による発光素子200を示す。素子200は、垂直に積層されるLED等の、発光ダイオード(LED)であってよい。素子200は、底部から上部へと、下電極205、基板210、光反射層215、p形半導体層220、活性層225、n形半導体層230、光結合層235、及び上電極240を含む。素子200における矢印は、電極205及び240の間に電位を印加した時の電流の流れの方向を示す。上電極240は、光結合層235内に形成されるオリフィス245内に形成される。電極240は、n形半導体層230の表面250においてn形半導体層230と接触する。
活性層225は、井戸層及びバリア層を有する量子井戸活性層、あるいは複数の井戸層及びバリア層を有する多重量子井戸(MQW)活性層であってよい。一例では、活性層225は、交互になったGaNバリア層並びに窒化インジウムガリウム又は窒化アルミニウムインジウムガリウム井戸層で形成される。活性層225は、活性層225内における電子と正孔の再結合時に光を発生するように構成される。
光結合層235は、素子200内で発生され、n形半導体層230から発出する光を、素子200の外部の環境、又は光結合層235の上方の別の層に結合するように構成される。一実施形態では、光結合層235は、第1屈折率を有するn形半導体230層から、第1屈折率よりも低い第2屈折率を有する材料又は環境への光の透過を促進する。
光反射層215は、活性層225内で発生された光を光結合層235に向けて反射するように構成された材料で形成される。光反射層215の助けにより、活性層225内で最初に発生され、基板210に向かう方向をもった光は、光反射層215によって活性層225及び光結合層235に向けて反射される。場合によっては、光反射層215は反射性のp形電極で形成される。他の場合では、光反射層は、銀、プラチナ、金、ニッケル、アルミニウム、ロジウム及びインジウムで形成される。状況によっては、光反射層215は全方向性の反射体である。
素子200は1層以上の追加の層を含んでよい。例えば、素子200は、活性層225内におけるV字形状ピット(又はV字状欠陥)の形成を促進するように構成されるn形半導体層230と活性層225との間のピット発生層を含んでよい。一実施形態では、素子200は、p形半導体層220内における電子−正孔再結合を最小限に抑えるように構成される、p形半導体層220と活性層225との間の電子ブロッキング層を含む。
状況によっては、n形半導体層230は、n形窒化ガリウム等の、n形III−V族半導体で形成される。場合によっては、p形半導体層220は、p形窒化ガリウム等の、p形III−V族半導体で形成される。一例では、n形半導体層230は珪素を用いてn形にドープされる。別の例では、p形半導体層220はマグネシウムを用いてp形にドープされる。
実施形態によっては、光結合層235は1つ以上の半導体材料で形成される。状況によっては、光結合層235はバッファ層材料で形成される。光結合層235は、第1の種類のIII−V族半導体と第2の種類のIII−V族半導体との間等、第1の種類の半導体材料と第2の種類の半導体材料との間で組成的に傾斜していてよい。代替的に、光結合層235は、組成的に傾斜していない1層以上の不連続的な層を含む。
状況によっては、光結合層(又は構造)235は、一般的に化学式M1M21−xの材料を有する複数のサブレイヤー(又は層)を含む。ただし、‘M1’及び‘M2’はIII族材料であり、‘C’はV族材料である。場合によっては、光結合層235は、AlGa1−xN、ただし‘x’は0〜1の数、から選択される複数の層を含む。例えば、光結合層235は、AlN、AlGaN及びu形GaNから選択される1つ以上の材料を含んでよい。一例では、光結合層235は、u形GaN層(すなわち、u−GaNを有する層)、及びAlGaN層(すなわち、AlGaNを有する層)を含む。別の例では、光結合層235は、u形GaN層、AlGaN層、及びAlN層(すなわち、AlNを有する層)を含む。別の例では、光結合層235は、n−GaN層、AlGaN層及びAlN層を含む。別の例では、光結合層235は、n−GaN層及びAlGaN層を含む。光結合層235はAlN層を含んでもよい。別の例では、光結合層235は、u−GaN層及びAlGaN層を含む。光結合層235はAlN層を含んでもよい。u−GaN層は、場合によっては、任意追加のものである。
状況によっては、光結合層235はu形半導体材料で形成される。一実施形態では、光結合層235は、u形窒化ガリウム(u−GaN)等の、u形III−V族半導体で形成される。光結合層235は、u形半導体材料の上方の、III−V族半導体材料(例えば、AlGaN)等の、半導体材料層を含んでよい。実施形態によっては、光結合層235は、n形半導体材料(例えば、n−GaN)の層、及びu形半導体材料の層を含む。n形半導体材料の層はn形III−V族半導体層230の一部から形成されてよい。
状況によっては、光結合層235はアルミニウム含有III−V族半導体材料(例えば、AlGaN)から形成される。状況によっては、光結合層235はIII−V族半導体の追加の層を含む。一例では、光結合層はAlGaNの層及びAlNの層を含む。AlGaNの層はn形半導体層230に隣接して配置される。実施形態によっては、光結合層235は、n形半導体材料の層、並びにAlGaN層及び/又はAlN層等の、n形半導体材料の層に隣接する1層以上のアルミニウム含有層を含む。n形半導体材料の層は、場合によっては、n形III−V族半導体層230の一部から形成されてよい。光結合層235は、n形半導体層230と1層以上のアルミニウム含有層との間の、u−GaN等の、u形III−V族半導体の層を含んでよい。
下電極205は基板210に隣接して形成される。下電極205は基板及び光反射層215を通じてp形半導体層220と電気的に導通している。状況によっては、素子200は下電極205と基板210との間に1層以上の追加の層を含む。
上電極240はオリフィス245内に形成される。上電極240はn形半導体層230と電気的に導通している。図示のように、上電極240はn形半導体層230と接触する。接触は、場合によっては、オーミック接触である。状況によっては、素子200は上電極240とn形半導体層230との間に1層以上の追加の層を含む。
代替的に、p形半導体層220とn形半導体層230は逆にされる。すなわち、光結合層235がp形半導体層に隣接し、n形半導体層が基板210と活性層225との間に配置される。
図3は、本発明の一実施形態による発光素子300を示す。素子300は、底部から上部へと、半導体層305、光結合層(又は構造)310及び電極315を含む。光結合層310は、第1層(又はサブレイヤー)320及び第2層(又はサブレイヤー)325を含む。光結合層310は光結合部分330を含む。電極315は光結合層310の空洞(又は開口部)335内に形成される。電極315は半導体層305と接触する。
一実施形態では、半導体層305はn形半導体で形成される。別の実施形態では、半導体層305はp形半導体で形成される。場合によっては、半導体層305はn形又はp形III−V族半導体で形成される。一例では、半導体層305はn−GaNで形成される。
第1層320は半導体材料で形成される。状況によっては、第1層はn形又はp形半導体材料で形成される。第1層320はIII−V族半導体で形成されてよい。一例として、第1層はn−GaNで形成される。別の例として、第1層320はu形GaNで形成される。別の例として、第1層320はp−GaNで形成される。別の例として、第1層320はAlGaN等のアルミニウム含有III−V族半導体材料で形成される。一実施形態では、第1層320は半導体層305の一部で形成される。
実施形態によっては、第2層325は半導体材料で形成される。状況によっては、第2層325はIII−V族半導体で形成される。一例では、第2層325はu形GaN等の窒化ガリウムで形成される。別の例では、第2層325は、窒化アルミニウムゲルマニウム又は窒化アルミニウム等の、アルミニウム含有III−V族半導体で形成される。
光結合構造310は、第2層325に隣接する第3層を含んでよい。第3層は、アルミニウム含有III−V族半導体(例えば、AlGaN又はAlN)等の、III−V族半導体を含んでよい。
電極315は1つ以上の元素金属で形成される。実施形態によっては、電極315は、チタン、アルミニウム、ニッケル、白金、金、銀、ロジウム、銅及びクロムのうちの1つ以上で形成される。
実施形態によっては、第1層320は第1の種類のIII−V族半導体で形成され、第2層325は第2の種類のIII−V族半導体で形成される。
状況によっては、光結合層310は、u形III−V族半導体、n形又はp形III−V族半導体、あるいはアルミニウム含有III−V族半導体の単一の層等の、III−V族半導体の単一の層で形成される。
一例では、第1層320はu−GaNで形成され、第2層325はAlGaN又はAlNで形成される。場合によっては、光結合層310は第2層325の上方に第3層を含む。第3層はAlGaN又はAlNで形成されてよい。別の例として、第1層320はn−GaN(例えば、珪素ドープGaN)で形成され、第2層325はu−GaN、AlGaN又はAlNで形成される。このような構成は、半導体層305が珪素ドープGaN等のn−GaNで形成される場合に用いられてよい。別の例として、第1層320はn−GaNで形成され、第2層325はAlGaNで形成され、第3層(不図示)はAlNで形成される。別の例として、第1層320はn−GaNで形成され、第2層325はu−GaN、AlGaN及びAlNのうちの1つで形成され、第3層はu−GaN、AlGaN及びAlNのうちの他のもので形成される。別の例として、光結合層310は、u−GaN、AlGaN又はAlNを有する単一の層で形成される。
状況によっては、光結合層310は、素子300を形成するために用いられるバッファ層材料で形成される。バッファ層材料は、場合によっては、u−GaN、AlGaN及びAlNのうちの1つ以上等の、1つ以上のIII−V族半導体材料を含む。光結合層310は、先行する処理作業(下記参照)からバッファ層を粗面化することによって形成されてよい。
光結合層310は、1層、又は2層、又は3層、又は4層、又は5層、又は6層、又は7層、又は8層、又は9層、又は10層、又はより多くの層で形成されてよい。例えば、光結合層310はu−GaN、窒化アルミニウムガリウム(AlGaN)、又は窒化アルミニウム(AlN)層を含んでよく、その他の層は含まなくてよい。別の例として、光結合層310は、u−GaN層並びにAlGaN(又はAlN)層で形成される。別の例として、光結合層310は、n−GaN層並びにu−GaN、AlGaN又はAlN層で形成される。別の例として、光結合層310はAlGaN層及びAlN層で形成される。別の例として、光結合層310は、n−GaN層、AlGaN層及びAlN層で形成される。光結合層310は任意追加的なu−GaN層を含んでよい。
実施形態によっては、光結合部分330は2次元状又は3次元状である。状況によっては、光結合部分330は、三角形断面を有する(例えば、紙面内に向かう)線である。代替的に、光結合部分330は正方形又は矩形断面を有してもよい。他の状況では、光結合部分330は3次元状である。このような場合には、光結合部分330は円錐状又はピラミッド形であってよい。代替的に、光結合部分330は棒状であってもよい。
実施形態によっては、素子300は1層以上の追加の層を含む。一例では、素子300は、半導体層305の下側の活性層、及び活性層の下側の別の半導体層305を含む。活性層は、活性層内における電子と正孔の再結合時に光を発生するように構成される。活性層内で発生された光の一部は光結合層310に向けて導かれ、光結合層310は光を種々の角度で散乱し、その少なくとも一部は素子300の外へ導かれてよい。したがって、光結合層310は、素子300によって発生される光のうち、素子の外へ導かれる割合を増加させてよい。
実施形態によっては、光結合層310は、約10nm〜3ミクロン、又は約100nm〜2ミクロン、又は約200nm〜1.5ミクロンの波形を有する。場合によっては、光結合層310は、0.5ミクロンよりも小さい波形を有する。波形は、図3において「D」によって示されているように、個々の部分の最高点と個々の部分の最下点との間の距離に対応する。電極315は、Dよりも大きい高さ(H)を有する。他の場合では、電極315は、D以下である高さを有する。
電極315は空洞(又はオリフィス)335内に配置され、半導体層305の表面340において半導体層305と接触する。このような構成が半導体層305から電極315への電流経路を提供する。電極315と半導体層305との間の接触はオーム性であってよい。これは素子300からの電子の取り出し効率を最大化する。
実施形態によっては、オリフィス335の底部(又は床)340は、約1nm〜500nm、又は約10nm〜100nmである波形を有する。場合によっては、底部340の波形は、約0。5ミクロン、又は0。1ミクロン、又は0。01ミクロン未満である。底部340の波形は光結合層310の波形よりも小さい。
実施形態によっては、光結合層310は、第1屈折率を有する第1媒質からの光を、第2屈折率を有する第2媒質に結合する。一実施形態では、光結合層310(光結合部分330を含む)は、半導体層305等の、素子300の内部の媒質からの光を、(例えば、素子300の外部等の)光結合層310の上側の媒質に結合する。
一例では、発光素子がシリコン基板の上方にIII−V族半導体を含む。図4は、一実施形態による、底部から上部へと、コンタクト層405、基板410、反射層415、p形III−V族半導体層420、活性層425、n形III−V族半導体層430、光結合層435、及び電極440を有する発光素子400を示す。コンタクト層405は、素子400と、トランジスタアウトライン(TO:transistor outline)ヘッダ又はメタルコアプリント配線板(MCPCB:metal core printed circuit board)等のパッケージ基板との間の電気的接触を提供するためのものであってよい。光結合層435はn形III−V族半導体層430の材料の一部を含む。しかし、場合によっては、光結合層435はn形半導体層430の材料の一部を含まない。電極は反射性のn形電極で形成されてよい。電極440は光結合層435内に埋め込まれる。状況によっては、電極440は、光結合層435内に形成されたオリフィス(又は空洞)内に形成される。電極440はn形III−V族半導体層430と電気的に導通している。場合によっては、電極440はn形III−V族半導体層とオーミック接触している。
基板410は、シリコン、ゲルマニウム、酸化珪素、二酸化珪素、酸化チタン、二酸化チタン、又はサファイアで形成されてよい。場合によっては、基板410は、シリコン、ゲルマニウム、又はその他の半導体、セラミック(例えば、Al、窒化アルミニウム、酸化マグネシウム)材料、あるいは金属(例えば、モリブデン、タングステン、銅、アルミニウム)で形成される。
反射層415は、光を反射するように構成された材料で形成される。一実施形態では、反射層415は銀で形成される。
p形III−V族半導体層420は、場合によっては、p形GaNで形成される。一実施形態では、マグネシウムを用いてp形ドーピングが達成される。ただし、所望の素子性能を達成するために必要に応じて他のp形ドーパントが用いられてもよい。p形III−V族半導体層420は、約10ナノメートル(nm)〜1000nm、又は約50nm〜500nmの厚さを有する。
活性層425は量子井戸活性層であってよい。実施形態によっては、活性層425は、複数の交互になった井戸層及びバリア層を含む多重量子井戸活性層である。状況によっては、活性層425は、GaNバリア層、並びに窒化アルミニウムインジウムガリウム又は窒化インジウムガリウム井戸層を含む。
実施形態によっては、n形III−V族半導体層430はn形GaNで形成される。一実施形態では、珪素を用いてn形ドーピングが達成される。ただし、所望の素子性能を達成するために必要に応じて他のn形ドーパントが用いられてもよい。n形III−V族半導体層430は、約500nm〜5マイクロメートル(「ミクロン」)、又は約1ミクロン〜3ミクロンの厚さを有する。場合によっては、n形III−V族半導体層430は、約5ミクロン以下、又は約4ミクロン以下、又は約3ミクロン以下、又は約2ミクロン以下、又は約1ミクロン以下の厚さを有する。
実施形態によっては、光結合層435は、約10nm〜3ミクロン、又は約100nm〜2ミクロン、又は約200nm〜1.5ミクロンの波形を有する。波形は、所望の素子性能を達成するように選択されてよい。電極440はn形III−V族半導体層430の表面上に配置される。表面の波形は約1nm〜500nm、又は約10nm〜100nmである。
状況によっては、コンタクト層405は基板410及びp形III−V族半導体層420と電気的に導通している。コンタクト層405は基板410とオーミック接触していてよい。素子400は、n形III−V族半導体層430と電気的に導通した別の電極を含む。他方の電極は、(光結合層435における又はそれに隣接する)上面からn形III−V族半導体層430まで延びる孔又はビアを貫いて設けられてよい。
光結合層435は、図示のように、窒化アルミニウムゲルマニウム又は窒化アルミニウムの層で形成される。状況によっては、光結合層435は、AlGaN又はAlN層に加えてu−GaN層を含む。場合によっては、光結合層435は、n形III−V族半導体層430とAlGaN又はAlN層との間にu−GaN層を含む。
一例では、光結合層435はAlGaN層で形成される。別の例では、光結合層435はAlN層で形成される。別の例では、光結合層435は、n形III−V族半導体層430の上方のAlGaN層、及びAlGaN層の上方のAlN層で形成される。別の例では、光結合層435は、n形III−V族半導体層430の上方のu−GaN層、及びu−GaN層の上方のAlGaN層で形成される。このような場合には、光結合層435はAlGaN層の上方にAlN層を含んでよい。
[光結合層の形成方法]
本発明の別の態様では、光結合層(又は構造)の形成方法が提供される。本明細書において提供される方法は、発光ダイオード(LED)等の発光素子用の光結合素子の形成に用いられてよい。特定の実装では、本明細書において提供される方法は、シリコン基板上にIII−V族半導体を有するLED用の光結合層の形成に用いられる。
実施形態によっては、発光素子形成方法が、反応チャンバ内に基板を設けることと、基板上に1層以上の素子層を形成することとを含む。状況によっては、発光素子は、最終製品の発光素子内に含まれることになる基板上に形成される。他の状況では、基板は支持体基板であり、基板上に形成された素子構造のスタックは、最終製品内に含まれることになる別の基板に移されることになる。このような場合の支持体基板は最終製品内には含まれないことになる。実施形態によっては、基板は、シリコン、ゲルマニウム、酸化珪素、二酸化珪素、酸化チタン、二酸化チタン、SiC、及びサファイアのうちの1つ以上を含む。特定の実装では、基板はn形シリコン等のシリコンである。
反応チャンバは、薄膜形成用に構成された真空チャンバであってよい。場合によっては、真空チャンバは超高真空(UHV:ultrahigh vacuum)チャンバである。低圧力環境が望まれる場合には、反応チャンバは、ターボ分子(「ターボ」)ポンプ、及び拡散ポンプ、及びメカニカルポンプのうちの1つ以上等の、1つ以上の真空ポンプを有するポンプシステムを用いて排気されてよい。反応チャンバは、前駆体流量、基板温度、チャンバ圧力、及びチャンバの排気を調整するための制御システムを含んでよい。
成長条件は、発光素子を形成するための1つ以上のプロセスパラメータの選択に基づいて調節可能である。実施形態によっては、成長条件は、成長温度、キャリアガス流量、前駆体流量、成長速度及び成長圧力のうちの1つ以上から選択される。
本明細書において説明されている方法には種々の原料ガス(又は前駆体)が用いられてよい。ガリウム前駆体は、トリメチルガリウム(TMG:trimethylgallium)、トリエチルガリウム、塩化ジエチルガリウム及び水素化配位ガリウム化合物(例えば、水素化ジメチルガリウム)のうちの1つ以上を含んでよい。アルミニウム前駆体は、トリイソブチルアルミニウム(TIBAL:tri-isobutyl aluminum)、トリメチルアルミニウム(TMA:trimethyl aluminum)、トリエチルアルミニウム(TEA:triethyl aluminum)、及び水素化ジメチルアルミニウム(DMAH:dimethylaluminum hydride)のうちの1つ以上を含んでよい。インジウム前駆体は、トリメチルインジウム(TMI:trimethyl indium)及びトリエチルインジウム(TEI:triethyl indium)のうちの1つ以上を含んでよい。窒素前駆体は、アンモニア(NH)、窒素(N)、及びアンモニア及び/又はNのプラズマ励起化学種のうちの1つ以上を含んでよい。p形ドーパント前駆体は、いくつかの例を挙げれば、ホウ素前駆体(例えば、B)、マグネシウム前駆体(例えば、ビスシクロペンタジエニルマグネシウム)、アルミニウム前駆体のうちの1つ以上を含んでよい。n形前駆体は、いくつかの例を挙げれば、珪素前駆体(例えば、SiH)、ゲルマニウム前駆体(例えば、テトラメチルゲルマニウム、テトラエチルゲルマニウム、四塩化ジメチルアミノゲルマニウム、イソブチルゲルマン)及びリン前駆体(例えば、PH)のうちの1つ以上を含んでよい。
場合によっては、He、Ar、N及びHのうちの1つ以上を含むキャリアガスを用いて反応チャンバに1つ以上の前駆体が提供される。一実施形態では、活性層の形成の間のキャリアガスの流量は約1リットル/分〜20リットル/分である。
図5は、本発明のいくつかの実施形態による発光素子形成方法500を示す。場合によっては、第1基板は、シリコン、ゲルマニウム、酸化珪素、二酸化珪素、酸化チタン、二酸化チタン、サファイア、炭化珪素(SiC)、セラミック材料(例えば、アルミナ、AlN)及び金属材料(例えば、モリブデン、タングステン、銅、アルミニウム)から選択される。一実装では、第1基板はシリコンである。
第1の作業505では、反応チャンバ内に提供された第1基板において、第1基板に隣接してバッファ層が形成される。バッファ層は、反応チャンバ内にバッファ層の1つ以上の前駆体を誘導し、基板を1つ以上の前駆体に曝露することによって形成される。実施形態によっては、バッファ層はIII−V族半導体材料で形成される。状況によっては、バッファ層は、AlGaN層及びAlN層を有し、AlN層が第1基板に直接隣接するスタックで形成される。このような場合には、AlN層は、反応チャンバ内にアルミニウム前駆体及び窒素前駆体を誘導することによって形成され、AlGaN層は、反応チャンバ内にアルミニウム前駆体、ガリウム前駆体及び窒素前駆体を誘導することによって形成される。アルミニウム前駆体はTMAであってよく、ガリウム前駆体はTMGであってよく、窒素前駆体はNHであってよい。場合によっては、バッファ層は、AlGaN層に隣接するu−GaN層を含む。u−GaN層は、反応チャンバ内にガリウム前駆体及び窒素前駆体を誘導することによって形成されてよい。
次に、作業510では、バッファ層に隣接してn形III−V族半導体層が形成される。n形III−V族半導体層は、III族前駆体、V族前駆体、及びn形ドーパントの前駆体を反応チャンバ内に誘導することによって形成される。一例では、n−GaNを含むn形III−V族半導体層において、n−GaN層は、ガリウム前駆体、窒素前駆体、及びn形ドーパントの前駆体を反応チャンバ内に誘導することによって形成される。n形ドーパントが珪素である場合には、n形ドーパントの前駆体はシラン(SiH)であってよい。
次に、作業515では、n形III−V族半導体層に隣接して活性層が形成される。実施形態によっては、活性層は、多重量子井戸(MQW)材料等の、量子井戸材料を含む。活性層は、1層以上のバリア層と交互になった1層以上の井戸層を形成することによって形成される。一例では、活性層は、GaN(又はAlN)バリア層、並びに及び窒化インジウムガリウム又は窒化アルミニウムインジウムガリウム井戸層を含む。このような場合には、活性層は、反応チャンバ内に、バリア層を形成するために、ガリウム(又はアルミニウム)前駆体及び窒素前駆体を誘導し、その後、井戸層を形成するために、インジウム前駆体、ガリウム前駆体及び窒素前駆体(及び、窒化アルミニウムインジウムガリウム井戸層が所望される場合には、アルミニウム前駆体)を反応チャンバ内に誘導することによって形成される。このような作業が、所定の数のバリア層及び井戸層スタック(又は周期)を有する活性層を形成するために、所望に応じて繰り返されてよい。一例では、作業は、少なくとも1周期、又は少なくとも10周期、又は少なくとも20周期、又は少なくとも50周期、又は少なくとも100周期を有する活性層が形成されるまで繰り返される。
次に、作業520では、活性層に隣接してp形III−V族半導体層が形成される。p形III−V族半導体層は、III族前駆体、V族前駆体、及びp形ドーパントの前駆体を反応チャンバ内に誘導することによって形成される。一例では、p−GaNを含むp形III−V族半導体層において、p−GaN層は、ガリウム前駆体、窒素前駆体及びp形ドーパントの前駆体(例えば、マグネシウムドーパントのためにはビスシクロペンタジエニルマグネシウム)を反応チャンバ内に誘導することによって形成される。場合によっては、p形III−V族半導体層の形成に続き、p形III−V族半導体層上に反射性材料(例えば、Ag)の層が形成される。その後、反射性材料の層の上方に保護金属層が形成されてよい。場合によっては、保護金属層は、金、白金、チタン、タングステン、ニッケルのうちの1つ以上を含む。保護金属層は、物理気相成長(例えば、マグネトロンスパッタ)等の、種々の堆積技法を用いて形成されてよい。
次に、作業525では、p形III−V族半導体層に隣接して第2基板が設けられる。場合によっては、第2基板は、シリコン、ゲルマニウム、酸化珪素、二酸化珪素、酸化チタン、二酸化チタン、サファイア、炭化珪素(SiC)、セラミック材料(例えば、アルミナ、AlN)及び金属材料(例えば、モリブデン、タングステン、銅、アルミニウム)から選択される。状況によっては、第2基板は、第2基板をp形III−V族半導体層と接触させることによって、p形III−V族半導体層に隣接して設けられる。他の場合では、第2基板はその上に、未完成発光ダイオード(すなわち、第1基板の上方にp形III−V族半導体層を含む素子スタック)への第2基板の接合を助けるための金属材料の層が形成される。一実施形態では、金属材料は、例えば、銀−錫−銅合金又は金−錫合金(例えば、80%金、20%錫)等の、インジウム、銅、銀、金および錫から選択される1つ以上の金属を含む。金属材料の層は、物理気相成長(例えば、マグネトロンスパッタ、蒸発堆積)等の、種々の堆積技法を用いて形成されてよい。次に、作業530では、バッファ層を露出させるために、第1基板が除去される。
次に、作業535では、バッファ層及び、場合によっては、n形III−V族半導体層から光結合層が形成される。光結合層は、形成時、バッファ層の少なくとも一部を貫いて延びる開口部(又はオリフィス)を有する。実施形態によっては、光結合層は、バッファ層を粗面化することによって形成される。
次に、作業540では、開口部内に電極が設けられる。一実施形態では、電極は、スパッタリング等の物理気相成長法を用いて形成される。電極はn形III−V族半導体層と電気的に導通している。一例では、電極はn形III−V族半導体層と電気的に接触している。
場合によっては、n形III−V族半導体層の少なくとも一部が粗面化され、一方、残り(n形III−V族半導体層の、オリフィス内の部分等)は粗面化されない。
方法500の作業のうちの1つ以上の間、基板は、発光素子の形成を促進するために加熱される。一例では、活性層の形成(作業515)の間、基板は約750℃〜850℃の温度に加熱される。
図6A〜6Lは、本発明の一実施形態による光結合層形成方法を模式的に示す。図6Aは、n−GaN層605と、n−GaN層605の上方のバッファ層610と、を有する発光素子600を示す。n−GaN層は、シリコン基板等の基板の上方に形成された活性層及びp−GaN層(不図示)の上方に形成される。次に、図6Bを参照すると、バッファ層610の上方に金属層615が形成される。金属層615は、物理気相蒸着(例えば、スパッタリング)等の種々の堆積方法を用いてバッファ層610上に形成されてよい。金属材料は、Au、Sn、Ag、Ni及びPtのうちの1つ以上を含んでよい。
次に、図6Cを参照すると、感光材料を有する感光層620が金属層615上に堆積される。場合によっては、感光材料はフォトレジストである。一例では、感光材料は、157nm、193nm、248nm又は365nm波長フォトレジストシステム、193nm波長液浸システム、極端紫外線システム(13。7nmシステムを含む)、又は電子ビームリソグラフィシステムに適合したフォトレジストである。フォトレジスト材料の例としては、フッ化アルゴン(ArF)感応性フォトレジスト、すなわち、ArF光源とともに使用するのに適したフォトレジスト、及びフッ化クリプトン(KrF)感応性フォトレジスト、すなわち、KrF光源とともに使用するのに適したフォトレジスト、が挙げられる。ArFフォトレジストは、比較的短い波長の光、例えば193nm、を利用するフォトリソグラフィシステムとともに使用されてよい。KrFフォトレジストは、248nmシステム等の、より長い波長のフォトリソグラフィシステムとともに使用されてよい。他の場合では、ナノインプリントリソグラフィ(例えば、レジストをパターニングするために成形型又は機械的力を用いることによる)が用いられる。
次に、図6Dを参照すると、金属層615まで延びるオリフィス625を画定するために、感光層620の所定の部分が除去される。場合によっては、感光層620内にオリフィス625を画定するために、感光層620の一部がレチクルを通して放射に曝露され、その後、現像される。その後、感光層620の曝露され現像された部分を洗浄することによって、所定の部分625が除去される。例えば、オリフィスは、感光層がレチクルを通して放射に曝露され、その後、現像される、248nm又は193nm光を用いるフォトリソグラフィによって、感光層内に画定される。現像後、残った感光した材料がマスク形状部を形成する。
次に、図6Eを参照すると、金属層615の露出部分625がバッファ層610までエッチングされる。これは、金属層615を選択的にエッチングするが、感光層620はエッチングしない化学エッチング剤を用いて達成されてよい。好適な化学エッチング剤としては、KCN、KI:I、HCl:HNO、HNO:HO、NHOH:H、水酸化ナトリウム及び/又は水酸化カリウム、Arイオンビームスパッタ、Clプラズマ、HBrプラズマが挙げられる。
次に、図6Fを参照すると、バッファ層610の上方の金属層615の層を露出させるために、感光層620が除去される。その後、金属層615は、図6Gに示されるように、金属層から金属粒子630を生成するために加熱される。場合によっては、金属層615は、約700℃未満、又は約600℃未満、又は約500℃未満、又は約400℃未満、又は約300℃未満の温度まで加熱される。加熱は、抵抗加熱(例えば、基板を支持するサセプタを抵抗加熱することによる、図7参照)、及び/又は赤外放射線への金属層615の曝露を用いて達成されてよい。金属粒子630は、バッファ層610の、金属粒子630の間の部分を露出させる。
次に、図6Hを参照すると、光結合層635を画定する粗面化されたバッファ層を形成するために、バッファ層610がエッチングされる。金属粒子630は、金属粒子630に対して選択的である化学エッチング剤を用いて、エッチングによって取り除かれる、又は除去される。バッファ層610の、金属粒子630によって覆われていない部分はn−GaN層605までエッチングされる。実施形態によっては、バッファ層は、エッチングプロセス(例えば、ウェットエッチング又はドライエッチング)を用いるなどして、バッファ層をエッチングすることによって粗面化される。一例では、バッファ層は、水酸化ナトリウム(NaOH)、水酸化カリウム(KOH)、Clプラズマ、及び/又はHBrプラズマを用いてエッチングされる。他の実施形態では、バッファ層は、バッファ層をスパッタすることによって粗面化される。一例では、バッファ層は、バッファ層をアルゴン(Ar)イオンでスパッタすることによって粗面化される。
場合によっては、u−GaN、AlGaN及びAlNで形成されたバッファ層610において、粗面化プロセスはAlN層を全て除去し、u−GaN層の上方のAlGaN層を全て又は一部残す。他の場合では、粗面化プロセスはAlN層及びAlGaN層を除去するが、u−GaN層の少なくとも一部を残す。他の場合では、粗面化プロセスはn−GaN層605の一部をエッチングする。それ故、光結合層635は、u−GaN、AlGaN及び/又はAlN等の、バッファ層610を含む材料に加えて、n−GaNを含んでよい。場合によっては、バッファ層610は、n−GaN層605に隣接するAlGaNと、AlGaN層に隣接するAlN層とで形成され、粗面化プロセスは、AlN層の一部又は全て、並びに、状況によっては、AlGaN層の一部をエッチングする。
次に、図6Iを参照すると、光結合層635の上方に感光層640が形成される。感光層640はフォトレジスト等の感光材料を含む。次に、図6Jに示されているように、感光層640は、その後、感光層640を通じてn−GaN層605まで延びるオリフィス645を形成するために、(例えば、レチクルを用いて)露光され、現像される。
次に、図6Kを参照すると、オリフィス645内に電極650が形成される。電極は、物理気相成長(例えば、スパッタリング)によるなどして、オリフィス645内に1つ以上の金属を堆積させることによって形成される。電極650は、オリフィス645内に、チタン、アルミニウム、ニッケル、白金、金、銀、ロジウム、銅及びクロムのうちの1つ以上を堆積させることによって形成される。電極650はn−GaN層605と電気的に導通する。図示の実施形態では、電極650はn−GaN層605と接触している。その後、感光材料は、図6Lに示されるように、n−GaN層605の上方に光結合層635を設けるために、除去される。
代わりとして、オリフィス625の形成に続いて(図6D参照)、金属層615及びバッファ層610がn−GaN層605までエッチングされる(すなわち、バッファ層610も除去される)。次に、オリフィス625内に1つ以上の金属を堆積させることによって、電極650が形成される。その後、バッファ層610の上方に金属粒子を形成するために、感光層620が除去され、金属層615が加熱される。続いて、光結合層635を形成するために、バッファ層610がエッチングされる(又は粗面化される)。このような場合には、電極650は、感光層640及び関連する処理作業を必要とすることなく、n−GaN層上に形成されてよい。
実施形態によっては、種々の素子層形成の間、基板はIII族前駆体及びV族前駆体に同時に曝露される。他の状況では、種々の素子層形成の間、基板はIII族前駆体及びV族に交互に曝露される−例えば、III族前駆体、それに続き、パージ又は排気作業を間にはさみ、V族前駆体。一般的に、素子層を形成するために複数の前駆体が必要とされる場合には、前駆体は反応チャンバ内に同時に誘導されるか又は交互に連続して誘導されてよい。
素子層は種々の堆積技法を用いて形成されてよい。実施形態によっては、素子層は、化学気相成長(CVD:chemical vapor deposition)、原子層堆積(ALD:atomic layer deposition)、プラズマ促進CVD(PECVD:plasma enhanced CVD)、プラズマ促進ALD(PEALD:plasma enhanced ALD)、有機金属CVD(MOCVD:metal organic CVD)、ホットワイヤCVD(HWCVD:hot wire CVD)、イニシエートCVD(iCVD:initiated CVD)、改良CVD(MCVD:modified CVD)、気相軸付け法(VAD:vapor axial deposition)、外部気相成長(OVD:outside vapor deposition)、及び物理気相成長(例えば、スパッタ堆積、蒸発堆積)を用いて形成される。
本明細書において提供される方法及び構造は、例えば窒化ガリウム等のIII−V族半導体材料を有する発光素子との関連で説明されているが、このような方法及び構造は他の種類の半導体材料に適用されてもよい。本明細書において提供される方法及び構造は、窒化ガリウム(GaN)、ヒ化ガリウム(GaAs)、ヒ化アルミニウムガリウム(AlGaAs)、ヒ化リン化ガリウム(GaAsP)、リン化アルミニウムガリウムインジウム(AlGaInP)、リン化ガリウム(GaP)、窒化インジウムガリウム(InGaN)、リン化アルミニウムガリウム(AlGaP)、セレン化亜鉛(ZnSe)、窒化アルミニウム(AlN)、窒化アルミニウムガリウム(AlGaN)、及び窒化アルミニウムガリウムインジウム(AlGaInN)で少なくとも一部形成される発光素子に利用されてよい。
[発光素子形成のために構成されるシステム]
本発明の別の態様では、発光素子形成システムが、基板を保持するための反応チャンバと、この反応チャンバと流体結合し、反応チャンバをパージ又は排気するように構成されるポンプシステムと、発光素子形成方法を実装する機械可読コードを実行するためのプロセッサを有するコンピュータシステムと、を含む。コードは、本明細書において提供される方法のいずれを実装してもよい。一実施形態では、コードは、反応チャンバ内に、1つ以上のIII−V族半導体材料を含む光結合層(又は構造)が上に配置される基板を提供することと、光結合層の一部の上に、光結合層に隣接するn形半導体層及びp形半導体層のうちの一方と電気的に導通した電極を形成することと、を含む方法を実装する。別の実施形態では、コードは、反応チャンバ内に、バッファ層を有する基板を提供することと、光結合層を形成するためにバッファ層を粗面化することと、を含む方法を実装する。
図7は、本発明の一実施形態による発光素子形成システム700を示す。システム700は、発光素子を形成するために用いられる基板を保持するように構成されるサセプタ(又は基板ホルダ)710を有する反応チャンバ705を含む。システムは、第1前駆体貯蔵容器(又はタンク)715と、第2前駆体貯蔵容器720と、キャリアガス貯蔵タンク725と、を含む。第1前駆体貯蔵容器715はIII族前駆体(例えば、TMG)を保持するためのものであってよく、第2前駆体貯蔵容器720はV族前駆体(例えば、NH)を保持するためのものであってよい。キャリア貯蔵タンク725はキャリアガス(例えば、H)を保持するためのものである。システム700は、追加の前駆体及びキャリアガスを保持するためのもの等の、他の貯蔵タンク又は容器を含んでよい。システム700は、貯蔵容器と反応チャンバ705との間に、反応チャンバ705を貯蔵容器のそれぞれから流体的に絶縁するための弁を含む。
システム700は、反応チャンバ705に真空を提供するための真空システム730を更に含む。真空システム730は反応チャンバ705と流体連通している。場合によっては、真空システム730は、仕切り弁等の弁を用いて反応空間705から絶縁されるように構成される。
システム700のコントローラ(又は制御システム)735は、発光素子の1層以上の層の形成等の、反応チャンバ705内における発光素子の形成方法を促進する。コントローラ735は、第1前駆体貯蔵容器715、第2前駆体貯蔵容器720、キャリアガス貯蔵タンク725及び真空システム730のそれぞれの弁に通信可能に接続されている。コントローラ735は、サセプタ及びそのサセプタ上の基板の温度を調整するためにサセプタ710に操作可能に接続されるとともに、反応チャンバ705内の圧力を調整するために真空システム730に操作可能に接続されている。
状況によっては、真空システム730は、ターボ分子(「ターボ」)ポンプ、及び拡散ポンプ、及びメカニカルポンプのうちの1つ以上等の、1つ以上の真空ポンプを含む。ポンプは1つ以上の補助ポンプを含んでよい。例えば、ターボポンプがメカニカルポンプによって補助されてよい。
実施形態によっては、コントローラ735は、基板温度、前駆体流量、成長速度、キャリアガス流量及び反応チャンバ圧力等の、1つ以上のプロセスパラメータを調整するように構成される。コントローラ735は、場合によっては、貯蔵容器と反応チャンバ705との間の弁と通信する。これは反応チャンバ705への前駆体の流れの停止(又は調整)を助ける。コントローラ735は、本明細書において提供される方法を実装するように構成される機械実行可能コードの実行を助けるように構成されるプロセッサを含む。機械実行可能コードは、フラッシュメモリ、ハードディスク等の物理的記憶媒体、又はコンピュータ実行可能コードを格納するように構成される他の物理的記憶媒体上に格納される。
実施形態によっては、コントローラ735は、1つ以上の処理パラメータを調整するように構成される。状況によっては、コントローラ735は、成長温度、キャリアガス流量、前駆体流量、成長速度及び/又は成長圧力を調整する。
文脈上明白に他の意味に解釈すべき場合を除いて、明細書及び特許請求の範囲全体を通じて、単数又は複数を用いた語はそれぞれ複数又は単数も含む。加えて、語「本明細書において」、「以下に」、「上記の」、「下記の」、及び同様の意味の語は、本出願を全体として指しており、本出願のいずれかの特定の部分を指すものではない。語「又は」が2つ以上の項目のリストに関して用いられる場合、その語は以下の語の解釈のすべて(リストの中の項目のいずれか、リストの中の項目のすべて及びリストの中の項目のあらゆる組み合わせ)を範囲に含む。
特定の実装が示され、説明されているが、種々の修正がそれらになされてよく、本明細書において企図されていることを上記のことから理解されたい。本発明は、本明細書内で提供される特定の例によって限定されるように意図されてもいない。本発明は上述の明細書に関連して説明されているが、本明細書における本発明の実施形態の説明及び図表は、限定の意味で解釈されるように意図されるものではない。更に、本発明の態様はすべて、様々な条件及び変数に依存する本明細書において説明されている特定の描写、構成又は相対比率に限定されるものではないことを理解されたい。本発明の実施形態の形状および細部の種々の修正が当業者には明らかであろう。したがって、本発明はこのような修正物、変形物及び同等物もすべて範囲に含むことが企図されている。

Claims (21)

  1. 半導体層と、
    前記半導体層上の光結合層と、
    前記半導体層上の電極と、
    を備え、
    前記光結合層は、
    第1屈折率を有する第1層と、
    第2屈折率を有する第2層と、
    前記第1層および前記第2層の少なくとも一方に設けられた光結合部と、
    を有し、
    前記第1層は、n形III−V族半導体層であり、
    前記第2層は、粗面化されたアンドープIII−V族半導体層および粗面化されたバッファ層の少なくともいずれか一方である発光素子。
  2. 前記電極は、前記光結合層に設けられた窪み中に位置する請求項1記載の発光素子。
  3. 前記光結合層の窪みの底面は、1ナノメートルと500ナノメートルとの間もしくは10ナノメートルと100ナノメートルとの間の波形を有する請求項2記載の発光素子。
  4. 前記光結合層の窪みの底面は、0.5マイクロメートル、0.1マイクロメートルもしくは0.001マイクロメートルよりも小さい波形を有する請求項2記載の発光素子。
  5. 前記光結合層は、波形を含み、
    前記光結合層の窪みの底面は、前記光結合層の波形よりも小さい波形を有する請求項2記載の発光素子。
  6. 前記半導体層は、n形半導体層、p形半導体層、III−V族半導体層またはn形窒化ガリウム層である請求項1〜5のいずれか1つに記載の発光素子。
  7. 前記第2層は、粗面化されたアンドープIII−V族半導体層である請求項1〜6のいずれか1つに記載の発光素子。
  8. 前記第2層は、粗面化されたバッファ層である請求項1〜7のいずれか1つに記載の発光素子。
  9. 前記光結合層は、前記第2層に隣接した第3層をさらに有する請求項1〜8のいずれか1つに記載の発光素子。
  10. 前記第3層は、III−V族半導体層、アルミニウムを含むIII−V族半導体層、窒化アルミニウムガリウム層または窒化アルミニウム層を含む請求項9記載の発光素子。
  11. 前記電極は、チタニウム、アルミニウム、ニッケル、白金、金、銀、ロジウム、銅およびクロムのうちの少なくとも1つを含む請求項1〜10のいずれか1つに記載の発光素子。
  12. 前記光結合層は、少なくとも第4層をさらに含む請求項1〜11のいずれか1つに記載の発光素子。
  13. 前記光結合部は、三角の断面、四角の断面または長方形の断面を有する請求項1〜12のいずれか1つに記載の発光素子。
  14. 前記光結合部は、円錐状、角錐状もしくは柱状の複数の部分を含む請求項1〜12のいずれか1つに記載の発光素子。
  15. 前記半導体層の下に位置する活性層をさらに備えた請求項1〜14のいずれか1つに記載の発光素子。
  16. 前記活性層の下に別の半導体層をさらに備えた請求項15記載の発光素子。
  17. 前記光結合層は、10ナノメートルと3マイクロメートルとの間、100ナノメートルと2マイクロメートルとの間もしくは200ナノメートルと1.5マイクロメートルとの間の波形を有する請求項1〜16のいずれか1つに記載の発光素子。
  18. 前記光結合層は、0.5マイクロメートルよりも小さい波形を有する請求項1〜17のいずれか1つに記載の発光素子。
  19. 前記電極と前記半導体層との間のコンタクトは、オーミックコンタクトである請求項1〜18のいずれか1つに記載の発光素子。
  20. 前記第1層は、前記第2層よりも前記半導体層に近接し、
    前記第2屈折率は、前記第1屈折率よりも小さい請求項1〜19のいずれか1つに記載の発光素子。
  21. 前記第2層は、前記第1層を覆う請求項1〜20のいずれか1つに記載の発光素子。
JP2015197953A 2011-09-29 2015-10-05 発光素子 Pending JP2016036037A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/249,196 2011-09-29
US13/249,196 US8664679B2 (en) 2011-09-29 2011-09-29 Light emitting devices having light coupling layers with recessed electrodes

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014527369A Division JP2014529190A (ja) 2011-09-29 2012-09-27 埋め込み電極を有する光結合層を有する発光素子

Publications (1)

Publication Number Publication Date
JP2016036037A true JP2016036037A (ja) 2016-03-17

Family

ID=47991743

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014527369A Pending JP2014529190A (ja) 2011-09-29 2012-09-27 埋め込み電極を有する光結合層を有する発光素子
JP2015197953A Pending JP2016036037A (ja) 2011-09-29 2015-10-05 発光素子

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2014527369A Pending JP2014529190A (ja) 2011-09-29 2012-09-27 埋め込み電極を有する光結合層を有する発光素子

Country Status (6)

Country Link
US (3) US8664679B2 (ja)
JP (2) JP2014529190A (ja)
KR (1) KR20140030235A (ja)
CN (1) CN103765613A (ja)
TW (1) TW201332148A (ja)
WO (1) WO2013049421A2 (ja)

Families Citing this family (117)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5066274B1 (ja) * 2011-05-16 2012-11-07 株式会社東芝 半導体発光素子
US9012921B2 (en) * 2011-09-29 2015-04-21 Kabushiki Kaisha Toshiba Light emitting devices having light coupling layers
US8664679B2 (en) * 2011-09-29 2014-03-04 Toshiba Techno Center Inc. Light emitting devices having light coupling layers with recessed electrodes
US20130082274A1 (en) 2011-09-29 2013-04-04 Bridgelux, Inc. Light emitting devices having dislocation density maintaining buffer layers
US8698163B2 (en) 2011-09-29 2014-04-15 Toshiba Techno Center Inc. P-type doping layers for use with light emitting devices
EP2597687B1 (en) * 2011-11-23 2016-02-03 Imec Method for producing a GaN LED device
US9252021B2 (en) 2012-02-09 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for patterning a plurality of features for Fin-like field-effect transistor (FinFET) devices
KR101286211B1 (ko) * 2012-02-16 2013-07-15 고려대학교 산학협력단 발광 소자 제조 방법 및 이를 이용하여 제조된 발광 소자
KR101634338B1 (ko) * 2012-04-26 2016-06-28 광주과학기술원 발광 다이오드 및 이의 제조방법
US9559258B2 (en) 2012-06-01 2017-01-31 Koninklijke Philips N.V. Light extraction using feature size and shape control in LED surface roughening
JP5881560B2 (ja) * 2012-08-30 2016-03-09 株式会社東芝 半導体発光装置及びその製造方法
DE102012220909A1 (de) * 2012-09-27 2014-05-15 Osram Opto Semiconductors Gmbh Verfahren zum Vereinzeln von Bereichen einer Halbleiterschicht
JP2014175496A (ja) * 2013-03-08 2014-09-22 Toshiba Corp 半導体発光素子及びその製造方法
US9153478B2 (en) 2013-03-15 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer etching process for integrated circuit design
JP2014187202A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 半導体発光装置及びその製造方法
DE102013107531A1 (de) * 2013-07-16 2015-01-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
US9929153B2 (en) 2013-10-18 2018-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device
US9034723B1 (en) 2013-11-25 2015-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device
US10381517B2 (en) 2014-01-29 2019-08-13 Auk Corp. Aluminum-gallium-indium-phosphorus-based light emitting diode having gallium nitride layer of uneven type and method for manufacturing same
US9245763B2 (en) 2014-03-13 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming patterns using multiple lithography processes
US9761436B2 (en) 2014-06-30 2017-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming patterns using multiple lithography processes
US10163652B2 (en) 2014-03-13 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming patterns using multiple lithography processes
US9293341B2 (en) 2014-03-13 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming patterns using multiple lithography processes
US9941139B2 (en) 2014-09-10 2018-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor integrated circuit fabrication
TWI622190B (zh) * 2014-11-18 2018-04-21 錼創科技股份有限公司 發光元件
TWI574433B (zh) * 2015-02-09 2017-03-11 High-energy non-visible light-emitting diodes with safety instructions
US9472414B2 (en) 2015-02-13 2016-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned multiple spacer patterning process
US9449880B1 (en) 2015-02-26 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Fin patterning methods for increased process margin
US9418868B1 (en) 2015-03-13 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating semiconductor device with reduced trench distortions
US9703918B2 (en) 2015-03-16 2017-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Two-dimensional process window improvement
US9711369B2 (en) 2015-03-16 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming patterns with sharp jogs
US9991132B2 (en) 2015-04-17 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Lithographic technique incorporating varied pattern materials
US9530660B2 (en) 2015-05-15 2016-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple directed self-assembly patterning process
JP6799007B2 (ja) * 2015-05-21 2020-12-09 エーファウ・グループ・エー・タルナー・ゲーエムベーハー シード層上に成長層を施す方法
US9946827B2 (en) 2015-07-16 2018-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for mandrel and spacer patterning
US9589890B2 (en) 2015-07-20 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for interconnect scheme
US10008382B2 (en) 2015-07-30 2018-06-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a porous low-k structure
US9627215B1 (en) 2015-09-25 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for interconnection
US9728407B2 (en) 2015-12-30 2017-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming features with various dimensions
US10084040B2 (en) 2015-12-30 2018-09-25 Taiwan Semiconductor Manufacturing Co., Ltd. Seamless gap fill
US9711604B1 (en) 2015-12-31 2017-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Loading effect reduction through multiple coat-etch processes
US10157742B2 (en) 2015-12-31 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Method for mandrel and spacer patterning
US9935199B2 (en) 2016-01-15 2018-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with source/drain structure
US9570302B1 (en) 2016-02-10 2017-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method of patterning a material layer
EP3425684B1 (en) * 2016-03-01 2023-11-22 Stanley Electric Co., Ltd. Vertical-type ultraviolet light-emitting diode
US9799529B2 (en) 2016-03-17 2017-10-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of planarizing a film layer
US9911611B2 (en) 2016-03-17 2018-03-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming openings in a material layer
US9684236B1 (en) 2016-03-17 2017-06-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method of patterning a film layer
US10056265B2 (en) 2016-03-18 2018-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. Directed self-assembly process with size-restricted guiding patterns
US9911606B2 (en) 2016-04-28 2018-03-06 Taiwan Semiconductor Manufacturing Co., Ltd. Mandrel spacer patterning in multi-pitch integrated circuit manufacturing
US10147649B2 (en) 2016-05-27 2018-12-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with gate stack and method for forming the same
US9768061B1 (en) 2016-05-31 2017-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Low-k dielectric interconnect systems
US10032639B2 (en) 2016-05-31 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for improved critical dimension uniformity in a semiconductor device fabrication process
US10361286B2 (en) 2016-06-24 2019-07-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method and structure for mandrel and spacer patterning
US10282504B2 (en) 2016-09-30 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method for improving circuit layout for manufacturability
US10446662B2 (en) 2016-10-07 2019-10-15 Taiwan Semiconductor Manufacturing Co., Ltd. Reducing metal gate overhang by forming a top-wide bottom-narrow dummy gate electrode
US10020261B2 (en) 2016-10-14 2018-07-10 Taiwan Semiconductor Manufacturing Co., Ltd. Split rail structures located in adjacent metal layers
US9881794B1 (en) 2016-11-29 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor methods and devices
US10170367B2 (en) 2016-11-29 2019-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10134902B2 (en) 2016-12-15 2018-11-20 Taiwan Semiconductor Manufacturing Company, Ltd. PMOS FinFET
US10535520B2 (en) 2017-04-28 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Fin patterning methods for increased process margins
US10340141B2 (en) 2017-04-28 2019-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning method for semiconductor device and structures resulting therefrom
US10803227B2 (en) 2017-08-29 2020-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit layouts with line-end extensions
US10395937B2 (en) 2017-08-29 2019-08-27 Taiwan Semiconductor Manufacturing Co., Ltd Fin patterning for semiconductor devices
US10475700B2 (en) 2017-08-31 2019-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Etching to reduce line wiggling
US10861705B2 (en) 2017-08-31 2020-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of line wiggling
DE102017128070B4 (de) 2017-08-31 2023-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. Ätzen zum Verringern von Bahnunregelmässigkeiten
CN111066158B (zh) * 2017-09-07 2022-05-03 苏州晶湛半导体有限公司 发光器件表面粗化的方法与发光器件
US10777452B2 (en) 2017-09-14 2020-09-15 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure having top and bottom vias with a barrier layer therebetween and a dielectric spacer at the bottom via
US10770354B2 (en) 2017-11-15 2020-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming integrated circuit with low-k sidewall spacers for gate stacks
US11075079B2 (en) 2017-11-21 2021-07-27 Taiwan Semiconductor Manufacturing Co., Ltd. Directional deposition for semiconductor fabrication
US10636667B2 (en) 2017-11-21 2020-04-28 Taiwan Semiconductor Manufacturing Company Ltd. Method for manufacturing semiconductor devices and structures thereof
US10868116B2 (en) 2017-11-30 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Circuit structure and method for reducing electronic noises
US10862002B2 (en) 2018-04-27 2020-12-08 Facebook Technologies, Llc LED surface modification with ultraviolet laser
US10381481B1 (en) 2018-04-27 2019-08-13 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-layer photoresist
US11600713B2 (en) 2018-05-30 2023-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10504775B1 (en) 2018-05-31 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of forming metal layer structures in semiconductor devices
US11054742B2 (en) 2018-06-15 2021-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. EUV metallic resist performance enhancement via additives
US10755970B2 (en) 2018-06-15 2020-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structures
US10867839B2 (en) 2018-06-15 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning methods for semiconductor devices
US11069526B2 (en) 2018-06-27 2021-07-20 Taiwan Semiconductor Manufacturing Co., Ltd. Using a self-assembly layer to facilitate selective formation of an etching stop layer
US10930794B2 (en) 2018-06-29 2021-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned spacers for multi-gate devices and method of fabrication thereof
US10867805B2 (en) 2018-06-29 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Selective removal of an etching stop layer for improving overlay shift tolerance
US10879420B2 (en) 2018-07-09 2020-12-29 University Of Iowa Research Foundation Cascaded superlattice LED system
US10923565B2 (en) 2018-09-27 2021-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned contact air gap formation
US11056393B2 (en) 2018-09-27 2021-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method for FinFET fabrication and structure thereof
US11069793B2 (en) 2018-09-28 2021-07-20 Taiwan Semiconductor Manufacturing Co., Ltd. Reducing parasitic capacitance for gate-all-around device by forming extra inner spacers
DE102019117786B4 (de) 2018-09-28 2022-05-12 Taiwan Semiconductor Manufacturing Co., Ltd. Reduzierung der parasitären kapazität für gate-all-around-vorrichtung durch bildung zusätzlicher innerer abstandshalter
US11380682B2 (en) 2018-10-23 2022-07-05 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuits with FinFET gate structures
US11217484B2 (en) 2018-10-31 2022-01-04 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET gate structure and related methods
US11257673B2 (en) 2018-11-26 2022-02-22 Taiwan Semiconductor Manufacturing Co., Ltd. Dual spacer metal patterning
CN109873059A (zh) * 2019-02-26 2019-06-11 苏州晶湛半导体有限公司 发光器件表面粗化的方法与发光器件
US11289376B2 (en) 2019-07-31 2022-03-29 Taiwan Semiconductor Manufacturing Co., Ltd Methods for forming self-aligned interconnect structures
US11527444B2 (en) 2019-09-25 2022-12-13 Taiwan Semiconductor Manufacturing Co., Ltd. Air spacer formation for semiconductor devices
US11437372B2 (en) 2019-09-26 2022-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Liner structures
CN112563269A (zh) 2019-09-26 2021-03-26 台湾积体电路制造股份有限公司 半导体装置
US11690209B2 (en) 2019-09-28 2023-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Fin-based well straps for improving memory macro performance
DE102020123934A1 (de) 2019-10-29 2021-04-29 Taiwan Semiconductor Manufacturing Co., Ltd. Selbstausgerichtete doppelstrukturierung
US11676821B2 (en) 2019-10-29 2023-06-13 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned double patterning
KR102828048B1 (ko) * 2020-02-13 2025-07-03 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
US11289585B2 (en) 2020-02-27 2022-03-29 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of formation
CN113314536A (zh) 2020-02-27 2021-08-27 台湾积体电路制造股份有限公司 半导体器件和制造半导体器件的方法
US11508738B2 (en) 2020-02-27 2022-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. SRAM speed and margin optimization via spacer tuning
US11502182B2 (en) 2020-05-11 2022-11-15 Taiwan Semiconductor Manufacturing Co., Ltd. Selective gate air spacer formation
US11610977B2 (en) 2020-07-28 2023-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of forming nano-sheet-based devices having inner spacer structures with different widths
US11728401B2 (en) 2020-10-30 2023-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods thereof
US11637195B2 (en) 2020-11-02 2023-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate patterning process including dielectric Fin formation
US12009400B2 (en) 2021-02-14 2024-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Device providing multiple threshold voltages and methods of making the same
US12266541B2 (en) 2021-02-18 2025-04-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
US12125889B2 (en) 2021-03-05 2024-10-22 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain contact with low-k contact etch stop layer and method of fabricating thereof
US11749677B2 (en) 2021-04-14 2023-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and methods of forming the same
US11605563B2 (en) 2021-04-16 2023-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with non-conformal gate dielectric layers
US11862709B2 (en) 2021-04-28 2024-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Inner spacer structure and methods of forming such
US12495579B2 (en) 2021-06-24 2025-12-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with leakage current suppression and method of forming the same
US12073166B2 (en) 2021-06-25 2024-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for mandrel patterning
US11855226B2 (en) 2021-07-30 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Thin film transistor, semiconductor device and method of fabricating thin film transistor
WO2025165815A1 (en) * 2024-01-29 2025-08-07 The Regents Of The University Of California Chemical vapor deposition of germanium nitride on group-iii nitride semiconductors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266577A (ja) * 2006-03-03 2007-10-11 Matsushita Electric Ind Co Ltd 窒化物半導体装置及びその製造方法
JP2009527913A (ja) * 2006-02-23 2009-07-30 アズッロ セミコンダクターズ アクチエンゲゼルシャフト ニトリド半導体素子ならびにその製法
JP2011505073A (ja) * 2007-11-30 2011-02-17 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス半導体ボディおよびオプトエレクトロニクス半導体ボディの製造方法

Family Cites Families (115)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5306662A (en) 1991-11-08 1994-04-26 Nichia Chemical Industries, Ltd. Method of manufacturing P-type compound semiconductor
DE69333250T2 (de) 1992-07-23 2004-09-16 Toyoda Gosei Co., Ltd. Lichtemittierende Vorrichtung aus einer Verbindung der Galliumnitridgruppe
US5578839A (en) 1992-11-20 1996-11-26 Nichia Chemical Industries, Ltd. Light-emitting gallium nitride-based compound semiconductor device
US5432808A (en) 1993-03-15 1995-07-11 Kabushiki Kaisha Toshiba Compound semicondutor light-emitting device
DE69433926T2 (de) 1993-04-28 2005-07-21 Nichia Corp., Anan Halbleitervorrichtung aus einer galliumnitridartigen III-V-Halbleiterverbindung
US6005258A (en) 1994-03-22 1999-12-21 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device using group III Nitrogen compound having emission layer doped with donor and acceptor impurities
JP2666237B2 (ja) 1994-09-20 1997-10-22 豊田合成株式会社 3族窒化物半導体発光素子
US5777350A (en) 1994-12-02 1998-07-07 Nichia Chemical Industries, Ltd. Nitride semiconductor light-emitting device
DE69521409T2 (de) 1995-03-01 2002-05-16 Sumitomo Electric Industries, Inc. Boraluminiumnitrid-Beschichtung und Verfahren zu ihrer Herstellung
KR100267839B1 (ko) 1995-11-06 2000-10-16 오가와 에이지 질화물 반도체 장치
JP3209096B2 (ja) 1996-05-21 2001-09-17 豊田合成株式会社 3族窒化物化合物半導体発光素子
JP3304787B2 (ja) 1996-09-08 2002-07-22 豊田合成株式会社 半導体発光素子及びその製造方法
JPH114020A (ja) 1997-04-15 1999-01-06 Toshiba Corp 半導体発光素子及びその製造方法、並びに半導体発光装置
JP3813740B2 (ja) 1997-07-11 2006-08-23 Tdk株式会社 電子デバイス用基板
JP3822318B2 (ja) 1997-07-17 2006-09-20 株式会社東芝 半導体発光素子及びその製造方法
US6194743B1 (en) 1997-12-15 2001-02-27 Agilent Technologies, Inc. Nitride semiconductor light emitting device having a silver p-contact
US7193246B1 (en) 1998-03-12 2007-03-20 Nichia Corporation Nitride semiconductor device
US20010042866A1 (en) 1999-02-05 2001-11-22 Carrie Carter Coman Inxalygazn optical emitters fabricated via substrate removal
US6838705B1 (en) 1999-03-29 2005-01-04 Nichia Corporation Nitride semiconductor device
TW437104B (en) 1999-05-25 2001-05-28 Wang Tien Yang Semiconductor light-emitting device and method for manufacturing the same
JP3748011B2 (ja) 1999-06-11 2006-02-22 東芝セラミックス株式会社 GaN半導体結晶成長用Siウエーハ、それを用いたGaN発光素子用ウエーハ及びそれらの製造方法
DE19955747A1 (de) 1999-11-19 2001-05-23 Osram Opto Semiconductors Gmbh Optische Halbleitervorrichtung mit Mehrfach-Quantentopf-Struktur
US6657236B1 (en) 1999-12-03 2003-12-02 Cree Lighting Company Enhanced light extraction in LEDs through the use of internal and external optical elements
KR20010088208A (ko) * 2000-03-11 2001-09-26 구자홍 밸런서가 구비된 드럼세탁기
TWI289944B (en) 2000-05-26 2007-11-11 Osram Opto Semiconductors Gmbh Light-emitting-diode-element with a light-emitting-diode-chip
TW472400B (en) 2000-06-23 2002-01-11 United Epitaxy Co Ltd Method for roughing semiconductor device surface to increase the external quantum efficiency
US6586762B2 (en) 2000-07-07 2003-07-01 Nichia Corporation Nitride semiconductor device with improved lifetime and high output power
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US6906352B2 (en) 2001-01-16 2005-06-14 Cree, Inc. Group III nitride LED with undoped cladding layer and multiple quantum well
WO2002065556A1 (en) * 2001-02-15 2002-08-22 Sharp Kabushiki Kaisha Nitride semiconductor light emitting element and production therefor
US7233028B2 (en) 2001-02-23 2007-06-19 Nitronex Corporation Gallium nitride material devices and methods of forming the same
US6611002B2 (en) 2001-02-23 2003-08-26 Nitronex Corporation Gallium nitride material devices and methods including backside vias
US6630689B2 (en) 2001-05-09 2003-10-07 Lumileds Lighting, U.S. Llc Semiconductor LED flip-chip with high reflectivity dielectric coating on the mesa
US6958497B2 (en) 2001-05-30 2005-10-25 Cree, Inc. Group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures
US6488767B1 (en) 2001-06-08 2002-12-03 Advanced Technology Materials, Inc. High surface quality GaN wafer and method of fabricating same
KR100558890B1 (ko) 2001-07-12 2006-03-14 니치아 카가쿠 고교 가부시키가이샤 반도체 소자
JP4148494B2 (ja) * 2001-12-04 2008-09-10 シャープ株式会社 窒化物系化合物半導体発光素子およびその製造方法
US6784462B2 (en) 2001-12-13 2004-08-31 Rensselaer Polytechnic Institute Light-emitting diode with planar omni-directional reflector
KR100909733B1 (ko) 2002-01-28 2009-07-29 니치아 카가쿠 고교 가부시키가이샤 지지기판을 갖는 질화물 반도체소자 및 그 제조방법
JP4063548B2 (ja) 2002-02-08 2008-03-19 日本碍子株式会社 半導体発光素子
JP4233268B2 (ja) 2002-04-23 2009-03-04 シャープ株式会社 窒化物系半導体発光素子およびその製造方法
KR101030068B1 (ko) 2002-07-08 2011-04-19 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자
DE10245628A1 (de) 2002-09-30 2004-04-15 Osram Opto Semiconductors Gmbh Elektromagnetische Strahlung emittierender Halbleiterchip und Verfahren zu dessen Herstellung
TW571449B (en) 2002-12-23 2004-01-11 Epistar Corp Light-emitting device having micro-reflective structure
WO2004073045A2 (en) 2003-02-12 2004-08-26 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Epitaxial growth of a zirconium diboride layer on silicon substrates
GB2398672A (en) 2003-02-19 2004-08-25 Qinetiq Ltd Group IIIA nitride buffer layers
US7001791B2 (en) 2003-04-14 2006-02-21 University Of Florida GaN growth on Si using ZnO buffer layer
JP4267376B2 (ja) 2003-06-04 2009-05-27 新日本製鐵株式会社 遅れ破壊特性の優れた高強度pc鋼線およびその製造方法
WO2005004247A1 (en) 2003-07-03 2005-01-13 Epivalley Co., Ltd. Iii-nitride compound semiconductor light emitting device
JP2005159299A (ja) 2003-10-30 2005-06-16 Sharp Corp 半導体発光素子
US7012016B2 (en) 2003-11-18 2006-03-14 Shangjr Gwo Method for growing group-III nitride semiconductor heterostructure on silicon substrate
US7071498B2 (en) 2003-12-17 2006-07-04 Nitronex Corporation Gallium nitride material devices including an electrode-defining layer and methods of forming the same
EP1583139A1 (en) 2004-04-02 2005-10-05 Interuniversitaire Microelectronica Centrum vzw ( IMEC) Method for depositing a group III-nitride material on a silicon substrate and device therefor
US7026653B2 (en) 2004-01-27 2006-04-11 Lumileds Lighting, U.S., Llc Semiconductor light emitting devices including current spreading layers
US7115908B2 (en) 2004-01-30 2006-10-03 Philips Lumileds Lighting Company, Llc III-nitride light emitting device with reduced polarization fields
US7345297B2 (en) 2004-02-09 2008-03-18 Nichia Corporation Nitride semiconductor device
JP2005277374A (ja) * 2004-02-26 2005-10-06 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体発光素子及びその製造方法
DE102005016592A1 (de) 2004-04-14 2005-11-24 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
TWI234297B (en) 2004-04-29 2005-06-11 United Epitaxy Co Ltd Light emitting diode and method of the same
US7791061B2 (en) 2004-05-18 2010-09-07 Cree, Inc. External extraction light emitting diode based upon crystallographic faceted surfaces
US7339205B2 (en) 2004-06-28 2008-03-04 Nitronex Corporation Gallium nitride materials and methods associated with the same
US20060002442A1 (en) 2004-06-30 2006-01-05 Kevin Haberern Light emitting devices having current blocking structures and methods of fabricating light emitting devices having current blocking structures
US7795623B2 (en) 2004-06-30 2010-09-14 Cree, Inc. Light emitting devices having current reducing structures and methods of forming light emitting devices having current reducing structures
US7687827B2 (en) 2004-07-07 2010-03-30 Nitronex Corporation III-nitride materials including low dislocation densities and methods associated with the same
TWI299914B (en) 2004-07-12 2008-08-11 Epistar Corp Light emitting diode with transparent electrically conductive layer and omni directional reflector
US7737459B2 (en) 2004-09-22 2010-06-15 Cree, Inc. High output group III nitride light emitting diodes
US7247889B2 (en) 2004-12-03 2007-07-24 Nitronex Corporation III-nitride material structures including silicon substrates
US7322732B2 (en) 2004-12-23 2008-01-29 Cree, Inc. Light emitting diode arrays for direct backlighting of liquid crystal displays
US7335920B2 (en) 2005-01-24 2008-02-26 Cree, Inc. LED with current confinement structure and surface roughening
KR100634306B1 (ko) 2005-03-28 2006-10-16 서울옵토디바이스주식회사 발광 다이오드 및 이의 제조 방법
US7446345B2 (en) 2005-04-29 2008-11-04 Cree, Inc. Light emitting devices with active layers that extend into opened pits
US7365374B2 (en) 2005-05-03 2008-04-29 Nitronex Corporation Gallium nitride material structures including substrates and methods associated with the same
KR100631414B1 (ko) 2005-05-19 2006-10-04 삼성전기주식회사 반도체 발광 다이오드 및 그 제조방법
KR100616686B1 (ko) 2005-06-10 2006-08-28 삼성전기주식회사 질화물계 반도체 장치의 제조 방법
EP1750310A3 (en) 2005-08-03 2009-07-15 Samsung Electro-Mechanics Co., Ltd. Omni-directional reflector and light emitting diode adopting the same
CN100338790C (zh) 2005-09-30 2007-09-19 晶能光电(江西)有限公司 在硅衬底上制备铟镓铝氮薄膜的方法
US7547925B2 (en) 2005-11-14 2009-06-16 Palo Alto Research Center Incorporated Superlattice strain relief layer for semiconductor devices
US7777217B2 (en) * 2005-12-12 2010-08-17 Kyma Technologies, Inc. Inclusion-free uniform semi-insulating group III nitride substrate and methods for making same
US8013320B2 (en) * 2006-03-03 2011-09-06 Panasonic Corporation Nitride semiconductor device and method for fabricating the same
KR100844722B1 (ko) * 2006-03-07 2008-07-07 엘지전자 주식회사 나노콘 성장방법 및 이를 이용한 발광 다이오드의제조방법
JP2007273946A (ja) 2006-03-10 2007-10-18 Covalent Materials Corp 窒化物半導体単結晶膜
US7910945B2 (en) 2006-06-30 2011-03-22 Cree, Inc. Nickel tin bonding system with barrier layer for semiconductor wafers and devices
US7674639B2 (en) 2006-08-14 2010-03-09 Bridgelux, Inc GaN based LED with etched exposed surface for improved light extraction efficiency and method for making the same
US7754514B2 (en) 2006-08-22 2010-07-13 Toyoda Gosei Co., Ltd. Method of making a light emitting element
US7557378B2 (en) 2006-11-08 2009-07-07 Raytheon Company Boron aluminum nitride diamond heterostructure
US7813400B2 (en) 2006-11-15 2010-10-12 Cree, Inc. Group-III nitride based laser diode and method for fabricating same
US7928471B2 (en) 2006-12-04 2011-04-19 The United States Of America As Represented By The Secretary Of The Navy Group III-nitride growth on silicon or silicon germanium substrates and method and devices therefor
US7547908B2 (en) 2006-12-22 2009-06-16 Philips Lumilieds Lighting Co, Llc III-nitride light emitting devices grown on templates to reduce strain
US8021904B2 (en) 2007-02-01 2011-09-20 Cree, Inc. Ohmic contacts to nitrogen polarity GaN
GB2447091B8 (en) 2007-03-02 2010-01-13 Photonstar Led Ltd Vertical light emitting diodes
CN100580905C (zh) 2007-04-20 2010-01-13 晶能光电(江西)有限公司 获得在分割衬底上制造的半导体器件的高质量边界的方法
US7598108B2 (en) 2007-07-06 2009-10-06 Sharp Laboratories Of America, Inc. Gallium nitride-on-silicon interface using multiple aluminum compound buffer layers
KR100947676B1 (ko) 2007-12-17 2010-03-16 주식회사 에피밸리 3족 질화물 반도체 발광소자
KR101371852B1 (ko) 2007-12-20 2014-03-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
CN102037575B (zh) 2008-03-27 2013-04-10 宋俊午 发光元件及其制造方法
US7791101B2 (en) 2008-03-28 2010-09-07 Cree, Inc. Indium gallium nitride-based ohmic contact layers for gallium nitride-based devices
US20100176369A2 (en) 2008-04-15 2010-07-15 Mark Oliver Metalized Silicon Substrate for Indium Gallium Nitride Light-Emitting Diodes
US8030666B2 (en) 2008-04-16 2011-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Group-III nitride epitaxial layer on silicon substrate
TW201001747A (en) 2008-06-27 2010-01-01 Advanced Optoelectronic Tech Gallium nitride based light emitting device with roughed surface and fabricating method thereof
JP5166146B2 (ja) * 2008-07-10 2013-03-21 スタンレー電気株式会社 窒化物半導体発光素子およびその製造方法
TW201005997A (en) 2008-07-24 2010-02-01 Advanced Optoelectronic Tech Rough structure of optoeletronics device and fabrication thereof
KR101064016B1 (ko) * 2008-11-26 2011-09-08 엘지이노텍 주식회사 발광 소자 및 그 제조방법
KR101025980B1 (ko) 2008-11-28 2011-03-30 삼성엘이디 주식회사 질화물계 반도체 발광소자의 제조방법
KR20100093872A (ko) 2009-02-17 2010-08-26 삼성엘이디 주식회사 질화물 반도체 발광소자 및 그 제조방법
TWI471913B (zh) 2009-07-02 2015-02-01 環球晶圓股份有限公司 Production method of gallium nitride based compound semiconductor
TWI487141B (zh) 2009-07-15 2015-06-01 榮創能源科技股份有限公司 提高光萃取效率之半導體光電結構及其製造方法
US8232568B2 (en) * 2009-08-21 2012-07-31 Bridgelux, Inc. High brightness LED utilizing a roughened active layer and conformal cladding
US9362459B2 (en) 2009-09-02 2016-06-07 United States Department Of Energy High reflectivity mirrors and method for making same
JP5426007B2 (ja) * 2010-02-19 2014-02-26 シャープ株式会社 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP5052636B2 (ja) * 2010-03-11 2012-10-17 株式会社東芝 半導体発光素子
US8642368B2 (en) * 2010-03-12 2014-02-04 Applied Materials, Inc. Enhancement of LED light extraction with in-situ surface roughening
KR101683898B1 (ko) 2010-06-21 2016-12-20 엘지이노텍 주식회사 발광 소자
KR101692410B1 (ko) * 2010-07-26 2017-01-03 삼성전자 주식회사 발광소자 및 그 제조방법
KR20120081506A (ko) * 2011-01-11 2012-07-19 삼성전자주식회사 수직형 발광소자
US8664679B2 (en) * 2011-09-29 2014-03-04 Toshiba Techno Center Inc. Light emitting devices having light coupling layers with recessed electrodes

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009527913A (ja) * 2006-02-23 2009-07-30 アズッロ セミコンダクターズ アクチエンゲゼルシャフト ニトリド半導体素子ならびにその製法
JP2007266577A (ja) * 2006-03-03 2007-10-11 Matsushita Electric Ind Co Ltd 窒化物半導体装置及びその製造方法
JP2011505073A (ja) * 2007-11-30 2011-02-17 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス半導体ボディおよびオプトエレクトロニクス半導体ボディの製造方法

Also Published As

Publication number Publication date
JP2014529190A (ja) 2014-10-30
WO2013049421A3 (en) 2013-07-11
US8664679B2 (en) 2014-03-04
US20140332838A1 (en) 2014-11-13
KR20140030235A (ko) 2014-03-11
WO2013049421A2 (en) 2013-04-04
US8822243B2 (en) 2014-09-02
CN103765613A (zh) 2014-04-30
US20130082290A1 (en) 2013-04-04
US20140127841A1 (en) 2014-05-08
TW201332148A (zh) 2013-08-01

Similar Documents

Publication Publication Date Title
US8664679B2 (en) Light emitting devices having light coupling layers with recessed electrodes
JP6049152B2 (ja) 光結合層を有する発光素子およびその製造方法
US9130068B2 (en) Light emitting devices having dislocation density maintaining buffer layers
JP5895048B2 (ja) 発光ダイオードの形成方法
HK1196708A (en) Light emitting devices having light coupling layers with recessed electrodes
HK1192795A (en) Light emitting devices having light coupling layers
HK1191739A (en) Light emitting devices having dislocation density maintaining buffer layers
HK1191737A (en) Light emitting regions for use with light emitting devices

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20160609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20160610

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160803

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170228