JP2016031260A - 負荷駆動回路の異常情報通知装置及び異常診断装置 - Google Patents

Abstract

【課題】異常診断用回路の事前診断処理と負荷駆動回路の異常診断処理を可能とする負荷駆動回路の異常情報通知装置及び異常診断装置を提供する。【解決手段】第１切換回路１２が第２基準電圧をコンパレータ１４に第１入力電圧として切換出力し第２切換回路１３が第１及び第２閾値電圧をコンパレータ１４に第２入力電圧として切換出力している時に、回路１７がコンパレータ１４の動作をマイコン５に通知し第１切換回路１２、第２切換回路１３およびコンパレータ１４の動作が事前診断される。正常であると判定された場合、第１切換回路１２が第１基準電圧又はその比例電圧をコンパレータ１４に第１入力電圧として切換出力し第２切換回路１３が第１及び第２閾値電圧をコンパレータ１４に第２入力電圧として切換出力している時に、回路１７は負荷４のオンオフ駆動制御信号のそれぞれに対応したコンパレータ１４の比較結果に基づき異常の有無を示す情報を通知する。【選択図】図１

Description

本発明は、負荷駆動回路の接続異常を検出するための異常情報通知装置及び異常診断装置に関する。

異常診断装置は、例えば燃料噴射制御装置の電子制御ユニット（ＥＣＵ：Electronic Control Unit）内に構成される。例えば負荷としてのソレノイドの電磁コイルなどは、何らかの予期しない事象に応じて、断線による負荷オープン、グランド線への短絡、電源線への短絡などの異常を生じる虞がある。このため、電子制御ユニットは異常検出する機能を備えている（例えば、特許文献１参照）。

特許文献１記載の技術は、ドライバＩＣが出力端子に対し電源電圧とグランド電圧との中間的な電圧である指標電圧を出力する指標電圧出力回路と、基準電圧を生成する基準電圧生成回路と、出力端子の電圧の分圧電圧と基準電圧とを比較して断線検出信号を出力するウィンドウコンパレータとから構成される断線検出回路を備えており、これにより電磁コイルの断線を検出している。

特開２００８−１１３４７号公報

特許文献１記載の技術によればウィンドウコンパレータを構成しているため、異常有無判定手段を構成するためには、少なくとも２つ以上のコンパレータを必要とする。このため回路規模が大規模化されてしまい好ましくない。しかも、コンパレータ等の異常診断用の各種回路が異常動作しているときには正常な診断結果を得ることができなくなってしまう。

本発明の目的は、コンパレータを１つのみ用いて構成することで回路規模を縮小化しながら、異常診断用に用いられる各種回路の事前診断処理及び負荷駆動回路の異常診断処理を可能とした負荷駆動回路の異常情報通知装置及び異常診断装置を提供することにある。

請求項１記載の発明は、第１電源線に接続されたスイッチ素子に駆動制御信号を印加することに応じて当該スイッチ素子に直列接続され第２電源線に接続された負荷を駆動する負荷駆動回路の異常情報通知装置を対象としている。
この請求項１記載の発明によれば、コンパレータは第１入力端子に与えられる第１入力電圧と第２入力端子に与えられる第２入力電圧とを比較し比較結果を出力する。基準電圧生成回路は、第１基準電圧と、第２基準電圧とを生成する。
閾値電圧生成回路は、第１及び第２閾値電圧を生成する。このとき、閾値電圧生成回路は、第２閾値電圧が第２基準電圧よりも低く第１閾値電圧が第２基準電圧よりも高い条件を満たす第１及び第２閾値電圧を生成する。

第１切換回路は基準電圧生成回路の第１及び第２基準電圧を切換えコンパレータに第１入力電圧として切換出力し、第２切換回路は閾値電圧生成回路の第１及び第２閾値電圧を切換えコンパレータに第２入力電圧として切換出力する。スイッチ素子により負荷に通電オンしたときに第１切換回路が第１電源線に入力される電圧又はその比例電圧をコンパレータに第１入力電圧として切換出力し、スイッチ素子により負荷に通電オフしたときに基準電圧生成回路の第１基準電圧を負荷及びスイッチ素子間のノードに印加し、第１切換回路が当該印加電圧又はその比例電圧をコンパレータに第１入力電圧として切換出力する。通知手段は、これらの第１切換回路の切換状態、第２切換回路の切換状態、コンパレータの比較結果に基づいて異常の有無を示す情報を通知する手段である。

スイッチ素子により前記負荷に通電オンしたときに当該スイッチ素子を通じて接続された第１電源線に入力される電圧又はその比例電圧を第１切換回路がコンパレータに第１入力電圧として切換出力し、スイッチ素子により負荷に通電オフしたときに基準電圧生成回路が第１基準電圧を負荷及びスイッチ素子間のノードに印加し、第１切換回路が当該印加電圧又はその比例電圧をコンパレータに第１入力電圧として切換出力することに応じて通知手段は異常を検知するための情報を通知する。

第１切換回路が第２基準電圧をコンパレータに第１入力電圧として切換出力していると共に第２切換回路が第１及び第２閾値電圧をコンパレータに第２入力電圧として切換出力している状態で、通知手段がコンパレータの動作を通知することにより、第１切換回路、第２切換回路、および、コンパレータの動作が事前診断される。

第１切換回路、第２切換回路、および、コンパレータの動作の事前診断結果が正常であると判定されたことを条件とした本診断時においては、第１切換回路が第１基準電圧又はその比例電圧をコンパレータに第１入力電圧として切換出力していると共に第２切換回路が第１及び第２閾値電圧をコンパレータに第２入力電圧として切換出力している状態で、通知手段は、負荷を駆動する駆動制御信号のオンオフ駆動制御信号のそれぞれに対応したコンパレータの比較結果に基づいて異常の有無を示す情報を通知する。すると、外部では異常の有無を判断することができる。これにより、コンパレータを１つのみ用いて構成することができ、回路規模を縮小化できる。しかも異常診断用に用いられる各種回路の事前診断処理及び負荷駆動回路の異常診断処理を可能にできる。

第１実施形態を概略的に示す負荷駆動回路の異常診断装置の電気的構成図 バッファアンプの内部を概略的に示す回路構成図 （ａ）は判定回路の内部の構成例を概略的に示す電気的構成図、（ｂ）は判定回路の各ノードの信号状態と判断手段の異常判断内容例を概略的に示すテーブル 事前診断処理の内容を概略的に示すタイミングチャート（正常時） 異常診断装置の動作の流れを概念的に示すフローチャート （ａ）（ｂ）は事前診断処理の内容を概略的に示すタイミングチャート（異常時） 本診断処理の内容を概略的に示すタイミングチャート（ハイサイド駆動：通常は負荷への通電オフ時） 本診断処理時の各ノードの信号状態（（ａ）通常時、（ｂ）電源短絡時、（ｃ）グランド短絡時） 本診断処理の内容を概略的に示すタイミングチャート（ハイサイド駆動：通常は負荷への通電オン時） 本診断処理の内容を概略的に示すタイミングチャート（ハイサイド駆動：通常は負荷への通電オン時） 本診断処理時の各ノードの信号状態（（ａ）通常時、（ｂ）オープン異常時、（ｃ）グランド短絡時） マスク期間における各ノードの信号状態を概略的に示すタイミングチャート 第２実施形態を概略的に示す負荷駆動回路の異常診断装置の電気的構成図 判定回路の各ノードの信号状態と判断手段の異常判断内容例を概略的に示すテーブル 本診断処理の内容を概略的に示すタイミングチャート（ローサイド駆動：通常は負荷への通電オフ時） 本診断処理の内容を概略的に示すタイミングチャート（ローサイド駆動：通常は負荷への通電オン時） 本診断処理の内容を概略的に示すタイミングチャート（ローサイド駆動：通常は負荷への通電オン時） マスク期間における各ノードの信号状態を概略的に示すタイミングチャート

以下、負荷駆動回路の異常情報通知装置及び異常診断装置の幾つかの実施形態を説明する。以下の実施形態中では、各実施形態間で同一機能または類似機能を備えた部分に同一符号を付して説明を省略する。

（第１実施形態）
図１〜図１２は第１実施形態を示す。図１には、負荷駆動回路の異常診断装置の電気的構成を概略的に示している。この負荷駆動回路１は、例えば車両（図示せず）に搭載された電子制御装置（ＥＣＵ：Electronic Control Unit）に設けられている。車両には、電源線としての電源端子２と他の電源線としてのグランド３との間にバッテリ電圧ＶＢがバッテリ（図示せず）から供給されている。負荷駆動回路１は、このバッテリ電圧ＶＢ及びこの電圧ＶＢに基づいて生成された電源電圧Ｖｃｃ等を用いて車両の運転状態に応じて負荷４を駆動制御する。

この負荷駆動回路１は、マイクロコンピュータ（以下マイコンと称す：判断手段相当）５、ゲートドライバ６、及び、スイッチ素子７を接続して構成され、スイッチ素子７に供給されるバッテリ電圧ＶＢにより負荷４をハイサイド駆動する。負荷４は、例えばソレノイド、インジェクタの電磁コイルなどの誘導性負荷であるが、負荷の種類は限られるものではない。また、図１にはハイサイド駆動の例を示しているが、後述するようにローサイド駆動の場合にも同様に適用できる。

マイコン５は、負荷駆動用の指令信号（ＰＷＭ信号）を生成しゲートドライバ６に出力する。ゲートドライバ６はマイコン５から入力される指令信号に応じてスイッチ素子７に駆動制御信号（オンオフの駆動制御信号）を印加する。スイッチ素子７は、例えばＰチャネル型のＭＯＳＦＥＴにより構成され、駆動制御信号が「Ｈ」のときにオフし、駆動制御信号が「Ｌ」のときにオンし、この駆動制御信号の変化に応じて負荷４に通電／断電する。このＭＯＳＦＥＴのソースにはバッテリ電圧ＶＢの電源端子２が接続されており、負荷４はＭＯＳＦＥＴのドレインとグランド３との間に接続されている。

さて、この負荷駆動回路１には集積回路装置８が接続されている。この集積回路装置８は異常情報通知装置として動作するもので、マイコン５と共に前述の負荷駆動回路１の異常診断装置９を構成している。異常診断装置９は、基準電圧生成回路１０、閾値電圧生成回路１１、第１切換回路１２、第２切換回路１３、１つのコンパレータ１４、クロック生成回路１５、ラッチ回路１６、回路１７、コントローラ１８、１９、及び、前述のマイコン５、を接続して構成される。

基準電圧生成回路１０は、第１基準電圧生成回路２０と第２基準電圧生成回路２１とを備える。第１基準電圧生成回路２０は第１基準電圧Ｖref1を生成するもので、例えば抵抗分圧回路により構成され、例えば２．５Ｖ程度の安定化基準電圧を出力する。第２基準電圧生成回路２１は第２基準電圧Ｖref2を生成するもので、例えば抵抗分圧回路により構成され、例えば０．８〜１．０Ｖ程度の安定化基準電圧を出力する。この第２基準電圧生成回路２１の第２基準電圧Ｖref2は第１切換回路１２に出力されている。

閾値電圧生成回路１１は、分圧抵抗Ｒ１〜Ｒ３を備えて構成される。これらの分圧抵抗Ｒ１〜Ｒ３は電源電圧Ｖccの供給ノードとグランドノードとの間に直列接続され電源電圧Ｖccを所定比で分圧する。閾値電圧生成回路１１は、抵抗Ｒ１とＲ２の共通接続ノードから第１閾値電圧Ｖth1を出力し、抵抗Ｒ２とＲ３の共通接続ノードから第２閾値電圧Ｖth2（＜Ｖth1）を出力する。第２閾値電圧Ｖth2は、第２基準電圧Ｖref2よりも低く予め設定されている。第１閾値電圧Ｖth1は、第２基準電圧Ｖref2よりも高く予め設定されている。

また、集積回路装置８は、第１基準電圧生成回路２０の第１基準電圧Ｖref1をバッファ出力するバッファアンプ２２を内蔵する。図２にバッファアンプ２２の構成例を示す。バッファアンプ２２は、１入力−２出力であり、高入力インピーダンス−低出力インピーダンスの構成となっている。このバッファアンプ２２は電源電圧Ｖｃｃにより動作するオペアンプＯＰ１のボルテージフォロワ回路２３を初段に備える。ボルテージフォロワ回路２３は第１基準電圧Ｖref1を入力し、このボルテージフォロワ回路２３の後段回路はこの第１基準電圧Ｖref1と同一又は比例した第１出力Ｖref11、第２出力Ｖref12をバッファアンプ２２の出力とする。これにより、仮にボルテージフォロワ回路２３の後段回路が異常を生じたとしても、その前段回路への影響を防ぐことができる。

バッテリ電圧ＶＢの入力ノードとボルテージフォロワ回路２３の出力ノードとの間には、電流源２４、ダイオード接続ＮＭＯＳトランジスタ２５、順方向ダイオード２６が直列接続されている。電流源２４とトランジスタ２５との共通接続ノードには出力ＮＭＯＳトランジスタ２７のゲートが接続されている。トランジスタ２７のドレインはバッテリ電圧ＶＢの供給ノードに接続されており、トランジスタのソースとグランドとの間には抵抗２８、ダイオード２９、抵抗３０、３１が直列接続されている。ＮＭＯＳトランジスタ２７のゲートソース間には、ＮＭＯＳトランジスタ３２のドレインゲート間が接続されており、ＮＭＯＳトランジスタ３２のソースは抵抗２８とダイオード２９のアノードとの共通接続ノードに接続されている。これにより、ＮＭＯＳトランジスタ２７の短絡保護が図られている。

さて、図１に示すように、バッファアンプ２２の第１出力Ｖref11は、集積回路装置２の出力端子Ｏ１を通じてスイッチ素子７と負荷４との共通接続ノードＮ１に出力されている。また、バッファアンプ２２の第２出力Ｖref12は第１切換回路１２に入力されている。第１切換回路１２は、例えばＭＯＳトランジスタ及びＮＯＴゲートを組み合わせて構成された通断電用のアナログスイッチＳＷ１，ＳＷ２を２組備える。この第１切換回路１２は、回路１７からコントローラ１９を通じて与えられる制御信号φ１、φ２（オンオフ制御信号）に応じて、バッファアンプ２２の第２出力Ｖref12と第２基準電圧生成回路２１の第２基準電圧Ｖref2とを切換え、この選択された基準電圧をコンパレータ１４の第１入力端子（非反転入力端子）に第１入力電圧Ｖinpとして切換出力する。

閾値電圧生成回路１１は、第１閾値電圧Ｖth1、第２閾値電圧Ｖth2を第２切換回路１３に出力する。第２切換回路１３は、例えばＭＯＳトランジスタ及びＮＯＴゲートを組み合わせて構成されたアナログスイッチＳＷ３，ＳＷ４を２組備えて構成される。この第２切換回路１３は、回路１７からコントローラ１８を通じて与えられる制御信号φ３、φ４（オンオフ制御信号）に応じて、閾値電圧生成回路１１により生成された第１閾値電圧Ｖth1、第２閾値電圧Ｖth2を選択的にコンパレータ１４の第２入力端子（反転入力端子）に第２入力電圧Ｖinnとして切換出力する。

コンパレータ１４は、これらの第１及び第２入力端子に与えられた電圧を比較し、デジタルレベルとしてラッチ回路１６に出力する。クロック生成回路１５は、例えば４０［ＭＨｚ］のクロック信号ＣＬＫを生成し、ラッチ回路１６、回路１７、コントローラ１８および１９を含む構成に出力する。ラッチ回路１６は、例えばＤフリップフロップにより構成され、クロック生成回路１５から与えられるクロック信号ＣＬＫに応じてデータを保持しＱ出力する。

このラッチ回路１６のＱ出力は回路１７に与えられる。ゲートドライバ６はマイコン５から入力される指令信号に応じてスイッチ素子７に駆動制御信号（オンオフ駆動制御信号）を印加するが、この駆動制御信号は、入力端子ＩＮ１を通じて回路１７にも入力される。回路１７は、ゲートドライバ６から駆動制御信号を入力する形態を示すが、マイコン５が出力するオンオフ指令信号を駆動制御信号として入力する形態に適用しても良い。回路１７は、ラッチ回路１６のＱ出力の内容に応じて異常の有無を示すデータ（情報）をマイコン５に通知し、必要に応じて回路１７がコントローラ１８、１９により第１及び第２切換回路１２及び１３を切換制御する。マイコン５は、回路１７から異常が存在する旨の情報が通知されたときには、フェールセーフ処理（例えばゲートドライバ６にオフ指令信号を直ちに出力し負荷駆動制御を停止）する。

図３（ａ）は回路１７の構成例を示す。回路１７は、コントローラ４０と、ラッチ回路４１、４２と、通信インタフェース回路４３と、ＮＯＴゲート４４とを備える。ラッチ回路４１、４２は、例えばＤフリップフロップにより構成される。通信インタフェース回路４３は、例えばＳＰＩ（Serial Peripheral Interface）バスを用いて構成される。

ラッチ回路１６のＱ出力は一方のラッチ回路４１のＤ端子に入力されると共にＮＯＴゲート４４を介して他方のラッチ回路４２のＤ端子に入力される。したがって、ラッチ回路１６のＱ出力は一方及び他方のラッチ回路４１、４２のＤ入力に相補的に入力される。

回路１７内のコントローラ４０は、クロック生成回路１５からクロック信号ＣＬＫを入力すると共に、ゲートドライバ６から駆動制御信号を入力する。コントローラ４０は、これらの入力信号に応じて制御信号φ５、φ６を一方及び他方のラッチ回路４１、４２のクロック端子に出力する。制御信号φ５、φ６は相補信号となっており、これらのラッチ回路４１、４２のＱ出力は通信インタフェース回路４３に入力されており、通信インタフェース回路４３は、これらのラッチ回路４１、４２の出力を回路１７の出力結果としてシリアル通信によりマイコン５に出力する。

上記構成の作用について説明する。まず、理解を容易にするため、バッファアンプ２２の基本的動作説明を行う。例えばイグニッションスイッチがオン操作されることでバッテリ電圧ＶＢがＥＣＵに入力される。電源が投入されると、電源電圧ＶＢ、Ｖｃｃが各回路に供給される。マイコン５がゲートドライバ６にオフ指令信号を出力すると、ゲートドライバ６はスイッチ素子７にオフ駆動制御信号（「Ｈ」）を印加する。すると、スイッチ素子７と負荷４との間の共通接続ノードＮ１には、バッファアンプ２２の第１出力Ｖref11が与えられる。

図２に示すバッファアンプ２２内のトランジスタ２５と２７の閾値電圧Ｖｔ１が一致するように構成され、抵抗２８による電圧降下がほぼ無視可能な電圧となる場合、バッファアンプ２２は、第１出力Ｖref11として、第１基準電圧Ｖref1にほぼ一致した電圧を出力する。第１基準電圧Ｖref1はバッテリ電圧ＶＢよりも低くグランド電圧よりも高い電圧であり、第１出力Ｖref11も同様である。

また、抵抗３０と３１の抵抗値比が２：１に設定されている場合、バッファアンプ２２は、第１出力Ｖref11の例えば３分の１の電圧Ｖref11／３を、第１基準電圧Ｖref1の第２出力Ｖref12として出力する。このバッファアンプ２２の第２出力Ｖref12は、閾値電圧生成回路１１が出力する第１閾値電圧Ｖth1よりも低く第２閾値電圧Ｖth2よりも高くなる電圧に予め設定されている。なお、前述の抵抗値比は２：１に設定された形態を示すが、この電圧条件を満たせば、抵抗値比はこれに限定されるものではなく適宜変更可能である。スイッチ素子７がオフされていれば、バッファアンプ２２は、第１基準電圧生成回路２０が出力する第１基準電圧Ｖref1と同一電圧又はその比例電圧を第１出力Ｖref11、第２出力Ｖref12として出力する。

他方、マイコン５がゲートドライバ６にオン指令信号を出力するとゲートドライバ６はスイッチ素子７にオン駆動制御信号（「Ｌ」）を印加する。すると、スイッチ素子７と負荷４との間の共通接続ノードＮ１にはバッテリ電圧ＶＢに近い電圧が与えられ、このバッテリ電圧ＶＢが集積回路装置８の出力端子Ｏ１を通じてバッファアンプ２２の出力側から入力されることになる。この場合、図２に示すダイオード２９の逆流防止作用により抵抗３０及び３１にはバッテリ電圧ＶＢが与えられる。したがって、バッファアンプ２２は、バッテリ電圧ＶＢをほぼ３分の１した電圧を第２出力Ｖref12として出力する。このようにしてバッファアンプ２２は動作する。

図４には電源投入時における事前診断処理（自己診断処理）と負荷の駆動時における異常判定処理をフローチャートにより概略的に示している。また、図５に電源投入後の全体の動作の流れを理解しやすくするようにタイミングチャートによって概略的に示す。

例えばイグニッションスイッチ（図示せず）がオン操作されることでバッテリ電圧ＶＢが負荷駆動回路１等（集積回路装置８）に入力される。負荷駆動回路１等（集積回路装置８）はこのバッテリ電圧ＶＢの入力電圧の上昇を検知し、コントローラ１９が制御信号φ１、φ２をそれぞれ「Ｌ」、「Ｈ」レベルとして第１切換回路１２のスイッチＳＷ１、ＳＷ２に出力する。また、コントローラ１８は制御信号φ３、φ４をクロック信号ＣＬＫの発生タイミングに同期して相補的に「Ｈ」、「Ｌ」を第２切換回路１３のスイッチＳＷ３、ＳＷ４に出力する（図４のＴ１期間）。

例えば、（φ１，φ２）＝（「Ｌ」，「Ｈ」）、（φ３，φ４）＝（「Ｈ」，「Ｌ」）の期間には（期間Ｔ１ａ）、コンパレータ１４の第１入力端子には第１入力電圧Ｖinpとして第２基準電圧Ｖref2が入力され、コンパレータ１４の第２入力端子には第２入力電圧Ｖinnとして第１閾値電圧Ｖth1が入力される。

この状態において、クロック生成回路１５がクロック信号ＣＬＫのパルスをラッチ回路１６に同期出力すると、ラッチ回路１６はこのクロック信号ＣＬＫのパルス入力タイミングにおいてＤ入力を保持し、この保持データが回路１７に出力される。ここで、第２基準電圧生成回路２１が生成する第２基準電圧Ｖref2は、第１閾値電圧Ｖth1より低く設定されている。

このため、第２切換回路１３がコンパレータ１４に第２入力電圧Ｖinnとして第１閾値電圧Ｖth1を選択的に切換出力するときには、コンパレータ１４、第１切換回路１２、第２切換回路１３が正常動作していればラッチ回路１６のＱ出力が「Ｌ」となる。しかし、前述の回路が正常動作していなければＱ出力が「Ｈ」となる。

また、その後、（φ１，φ２）＝（「Ｌ」，「Ｈ」）、（φ３，φ４）＝（「Ｌ」，「Ｈ」）の期間には（期間Ｔ１ｂ）、コンパレータ１４の第２入力端子には第２入力電圧Ｖinnとして第２閾値電圧Ｖth2が入力される。

この状態で、クロック生成回路１５がクロック信号ＣＬＫのパルスをラッチ回路１６に同期出力すると、ラッチ回路１６はこのクロック信号ＣＬＫのパルス入力タイミングにおいてＤ入力を保持し回路１７に出力する。ここで、第２基準電圧生成回路２１が生成する第２基準電圧Ｖref2は、第２閾値電圧Ｖth2より高く設定されている。このため、コンパレータ１４、第１切換回路１２、第２切換回路１３が正常動作していればラッチ回路１６のＱ出力が「Ｈ」となる（図４の期間Ｔ１ｂ参照：図５のＳ１）。しかし、前述の回路が正常動作していなければＱ出力が「Ｌ」となる。

また、その後の（φ１，φ２）＝（「Ｌ」，「Ｈ」）、（φ３，φ４）＝（「Ｈ」，「Ｌ」）の期間でも同様に、前述の回路が正常動作していれば、ラッチ回路１６のＱ出力が「Ｌ」となる（図４の期間Ｔ１ｃ参照：図５のＳ１）。

なお、逆に、これらの条件を満たしていないときには、図６（ａ）に示すように、前述のようなラッチ回路１６のＱ出力が異常値（「Ｌ」レベル持続）を示すことになったり、図６（ｂ）に示すように、ラッチ回路１６のＱ出力が異常値（「Ｈ」レベル持続）を示すことになったりする。

回路１７のコントローラ４０は、クロック信号ＣＬＫのクロック入力タイミングに応じて制御信号φ５，φ６を相補的に切換えてラッチ回路４１、４２にクロック入力させるため、ラッチ回路１６のＱ出力が交互にレベル変化していれば（例えば期間Ｔ１内の「Ｌ」「Ｈ」「Ｌ」）、ラッチ回路４１、４２は互いに同レベル（「Ｌ」「Ｌ」「Ｌ」又は「Ｈ」「Ｈ」「Ｈ」）を通信インタフェース回路４３に出力する。

図３（ｂ）は、判定回路とマイコンの通信処理、正常／異常判定処理の概要を概略的に示す。この図３（ｂ）のうち、特に通信インタフェース回路４３の出力Ｏと正常／異常判別内容との関係は、マイコン５がその内部メモリ（図示せず）にテーブルとして記憶保持するようになっている。

通信インタフェース回路４３は、連続して同レベル（「Ｌ」又は「Ｈ」）を入力すると、これに応じた信号「０００」又は「１１１」を出力Ｏとしてマイコン５にシリアル通信する。この事前診断処理はマイコン５が指令信号をオフとして実行する処理であり、図３（ｂ）に示すように、マイコン５は事前診断処理において正常であると判断できる。

逆に、図６（ａ）又は図６（ｂ）に示すように、ラッチ回路１６のＱ出力が異常値を示していると、ラッチ回路４１、４２は互いに異なるレベルを通信インタフェース回路４３に出力することになり、通信インタフェース回路４３がこのレベルに応じた信号（例えば「０１０」、「１０１」）を出力することにより、マイコン５は事前診断処理において異常（例えばグランド短絡、電源短絡）であると判断できる。この場合、マイコン５は通常動作への移行を見送ることになる（図５のＳ２）。

事前診断処理（自己診断処理）が行われた結果、事前診断処理を正常にパスしたときには、負荷駆動回路１は負荷４をオンオフ駆動する（図５のＳ３〜Ｓ９）。この間、異常検出、異常判定処理（本診断処理）を行う（図５のＳ４、Ｓ７）。この異常検出処理（本診断処理）は負荷４に通電オン又は通電オフしたときに同時並行して行われる処理となっている。

通常動作において、負荷駆動回路１が負荷４を駆動するときには、駆動制御信号がオフであるときに（図５のＳ３でＹＥＳ）、回路１７のコントローラ４０がコントローラ１９により、制御信号（φ１，φ２）＝（「Ｈ」，「Ｌ」）に設定する。このとき、コンパレータ１４の第１入力端子にはバッファアンプ２２の第２出力Ｖref12が第１切換回路１２を通じて出力される。

また、コントローラ１９による第２切換回路１３の切換タイミングはクロック生成回路１５のクロック信号ＣＬＫのパルス発生周期と同じ周期で互いに異なるタイミングとなっている。これにより、コンパレータ１４の第２入力端子には閾値電圧生成回路１１の第１及び第２閾値電圧Ｖth1及びＶth2が相補的に与えられる。そして、クロック信号ＣＬＫの発生タイミングにおいてラッチ回路１６がＤ入力を保持する。

以下、負荷４の通電オフ時、通電オン時の通常制御、異常検出時の制御を分けて説明する。通常、ソレノイド、インジェクタの通電コイルなどの負荷４を通常駆動するときに、何らかの外的な要因などに応じて、スイッチ素子７と負荷４の共通接続ノードＮ１が断線などにより開放してしまったり負荷４が短絡してしまったり、スイッチ素子７が短絡しグランドに短絡してしまったりする可能性もある。このような場合に備え、異常有無判定手段、異常判別手段を設けている。この場合の動作について説明する。

＜通電オフ時の通常制御＞
マイコン５がオフ指令信号をゲートドライバ６に出力し、ゲートドライバ６がスイッチ素子７にオフ駆動制御信号を印加し、負荷４への通電をオフしている間の異常検出動作を説明する。図１に示すように、マイコン５が負荷４への通電をオフ指令したとき、スイッチ素子７と負荷４との間の共通接続ノードＮ１にはバッファアンプ２２の第１出力Ｖref11が出力される。

図７に示すように、回路１７は、コントローラ１８により、クロック信号ＣＬＫのパルス発生タイミングとは位相を異なるようにしたタイミングで且つクロック信号ＣＬＫの周期と同一周期で、制御信号φ３，φ４を「Ｈ」「Ｌ」レベルで相補的に出力する。ラッチ回路１６は、クロック信号ＣＬＫに同期してＤ入力を保持してＱ出力する。

ここで、バッファアンプ２２の第２出力（比例電圧）Ｖref12（＝Ｖref11／３＝Ｖref1／３）が第１閾値電圧Ｖth1よりも低く第２閾値電圧Ｖth2よりも高くなるように予め設定されている。したがって、正常動作していれば、制御信号φ３，φ４が周期的に切換えられることで、ラッチ回路１６のＱ出力がクロック入力タイミングに応じて「Ｈ」「Ｌ」に交互に変化する（図７の期間Ｔａ１参照）。

このとき、回路１７のコントローラ４０は、クロック信号ＣＬＫのクロック入力タイミングに応じて、ラッチ回路１６のＱ出力に同期して制御信号φ５，φ６を相補的に切換えてラッチ回路４１、４２にクロック入力させる（φ５、φ６の波形は図１２参照）。このため、通信インタフェース回路４３の２入力には常に「Ｈ」が入力されることになる。したがって、通信インタフェース回路４３は、マイコン５に「１」を連続して（例えば「１１」）出力する。

すなわち、回路１７が、ラッチ回路１６のＱ出力を交互に変化することを検出していれば、マイコン５には正常動作している旨が通知される。図８（ａ）は、このときの各制御信号φ１、φ２、φ３、φ４と各ノードの信号変化をタイミングチャートで概略的に示している。

＜通電オフ時に電源短絡検出したときの制御動作＞
例えば、何らかの異常を生じ、ノードＮ１がバッテリ電圧ＶＢの電源端子２に短絡した場合について説明する。ノードＮ１が電源電圧ＶＢの電源端子２に短絡した場合、このノードＮ１の電圧が急上昇しバッテリ電圧ＶＢにほぼ一致する。この原因としては、ゲート駆動ドライバの誤作動などがある。

この場合、コンパレータ１４の第１入力端子には、バッファアンプ２２内の抵抗３０、３１を通じてバッテリ電圧ＶＢの３分の１の電圧ＶＢ／３が入力される。この結果、コンパレータ１４は制御信号φ３、φ４の変化に関わらず一定レベル（「Ｈ」）を出力する。この場合、回路１７のコントローラ４０が、制御信号（φ５，φ６）＝（「Ｈ」，「Ｌ」）、（「Ｌ」，「Ｈ」）を連続してラッチ回路４１、４２のクロック入力させたときに、通信インタフェース回路４３には（Ｑ１，Ｑ２）＝（「Ｈ」「Ｌ」）として入力される。通信インタフェース回路４３はこのレベルに応じた信号「１０」をマイコン５に通知するため、マイコン５は異常有りと判定すると共に、図３（ｂ）に示すように電源短絡異常である旨を判別できる。

すなわち、回路１７はラッチ回路１６のＱ出力が一定レベル「Ｈ」であることを２回検出すると、マイコン５に異常である旨が通知され、特に電源短絡異常である旨が通知されることになる。この場合、マイコン５側では、ノードＮ１またはバッファアンプ２２の第１又は第２出力Ｖref11，Ｖref12のノードが電源短絡した旨の異常判別を行うことができる。図８（ｂ）は、電源短絡時における各制御信号φ１、φ２、φ３、φ４と各ノードの信号変化を概略的に示している。

回路１７は、ラッチ回路１６のＱ出力が「Ｈ」であることを２回検出した場合、制御信号（φ３，φ４）＝（「Ｈ」，「Ｌ」）に設定する（図７の期間Ｔｂ１参照）。この設定は、何らかの影響に応じてゲート駆動処理の誤動作を生じていることを勘案し、電圧が再下降するタイミングを待機し検知するためである。

この再下降タイミングを待機した結果、ノードＮ１の電圧Ｖｏなどが再下降すれば、コンパレータ１４の第１入力端子の第１入力電圧Ｖinpが第１閾値電圧Ｖth1未満となる場合もある。この場合、コンパレータ１４の出力が「Ｌ」になり、次回のクロック発生タイミングでＱ出力が「Ｌ」となり、この場合、回路１７は入力信号が前述の正常状態に復帰しているため前述した通常制御を行う（図７の期間Ｔｃ１参照）。

＜負荷４の通電オフ時にグランド短絡検出したときの制御動作＞
例えば、何らかの異常を生じ、負荷４の通電オフ時にノードＮ１がグランドに短絡した場合について説明する。ノードＮ１がグランドに短絡した場合、このノードＮ１の電圧が急降下しグランド電位にほぼ一致する。この原因としては負荷４の両端子が短絡してしまうことが考えられる。

この場合、コンパレータ１４の第１入力端子には、バッファアンプ２２内の抵抗３０、３１を通じてグランド電位が入力される。この結果、コンパレータ１４は制御信号φ３、φ４の変化に関わらず一定レベル（「Ｌ」）を出力する。回路１７は、ラッチ回路１６のＱ出力が「Ｌ」であることを一定レベルとして少なくとも複数回（２回）検出すると、回路１７内のラッチ回路４１、４２のＱ出力は「Ｌ」「Ｈ」レベルの順に出力されることになる。すると、回路１７の通信インタフェース回路４３が、このレベルに応じた信号「０１」を出力することでマイコン５に異常である旨が通知され、特にグランド短絡異常である旨が通知されることになる。この場合、マイコン５側では、ノードＮ１またはバッファアンプ２２の第１又は第２出力Ｖreff11、Ｖref12のノードがグランド短絡した旨の異常判別を行うことができる。図８（ｃ）は、グランド短絡時における各制御信号φ１、φ２、φ３、φ４と各信号変化を概略的に示している。

回路１７は「Ｌ」を２回連続して検出した場合、コントローラ１８により制御信号（φ３，φ４）＝（「Ｌ」，「Ｈ」）に設定する（図７の期間Ｔｄ１参照）。この設定は、前述したようにノードＮ１の電圧が再上昇するタイミングを待機し検知するためである。待機した結果、通電ノードＮ１の電圧が再上昇すれば、ノードＮ１の電圧が再上昇しコンパレータ１４の第１入力端子の第１入力電圧Ｖinpが第２閾値電圧Ｖth2を超える場合も考えられる（図示せず）。この場合、コンパレータ１４の出力が「Ｈ」になり、次回のクロック発生タイミングでＱ出力が「Ｈ」となり、回路１７は入力信号が前述の正常状態に復帰しているため前述した通常制御を行う（図７の期間Ｔａ１又はＴｃ１参照）。

次に、通電オン時の制御動作について説明する。なお、以下に説明するように、通電オフ時と通電オン時の異常判定処理の制御信号φ１〜φ４の出力は互いに異なるため、これらのオフ駆動→オン駆動、オン駆動→オフ駆動時には、当該制御信号の出力処理を変更するためのマスク期間（例えば図７、図９、図１０の期間Ｔｚ参照）を設けているが、この説明は後述する。

＜通電オン時の通常制御動作＞
マイコン５がオン指令信号をゲートドライバ６に出力し、ゲートドライバ６がスイッチ素子７をオン制御して負荷４への通電をオンしている間の異常検出動作を説明する。図９に示すように、マイコン５が負荷４へオン指令信号を出力したとき、スイッチ素子７と負荷４との間の共通接続ノードＮ１には、ほぼバッテリ電圧ＶＢに近い電圧がスイッチ素子７を通じて与えられる。回路１７は、ゲートドライバ６からオン駆動制御信号が与えられると、コントローラ４０、１８により制御信号（φ３，φ４）＝（「Ｈ」，「Ｌ」）に固定設定する。

バッファアンプ２２の第２出力Ｖref12は第１閾値電圧Ｖth1よりも低く第２閾値電圧Ｖth2よりも高くなるように予め設定されている。したがって、正常動作していれば、制御信号φ３，φ４がそれぞれ「Ｈ」、「Ｌ」であっても、クロック信号ＣＬＫの入力タイミングに応じて一定レベル「Ｈ」が出力される（図９の期間Ｔａ２、図１０の期間Ｔａ３参照）。回路１７は、ラッチ回路１６のＱ出力が一定レベル「Ｈ」であるときには、ラッチ回路４１が「Ｈ」をＱ１出力し、ラッチ回路４２が「Ｌ」をＱ２出力するため、通信インタフェース回路４３が「１０」を連続出力し、図３（ｂ）に示すように、マイコン５に正常動作である旨が通知される。図１１（ａ）は、このときの各制御信号φ１、φ２、φ３、φ４と各ノードの信号変化をタイミングチャートで概略的に示している。

＜通電オン時にオープン（開放）検出したときの制御動作＞
例えば、何らかの異常を生じ、負荷４への通電ノードＮ１が断線などの影響でオープン（開放）した場合について図９を参照しながら説明する。ノードＮ１が開放した場合、集積回路装置８の出力端子Ｏ１とバッファアンプ２２の第１及び第２出力との間が遮断される。すると、バッファアンプ２２は独立して電圧Ｖref1を生成し、第１切換回路１２を通じてコンパレータ１４の第１入力端子に電圧Ｖref1の３分の１の電圧Ｖref1／３が出力される（図９の期間Ｔａ２の後半期間のＶinp参照）。コンパレータ１４は、第１入力端子の入力電圧Ｖinpが第１閾値電圧Ｖth1より低くなると、「Ｌ」をラッチ回路１６のＤ入力に出力する（図９のタイミングＴａ２ａ参照）。この結果、ラッチ回路１６は、次回のクロック入力タイミングにおいてＱ出力として「Ｌ」を出力する。

ラッチ回路１６が「Ｌ」をＱ出力した場合、回路１７は、コントローラ４０、１８を通じて制御信号（φ３，φ４）を「Ｈ」「Ｌ」交互に設定する（図９の期間Ｔｂ２参照）。これは、異常の種別を判定するために行われる。

回路１７は、制御信号（φ３，φ４）＝（「Ｌ」，「Ｈ」）にするときには、第２切換回路１３がコンパレータ１４の第２入力端子に第２閾値電圧Ｖth2を切換出力する。すると、コンパレータ１４は第２閾値電圧Ｖth2と比較した結果として「Ｈ」を出力する。このため、ラッチ回路１６は、その次のクロック入力タイミングにおいてＱ出力として「Ｈ」を出力する。

回路１７は、制御信号（φ３，φ４）＝（「Ｈ」，「Ｌ」）にするときには、第２切換回路１３がコンパレータ１４の第２入力端子に第１閾値電圧Ｖth1を切換出力する。すると、コンパレータ１４は第１閾値電圧Ｖth1と比較した結果として「Ｌ」を出力する。このため、ラッチ回路１６は、その次のクロック入力タイミングにおいてＱ出力として「Ｌ」を出力する。すなわち、コンパレータ１４の第１入力端子の入力電圧がＶref1／３でほぼ一定に保たれており、第１閾値電圧Ｖth1と第２閾値電圧Ｖth2との間に保持されていると、ラッチ回路１６は「Ｈ」「Ｌ」交互にＱ出力する。

ラッチ回路１６が「Ｈ」「Ｌ」交互にＱ出力した場合、回路１７内では、ラッチ回路４１が「Ｈ」をＱ１出力し、ラッチ回路４２が「Ｈ」をＱ２出力するため、通信インタフェース回路４３が「１１」を出力し、図３（ｂ）に示すように、マイコン５にオープン異常であることが通知される。マイコン５側では、断線などの影響に応じて負荷接続ノードＮ１が開放されていることを特定できる。マイコン５は、異常であると判断すると、例えばゲートドライバ６にオフ指令信号を出力し、ゲートドライバ６がオフ駆動制御信号を出力し駆動処理を停止することでフェールセーフ処理する（図９のタイミングＴｂ２ａ参照）。図１１（ｂ）は、オープン検出したときの各制御信号φ１、φ２、φ３、φ４と各ノードの信号変化を概略的に示している。

＜通電オン時にグランド短絡検出したときの制御動作＞
例えば、何らかの異常を生じ、負荷４への通電ノードＮ１がグランドに短絡した場合について図１０を参照しながら説明する。ノードＮ１がグランドに短絡した場合、このノードＮ１の電圧が急下降しグランド電位にほぼ一致する。この場合、コンパレータ１４の第１入力端子には、バッファアンプ２２内の抵抗３０、３１を通じてグランド電位が入力される。コンパレータ１４の第１入力端子の入力電圧Ｖinpが第１閾値電圧Ｖth1より低くなると、「Ｌ」をラッチ回路１６のＤ入力に出力する（図１０のタイミングＴａ３ａ参照）。この結果、ラッチ回路１６は、次回のクロック入力タイミングにおいてＱ出力として「Ｌ」を出力する。

ラッチ回路１６が「Ｌ」をＱ出力した場合、回路１７は、前述同様に、コントローラ４０、１８を通じて制御信号（φ３，φ４）を「Ｈ」「Ｌ」交互に設定する（図１０の期間Ｔｂ０参照）。これは、異常の種別を判定するために行われる。

回路１７は、制御信号（φ３，φ４）＝（「Ｌ」，「Ｈ」）にするときには、第２切換回路１３がコンパレータ１４の第２入力端子に第２閾値電圧Ｖth2を切換出力する。負荷４への通電ノードＮ１がグランドに短絡した場合、コンパレータ１４の第１入力端子にはグランド電位が入力される（図１０のタイミングＴｂ３ｂのＶinp参照）ため、コンパレータ１４は第２閾値電圧Ｖth2と比較した結果として「Ｌ」を出力する。このため、ラッチ回路１６は、その次のクロック入力タイミングにおいてＱ出力として「Ｌ」を連続出力する。

すなわち、コンパレータ１４の第１入力端子の入力電圧Ｖinpがグランド電位でほぼ一定に保たれていると、ラッチ回路１６は一定レベル「Ｌ」をＱ出力する。
ラッチ回路１６が一定レベル「Ｌ」を連続してＱ出力した場合、回路１７内では、ラッチ回路４１が「Ｌ」をＱ１出力し、ラッチ回路４２が「Ｈ」をＱ２出力するため、通信インタフェース回路４３が「０１」を出力し、図３（ｂ）に示すように、マイコン５にグランド短絡異常であることが通知される。マイコン５は、異常であると判断すると、例えばゲートドライバ６にオフ指令信号を出力し、ゲートドライバ６がオフ駆動制御信号を出力し駆動処理を停止することでフェールセーフ処理する（図１０のタイミングＴｂ３ｃ参照）。図１１（ｃ）は、グランド短絡検出時における各制御信号φ１、φ２、φ３、φ４と各ノードの信号変化を概略的に示している。

なお前述したように、回路１７は、ラッチ回路１６のＱ出力として「Ｌ」を１回検出した場合、制御信号（φ３，φ４）＝（「Ｌ」，「Ｈ」）に設定する。このように設定した後、ノードＮ１の電圧が再上昇してコンパレータ１４の第１入力端子の第１入力電圧Ｖinpが第１閾値電圧Ｖth1を超えて戻る場合も考えられる（図示せず）。

この場合、コンパレータ１４の出力が「Ｈ」になり、次回のクロック発生タイミングでＱ出力が「Ｈ」となる。逆に、回路１７により１回だけ「Ｈ」と検出されたとしても次回「Ｌ」となる場合にはオープン異常と判定するため、この場合、判定回路は２回連続して「Ｈ」を検出した場合に正常動作に復帰したと判定し、前述の通常制御を行う。回路１７は「Ｈ」を２回以上検出することで正常に動作していると判定し、前述の通常制御を行う。このようにすることもできる。

以下、通電オン時と通電オフ時の切換期間をマスクする形態について説明する。
＜マスク期間について＞
前述したように、負荷４に対し通電オンしたときと負荷４に対し通電オフしたときとで通知手段となる回路１７、異常有無判定手段（マイコン５及び回路１７）１００、異常判別手段（マイコン５及び回路１７）１００を共用化して構成できるものの、回路１７及びマイコン５による異常有無判定条件、異常判別条件（制御信号φ１〜φ４の出力など）に違いがある。そこで、図１２に示すように、通電オン時と通電オフ時の切換期間にマスク期間Ｔｚを設けると良い。

この回路１７は、ゲートドライバ６から駆動制御信号が送信され、当該駆動制御信号がオンからオフまたはオフからオンに変化するタイミングを受け付けると、当該タイミングから所定時間の間、コンパレータ１４の比較結果となるラッチ回路１６のＱ出力をマスクする（図５に示すＳ３ａ、Ｓ３ｂ、Ｓ６ａ、Ｓ６ｂ）。図１２には、駆動制御信号がオンからオフに遷移するときの回路１７の動作を概略的に示している。この図１２に示すように、マイコン５がオフ指令信号またはオン指令信号をゲートドライバ６に与えると、ゲートドライバ６は駆動制御信号としてオフ駆動制御信号またはオン駆動制御信号をスイッチ素子７に出力する。

ゲートドライバ６がスイッチ素子７をオン駆動する定常状態（図１２の期間Ｔon）、または、ゲートドライバ６がスイッチ素子７をオフ駆動する定常状態（図１２の期間Ｔoff）において、回路１７は、クロック信号ＣＬＫの入力タイミングに同期してコントローラ４０が制御信号φ５、φ６を順次出力する。

コントローラ４０が制御信号φ５、φ６を出力し続けている間、ラッチ回路１６のＱ出力がラッチ回路４１のＱ１出力とされ、ラッチ回路１６のＱ出力の否定信号がラッチ回路４２のＱ２出力とされ、このＱ１出力、Ｑ２出力が通信インタフェース回路４３に入力される。通信インタフェース回路４３はこのＱ１出力、Ｑ２出力に応じた信号をマイコン５に出力する。

しかし、前述したように通電オン時と通電オフ時とでは異常判定条件が異なる。すなわち、例えば、通電オン時には、通常、第２切換回路１３が閾値電圧生成回路１１の第１閾値電圧Ｖth1を切換出力し続けることで異常判定処理を行っているのに対し、通電オフ時には、通常、第２切換回路１３が閾値電圧生成回路１１の第１及び第２閾値電圧Ｖth1、Ｖth2を切換出力して異常判定処理を行っている。このため、スイッチ素子７をオン駆動からオフ駆動に切換える遷移期間、または、スイッチ素子７をオフ駆動からオン駆動に切換える遷移期間、において異常判定結果を誤認してしまう虞がある。そこで、本実施形態では異常判定処理のマスク期間Ｔｚを設けている。

スイッチ素子７のオン状態において、マイコン５がオフ指令信号をゲートドライバ６に与えると、ゲートドライバ６はオフ駆動制御信号をスイッチ素子７に出力する。このとき、ゲートドライバ６は、オフ駆動制御信号を回路１７に出力する。回路１７のコントローラ４０は、このオフ駆動制御信号を受け付けると（タイミングＴｚ１）、制御信号φ５、φ６の出力を所定期間（例えば１０００μ秒：遷移期間含む）Ｔｙの間停止する。この所定期間Ｔｙは、負荷４を通電オンから通電オフに遷移するときの各ノードＮ１の電圧変動時間を十分に含む時間に設定されている。

このため、コントローラ４０は各ラッチ回路４１、４２に制御信号φ５、φ６を出力しないことになり、各ラッチ回路４１、４２はマイコン５にラッチ回路１６の出力を与えない。マイコン５には通信インタフェース回路４３の出力が与えられるものの、前述の所定期間Ｔｙの間、マイコン５は、この回路１７の出力を無効化し異常判定処理用には用いない。

他方、ゲートドライバ６がオフ駆動制御信号をスイッチ素子７に出力すると、スイッチ素子７はオフする。するとノードＮ１の電圧が低下する。このときノードＮ１が低下する最低電圧は、第１基準電圧生成回路２０の第１基準電圧Ｖref1である。このとき、バッファアンプ２２の第２出力Ｖref12はＶref1／３まで低下する。したがって、コンパレータ１４の第１入力端子の入力電圧Ｖinpは、第１閾値電圧Ｖth1を跨ぐことになる（図１２のタイミングＴｚ２参照）。

回路１７は、このタイミングＴｚ２を超えるように予め設定されたタイミングにおいて、コントローラ４０、１８により制御信号φ３、φ４を「Ｌ」「Ｈ」交互に切換えるように設定する（図１２のタイミングＴｚ３参照）。すると、第２切換回路１３は第１閾値電圧Ｖth1、第２閾値電圧Ｖth2を交互に切換出力する。

オフ駆動制御信号が与えられてから所定期間Ｔｙよりも短く設定された時間Ｔｘ（＜Ｔｙ）が経過すると、回路１７は各ラッチ回路４１、４２にクリア信号／ＣＬＲを出力し、オフ駆動制御信号が与えられてから所定期間Ｔｙが経過したときに、制御信号φ５、φ６を制御信号φ６から順次再出力する。すると、ラッチ回路４２のＱ２出力が先に「Ｈ」となり、その後、ラッチ回路４１のＱ１出力が「Ｈ」となり、通信インタフェース回路４３は、通常通電オフ時の信号「１１」をマイコン５に対し最終的に出力できる。これにより、異常判定処理の誤認を防ぐことができる。通電オンから通電オフ時の形態を示したが、通電オフから通電オン時の形態もほぼ同様であるため説明を省略する。

＜まとめ＞
以上説明したように本実施形態によれば、少なくとも異常情報を通知する集積回路装置８内にはコンパレータを１つのみ用いて構成することができ、回路規模を縮小化できる。しかも異常診断用に用いられる各種回路の事前診断処理及び負荷駆動回路の異常診断処理を可能にできる。

また、回路１７は、駆動制御信号がオンからオフまたはオフからオンに変化するタイミングを受け付けると、当該タイミングから所定期間Ｔｙの間、コンパレータ１４の比較結果をマスクするため、当該所定期間Ｔｙ中のコンパレータ１４の比較結果に基づく異常の有無の情報通知が無効化されることになり、オンからオフ、オフからオンに駆動制御信号が変化するときの異常の判断ミスを防止できる。

また、負荷４の通電をオフしたときには、基準電圧生成回路１０がバッファアンプ２２を通じて第１基準電圧Ｖref1をノードＮ１に印加し、第１切換回路１２が第１基準電圧の比例電圧Ｖref12をコンパレータ１４の第１入力端子に第１入力電圧として切換出力する間、第２切換回路が閾値電圧生成回路１１の第１及び第２閾値電圧Ｖth1及びＶth2を切換えコンパレータ１４の第２入力端子に第２入力電圧として切換出力し、第２切換回路１３が閾値電圧生成回路１１の第１及び第２閾値電圧Ｖth1及びＶth2を切換出力するときには、回路１７は、コンパレータ１４の比較結果が交互に変化すれば正常である旨を示す情報を通知し、コンパレータ１４の比較結果が交互に変化せず一定レベルであるときに異常である旨の情報を通知する。このため異常の有無を通知でき、マイコン５側では異常の有無を判断できる。

この際、コンパレータ１４の比較結果が一定レベルであるときに電源線（例えば電源端子２、グランド３）の印加電圧に対応した同一レベルであることを条件として、回路１７は、スイッチ素子７と負荷４との間の共通接続ノードＮ１が対応した電源線（電源端子２、グランド３）に短絡した旨を示す情報を通知するため、マイコン５側ではこの異常の種類を判別できる。

また、負荷４の通電をオンしたときには、第１切換回路１２が電源端子２に与えられるバッテリ電圧ＶＢの比例電圧ＶＢ／３をコンパレータ１４の第１入力端子に第１入力電圧として切換出力する間、第２切換回路１３が閾値電圧生成回路１１の第１及び第２閾値電圧Ｖth1、Ｖth2を切換えてコンパレータ１４の第２入力端子に第２入力電圧として切換出力する。このとき、回路１７は、コンパレータ１４の比較結果が電源端子２に与えられるバッテリ電圧ＶＢの印加電位側の一定レベル「Ｈ」であるときには正常である旨の情報を通知し、それ以外のときには異常である旨の情報を通知する。このため、マイコン５側ではこの異常の有無を判断できる。

第２切換回路１３がコンパレータ１４の第２入力電圧として第１及び第２閾値電圧Ｖth1、Ｖth2を切換出力するときにコンパレータ１４の比較結果が交互に変化したときには、回路１７は、スイッチ素子７と負荷４の共通接続ノードＮ１などが開放されている旨の情報を通知し、コンパレータ１４の比較結果がグランド３側の一定レベル「Ｌ」であればグランドに短絡した旨の情報を通知する。このため、マイコン５側ではこの異常の種類を判別できる。

（第２実施形態）
図１３〜図１８は第２実施形態を示す。第１実施形態はハイサイド駆動に適用した例を示したが、第２実施形態はローサイド駆動に適用した例を示す。前述実施形態と同一部分については同一符号を付して説明を省略する。図１３に示すように、バッテリ電圧ＶＢの供給端子とグランドとの間には負荷４とスイッチ素子１０７とが直列接続されている。スイッチ素子１０７は例えばＮチャネル型のＭＯＳトランジスタにより構成される。負荷４とスイッチ素子１０７との間の共通接続ノードＮ１０１にはバッファアンプ２２の出力が与えられている。その他の構成は前述実施形態とほぼ同様であるが、マイコン５側の異常判別処理内容は図１４に示すようにマイコン５内のメモリに記憶されている。

以下、上記構成の作用について説明する。事前診断処理については第１実施形態と同様であるためその説明を省略する。図１５には通電オフ時の通常制御、異常時の制御処理を概略的に示す。

＜通電オフ時の通常制御＞
マイコン５がオフ指令信号をゲートドライバ６に出力し、ゲートドライバ６がスイッチ素子１０７をオフ駆動し負荷４への通電をオフしている間の異常検出動作を説明する。図１５に示すように、マイコン５が負荷４への通電をオフ指令したとき、スイッチ素子１０７と負荷４との間の共通接続ノードＮ１０１にはバッファアンプ２２を通じて第１基準電圧Ｖref1の第１出力Ｖref11が出力される。

回路１７は、コントローラ１８により制御信号φ３，φ４をクロック信号ＣＬＫのパルス発生タイミングとは異なるタイミングで且つクロック信号ＣＬＫの周期と同一周期で相補的に切換出力する。ラッチ回路１６は、クロック信号ＣＬＫに同期してＤ入力を保持しＱ出力する。

第１基準電圧Ｖref1の第２出力Ｖref12は第１閾値電圧Ｖth1よりも低く第２閾値電圧Ｖth2よりも高くなるように予め設定されている。したがって、正常動作していれば、制御信号φ３，φ４が時間的に切換えられることで、ラッチ回路のＱ出力がクロック入力タイミングに応じて「Ｈ」「Ｌ」に交互に変化する（図１５の期間Ｔａ４参照）。回路１７は、ラッチ回路１６のＱ出力が交互に変化することを検出すると、通信インタフェース回路４３はこれに応じた信号「０」又は「１」を連続出力するため、マイコン５は正常動作している旨を判断できる。

＜通電オフ時にグランド短絡検出したときの制御動作＞
例えば、何らかの異常を生じ、負荷４への通電ノードＮ１０１がグランドに短絡した場合について説明する。ノードＮ１０１がグランドに短絡した場合、このノードＮ１０１の電圧が急降下しグランド電位にほぼ一致する。この場合、コンパレータ１４の第１入力端子には、バッファアンプ２２内の抵抗３０、３１を通じてグランド電位が入力される。この結果、コンパレータ１４は制御信号φ３、φ４の変化に関わらず一定レベル（「Ｌ」）を出力し、ラッチ回路１６は「Ｌ」をＱ出力する（図１５の期間Ｔｂ４参照）。

ラッチ回路１６が一定レベル「Ｌ」をＱ出力した場合、回路１７内では、ラッチ回路４１が「Ｌ」をＱ１出力し、ラッチ回路４２が「Ｈ」をＱ２出力するため、通信インタフェース回路４３が「０１」を出力し、図１４に示すように、マイコン５にグランド短絡異常であることが通知される。マイコン５は、ノードＮ１０１またはバッファアンプ２２の第１又は第２出力Ｖref11、Ｖref12がグランド短絡した旨を特定できる。

回路１７は、ラッチ回路１６のＱ出力について「Ｌ」を２回連続して検出したときに、制御信号（φ３，φ４）＝（「Ｌ」，「Ｈ」）に設定する。この設定は、何らかのゲート駆動時の誤作動などを生じている場合などに待機するための設定であり、出力電圧Ｖｏが再上昇するタイミングを待機し検知するために設けられる。待機した結果、ノードＮ１０１の電圧が再上昇すれば、コンパレータ１４の第１入力端子の第１入力電圧Ｖinpが第２閾値電圧Ｖth2を超える場合もある（タイミングＴｂ４ａ参照）。この場合、コンパレータ１４の出力が「Ｈ」になり、次回のクロック信号ＣＬＫの発生タイミングでＱ出力が「Ｈ」となり、この場合、回路１７は正常動作に復帰した旨の情報をマイコン５に通知し、前述の通常制御が行われる（図１５の期間Ｔｃ４参照）。

＜通電オフ時に電源短絡検出したときの制御動作＞
例えば、何らかの異常を生じ、負荷４への通電ノードＮ１０１がバッテリ電圧ＶＢの供給端子に短絡した場合について説明する。ノードＮ１０１がバッテリ電圧ＶＢの供給端子に短絡した場合、このノードＮ１０１の電圧が急上昇しバッテリ電圧ＶＢにほぼ一致する。この場合、コンパレータ１４の第１入力端子には、バッファアンプ２２内の抵抗３０、３１を通じてバッテリ電圧ＶＢの３分の１の電圧ＶＢ／３が入力される。この結果、コンパレータ１４は制御信号φ３、φ４の変化に関わらず一定レベル（「Ｈ」）を出力する。

回路１７は、ラッチ回路１６のＱ出力が一定レベル「Ｈ」であることを２回以上検出すると、回路１７内では、ラッチ回路４１が「Ｈ」をＱ１出力し、ラッチ回路４２が「Ｌ」をＱ２出力するため、通信インタフェース回路４３が「１０」を出力し、図１４に示すように、マイコン５に電源短絡異常である旨が通知される（図１５の期間Ｔｄ４参照）。マイコン５は、ノードＮ１０１またはバッファアンプ２２の第１又は第２出力Ｖref11、Ｖref12が電源短絡した旨を特定できる。

回路１７は、ラッチ回路１６のＱ出力として「Ｈ」を２回検出した場合、制御信号（φ３，φ４）＝（「Ｈ」，「Ｌ」）に設定する。この設定は出力電圧が再下降するタイミングを待機し検知するためである。待機した結果、ノードＮ１０１の電圧が再下降してコンパレータ１４の第１入力端子の第１入力電圧Ｖinpが第１閾値電圧Ｖth1未満となる場合もある（図示せず）。この場合、コンパレータ１４の出力が「Ｌ」になり、次回のクロック発生タイミングでラッチ回路１６のＱ出力が「Ｌ」となり、この場合、回路１７は正常動作に復帰した旨をマイコン５に通知し、前述の通常制御が行われる。

続いて、通電オン時の制御動作について説明する。
＜通電オン時の通常制御動作＞
マイコン５がオン指令信号をゲートドライバ６に出力し、ゲートドライバ６がスイッチ素子１０７をオン制御し負荷４への通電をオンしている間の異常検出動作を説明する。図１２に示すように、マイコン５がオン指令したとき、スイッチ素子１０７と負荷４との間の共通接続ノードＮ１０１にはほぼグランド電位がスイッチ素子１０７を通じて与えられる。回路１７は、ゲートドライバ６からオン駆動制御信号が与えられると、コントローラ４０、１８により制御信号（φ３，φ４）＝（「Ｌ」，「Ｈ」）に固定設定する。

バッファアンプ２２の第２出力Ｖref12が第１閾値電圧Ｖth1よりも低く第２閾値電圧Ｖth2よりも高くなるように予め設定されている。したがって、正常動作していれば、制御信号φ３，φ４がそれぞれ「Ｌ」、「Ｈ」であっても、クロック信号ＣＬＫの入力タイミングに応じて一定レベル「Ｌ」が出力される（図１６の期間Ｔａ４参照）。回路１７は、ラッチ回路１６のＱ出力が一定レベル「Ｌ」であるときには、ラッチ回路４１が「Ｌ」をＱ１出力し、ラッチ回路４２が「Ｈ」をＱ２出力するため、通信インタフェース回路４３が「０１」を連続出力し、図１４に示すように、マイコン５に正常動作である旨が通知される。

＜通電オン時にオープン（開放）検出したときの制御動作＞
例えば、何らかの異常を生じ、負荷４への通電ノードＮ１０１が断線などの影響でオープン（開放）した場合について説明する。ノードＮ１０１が開放した場合、集積回路装置８の出力端子Ｏ１とバッファアンプ２２の第１及び第２出力との間が遮断される。すると、バッファアンプ２２は独立して電圧Ｖref1を生成し、第１切換回路１２を通じてコンパレータ１４の第１入力端子に入力される（図１６の期間Ｔａ５の後半期間のＶinp参照）。

コンパレータ１４は、第１入力端子の入力電圧Ｖinpが第２閾値電圧Ｖth2より高くなると、「Ｈ」をラッチ回路１６のＤ入力に出力する（図１６のタイミングＴａ５ａ参照）。この結果、ラッチ回路１６は、次回のクロック入力タイミングにおいてＱ出力として「Ｈ」を出力する。

ラッチ回路１６が「Ｈ」をＱ出力した場合、回路１７は、コントローラ４０、１８を通じて制御信号（φ３、φ４）を「Ｈ」「Ｌ」交互に設定する（図１６の期間Ｔｂ５参照）。これは、異常の種別を判定するために行われる。

回路１７は、制御信号（φ３，φ４）＝（「Ｈ」，「Ｌ」）にするときには、第２切換回路１３がコンパレータ１４の第２入力端子に第１閾値電圧Ｖth1を切換出力する。すると、コンパレータ１４は第１閾値電圧Ｖth1と比較した結果として「Ｌ」を出力する。このため、ラッチ回路１６は、その次のクロック入力タイミングにおいてＱ出力として「Ｌ」を出力する。

回路１７は、制御信号（φ３，φ４）＝（「Ｌ」，「Ｈ」）にするときには、第２切換回路１３がコンパレータ１４の第２入力端子に第２閾値電圧Ｖth2を切換出力する。すると、コンパレータ１４は第２閾値電圧Ｖth2と比較した結果として「Ｈ」を出力する。このため、ラッチ回路１６は、その次のクロック入力タイミングにおいてＱ出力として「Ｈ」を出力する。すなわち、コンパレータ１４の第１入力端子の入力電圧がＶref1／３でほぼ一定に保たれており、第１閾値電圧Ｖth1と第２閾値電圧Ｖth2との間に保持されていると、ラッチ回路１６は「Ｈ」「Ｌ」交互にＱ出力する。

ラッチ回路１６が「Ｌ」「Ｈ」交互にＱ出力した場合、回路１７内では、ラッチ回路４１が「Ｌ」をＱ１出力し、ラッチ回路４２が「Ｌ」をＱ２出力するため、通信インタフェース回路４３が「００」を出力し、図１４に示すように、マイコン５にオープン異常であることが通知される。マイコン５側では、断線などの影響に応じて負荷接続ノードＮ１０１が開放されていることを特定できる。マイコン５は、異常であると判断すると、例えばゲートドライバ６にオフ指令信号を出力し、ゲートドライバ６がオフ駆動制御信号を出力し駆動処理を停止することでフェールセーフ処理する（図１６のタイミングＴｂ５ａ参照）。

＜通電オン時に電源短絡したときの制御動作＞
例えば、何らかの異常を生じ、負荷４への通電ノードＮ１０１が電源短絡した場合について説明する。ノードＮ１０１が電源短絡した場合、このノードＮ１０１の電圧が急上昇しバッテリ電圧ＶＢにほぼ一致する。この場合、コンパレータ１４の第１入力端子には、バッファアンプ２２内の抵抗３０、３１を通じてバッテリ電圧ＶＢの３分の１の電圧ＶＢ／３が入力される。コンパレータ１４の第１入力端子の入力電圧Ｖinpが第２閾値電圧Ｖth2より高くなると、「Ｈ」をラッチ回路１６のＤ入力に出力する（図１７のタイミングＴａ６ａ参照）。この結果、ラッチ回路１６は、次回のクロック入力タイミングにおいてＱ出力として「Ｈ」を出力する。

ラッチ回路１６が「Ｈ」をＱ出力した場合、回路１７は、前述同様に、コントローラ４０、１８を通じて制御信号（φ３，φ４）を「Ｈ」「Ｌ」交互に設定する（図１７の期間Ｔｂ０参照）。これは、異常の種別を判定するために行われる。

回路１７は、制御信号（φ３，φ４）＝（「Ｈ」，「Ｌ」）にするときには、第２切換回路１３がコンパレータ１４の第２入力端子に第１閾値電圧Ｖth1を切換出力する。負荷４への通電ノードＮ１０１が電源短絡した場合、コンパレータ１４の第１入力端子にはバッテリ電圧ＶＢ又はＶＢに近い電圧が入力される（図１７のタイミングＴｂ６ａのＶinp参照）ため、コンパレータ１４は第１閾値電圧Ｖth1と比較した結果として「Ｈ」を出力する。このため、ラッチ回路１６は、その次のクロック入力タイミングにおいてＱ出力として「Ｈ」を連続出力する。

すなわち、コンパレータ１４の第１入力端子の入力電圧Ｖinpがバッテリ電圧ＶＢでほぼ一定に保たれていると、ラッチ回路１６は一定レベル「Ｈ」を連続してＱ出力する。
ラッチ回路１６が一定レベル「Ｈ」を連続してＱ出力した場合、回路１７内では、ラッチ回路４１が「Ｈ」をＱ１出力し、ラッチ回路４２が「Ｌ」をＱ２出力するため、通信インタフェース回路４３が「１０」を出力し、図１４に示すように、マイコン５に電源短絡異常であることが通知される。マイコン５は、異常であると判断すると、例えばゲートドライバ６にオフ指令信号を出力し、ゲートドライバ６がオフ駆動制御信号を出力し駆動処理を停止することでフェールセーフ処理する（図１７のタイミングＴｂ６ｃ参照）。

なお前述したように、回路１７は、ラッチ回路１６のＱ出力として「Ｈ」を１回検出した場合、制御信号（φ３，φ４）＝（「Ｈ」，「Ｌ」）に設定する。このように設定した後、ノードＮ１０１の電圧が再下降してコンパレータ１４の第１入力端子の第１入力電圧Ｖinpが第２閾値電圧Ｖth2を超えて戻る場合も考えられる（図示せず）。

この場合、コンパレータ１４の出力が「Ｌ」になり、次回のクロック発生タイミングでＱ出力が「Ｌ」となる。逆に、回路１７により１回だけ「Ｌ」と検出されたとしても次回「Ｈ」となる場合にはオープン異常である旨が通知されるため、この場合、回路１７は２回連続して「Ｌ」を検出した場合に正常動作に復帰したと判定し、前述の通常制御を行う。すなわち回路１７は「Ｌ」を２回以上検出することで正常に動作していると判定し、前述の通常制御を行う。このようにすることもできる。

本実施形態でも、負荷４に通電オンしたときと負荷４に通電オフしたときとで、通知手段１７、異常有無判定手段１００、異常判別手段１００を共用化して構成できるものの、回路１７及びマイコン５による異常有無判定条件、異常判別条件（制御信号φ１〜φ４の出力など）に違いがあるため、図１８に示すようにマスク期間Ｔｚを設けると良い。

例えば、通電オン時には、通常、第２切換回路１３が閾値電圧生成回路１１の第２閾値電圧Ｖth2を切換出力し続けることで異常判定処理を行っているのに対し、通電オフ時には、通常、第２切換回路１３が閾値電圧生成回路１１の第１及び第２閾値電圧Ｖth1、Ｖth2を切換出力して異常判定処理を行っている。このため、スイッチ素子１０７をオン駆動からオフ駆動に切換える遷移期間、または、スイッチ素子１０７をオフ駆動からオン駆動に切換える遷移期間、において異常判定結果を誤認してしまう虞がある。そこで、本実施形態では異常判定処理のマスク期間Ｔｚを設けている。

スイッチ素子１０７のオン状態において、マイコン５がオフ指令信号をゲートドライバ６に与えると、ゲートドライバ６はオフ駆動制御信号をスイッチ素子１０７に出力する。このとき、ゲートドライバ６は、オフ駆動制御信号を回路１７に出力する。回路１７のコントローラ４０は、このオフ駆動制御信号を受け付けると（タイミングＴｚ１）、制御信号φ５、φ６の出力を所定期間（例えば１０００μ秒：遷移期間含む）Ｔｙの間停止する。この所定期間Ｔｙは、負荷４に対し通電オンから通電オフに遷移するときの各ノードＮ１の電圧変動時間を十分に含む時間に設定されている。

このため、コントローラ４０は各ラッチ回路４１、４２に制御信号φ５、φ６を出力しないことになり、各ラッチ回路４１、４２はマイコン５にラッチ回路１６の出力を与えない。マイコン５には通信インタフェース回路４３の出力が与えられるものの、前述の所定期間Ｔｙの間、マイコン５は、この回路１７の出力を無効化し異常判定処理用には用いない。

他方、ゲートドライバ６がオフ駆動制御信号をスイッチ素子１０７に出力すると、スイッチ素子１０７はオフする。するとノードＮ１０１の電圧が上昇する。このときノードＮ１０１が上昇する最高電圧は、バッテリ電圧ＶＢである。このとき、バッファアンプ２２の第２出力Ｖref12はＶＢ／３まで上昇する。したがって、コンパレータ１４の第１入力端子の入力電圧Ｖinpは、第２閾値電圧Ｖth2を跨ぐことになる（図１２のタイミングＴｚ２参照）。

回路１７は、このタイミングＴｚ２を超えるように予め設定されたタイミングにおいて、コントローラ４０、１８により制御信号φ３、φ４を「Ｌ」「Ｈ」交互に切換えるように設定する（図１８のタイミングＴｚ３参照）。すると、第２切換回路１３は第２閾値電圧Ｖth2、第１閾値電圧Ｖth1を交互に切換出力する。

オフ駆動制御信号が与えられてから所定期間Ｔｙよりも短く設定された時間Ｔｘ（＜Ｔｙ）が経過すると、回路１７は各ラッチ回路４１、４２にクリア信号／ＣＬＲを出力し、オフ駆動制御信号が与えられてから所定期間Ｔｙが経過したときに、制御信号φ５、φ６を制御信号φ５から順次再出力する。すると、ラッチ回路４１のＱ１出力が先に「Ｈ」となり、その後、ラッチ回路４２のＱ２出力が「Ｈ」となり、通信インタフェース回路４３は、通常通電オフ時の信号「１１」をマイコン５に対し最終的に出力できる。これにより、異常判定処理の誤認を防ぐことができる。

以上説明したように、本実施形態のようにローサイド駆動した場合であっても前述実施形態とほぼ同様の作用効果を奏する。
特に、負荷４の通電をオンしたときには、第１切換回路１２がグランド３のグランド電位をコンパレータ１４の第１入力端子に第１入力電圧として切換出力する間、第２切換回路１３が閾値電圧生成回路１１の第１及び第２閾値電圧Ｖth1、Ｖth2を切換えてコンパレータ１４の第２入力端子に第２入力電圧として切換出力する。このとき、回路１７は、コンパレータ１４の比較結果がグランド３のグランド電位側の一定レベル「Ｌ」であるときには正常である旨の情報を通知し、それ以外のときには異常である旨の情報を通知する。このため、マイコン５はこの異常の有無を判断できる。

第２切換回路１３がコンパレータ１４の第２入力電圧として第１及び第２閾値電圧Ｖth1、Ｖth2を切換出力するときにコンパレータ１４の比較結果が交互に変化したときには、回路１７は、スイッチ素子７と負荷４の共通接続ノードＮ１などが開放されている旨の情報を通知し、コンパレータ１４の比較結果が電源端子２側のバッテリ電圧ＶＢ側の一定レベル「Ｈ」であれば電源に短絡した旨の情報を通知する。このため、マイコン５はこの異常の種類を判別できる。

図面中、１は負荷駆動回路、２はバッテリ電圧の電源端子（第１電源線、第２電源線）、３はグランド（第２電源線、第１電源線）、４は負荷、５はマイクロコンピュータ（判断手段）、７、１０７はスイッチ素子、８は集積回路装置（異常情報通知装置）、９は異常診断装置、１０は基準電圧生成回路、１１は閾値電圧生成回路、１２は第１切換回路、１３は第２切換回路、１４はコンパレータ、１７は回路（通知手段）、を示す。

Claims (7)

1. 第１電源線（２；３）に接続されたスイッチ素子（７；１０７）に駆動制御信号を印加することに応じて当該スイッチ素子に直列接続され第２電源線（３；２）に接続された負荷（４）を駆動する負荷駆動回路について、
   第１入力端子及び第２入力端子を備え前記第１入力端子に与えられる第１入力電圧と前記第２入力端子に与えられる第２入力電圧とを比較し比較結果を出力するコンパレータ（１４）と、
   第１基準電圧（Ｖref1）、第２基準電圧（Ｖref2）を生成する基準電圧生成回路（１０）と、
   第１及び第２閾値電圧（Ｖth1，Ｖth2）を生成する回路であり、前記第２閾値電圧（Ｖth2）が前記第２基準電圧（Ｖref2）よりも低く前記第１閾値電圧（Ｖth1）が前記第２基準電圧（Ｖref2）よりも高い条件を満たす第１及び第２閾値電圧を生成する閾値電圧生成回路（１１）と、
   前記基準電圧生成回路の第１及び第２基準電圧を切換え前記コンパレータに第１入力電圧として切換出力する第１切換回路（１２）の切換状態、前記閾値電圧生成回路の第１及び第２閾値電圧を切換え前記コンパレータに第２入力電圧として切換出力する第２切換回路（１３）の切換状態、及び、前記コンパレータの比較結果に基づいて異常の有無を示す情報を通知する通知手段（１７）と、を備え、
   前記通知手段は、
   前記スイッチ素子により前記負荷に通電オンしたときに当該スイッチ素子を通じて接続された前記第１電源線（２；３）に入力される電圧又はその比例電圧を前記第１切換回路が前記コンパレータに前記第１入力電圧として切換出力し、前記スイッチ素子により前記負荷に対し通電オフしたときに前記基準電圧生成回路が第１基準電圧（Ｖref1）を前記負荷及び前記スイッチ素子間のノード（Ｎ１；Ｎ１０１）に印加し、前記第１切換回路が当該印加電圧又はその比例電圧を前記コンパレータに前記第１入力電圧として切換出力することに応じて異常を検知するための情報を通知するものであって、
   前記第１切換回路が前記第２基準電圧を前記コンパレータに第１入力電圧として切換出力していると共に前記第２切換回路が第１及び第２閾値電圧を前記コンパレータに第２入力電圧として切換出力している状態で、前記コンパレータの動作を通知することにより前記第１切換回路、前記第２切換回路、および、前記コンパレータの動作が事前診断され、
   前記第１切換回路、前記第２切換回路、および、前記コンパレータの動作の事前診断結果が正常であると判定されたことを条件とした本診断時において、前記第１切換回路が前記第１基準電圧又はその比例電圧を前記コンパレータに第１入力電圧として切換出力していると共に前記第２切換回路が第１及び第２閾値電圧を前記コンパレータに第２入力電圧として切換出力している状態で、負荷を駆動する前記駆動制御信号のオンオフ駆動制御信号のそれぞれに対応した前記コンパレータの比較結果に基づいて異常の有無を示す情報を通知することを特徴とする負荷駆動回路の異常情報通知装置。
2. 請求項１記載の負荷駆動回路の異常情報通知装置において、
   前記通知手段は、
   負荷を駆動する駆動制御信号がオンからオフまたはオフからオンに変化するタイミングを受け付けると当該タイミングから所定期間の間、前記コンパレータの比較結果をマスクし当該所定期間中の前記コンパレータの比較結果に基づく前記通知手段による異常の有無の情報通知を無効化することを特徴とする負荷駆動回路の異常情報通知装置。
3. 請求項１または２記載の負荷駆動回路の異常情報通知装置において、
   前記第１基準電圧の比例電圧（Ｖref12）が前記第１閾値電圧と前記第２閾値電圧との間に設定され、
   前記スイッチ素子により前記負荷に通電オフしたときには、
   前記基準電圧生成回路が第１基準電圧（Ｖref1）を前記負荷及び前記スイッチ素子間のノードに印加し、前記第１切換回路が前記第１基準電圧の比例電圧を前記コンパレータに前記第１入力電圧として切換出力する間、前記第２切換回路が前記閾値電圧生成回路の第１及び第２閾値電圧を切換え前記コンパレータに第２入力電圧として切換出力し、
   前記第２切換回路が前記コンパレータの第２入力電圧として前記第１及び第２閾値電圧を切換出力するときに、
   前記通知手段は、前記コンパレータの比較結果が交互に変化すれば正常である旨を示す情報を通知し、前記コンパレータの比較結果が交互に変化せず一定レベルであるときに異常である旨の情報を通知することを特徴とする負荷駆動回路の異常情報通知装置。
4. 請求項３記載の負荷駆動回路の異常情報通知装置において、
   前記通知手段は、
   前記コンパレータの比較結果が一定レベルであるときに前記第１電源線又は前記第２電源線の印加電圧に対応した同一レベルであることを条件として、前記スイッチ素子と前記負荷との間の共通接続ノードが、対応した前記第１電源線又は前記第２電源線に短絡した旨の情報を通知することを特徴とする負荷駆動回路の異常情報通知装置。
5. 請求項１または２記載の負荷駆動回路の異常情報通知装置において、
   前記第１基準電圧の比例電圧（Ｖref12）が前記第１閾値電圧と前記第２閾値電圧との間に設定され、
   前記スイッチ素子により前記負荷に通電オンしたときには、
   前記第１切換回路が前記第１電源線又は前記第２電源線に入力される電圧の比例電圧を前記コンパレータに前記第１入力電圧として切換出力する間、前記第２切換回路が前記閾値電圧生成回路の第１及び第２閾値電圧を切換え前記コンパレータに第２入力電圧として切換出力し、
   前記第２切換回路が前記コンパレータの第２入力電圧として前記第１及び第２閾値電圧を切換出力するときに、前記通知手段は、前記コンパレータの比較結果が前記第１電源線の印加電位側の一定レベルであれば正常である旨の情報を通知し、それ以外のときには異常である旨の情報を通知することを特徴とする負荷駆動回路の異常情報通知装置。
6. 請求項５記載の負荷駆動回路の異常情報通知装置において、
   前記第２切換回路が前記コンパレータの第２入力電圧として前記第１及び第２閾値電圧を切換出力するときに前記コンパレータの比較結果が交互に変化したときには、
   前記通知手段は、前記スイッチ素子と前記負荷の共通接続ノードが開放されている旨の情報を通知し、前記コンパレータの比較結果が前記第２電源線の印加電位側の一定レベルであれば前記第２電源線に短絡した旨の情報を通知することを特徴とする負荷駆動回路の異常情報通知装置。
7. 請求項１〜６の何れか一項に記載の異常情報通知装置（８）から情報が通知されると当該情報に基づいて異常の有無を判断する判断手段（５）を備えたことを特徴とする異常診断装置。

Images