JP2016058554A - 薄膜トランジスタ - Google Patents

Abstract

【課題】所望の特性を有する薄膜トランジスタを提供する。
【解決手段】ゲート電極２０と、少なくともインジウム及びタングステンを含む酸化物半導体からなる酸化物半導体層４０と、ゲート電極２０と酸化物半導体層４０との間に配置されたゲート絶縁層３０とを備え、酸化物半導体層４０における酸化タングステンの添加量は、０．１ｗｔ％以上、１０ｗｔ％以下であり、酸化物半導体層４０のバンドギャップは、２．３ｅＶ以上、３．３ｅＶ以下である。
【選択図】図１

Description

本開示は、薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）に関し、より詳しくは、チャネル層が酸化物半導体層である薄膜トランジスタに関する。

液晶を利用した液晶表示装置又は有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）を利用した有機ＥＬ（ＯＬＥＤ：Ｏｒｇａｎｉｃ Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）表示装置等のアクティブマトリクス方式の表示装置には、スイッチング素子又は駆動素子として薄膜トランジスタが用いられている。

薄膜トランジスタのチャネル層は、ゲート電極に印加される電圧によってキャリアの移動が制御されるチャネル領域を有する。チャネル層の材料としては、アモルファスシリコン等の種々の半導体材料が検討されている。

近年、透明アモルファス酸化物半導体（ＴＡＯＳ：Ｔｒａｎｓｐａｒｅｎｔ Ａｍｏｒｐｈｏｕｓ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）をチャネル層に用いた酸化物半導体ＴＦＴの開発が進められている。例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）及び亜鉛（Ｚｎ）の金属酸化物（ＩＧＺＯ）からなるＴＡＯＳをチャネル層に用いた酸化物半導体ＴＦＴが実用化されている。

しかし、ＩＧＺＯではキャリア移動度が１０ｃｍ^２／Ｖ・ｓまでしか見込めないため、近年、さらに高いキャリア移動度を有するＴＡＯＳ材料が検討されている（特許文献１）。

特開２０１０−２５１６０４号公報

キャリア移動度が高いＴＡＯＳ材料として、例えば、酸化インジウム（Ｉｎ_２Ｏ_３）に、酸化タングステン（ＷＯ_３）や酸化シリコン（ＳｉＯ_２）、ＺｎＯ（酸化亜鉛）等を添加した酸化物半導体が提案されている。

しかしながら、このような酸化物半導体を用いた薄膜トランジスタでは所望の特性を得ることが難しいという課題がある。

本開示は、所望の特性を有する薄膜トランジスタを提供することを目的とする。

上記目的を達成するために、薄膜トランジスタの一態様は、ゲート電極と、少なくともインジウム及びタングステンを含む酸化物半導体からなる酸化物半導体層と、前記ゲート電極と前記酸化物半導体層との間に配置されたゲート絶縁層とを備え、前記酸化物半導体層における酸化タングステンの添加量は、０．１ｗｔ％以上、１０ｗｔ％以下であり、前記酸化物半導体層のバンドギャップは、２．３ｅＶ以上、３．３ｅＶ以下であることを特徴とする。

高移動度の酸化物半導体を用いた場合でも、所望の特性を得ることができる薄膜トランジスタを実現できる。

実施の形態に係る薄膜トランジスタの断面図 実施の形態に係る薄膜トランジスタの製造方法における各工程の断面図 実施の形態に係る薄膜トランジスタの酸化物半導体層における酸化タングステンの濃度と電子キャリア密度との関係を示す図 実施の形態に係る薄膜トランジスタの酸化物半導体層における酸化タングステンの濃度とキャリア移動度との関係を示す図 実施の形態に係る薄膜トランジスタの酸化物半導体層におけるバンドギャップと電子キャリア密度との関係を示す図 実施の形態に係る薄膜トランジスタの酸化物半導体層におけるバンドギャップとキャリア移動度との関係を示す図 実施の形態に係る薄膜トランジスタの酸化物半導体層における膜密度と電子キャリア密度との関係を示す図 実施の形態に係る薄膜トランジスタの酸化物半導体層における膜密度とキャリア移動度との関係を示す図 実施の形態に係る薄膜トランジスタの酸化物半導体層におけるアルゴンの不純物濃度とキャリア移動度との関係を示す図 実施の形態に係る薄膜トランジスタの酸化物半導体層における水素の不純物濃度と電子キャリア密度との関係を示す図 実施の形態に係る薄膜トランジスタの酸化物半導体層における屈折率＠６３３ｎｍと電子キャリア密度との関係を示す図 実施の形態に係る薄膜トランジスタの酸化物半導体層における屈折率＠６３３ｎｍとキャリア移動度との関係を示す図 実施の形態に係る薄膜トランジスタの酸化物半導体層における消衰係数＠６３３ｎｍと電子キャリア密度との関係を示す図 実施の形態に係る薄膜トランジスタの酸化物半導体層における酸素欠損起因のＸ線光電子強度比と電子キャリア密度との関係を示す図 実施の形態に係る有機ＥＬ表示装置の一部切り欠き斜視図 実施の形態に係る有機ＥＬ表示装置における画素回路の一例の構成を示す電気回路図 変形例１に係る薄膜トランジスタの断面図 変形例２に係る薄膜トランジスタの断面図

以下、本開示の一実施の形態について、図面を用いて説明する。なお、以下に説明する実施の形態は、いずれも本開示の好ましい一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、工程（ステップ）、工程の順序等は、一例であって本開示を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本開示の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。

なお、各図は、模式図であり、必ずしも厳密に図示されたものではない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。

（実施の形態）
以下、実施の形態に係る薄膜トランジスタ１及びその製造方法について、図面を用いて説明する。

［薄膜トランジスタの構成］
まず、実施の形態に係る薄膜トランジスタ１の構成について、図１を用いて説明する。図１は、実施の形態に係る薄膜トランジスタ１の断面図である。

図１に示すように、薄膜トランジスタ１は、酸化物半導体をチャネル層とする酸化物半導体ＴＦＴであって、基板１０と、ゲート電極２０と、ゲート絶縁層３０と、酸化物半導体層４０と、絶縁層５０と、ソース電極６０Ｓ及びドレイン電極６０Ｄとを備える。本実施の形態における薄膜トランジスタ１は、チャネル保護型でボトムゲート型のＴＦＴであり、また、トップコンタクト構造が採用されている。

以下、本実施の形態に係る薄膜トランジスタ１の各構成要素について詳述する。

基板１０は、絶縁材料からなる絶縁基板であり、例えば、石英ガラス、無アルカリガラス又は高耐熱性ガラス等のガラス材料で構成されるガラス基板である。

なお、基板１０は、ガラス基板に限らず、ポリエチレン、ポリプロピレン、ポリイミド等の樹脂材料からなる樹脂基板等であってもよい。また、基板１０は、リジッド基板ではなく、フレキシブルガラス基板又はフレキシブル樹脂基板等のシート状又はフィルム状の可撓性を有するフレキシブル基板であってもよい。フレキシブル樹脂基板としては、例えば、ポリイミドやポリエチレンテレフタレート、ポリエチレンナフタレート等のフィルム材料の単層又は積層で構成された基板を用いることができる。なお、基板１０の表面にアンダーコート層を形成してもよい。

ゲート電極２０は、金属等の導電性材料又はその合金等からなる導電膜の単層構造又は多層構造の電極であり、基板１０の上方に所定形状で形成される。ゲート電極２０の膜厚は、例えば、２０ｎｍ〜５００ｎｍである。

ゲート電極２０の材料としては、例えば、モリブデン、アルミニウム、銅、タングステン、チタン、マンガン、クロム、タンタル、ニオブ、銀、金、プラチナ、パラジウム、インジウム、ニッケル、ネオジム等の金属、又は、これらの中から選ばれる金属の合金（モリブデンタングステン等）が用いられる。

なお、ゲート電極２０の材料は、これらに限るものではなく、酸化インジウムスズ（ＩＴＯ）、アルミニウムドープ酸化亜鉛（ＡＺＯ）、ガリウムドープ酸化亜鉛（ＧＺＯ）等の導電性金属酸化物、又は、ポリチオフェンやポリアセチレン等の導電性高分子材料等を用いることもできる。

ゲート絶縁層（ゲート絶縁膜）３０は、ゲート電極２０と酸化物半導体層４０との間に配置される。本実施の形態において、ゲート絶縁層３０は、ゲート電極２０の上方に位置するように配置される。例えば、ゲート絶縁層３０は、ゲート電極２０が形成された基板１０上の全面にゲート電極２０を覆うように成膜される。ゲート絶縁層３０の膜厚は、例えば、５０ｎｍ〜５００ｎｍである。

ゲート絶縁層３０は、電気絶縁性を有する材料から構成され、一例として、シリコン酸化膜、窒化シリコン膜、シリコン酸窒化膜、酸化アルミニウム膜、酸化タンタル膜又は酸化ハフニウム膜等の単層膜、あるいは、これらの膜を複数積層した積層膜である。

酸化物半導体層４０は、ゲート電極２０の上方において、ゲート絶縁層３０上に所定形状で形成される。例えば、酸化物半導体層４０は、ゲート絶縁層３０上に島状に形成される。本実施の形態において、酸化物半導体層４０は、薄膜トランジスタ１のチャネル層である。つまり、酸化物半導体層４０は、ゲート絶縁層３０を挟んでゲート電極２０と対向するチャネル領域を含む半導体層である。酸化物半導体層４０の膜厚は、例えば、１０ｎｍ〜１００ｎｍである。

酸化物半導体層４０は、少なくともインジウム（Ｉｎ）及びタングステン（Ｗ）を含む酸化物半導体からなる。本実施の形態において、酸化物半導体層４０の材料には、透明アモルファス酸化物半導体（ＴＡＯＳ）が用いられており、酸化物半導体層４０を構成する金属元素には、インジウム（Ｉｎ）及びタングステン（Ｗ）の他に、亜鉛（Ｚｎ）が含まれている。つまり、本実施の形態における酸化物半導体層４０は、Ｉｎ、Ｗ及びＺｎを含む酸化物半導体（Ｉｎ−Ｗ−Ｚｎ−Ｏ）からなるＩＷＺＯ膜である。なお、酸化物半導体層４０の膜物性の詳細については後述する。

絶縁層５０は、酸化物半導体層４０上に配置される。具体的には、絶縁層５０は、酸化物半導体層４０を覆うようにゲート絶縁層３０上に成膜される。絶縁層５０の膜厚は、例えば、５０ｎｍ〜５００ｎｍである。

本実施の形態において、絶縁層５０は、酸化物半導体層４０のチャネル領域を保護する保護膜（チャネル保護層）として機能する。具体的には、絶縁層５０は、酸化物半導体層４０の上方に形成するソース電極６０Ｓ及びドレイン電極６０Ｄをエッチングによってパターニングする際に、酸化物半導体層４０がエッチングされることを防止するエッチストッパ層として機能する。これにより、ボトムゲート型ＴＦＴにおいて、酸化物半導体層４０のバックチャネル側のプロセスダメージを低減することができる。また、本実施の形態において、絶縁層５０は、基板１０上の全面に形成された層間絶縁層である。

絶縁層５０は、電気絶縁性を有する材料から構成され、一例として、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜又は酸化アルミニウム膜等の単層膜、あるいは、これらの積層膜である。

シリコン酸化膜は、シリコン窒化膜と比べて成膜時における水素の発生が少ない。したがって、絶縁層５０としてシリコン酸化膜を用いることによって、水素還元による酸化物半導体層４０の性能劣化を抑制できる。さらに、絶縁層５０として酸化アルミニウム膜を形成することによって、上層で発生する水素や酸素を酸化アルミニウム膜によってブロックすることができる。これらのことから、絶縁層５０としては、例えば、シリコン酸化膜、酸化アルミニウム膜及びシリコン酸化膜の３層構造の積層膜を用いるとよい。

なお、絶縁層５０の材料としては、上記のような無機物に限るものではなく、有機物を主成分とする材料を用いてもよい。

また、絶縁層５０には、当該絶縁層５０の一部を貫通するように開口部（コンタクトホール）が形成されている。この絶縁層５０の開口部を介して、酸化物半導体層４０とソース電極６０Ｓ及びドレイン電極６０Ｄとが接続されている。

ソース電極６０Ｓ及びドレイン電極６０Ｄは、絶縁層５０の上方に少なくとも一部が位置し、かつ、酸化物半導体層４０と接続されるように所定形状で形成される。具体的には、ソース電極６０Ｓ及びドレイン電極６０Ｄは、絶縁層５０上においては基板１０に水平な方向（基板水平方向）に離間して互いに対向して配置されており、かつ、絶縁層５０に形成された開口部を介して酸化物半導体層４０に接続されている。絶縁層５０上におけるソース電極６０Ｓ及びドレイン電極６０Ｄの膜厚は、例えば、１００ｎｍ〜５００ｎｍである。

ソース電極６０Ｓ及びドレイン電極６０Ｄは、導電性材料又はその合金等からなる導電膜の単層構造又は多層構造の電極である。ソース電極６０Ｓ及びドレイン電極６０Ｄの材料には、例えば、アルミニウム、タンタル、モリブデン、タングステン、銀、銅、チタン又はクロム等が用いられる。一例として、ソース電極６０Ｓ及びドレイン電極６０Ｄは、下から順に、モリブデン膜（Ｍｏ膜）、銅膜（Ｃｕ膜）及び銅マンガン合金膜（ＣｕＭｎ膜）が形成された３層構造の電極である。

［薄膜トランジスタの製造方法］
次に、実施の形態に係る薄膜トランジスタ１の製造方法について、図２を用いて説明する。図２は、実施の形態に係る薄膜トランジスタ１の製造方法における各工程の断面図である。

まず、図２の（ａ）に示すように、基板１０を準備し、基板１０の上方に所定形状のゲート電極２０を形成する。例えば、基板１０上に金属膜をスパッタ法によって成膜し、フォトリソグラフィ法及びウェットエッチング法を用いて金属膜を加工することにより、所定形状のゲート電極２０を形成する。なお、ゲート電極２０を形成する前に、基板１０の表面にシリコン酸化膜等のアンダーコート層を形成してもよい。

次に、図２の（ｂ）に示すように、ゲート電極２０の上にゲート絶縁層３０を形成する。本実施の形態では、ゲート電極２０を覆うように基板１０上の全面にゲート絶縁層３０を成膜した。なお、基板１０の表面にアンダーコート層が形成されている場合には、アンダーコート層上にゲート電極２０を成膜する。

ゲート絶縁層３０は、例えば、シリコン酸化膜である。この場合、シランガス（ＳｉＨ_４）及び亜酸化窒素ガス（Ｎ_２Ｏ）を導入ガスに用いて、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によってシリコン酸化膜を成膜することができる。

ゲート絶縁層３０は、単層膜でもよいが、積層膜としてもよい。例えば、ゲート絶縁層３０として、シリコン窒化膜とシリコン酸化膜とを順に成膜した積層膜を用いることができる。シリコン窒化膜は、例えば、シランガス（ＳｉＨ_４）、アンモニアガス（ＮＨ_３）及び窒素ガス（Ｎ_２）を導入ガスに用いて、プラズマＣＶＤ法によって成膜することができる。

次に、図２の（ｃ）に示すように、基板１０の上方に酸化物半導体膜４０ａを成膜する。具体的には、ゲート絶縁層３０の上に、Ｉｎ、Ｗ及びＺｎを含む酸化物半導体（Ｉｎ−Ｗ−Ｚｎ−Ｏ）からなるＴＡＯＳで構成された酸化物半導体膜４０ａ（ＩＷＺＯ膜）をスパッタリングによって成膜する。

具体的には、スパッタリングターゲットとして、Ｉｎ、Ｗ及びＺｎを含む酸化物半導体（Ｉｎ−Ｗ−Ｚｎ−Ｏ）を用いて、真空チャンバー内に不活性ガスとしてアルゴン（Ａｒ）ガスを流入するとともに反応性ガスとして酸素（Ｏ_２）を含むガスを流入し、所定のパワー密度の電圧をターゲット材に印加する。これにより、ゲート絶縁層３０の上にＩＷＺＯ膜からなる酸化物半導体膜４０ａを成膜することができる。

この場合、成膜条件としては、酸素の添加量、つまり、アルゴンガスと酸素ガスとの流量比（Ｏ_２／（Ａｒ＋Ｏ_２））は、例えば、５〜３０％にすればよい。この流量比を調整することによって、酸化物半導体膜４０ａ（ＩＷＺＯ膜）のバンドギャップ等を変更することができる。また、基板温度は、例えば、室温に設定すればよい。

なお、ターゲット材（Ｉｎ−Ｗ−Ｚｎ−Ｏ）に含まれる酸化タングステン（ＷＯ_３）の添加量は、０．１ｗｔ％〜１０ｗｔ％の範囲内で調整している。また、ターゲット材（Ｉｎ−Ｗ−Ｚｎ−Ｏ）に含まれる酸化亜鉛（ＺｎＯ）の添加量は、０．５ｗｔ％（固定）である。

次に、図２の（ｄ）に示すように、酸化物半導体膜４０ａを所定の形状に加工することによって、所定形状の酸化物半導体層４０を形成する。

例えば、酸化物半導体膜４０ａは、フォトリソグラフィ法及びウェットエッチング法を用いて所定形状の酸化物半導体層４０に加工することができる。具体的には、まず、酸化物半導体膜４０ａ上にレジストを形成して、少なくともゲート電極２０に対向する位置にレジストを残すように当該レジストを加工する。そして、レジストが形成されていない領域の酸化物半導体膜４０ａをエッチングによって除去する。これにより、ゲート電極２０に対向する位置を含むように島状の酸化物半導体層４０を形成することができる。

なお、酸化物半導体膜４０ａがＩｎＷＺｎＯである場合、エッチング液としては、例えば、リン酸（Ｈ_３ＰＯ_４）、硝酸（ＨＮＯ_３）、酢酸（ＣＨ_３ＣＯＯＨ）及び水を混合した薬液を用いればよい。

次に、図２の（ｅ）に示すように、酸化物半導体層４０の上に絶縁層５０を形成する。本実施の形態では、酸化物半導体層４０を覆うようにしてゲート絶縁層３０上の全面に絶縁層５０を成膜した。

絶縁層５０は、例えば、シリコン酸化膜である。この場合、シランガス（ＳｉＨ_４）及び亜酸化窒素ガス（Ｎ_２Ｏ）を導入ガスに用いて、プラズマＣＶＤ法によってシリコン酸化膜を成膜することができる。

次に、酸化物半導体層４０の一部を露出させるように、絶縁層５０にコンタクトホールを形成する。本実施の形態では、絶縁層５０にコンタクトホールを形成することによって第２酸化物半導体層４２の一部を露出させる。具体的には、フォトリソグラフィ法及びエッチング法によって絶縁層５０の一部をエッチング除去することによって、酸化物半導体層４０のソースコンタクト領域及びドレインコンタクト領域となる領域上にコンタクトホール（開口部）を形成する。

例えば、絶縁層５０がシリコン酸化膜である場合、反応性イオンエッチング（ＲＩＥ）法によるドライエッチング法によってシリコン酸化膜にコンタクトホールを形成することができる。この場合、エッチングガスとしては、例えば、四フッ化炭素（ＣＦ_４）及び酸素ガス（Ｏ_２）を用いることができる。

次に、図２の（ｆ）に示すように、酸化物半導体層４０に接続されたソース電極６０Ｓ及びドレイン電極６０Ｄを形成する。例えば、絶縁層５０に形成したコンタクトホールを埋めるようにして、絶縁層５０上に所定形状のソース電極６０Ｓ及びドレイン電極６０Ｄを形成する。

本実施の形態では、ソース電極６０Ｓ及びドレイン電極６０Ｄとして、Ｍｏ膜とＣｕ膜とＣｕＭｎ膜との三層構造の電極を形成した。この場合、まず、絶縁層５０のコンタクトホールを埋めるようにして絶縁層５０上に、Ｍｏ膜とＣｕ膜とＣｕＭｎ膜とをスパッタリング法によって順に成膜する。その後、フォトリソグラフィ法及びウェットエッチング法によって、Ｍｏ膜、Ｃｕ膜及びＣｕＭｎ膜の積層膜をパターニングする。これにより、所定形状のソース電極６０Ｓ及びドレイン電極６０Ｄを形成することができる。

なお、Ｍｏ膜、Ｃｕ膜及びＣｕＭｎ膜の積層膜のエッチング液としては、例えば、過酸化水素水（Ｈ_２Ｏ_２）及び有機酸を混合した薬液を用いることができる。

以上のようにして、図１に示す構成の薄膜トランジスタ１を製造することができる。

［薄膜トランジスタの特徴（酸化物半導体層の膜物性）］
次に、本実施の形態における薄膜トランジスタ１の特徴について、本開示の一態様を得るに至った経緯も含めて説明する。

シリコン等の共有結合性の強い半導体では、空間的な指向性が強い構造であるｓｐ３混成軌道がキャリア伝導パスとなる。このため、構造が歪んでいるアモルファス状態の場合には、伝導パスが途切れてキャリア輸送が阻害されるので、キャリア移動度の劣化が生じる。したがって、シリコン等の共有結合性の強い半導体材料では、一般的に、結晶状態（多結晶状態や微結晶状態）の方が高いキャリア移動度を得ることができる。

一方、イオン性の強い酸化インジウム等をベースとする酸化物半導体では、キャリア伝導パスとなる金属イオンのｓ軌道は、空間的に広がった球対称構造をとる。そのため、構造が歪んでいるアモルファス状態の場合でも伝導パスが途切れず、キャリア輸送が阻害されない。したがって、酸化物半導体では、アモルファス状態においても結晶状態においても比較的高いキャリア移動度を得ることができる。

むしろ多結晶状態では結晶粒界によるポテンシャル障壁によりキャリア輸送が阻害されてキャリア移動度の劣化が発生するため、酸化物半導体では、結晶粒界のないアモルファス状態の方が高いキャリア移動度を得ることができる。

したがって、酸化物半導体において高いキャリア移動度を維持するためには、酸化物半導体を結晶化させずにアモルファス状態を維持する方がよいとされる。

ところで、本実施の形態では、Ｉｎ系の酸化物半導体を用いているが、酸化インジウム自体が結晶化する温度は１００℃〜２００℃程度であり、一般的な酸化物半導体ＴＦＴの製造工程における処理温度（３００℃〜４００℃）に比べて１００℃以上も低い。このため、Ｉｎ系の酸化物半導体は、酸化物半導体ＴＦＴの製造工程において容易に結晶化されてしまうことから、キャリア移動度の劣化が発生する。

一方、Ｉｎ系の酸化物半導体のうち、Ｉｎ−Ｇａ−Ｚｎ−Ｏからなる酸化物半導体（ＩＧＺＯ膜）を用いた薄膜トランジスタは実用化されているが、ＩＧＺＯ膜ではキャリア移動度が１０ｃｍ^２／Ｖ・ｓまでしか見込めない。

このような中、本願発明者らは、ＩＧＺＯ膜よりも高いキャリア移動度が得られるＴＡＯＳとして、インジウム（Ｉｎ）にタングステン（Ｗ）が添加されたＴＡＯＳ膜であるＩＷＯ膜、又は、インジウム（Ｉｎ）にタングステン（Ｗ）及び亜鉛（Ｚｎ）が添加されたＴＡＯＳ膜であるＩＷＺＯ膜に着目した。

ＩＷＯ膜又はＩＷＺＯ膜は、酸化物半導体であるため、上述のとおり、結晶化するとキャリア移動度が劣化（低下）するので、結晶化を抑制してキャリア移動度の劣化を抑えるとよい。

一方、ＩＷＯ膜又はＩＷＺＯ膜をＴＦＴのチャネル層として用いる場合、ＴＦＴとして所望のスイッチング特性を得るために、ＩＷＯ膜又はＩＷＺＯ膜を所望のキャリア密度にしなければならない。

そこで、本願発明者は、まず、ＩＷＯ膜又はＩＷＺＯ膜における酸化タングステン（ＷＯ_３）の添加が膜の結晶化を抑制できる点に着目して、ＩＷＯ膜又はＩＷＺＯ膜における酸化タングステンの所望の添加量について鋭意検討した。

その検討の結果、酸化タングステンの添加量が０．１ｗｔ％未満の場合は、十分に結晶化を抑制することができないことが分かった。一方、酸化タングステンの添加量が１０ｗｔ％を越えると、タングステン（Ｗ）自体がドナーとして働いてキャリア密度が上昇し、ＴＦＴとして所望のスイッチング特性が得られなくなることが分かった。

このことから、ＩＷＯ膜又はＩＷＺＯ膜における酸化タングステンの添加量を０．１ｗｔ％以上１０ｗｔ％以下の範囲内にすることによって、キャリア移動度の劣化を抑制できるとともに所望のスイッチング特性が得られることが分かった。

ところで、アモルファス状態のＩＷＯ膜又はＩＷＺＯ膜は不秩序な構造であるので、バンドギャップ内に浅い準位が形成される。このため、結晶状態の半導体よりも光学的なバンドギャップが小さくなる。

したがって、上記のように、酸化タングステン（ＷＯ_３）の添加量を規定しただけでは、つまりＩＷＯ膜又はＩＷＺＯ膜の組成のみを規定しただけでは、酸素欠損の影響によって所望のキャリア移動度及びキャリア密度が得られない場合がある。

この点について検討した結果、ＩＷＯ膜又はＩＷＺＯ膜のバンドギャップが２．２ｅＶ未満の場合は、構造秩序性が非常に悪くなり、バンドギャップ内に浅い準位が非常に多く形成されてしまい、これがドナーとして働くためにキャリア密度が上昇し、スイッチング特性が劣化することが分かった。一方、ＩＷＯ膜又はＩＷＺＯ膜のバンドギャップが３．２ｅＶを越えると、アモルファス状態ではなく結晶化が起こっているため、キャリア移動度の劣化が起きることが分かった。

本開示の技術は、このような知見に基づいてなされたものであり、ＩＷＯ膜又はＩＷＺＯ膜からなる酸化物半導体層をチャネル層とするＴＦＴにおいて、ＩＷＯ膜又はＩＷＺＯ膜における酸化タングステンの添加量を０．１ｗｔ％以上１０ｗｔ％以下とし、かつ、ＩＷＯ膜又はＩＷＺＯ膜のバンドギャップを２．３ｅＶ以上３．３ｅＶ以下とすることによって、キャリア移動度の劣化を抑制してＩＧＺＯ膜よりも高いキャリア移動度を得ることができるとともに、所望のスイッチング特性を得ることができる薄膜トランジスタを実現できる。

以下、実施の形態に係る薄膜トランジスタ１の酸化物半導体層４０（ＩＷＺＯ膜）の種々の物性に関する所望の範囲について、さらに詳細に説明する。この場合、ＩＧＺＯ膜よりも有利になる物性範囲として、キャリア移動度が１０ｃｍ^２／Ｖ・ｓ以上、かつ、キャリア密度が１×１０^１８／ｃｍ^３以下となるように規定することとした。

なお、以下の物性範囲は、ＩＷＺＯ膜について説明するが、ＩＷＯ膜でも同様の結果を得ることができる。また、以下の物性範囲は、酸化物半導体層４０のうち少なくともチャネル領域となる部分において満たすとよい。さらに、各図におけるＩＷＺＯ膜の電子キャリア密度及び電子移動度は、ホール効果測定によって算出した。

［酸化タングステンの濃度］
図３は、実施の形態に係る薄膜トランジスタの酸化物半導体層（ＩＷＺＯ膜）における酸化タングステン（ＷＯ_３）の濃度（添加量）と電子キャリア密度との関係を示す図であり、図４は、当該酸化物半導体層（ＩＷＺＯ膜）における酸化タングステン（ＷＯ_３）の濃度（添加量）とキャリア移動度（電子移動度）との関係を示す図である。

図３に示すように、ＩＷＺＯ膜における酸化タングステン（ＷＯ_３）の添加量が７ｗｔ％よりも多くなると、タングステン自体がドナーとして働き、キャリア密度が上昇して１×１０^１８／ｃｍ^３を越えてしまってＴＦＴとしてのスイッチング特性が劣化する。

一方、図４に示すように、ＩＷＺＯ膜における酸化タングステンの添加量が０．５ｗｔ％未満の場合は、十分に結晶化を抑制することができず、電子移動度が１０ｃｍ^２／Ｖ・ｓを下回ってしまう。

したがって、ＩＷＺＯ膜における酸化タングステンの添加量は、さらに、０．５ｗｔ％以上、７ｗｔ％以下の範囲内にするとよい。

なお、ＩＷＯ膜又はＩＷＺＯ膜における酸化タングステンの添加量は、例えば、ラザフォード後方散乱分光法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）によって測定することができる。

［バンドギャップ］
図５は、実施の形態に係る薄膜トランジスタの酸化物半導体層（ＩＷＺＯ膜）におけるバンドギャップと電子キャリア密度との関係を示す図であり、図６は、当該酸化物半導体層（ＩＷＺＯ膜）におけるバンドギャップとキャリア移動度（電子移動度）との関係を示す図である。

図５に示すように、ＩＷＺＯ膜のバンドギャップが２．６７ｅＶ未満では、構造秩序性が非常に悪くなり、バンドギャップ内に浅い準位が非常に多く形成されて、これがドナーとして働くためにキャリア密度が上昇し、１×１０^１８／ｃｍ^３を越えてしまってＴＦＴとしてのスイッチング特性が劣化する。

一方、図６に示すように、ＩＷＺＯ膜のバンドギャップが３．１ｅＶを越えると、アモルファス状態ではなく結晶化が起こっているため、電子移動度が１０ｃｍ^２／Ｖ・ｓを下回ってしまう。

したがって、ＩＷＺＯ膜におけるバンドギャップは、さらに、２．６７ｅＶ以上、３．１ｅＶ以下の範囲内にするとよい。

なお、ＩＷＯ膜又はＩＷＺＯ膜におけるバンドギャップは、例えば、分光エリプソメトリ法（ＳＥ：Ｓｐｅｃｔｒｏｓｃｏｐｉｃ Ｅｌｌｉｐｓｏｍｅｔｒｙ）によって測定することができる。

［膜密度］
図７は、実施の形態に係る薄膜トランジスタの酸化物半導体層（ＩＷＺＯ膜）における膜密度と電子キャリア密度との関係を示す図であり、図８は、当該酸化物半導体層（ＩＷＺＯ膜）における膜密度とキャリア移動度（電子移動度）との関係を示す図である。

アモルファス構造の酸化物半導体では構造不秩序によって膜密度が低下するため、結晶構造の酸化物半導体よりも膜密度が小さくなる傾向にある。

図７に示すように、ＩＷＺＯ膜の膜密度が６．５ｇ／ｃｍ^３未満では、構造秩序性が非常に悪くなって多くの格子欠陥によりバンドギャップ内に多数の欠陥準位が発生し、これがドナーとして働くためにキャリア密度が上昇し、１×１０^１８／ｃｍ^３を越えてしまってＴＦＴとしてのスイッチング特性が劣化する。

一方、図８に示すように、ＩＷＺＯ膜の膜密度が７．１ｇ／ｃｍ^３を越えると、アモルファス状態ではなく結晶化が起こっているため、電子移動度が１０ｃｍ^２／Ｖ・ｓを下回ってしまう。

したがって、ＩＷＺＯ膜における膜密度は、６．５ｇ／ｃｍ^３以上、７．１ｇ／ｃｍ^３以下の範囲内にするとよい。

なお、ＩＷＯ膜又はＩＷＺＯ膜における膜密度は、例えば、Ｘ線反射率法（ＸＲＲ：Ｘ−ｒａｙ Ｒｅｆｌｅｃｔｏｍｅｔｒｙ）によって測定することができる。

［Ａｒ不純物濃度］
図９は、実施の形態に係る薄膜トランジスタの酸化物半導体層（ＩＷＺＯ膜）におけるアルゴン（Ａｒ）の不純物濃度とキャリア移動度（電子移動度）との関係を示す図である。

図９に示すように、ＩＷＺＯ膜におけるＡｒ不純物濃度が０．８ａｔ．％を越えると、アモルファス構造の構造秩序性の乱れにより格子中に欠陥が発生し、これによりキャリア輸送が阻害されるので、キャリア移動度の劣化が発生し、電子移動度が１０ｃｍ^２／Ｖ・ｓを下回ってしまう。

したがって、ＩＷＺＯ膜におけるＡｒ不純物濃度は、０．８ａｔ．％以下にするとよい。

なお、ＩＷＯ膜又はＩＷＺＯ膜におけるＡｒの不純物濃度は、例えば、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）又はＲＢＳによって測定することができる。

［Ｈ不純物濃度］
図１０は、実施の形態に係る薄膜トランジスタの酸化物半導体層（ＩＷＺＯ膜）における水素（Ｈ）の不純物濃度と電子キャリア密度との関係を示す図である。

酸化物半導体への水素混入は、バンドギャップ内に浅い準位を形成し、これがドナーとして働くためにキャリア密度が上昇する。

図１０に示すように、ＩＷＺＯ膜におけるＨ不純物濃度が１×１０^２２ｃｍ^３を超えると、非常に多数の浅い準位が形成されることにより、これがドナーとして働くためにキャリア密度が上昇し、１×１０^１８／ｃｍ^３を越えてしまってＴＦＴとしてのスイッチング特性が劣化する。

したがって、ＩＷＺＯ膜に含まれるＨ不純物濃度は、１×１０^２２／ｃｍ^３以下にするとよい。

なお、ＩＷＯ膜又はＩＷＺＯ膜におけるＨの不純物濃度は、例えば、二次イオン質量分析法（ＳＩＭＳ）で測定することができる。

［屈折率］
図１１は、実施の形態に係る薄膜トランジスタの酸化物半導体層（ＩＷＺＯ膜）における屈折率＠６３３ｎｍと電子キャリア密度との関係を示す図であり、図１２は、当該酸化物半導体層（ＩＷＺＯ膜）における屈折率＠６３３ｎｍとキャリア移動度（電子移動度）との関係を示す図である。

アモルファス構造の酸化物半導体では構造不秩序によって膜密度が低下するため、結晶構造の酸化物半導体よりも膜密度が小さくなり、これに伴って膜の屈折率も低下する。

図１１に示すように、ＩＷＺＯ膜の屈折率が２．０１３未満では、構造秩序性が非常に悪くなって多くの格子欠陥によりバンドギャップ内に多数の欠陥準位が発生し、これがドナーとして働くためにキャリア密度が上昇し、１×１０^１８／ｃｍ^３を越えてしまってＴＦＴとしてのスイッチング特性が劣化する。

一方、図１２に示すように、ＩＷＺＯ膜の屈折率が２．０５７を越えると、アモルファス状態ではなく結晶化が起こっているため、電子移動度が１０ｃｍ^２／Ｖ・ｓを下回ってしまう。

したがって、ＩＷＺＯ膜における屈折率は、２．０１３以上、２．０５７以下の範囲内にするとよい。

なお、ＩＷＯ膜又はＩＷＺＯ膜の屈折率は、例えば、ＳＥで測定することができる。

［消衰係数］
図１３は、実施の形態に係る薄膜トランジスタの酸化物半導体層（ＩＷＺＯ膜）における消衰係数＠６３３ｎｍと電子キャリア密度との関係を示す図である。

アモルファス構造の酸化物半導体では構造不秩序によってバンドギャップ内に多くの欠陥準位が形成されるため光の級数係数が増加し、これに伴って消衰係数も増加する。

図１３に示すように、ＩＷＺＯ膜の消衰係数が０．０３７を超えると、構造秩序性が非常に悪くなって多くの格子欠陥によりバンドギャップ内に多数の欠陥準位が発生し、これがドナーとして働くためにキャリア密度が上昇し、１×１０^１８／ｃｍ^３を越えてしまってＴＦＴとしてのスイッチング特性が劣化する。

したがって、ＩＷＺＯ膜における消衰係数は、０．０３７以下にするとよい。

なお、ＩＷＯ膜又はＩＷＺＯ膜の消衰係数は、例えば、ＳＥで測定することができる。

［酸素欠損起因のＸ線光電子強度比］
図１４は、実施の形態に係る薄膜トランジスタの酸化物半導体層（ＩＷＺＯ膜）における酸素欠損起因のＸ線光電子強度比と電子キャリア密度との関係を示す図である。

酸素欠損起因のＸ線光電子強度比とは、酸化物半導体膜のＸ線光電子スペクトルにおける０１ｓのピークに関して、酸化物半導体の膜中の酸素起因のピークの積分強度を０Ｉとし、酸化物半導体の膜中の酸素欠損起因のピークの積分強度を０IIとしたときに、０II／０Ｉの値である。

酸化物半導体の膜中に酸素欠損があると、バンドギャップ内に酸素欠損準位が形成される。酸化物半導体の膜中に酸素欠損がある場合に、Ｘ線光電子分光（ＸＰＳ：Ｘ−ｒａｙ ｐｈｏｔｏｅｌｅｃｔｒｏｎ ｓｐｅｃｔｒｏｓｃｏｐｙ）測定を行うと、酸化物半導体中の酸素起因のピークだけではなく、酸素欠損起因のピークも現れる。

このとき、図１４に示すように、ＩＷＺＯ膜における酸素欠損起因のＸ線光電子強度比が０．４８を超えると、非常に多くの酸素欠損が発生しており、これがドナーとして働くためにキャリア密度が上昇し、１×１０^１８／ｃｍ^３を越えてしまってＴＦＴとしてのスイッチング特性が劣化する。

したがって、ＩＷＺＯ膜における酸素欠損起因のＸ線光電子強度比は、０．４８以下にするとよい。

なお、ＩＷＯ膜又はＩＷＺＯ膜の酸素欠損起因のＸ線光電子強度比は、例えば、ＸＰＳで測定することができる。

［透過率］
アモルファス構造の酸化物半導体では構造不秩序によってバンドギャップ内に多くの欠陥準位が形成されるため光の級数係数が増加し、これに伴って透過率が減少する。

ＩＷＺＯ膜の透過率が７０％未満では、構造秩序性が非常に悪くなって多くの格子欠陥によりバンドギャップ内に多数の欠陥準位が発生し、これがドナーとして働くためにキャリア密度が上昇し、ＴＦＴとしてのスイッチング特性が劣化する。

したがって、ＩＷＺＯ膜における透過率は、７０％以上にするとよい。

なお、ＩＷＯ膜又はＩＷＺＯ膜の透過率は、例えば、紫外可視近赤外（ＵＶ−Ｖｉｓ−ＮＩＲ）分光光度計で測定することができる。

［表面粗さ］
下地となる膜（下地膜）が粗いと、その上に堆積される膜の成膜（成長）の際に粗さが結晶化起点の種となりやすく、堆積される膜は結晶化されやすい。

ＩＷＺＯ膜の平均表面粗さ（Ｒａ）が２ｎｍよりも大きいと、膜が結晶化されていると考えられる。

したがって、ＩＷＺＯ膜における平均表面粗さは、２ｎｍ以下にするとよい。

なお、ＩＷＯ膜又はＩＷＺＯ膜の表面粗さは、例えば、原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）で測定することができる。

［膜応力］
酸化物半導体膜の膜応力が一定の範囲を超えると、基板反りによる工程流動不良が発生する。この観点において、ＩＷＺＯ膜の膜応力は、−４００〜＋４００ＭＰａの範囲内にするとよい。

なお、ＩＷＯ膜又はＩＷＺＯ膜の膜応力は、膜応力測定装置によって測定することができる。

（表示装置）
次に、上記の実施の形態に係る薄膜トランジスタ１を表示装置に適用した例について、図１５を用いて説明する。なお、本実施の形態では、有機ＥＬ表示装置への適用例について説明する。

図１５は、実施の形態に係る有機ＥＬ表示装置の一部切り欠き斜視図である。上述の薄膜トランジスタ１は、有機ＥＬ表示装置におけるアクティブマトリクス基板のスイッチング素子又は駆動素子として用いることができる。

図１５に示すように、有機ＥＬ表示装置１００は、複数個の薄膜トランジスタが配置されたＴＦＴ基板（ＴＦＴアレイ基板）１１０と、下部電極（反射電極）である陽極１３１、ＥＬ層（発光層）１３２及び上部電極（透明電極）である陰極１３３からなる有機ＥＬ素子（発光部）１３０との積層構造により構成される。

本実施の形態におけるＴＦＴ基板１１０には、上記実施の形態における薄膜トランジスタ１を用いている。ＴＦＴ基板１１０には複数の画素１２０がマトリクス状に配置されており、各画素１２０には画素回路が設けられている。

有機ＥＬ素子１３０は、複数の画素１２０のそれぞれに対応して形成されており、各画素１２０に設けられた画素回路によって各有機ＥＬ素子１３０の発光の制御が行われる。有機ＥＬ素子１３０は、複数の薄膜トランジスタを覆うように形成された層間絶縁層（平坦化膜）の上に形成される。

また、有機ＥＬ素子１３０は、陽極１３１と陰極１３３との間にＥＬ層１３２が配置された構成となっている。陽極１３１とＥＬ層１３２との間にはさらに正孔輸送層が積層形成され、ＥＬ層１３２と陰極１３３との間にはさらに電子輸送層が積層形成されている。なお、陽極１３１と陰極１３３との間には、その他の機能層が設けられていてもよい。ＥＬ層１３２をはじめ陽極１３１と陰極１３３との間に形成される機能層は、有機材料によって構成された有機層である。

各画素１２０は、それぞれの画素回路によって駆動制御される。また、ＴＦＴ基板１１０には、画素１２０の行方向に沿って配置される複数のゲート配線（走査線）１４０と、ゲート配線１４０と交差するように画素１２０の列方向に沿って配置される複数のソース配線（信号配線）１５０と、ソース配線１５０と平行に配置される複数の電源配線（図１２では省略）とが形成されている。各画素１２０は、例えば直交するゲート配線１４０とソース配線１５０とによって区画されている。

ゲート配線１４０は、各画素回路に含まれるスイッチング素子として動作する第１薄膜トランジスタのゲート電極と行毎に接続されている。ソース配線１５０は、第１薄膜トランジスタのソース電極と列毎に接続されている。電源配線は、各画素回路に含まれる駆動素子として動作する第２薄膜トランジスタのドレイン電極と列毎に接続されている。

ここで、画素１２０における画素回路の一例について、図１６を用いて説明する。図１６は、実施の形態に係る有機ＥＬ表示装置における画素回路の一例の構成を示す電気回路図である。なお、画素回路は、図１６に示す構成に限定されるものではない。

図１６に示すように、画素回路は、スイッチング素子として動作する第１薄膜トランジスタＳｗＴｒと、駆動素子として動作する第２薄膜トランジスタＤｒＴｒと、対応する画素１２０に表示するためのデータを記憶するキャパシタＣとで構成される。本実施の形態において、第１薄膜トランジスタＳｗＴｒは、画素１２０を選択するためのスイッチングトランジスタであり、第２薄膜トランジスタＤｒＴｒは、有機ＥＬ素子１３０を駆動するための駆動トランジスタである。

第１薄膜トランジスタＳｗＴｒは、ゲート配線１４０に接続されるゲート電極Ｇ１と、ソース配線１５０に接続されるソース電極Ｓ１と、キャパシタＣ及び第２薄膜トランジスタＤｒＴｒのゲート電極Ｇ２に接続されるドレイン電極Ｄ１と、酸化物半導体層（図示せず）とを備える。第１薄膜トランジスタＳｗＴｒは、接続されたゲート配線１４０及びソース配線１５０に所定の電圧が印加されると、当該ソース配線１５０に印加された電圧がデータ電圧としてキャパシタＣに保存される。

第２薄膜トランジスタＤｒＴｒは、第１薄膜トランジスタＳｗＴｒのドレイン電極Ｄ１及びキャパシタＣに接続されるゲート電極Ｇ２と、電源配線１６０及びキャパシタＣに接続されるドレイン電極Ｄ２と、有機ＥＬ素子１３０の陽極１３１に接続されるソース電極Ｓ２と、酸化物半導体層（図示せず）とを備える。第２薄膜トランジスタＤｒＴｒは、キャパシタＣが保持しているデータ電圧に対応する電流を電源配線１６０からソース電極Ｓ２を通じて有機ＥＬ素子１３０の陽極１３１に供給する。これにより、有機ＥＬ素子１３０では、陽極１３１から陰極１３３へと駆動電流が流れてＥＬ層１３２が発光する。

なお、上記構成の有機ＥＬ表示装置１００では、ゲート配線１４０とソース配線１５０との交点に位置する画素１２０毎に表示制御を行うアクティブマトリクス方式が採用されている。これにより、各画素１２０における第１薄膜トランジスタＳｗＴｒ及び第２薄膜トランジスタＤｒＴｒによって、対応する有機ＥＬ素子１３０が選択的に発光し、所望の画像が表示される。

以上、本実施の形態におけるＴＦＴ基板１１０には、上記実施の形態における薄膜トランジスタ１が用いられているので、表示性能に優れた有機ＥＬ表示装置を実現できる。

（変形例）
以下、変形例１及び変形例２に係る薄膜トランジスタについて説明する。

（変形例１）
図１７は、変形例１に係る薄膜トランジスタ２の断面図である。

図１７に示すように、本変形例に係る薄膜トランジスタ２は、ボトムゲート型、かつ、チャネルエッチ型のＴＦＴであって、基板１０と、ゲート電極２０と、ゲート絶縁層３０と、酸化物半導体層４０と、ソース電極６０Ｓ及びドレイン電極６０Ｄと、絶縁層７０とを備える。

本変形例において、ソース電極６０Ｓ及びドレイン電極６０Ｄは、酸化物半導体層４０の両端部の各々を覆うように、酸化物半導体層４０及びゲート絶縁層３０上に形成される。具体的には、ソース電極６０Ｓは、酸化物半導体層４０の一方の端部の上面及び側面を覆うようにして酸化物半導体層４０からゲート絶縁層３０にわたって形成されている。一方、ドレイン電極６０Ｄは、酸化物半導体層４０の他方の端部の上面及び側面を覆うようにして酸化物半導体層４０からゲート絶縁層３０にわたって形成されている。

絶縁層７０は、パッシベーション層であり、酸化物半導体層４０とソース電極６０Ｓ及びドレイン電極６０Ｄとを覆うようにしてゲート絶縁層３０上に形成される。

このように、上記実施の形態では、チャネル保護型のＴＦＴとしたが、本変形例のようにチャネルエッチ型のＴＦＴとしてもよい。

なお、本変形例では、酸化物半導体層４０の両端部がソース電極６０Ｓ及びドレイン電極６０Ｄに直接覆われた構成のサイドコンタクト構造が採用されている。

以上、本変形例における薄膜トランジスタによれば、上記実施の形態における薄膜トランジスタ１と同様の効果が得られる。

（変形例２）
図１８は、変形例２に係る薄膜トランジスタ３の断面図である。

図１８に示すように、本変形例に係る薄膜トランジスタ３は、トップゲート型のＴＦＴであって、基板１０と、ゲート電極２０と、ゲート絶縁層３０と、酸化物半導体層４０と、ソース電極６０Ｓ及びドレイン電極６０Ｄと、絶縁層８０とを備える。

本変形例における酸化物半導体層４０は、上記実施の形態と同様に、ゲート電極２０に対向する位置に形成されているが、上記実施の形態と異なり、ゲート絶縁層３０の上ではなく基板１０の上に形成されている。

ゲート絶縁層３０は、実施の形態と同様に、ゲート電極２０と酸化物半導体層４０との間に形成されているが、本変形例では、酸化物半導体層４０を覆うようにして基板１０上に成膜されている。また、ゲート電極２０は、ゲート絶縁層３０の上に形成されている。

絶縁層８０は、層間絶縁層であり、ゲート電極２０を覆うようにしてゲート絶縁層３０上に成膜される。

絶縁層８０及びゲート絶縁層３０の一部には、酸化物半導体層４０とソース電極６０Ｓ及びドレイン電極６０Ｄとを接続するためのコンタクトホールが形成されている。

ソース電極６０Ｓ及びドレイン電極６０Ｄは、絶縁層８０上に所定形状で形成される。また、ソース電極６０Ｓ及びドレイン電極６０Ｄは、絶縁層８０及びゲート絶縁層３０に形成されたコンタクトホールを介して酸化物半導体層４０に接続される。

このように、上記実施の形態では、ボトムゲート型構造のＴＦＴとしたが、本変形例のようにトップゲート型構造のＴＦＴとしてもよい。

以上、本変形例における薄膜トランジスタによれば、上記実施の形態における薄膜トランジスタ１と同様の効果が得られる。

（その他変形例等）
以上、薄膜トランジスタ及びその製造方法について、実施の形態及び変形例に基づいて説明したが、本開示は、上記実施の形態及び変形例に限定されるものではない。

例えば、上記実施の形態及び変形例における薄膜トランジスタは、有機ＥＬ表示装置に適用する例について説明したが、上記実施の形態及び変形例における薄膜トランジスタは、液晶表示装置等の他の表示装置にも適用することもできる。

この場合、有機ＥＬ表示装置（有機ＥＬパネル）や液晶表示装置等の表示装置は、フラットパネルディスプレイとして利用することができる。例えば、有機ＥＬ表示装置は、テレビジョンセット、パーソナルコンピュータ又は携帯電話等、あらゆる電子機器の表示パネルとして利用することができる。

その他、各実施の形態及び変形例に対して当業者が思いつく各種変形を施して得られる形態や、本開示の趣旨を逸脱しない範囲で各実施の形態及び変形例における構成要素及び機能を任意に組み合わせることで実現される形態も本開示に含まれる。

ここに開示された技術は、薄膜トランジスタ及び薄膜トランジスタの製造方法として有用であり、薄膜トランジスタを用いた有機ＥＬ表示装置等の表示装置又は薄膜トランジスタを用いたその他様々な電子機器等において広く利用することができる。

１、２、３ 薄膜トランジスタ
１０ 基板
２０、Ｇ１、Ｇ２ ゲート電極
３０ ゲート絶縁層
４０ 酸化物半導体層
４０ａ 酸化物半導体膜
５０、７０、８０ 絶縁層
６０Ｓ、Ｓ１、Ｓ２ ソース電極
６０Ｄ、Ｄ１、Ｄ２ ドレイン電極
１００ 有機ＥＬ表示装置
１１０ ＴＦＴ基板
１２０ 画素
１３０ 有機ＥＬ素子
１３１ 陽極
１３２ ＥＬ層
１３３ 陰極
１４０ ゲート配線
１５０ ソース配線
１６０ 電源配線

Claims (10)

1. ゲート電極と、
   少なくともインジウム及びタングステンを含む酸化物半導体からなる酸化物半導体層と、
   前記ゲート電極と前記酸化物半導体層との間に配置されたゲート絶縁層とを備え、
   前記酸化物半導体層における酸化タングステンの添加量は、０．１ｗｔ％以上、１０ｗｔ％以下であり、
   前記酸化物半導体層のバンドギャップは、２．３ｅＶ以上、３．３ｅＶ以下である
   薄膜トランジスタ。
2. 前記酸化タングステンの添加量は、０．５ｗｔ％以上、７ｗｔ％以下である
   請求項１に記載の薄膜トランジスタ。
3. 前記酸化物半導体層のバンドギャップは、２．６７ｅＶ以上、３．１ｅＶ以下である
   請求項１又は２に記載の薄膜トランジスタ。
4. 前記酸化物半導体層の膜密度は、６．５ｇ／ｃｍ^３以上、７．１ｇ／ｃｍ^３以下である
   請求項１〜３のいずれか１項に記載の薄膜トランジスタ。
5. 前記酸化物半導体層に含まれるアルゴンの不純物濃度は、０．８ａｔ．％以下である
   請求項１〜４のいずれか１項に記載の薄膜トランジスタ。
6. 前記酸化物半導体層に含まれる水素の不純物濃度は、１×１０^２２／ｃｍ^３以下である
   請求項１〜５のいずれか１項に記載の薄膜トランジスタ。
7. 前記酸化物半導体層の屈折率は、２．０１３以上、２．０５７以下である
   請求項１〜６のいずれか１項に記載の薄膜トランジスタ。
8. 前記酸化物半導体層の消衰係数は、０．０３７以下である
   請求項１〜７のいずれか１項に記載の薄膜トランジスタ。
9. 前記酸化物半導体層における酸素欠損起因のＸ線光電子強度比は、０．４８以下である
   請求項１〜８のいずれか１項に記載の薄膜トランジスタ。
10. 前記酸化物半導体には、さらに、亜鉛が含まれている
    請求項１〜９のいずれか１項に記載の薄膜トランジスタ。

Images