[go: up one dir, main page]

JP2015195324A - Interposer structure and method for manufacturing semiconductor device - Google Patents

Interposer structure and method for manufacturing semiconductor device Download PDF

Info

Publication number
JP2015195324A
JP2015195324A JP2014073419A JP2014073419A JP2015195324A JP 2015195324 A JP2015195324 A JP 2015195324A JP 2014073419 A JP2014073419 A JP 2014073419A JP 2014073419 A JP2014073419 A JP 2014073419A JP 2015195324 A JP2015195324 A JP 2015195324A
Authority
JP
Japan
Prior art keywords
heating element
interposer
substrate
resin layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014073419A
Other languages
Japanese (ja)
Inventor
剛司 神吉
Goji Kamiyoshi
剛司 神吉
遼 菊池
Ryo Kikuchi
遼 菊池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2014073419A priority Critical patent/JP2015195324A/en
Publication of JP2015195324A publication Critical patent/JP2015195324A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an interposer structure capable of easily removing a support substrate while suppressing damage on an interposer, and a manufacturing method or the like of a semiconductor device.SOLUTION: The interposer structure includes an interposer 120 and a support substrate 110 supporting the interposer 120. The support substrate 110 includes a substrate 111, a heating element 112 on the substrate 111 and a resin layer 113, that covers the heating element 112, on the substrate 111. When manufacturing the semiconductor device, the interposer structure is fixed on a printed circuit board, a current is made to flow to the heating element 112, an interface of the heating element 112 with the resin layer 113 is oxidized, and the substrate 111 and the heating element 112 are removed. The resin layer 113 is removed thereafter, and a semiconductor chip is mounted on the interposer 120.

Description

本発明は、インターポーザ構造体及び半導体装置の製造方法等に関する。   The present invention relates to an interposer structure, a method for manufacturing a semiconductor device, and the like.

近年、電子機器に対する小型化及び高性能化等の要求に応えるべく種々の高集積技術が提案されている。例えば、プリント基板上にインターポーザを介して複数の大規模集積回路（ＬＳＩ：large scale integration）チップ等の半導体チップが搭載された半導体装置が提案されている。この高集積化技術は２．５Ｄとよばれることがある。従来、この半導体装置を製造するために、次の工程が行われている。すなわち、支持基板上にインターポーザを形成し、インターポーザをプリント基板に固定し、支持基板をインターポーザから取り外し、インターポーザの支持基板を取り外した面に半導体チップを実装する。この高集積化技術によれば、更なる小型化及び高性能化の実現が期待される。   In recent years, various highly integrated technologies have been proposed to meet demands for downsizing and high performance of electronic devices. For example, a semiconductor device is proposed in which a semiconductor chip such as a plurality of large scale integration (LSI) chips is mounted on a printed circuit board via an interposer. This high integration technology is sometimes called 2.5D. Conventionally, the following steps have been performed to manufacture this semiconductor device. That is, an interposer is formed on a support substrate, the interposer is fixed to a printed circuit board, the support substrate is removed from the interposer, and a semiconductor chip is mounted on the surface of the interposer from which the support substrate has been removed. According to this high integration technology, further miniaturization and high performance are expected.

しかしながら、従来、支持基板のインターポーザからの取り外しが、化学薬液を用いた化学エッチング法又は物理的な剥離により行われているが、いずれの方法でも支持基板の取り外しの際に問題が生じている。すなわち、化学エッチングで支持基板を溶解させようとすると、インターポーザも化学薬液に長時間さらされるため、ダメージを受けてしまう。支持基板とインターポーザとの間に中間層を設けておき、中間層を化学エッチングで溶解させる方法もあるが、この方法でもインターポーザが化学薬液に長時間さらされる。また、中間層の使用の有無にかかわらず、プリント基板が化学薬液の影響を受けることもある。また、物理的な剥離では、インターポーザにも剥離の際の応力が作用するため、インターポーザに損傷が生じることがある。   However, conventionally, the support substrate is detached from the interposer by a chemical etching method using a chemical solution or physical peeling. However, any method has a problem in removing the support substrate. That is, when the support substrate is dissolved by chemical etching, the interposer is also exposed to the chemical solution for a long time, and thus is damaged. There is a method in which an intermediate layer is provided between the support substrate and the interposer, and the intermediate layer is dissolved by chemical etching. However, even in this method, the interposer is exposed to the chemical solution for a long time. In addition, the printed circuit board may be affected by the chemical solution regardless of whether or not the intermediate layer is used. Further, in the physical peeling, the interposer may be damaged because stress at the time of peeling acts on the interposer.

特開２００２−９４２１４号公報JP 2002-94214 A 特開２００３−２８５４１２号公報JP 2003-285412 A

本発明の目的は、インターポーザへのダメージを抑制しながら、支持基板を容易に取り外すことができるインターポーザ構造体及び半導体装置の製造方法等を提供することにある。   An object of the present invention is to provide an interposer structure, a method for manufacturing a semiconductor device, and the like in which a support substrate can be easily removed while suppressing damage to the interposer.

インターポーザ構造体の一態様には、インターポーザと、前記インターポーザを支持する支持基板と、が含まれる。前記支持基板には、基板と、前記基板上の発熱体と、前記発熱体を覆う、前記基板上の樹脂層と、が含まれる。   One aspect of the interposer structure includes an interposer and a support substrate that supports the interposer. The support substrate includes a substrate, a heating element on the substrate, and a resin layer on the substrate that covers the heating element.

インターポーザ構造体の製造方法の一態様では、支持基板を形成し、前記支持基板上にインターポーザを形成する。前記支持基板を形成する際に、基板上に発熱体を形成し、前記基板上に、前記発熱体を覆う樹脂層を形成する。   In one aspect of the method for producing an interposer structure, a support substrate is formed, and the interposer is formed on the support substrate. When forming the support substrate, a heating element is formed on the substrate, and a resin layer covering the heating element is formed on the substrate.

半導体装置の製造方法の一態様では、上記のインターポーザ構造体をプリント基板に固定し、前記発熱体に電流を流して、前記発熱体の前記樹脂層との界面を酸化させ、前記基板及び前記発熱体を除去する。前記基板及び前記発熱体の除去後に、前記樹脂層を除去し、前記インターポーザ上に半導体チップを搭載する。   In one aspect of the method for manufacturing a semiconductor device, the interposer structure is fixed to a printed circuit board, a current is passed through the heating element to oxidize an interface between the heating element and the resin layer, and the substrate and the heating element Remove the body. After removing the substrate and the heating element, the resin layer is removed and a semiconductor chip is mounted on the interposer.

上記のインターポーザ構造体等によれば、発熱体への通電により、インターポーザへのダメージを抑制しながら、支持基板を容易に取り外すことができる。   According to the above interposer structure or the like, the support substrate can be easily removed while suppressing damage to the interposer by energizing the heating element.

第１の実施形態に係るインターポーザ構造体を示す図である。It is a figure which shows the interposer structure which concerns on 1st Embodiment. 半導体装置の製造方法を工程順に示す断面図である。It is sectional drawing which shows the manufacturing method of a semiconductor device in order of a process. 第２の実施形態に係るインターポーザ構造体の製造方法を工程順に示す断面図である。It is sectional drawing which shows the manufacturing method of the interposer structure which concerns on 2nd Embodiment in process order. 図３Ａに引き続き、インターポーザ構造体の製造方法を工程順に示す断面図である。It is sectional drawing which shows the manufacturing method of an interposer structure in order of a process following FIG. 3A. 図３Ｂに引き続き、インターポーザ構造体の製造方法を工程順に示す断面図である。It is sectional drawing which shows the manufacturing method of an interposer structure in order of a process following FIG. 3B. 図３Ｃに引き続き、インターポーザ構造体の製造方法を工程順に示す断面図である。FIG. 3D is a cross-sectional view illustrating the method of manufacturing the interposer structure in the order of steps, following FIG. 3C. 図３Ｄに引き続き、インターポーザ構造体の製造方法を工程順に示す断面図である。It is sectional drawing which shows the manufacturing method of an interposer structure in order of a process following FIG. 3D. 図３Ｅに引き続き、インターポーザ構造体の製造方法を工程順に示す断面図である。It is sectional drawing which shows the manufacturing method of an interposer structure in order of a process following FIG. 3E. 図３Ｆに引き続き、インターポーザ構造体の製造方法を工程順に示す断面図である。It is sectional drawing which shows the manufacturing method of an interposer structure in order of a process following FIG. 3F. 半導体装置の製造方法を工程順に示す断面図である。It is sectional drawing which shows the manufacturing method of a semiconductor device in order of a process. 図４Ａに引き続き、半導体装置の製造方法を工程順に示す断面図である。FIG. 4B is a cross-sectional view illustrating the manufacturing method of the semiconductor device in order of processes following FIG. 4A. 発熱体の他の例を示す図である。It is a figure which shows the other example of a heat generating body.

以下、実施形態について添付の図面を参照しながら具体的に説明する。   Hereinafter, embodiments will be described in detail with reference to the accompanying drawings.

（第１の実施形態）
先ず、第１の実施形態について説明する。第１の実施形態は、インターポーザ及び支持基板を備えたインターポーザ構造体に関する。図１は、第１の実施形態に係るインターポーザ構造体を示す図である。図１（ａ）は断面図、図１（ｂ）は斜視図である。 (First embodiment)
First, the first embodiment will be described. The first embodiment relates to an interposer structure including an interposer and a support substrate. FIG. 1 is a diagram illustrating an interposer structure according to the first embodiment. 1A is a sectional view, and FIG. 1B is a perspective view.

第１の実施形態に係るインターポーザ構造体には、図１に示すように、インターポーザ１２０及びインターポーザ１２０を支持する支持基板１１０が含まれる。支持基板１１０には、基板１１１、基板１１１上の発熱体１１２、及び、発熱体１１２を覆う、基板１１１上の樹脂層１１３が含まれている。   As shown in FIG. 1, the interposer structure according to the first embodiment includes an interposer 120 and a support substrate 110 that supports the interposer 120. The support substrate 110 includes a substrate 111, a heating element 112 on the substrate 111, and a resin layer 113 on the substrate 111 that covers the heating element 112.

次に、第１の実施形態に係るインターポーザ構造体を用いた半導体装置の製造方法について説明する。図２は、半導体装置の製造方法を工程順に示す断面図である。   Next, a method for manufacturing a semiconductor device using the interposer structure according to the first embodiment will be described. FIG. 2 is a cross-sectional view showing the method of manufacturing the semiconductor device in the order of steps.

先ず、図２（ａ）に示すように、導電材１７２を介してプリント基板１７１とインターポーザ１２０の端子とが電気的に接続されるように、第１の実施形態に係るインターポーザ構造体をプリント基板１７１に固定する。更に、プリント基板１７１とインターポーザ１２０との間の隙間を埋めるアンダーフィル材１７３を形成する。   First, as shown in FIG. 2A, the interposer structure according to the first embodiment is printed circuit board so that the printed circuit board 171 and the terminals of the interposer 120 are electrically connected via the conductive material 172. 171 is fixed. Further, an underfill material 173 that fills the gap between the printed circuit board 171 and the interposer 120 is formed.

次いで、図２（ｂ）に示すように、発熱体１１２の両端の間に電源１７４を接続し、発熱体１１２に電流を流す。この結果、発熱体１１２が発熱し、発熱体１１２の樹脂層１１３と接している面が酸化され、そこに酸化部１１５が形成される。   Next, as shown in FIG. 2B, a power source 174 is connected between both ends of the heating element 112, and a current flows through the heating element 112. As a result, the heating element 112 generates heat, the surface of the heating element 112 that is in contact with the resin layer 113 is oxidized, and an oxidized portion 115 is formed there.

そして、酸化部１１５の形成に伴って発熱体１１２と樹脂層１１３との間の密着力が低下し、発熱体１１２が樹脂層１１３から離脱する。つまり、図２（ｃ）に示すように、インターポーザ１２０上には、樹脂層１１３が残り、基板１１１及び発熱体１１２は除去される。   As the oxidized portion 115 is formed, the adhesion between the heating element 112 and the resin layer 113 is reduced, and the heating element 112 is detached from the resin layer 113. That is, as shown in FIG. 2C, the resin layer 113 remains on the interposer 120, and the substrate 111 and the heating element 112 are removed.

その後、図２（ｄ）に示すように、樹脂層１１３を除去する。樹脂層１１３は、例えばエッチングにより除去することができる。樹脂層１１３のほぼ全面が露出しているため、樹脂層１１３は短時間で除去することができる。従って、樹脂層１１３の除去の際に、インターポーザ１２０にはほとんどダメージが生じない。   Thereafter, as shown in FIG. 2D, the resin layer 113 is removed. The resin layer 113 can be removed by etching, for example. Since almost the entire surface of the resin layer 113 is exposed, the resin layer 113 can be removed in a short time. Therefore, when the resin layer 113 is removed, the interposer 120 is hardly damaged.

続いて、図２（ｅ）に示すように、インターポーザ１２０上に半導体チップ１８１を搭載する。すなわち、導電材１８２を介して半導体チップ１８１をインターポーザ１２０上に固定し、半導体チップ１８１とインターポーザ１２０との間の隙間を埋めるアンダーフィル材１８３を形成する。   Subsequently, as illustrated in FIG. 2E, the semiconductor chip 181 is mounted on the interposer 120. That is, the semiconductor chip 181 is fixed on the interposer 120 via the conductive material 182, and the underfill material 183 that fills the gap between the semiconductor chip 181 and the interposer 120 is formed.

（第２の実施形態）
次に、第２の実施形態について説明する。図３Ａ乃至図３Ｇは、第２の実施形態に係るインターポーザ構造体の製造方法を工程順に示す断面図である。 (Second Embodiment)
Next, a second embodiment will be described. 3A to 3G are cross-sectional views illustrating a method of manufacturing the interposer structure according to the second embodiment in the order of steps.

先ず、図３Ａ（ａ）に示すように、基板２１１上に樹脂層２２１を形成する。基板２１１は、例えばシリコン基板である。例えば、樹脂層２２１の厚さは５μｍ程度とする。基板２１１として、ガラス基板、シリコン基板等を用いてもよい。樹脂層２２１の材料は、例えばポリオレフィン系樹脂、ポリフェノール系樹脂、ポリスチレン系樹脂、ポリイミド系樹脂又はポリエチレン系樹脂であり、樹脂層２２１が断熱層の一例である。   First, as shown in FIG. 3A (a), a resin layer 221 is formed on a substrate 211. The substrate 211 is, for example, a silicon substrate. For example, the thickness of the resin layer 221 is about 5 μm. As the substrate 211, a glass substrate, a silicon substrate, or the like may be used. The material of the resin layer 221 is, for example, a polyolefin resin, a polyphenol resin, a polystyrene resin, a polyimide resin, or a polyethylene resin, and the resin layer 221 is an example of a heat insulating layer.

次いで、図３Ａ（ｂ）に示すように、樹脂層２２１上に導電膜２２２を形成する。導電膜２２２の形成では、例えば、スパッタリング法により、厚さが３０ｎｍ程度のＴｉ膜を形成し、その上に厚さが１００ｎｍ程度のＣｕ膜を形成する。   Next, as illustrated in FIG. 3A (b), a conductive film 222 is formed over the resin layer 221. In forming the conductive film 222, for example, a Ti film having a thickness of about 30 nm is formed by sputtering, and a Cu film having a thickness of about 100 nm is formed thereon.

その後、図３Ａ（ｃ）に示すように、導電膜２２２上にフォトレジスト膜２２３を形成する。例えば、フォトレジスト膜２２３の厚さは８μｍ程度とする。   Thereafter, as shown in FIG. 3A (c), a photoresist film 223 is formed on the conductive film 222. For example, the thickness of the photoresist film 223 is about 8 μm.

続いて、図３Ａ（ｄ）に示すように、露光及び現像によりフォトレジスト膜２２３に開口部２２４を形成する。現像液としては、例えばテトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ：tetra-methyl ammonium hydroxide）を用いる。   Subsequently, as shown in FIG. 3A (d), an opening 224 is formed in the photoresist film 223 by exposure and development. As the developer, for example, tetra-methyl ammonium hydroxide (TMAH) is used.

次いで、図３Ａ（ｅ）に示すように、導電膜２２２をシード層とするめっき法によりＣｕ膜２２５を開口部２２４内で導電膜２２２上に形成する。例えば、めっき液として硫酸酸性銅めっき液を用い、Ｃｕ膜２２５の厚さは５μｍ程度とする。   Next, as shown in FIG. 3A (e), a Cu film 225 is formed on the conductive film 222 in the opening 224 by plating using the conductive film 222 as a seed layer. For example, an acidic copper plating solution is used as the plating solution, and the thickness of the Cu film 225 is about 5 μm.

その後、図３Ｂ（ｆ）に示すように、フォトレジスト膜２２３を除去する。フォトレジスト膜２２３は、例えばアセトン又はＮ−メチルピドロジン（ＮＭＰ）により除去することができる。   Thereafter, as shown in FIG. 3B (f), the photoresist film 223 is removed. The photoresist film 223 can be removed with, for example, acetone or N-methylpidridine (NMP).

続いて、図３Ｂ（ｇ）に示すように、導電膜２２２のＣｕ膜２２５から露出している部分を除去する。Ｃｕ膜２２５及び導電膜２２２を含む発熱体２１２が得られる。この除去では、例えば硫酸水素カリウムを用いたウェットエッチングを行う。   Subsequently, as shown in FIG. 3B (g), a portion of the conductive film 222 exposed from the Cu film 225 is removed. A heating element 212 including the Cu film 225 and the conductive film 222 is obtained. In this removal, for example, wet etching using potassium hydrogen sulfate is performed.

次いで、図３Ｂ（ｈ）に示すように、発熱体２１２を覆う樹脂層２１３を樹脂層２２１上に形成する。例えば、樹脂層２１３の厚さは１０μｍ程度とする。樹脂層２１３の材料は、例えば熱硬化性のエポキシ系樹脂又はフェノール系樹脂である。   Next, as illustrated in FIG. 3B (h), a resin layer 213 that covers the heating element 212 is formed on the resin layer 221. For example, the thickness of the resin layer 213 is about 10 μm. The material of the resin layer 213 is, for example, a thermosetting epoxy resin or a phenol resin.

その後、図３Ｂ（ｉ）に示すように、樹脂層２１３上にＴｉ膜２３１膜を形成し、Ｔｉ膜２３１上にＣｕ膜２３２を形成する。例えば、Ｔｉ膜２３１の厚さは５０ｎｍ程度とし、Ｃｕ膜２３２の厚さは１００ｎｍ程度とする。Ｔｉ膜２３１及びＣｕ膜２３２は、例えばスパッタリング法により形成する。   Thereafter, as shown in FIG. 3B (i), a Ti film 231 film is formed on the resin layer 213, and a Cu film 232 is formed on the Ti film 231. For example, the thickness of the Ti film 231 is about 50 nm, and the thickness of the Cu film 232 is about 100 nm. The Ti film 231 and the Cu film 232 are formed by, for example, a sputtering method.

続いて、図３Ｂ（ｊ）に示すように、Ｃｕ膜２３２上にフォトレジスト膜２３３を形成する。例えば、フォトレジスト膜２３３の厚さは５μｍ程度とする。   Subsequently, as shown in FIG. 3B (j), a photoresist film 233 is formed on the Cu film 232. For example, the thickness of the photoresist film 233 is about 5 μm.

次いで、図３Ｃ（ｋ）に示すように、露光及び現像によりフォトレジスト膜２３３に開口部２３４を形成する。現像液としては、例えばＴＭＡＨを用いる。   Next, as shown in FIG. 3C (k), an opening 234 is formed in the photoresist film 233 by exposure and development. For example, TMAH is used as the developer.

その後、図３Ｃ（ｌ）に示すように、Ｃｕ膜２３２をシード層とするめっき法によりＣｕ膜２３５を開口部２３４内でＣｕ膜２３２上に形成する。例えば、めっき液として硫酸酸性銅めっき液を用い、Ｃｕ膜２３５の厚さは５μｍ程度とする。   Thereafter, as shown in FIG. 3C (l), a Cu film 235 is formed on the Cu film 232 in the opening 234 by a plating method using the Cu film 232 as a seed layer. For example, a sulfuric acid copper plating solution is used as the plating solution, and the thickness of the Cu film 235 is about 5 μm.

続いて、図３Ｃ（ｍ）に示すように、フォトレジスト膜２３３を除去する。フォトレジスト膜２３３は、例えばアセトン又はＮＭＰにより除去することができる。   Subsequently, as shown in FIG. 3C (m), the photoresist film 233 is removed. The photoresist film 233 can be removed by, for example, acetone or NMP.

次いで、図３Ｃ（ｎ）に示すように、Ｃｕ膜２３２のＣｕ膜２３５から露出している部分を除去する。この除去では、例えば硫酸水素カリウムを用いたウェットエッチングを行う。   Next, as shown in FIG. 3C (n), a portion of the Cu film 232 exposed from the Cu film 235 is removed. In this removal, for example, wet etching using potassium hydrogen sulfate is performed.

その後、図３Ｄ（ｏ）に示すように、Ｃｕ膜２３５及びＣｕ膜２３２を覆うフォトレジスト膜２４１をＴｉ膜２３１上に形成する。例えば、フォトレジスト膜２４１の厚さは８μｍ程度とする。   Thereafter, as shown in FIG. 3D (o), a photoresist film 241 covering the Cu film 235 and the Cu film 232 is formed on the Ti film 231. For example, the thickness of the photoresist film 241 is about 8 μm.

続いて、図３Ｄ（ｐ）に示すように、露光及び現像によりフォトレジスト膜２４１にＣｕ膜２３５を露出する開口部２４２を形成する。現像液としては、例えばＴＭＡＨを用いる。   Subsequently, as shown in FIG. 3D (p), an opening 242 exposing the Cu film 235 is formed in the photoresist film 241 by exposure and development. For example, TMAH is used as the developer.

次いで、図３Ｄ（ｑ）に示すように、全面に導電膜２４３を形成する。つまり、フォトレジスト膜２４１の上面上、並びに開口部２４２内のフォトレジスト膜２４１の側面上及びＣｕ膜２３５の上面上に導電膜２４３を形成する。導電膜２４３の形成では、例えば、スパッタリング法により、厚さが５０ｎｍ程度のＴｉ膜を形成し、その上に厚さが１００ｎｍ程度のＣｕ膜を形成する。   Next, as illustrated in FIG. 3D (q), a conductive film 243 is formed over the entire surface. That is, the conductive film 243 is formed on the upper surface of the photoresist film 241, on the side surface of the photoresist film 241 in the opening 242, and on the upper surface of the Cu film 235. In forming the conductive film 243, for example, a Ti film having a thickness of about 50 nm is formed by sputtering, and a Cu film having a thickness of about 100 nm is formed thereon.

その後、図３Ｄ（ｒ）に示すように、導電膜２４３上にフォトレジスト膜２４４を形成する。例えば、フォトレジスト膜２４４の厚さはフォトレジスト膜２４１の上方で８μｍ程度とする。   Thereafter, as illustrated in FIG. 3D (r), a photoresist film 244 is formed over the conductive film 243. For example, the thickness of the photoresist film 244 is about 8 μm above the photoresist film 241.

続いて、図３Ｅ（ｓ）に示すように、露光及び現像によりフォトレジスト膜２４４に開口部２４２と連通する開口部２４５を形成する。現像液としては、例えばＴＭＡＨを用いる。   Subsequently, as shown in FIG. 3E (s), an opening 245 communicating with the opening 242 is formed in the photoresist film 244 by exposure and development. For example, TMAH is used as the developer.

次いで、図３Ｅ（ｔ）に示すように、導電膜２４３をシード層とするめっき法によりＣｕ膜２４６を開口部２４５内で導電膜２４３上に形成する。例えば、めっき液として硫酸酸性銅めっき液を用い、Ｃｕ膜２４６の厚さは５μｍ程度とする。   Next, as shown in FIG. 3E (t), a Cu film 246 is formed on the conductive film 243 in the opening 245 by a plating method using the conductive film 243 as a seed layer. For example, a sulfuric acid copper plating solution is used as the plating solution, and the thickness of the Cu film 246 is about 5 μm.

その後、図３Ｅ（ｕ）に示すように、フォトレジスト膜２４４を除去する。フォトレジスト膜２４４は、例えばアセトン又はＮＭＰにより除去することができる。   Thereafter, as shown in FIG. 3E (u), the photoresist film 244 is removed. The photoresist film 244 can be removed by, for example, acetone or NMP.

続いて、図３Ｅ（ｖ）に示すように、導電膜２４３のＣｕ膜２４６から露出している部分を除去する。導電膜２４３中のＣｕ膜は、例えば硫酸水素カリウムを用いたウェットエッチングにより除去することができ、導電膜２４３中のＴｉ膜は、例えばＣＦ4ガスを用いたドライエッチング又はフッ化アンモニウムを用いたウェットエッチングにより除去することができる。 Subsequently, as shown in FIG. 3E (v), the exposed portion of the conductive film 243 from the Cu film 246 is removed. The Cu film in the conductive film 243 can be removed by wet etching using, for example, potassium hydrogen sulfate, and the Ti film in the conductive film 243 is dry etching using, for example, CF 4 gas or ammonium fluoride. It can be removed by wet etching.

次いで、図３Ｆ（ｗ）に示すように、Ｃｕ膜２４６及び導電膜２４３を覆うフォトレジスト膜２５１をフォトレジスト膜２４１上に形成する。例えば、フォトレジスト膜２５１の厚さは１０μｍ程度とする。   Next, as shown in FIG. 3F (w), a photoresist film 251 covering the Cu film 246 and the conductive film 243 is formed on the photoresist film 241. For example, the thickness of the photoresist film 251 is about 10 μm.

その後、図３Ｆ（ｘ）に示すように、露光及び現像によりフォトレジスト膜２５１にＣｕ膜２４６を露出する開口部２５２を形成する。現像液としては、例えばＴＭＡＨを用いる。   Thereafter, as shown in FIG. 3F (x), an opening 252 exposing the Cu film 246 is formed in the photoresist film 251 by exposure and development. For example, TMAH is used as the developer.

続いて、図３Ｆ（ｙ）に示すように、全面に導電膜２５３を形成する。つまり、フォトレジスト膜２５１の上面上、並びに開口部２５２内のフォトレジスト膜２５１の側面上及びＣｕ膜２４６の上面上に導電膜２５３を形成する。導電膜２５３の形成では、例えば、スパッタリング法により、厚さが５０ｎｍ程度のＴｉ膜を形成し、その上に厚さが１００ｎｍ程度のＣｕ膜を形成する。   Subsequently, as illustrated in FIG. 3F (y), a conductive film 253 is formed over the entire surface. That is, the conductive film 253 is formed on the upper surface of the photoresist film 251, on the side surface of the photoresist film 251 in the opening 252, and on the upper surface of the Cu film 246. In the formation of the conductive film 253, for example, a Ti film having a thickness of about 50 nm is formed by sputtering, and a Cu film having a thickness of about 100 nm is formed thereon.

次いで、図３Ｆ（ｚ）に示すように、導電膜２５３上にフォトレジスト膜２５４を形成する。例えば、フォトレジスト膜２５４の厚さはフォトレジスト膜２５１の上方で１０μｍ程度とする。   Next, as illustrated in FIG. 3F (z), a photoresist film 254 is formed over the conductive film 253. For example, the thickness of the photoresist film 254 is about 10 μm above the photoresist film 251.

その後、図３Ｇ（ｚ１）に示すように、露光及び現像によりフォトレジスト膜２５４に開口部２５２と連通する開口部２５５を形成する。現像液としては、例えばＴＭＡＨを用いる。   Thereafter, as shown in FIG. 3G (z1), an opening 255 communicating with the opening 252 is formed in the photoresist film 254 by exposure and development. For example, TMAH is used as the developer.

続いて、図３Ｇ（ｚ２）に示すように、導電膜２５３をシード層とするめっき法によりＣｕ膜２５６を開口部２５５内で導電膜２５３上に形成する。例えば、めっき液として硫酸酸性銅めっき液を用い、Ｃｕ膜２５６の厚さは１０ｍ程度とする。   Subsequently, as shown in FIG. 3G (z2), a Cu film 256 is formed on the conductive film 253 in the opening 255 by plating using the conductive film 253 as a seed layer. For example, a sulfuric acid copper plating solution is used as the plating solution, and the thickness of the Cu film 256 is about 10 m.

次いで、図３Ｇ（ｚ３）に示すように、フォトレジスト膜２５４を除去する。フォトレジスト膜２５４は、例えばアセトン又はＮＭＰにより除去することができる。なお、フォトレジスト膜２４１又は２５１の材料としては、フォトレジスト膜２４４又は２５４の除去に用いる液に対する耐性を有するものを用いる。このような材料は永久レジストとよばれることがある。   Next, as shown in FIG. 3G (z3), the photoresist film 254 is removed. The photoresist film 254 can be removed by, for example, acetone or NMP. Note that as a material of the photoresist film 241 or 251, a material having resistance to a liquid used for removing the photoresist film 244 or 254 is used. Such materials are sometimes called permanent resists.

その後、図３Ｇ（ｚ４）に示すように、導電膜２５３のＣｕ膜２５６から露出している部分を除去する。導電膜２５３中のＣｕ膜は、例えば硫酸水素カリウムを用いたウェットエッチングにより除去することができ、導電膜２５３中のＴｉ膜は、例えばＣＦ4ガスを用いたドライエッチング又はフッ化アンモニウムを用いたウェットエッチングにより除去することができる。 Thereafter, as shown in FIG. 3G (z4), a portion of the conductive film 253 exposed from the Cu film 256 is removed. The Cu film in the conductive film 253 can be removed by wet etching using, for example, potassium hydrogen sulfate, and the Ti film in the conductive film 253 is dry etching using, for example, CF 4 gas or ammonium fluoride. It can be removed by wet etching.

このようにしてインターポーザ構造体を製造することができる。なお、基板２１１上に複数のインターポーザ構造体を製造する場合には、例えば図３Ｇ（ｚ４）に示す処理を行った後にダイシングによる個片化を行う。   In this way, an interposer structure can be manufactured. In addition, when manufacturing a some interposer structure on the board | substrate 211, after performing the process shown, for example to FIG. 3G (z4), it divides into pieces by dicing.

第２の実施形態に係るインターポーザ構造体には、図３Ｇ（ｚ４）に示すように、支持基板２１０及びインターポーザ２２０が含まれる。支持基板２１０には、基板２１１、樹脂層２２１、発熱体２１２、樹脂層２１３、及びＴｉ膜２３１が含まれる。インターポーザ２２０には、Ｃｕ膜２３２、２３５、２４６、及び２５６、導電膜２４３及び２５３、並びにフォトレジスト膜２４１及び２５１が含まれる。樹脂層２１３は発熱体２１２を覆っている。   The interposer structure according to the second embodiment includes a support substrate 210 and an interposer 220 as shown in FIG. 3G (z4). The support substrate 210 includes a substrate 211, a resin layer 221, a heating element 212, a resin layer 213, and a Ti film 231. The interposer 220 includes Cu films 232, 235, 246 and 256, conductive films 243 and 253, and photoresist films 241 and 251. The resin layer 213 covers the heating element 212.

樹脂層２１３に、１．０質量％以上の硫黄化合物が含まれていることが好ましい。硫黄化合物は有機化合物、無機化合物のいずれであってもよい。有機化合物の例として、メタンチオエーテル、チオフェン、及びジメチルエーテル等のチオエーテル系化合物、ジメチルスルフィド等のジスルフィド系化合物、並びにチオケトン系が挙げられる。無機化合物の例として、硫化物及び酸化硫黄系化合物が挙げられる。硫黄化合物として単体の硫黄を用いてもよい。１．０質量％以上の硫黄化合物が含まれている場合、発熱体２１２の酸化が促進され、より短時間で樹脂層２１３を離脱させることができる。   The resin layer 213 preferably contains 1.0% by mass or more of a sulfur compound. The sulfur compound may be an organic compound or an inorganic compound. Examples of the organic compound include thioether compounds such as methanethioether, thiophene, and dimethyl ether, disulfide compounds such as dimethyl sulfide, and thioketone compounds. Examples of inorganic compounds include sulfides and sulfur oxide compounds. Single sulfur may be used as the sulfur compound. When 1.0 mass% or more of the sulfur compound is contained, the oxidation of the heating element 212 is promoted, and the resin layer 213 can be detached in a shorter time.

樹脂層２１３の形成以降の処理では、外周部において発熱体２１２の上面の一部を露出したままとすることが好ましい。これは、後述のように、発熱体２１２に電源を接続する際の結線を容易にするためである。   In the processing after the formation of the resin layer 213, it is preferable to leave a part of the upper surface of the heating element 212 exposed at the outer peripheral portion. This is for facilitating connection when a power source is connected to the heating element 212, as will be described later.

次に、第２の実施形態に係るインターポーザ構造体を用いた半導体装置の製造方法について説明する。図４Ａ乃至図４Ｂは、半導体装置の製造方法を工程順に示す断面図である。   Next, a method for manufacturing a semiconductor device using the interposer structure according to the second embodiment will be described. 4A to 4B are cross-sectional views illustrating a method for manufacturing a semiconductor device in the order of steps.

先ず、図４Ａ（ａ）に示すように、プリント基板２７１上に設けた半田ボール２７２にＣｕ膜２５６が対向するように、第２の実施形態に係るインターポーザ構造体をプリント基板２７１上方に位置させる。   First, as shown in FIG. 4A, the interposer structure according to the second embodiment is positioned above the printed circuit board 271 so that the Cu film 256 faces the solder balls 272 provided on the printed circuit board 271. .

次いで、図４Ａ（ｂ）に示すように、Ｃｕ膜２５６が半田ボール２７２に接するまでインターポーザ構造体を降下させる。その後、加熱及び冷却により半田ボール２７２を融解及び硬化させ、インターポーザ構造体をプリント基板２７１に固定する。更に、プリント基板２７１とインターポーザ２２０との間の隙間を埋めるアンダーフィル材２７３を形成する。   Next, as shown in FIG. 4A (b), the interposer structure is lowered until the Cu film 256 is in contact with the solder ball 272. Thereafter, the solder balls 272 are melted and cured by heating and cooling, and the interposer structure is fixed to the printed circuit board 271. Further, an underfill material 273 that fills the gap between the printed board 271 and the interposer 220 is formed.

続いて、図４Ａ（ｃ）に示すように、発熱体２１２の両端の間に電源２７４を接続し、発熱体２１２に電流を流す。この結果、発熱体２１２が発熱し、発熱体２１２の樹脂層２１３と接している面が酸化され、そこに酸化部２１５が形成される。このとき、樹脂層２２１が断熱層として機能し、発熱体２１２が発した熱の基板２１１を介した拡散が樹脂層２２１により抑制される。   Subsequently, as shown in FIG. 4A (c), a power source 274 is connected between both ends of the heating element 212, and a current is passed through the heating element 212. As a result, the heat generating element 212 generates heat, and the surface of the heat generating element 212 that is in contact with the resin layer 213 is oxidized, and an oxidized portion 215 is formed there. At this time, the resin layer 221 functions as a heat insulating layer, and diffusion of heat generated by the heating element 212 through the substrate 211 is suppressed by the resin layer 221.

そして、酸化部２１５の形成に伴って発熱体２１２と樹脂層２１３との間の密着力が低下し、発熱体２１２が樹脂層２１３から離脱する。つまり、図４Ｂ（ｄ）に示すように、インターポーザ２２０上には、Ｔｉ膜２３１及び樹脂層２１３が残り、基板２１１、樹脂層２２１、発熱体２１２、及び酸化部２１５は除去される。   As the oxidized portion 215 is formed, the adhesion between the heating element 212 and the resin layer 213 is reduced, and the heating element 212 is detached from the resin layer 213. That is, as shown in FIG. 4B (d), the Ti film 231 and the resin layer 213 remain on the interposer 220, and the substrate 211, the resin layer 221, the heating element 212, and the oxidation unit 215 are removed.

次いで、図４Ｂ（ｅ）に示すように、樹脂層２１３を除去する。樹脂層２１３は、例えばエッチングにより除去することができる。樹脂層２１３のほぼ全面が露出しているため、樹脂層２１３は短時間で除去することができる。従って、樹脂層２１３の除去の際に、インターポーザ２２０にはほとんどダメージが生じない。また、金属層２１４及び酸化部２１５のエッチング時にＴｉ膜２３１が形成されているため、Ｃｕ膜２３２及びＣｕ膜２３５はエッチングされない。つまり、Ｔｉ膜２３１はエッチングストッパとして機能し、Ｃｕ膜２３２及びＣｕ膜２３５を保護する。   Next, as shown in FIG. 4B (e), the resin layer 213 is removed. The resin layer 213 can be removed by etching, for example. Since almost the entire surface of the resin layer 213 is exposed, the resin layer 213 can be removed in a short time. Therefore, when the resin layer 213 is removed, the interposer 220 is hardly damaged. Further, since the Ti film 231 is formed when the metal layer 214 and the oxidized portion 215 are etched, the Cu film 232 and the Cu film 235 are not etched. That is, the Ti film 231 functions as an etching stopper and protects the Cu film 232 and the Cu film 235.

その後、図４Ｂ（ｆ）に示すように、Ｔｉ膜２３１を除去する。Ｔｉ膜２３１は、例えばエッチングにより除去することができる。Ｔｉ膜２３１は、例えばＣＦ4ガスを用いたドライエッチング又はフッ化アンモニウムを用いたウェットエッチングにより除去することができる。Ｔｉ膜２３１のほぼ全面が露出しているため、Ｔｉ膜２３１は短時間で除去することができる。従って、Ｔｉ膜２３１の除去の際に、インターポーザ２２０にはほとんどダメージが生じない。 Thereafter, as shown in FIG. 4B (f), the Ti film 231 is removed. The Ti film 231 can be removed by etching, for example. The Ti film 231 can be removed, for example, by dry etching using CF 4 gas or wet etching using ammonium fluoride. Since almost the entire surface of the Ti film 231 is exposed, the Ti film 231 can be removed in a short time. Therefore, when the Ti film 231 is removed, the interposer 220 is hardly damaged.

続いて、図４Ｂ（ｇ）に示すように、インターポーザ２２０上に半導体チップ２８１を搭載する。すなわち、半田ボール２８２を介して半導体チップ２８１をインターポーザ２２０上に固定し、半導体チップ２８１とインターポーザ２２０との間の隙間を埋めるアンダーフィル材２８３を形成する。   Subsequently, as shown in FIG. 4B (g), the semiconductor chip 281 is mounted on the interposer 220. That is, the semiconductor chip 281 is fixed on the interposer 220 via the solder balls 282, and the underfill material 283 that fills the gap between the semiconductor chip 281 and the interposer 220 is formed.

なお、発熱体２１２の平面形状は特に限定されず、基板２１１上で蛇行していてもよく、図５に示すように、その両端間で複数に分岐していてもよい。   Note that the planar shape of the heating element 212 is not particularly limited, and may be meandering on the substrate 211, or may be branched into a plurality between both ends thereof as shown in FIG.

次に、本願発明者らが行った第２の実施形態に関する種々の実験について説明する。これらの実験では、種々の条件を変化させて、フェノール系の樹脂層２１３の離脱しやすさを調査した。下記の表中の○は１０回程度の調査のすべてで樹脂層２１３が１日間以内に離脱したことを示し、△は１日間以内に離脱した場合及び離脱しなかった場合があることを示し、×は１日間では離脱しなかったことを示す。   Next, various experiments regarding the second embodiment conducted by the inventors will be described. In these experiments, the ease with which the phenolic resin layer 213 was detached was investigated by changing various conditions. ○ in the table below indicates that the resin layer 213 was detached within one day in all of the 10 or so investigations, and △ indicates that it may or may not have separated within one day, X indicates that it did not leave in one day.

（第１の実験）
第１の実験では、発熱体２１２に電流を流すことなく、インターポーザ構造体を外部から加熱し、発熱体２１２の酸化により樹脂層２１３が離脱する温度を測定した。この結果、２５０℃で樹脂層２１３が離脱した。しかしながら、樹脂層２１３の離脱と共に、インターポーザ２２０内のＣｕ膜が酸化した。インターポーザ２２０内のＣｕ膜の酸化は配線抵抗の上昇等を引き起こしかねない。 (First experiment)
In the first experiment, the interposer structure was heated from the outside without passing a current through the heating element 212, and the temperature at which the resin layer 213 was detached due to oxidation of the heating element 212 was measured. As a result, the resin layer 213 was detached at 250 ° C. However, with the separation of the resin layer 213, the Cu film in the interposer 220 was oxidized. The oxidation of the Cu film in the interposer 220 may cause an increase in wiring resistance.

（第２の実験）
第２の実験では、電流を流す際の環境の温度を表１に示すように変化させて、樹脂層２１３の離脱しやすさを調査した。なお、発熱体２１２の幅を５μｍとし、発熱体２１２により覆われる基板２１１の上面の割合（配線密度）を３３．３％とし、発熱体２１２に流す電流の密度（電流密度）を１．０×１０6Ａ／ｃｍ2とした。この結果を表１に示す。 (Second experiment)
In the second experiment, the ease of detachment of the resin layer 213 was investigated by changing the temperature of the environment when the current was passed as shown in Table 1. The width of the heating element 212 is 5 μm, the ratio (wiring density) of the upper surface of the substrate 211 covered with the heating element 212 is 33.3%, and the density of current flowing through the heating element 212 (current density) is 1.0. × 10 6 A / cm 2 . The results are shown in Table 1.

Figure 2015195324
Figure 2015195324

この結果から、１日間で樹脂層２１３を離脱させるために、環境の温度を１５０℃以上とすることが好ましい。   From this result, in order to release the resin layer 213 in one day, the temperature of the environment is preferably set to 150 ° C. or higher.

（第３の実験）
第３の実験では、発熱体２１２に流す電流の密度（電流密度）を表２に示すように変化させて、樹脂層２１３の離脱しやすさを調査した。なお、発熱体２１２の幅を５μｍとし、配線密度を３３．３％とし、環境の温度を１５０℃とした。この結果を表２に示す。 (Third experiment)
In the third experiment, the ease of detachment of the resin layer 213 was investigated by changing the density of the current (current density) flowing through the heating element 212 as shown in Table 2. The width of the heating element 212 was 5 μm, the wiring density was 33.3%, and the environmental temperature was 150 ° C. The results are shown in Table 2.

Figure 2015195324
Figure 2015195324

この結果から、１日間で樹脂層２１３を離脱させるために、電流密度を１．０×１０6Ａ／ｃｍ2以上とすることが好ましい。 From this result, in order to release the resin layer 213 in one day, the current density is preferably set to 1.0 × 10 6 A / cm 2 or more.

（第４の実験）
第４の実験では、配線密度を表３に示すように変化させて、樹脂層２１３の離脱しやすさを調査した。なお、発熱体２１２の幅を５μｍとし、環境の温度を１５０℃とし、電流密度を１．０×１０6Ａ／ｃｍ2とした。この結果を表３に示す。表３中の「Ｌ／Ｓ」はラインアンドスペースパターンにおける平面視でのライン（Ｌ）の面積、スペース（Ｓ）の面積の相対値を示す。 (Fourth experiment)
In the fourth experiment, the ease with which the resin layer 213 was detached was investigated by changing the wiring density as shown in Table 3. The width of the heating element 212 was 5 μm, the environmental temperature was 150 ° C., and the current density was 1.0 × 10 6 A / cm 2 . The results are shown in Table 3. “L / S” in Table 3 indicates the relative value of the area of the line (L) and the area of the space (S) in plan view in the line and space pattern.

Figure 2015195324
Figure 2015195324

この結果から、１日間で樹脂層２１３を離脱させるために、配線密度を３３．３％以上とすることが好ましい。   From this result, in order to release the resin layer 213 in one day, the wiring density is preferably 33.3% or more.

（第５の実験）
第５の実験では、発熱体２１２の幅を表４に示すように変化させて、樹脂層２１３の離脱しやすさを調査した。なお、配線密度を３３．３％とし、環境の温度を１５０℃とし、電流密度を１．０×１０6Ａ／ｃｍ2とした。この結果を表４に示す。 (Fifth experiment)
In the fifth experiment, the width of the heating element 212 was changed as shown in Table 4 to investigate the ease with which the resin layer 213 was detached. The wiring density was 33.3%, the environmental temperature was 150 ° C., and the current density was 1.0 × 10 6 A / cm 2 . The results are shown in Table 4.

Figure 2015195324
Figure 2015195324

この結果から、１日間で樹脂層２１３を離脱させるために、発熱体２１２の幅を５μｍ以下とすることが好ましい。この実験では、発熱体２１２の厚さを５μｍとしているため、発熱体２１２の幅が５μｍ以下の場合、発熱体２１２のアスペクト比は１以下である。   From this result, in order to release the resin layer 213 in one day, the width of the heating element 212 is preferably 5 μm or less. In this experiment, since the thickness of the heating element 212 is 5 μm, when the width of the heating element 212 is 5 μm or less, the aspect ratio of the heating element 212 is 1 or less.

（第６の実験）
第６の実験では、表５に示す硫黄化合物を樹脂層２１３に含有させ、その含有量を表５に示すように変化させて、樹脂層２１３の離脱しやすさを調査した。なお、発熱体２１２の幅を５μｍとし、配線密度を３３．３％とし、環境の温度を１５０℃とし、電流密度を１．０×１０6Ａ／ｃｍ2とした。この結果を表５に示す。 (Sixth experiment)
In the sixth experiment, the sulfur compound shown in Table 5 was contained in the resin layer 213 and the content thereof was changed as shown in Table 5 to investigate the ease with which the resin layer 213 was detached. The width of the heating element 212 was 5 μm, the wiring density was 33.3%, the environmental temperature was 150 ° C., and the current density was 1.0 × 10 6 A / cm 2 . The results are shown in Table 5.

Figure 2015195324
Figure 2015195324

この結果から、表５に例示する硫黄化合物が含有されていない場合でも１日間で樹脂層２１３を離脱させることが可能であるが、より確実に離脱させるために、樹脂層２１３に含有させる硫黄化合物を１．０質量％以上とすることがより好ましい。   From this result, it is possible to release the resin layer 213 in one day even when the sulfur compound exemplified in Table 5 is not contained, but in order to release more reliably, the sulfur compound to be contained in the resin layer 213 Is more preferably 1.0% by mass or more.

以下、本発明の諸態様を付記としてまとめて記載する。   Hereinafter, various aspects of the present invention will be collectively described as supplementary notes.

（付記１）
インターポーザと、
前記インターポーザを支持する支持基板と、
を有し、
前記支持基板は、
基板と、
前記基板上の発熱体と、
前記発熱体を覆う、前記基板上の樹脂層と、
を有することを特徴とするインターポーザ構造体。 (Appendix 1)
With an interposer,
A support substrate for supporting the interposer;
Have
The support substrate is
A substrate,
A heating element on the substrate;
A resin layer on the substrate covering the heating element;
The interposer structure characterized by having.

（付記２）
前記発熱体は、前記基板の上面の３３．３％以上の領域を覆うことを特徴とする付記１に記載のインターポーザ構造体。 (Appendix 2)
The interposer structure according to appendix 1, wherein the heating element covers an area of 33.3% or more of the upper surface of the substrate.

（付記３）
前記発熱体の幅は５μｍ以下であることを特徴とする付記１又は２に記載のインターポーザ構造体。 (Appendix 3)
The interposer structure according to appendix 1 or 2, wherein the heating element has a width of 5 µm or less.

（付記４）
前記樹脂層は、硫黄化合物を１．０質量％以上含有することを特徴とする付記１乃至３のいずれか１項に記載のインターポーザ構造体。 (Appendix 4)
The interposer structure according to any one of appendices 1 to 3, wherein the resin layer contains 1.0 mass% or more of a sulfur compound.

（付記５）
前記基板と前記発熱体との間の断熱層を有することを特徴とする付記１乃至４のいずれか１項に記載のインターポーザ構造体。 (Appendix 5)
The interposer structure according to any one of appendices 1 to 4, further comprising a heat insulating layer between the substrate and the heating element.

（付記６）
支持基板を形成する工程と、
前記支持基板上にインターポーザを形成する工程と、
を有し、
前記支持基板を形成する工程は、
基板上に発熱体を形成する工程と、
前記基板上に、前記発熱体を覆う樹脂層を形成する工程と、
を有することを特徴とするインターポーザ構造体の製造方法。 (Appendix 6)
Forming a support substrate;
Forming an interposer on the support substrate;
Have
The step of forming the support substrate includes:
Forming a heating element on the substrate;
Forming a resin layer covering the heating element on the substrate;
A method for producing an interposer structure, comprising:

（付記７）
前記発熱体は、前記基板の上面の３３．３％以上の領域を覆うことを特徴とする付記６に記載のインターポーザ構造体の製造方法。 (Appendix 7)
The method for manufacturing an interposer structure according to appendix 6, wherein the heating element covers an area of 33.3% or more of the upper surface of the substrate.

（付記８）
前記発熱体の幅は５μｍ以下であることを特徴とする付記６又は７に記載のインターポーザ構造体の製造方法。 (Appendix 8)
The method for manufacturing an interposer structure according to appendix 6 or 7, wherein the heating element has a width of 5 µm or less.

（付記９）
前記樹脂層は、硫黄化合物を１．０質量％以上含有することを特徴とする付記６乃至８のいずれか１項に記載のインターポーザ構造体の製造方法。 (Appendix 9)
The method for producing an interposer structure according to any one of appendices 6 to 8, wherein the resin layer contains 1.0 mass% or more of a sulfur compound.

（付記１０）
前記基板と前記発熱体との間の断熱層を形成する工程を有することを特徴とする付記６乃至９のいずれか１項に記載のインターポーザ構造体の製造方法。 (Appendix 10)
The method for manufacturing an interposer structure according to any one of appendices 6 to 9, further comprising a step of forming a heat insulating layer between the substrate and the heating element.

（付記１１）
付記１乃至５のいずれか１項に記載のインターポーザ構造体をプリント基板に固定する工程と、
前記発熱体に電流を流して、前記発熱体の前記樹脂層との界面を酸化させ、前記基板及び前記発熱体を除去する工程と、
前記基板及び前記発熱体の除去後に、前記樹脂層を除去する工程と、
前記インターポーザ上に半導体チップを搭載する工程と、
を有することを特徴とする半導体装置の製造方法。 (Appendix 11)
A step of fixing the interposer structure according to any one of appendices 1 to 5 to a printed circuit board;
Passing an electric current through the heating element to oxidize the interface of the heating element with the resin layer, and removing the substrate and the heating element;
Removing the resin layer after removing the substrate and the heating element;
Mounting a semiconductor chip on the interposer;
A method for manufacturing a semiconductor device, comprising:

（付記１２）
１５０℃以上の環境下で、前記発熱体に電流を流すことを特徴とする付記１１に記載の半導体装置の製造方法。 (Appendix 12)
The method for manufacturing a semiconductor device according to appendix 11, wherein a current is passed through the heating element in an environment of 150 ° C. or higher.

（付記１３）
前記発熱体に１．０×１０6Ａ／ｃｍ2以上の密度で電流を流すことを特徴とする付記１１又は１２に記載の半導体装置の製造方法。 (Appendix 13)
13. The method of manufacturing a semiconductor device according to appendix 11 or 12, wherein a current is passed through the heating element at a density of 1.0 × 10 6 A / cm 2 or more.

１１０、２１０：支持基板
１１１、２１１：基板
１１２、２１２：発熱体
１１３、２１３：樹脂層
１１５、２１５：酸化部
１２０、２２０：インターポーザ
１７１、２７１：プリント基板
１７４、２７４：電源
１８１、２８１：半導体チップ 110, 210: support substrate 111, 211: substrate 112, 212: heating element 113, 213: resin layer 115, 215: oxidation part 120, 220: interposer 171, 271: printed circuit board 174, 274: power supply 181, 281: semiconductor Chip

Claims (8)

インターポーザと、
前記インターポーザを支持する支持基板と、
を有し、
前記支持基板は、
基板と、
前記基板上の発熱体と、
前記発熱体を覆う、前記基板上の樹脂層と、
を有することを特徴とするインターポーザ構造体。 With an interposer,
A support substrate for supporting the interposer;
Have
The support substrate is
A substrate,
A heating element on the substrate;
A resin layer on the substrate covering the heating element;
The interposer structure characterized by having. 前記発熱体は、前記基板の上面の３３．３％以上の領域を覆うことを特徴とする請求項１に記載のインターポーザ構造体。   The interposer structure according to claim 1, wherein the heating element covers an area of 33.3% or more of the upper surface of the substrate. 前記発熱体の幅は５μｍ以下であることを特徴とする請求項１又は２に記載のインターポーザ構造体。   The interposer structure according to claim 1 or 2, wherein the heating element has a width of 5 µm or less. 前記樹脂層は、硫黄化合物を１．０質量％以上含有することを特徴とする請求項１乃至３のいずれか１項に記載のインターポーザ構造体。   The interposer structure according to any one of claims 1 to 3, wherein the resin layer contains 1.0 mass% or more of a sulfur compound. 支持基板を形成する工程と、
前記支持基板上にインターポーザを形成する工程と、
を有し、
前記支持基板を形成する工程は、
基板上に発熱体を形成する工程と、
前記基板上に、前記発熱体を覆う樹脂層を形成する工程と、
を有することを特徴とするインターポーザ構造体の製造方法。 Forming a support substrate;
Forming an interposer on the support substrate;
Have
The step of forming the support substrate includes:
Forming a heating element on the substrate;
Forming a resin layer covering the heating element on the substrate;
A method for producing an interposer structure, comprising: 請求項１乃至４のいずれか１項に記載のインターポーザ構造体をプリント基板に固定する工程と、
前記発熱体に電流を流して、前記発熱体の前記樹脂層との界面を酸化させ、前記基板及び前記発熱体を除去する工程と、
前記基板及び前記発熱体の除去後に、前記樹脂層を除去する工程と、
前記インターポーザ上に半導体チップを搭載する工程と、
を有することを特徴とする半導体装置の製造方法。 Fixing the interposer structure according to any one of claims 1 to 4 to a printed circuit board;
Passing an electric current through the heating element to oxidize the interface of the heating element with the resin layer, and removing the substrate and the heating element;
Removing the resin layer after removing the substrate and the heating element;
Mounting a semiconductor chip on the interposer;
A method for manufacturing a semiconductor device, comprising: １５０℃以上の環境下で、前記発熱体に電流を流すことを特徴とする請求項６に記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 6, wherein a current is passed through the heating element in an environment of 150 ° C. or higher. 前記発熱体に１．０×１０6Ａ／ｃｍ2以上の密度で電流を流すことを特徴とする請求項６又は７に記載の半導体装置の製造方法。 8. The method of manufacturing a semiconductor device according to claim 6, wherein a current is passed through the heating element at a density of 1.0 × 10 6 A / cm 2 or more.
JP2014073419A 2014-03-31 2014-03-31 Interposer structure and method for manufacturing semiconductor device Pending JP2015195324A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014073419A JP2015195324A (en) 2014-03-31 2014-03-31 Interposer structure and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014073419A JP2015195324A (en) 2014-03-31 2014-03-31 Interposer structure and method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2015195324A true JP2015195324A (en) 2015-11-05

Family

ID=54434101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014073419A Pending JP2015195324A (en) 2014-03-31 2014-03-31 Interposer structure and method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2015195324A (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5100494A (en) * 1989-09-05 1992-03-31 Hughes Aircraft Company Structural bonding and debonding system
JPH04115483A (en) * 1990-09-03 1992-04-16 Kurabe Ind Co Ltd Manufacture of planar heater
JP2003304065A (en) * 2002-04-08 2003-10-24 Sony Corp Circuit board device and its manufacturing method, and semiconductor device and its manufacturing method
JPWO2007018239A1 (en) * 2005-08-09 2009-02-19 横浜ゴム株式会社 Adhesive using electro-peeling composition, electro-peelable multilayer adhesive

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5100494A (en) * 1989-09-05 1992-03-31 Hughes Aircraft Company Structural bonding and debonding system
JPH04115483A (en) * 1990-09-03 1992-04-16 Kurabe Ind Co Ltd Manufacture of planar heater
JP2003304065A (en) * 2002-04-08 2003-10-24 Sony Corp Circuit board device and its manufacturing method, and semiconductor device and its manufacturing method
JPWO2007018239A1 (en) * 2005-08-09 2009-02-19 横浜ゴム株式会社 Adhesive using electro-peeling composition, electro-peelable multilayer adhesive

Similar Documents

Publication Publication Date Title
US11443970B2 (en) Methods of forming a package substrate
JP6398264B2 (en) Interposer structure and method for manufacturing semiconductor device
JP6365106B2 (en) Semiconductor device and manufacturing method of semiconductor device
CN105393346A (en) Wiring board with through electrode, method for producing same, and semiconductor device
JP2015056458A (en) Semiconductor device
CN104766832B (en) Method of manufacturing semiconductor package substrate and semiconductor package substrate manufactured using the same
JP5362569B2 (en) Interposer and method of manufacturing interposer
TW201417196A (en) Chip package substrate and structure and manufacturing method thereof
TWI772480B (en) Method of manufacturing semiconductor package substrate and semiconductor package substrate manufactured using the same
KR20110025250A (en) Method for manufacturing copper bumps of fine pitch
JP2015076477A (en) Method of manufacturing electronic device, and circuit board
CN108811301B (en) Circuit board structure and manufacturing method thereof
JP2014039032A (en) Method for manufacturing printed circuit board
JP7172105B2 (en) Wiring substrate, semiconductor device having wiring substrate, and method for manufacturing semiconductor device
KR20170141136A (en) Manufacturing method of semiconductor package
JP2015195324A (en) Interposer structure and method for manufacturing semiconductor device
US20140091472A1 (en) Semiconductor device and manufacturing method of the same
JP2016213254A (en) Wiring structure and manufacturing method thereof, and semiconductor device
JP2008204968A (en) Semiconductor package substrate and manufacturing method thereof
US9497865B2 (en) Printed circuit board and fabrication method thereof
US20150179594A1 (en) Package substrate and method for manufacturing the same
KR20170123241A (en) Manufacturing method of semiconductor package
KR102436220B1 (en) Package substrate and manufacturing method thereof
JP2016024371A (en) Printed wiring board and method for manufacturing the same
JP4873179B2 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171212

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180626