JP2015023209A - Multilayer ceramic capacitor with interposer, and interposer for multilayer ceramic capacitor - Google Patents
Multilayer ceramic capacitor with interposer, and interposer for multilayer ceramic capacitor Download PDFInfo
- Publication number
- JP2015023209A JP2015023209A JP2013151645A JP2013151645A JP2015023209A JP 2015023209 A JP2015023209 A JP 2015023209A JP 2013151645 A JP2013151645 A JP 2013151645A JP 2013151645 A JP2013151645 A JP 2013151645A JP 2015023209 A JP2015023209 A JP 2015023209A
- Authority
- JP
- Japan
- Prior art keywords
- interposer
- multilayer ceramic
- ceramic capacitor
- electrodes
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims abstract description 135
- 229910000679 solder Inorganic materials 0.000 claims abstract description 66
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 239000003990 capacitor Substances 0.000 claims abstract description 29
- 238000009751 slip forming Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 description 18
- 239000004020 conductor Substances 0.000 description 13
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 10
- 239000000463 material Substances 0.000 description 10
- 239000006071 cream Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 8
- 239000007767 bonding agent Substances 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 229910052763 palladium Inorganic materials 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 2
- DJOYTAUERRJRAT-UHFFFAOYSA-N 2-(n-methyl-4-nitroanilino)acetonitrile Chemical compound N#CCN(C)C1=CC=C([N+]([O-])=O)C=C1 DJOYTAUERRJRAT-UHFFFAOYSA-N 0.000 description 2
- 239000004641 Diallyl-phthalate Substances 0.000 description 2
- 239000004640 Melamine resin Substances 0.000 description 2
- 229920000877 Melamine resin Polymers 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229920001807 Urea-formaldehyde Polymers 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- QUDWYFHPNIMBFC-UHFFFAOYSA-N bis(prop-2-enyl) benzene-1,2-dicarboxylate Chemical compound C=CCOC(=O)C1=CC=CC=C1C(=O)OCC=C QUDWYFHPNIMBFC-UHFFFAOYSA-N 0.000 description 2
- XLJMAIOERFSOGZ-UHFFFAOYSA-M cyanate Chemical compound [O-]C#N XLJMAIOERFSOGZ-UHFFFAOYSA-M 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 239000005011 phenolic resin Substances 0.000 description 2
- 229920003192 poly(bis maleimide) Polymers 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 229920005749 polyurethane resin Polymers 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229920002050 silicone resin Polymers 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 229920006337 unsaturated polyester resin Polymers 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910021523 barium zirconate Inorganic materials 0.000 description 1
- DQBAOWPVHRWLJC-UHFFFAOYSA-N barium(2+);dioxido(oxo)zirconium Chemical compound [Ba+2].[O-][Zr]([O-])=O DQBAOWPVHRWLJC-UHFFFAOYSA-N 0.000 description 1
- AOWKSNWVBZGMTJ-UHFFFAOYSA-N calcium titanate Chemical compound [Ca+2].[O-][Ti]([O-])=O AOWKSNWVBZGMTJ-UHFFFAOYSA-N 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000012763 reinforcing filler Substances 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Ceramic Capacitors (AREA)
Abstract
【課題】回路基板等に実装した状態においてコンデンサ本体の電歪現象を原因として発生し得る音鳴きを確実に抑制できるインターポーザ付き積層セラミックコンデンサを提供する。【解決手段】インターポーザ20は、絶縁基板21の上面に設けられた2つの接続電極22と、絶縁基板21の下面に設けられた2つの実装電極23と、一方の接続電極22と一方の実装電極23を接続するように絶縁基板21に設けられた筒状の第1貫通ビア24と、他方の接続電極22と一方の実装電極23を接続するように絶縁基板21に設けられた筒状の第2貫通ビア24と、第1及び第2貫通ビア24の内孔24aそれぞれの上端開口を塞ぐように設けられたハンダ非付着膜25を備え、各接続電極22の表面には積層セラミックコンデンサ10の各外部電極12の回り込み部12bの一面がハンダSOLを介して接合されている。【選択図】図2An object of the present invention is to provide a multilayer ceramic capacitor with an interposer that can surely suppress noise that may occur due to electrostriction of a capacitor body when mounted on a circuit board or the like. An interposer 20 includes two connection electrodes 22 provided on an upper surface of an insulating substrate 21, two mounting electrodes 23 provided on a lower surface of the insulating substrate 21, one connection electrode 22 and one mounting electrode. A cylindrical first through-via 24 provided in the insulating substrate 21 so as to connect the second connecting electrode 22 and the one mounting electrode 23 so as to connect the first mounting electrode 23 to the cylindrical first through-hole 24 provided in the insulating substrate 21 so as to connect to the second cylindrical electrode. 2 through vias 24 and solder non-adhering films 25 provided so as to close the upper end openings of the inner holes 24a of the first and second through vias 24. The surface of each connection electrode 22 has a multilayer ceramic capacitor 10 One surface of the wraparound portion 12b of each external electrode 12 is joined via solder SOL. [Selection] Figure 2
Description
本発明は、積層セラミックコンデンサにインターポーザが取り付けられたインターポーザ付き積層セラミックコンデンサと、積層セラミックコンデンサを回路基板等に実装する際に用いられる積層セラミックコンデンサ用インターポーザに関する。 The present invention relates to a multilayer ceramic capacitor with an interposer in which an interposer is attached to a multilayer ceramic capacitor, and an interposer for a multilayer ceramic capacitor used when the multilayer ceramic capacitor is mounted on a circuit board or the like.
後記特許文献1の段落0024〜0036と図1(A)及び図2(A)〜図2(D)には、前記インターポーザ付き積層セラミックコンデンサに対応するチップ部品構造体10が記載されている。
In paragraphs 0024 to 0036 and FIG. 1 (A) and FIGS. 2 (A) to 2 (D) of Patent Document 1 described later, a
このチップ部品構造体10は積層セラミックコンデンサ20とインターポーザ30を備えており、インターポーザ30の絶縁性基板31の長手方向の両端には厚さ方向に貫通する円弧状凹部310がそれぞれ形成されている。また、絶縁性基板31の第1主面には第1実装用電極321及び第2実装用電極331が形成され、第2主面には第1外部接続用電極322及び第2外部接続用電極332が形成されている。さらに、絶縁性基板31の各凹部310の円弧状側壁面には接続導体343が形成され、これら接続導体343によって、第1実装用電極321と第1外部接続用電極322が導通し、第2実装用電極331と第2外部接続用電極332が導通している。一方、積層セラミックコンデンサ20の第1外部電極221はインターポーザ30の第1実装用電極321に接合され、第2外部電極222はインターポーザ30の第2実装用電極331に接合されている。
The
また、このチップ部品構造体10は、後記特許文献1の段落0037及び0038と図1(B)、図3(A)及び図3(B)に記載されているように、第1外部接続用電極322及び第2外部接続用電極332を接合剤400(例えばハンダ)を用いて各実装用ランド901に接合することによって外部回路基板90に実装される。
Further, the
ところで、後記特許文献1の段落0039及び0040には、前記実装によってインターポーザ30の各接続導体343に接合剤400のフィレットが形成されること、並びに、各接続導体343に接合剤400のフィレットが形成されても該接合剤400が積層セラミックコンデンサ20の第1外部電極221及び第2外部電極222の主面(積層セラミックコンデンサ20の長さ方向の端面)に到達し難いことが記載されている。
By the way, in paragraphs 0039 and 0040 of Patent Document 1 described later, a fillet of the bonding agent 400 is formed on each connection conductor 343 of the
しかしながら、後記特許文献1の図1(B)、図3(A)及び図3(B)からも明らかなように、インターポーザ30の各接続導体343が積層セラミックコンデンサ20の第1外部電極221及び第2外部電極222の端面下に在るため、接合剤400が該第1外部電極221及び第2外部電極222の端面に濡れ上がることを抑制することは難しい。
However, as is apparent from FIGS. 1B, 3A, and 3B of Patent Document 1 described later, each connection conductor 343 of the
要するに、前記チップ部品構造体10では、前記実装によって接合剤400のフィレットが外部回路基板90の各実装用ランド901から積層セラミックコンデンサ20の第1外部電極221及び第2外部電極222の端面それぞれに及んで形成されることを回避できない。そのため、前記実装状態で積層セラミックコンデンサ20に電圧、特に交流電圧が印加されてセラミック積層体21に電歪現象を生じると、該電歪現象に伴う反り及びその復元が外部回路基板90に生じて所謂音鳴きを発生し易い。
In short, in the
本発明の目的は、回路基板等に実装した状態においてコンデンサ本体の電歪現象を原因として発生し得る音鳴きを確実に抑制できるインターポーザ付き積層セラミックコンデンサ、及び積層セラミックコンデンサ用インターポーザを提供することにある。 An object of the present invention is to provide a multilayer ceramic capacitor with an interposer and an interposer for a multilayer ceramic capacitor that can surely suppress the noise that may occur due to the electrostriction phenomenon of the capacitor body when mounted on a circuit board or the like. is there.
前記目的を達成するため、本発明のインターポーザ付き積層セラミックコンデンサは、積層セラミックコンデンサにインターポーザが取り付けられたインターポーザ付き積層セラミックコンデンサであって、(1)前記積層セラミックコンデンサは長さ>幅及び高さの関係を満足する略直方体状を成していて、複数の内部電極層が誘電体層を介して積層された構造の容量形成部を有する略直方体状のコンデンサ本体と、前記コンデンサ本体の長さ方向の端面それぞれを覆う略矩形状の端面部及び該各端面部と連続して前記コンデンサ本体の4側面の一部を覆う略4角筒状の回り込み部を有し、且つ、前記複数の内部電極層の一部が一方に接続され残部が他方に接続された2つの外部電極を備えており、(2)前記インターポーザは長さ>幅及び高さの関係を満足する略直方体状を成していて、略直方体状の絶縁基板と、前記絶縁基板の厚さ方向の一面に前記2つの外部電極の回り込み部の一面それぞれと向き合うように設けられた略矩形状の2つの接続電極と、前記絶縁基板の厚さ方向の他面に前記2つの接続電極それぞれと向き合うように設けられた略矩形状の2つの実装電極と、前記絶縁基板の長さ方向の端面よりも内側において前記2つの接続電極の一方と前記2つの実装電極の一方を接続するように、且つ、内孔の一端が前記2つの接続電極の一方の表面で開口し他端が前記2つの実装電極の一方の表面で開口するように設けられた筒状の第1貫通ビアと、前記絶縁基板の長さ方向の端面よりも内側において前記2つの接続電極の他方と前記2つの実装電極の他方を接続するように、且つ、内孔の一端が前記2つの接続電極の他方の表面で開口し他端が前記2つの実装電極の他方の表面で開口するように設けられた筒状の第2貫通ビアと、前記第1貫通ビアの内孔の一端開口と前記第2貫通ビアの内孔の一端開口を塞ぐように設けられたハンダ非付着膜を備えており、(3)前記インターポーザの前記2つの接続電極の表面それぞれには、前記積層セラミックコンデンサの前記2つの外部電極の回り込み部の一面それぞれがハンダを介して接合されており、(4)前記インターポーザの前記第1貫通ビアの内孔の他端開口から前記ハンダ非付着膜に至る領域と前記第2貫通ビアの内孔の他端開口から前記ハンダ非付着膜に至る領域は何れも空の状態となっている。 In order to achieve the above object, the multilayer ceramic capacitor with an interposer of the present invention is a multilayer ceramic capacitor with an interposer in which the interposer is attached to the multilayer ceramic capacitor, and (1) the multilayer ceramic capacitor has a length> width and height. A substantially rectangular parallelepiped capacitor body having a capacity forming portion having a structure in which a plurality of internal electrode layers are stacked via a dielectric layer, and a length of the capacitor body. A substantially rectangular end surface portion covering each of the end surfaces in the direction, and a substantially rectangular tubular wraparound portion covering a part of the four side surfaces of the capacitor body continuously with each end surface portion, and the plurality of internal portions Two external electrodes, one part of which is connected to one side and the other part is connected to the other, (2) the interposer has a length> width and It has a substantially rectangular parallelepiped shape that satisfies the height relationship, and is provided so as to face one surface of the wraparound portion of the two external electrodes on one surface in the thickness direction of the insulating substrate. Two substantially rectangular connection electrodes, two substantially rectangular mounting electrodes provided on the other surface in the thickness direction of the insulating substrate so as to face the two connection electrodes, and the insulating substrate. One of the two connection electrodes and one of the two mounting electrodes are connected to the inner side of the end face in the length direction, and one end of the inner hole is opened on one surface of the two connection electrodes. A cylindrical first through via provided with an end opened on one surface of the two mounting electrodes, the other of the two connection electrodes on the inner side of the end surface in the length direction of the insulating substrate, and the Connect the other of the two mounting electrodes And a cylindrical second through via provided so that one end of the inner hole is opened on the other surface of the two connection electrodes and the other end is opened on the other surface of the two mounting electrodes. A solder non-adhering film provided to close one end opening of the inner hole of the first through via and one end opening of the inner hole of the second through via, and (3) the two connections of the interposer One surface of each of the wraparound portions of the two external electrodes of the multilayer ceramic capacitor is bonded to each of the electrode surfaces via solder. (4) The other end of the inner hole of the first through via of the interposer The region from the opening to the solder non-adhering film and the region from the other end opening of the inner hole of the second through via to the solder non-adhering film are both empty.
一方、本発明の積層セラミックコンデンサ用インターポーザは、積層セラミックコンデンサを回路基板等に実装する際に用いられる積層セラミックコンデンサ用インターポーザであって、(1)前記積層セラミックコンデンサは長さ>幅及び高さの関係を満足する略直方体状を成していて、複数の内部電極層が誘電体層を介して積層された構造の容量形成部を有する略直方体状のコンデンサ本体と、前記コンデンサ本体の長さ方向の端面それぞれを覆う略矩形状の端面部及び該各端面部と連続して前記コンデンサ本体の4側面の一部を覆う略4角筒状の回り込み部を有し、且つ、前記複数の内部電極層の一部が一方に接続され残部が他方に接続された2つの外部電極を備えており、(2)前記インターポーザは長さ>幅及び高さの関係を満足する略直方体状を成していて、略直方体状の絶縁基板と、前記絶縁基板の厚さ方向の一面に前記2つの外部電極の回り込み部の一面それぞれと向き合うように設けられた略矩形状の2つの接続電極と、前記絶縁基板の厚さ方向の他面に前記2つの接続電極それぞれと向き合うように設けられた略矩形状の2つの実装電極と、前記絶縁基板の長さ方向の端面よりも内側において前記2つの接続電極の一方と前記2つの実装電極の一方を接続するように、且つ、内孔の一端が前記2つの接続電極の一方の表面で開口し他端が前記2つの実装電極の一方の表面で開口するように設けられた筒状の第1貫通ビアと、前記絶縁基板の長さ方向の端面よりも内側において前記2つの接続電極の他方と前記2つの実装電極の他方を接続するように、且つ、内孔の一端が前記2つの接続電極の他方の表面で開口し他端が前記2つの実装電極の他方の表面で開口するように設けられた筒状の第2貫通ビアと、前記第1貫通ビアの内孔の一端開口と前記第2貫通ビアの内孔の一端開口を塞ぐように設けられたハンダ非付着膜を備えており、(3)前記インターポーザの前記2つの接続電極の表面それぞれは、前記積層セラミックコンデンサの前記2つの外部電極の回り込み部の一面それぞれをハンダを介して接合するためのものであり、(4)前記インターポーザの前記第1貫通ビアの内孔の他端開口から前記ハンダ非付着膜に至る領域と前記第2貫通ビアの内孔の他端開口から前記ハンダ非付着膜に至る領域は何れも空の状態となっている。 On the other hand, the interposer for a multilayer ceramic capacitor of the present invention is an interposer for a multilayer ceramic capacitor used when the multilayer ceramic capacitor is mounted on a circuit board or the like. (1) The multilayer ceramic capacitor has a length> width and height. A substantially rectangular parallelepiped capacitor body having a capacity forming portion having a structure in which a plurality of internal electrode layers are stacked via a dielectric layer, and a length of the capacitor body. A substantially rectangular end surface portion covering each of the end surfaces in the direction, and a substantially rectangular tubular wraparound portion covering a part of the four side surfaces of the capacitor body continuously with each end surface portion, and the plurality of internal portions It has two external electrodes in which a part of the electrode layer is connected to one side and the remaining part is connected to the other. (2) The interposer satisfies the relationship of length> width and height A substantially rectangular parallelepiped-shaped insulating substrate, and a substantially rectangular-shaped insulating substrate provided on one surface in the thickness direction of the insulating substrate so as to face one surface of the wraparound portion of the two external electrodes. From two connection electrodes, two substantially rectangular mounting electrodes provided on the other surface in the thickness direction of the insulating substrate so as to face each of the two connection electrodes, and an end surface in the length direction of the insulating substrate Also, one of the two connection electrodes and one of the two mounting electrodes are connected inside, and one end of an inner hole is opened on one surface of the two connection electrodes, and the other end is mounted on the two mounting electrodes. A cylindrical first through via provided to open on one surface of the electrode, and the other of the two connection electrodes and the other of the two mounting electrodes on the inner side of the end surface in the length direction of the insulating substrate And so on A cylindrical second through via provided so that one end of the first connection hole is opened on the other surface of the two connection electrodes and the other end is opened on the other surface of the two mounting electrodes; A solder non-adhesion film provided to close one end opening of the inner hole and one end opening of the inner hole of the second through-via, and (3) each of the surfaces of the two connection electrodes of the interposer For joining each one surface of the wraparound portion of the two external electrodes of the multilayer ceramic capacitor via solder, (4) from the other end opening of the inner hole of the first through via of the interposer The region reaching the adhesion film and the region extending from the other end opening of the inner hole of the second through via to the solder non-adhesion film are both empty.
本発明によれば、回路基板等に実装した状態においてコンデンサ本体の電歪現象を原因として発生し得る音鳴きを確実に抑制できるインターポーザ付き積層セラミックコンデンサ、及び積層セラミックコンデンサ用インターポーザを提供することができる。 According to the present invention, it is possible to provide a multilayer ceramic capacitor with an interposer and an interposer for a multilayer ceramic capacitor that can surely suppress the noise that may occur due to the electrostriction phenomenon of the capacitor body when mounted on a circuit board or the like. it can.
本発明の前記目的及び他の目的と、各目的に応じた特徴と効果は、以下の説明と添付図面によって明らかとなる。 The above and other objects of the present invention, and the features and effects according to the respective objects will become apparent from the following description and the accompanying drawings.
尚、以下の説明で用いた「長さ」、「幅」、「高さ」、「厚さ」、「寸法」及び「距離」は何れも設計上の基準値を指すものであって、基準値±公差の中の特定値を指すものではない。 The “length”, “width”, “height”, “thickness”, “dimension”, and “distance” used in the following description all indicate design standard values. It does not indicate a specific value within the value ± tolerance.
《第1実施形態(図1〜図8)》
図1及び図2に示したインターポーザ付き積層セラミックコンデンサ(符号無し)は、積層セラミックコンデンサ10にインターポーザ20が取り付けられたものである。
<< 1st Embodiment (FIGS. 1-8) >>
The multilayer ceramic capacitor with an interposer (no symbol) shown in FIGS. 1 and 2 is obtained by attaching an
図3及び図4に示したように、積層セラミックコンデンサ10は、長さL10>幅W10及び高さH10の関係を満足する略直方体状を成している。この積層セラミックコンデンサ10は、複数の内部電極層11a1が誘電体層11a2を介して積層された構造の容量形成部11aを有する略直方体状のコンデンサ本体11と、コンデンサ本体11の長さ方向の端面それぞれを覆う略矩形状の端面部12a及び該各端面部12aと連続してコンデンサ本体11の4側面の一部を覆う略4角筒状の回り込み部12bを有し、且つ、複数の内部電極層11a1の一部が一方に接続され残部が他方に接続された2つの外部電極12を備えている。
As shown in FIGS. 3 and 4, the multilayer
補足すれば、コンデンサ本体11は、容量形成部11aと、複数の誘電体層(符号無し)が高さ方向に積層された構造の保護部11bを、高さ方向の一側から他側に向かって、保護部11b−容量形成部11a−保護部11bの順に有している。
If it supplements, the capacitor | condenser
容量形成部11aに含まれる複数の内部電極層11a1の厚さは等しく、且つ、複数の内部電極層11a1の輪郭(略矩形)を規定する寸法も等しい。また、容量形成部11aに含まれる複数の内部電極層11a1は同じ材料から成り、該材料にはニッケル、銅、パラジウム、白金、銀、金、これらの合金等の金属が用いられている。さらに、容量形成部11aに含まれる複数の内部電極層11a1は長さ方向に交互にずれていて、図4中の上から奇数番目の端縁は図4中の左側の外部電極12に接続され、図4中の上から偶数番目の端縁は図4中の右側の外部電極12に接続されている。
The thicknesses of the plurality of internal electrode layers 11a1 included in the
容量形成部11aに含まれる複数の誘電体層11a2の厚さは等しく、保護部11bを構成する誘電体層の厚さは等しい。また、容量形成部11aに含まれる複数の誘電体層11a2と保護部11bを構成する誘電体層は同じ材料から成り、該材料にはチタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、ジルコン酸カルシウム、チタン酸ジルコン酸カルシウム、ジルコン酸バリウム、酸化チタン等の誘電体セラミックス、好ましくはε>1000又はクラス2(高誘電率系)の誘電体セラミックスが用いられている。
The plurality of dielectric layers 11a2 included in the
2つの外部電極12の厚さは等しく、各外部電極12はコンデンサ本体11の長さ方向の端面を覆う略矩形状の端面部12aと該端面部12aと連続してコンデンサ本体11の4側面の一部を覆う略4角筒状の回り込み部12bを有している。また、各外部電極12の長さL12は積層セラミックコンデンサ10の長さL10の1/7〜1/3の範囲内にあり、各外部電極12の幅W12は積層セラミックコンデンサ10の幅W12を規定し、各外部電極12の高さH12は積層セラミックコンデンサ10の高さH10を規定している。
The thicknesses of the two
図示を省略したが、各外部電極12は、コンデンサ本体11の外面に密着した下地膜と該下地膜の外面に密着した表面膜との2層構造、或いは、下地膜と表面膜との間に少なくとも1つの中間膜を有する多層構造を有している。下地膜は例えば焼付け金属膜から成り、その材料にはニッケル、銅、パラジウム、白金、銀、金、これらの合金等の金属が用いられている。表面膜は例えばメッキ金属膜から成り、その材料にはスズ、パラジウム、金、亜鉛等の金属が用いられている。中間膜は例えばメッキ金属膜から成り、その材料には白金、パラジウム、金、銅、ニッケル等の金属が用いられている。
Although not shown, each
一方、図5〜図7に示したように、インターポーザ20は、長さL20>幅W20及び高さH20の関係を満足する略直方体状を成している。このインターポーザ20は、略直方体状の絶縁基板21と、絶縁基板21の厚さ方向の一面(上面)に前記2つの外部電極12の回り込み部12bの一面それぞれと向き合うように設けられた略矩形状の2つの接続電極22と、絶縁基板21の厚さ方向の他面(下面)に2つの接続電極22それぞれと向き合うように設けられた略矩形状の2つの実装電極23と、絶縁基板21の長さ方向の端面よりも内側において2つの接続電極22の一方と2つの実装電極23の一方を接続するように、且つ、内孔24aの一端(上端)が2つの接続電極22の一方の表面で開口し他端(下端)が2つの実装電極23の一方の表面で開口するように設けられた略円筒状の第1貫通ビア24と、絶縁基板21の長さ方向の端面よりも内側において2つの接続電極22の他方と2つの実装電極23の他方を接続するように、且つ、内孔24aの一端(上端)が2つの接続電極22の他方の表面で開口し他端(下端)が2つの実装電極23の他方の表面で開口するように設けられた略円筒状の第2貫通ビア24と、第1貫通ビア24の内孔24aの一端開口(上端開口)と第2貫通ビア24の内孔24aの一端開口(上端開口)を塞ぐように設けられた略矩形状のハンダ非付着膜25を備えている。
On the other hand, as shown in FIGS. 5 to 7, the
補足すれば、絶縁基板21の厚さは略一定であり、絶縁基板21の長さL21はインターポーザ20の長さL20を規定し、絶縁基板21の幅W21はインターポーザ20の幅W20を規定している。また、絶縁基板21の材料には二酸化ケイ素、酸化アルミニウム、窒化ケイ素等のセラミックス、或いは、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ユリア樹脂、メラミン樹脂、不飽和ポリエステル樹脂、ビスマレイミド樹脂、ポリウレタン樹脂、ジアリルフタレート樹脂、シリコーン樹脂、シアネート樹脂等の熱硬化性プラスチック又はこれらに補強フィラーを含有させた熱硬化性プラスチックが用いられている。
In other words, the thickness of the insulating
2つの接続電極22の厚さは等しく、且つ、2つの接続電極22の輪郭を規定する寸法(長さL22及び幅W22を含む)も等しい。また、2つの実装電極23の厚さは等しく、且つ、2つの実装電極23の輪郭を規定する寸法(長さL23及び幅W23を含む)も等しい。さらに、第1及び第2貫通ビア24の厚さと内孔24aの口径は等しく、第1及び第2貫通ビア24は絶縁基板21の長さ方向の端面から極力離れた位置、換言すれば、絶縁基板21の長さ方向の中心寄りに設けられている。因みに、各接続電極22の内側縁中央に略半円状の張出部22aが在り、これらと向き合うように各実装電極23の内側縁中央に略半円状の張出部23aが在るのは、第1及び第2貫通ビア24を絶縁基板21の長さ方向の中心寄りに位置させるための工夫である。さらに、各接続電極22と各実装電極23と第1及び第2貫通ビア24の材料はニッケル、銅、パラジウム、白金、銀、金、これらの合金等の金属が用いられている。
The thicknesses of the two
ハンダ非付着膜25は、第1及び第2貫通ビア24の内孔24aそれぞれの一端開口(上端開口)を塞ぐように、2つの接続電極22の表面それぞれの一部(内側部分)と絶縁基板21の厚さ方向の一面(上面)の一部(2つの接続電極22間の部分)に連続的に形成されている。つまり、第1及び第2貫通ビア24の内孔24aそれぞれの他端開口(下端開口)からハンダ非付着膜25に至る領域は何れも空の状態となっている。しかも、各接続電極22の表面それぞれの一部(内側部分)がハンダ非付着膜25によって覆われていることから、各接続電極22の表面においてハンダ非付着膜25が形成されてない略矩形状の残部(外側部分)が該各接続電極22の有効接続領域22bとなっている。また、ハンダ非付着膜25の表面は略平坦であり、各接続電極22の表面上の厚さは絶縁基板21の厚さ方向の一面(上面)上の厚さよりも薄い。さらに、ハンダ非付着膜25の材料には後記ハンダSOLが付着しない材料、例えば(1)周知のソルダレジスト、(2)エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ユリア樹脂、メラミン樹脂、不飽和ポリエステル樹脂、ビスマレイミド樹脂、ポリウレタン樹脂、ジアリルフタレート樹脂、シリコーン樹脂、シアネート樹脂等の熱硬化性プラスチック、或いは、(3)二酸化ケイ素、酸化アルミニウム、窒化ケイ素等の無機絶縁材、即ち、金属成分を含まない絶縁材料が用いられている。
The
ここで、積層セラミックコンデンサ10の寸法とインターポーザ20の寸法との関係について説明する。インターポーザ20の長さL20(=絶縁基板21の長さL21)は積層セラミックコンデンサ10の長さL10よりも僅かに長く、インターポーザ20の幅W20(=絶縁基板21の幅W21)は積層セラミックコンデンサ10の幅W10よりも僅かに広く、インターポーザ20の高さH20は積層セラミックコンデンサ10の高さH10の1/8〜1/2の範囲内にある。また、インターポーザ20の2つの接続電極22の長さ方向に沿う外側縁間の距離D22は積層セラミックコンデンサ10の長さL10と等しく、各接続電極22の幅W22は積層セラミックコンデンサ10の幅W10と等しく、各接続電極22の有効接続領域22bの長さL22bは積層セラミックコンデンサ10の各外部電極の長さL12よりも僅かに短い。さらに、インターポーザ20のハンダ非付着膜25の長さは第1及び第2貫通ビア24の内孔24aそれぞれの一端開口(上端開口)を塞ぐのに十分な長さを有しており、ハンダ非付着膜25の幅は絶縁基板21の幅W21と等しい。さらに、インターポーザ20の2つの実装電極23の長さ方向に沿う外側縁間の距離D23は積層セラミックコンデンサ10の長さL10と等しく、各実装電極23の幅W23は積層セラミックコンデンサ10の幅W10と等しい。
Here, the relationship between the dimension of the multilayer
参考までに積層セラミックコンデンサ10が2125サイズの場合の具体値を例示すれば、積層セラミックコンデンサ10の長さL10は2.0mmで幅W10は1.25mmで高さH10は1.25mmであり、各外部電極12の長さL12は0.5mmである。一方、インターポーザ20の長さL20(=絶縁基板21の長さL21)は2.2mmで幅W20(=絶縁基板21の幅W21)は1.45mmで高さH20は0.45mmである。また、各接続電極22の長さL22は0.7mmで幅W22は1.25mmであり、距離D22は2.0mmであり、有効接続領域22bの長さL22bは0.4mmである。さらに、各実装電極23の長さL23は0.7mmで幅W23は1.25mmであり、距離D23は2.0mmである。さらに、ハンダ非付着膜25の長さ(D22−2×L22b)は1.2mmで幅は1.45mmである。
For example, if the specific value when the multilayer
因みに、積層セラミックコンデンサ10の各外部電極12の厚さは0.01mmである。また、インターポーザ20の絶縁基板21の厚さは0.3mmであり、各接続電極22と各実装電極23と第1及び第2貫通ビア24の厚さは0.05mmであり、第1及び第2貫通ビア24の内孔24aの口径は0.25mmであり、ハンダ非付着膜25の各接続電極22の表面上の厚さは0.05mmである。
Incidentally, the thickness of each
図1及び図2に示したインターポーザ付き積層セラミックコンデンサを作製するときには、インターポーザ20の各接続電極22の有効接続領域22bの表面にクリームハンダを塗布し、塗布されたクリームハンダに各外部電極12の回り込み部12bの一面が接するように積層セラミックコンデンサ10を搭載した後、リフローハンダ付け法等の熱処理によってクリームハンダを一旦溶融してから硬化させ、積層セラミックコンデンサ10の各外部電極12をハンダSOLを介してインターポーザ20の各接続電極22に接合する。
When the multilayer ceramic capacitor with an interposer shown in FIGS. 1 and 2 is manufactured, cream solder is applied to the surface of the
インターポーザ20の第1及び第2貫通ビア24の内孔24aそれぞれの一端開口(上端開口)はハンダ非付着膜25によって塞がれているため、前記搭載時にクリームハンダが各内孔24aに侵入することを防止して、該各内孔24aを空の状態のままとすることができる。しかも、ハンダ非付着膜25にハンダSOLが付着しない材料が用いられているため、前記熱処理時に溶融ハンダがハンダ非付着膜25の表面に濡れ上がることはない。
Since one end opening (upper end opening) of each of the
また、インターポーザ20の各接続電極22の有効接続領域22bの長さL22が積層セラミックコンデンサ10の各外部電極の長さL12よりも僅かに短いため、各有効接続領域22bの表面に塗布されるクリームハンダの量如何では、前記搭載時に各外部電極12の回り込み部12bの一面をハンダ非付着膜25の表面に当接させることによって、各外部電極12の回り込み部12bの一面と各接続電極22の有効接続領域22bの表面との隙間、即ち、各外部電極12の回り込み部12bの一面と各接続電極22の有効接続領域22bの表面との間に介在するハンダSOLの厚さを管理することもできる。
Further, since the length L22 of the
図1及び図2に示したインターポーザ付き積層セラミックコンデンサを図8に示した回路基板30に実装するときには、基板本体31の表面に設けられた2つの導体パッド32それぞれの表面にクリームハンダを塗布し、塗布されたクリームハンダに各実装電極23の表面が接するようにインターポーザ付き積層セラミックコンデンサを搭載した後、リフローハンダ付け法等の熱処理によってクリームハンダを一旦溶融してから硬化させ、インターポーザ付き積層セラミックコンデンサの各実装電極23をハンダSOLを介して回路基板30の各導体パッド32に接合する。因みに、回路基板30の各導体パッド32は、各実装電極23よりも僅かに大きな略矩形状輪郭を有している。
When the multilayer ceramic capacitor with an interposer shown in FIGS. 1 and 2 is mounted on the
インターポーザ20の第1及び第2貫通ビア24の内孔24aそれぞれの他端開口(下端開口)が開放していて、しかも、各内孔24aは空の状態となっているため、前記搭載時にクリームハンダの余剰分を積極的に各内孔24aに侵入させることできる。つまり、前記搭載時にクリームハンダの余剰分が各実装電極23の表面よりも外側にはみ出ることを極力回避できるので、前記熱処理時に溶融ハンダが絶縁基板21の長さ方向の端面を経由して積層セラミックコンデンサ10の各外部電極12の端面に濡れ上がること、即ち、前記熱処理後に回路基板30の各導体パッド32から積層セラミックコンデンサ10の各外部電極12の端面に至るハンダSOLのフィレットが形成されることはない。
Since the other end opening (lower end opening) of each of the
依って、インターポーザ付き積層セラミックコンデンサを回路基板30に実装した状態において積層セラミックコンデンサ10に電圧、特に交流電圧が印加されてコンデンサ本体11に電歪現象を生じても、該電歪現象に伴って回路基板30に生じ得る反り及びその復元を低減して音鳴きを確実に抑制することができる。
Therefore, even when a voltage, particularly an AC voltage is applied to the multilayer
また、積層セラミックコンデンサ10の各外部電極12がハンダSOLを介してインターポーザ20の各接続電極22のみに接合され、且つ、インターポーザ20の各実装電極23がハンダSOLを介して回路基板30の各導体パッド32のみに接合された構造を実現できるため、コンデンサ本体11に電歪現象を生じたときに積層セラミックコンデンサ10から回路基板30に伝達される応力を積層セラミックコンデンサ10と回路基板30との間に介在するインターポーザ20によって緩和することができ、これにより前記音鳴きをより一層確実に抑制することができる。
In addition, each
さらに、インターポーザ20の第1及び第2貫通ビア24が絶縁基板21の長さ方向の中心寄りに位置していて、しかも、積層セラミックコンデンサ10の各外部電極12の長さ方向の中心よりも内側に在るため、コンデンサ本体11に電歪現象を生じたときに積層セラミックコンデンサ10からインターポーザ20に伝達される応力を絶縁基板31の各外部電極12が向き合う部分によって緩和することができ、これにより前記音鳴きをより一層確実に抑制することができる。
Furthermore, the first and second through
《第2実施形態(図9〜図11)》
図11に示したインターポーザ付き積層セラミックコンデンサ(符号無し)は、図1及び図2に示したインターポーザ付き積層セラミックコンデンサと、
・インターポーザ20の代わりに、各接続電極22の長さL22を僅かに短くして距離D 22を積層セラミックコンデンサ10の長さL10よりも僅かに短くしたインターポー ザ20-1を用いた点(図9及び図10を参照)
において構成を異にする。
<< 2nd Embodiment (FIGS. 9-11) >>
The multilayer ceramic capacitor with an interposer (not shown) shown in FIG. 11 includes the multilayer ceramic capacitor with an interposer shown in FIG. 1 and FIG.
In place of the
The configuration is different.
参考までに積層セラミックコンデンサ10が2125サイズの場合の具体値を例示すれば、第1実施形態欄で例示した具体値とは、インターポーザ20-1の各接続電極22の長さL22が0.6mmであり、距離D22が1.8mmであり、有効接続領域22bの長さL22bが0.3mmである点で異なる。
For reference, if the specific value when the multilayer
このインターポーザ付き積層セラミックコンデンサ、及び積層セラミックコンデンサ用インターポーザでも、第1実施形態欄で述べた作用及び効果と同様の作用及び効果を得ることができる。 This multilayer ceramic capacitor with an interposer and the multilayer ceramic capacitor interposer can also provide the same operations and effects as the operations and effects described in the first embodiment.
尚、各接続電極22と同様に、インターポーザ20-1の各実装電極23の長さL23を僅かに短くして距離D23を積層セラミックコンデンサ10の長さL10よりも僅かに短くしても良い。
As with each
《第3実施形態(図12〜図14)》
図14に示したインターポーザ付き積層セラミックコンデンサ(符号無し)は、図1及び図2に示したインターポーザ付き積層セラミックコンデンサと、
・インターポーザ20の代わりに、各接続電極22の長さL22を僅かに長くして距離D 22を積層セラミックコンデンサ10の長さL10よりも僅かに長く、且つ、絶縁基板 21の長さL21と等しくしたインターポーザ20-2を用いた点(図12及び図13を 参照)
において構成を異にする。
<< 3rd Embodiment (FIGS. 12-14) >>
The multilayer ceramic capacitor with an interposer shown in FIG. 14 (without reference numeral) is a multilayer ceramic capacitor with an interposer shown in FIG. 1 and FIG.
Instead of the
The configuration is different.
参考までに積層セラミックコンデンサ10が2125サイズの場合の具体値を例示すれば、第1実施形態欄で例示した具体値とは、インターポーザ20-2の各接続電極22の長さL22が0.8mmであり、距離D22が2.2mmであり、有効接続領域22bの長さL22bが0.5mmである点で異なる。
For reference, if the specific value when the multilayer
このインターポーザ付き積層セラミックコンデンサ、及び積層セラミックコンデンサ用インターポーザでも、第1実施形態欄で述べた作用及び効果と同様の作用及び効果を得ることができる。 This multilayer ceramic capacitor with an interposer and the multilayer ceramic capacitor interposer can also provide the same operations and effects as the operations and effects described in the first embodiment.
尚、各接続電極22と同様に、インターポーザ20-2の各実装電極23の長さL23を僅かに長くして距離D23を積層セラミックコンデンサ10の長さL10よりも僅かに長く、且つ、絶縁基板21の長さL21と等しくしても良い。
Similarly to each
《第4実施形態(図15〜図18)》
図18に示したインターポーザ付き積層セラミックコンデンサ(符号無し)は、図1及び図2に示したインターポーザ付き積層セラミックコンデンサと、
・インターポーザ20の代わりに、各接続電極22から略半円状の張出部22aを除外し て各々の内側縁を直線状とし、且つ、各実装電極23から略半円状の張出部23aを除 外して各々の内側縁を直線状としたインターポーザ20-3を用いた点(図15〜図17 を参照)
において構成を異にする。
<< 4th Embodiment (FIGS. 15-18) >>
The multilayer ceramic capacitor with an interposer shown in FIG. 18 (without reference numeral) is a multilayer ceramic capacitor with an interposer shown in FIG. 1 and FIG.
Instead of the
The configuration is different.
参考までに積層セラミックコンデンサ10が2125サイズの場合の具体値を例示すれば、インターポーザ20-3の各接続電極22の長さL22(0.7mm)と距離D22(2.0mm)と有効接続領域22bの長さL22b(0.4mm)、並びに、各実装電極23の長さL23(0.7mm)と距離D23(2.0mm)は、第1実施形態欄で例示した具体値と同じである。
For reference, specific values when the multilayer
このインターポーザ付き積層セラミックコンデンサ、及び積層セラミックコンデンサ用インターポーザでも、第1実施形態欄で述べた作用及び効果と同様の作用及び効果を得ることができる。 This multilayer ceramic capacitor with an interposer and the multilayer ceramic capacitor interposer can also provide the same operations and effects as the operations and effects described in the first embodiment.
《第5実施形態(図19〜図21)》
図21に示したインターポーザ付き積層セラミックコンデンサ(符号無し)は、図1及び図2に示したインターポーザ付き積層セラミックコンデンサと、
・インターポーザ20の代わりに、略矩形状の2つのハンダ非付着膜25を、第1及び第 2貫通ビア24の内孔24aそれぞれの一端開口(上端開口)を塞ぐように、各接続電 極22の表面の一部(内側部分)と絶縁基板21の厚さ方向の一面(上面)の一部(各 接続電極22に近い部分)に個別に形成したインターポーザ20-4を用いた点(図19 及び図20を参照)
において構成を異にする。
<< 5th Embodiment (FIGS. 19-21) >>
The multilayer ceramic capacitor with an interposer shown in FIG. 21 (without reference numeral) is a multilayer ceramic capacitor with an interposer shown in FIG. 1 and FIG.
Instead of the
The configuration is different.
参考までに積層セラミックコンデンサ10が2125サイズの場合の具体値を例示すれば、インターポーザ20-4の各接続電極22の長さL22(0.7mm)と距離D22(2.0mm)と有効接続領域22bの長さL22b(0.4mm)は、第1実施形態欄で例示した具体値と同じである。また、第1実施形態欄で例示した具体値とは、各ハンダ非付着膜25の長さが0.3mmである点で異なる。
For reference, if the specific value when the multilayer
このインターポーザ付き積層セラミックコンデンサ、及び積層セラミックコンデンサ用インターポーザでも、第1実施形態欄で述べた作用及び効果と同様の作用及び効果を得ることができる。 This multilayer ceramic capacitor with an interposer and the multilayer ceramic capacitor interposer can also provide the same operations and effects as the operations and effects described in the first embodiment.
《第6実施形態(図22〜図24)》
図24に示したインターポーザ付き積層セラミックコンデンサ(符号無し)は、図1及び図2に示したインターポーザ付き積層セラミックコンデンサと、
・積層セラミックコンデンサ10の代わりに、各外部電極12の長さL12をインターポ ーザ20の各接続電極22の有効接続領域22bの長さL22b(図5を参照)よりも 僅かに短くした積層セラミックコンデンサ10-1を用いた点(図22及び図23を参照 )
において、換言すれば、インターポーザ20の代わりに、各接続電極22の有効接続領域22bの長さL22bを積層セラミックコンデンサ10の各外部電極12の長さL12よりも僅かに長くしたインターポーザを用いた点において構成を異にする。
<< 6th Embodiment (FIGS. 22-24) >>
The multilayer ceramic capacitor with an interposer shown in FIG. 24 (without reference numeral) is a multilayer ceramic capacitor with an interposer shown in FIG. 1 and FIG.
A multilayer ceramic in which the length L12 of each
In other words, instead of the
参考までに積層セラミックコンデンサ10-1が2125サイズの場合の具体値を例示すれば、第1実施形態欄で例示した具体値とは、積層セラミックコンデンサ10-1の各外部電極12の長さL12が0.35mmである点で異なる。
For reference, if the specific value in the case where the multilayer ceramic capacitor 10-1 is 2125 is shown as an example, the specific value illustrated in the first embodiment column is the length L12 of each
このインターポーザ付き積層セラミックコンデンサ、及び積層セラミックコンデンサ用インターポーザでも、第1実施形態欄で述べた作用及び効果と同様の作用及び効果を得ることができる。 This multilayer ceramic capacitor with an interposer and the multilayer ceramic capacitor interposer can also provide the same operations and effects as the operations and effects described in the first embodiment.
《他の実施形態(図無し)》
前記第1〜第6実施形態では、インターポーザ20、20-1、20-2、20-3及び20-4として略矩形状のハンダ非付着膜25の幅を絶縁基板21の幅W21と等しくしたものを示したが、第1及び第2貫通ビア24の内孔24aそれぞれの一端開口(上端開口)を塞ぐことができれば、ハンダ非付着膜25の幅を絶縁基板21の幅W21よりも狭くしても、第1実施形態欄で述べた作用及び効果と同様の作用及び効果を得ることができる。
<< Other embodiments (not shown) >>
In the first to sixth embodiments, the width of the
また、前記第1〜第6実施形態では、インターポーザ20、20-1、20-2、20-3及び20-4としてハンダ非付着膜25の輪郭形を略矩形状としたものを示したが、第1及び第2貫通ビア24の内孔24aそれぞれの一端開口(上端開口)を塞ぐことができれば、ハンダ非付着膜25の輪郭形を略矩形状以外の多角形状や円形状や楕円形状等としても、第1実施形態欄で述べた作用及び効果と同様の作用及び効果を得ることができる。
Further, in the first to sixth embodiments, the
さらに、前記第1〜第6実施形態では、インターポーザ20、20-1、20-2、20-3及び20-4として各接続電極22の幅W22を積層セラミックコンデンサ10の幅W10と等しくしたものを示したが、各接続電極22の幅W22を積層セラミックコンデンサ10の幅W10よりも僅かに狭くしても、或いは、僅かに広くしても、第1実施形態欄で述べた作用及び効果と同様の作用及び効果を得ることができる。
Furthermore, in the first to sixth embodiments, the
さらに、前記第1〜第6実施形態では、インターポーザ20、20-1、20-2、20-3及び20-4として略円筒状の第1及び第2導体ビア24を設けたものを示したが、該第1及び第2導体ビア24の3次元形状を略円筒状以外の略楕円筒状や略多角筒状等としても、第1実施形態欄で述べた作用及び効果と同様の作用及び効果を得ることができる。
Furthermore, in the first to sixth embodiments, the
さらに、前記第1〜第6実施形態では、インターポーザ20、20-1、20-2、20-3及び20-4として第1及び第2導体ビア24を1つずつ設けたものを示したが、第1及び第2導体ビア24の少なくとも一方を2つ以上としても、第1実施形態欄で述べた作用及び効果と同様の作用及び効果を得ることができる。
Further, in the first to sixth embodiments, the
10,10-1…積層セラミックコンデンサ、11…コンデンサ本体、11a…容量形成部、11a1…内部電極層、11a2…誘電体層、12…外部電極、12a…端面部、12b…回り込み部、20,20-1,20-2,20-3,20-4…インターポーザ、21…絶縁基板、22…接続電極、23…実装電極、24…第1及び第2貫通ビア、24a…第1及び第2貫通ビアの内孔、25…ハンダ非付着膜、SOL…ハンダ。
DESCRIPTION OF
Claims (10)
(1)前記積層セラミックコンデンサは長さ>幅及び高さの関係を満足する略直方体状を成していて、複数の内部電極層が誘電体層を介して積層された構造の容量形成部を有する略直方体状のコンデンサ本体と、前記コンデンサ本体の長さ方向の端面それぞれを覆う略矩形状の端面部及び該各端面部と連続して前記コンデンサ本体の4側面の一部を覆う略4角筒状の回り込み部を有し、且つ、前記複数の内部電極層の一部が一方に接続され残部が他方に接続された2つの外部電極を備えており、
(2)前記インターポーザは長さ>幅及び高さの関係を満足する略直方体状を成していて、略直方体状の絶縁基板と、前記絶縁基板の厚さ方向の一面に前記2つの外部電極の回り込み部の一面それぞれと向き合うように設けられた略矩形状の2つの接続電極と、前記絶縁基板の厚さ方向の他面に前記2つの接続電極それぞれと向き合うように設けられた略矩形状の2つの実装電極と、前記絶縁基板の長さ方向の端面よりも内側において前記2つの接続電極の一方と前記2つの実装電極の一方を接続するように、且つ、内孔の一端が前記2つの接続電極の一方の表面で開口し他端が前記2つの実装電極の一方の表面で開口するように設けられた筒状の第1貫通ビアと、前記絶縁基板の長さ方向の端面よりも内側において前記2つの接続電極の他方と前記2つの実装電極の他方を接続するように、且つ、内孔の一端が前記2つの接続電極の他方の表面で開口し他端が前記2つの実装電極の他方の表面で開口するように設けられた筒状の第2貫通ビアと、前記第1貫通ビアの内孔の一端開口と前記第2貫通ビアの内孔の一端開口を塞ぐように設けられたハンダ非付着膜を備えており、
(3)前記インターポーザの前記2つの接続電極の表面それぞれには、前記積層セラミックコンデンサの前記2つの外部電極の回り込み部の一面それぞれがハンダを介して接合されており、
(4)前記インターポーザの前記第1貫通ビアの内孔の他端開口から前記ハンダ非付着膜に至る領域と前記第2貫通ビアの内孔の他端開口から前記ハンダ非付着膜に至る領域は何れも空の状態となっている、
ことを特徴とするインターポーザ付き積層セラミックコンデンサ。 A multilayer ceramic capacitor with an interposer in which an interposer is attached to the multilayer ceramic capacitor,
(1) The multilayer ceramic capacitor has a substantially rectangular parallelepiped shape satisfying a relationship of length> width and height, and a capacitance forming portion having a structure in which a plurality of internal electrode layers are stacked via a dielectric layer. A substantially rectangular parallelepiped capacitor body, a substantially rectangular end surface portion covering each end surface in the length direction of the capacitor body, and a substantially four corners covering a part of the four side surfaces of the capacitor body continuously with the end surface portions. It has a cylindrical wraparound part, and includes two external electrodes in which a part of the plurality of internal electrode layers is connected to one side and the remaining part is connected to the other,
(2) The interposer has a substantially rectangular parallelepiped shape that satisfies the relationship of length> width and height, and the two external electrodes on one surface in the thickness direction of the insulating substrate. Two substantially rectangular connection electrodes provided to face one surface of each wraparound portion, and a substantially rectangular shape provided to face each of the two connection electrodes on the other surface in the thickness direction of the insulating substrate The two mounting electrodes are connected to one of the two mounting electrodes and one of the two mounting electrodes on the inner side of the end surface in the length direction of the insulating substrate, and one end of the inner hole is connected to the 2 A cylindrical first through via provided on one surface of one of the connection electrodes and the other end opening on one surface of the two mounting electrodes; and a lengthwise end surface of the insulating substrate In addition to the two connection electrodes on the inside So that one end of an inner hole is opened on the other surface of the two connection electrodes and the other end is opened on the other surface of the two mounting electrodes. A cylindrical second through-via provided, a solder non-adhesion film provided to close one end opening of the inner hole of the first through via and one end opening of the inner hole of the second through via; ,
(3) Each surface of the two external electrodes of the multilayer ceramic capacitor is joined to each of the surfaces of the two connection electrodes of the interposer via solder,
(4) A region from the other end opening of the inner hole of the first through via of the interposer to the solder non-adhesion film and a region from the other end opening of the inner hole of the second through via to the solder non-adhesion film Both are empty.
A multilayer ceramic capacitor with an interposer.
前記ハンダは前記2つの接続電極の表面それぞれの残部と前記積層セラミックコンデンサの前記2つの外部電極の回り込み部の一面それぞれとの間に介在している、
ことを特徴とする請求項1に記載のインターポーザ付き積層セラミックコンデンサ。 The solder non-adhesion film of the interposer is formed on at least a part of each of the surfaces of the two connection electrodes so as to block one end opening of the inner hole of the first through via and one end opening of the inner hole of the second through via. Formed,
The solder is interposed between the remaining portions of the surfaces of the two connection electrodes and one surface of the wraparound portion of the two external electrodes of the multilayer ceramic capacitor,
The multilayer ceramic capacitor with an interposer according to claim 1.
ことを特徴とする請求項2に記載のインターポーザ付き積層セラミックコンデンサ。 The solder non-adhesion film of the interposer is continuously formed on a part of one surface in the thickness direction of the insulating substrate in addition to a part of each of the surfaces of the two connection electrodes.
The multilayer ceramic capacitor with an interposer according to claim 2.
ことを特徴とする請求項1〜3の何れか1項に記載のインターポーザ付き積層セラミックコンデンサ。 When the distance between the outer edges along the length direction of the two connection electrodes of the interposer is D22 and the length of the insulating substrate of the interposer is L21, the two satisfy the relationship of D22 ≦ L21. ,
The multilayer ceramic capacitor with an interposer according to any one of claims 1 to 3.
ことを特徴とする請求項1〜4の何れか1項に記載のインターポーザ付き積層セラミックコンデンサ。 When the distance between the outer edges along the length direction of the two connection electrodes of the interposer is D22 and the length of the multilayer ceramic capacitor is L10, both satisfy the relationship of D22 ≦ L10.
The multilayer ceramic capacitor with an interposer according to any one of claims 1 to 4, wherein the multilayer ceramic capacitor has an interposer.
(1)前記積層セラミックコンデンサは長さ>幅及び高さの関係を満足する略直方体状を成していて、複数の内部電極層が誘電体層を介して積層された構造の容量形成部を有する略直方体状のコンデンサ本体と、前記コンデンサ本体の長さ方向の端面それぞれを覆う略矩形状の端面部及び該各端面部と連続して前記コンデンサ本体の4側面の一部を覆う略4角筒状の回り込み部を有し、且つ、前記複数の内部電極層の一部が一方に接続され残部が他方に接続された2つの外部電極を備えており、
(2)前記インターポーザは長さ>幅及び高さの関係を満足する略直方体状を成していて、略直方体状の絶縁基板と、前記絶縁基板の厚さ方向の一面に前記2つの外部電極の回り込み部の一面それぞれと向き合うように設けられた略矩形状の2つの接続電極と、前記絶縁基板の厚さ方向の他面に前記2つの接続電極それぞれと向き合うように設けられた略矩形状の2つの実装電極と、前記絶縁基板の長さ方向の端面よりも内側において前記2つの接続電極の一方と前記2つの実装電極の一方を接続するように、且つ、内孔の一端が前記2つの接続電極の一方の表面で開口し他端が前記2つの実装電極の一方の表面で開口するように設けられた筒状の第1貫通ビアと、前記絶縁基板の長さ方向の端面よりも内側において前記2つの接続電極の他方と前記2つの実装電極の他方を接続するように、且つ、内孔の一端が前記2つの接続電極の他方の表面で開口し他端が前記2つの実装電極の他方の表面で開口するように設けられた筒状の第2貫通ビアと、前記第1貫通ビアの内孔の一端開口と前記第2貫通ビアの内孔の一端開口を塞ぐように設けられたハンダ非付着膜を備えており、
(3)前記インターポーザの前記2つの接続電極の表面それぞれは、前記積層セラミックコンデンサの前記2つの外部電極の回り込み部の一面それぞれをハンダを介して接合するためのものであり、
(4)前記インターポーザの前記第1貫通ビアの内孔の他端開口から前記ハンダ非付着膜に至る領域と前記第2貫通ビアの内孔の他端開口から前記ハンダ非付着膜に至る領域は何れも空の状態となっている、
ことを特徴とする積層セラミックコンデンサ用インターポーザ。 An interposer for a multilayer ceramic capacitor used for mounting a multilayer ceramic capacitor on a circuit board or the like,
(1) The multilayer ceramic capacitor has a substantially rectangular parallelepiped shape satisfying a relationship of length> width and height, and a capacitance forming portion having a structure in which a plurality of internal electrode layers are stacked via a dielectric layer. A substantially rectangular parallelepiped capacitor body, a substantially rectangular end surface portion covering each end surface in the length direction of the capacitor body, and a substantially four corners covering a part of the four side surfaces of the capacitor body continuously with the end surface portions. It has a cylindrical wraparound part, and includes two external electrodes in which a part of the plurality of internal electrode layers is connected to one side and the remaining part is connected to the other,
(2) The interposer has a substantially rectangular parallelepiped shape that satisfies the relationship of length> width and height, and the two external electrodes on one surface in the thickness direction of the insulating substrate. Two substantially rectangular connection electrodes provided to face one surface of each wraparound portion, and a substantially rectangular shape provided to face each of the two connection electrodes on the other surface in the thickness direction of the insulating substrate The two mounting electrodes are connected to one of the two mounting electrodes and one of the two mounting electrodes on the inner side of the end surface in the length direction of the insulating substrate, and one end of the inner hole is connected to the 2 A cylindrical first through via provided on one surface of one of the connection electrodes and the other end opening on one surface of the two mounting electrodes; and a lengthwise end surface of the insulating substrate In addition to the two connection electrodes on the inside So that one end of an inner hole is opened on the other surface of the two connection electrodes and the other end is opened on the other surface of the two mounting electrodes. A cylindrical second through-via provided, a solder non-adhesion film provided to close one end opening of the inner hole of the first through via and one end opening of the inner hole of the second through via; ,
(3) Each of the surfaces of the two connection electrodes of the interposer is for joining one surface of the wraparound portion of the two external electrodes of the multilayer ceramic capacitor via solder,
(4) A region from the other end opening of the inner hole of the first through via of the interposer to the solder non-adhesion film and a region from the other end opening of the inner hole of the second through via to the solder non-adhesion film Both are empty.
An interposer for multilayer ceramic capacitors.
ことを特徴とする請求項6に記載の積層セラミックコンデンサ用インターポーザ。 The solder non-adhesion film of the interposer is formed on at least a part of each of the surfaces of the two connection electrodes so as to block one end opening of the inner hole of the first through via and one end opening of the inner hole of the second through via. Formed,
The interposer for a multilayer ceramic capacitor according to claim 6.
ことを特徴とする請求項7に記載の積層セラミックコンデンサ用インターポーザ。 The solder non-adhesion film of the interposer is continuously formed on a part of one surface in the thickness direction of the insulating substrate in addition to a part of each of the surfaces of the two connection electrodes.
The interposer for multilayer ceramic capacitors according to claim 7.
ことを特徴とする請求項6〜8の何れか1項に記載の積層セラミックコンデンサ用インターポーザ。 When the distance between the outer edges along the length direction of the two connection electrodes of the interposer is D22 and the length of the insulating substrate of the interposer is L21, the two satisfy the relationship of D22 ≦ L21. ,
The multilayer ceramic capacitor interposer according to any one of claims 6 to 8, wherein the interposer is a multilayer ceramic capacitor.
ことを特徴とする請求項6〜9の何れか1項に記載の積層セラミックコンデンサ用インターポーザ。 When the distance between the outer edges along the length direction of the two connection electrodes of the interposer is D22 and the length of the multilayer ceramic capacitor is L10, both satisfy the relationship of D22 ≦ L10.
The interposer for multilayer ceramic capacitors according to any one of claims 6 to 9.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013151645A JP6144139B2 (en) | 2013-07-22 | 2013-07-22 | Multilayer ceramic capacitor with interposer and interposer for multilayer ceramic capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013151645A JP6144139B2 (en) | 2013-07-22 | 2013-07-22 | Multilayer ceramic capacitor with interposer and interposer for multilayer ceramic capacitor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015023209A true JP2015023209A (en) | 2015-02-02 |
| JP6144139B2 JP6144139B2 (en) | 2017-06-07 |
Family
ID=52487397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013151645A Active JP6144139B2 (en) | 2013-07-22 | 2013-07-22 | Multilayer ceramic capacitor with interposer and interposer for multilayer ceramic capacitor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6144139B2 (en) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102127803B1 (en) * | 2019-04-26 | 2020-06-29 | 삼성전기주식회사 | Interposer and electronic component including the same |
| CN113555221A (en) * | 2020-04-24 | 2021-10-26 | 株式会社村田制作所 | Multilayer ceramic capacitor |
| CN113555220A (en) * | 2020-04-24 | 2021-10-26 | 株式会社村田制作所 | Multilayer ceramic capacitor |
| CN113555215A (en) * | 2020-04-24 | 2021-10-26 | 株式会社村田制作所 | Multilayer ceramic capacitor |
| KR20210130645A (en) | 2020-04-22 | 2021-11-01 | 가부시키가이샤 무라타 세이사쿠쇼 | Multilayer ceramic capacitor |
| KR20210131240A (en) | 2020-04-23 | 2021-11-02 | 가부시키가이샤 무라타 세이사쿠쇼 | Multilayer ceramic capacitor |
| KR20210131902A (en) | 2020-04-24 | 2021-11-03 | 가부시키가이샤 무라타 세이사쿠쇼 | Multilayer ceramic capacitor |
| KR20210131901A (en) | 2020-04-24 | 2021-11-03 | 가부시키가이샤 무라타 세이사쿠쇼 | Multilayer ceramic capacitor |
| KR20220067953A (en) | 2020-11-18 | 2022-05-25 | 삼성전기주식회사 | Multilayered electronic component |
| KR20220071663A (en) | 2020-11-24 | 2022-05-31 | 삼성전기주식회사 | Electronic component and board for mounting the same |
| WO2025014349A1 (en) * | 2023-07-10 | 2025-01-16 | 엘지이노텍 주식회사 | Circuit board and semiconductor package comprising same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02271588A (en) * | 1989-04-12 | 1990-11-06 | Toyo Commun Equip Co Ltd | Spacer for fitting chip part |
| JPH08222831A (en) * | 1995-02-09 | 1996-08-30 | Matsushita Electric Ind Co Ltd | Mounting body for surface mount components |
| JP2004134430A (en) * | 2002-10-08 | 2004-04-30 | Tdk Corp | Electronic component |
| JP2012204572A (en) * | 2011-03-25 | 2012-10-22 | Murata Mfg Co Ltd | Chip component structure |
-
2013
- 2013-07-22 JP JP2013151645A patent/JP6144139B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02271588A (en) * | 1989-04-12 | 1990-11-06 | Toyo Commun Equip Co Ltd | Spacer for fitting chip part |
| JPH08222831A (en) * | 1995-02-09 | 1996-08-30 | Matsushita Electric Ind Co Ltd | Mounting body for surface mount components |
| JP2004134430A (en) * | 2002-10-08 | 2004-04-30 | Tdk Corp | Electronic component |
| JP2012204572A (en) * | 2011-03-25 | 2012-10-22 | Murata Mfg Co Ltd | Chip component structure |
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102127803B1 (en) * | 2019-04-26 | 2020-06-29 | 삼성전기주식회사 | Interposer and electronic component including the same |
| US11626251B2 (en) | 2020-04-22 | 2023-04-11 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor |
| KR20210130645A (en) | 2020-04-22 | 2021-11-01 | 가부시키가이샤 무라타 세이사쿠쇼 | Multilayer ceramic capacitor |
| KR20210131240A (en) | 2020-04-23 | 2021-11-02 | 가부시키가이샤 무라타 세이사쿠쇼 | Multilayer ceramic capacitor |
| US11495412B2 (en) | 2020-04-23 | 2022-11-08 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor |
| CN113555221B (en) * | 2020-04-24 | 2023-09-26 | 株式会社村田制作所 | Laminated ceramic capacitor |
| US11482380B2 (en) | 2020-04-24 | 2022-10-25 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor |
| KR20210131858A (en) * | 2020-04-24 | 2021-11-03 | 가부시키가이샤 무라타 세이사쿠쇼 | Multilayer ceramic capacitor |
| KR20210131888A (en) | 2020-04-24 | 2021-11-03 | 가부시키가이샤 무라타 세이사쿠쇼 | Multilayer ceramic capacitor |
| KR20210131902A (en) | 2020-04-24 | 2021-11-03 | 가부시키가이샤 무라타 세이사쿠쇼 | Multilayer ceramic capacitor |
| KR20210131901A (en) | 2020-04-24 | 2021-11-03 | 가부시키가이샤 무라타 세이사쿠쇼 | Multilayer ceramic capacitor |
| US11901126B2 (en) | 2020-04-24 | 2024-02-13 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor |
| KR102587840B1 (en) * | 2020-04-24 | 2023-10-11 | 가부시키가이샤 무라타 세이사쿠쇼 | Multilayer ceramic capacitor |
| US11404208B2 (en) | 2020-04-24 | 2022-08-02 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor |
| KR20210131890A (en) | 2020-04-24 | 2021-11-03 | 가부시키가이샤 무라타 세이사쿠쇼 | Multilayer ceramic capacitor |
| CN113555215A (en) * | 2020-04-24 | 2021-10-26 | 株式会社村田制作所 | Multilayer ceramic capacitor |
| US11622449B2 (en) | 2020-04-24 | 2023-04-04 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor |
| CN113555220A (en) * | 2020-04-24 | 2021-10-26 | 株式会社村田制作所 | Multilayer ceramic capacitor |
| CN113555221A (en) * | 2020-04-24 | 2021-10-26 | 株式会社村田制作所 | Multilayer ceramic capacitor |
| US11785720B2 (en) | 2020-04-24 | 2023-10-10 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor |
| US11791095B2 (en) | 2020-11-18 | 2023-10-17 | Samsung Electro-Mechanics Co., Ltd. | Multilayer electronic component |
| KR20220067953A (en) | 2020-11-18 | 2022-05-25 | 삼성전기주식회사 | Multilayered electronic component |
| KR20220071663A (en) | 2020-11-24 | 2022-05-31 | 삼성전기주식회사 | Electronic component and board for mounting the same |
| US11955281B2 (en) | 2020-11-24 | 2024-04-09 | Samsung Electro-Mechanics Co., Ltd. | Electronic component and board for mounting the same |
| WO2025014349A1 (en) * | 2023-07-10 | 2025-01-16 | 엘지이노텍 주식회사 | Circuit board and semiconductor package comprising same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6144139B2 (en) | 2017-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6144139B2 (en) | Multilayer ceramic capacitor with interposer and interposer for multilayer ceramic capacitor | |
| CN104995703B (en) | Multi-layer ceramic capacitor with interpolater and multi-layer ceramic capacitor interpolater | |
| JP5994958B2 (en) | Semiconductor package and its mounting structure | |
| JP6790771B2 (en) | Capacitor mounting structure | |
| KR101696705B1 (en) | Chip embedded type printed circuit board and method of manufacturing the same and stack package using the same | |
| JP5874682B2 (en) | Capacitor component and capacitor component mounting structure | |
| JP2014112712A5 (en) | ||
| TW202018743A (en) | Electronic component and electronic component mounting circuit board | |
| JP2016207958A (en) | Wiring board and method of manufacturing wiring board | |
| CN109585168A (en) | Electronic component | |
| KR102183424B1 (en) | stacked electronic component and and circuit board for mounting the same | |
| JP2019083254A (en) | Electronic component | |
| JP2018049999A (en) | Electronic component and electronic component device | |
| KR20190045748A (en) | Multilayered electronic component | |
| US9220168B2 (en) | Wiring board with built-in electronic component | |
| JP2016054222A (en) | Multilayer wiring board | |
| JP6497127B2 (en) | Multilayer capacitor | |
| KR101823189B1 (en) | Inductor Assembly | |
| KR20190098016A (en) | Electronic component and board having the same mounted thereon | |
| US9433108B2 (en) | Method of fabricating a circuit board structure having an embedded electronic element | |
| KR101301373B1 (en) | Printed circuit board with capacitor embedded therein | |
| JP6428764B2 (en) | Chip-type electronic components | |
| JP6728697B2 (en) | Composite electronic component and mounting body including the same | |
| JP2013073951A (en) | Multilayer circuit board with built-in through capacitor and mounting structure of multilayer circuit board with built-in through capacitor | |
| WO2016170894A1 (en) | Wiring board and laminated chip capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160526 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170413 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170419 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170510 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6144139 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |