[go: up one dir, main page]

JP2015076549A - Semiconductor substrate and manufacturing method of the same - Google Patents

Semiconductor substrate and manufacturing method of the same Download PDF

Info

Publication number
JP2015076549A
JP2015076549A JP2013212783A JP2013212783A JP2015076549A JP 2015076549 A JP2015076549 A JP 2015076549A JP 2013212783 A JP2013212783 A JP 2013212783A JP 2013212783 A JP2013212783 A JP 2013212783A JP 2015076549 A JP2015076549 A JP 2015076549A
Authority
JP
Japan
Prior art keywords
active layer
substrate
silicon substrate
insulating film
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013212783A
Other languages
Japanese (ja)
Other versions
JP6156046B2 (en
Inventor
信哉 浅井
Shinya Asai
信哉 浅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=53001165&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2015076549(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2013212783A priority Critical patent/JP6156046B2/en
Publication of JP2015076549A publication Critical patent/JP2015076549A/en
Application granted granted Critical
Publication of JP6156046B2 publication Critical patent/JP6156046B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】活性層にチッピングが発生することを抑制することが可能なＳＯＩ構造を有する半導体基板およびその製造方法を提供する。【解決手段】活性層３のうち側面３ｃと表面３ａとの成す角度が鈍角となるようにする。これにより、活性層３の側面３ｃが表面３ａに対して垂直になったり、活性層３の外縁部が尖ったナイフエッジ状にならない。このため、活性層３の外縁部においてチッピングが発生することを抑制することが可能となる。【選択図】図１A semiconductor substrate having an SOI structure capable of suppressing occurrence of chipping in an active layer and a method for manufacturing the same are provided. In an active layer, an angle formed between a side surface and a surface is made an obtuse angle. As a result, the side surface 3c of the active layer 3 is not perpendicular to the surface 3a, and the outer edge of the active layer 3 is not sharpened. For this reason, it is possible to suppress the occurrence of chipping at the outer edge portion of the active layer 3. [Selection] Figure 1

Description

本発明は、ＳＯＩ（Silicon On Insulator）構造の半導体基板（以下、ＳＯＩ基板という）およびその製造方法に関するものである。   The present invention relates to an SOI (Silicon On Insulator) structure semiconductor substrate (hereinafter referred to as an SOI substrate) and a method for manufacturing the same.

従来、特許文献１において、ＳＯＩ基板の製造方法が提案されている。具体的には、ここで提案されている製造方法では、次のようにしてＳＯＩ基板を製造している。   Conventionally, in Patent Document 1, an SOI substrate manufacturing method has been proposed. Specifically, in the manufacturing method proposed here, the SOI substrate is manufactured as follows.

まず、２枚の半導体基板を用意し、第１の半導体基板に対して熱処理を行うことで表面に熱酸化膜を形成すると共に、第２の半導体基板に対して一面側の外周部を研削して外周研削部を形成することで、第２の半導体基板のうち外周部以外を突き出させる。続いて、第１の半導体基板における熱酸化膜上に、第２の半導体基板を外周部が凹まされた一面側が熱酸化膜側を向くように搭載して貼り合せる。これにより、第１の半導体基板と第２の半導体基板との貼り合せ面の外周部において、第２の半導体基板に形成された外周研削部が介在することで、この外周研削部において第１の半導体基板と第２の半導体基板との間に隙間が構成された状態となる。この状態で、第２の半導体基板を第１の半導体基板と反対側から表面研削し、第２の半導体基板の厚みが外周研削部の深さ以下となるようにする。このようにして、第２の半導体基板のうち外周研削部の内側の部分、つまり突き出した形状となっていた部分のみを第１の半導体基板の上に残し、これを活性層（ＳＯＩ層）としたＳＯＩ基板を形成している。   First, two semiconductor substrates are prepared, a thermal oxide film is formed on the surface by performing a heat treatment on the first semiconductor substrate, and an outer peripheral portion on one side of the second semiconductor substrate is ground. By forming the outer peripheral grinding portion, the portion other than the outer peripheral portion of the second semiconductor substrate is protruded. Subsequently, the second semiconductor substrate is mounted and bonded onto the thermal oxide film in the first semiconductor substrate so that the one surface side where the outer peripheral portion is recessed faces the thermal oxide film side. As a result, the outer peripheral grinding portion formed on the second semiconductor substrate is interposed in the outer peripheral portion of the bonding surface of the first semiconductor substrate and the second semiconductor substrate. A gap is formed between the semiconductor substrate and the second semiconductor substrate. In this state, the surface of the second semiconductor substrate is ground from the side opposite to the first semiconductor substrate so that the thickness of the second semiconductor substrate is equal to or less than the depth of the peripheral grinding portion. In this way, only the portion inside the outer peripheral grinding portion of the second semiconductor substrate, that is, the protruding portion is left on the first semiconductor substrate, and this is defined as the active layer (SOI layer). The SOI substrate thus formed is formed.

特開平４−８５８２７号公報JP-A-4-85827

しかしながら、上記特許文献１に記載されたＳＯＩ基板の製造方法によると、研削した活性層の外縁部が割れたり欠けたりするチッピングが発生し、それが活性層に付着して、活性層にデバイス形成を行ったとき異物になるという問題がある。具体的には、第２の半導体基板に対して外周研削部を形成する際に、外周研削部の側面が基板表面に対して垂直となるようにされている。または、第２の半導体基板の厚み方向において第２の半導体基板の表面から裏面に向かうに連れて徐々に外周研削部の幅が狭まり、第２の半導体基板の外径が徐々に大きくなるように外周研削部が形成されている。このため、図７（ａ）に示すように第１の半導体基板Ｊ１上に絶縁膜Ｊ２を介して形成された活性層Ｊ３の側面が第１の半導体基板Ｊ１の表面に対して垂直となる。もしくは、図７（ｂ）に示すように第１の半導体基板Ｊ１の表面から離れるに従って活性層Ｊ３の外径が徐々に大きくなり活性層Ｊ３の外縁部が尖ったナイフエッジ状となる。したがって、活性層Ｊ３の外縁部においてチッピングが発生し易くなってしまう。   However, according to the method for manufacturing an SOI substrate described in Patent Document 1, chipping occurs in which the outer edge of the ground active layer is cracked or chipped, which adheres to the active layer and forms a device in the active layer. There is a problem that it becomes a foreign object when performing. Specifically, when the outer peripheral grinding portion is formed on the second semiconductor substrate, the side surface of the outer peripheral grinding portion is made perpendicular to the substrate surface. Alternatively, in the thickness direction of the second semiconductor substrate, the width of the outer peripheral grinding portion is gradually narrowed from the front surface to the back surface of the second semiconductor substrate, and the outer diameter of the second semiconductor substrate is gradually increased. A peripheral grinding portion is formed. Therefore, as shown in FIG. 7A, the side surface of the active layer J3 formed on the first semiconductor substrate J1 via the insulating film J2 is perpendicular to the surface of the first semiconductor substrate J1. Alternatively, as shown in FIG. 7B, the outer diameter of the active layer J3 gradually increases as the distance from the surface of the first semiconductor substrate J1 increases, and the outer edge of the active layer J3 has a sharp knife edge shape. Therefore, chipping is likely to occur at the outer edge portion of the active layer J3.

本発明は上記点に鑑みて、活性層にチッピングが発生することを抑制することが可能なＳＯＩ構造を有する半導体基板およびその製造方法を提供することを目的とする。   In view of the above-described points, an object of the present invention is to provide a semiconductor substrate having an SOI structure capable of suppressing occurrence of chipping in an active layer and a method for manufacturing the same.

上記目的を達成するため、請求項１ないし３に記載の発明では、表面（１ａ）と裏面（１ｂ）および表面と裏面との間に位置する側面（１ｃ）を有する支持基板（１）の表面上に、絶縁膜（２）を介して形成された活性層（３）を有するＳＯＩ構造の半導体基板であって、活性層のうち、絶縁膜と反対側となる表面（３ａ）と絶縁膜側となる裏面（３ｂ）との間に位置する部分を側面（３ｃ）として、活性層の側面と表面との成す角度が鈍角であることを特徴としている。   In order to achieve the above object, in the invention according to claims 1 to 3, the surface of the support substrate (1) having the front surface (1a) and the back surface (1b) and the side surface (1c) positioned between the front surface and the back surface. An SOI structure semiconductor substrate having an active layer (3) formed thereon via an insulating film (2), the surface of the active layer opposite to the insulating film (3a) and the insulating film side The portion located between the back surface (3b) and the side surface is the side surface (3c), and the angle formed by the side surface and the surface of the active layer is an obtuse angle.

このように、活性層の側面と表面との成す角度が鈍角となるようにしている。このため、活性層の外縁部においてチッピングが発生することを抑制することが可能となる。   Thus, the angle formed between the side surface and the surface of the active layer is made obtuse. For this reason, it becomes possible to suppress chipping from occurring at the outer edge portion of the active layer.

請求項５に記載の発明では、表面（２０ａ）と裏面（２０ｂ）および表面と裏面との間に位置する側面（２０ｃ）を有するシリコン基板（２０）を用意すると共に、表面（１ａ）と裏面（１ｂ）および表面と裏面との間に位置する側面（１ｃ）を有する支持基板（１）を用意する工程と、シリコン基板の裏面と支持基板の表面のうちの少なくとも一方に絶縁膜（２）を形成する工程と、シリコン基板の裏面に対して、シリコン基板の外周部を研削することにより、シリコン基板の厚み方向において、シリコン基板の裏面側から表面側に向かうに連れてシリコン基板の外径が徐々に小さくなる形状とされた外周研削部（２０ｄ）を形成する工程と、シリコン基板のうち外周研削部が形成された裏面側が支持基板側を向くようにして、絶縁膜を介して、シリコン基板を支持基板の表面上に貼り合せる工程と、支持基板に貼り合せたシリコン基板を表面側から外周研削部まで達する位置まで研削研磨することで活性層（３）を形成し、活性層のうち絶縁膜と反対側となる表面（３ａ）と絶縁膜側となる裏面（３ｂ）との間に位置する部分を側面（３ｃ）として、活性層の側面と表面との成す角度が鈍角となるようにする工程と、を含んでいることを特徴としている。   In invention of Claim 5, while preparing the silicon substrate (20) which has the side surface (20c) located between the surface (20a) and the back surface (20b) and the surface and the back surface, the surface (1a) and the back surface (1b) and a step of preparing a support substrate (1) having a side surface (1c) located between the front surface and the back surface, and an insulating film (2) on at least one of the back surface of the silicon substrate and the front surface of the support substrate And by grinding the outer periphery of the silicon substrate against the back surface of the silicon substrate, the outer diameter of the silicon substrate increases from the back surface side to the front surface side of the silicon substrate in the thickness direction of the silicon substrate. A step of forming an outer peripheral grinding portion (20d) having a gradually decreasing shape, and a back surface side of the silicon substrate on which the outer peripheral grinding portion is formed faces the support substrate side, with an insulating film interposed therebetween. Then, an active layer (3) is formed by bonding the silicon substrate on the surface of the support substrate and grinding and polishing the silicon substrate bonded to the support substrate to a position reaching the outer peripheral grinding part from the surface side. The part formed between the surface (3a) opposite to the insulating film and the back surface (3b) on the insulating film side of the layer is the side surface (3c), and the angle formed between the side surface and the surface of the active layer is an obtuse angle. And a step of making it become a feature.

このように、シリコン基板の裏面に対して、シリコン基板の外周部を研削することにより、シリコン基板の厚み方向において、シリコン基板の裏面側から表面側に向かうに連れてシリコン基板の外径が徐々に小さくなる形状とされた外周研削部を形成する。これにより、活性層の側面と表面との成す角度が鈍角となるようにできる。このため、活性層の外縁部においてチッピングが発生することを抑制することが可能となる。   Thus, by grinding the outer peripheral portion of the silicon substrate with respect to the back surface of the silicon substrate, the outer diameter of the silicon substrate gradually increases from the back surface side to the front surface side of the silicon substrate in the thickness direction of the silicon substrate. An outer peripheral grinding portion having a shape that becomes smaller is formed. Thereby, the angle formed between the side surface and the surface of the active layer can be an obtuse angle. For this reason, it becomes possible to suppress chipping from occurring at the outer edge portion of the active layer.

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。   In addition, the code | symbol in the bracket | parenthesis of each said means shows an example of a corresponding relationship with the specific means as described in embodiment mentioned later.

本発明の第１実施形態にかかるＳＯＩ基板の断面図である。1 is a cross-sectional view of an SOI substrate according to a first embodiment of the present invention. 図１に示すＳＯＩ基板の製造工程を示した断面図である。FIG. 2 is a cross-sectional view showing a manufacturing process of the SOI substrate shown in FIG. 本発明の第２実施形態にかかるＳＯＩ基板の断面図である。It is sectional drawing of the SOI substrate concerning 2nd Embodiment of this invention. 図３に示すＳＯＩ基板の製造工程を示した断面図である。FIG. 4 is a cross-sectional view showing a manufacturing process of the SOI substrate shown in FIG. 3. 本発明の第３実施形態で説明する活性層３を円形状とする場合の様子を示したＳＯＩ基板の上面図である。It is a top view of the SOI substrate which showed the mode in case the active layer 3 demonstrated by 3rd Embodiment of this invention is made into circular shape. 本発明の第３実施形態にかかるＳＯＩ基板の上面図である。It is a top view of the SOI substrate concerning 3rd Embodiment of this invention. 従来のＳＯＩ基板の断面図である。It is sectional drawing of the conventional SOI substrate. 従来のＳＯＩ基板の断面図である。It is sectional drawing of the conventional SOI substrate.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other will be described with the same reference numerals.

（第１実施形態）
本発明の第１実施形態について説明する。図１に示すように、本実施形態にかかるＳＯＩ基板は、支持基板１と絶縁膜２および活性層３とを有した構成とされている。 (First embodiment)
A first embodiment of the present invention will be described. As shown in FIG. 1, the SOI substrate according to this embodiment is configured to include a support substrate 1, an insulating film 2, and an active layer 3.

支持基板１は、表面１ａおよび裏面１ｂとこれら表面１ａおよび裏面１ｂの間に位置する側面１ｃとを有する基板であり、外周部に部分的にノッチもしくはオリエンテーションフラットを形成した円形状の基板とされ、例えばシリコン基板などで構成されている。本実施形態の場合、支持基板１の外周部をベベリング処理等の丸め処理によって丸めてあるが、必ずしも丸めてある必要はない。   The support substrate 1 is a substrate having a front surface 1a and a back surface 1b and a side surface 1c located between the front surface 1a and the back surface 1b, and is a circular substrate in which a notch or an orientation flat is partially formed on the outer peripheral portion. For example, a silicon substrate. In the present embodiment, the outer peripheral portion of the support substrate 1 is rounded by a rounding process such as a beveling process, but it is not necessarily rounded.

絶縁膜２は、少なくとも支持基板１と活性層３の間に配置されることで活性層３と支持基板１との間の絶縁を図る膜であり、本実施形態の場合、支持基板１の表面１ａや裏面１ｂおよび側面１ｃの全面に絶縁膜２を形成している。ここでは、絶縁膜２を熱酸化膜によって構成しているが、熱酸化膜以外の絶縁膜で構成しても良い。   The insulating film 2 is a film that is disposed between at least the support substrate 1 and the active layer 3 to achieve insulation between the active layer 3 and the support substrate 1. In this embodiment, the surface of the support substrate 1 is used. An insulating film 2 is formed over the entire surface 1a, the back surface 1b, and the side surface 1c. Here, the insulating film 2 is constituted by a thermal oxide film, but may be constituted by an insulating film other than the thermal oxide film.

活性層３は、デバイス形成が行われるものであり、シリコン基板を研削して形成したシリコン層によって構成されており、例えば厚さ１００〜２００μｍ程度とされている。活性層３の外径は支持基板１よりも小さくされており、活性層３の外周端が支持基板１の外周端よりも内側に位置した状態となっている。また、活性層３のうち絶縁膜２と反対側となる表面３ａと絶縁膜２側となる裏面３ｂとの間に位置する部分を側面３ｃとして、側面３ｃと表面３ａとの成す角度が鈍角とされている。   The active layer 3 is for device formation and is constituted by a silicon layer formed by grinding a silicon substrate, and has a thickness of about 100 to 200 μm, for example. The outer diameter of the active layer 3 is made smaller than that of the support substrate 1, and the outer peripheral end of the active layer 3 is in a state located inside the outer peripheral end of the support substrate 1. Further, a portion of the active layer 3 located between the surface 3a opposite to the insulating film 2 and the back surface 3b opposite to the insulating film 2 is defined as a side surface 3c, and the angle formed between the side surface 3c and the surface 3a is an obtuse angle. Has been.

ここで、本実施形態では、側面３ｃのうち活性層３の厚み方向全域において、側面３ｃと活性層３の表面３ａとの成す角度が鈍角となるようにしている。この側面３ｂと表面３ａとの成す角度については、側面３ｃのうち少なくとも表面３ａとの境界位置が表面３ａに対して傾斜していて、その部分において側面３ｃと表面３ａとの成す角度が鈍角であることを意味している。例えば、側面３ｃのうち表面３ａとの境界位置以外においては鈍角でなく、側面３ｃが表面３ａに対して垂直となっていても構わない。   Here, in this embodiment, the angle formed between the side surface 3c and the surface 3a of the active layer 3 is an obtuse angle in the entire thickness direction of the active layer 3 in the side surface 3c. Regarding the angle formed between the side surface 3b and the surface 3a, at least the boundary position between the surface 3a of the side surface 3c is inclined with respect to the surface 3a, and the angle formed between the side surface 3c and the surface 3a in that portion is an obtuse angle. It means that there is. For example, the side surface 3c may be perpendicular to the surface 3a instead of the obtuse angle other than the boundary position with the surface 3a.

このように構成されたＳＯＩ基板では、活性層３のうち側面３ｃと表面３ａとの成す角度が鈍角となっている。このため、図７（ａ）のように活性層Ｊ３の側面が第１のシリコン基板Ｊ１の表面に対して垂直になったり、図７（ｂ）のように活性層Ｊ３の外縁部が尖ったナイフエッジ状にならない。このため、活性層３の外縁部においてチッピングが発生することを抑制することが可能となる。   In the SOI substrate configured as described above, an angle formed between the side surface 3c and the surface 3a in the active layer 3 is an obtuse angle. Therefore, the side surface of the active layer J3 is perpendicular to the surface of the first silicon substrate J1 as shown in FIG. 7A, or the outer edge of the active layer J3 is pointed as shown in FIG. 7B. It does not become a knife edge. For this reason, it is possible to suppress the occurrence of chipping at the outer edge portion of the active layer 3.

次に、このように構成された本実施形態にかかるＳＯＩ基板の製造方法について、図２を参照して説明する。   Next, a method for manufacturing the SOI substrate according to the present embodiment configured as described above will be described with reference to FIG.

〔図２（ａ）に示す工程〕
シリコン基板などで構成される支持基板１を用意すると共に、デバイスが形成される活性層３を構成するために、表面２０ａおよび裏面２０ｂとこれら表面２０ａおよび裏面２０ｂの間に位置する側面２０ｃを有した単結晶のシリコン基板２０を用意する。 [Step shown in FIG. 2 (a)]
In order to prepare the support substrate 1 composed of a silicon substrate or the like, and to form the active layer 3 on which the device is formed, the front surface 20a and the back surface 20b and the side surface 20c positioned between the front surface 20a and the back surface 20b are provided. A single crystal silicon substrate 20 is prepared.

〔図２（ｂ）に示す工程〕
支持基板１の表面１ａや裏面１ｂおよび側面１ｃ上に例えばシリコン酸化膜からなる絶縁膜２を形成する。絶縁膜２については、熱酸化によって形成可能であるが、ＣＶＤ法等によって形成することもできる。 [Step shown in FIG. 2 (b)]
An insulating film 2 made of, for example, a silicon oxide film is formed on the front surface 1a, the back surface 1b, and the side surface 1c of the support substrate 1. The insulating film 2 can be formed by thermal oxidation, but can also be formed by a CVD method or the like.

また、シリコン基板２０の裏面２０ｂ側において、シリコン基板２０の外周部を研削して凹ませた外周研削部２０ｄを形成する。例えば、図中に示したように、先端部に行くほど徐々に研削面３０ａの外径が拡大していくようなグラインダー３０を用いる。そして、シリコン基板２０を図示しないステージに搭載し、シリコン基板２０の中心を回転中心としてステージと共に回転させ、シリコン基板２０の外周部にグラインダー３０の研削面３０ａを当接させる。   Further, on the back surface 20b side of the silicon substrate 20, an outer peripheral grinding portion 20d is formed by grinding and denting the outer peripheral portion of the silicon substrate 20. For example, as shown in the figure, a grinder 30 is used in which the outer diameter of the grinding surface 30a gradually increases toward the tip. Then, the silicon substrate 20 is mounted on a stage (not shown), and the center of the silicon substrate 20 is rotated with the stage around the center of rotation.

これにより、シリコン基板２０の外周部が研削され、外周研削部２０ｄが形成される。このように形成される外周研削部２０ｄは、シリコン基板２０の厚み方向において裏面２０ｂ側から表面側２０ａに向かうに連れてシリコン基板２０の外径が徐々に小さくなる逆テーパ形状とされる。   Thereby, the outer peripheral part of the silicon substrate 20 is ground, and the outer peripheral grinding part 20d is formed. The outer peripheral grinding portion 20d formed in this way has an inversely tapered shape in which the outer diameter of the silicon substrate 20 gradually decreases from the back surface 20b side to the front surface side 20a in the thickness direction of the silicon substrate 20.

このとき、外周研削部２０ｄの深さ（シリコン基板２０の厚み方向の寸法）については活性層３として残す部分の厚み以上としており、例えば１００〜２００μｍとしている。また、外周研削部２０ｄの幅（シリコン基板２０の径方向の寸法）についてはシリコン基板２０と支持基板１との貼り合せズレを考慮して設定してあり、貼り合せズレ以上の寸法、例えば１ｍｍ以上としている。これにより、次の図２（ｃ）に示す工程において、シリコン基板２０と支持基板１とを貼り合せたときのズレ量が最大になっても、シリコン基板２０のうち外周研削部２０ｄよりも内側の突出部２０ｅが支持基板１の外周部より内側に配置されるようにできる。   At this time, the depth (dimension in the thickness direction of the silicon substrate 20) of the outer peripheral grinding portion 20d is equal to or greater than the thickness of the portion left as the active layer 3, for example, 100 to 200 μm. Further, the width of the outer peripheral grinding portion 20d (the dimension in the radial direction of the silicon substrate 20) is set in consideration of the bonding displacement between the silicon substrate 20 and the support substrate 1, and is a dimension larger than the bonding displacement, for example, 1 mm. That's it. Thereby, in the next step shown in FIG. 2C, even when the amount of deviation when the silicon substrate 20 and the support substrate 1 are bonded to each other is maximized, the silicon substrate 20 is located on the inner side of the outer peripheral grinding portion 20d. The protruding portion 20e can be arranged inside the outer peripheral portion of the support substrate 1.

〔図２（ｃ）に示す工程〕
絶縁膜２を形成した支持基板１の表面１ａ側に、シリコン基板２０を貼り合せる。このとき、シリコン基板２０の裏面２０ｂ側、つまり外周研削部２０ｄおよび突出部２０ｅが形成された側の面が絶縁膜２側に向けられるようにして、シリコン基板２０を絶縁膜２の表面に貼り合せる。例えば、絶縁膜２を介して支持基板１の表面１ａ側にシリコン基板２０を配置し、この状態で酸素または窒素雰囲気中で加熱処理することで２つの基板１、２０を強固に貼り合わせることができる。 [Step shown in FIG. 2 (c)]
A silicon substrate 20 is bonded to the surface 1a side of the support substrate 1 on which the insulating film 2 is formed. At this time, the silicon substrate 20 is attached to the surface of the insulating film 2 so that the back surface 20b side of the silicon substrate 20, that is, the surface on which the outer peripheral grinding portion 20d and the protruding portion 20e are formed is directed to the insulating film 2 side. Match. For example, the silicon substrate 20 is disposed on the surface 1a side of the support substrate 1 with the insulating film 2 interposed therebetween, and the two substrates 1 and 20 can be firmly bonded together by heat treatment in an oxygen or nitrogen atmosphere in this state. it can.

〔図２（ｄ）に示す工程〕
シリコン基板２０の表面２０ａ側から外周研削部２０ｄに達する位置まで研削研磨し、シリコン基板２０のうち突出部２０ｅよりも表面２０ａ側の部分を除去する。これにより、シリコン基板２０のうちの突出部２０ｅのみが残り、この部分によって活性層３が構成される。このようにして、図１に示したＳＯＩ基板を製造することができる。 [Step shown in FIG. 2 (d)]
Grinding and polishing is performed from the surface 20a side of the silicon substrate 20 to a position reaching the outer peripheral grinding portion 20d, and a portion of the silicon substrate 20 on the surface 20a side from the protruding portion 20e is removed. Thereby, only the protruding portion 20e of the silicon substrate 20 remains, and the active layer 3 is constituted by this portion. In this way, the SOI substrate shown in FIG. 1 can be manufactured.

以上説明したように、本実施形態では、活性層３のうち絶縁膜２と反対側となる表面３ａと絶縁膜２側となる裏面３ｂとの間に位置する部分を側面３ｃとして、側面３ｃと表面３ａとの成す角度が鈍角となるようにしている。このため、活性層３の外縁部においてチッピングが発生することを抑制することが可能となる。   As described above, in this embodiment, the portion of the active layer 3 located between the surface 3a opposite to the insulating film 2 and the back surface 3b opposite to the insulating film 2 is defined as the side surface 3c, and the side surface 3c The angle formed with the surface 3a is an obtuse angle. For this reason, it is possible to suppress the occurrence of chipping at the outer edge portion of the active layer 3.

（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対して活性層３の側面３ｃの形状を変更したものであり、その他については第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。 (Second Embodiment)
A second embodiment of the present invention will be described. In the present embodiment, the shape of the side surface 3c of the active layer 3 is changed with respect to the first embodiment, and the other aspects are the same as those in the first embodiment. Therefore, only the parts different from the first embodiment will be described. To do.

図３に示すように、本実施形態では、活性層３の側面３ｃが曲面となるようにしている。そして、側面３ｃのうち表面３ａとの境界部において、側面３ｃと表面３ａとが成す角度が鈍角となるようにしている。具体的には、側面３ｃのうち表面３ａとの境界部における接線と表面３ａとの成す角度が鈍角となっている。そして、活性層３の表面３ａ側から裏面３ｂ側に向かうほど、活性層３の厚み方向と平行な断面において、側面３ｃと表面３ａとが成す鈍角の角度が徐々に大きくなっていくような曲面によって側面３ｃを構成している。   As shown in FIG. 3, in the present embodiment, the side surface 3c of the active layer 3 is curved. And the angle which the side surface 3c and the surface 3a comprise becomes an obtuse angle in the boundary part with the surface 3a among the side surfaces 3c. Specifically, the angle formed between the tangent at the boundary between the side surface 3c and the surface 3a and the surface 3a is an obtuse angle. A curved surface in which the obtuse angle formed by the side surface 3c and the surface 3a gradually increases in the cross section parallel to the thickness direction of the active layer 3 from the surface 3a side to the back surface 3b side of the active layer 3. Constitutes the side surface 3c.

このような曲面によって側面３ｃを構成しても、側面３ｃと表面３ａとの成す角度が鈍角となるようにできる。このため、第１実施形態と同様、活性層３の外縁部においてチッピングが発生することを抑制することが可能となる。   Even if the side surface 3c is constituted by such a curved surface, the angle formed by the side surface 3c and the surface 3a can be made an obtuse angle. For this reason, like the first embodiment, it is possible to suppress the occurrence of chipping at the outer edge portion of the active layer 3.

なお、本実施形態のような形状の活性層３を形成する場合、例えば第１実施形態において図２（ｂ）に示す工程で説明したグラインダー３０の研削面３０ａの先端部が側面３ｃの形状に対応する曲面形状とされていれば良い。例えば、図４に示すように研削面３０ａの先端部を円弧状とすることができる。この場合、シリコン基板２０を支持基板１および絶縁膜２に貼り合わせた後の研削研磨時に、半円形状とされる外周研削部２０ｄのうちの中心よりも下側（シリコン基板２０の裏面２０ｂ側）までシリコン基板２０を研削研磨すれば、図３に示す形状が得られる。   When forming the active layer 3 having the shape as in the present embodiment, for example, the tip of the grinding surface 30a of the grinder 30 described in the process shown in FIG. 2B in the first embodiment has the shape of the side surface 3c. It is sufficient if the corresponding curved surface shape is used. For example, as shown in FIG. 4, the tip of the grinding surface 30a can be arcuate. In this case, at the time of grinding / polishing after bonding the silicon substrate 20 to the support substrate 1 and the insulating film 2, a lower side than the center of the outer peripheral grinding portion 20 d that is formed into a semicircular shape (the back surface 20 b side of the silicon substrate 20 side). 3), the shape shown in FIG. 3 can be obtained.

（第３実施形態）
本発明の第３実施形態について説明する。本実施形態は、第１実施形態に対して活性層３の外縁形状を変更したものであり、その他については第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。 (Third embodiment)
A third embodiment of the present invention will be described. In the present embodiment, the outer edge shape of the active layer 3 is changed with respect to the first embodiment, and the others are the same as those in the first embodiment. Therefore, only the portions different from the first embodiment will be described.

支持基板１をシリコン基板などの半導体基板で構成する場合、図５に示すように面方位などを確認し易いように外周部の一部を切り欠くことで、ノッチ１ｄを形成したり、図示しないが直線状のオリエンテーションフラットとすることが一般的に行われている。このような場合において、図中に示したように活性層３を円形状にするときには、活性層３の外径をできるだけ大きく設定することでチップ形成の行える有効面積を広くすることになる。しかしながら、シリコン基板２０と支持基板１との貼り合せズレが発生した場合に、活性層３がノッチ部１ｄやオリエンテーションフラットに重なってしまうことが考えられる。   When the support substrate 1 is formed of a semiconductor substrate such as a silicon substrate, a notch 1d is formed by cutting out a part of the outer peripheral portion so as to easily confirm the plane orientation as shown in FIG. Is generally a linear orientation flat. In such a case, when the active layer 3 is formed in a circular shape as shown in the figure, the effective area where chips can be formed is widened by setting the outer diameter of the active layer 3 as large as possible. However, when the bonding deviation between the silicon substrate 20 and the support substrate 1 occurs, it is conceivable that the active layer 3 overlaps with the notch portion 1d and the orientation flat.

このため、本実施形態では、図６に示すように、活性層３のうちノッチ部１ｄやオリエンテーションフラットと対応する部分において、円形状の一部を切り欠いた直線状部３ｄを形成している。このような構成とすることで、活性層３の一部がノッチ１ｄやオリエンテーションフラットと重なってしまうことを防止できる。   For this reason, in the present embodiment, as shown in FIG. 6, in the portion corresponding to the notch portion 1 d and the orientation flat in the active layer 3, a linear portion 3 d is formed by cutting out a part of the circular shape. . With this configuration, it is possible to prevent a part of the active layer 3 from overlapping the notch 1d and the orientation flat.

なお、この場合、直線状部３ｄについても、活性層３の側面３ｃと表面３ａとの成す角度が鈍角となるようにしておけば、チッピングの発生を抑制することが可能となり、上記第１、第２実施形態と同様の効果が得られる。   In this case, if the angle formed between the side surface 3c and the surface 3a of the active layer 3 is also an obtuse angle for the linear portion 3d, the occurrence of chipping can be suppressed. The same effect as the second embodiment can be obtained.

（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。 (Other embodiments)
The present invention is not limited to the embodiment described above, and can be appropriately changed within the scope described in the claims.

例えば、上記実施形態では、絶縁膜２をシリコン酸化膜で形成する場合を例に挙げて説明したが、シリコン酸化膜に限るものではなく、シリコン窒化膜などの他の絶縁膜やＯＮＯ膜のような複数種類の絶縁膜の積層膜であっても構わない。   For example, in the above-described embodiment, the case where the insulating film 2 is formed of a silicon oxide film has been described as an example. However, the insulating film 2 is not limited to a silicon oxide film, but other insulating films such as a silicon nitride film or an ONO film It may be a laminated film of a plurality of types of insulating films.

また、上記実施形態では、絶縁膜２を支持基板１側に形成したが、活性層３を構成するための単結晶のシリコン基板２０の少なくとも裏面２０ｂ上に絶縁膜２を形成しておいても良い。その場合、絶縁膜２と共にシリコン基板２０の一部を除去することで外周研削部２０ｄを形成し、シリコン基板２０と共に絶縁膜２を支持基板１に貼り合せることで、上記各実施形態に示した構造のＳＯＩ基板を製造することができる。また、支持基板１とシリコン基板２０の両方に絶縁膜２を形成しても良い。   In the above embodiment, the insulating film 2 is formed on the support substrate 1 side. However, the insulating film 2 may be formed on at least the back surface 20b of the single crystal silicon substrate 20 for forming the active layer 3. good. In that case, the peripheral grinding part 20d is formed by removing a part of the silicon substrate 20 together with the insulating film 2, and the insulating film 2 is bonded to the supporting substrate 1 together with the silicon substrate 20 to show the above embodiments. An SOI substrate having a structure can be manufactured. Further, the insulating film 2 may be formed on both the support substrate 1 and the silicon substrate 20.

１ シリコン基板
２ 絶縁膜
３ 活性層
３ａ 表面
３ｂ 裏面
３ｃ 側面
２０ シリコン基板
２０ａ 表面
２０ｂ 裏面
２０ｃ 側面
２０ｄ 外周研削部 DESCRIPTION OF SYMBOLS 1 Silicon substrate 2 Insulating film 3 Active layer 3a Surface 3b Back surface 3c Side surface 20 Silicon substrate 20a Surface 20b Back surface 20c Side surface 20d Peripheral grinding part

Claims (4)

表面（１ａ）と裏面（１ｂ）および該表面と裏面との間に位置する側面（１ｃ）を有する支持基板（１）と、
前記支持基板の表面に形成された絶縁膜（２）と、
前記絶縁膜を介して前記支持基板の上に配置され、シリコン基板を研削することによって形成された活性層（３）と、を有し、
前記活性層のうち、前記絶縁膜と反対側となる表面（３ａ）と前記絶縁膜側となる裏面（３ｂ）との間に位置する部分を側面（３ｃ）として、該活性層の側面と表面との成す角度が鈍角であることを特徴とする半導体基板。 A support substrate (1) having a front surface (1a) and a back surface (1b) and a side surface (1c) located between the front surface and the back surface;
An insulating film (2) formed on the surface of the support substrate;
An active layer (3) disposed on the support substrate through the insulating film and formed by grinding a silicon substrate;
Of the active layer, the side surface and the surface of the active layer are defined as a side surface (3c) that is a portion located between the surface (3a) opposite to the insulating film and the back surface (3b) on the insulating film side. A semiconductor substrate characterized in that the angle formed by is obtuse. 前記側面は平坦面であり、該側面のうち前記活性層の厚み方向全域において、該側面と前記活性層の表面との成す角度が鈍角とされていることを特徴とする請求項１に記載の半導体基板。   The side surface is a flat surface, and the angle formed by the side surface and the surface of the active layer is an obtuse angle in the entire thickness direction of the active layer among the side surfaces. Semiconductor substrate. 前記側面は曲面であり、前記活性層の表面側から裏面側に向かうほど、前記活性層の厚み方向と平行な断面において、前記側面と前記活性層の表面とが成す鈍角の角度が大きくなることを特徴とする請求項１に記載の半導体基板。   The side surface is a curved surface, and an obtuse angle formed by the side surface and the surface of the active layer increases in a cross section parallel to the thickness direction of the active layer as it goes from the front surface side to the back surface side of the active layer. The semiconductor substrate according to claim 1. 表面（２０ａ）と裏面（２０ｂ）および該表面と裏面との間に位置する側面（２０ｃ）を有するシリコン基板（２０）を用意すると共に、表面（１ａ）と裏面（１ｂ）および該表面と裏面との間に位置する側面（１ｃ）を有する支持基板（１）を用意する工程と、
前記シリコン基板の裏面と前記支持基板の表面のうちの少なくとも一方に絶縁膜（２）を形成する工程と、
前記シリコン基板の裏面に対して、該シリコン基板の外周部を研削することにより、該シリコン基板の厚み方向において、該シリコン基板の裏面側から表面側に向かうに連れて該シリコン基板の外径が徐々に小さくなる形状とされた外周研削部（２０ｄ）を形成する工程と、
前記シリコン基板のうち前記外周研削部が形成された裏面側が前記支持基板側を向くようにして、前記絶縁膜を介して、前記シリコン基板を前記支持基板の表面上に貼り合せる工程と、
前記支持基板に貼り合せた前記シリコン基板を表面側から前記外周研削部まで達する位置まで研削研磨することで活性層（３）を形成し、該活性層のうち前記絶縁膜と反対側となる表面（３ａ）と前記絶縁膜側となる裏面（３ｂ）との間に位置する部分を側面（３ｃ）として、該活性層の側面と表面との成す角度が鈍角となるようにする工程と、を含んでいることを特徴とする半導体基板の製造方法。 A silicon substrate (20) having a front surface (20a) and a back surface (20b) and a side surface (20c) positioned between the front surface and the back surface is prepared, and the front surface (1a) and the back surface (1b) and the front surface and the back surface are prepared. Providing a support substrate (1) having a side surface (1c) positioned between
Forming an insulating film (2) on at least one of the back surface of the silicon substrate and the surface of the support substrate;
By grinding the outer peripheral portion of the silicon substrate with respect to the back surface of the silicon substrate, the outer diameter of the silicon substrate increases from the back surface side to the front surface side of the silicon substrate in the thickness direction of the silicon substrate. Forming an outer peripheral grinding portion (20d) having a gradually decreasing shape;
Bonding the silicon substrate on the surface of the support substrate through the insulating film so that the back side of the silicon substrate on which the outer peripheral grinding portion is formed faces the support substrate side;
An active layer (3) is formed by grinding and polishing the silicon substrate bonded to the support substrate from the surface side to a position reaching the outer peripheral grinding portion, and the surface of the active layer opposite to the insulating film A portion located between (3a) and the back surface (3b) on the insulating film side as a side surface (3c), and the step of making the angle formed between the side surface and the surface of the active layer an obtuse angle, A method for producing a semiconductor substrate, comprising:
JP2013212783A 2013-10-10 2013-10-10 Semiconductor substrate and manufacturing method thereof Expired - Fee Related JP6156046B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013212783A JP6156046B2 (en) 2013-10-10 2013-10-10 Semiconductor substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013212783A JP6156046B2 (en) 2013-10-10 2013-10-10 Semiconductor substrate and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2015076549A true JP2015076549A (en) 2015-04-20
JP6156046B2 JP6156046B2 (en) 2017-07-05

Family

ID=53001165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013212783A Expired - Fee Related JP6156046B2 (en) 2013-10-10 2013-10-10 Semiconductor substrate and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP6156046B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018182144A (en) * 2017-04-17 2018-11-15 株式会社Sumco Multilayer film SOI wafer manufacturing method and multilayer film SOI wafer
WO2021020340A1 (en) * 2019-07-31 2021-02-04 グローバルウェーハズ・ジャパン株式会社 Lamination wafer and laminated-wafer manufacturing method using same
JP2021158455A (en) * 2020-03-25 2021-10-07 三安ジャパンテクノロジー株式会社 A bonded wafer, a manufacturing method thereof, a manufacturing method of an elastic wave device, a wafer for a piezoelectric substrate and a wafer for a non-piezoelectric substrate used for the bonded wafer.

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0485827A (en) * 1990-07-26 1992-03-18 Fujitsu Ltd Manufacture of semiconductor device
JPH08274285A (en) * 1995-03-29 1996-10-18 Komatsu Electron Metals Co Ltd SOI substrate and manufacturing method thereof
JPH08330553A (en) * 1995-05-29 1996-12-13 Hitachi Ltd SOI wafer and method of manufacturing semiconductor integrated circuit device using the same
JPH09246506A (en) * 1996-03-06 1997-09-19 Mitsubishi Materials Shilicon Corp Method for manufacturing SOI substrate
JP2010263084A (en) * 2009-05-07 2010-11-18 Sumco Corp Method of manufacturing soi wafer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0485827A (en) * 1990-07-26 1992-03-18 Fujitsu Ltd Manufacture of semiconductor device
JPH08274285A (en) * 1995-03-29 1996-10-18 Komatsu Electron Metals Co Ltd SOI substrate and manufacturing method thereof
JPH08330553A (en) * 1995-05-29 1996-12-13 Hitachi Ltd SOI wafer and method of manufacturing semiconductor integrated circuit device using the same
JPH09246506A (en) * 1996-03-06 1997-09-19 Mitsubishi Materials Shilicon Corp Method for manufacturing SOI substrate
JP2010263084A (en) * 2009-05-07 2010-11-18 Sumco Corp Method of manufacturing soi wafer

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018182144A (en) * 2017-04-17 2018-11-15 株式会社Sumco Multilayer film SOI wafer manufacturing method and multilayer film SOI wafer
WO2021020340A1 (en) * 2019-07-31 2021-02-04 グローバルウェーハズ・ジャパン株式会社 Lamination wafer and laminated-wafer manufacturing method using same
US12488979B2 (en) 2019-07-31 2025-12-02 Globalwafers Japan Co., Ltd. Lamination wafers and method of producing bonded wafers using the same
JP2021158455A (en) * 2020-03-25 2021-10-07 三安ジャパンテクノロジー株式会社 A bonded wafer, a manufacturing method thereof, a manufacturing method of an elastic wave device, a wafer for a piezoelectric substrate and a wafer for a non-piezoelectric substrate used for the bonded wafer.
JP7501889B2 (en) 2020-03-25 2024-06-18 三安ジャパンテクノロジー株式会社 Method for manufacturing bonded wafer and method for manufacturing acoustic wave device

Also Published As

Publication number Publication date
JP6156046B2 (en) 2017-07-05

Similar Documents

Publication Publication Date Title
JP3612317B2 (en) Manufacturing method of semiconductor device
US20120012632A1 (en) Cutter and method for cutting brittle material substrate using same
JP4198966B2 (en) Manufacturing method of semiconductor device
JP5409726B2 (en) Scribing wheel
JP6156046B2 (en) Semiconductor substrate and manufacturing method thereof
JP2008147412A (en) Semiconductor wafer, semiconductor device, semiconductor wafer manufacturing method, and semiconductor device manufacturing method
JP5521582B2 (en) Manufacturing method of bonded wafer
JP5881504B2 (en) Wafer processing method
JP5096425B2 (en) Manufacturing method of optical filter
JP2012156246A (en) Semiconductor wafer and semiconductor device wafer
JP2007096115A (en) Manufacturing method of semiconductor device
US8754532B2 (en) Semiconductor device and manufacturing method thereof
US20110174132A1 (en) Cutting wheel for glass substrate
JP2018182146A (en) Multilayer film SOI wafer manufacturing method and multilayer film SOI wafer
JP5588409B2 (en) Semiconductor device and manufacturing method thereof
JP2008034875A (en) Semiconductor device and manufacturing method thereof
JP2016050162A (en) Manufacturing method of glass substrate
JP6413693B2 (en) Method for dividing brittle substrate
JP2013131588A (en) Wafer manufacturing method and semiconductor device manufacturing method
JP2014531987A (en) Method for performing mechanical work in a structure comprising two layers of different stiffness
JP5636012B2 (en) Inkjet head manufacturing method
JP2012019126A (en) Wafer processing method
JP2016058610A (en) Semiconductor device and manufacturing method thereof
JP2023055018A (en) Semiconductor device and its manufacturing method
JP2010150080A (en) Method for processing silicon block

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170522

R151 Written notification of patent or utility model registration

Ref document number: 6156046

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R157 Certificate of patent or utility model (correction)

Free format text: JAPANESE INTERMEDIATE CODE: R157

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees