JP2015070209A

JP2015070209A - 半導体装置およびその製造方法

Info

Publication number: JP2015070209A
Application number: JP2013205253A
Authority: JP
Inventors: 聡泉家; Satoshi Izumiya; 泰之石井; Yasuyuki Ishii
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2013-09-30
Filing date: 2013-09-30
Publication date: 2015-04-13

Abstract

【課題】半導体装置の性能を向上させる。
【解決手段】半導体基板上に層間絶縁膜ＩＬ７が形成され、層間絶縁膜ＩＬ７上にパッドＰＤが形成され、層間絶縁膜ＩＬ７上に、パッドＰＤを覆うように絶縁膜ＰＡが形成され、絶縁膜ＰＡに、パッドＰＤの一部を露出する開口部ＯＰ１が形成されている。パッドＰＤは、Ａｌ含有導電膜ＡＭ１とＡｌ含有導電膜ＡＭ１上のバリア導体膜ＢＲ２とバリア導体膜ＢＲ２上のＡｌ含有導電膜ＡＭ２とを有する積層導電膜により形成され、Ａｌ含有導電膜ＡＭ１とバリア導体膜ＢＲ２とＡｌ含有導電膜ＡＭ２とを有する厚膜部ＰＤ１と、Ａｌ含有導電膜ＡＭ１を有するがＡｌ含有導電膜ＡＭ２を有していない薄膜部ＰＤ２とを備えている。薄膜部ＰＤ２は厚膜部ＰＤ１よりも薄く、開口部ＯＰ１からは、パッドＰＤの薄膜部ＰＤ２が露出される。
【選択図】図３

Description

本発明は、半導体装置およびその製造方法に関し、例えば、パッドを有する半導体装置およびその製造方法に好適に利用できるものである。

半導体基板にＭＩＳＦＥＴなどの半導体素子が形成され、その半導体基板上に複数の配線層を有する多層配線構造が形成され、最上層にパッシベーション膜が形成されて、半導体装置が製造される。また、この半導体装置は、ワイヤボンディング用のパッドを有しており、そのパッドは、パッシベーション膜に設けられた開口部から露出されている。

特開２００３−８６６２４号公報（特許文献１）、特開２００３−１４２４８５号公報（特許文献２）、特開昭６２−２１７６２２号公報（特許文献３）、特開平１１−１８６２６９号公報（特許文献４）および特開２００８−２３５７２８号公報（特許文献５）には、ワイヤボンディング用のパッドを有する半導体装置に関する技術が記載されている。

特開２００３−８６６２４号公報特開２００３−１４２４８５号公報特開昭６２−２１７６２２号公報特開平１１−１８６２６９号公報特開２００８−２３５７２８号公報

パッドを有する半導体装置においても、できるだけ性能を向上させることが望まれる。または、信頼性を向上させることが望まれる。あるいは、信頼性を向上させ、かつ、性能を向上させることが望まれる。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施の形態によれば、半導体装置は、パッドを有し、前記パッドは、第１Ａｌ含有導電膜と前記第１Ａｌ含有導電膜上の第１導電膜と前記第１導電膜上の第２Ａｌ含有導電膜とを有する積層導電膜により形成されている。前記パッドは、前記第１Ａｌ含有導電膜と前記第１導電膜と前記第２Ａｌ含有導電膜とを有する厚膜部と、前記第１Ａｌ含有導電膜を有するが前記第２Ａｌ含有導電膜を有していない薄膜部とを備えており、前記薄膜部は前記厚膜部よりも薄く、前記パッドを覆うように形成された絶縁膜の開口部から前記パッドの前記薄膜部が露出されている。

また、一実施の形態によれば、半導体装置は、半導体基板上に形成された第１絶縁膜と、前記第１絶縁膜上に形成されたパッドおよび第１配線と、前記第１絶縁膜上に前記パッドおよび前記第１配線を覆うように形成された第２絶縁膜と、前記第２絶縁膜に形成されかつ前記パッドの一部を露出する第１開口部とを有している。前記第１配線は、第１Ａｌ含有導電膜と前記第１Ａｌ含有導電膜上の第１導電膜と前記第１導電膜上の第２Ａｌ含有導電膜とを有する積層導電膜により形成されている。前記パッドは、前記第１配線よりも薄く、前記第１Ａｌ含有導電膜を含んでいるが、前記第２Ａｌ含有導電膜を含んでいない。

また、一実施の形態によれば、半導体装置の製造方法は、（ａ）半導体基板上に第１絶縁膜を形成する工程、（ｂ）前記第１絶縁膜上に、第１Ａｌ含有導電膜と前記第１Ａｌ含有導電膜上の第１導電膜と前記第１導電膜上の第２Ａｌ含有導電膜とを有する積層導電膜を形成する工程、を有している。更に、（ｃ）前記積層導電膜の一部の領域で前記第２Ａｌ含有導電膜を除去して、前記第１Ａｌ含有導電膜と前記第１導電膜と前記第２Ａｌ含有導電膜とを有する厚膜部と、前記第１Ａｌ含有導電膜を有するが前記第２Ａｌ含有導電膜を有していない薄膜部とを形成する工程、を有している。更に、（ｄ）前記（ｃ）工程後、前記積層導電膜をパターニングすることにより、パッドと配線を形成する工程、（ｅ）前記パッドと前記配線を覆うように、前記第１絶縁膜上に第２絶縁膜を形成する工程、（ｆ）前記第２絶縁膜に第１開口部を形成して、前記第１開口部から前記パッドの一部を露出させる工程、を有している。前記（ｄ）工程では、前記配線は、前記積層導電膜の前記厚膜部により形成され、前記パッドは、少なくとも一部が前記積層導電膜の前記薄膜部により形成され、前記（ｆ）工程では、前記パッドのうち、前記積層導電膜の前記薄膜部により形成された部分が、前記第１開口部から露出される。

一実施の形態によれば、半導体装置の信頼性を向上させることができる。

また、半導体装置の性能を向上させることができる。

一本実施の形態の半導体装置の全体平面図である。一本実施の形態の半導体装置の要部平面図である。一本実施の形態の半導体装置の要部断面図である。一本実施の形態の半導体装置の要部断面図である。一本実施の形態の半導体装置の要部断面図である。パッドにボンディングワイヤを接続した状態を示す半導体装置の断面図である。一本実施の形態の半導体装置の製造工程中の要部断面図である。図７に続く半導体装置の製造工程中の要部断面図である。図８と同じ半導体装置の製造工程中の要部断面図である。図８に続く半導体装置の製造工程中の要部断面図である。図１０と同じ半導体装置の製造工程中の要部断面図である。図１０に続く半導体装置の製造工程中の要部断面図である。図１２と同じ半導体装置の製造工程中の要部断面図である。図１２に続く半導体装置の製造工程中の要部断面図である。図１４と同じ半導体装置の製造工程中の要部断面図である。図１４に続く半導体装置の製造工程中の要部断面図である。図１６に続く半導体装置の製造工程中の要部断面図である。図１７に続く半導体装置の製造工程中の要部断面図である。図１８に続く半導体装置の製造工程中の要部断面図である。図１９と同じ半導体装置の製造工程中の要部断面図である。図１９に続く半導体装置の製造工程中の要部断面図である。図２１と同じ半導体装置の製造工程中の要部断面図である。図２１に続く半導体装置の製造工程中の要部断面図である。図２３と同じ半導体装置の製造工程中の要部断面図である。図２３に続く半導体装置の製造工程中の要部断面図である。図２５と同じ半導体装置の製造工程中の要部断面図である。図２５に続く半導体装置の製造工程中の要部断面図である。図２６と同じ半導体装置の製造工程中の要部断面図である。図２７に続く半導体装置の製造工程中の要部断面図である。図２９と同じ半導体装置の製造工程中の要部断面図である。図２９に続く半導体装置の製造工程中の要部断面図である。図３１と同じ半導体装置の製造工程中の要部断面図である。図３１に続く半導体装置の製造工程中の要部断面図である。図３３と同じ半導体装置の製造工程中の要部断面図である。図３３に続く半導体装置の製造工程中の要部断面図である。図３５と同じ半導体装置の製造工程中の要部断面図である。図３５に続く半導体装置の製造工程中の要部断面図である。図３７と同じ半導体装置の製造工程中の要部断面図である。パッドにボンディングワイヤを接続した状態を示す要部断面図である。検討例の半導体装置の要部断面図である。検討例の半導体装置の要部断面図である。検討例の半導体装置の要部断面図である。検討例の半導体装置の要部断面図である。検討例の半導体装置の要部断面図である。他の実施の形態の半導体装置の要部断面図である。他の実施の形態の半導体装置の要部断面図である。他の実施の形態の半導体装置の製造工程中の要部断面図である。図４７と同じ半導体装置の製造工程中の要部断面図である。図４７に続く半導体装置の製造工程中の要部断面図である。図４９と同じ半導体装置の製造工程中の要部断面図である。図４９に続く半導体装置の製造工程中の要部断面図である。図５１と同じ半導体装置の製造工程中の要部断面図である。図５１に続く半導体装置の製造工程中の要部断面図である。図５３と同じ半導体装置の製造工程中の要部断面図である。図５３に続く半導体装置の製造工程中の要部断面図である。図５５と同じ半導体装置の製造工程中の要部断面図である。図５５に続く半導体装置の製造工程中の要部断面図である。図５７と同じ半導体装置の製造工程中の要部断面図である。図５７に続く半導体装置の製造工程中の要部断面図である。図５９と同じ半導体装置の製造工程中の要部断面図である。図５９に続く半導体装置の製造工程中の要部断面図である。図６１と同じ半導体装置の製造工程中の要部断面図である。図６１に続く半導体装置の製造工程中の要部断面図である。図６３と同じ半導体装置の製造工程中の要部断面図である。図６３に続く半導体装置の製造工程中の要部断面図である。図６５と同じ半導体装置の製造工程中の要部断面図である。他の実施の形態の半導体装置の要部断面図である。他の実施の形態の半導体装置の要部断面図である。他の実施の形態の変形例の半導体装置の要部断面図である。他の実施の形態の変形例の半導体装置の要部断面図である。他の実施の形態の半導体装置の要部断面図である。他の実施の形態の半導体装置の要部断面図である。他の実施の形態の半導体装置の製造工程中の要部断面図である。図７３と同じ半導体装置の製造工程中の要部断面図である。図７３に続く半導体装置の製造工程中の要部断面図である。図７５と同じ半導体装置の製造工程中の要部断面図である。図７５に続く半導体装置の製造工程中の要部断面図である。図７７と同じ半導体装置の製造工程中の要部断面図である。図７７に続く半導体装置の製造工程中の要部断面図である。図７９と同じ半導体装置の製造工程中の要部断面図である。図７９に続く半導体装置の製造工程中の要部断面図である。図８１と同じ半導体装置の製造工程中の要部断面図である。図８１に続く半導体装置の製造工程中の要部断面図である。図８３と同じ半導体装置の製造工程中の要部断面図である。図８３に続く半導体装置の製造工程中の要部断面図である。図８５と同じ半導体装置の製造工程中の要部断面図である。他の実施の形態の半導体装置の要部断面図である。他の実施の形態の半導体装置の要部断面図である。他の実施の形態の半導体装置の要部平面図である。他の実施の形態の半導体装置の要部断面図である。他の実施の形態の半導体装置の要部断面図である。他の実施の形態の半導体装置の製造工程中の要部断面図である。図９２に続く半導体装置の製造工程中の要部断面図である。図８９に示されるパッドを複数設ける場合のレイアウト例を示す平面図である。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。

また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。

（実施の形態１）
＜半導体装置の構造について＞
本実施の形態の半導体装置を、図面を参照して説明する。図１は、本実施の形態の半導体装置（半導体チップ）ＣＰの全体平面図であり、半導体装置ＣＰの上面側の全体平面図が示されている。図２は、本実施の形態の半導体装置ＣＰの要部平面図である。図１に示される点線で囲まれた領域ＲＧを拡大したものが、図２に対応している。図３および図４は、本実施の形態の半導体装置ＣＰの要部断面図である。図３は、図２のＡ−Ａ線の断面図にほぼ対応し、図４は、図２のＢ−Ｂ線の断面図にほぼ対応している。また、図３および図４では、配線Ｍ５および層間絶縁膜ＩＬ６よりも下の構造は、図示を省略している。また、図２では、パッドＰＤと配線Ｍ６と開口部ＯＰ１，ＯＰ２の平面レイアウトを示し、それ以外については図示を省略している。なお、図２は、平面図であるが、理解を簡単にするために、配線Ｍ６にドットのハッチングを付し、パッドＰＤに斜線のハッチングを付してあるが、パッドＰＤにおける厚膜部ＰＤ１と薄膜部ＰＤ２とでは、斜線のハッチングの向きを逆にしている。

図１に示されるように、半導体装置（半導体チップ）ＣＰの上面（表面、主面）において、複数のパッド（パッド電極、電極パッド、ボンディングパッド）ＰＤが外周に沿って並んで配置されている。図１の場合は、平面形状が四角形状（より特定的には矩形状）の半導体装置ＣＰの四辺のそれぞれに沿って、複数のパッドＰＤが配置されている。図２には、半導体装置ＣＰに形成された複数のパッドＰＤのうちの一つのパッドＰＤを代表して示してある。

図３および図４に示されるように、パッドＰＤは、層間絶縁膜ＩＬ７上に形成されており、層間絶縁膜ＩＬ７上に、パッドＰＤの一部を覆うように、絶縁膜（パッシベーション膜）ＰＡが形成されており、パッドＰＤの一部は、絶縁膜ＰＡに設けられた開口部ＯＰ１から露出されている。すなわち、開口部ＯＰ１は、パッドＰＤ用の開口部であり、平面視でパッドＰＤに内包されるように形成されている。このため、開口部ＯＰ１の平面寸法（平面積）は、パッドＰＤの平面寸法（平面積）よりも小さく、パッドＰＤは、開口部ＯＰ１から露出される部分と、絶縁膜ＰＡで覆われる部分とを有している。なお、詳細は後述するが、開口部ＯＰ１から露出されるのは、パッドＰＤのうち、薄膜部ＰＤ２である。絶縁膜ＰＡは、半導体装置（半導体チップ）の最上層の膜であり、表面保護膜として機能することができる。すなわち、絶縁膜ＰＡは、パッシベーション膜である。パッドＰＤと開口部ＯＰ１のそれぞれの平面形状は、例えば四角形状（より特定的には矩形状）である。

また、図４に示されるように、層間絶縁膜ＩＬ７上には、配線Ｍ６も形成されており、配線Ｍ６は絶縁膜ＰＡで覆われている。配線Ｍ６は、パッドＰＤと同層に形成されている。配線Ｍ６は、半導体基板（ＳＢ）上に形成された複数の配線層のうちの最上層の配線層の配線である。この最上層の配線層に、配線Ｍ６だけでなくパッドＰＤも形成されている。配線Ｍ６は、層間絶縁膜ＩＬ７上を延在するとともに、絶縁膜ＰＡで覆われることで非露出状態（露出されていない状態）となっている。配線Ｍ６としては、例えば、電源配線および／またはグランド配線などを用いることができる。一方、パッドＰＤは、配線Ｍ６の幅（配線幅）Ｗ１よりも大きな辺（四辺）で形成される四角形（より特定的には矩形）の平面形状を有しており、一部が開口部ＯＰ１から露出されている。ここで、配線Ｍ６の幅Ｗ１は、配線Ｍ６の延在方向に略垂直な方向の幅（寸法）に対応している。

図３および図４に示されるように、層間絶縁膜ＩＬ７よりも下層には、配線Ｍ５が形成されている。配線Ｍ５は、半導体基板（ＳＢ）上に形成された複数の配線層のうちの最上層の配線層よりも１つ下の配線層の配線である。すなわち、配線Ｍ５は、最上層配線層の配線である配線Ｍ６よりも一つ下の配線層の配線である。配線Ｍ５は、層間絶縁膜ＩＬ７よりも下層の層間絶縁膜ＩＬ６に埋め込まれている。すなわち、配線Ｍ５は、層間絶縁膜ＩＬ６の配線溝（配線用の溝）にダマシン法を用いて埋め込まれており、いわゆる埋込配線（ダマシン配線）である。配線Ｍ５が埋め込まれた層間絶縁膜ＩＬ６上に層間絶縁膜ＩＬ７が形成され、その層間絶縁膜ＩＬ７上にパッドＰＤと配線Ｍ６とが形成されている。

パッドＰＤは、層間絶縁膜ＩＬ７に設けられた開口部ＯＰ２を通じて配線Ｍ５に接して、その配線Ｍ５に電気的に接続されている。すなわち、開口部ＯＰ２は、パッドＰＤと配線Ｍ５とが平面視で重なる位置に形成されており、パッドＰＤの一部が開口部ＯＰ２内に配置（充填）され、開口部ＯＰ２から露出される配線Ｍ５の上面にパッドＰＤが接することにより、パッドＰＤが配線Ｍ５と電気的に接続される。

開口部ＯＰ２は、平面視で開口部ＯＰ１と重ならない位置に配置されていることが好ましい。開口部ＯＰ２と平面視で重なる位置ではパッドＰＤの上面の平坦性が低下したとしても、開口部ＯＰ２とは平面視で重ならない位置に開口部ＯＰ１を配置することで、開口部ＯＰ１から露出する部分のパッドＰＤの上面の平坦性を高めることができる。これにより、開口部ＯＰ１から露出するパッドＰＤに接続用部材（例えば後述のボンディングワイヤＢＷ）を、より的確に接続できるようになる。また、開口部ＯＰ２とは平面視で重ならない位置に開口部ＯＰ１を配置することで、開口部ＯＰ１から露出するパッドＰＤにワイヤボンディング工程などで圧力が加わったとしても、その圧力が配線Ｍ５に伝わって配線Ｍ５に影響を与えてしまうのを抑制または防止することができる。これにより、半導体装置の信頼性をより向上させることができる。

開口部ＯＰ２は、パッドＰＤに平面視で内包されるように形成されるが、１つのパッドＰＤに対して形成される開口部ＯＰ２の数は、単数または複数とすることができ、図２の場合は、１つのパッドＰＤに対して開口部ＯＰ２を４つ形成した場合を例として示してある。

また、配線Ｍ６は、層間絶縁膜ＩＬ７に設けられた開口部ＯＰ３を通じて配線Ｍ５に接して、その配線Ｍ５に電気的に接続されている。すなわち、開口部ＯＰ３は、配線Ｍ６と配線Ｍ５とが平面視で重なる位置に形成されており、配線Ｍ６の一部が開口部ＯＰ３内に配置（充填）され、開口部ＯＰ３から露出される配線Ｍ５の上面に配線Ｍ６が接することにより、配線Ｍ６が配線Ｍ５と電気的に接続される。開口部ＯＰ３は、配線Ｍ６に平面視で内包されるように形成される。

本実施の形態では、パッドＰＤは、厚みが厚い部分（ＰＤ１）と厚みが薄い部分（ＰＤ２）とを一体的に有している。ここで、パッドＰＤのうち、厚みが厚い部分を、厚膜部ＰＤ１と称し、厚みが薄い部分を、薄膜部ＰＤ２と称することとする。つまり、パッドＰＤのうち、厚膜部ＰＤ１は、Ａｌ含有導電膜ＡＭ１とＡｌ含有導電膜ＡＭ２との両方を有している部分であり、薄膜部ＰＤ２は、Ａｌ含有導電膜ＡＭ１を有するがＡｌ含有導電膜ＡＭ２を有していない部分である。厚膜部ＰＤ１の厚みＴ１は、薄膜部ＰＤ２の厚みＴ２よりも大きい（Ｔ１＞Ｔ２）。厚膜部ＰＤ１と薄膜部ＰＤ２の構成を、以下に具体的に説明する。

パッドＰＤの厚膜部ＰＤ１は、バリア導体膜（バリア導電膜）ＢＲ１と、バリア導体膜ＢＲ１上のＡｌ（アルミニウム）含有導電膜ＡＭ１と、Ａｌ含有導電膜ＡＭ１上のバリア導体膜（バリア導電膜）ＢＲ２と、バリア導体膜ＢＲ２上のＡｌ（アルミニウム）含有導電膜ＡＭ２と、Ａｌ含有導電膜ＡＭ２上のバリア導体膜（バリア導電膜）ＢＲ３とを有する積層膜により形成されている。パッドＰＤの薄膜部ＰＤ２は、バリア導体膜ＢＲ１と、バリア導体膜ＢＲ１上のＡｌ含有導電膜ＡＭ１との積層膜により形成されており、バリア導体膜ＢＲ２とＡｌ含有導電膜ＡＭ２とバリア導体膜ＢＲ３とは有していない。

パッドＰＤの厚膜部ＰＤ１を構成しているバリア導体膜ＢＲ１と、パッドＰＤの薄膜部ＰＤ２を構成しているバリア導体膜ＢＲ１とは、同層に一体的に形成された膜である。また、パッドＰＤの厚膜部ＰＤ１を構成しているＡｌ含有導電膜ＡＭ１と、パッドＰＤの薄膜部ＰＤ２を構成しているＡｌ含有導電膜ＡＭ１とは、同層に一体的に形成された膜である。しかしながら、パッドＰＤの厚膜部ＰＤ１では、Ａｌ含有導電膜ＡＭ１上に、バリア導体膜ＢＲ２とＡｌ含有導電膜ＡＭ２とバリア導体膜ＢＲ３とが下から順に積層されているが、パッドＰＤの薄膜部ＰＤ２では、Ａｌ含有導電膜ＡＭ１上に、バリア導体膜ＢＲ２とＡｌ含有導電膜ＡＭ２とバリア導体膜ＢＲ３のいずれも形成されていない。このため、パッドＰＤの厚膜部ＰＤ１と薄膜部ＰＤ２とは、バリア導体膜ＢＲ１とバリア導体膜ＢＲ１上のＡｌ含有導電膜ＡＭ１とを有していることは共通しているが、Ａｌ含有導電膜ＡＭ１上に、バリア導体膜ＢＲ２とＡｌ含有導電膜ＡＭ２とバリア導体膜ＢＲ３との積層膜を有しているか否かが相違しており、厚膜部ＰＤ１は該積層膜を有し、薄膜部ＰＤ２は該積層膜を有していない。薄膜部ＰＤ２は、Ａｌ含有導電膜ＡＭ１上にバリア導体膜ＢＲ２とＡｌ含有導電膜ＡＭ２とバリア導体膜ＢＲ３との積層膜が形成されていない分、厚膜部ＰＤ１より薄くなっている。

すなわち、厚膜部ＰＤ１の厚みＴ１は、バリア導体膜ＢＲ１とＡｌ含有導電膜ＡＭ１とバリア導体膜ＢＲ２とＡｌ含有導電膜ＡＭ２とバリア導体膜ＢＲ３との積層膜の厚みに対応し、薄膜部ＰＤ２の厚みＴ２は、バリア導体膜ＢＲ１とＡｌ含有導電膜ＡＭ１との積層膜の厚みに対応している。そして、厚膜部ＰＤ１の厚みＴ１と薄膜部ＰＤ２の厚みＴ２の差は、バリア導体膜ＢＲ２とＡｌ含有導電膜ＡＭ２とバリア導体膜ＢＲ３との積層膜の厚みに対応している。

配線Ｍ６の厚みＴ３は、パッドＰＤの厚膜部ＰＤ１の厚みＴ１とほぼ同じである（Ｔ３＝Ｔ１）。これは、配線Ｍ６が、パッドＰＤの厚膜部ＰＤ１と同じ積層構造を有しているためである。このため、パッドＰＤの厚膜部ＰＤ１が、バリア導体膜ＢＲ１とＡｌ含有導電膜ＡＭ１とバリア導体膜ＢＲ２とＡｌ含有導電膜ＡＭ２とバリア導体膜ＢＲ３との積層膜により形成されている場合は、配線Ｍ６も、バリア導体膜ＢＲ１とＡｌ含有導電膜ＡＭ１とバリア導体膜ＢＲ２とＡｌ含有導電膜ＡＭ２とバリア導体膜ＢＲ３との積層膜により形成されている。すなわち、パッドＰＤの厚膜部ＰＤ１と同様に、配線Ｍ６は、バリア導体膜ＢＲ１と、バリア導体膜ＢＲ１上のＡｌ含有導電膜ＡＭ１と、Ａｌ含有導電膜ＡＭ１上のバリア導体膜ＢＲ２と、バリア導体膜ＢＲ２上のＡｌ含有導電膜ＡＭ２と、Ａｌ含有導電膜ＡＭ２上のバリア導体膜ＢＲ３とを有する積層膜により形成されている。

パッドＰＤの厚膜部ＰＤ１を構成しているバリア導体膜ＢＲ１と、配線Ｍ６を構成しているバリア導体膜ＢＲ１とは、同工程で同層に形成された同材料の膜である。また、パッドＰＤの厚膜部ＰＤ１を構成しているＡｌ含有導電膜ＡＭ１と、配線Ｍ６を構成しているＡｌ含有導電膜ＡＭ１とは、同工程で同層に形成された同材料の膜である。また、パッドＰＤの厚膜部ＰＤ１を構成しているバリア導体膜ＢＲ２と、配線Ｍ６を構成しているバリア導体膜ＢＲ２とは、同工程で同層に形成された同材料の膜である。また、パッドＰＤの厚膜部ＰＤ１を構成しているＡｌ含有導電膜ＡＭ２と、配線Ｍ６を構成しているＡｌ含有導電膜ＡＭ２とは、同工程で同層に形成された同材料の膜である。また、パッドＰＤの厚膜部ＰＤ１を構成しているバリア導体膜ＢＲ３と、配線Ｍ６を構成しているバリア導体膜ＢＲ３とは、同工程で同層に形成された同材料の膜である。

但し、パッドＰＤと配線Ｍ６とが互いに分離（離間）されている場合は、パッドＰＤを構成しているバリア導体膜ＢＲ１と、配線Ｍ６を構成しているバリア導体膜ＢＲ１とは、互いに分離（離間）されており、また、パッドＰＤを構成しているＡｌ含有導電膜ＡＭ１と、配線Ｍ６を構成しているＡｌ含有導電膜ＡＭ１とは、互いに分離（離間）されている。また、パッドＰＤと配線Ｍ６とが互いに分離（離間）されている場合は、パッドＰＤの厚膜部ＰＤ１を構成しているバリア導体膜ＢＲ２と、配線Ｍ６を構成しているバリア導体膜ＢＲ２とは、互いに分離（離間）されており、また、パッドＰＤの厚膜部ＰＤ１を構成しているＡｌ含有導電膜ＡＭ２と、配線Ｍ６を構成しているＡｌ含有導電膜ＡＭ２とは、互いに分離（離間）されている。また、パッドＰＤと配線Ｍ６とが互いに分離（離間）されている場合は、パッドＰＤの厚膜部ＰＤ１を構成しているバリア導体膜ＢＲ３と、配線Ｍ６を構成しているバリア導体膜ＢＲ３とは、互いに分離（離間）されている。

ここで、Ａｌ含有導電膜とは、Ａｌ（アルミニウム）を含有する導電膜のことである。このため、Ａｌ含有導電膜ＡＭ１とＡｌ含有導電膜ＡＭ２とは、いずれも、Ａｌ（アルミニウム）を含有する導電膜である。

Ａｌ含有導電膜ＡＭ１，ＡＭ２のそれぞれは、アルミニウム（Ａｌ）を主体とする導電膜を用いることが好ましく、アルミニウム（Ａｌ）からなるアルミニウム膜、あるいは、アルミニウム合金（例えばＡｌ−Ｃｕ合金）からなるアルミニウム合金膜を、Ａｌ含有導電膜ＡＭ１，ＡＭ２として好適に用いることができる。なお、アルミニウム合金膜を用いる場合は、アルミニウム（Ａｌ）リッチなアルミニウム合金膜が好ましい。ここで、アルミニウム（Ａｌ）リッチとは、アルミニウム（Ａｌ）の組成比が５０原子％より大きいことを意味する。

Ａｌ含有導電膜ＡＭ１，ＡＭ２は、配線Ｍ６またはパッドＰＤの主導体膜（主導電膜）として機能することができる。Ａｌ含有導電膜ＡＭ１，ＡＭ２の各膜厚は、バリア導体膜ＢＲ１，ＢＲ２，ＢＲ３の各膜厚よりも大きい（厚い）ことが好ましい。また、Ａｌ含有導電膜ＡＭ２の厚みは、Ａｌ含有導電膜ＡＭ１の厚みよりも大きい（厚い）ことが好ましい。パッドＰＤは、主としてＡｌ含有導電膜により形成されているため、アルミニウムパッドとみなすことができ、配線Ｍ６は、主としてＡｌ含有導電膜により形成されているため、アルミニウム配線とみなすことができる。

バリア導体膜ＢＲ１とバリア導体膜ＢＲ２とバリア導体膜ＢＲ３とは、いずれも導電膜である。このうち、バリア導体膜ＢＲ１は、下地（例えば層間絶縁膜ＩＬ７）に対する密着性を向上させ、剥がれを防止するために設けられている。例えば、チタン（Ｔｉ）膜または窒化チタン（ＴｉＮ）膜、あるいはチタン（Ｔｉ）膜と窒化チタン（ＴｉＮ）膜との積層膜を、バリア導体膜ＢＲ１として好適に用いることができる。

バリア導体膜ＢＲ３は、フォトリソグラフィ工程における反射防止膜として機能することができる。例えば、チタン（Ｔｉ）膜または窒化チタン（ＴｉＮ）膜、あるいはチタン（Ｔｉ）膜と窒化チタン（ＴｉＮ）膜との積層膜を、バリア導体膜ＢＲ３として好適に用いることができる。

バリア導体膜ＢＲ２は、パッドＰＤの薄膜部ＰＤ２でＡｌ含有導電膜ＡＭ２を除去し、かつＡｌ含有導電膜ＡＭ１を残しやすいように、Ａｌ含有導電膜ＡＭ１とＡｌ含有導電膜ＡＭ２との間に設けたものである。バリア導体膜ＢＲ２は、Ａｌ含有導電膜ＡＭ１，ＡＭ２に対するエッチング選択比を確保できるような導電材料により形成する必要があり、Ａｌ含有導電膜ＡＭ１，ＡＭ２とは異なる材料により形成されている。このため、バリア導体膜ＢＲ２は、アルミニウム（Ａｌ）を含有しない材料により形成することが好ましく、例えば、チタン（Ｔｉ）膜または窒化チタン（ＴｉＮ）膜、あるいはチタン（Ｔｉ）膜と窒化チタン（ＴｉＮ）膜との積層膜を、バリア導体膜ＢＲ２として好適に用いることができる。また、バリア導体膜ＢＲ２をバリア導体膜ＢＲ１およびバリア導体膜ＢＲ３と同じ材料により形成すれば、パッドＰＤと配線Ｍ６の加工が容易になるため、より好ましい。

Ａｌ含有導電膜ＡＭ１とＡｌ含有導電膜ＡＭ２との間にバリア導体膜ＢＲ２を設けたことにより、パッドＰＤの厚膜部ＰＤ１と配線Ｍ６にＡｌ含有導電膜ＡＭ２を残し、パッドＰＤの薄膜部ＰＤ２でＡｌ含有導電膜ＡＭ２を除去することを、容易かつ的確に行えるようになる。これにより、パッドＰＤの薄膜部ＰＤ２でＡｌ含有導電膜ＡＭ２を除去したことで、パッドＰＤの薄膜部ＰＤ２の厚みＴ２を厚膜部ＰＤ１の厚みＴ１および配線Ｍ６の厚みＴ３よりも薄くすることができる（Ｔ２＜Ｔ１，Ｔ２＜Ｔ３）。

配線Ｍ５は、銅（Ｃｕ）からなる主導体膜と、主導体膜の側面および底面に形成されたバリア導体膜とにより形成されているが、図３および図４では、図面の簡略化のために、配線Ｍ５を構成する主導体膜（銅膜）とバリア導体膜とを一体化して示してある。配線Ｍ５におけるバリア導体膜は、層間絶縁膜ＩＬ６に設けられた配線溝の側面（側壁）および底面上に形成され、このバリア導体膜を介して配線溝を埋め込むように銅（Ｃｕ）の主導体膜が形成されている。配線Ｍ５におけるバリア導体膜は、配線Ｍ５の主導体膜中の銅（Ｃｕ）が層間絶縁膜ＩＬ６に拡散するのを防止するように機能することができ、例えば、タンタル（Ｔａ）膜または窒化タンタル（ＴａＮ）膜、あるいはそれらの積層膜を用いることができる。

絶縁膜ＰＡの開口部ＯＰ１は、パッドＰＤの一部を露出するために形成されているが、絶縁膜ＰＡの開口部ＯＰ１から露出されるのはパッドＰＤの薄膜部ＰＤ２であり、パッドＰＤの厚膜部ＰＤ１は、開口部ＯＰ１から露出されておらず、絶縁膜ＰＡで覆われている。つまり、絶縁膜ＰＡの開口部ＯＰ１は、平面視でパッドＰＤの薄膜部ＰＤ２に内包されるように形成されており、絶縁膜ＰＡの開口部ＯＰ１からは、パッドＰＤの薄膜部ＰＤ２の上面が露出されている。また、配線Ｍ６は、絶縁膜ＰＡで覆われており、絶縁膜ＰＡの開口部（ＯＰ１）から露出されていない。

ここで、絶縁膜ＰＡの開口部ＯＰ１からのパッドＰＤの露出面を、パッド面（パッド露出面）ＰＤＲと称することとする。すなわち、絶縁膜ＰＡの開口部ＯＰ１から露出するパッドＰＤの表面（上面）が、パッド面ＰＤＲである。開口部ＯＰ１から露出されるパッドＰＤは、すなわちパッド面ＰＤＲは、半導体装置（半導体チップ）の外部接続用の端子（電極）として機能し、後述のボンディングワイヤＢＷなどの接続用部材（接続用の導電性部材）を接続するために使用される。従って、開口部ＯＰ１から露出されるパッドＰＤは、すなわちパッド面ＰＤＲは、ボンディング用のパッドとして機能する。本実施の形態では、パッド面ＰＤＲは、パッドＰＤの薄膜部ＰＤ２の上面により形成されており、具体的には、パッドＰＤの薄膜部ＰＤ２を構成するＡｌ含有導電膜ＡＭ１の上面（表面）により形成されている。パッド面ＰＤＲがＡｌ含有導電膜ＡＭ１の上面（表面）により形成されることで、パッドＰＤのパッド面ＰＤＲに対して、接続用部材（例えば後述のボンディングワイヤＢＷ）を的確に接続できるようになる。

層間絶縁膜ＩＬ７の開口部ＯＰ２は、パッドＰＤと配線Ｍ５とを接続するために形成されているが、この開口部ＯＰ２は、平面視でパッドＰＤの厚膜部ＰＤ１に内包されるように形成されている。このため、層間絶縁膜ＩＬ７の開口部ＯＰ２内に配置（充填）されるのは、パッドＰＤの厚膜部ＰＤ１の一部である。パッドＰＤの厚膜部ＰＤ１の一部が層間絶縁膜ＩＬ７の開口部ＯＰ２内に配置（充填）され、開口部ＯＰ２から露出される配線Ｍ５の上面に接することにより、パッドＰＤが配線Ｍ５と電気的に接続される。

パッドＰＤは、厚膜部ＰＤ１と薄膜部ＰＤ２とを有しているため、厚膜部ＰＤ１と薄膜部ＰＤ２との境界には、側壁（段差）ＤＳが形成されている。側壁ＤＳの高さは、厚膜部ＰＤ１の厚みＴ１と薄膜部ＰＤ２の厚みＴ２との差に対応している。ここで、側壁ＤＳは、厚膜部ＰＤ１の上面と薄膜部ＰＤ２の上面とを繋ぐ側壁（段差）であり、側壁ＤＳの高さは、厚膜部ＰＤ１の上面と薄膜部ＰＤ２の上面との高さの差に対応している。この側壁ＤＳは、開口部ＯＰ１から露出されておらず、絶縁膜ＰＡで覆われている。なお、ここでは、側壁ＤＳは、バリア導体膜ＢＲ２とＡｌ含有導電膜ＡＭ２とバリア導体膜ＢＲ３の側面により形成されているが、後述の実施の形態２では、この側壁ＤＳは、Ａｌ含有導電膜ＡＭ２とバリア導体膜ＢＲ３の側面により形成される。

次に、配線Ｍ５が埋め込まれた層間絶縁膜ＩＬ６よりも下の構造について、図５を参照して説明する。

図５は、本実施の形態の半導体装置の要部断面図であり、配線Ｍ５が埋め込まれた層間絶縁膜ＩＬ６よりも下の構造を含む断面が示されている。

本実施の形態の半導体装置は、半導体基板ＳＢの主面にＭＩＳＦＥＴなどの半導体素子が形成され、その半導体基板ＳＢ上に、複数の配線層を含む多層配線構造が形成されている。以下に、本実施の形態の半導体装置の構成例について具体的に説明する。

図５に示されるように、本実施の形態の半導体装置を構成する単結晶シリコンなどからなる半導体基板ＳＢには、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor)などの半導体素子が形成されている。半導体基板ＳＢには、複数のＭＩＳＦＥＴが形成されているが、図５には、そのうちの２つのＭＩＳＦＥＴ（ここではｎチャネル型ＭＩＳＦＥＴＱｎとｐチャネル型ＭＩＳＦＥＴＱｐ）が代表して示されている。

半導体基板ＳＢの主面には、ＳＴＩ（Shallow Trench Isolation）法などにより素子分離領域ＳＴが形成されており、半導体基板ＳＢにおいて、この素子分離領域ＳＴにより規定された活性領域（すなわち素子分離領域ＳＴに周囲を囲まれた活性領域）に、ＭＩＳＦＥＴ（Ｑｎ，Ｑｐ）が形成されている。素子分離領域ＳＴは、半導体基板ＳＢに形成された溝に埋め込まれた絶縁膜からなる。

半導体基板ＳＢにｐ型ウエルＰＷおよびｎ型ウエルＮＷが形成され、ｐ型ウエルＰＷ上にゲート絶縁膜ＧＦを介してｎチャネル型ＭＩＳＦＥＴＱｎ用のゲート電極ＧＥ１が形成され、ｎ型ウエルＮＷ上にゲート絶縁膜ＧＦを介してｐチャネル型ＭＩＳＦＥＴＱｐ用のゲート電極ＧＥ２が形成されている。ゲート絶縁膜ＧＦは、例えば酸化シリコン膜などからなり、ゲート電極ＧＥ１，ＧＥ２は、例えば、不純物を導入した多結晶シリコン膜（ドープトポリシリコン膜）などからなる。

半導体基板ＳＢのｐ型ウエルＰＷ内には、ｎチャネル型ＭＩＳＦＥＴＱｎのソース・ドレイン用のｎ型半導体領域ＮＳが形成され、半導体基板ＳＢのｎ型ウエルＮＷ内には、ｐチャネル型ＭＩＳＦＥＴＱｐのソース・ドレイン用のｐ型半導体領域ＰＳが形成されている。ゲート電極ＧＥ１と、そのゲート電極ＧＥ１の下のゲート絶縁膜ＧＦと、ゲート電極ＧＥ１の両側のｎ型半導体領域ＮＳ（ソース・ドレイン領域）とにより、ｎチャネル型ＭＩＳＦＥＴＱｎが形成される。また、ゲート電極ＧＥ２と、そのゲート電極ＧＥ２の下のゲート絶縁膜ＧＦと、ゲート電極ＧＥ２の両側のｐ型半導体領域ＰＳ（ソース・ドレイン領域）とにより、ｐチャネル型ＭＩＳＦＥＴＱｐが形成される。ｎ型半導体領域ＮＳは、ＬＤＤ（Lightly doped Drain）構造とすることもでき、この場合、ゲート電極ＧＥ１の側壁上には、サイドウォールスペーサとも称される側壁絶縁膜が形成される。同様に、ｐ型半導体領域ＰＳは、ＬＤＤ構造とすることもでき、この場合、ゲート電極ＧＥ２の側壁上には、サイドウォールスペーサとも称される側壁絶縁膜が形成される。また、ｎ型半導体領域ＮＳ、ｐ型半導体領域ＰＳ、ゲート電極ＧＥ１およびゲート電極ＧＥ２の各上部に、サリサイド（Salicide：Self Aligned Silicide）技術を用いて金属シリサイド層（図示せず）を形成してもよい。

なお、ここでは、半導体基板ＳＢに形成する半導体素子として、ＭＩＳＦＥＴを例に挙げて説明しているが、この他、容量素子、抵抗素子、メモリ素子、または他の構成のトランジスタなどを形成してもよい。

また、ここでは、半導体基板ＳＢとして単結晶シリコン基板を例に挙げて説明しているが、他の形態として、半導体基板ＳＢとして、ＳＯＩ（Silicon On Insulator）基板などを用いることもできる。

半導体基板ＳＢ上には、複数の層間絶縁膜と複数の配線層とにより多層配線構造が形成されている。

すなわち、半導体基板ＳＢ上に、複数の層間絶縁膜ＩＬ１，ＩＬ２，ＩＬ３，ＩＬ４，ＩＬ５，ＩＬ６が形成され、この複数の層間絶縁膜ＩＬ１，ＩＬ２，ＩＬ３，ＩＬ４，ＩＬ５，ＩＬ６に、プラグＶ１、ビア部Ｖ２，Ｖ３，Ｖ４，Ｖ５および配線Ｍ１，Ｍ２，Ｍ３、Ｍ４，Ｍ５が形成されている。そして、層間絶縁膜ＩＬ６上に層間絶縁膜ＩＬ７が形成され、この層間絶縁膜ＩＬ７上にパッドＰＤおよび配線Ｍ６が形成されている。

具体的には、半導体基板ＳＢ上に、上記ＭＩＳＦＥＴ（Ｑｎ，Ｑｐ）を覆うように、層間絶縁膜ＩＬ１が形成されており、この層間絶縁膜ＩＬ１にプラグＶ１が埋め込まれ、プラグＶ１が埋め込まれた層間絶縁膜ＩＬ１上に層間絶縁膜ＩＬ２が形成され、この層間絶縁膜ＩＬ２に配線Ｍ１が埋め込まれている。そして、配線Ｍ１が埋め込まれた層間絶縁膜ＩＬ２上に、層間絶縁膜ＩＬ３が形成され、この層間絶縁膜ＩＬ３に配線Ｍ２が埋め込まれ、配線Ｍ２が埋め込まれた層間絶縁膜ＩＬ３上に、層間絶縁膜ＩＬ４が形成され、この層間絶縁膜ＩＬ４に配線Ｍ３が埋め込まれている。そして、配線Ｍ３が埋め込まれた層間絶縁膜ＩＬ４上に、層間絶縁膜ＩＬ５が形成され、この層間絶縁膜ＩＬ５に配線Ｍ４が埋め込まれ、配線Ｍ４が埋め込まれた層間絶縁膜ＩＬ５上に、層間絶縁膜ＩＬ６が形成され、この層間絶縁膜ＩＬ６に配線Ｍ５が埋め込まれている。そして、配線Ｍ５が埋め込まれた層間絶縁膜ＩＬ６上に、層間絶縁膜ＩＬ７が形成され、この層間絶縁膜ＩＬ７上に配線Ｍ６（図５では配線Ｍ６は図示を省略している）とパッドＰＤが形成されている。そして、層間絶縁膜ＩＬ７上に、配線Ｍ６とパッドＰＤを覆うように絶縁膜ＰＡが形成され、この絶縁膜ＰＡには、パッドＰＤの一部を露出する開口部ＯＰ１が形成されている。層間絶縁膜ＩＬ１〜ＩＬ７のそれぞれは、単層の絶縁膜（例えば酸化シリコン膜）、または複数の絶縁膜の積層膜とすることができる。

プラグＶ１は、導電体からなり、配線Ｍ１の下層に形成され、すなわち層間絶縁膜ＩＬ１中に層間絶縁膜ＩＬ１を貫通するように形成され、プラグＶ１の上面が配線Ｍ１の下面に接することで、配線Ｍ１に電気的に接続されている。また、プラグＶ１の底部は、半導体基板ＳＢに形成された種々の半導体領域（例えばｎ型半導体領域ＮＳまたはｐ型半導体領域ＰＳなど）や、ゲート電極ＧＥ１，ＧＥ２などに接続されている。これにより、配線Ｍ１は、プラグＶ１を介して、半導体基板ＳＢに形成された種々の半導体領域やゲート電極ＧＥ１，ＧＥ２などに電気的に接続される。

ビア部Ｖ２は、導電体からなり、配線Ｍ２と一体的に形成されており、配線Ｍ２と配線Ｍ１との間に配置されて、配線Ｍ２と配線Ｍ１とを接続している。すなわち、層間絶縁膜ＩＬ３には、配線Ｍ２と、配線Ｍ２と一体的に形成されたビア部Ｖ２とが埋め込まれている。デュアルダマシン法を用いることにより、ビア部Ｖ２と配線Ｍ２とを一体的に形成することができる。他の形態として、シングルダマシン法を用いることにより、ビア部Ｖ２と配線Ｍ２とを別々に形成することも可能である。ビア部Ｖ２の底面は、配線Ｍ１の上面に接しており、ビア部Ｖ２を介して配線Ｍ２と配線Ｍ１とが電気的に接続されている。

ビア部Ｖ３は、導電体からなり、配線Ｍ３と一体的に形成されており、配線Ｍ３と配線Ｍ２との間に配置されて、配線Ｍ３と配線Ｍ２とを接続している。すなわち、層間絶縁膜ＩＬ４には、配線Ｍ３と、配線Ｍ３と一体的に形成されたビア部Ｖ３とが埋め込まれている。デュアルダマシン法を用いることにより、ビア部Ｖ３と配線Ｍ３とを一体的に形成することができる。他の形態として、シングルダマシン法を用いることにより、ビア部Ｖ３と配線Ｍ３とを別々に形成することも可能である。ビア部Ｖ３の底面は、配線Ｍ２の上面に接しており、ビア部Ｖ３を介して配線Ｍ３と配線Ｍ２とが電気的に接続されている。

ビア部Ｖ４は、導電体からなり、配線Ｍ４と一体的に形成されており、配線Ｍ４と配線Ｍ３との間に配置されて、配線Ｍ４と配線Ｍ３とを接続している。すなわち、層間絶縁膜ＩＬ５には、配線Ｍ４と、配線Ｍ４と一体的に形成されたビア部Ｖ４とが埋め込まれている。デュアルダマシン法を用いることにより、ビア部Ｖ４と配線Ｍ４とを一体的に形成することができる。他の形態として、シングルダマシン法を用いることにより、ビア部Ｖ４と配線Ｍ４とを別々に形成することも可能である。ビア部Ｖ４の底面は、配線Ｍ３の上面に接しており、ビア部Ｖ４を介して配線Ｍ４と配線Ｍ３とが電気的に接続されている。

ビア部Ｖ５は、導電体からなり、配線Ｍ５と一体的に形成されており、配線Ｍ５と配線Ｍ４との間に配置されて、配線Ｍ５と配線Ｍ４とを接続している。すなわち、層間絶縁膜ＩＬ６には、配線Ｍ５と、配線Ｍ５と一体的に形成されたビア部Ｖ５とが埋め込まれている。デュアルダマシン法を用いることにより、ビア部Ｖ５と配線Ｍ５とを一体的に形成することができる。他の形態として、シングルダマシン法を用いることにより、ビア部Ｖ５と配線Ｍ５とを別々に形成することも可能である。ビア部Ｖ５の底面は、配線Ｍ４の上面に接しており、ビア部Ｖ５を介して配線Ｍ５と配線Ｍ４とが電気的に接続されている。

配線Ｍ１は、半導体基板ＳＢ上に形成した多層配線構造のうちの最下層の配線層（すなわち第１配線層）の配線である。配線Ｍ１と層間絶縁膜ＩＬ２とを含む層が、多層配線構造のうちの最下層の配線層、すなわち第１配線層である。配線Ｍ２は、第１配線層よりも１つ上層の配線層である第２配線層の配線である。配線Ｍ２とビア部Ｖ２と層間絶縁膜ＩＬ３とを含む層が、第２配線層である。配線Ｍ３は、第２配線層よりも１つ上層の配線層である第３配線層の配線である。配線Ｍ３とビア部Ｖ３と層間絶縁膜ＩＬ４とを含む層が、第３配線層である。配線Ｍ４は、第３配線層よりも１つ上層の配線層である第４配線層の配線である。配線Ｍ４とビア部Ｖ４と層間絶縁膜ＩＬ５とを含む層が、第４配線層である。配線Ｍ５は、第４配線層よりも１つ上層の配線層である第５配線層の配線である。配線Ｍ５とビア部Ｖ５と層間絶縁膜ＩＬ６とを含む層が、第５配線層である。配線Ｍ６は、第５配線層よりも１つ上層の配線層である第６配線層の配線である。この第６配線層は、半導体基板ＳＢ上に形成した多層配線構造のうちの最上層の配線層である。このため、配線Ｍ６は、半導体基板ＳＢ上に形成した多層配線構造のうちの最上層の配線層（すなわち第６配線層）の配線である。配線Ｍ６と層間絶縁膜ＩＬ７とを含む層が、第６配線層であり、パッドＰＤも第６配線層に形成されている。

多層配線構造を構成する複数の配線層は、高密度配線層と中密度配線層と低密度配線層とを含んでおり、中密度配線層は高密度配線層よりも上層に配置され、低密度配線層は中密度配線層よりも上層に配置される。高密度配線層は、配線幅と配線厚さが小さく、微細化された配線を、狭い間隔で配置した層である。中密度配線層は、高密度配線層の配線よりも配線幅と配線厚さが大きい配線を、高密度配線層における配線間隔よりも広い間隔で配置した層である。低密度配線層は、中密度配線層の配線よりも配線幅と配線厚さが大きい配線を、中密度配線層における配線間隔よりも広い間隔で配置した層である。図５の場合は、第１配線層と第２配線層と第３配線層とは高密度配線層に対応し、第４配線層は中密度配線層に対応し、第５配線層は低密度配線層に対応している。また、第６配線層の配線Ｍ６は、第１〜第５配線層の配線Ｍ１〜Ｍ５に比べて、幅（配線幅）と厚さ（配線厚さ）とが更に大きい。

第１〜第５配線層の配線Ｍ１〜Ｍ５はダマシン法で形成した銅配線（埋込銅配線）であるが、第６配線層の配線Ｍ６は、アルミニウム（Ａｌ）を主体とする積層導電膜をパターニングすることにより形成したアルミニウム配線である。

層間絶縁膜ＩＬ７（開口部ＯＰ２，ＯＰ３を含む）とパッドＰＤと配線Ｍ６と絶縁膜ＰＡ（開口部ＯＰ１を含む）の構成については、上記図１〜図４を参照して説明した通りであるので、ここではその繰り返しの説明は省略する。なお、パッドＰＤは、実際には、上記図３に示されるようにバリア導体膜ＢＲ１とＡｌ含有導電膜ＡＭ１とバリア導体膜ＢＲ２とＡｌ含有導電膜ＡＭ２とバリア導体膜ＢＲ３との積層膜により形成されるが、図５では、図面の簡略化のために、パッドＰＤを構成するこれらの層（ＢＲ１，ＡＭ１，ＢＲ２，ＡＭ２，ＢＲ３）を分けずに、単にパッドＰＤとして記載している。

図６は、開口部ＯＰ１から露出するパッドＰＤにボンディングワイヤＢＷを接続した状態を示す断面図であり、上記図５に対応する領域の断面図が示されている。

図６に示されるように、絶縁膜ＰＡの開口部ＯＰ１から露出するパッドＰＤのパッド面ＰＤＲには、接続用部材として、例えばボンディングワイヤ（ワイヤ）ＢＷが接続される。ワイヤであるボンディングワイヤＢＷは、金属線（金属ワイヤ）からなり、例えば金（Ａｕ）、銀（Ａｇ）または銅（Ｃｕ）からなる金属線である。

パッドＰＤの薄膜部ＰＤ２が絶縁膜ＰＡの開口部ＯＰ１から露出しているため、ボンディングワイヤＢＷのような接続用部材は、絶縁膜ＰＡの開口部ＯＰ１から露出するパッドＰＤの薄膜部ＰＤ２（の上面）に接続される。

ボンディングワイヤＢＷが金（Ａｕ）からなる場合、すなわち、ボンディングワイヤＢＷが金線からなるＡｕワイヤ（金ワイヤ）である場合、Ａｕワイヤ（ボンディングワイヤＢＷ）がパッドＰＤを構成するアルミニウム（Ａｌ）と反応して合金化することで、パッドＰＤに対して高い接合強度を得ることができる。ここで、ボンディングワイヤＢＷが接続されるのは、パッドＰＤの薄膜部ＰＤ２であるため、パッドＰＤの薄膜部ＰＤ２を構成しているＡｌ含有導電膜ＡＭ１中のアルミニウム（Ａｌ）がＡｕワイヤ（ボンディングワイヤＢＷ）と反応して合金化する。また、Ａｕワイヤは、Ａｌ（アルミニウム）、Ａｇ（銀）およびＣｕ（銅）に比べて柔らかい素材であるため、断線の虞が少なく、また、ワイヤボンディングを容易に行えるという利点もある。

ボンディングワイヤＢＷが銅（Ｃｕ）からなる場合、すなわち、ボンディングワイヤＢＷが銅線からなるＣｕワイヤ（銅ワイヤ）である場合、ＣｕワイヤはＡｌ（アルミニウム）に比べて硬い素材であるため、機械的な圧力を加えてＣｕワイヤ（ボンディングワイヤＢＷ）をパッドＰＤに圧着することで、高い接合強度を得ることができる。また、Ｃｕワイヤは、Ａｕワイヤに比べて安価であるという利点もある。

ボンディングワイヤＢＷが銀（Ａｇ）からなる場合、すなわち、ボンディングワイヤＢＷが銀線からなるＡｇワイヤ（銀ワイヤ）である場合、Ａｇワイヤ（銀ワイヤ）はＡｕワイヤとＣｕワイヤとの中間の特性を有するワイヤであり、パッドＰＤに対してＡｇワイヤ（ボンディングワイヤＢＷ）を圧着することで、高い接合強度を得ることができる。

＜半導体装置の製造工程について＞
本実施の形態の半導体装置の製造工程について、図７〜図３８を参照して説明する。図７〜図３８は、本実施の形態の半導体装置の製造工程中の要部断面図である。

上記図７に示される第５配線層および第５配線層よりも下の構造は、周知の半導体製造技術を用いて形成することができる。

すなわち、図７に示されるように、半導体基板ＳＢにＳＴＩ法を用いて素子分離領域ＳＴを形成し、イオン注入法を用いてｐ型ウエルＰＷおよびｎ型ウエルＮＷを形成し、ｐ型ウエルＰＷおよびｎ型ウエルＮＷ上にゲート絶縁膜ＧＦを介してゲート電極ＧＥ１、ＧＥ２を形成し、イオン注入法を用いてｎ型半導体領域ＮＳおよびｐ型半導体領域ＰＳを形成する。これにより、半導体基板ＳＢにｎチャネル型ＭＩＳＦＥＴＱｎとｐチャネル型ＭＩＳＦＥＴＱｐとが形成される。

それから、半導体基板ＳＢ上に、ＭＩＳＦＥＴＱｎ，Ｑｐを覆うように、層間絶縁膜ＩＬ１を形成し、フォトリソグラフィ技術およびドライエッチング技術を用いて層間絶縁膜ＩＬ１にコンタクトホールを形成し、そのコンタクトホール内に導電膜を埋め込むことでプラグＶ１を形成する。

それから、プラグＶ１が埋め込まれた層間絶縁膜ＩＬ１上に層間絶縁膜ＩＬ２を形成してから、層間絶縁膜ＩＬ２にシングルダマシン技術を用いて配線Ｍ２を埋め込む。それから、配線Ｍ１が埋め込まれた層間絶縁膜ＩＬ２上に層間絶縁膜ＩＬ３を形成してから、層間絶縁膜ＩＬ３にデュアルダマシン技術を用いて配線Ｍ２およびビア部Ｖ２を埋め込む。それから、配線Ｍ２が埋め込まれた層間絶縁膜ＩＬ３上に層間絶縁膜ＩＬ４を形成してから、層間絶縁膜ＩＬ４にデュアルダマシン技術を用いて配線Ｍ３およびビア部Ｖ３を埋め込む。それから、配線Ｍ３が埋め込まれた層間絶縁膜ＩＬ４上に層間絶縁膜ＩＬ５を形成してから、層間絶縁膜ＩＬ５にデュアルダマシン技術を用いて配線Ｍ４およびビア部Ｖ４を埋め込む。それから、配線Ｍ４が埋め込まれた層間絶縁膜ＩＬ５上に層間絶縁膜ＩＬ６を形成してから、層間絶縁膜ＩＬ６にデュアルダマシン技術を用いて配線Ｍ５およびビア部Ｖ５を埋め込む。

図７では、半導体基板ＳＢから第５配線層（配線Ｍ５および層間絶縁膜ＩＬ６）までの積層構造が示されているが、図面の簡略化のために、以降の図８〜図３９では、上記図３および図４と同様に、第５配線層（配線Ｍ５および層間絶縁膜ＩＬ６）よりも下の構造の図示は省略している。但し、図８〜図３９のうち、図８、図１０、図１２、図１４、図１６〜図１９、図２１、図２３、図２５、図２７、図２９、図３１、図３３、図３５、図３７および図３９は、上記図３に対応する領域の断面図（すなわち上記図２のＡ−Ａ線に相当する位置での断面図）が示されている。また、図８〜図３９のうち、図９、図１１、図１３、図１５、図２０、図２２、図２４、図２６、図２８、図３０、図３２、図３４、図３６および図３８は、上記図４に対応する領域の断面図（すなわち上記図２のＢ−Ｂ線に相当する位置での断面図）が示されている。

図７に示されるように、層間絶縁膜ＩＬ６と層間絶縁膜ＩＬ６に埋め込まれた配線Ｍ５およびビア部Ｖ５とをデュアルダマシン技術を用いて形成した後、図８および図９に示されるように、配線Ｍ６が埋め込まれた層間絶縁膜ＩＬ６上に、層間絶縁膜ＩＬ７を形成する。層間絶縁膜ＩＬ７は、例えば酸化シリコン膜からなり、例えばＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法などにより形成することができる。層間絶縁膜ＩＬ７を形成すると、配線Ｍ６の上面は層間絶縁膜ＩＬ７で覆われた状態になる。

次に、図１０および図１１に示されるように、フォトリソグラフィ技術およびエッチング技術を用いて、層間絶縁膜ＩＬ７に開口部ＯＰ２，ＯＰ３を形成する。具体的には、層間絶縁膜ＩＬ７にフォトリソグラフィ技術を用いてフォトレジストパターン（図示せず）を形成してから、このフォトレジストパターンをエッチングマスクとして用いて層間絶縁膜ＩＬ７をエッチングすることにより、層間絶縁膜ＩＬ７に開口部ＯＰ２，ＯＰ３を形成することができる。その後、このフォトレジストパターンは除去される。層間絶縁膜ＩＬ７に開口部ＯＰ２，ＯＰ３を形成すると、各開口部ＯＰ２，ＯＰ３の底部では、配線Ｍ５の上面が露出される。

次に、図１２および図１３に示されるように、層間絶縁膜ＩＬ７上に積層膜（積層導電膜）ＬＭを形成する。層間絶縁膜ＩＬ７には開口部ＯＰ２，ＯＰ３が形成されているため、積層膜ＬＭは開口部ＯＰ２，ＯＰ３内にも形成（充填）され、各開口部ＯＰ２，ＯＰ３の底部で配線Ｍ５に接することになる。

積層膜ＬＭは、複数の導電膜を積層した積層導電膜であり、具体的には、バリア導体膜ＢＲ１と、バリア導体膜ＢＲ１上のＡｌ含有導電膜ＡＭ１と、Ａｌ含有導電膜ＡＭ１上のバリア導体膜ＢＲ２と、バリア導体膜ＢＲ２上のＡｌ含有導電膜ＡＭ２と、Ａｌ含有導電膜ＡＭ２上のバリア導体膜ＢＲ３との積層膜からなる。積層膜ＬＭは、複数の導電膜（ここではバリア導体膜ＢＲ１とＡｌ含有導電膜ＡＭ１とバリア導体膜ＢＲ２とＡｌ含有導電膜ＡＭ２とバリア導体膜ＢＲ３）の積層膜からなるため、積層導電膜とみなすことができる。

従って、積層膜ＬＭを形成する工程は、バリア導体膜ＢＲ１を形成する工程と、Ａｌ含有導電膜ＡＭ１を形成する工程と、バリア導体膜ＢＲ２を形成する工程と、Ａｌ含有導電膜ＡＭ２を形成する工程と、バリア導体膜ＢＲ３を形成する工程とを有している。バリア導体膜ＢＲ１を形成する工程の後に、Ａｌ含有導電膜ＡＭ１を形成する工程が行われ、その後に、バリア導体膜ＢＲ２を形成する工程が行われ、その後に、Ａｌ含有導電膜ＡＭ２を形成する工程が行われ、その後に、バリア導体膜ＢＲ３を形成する工程が行われる。バリア導体膜ＢＲ１を形成する工程では、開口部ＯＰ２，ＯＰ３の底面および側壁上を含む層間絶縁膜ＩＬ７上にバリア導体膜ＢＲ１を形成する。Ａｌ含有導電膜ＡＭ１を形成する工程では、バリア導体膜ＢＲ１上にＡｌ含有導電膜ＡＭ１を形成する。バリア導体膜ＢＲ２を形成する工程では、Ａｌ含有導電膜ＡＭ１上にバリア導体膜ＢＲ２を形成する。Ａｌ含有導電膜ＡＭ２を形成する工程では、バリア導体膜ＢＲ２上にＡｌ含有導電膜ＡＭ２を形成する。バリア導体膜ＢＲ３を形成する工程では、Ａｌ含有導電膜ＡＭ２上にバリア導体膜ＢＲ３を形成する。バリア導体膜ＢＲ１、Ａｌ含有導電膜ＡＭ１、バリア導体膜ＢＲ２、Ａｌ含有導電膜ＡＭ２、およびバリア導体膜ＢＲ３は、それぞれ例えばスパッタリング法などを用いて形成することができる。

Ａｌ含有導電膜ＡＭ１の厚み（膜厚）Ｔ４とＡｌ含有導電膜ＡＭ２の厚み（膜厚）Ｔ５とのそれぞれは、バリア導体膜ＢＲ１，ＢＲ２，ＢＲ３の各膜厚よりも大きい。また、Ａｌ含有導電膜ＡＭ２の厚み（膜厚）Ｔ５は、好ましくは、Ａｌ含有導電膜ＡＭ１の厚み（膜厚）Ｔ４よりも厚い（Ｔ５＞Ｔ４）。

Ａｌ含有導電膜ＡＭ１の形成膜厚（厚みＴ４）は、上記ボンディングワイヤＢＷなどの接続用部材の接続が的確に行えることを考慮して設計され、１μｍ以下が好ましい。Ａｌ含有導電膜ＡＭ２の形成膜厚（厚みＴ５）は、配線Ｍ６に要求される配線抵抗を考慮して設計される。

例えば、バリア導体膜ＢＲ１の形成膜厚は、５０〜２００ｎｍ程度とすることができる。また、Ａｌ含有導電膜ＡＭ１の形成膜厚（厚みＴ４）は、５００〜９００ｎｍ程度とすることができる。また、バリア導体膜ＢＲ２の形成膜厚は、５０〜２００ｎｍ程度とすることができる。また、Ａｌ含有導電膜ＡＭ２の形成膜厚（厚みＴ５）は、１０００〜２０００ｎｍ程度とすることができる。また、バリア導体膜ＢＲ３の形成膜厚は、５０〜２００ｎｍ程度とすることができる。

次に、図１４および図１５に示されるように、積層膜ＬＭ上に、フォトリソグラフィ技術を用いてフォトレジストパターンＲＰ１を形成する。フォトレジストパターンＲＰ１は、積層膜ＬＭの厚みを薄くしたい領域を開口する開口部ＯＰ４を有している。

次に、フォトレジストパターンＲＰ１をエッチングマスクとして用いて、積層膜ＬＭをエッチングする。この積層膜ＬＭのエッチング工程は、図１６に示されるようにバリア導体膜ＢＲ３をエッチングする工程と、図１７に示されるようにＡｌ含有導電膜ＡＭ２をエッチングする工程と、図１８に示されるようにバリア導体膜ＢＲ２をエッチングする工程とを有している。

すなわち、まず、図１６に示されるように、フォトレジストパターンＲＰ１の開口部ＯＰ４から露出するバリア導体膜ＢＲ３をエッチングする。このエッチングは、ドライエッチングが好ましく、また、バリア導体膜ＢＲ３のエッチング速度に比べてＡｌ含有導電膜ＡＭ２のエッチング速度が遅くなるようなエッチング条件でエッチングを行うことが好ましい。これにより、フォトレジストパターンＲＰ１の開口部ＯＰ４から露出するバリア導体膜ＢＲ３をエッチングにより選択的に除去して開口部ＯＰ４からＡｌ含有導電膜ＡＭ２を露出させるとともに、そのＡｌ含有導電膜ＡＭ２をエッチングストッパとして機能させることができる。バリア導体膜ＢＲ３とＡｌ含有導電膜ＡＭ２とは材料が異なるため、エッチング選択比を確保することができる。

それから、図１７に示されるように、フォトレジストパターンＲＰ１の開口部ＯＰ４から露出するＡｌ含有導電膜ＡＭ２をエッチングする。このエッチングは、ドライエッチングが好ましく、また、Ａｌ含有導電膜ＡＭ２のエッチング速度に比べてバリア導体膜ＢＲ２のエッチング速度が遅くなるようなエッチング条件でエッチングを行うことが好ましい。これにより、フォトレジストパターンＲＰ１の開口部ＯＰ４から露出するＡｌ含有導電膜ＡＭ２をエッチングにより選択的に除去して開口部ＯＰ４からバリア導体膜ＢＲ２を露出させるとともに、そのバリア導体膜ＢＲ２をエッチングストッパとして機能させることができる。バリア導体膜ＢＲ２とＡｌ含有導電膜ＡＭ２とは材料が異なるため、エッチング選択比を確保することができる。また、エッチング選択比を十分に大きくできない場合は、バリア導体膜ＢＲ２の膜厚を厚めにしておくことで、対応可能である。但し、その場合も、バリア導体膜ＢＲ２の膜厚は、Ａｌ含有導電膜ＡＭ１，ＡＭ２の各膜厚よりも薄くしておくことが好ましい。

それから、図１８に示されるように、フォトレジストパターンＲＰ１の開口部ＯＰ４から露出するバリア導体膜ＢＲ２をエッチングする。このエッチングは、ドライエッチングが好ましく、また、バリア導体膜ＢＲ２のエッチング速度に比べてＡｌ含有導電膜ＡＭ１のエッチング速度が遅くなるようなエッチング条件でエッチングを行うことが好ましい。これにより、フォトレジストパターンＲＰ１の開口部ＯＰ４から露出するバリア導体膜ＢＲ２をエッチングにより選択的に除去して開口部ＯＰ４からＡｌ含有導電膜ＡＭ１を露出させるとともに、そのＡｌ含有導電膜ＡＭ１をエッチングストッパとして機能させることができる。バリア導体膜ＢＲ２とＡｌ含有導電膜ＡＭ１とは材料が異なるため、エッチング選択比を確保することができる。

その後、図１９および図２０に示されるように、フォトレジストパターンＲＰ１を除去する。

これにより、積層膜ＬＭのうち、フォトレジストパターンＲＰ１の開口部ＯＰ４から露出していた部分では、バリア導体膜ＢＲ３とＡｌ含有導電膜ＡＭ２とバリア導体膜ＢＲ２とが除去され、バリア導体膜ＢＲ１とＡｌ含有導電膜ＡＭ１とが残存する。一方、積層膜ＬＭのうち、フォトレジストパターンＲＰ１で覆われていた部分では、バリア導体膜ＢＲ１とＡｌ含有導電膜ＡＭ１とバリア導体膜ＢＲ２とＡｌ含有導電膜ＡＭ２とバリア導体膜ＢＲ３とが残存する。このため、積層膜ＬＭは、エッチングによって厚みが薄くなった薄膜部ＬＭ２と、エッチングされずに厚みが維持された厚膜部ＬＭ１とを有した状態になる。薄膜部ＬＭ２は、積層膜ＬＭのうち、開口部ＯＰ４から露出されてバリア導体膜ＢＲ３とＡｌ含有導電膜ＡＭ２とバリア導体膜ＢＲ２とが除去された領域に対応し、厚膜部ＬＭ１は、積層膜ＬＭのうち、フォトレジストパターンＲＰ１で覆われることでエッチングされなかった領域に対応している。

ここで、重要なのは、厚膜部ＬＭ１は、Ａｌ含有導電膜ＡＭ１とバリア導体膜ＢＲ２とＡｌ含有導電膜ＡＭ２とを有し、薄膜部ＬＭ２は、Ａｌ含有導電膜ＡＭ１を有するがＡｌ含有導電膜ＡＭ２を有していないことである。なお、積層膜ＬＭの形成時は、積層膜ＬＭは、Ａｌ含有導電膜ＡＭ１とＡｌ含有導電膜ＡＭ１上のバリア導体膜ＢＲ２とバリア導体膜ＢＲ２上のＡｌ含有導電膜ＡＭ２とを有する積層膜である。

次に、図２１および図２２に示されるように、積層膜ＬＭ上に、フォトリソグラフィ技術を用いてフォトレジストパターンＲＰ２を形成する。フォトレジストパターンＲＰ２は、パッドＰＤを形成する予定領域と配線Ｍ６を形成する予定領域とに選択的に形成される。

ここで、フォトレジストパターンＲＰ２のうち、配線Ｍ６を形成する予定領域に形成されたフォトレジストパターンＲＰ２を、符号ＲＰ２ａを付して配線用フォトレジストパターンＲＰ２ａと称することとする。また、フォトレジストパターンＲＰ２のうち、パッドＰＤを形成する予定領域に形成されたフォトレジストパターンＲＰ２を、符号ＲＰ２ｂを付してパッド用フォトレジストパターンＲＰ２ｂと称することとする。

配線用フォトレジストパターンＲＰ２ａは、積層膜ＬＭの薄膜部ＬＭ２上には形成されずに、積層膜ＬＭの厚膜部ＬＭ１上に形成される。一方、パッド用フォトレジストパターンＲＰ２ｂは、積層膜ＬＭの厚膜部ＬＭ１と薄膜部ＬＭ２とにまたがって形成される。

次に、フォトレジストパターンＲＰ２をエッチングマスクとして用いて、積層膜ＬＭをエッチングしてパターニングする。これにより、パッドＰＤと配線Ｍ６とが形成されるが、この積層膜ＬＭのエッチング工程は、図２３および図２４のエッチング工程と、図２５および図２６のエッチング工程と、図２７および図２８のエッチング工程と、図２９および図３０のエッチング工程と、図３１および図３２のエッチング工程とを有している。

すなわち、まず、図２３および図２４に示されるように、フォトレジストパターンＲＰ２から露出するバリア導体膜ＢＲ３をエッチングする。このエッチングは、ドライエッチングが好ましく、また、バリア導体膜ＢＲ３のエッチング速度に比べてＡｌ含有導電膜ＡＭ２のエッチング速度が遅くなるようなエッチング条件でエッチングを行うことが好ましい。これにより、フォトレジストパターンＲＰ２から露出するバリア導体膜ＢＲ３をエッチングにより選択的に除去してＡｌ含有導電膜ＡＭ２を露出させるとともに、そのＡｌ含有導電膜ＡＭ２をエッチングストッパとして機能させることができる。バリア導体膜ＢＲ３とＡｌ含有導電膜ＡＭ２とは材料が異なるため、エッチング選択比を確保することができる。

また、図２３および図２４のエッチング工程（バリア導体膜ＢＲ３のエッチング工程）は、積層膜ＬＭの薄膜部ＬＭ２のうち、フォトレジストパターンＲＰ２で覆われていない領域ではＡｌ含有導電膜ＡＭ１が露出されている状態で、エッチングが行われる。しかしながら、Ａｌ含有導電膜ＡＭ２とＡｌ含有導電膜ＡＭ１とを同種の材料膜により形成しておけば、バリア導体膜ＢＲ３のエッチング速度に比べてＡｌ含有導電膜ＡＭ２のエッチング速度が遅くなるような条件でエッチングを行う場合には、必然的にバリア導体膜ＢＲ３のエッチング速度に比べてＡｌ含有導電膜ＡＭ１のエッチング速度が遅くなるような条件でエッチングを行うことになる。このため、図２３および図２４のエッチング工程（バリア導体膜ＢＲ３のエッチング工程）では、積層膜ＬＭの薄膜部ＬＭ２のうち、フォトレジストパターンＲＰ２で覆われていない領域ではＡｌ含有導電膜ＡＭ１が露出されているが、そのＡｌ含有導電膜ＡＭ１のエッチングは抑制され得る。従って、図２３および図２４のエッチング工程は、バリア導体膜ＢＲ３のエッチング速度に比べてＡｌ含有導電膜ＡＭ２，ＡＭ１の各エッチング速度が遅くなるようなエッチング条件でエッチングを行うことが好ましい。

それから、図２５および図２６に示されるように、フォトレジストパターンＲＰ２から露出するＡｌ含有導電膜ＡＭ２をエッチングする。このエッチングは、ドライエッチングが好ましく、また、Ａｌ含有導電膜ＡＭ２のエッチング速度に比べてバリア導体膜ＢＲ２のエッチング速度が遅くなるようなエッチング条件でエッチングを行うことが好ましい。これにより、フォトレジストパターンＲＰ２から露出するＡｌ含有導電膜ＡＭ２をエッチングにより選択的に除去してバリア導体膜ＢＲ２を露出させるとともに、そのバリア導体膜ＢＲ２をエッチングストッパとして機能させることができる。バリア導体膜ＢＲ２とＡｌ含有導電膜ＡＭ２とは材料が異なるため、エッチング選択比を確保することができる。また、エッチング選択比を十分に大きくできない場合は、バリア導体膜ＢＲ２の膜厚を厚めにしておくことで、対応可能である。但し、その場合も、バリア導体膜ＢＲ２の膜厚は、Ａｌ含有導電膜ＡＭ１，ＡＭ２の各膜厚よりも薄くしておくことが好ましい。

また、図２５および図２６のエッチング工程（Ａｌ含有導電膜ＡＭ２のエッチング工程）は、積層膜ＬＭの薄膜部ＬＭ２のうち、フォトレジストパターンＲＰ２で覆われていない領域ではＡｌ含有導電膜ＡＭ１が露出されている状態で、エッチングが行われる。このため、図２５および図２６のエッチング工程（Ａｌ含有導電膜ＡＭ２のエッチング工程）は、Ａｌ含有導電膜ＡＭ１のエッチング速度に比べてバリア導体膜ＢＲ１のエッチング速度が遅くなるようなエッチング条件でエッチングを行うことが好ましい。これにより、図２５および図２６のエッチング工程（Ａｌ含有導電膜ＡＭ２のエッチング工程）では、積層膜ＬＭの薄膜部ＬＭ２のうち、フォトレジストパターンＲＰ２で覆われていない領域では、Ａｌ含有導電膜ＡＭ１がエッチングにより選択的に除去されてバリア導体膜ＢＲ１が露出されるが、そのバリア導体膜ＢＲ１をエッチングストッパとして機能させることができる。

また、図２５および図２６のエッチング工程では、バリア導体膜ＢＲ２とバリア導体膜ＢＲ１とをエッチングストッパとして機能させるため、バリア導体膜ＢＲ２とバリア導体膜ＢＲ１とは、同種の材料膜により形成しておくことが好ましい。例えば、バリア導体膜ＢＲ２とバリア導体膜ＢＲ１との両方を、それぞれ窒化チタン（ＴｉＮ）膜により形成しておけば、図２５および図２６のエッチング工程において、バリア導体膜ＢＲ２とバリア導体膜ＢＲ１との両方をエッチングストッパとして的確に機能させることができる。

それから、図２７および図２８に示されるように、フォトレジストパターンＲＰ２から露出するバリア導体膜ＢＲ２をエッチングする。このエッチングは、ドライエッチングが好ましく、また、バリア導体膜ＢＲ２のエッチング速度に比べてＡｌ含有導電膜ＡＭ１のエッチング速度が遅くなるようなエッチング条件でエッチングを行うことが好ましい。これにより、フォトレジストパターンＲＰ２から露出するバリア導体膜ＢＲ２をエッチングにより選択的に除去してＡｌ含有導電膜ＡＭ１を露出させるとともに、そのＡｌ含有導電膜ＡＭ１をエッチングストッパとして機能させることができる。バリア導体膜ＢＲ２とＡｌ含有導電膜ＡＭ１とは材料が異なるため、エッチング選択比を確保することができる。

また、図２７および図２８のエッチング工程（バリア導体膜ＢＲ２のエッチング工程）は、積層膜ＬＭの薄膜部ＬＭ２のうち、フォトレジストパターンＲＰ２で覆われていない領域ではバリア導体膜ＢＲ１が露出されている状態で、エッチングが行われる。このため、図２７および図２８のエッチング工程（バリア導体膜ＢＲ２のエッチング工程）は、バリア導体膜ＢＲ１のエッチング速度に比べて層間絶縁膜ＩＬ７のエッチング速度が遅くなるようなエッチング条件でエッチングを行うことが好ましい。これにより、図２７および図２８のエッチング工程（バリア導体膜ＢＲ２のエッチング工程）では、積層膜ＬＭの薄膜部ＬＭ２のうち、フォトレジストパターンＲＰ２で覆われていない領域では、バリア導体膜ＢＲ１がエッチングにより選択的に除去されて層間絶縁膜ＩＬ７が露出されるが、その層間絶縁膜ＩＬ７をエッチングストッパとして機能させることができる。

それから、図２９および図３０に示されるように、フォトレジストパターンＲＰ２から露出するＡｌ含有導電膜ＡＭ１をエッチングする。このエッチングは、ドライエッチングが好ましく、また、Ａｌ含有導電膜ＡＭ１のエッチング速度に比べてバリア導体膜ＢＲ１のエッチング速度が遅くなるようなエッチング条件でエッチングを行うことが好ましい。これにより、フォトレジストパターンＲＰ２から露出するＡｌ含有導電膜ＡＭ１をエッチングにより選択的に除去してバリア導体膜ＢＲ１を露出させるとともに、そのバリア導体膜ＢＲ１をエッチングストッパとして機能させることができる。バリア導体膜ＢＲ１とＡｌ含有導電膜ＡＭ１とは材料が異なるため、エッチング選択比を確保することができる。

また、図２９および図３０のエッチング工程（Ａｌ含有導電膜ＡＭ１のエッチング工程）は、積層膜ＬＭの薄膜部ＬＭ２のうち、フォトレジストパターンＲＰ２で覆われていなかった領域では層間絶縁膜ＩＬ７が露出されている状態で、エッチングが行われる。このため、図２９および図３０のエッチング工程（Ａｌ含有導電膜ＡＭ１のエッチング工程）は、Ａｌ含有導電膜ＡＭ１のエッチング速度に比べて層間絶縁膜ＩＬ７のエッチング速度が遅くなるようなエッチング条件でエッチングを行うことが好ましい。これにより、図２９および図３０のエッチング工程（Ａｌ含有導電膜ＡＭ１のエッチング工程）では、積層膜ＬＭの薄膜部ＬＭ２のうちフォトレジストパターンＲＰ２で覆われていなかった領域（図２９に示される領域ＹＧに対応）では層間絶縁膜ＩＬ７が露出されているが、その層間絶縁膜ＩＬ７のエッチングを抑制することができる。

それから、図３１および図３２に示されるように、フォトレジストパターンＲＰ２から露出するバリア導体膜ＢＲ１をエッチングする。このエッチングは、ドライエッチングが好ましく、また、バリア導体膜ＢＲ１のエッチング速度に比べて層間絶縁膜ＩＬ７のエッチング速度が遅くなるようなエッチング条件でエッチングを行うことが好ましい。これにより、フォトレジストパターンＲＰ２から露出するバリア導体膜ＢＲ１をエッチングにより選択的に除去して層間絶縁膜ＩＬ７を露出させるとともに、その層間絶縁膜ＩＬ７をエッチングストッパとして機能させることができる。バリア導体膜ＢＲ１と層間絶縁膜ＩＬ７とは材料が異なるため、エッチング選択比を確保することができる。

また、図３１および図３２のエッチング工程（バリア導体膜ＢＲ１のエッチング工程）は、積層膜ＬＭの薄膜部ＬＭ２のうち、フォトレジストパターンＲＰ２で覆われていなかった領域（図２９に示される領域ＹＧに対応）では層間絶縁膜ＩＬ７が露出されている状態で、エッチングが行われる。しかしながら、図３１および図３２のエッチング工程（バリア導体膜ＢＲ１のエッチング工程）は、上述のように、バリア導体膜ＢＲ１のエッチング速度に比べて層間絶縁膜ＩＬ７のエッチング速度が遅くなるようなエッチング条件で行われる。このため、図３１および図３２のエッチング工程（バリア導体膜ＢＲ１のエッチング工程）の開示段階で、積層膜ＬＭの薄膜部ＬＭ２のうちフォトレジストパターンＲＰ２で覆われていなかった領域（図２９に示される領域ＹＧに対応）では層間絶縁膜ＩＬ７が露出されていても、その層間絶縁膜ＩＬ７のエッチングを抑制することができる。

このようにして、フォトレジストパターンＲＰ２で覆われていない領域で、積層膜ＬＭを構成するバリア導体膜ＢＲ３とＡｌ含有導電膜ＡＭ２とバリア導体膜ＢＲ２とＡｌ含有導電膜ＡＭ１とバリア導体膜ＢＲ１とが除去されることにより、積層膜ＬＭはフォトレジストパターンＲＰ２と同じ平面形状にパターニングされ、それによって、配線Ｍ６とパッドＰＤが形成される。その後、図３３および図３４に示されるように、フォトレジストパターンＲＰ２を除去する。

配線用フォトレジストパターンＲＰ２ａは積層膜ＬＭの厚膜部ＬＭ１上に形成され、配線Ｍ６は、その配線用フォトレジストパターンＲＰ２ａによって積層膜ＬＭの厚膜部ＬＭ１が配線用フォトレジストパターンＲＰ２ａと同形状にパターニングされることにより形成される。このため、配線Ｍ６は、積層膜ＬＭの厚膜部ＬＭ１と同じ層構造（積層構造）を有している。すなわち、配線Ｍ６は、下から順にバリア導体膜ＢＲ１とＡｌ含有導電膜ＡＭ１とバリア導体膜ＢＲ２とＡｌ含有導電膜ＡＭ２とバリア導体膜ＢＲ３との積層膜からなる。

一方、パッド用フォトレジストパターンＲＰ２ｂは、積層膜ＬＭの厚膜部ＬＭ１と薄膜部ＬＭ２とにまたがって形成され、パッドＰＤは、そのパッド用フォトレジストパターンＲＰ２ｂによって積層膜ＬＭがパッド用フォトレジストパターンＲＰ２ｂと同形状にパターニングされることにより形成される。このため、パッドＰＤは、厚膜部ＰＤ１と薄膜部ＰＤ２とを一体的に有するものとなり、パッドＰＤの厚膜部ＰＤ１は、積層膜ＬＭの厚膜部ＬＭ１と同じ層構造（積層構造）を有し、パッドＰＤの薄膜部ＰＤ２は、積層膜ＬＭの薄膜部ＬＭ２と同じ層構造（積層構造）を有している。すなわち、パッドＰＤのうち、積層膜ＬＭの厚膜部ＬＭ１により形成された部分が厚膜部ＰＤ１であり、積層膜ＬＭの薄膜部ＬＭ２により形成された部分が薄膜部ＰＤ２である。このため、パッドＰＤの厚膜部ＰＤ１は、下から順にバリア導体膜ＢＲ１とＡｌ含有導電膜ＡＭ１とバリア導体膜ＢＲ２とＡｌ含有導電膜ＡＭ２とバリア導体膜ＢＲ３との積層膜からなり、パッドＰＤの薄膜部ＰＤ２は、下から順にバリア導体膜ＢＲ１とＡｌ含有導電膜ＡＭ１との積層膜からなる。

次に、図３５および図３６に示されるように、層間絶縁膜ＩＬ７上に、パッドＰＤおよび配線Ｍ６を覆うように、表面保護膜としての絶縁膜（パッシベーション膜）ＰＡを形成する。絶縁膜ＰＡは、例えば酸化シリコン膜により形成することができる。

次に、図３７および図３８に示されるように、フォトグラフィ技術およびエッチング技術を用いて、絶縁膜ＰＡに開口部ＯＰ１を形成する。具体的には、絶縁膜ＰＡ上にフォトリソグラフィ技術を用いてフォトレジストパターン（図示せず）を形成してから、このフォトレジストパターンをエッチングマスクとして用いて絶縁膜ＰＡをエッチングすることにより、絶縁膜ＰＡに開口部ＯＰ１を形成することができる。その後、このフォトレジストパターンは除去される。開口部ＯＰ１は、平面視でパッドＰＤの薄膜部ＰＤ２に内包されるように形成される。このため、絶縁膜ＰＡに開口部ＯＰ１を形成すると、開口部ＯＰ１の底部では、パッドＰＤの薄膜部ＰＤ２の上面が露出され、この露出面がパッド面ＰＤＲとなる。具体的には、パッドＰＤの薄膜部ＰＤ２を構成するＡｌ含有導電膜ＡＭ１の上面（表面）が絶縁膜ＰＡの開口部ＯＰ１から露出して、パッド面ＰＤＲとなる。パッドＰＤの厚膜部ＰＤ１と配線Ｍ６は、絶縁膜ＰＡで覆われた状態が維持され、開口部ＯＰ１から露出されない。

その後、半導体基板ＳＢをダイシングにより個片化することで、本実施の形態の半導体装置（半導体チップ）が略完成する。

このようにして製造した半導体装置（半導体チップ）を用いて半導体パッケージを製造する場合は、ダイボンディング工程で、配線基板またはリードフレームのダイパッド（チップ搭載部）上に半導体チップを搭載してから、ワイヤボンディング工程で、半導体チップのパッドＰＤと配線基板の端子またはリードフレームのリードとの間をワイヤを介して電気的に接続する。このワイヤが、上記ボンディングワイヤＢＷに対応している。その後、モールド工程で、半導体チップおよびワイヤを樹脂封止してから、切断工程で、配線基板またはリードフレームを切断する。

図３９は、パッドＰＤにボンディングワイヤＢＷを接続した状態が示されている。ワイヤボンディング工程において、ボンディングワイヤＢＷは、絶縁膜ＰＡに開口部ＯＰ１から露出するパッドＰＤのパッド面ＰＤＲに接続される。

＜検討の経緯について＞
図４０および図４１は、本発明者が検討した検討例の半導体装置の要部断面図であり、図４０は本実施の形態の上記図３に相当し、図４１は本実施の形態の上記図４に相当するものである。

図４０および図４１に示される検討例の半導体装置は、配線Ｍ１０５（上記配線Ｍ５に相当）が埋め込まれた層間絶縁膜ＩＬ１０６（上記層間絶縁膜ＩＬ６に相当）上に層間絶縁膜ＩＬ１０７（上記層間絶縁膜ＩＬ７に相当）が形成され、この層間絶縁膜ＩＬ１０７上に、配線Ｍ１０６とパッドＰＤ１０１とが形成されている。配線Ｍ１０６は、層間絶縁膜ＩＬ７の開口部ＯＰ１０３の底部で露出する配線Ｍ１０５に接して、その配線Ｍ１０５に電気的に接続され、パッドＰＤ１０１は、層間絶縁膜ＩＬ７の開口部ＯＰ１０２の底部で露出する配線Ｍ１０５に接して、その配線Ｍ１０５に電気的に接続されている。そして、層間絶縁膜ＩＬ１０７上に、配線Ｍ１０６およびパッドＰＤ１０１を覆うようにパッシベーション膜ＰＡ１０１が形成され、パッシベーション膜ＰＡ１０１の開口部ＯＰ１０１からパッドＰＤ１０１の一部が露出されている。なお、図４０および図４１では、配線Ｍ１０５および層間絶縁膜ＩＬ１０６よりも下の構造は、図示を省略している。

図４０および図４１に示される検討例では、配線Ｍ１０６は、バリア導体膜ＢＲ１０１と、バリア導体膜ＢＲ１０１上のアルミニウム膜ＡＭ１０１と、アルミニウム膜ＡＭ１０１上のバリア導体膜ＢＲ１０２との積層膜により形成されている。また、パッドＰＤ１０１は、バリア導体膜ＢＲ１０１と、バリア導体膜ＢＲ１０１上のアルミニウム膜ＡＭ１０１と、アルミニウム膜ＡＭ１０１上のバリア導体膜ＢＲ１０２との積層膜により形成されているが、開口部ＯＰ１０１から露出される部分では、バリア導体膜ＢＲ１０２が除去されている。このため、パッシベーション膜ＰＡ１０１の開口部ＯＰ１０１からのパッドＰＤ１０１の露出面であるパッド面ＰＤＲ１０１は、アルミニウム膜ＡＭ１０１の上面（表面）により形成されている。

アルミニウム膜ＡＭ１０１は、アルミニウム（Ａｌ）リッチなアルミニウム合金膜（例えばＡｌ−Ｃｕ合金膜）であってもよい。アルミニウム膜ＡＭ１０１の厚みは、本実施の形態におけるＡｌ含有導電膜ＡＭ１の厚みとＡｌ含有導電膜ＡＭ２の厚みとの合計と、ほぼ同じである。バリア導体膜ＢＲ１０１，ＢＲ１０２は、例えば、それぞれ窒化チタン（ＴｉＮ）膜により形成されており、バリア導体膜ＢＲ１０１の厚みは、本実施の形態におけるバリア導体膜ＢＲ１の厚みとほぼ同じであり、バリア導体膜ＢＲ１０２の厚みは、本実施の形態におけるバリア導体膜ＢＲ３の厚みとほぼ同じである。

図４０および図４１に示される検討例の半導体装置で生じる課題について、図４２〜図４４を参照して説明する。図４２〜図４４は、検討例の半導体装置の要部断面図であり、パッドＰＤ１０１にボンディングワイヤＢＷ１０１を接続した構造が示されている。

まず、図４２に構造について説明する。図４２には、パッシベーション膜ＰＡ１０１の開口部ＯＰ１０１から露出するパッドＰＤ１０１に、ボンディングワイヤＢＷ１０１としてＡｕワイヤを接続した構造が示されている。上記図４０に示されるように、パッシベーション膜ＰＡ１０１の開口部ＯＰ１０１からのパッドＰＤ１０１の露出面であるパッド面ＰＤＲ１０１は、アルミニウム膜ＡＭ１０１の上面（表面）により形成されており、このパッド面ＰＤＲ１０１にボンディングワイヤＢＷ１０１としてＡｕワイヤが接続される。

Ａｕ（金）は、高温環境においてＡｌ（アルミニウム）と合金反応を起こす金属である。図４２に示されるように、Ａｕワイヤ（ボンディングワイヤＢＷ１０１）を、パッドＰＤ１０１を構成するアルミニウム膜ＡＭ１０１に接続した場合、Ａｕワイヤに対するＡｌ（アルミニウム）の供給源が豊富であるため、合金反応が飽和するまでの時間が長くなる。図４２では、ボンディングワイヤＢＷ１０１の先端のボール部の周囲に、Ａｕ−Ａｌ合金からなる反応層ＡＲが形成された状態を示している。

この場合、Ａｌ（アルミニウム）の供給源であるアルミニウム膜ＡＭ１０１の膜厚が大きいことに起因して、反応層ＡＲが過度に大きくなり、開口部ＯＰ１０１の内壁を構成するパッシベーション膜ＰＡ１０１の側壁が反応層ＡＲに押されることで、パッシベーション膜ＰＡ１０１にクラックが生じる虞がある。また、同じ理由により、パッシベーション膜ＰＡ１０１がパッドＰＤ１０１の上面から剥がれる虞がある。これを回避するには、パッドＰＤ１０１と開口部ＯＰ１０１の平面寸法を大きくすることが有効であるが、これは、半導体装置の平面寸法の拡大に繋がってしまう。

次に、図４３の構造について説明する。図４３には、パッシベーション膜ＰＡ１０１の開口部ＯＰ１０１から露出するパッドＰＤ１０１に、ボンディングワイヤＢＷ１０１としてＣｕワイヤを接続した構造が示されている。すなわち、図４２の場合は、ボンディングワイヤＢＷ１０１としてＡｕワイヤを用いているが、図４３の場合は、ボンディングワイヤＢＷ１０１としてＣｕワイヤを用いている。Ｃｕ（銅）はＡｌ（アルミニウム）よりも硬い材料であるため、ＣｕワイヤをパッドＰＤ１０１に接続した場合、アルミニウム膜ＡＭ１０１の膜厚が大きいことに起因して、Ｃｕワイヤの先端のボールがパッドＰＤ１０１内に潜り込む。つまり、Ａｌ（アルミニウム）がＣｕ（銅）より柔らかく、アルミニウム膜ＡＭ１０１の膜厚が大きいため、Ｃｕワイヤの先端をパッドに対して圧着することは容易ではない。ここで、Ｃｕワイヤの先端のボール部によって押し出されたアルミニウム膜ＡＭ１０１の一部は、開口部ＯＰ１０１内においてＣｕワイヤの先端のボール部の横で上方に盛り上がる。

この場合、ワイヤボンディング工程において、Ｃｕワイヤの先端のボール部の圧着圧力がパッドＰＤ１０１に吸収されるため、ボンディングワイヤＢＷ１０１の圧着強度が低下する問題が生じる。また、たとえワイヤボンディング工程における圧着圧力を大きくしたとしても、開口部ＯＰ１０１内において押し出されるアルミニウム膜ＡＭ１０１の量が大きくなるだけであり、接着強度の低下を防ぐことは困難である。ボンディングワイヤＢＷ１０１の接着強度が低下すると、ボンディングワイヤＢＷ１０１とパッドＰＤ１０１とが導通しない事態が生じる可能性が高まるため、半導体装置の信頼性が低下してしまう。また、ワイヤボンディング工程における圧着圧力を大きくすると、パッドＰＤ１０１の下の層間絶縁膜ＩＬ１０７などにクラックが生じる虞がある。

また、開口部ＯＰ１０１内においてアルミニウム膜ＡＭ１０１が上方に押し出されることにより、開口部ＯＰ１０１の内壁を構成するパッシベーション膜ＰＡ１０１の側壁が、アルミニウム膜ＡＭ１０１から圧力を受ける。これにより、パッシベーション膜ＰＡ１０１にクラックが生じる虞がある。また、同じ理由により、パッシベーション膜ＰＡ１０１がパッドＰＤ１０１の上面から剥がれる虞がある。ボンディングワイヤＢＷの材料にＡｇ（銀）を用いた場合も、Ｃｕワイヤと同様の問題が生じる。

次に、図４４の構造について説明する。図４４には、パッシベーション膜ＰＡ１０１の開口部ＯＰ１０１から露出するパッドＰＤ１０１に、ボンディングワイヤＢＷ１０１を接続し、更に封止樹脂（モールド樹脂）ＭＲで半導体装置（半導体チップ）とボンディングワイヤＢＷ１０１を封止した構造が示されている。封止樹脂ＭＲは、例えばエポキシ樹脂からなり、フィラーを含有することもできる。

図４４に示される半導体装置では、パッシベーション膜ＰＡ１０１の一部にクラックＣＲが生じている。クラックＣＲ内には封止樹脂ＭＲが充填されておらず、絶縁膜が形成されていない空間（空隙）が生じている。なお、図示は省略しているが、配線Ｍ１０５が埋め込まれた層間絶縁膜ＩＬ１０６の下の半導体基板（上記半導体基板ＳＢに相当）は、配線基板またはリードフレームのダイパッド（チップ搭載部）に上に搭載されている。

図４４に示されるように、パッドＰＤ１０１の上面の端部の近傍のパッシベーション膜ＰＡ１０１にはクラックＣＲが生じているが、このクラックＣＲは、封止樹脂ＭＲの熱膨張係数とパッシベーション膜ＰＡ１０１の熱膨張係数との差に起因して、封止樹脂ＭＲからパッシベーション膜ＰＡ１０１が受ける応力によって生じたものである。

アルミニウム膜ＡＭ１０１の膜厚が大きいことでパッドＰＤ１０１の厚みが大きくなると、パッドＰＤ１０１上に位置するパッシベーション膜ＰＡ１０１の上面とパッドＰＤ１０１の横でのパッシベーション膜ＰＡ１０１の上面との間の段差ＤＳ１０２が大きくなる。この段差ＤＳ１０２が大きいと、封止樹脂ＭＲの熱膨張係数とパッシベーション膜ＰＡ１０１の熱膨張係数との差に起因にしてパッドＰＤ１０１上のパッシベーション膜ＰＡ１０１が封止樹脂ＭＲから受ける応力（圧力）が大きくなり、パッシベーション膜ＰＡ１０１が割れてクラックＣＲが生じやすくなる。

図４０および図４１の検討例の半導体装置では、図４２〜図４４を参照して説明したように、パッシベーション膜ＰＡ１０１にクラックまたは剥がれが発生する虞がある。パッシベーション膜ＰＡ１０１にクラックまたは剥がれが生じると、クラックまたは剥がれの発生により生じた空間に水分などが侵入することで、配線または絶縁膜などの劣化が進行し、半導体装置の信頼性が低下する虞がある。

ここで、図４２および図４３を参照して説明したパッシベーション膜ＰＡ１０１におけるクラックまたは剥がれの発生を防止するために、開口部ＯＰ１０１の面積を大きくすることも考えられる。開口部ＯＰ１０１の面積を大きくすれば、図４２の場合は反応層ＡＲがパッシベーション膜ＰＡ１０１に接触することを防ぐことができ、また、図４３の場合は、Ｃｕワイヤのボール部により押し出されたアルミニウム膜ＡＭ１０１がパッシベーション膜ＰＡ１０１に加える応力を低減することができる。

しかしながら、開口部ＯＰ１０１の面積を大きくすることは、半導体装置の平面寸法の増大につながり、近年の半導体装置の小型化の要求には逆行してしまう。

また、図４４を参照して説明したパッシベーション膜ＰＡ１０１におけるクラックＣＲの発生を防止するために、パッドＰＤ１０１の上面端部から開口部ＯＰ１０１の内壁までの距離を長くすることも考えられる。パッドＰＤ１０１の上面端部から開口部ＯＰ１０１の内壁までの距離（図４４に示される距離Ｌ１０１に対応）を長くすることにより、パッドＰＤ１０１の上面とパッシベーション膜ＰＡ１０１とが接する面積が大きくなれば、封止樹脂ＭＲからパッシベーション膜ＰＡ１０１が受ける応力を分散させることができ、クラックＣＲの発生を抑制することができる。

しかしながら、パッドＰＤ１０１の上面端部から開口部ＯＰ１０１の内壁までの距離（図４４に示される距離Ｌ１０１に対応）を大きくすることは、パッドＰＤ１０１の平面寸法の増加につながるため、半導体装置の平面寸法の増大を招き、近年の半導体装置の小型化の要求には逆行してしまう。

上記図４２〜図４４を参照して説明した課題は、アルミニウム膜ＡＭ１０１の厚みが厚いほど発生しやすくなる課題である。このため、上記図４０および図４１の検討例の半導体装置において、アルミニウム膜ＡＭ１０１の膜厚を薄くすることも考えられる。しかしながら、上記図４０および図４１の検討例の半導体装置において、アルミニウム膜ＡＭ１０１の膜厚を薄くすることは、配線Ｍ１０６の厚みを薄くすることにつながり、配線Ｍ１０６の抵抗（配線抵抗）を上昇させてしまうため、半導体装置の性能の低下につながってしまう。かといって、アルミニウム膜ＡＭ１０１の厚みが厚いと、上記図４２〜図４４を参照して説明したような課題が発生しやすくなってしまい、半導体装置の信頼性を低下させ、ひいては半導体装置の性能を低下させてしまう。

＜主要な特徴と効果について＞
本実施の形態の半導体装置は、半導体基板ＳＢと、半導体基板ＳＢ上に形成された層間絶縁膜ＩＬ７（第１絶縁膜）と、層間絶縁膜ＩＬ７上に形成されたパッドＰＤと、層間絶縁膜ＩＬ７上にパッドＰＤを覆うように形成された絶縁膜ＰＡ（第２絶縁膜）と、絶縁膜ＰＡに形成されかつパッドＰＤの一部を露出する開口部ＯＰ１（第１開口部）とを有している。パッドＰＤは、Ａｌ含有導電膜ＡＭ１（第１Ａｌ含有導電膜）とＡｌ含有導電膜ＡＭ１上のバリア導体膜ＢＲ２（第１導電膜）とバリア導体膜ＢＲ２上のＡｌ含有導電膜ＡＭ２（第２Ａｌ含有導電膜）とを有する積層導電膜により形成されている。パッドＰＤは、Ａｌ含有導電膜ＡＭ１とバリア導体膜ＢＲ２とＡｌ含有導電膜ＡＭ２とを有する厚膜部ＰＤ１と、Ａｌ含有導電膜ＡＭ１を有するがＡｌ含有導電膜ＡＭ２を有していない薄膜部ＰＤ２とを備えており、薄膜部ＰＤ２は厚膜部ＰＤ１よりも薄く、開口部ＯＰ１からパッドＰＤの薄膜部ＰＤ２が露出されている。

本実施の形態の主要な特徴のうちの一つは、パッドＰＤは、Ａｌ含有導電膜ＡＭ１とその上のバリア導体膜ＢＲ２とその上のＡｌ含有導電膜ＡＭ２とを有する積層導電膜により形成されており、Ａｌ含有導電膜ＡＭ１とバリア導体膜ＢＲ２とＡｌ含有導電膜ＡＭ２とを有する厚膜部ＰＤ１と、Ａｌ含有導電膜ＡＭ１を有するがＡｌ含有導電膜ＡＭ２を有さない薄膜部ＰＤ２とを備えていることである。そして、薄膜部ＰＤ２は厚膜部ＰＤ１よりも薄く、開口部ＯＰ１からは、パッドＰＤの薄膜部ＰＤ２が露出されている。

上記図４２〜図４４を参照して説明した課題は、上記アルミニウム膜ＡＭ１０１の厚みが厚いほど発生しやすくなる課題である。それに対して、本実施の形態では、パッドＰＤを、Ａｌ含有導電膜ＡＭ１とその上のバリア導体膜ＢＲ２とその上のＡｌ含有導電膜ＡＭ２とを有する積層導電膜により形成している。そして、パッドＰＤがＡｌ含有導電膜ＡＭ１とバリア導体膜ＢＲ２とＡｌ含有導電膜ＡＭ２とを有する厚膜部ＰＤ１と、Ａｌ含有導電膜ＡＭ１を有するがＡｌ含有導電膜ＡＭ２を有していない薄膜部ＰＤ２とを備え、開口部ＯＰ１からは、パッドＰＤの薄膜部ＰＤ２が露出されるようにしている。このため、パッドＰＤにおける開口部ＯＰ１から露出される部分では、Ａｌ含有導電膜ＡＭ１は有るが、Ａｌ含有導電膜ＡＭ２は存在しておらず、Ａｌ含有導電膜ＡＭ２が存在しない分、Ａｌ含有導電膜の厚みを小さくすることができる。すなわち、上記図４０の検討例におけるアルミニウム膜ＡＭ１０１の厚みＴ１０１と、本実施の形態におけるＡｌ含有導電膜ＡＭ１の厚みＴ４とＡｌ含有導電膜ＡＭ２の厚みＴ５との合計とを同じ（Ｔ４＋Ｔ５＝Ｔ１０１）と仮定すると、Ａｌ含有導電膜ＡＭ１の厚みＴ４は、アルミニウム膜ＡＭ１０１の厚みＴ１０１よりも、Ａｌ含有導電膜ＡＭ２の厚みＴ５の分だけ薄くすることができる。このため、本実施の形態では、上記図４２〜図４４を参照して説明した課題を、解決または改善することができる。

例えば、上記図４２を参照して説明した課題に関しては、ボンディングワイヤＢＷとしてＡｕワイヤを本実施の形態の半導体装置のパッドＰＤに接続した場合、Ａｕワイヤは開口部ＯＰ１から露出されるパッドＰＤの薄膜部ＰＤ２に接続される。パッドＰＤの薄膜部ＰＤ２は、Ａｌ含有導電膜ＡＭ１を有しているが、Ａｌ含有導電膜ＡＭ２を有していないため、Ａｕワイヤに対するＡｌ（アルミニウム）の供給量を抑えることができる。このため、ＡｕワイヤとＡｌ含有導電膜との反応時間を短縮することができ、Ａｕ−Ａｌ合金からなる反応層（上記反応層ＡＲに相当するもの）の成長を防ぐことができる。従って、パッシベーション膜である絶縁膜ＰＡにおけるクラックまたは剥がれの発生を抑制または防止することができる。これにより、半導体装置の信頼性を向上させることができ、ひいては、半導体装置の性能を向上させることができる。また、開口部ＯＰ１の平面寸法（平面積）を大きくしなくとも、絶縁膜ＰＡにおけるクラックまたは剥がれの発生を防止することができるため、半導体装置（半導体チップ）の小型化（小面積化）に有利である。

また、上記図４３を参照して説明した課題に関しては、ボンディングワイヤＢＷとしてＣｕワイヤを本実施の形態の半導体装置のパッドＰＤに接続した場合、Ｃｕワイヤは開口部ＯＰ１から露出されるパッドＰＤの薄膜部ＰＤ２に接続される。パッドＰＤの薄膜部ＰＤ２は、Ａｌ含有導電膜ＡＭ１を有しているが、Ａｌ含有導電膜ＡＭ２を有していないため、Ａｌ含有導電膜よりも硬いＣｕワイヤが、パッドＰＤに潜り込む量を低減することができる。これにより、Ｃｕワイヤの接続に伴ってパッドＰＤを構成するＡｌ含有導電膜が、開口部ＯＰ１内において上方に盛り上がる量を低減することができるため、当該Ａｌ含有導電膜により絶縁膜ＰＡが圧力を受けることを抑制または防止することができる。従って、パッシベーション膜である絶縁膜ＰＡにおけるクラックまたは剥がれの発生を抑制または防止することができる。これにより、半導体装置の信頼性を向上させることができ、ひいては、半導体装置の性能を向上させることができる。また、開口部ＯＰ１の平面寸法（平面積）を大きくしなくとも、絶縁膜ＰＡにおけるクラックまたは剥がれの発生を防止することができるため、半導体装置（半導体チップ）の小型化（小面積化）に有利である。

また、本実施の形態では、ＣｕワイヤがパッドＰＤに埋もれることを抑制または防止することができ、また、膜厚が小さい薄膜部ＰＤ２にＣｕワイヤを圧着することができるため、ワイヤボンディング時に圧着圧力がパッドに吸収されてしまうのを抑制または防止することができる。このため、Ｃｕワイヤを圧着によりパッドＰＤに対して強固に接続することができるようになる。従って、パッドＰＤに対してＣｕワイヤを的確に接続することができ、ＣｕワイヤとパッドＰＤとの間の導通を確実に確保することができるため、半導体装置の信頼性を向上させることができ、ひいては、半導体装置の性能を向上させることができる。

なお、ボンディングワイヤＢＷの材料がＡｇ（銀）の場合も、Ｃｕワイヤの場合とほぼ同様の効果を得ることができる。

また、上記図４４を参照して説明した課題に関しては、本実施の形態では、パッドＰＤの薄膜部ＰＤ２は、Ａｌ含有導電膜ＡＭ１を有しているが、Ａｌ含有導電膜ＡＭ２を有していないため、パッドＰＤの薄膜部ＰＤ２上に位置する絶縁膜ＰＡの上面とパッドＰＤの薄膜部ＰＤ２の横での絶縁膜ＰＡの上面との間の段差ＤＳ２を小さくすることができる。ここで、段差ＤＳ２は、図４４の段差ＤＳ１０２に相当するものであり、図５に示されている。このため、段差ＤＳ２を小さくできることで、封止樹脂（上記封止樹脂ＭＲに相当）の熱膨張係数と絶縁膜ＰＡの熱膨張係数との差に起因にしてパッドＰＤの薄膜部ＰＤ２上の絶縁膜ＰＡが封止樹脂（上記封止樹脂ＭＲに相当）から受ける応力（圧力）を抑制することができ、絶縁膜ＰＡが割れてクラック（上記クラックＣＲに相当するもの）が生じるのを抑制または防止することができる。従って、パッシベーション膜である絶縁膜ＰＡにおけるクラックの発生を抑制または防止することができるため、半導体装置の信頼性を向上させることができ、ひいては、半導体装置の性能を向上させることができる。また、パッドＰＤの薄膜部ＰＤ２の上面と絶縁膜ＰＡとの接触面積を大きくしなくとも、絶縁膜ＰＡにおけるクラックの発生を防止することができるため、半導体装置（半導体チップ）の小型化（小面積化）に有利である。

また、本実施の形態は、層間絶縁膜ＩＬ７上に、パッドＰＤと同層に配線Ｍ６を形成した場合に適用すれば、効果が大きい。この配線Ｍ６は、Ａｌ含有導電膜ＡＭ１（第１Ａｌ含有導電膜）とＡｌ含有導電膜ＡＭ１上のバリア導体膜ＢＲ２（第１導電膜）とバリア導体膜ＢＲ２上のＡｌ含有導電膜ＡＭ２（第２Ａｌ含有導電膜）とを有する積層導電膜により形成されている。より特定的には、配線Ｍ６は、パッドＰＤの厚膜部ＰＤ１と同じ積層構造を有している。

配線Ｍ６は、Ａｌ含有導電膜ＡＭ１だけでなく、Ａｌ含有導電膜ＡＭ２も有しているため、配線Ｍ６の抵抗（配線抵抗）を低減することができる。このため、半導体装置の性能を向上させることができる。

すなわち、パッドＰＤにおいて、開口部ＯＰ１から露出する部分を、Ａｌ含有導電膜ＡＭ１を有するがＡｌ含有導電膜ＡＭ２を有していない薄膜部ＰＤ２により構成することで、上記図４２〜図４４を参照して説明した課題を解決することができ、配線Ｍ６については、Ａｌ含有導電膜ＡＭ１だけでなくＡｌ含有導電膜ＡＭ２も有した構造とすることで、配線Ｍ６の抵抗を低減することができる。これにより、パッドＰＤに関連して半導体装置の信頼性の向上を図ることができるとともに、配線Ｍ６に関連して半導体装置の性能を向上させることができる。

また、本実施の形態では、パッドＰＤおよび配線Ｍ６を形成するのに、Ａｌ含有導電膜ＡＭ１（第１Ａｌ含有導電膜）とＡｌ含有導電膜ＡＭ１上のバリア導体膜ＢＲ２（第１導電膜）とバリア導体膜ＢＲ２上のＡｌ含有導電膜ＡＭ２（第２Ａｌ含有導電膜）とを有する積層導電膜（具体的には積層膜ＬＭ）を用いている。Ａｌ含有導電膜ＡＭ１とＡｌ含有導電膜ＡＭ２との間にバリア導体膜ＢＲ２を介在させることで、パッドＰＤの薄膜部ＰＤ２はＡｌ含有導電膜ＡＭ２を有さず、パッドＰＤの厚膜部ＰＤ１と配線Ｍ６とはＡｌ含有導電膜ＡＭ２を有するという構造を、的確に得ることができる。

このため、バリア導体膜ＢＲ２は、Ａｌ含有導電膜ＡＭ１，ＡＭ２に対するエッチング選択比を確保できるような導電材料により形成することが望ましく、Ａｌ含有導電膜ＡＭ１，ＡＭ２とは異なる導電材料により形成する必要がある。従って、Ａｌ含有導電膜ＡＭ１，ＡＭ２はＡｌ（アルミニウム）を主成分とする導電膜であるのに対して、バリア導体膜ＢＲ２は、Ａｌ（アルミニウム）を含有しない材料により形成することが好ましい。例えば窒化チタン（ＴｉＮ）膜などをバリア導体膜ＢＲ２として好適に用いることができる。

また、バリア導体膜ＢＲ１，ＢＲ３は、形成しないことも可能であるが、形成した方がより好ましく、バリア導体膜ＢＲ１を形成することにより、下地（例えば層間絶縁膜ＩＬ７）に対する密着性を向上させることができ、また、バリア導体膜ＢＲ３は、フォトリソグラフィ工程における反射防止膜として機能させることができる。

また、バリア導体膜ＢＲ１とバリア導体膜ＢＲ２とバリア導体膜ＢＲ３とが同じ導電材料により形成されていれば、パッドＰＤと配線Ｍ６の加工がより容易となるため、より好ましい。この観点で、バリア導体膜ＢＲ１とバリア導体膜ＢＲ２とバリア導体膜ＢＲ３とに、いずれも窒化チタン（ＴｉＮ）膜を用いることは、好適である。

また、Ａｌ含有導電膜ＡＭ１の厚み（膜厚）Ｔ４とＡｌ含有導電膜ＡＭ２の厚み（膜厚）Ｔ５とのそれぞれは、バリア導体膜ＢＲ１，ＢＲ２，ＢＲ３の各膜厚よりも大きいことが好ましい。Ａｌ含有導電膜ＡＭ１，ＡＭ２は、バリア導体膜ＢＲ１，ＢＲ２，ＢＲ３よりも抵抗率が低いため、Ａｌ含有導電膜ＡＭ１，ＡＭ２の各厚みＴ４，Ｔ５をバリア導体膜ＢＲ１，ＢＲ２，ＢＲ３の各厚み（膜厚）よりも大きくすることにより、配線Ｍ６の抵抗を低減することができる。

また、Ａｌ含有導電膜ＡＭ２の厚みＴ５は、Ａｌ含有導電膜ＡＭ１の厚みＴ４よりも大きい（Ｔ５＞Ｔ４）ことが好ましい。換言すれば、Ａｌ含有導電膜ＡＭ１の厚みＴ４は、Ａｌ含有導電膜ＡＭ２の厚みＴ５よりも小さいことが好ましい。Ａｌ含有導電膜ＡＭ１の厚みＴ４をＡｌ含有導電膜ＡＭ２の厚みＴ５よりも小さくすることにより、上記図４２〜図４４を参照して説明した課題をより的確に解決できるとともに、Ａｌ含有導電膜ＡＭ２の厚みＴ５をＡｌ含有導電膜ＡＭ１の厚みＴ４よりも大きくすることにより、配線Ｍ６の抵抗をより低減することができる。これにより、パッドＰＤに関連して半導体装置の信頼性の向上をより的確に図ることができるとともに、配線Ｍ６に関連して半導体装置の性能をより的確に向上させることができる。この観点で、Ａｌ含有導電膜ＡＭ１の厚みＴ４は、１μｍ以下であれば、より好ましい。

また、本実施の形態とは異なり、Ａｌ含有導電膜ＡＭ１とＡｌ含有導電膜ＡＭ２との間に介在するバリア導体膜ＢＲ２の代わりに絶縁膜を用いた場合には、配線Ｍ６を構成するＡｌ含有導電膜ＡＭ１とＡｌ含有導電膜ＡＭ２との間に絶縁膜が介在することになるため、Ａｌ含有導電膜ＡＭ１とＡｌ含有導電膜ＡＭ２との間の導通を上手くとれなくなってしまう。この場合、配線としての機能を損なうか、あるいは、配線の抵抗の著しい増加を招いてしまう。また、パッドＰＤを構成するＡｌ含有導電膜ＡＭ１とＡｌ含有導電膜ＡＭ２との間に絶縁膜が介在することになるため、パッドＰＤの抵抗が増大してしまう。

それに対して、本実施の形態では、Ａｌ含有導電膜ＡＭ１とＡｌ含有導電膜ＡＭ２との間に介在させるバリア導体膜ＢＲ２は、絶縁膜ではなく導電膜（導電体膜）である。すなわち、Ａｌ含有導電膜ＡＭ１とＡｌ含有導電膜ＡＭ２との間には、絶縁膜は介在しておらず、導電膜であるバリア導体膜ＢＲ２が介在している。このため、配線Ｍ６を構成するＡｌ含有導電膜ＡＭ１とＡｌ含有導電膜ＡＭ２との間は導電膜であるバリア導体膜ＢＲ２を介して電気的に接続されており、Ａｌ含有導電膜ＡＭ１とＡｌ含有導電膜ＡＭ２との間に絶縁膜は介在していないため、配線Ｍ６の抵抗が増大するのを抑制または防止することができる。従って、配線Ｍ６の低抵抗化を図ることができる。また、パッドＰＤの厚膜部ＰＤ１を構成するＡｌ含有導電膜ＡＭ１とＡｌ含有導電膜ＡＭ２との間にバリア導体膜ＢＲ２が介在しても、Ａｌ含有導電膜ＡＭ１とＡｌ含有導電膜ＡＭ２との間は、バリア導体膜ＢＲ２を介して電気的に接続されており、パッドＰＤの厚膜部ＰＤ１の抵抗が増大するのを抑制または防止することができる。従って、パッドＰＤの低抵抗化も図ることができる。

（実施の形態２）
図４５および図４６は、本実施の形態２の半導体装置の要部断面図である。図４５は、上記実施の形態１の上記図３（すなわち上記図２のＡ−Ａ線の断面図）に対応し、図４６は、上記実施の形態１の上記図４（すなわち上記図２のＢ−Ｂ線の断面図）に対応している。上記図３および図４と同様に、図４５および図４６でも、配線Ｍ５および層間絶縁膜ＩＬ６よりも下の構造は、図示を省略している。

図４５および図４６に示される本実施の形態２の半導体装置が、上記図３および図４に示される上記実施の形態１の半導体装置と相違しているのは、以下の点である。すなわち、上記実施の形態１では、上記図３からも分かるように、パッドＰＤの薄膜部ＰＤ２は、バリア導体膜ＢＲ２を有していない。一方、本実施の形態２では、図４５からも分かるように、パッドＰＤの薄膜部ＰＤ２は、開口部ＯＰ１から露出される領域ではバリア導体膜ＢＲ２を有していない（すなわちＡｌ含有導電膜ＡＭ１の上面が露出されている）が、絶縁膜ＰＡで覆われている領域では、バリア導体膜ＢＲ２を有している。これ以外の構成は、本実施の形態２の半導体装置も、上記実施の形態１の半導体装置と同様であるので、ここではその繰り返しの説明は省略する。

つまり、配線Ｍ６の構成については、本実施の形態２の半導体装置も、上記実施の形態１の半導体装置と同様であり、また、パッドＰＤの厚膜部ＰＤ１の構成については、本実施の形態２の半導体装置も、上記実施の形態１の半導体装置と同様である。一方、上記実施の形態１では、パッドＰＤの薄膜部ＰＤ２は、開口部ＯＰ１から露出される部分も、絶縁膜ＰＡで覆われる部分も、バリア導体膜ＢＲ１とその上のＡｌ含有導電膜ＡＭ１との積層膜により構成され、バリア導体膜ＢＲ２は有していなかった。

それに対して、本実施の形態２では、パッドＰＤの薄膜部ＰＤ２のうち、開口部ＯＰ１から露出される部分は、バリア導体膜ＢＲ１とその上のＡｌ含有導電膜ＡＭ１との積層膜により構成され、パッドＰＤの薄膜部ＰＤ２のうち、絶縁膜ＰＡで覆われる部分は、バリア導体膜ＢＲ１とその上のＡｌ含有導電膜ＡＭ１とその上のバリア導体膜ＢＲ２との積層膜により構成されている。すなわち、パッドＰＤの薄膜部ＰＤ２のうち、開口部ＯＰ１から露出される部分では、Ａｌ含有導電膜ＡＭ１上にバリア導体膜ＢＲ２が形成されておらず、開口部ＯＰ１からＡｌ含有導電膜ＡＭ１の上面が露出され、パッドＰＤの薄膜部ＰＤ２のうち、絶縁膜ＰＡで覆われる部分では、Ａｌ含有導電膜ＡＭ１上にバリア導体膜ＢＲ２が形成され、そのバリア導体膜ＢＲ２が絶縁膜ＰＡで覆われている。なお、パッドＰＤの薄膜部ＰＤ２のＡｌ含有導電膜ＡＭ１（の上面）が開口部ＯＰ１の底部で露出されていることは、本実施の形態２も上記実施の形態１と共通である。すなわち、開口部ＯＰ１から露出されるパッドＰＤのパッド面ＰＤＲが、Ａｌ含有導電膜ＡＭ１の上面により形成されていることは、本実施の形態２も上記実施の形態１と共通である。

本実施の形態２においても、上記実施の形態１とほぼ同様の効果を得ることができる。

但し、本実施の形態２では、パッドＰＤの薄膜部ＰＤ２のうち、絶縁膜ＰＡで覆われる部分は、バリア導体膜ＢＲ２を有しているため、開口部ＯＰ１の内壁下部でバリア導体膜ＢＲ２の側面が露出してしまう。それに対して、上記実施の形態１では、パッドＰＤの薄膜部ＰＤ２は、開口部ＯＰ１から露出される部分も、絶縁膜ＰＡで覆われる部分も、バリア導体膜ＢＲ２を有していないため、開口部ＯＰ１の内壁下部でバリア導体膜ＢＲ２の側面が露出しなくてすむ。このため、上記実施の形態１では、開口部ＯＰ１の内壁下部でバリア導体膜ＢＲ２の側面が露出しないことで、高温高湿負荷試験でバリア導体膜ＢＲ２が酸化してしまうのをより的確に防止することができるため、半導体装置の信頼性を、より向上させることができる。

次に、本実施の形態２の半導体装置の製造工程について、図４７〜図６６を参照して説明する。図４７〜図６６は、本実施の形態２の半導体装置の製造工程中の要部断面図である。

図４７〜図６６では、上記図４５および図４６と同様に、第５配線層（配線Ｍ５および層間絶縁膜ＩＬ６）よりも下の構造の図示は省略している。但し、図４７〜図６６のうち、図４７、図４９、図５１、図５３、図５５、図５７、図５９、図６１、図６３および図６５は、上記図４５に対応する領域の断面図（すなわち上記図２のＡ−Ａ線に相当する位置での断面図）が示されている。また、図４７〜図６６のうち、図４８、図５０、図５２、図５４、図５６、図５８、図６０、図６２、図６４および図６６は、上記図４６に対応する領域の断面図（すなわち上記図２のＢ−Ｂ線に相当する位置での断面図）が示されている。

本実施の形態２では、上記図１７の工程（Ａｌ含有導電膜ＡＭ２のエッチング工程）までは、上記実施の形態１と同様であるので、ここではその繰り返しの説明は省略する。

本実施の形態２では、上記図１７の工程（Ａｌ含有導電膜ＡＭ２のエッチング工程）までを上記実施の形態１と同様に行ってから、上記実施の形態１とは異なり上記図１８の工程（バリア導体膜ＢＲ２のエッチング工程）は行わずに、図４７および図４８に示されるように、フォトレジストパターンＲＰ１を除去する。

このため、上記実施の形態１では、上記図１９および図２０に示されるように、薄膜部ＬＭ２は、バリア導体膜ＢＲ１とその上のＡｌ含有導電膜ＡＭ１との積層膜により形成されていたのに対して、本実施の形態２では、図４７および図４８に示されるように、薄膜部ＬＭ２は、バリア導体膜ＢＲ１とその上のＡｌ含有導電膜ＡＭ１とその上のバリア導体膜ＢＲ２との積層膜により形成されている。薄膜部ＬＭ２にバリア導体膜ＢＲ２が残存していること以外は、図４７および図４８の構造は、上記図１９および図２０の構造と同様であるので、ここではその繰り返しの説明は省略する。

次に、図４９および図５０に示されるように、積層膜ＬＭ上に、フォトリソグラフィ技術を用いて上記実施の形態１と同様のフォトレジストパターンＲＰ２を形成する。

次に、フォトレジストパターンＲＰ２をエッチングマスクとして用いて、積層膜ＬＭをエッチングする。この積層膜ＬＭのエッチング工程は、図５１および図５２のエッチング工程と、図５３および図５４のエッチング工程と、図５５および図５６のエッチング工程と、図５７および図５８のエッチング工程と、図５９および図６０のエッチング工程とを有している。

すなわち、まず、図５１および図５２に示されるように、フォトレジストパターンＲＰ２から露出するバリア導体膜ＢＲ３をエッチングする。このエッチングは、ドライエッチングが好ましく、また、バリア導体膜ＢＲ３のエッチング速度に比べてＡｌ含有導電膜ＡＭ２のエッチング速度が遅くなるようなエッチング条件でエッチングを行うことが好ましい。これにより、フォトレジストパターンＲＰ２から露出するバリア導体膜ＢＲ３をエッチングにより選択的に除去してＡｌ含有導電膜ＡＭ２を露出させるとともに、そのＡｌ含有導電膜ＡＭ２をエッチングストッパとして機能させることができる。バリア導体膜ＢＲ３とＡｌ含有導電膜ＡＭ２とは材料が異なるため、エッチング選択比を確保することができる。

また、図５１および図５２のエッチング工程（バリア導体膜ＢＲ３のエッチング工程）は、積層膜ＬＭの薄膜部ＬＭ２のうち、フォトレジストパターンＲＰ２で覆われていない領域ではバリア導体膜ＢＲ２が露出されている状態で、エッチングが行われる。このため、図５１および図５２のエッチング工程（バリア導体膜ＢＲ３のエッチング工程）は、バリア導体膜ＢＲ２のエッチング速度に比べてＡｌ含有導電膜ＡＭ１のエッチング速度が遅くなるようなエッチング条件でエッチングを行うことが好ましい。これにより、フォトレジストパターンＲＰ２から露出するバリア導体膜ＢＲ２をエッチングにより選択的に除去してＡｌ含有導電膜ＡＭ１を露出させるとともに、そのＡｌ含有導電膜ＡＭ１をエッチングストッパとして機能させることができる。従って、図５１および図５２のエッチング工程は、バリア導体膜ＢＲ３，ＢＲ２の各エッチング速度に比べてＡｌ含有導電膜ＡＭ２，ＡＭ１の各エッチング速度が遅くなるようなエッチング条件でエッチングを行うことが好ましい。また、バリア導体膜ＢＲ３とバリア導体膜ＢＲ２とは、同じ材料により形成しておくことが好ましく、これにより、露出するバリア導体膜ＢＲ３およびバリア導体膜ＢＲ２を的確に除去することができるようになる。

それから、図５３および図５４に示されるように、フォトレジストパターンＲＰ２から露出するＡｌ含有導電膜ＡＭ２をエッチングし、また、積層膜ＬＭの薄膜部ＬＭ２のうち、フォトレジストパターンＲＰ２で覆われていない領域のＡｌ含有導電膜ＡＭ１をエッチングする。図５３および図５４のエッチング工程は、上記実施の形態１の上記図２５および図２６のエッチング工程と同様であるので、ここでは、その繰り返しの説明は省略する。

それから、図５５および図５６に示されるように、フォトレジストパターンＲＰ２から露出するバリア導体膜ＢＲ２をエッチングし、また、積層膜ＬＭの薄膜部ＬＭ２のうち、フォトレジストパターンＲＰ２で覆われていない領域のバリア導体膜ＢＲ１をエッチングする。図５５および図５６のエッチング工程は、上記実施の形態１の上記図２７および図２８のエッチング工程と同様であるので、ここでは、その繰り返しの説明は省略する。

それから、図５７および図５８に示されるように、フォトレジストパターンＲＰ２から露出するＡｌ含有導電膜ＡＭ１をエッチングする。図５７および図５８のエッチング工程は、上記実施の形態１の上記図２９および図３０のエッチング工程と同様であるので、ここでは、その繰り返しの説明は省略する。

それから、図５９および図６０に示されるように、フォトレジストパターンＲＰ２から露出するバリア導体膜ＢＲ１をエッチングする。図５９および図６０のエッチング工程は、上記実施の形態１の上記図３１および図３２のエッチング工程と同様であるので、ここでは、その繰り返しの説明は省略する。

このようにして、フォトレジストパターンＲＰ２で覆われていない領域で、積層膜ＬＭを構成するバリア導体膜ＢＲ３とＡｌ含有導電膜ＡＭ２とバリア導体膜ＢＲ２とＡｌ含有導電膜ＡＭ１とバリア導体膜ＢＲ１とが除去されることにより、積層膜ＬＭはフォトレジストパターンＲＰ２と同じ平面形状にパターニングされ、それによって、配線Ｍ６とパッドＰＤが形成される。その後、図６１および図６２に示されるように、フォトレジストパターンＲＰ２を除去する。

上記実施の形態１では、上記図３３および図３４に示されるように、パッドＰＤの薄膜部ＰＤ２は、バリア導体膜ＢＲ１とその上のＡｌ含有導電膜ＡＭ１との積層膜により形成されていた。それに対して、本実施の形態２では、上記図６１および図６２に示されるように、パッドＰＤの薄膜部ＰＤ２は、バリア導体膜ＢＲ１とその上のＡｌ含有導電膜ＡＭ１とその上のバリア導体膜ＢＲ２との積層膜により形成されている。パッドＰＤの薄膜部ＰＤ２にバリア導体膜ＢＲ２が残存していること以外は、上記図６１および図６２の構造は、上記図３３および図３４の構造と同様であるので、ここではその繰り返しの説明は省略する。

次に、図６３および図６４に示されるように、層間絶縁膜ＩＬ７上に、パッドＰＤおよび配線Ｍ６を覆うように、上記実施の形態１と同様の絶縁膜（パッシベーション膜）ＰＡを形成する。

次に、図６５および図６６に示されるように、フォトグラフィ技術およびエッチング技術を用いて、絶縁膜ＰＡに開口部ＯＰ１を形成する。具体的には、絶縁膜ＰＡ上にフォトリソグラフィ技術を用いてフォトレジストパターン（図示せず）を形成してから、このフォトレジストパターンをエッチングマスクとして用いて絶縁膜ＰＡをエッチングすることにより、絶縁膜ＰＡに開口部ＯＰ１を形成することができる。開口部ＯＰ１は、平面視でパッドＰＤの薄膜部ＰＤ２に内包されるように形成される。但し、本実施の形態２では、開口部ＯＰ１の底部で露出したバリア導体膜ＢＲ２もエッチングにより除去する。その後、このフォトレジストパターンは除去される。

開口部ＯＰ１の底部では、パッドＰＤの薄膜部ＰＤ２を構成するＡｌ含有導電膜ＡＭ１の上面（表面）が露出して、パッド面ＰＤＲとなる。これにより、パッドＰＤの薄膜部ＰＤ２のうち、開口部ＯＰ１から露出される部分は、バリア導体膜ＢＲ１とその上のＡｌ含有導電膜ＡＭ１との積層膜により構成され、パッドＰＤの薄膜部ＰＤ２のうち、絶縁膜ＰＡで覆われる部分は、バリア導体膜ＢＲ１とその上のＡｌ含有導電膜ＡＭ１とその上のバリア導体膜ＢＲ２との積層膜により構成される。パッドＰＤの厚膜部ＰＤ１と配線Ｍ６は、絶縁膜ＰＡで覆われた状態が維持され、開口部ＯＰ１から露出されない。

（実施の形態３）
図６７および図６８は、本実施の形態３の半導体装置の要部断面図である。図６７は、上記実施の形態１の上記図３（すなわち上記図２のＡ−Ａ線の断面図）に対応し、図６８は、上記実施の形態１の上記図４（すなわち上記図２のＢ−Ｂ線の断面図）に対応している。上記図３および図４と同様に、図６７および図６８でも、配線Ｍ５および層間絶縁膜ＩＬ６よりも下の構造は、図示を省略している。

図６７および図６８に示される本実施の形態３の半導体装置が、上記図３および図４に示される上記実施の形態１の半導体装置と相違しているのは、以下の点である。すなわち、上記実施の形態１では、パッドＰＤの一部が開口部ＯＰ２内に配置（充填）され、開口部ＯＰ２から露出される配線Ｍ５の上面にパッドＰＤが接することにより、パッドＰＤが配線Ｍ５と電気的に接続されている。また、上記実施の形態１では、配線Ｍ６の一部が開口部ＯＰ３内に配置（充填）され、開口部ＯＰ３から露出される配線Ｍ５の上面に配線Ｍ６が接することにより、配線Ｍ６が配線Ｍ５と電気的に接続されている。一方、本実施の形態３では、図６７からも分かるように、開口部ＯＰ２内には導電性のプラグ（コンタクトプラグ）ＰＧ１が接続用導体部として埋め込まれており、このプラグＰＧ１を介してパッドＰＤが配線Ｍ５と電気的に接続されている。また、本実施の形態３では、図６８からも分かるように、開口部ＯＰ３内には導電性のプラグＰＧ２が接続用導体部として埋め込まれており、このプラグＰＧ２を介して配線Ｍ６が配線Ｍ５と電気的に接続されている。

つまり、上記実施の形態１では、パッドＰＤの厚膜部ＰＤ１の一部は、層間絶縁膜ＩＬ７に形成された開口部ＯＰ２内に配置され、絶縁膜ＩＬ７よりも下層に形成された配線Ｍ５に電気的に接続されている。一方、本実施の形態３では、パッドＰＤの厚膜部ＰＤ１の下には、層間絶縁膜ＩＬ７に形成された開口部ＯＰ２内に埋め込まれた導電性のプラグ（コンタクトプラグ）ＰＧ１が配置され、パッドＰＤは、そのプラグＰＧ１を通じて、層間絶縁膜ＩＬ７よりも下層に形成された配線Ｍ５に電気的に接続されている。

これ以外の構成は、本実施の形態３の半導体装置も、上記実施の形態１の半導体装置と同様であるので、ここではその繰り返しの説明は省略する。

すなわち、本実施の形態３では、層間絶縁膜ＩＬ７の開口部ＯＰ２，ＯＰ３内にそれぞれプラグ（コンタクトプラグ）ＰＧ１，ＰＧ２が埋め込まれ、プラグＰＧ１，ＰＧ２が埋め込まれた層間絶縁膜ＩＬ７上に、パッドＰＤおよび配線Ｍ６が形成されている。パッドＰＤの厚膜部ＰＤ１が開口部ＯＰ２に埋め込まれたプラグＰＧ１と平面視で重なることで、パッドＰＤはそのプラグＰＧ１の上面と接しており、そのプラグＰＧ１の底面は配線Ｍ５と接している。これにより、パッドＰＤはプラグＰＧ１を介して、配線Ｍ５と電気的に接続されている。

また、本実施の形態３では、配線Ｍ６が開口部ＯＰ３に埋め込まれたプラグＰＧ２と平面視で重なることで、配線Ｍ６はそのプラグＰＧ２の上面と接しており、そのプラグＰＧ２の底面は配線Ｍ５と接している。これにより、配線Ｍ６は、プラグＰＧ２を介して、配線Ｍ５と電気的に接続されている。プラグＰＧ２は、例えば、主としてタングステン膜などからなる。

プラグＰＧ１，ＰＧ２は、例えば次のようにして形成することができる。すなわち、まず、上記図１０および図１１のように層間絶縁膜ＩＬ７に開口部ＯＰ２，ＯＰ３を形成する。それから、層間絶縁膜ＩＬ７上に、開口部ＯＰ２，ＯＰ３内を埋める用にプラグ用導電膜を形成してから、ＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）法などにより開口部ＯＰ２，ＯＰ３の外部のプラグ用導電膜を除去し、開口部ＯＰ２，ＯＰ３内にプラグ用導電膜を残す。これにより、開口部ＯＰ２，ＯＰ３内に残存するプラグ用導電膜により、プラグＰＧ１，ＰＧ２が形成される。プラグＰＧ１は開口部ＯＰ２内に形成され、プラグＰＧ２は開口部ＯＰ３内に形成される。その後、上記積層膜ＬＭを形成する工程およびその後の工程を上記実施の形態１とほぼ同様に行えばよい。

図６９および図７０は、本実施の形態３の変形例の半導体装置の要部断面図であり、本実施の形態３を上記実施の形態２に適用した場合に対応する。図６９は、上記実施の形態２の上記図４５（すなわち上記図２のＡ−Ａ線の断面図）に対応し、図７０は、上記実施の形態２の上記図４６（すなわち上記図２のＢ−Ｂ線の断面図）に対応している。上記図４５および図４６と同様に、図６９および図７０でも、配線Ｍ５および層間絶縁膜ＩＬ６よりも下の構造は、図示を省略している。

図４５および図４６に示される上記実施の形態２の場合も、本実施の形態３を適用して、図６９に示されるように、開口部ＯＰ２内に導電性のプラグＰＧ１を埋め込み、このプラグＰＧ１を介してパッドＰＤを配線Ｍ５と電気的に接続することができる。また、図７０に示されるように、開口部ＯＰ３内に導電性のプラグＰＧ２を埋め込み、このプラグＰＧ２を介して配線Ｍ６を配線Ｍ５と電気的に接続することができる。

本実施の形態３においても、上記実施の形態１とほぼ同様の効果を得ることができる。

更に、本実施の形態３では、層間絶縁膜ＩＬ７に埋め込まれたプラグＰＧ１を介してパッドＰＤを配線Ｍ５と接続しているため、開口部ＯＰ２に平面視で重なる領域でのパッドＰＤの上面の平坦性を高めることができる。このため、パッシベーション膜である絶縁膜ＰＡを形成する際にボイドが発生するのを、より的確に防止できるようになる。

一方、上記実施の形態１，２では、プラグＰＧ１を介さずに、パッドＰＤが直接的に配線Ｍ５に接続されているため、パッドＰＤから配線Ｍ５にかけて経路の抵抗を、より低減することができる。また、上記実施の形態１では、プラグＰＧ１，ＰＧ２を形成する工程が不要となるため、半導体装置の製造工程数を低減することができる。

（実施の形態４）
図７１および図７２は、本実施の形態４の半導体装置の要部断面図である。図７１は、上記実施の形態１の上記図３（すなわち上記図２のＡ−Ａ線の断面図）に対応し、図７２は、上記実施の形態１の上記図４（すなわち上記図２のＢ−Ｂ線の断面図）に対応している。上記図３および図４と同様に、図７１および図７２でも、配線Ｍ５および層間絶縁膜ＩＬ６よりも下の構造は、図示を省略している。

図７１および図７２に示される本実施の形態４の半導体装置が、上記図３および図４に示される上記実施の形態１の半導体装置と相違しているのは、以下の点である。すなわち、上記実施の形態１では、パッドＰＤは、薄膜部ＰＤ２と厚膜部ＰＤ１とを有していた。一方、本実施の形態４では、パッドＰＤは、厚膜部ＰＤ１は有しておらず、パッドＰＤ全体が薄膜部ＰＤ２により構成されている。

なお、図７１および図７２では、上記実施の形態３と同様に、開口部ＯＰ２内に導電性のプラグＰＧ１を埋め込み、このプラグＰＧ１を介してパッドＰＤを配線Ｍ５と電気的に接続し、また、開口部ＯＰ３内に導電性のプラグＰＧ２を埋め込み、このプラグＰＧ２を介して配線Ｍ６を配線Ｍ５と電気的に接続した場合が示されている。他の形態として、本実施の形態４においても、上記実施の形態１のように、プラグＰＧ１を介さずに、パッドＰＤを直接的に配線Ｍ５に接続することができ、また、プラグＰＧ２を介さずに、配線Ｍ６を直接的に配線Ｍ５に接続することができる。すなわち、図７１において、開口部ＯＰ２内にプラグＰＧ１を形成せずに、パッドＰＤの一部が開口部ＯＰ２内に配置（充填）され、開口部ＯＰ２から露出される配線Ｍ５の上面にパッドＰＤが接することにより、パッドＰＤを配線Ｍ５と電気的に接続することもできる。また、図７２において、開口部ＯＰ３内にプラグＰＧ２を形成せずに、配線Ｍ６の一部が開口部ＯＰ３内に配置（充填）され、開口部ＯＰ３から露出される配線Ｍ５の上面に配線Ｍ６が接することにより、配線Ｍ６を配線Ｍ５と電気的に接続することもできる。

これ以外の構成は、図７１および図７２に示される本実施の形態４の半導体装置も、上記実施の形態１の半導体装置と同様であるので、ここではその繰り返しの説明は省略する。

本実施の形態４では、図７１および図７２に示されるように、層間絶縁膜ＩＬ７上に、パッドＰＤと配線Ｍ６とが形成されている。パッドＰＤと配線Ｍ６とは同層（ここでは最上層配線層である第６配線層）に形成されているが、互いに離間されている。本実施の形態４では、パッドＰＤと配線Ｍ６とは、層構造が相違しており、パッドＰＤの厚みＴ６は、配線Ｍ６の厚みＴ３よりも薄い（Ｔ６＜Ｔ３）。具体的には、配線Ｍ６は、バリア導体膜ＢＲ１と、バリア導体膜ＢＲ１上のＡｌ含有導電膜ＡＭ１とＡｌ含有導電膜ＡＭ１上のバリア導体膜ＢＲ２と、バリア導体膜ＢＲ２上のＡｌ含有導電膜ＡＭ２と、Ａｌ含有導電膜ＡＭ２上のバリア導体膜ＢＲ３とを有する積層膜により形成されている。一方、パッドＰＤは、バリア導体膜ＢＲ１と、バリア導体膜ＢＲ１上のＡｌ含有導電膜ＡＭ１との積層膜により形成されており、バリア導体膜ＢＲ２とＡｌ含有導電膜ＡＭ２とバリア導体膜ＢＲ３とは有していない。パッドＰＤの厚みＴ６は、Ａｌ含有導電膜ＡＭ１の厚みとバリア導体膜ＢＲ１の厚みとの合計に対応し、配線Ｍ６の厚みＴ３は、バリア導体膜ＢＲ１の厚みとＡｌ含有導電膜ＡＭ１の厚みとバリア導体膜ＢＲ２の厚みとＡｌ含有導電膜ＡＭ２の厚みとバリア導体膜ＢＲ３の厚みとの合計に対応している。

つまり、配線Ｍ６の構成については、本実施の形態４も、上記実施の形態１と同様であり、配線Ｍ６は、バリア導体膜ＢＲ１とその上のＡｌ含有導電膜ＡＭ１とその上のバリア導体膜ＢＲ２とその上のＡｌ含有導電膜ＡＭ２とその上のバリア導体膜ＢＲ３との積層構造を有している。一方、本実施の形態４におけるパッドＰＤは、パッドＰＤ全体が、上記実施の形態１のパッドＰＤの薄膜部ＰＤ２と同様の構成を有しており、バリア導体膜ＢＲ１とその上のＡｌ含有導電膜ＡＭ１との積層構造を有している。

パッドＰＤを構成しているバリア導体膜ＢＲ１と、配線Ｍ６を構成しているバリア導体膜ＢＲ１とは、同工程で同層に形成された同材料の膜である。また、パッドＰＤを構成しているＡｌ含有導電膜ＡＭ１と、配線Ｍ６を構成しているＡｌ含有導電膜ＡＭ１とは、同工程で同層に形成された同材料の膜である。但し、パッドＰＤと配線Ｍ６とは互いに分離（離間）されているため、パッドＰＤを構成しているバリア導体膜ＢＲ１と、配線Ｍ６を構成しているバリア導体膜ＢＲ１とは、互いに分離（離間）されており、また、パッドＰＤを構成しているＡｌ含有導電膜ＡＭ１と、配線Ｍ６を構成しているＡｌ含有導電膜ＡＭ１とは、互いに分離（離間）されている。

なお、上記実施の形態１〜３と同様に、本実施の形態４においても、開口部ＯＰ１から露出されるパッドＰＤは、すなわちパッド面ＰＤＲは、半導体装置（半導体チップ）の外部接続用の端子として機能し、上記ボンディングワイヤＢＷなどの接続用部材を接続するために使用される。従って、上記実施の形態１〜３と同様に、本実施の形態４においても、開口部ＯＰ１から露出されるパッドＰＤは、すなわちパッド面ＰＤＲは、ボンディング用のパッドとして機能する。

本実施の形態４の半導体装置の構成をまとめると、次のようになる。

本実施の形態４の半導体装置は、半導体基板ＳＢと、半導体基板ＳＢ上に形成された層間絶縁膜ＩＬ７と、層間絶縁膜ＩＬ７上に形成されたパッドＰＤと、層間絶縁膜ＩＬ７上に形成された配線Ｍ６と、層間絶縁膜ＩＬ７上にパッドＰＤと配線Ｍ６を覆うように形成された絶縁膜ＰＡと、絶縁膜ＰＡに形成されかつパッドＰＤの一部を露出する開口部ＯＰ１とを有している。配線Ｍ６は、Ａｌ含有導電膜ＡＭ１（第１Ａｌ含有導電膜）とＡｌ含有導電膜ＡＭ１上のバリア導体膜ＢＲ２（第１導電膜）とバリア導体膜ＢＲ２上のＡｌ含有導電膜ＡＭ２（第２Ａｌ含有導電膜）とを有する積層導電膜により形成されている。パッドＰＤは、配線Ｍ６よりも薄く、Ａｌ含有導電膜ＡＭ１を含んでいるが、Ａｌ含有導電膜ＡＭ２を含んでいない。

本実施の形態４の主要な特徴のうちの一つは、層間絶縁膜ＩＬ７上にパッドＰＤと配線Ｍ６とが形成されており、配線Ｍ６は、Ａｌ含有導電膜ＡＭ１とその上のバリア導体膜ＢＲ２とその上のＡｌ含有導電膜ＡＭ２とを有する積層導電膜により形成され、パッドＰＤは、Ａｌ含有導電膜ＡＭ１を含んでいるが、Ａｌ含有導電膜ＡＭ２を含んでいないことである。

上記図４２〜図４４を参照して説明した課題は、上記アルミニウム膜ＡＭ１０１の厚みが厚いほど発生しやすくなる課題である。それに対して、本実施の形態４では、配線Ｍ６は、Ａｌ含有導電膜ＡＭ１とその上のバリア導体膜ＢＲ２とその上のＡｌ含有導電膜ＡＭ２とを有する積層導電膜により形成されているのに対して、パッドＰＤは、Ａｌ含有導電膜ＡＭ１を含んでいるが、Ａｌ含有導電膜ＡＭ２を含んでいない。パッドＰＤは、Ａｌ含有導電膜ＡＭ１を含んでいるが、Ａｌ含有導電膜ＡＭ２を含んでいない分、パッドＰＤを構成するＡｌ含有導電膜の厚みを小さくすることができる。すなわち、上記図４０の検討例におけるアルミニウム膜ＡＭ１０１の厚みＴ１０１と、本実施の形態４におけるＡｌ含有導電膜ＡＭ１の厚みＴ４とＡｌ含有導電膜ＡＭ２の厚みＴ５との合計とを同じ（Ｔ４＋Ｔ５＝Ｔ１０１）と仮定すると、Ａｌ含有導電膜ＡＭ１の厚みＴ４は、アルミニウム膜ＡＭ１０１の厚みＴ１０１よりも、Ａｌ含有導電膜ＡＭ２の厚みＴ５の分だけ薄くすることができる。このため、本実施の形態４では、上記図４２〜図４４を参照して説明した課題を、解決または改善することができる。上記図４２〜図４４を参照して説明した課題を解決または改善することができる理由は、本実施の形態４も上記実施の形態１と基本的には同じである。これは、パッドＰＤのうち、絶縁膜ＰＡの開口部ＯＰ１から露出する部分の構成（層構造）は、本実施の形態４と上記実施の形態１とで同じであるためである。

従って、本実施の形態４では、配線Ｍ６については、Ａｌ含有導電膜ＡＭ１だけでなくＡｌ含有導電膜ＡＭ２も有した構造とすることで、配線Ｍ６の抵抗を低減することができ、パッドＰＤについては、Ａｌ含有導電膜ＡＭ１を有するがＡｌ含有導電膜ＡＭ２を有していない構造とすることで、上記図４２〜図４４を参照して説明した課題を解決することができる。これにより、パッドＰＤに関連して半導体装置の信頼性の向上を図ることができるとともに、配線Ｍ６に関連して半導体装置の性能を向上させることができる。

更に、本実施の形態４では、パッドＰＤが厚膜部ＰＤ１を有しておらず、パッドＰＤ全体が薄膜部ＰＤ２により構成されていることにより、以下のような効果を更に得ることができる。

すなわち、パッドＰＤが厚膜部ＰＤ１を有している場合は、パッドＰＤの厚膜部ＰＤ１の上面と層間絶縁膜ＩＬ７の上面との間の段差に起因した段差（図５の段差ＤＳ３に対応）が厚膜部ＰＤ１の横の絶縁膜ＰＡに生じてしまう。それに対して、本実施の形態４では、パッドＰＤ全体が薄膜部ＰＤ２により構成されていることにより、パッドＰＤの横の絶縁膜ＰＡに生じる段差は、パッドＰＤの薄膜部ＰＤ２の上面と層間絶縁膜ＩＬ７の上面との間の段差に起因した段差（図５の段差ＤＳ２に対応）だけとなる。これにより、パッドＰＤ上に位置する絶縁膜ＰＡの上面とパッドＰＤの横での絶縁膜ＰＡの上面との間の段差を、パッドＰＤの外周全体で小さくすることができる。このため、封止樹脂（上記封止樹脂ＭＲに対応）の熱膨張係数と絶縁膜ＰＡの熱膨張係数との差に起因にしてパッドＰＤ上の絶縁膜ＰＡが封止樹脂（上記封止樹脂ＭＲに相当）から受ける応力（圧力）をより的確に抑制することができ、絶縁膜ＰＡが割れてクラック（上記クラックＣＲに相当するもの）が生じるのを、より的確に抑制または防止することができるようになる。

また、温度サイクル試験などで封止樹脂と一緒にパッドがスライドすると、パッドがパッドの外周のパッシベーション膜に応力（圧力）を与え、それによってパッシベーション膜の段差部にクラックが生じる虞がある。それに対して、本実施の形態４では、パッドＰＤ全体が薄膜部ＰＤ２で構成されていることにより、パッドＰＤの外周全体で絶縁膜ＰＡの段差を小さくすることができるため、温度サイクル試験などで封止樹脂と一緒にパッドＰＤがスライドしたとしても、そのパッドＰＤが絶縁膜ＰＡに与える応力（圧力）を抑制でき、絶縁膜ＰＡの段差部にクラックが生じるのを抑制または防止することができる。

従って、本実施の形態４では、パッシベーション膜である絶縁膜ＰＡにおけるクラックの発生をより的確に抑制または防止することができるため、半導体装置の信頼性をより向上させることができ、ひいては、半導体装置の性能をより向上させることができる。また、パッドＰＤの上面と絶縁膜ＰＡとの接触面積を大きくしなくとも、絶縁膜ＰＡにおけるクラックの発生を防止することができるため、半導体装置（半導体チップ）の小型化（小面積化）に有利である。

一方、上記実施の形態１〜３では、パッドＰＤが薄膜部ＰＤ２だけでなく厚膜部ＰＤ１も有していることにより、パッドＰＤの抵抗を、より低減することができる。また、上記実施の形態１〜３では、厚膜部ＰＤ１を配線部として使用することもでき、その配線部の厚みを厚くできることで、配線部の抵抗を低減することができる。また、上記実施の形態１〜３では、パッドＰＤが薄膜部ＰＤ２だけでなく厚膜部ＰＤ１も有しているため、パッドＰＤの厚膜部ＰＤ１に配線Ｍ６を接続することもできる。

また、本実施の形態４では、パッドＰＤおよび配線Ｍ６を形成するのに、Ａｌ含有導電膜ＡＭ１（第１Ａｌ含有導電膜）とＡｌ含有導電膜ＡＭ１上のバリア導体膜ＢＲ２（第１導電膜）とバリア導体膜ＢＲ２上のＡｌ含有導電膜ＡＭ２（第２Ａｌ含有導電膜）とを有する積層導電膜（具体的には積層膜ＬＭ）を用いている。Ａｌ含有導電膜ＡＭ１とＡｌ含有導電膜ＡＭ２との間にバリア導体膜ＢＲ２を介在させることで、パッドＰＤはＡｌ含有導電膜ＡＭ２を有さず、配線Ｍ６はＡｌ含有導電膜ＡＭ２を有するという構造を、的確に得ることができる。

このため、上記実施の形態１〜３と同様に、本実施の形態４においても、バリア導体膜ＢＲ２は、Ａｌ含有導電膜ＡＭ１，ＡＭ２に対するエッチング選択比を確保できるような導電材料により形成することが望ましく、Ａｌ含有導電膜ＡＭ１，ＡＭ２とは異なる導電材料により形成する必要がある。従って、Ａｌ含有導電膜ＡＭ１，ＡＭ２はＡｌ（アルミニウム）を主成分とする導電膜であるのに対して、バリア導体膜ＢＲ２は、Ａｌ（アルミニウム）を含有しない材料により形成することが好ましい。例えば窒化チタン（ＴｉＮ）膜などをバリア導体膜ＢＲ２として好適に用いることができる。

また、上記実施の形態１〜３と同様に、本実施の形態４においても、バリア導体膜ＢＲ１，ＢＲ３は、形成しないことも可能であるが、形成した方がより好ましく、バリア導体膜ＢＲ１を形成することにより、下地（例えば層間絶縁膜ＩＬ７）に対する密着性を向上させることができ、また、バリア導体膜ＢＲ３は、フォトリソグラフィ工程における反射防止膜として機能させることができる。

また、上記実施の形態１〜３と同様に、本実施の形態４においても、バリア導体膜ＢＲ１とバリア導体膜ＢＲ２とバリア導体膜ＢＲ３とが同じ導電材料により形成されていれば、パッドＰＤと配線Ｍ６の加工がより容易となるため、より好ましい。この観点で、バリア導体膜ＢＲ１とバリア導体膜ＢＲ２とバリア導体膜ＢＲ３とに、いずれも窒化チタン（ＴｉＮ）膜を用いることは、好適である。

また、上記実施の形態１〜３と同様に、本実施の形態４においても、Ａｌ含有導電膜ＡＭ２の厚みＴ５は、Ａｌ含有導電膜ＡＭ１の厚みＴ４よりも大きい（Ｔ５＞Ｔ４）ことが好ましい。換言すれば、Ａｌ含有導電膜ＡＭ１の厚みＴ４は、Ａｌ含有導電膜ＡＭ２の厚みＴ５よりも小さいことが好ましい。Ａｌ含有導電膜ＡＭ１の厚みＴ４をＡｌ含有導電膜ＡＭ２の厚みＴ５よりも小さくすることにより、上記図４２〜図４４を参照して説明した課題をより的確に解決できるとともに、Ａｌ含有導電膜ＡＭ２の厚みＴ５をＡｌ含有導電膜ＡＭ１の厚みＴ４よりも大きくすることにより、配線Ｍ６の抵抗をより低減することができる。この観点で、Ａｌ含有導電膜ＡＭ１の厚みＴ４は、１μｍ以下であれば、より好ましい。

次に、本実施の形態４の半導体装置の製造工程について、図７３〜図８６を参照して説明する。図７３〜図８６は、本実施の形態４の半導体装置の製造工程中の要部断面図である。

図７３〜図８６では、上記図７１および図７２と同様に、第５配線層（配線Ｍ５および層間絶縁膜ＩＬ６）よりも下の構造の図示は省略している。但し、図７３〜図８６のうち、図７３、図７５、図７７、図７９、図８１、図８３および図８５は、上記図７１に対応する領域の断面図（すなわち上記図２のＡ−Ａ線に相当する位置での断面図）が示されている。また、図７３〜図８６のうち、図７４、図７６、図７８、図８０、図８２、図８４および図８６は、上記図７２に対応する領域の断面図（すなわち上記図２のＢ−Ｂ線に相当する位置での断面図）が示されている。

本実施の形態４では、積層膜ＬＭを形成する工程（上記図１２および図１３の工程）までは、上記実施の形態１と基本的には同じである。但し、図７３および図７４では、層間絶縁膜ＩＬ７に開口部ＯＰ２，ＯＰ３を形成した後に、開口部ＯＰ２，ＯＰ３内を埋め込むプラグＰＧ１，ＰＧ２を形成してから、プラグＰＧ１，ＰＧ２が埋め込まれた層間絶縁膜ＩＬ７上に積層膜ＬＭを形成する場合について、図示している。積層膜ＬＭは、上述した通り、下から順に、バリア導体膜ＢＲ１とＡｌ含有導電膜ＡＭ１とバリア導体膜ＢＲ２とＡｌ含有導電膜ＡＭ２とバリア導体膜ＢＲ３との積層膜からなる。

それから、図７３および図７４に示されるように、積層膜ＬＭ上に、フォトリソグラフィ技術を用いてフォトレジストパターンＲＰ１を形成する。フォトレジストパターンＲＰ１は、積層膜ＬＭの厚みを薄くしたい領域を開口する開口部ＯＰ４を有している。

但し、本実施の形態４では、パッドＰＤ形成予定領域全体が平面視で開口部ＯＰ４に内包されるように、開口部ＯＰ４の位置、平面形状および平面寸法が設定されている。一方、上記実施の形態１の場合は、パッドＰＤのうちの薄膜部ＰＤ２を形成する予定領域が平面視で開口部ＯＰ４と重なるが、パッドＰＤのうちの厚膜部ＰＤ１を形成する予定領域は平面視で開口部ＯＰ４と重ならない（すなわちフォトレジストパターンＲＰ１で覆われる）ように、開口部ＯＰ４の位置、平面形状および平面寸法が設定されていた。

次に、図７５および図７６に示されるように、フォトレジストパターンＲＰ１をエッチングマスクとして用いて、開口部ＯＰ４から露出する部分の積層膜ＬＭのバリア導体膜ＢＲ３とＡｌ含有導電膜ＡＭ２とバリア導体膜ＢＲ２とをエッチングして除去する。この図７５のエッチング工程は、上記実施の形態１の上記図１６〜図１８のエッチング工程と基本的には同じであるので、ここではその繰り返しの説明は省略する。但し、上述したように、開口部ＯＰ４が形成されている領域は、本実施の形態１とで若干相違している。

その後、図７７および図７８に示されるように、フォトレジストパターンＲＰ１を除去する。

次に、図７９および図８０に示されるように、積層膜ＬＭ上に、フォトリソグラフィ技術を用いて上記実施の形態１と同様のフォトレジストパターンＲＰ２を形成する。上記実施の形態１と同様に、本実施の形態４においても、フォトレジストパターンＲＰ２は、パッドＰＤを形成する予定領域と配線Ｍ６を形成する予定領域とに選択的に形成される。

配線用フォトレジストパターンＲＰ２ａは、積層膜ＬＭの薄膜部ＬＭ２上には形成されずに、積層膜ＬＭの厚膜部ＬＭ１上に形成されるが、この点は、本実施の形態４と上記実施の形態１とで共通である。一方、上記実施の形態１では、パッド用フォトレジストパターンＲＰ２ｂは、積層膜ＬＭの厚膜部ＬＭ１と薄膜部ＬＭ２とにまたがって形成されていたが、本実施の形態４では、パッド用フォトレジストパターンＲＰ２ｂは、積層膜ＬＭの厚膜部ＬＭ１上には形成されずに、積層膜ＬＭの薄膜部ＬＭ２上に形成される。

次に、図８１および図８２に示されるように、フォトレジストパターンＲＰ２をエッチングマスクとして用いて積層膜ＬＭをエッチングすることで、フォトレジストパターンＲＰ２から露出している領域で、積層膜ＬＭを構成するバリア導体膜ＢＲ３とＡｌ含有導電膜ＡＭ２とバリア導体膜ＢＲ２とＡｌ含有導電膜ＡＭ１とバリア導体膜ＢＲ１とを除去する。これにより、積層膜ＬＭはフォトレジストパターンＲＰ２と同じ平面形状にパターニングされ、それによって、配線Ｍ６とパッドＰＤが形成される。この図８１および図８２のエッチング工程は、上記実施の形態１の上記図２３〜図３２のエッチング工程と基本的には同じであるので、ここではその繰り返しの説明は省略する。その後、図８３および図８４に示されるように、フォトレジストパターンＲＰ２を除去する。

上記実施の形態１と同様に、本実施の形態４においても、配線用フォトレジストパターンＲＰ２ａは積層膜ＬＭの厚膜部ＬＭ１上に形成され、配線Ｍ６は、その配線用フォトレジストパターンＲＰ２ａによって積層膜ＬＭの厚膜部ＬＭ１が配線用フォトレジストパターンＲＰ２ａと同形状にパターニングされることにより形成される。このため、配線Ｍ６は、積層膜ＬＭの厚膜部ＬＭ１と同じ層構造（積層構造）を有しており、具体的には、配線Ｍ６は、下から順にバリア導体膜ＢＲ１とＡｌ含有導電膜ＡＭ１とバリア導体膜ＢＲ２とＡｌ含有導電膜ＡＭ２とバリア導体膜ＢＲ３との積層膜からなる。

一方、上記実施の形態１では、パッド用フォトレジストパターンＲＰ２ｂは、積層膜ＬＭの厚膜部ＬＭ１と薄膜部ＬＭ２とにまたがって形成されていた。それに対して、本実施の形態４では、パッド用フォトレジストパターンＲＰ２ｂは、積層膜ＬＭの厚膜部ＬＭ１上には形成されずに薄膜部ＬＭ２上に形成され、パッドＰＤは、積層膜ＬＭがパッド用フォトレジストパターンＲＰ２ｂと同形状にパターニングされることにより形成される。このため、本実施の形態４では、パッドＰＤは、積層膜ＬＭの薄膜部ＬＭ２と同じ層構造（積層構造）を有しており、具体的には、下から順にバリア導体膜ＢＲ１とＡｌ含有導電膜ＡＭ１との積層膜からなる。

その後、上記実施の形態１と同様に、上記図８５および図８６に示されるように、層間絶縁膜ＩＬ７上に、パッドＰＤおよび配線Ｍ６を覆うように、表面保護膜としての絶縁膜（パッシベーション膜）ＰＡを形成してから、フォトグラフィ技術およびエッチング技術を用いて、絶縁膜ＰＡに開口部ＯＰ１を形成する。開口部ＯＰ１は、平面視でパッドＰＤに内包されるように形成される。このため、絶縁膜ＰＡに開口部ＯＰ１を形成すると、開口部ＯＰ１の底部では、パッドＰＤの上面が露出され、この露出面がパッド面ＰＤＲとなる。具体的には、パッドＰＤを構成するＡｌ含有導電膜ＡＭ１の上面（表面）が絶縁膜ＰＡの開口部ＯＰ１から露出して、パッド面ＰＤＲとなる。配線Ｍ６は、絶縁膜ＰＡで覆われた状態が維持され、開口部ＯＰ１から露出されない。

上記実施の形態１〜３、本実施の形態４および後述の実施の形態５の製造工程を包括的に捉えると、次のようになる。

すなわち、層間絶縁膜ＩＬ７上に、Ａｌ含有導電膜ＡＭ１（第１Ａｌ含有導電膜）とＡｌ含有導電膜ＡＭ１上のバリア導体膜ＢＲ２（第１導電膜）とバリア導体膜ＢＲ２上のＡｌ含有導電膜ＡＭ２（第２Ａｌ含有導電膜）とを有する積層膜ＬＭ（積層導電膜）を形成する。それから、積層膜ＬＭの一部の領域でＡｌ含有導電膜ＡＭ２を除去して、Ａｌ含有導電膜ＡＭ１とバリア導体膜ＢＲ２とＡｌ含有導電膜ＡＭ２とを有する厚膜部ＬＭ１と、Ａｌ含有導電膜ＡＭ１を有するがＡｌ含有導電膜ＡＭ２を有していない薄膜部ＬＭ２とを形成する。それから、積層膜ＬＭをパターニングすることにより、パッドＰＤと配線Ｍ６を形成する。それから、パッドＰＤと配線Ｍ６を覆うように、層間絶縁膜ＩＬ７上に絶縁膜ＰＡを形成し、絶縁膜ＰＡに開口部ＯＰ１を形成して開口ＯＰ１からパッドＰＤの一部を露出させる。積層膜ＬＭをパターニングすることによりパッドＰＤと配線Ｍ６を形成する工程では、配線Ｍ６は、積層膜ＬＭの厚膜部ＬＭ１により形成され、パッドＰＤは、少なくとも一部が積層膜ＬＭの薄膜部ＬＭ２により形成される。なお、パッドＰＤは、少なくとも一部が積層膜ＬＭの薄膜部ＬＭ２により形成されるが、実施の形態１〜３では、パッドＰＤの薄膜部ＰＤ２が積層膜ＬＭの薄膜部ＬＭ２により形成され、実施の形態４，５ではパッドＰＤ全体が積層膜ＬＭの薄膜部ＬＭ２により形成される。開口部ＯＰ１から露出されるのは、パッドＰＤのうち、積層膜ＬＭの薄膜部ＬＭ２により形成された部分である。

（実施の形態５）
図８７および図８８は、本実施の形態５の半導体装置の要部断面図である。図８７は、上記実施の形態４の上記図７１（すなわち上記図２のＡ−Ａ線の断面図）に対応し、図８８は、上記実施の形態４の上記図７２（すなわち上記図２のＢ−Ｂ線の断面図）に対応している。上記図７１および図７２と同様に、図８７および図８８でも、配線Ｍ５および層間絶縁膜ＩＬ６よりも下の構造は、図示を省略している。

図８７および図８８に示される本実施の形態５の半導体装置が、上記図７１および図７２に示される上記実施の形態４の半導体装置と相違しているのは、以下の点である。すなわち、上記実施の形態４では、上記図７１からも分かるように、パッドＰＤは、バリア導体膜ＢＲ２を有していない。一方、本実施の形態５では、図８７からも分かるように、パッドＰＤは、開口部ＯＰ１から露出される領域ではバリア導体膜ＢＲ２を有していない（すなわちＡｌ含有導電膜ＡＭ１の上面が露出されている）が、絶縁膜ＰＡで覆われている領域では、バリア導体膜ＢＲ２を有している。これ以外の構成は、本実施の形態５の半導体装置も、上記実施の形態４の半導体装置と同様であるので、ここではその繰り返しの説明は省略する。

つまり、配線Ｍ６の構成については、本実施の形態５の半導体装置も、上記実施の形態４の半導体装置と同様である。一方、上記実施の形態４では、パッドＰＤは、開口部ＯＰ１から露出される部分も、絶縁膜ＰＡで覆われる部分も、バリア導体膜ＢＲ１とその上のＡｌ含有導電膜ＡＭ１との積層膜により構成され、バリア導体膜ＢＲ２は有していなかった。

それに対して、本実施の形態５では、パッドＰＤのうち、開口部ＯＰ１から露出される部分は、バリア導体膜ＢＲ１とその上のＡｌ含有導電膜ＡＭ１との積層膜により構成され、パッドＰＤのうち、絶縁膜ＰＡで覆われる部分は、バリア導体膜ＢＲ１とその上のＡｌ含有導電膜ＡＭ１とその上のバリア導体膜ＢＲ２との積層膜により構成されている。すなわち、パッドＰＤのうち、開口部ＯＰ１から露出される部分では、Ａｌ含有導電膜ＡＭ１上にバリア導体膜ＢＲ２が形成されておらず、開口部ＯＰ１からＡｌ含有導電膜ＡＭ１の上面が露出されており、パッドＰＤのうち、絶縁膜ＰＡで覆われる部分では、Ａｌ含有導電膜ＡＭ１上にバリア導体膜ＢＲ２が形成され、そのバリア導体膜ＢＲ２が絶縁膜ＰＡで覆われている。なお、パッドＰＤのＡｌ含有導電膜ＡＭ１（の上面）が開口部ＯＰ１の底部で露出されていることは、本実施の形態５も上記実施の形態４と共通である。すなわち、開口部ＯＰ１から露出されるパッドＰＤのパッド面ＰＤＲが、Ａｌ含有導電膜ＡＭ１の上面により形成されていることは、本実施の形態５も上記実施の形態４と共通である。

パッドＰＤを構成しているバリア導体膜ＢＲ１と、配線Ｍ６を構成しているバリア導体膜ＢＲ１とは、同工程で同層に形成された同材料の膜である。また、パッドＰＤを構成しているＡｌ含有導電膜ＡＭ１と、配線Ｍ６を構成しているＡｌ含有導電膜ＡＭ１とは、同工程で同層に形成された同材料の膜である。また、パッドＰＤを構成しているバリア導体膜ＢＲ２と、配線Ｍ６を構成しているバリア導体膜ＢＲ２とは、同工程で同層に形成された同材料の膜である。但し、パッドＰＤと配線Ｍ６とは互いに分離（離間）されているため、パッドＰＤを構成しているバリア導体膜ＢＲ１と、配線Ｍ６を構成しているバリア導体膜ＢＲ１とは、互いに分離（離間）されており、また、パッドＰＤを構成しているＡｌ含有導電膜ＡＭ１と、配線Ｍ６を構成しているＡｌ含有導電膜ＡＭ１とは、互いに分離（離間）されている。また、パッドＰＤと配線Ｍ６とは互いに分離（離間）されているため、パッドＰＤを構成しているバリア導体膜ＢＲ２と、配線Ｍ６を構成しているバリア導体膜ＢＲ２とは、互いに分離（離間）されている。

本実施の形態５においても、上記実施の形態４とほぼ同様の効果を得ることができる。

但し、本実施の形態５では、パッドＰＤのうち、絶縁膜ＰＡで覆われる部分は、バリア導体膜ＢＲ２を有しているため、開口部ＯＰ１の内壁下部でバリア導体膜ＢＲ２の側面が露出してしまう。それに対して、上記実施の形態４では、パッドＰＤは、開口部ＯＰ１から露出される部分も、絶縁膜ＰＡで覆われる部分も、バリア導体膜ＢＲ２を有していないため、開口部ＯＰ１の内壁下部でバリア導体膜ＢＲ２の側面が露出しなくてすむ。このため、上記実施の形態４では、開口部ＯＰ１の内壁下部でバリア導体膜ＢＲ２の側面が露出しないことで、高温高湿負荷試験でバリア導体膜ＢＲ２が酸化してしまうのをより的確に防止することができるため、半導体装置の信頼性を、より向上させることができる。

また、本実施の形態５の半導体装置の製造工程と上記実施の形態４の半導体装置の製造工程との相違点は、上記実施の形態２の半導体装置の製造工程と上記実施の形態１の半導体装置の製造工程との相違点と基本的には同じである。

（実施の形態６）
図８９は、本実施の形態６の半導体装置の要部平面図であり、図９０および図９１は、本実施の形態６の半導体装置の要部断面図である。図８９は、上記実施の形態１の上記図２に相当するものであり、図９０は、図８９のＡ２−Ａ２線の断面図にほぼ対応し、図９１は、図８９のＢ２−Ｂ２線の断面図にほぼ対応している。上記図３および図４と同様に、図９０および図９１でも、配線Ｍ５および層間絶縁膜ＩＬ６よりも下の構造は、図示を省略している。また、図８９では、パッドＰＤと配線Ｍ６と開口部ＯＰ１，ＯＰ２との平面レイアウトを示し、それ以外については図示を省略している。なお、図８９は、平面図であるが、理解を簡単にするために、配線Ｍ６にドットのハッチングを付し、パッドＰＤに斜線のハッチングを付してあるが、パッドＰＤにおける厚膜部ＰＤ１と薄膜部ＰＤ２とでは、斜線のハッチングの向きを逆にしている。

上記実施の形態１と同様に、本実施の形態６においても、パッドＰＤは、厚膜部ＰＤ１と薄膜部ＰＤ２とを一体的に有している。

上記実施の形態１と同様に、本実施の形態６においても、パッドＰＤの厚膜部ＰＤ１は、バリア導体膜ＢＲ１と、バリア導体膜ＢＲ１上のＡｌ含有導電膜ＡＭ１とＡｌ含有導電膜ＡＭ１上のバリア導体膜ＢＲ２と、バリア導体膜ＢＲ２上のＡｌ含有導電膜ＡＭ２と、Ａｌ含有導電膜ＡＭ２上のバリア導体膜ＢＲ３とを有する積層膜により形成されている。パッドＰＤの薄膜部ＰＤ２は、バリア導体膜ＢＲ１と、バリア導体膜ＢＲ１上のＡｌ含有導電膜ＡＭ１とを有しているが、Ａｌ含有導電膜ＡＭ２とバリア導体膜ＢＲ３とは有していない。

なお、図９０の場合は、上記実施の形態２のように、パッドＰＤの薄膜部ＰＤ２は、開口部ＯＰ１から露出される領域では、バリア導体膜ＢＲ２を有していない（すなわちＡｌ含有導電膜ＡＭ１の上面が露出されている）が、絶縁膜ＰＡで覆われている領域では、バリア導体膜ＢＲ２を有している（すなわちＡｌ含有導電膜ＡＭ１上にバリア導体膜ＢＲ２が形成されている）。他の形態として、図９０において、上記実施の形態１（図３）のように、パッドＰＤの薄膜部ＰＤ２が、開口部ＯＰ１から露出される領域でも、絶縁膜ＰＡで覆われている領域でも、バリア導体膜ＢＲ２を有していない構造を採用することもできる。

また、図９０の場合は、層間絶縁膜ＩＬ７の開口部ＯＰ２内に上記プラグＰＧ１を形成せずに、上記実施の形態１，２のように、パッドＰＤの一部が開口部ＯＰ２内に配置（充填）され、開口部ＯＰ２から露出される配線Ｍ５の上面にパッドＰＤが接することにより、パッドＰＤを配線Ｍ５と電気的に接続している。他の形態として、図９０において、上記実施の形態３のように、開口部ＯＰ２内に導電性の上記プラグＰＧ１を埋め込み、そのプラグＰＧ１を介してパッドＰＤを配線Ｍ５と電気的に接続することもできる。

本実施の形態６のパッドＰＤが、上記実施の形態１〜３のパッドＰＤと主として相違しているのは、上記実施の形態１〜３では、パッドＰＤの厚膜部ＰＤ１は、パッシベーション膜としての絶縁膜ＰＡによって覆われており、露出されていないのに対して、本実施の形態６では、パッドＰＤの厚膜部ＰＤ１の一部が絶縁膜ＰＡの開口部ＯＰ５から露出されている点である。

パッドＰＤが薄膜部ＰＤ２と厚膜部ＰＤ１とを有し、薄膜部ＰＤ２の一部が絶縁膜ＰＡの開口部ＯＰ１から露出されている点は、本実施の形態６も、上記実施の形態１〜３と共通である。開口部ＯＰ１から露出されるパッドＰＤの薄膜部ＰＤ２は、すなわちパッド面ＰＤＲは、半導体装置（半導体チップ）の外部接続用の端子として機能し、上記ボンディングワイヤＢＷなどの接続用部材を接続するために使用される。

本実施の形態６では、パッドＰＤの薄膜部ＰＤ２の一部が絶縁膜ＰＡの開口部ＯＰ１から露出されているだけでなく、パッドＰＤの厚膜部ＰＤ１の一部が絶縁膜ＰＡの開口部ＯＰ５から露出されている。絶縁膜ＰＡの開口部ＯＰ１，ＯＰ５は、それぞれパッドＰＤの一部を露出するために形成されているが、絶縁膜ＰＡの開口部ＯＰ１から露出されるのはパッドＰＤの薄膜部ＰＤ２であり、パッドＰＤの厚膜部ＰＤ１は、開口部ＯＰ１からは露出されていない。また、絶縁膜ＰＡの開口部ＯＰ５から露出されるのはパッドＰＤの厚膜部ＰＤ１であり、パッドＰＤの薄膜部ＰＤ２は、開口部ＯＰ５からは露出されていない。つまり、絶縁膜ＰＡの開口部ＯＰ１は、平面視でパッドＰＤの薄膜部ＰＤ２に内包されるように形成され、絶縁膜ＰＡの開口部ＯＰ５は、平面視でパッドＰＤの厚膜部ＰＤ１に内包されるように形成されており、絶縁膜ＰＡの開口部ＯＰ１からは、パッドＰＤの薄膜部ＰＤ２の上面が露出され、絶縁膜ＰＡの開口部ＯＰ５からは、パッドＰＤの厚膜部ＰＤ１の上面が露出されている。また、配線Ｍ６は、絶縁膜ＰＡで覆われており、絶縁膜ＰＡの開口部（ＯＰ１，ＯＰ５）から露出されていない。

ここで、絶縁膜ＰＡの開口部ＯＰ５からのパッドＰＤの露出面を、パッド面（パッド露出面）ＰＤＲ２と称することとする。すなわち、絶縁膜ＰＡの開口部ＯＰ１から露出するパッドＰＤの表面（上面）が、パッド面ＰＤＲであり、絶縁膜ＰＡの開口部ＯＰ５から露出するパッドＰＤの表面（上面）が、パッド面ＰＤＲ２である。

上記実施の形態１〜３と同様に、本実施の形態６においても、パッド面ＰＤＲは、パッドＰＤの薄膜部ＰＤ２の上面により形成されており、具体的には、パッドＰＤの薄膜部ＰＤ２を構成するＡｌ含有導電膜ＡＭ１の上面（表面）により形成されている。パッド面ＰＤＲがＡｌ含有導電膜ＡＭ１の上面（表面）により形成されることで、パッドＰＤのパッド面ＰＤＲに対して、接続用部材（例えば上記ボンディングワイヤＢＷ）を的確に接続できるようになる。

本実施の形態６において、パッド面ＰＤＲ２は、パッドＰＤの厚膜部ＰＤ１の上面により形成されており、具体的には、パッドＰＤの厚膜部ＰＤ１を構成するＡｌ含有導電膜ＡＭ２の上面（表面）により形成されている。これは、開口部ＯＰ５から露出される領域では、パッドＰＤの厚膜部ＰＤ１を構成するバリア導体膜ＢＲ３が除去されて、パッドＰＤの厚膜部ＰＤ１を構成するＡｌ含有導電膜ＡＭ２の上面（表面）が露出されているためである。

すなわち、本実施の形態６では、パッドＰＤの厚膜部ＰＤ１のうち、開口部ＯＰ５から露出される部分は、下から順にバリア導体膜ＢＲ１とＡｌ含有導電膜ＡＭ１とバリア導体膜ＢＲ２とＡｌ含有導電膜ＡＭ２との積層膜により構成されている。また、パッドＰＤの厚膜部ＰＤ１のうち、絶縁膜ＰＡで覆われる部分は、下から順にバリア導体膜ＢＲ１とＡｌ含有導電膜ＡＭ１とバリア導体膜ＢＲ２とＡｌ含有導電膜ＡＭ２とバリア導体膜ＢＲ３との積層膜により構成されている。

つまり、本実施の形態６では、パッドＰＤの厚膜部ＰＤ１のうち、開口部ＯＰ５から露出される部分では、Ａｌ含有導電膜ＡＭ２上にバリア導体膜ＢＲ３が形成されておらず、開口部ＯＰ５からＡｌ含有導電膜ＡＭ２の上面が露出されている。そして、パッドＰＤの厚膜部ＰＤ１のうち、絶縁膜ＰＡで覆われる部分では、Ａｌ含有導電膜ＡＭ２上にバリア導体膜ＢＲ３が形成され、そのバリア導体膜ＢＲ３が絶縁膜ＰＡで覆われている。

また、層間絶縁膜ＩＬ７の開口部ＯＰ２は、パッドＰＤと配線Ｍ５とを接続するために形成されているが、この開口部ＯＰ２は、平面視で開口部ＯＰ１と開口部ＯＰ５のいずれにも重ならない位置に配置することが、より好ましい。これにより、パッド面ＰＤＲ，ＰＤＲ２の平坦性に対して、開口部ＯＰ２が影響を与えるのを防止することができる。

開口部ＯＰ１から露出されるパッドＰＤの薄膜部ＰＤ２は、すなわちパッド面ＰＤＲは、半導体装置（半導体チップ）の外部接続用の端子（電極）として機能し、上記ボンディングワイヤなどの接続用部材を接続するために使用される。従って、開口部ＯＰ１から露出されるパッドＰＤの薄膜部ＰＤ２は、すなわちパッド面ＰＤＲは、ボンディング用のパッドとして機能する。一方、開口部ＯＰ５から露出されるパッドＰＤの厚膜部ＰＤ１は、すなわちパッド面ＰＤＲ２は、プローブテスト用の端子（電極）として機能し、テスト用のプローブ（プローブ針、探針）を接触させる（押し当てる）ために使用される。従って、開口部ＯＰ５から露出されるパッドＰＤの厚膜部ＰＤ１は、すなわちパッド面ＰＤＲ２は、プローブテストを行うためのプローブ用パッドとして機能する。このため、開口部ＯＰ５から露出されるパッドＰＤの厚膜部ＰＤ１に対しては、すなわちパッド面ＰＤＲ２に対しては、上記ボンディングワイヤＢＷのような接続用部材は接続されない。

すなわち、絶縁膜ＰＡの開口部ＯＰ５から露出されたパッドＰＤの厚膜部ＰＤ１（パッド面ＰＤＲ２）を利用して、プローブテストを行うことができ、具体的には、絶縁膜ＰＡの開口部ＯＰ５から露出されたパッドＰＤの厚膜部ＰＤ１（パッド面ＰＤＲ２）にテスト用のプローブ（プローブ針、探針）を当てて電気的試験を行うことができる。

また、プローブテストを行うために必要なパッド面積は、ワイヤボンディングを行うために必要なパッド面積に比べて小さいため、開口部ＯＰ５の面積（平面寸法）は、開口部ＯＰ１の面積（平面寸法）よりも小さくすることができる。

本実施の形態６の半導体装置の他の構成は、上記実施の形態１〜３のいずれかと基本的には同じであるので、ここではその説明は省略する。

本実施の形態６においても、上記実施の形態１〜３のいずれかとほぼ同様の効果を得ることができる。

更に本実施の形態６では、以下のような効果も得ることができる。

すなわち、プローブテストでは、テスト用のプローブ（プローブ針、探針）をパッドの露出面に当てて電気的試験を行うが、プローブをパッドの露出面に押し当てることに伴い、パッドに下方に応力が伝わってダメージが生じる虞がある。それに対して、本実施の形態６では、パッドＰＤの薄膜部ＰＤ２ではなく厚膜部ＰＤ１を絶縁膜ＰＡの開口部ＯＰ５から露出させて、プローブテスト用の端子として用いている。プローブテストでは、テスト用のプローブが、開口部ＯＰ５から露出するパッドＰＤの厚膜部ＰＤ１（パッド面ＰＤＲ２）に押し当てられるが、パッドＰＤの厚膜部ＰＤ１の厚みが厚いことにより、プローブによる圧力をパッドＰＤで吸収または緩和することができる。このため、プローブテストの際にパッドＰＤの下方にプローブによる応力が伝わるのを抑制または防止することができ、ダメージが生じるのを抑制または防止することができる。これにより、プローブテストを行いやすくなり、また、プローブをパッドに押し当てる圧力を高めることが可能となるため、プローブテストをより的確に行えるようになる。また、半導体装置の信頼性を向上させることができる。

一方、上記ボンディングワイヤＢＷのような接続用部材は、パッドＰＤの厚膜部ＰＤ１ではなく薄膜部ＰＤ２に接続している。このため、上記実施の形態１で説明したように、上記図４２〜図４４を参照して説明した課題を改善または解決することができる。

次に、本実施の形態６の半導体装置の製造工程について、図９２および図９３を参照して説明する。図９２および図９３は、本実施の形態６の半導体装置の製造工程中の要部断面図である。

図９２および図９３は、上記図９０に対応する領域の断面図（すなわち図８９のＡ２−Ａ２線に相当する位置での断面図）が示されており、上記図９０と同様に、第５配線層（配線Ｍ５および層間絶縁膜ＩＬ６）よりも下の構造の図示は省略している。

本実施の形態６でも、上記実施の形態２とほぼ同様にして絶縁膜ＰＡ形成工程までを行って、上記図６３に相当する図９２の構造を得る。この段階では、層間絶縁膜ＩＬ７上に、パッドＰＤおよび配線Ｍ６を覆うように絶縁膜ＰＡが形成され、絶縁膜ＰＡにはまだ開口部ＯＰ１，ＯＰ５は形成されていない。

次に、図９３に示されるように、フォトグラフィ技術およびエッチング技術を用いて、絶縁膜ＰＡに開口部ＯＰ１，ＯＰ５を形成する。具体的には、絶縁膜ＰＡ上にフォトリソグラフィ技術を用いてフォトレジストパターン（図示せず）を形成してから、このフォトレジストパターンをエッチングマスクとして用いて絶縁膜ＰＡをエッチングすることにより、絶縁膜ＰＡに開口部ＯＰ１，ＯＰ５を形成することができる。開口部ＯＰ１は、平面視でパッドＰＤの薄膜部ＰＤ２に内包されるように形成され、開口部ＯＰ５は、平面視でパッドＰＤの厚膜部ＰＤ１に内包されるように形成される。但し、本実施の形態６では、開口部ＯＰ１の底部で露出したバリア導体膜ＢＲ２と開口部ＯＰ５の底部で露出したバリア導体膜ＢＲ３も、エッチングにより除去する。その後、このフォトレジストパターンは除去される。

開口部ＯＰ１の底部では、パッドＰＤの薄膜部ＰＤ２を構成するＡｌ含有導電膜ＡＭ１の上面（表面）が露出して、パッド面ＰＤＲとなる。また、開口部ＯＰ５の底部では、パッドＰＤの厚膜部ＰＤ１を構成するＡｌ含有導電膜ＡＭ２の上面（表面）が露出して、パッド面ＰＤＲ２となる。配線Ｍ６は、絶縁膜ＰＡで覆われた状態が維持され、開口部ＯＰ１，ＯＰ５から露出されない。

このようにして、半導体基板ＳＢに対してウエハ・プロセスが施される。ウエハ・プロセスは、前工程とも呼ばれる。ここでウエハ・プロセスは、一般的に、半導体ウエハ（半導体基板ＳＢ）の主面上に種々の素子（ここではＭＩＳＦＥＴなど）や配線層（ここでは配線Ｍ１〜Ｍ６）およびパッド電極（ここではパッドＰＤ）を形成し、表面保護膜（ここでは絶縁膜ＰＡ）を形成した後、半導体ウエハに形成された複数のチップ領域の各々の電気的試験をプローブ等により行える状態にするまでの工程を言う。半導体ウエハの各チップ領域は、半導体ウエハにおいて、そこから１つの半導体チップが取得される領域に対応している。このため、ウエハ・プロセスを施した半導体ウエハにおいては、絶縁膜ＰＡが最上層となり、表面保護膜となる。

その後、絶縁膜ＰＡの開口部ＯＰ５から露出されたパッドＰＤ（パッド面ＰＤＲ２）を利用して、プローブテスト（ウエハテスト）を行うことにより、半導体ウエハ（半導体基板ＳＢ）の各チップ領域の電気的試験を行うことができる。具体的には、半導体ウエハ（半導体基板ＳＢ）の各チップ領域において、絶縁膜ＰＡの開口部ＯＰ５から露出されたパッドＰＤ（パッド面ＰＤＲ２）にテスト用のプローブ（プローブ針、探針）を当てて各チップ領域の電気的試験を行う。このプローブテストの結果により、半導体ウエハ（半導体基板ＳＢ）の各チップ領域が良品であるか不良品であるかを選別したり、あるいは、プローブテストの測定結果のデータを各製造工程にフィードバックすることにより、歩留まり向上や信頼性向上に役立てることができる。このため、プローブテストは、省略することも可能であるが、行うことがより好ましい。

なお、半導体基板ＳＢをダイシングにより個片化した後に、絶縁膜ＰＡの開口部ＯＰ５から露出されたパッドＰＤ（パッド面ＰＤＲ２）を利用して、プローブテストを行うこともできる。

（実施の形態７）
本実施の形態７では、上記実施の形態６のパッドＰＤを半導体装置に複数設ける場合のレイアウト例について説明する。

図９４は、本実施の形態７の半導体装置の要部平面図である。図９４には、半導体装置（半導体チップ）の主面において、複数のパッドＰＤが配置された状態が示されている。図９４には、８個のパッドＰＤが示されているが、パッドＰＤの数はこれに限定されない。また、図９４に示される個々のパッドＰＤの構成は、上記実施の形態６のパッドＰＤと同様であるので、ここではその繰り返しの説明は省略する。

図９４に示される複数のパッドＰＤのレイアウトについて説明する。

図９４に示されるように、半導体装置（半導体チップ）の主面に複数のパッドＰＤが配置（配列）され、それら複数のパッドＰＤは、第１パッドＰＤＡと第２パッドＰＤＢとがＸ方向に交互に並んだ配列を有している。そして、第１パッドＰＤＡおよび第２パッドＰＤＢの厚膜部ＰＤ１同士がＸ方向に並び、第１パッドＰＤＡの薄膜部ＰＤ２同士がＸ方向に並び、第２パッドＰＤＢの薄膜部ＰＤ２同士がＸ方向に並んでいる。

ここで、第１パッドＰＤＡは、薄膜部ＰＤ２が厚膜部ＰＤ１のＹ１方向側に配置されているパッドＰＤであり、第２パッドＰＤＢは、薄膜部ＰＤ２が厚膜部ＰＤ１のＹ２方向側に配置されているパッドＰＤである。なお、Ｙ１方向とＹ２方向とは、互いに反対方向であり、Ｙ１方向とＸ方向とは、互いに交差（より特定的には直交）する方向であり、Ｙ２方向とＸ方向とは、互いに交差（より特定的には直交）する方向である。従って、Ｙ１方向は、Ｘ方向に交差する方向で、かつ、Ｙ２方向とは反対方向である。より具体的には、平面視において、第２パッドＰＤＢは、第１パッドＰＤＡを１８０°回転させたものと、同じ構成を有している。

なお、上記図１に示されるように、半導体装置（半導体チップ）ＣＰの上面において、複数のパッドＰＤが外周に沿って並んで配置される。このため、Ｘ方向は、好ましくは、半導体装置ＣＰの上面の辺に沿った方向（すなわち半導体装置ＣＰの上面の辺に平行な方向）であり、半導体装置ＣＰの上面において、その上面の辺に沿って（すなわちＸ方向に）、第１パッドＰＤＡと第２パッドＰＤＢとが交互に並んで配列している。

また、第１パッドＰＤＡおよび第２パッドＰＤＢの厚膜部ＰＤ１同士がＸ方向に並んでいることに伴い、第１パッドＰＤＡおよび第２パッドＰＤＢの厚膜部ＰＤ１をそれぞれ露出する開口部ＯＰ５がＸ方向に複数並んでいる。また、第１パッドＰＤＡの薄膜部ＰＤ２同士がＸ方向に並でいることに伴い、第１パッドＰＤＡの薄膜部ＰＤ２をそれぞれ露出する開口部ＯＰ１がＸ方向に複数並んでいる。また、第２パッドＰＤＢの薄膜部ＰＤ２同士がＸ方向に並んでいることに伴い、第２パッドＰＤＢの薄膜部ＰＤ２をそれぞれ露出する開口部ＯＰ１がＸ方向に複数並んでいる。

また、第１パッドＰＤＡおよび第２パッドＰＤＢにおける各厚膜部ＰＤ１のＸ方向の寸法Ｌ１は、第１パッドＰＤＡおよび第２パッドＰＤＢにおける各薄膜部ＰＤ２のＸ方向の寸法Ｌ２よりも小さい（Ｌ１＜Ｌ２）。また、各開口部ＯＰ５の面積（平面寸法）は、各開口部ＯＰ１の面積（平面寸法）よりも小さい。

このような図９４のレイアウトでは、次のような利点を得られる。

薄膜部ＰＤ２は、上記積層膜ＬＭの上記薄膜部ＬＭ２により形成され、厚膜部ＰＤ１は、上記積層膜ＬＭの上記厚膜部ＬＭ１により形成される。このため、図９４のように、第１および第２パッドＰＤＡ，ＰＤＢの厚膜部ＰＤ１同士がＸ方向に並び、第１パッドＰＤＡの薄膜部ＰＤ２同士がＸ方向に並び、第２パッドＰＤＢの薄膜部ＰＤ２同士がＸ方向に並ぶようにすることで、薄膜部ＬＭ２を形成する前の積層膜ＬＭを、薄膜部ＬＭ２と厚膜部ＬＭ１とを有する積層膜ＬＭに加工しやすくなり、パッドＰＤを形成しやすくなる。また、第１パッドＰＤＡと第２パッドＰＤＢとがＸ方向に交互に並んだ配列を有していることで、パッドＰＤを効率よく配置させることができる。

また、図９４のように、第１パッドＰＤＡおよび第２パッドＰＤＢの厚膜部ＰＤ１をそれぞれ露出する開口部ＯＰ５がＸ方向に複数並び、第１パッドＰＤＡの薄膜部ＰＤ２をそれぞれ露出する開口部ＯＰ１がＸ方向に複数並び、第２パッドＰＤＢの薄膜部ＰＤ２をそれぞれ露出する開口部ＯＰ１がＸ方向に複数並んでいることで、次のような利点も得られる。すなわち、各開口部ＯＰ５から露出される第１および第２パッドＰＤＡ，ＰＤＢの厚膜部ＰＤ１を用いてプローブテストを行いやすくなり、また、各開口部ＯＰ１から露出される第１および第２パッドＰＤＡ，ＰＤＢの薄膜部ＰＤ２に対してワイヤボンディングを行いやすくなる。また、第１パッドＰＤＡと第２パッドＰＤＢとがＸ方向に交互に並んだ配列を有していることで、開口部ＯＰ１の配列は、いわゆる千鳥配列となる。

また、第１パッドＰＤＡおよび第２パッドＰＤＢにおける各厚膜部ＰＤ１のＸ方向の寸法Ｌ１を、第１パッドＰＤＡおよび第２パッドＰＤＢにおける各薄膜部ＰＤ２のＸ方向の寸法Ｌ２よりも小さく（Ｌ１＜Ｌ２）しておけば、パッドＰＤを、更に効率よく配置させることができる。その理由は、次の通りである。

すなわち、Ｘ方向に並ぶ第１および第２パッドＰＤＡ，ＰＤＢの厚膜部ＰＤ１の数（図９４の場合は８つ）は、Ｘ方向に並ぶ第１パッドＰＤＡの薄膜部ＰＤ２の数（図９４の場合は４つ）よりも多く、かつ、Ｘ方向に並ぶ第２パッドＰＤＢの薄膜部ＰＤ２の数（図９４の場合は４つ）よりも多くなる。このため、図９４のように複数のパッドＰＤを配列させるのに必要な面積を縮小するには、第１および第２パッドＰＤＡ，ＰＤＢにおける各厚膜部ＰＤ１のＸ方向の寸法Ｌ１を小さくすることが特に有効である。ここで、第１および第２パッドＰＤＡ，ＰＤＢにおける各薄膜部ＰＤ２は、開口部ＯＰ１から露出させてワイヤボンディング用のパッドとして用いるため、上記寸法Ｌ２は、ある程度の大きさを確保することが望ましい。一方、第１および第２パッドＰＤＡ，ＰＤＢにおける各厚膜部ＰＤ１は、開口部ＯＰ５から露出させてプローブテスト用のパッドとして用いるが、プローブテストを行うために必要なパッド面積は、ワイヤボンディングを行うために必要なパッド面積に比べて小さいため、上記寸法Ｌ１は上記寸法Ｌ２よりも小さくすることができる。そこで、上記寸法Ｌ１を上記寸法Ｌ２よりも小さく（Ｌ１＜Ｌ２）することで、ワイヤボンディング用のパッドとして用いる薄膜部ＰＤ２の平面寸法（面積）を確保しながら、第１および第２パッドＰＤＡ，ＰＤＢにおける各厚膜部ＰＤ１のＸ方向の寸法Ｌ１を縮小して、複数のパッドＰＤを効率よく配置させることができ、複数のパッドＰＤを配列させるのに必要な面積を縮小することができる。これにより、半導体装置の小型化（小面積化）を図ることができる。また、半導体装置の多端子化（パッド数の増加）を図ることもできる。

また、図９４のレイアウトでは、第１パッドＰＤＡはＸ方向に等ピッチ（等間隔）で並び、第２パッドＰＤＢはＸ方向に等ピッチ（等間隔）で並び、第１パッドＰＤＡの配列ピッチと第２パッドＰＤＢの配列ピッチとは同じであることが好ましい。これにより、第１パッドＰＤＡの薄膜部ＰＤ２がＸ方向に等ピッチ（等間隔）で並び、第２パッドＰＤＢの薄膜部ＰＤ２がＸ方向に等ピッチ（等間隔）で並び、第１および第２パッドＰＤＡ，ＰＤＢの厚膜部ＰＤ１がＸ方向に等ピッチ（等間隔）で並ぶことになる。これにより、第１パッドＰＤＡに対して設けられた開口部ＯＰ１がＸ方向に等ピッチ（等間隔）で並び、第２パッドＰＤＢに対して設けられた開口部ＯＰ１がＸ方向に等ピッチ（等間隔）で並ぶことになるため、第１および第２パッドＰＤＡ，ＰＤＢに対するワイヤボンディングが行いやすくなる。また、第１および第２パッドＰＤＡ，ＰＤＢに対して設けられた開口部ＯＰ５がＸ方向に等ピッチ（等間隔）で並ぶことになるため、第１および第２パッドＰＤＡ，ＰＤＢに対するプローブテストが行いやすくなる。

以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

例えば、上記実施の形態１〜７では、Ａｌ含有導電膜ＡＭ１とその上のバリア導体膜ＢＲ２とその上のＡｌ含有導電膜ＡＭ２とを有する積層導電膜（上記積層膜ＬＭに対応）を用いてパッドＰＤと配線Ｍ６を形成する場合について説明したが、積層導電膜が有するＡｌ含有導電膜の層数を、３層以上とすることもできる。なお、積層導電膜が有するＡｌ含有導電膜の層数が３層以上の場合であっても、２層の場合と同様に、Ａｌ含有導電膜とＡｌ含有導電膜との間には、バリア導体膜ＢＲ２と同様の導電膜を介在させる。

例えば、上記積層膜ＬＭが有するＡｌ含有導電膜の層数を３層にする場合は、上記図１２および図１３で積層膜ＬＭを形成する際に、Ａｌ含有導電膜ＡＭ２とバリア導体膜ＢＲ３との間に、追加のバリア導体膜とその上の追加のＡｌ含有導電膜との積層膜を介在させればよい。あるいは、上記積層膜ＬＭが有するＡｌ含有導電膜の層数を３層にする場合は、上記図１２および図１３で積層膜ＬＭを形成する際に、バリア導体膜ＢＲ１とＡｌ含有導電膜ＡＭ１との間に、追加のＡｌ含有導電膜とその上の追加のバリア導体膜との積層膜を介在させることもできる。追加のバリア導体膜は、バリア導体膜ＢＲ２と同様の膜とすることができ、追加のＡｌ含有導電膜は、Ａｌ含有導電膜ＡＭ１またはＡｌ含有導電膜ＡＭ２と同様の膜とすることができる。上記積層膜ＬＭが有するＡｌ含有導電膜の層数を３層にした場合は、パッドＰＤの厚膜部ＰＤ１と配線Ｍ６は、３層のＡｌ含有導電膜を有したものとなり、パッドＰＤの薄膜部ＰＤ２（上記実施の形態４，５ではパッドＰＤ全体）は、１層または２層のＡｌ含有導電膜を有したものとなる。同様の考え方で、上記積層膜ＬＭが有するＡｌ含有導電膜の層数を４層以上にすることも可能である。

ＡＭ１，ＡＭ２Ａｌ含有導電膜
ＡＭ１０１アルミニウム膜
ＡＲ反応層
ＢＲ１，ＢＲ２，ＢＲ３，ＢＲ１０１，ＢＲ１０２バリア導体膜
ＢＷ，ＢＷ１０１ボンディングワイヤ
ＣＰ半導体装置
ＣＲクラック
ＤＳ側壁
ＤＳ２，ＤＳ３，ＤＳ１０２段差
ＧＥ１，ＧＥ２ゲート電極
ＧＦゲート絶縁膜
ＩＬ１，ＩＬ２，ＩＬ３，ＩＬ４，ＩＬ５，ＩＬ６，ＩＬ７層間絶縁膜
ＩＬ１０６，ＩＬ１０７層間絶縁膜
Ｌ１，Ｌ２寸法
Ｌ１０１距離
ＬＭ積層膜
ＬＭ１厚膜部
ＬＭ２薄膜部
Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５，Ｍ６，Ｍ１０５，Ｍ１０６配線
ＭＲ封止樹脂
ＮＳｎ型半導体領域
ＮＷｎ型ウエル
ＯＰ１，ＯＰ２，ＯＰ３，ＯＰ４，ＯＰ５開口部
ＯＰ１０１，ＯＰ１０２，ＯＰ１０３開口部
ＰＡ絶縁膜
ＰＡ１０１パッシベーション膜
ＰＤ，ＰＤ１０１パッド
ＰＤ１厚膜部
ＰＤ２薄膜部
ＰＤＡ第１パッド
ＰＤＢ第２パッド
ＰＤＲ，ＰＤＲ２，ＰＤＲ１０１パッド面
ＰＧ１，ＰＧ２プラグ
ＰＳｐ型半導体領域
ＰＷｐ型ウエル
Ｑｎ，ＱｐＭＩＳＦＥＴ
ＲＧ領域
ＲＰ１，ＲＰ２フォトレジストパターン
ＲＰ２ａ配線用フォトレジストパターン
ＲＰ２ｂパッド用フォトレジストパターン
ＳＢ半導体基板
ＳＴ素子分離領域
Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６，Ｔ１０１厚み
Ｖ１プラグ
Ｖ２，Ｖ３，Ｖ３，Ｖ４，Ｖ５ビア部
Ｗ１幅
ＹＧ領域

Claims

半導体基板と、
前記半導体基板上に形成された第１絶縁膜と、
前記第１絶縁膜上に形成されたパッドと、
前記第１絶縁膜上に、前記パッドを覆うように形成された第２絶縁膜と、
前記第２絶縁膜に形成され、前記パッドの一部を露出する第１開口部と、
を有し、
前記パッドは、第１Ａｌ含有導電膜と前記第１Ａｌ含有導電膜上の第１導電膜と前記第１導電膜上の第２Ａｌ含有導電膜とを有する積層導電膜により形成され、
前記パッドは、前記第１Ａｌ含有導電膜と前記第１導電膜と前記第２Ａｌ含有導電膜とを有する厚膜部と、前記第１Ａｌ含有導電膜を有するが前記第２Ａｌ含有導電膜を有していない薄膜部とを備え、
前記薄膜部は前記厚膜部よりも薄く、
前記第１開口部から前記パッドの前記薄膜部が露出される、半導体装置。
請求項１記載の半導体装置において、
前記第１Ａｌ含有導電膜と前記第２Ａｌ含有導電膜とは、それぞれ、アルミニウム膜またはアルミニウム合金膜からなる、半導体装置。
請求項２記載の半導体装置において、
前記第１絶縁膜上に形成された第１配線を更に有し、
前記第１配線は、前記積層導電膜により形成され、前記第１Ａｌ含有導電膜と前記第１導電膜と前記第２Ａｌ含有導電膜とを有し、前記第２絶縁膜で覆われている、半導体装置。
請求項３記載の半導体装置において、
前記第１配線は、前記パッドの前記厚膜部と同じ積層構造を有している、半導体装置。
請求項１記載の半導体装置において、
前記パッドの前記薄膜部の前記第１Ａｌ含有導電膜が、前記第１開口部の底部で露出されている、半導体装置。
請求項５記載の半導体装置において、
前記パッドの前記薄膜部は、前記第１導電膜を有していない、半導体装置。
請求項５記載の半導体装置において、
前記パッドの前記薄膜部のうち、前記第２絶縁膜で覆われた部分は、前記第１導電膜を有し、
前記パッドの前記薄膜部のうち、前記第２絶縁膜で覆われていない部分は、前記第１導電膜を有していない、半導体装置。
請求項１記載の半導体装置において、
前記第１Ａｌ含有導電膜は、前記第２Ａｌ含有導電膜よりも薄い、半導体装置。
請求項１記載の半導体装置において、
前記第１導電膜は、前記第１Ａｌ含有導電膜および前記第２Ａｌ含有導電膜とは異なる材料からなる、半導体装置。
請求項１記載の半導体装置において、
前記パッドの前記厚膜部の一部は、前記第１絶縁膜に形成された第２開口部内に配置され、前記第１絶縁膜よりも下層に形成された第２配線に電気的に接続されている、半導体装置。
請求項１記載の半導体装置において、
前記パッドの前記厚膜部の下には、前記第１絶縁膜に形成された第２開口部内に埋め込まれた導電性のコンタクトプラグが配置され、
前記パッドは、前記コンタクトプラグを通じて、前記第１絶縁膜よりも下層に形成された第２配線に電気的に接続されている、半導体装置。
請求項１記載の半導体装置において、
前記第１開口部から露出される前記パッドの前記薄膜部は、ワイヤを接続するためのボンディング用パッドとして機能する、半導体装置。
請求項１記載の半導体装置において、
前記第２絶縁膜に、前記パッドの前記厚膜部の一部を露出する第２開口部が形成され、
前記第１開口部から露出される前記パッドの前記薄膜部は、ワイヤを接続するためのボンディング用パッドとして機能し、
前記第２開口部から露出される前記パッドの前記厚膜部は、プローブテストを行うためのプローブ用パッドとして機能する、半導体装置。
請求項１３記載の半導体装置において、
前記半導体装置の主面に、複数の前記パッドが配置され、
前記複数のパッドは、第１パッドと第２パッドとが第１方向に交互に並んだ配列を有し、
前記第１パッドは、前記薄膜部が前記厚膜部の第２方向側に配置されている前記パッドであり、
前記第２パッドは、前記薄膜部が前記厚膜部の第３方向側に配置されている前記パッドであり、
前記第２方向は、前記第１方向に交差する方向で、かつ、前記第３方向とは反対方向であり、
前記第１パッドおよび前記第２パッドの前記厚膜部同士が前記第１方向に並び、前記第１パッドの前記薄膜部同士が前記第１方向に並び、前記第２パッドの前記薄膜部同士が前記第１方向に並んでいる、半導体装置。
半導体基板と、
前記半導体基板上に形成された第１絶縁膜と、
前記第１絶縁膜上に形成されたパッドと、
前記第１絶縁膜上に形成された第１配線と、
前記第１絶縁膜上に、前記パッドおよび前記第１配線を覆うように形成された第２絶縁膜と、
前記第２絶縁膜に形成され、前記パッドの一部を露出する第１開口部と、
を有し、
前記第１配線は、第１Ａｌ含有導電膜と前記第１Ａｌ含有導電膜上の第１導電膜と前記第１導電膜上の第２Ａｌ含有導電膜とを有する積層導電膜により形成され、
前記パッドは、前記第１配線よりも薄く、前記第１Ａｌ含有導電膜を含んでいるが、前記第２Ａｌ含有導電膜を含んでいない、半導体装置。
請求項１５記載の半導体装置において、
前記第１Ａｌ含有導電膜と前記第２Ａｌ含有導電膜とは、それぞれ、アルミニウム膜またはアルミニウム合金膜からなる、半導体装置。
請求項１５記載の半導体装置において、
前記パッドにおける前記第１Ａｌ含有導電膜が、前記第１開口部の底部で露出されている、半導体装置。
請求項１５記載の半導体装置において、
前記第１Ａｌ含有導電膜は、前記第２Ａｌ含有導電膜よりも薄い、半導体装置。
請求項１５記載の半導体装置において、
前記第１開口部から露出される前記パッドは、ワイヤを接続するためのボンディング用パッドとして機能する、半導体装置。
（ａ）半導体基板上に第１絶縁膜を形成する工程、
（ｂ）前記第１絶縁膜上に、第１Ａｌ含有導電膜と前記第１Ａｌ含有導電膜上の第１導電膜と前記第１導電膜上の第２Ａｌ含有導電膜とを有する積層導電膜を形成する工程、
（ｃ）前記積層導電膜の一部の領域で前記第２Ａｌ含有導電膜を除去して、前記第１Ａｌ含有導電膜と前記第１導電膜と前記第２Ａｌ含有導電膜とを有する厚膜部と、前記第１Ａｌ含有導電膜を有するが前記第２Ａｌ含有導電膜を有していない薄膜部とを形成する工程、
（ｄ）前記（ｃ）工程後、前記積層導電膜をパターニングすることにより、パッドと配線を形成する工程、
（ｅ）前記パッドと前記配線を覆うように、前記第１絶縁膜上に第２絶縁膜を形成する工程、
（ｆ）前記第２絶縁膜に第１開口部を形成して、前記第１開口部から前記パッドの一部を露出させる工程、
を有し、
前記（ｄ）工程では、前記配線は、前記積層導電膜の前記厚膜部により形成され、前記パッドは、少なくとも一部が前記積層導電膜の前記薄膜部により形成され、
前記（ｆ）工程では、前記パッドのうち、前記積層導電膜の前記薄膜部により形成された部分が、前記第１開口部から露出される、半導体装置の製造方法。