JP2015053371A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】半導体チップの上面のパッドの面積を増大させることなく、パッドを覆うパッシベーション膜にクラックまたは剥がれが生じることを防ぐことで、半導体装置の性能を向上させる。
【解決手段】多層配線を構成する最上層配線であり、多層配線のうち最も膜厚が大きい配線Ｌ７上に、配線Ｌ７に電気的に接続され、かつ、配線Ｌ７よりも膜厚が小さいパッドＰＤを形成し、主にＡｌ（アルミニウム）を含む当該パッドＰＤの上面であって、パッシベーション膜ＰＳから露出する上面に、ボンディングワイヤを接続する。
【選択図】図２

Description

本発明は、半導体装置およびその製造方法に関し、特に、半導体チップの上面にパッドを有する半導体装置およびその製造方法に適用して有効な技術に関するものである。

近年、半導体チップの性能向上のために、半導体チップの配線抵抗を低減することが求められている。これを実現する構造として、配線を多層化することが知られている。この多層配線のうちの最下層では、微細化した素子に接続した配線を高密度に形成するため、最下層の配線同士の間の距離を狭く設定し、また、当該配線の膜厚および幅を小さくする。これに対し、多層配線のうち最下層の配線より上の配線は、最上層に近いほど配線間のピッチ、配線幅、および膜厚が大きい。このような構成により、多層配線を低抵抗化することができる。

特許文献１（特開２０１０−２０５９７４号公報）には、パッドとその下の金属層との間に補強層を設けることにより、パッドの強度を高めることが記載されている。

特許文献２（特開２０１１−１８８３２号公報）には、Ａｌ（アルミニウム）を主体とする配線層の上面にＣｕ（銅）配線層を接続し、当該Ｃｕ配線層の上面に、パッドを介してＣｕワイヤを接続することで、半導体ウエハが反ることを防ぐことが記載されている。ここで記載されているＣｕ配線層の膜厚は、Ａｌを主体とする上記配線層の膜厚よりも大きい。

特開２０１０−２０５９７４号公報 特開２０１１−１８８３２号公報

多層配線のうち、最上層の配線は電源の強化に使用することができる。よって、最上層の配線は特に抵抗を低くする必要があるため、多層配線の中で最も膜厚を大きくすることが考えられる。この最上層配線を、ボンディング用のパッドとして用いた場合、以下のような問題が生じる。

すなわち、低抵抗化などを目的として大きい膜厚で形成したパッド上に、当該パッドの材料と反応しやすい材料からなるボンディングワイヤを接続する場合、パッドの膜厚が大きいことに起因して合金反応が過度に進み、これにより成長した反応層が、パッドを露出するパッシベーション膜を圧迫することで、当該パッシベーション膜にクラックが生じる。

また、上記パッドの上面に、パッドの材料よりも硬い材料からなるボンディングワイヤを圧着しようとすると、パッドの膜厚が大きいため、ボンディングワイヤが比較的柔らかいパッド内に潜るため、圧着強度が低下する。

また、上記パッド上にパッシベーション膜を形成し、当該パッシベーション膜を開口してパッドの上面を一部露出させてからワイヤボンディングを行い、その後、半導体チップを樹脂膜により覆う場合、膜厚の大きいパッドの横のパッシベーション膜と、パッド上のパッシベーション膜との段差が大きくなり、パッド上のパッシベーション膜が樹脂膜から圧力を受けて割れる。

これらの問題を回避するために、パッドを露出するためのパッシベーション膜の開口部の面積を拡げることが考えられるが、その場合パッドの占有面積が大きくなるため、半導体装置の微細化が困難となる。

その他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される実施の形態のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

一実施の形態である半導体装置は、多層配線を構成する最上層配線上に、当該最上層配線に電気的に接続され、かつ、当該最上層配線よりも膜厚が小さいパッドを形成するものである。

また、一実施の形態である半導体装置の製造方法は、半導体基板上に多層配線を形成し、当該多層配線を構成する最上層配線上に、当該最上層配線に電気的に接続され、かつ、当該最上層配線よりも膜厚が小さいパッドを形成するものである。

本願において開示される一実施の形態によれば、半導体装置の性能を向上させることができる。特に、半導体装置を微細化することができる。

本発明の実施の形態１である半導体装置を示す平面レイアウトである。 本発明の実施の形態１である半導体装置を示す断面図である。 本発明の実施の形態１である半導体装置を示す断面図である。 本発明の実施の形態１である半導体装置の製造方法を示す断面図である。 図４に続く半導体装置の製造方法を示す断面図である。 図５に続く半導体装置の製造方法を示す断面図である。 図６に続く半導体装置の製造方法を示す断面図である。 図７に続く半導体装置の製造方法を示す断面図である。 図８に続く半導体装置の製造方法を示す断面図である。 図９に続く半導体装置の製造方法を示す断面図である。 図１０に続く半導体装置の製造方法を示す断面図である。 図１１に続く半導体装置の製造方法を示す断面図である。 図１２に続く半導体装置の製造方法を示す断面図である。 図１３に続く半導体装置の製造方法を示す断面図である。 図１４に続く半導体装置の製造方法を示す断面図である。 本発明の実施の形態２である半導体装置を示す平面レイアウトである。 本発明の実施の形態２である半導体装置を示す断面図である。 本発明の実施の形態３である半導体装置を示す平面レイアウトである。 本発明の実施の形態３である半導体装置を示す断面図である。 本発明の実施の形態４である半導体装置を示す断面図である。 比較例である半導体装置を示す断面図である。 比較例である半導体装置を示す断面図である。 比較例である半導体装置を示す断面図である。

以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。

なお、本願でいう配線の幅とは、配線の延在方向に対して直交する方向における配線の長さを指すものである。また、本願でいう同層とは、製造工程において、元々一の膜であったものを分離して形成したそれぞれの膜であって、同一の高さに設けられた複数の膜の互いの関係をいう。

また、本願でいう高さとは、半導体基板の主面に対して垂直な方向における距離を指すものであり、特に説明しない場合には、半導体基板の主面からの距離を指す。ただし、本願でいう側壁の高さとは、特定の膜の側壁の下端から上端までの距離を指す。

（実施の形態１）
本実施の形態の半導体装置およびその製造方法は、特に多層配線の上部の最上層配線およびその上のパッドの構造並びにそれらの製造方法に特徴を有し、例えば、パッドに対するボンディングワイヤの接続強度を高め、またはパッド近傍の絶縁膜にクラックが生じることを防ぐものである。

以下に、図１〜図３を用いて本実施の形態の半導体装置を説明する。図１は本実施の形態の半導体装置の平面レイアウトであり、図２および図３は本実施の形態の半導体装置の断面図である。図３では図２よりも広い領域の断面を示している。

図１には、本実施の形態の半導体装置である半導体チップの上面に複数形成されたパッドのうちの１個のパッドＰＤを示している。パッドＰＤの上面の一部はパッシベーション膜ＰＳ（図２および図３参照）に覆われており、他の一部はパッシベーション膜ＰＳの開口部ＯＰから露出している。図１では、パッシベーション膜ＰＳ自体を示していないが、パッシベーション膜ＰＳの開口部の輪郭を実線で示している。また、図１では、パッドＰＤの下の配線の輪郭を破線で示しているが、パッドＰＤの下の各ビアは実線で示している。

開口部ＯＰは平面視において例えば矩形の形状を有しており、その開口面積は、平面視におけるパッドＰＤの上面の面積よりも小さい。矩形の開口部ＯＰ内の底部にはパッドＰＤの上面のみが露出している。つまり、平面視において、開口部ＯＰはいずれの領域においてもパッドＰＤと重なっている。

パッドＰＤはパッシベーション膜ＰＳの下に配置された第１導体膜であり、主にＡｌ（アルミニウム）を含んでいる。また、パッドＰＤの下には、主にＡｌ（アルミニウム）を含む配線Ｌ７が形成されている。パッドＰＤおよび配線Ｌ７は、いずれも平面視において矩形の形状を有している。パッドＰＤと配線Ｌ７とは、それらの間に形成された複数のビアＶ２を介して電気的に接続されている。図１において、パッドＰＤは特定の方向に延在している。この延在方向に対して直交する方向におけるパッドＰＤの幅は、例えば４０μｍである。

ビアＶ２はパッドＰＤと同じ導体膜からなる。平面視において、ビアＶ２は開口部ＯＰの内側に配置されていない。ビアＶ２は、平面視において特定の方向に複数並べて配置されている。本実施の形態において、配線Ｌ７の一部は、開口部ＯＰの内側の領域の直下に配置されている。

また、配線Ｌ７は、配線Ｌ７の下に形成された複数のビアＶ１を介して、ビアＶ１の下の配線（図示しない）に接続されている。ビアＶ１は、配線Ｌ７と同じ導体膜からなる。ビアＶ１は、平面視において特定の方向に複数並べて配置されている。なお、図１では、平面視において、ビアＶ１とビアＶ２とが互いに重ならない位置に配置されているが、ビアＶ１とビアＶ２とは、平面視において互いに重なる位置に配置されていてもよい。

図２には、図１のＡ−Ａ線における断面図を示している。図２では、積層された複数の配線を含む多層配線のうち、最上層配線である配線Ｌ７と、配線Ｌ７の一つ下の配線層を構成する配線Ｌ６とを示しており、配線Ｌ６より下の多層配線の図示を省略している。多層配線とは、配線を含む配線層を複数積層した構造であり、最上層に形成された最上層配線と、最上層配線よりも下に形成された下層配線とを含んでいる。

図２に示すように、配線Ｌ６は主にＣｕ（銅）からなる配線であり、層間絶縁膜ＩＬ６ｂに開口された配線溝内に埋め込まれている。層間絶縁膜ＩＬ６ｂは、例えば酸化シリコン膜からなる。配線Ｌ６は、いわゆるデュアルダマシン法により形成されており、配線Ｌ６の上面には、配線Ｌ７と同一の膜からなるビアＶ１が接続されている。図２では、配線Ｌ６を構成する複数の膜を区別して示していないが、配線Ｌ６は、例えばＴａ（タンタル）またはＴａＮ（窒化タンタル）を含むバリア導体膜と、当該バリア導体膜上に形成された、Ｃｕ（銅）を含む主導体膜により構成されている。

ビアＶ１は、バリア絶縁膜ＳＦと、バリア絶縁膜ＳＦ上の層間絶縁膜ＩＬ７ａとからなる積層膜に開口されたビアホールＶＨ１内に埋め込まれている。つまり、配線Ｌ６上および層間絶縁膜ＩＬ６ｂ上に、バリア絶縁膜ＳＦを介して層間絶縁膜ＩＬ７ａが形成されており、配線Ｌ７は層間絶縁膜ＩＬ７ａ上に形成されている。配線Ｌ６と配線Ｌ７とは、ビアＶ１を介して電気的に接続されている。バリア絶縁膜ＳＦは例えばＳｉＣＮ膜からなり、層間絶縁膜ＩＬ７ａは例えば酸化シリコン膜からなる。

配線Ｌ７は、層間絶縁膜ＩＬ７ａ上に順に積層されたバリア導体膜ＢＬ１、主導体膜Ｍ１およびバリア導体膜ＢＵ１により構成されている。また、ビアＶ１は、ビアホールＶＨ１内に順に積層されたバリア導体膜ＢＬ１および主導体膜Ｍ１からなる。配線Ｌ７の側壁および上面は、層間絶縁膜ＩＬ７ｂにより覆われている。層間絶縁膜ＩＬ７ｂは、例えば酸化シリコン膜からなる第２絶縁膜である。ここで、層間絶縁膜ＩＬ７ｂの底面は、層間絶縁膜ＩＬ７ａの上面と接している。

配線Ｌ７の直上において層間絶縁膜ＩＬ７ｂには複数のビアホールＶＨ２が開口しており、ビアホールＶＨ２の底部には配線Ｌ７の上面が露出している。ビアホールＶＨ２内には、層間絶縁膜ＩＬ７ｂ上に形成されたパッドＰＤと同一の導体膜からなるビアＶ２が埋め込まれている。よって、配線Ｌ７とパッドＰＤとは、ビアＶ２を介して電気的に接続されている。パッドＰＤは、層間絶縁膜ＩＬ７ｂ上に順に積層されたバリア導体膜ＢＬ２、主導体膜Ｍ２およびバリア導体膜ＢＵ２により構成されている。ビアＶ２は、ビアホールＶＨ２内に順に積層されたバリア導体膜ＢＬ２および主導体膜Ｍ２により構成されている。なお、図２に示すように、ビアＶ２は主導体膜Ｍ２上のバリア導体膜ＢＵ２を含んでいてもよい。

バリア導体膜ＢＬ１、ＢＬ２、ＢＵ１およびＢＵ２は例えばＴｉ（チタン）膜もしくはＴｉＮ（窒化チタン）膜、または、Ｔｉ（チタン）膜およびＴｉＮ（窒化チタン）膜の積層膜である。バリア導体膜ＢＬ１、ＢＬ２、ＢＵ１およびＢＵ２のそれぞれの膜厚は、例えば１００ｎｍ程度である。また、主導体膜Ｍ１およびＭ２はＡｌ（アルミニウム）膜であり、主導体膜Ｍ１の膜厚は例えば１５００ｎｍであり、主導体膜Ｍ２の膜厚は例えば８００ｎｍ以下である。つまり、多層配線のうちの最上層配線である配線Ｌ７上に形成されたパッドＰＤの膜厚は、配線Ｌ７の膜厚よりも小さい。

層間絶縁膜ＩＬ７ｂの上面は平坦化されているため、パッドＰＤは層間絶縁膜ＩＬ７ｂの上面に沿って平坦に形成されている。図１および図２に示すように、ここではパッドＰＤの幅が配線Ｌ７の幅よりも大きい構成を例示しているが、パッドＰＤの幅は配線Ｌ７の幅より小さくてもよい。図１に示すレイアウトでは、配線Ｌ７の全部がパッドＰＤに対して重なっているが、パッドＰＤの幅が配線Ｌ７の幅より小さい場合には、パッドＰＤの全部が配線Ｌ７に対して重なっていてもよい。また、パッドＰＤおよび配線Ｌ７の両方が、互いに一部が重ならない位置に配置されていてもよい。

図２に示すように、パッドＰＤの上面の一部および側壁は、第１絶縁膜であるパッシベーション膜ＰＳにより覆われている。パッシベーション膜ＰＳは例えば酸化シリコン膜からなり、その膜厚は例えば１０００ｎｍ以下である。パッシベーション膜ＰＳはパッドＰＤの上面を露出する開口部ＯＰを有している。

パッドＰＤの上面であって、開口部ＯＰから露出している領域、つまりパッド領域は、上記半導体チップをダイパッド上に実装した後に、ダイパッドの周囲のリードと半導体チップとを導通させるためのボンディングワイヤを接続する領域である。また、パッド領域は、半導体チップの機能検査などを目的として行われるプローブ検査において、検査針を接触させることで、検査装置と半導体チップとを導通させるための領域である。

ここで、上記ボンディングワイヤをパッド領域に接続した半導体チップの断面であって、図２に示す配線Ｌ６より下の多層配線を含む断面を、図３に示す。図３に示すように、本実施の形態の半導体装置である半導体チップは、底部に半導体基板ＳＢを有している。半導体基板ＳＢの主面には、絶縁膜からなる素子分離領域ＳＴＩが形成されている。素子分離領域ＳＴＩから露出している半導体基板ＳＢ上には、複数のＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）Ｑ１が形成されている。なお、半導体基板ＳＢの主面上または当該主面内に形成されている半導体素子はＭＩＳＦＥＴ以外の素子であっても構わない。

ＭＩＳＦＥＴＱ１を覆うように、半導体基板ＳＢ上には酸化シリコン膜からなる層間絶縁膜ＣＬが形成されている。また、層間絶縁膜ＣＬを貫通する複数のプラグＰＬ１が形成されており、プラグＰＬ１はＭＩＳＦＥＴＱ１を構成するソース・ドレイン領域またはゲート電極に接続されている。プラグＰＬ１上および層間絶縁膜ＣＬ上には層間絶縁膜ＩＬ１が形成されており、層間絶縁膜ＩＬ１を貫通する複数の配線溝のそれぞれの内部には、プラグＰＬ１と接続された配線Ｌ１が形成されている。層間絶縁膜ＩＬ１は、例えば酸化シリコン膜からなる。配線Ｌ１はいわゆるシングルダマシン法で形成されている。配線Ｌ１は、多層配線のうち、最も下に形成された最下層配線である。ここでは、配線Ｌ１および層間絶縁膜ＩＬ１を含む層を、第１配線層と呼ぶ。

配線Ｌ１上および層間絶縁膜ＩＬ１上には、層間絶縁膜ＩＬ２と、層間絶縁膜ＩＬ２の上面に複数形成された配線溝のそれぞれの内部に形成された配線Ｌ２とが形成されている。層間絶縁膜ＩＬ２は、例えば酸化シリコン膜からなる。配線Ｌ２と配線Ｌ１とは、配線Ｌ２と同一の導体膜からなるプラグＰＬ２を介して互いに接続されている。プラグＰＬ２は、配線Ｌ２が埋め込まれた配線溝の底面に開口され、層間絶縁膜ＩＬ２を貫通するビアホール内に埋め込まれている。配線Ｌ２およびプラグＰＬ２は、いわゆるデュアルダマシン法により形成されている。ここでは、配線Ｌ２、プラグＰＬ２および層間絶縁膜ＩＬ２を含む層を、第２配線層と呼ぶ。

第２配線層上には、第２配線層と同様の構造の第３配線層、第４配線層および第５配線層が順に形成されている。第３配線層は、配線Ｌ３、プラグＰＬ３および層間絶縁膜ＩＬ３を含んでいる。第４配線層は、配線Ｌ４、プラグＰＬ４および層間絶縁膜ＩＬ４を含んでいる。第５配線層は、配線Ｌ５、プラグＰＬ５および層間絶縁膜ＩＬ５を含んでいる。

配線Ｌ１、Ｌ２およびＬ３のそれぞれの幅および厚さは同等である。また、配線Ｌ５およびＬ４のそれぞれの幅および厚さは同等である。配線Ｌ５およびＬ４のそれぞれの幅および膜厚は、配線Ｌ１、Ｌ２およびＬ３のそれぞれの幅および厚さよりも大きい。また、プラグＰＬ５およびＰＬ４の直径は、プラグＰＬ１、ＰＬ２およびＰＬ３のそれぞれの直径より大きい。

第５配線層上には、層間絶縁膜ＩＬ６ａと、層間絶縁膜ＩＬ６ｂとが順に積層されている。層間絶縁膜ＩＬ６ａおよび層間絶縁膜ＩＬ６ｂは、例えば酸化シリコン膜からなる。層間絶縁膜ＩＬ６ａを貫通するビアホール内にはプラグＰＬ６が形成されており、プラグＰＬ６上には、プラグＰＬ６と同一の導体膜からなる配線Ｌ６が形成されている。ここでは、配線Ｌ６、プラグＰＬ６、層間絶縁膜ＩＬ６ａおよびＩＬ６ｂを第６配線層と呼ぶ。配線Ｌ６の幅および膜厚は、配線Ｌ１〜Ｌ５のそれぞれの幅および厚さよりも大きい。また、プラグＰＬ６の直径は、プラグＰＬ１〜ＰＬ５のそれぞれの直径より大きい。

第６配線層上、つまり配線Ｌ６上の構造は、図２を用いて説明した構造と同様である。つまり、配線Ｌ６上の上面には、ビアＶ１を介して配線Ｌ７が接続されている。多層配線のうちの最上層配線である配線Ｌ７の配線の幅、膜厚および配線同士の間隔は、配線Ｌ６よりも大きい。ただし、配線Ｌ７の配線の幅、膜厚および配線同士の間隔は、配線Ｌ６と同等であってもよい。ここでは、配線Ｌ７、ビアＶ１、層間絶縁膜ＩＬ７ａおよびＩＬ７ｂを含む層を第７配線層と呼ぶ。

上記のように、本実施の形態の半導体チップ内に形成された多層配線は、互いに電気的に接続された配線Ｌ１〜配線Ｌ６および配線Ｌ７からなる。配線Ｌ７上のパッドＰＤは、ビアＶ１、Ｖ２、プラグＰＬ１〜ＰＬ６および配線Ｌ１〜Ｌ７を介して、ＭＩＳＦＥＴＱ１に電気的に接続されている。

ここでは、多層配線を構成する配線層として、高密度配線層と、高密度配線層上の中密度配線層と、中密度配線層上の低密度配線層とを設けている。高密度配線層は、幅および厚さが小さく、微細化された配線を、多層配線内において最も狭い間隔で配置した層であり、具体的には、上述した第１配線層、第２配線層および第３配線層を指す。中密度配線層は、高密度配線層よりも幅および厚さが大きい配線を、高密度配線層における配線間ピッチよりも広い間隔で配置した層であり、具体的には、上述した第４配線層および第５配線層を指す。低密度配線層は、中密度配線層よりも幅および厚さが大きい配線を、中密度配線層における配線間ピッチよりも広い間隔で配置した層であり、具体的には、上述した第６配線層および第７配線層を指す。

上記のように、特定の配線層と、当該配線層の上または下の層とにおいて、配線の幅および厚さ並びに配線同士の間隔が同一である場合があるが、多層配線を構成する配線の幅および厚さ並びに配線同士の間隔は、最下層配線が最も小さく、最上層配線が最も大きい。つまり、最下層から最上層に向かうにつれて、配線の幅および厚さ並びに配線同士の間隔が大きくなる。このように、上層の配線のサイズを大きくすることにより、半導体チップの配線層の低抵抗化を可能としている。配線Ｌ１〜Ｌ６およびプラグＰＬ２〜ＰＬ６は、主にＣｕ（銅）からなる。

図３に示すように、開口部ＯＰ内において、パッドＰＤの上面にボンディングワイヤＢＷが接続されている。ボンディングワイヤは、例えばＡｕ（金）、Ａｇ（銀）またはＣｕ（銅）を主に含む導体膜である。Ａｕワイヤを用いた場合、パッドＰＤを構成するＡｌ（アルミニウム）と反応して合金化することで、パッドＰＤに対して高い接合強度を得ることができる。また、ＡｕワイヤはＡｌ（アルミニウム）、Ａｇ（銀）またはＣｕ（銅）に比べて柔らかい素材であるため、断線の虞が小さく、ボンディングが容易である利点がある。

また、ＣｕワイヤはＡｌ（アルミニウム）に比べて硬い物質であるため、パッドＰＤに対し、機械的な圧力を加えて圧着することで、高い接合強度を得ることができる。また、ＣｕワイヤはＡｕワイヤに比べて安価である利点がある。Ａｇワイヤは、ＡｕワイヤとＣｕワイヤとの中間の特性を有するワイヤであり、パッドＰＤに対して圧着することで高い接合強度を得ることができる。

ここで、本実施の形態の半導体装置の主な特徴は、多層配線のうち、最も厚さが厚い最上層配線の上に、最上層配線よりも膜厚が小さいＡｌ膜からなるパッドＰＤを形成している点にある。多層配線を有する半導体装置では、多層配線のうち、最も厚さが厚い最上層配線をパッドとして用いることが考えられるが、ここでは最上層配線、つまり配線Ｌ７とは別に、ボンディングパッド用の導体膜として、最上層配線よりも膜厚が小さい導体膜であるパッドＰＤを設けている。

また、配線Ｌ７の上面と、パッドＰＤの底面とは直接接しておらず、配線Ｌ７の上面の高さと、パッドＰＤの底面の高さとの間には層間絶縁膜ＩＬ７ｂが形成されている。つまり、配線Ｌ７とパッドＰＤとは互いに離間している。したがって、平面視において開口部ＯＰ、パッドＰＤおよび配線Ｌ７がいずれも重なる場合には、必ずパッドＰＤと配線Ｌ７との間に層間絶縁膜ＩＬ７ｂが介在している。

なお、図２において示していないが、配線Ｌ７は層間絶縁膜ＩＬ７ｂ上に複数配置されている。ここでは、複数の配線Ｌ７同士の間に層間絶縁膜ＩＬ７ｂが完全に埋め込まれ、層間絶縁膜ＩＬ７ｂの上面が平坦化されている構造について説明したが、層間絶縁膜ＩＬ７ｂの膜厚は、複数の配線Ｌ７同士の間を完全に埋め込まない程度に小さくてもよい。この場合、層間絶縁膜ＩＬ７ｂは配線Ｌ７の上面、側壁および層間絶縁膜ＩＬ７ａの上面に沿って形成される。

つまり、層間絶縁膜ＩＬ７ｂの膜厚が小さく、かつ、パッドＰＤの幅が配線Ｌ７より広い場合、パッドＰＤは、層間絶縁膜ＩＬ７ｂを介して配線Ｌ７の上面、側壁および層間絶縁膜ＩＬ７ａの上面に沿って形成される。このとき、パッドＰＤの端部は、配線Ｌ７の横において、層間絶縁膜ＩＬ７ａの上面に接する層間絶縁膜ＩＬ７ｂの直上で終端する。つまり、パッドＰＤは、配線Ｌ７の直上の層間絶縁膜ＩＬ７ｂの上面よりも低い位置で終端していてもよい。パッドＰＤの端部の高さは、半導体基板上において揃える必要がある。パターニングによりパッドＰＤを形成する工程で、マスクとして用いるレジストパターンを形成する際に、レジストパターンの端部となる位置を、露光装置の焦点距離に揃える必要があるためである。

以下に、図２１〜図２３に比較例の半導体装置を示して、本実施の形態の半導体装置の効果について説明する。図２１〜図２３は、比較例の半導体装置の断面図であり、パッドにボンディングワイヤを接続した構造を示すものである。比較例の半導体装置はいずれも、パッドの材料にＡｌ（アルミニウム）を用いている点が本実施の形態と同じであるが、最上層配線をパッドとして用いている点で本実施の形態と異なる。

図２１には、多層配線のうちの最上層配線である配線ＰＤａに、Ａｕワイヤを接続した構造を示している。図２１に示す比較例の半導体装置において、配線Ｌ６を含む第６配線層と、第６配線層の下の多層配線の構造は、図３に示した構造と同様である。ここで、配線Ｌ６上には、多層配線の最上層配線であり、配線Ｌ６よりも膜厚が大きい配線ＰＤａが形成されている。配線ＰＤａと配線Ｌ６との間には層間絶縁膜ＩＬ７ａが形成されており、層間絶縁膜ＩＬ７ａに開口されたビアホール内には、配線ＰＤａと同一の導体膜からなるビアＶ１が埋め込まれている。

配線ＰＤａは、層間絶縁膜ＩＬ７ａ上に順に積層されたバリア導体膜ＢＬ１、主導体膜Ｍ１およびバリア導体膜ＢＵ１により構成されている。ビアＶ１は、バリア導体膜ＢＬ１および主導体膜Ｍ１により構成されている。バリア導体膜ＢＬ１およびＢＵ１は例えばＴｉＮ（窒化チタン）膜などからなり、主導体膜Ｍ１はＡｌ（アルミニウム）膜からなる。バリア導体膜ＢＬ１およびＢＵ１のそれぞれの膜厚は１００ｎｍ程度であり、主導体膜Ｍ１の膜厚は１５００ｎｍ程度である。つまり、配線ＰＤａは主にＡｌ（アルミニウム）からなる。配線ＰＤａは、多層配線を構成する配線の中で最も膜厚が大きい。

配線ＰＤａはパッドとして用いられる配線である。したがって、配線ＰＤａの上面の一部および側壁はパッシベーション膜ＰＳａにより覆われており、配線ＰＤａの上面の他の一部は、パッシベーション膜ＰＳａの開口部ＯＰから露出している。開口部ＯＰの底部において露出する配線ＰＤａの上面、つまりパッド領域には、Ａｕ（金）からなるボンディングワイヤＢＷが接続されている。パッシベーション膜ＰＳａは、膜厚が大きい配線ＰＤａの側壁を覆うために、比較的大きい膜厚を有する必要がある。パッシベーション膜ＰＳａの膜厚は、例えば１５００〜２０００ｎｍ必要である。

Ａｕ（金）は、高温環境においてＡｌ（アルミニウム）と合金反応を起こす金属である。図２１に示す比較例のように、Ａｕワイヤを、膜厚が大きいＡｌ膜である配線ＰＤａの上面に接続した場合、Ａｕワイヤに対するＡｌ（アルミニウム）の供給源が豊富であるため、反応が飽和するまでの時間が長くなる。図２１では、ボンディングワイヤＢＷの先端のボールの周囲に、Ａｕ−Ａｌ合金からなる反応層ＡＬＬを示している。

この場合、Ａｌ（アルミニウム）の供給源である配線ＰＤａの膜厚が大きいことに起因して、反応層ＡＬＬが過度に大きくなり、開口部ＯＰの両端のパッシベーション膜ＰＳａの側壁が反応層ＡＬＬに押されることで、パッシベーション膜ＰＳａにクラックが生じる虞がある。また、同じ理由により、パッシベーション膜ＰＳａが配線ＰＤａの上面から剥がれる虞がある。

次に、他の比較例として、図２２に示す構造について説明する。図２２に示す比較例の半導体装置は、ボンディングワイヤＢＷの材料にＣｕ（銅）を用いている点以外は、図２１に示す半導体装置と同様の構造を有している。Ｃｕ（銅）はＡｌ（アルミニウム）よりも硬い材料であるため、Ｃｕワイヤを最上層配線である配線ＰＤａに接続した場合、配線ＰＤａの膜厚が大きいことに起因して、Ｃｕワイヤの先端のボールが配線ＰＤａ内に潜り込む。つまり、Ａｌ（アルミニウム）がＣｕ（銅）より柔らかく、配線ＰＤａの膜厚が大きいため、Ｃｕワイヤの先端をパッドに対して圧着することは困難である。ここで、ボンディングワイヤＢＷに押し出されたＡｌ膜、つまり配線ＰＤａの一部は、開口部ＯＰ内においてＣｕワイヤの横に盛り上がるように押し出される。

この場合、ボンディング工程での上記ボールの圧着圧力が配線ＰＤａに吸収されるため、ボンディングワイヤＢＷの圧着強度が低下する問題が生じる。ボンディング工程における圧着圧力を大きくしたとしても、開口部ＯＰ内において押し出されるＡｌ膜の量が大きくなるのみであり、接着強度の低下を防ぐことは困難である。ボンディングワイヤＢＷの接着強度が低下すると、ボンディングワイヤＢＷとパッドとが導通しない事態が生じるため、半導体装置の信頼性が低下する。また、圧着圧力を大きくすると、配線ＰＤａの下の層間絶縁膜ＩＬ７ａなどにクラックが生じる虞がある。

また、開口部ＯＰ内においてＡｌ膜が上方に押し出されることにより、開口部ＯＰの両端のパッシベーション膜ＰＳａの側壁がＡｌ膜から圧力を受ける。これにより、パッシベーション膜ＰＳａにクラックが生じる虞がある。また、同じ理由により、パッシベーション膜ＰＳａが配線ＰＤａの上面から剥がれる虞がある。ボンディングワイヤＢＷの材料にＡｇ（銀）を用いた場合も、Ｃｕワイヤと同様の問題が生じる。

次に、他の比較例として、図２３に示す構造について説明する。図２３に示す比較例の半導体装置は、図２１に示す半導体装置と同様の構造を有している。ただし、ボンディングワイヤＢＷはＡｕ（金）からなるが、ＡｕワイヤとＡｌ膜との反応層は図示していない。また、半導体チップと、パッドに接続されたボンディングワイヤＢＷとは、封止用の樹脂膜ＲＳにより覆われている。樹脂膜ＲＳは例えばモールド樹脂膜であり、例えばエポキシ樹脂からなる。

また、パッシベーション膜ＰＳａの一部にはクラックＣＲが生じている。クラックＣＲ内には樹脂膜ＲＳなどが充填されておらず、絶縁膜が形成されていない空間が生じている。なお、図示は省略しているが、配線Ｌ６の下の半導体基板はダイパッド上に搭載されており、ダイパッドの下面も樹脂膜ＲＳにより覆われている。また、図示はしていないが、樹脂膜ＲＳとパッシベーション膜ＰＳａとの間には、例えばポリイミドなどからなる樹脂膜が形成されていてもよい。

図２３に示すように、配線ＰＤａの上面の端部の近傍のパッシベーション膜ＰＳａにはクラックＣＲが生じている。クラックＣＲは、樹脂膜ＲＳの収縮により、樹脂膜ＲＳからパッシベーション膜ＰＳａが受ける応力により生じたものである。

ここでは、パッシベーション膜ＰＳａが覆う配線ＰＤａの膜厚が大きいため、パッシベーション膜ＰＳａの膜厚も大きくする必要がある。このため、配線ＰＤａの横のパッシベーション膜ＰＳａと、配線ＰＤａ上のパッシベーション膜ＰＳａとの段差および開口部ＯＰの内側の側壁が大きくなる。この段差が大きいことにより、配線ＰＤａ上のパッシベーション膜ＰＳａが樹脂膜から受ける圧力が大きくなり、パッシベーション膜ＰＳａが割れてクラックＣＲが生じる。なお、上記ポリイミドなどからなる樹脂膜が形成されている場合、パッシベーション膜ＰＳａは当該樹脂膜からも応力を受けうる。

これに対し、パッシベーション膜ＰＳａの膜厚が小さければ、上記段差を小さくすることができ、また、開口部ＯＰ内側の側壁の高さを小さくすることができるため、パッシベーション膜ＰＳａが樹脂膜ＲＳから受ける応力を低減することができる。しかし、配線ＰＤａの膜厚が大きく、また、パッド用の配線ＰＤａの側壁を十分に覆うことができる膜厚でパッシベーション膜ＰＳａを形成する必要があるため、パッシベーション膜ＰＳａの膜厚を小さくすることは困難である。

図２１〜図２３を用いて説明した比較例において、パッシベーション膜ＰＳａにクラックまたは剥がれが生じると、クラックの発生により生じた空間に水分などが侵入することで、配線または絶縁膜などの劣化が顕著となり、半導体装置の信頼性が低下する問題が生じる。

ここで、図２１および図２２を用いて説明したパッシベーション膜ＰＳａにおけるクラックまたは剥がれの発生を防ぐために、開口部ＯＰの面積を大きくすることが考えられる。これにより、図２１に示した比較例では反応層ＡＬＬがパッシベーション膜ＰＳａに接触することを防ぐことができ、また、図２２に示した比較例では、押し出されたＡｌ膜がパッシベーション膜ＰＳａに加える応力を低減することができるためである。

また、図２３を用いて説明した比較例では、クラックＣＲの発生を防ぐために、配線ＰＤａの上面端部から、開口部ＯＰの端部までの距離を長くすることが考えられる。配線ＰＤａの上面とパッシベーション膜ＰＳａとが接する面積が大きくなれば、樹脂膜ＲＳからパッシベーション膜ＰＳａが受ける応力を分散させることができ、クラックＣＲの発生を防ぐことができるためである。

しかし、図２１〜図２３を用いて説明した比較例の半導体装置において、上記のようにパッドの開口部ＯＰの面積、または、配線ＰＤａの上面とパッシベーション膜ＰＳａとが接する面積を拡げると、個々のパッドが占有する面積が大きくなるため、半導体装置の微細化が困難となる。

図２１〜図２３を用いて説明した上記の問題は、最上層配線のように厚い導体膜をパッドとして用いていることに起因して起きるものである。そこで、本実施の形態の半導体装置では、多層配線の中で最も膜厚が大きい最上層配線をパッドとして用いず、図２に示すように、最上層配線である配線Ｌ７上に、配線Ｌ７よりも膜厚が小さいパッドＰＤを設けている。

Ａｕワイヤを本実施の形態パッドＰＤに接続した場合、パッドＰＤは図２１に示すパッド、つまり配線ＰＤａよりも膜厚が小さいため、Ａｕワイヤに対するＡｌ（アルミニウム）の供給量を抑えることができる。したがって、ＡｕワイヤとＡｌ膜との反応時間を短縮することができるため、Ａｕ−Ａｌ合金からなる反応層の成長を防ぐことができる。よって、図２に示す開口部ＯＰの開口面積を大きくすることなく、パッシベーション膜ＰＳにおけるクラックまたは剥がれの発生を防ぐことができるため、半導体チップを微細化することができる。これにより、半導体装置の性能を向上させることができる。

また、Ｃｕワイヤを本実施の形態のパッドＰＤに接続した場合、パッドＰＤは図２２に示すパッドである配線ＰＤａよりも膜厚が小さいため、Ａｌ膜よりも硬いＣｕワイヤが、図２に示すパッドＰＤに潜り込む量を低減することができる。また、パッドＰＤを構成するＡｌ膜が、開口部ＯＰ内において上方に盛り上がる量を低減することができるため、当該Ａｌ膜によりパッシベーション膜ＰＳが圧力を受けることを防ぐことができる。よって、開口部ＯＰの開口面積を大きくすることなく、パッシベーション膜ＰＳにおけるクラックまたは剥がれの発生を防ぐことができるため、半導体チップを微細化することができる。これにより、半導体装置の性能を向上させることができる。

また、本実施の形態では、ＣｕワイヤがパッドＰＤに埋もれることを防ぐことができ、また、膜厚が小さいパッドＰＤを介して層間絶縁膜ＩＬ７ｂ上にＣｕワイヤを圧着することができるため、圧着圧力が吸収されることを防ぐことができる。したがって、Ｃｕワイヤを圧着によりパッドＰＤに対して強固に接続することができる。このため、ＣｕワイヤとパッドＰＤとの間の導通を確保することができるため、半導体装置の信頼性を向上させることができる。なお、ボンディングワイヤの材料がＡｇ（銀）であっても、同様の効果を得ることができる。

また、パッドＰＤは図２３に示すパッドである配線ＰＤａよりも膜厚が小さいため、図２に示すパッドＰＤの側壁は、図２３に示すパッシベーション膜ＰＳａよりも膜厚が小さいパッシベーション膜ＰＳ（図２参照）により覆うことができる。したがって、パッシベーション膜ＰＳの膜厚を小さく抑えることができるため、パッシベーション膜ＰＳを樹脂膜により覆った場合に、当該樹脂膜からパッシベーション膜ＰＳが受ける応力を低減することができる。

よって、ボンディングワイヤを本実施の形態のパッドＰＤに接続し、半導体チップおよびボンディングワイヤを樹脂膜により覆った場合において、パッドＰＤの上面とパッシベーション膜ＰＳとの接触面積を大きくすることなく、パッシベーション膜ＰＳにおけるクラックまたは剥がれの発生を防ぐことができるため、半導体チップを微細化することができる。これにより、半導体装置の性能を向上させることができる。

次に、本実施の形態の半導体装置の製造方法について、図４〜図１５を用いて説明する。図４〜図１５は、本実施の形態における半導体装置の製造方法を示す断面図である。本実施の形態の半導体装置の製造方法の特徴は、多層配線の最上層配線およびその上のパッドの製造方法にあるため、最上層配線よりも下の多層配線および半導体素子の製造工程については、詳しい説明を省略する。半導体基板上に形成する半導体素子と、多層配線のうちの高密度配線層、中密度配線層および低密度配線層は、周知の方法により形成することができる。ここでは、図３に示す配線Ｌ６、プラグＰＬ６、層間絶縁膜ＩＬ６ａ、ＩＬ６ｂ、並びに、それらの下の半導体素子および配線層を形成した後の工程について具体的に説明する。

まず、半導体基板上に複数の配線層を積層する。つまり、図３に示す半導体基板ＳＢを用意した後、半導体基板ＳＢ上に、例えばＭＩＳＦＥＴＱ１などの半導体素子を形成し、続いて、半導体素子を覆う層間絶縁膜ＣＬと、層間絶縁膜ＣＬを貫通し、半導体素子に接続されたプラグＰＬ１とを形成する。その後、半導体素子に電気的に接続された配線を含む配線層を複数積層する。図４では、第６配線層を構成する層間絶縁膜ＩＬ６ｂと、層間絶縁膜ＩＬ６ｂを貫通する配線溝に埋め込まれた配線Ｌ６を示している。

次に、図４に示すように、層間絶縁膜ＩＬ６ｂおよび配線Ｌ６を形成した後、それらの上に、例えばＣＶＤ（Chemical Vapor Deposition）法を用いて、バリア絶縁膜ＳＦおよび層間絶縁膜ＩＬ７ａを順に形成する。バリア絶縁膜ＳＦは、後のエッチング工程においてエッチングストッパ膜として利用される絶縁膜であり、例えばＳｉＣＮ膜からなる。層間絶縁膜ＩＬ７ａは、例えば酸化シリコン膜からなる。バリア絶縁膜ＳＦは、主にＣｕ（銅）からなる配線Ｌ６内のＣｕ（銅）原子が、層間絶縁膜ＩＬ７ａ内に拡散することを防ぐ役割を有している。なお、図示はしてないが、層間絶縁膜ＩＬ６の底面に接して、バリア絶縁膜が形成されていてもよい。

次に、図５に示すように、フォトリソグラフィ技術を用いて、層間絶縁膜ＩＬ７ａ上にフォトレジスト膜からなるレジストパターンＲＰ１を形成する。レジストパターンＲＰ１は、配線Ｌ６の直上に開口部を有しており、当該開口部の底部では層間絶縁膜ＩＬ７ａの上面が露出している。その後、レジストパターンＲＰ１をマスクとしてエッチングを行うことで、層間絶縁膜ＩＬ７ａの一部およびバリア絶縁膜ＳＦの一部を除去する。これにより、バリア絶縁膜ＳＦおよび層間絶縁膜ＩＬ７ａからなる積層膜を開口するビアホールＶＨ１を形成することで、配線Ｌ６の上面を露出する。

次に、図６に示すように、レジストパターンＲＰ１を除去した後、例えばスパッタリング法を用いて、配線Ｌ６上および層間絶縁膜ＩＬ７ａ上に、バリア導体膜ＢＬ１、主導体膜Ｍ１およびバリア導体膜ＢＵ１を順に形成した積層膜である第３導体膜を形成する。バリア導体膜ＢＬ１およびＢＵ１は、例えばＴｉ（チタン）膜もしくはＴｉＮ（窒化チタン）膜、または、Ｔｉ（チタン）膜およびＴｉＮ（窒化チタン）膜の積層膜である。バリア導体膜ＢＬ１およびＢＵ１のそれぞれの膜厚は、例えば１００ｎｍ程度である。また、主導体膜Ｍ１はＡｌ（アルミニウム）膜であり、主導体膜Ｍ１の膜厚は例えば１５００ｎｍである。これにより、ビアホールＶＨ１内に、バリア導体膜ＢＬ１および主導体膜Ｍ１を含むビアＶ１を形成する。

次に、図７に示すように、フォトリソグラフィ技術およびドライエッチング法を用いて、バリア導体膜ＢＵ１、主導体膜Ｍ１およびバリア導体膜ＢＬ１をパターニングする。これにより、バリア導体膜ＢＬ１、主導体膜Ｍ１およびバリア導体膜ＢＵ１の積層パターンからなる配線Ｌ７を形成する。

次に、図８に示すように、層間絶縁膜ＩＬ７ａ上に、配線Ｌ７の側壁および上面を覆うように、層間絶縁膜ＩＬ７ｂを形成する。層間絶縁膜ＩＬ７ｂは例えばＣＶＤ法により形成する。層間絶縁膜ＩＬ７ｂは、例えば酸化シリコン膜からなる。層間絶縁膜ＩＬ７ｂの膜厚は、２０００ｎｍ以下であり、ここでは、層間絶縁膜ＩＬ７ｂの膜厚を配線Ｌ７の膜厚よりも大きくする。ただし、層間絶縁膜ＩＬ７ｂの膜厚は配線Ｌ７の膜厚より小さくてもよい。

次に、図９に示すように、例えばＣＭＰ（Chemical Mechanical Polishing）法を用いて、層間絶縁膜ＩＬ７ｂの上面を平坦化する。このとき、配線Ｌ７の上面は、層間絶縁膜ＩＬ７ｂから露出させない。なお、層間絶縁膜ＩＬ７ｂの膜厚が配線Ｌ７の膜厚より小さい場合には、ＣＭＰ法により平坦化工程は行わなくてもよい。また、層間絶縁膜ＩＬ７ｂの膜厚が配線Ｌ７の膜厚より大きい場合において、上記平坦化工程を行わずに製造工程を進めることもできる。

次に、図１０に示すように、フォトリソグラフィ技術を用いて、層間絶縁膜ＩＬ７ｂ上にレジストパターンＲＰ２を形成する。レジストパターンＲＰ２は、配線Ｌ７の直上に開口部を有するフォトレジスト膜である。続いて、レジストパターンＲＰ２をマスクとしてエッチングを行うことにより、層間絶縁膜ＩＬ７ｂの一部を開口してビアホールＶＨ２を形成する。ビアホールＶＨ２の底部には配線Ｌ７の上面が露出している。

次に、図１１に示すように、レジストパターンＲＰ２を除去した後、例えばスパッタリング法を用いて、配線Ｌ７上および層間絶縁膜ＩＬ７ｂ上に、バリア導体膜ＢＬ２、主導体膜Ｍ２およびバリア導体膜ＢＵ２を順に形成した積層膜である第４導体膜を形成する。バリア導体膜ＢＬ２およびＢＵ２は、例えばＴｉ（チタン）膜もしくはＴｉＮ（窒化チタン）膜、または、Ｔｉ（チタン）膜およびＴｉＮ（窒化チタン）膜の積層膜である。バリア導体膜ＢＬ２およびＢＵ２のそれぞれの膜厚は、例えば１００ｎｍ程度である。また、主導体膜Ｍ２はＡｌ（アルミニウム）膜であり、主導体膜Ｍ２の膜厚は例えば８００ｎｍ以下である。これにより、ビアホールＶＨ２内に、バリア導体膜ＢＬ２および主導体膜Ｍ２を含むビアＶ２を形成する。なお、図１１に示すように、ビアＶ２は主導体膜Ｍ２上のバリア導体膜ＢＵ２を含んでいてもよい。

次に、図１２に示すように、フォトリソグラフィ技術およびドライエッチング法を用いて、バリア導体膜ＢＵ２、主導体膜Ｍ２およびバリア導体膜ＢＬ２をパターニングすることで、層間絶縁膜ＩＬ７ｂの上面を露出させる。これにより、バリア導体膜ＢＬ２、主導体膜Ｍ２およびバリア導体膜ＢＵ２を積層したパターンからなるパッドＰＤを形成する。

次に、図１３に示すように、層間絶縁膜ＩＬ７ｂ上に、パッドＰＤの側壁および上面を覆うように、パッシベーション膜ＰＳを形成する。パッシベーション膜ＰＳは例えばＣＶＤ法により形成する。パッシベーション膜ＰＳは、例えば酸化シリコン膜からなる。パッシベーション膜ＰＳの膜厚は、例えば１０００ｎｍ以下である。

次に、図１４に示すように、フォトリソグラフィ技術およびエッチング法を用いて、パッシベーション膜ＰＳを一部除去して開口部ＯＰを形成する。開口部ＯＰは、パッドＰＤの上面のみを露出している。なお、ビアＶ２と開口部ＯＰとは、平面視において重ならない位置に形成されている。その後、半導体基板（図示しない）をダイシングすることにより、上面にパッドＰＤが露出している複数の半導体チップを形成する。これにより、本実施の形態の半導体装置が略完成する。パッドＰＤの近傍の平面レイアウトは、図１に示す形状となる。

ここでは図示していないが、上記ダイシング工程の前に、開口部ＯＰの底部のパッドＰＤを露出する絶縁膜であって、例えばポリイミドなどからなる絶縁膜を、パッシベーション膜ＰＳ上に形成してもよい。

次に、図１５に示すように、半導体チップをダイパッド上に搭載した後、ダイパッドの周囲のリードとパッドＰＤとを電気的に接続するために、パッドＰＤの上面にボンディングワイヤＢＷを接続するボンディング工程を行う。ボンディングワイヤＢＷは、例えばＡｕ（金）、Ａｇ（銀）またはＣｕ（銅）を主に含む導体膜である。

Ａｕワイヤを用いた場合、ボンディングワイヤＢＷとパッドＰＤを構成するＡｌ（アルミニウム）とが反応して合金化することで反応層が形成されるため、ボンディングワイヤＢＷをパッドＰＤに対して高い強度で接合することができる。これに対し、Ａｇ（銀）またはＣｕ（銅）からなるボンディングワイヤＢＷを用いた場合、Ａｕワイヤのような反応層は形成されにくいため、ボンディングワイヤＢＷの先端のボールをパッドＰＤの上面に押し付けて圧着することで、ボンディングワイヤＢＷとパッドＰＤとを強固に接続させる。

以下に、本実施の形態の半導体装置の製造方法の効果について、図２１〜図２３に示す比較例の半導体装置を用いて説明する。

上述したように、図２１に示す比較例の半導体装置では、多層配線のうち、最も膜厚が大きい最上層配線である配線ＰＤａをパッドとして利用しており、当該パッドにＡｕワイヤを接続した構造を有している。配線ＰＤａは、主にＡｌ（アルミニウム）を含むＡｌ膜である。このため、ＡｕワイヤとＡｌ膜とが合金反応を起こした場合、膜厚が大きい配線ＰＤａから多量のＡｌ（アルミニウム）が供給されるため、反応層ＡＬＬが大きく成長する。この場合、反応層ＡＬＬが開口部ＯＰの両端のパッシベーション膜ＰＳａの側壁を押すことで、パッシベーション膜ＰＳａにクラックが生じる虞がある。また、同じ理由により、パッシベーション膜ＰＳａが反応層ＡＬＬに押されることで、パッシベーション膜ＰＳａが配線ＰＤａの上面から剥がれる虞がある。

また、図２２に示す比較例の半導体装置では、Ａｌ膜よりも硬いＣｕワイヤを配線ＰＤａに接続した場合、Ｃｕワイヤの先端が配線ＰＤａ内に潜り込むことで、Ｃｕワイヤとパッドとの接合強度が低下する問題が生じる。また、開口部ＯＰ内においてＡｌ膜が上方に押し出されることにより、開口部ＯＰの両端のパッシベーション膜ＰＳａの側壁がＡｌ膜から圧力を受ける。これにより、パッシベーション膜ＰＳａにクラックが生じる虞がある。また、同じ理由により、パッシベーション膜ＰＳａが配線ＰＤａの上面から剥がれる虞がある。ボンディングワイヤＢＷの材料にＡｇ（銀）を用いた場合も、Ｃｕワイヤと同様の問題が生じる。

ボンディングワイヤＢＷが配線ＰＤａ内に潜り込むことを防ぐために、Ｃｕ（銅）などの硬い材料ではなく、Ａｕ（金）などの比較的柔らかい材料からなるボンディングワイヤＢＷを用いることが考えられる。しかし、Ｃｕワイヤなどに比べてＡｕワイヤは高価であるため、Ａｕワイヤを用いると、半導体装置の製造コストが増大する問題が生じる。

また、図２３に示す比較例の半導体装置では、半導体チップを封止用の樹脂膜ＲＳにより覆う際に、パッシベーション膜ＰＳａの一部にクラックＣＲが生じる問題がある。クラックＣＲは、樹脂膜ＲＳの収縮により、樹脂膜ＲＳからパッシベーション膜ＰＳａが受ける応力により生じたものである。ここでは、パッシベーション膜ＰＳａが覆う配線ＰＤａの膜厚が大きいため、パッシベーション膜ＰＳａの膜厚も大きくする必要がある。このため、配線ＰＤａの横のパッシベーション膜ＰＳａと、配線ＰＤａ上のパッシベーション膜ＰＳａとの段差および開口部ＯＰの内側の側壁が大きくなる。この段差が大きいことにより、配線ＰＤａ上のパッシベーション膜ＰＳａが樹脂膜から受ける圧力が大きくなり、パッシベーション膜ＰＳａが割れてクラックＣＲが生じる。

クラックＣＲの発生を防ぐ方法として、配線ＰＤａを覆うパッシベーション膜ＰＳａを形成した後、開口部ＯＰを形成する前に、例えばＣＭＰ法を用いて、配線ＰＤａ上のパッシベーション膜ＰＳａの上面を研磨することで、配線ＰＤａ上のパッシベーション膜ＰＳａの膜厚を小さくする方法が考えられる。これにより、配線ＰＤａの横のパッシベーション膜ＰＳａと、配線ＰＤａ上のパッシベーション膜ＰＳａとの間の段差を小さくし、また、開口部ＯＰの内側の側壁の高さを小さくすることができる。このため、パッシベーション膜ＰＳａを樹脂膜ＲＳにより覆った際に、パッシベーション膜ＰＳａが樹脂膜ＲＳから受ける応力を小さくすることができる。

しかし、上記のようにパッシベーション膜ＰＳａの上面をＣＭＰ法などにより研磨すると、当該研磨工程およびその後の洗浄工程などの半導体装置の製造工程が増えるため、半導体装置の製造コストが増大する問題が生じる。

図２１〜図２３を用いて説明した比較例の半導体装置において生じる問題を解決する方法として、開口部ＯＰの面積を大きくし、または、配線ＰＤａの上面端部から、開口部ＯＰの端部までの距離を長くすることが考えられる。しかし、図２１〜図２３を用いて説明した比較例の半導体装置において、上記のようにパッドの開口部ＯＰの面積、または、配線ＰＤａの上面とパッシベーション膜ＰＳａとが接する面積を拡げると、個々のパッドが占有する面積が大きくなるため、半導体装置の微細化が困難となる。また、半導体装置の面積が増大すると、半導体装置の製造コストも増大する。

そこで、本実施の形態の半導体装置では、多層配線の中で最も膜厚が大きい最上層配線をパッドとして用いず、図１４に示すように、最上層配線である配線Ｌ７上に、配線Ｌ７よりも膜厚が小さいパッドＰＤを設けている。

Ａｕワイヤを本実施の形態パッドＰＤに接続した場合、パッドＰＤは図２１に示すパッド、つまり配線ＰＤａよりも膜厚が小さいため、Ａｕワイヤに対するＡｌ（アルミニウム）の供給量を抑えることができる。したがって、ＡｕワイヤとＡｌ膜との反応時間を短縮することができるため、Ａｕ−Ａｌ合金からなる反応層の成長を防ぐことができる。つまり、反応層が成長しても、反応層の端部は開口部ＯＰの内側の側壁に達しないため、パッシベーション膜ＰＳが反応層から圧力を受けることを防ぐことができる。

よって、図１５に示す開口部ＯＰの開口面積を大きくすることなく、パッシベーション膜ＰＳにおけるクラックまたは剥がれの発生を防ぐことができるため、半導体チップを微細化することができる。これにより、半導体装置の性能を向上させることができる。

また、Ｃｕワイヤを本実施の形態のパッドＰＤに接続した場合、パッドＰＤは図２２に示すパッドである配線ＰＤａよりも膜厚が小さいため、Ａｌ膜よりも硬いＣｕワイヤが、図１５に示すパッドＰＤに潜り込む量を低減することができる。また、パッドＰＤを構成するＡｌ膜が、開口部ＯＰ内において上方に盛り上がる量を低減することができるため、当該Ａｌ膜によりパッシベーション膜ＰＳが圧力を受けることを防ぐことができる。よって、開口部ＯＰの開口面積を大きくすることなく、パッシベーション膜ＰＳにおけるクラックまたは剥がれの発生を防ぐことができるため、半導体チップを微細化することができる。これにより、半導体装置の性能を向上させることができる。また、Ａｕワイヤなどに比べて価格が低いＣｕワイヤを使用することができるため、半導体装置の製造コストを低減することができる。

また、Ｃｕワイヤを圧着によりパッドＰＤに対して強固に接続することができる。このため、半導体装置の信頼性を向上させることができる。なお、ボンディングワイヤの材料がＡｇ（銀）であっても、同様の効果を得ることができる。

また、パッドＰＤは図２３に示すパッドである配線ＰＤａよりも膜厚が小さいため、図２に示すパッドＰＤの側壁は、図２３に示すパッシベーション膜ＰＳａよりも膜厚が小さいパッシベーション膜ＰＳ（図１４参照）により覆うことができる。したがって、パッシベーション膜ＰＳの膜厚を小さく抑えることができるため、パッシベーション膜ＰＳを樹脂膜により覆った場合に、当該樹脂膜からパッシベーション膜ＰＳが受ける応力を低減することができる。

よって、ボンディングワイヤを本実施の形態のパッドＰＤに接続し、半導体チップおよびボンディングワイヤを樹脂膜により覆った場合において、パッドＰＤの上面とパッシベーション膜ＰＳとの接触面積を大きくすることなく、パッシベーション膜ＰＳにおけるクラックまたは剥がれの発生を防ぐことができるため、半導体チップを微細化することができる。これにより、半導体装置の性能を向上させることができる。

また、パッシベーション膜ＰＳの上面をＣＭＰ法などにより研磨する工程を追加し、パッシベーション膜ＰＳを薄膜化する必要がないため、半導体装置の製造工程が増加することを防ぐことができる。このため、半導体装置の製造コストを低減することができる。

（実施の形態２）
本実施の形態では、パッドの直下に複数の配線を配置することについて、図１６および図１７を用いて説明する。図１６は本実施の形態の半導体装置の平面レイアウトであり、図１７は、本実施の形態の半導体装置の断面図である。図１７は、図１６のＢ−Ｂ線における断面図である。

図１６に示すように、パッドＰＤ、開口部ＯＰおよびビアＶ２のレイアウトは、前記実施の形態１と同様である。ただし、配線Ｌ７は、平面視において開口部ＯＰと重ならない領域に形成されており、配線Ｌ７と同じ高さには、平面視において開口部ＯＰと重なる領域に配線Ｌ７ａが形成されている。なお、配線Ｌ７の一部は、平面視において開口部ＯＰと重なっていてもよい。

図１７に示すように、配線Ｌ７およびＬ７ａは共に層間絶縁膜ＩＬ７ａの上面に接して形成された、同層の膜である。配線Ｌ７ａは配線Ｌ７と同様に、層間絶縁膜ＩＬ７ａ上に順に積層されたバリア導体膜ＢＬ１、主導体膜Ｍ１およびバリア導体膜ＢＵ１により構成されたパターンである。つまり、配線Ｌ７ａは多層配線を構成する最上層配線であり、配線Ｌ７およびＬ７ａは同一の膜厚を有している。つまり、配線Ｌ７ａは、半導体基板（図示しない）の主面に沿う方向において、配線Ｌ７と並んで配置されている。言い換えれば、配線Ｌ７ａと配線Ｌ７とは同じ高さに形成されている。

ここでは、配線Ｌ７およびＬ７ａは互いに分離されている。また、配線Ｌ７およびＬ７ａは互いに絶縁されている。ただし、配線Ｌ７およびＬ７ａは図示していない領域において一体となっていてもよく、互いに電気的に接続されていてもよい。上記のような配線Ｌ７ａは、図７を用いて説明したパターニング工程において、バリア導体膜ＢＬ１、主導体膜Ｍ１およびバリア導体膜ＢＵ１を適宜加工することで形成することができる。

本実施の形態では、前記実施の形態１と同様の効果を得ることができる。また、パッドＰＤの直下に、配線Ｌ７とは異なる配線Ｌ７ａを設けることができるため、配線のレイアウトの自由度を向上させることができる。したがって、半導体チップを微細化することができるため、半導体装置の性能を向上させることができる。

（実施の形態３）
本実施の形態では、パッドが露出されている開口部の直下に配線を配置しない構成について、図１８および図１９を用いて説明する。図１８は本実施の形態の半導体装置の平面レイアウトであり、図１９は、本実施の形態の半導体装置の断面図である。図１９は、図１８のＣ−Ｃ線における断面図である。

図１８に示すように、パッドＰＤ、開口部ＯＰおよびビアＶ２のレイアウトは、前記実施の形態１と同様である。ただし、配線Ｌ７は、平面視において開口部ＯＰと重ならない領域に形成されており、配線Ｌ７と同じ高さには、平面視において開口部ＯＰと重なる領域に配線が形成されていない。

図１９に示すように、パッシベーション膜ＰＳの開口部ＯＰの直下には、多層配線の最上層配線が形成されていない。つまり、開口部ＯＰの直下には、配線Ｌ７と同層の配線が形成されていない。すなわち、開口部ＯＰの直下において、層間絶縁膜ＩＬ７ａと層間絶縁膜ＩＬ７ｂとの間には配線が形成されていない。よって、開口部ＯＰの直下において、層間絶縁膜ＩＬ７ｂの底面と層間絶縁膜ＩＬ７ａの上面とが全て接している。

ここで、開口部ＯＰの直下に、比較的膜厚が大きいＡｌ膜を含む最上層配線が形成されており、かつ、開口部ＯＰの直下の層間絶縁膜ＩＬ７ｂの膜厚が小さい場合、プローブ検査工程において検査針をパッドＰＤの上面に押し当てた際に、開口部ＯＰの直下の層間絶縁膜ＩＬ７ｂにクラックが生じる虞がある。また、この場合、Ｃｕワイヤなどを大きい圧力でパッドＰＤに接続する場合にも、開口部ＯＰの直下の層間絶縁膜ＩＬ７ｂにクラックが生じる虞がある。このようなクラックが生じると、プローブ検査において正確な検査結果を得ることが出来ない問題が生じ、また、半導体装置の信頼性が低下する問題が生じる。

これに対し、本実施の形態の半導体装置では、開口部ＯＰの直下に、Ａｌ（アルミニウム）などの比較的柔らかい材料を含み、かつ膜厚が厚い多層配線の最上層配線を配置していない。すなわち、開口部ＯＰの直下の層間絶縁膜ＩＬ７ｂの膜厚は、配線Ｌ７が形成されている領域よりも大きい。また、開口部ＯＰの直下において、層間絶縁膜ＩＬ７ｂの底面は、最上層配線よりも硬い層間絶縁膜ＩＬ７ａに接している。つまり、開口部ＯＰの直下であって、パッドＰＤの直下の膜の強度を高めることができる。

したがって、プローブ針をパッドＰＤの上面に押し当てた際に、パッドＰＤの下の層間絶縁膜などにクラックが生じることを防ぐことができる。また、同様に、ＣｕワイヤなどをパッドＰＤに圧着する際に、パッドＰＤの下の層間絶縁膜などにクラックが生じることを防ぐことができる。これにより、半導体装置の信頼性を向上させることができる。また、本実施の形態では、前記実施の形態１と同様の効果を得ることができる。

（実施の形態４）
本実施の形態では、パッドと同じ高さに、パッドとして利用されないダミーパッドを形成することについて、図２０を用いて説明する。図２０は本実施の形態の半導体装置の断面図である。

図２０に示すように、本実施の形態の半導体装置は、前記実施の形態１と同様の構造を有している。ただし、本実施の形態では、図２を用いて説明した構造に加えて、層間絶縁膜ＩＬ７ｂ上に、パッドＰＤとは異なるダミーパッドＤＰＤを形成している。ダミーパッドＤＰＤは、パッドＰＤと同様に、層間絶縁膜ＩＬ７ｂ上に順に積層されたバリア導体膜ＢＬ２、主導体膜Ｍ２およびバリア導体膜ＢＵ２により構成されている。つまり、パッドＰＤおよびダミーパッドＤＰＤは互いに同層の第２導体膜である。言い換えれば、パッドＰＤおよびダミーパッドＤＰＤは同じ高さに形成されている。

すなわち、ダミーパッドＤＰＤは、半導体基板（図示しない）の主面に沿う方向において、パッドＰＤと並んで配置されている。ダミーパッドＤＰＤとパッドＰＤとの間は離間しており、ダミーパッドＤＰＤとパッドＰＤとの間にはパッシベーション膜ＰＳが埋め込まれている。ダミーパッドＤＰＤは、図１２を用いて説明したパターニング工程において、バリア導体膜ＢＬ２、主導体膜Ｍ２およびバリア導体膜ＢＵ２を適宜加工することで、パッドＰＤと分離して形成することができる。

ダミーパッドＤＰＤの上面はパッシベーション膜ＰＳから露出していない。つまり、ダミーパッドＤＰＤの上面は全てパッシベーション膜ＰＳにより覆われている。また、ダミーパッドＤＰＤは、回路を構成していない。また、ダミーパッドＤＰＤは、ダミーパッドＤＰＤの下の最上層配線など、他の導体膜と接続されていない。つまり、ダミーパッドＤＰＤは、絶縁膜により完全に覆われている。なお、ダミーパッドＤＰＤは最上層配線などの他の配線と接続されていても構わないが、そのような構成であっても、ダミーパッドＤＰＤは回路を構成していない。

ここで、パッドＰＤはドライエッチング法を用いて形成するパターンである。製品によって、半導体基板上においてパッドＰＤなどのパターンが占有する面積が異なる場合、製品毎にドライエッチングを行う時間などのエッチング条件を変更する必要が生じる。つまり、パッドＰＤを加工により形成する際のエッチング条件は、形成するパッドＰＤなどが半導体基板上において占める面積の割合、つまり占有率によって変更しなければならない。

しかし、エッチング条件を変更し、高い精度でパターニングを行うことは容易ではないため、製品毎にエッチング条件を変更しようとすると、ドライエッチングにより除去される導体膜の量がばらつきやすい。特に、ウエハ面内でのばらつきが大きくなる。このため、パターニング工程により形成するパッドの寸法にばらつきが生じる虞がある。また、このようにエッチング条件を製品毎に変更すると、半導体装置の製造コストが増大する問題がある。

そこで、本実施の形態では、ダミーパッドＤＰＤを設けている。これにより、複数の製品のそれぞれにおいて、半導体基板上の、パッドＰＤおよびダミーパッドＤＰＤを含む同層の導体パターンの占有率を一定にすることができる。したがって、複数種類の製品のそれぞれのパターニング工程において、パッドＰＤをパターニングにより形成する際のエッチング条件を揃えることができる。

よって、パッドＰＤのパターニング工程におけるエッチング量にばらつきが生じることを抑えることができるため、パッドＰＤの寸法にばらつきが生じることを防ぐことができる。これにより、パッドＰＤを精度よく所望の寸法で形成することができ、また、パッドＰＤの抵抗値などの特性を所望の値で得ることができる。したがって、半導体装置の信頼性を向上させることができる。また、エッチング条件を製品毎に変更することに起因して、半導体装置の製造コストが増大することを防ぐことができる。また、本実施の形態では、前記実施の形態１と同様の効果を得ることができる。

ここで、ダミーパッドＤＰＤを形成しない場合、パッドＰＤの横には、層間絶縁膜ＩＬ７ｂ上にパッドが存在しない領域が広範囲に亘って存在するため、パッドＰＤから露出する層間絶縁膜ＩＬ７ｂの直上のパッシベーション膜ＰＳの上面と、パッドＰＤの直上のパッシベーション膜ＰＳの上面との間に大きな段差が生じる問題がある。つまり、パッシベーション膜ＰＳの上面における段差が大きくなり、パッシベーション膜ＰＳの上面を極力平坦にすることができない。この場合、図２３を用いて説明したように、パッシベーション膜ＰＳ（図２０参照）の段差が大きい箇所に、半導体チップを覆う樹脂膜から受ける応力が集中し、クラックが発生する虞がある。

また、パッシベーション膜ＰＳ（図２０参照）の上面に大きな段差が生じている場合、パッシベーション膜ＰＳ上にポリイミド膜などの樹脂膜を形成する際、または、ボンディング工程後に半導体チップを樹脂膜により覆う際に、当該段差が生じている箇所の近傍において、樹脂膜内、または樹脂膜とパッシベーション膜ＰＳとの間に空隙が形成される虞がある。空隙の存在は、半導体装置の強度の低下の原因となり、また、樹脂膜内への水分などの侵入による半導体装置の信頼性の低下の原因となる。

これに対し、本実施の形態では、ダミーパッドＤＰＤをパッドＰＤと並べて形成することで、パッドＰＤとダミーパッドＤＰＤとの間の領域のパッシベーション膜ＰＳの上面に大きな段差が生じることを防ぐことができる。これにより、パッシベーション膜ＰＳの上面をより平坦にすることができ、段差に起因してパッシベーション膜ＰＳに応力が集中することを防ぐことができる。

また、パッシベーション膜ＰＳの上面に段差の発生を防ぎ、パッシベーション膜ＰＳの上面をより平坦にすることができるため、パッシベーション膜ＰＳを樹脂膜により覆った際に、空隙が形成されることを防ぐことができる。これにより、半導体装置の強度が低下することを防ぎ、また、樹脂膜内に水分などが侵入することを防ぐことができる。したがって、半導体装置の信頼性を向上させることができる。

以上、本発明者らによってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

例えば、前記実施の形態１〜４において、最上層配線である配線Ｌ７の主な材料としてＡｌ（アルミニウム）を用いているが、配線Ｌ７の主な材料はＡｌ（アルミニウム）以外の導体材料であってもよい。

また、前記実施の形態１〜４において、パッドＰＤの主な材料としてＡｌ（アルミニウム）を用いているが、パッドＰＤの主な材料は、これに限らず、例えばＡｕワイヤなどと合金反応しやすい材料、またはＣｕ（銅）よりも柔らかい材料であれば、他の導電材料であってもよい。

ＡＬＬ 反応層
ＢＵ１、ＢＵ２、ＢＬ１、ＢＬ２ バリア導体膜
ＢＷ ボンディングワイヤ
ＣＬ 層間絶縁膜
ＣＲ クラック
ＤＰＤ ダミーパッド
ＩＬ１〜ＩＬ５、ＩＬ６ａ、ＩＬ６ｂ、ＩＬ７ａ、ＩＬ７ｂ 層間絶縁膜
Ｌ１〜Ｌ７、Ｌ７ａ 配線
Ｍ１、Ｍ２ 主導体膜
ＯＰ 開口部
ＰＤ パッド
ＰＤａ 配線
ＰＬ１〜ＰＬ６ プラグ
ＰＳ、ＰＳａ パッシベーション膜
Ｑ１ ＭＩＳＦＥＴ
ＲＰ１、ＲＰ２ レジストパターン
ＲＳ 樹脂膜
ＳＢ 半導体基板
ＳＦ バリア絶縁膜
ＳＴＩ 素子分離領域
Ｖ１、Ｖ２ ビア
ＶＨ１、ＶＨ２ ビアホール

Claims (18)

1. 下層配線および前記下層配線上に形成された最上層配線を含む多層配線と、
   前記最上層配線に電気的に接続され、前記最上層配線上に形成された、パッド用の第１導体膜と、
   前記第１導体膜上に形成され、その開口部が前記第１導体膜の上面を露出する第１絶縁膜と、
   を有し、
   前記第１導体膜の厚さは、前記最上層配線の厚さよりも小さい、半導体装置。
2. 請求項１記載の半導体装置において、
   前記最上層配線の膜厚は、前記多層配線を構成する複数の配線のそれぞれの膜厚のうち、最も大きい、半導体装置。
3. 請求項１記載の半導体装置において、
   前記第１導体膜は、主にＡｌを含む、半導体装置。
4. 請求項１記載の半導体装置において、
   前記最上層配線と前記第１絶縁膜とは、互いに離間しており、
   前記最上層配線と前記第１絶縁膜との間には、第２絶縁膜が形成されている、半導体装置。
5. 請求項１記載の半導体装置において、
   前記開口部の直下において、前記最上層配線と前記第１導体膜とは、接しておらず、前記第１導体膜の底面は、第２絶縁膜に接している、半導体装置。
6. 請求項１記載の半導体装置において、
   前記第１導体膜は、その上面に、Ａｕ、ＡｇまたはＣｕを主に含むワイヤを接続する前記パッドとして用いられる、半導体装置。
7. 請求項１記載の半導体装置において、
   前記第１導体膜の直下において、前記最上層配線と同じ高さの層には、配線が設けられている、半導体装置。
8. 請求項１記載の半導体装置において、
   前記開口部の直下の領域において、前記最上層配線と同じ高さの層には、配線が設けられていない、半導体装置。
9. 請求項１記載の半導体装置において、
   前記第１導体膜と同じ高さに配置された第２導体膜を有し、
   前記第２導体膜の膜厚は、前記最上層配線の膜厚よりも小さく、
   前記第２導体膜は、回路を構成していない、半導体装置。
10. （ａ１）最上層配線およびその下の下層配線を含む多層配線を形成する工程、
    （ｂ１）前記最上層配線上に、前記最上層配線に電気的に接続された、パッド用の第１導体膜を形成する工程、
    （ｃ１）前記第１導体膜の上面を第１絶縁膜により覆う工程、
    （ｄ１）前記第１絶縁膜を一部除去して開口部を形成することで、前記第１導体膜の上面を露出させる工程、
    を有し、
    前記第１導体膜の膜厚は、前記最上層配線の膜厚よりも小さい、半導体装置の製造方法。
11. 請求項１０記載の半導体装置の製造方法において、
    前記最上層配線の膜厚は、前記多層配線を構成する複数の配線のそれぞれの膜厚のうち、最も大きい、半導体装置の製造方法。
12. 請求項１０記載の半導体装置の製造方法において、
    前記第１導体膜は、主にＡｌを含む、半導体装置の製造方法。
13. 請求項１０記載の半導体装置の製造方法において、
    （ａ２）前記（ａ１）工程の後、前記最上層配線の上面を第２絶縁膜で覆う工程、
    をさらに有し、
    前記（ｂ１）工程では、前記第２絶縁膜上に前記第１導体膜を形成する、半導体装置の製造方法。
14. 請求項１０記載の半導体装置の製造方法において、
    前記開口部の直下において、前記最上層配線と前記第１導体膜とは、接しておらず、前記第１導体膜の底面は、第２絶縁膜に接している、半導体装置の製造方法。
15. 請求項１０記載の半導体装置の製造方法において、
    前記第１導体膜は、その上面に、Ａｕ、ＡｇまたはＣｕを主に含むワイヤを接続する前記パッドとして用いられる、半導体装置の製造方法。
16. 請求項１０記載の半導体装置の製造方法において、
    前記（ａ１）工程は、
    （ａ３）前記下層配線を形成する工程、
    （ａ４）前記下層配線上に第３導体膜を形成する工程、
    （ａ５）前記第３導体膜を加工することにより、前記最上層配線および第１配線を形成する工程、
    を有し、
    前記（ｂ１）工程では、前記第１配線の直上に前記第１導体膜を形成する、半導体装置の製造方法。
17. 請求項１０記載の半導体装置の製造方法において、
    前記開口部の直下の領域において、前記最上層配線と同じ高さの層には、配線が設けられていない、半導体装置の製造方法。
18. 請求項１０記載の半導体装置の製造方法において、
    前記（ｂ１）工程は、
    （ｂ２）前記最上層配線上に、第４導体膜を形成する工程、
    （ｂ３）前記第４導体膜を加工することにより、前記第１導体膜および第２導体膜を形成する工程、
    を有し、
    前記（ｃ１）工程では、前記第１導体膜および前記第２導体膜のそれぞれの上面を前記第１絶縁膜により覆い、
    前記第２導体膜は、回路を構成していない、半導体装置の製造方法。

Images