[go: up one dir, main page]

JP2014239590A - Driving device for full-bridge circuit and power module - Google Patents

Driving device for full-bridge circuit and power module Download PDF

Info

Publication number
JP2014239590A
JP2014239590A JP2013120274A JP2013120274A JP2014239590A JP 2014239590 A JP2014239590 A JP 2014239590A JP 2013120274 A JP2013120274 A JP 2013120274A JP 2013120274 A JP2013120274 A JP 2013120274A JP 2014239590 A JP2014239590 A JP 2014239590A
Authority
JP
Japan
Prior art keywords
power transistor
bridge circuit
power
mode
full
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013120274A
Other languages
Japanese (ja)
Inventor
一裕 高橋
Kazuhiro Takahashi
一裕 高橋
隆大 政所
Takatomo Mandokoro
隆大 政所
侑 飯塚
Yu Iizuka
侑 飯塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2013120274A priority Critical patent/JP2014239590A/en
Priority to CN201410242519.0A priority patent/CN104242607A/en
Publication of JP2014239590A publication Critical patent/JP2014239590A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Control Of Direct Current Motors (AREA)
  • Electronic Switches (AREA)
  • Inverter Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a driving device for a full-bridge circuit having high reliability and a power module including the full-bridge circuit.SOLUTION: A driving device for a full-bridge circuit drives the full-bridge circuit according to a first mode that turns on a second power transistor and a fourth power transistor and passes a current through a path composed of the second power transistor and the fourth power transistor; a third mode that turns on the fourth power transistor and passes a current through a path composed of a first power transistor, the fourth power transistor, and a load; and a fourth mode that turns on the second power transistor and passes a current through a path composed of the second power transistor, a third power transistor, and the load.

Description

本発明は、フルブリッジ回路を駆動するための駆動装置、及び、フルブリッジ回路を含むパワーモジュールに関する。 The present invention relates to a driving device for driving a full bridge circuit and a power module including the full bridge circuit.

フルブリッジ回路は、4つのパワートランジスタがH型に結線されてなることから、Hブリッジ回路とも呼ばれ、電力変換装置或いはモータ駆動装置に利用されている。例えば東芝TB6562ANG/AFGは、現在販売されているモータ駆動装置の1つであり、2組のフルブリッジ回路とそれらの制御回路が単一の樹脂封止体に封止されてなるパワーモジュールである。また、このようなモータ駆動装置における定電流駆動に関する技術が特許文献1に記載される。 The full bridge circuit is also called an H bridge circuit because four power transistors are connected in an H shape, and is used in a power conversion device or a motor drive device. For example, Toshiba TB6562ANG / AFG is one of the motor drive devices currently on the market, and is a power module in which two sets of full bridge circuits and their control circuits are sealed in a single resin sealing body. . Patent Document 1 describes a technique related to constant current driving in such a motor driving device.

図6は、特許文献1に記載されるフルブリッジ回路の動作説明図であり、矢印は各期間における電流の流れを示す。第1乃至第4のパワートランジスタM1,M2,M3,M4がH型に結線され、第1及び第2のパワートランジスタM1及びM2の接続点と第3及び第4のパワートランジスタM3及びM4の接続点との間に第1のコイルL1が接続される。まず図6(a)のように、第2及び第4のパワートランジスタM2,M4がオンし、電流がM2,M4,L1からなる経路に流れる(第1のモード)。次に図6(b)のように、第2及び第4のパワートランジスタM2,M4がオフし、電流がM1,M3,L1からなる経路に流れる(第2のモード)。次に図6(c)のように、第4のパワートランジスタM4が再びオンし、電流がM1,M4,L1からなる経路に流れる(第3のモード)。従来のフルブリッジ回路は、以上のような動作の繰り返しによりコイルL1に流れる電流を略一定に制御することができる。 FIG. 6 is an operation explanatory diagram of the full bridge circuit described in Patent Document 1, and arrows indicate the flow of current in each period. The first to fourth power transistors M1, M2, M3, and M4 are connected in an H shape, and the connection point between the first and second power transistors M1 and M2 and the connection between the third and fourth power transistors M3 and M4. The first coil L1 is connected between the points. First, as shown in FIG. 6A, the second and fourth power transistors M2 and M4 are turned on, and a current flows through a path including M2, M4, and L1 (first mode). Next, as shown in FIG. 6B, the second and fourth power transistors M2 and M4 are turned off, and a current flows through a path including M1, M3, and L1 (second mode). Next, as shown in FIG. 6C, the fourth power transistor M4 is turned on again, and a current flows through a path formed by M1, M4, and L1 (third mode). The conventional full bridge circuit can control the current flowing through the coil L1 to be substantially constant by repeating the above operation.

特開2002−204150号公報JP 2002-204150 A

ところで、フルブリッジ回路の駆動装置、及び、フルブリッジ回路を含むパワーモジュールは、部品点数が多く複雑な構成を有するため、その信頼性を向上させることが要求される。 By the way, since the drive device of a full bridge circuit and the power module including a full bridge circuit have a complicated structure with many parts, it is required to improve the reliability.

本発明は、高い信頼性を有するフルブリッジ回路の駆動装置及びパワーモジュールを提供するものである。 The present invention provides a driving device and a power module for a full bridge circuit having high reliability.

本発明の一態様によれば、第1のパワートランジスタと第2のパワートランジスタと第3のパワートランジスタと第4のパワートランジスタとからなるフルブリッジ回路を駆動するためのフルブリッジ回路の駆動装置であって、前記第2のパワートランジスタと前記第4のパワートランジスタとをオンさせ前記第2のパワートランジスタと前記第4のパワートランジスタと前記負荷とからなる経路に電流を流す第1のモードと、前記第4のパワートランジスタをオンさせ前記第1のパワートランジスタと前記第4のパワートランジスタと前記負荷とからなる経路に電流を流す第3のモードと、前記第2のトランジスタをオンさせ前記第2のパワートランジスタと前記第3のパワートランジスタと前記負荷とからなる経路に電流を流す第4のモードと、に従って前記フルブリッジ回路を駆動することを特徴とする。 According to one aspect of the present invention, there is provided a full-bridge circuit driving apparatus for driving a full-bridge circuit including a first power transistor, a second power transistor, a third power transistor, and a fourth power transistor. A first mode in which the second power transistor and the fourth power transistor are turned on to pass a current through a path formed by the second power transistor, the fourth power transistor, and the load; A third mode in which the fourth power transistor is turned on to pass a current through a path including the first power transistor, the fourth power transistor, and the load; and the second transistor is turned on and the second transistor is turned on. A fourth mode in which current flows through a path consisting of the power transistor, the third power transistor and the load. And drives the full-bridge circuit and de accordance.

本発明によれば、高い信頼性を有するフルブリッジ回路の駆動装置及びパワーモジュールを提供できる。 ADVANTAGE OF THE INVENTION According to this invention, the drive device and power module of a full bridge circuit which have high reliability can be provided.

本発明の第1の実施形態に係るフルブリッジ回路を有するパワーモジュールの構成を示す回路図である。It is a circuit diagram showing composition of a power module which has a full bridge circuit concerning a 1st embodiment of the present invention. 本発明の第1の実施形態に係るフルブリッジ回路を有するパワーモジュールの構成を示す構成図である。It is a block diagram which shows the structure of the power module which has a full bridge circuit which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係るフルブリッジ回路を有するパワーモジュールの動作説明図である。It is operation | movement explanatory drawing of the power module which has a full bridge circuit which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係るフルブリッジ回路の駆動装置の動作を示すフローチャートである。It is a flowchart which shows operation | movement of the drive device of the full bridge circuit which concerns on the 1st Embodiment of this invention. 本発明の第2の実施形態に係るフルブリッジ回路の駆動装置の動作を示すフローチャートである。It is a flowchart which shows operation | movement of the drive device of the full bridge circuit which concerns on the 2nd Embodiment of this invention. 特許文献1に記載されるフルブリッジ回路の動作説明図である。6 is an operation explanatory diagram of a full bridge circuit described in Patent Document 1. FIG.

次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであることに留意すべきである。又、以下に示す実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施形態は、構成部品の構造、配置等を下記のものに特定するものでない。この発明の実施形態は、特許請求の範囲において、種々の変更を加えることができる。 Next, an embodiment of the present invention will be described with reference to the drawings. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. However, it should be noted that the drawings are schematic. Further, the embodiments described below exemplify apparatuses and methods for embodying the technical idea of the present invention, and the embodiments of the present invention have the following structure and arrangement of components. It is not something specific. The embodiment of the present invention can be variously modified within the scope of the claims.

(第1の実施形態)
図1及び2は、本発明の第1の実施形態に係るフルブリッジ回路を有するパワーモジュールの構成を示す構成図である。本実施形態に係るフルブリッジ回路を有するパワーモジュール100は、第1のパワートランジスタM1と第2のパワートランジスタM2と第3のパワートランジスタM3と第4のパワートランジスタM4とからなる第1のフルブリッジ回路10と、第5のパワートランジスタM5と第6のパワートランジスタM6と第7のパワートランジスタM7と第8のパワートランジスタM8とからなる第2のフルブリッジ回路20と、第1及び第2のフルブリッジ回路10,20を駆動するための駆動装置MICと、を備える。なお、パワーモジュール100は、第1及び第2のフルブリッジ回路10,20のうち少なくともいずれか1組のフルブリッジ回路からなる。
(First embodiment)
1 and 2 are configuration diagrams showing the configuration of a power module having a full bridge circuit according to the first embodiment of the present invention. The power module 100 having the full bridge circuit according to the present embodiment includes a first full bridge including a first power transistor M1, a second power transistor M2, a third power transistor M3, and a fourth power transistor M4. A second full bridge circuit 20 comprising a circuit 10, a fifth power transistor M5, a sixth power transistor M6, a seventh power transistor M7, and an eighth power transistor M8, and first and second full transistors. And a driving device MIC for driving the bridge circuits 10 and 20. The power module 100 includes at least one set of full bridge circuits of the first and second full bridge circuits 10 and 20.

第1乃至第8のパワートランジスタM1,M2,M3,M4,M5,M6,M7,M8のそれぞれは、ドレイン端子(高圧側端子)とソース端子(低圧側端子)とゲート端子(制御端子)を有し、それぞれのソース端子からドレイン端子に向かって電流を流すことができる寄生ダイオードを有するパワーMOSFETからなる。 Each of the first to eighth power transistors M1, M2, M3, M4, M5, M6, M7, and M8 has a drain terminal (high-voltage side terminal), a source terminal (low-voltage side terminal), and a gate terminal (control terminal). And a power MOSFET having a parasitic diode capable of flowing a current from each source terminal toward the drain terminal.

第1のフルブリッジ回路10において、第2及び第3のパワートランジスタM2,M3のドレイン端子はモータ電源に接続される。第2のパワートランジスタM2のソース端子は第1のパワートランジスタM1のドレイン端子に接続され、第3のパワートランジスタM3のソース端子は第4のパワートランジスタM4のドレイン端子に接続される。第1及び第4のパワートランジスタM1,M4のソース端子は第1の検出抵抗Rs1を介して接地される。第1及び第2のパワートランジスタM1,M2の接続点は、パワーモジュール100の第1の出力端子であり、負荷である第1のコイルL1の一端に接続される。第3及び第4のパワートランジスタM3,M4の接続点は、パワーモジュール100の第2の出力端子であり、負荷である第1のコイルL1の他端に接続される。すなわち、第1乃至第4のパワートランジスタM1,M2,M3,M4は、H型に結線され、第1のフルブリッジ回路10を構成する。 In the first full bridge circuit 10, the drain terminals of the second and third power transistors M2 and M3 are connected to a motor power supply. The source terminal of the second power transistor M2 is connected to the drain terminal of the first power transistor M1, and the source terminal of the third power transistor M3 is connected to the drain terminal of the fourth power transistor M4. The source terminals of the first and fourth power transistors M1 and M4 are grounded via the first detection resistor Rs1. A connection point between the first and second power transistors M1 and M2 is a first output terminal of the power module 100, and is connected to one end of the first coil L1 as a load. A connection point between the third and fourth power transistors M3 and M4 is a second output terminal of the power module 100 and is connected to the other end of the first coil L1 which is a load. That is, the first to fourth power transistors M 1, M 2, M 3, and M 4 are connected in an H shape to constitute the first full bridge circuit 10.

第2のフルブリッジ回路20において、第6及び第7のパワートランジスタM6,M7のドレイン端子はモータ電源に接続される。第6のパワートランジスタM6のソース端子は第5のパワートランジスタM5のドレイン端子に接続され、第7のパワートランジスタM7のソース端子は第8のパワートランジスタM8のドレイン端子に接続される。第5及び第8のパワートランジスタM5,M8のソース端子は第2の検出抵抗Rs2を介して接地される。第5及び第6のパワートランジスタM5,M6の接続点は、パワーモジュール100の第3の出力端子であり、負荷である第2のコイルL2の一端に接続される。第7及び第8のパワートランジスタM7,M8の接続点は、パワーモジュール100の第4の出力端子であり、負荷である第2のコイルL2の他端に接続される。すなわち、第5乃至第8のパワートランジスタM5,M6,M7,M8は、H型に結線され、第2のフルブリッジ回路20を構成する。 In the second full bridge circuit 20, the drain terminals of the sixth and seventh power transistors M6 and M7 are connected to the motor power supply. The source terminal of the sixth power transistor M6 is connected to the drain terminal of the fifth power transistor M5, and the source terminal of the seventh power transistor M7 is connected to the drain terminal of the eighth power transistor M8. The source terminals of the fifth and eighth power transistors M5 and M8 are grounded via the second detection resistor Rs2. A connection point between the fifth and sixth power transistors M5 and M6 is a third output terminal of the power module 100, and is connected to one end of the second coil L2 as a load. A connection point of the seventh and eighth power transistors M7 and M8 is a fourth output terminal of the power module 100, and is connected to the other end of the second coil L2 that is a load. That is, the fifth to eighth power transistors M 5, M 6, M 7, and M 8 are connected in an H shape to constitute the second full bridge circuit 20.

駆動装置MICは、少なくとも、第1乃至第8のパワートランジスタM1,M2,M3,M4,M5,M6,M7,M8の各ゲート端子と、第1及び第2のフルブリッジ回路10,20に流れる電流を検出する第1及び第2の検出抵抗Rs1,Rs2と、に接続される。また、駆動装置MICは、パワーモジュール100の第1乃至第4の出力端子にも接続され、各フルブリッジ回路に流れる電流を所定値に制御するために各パワートランジスタをオンオフさせる。 The driving device MIC flows through at least the gate terminals of the first to eighth power transistors M1, M2, M3, M4, M5, M6, M7, and M8 and the first and second full bridge circuits 10 and 20. The first and second detection resistors Rs1 and Rs2 for detecting current are connected. The driving device MIC is also connected to the first to fourth output terminals of the power module 100, and turns on and off each power transistor in order to control the current flowing through each full bridge circuit to a predetermined value.

本実施形態に係るパワーモジュール100は、第1乃至第8のパワートランジスタM1,M2,M3,M4,M5,M6,M7,M8と、駆動装置MICと、複数のインナーリードILと、複数のアウターリードOLと、樹脂パッケージMRと、を備える。各パワートランジスタ、駆動装置MIC及び複数のインナーリードILは、樹脂パッケージMRにより封止され、複数のアウターリードOLを介して樹脂パッケージMRの外部へと導出される。 The power module 100 according to this embodiment includes first to eighth power transistors M1, M2, M3, M4, M5, M6, M7, and M8, a driving device MIC, a plurality of inner leads IL, and a plurality of outer layers. A lead OL and a resin package MR are provided. Each power transistor, the driving device MIC, and the plurality of inner leads IL are sealed by the resin package MR and led out of the resin package MR through the plurality of outer leads OL.

各パワートランジスタ及び駆動装置MICは、複数のインナーリードIL上に載置され、図示しない金属ワイヤによって相互に接続される。第1のパワートランジスタM1は第1のインナーリード上に載置され、第2及び第3のパワートランジスタM2,M3は第2のインナーリード上に載置され、第4のパワートランジスタM4は第3のインナーリード上に載置される。第5のパワートランジスタM5は第4のインナーリード上に載置され、第6及び第7のパワートランジスタM6,M7は第5のインナーリード上に載置され、第8のパワートランジスタM8は第6のインナーリード上に載置される。また、駆動装置MICは第7のインナーリード上に載置される。第1及び第4のインナーリードは樹脂パッケージMRの第1の側面(図2における上側面)から導出され、第3及び第6のインナーリードは樹脂パッケージMRの第2の側面(図2における下側面)から導出され、第2、第5及び第7のインナーリードは樹脂パッケージMRの第1及び第2の側面から導出される。 Each power transistor and the driving device MIC are mounted on a plurality of inner leads IL and are connected to each other by a metal wire (not shown). The first power transistor M1 is placed on the first inner lead, the second and third power transistors M2 and M3 are placed on the second inner lead, and the fourth power transistor M4 is the third power lead. Is placed on the inner lead. The fifth power transistor M5 is placed on the fourth inner lead, the sixth and seventh power transistors M6, M7 are placed on the fifth inner lead, and the eighth power transistor M8 is the sixth power lead. Is placed on the inner lead. Further, the driving device MIC is placed on the seventh inner lead. The first and fourth inner leads are led out from the first side surface (the upper side surface in FIG. 2) of the resin package MR, and the third and sixth inner leads are the second side surface (the lower side in FIG. 2). The second, fifth, and seventh inner leads are derived from the first and second side surfaces of the resin package MR.

図3は本発明の第1の実施形態に係るフルブリッジ回路を有するパワーモジュールの動作説明図であり、図中の矢印は電流の流れる経路を示す。また、図4は本発明の第1の実施形態に係るフルブリッジ回路の駆動装置の動作を示すフローチャートである。なお、第1のフルブリッジ回路10の基本的な動作は第2のフルブリッジ回路20のそれと同じであるため、ここでは第1のフルブリッジ回路10についてのみ説明を行う。本実施形態に係る駆動装置MICは、少なくとも第1乃至第4のモード(動作状態)に従って第1及び第2のフルブリッジ回路10,20を駆動する。 FIG. 3 is an operation explanatory diagram of the power module having the full bridge circuit according to the first embodiment of the present invention, and arrows in the figure indicate paths through which current flows. FIG. 4 is a flowchart showing the operation of the full bridge circuit driving apparatus according to the first embodiment of the present invention. Since the basic operation of the first full bridge circuit 10 is the same as that of the second full bridge circuit 20, only the first full bridge circuit 10 will be described here. The drive device MIC according to the present embodiment drives the first and second full bridge circuits 10 and 20 according to at least the first to fourth modes (operation states).

まず、図3(a)に示すように、駆動装置MICは第1のモードに従って第1のフルブリッジ回路10を駆動する。第2及び第4のパワートランジスタM2,M4がオンされ、第1及び第3のパワートランジスタM1,M3がオフされ、電流がM2,M4,L1からなる経路に流れる。第1のモードにおいて、第1のコイルL1に流れる電流は時間の経過とともに増加する。 First, as shown in FIG. 3A, the driving device MIC drives the first full bridge circuit 10 according to the first mode. The second and fourth power transistors M2 and M4 are turned on, the first and third power transistors M1 and M3 are turned off, and a current flows through a path made up of M2, M4 and L1. In the first mode, the current flowing through the first coil L1 increases with time.

次に、図3(b)に示すように、駆動装置MICは第2のモード(回生モード)に従って第1のフルブリッジ回路10を駆動する。少なくとも第2及び第4のパワートランジスタM2,M4がオフされ、電流がM1,M3,L1からなる経路に流れる。第1及び第3のパワートランジスタM1,M3がオフされると、上記電流は第1及び第3のパワートランジスタM1,M3の寄生ダイオードを流れ、第1及び第3のパワートランジスタM1,M3がオンされると、上記電流は第1及び第3のパワートランジスタM1,M3のチャネルを流れる。第2のモードにおいて、第1のコイルL1に流れる電流は、時間の経過とともに減少する。 Next, as shown in FIG. 3B, the driving device MIC drives the first full bridge circuit 10 in accordance with the second mode (regeneration mode). At least the second and fourth power transistors M2 and M4 are turned off, and a current flows through a path composed of M1, M3, and L1. When the first and third power transistors M1, M3 are turned off, the current flows through the parasitic diodes of the first and third power transistors M1, M3, and the first and third power transistors M1, M3 are turned on. Then, the current flows through the channels of the first and third power transistors M1 and M3. In the second mode, the current flowing through the first coil L1 decreases with time.

次に、図3(c)に示すように、駆動装置MICは第3のモード(ローサイド減衰モード)に従って第1のフルブリッジ回路10を駆動する。第4のパワートランジスタM4がオンされ、少なくとも第2及び第3のパワートランジスタM2,M3がオフされ、電流がM1,M4,L1からなる経路に流れる。第1のパワートランジスタM1がオフされると、上記電流は第1のパワートランジスタM1の寄生ダイオードを流れ、第1のパワートランジスタM1がオンされると、上記電流は第1のパワートランジスタM1のチャネルを流れる。第3のモードにおいて、第1のコイルL1に流れる電流は、時間の経過とともに、第2のモードに比べ緩やかに減少する。なお、駆動装置MICは、第1のモードの後に第2のモードを経ず第3のモードに従って第1のフルブリッジ回路10を駆動しても良く、第3のモードの次に第2のモードに従って第1のフルブリッジ回路10を駆動しても良い。 Next, as shown in FIG. 3C, the driving device MIC drives the first full bridge circuit 10 according to the third mode (low-side attenuation mode). The fourth power transistor M4 is turned on, at least the second and third power transistors M2 and M3 are turned off, and a current flows through a path composed of M1, M4, and L1. When the first power transistor M1 is turned off, the current flows through the parasitic diode of the first power transistor M1, and when the first power transistor M1 is turned on, the current flows through the channel of the first power transistor M1. Flowing. In the third mode, the current flowing through the first coil L1 gradually decreases as time passes as compared to the second mode. The driving device MIC may drive the first full bridge circuit 10 in accordance with the third mode without passing through the second mode after the first mode, and the second mode after the third mode. Accordingly, the first full bridge circuit 10 may be driven.

次に、再び第1のモード及び第2のモードに従う駆動を経て、図3(d)に示すように、駆動装置MICは第4のモード(ハイサイド減衰モード)に従って第1のフルブリッジ回路10を駆動する。第2のパワートランジスタM2がオンされ、少なくとも第1及び第4のパワートランジスタM1,M4がオフされ、電流がM2,M3,L1からなる経路に流れる。第3のパワートランジスタM3がオフされると、上記電流は第3のパワートランジスタM3の寄生ダイオードを流れ、第3のパワートランジスタM3がオンされると、上記電流は第3のパワートランジスタM3のチャネルを流れる。第4のモードにおいて、第1のコイルL1に流れる電流は、時間の経過とともに、第2のモードに比べ緩やかに減少する。なお、駆動装置MICは、第1のモードの後に第2のモードを経ず第4のモードに従って第1のフルブリッジ回路10を駆動しても良く、第4のモードの次に第2のモードに従って第1のフルブリッジ回路10を駆動しても良い。 Next, after driving according to the first mode and the second mode again, as shown in FIG. 3D, the driving device MIC performs the first full-bridge circuit 10 according to the fourth mode (high-side attenuation mode). Drive. The second power transistor M2 is turned on, at least the first and fourth power transistors M1 and M4 are turned off, and a current flows through a path formed by M2, M3, and L1. When the third power transistor M3 is turned off, the current flows through the parasitic diode of the third power transistor M3, and when the third power transistor M3 is turned on, the current flows through the channel of the third power transistor M3. Flowing. In the fourth mode, the current flowing through the first coil L1 gradually decreases as time passes, compared to the second mode. The driving device MIC may drive the first full-bridge circuit 10 according to the fourth mode without passing through the second mode after the first mode, and the second mode is followed by the fourth mode. Accordingly, the first full bridge circuit 10 may be driven.

本実施形態に係る駆動装置MICは、上記のように第1乃至第4のモードを繰り返し切り替えて第1のフルブリッジ回路10を駆動することで、第1のコイルL1に流れる電流を所定の値に制御することができる。 The drive device MIC according to the present embodiment repeatedly switches between the first to fourth modes as described above to drive the first full bridge circuit 10, thereby changing the current flowing through the first coil L1 to a predetermined value. Can be controlled.

また、本実施形態に係る駆動装置MICは、上述のように第3のモードに従う減衰と第4のモードに従う減衰とを交互に実施することで、各パワートランジスタに電流が流れる時間の偏りを小さくすることができる。従って、本実施形態に係る駆動装置MICは、通電時間の偏りに伴うパワートランジスタの発熱や破壊の発生を抑制でき、高い信頼性を有するフルブリッジ回路の駆動装置及びパワーモジュールを提供できる。 In addition, the driving device MIC according to the present embodiment reduces the time bias in which the current flows through each power transistor by alternately performing the attenuation according to the third mode and the attenuation according to the fourth mode as described above. can do. Therefore, the drive device MIC according to the present embodiment can suppress the generation of heat and destruction of the power transistor due to the bias of the energization time, and can provide a full-bridge circuit drive device and power module with high reliability.

特に、モータを定電流制御する場合のように減衰モード(第3及び第4のモード)に従う駆動時間が長い場合、特定のパワートランジスタの通電時間が長くなってしまうため、本実施形態に係る駆動装置MICによる効果が大きい。 In particular, when the drive time according to the attenuation mode (third and fourth modes) is long as in the case of constant current control of the motor, the energization time of a specific power transistor becomes long. The effect of the device MIC is great.

また、第3のモードにおいて電流が流れる第1及び第4のパワートランジスタM1,M4が載置されるインナーリードが、それぞれ樹脂パッケージMRの異なる側面から導出され、第4のモードにおいて電流が流れる第2及び第3のパワートランジスタM2,M3が載置されるインナーリードが、それぞれ樹脂パッケージMRの異なる側面から導出される。そのため、本実施形態に係るパワーモジュール100は、パワートランジスタの発熱を効率的に分散することができ、高い信頼性を有するフルブリッジ回路の駆動装置及びパワーモジュールを提供できる。 In addition, the inner leads on which the first and fourth power transistors M1 and M4 through which current flows in the third mode are respectively derived from different side surfaces of the resin package MR, and the current through which current flows in the fourth mode. Inner leads on which the second and third power transistors M2 and M3 are placed are respectively derived from different side surfaces of the resin package MR. Therefore, the power module 100 according to the present embodiment can efficiently dissipate the heat generated by the power transistor, and can provide a full-bridge circuit driving device and power module having high reliability.

(第2の実施形態)
図5は、本発明の第2の実施形態に係るフルブリッジ回路の駆動装置の動作を示すフローチャートである。本実施形態に係る駆動装置MICは、第1及び第4のパワートランジスタM1,M4の温度と第2及び第3のパワートランジスタM2,M3の温度とを比較し、比較結果に応じて第3のモードに従う減衰と第4のモードに従う減衰とを選択的に実施する。詳細には、第1のモードに従って第1のフルブリッジ回路10が駆動された後、駆動装置MICは、各パワートランジスタの温度又は各パワートランジスタが載置されるインナーリードILの温度を比較し、パワーモジュール100内の温度分布が均一になるように動作モードを選択する。なお、第3のモード及び第4のモードの前又は後に第2のモードに従って第1のフルブリッジ回路10が駆動されても良い。
(Second Embodiment)
FIG. 5 is a flowchart showing the operation of the full bridge circuit driving apparatus according to the second embodiment of the present invention. The drive device MIC according to the present embodiment compares the temperatures of the first and fourth power transistors M1 and M4 with the temperatures of the second and third power transistors M2 and M3, and compares the temperatures of the third and third power transistors M2 and M3 according to the comparison result. The attenuation according to the mode and the attenuation according to the fourth mode are selectively performed. Specifically, after the first full bridge circuit 10 is driven according to the first mode, the driving device MIC compares the temperature of each power transistor or the temperature of the inner lead IL on which each power transistor is mounted, The operation mode is selected so that the temperature distribution in the power module 100 is uniform. Note that the first full bridge circuit 10 may be driven according to the second mode before or after the third mode and the fourth mode.

本実施形態に係る駆動装置MICは、パワーモジュール100内の温度バラツキを抑制するように第3のモードに従う減衰と第4のモードに従う減衰とを選択的に実施することで、パワートランジスタの発熱や破壊の発生を抑制でき、高い信頼性を有するフルブリッジ回路の駆動装置及びパワーモジュールを提供できる。 The drive device MIC according to the present embodiment selectively performs the attenuation according to the third mode and the attenuation according to the fourth mode so as to suppress the temperature variation in the power module 100, thereby generating the heat generated by the power transistor. It is possible to provide a driving device and a power module for a full bridge circuit that can suppress the occurrence of breakdown and have high reliability.

上記のように、本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。即ち、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。例えば、パワートランジスタは、Pチャネル型MOSFET、IGBT又はバイポーラトランジスタからなるディスクリート素子でも良く、駆動装置と同一チップ上に形成されるトランジスタ素子でも良い。また、第1乃至第4のモードは第1のコイルL1に同一方向の電流を流すモードであるが、駆動装置は、これと反対方向の電流を流す他のモードに従ってフルブリッジ回路を駆動しても良い。 As mentioned above, although this invention was described by embodiment, it should not be understood that the description and drawing which form a part of this indication limit this invention. From this disclosure, various alternative embodiments, examples and operational techniques will be apparent to those skilled in the art. That is, it goes without saying that the present invention includes various embodiments not described herein. Therefore, the technical scope of the present invention is defined only by the invention specifying matters according to the scope of claims reasonable from the above description. For example, the power transistor may be a discrete element composed of a P-channel MOSFET, IGBT, or bipolar transistor, or may be a transistor element formed on the same chip as the driving device. The first to fourth modes are modes in which a current in the same direction flows through the first coil L1, but the driving device drives the full bridge circuit according to another mode in which a current in the opposite direction flows. Also good.

10 第1のフルブリッジ回路
20 第2のフルブリッジ回路
100 パワーモジュール
M1 第1のパワートランジスタ
M2 第2のパワートランジスタ
M3 第3のパワートランジスタ
M4 第4のパワートランジスタ
M5 第5のパワートランジスタ
M6 第6のパワートランジスタ
M7 第7のパワートランジスタ
M8 第8のパワートランジスタ
MIC 駆動装置
L1 第1のコイル
L2 第2のコイル
Rs1 第1の検出抵抗
Rs2 第2の検出抵抗
10 first full bridge circuit 20 second full bridge circuit 100 power module M1 first power transistor M2 second power transistor M3 third power transistor M4 fourth power transistor M5 fifth power transistor M6 sixth Power transistor M7 seventh power transistor M8 eighth power transistor MIC driving device L1 first coil L2 second coil Rs1 first detection resistor Rs2 second detection resistor

Claims (5)

第1のパワートランジスタと第2のパワートランジスタと第3のパワートランジスタと第4のパワートランジスタとからなるフルブリッジ回路を駆動するためのフルブリッジ回路の駆動装置であって、
前記第2のパワートランジスタと前記第4のパワートランジスタとをオンさせ前記第2のパワートランジスタと前記第4のパワートランジスタと前記負荷とからなる経路に電流を流す第1のモードと、
前記第4のパワートランジスタをオンさせ前記第1のパワートランジスタと前記第4のパワートランジスタと前記負荷とからなる経路に電流を流す第3のモードと、
前記第2のトランジスタをオンさせ前記第2のパワートランジスタと前記第3のパワートランジスタと前記負荷とからなる経路に電流を流す第4のモードと、に従って前記フルブリッジ回路を駆動することを特徴とするフルブリッジ回路の駆動装置。
A driving device for a full bridge circuit for driving a full bridge circuit comprising a first power transistor, a second power transistor, a third power transistor, and a fourth power transistor,
A first mode in which the second power transistor and the fourth power transistor are turned on to pass a current through a path formed by the second power transistor, the fourth power transistor, and the load;
A third mode in which the fourth power transistor is turned on to pass a current through a path including the first power transistor, the fourth power transistor, and the load;
The full-bridge circuit is driven in accordance with a fourth mode in which the second transistor is turned on and a current is passed through a path including the second power transistor, the third power transistor, and the load. A full bridge circuit drive.
前記第3のモード及び前記第4のモードを所定の条件に基づき切り替えることを特徴とする請求項1に記載されるフルブリッジ回路の駆動装置。 The full-bridge circuit driving apparatus according to claim 1, wherein the third mode and the fourth mode are switched based on a predetermined condition. 前記第1のパワートランジスタと前記第3のパワートランジスタと前記負荷とからなる経路に電流を流す第2のモードを備えることを特徴とする請求項1又は2に記載されるフルブリッジ回路の駆動装置。 3. The full-bridge circuit driving device according to claim 1, further comprising a second mode in which a current flows through a path including the first power transistor, the third power transistor, and the load. 4. . 前記負荷がモータコイルであることを特徴とする請求項1乃至3のいずれか1項に記載されるフルブリッジ回路の駆動装置。 The full-bridge circuit driving apparatus according to any one of claims 1 to 3, wherein the load is a motor coil. 第1のパワートランジスタと第2のパワートランジスタと第3のパワートランジスタと第4のパワートランジスタとからなるフルブリッジ回路と、請求項1乃至4に記載されるフルブリッジ回路の駆動装置と、を備えることを特徴とするパワーモジュール。 A full-bridge circuit comprising a first power transistor, a second power transistor, a third power transistor, and a fourth power transistor, and a full-bridge circuit driving device according to claim 1. A power module characterized by that.
JP2013120274A 2013-06-06 2013-06-06 Driving device for full-bridge circuit and power module Pending JP2014239590A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013120274A JP2014239590A (en) 2013-06-06 2013-06-06 Driving device for full-bridge circuit and power module
CN201410242519.0A CN104242607A (en) 2013-06-06 2014-06-03 Full-bridge circuit driving device and power module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013120274A JP2014239590A (en) 2013-06-06 2013-06-06 Driving device for full-bridge circuit and power module

Publications (1)

Publication Number Publication Date
JP2014239590A true JP2014239590A (en) 2014-12-18

Family

ID=52136270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013120274A Pending JP2014239590A (en) 2013-06-06 2013-06-06 Driving device for full-bridge circuit and power module

Country Status (2)

Country Link
JP (1) JP2014239590A (en)
CN (1) CN104242607A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020031278A (en) * 2018-08-20 2020-02-27 ローム株式会社 Voltage comparison circuit, semiconductor device and motor driver device
JP2022088079A (en) * 2020-12-02 2022-06-14 東芝三菱電機産業システム株式会社 Electromagnet power supply device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06153533A (en) * 1992-11-02 1994-05-31 Hitachi Ltd Level shift circuit and inverter using the same
JP2003047260A (en) * 2001-05-22 2003-02-14 Aisin Seiki Co Ltd Driving method of bridge circuit for driving inductance load
CN1710799A (en) * 2005-07-08 2005-12-21 北京航空航天大学 A Low Ripple Switching Power Amplifier for Permanent Magnet Biased Magnetic Bearings
JP2012221573A (en) * 2011-04-04 2012-11-12 Denso Corp Lighting indication circuit and lighting indication device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3022836C1 (en) * 1980-06-19 1981-10-29 Papst-Motoren Kg, 7742 St Georgen Brushless DC motor
JP3665565B2 (en) * 2000-12-28 2005-06-29 株式会社東芝 Semiconductor integrated circuit and motor drive control system
CN101926093A (en) * 2007-12-28 2010-12-22 伊顿公司 Drive circuit and method of using the same
JP5337533B2 (en) * 2009-02-27 2013-11-06 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー Motor drive circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06153533A (en) * 1992-11-02 1994-05-31 Hitachi Ltd Level shift circuit and inverter using the same
JP2003047260A (en) * 2001-05-22 2003-02-14 Aisin Seiki Co Ltd Driving method of bridge circuit for driving inductance load
CN1710799A (en) * 2005-07-08 2005-12-21 北京航空航天大学 A Low Ripple Switching Power Amplifier for Permanent Magnet Biased Magnetic Bearings
JP2012221573A (en) * 2011-04-04 2012-11-12 Denso Corp Lighting indication circuit and lighting indication device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020031278A (en) * 2018-08-20 2020-02-27 ローム株式会社 Voltage comparison circuit, semiconductor device and motor driver device
JP7169815B2 (en) 2018-08-20 2022-11-11 ローム株式会社 Voltage comparison circuit, semiconductor device and motor driver device
JP2022088079A (en) * 2020-12-02 2022-06-14 東芝三菱電機産業システム株式会社 Electromagnet power supply device

Also Published As

Publication number Publication date
CN104242607A (en) 2014-12-24

Similar Documents

Publication Publication Date Title
JP6583119B2 (en) Power converter
JP5303167B2 (en) Switch control device and motor drive device using the same
JP6392347B2 (en) Switching circuit and power supply circuit having the same
JP5812027B2 (en) Drive control device
JP6820825B2 (en) Semiconductor devices and their driving methods
WO2014181450A1 (en) Apparatus for controlling insulating gate-type semiconductor element, and power conversion apparatus using apparatus for controlling insulating gate-type semiconductor element
Patzak et al. Design of a multi-phase inverter for low voltage high power electric vehicles
Ruthardt et al. Three-level-gate-driver to run power transistors in the saturation region for junction temperature control
JP5582123B2 (en) Semiconductor device
JP2014239590A (en) Driving device for full-bridge circuit and power module
WO2013038775A1 (en) Gate drive circuit for power semiconductor element, and method for driving power semiconductor element
US10218345B2 (en) High-side gate drive circuit, semiconductor module, and three-phase inverter system
JP6007578B2 (en) Power semiconductor module and assembly method thereof
US8917118B2 (en) Bypass for on-chip voltage regulator
JP5968598B2 (en) Semiconductor device
US9950898B2 (en) Semiconductor device, inverter circuit, driving device, vehicle, and elevator
JP2014239591A (en) Motor drive device and power module
US9041460B2 (en) Packaged power transistors and power packages
JP5002948B2 (en) Semiconductor device
US11387753B2 (en) Semiconductor integrated circuit, semiconductor integrated circuit device, and motor-drive control system
Ruthardt et al. Dead time as a correction variable for junction temperature control
JP2018198504A (en) Integrated circuit device
JP4470616B2 (en) Bidirectional switch drive power supply circuit
WO2016157813A1 (en) Load driving apparatus
JP4929682B2 (en) Inverter circuit device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170208

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170728