[go: up one dir, main page]

JP2014170891A - 炭化珪素基板、炭化珪素基板の製造方法および炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素基板、炭化珪素基板の製造方法および炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP2014170891A
JP2014170891A JP2013043042A JP2013043042A JP2014170891A JP 2014170891 A JP2014170891 A JP 2014170891A JP 2013043042 A JP2013043042 A JP 2013043042A JP 2013043042 A JP2013043042 A JP 2013043042A JP 2014170891 A JP2014170891 A JP 2014170891A
Authority
JP
Japan
Prior art keywords
silicon carbide
silicon
epitaxial layer
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013043042A
Other languages
English (en)
Inventor
Satomi Ito
里美 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2013043042A priority Critical patent/JP2014170891A/ja
Priority to US14/197,957 priority patent/US20140252376A1/en
Publication of JP2014170891A publication Critical patent/JP2014170891A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325Silicon carbide
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • H10D8/01Manufacture or treatment
    • H10D8/051Manufacture or treatment of Schottky diodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • H10D8/60Schottky-barrier diodes 
    • H10P14/24
    • H10P14/2904
    • H10P14/3208
    • H10P14/3411
    • H10P14/3442

Landscapes

  • Engineering & Computer Science (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】簡易な方法で炭化珪素エピタキシャル層の汚染を防止可能な、炭化珪素基板、炭化珪素基板の製造方法および炭化珪素半導体装置の製造方法を提供する。
【解決手段】炭化珪素基板100の製造方法は以下の工程を有している。炭化珪素単結晶基板11が準備される。炭化珪素単結晶基板11に接して炭化珪素エピタキシャル層13が形成される。炭化珪素エピタキシャル層13の炭化珪素単結晶基板11と接している第1の面13bとは反対の第2の面13aに接して珪素層2が形成される。
【選択図】図1

Description

本発明は、炭化珪素基板、炭化珪素基板の製造方法および炭化珪素半導体装置の製造方法に関するものであり、特に炭化珪素エピタキシャル層の汚染を防止可能な炭化珪素基板、炭化珪素基板の製造方法および炭化珪素半導体装置の製造方法に関するものである。
近年、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)やSBD(Schottky Barrier Diode)などの半導体装置の高耐圧化、低損失化、高温環境下での使用などを可能とするため、半導体装置を構成する材料として炭化珪素の採用が進められつつある。炭化珪素は、従来から半導体装置を構成する材料として広く使用されている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため、半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを達成することができる。また、炭化珪素を材料として採用した半導体装置は、珪素を材料として採用した半導体装置に比べて、高温環境下で使用された場合の特性の低下が小さいという利点も有している。
珪素基板の表面に付着したパーティクルを除去する方法として、基板の最表面の珪素を酸化した後に、珪素の酸化膜ごとパーティクルを除去することが行われている。しかしながら、炭化珪素は珪素よりも酸化しづらいため、珪素基板の洗浄方法を単純に炭化珪素基板に適用することはできない。たとえば特開2012−4270号公報(特許文献1)には、炭化珪素基板の洗浄方法として、酸素元素を含むドライ雰囲気で酸化膜を形成し、酸化膜を除去する方法が記載されている。
特開2012−4270号公報
しかしながら、特開2012−4270号公報(特許文献1)に記載の洗浄方法では、炭化珪素基板を700℃以上に加熱して酸化膜を形成する必要がある。そのため、炭化珪素基板を洗浄してエピタキシャル層の汚染を防止するために、別途炭化珪素基板を加熱する工程が必要であり、その結果、炭化珪素基板の洗浄工程が複雑になっていた。
本発明は、上記課題に鑑みてなされたものであり、その目的は、簡易な方法で炭化珪素エピタキシャル層の汚染を防止可能な、炭化珪素基板、炭化珪素基板の製造方法および炭化珪素半導体装置の製造方法を提供することである。
本発明に係る炭化珪素基板の製造方法は、以下の工程を備えている。炭化珪素単結晶基板が準備される。炭化珪素単結晶基板に接して炭化珪素エピタキシャル層が形成される。炭化珪素エピタキシャル層の炭化珪素単結晶基板と接している第1の面とは反対の第2の面に接して珪素層が形成される。
本発明に係る炭化珪素基板は、炭化珪素単結晶基板と、炭化珪素エピタキシャル層と、珪素層とを備えている。炭化珪素エピタキシャル層は、炭化珪素単結晶基板に接して設けられている。珪素層は、炭化珪素エピタキシャル層の炭化珪素単結晶基板と接している第1の面と反対の第2の面に接して設けられている。
本発明によれば、簡易な方法で炭化珪素エピタキシャル層の汚染を防止可能な、炭化珪素基板、炭化珪素基板の製造方法および炭化珪素半導体装置の製造方法を提供することができる。
本発明の実施の形態1に係る炭化珪素基板の構造を概略的に示す断面模式図である。 本発明の実施の形態1に係る炭化珪素基板の製造方法を概略的に示すフロー図である。 本発明の実施の形態1に係る炭化珪素基板の製造方法の第1の工程を概略的に示す断面模式図である。 本発明の実施の形態1に係る炭化珪素基板の製造方法の第2の工程を概略的に示す断面模式図である。 エピタキシャル層形成工程および珪素層形成工程における温度と時間との関係を示す図である。 エピタキシャル層形成工程および珪素層形成工程におけるキャリアガス流量と時間との関係を示す図である。 エピタキシャル層形成工程および珪素層形成工程における炭化珪素原料ガス流量と時間との関係を示す図である。 エピタキシャル層形成工程および珪素層形成工程における珪素原料ガス流量と時間との関係を示す図である。 本発明の実施の形態2に係る炭化珪素半導体装置の構造を概略的に示す断面模式図である。 本発明の実施の形態2に係る炭化珪素半導体装置の製造方法を概略的に示すフロー図である。 本発明の実施の形態2に係る炭化珪素半導体装置の製造方法の第1の工程を概略的に示す断面模式図である。 本発明の実施の形態2に係る炭化珪素半導体装置の製造方法の第2の工程を概略的に示す断面模式図である。 本発明の実施の形態2に係る炭化珪素半導体装置の製造方法の第3の工程を概略的に示す断面模式図である。
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。
はじめに、実施の形態の概要について以下の(i)〜(xii)に記す。
(i)本実施の形態に係る炭化珪素基板100の製造方法は、以下の工程を有している。炭化珪素単結晶基板11が準備される。炭化珪素単結晶基板11に接して炭化珪素エピタキシャル層13が形成される。炭化珪素エピタキシャル層13の炭化珪素単結晶基板11と接している第1の面13bとは反対の第2の面13aに接して珪素層2が形成される。
本実施の形態に係る炭化珪素基板100の製造方法によれば、炭化珪素エピタキシャル層13の第2の面13aに接して珪素層2が形成される。これにより、炭化珪素基板100を大気中で長期間保管する場合であっても、炭化珪素エピタキシャル層13の第2の面13aに、ナトリウムやカリウムなどの軽金属不純物や有機系不純物などが付着することを防止することができる。それゆえ、炭化珪素エピタキシャル層13の汚染を防止することができる。
(ii)本実施の形態に係る炭化珪素基板100の製造方法において好ましくは、珪素層2の厚みは0.5μm以下である。これにより、珪素層2を簡単に取り除くことができる。また炭化珪素基板100の生産性を向上させることができる。
(iii)本実施の形態に係る炭化珪素基板100の製造方法において好ましくは、炭化珪素エピタキシャル層13を形成する工程および珪素層2を形成する工程は、同じチャンバ内で行われる。これにより、炭化珪素エピタキシャル層13が汚染されることを効果的に防止することができる。
(iv)本実施の形態に係る炭化珪素半導体装置1の製造方法は、以下の工程を有している。上記(i)〜(iii)のいずれかに記載の製造方法で製造された炭化珪素基板100が準備される。珪素層2が除去される。
本実施の形態に係る炭化珪素半導体装置1の製造方法によれば、炭化珪素エピタキシャル層13の第2の面13aに接して珪素層2が形成される。これにより、炭化珪素エピタキシャル層13が汚染されることを防止することができる。そのため、炭化珪素半導体装置1の特性劣化を抑制することができる。
(v)本実施の形態に係る炭化珪素半導体装置1の製造方法において好ましくは、珪素層2を除去する工程は、フッ硝酸により珪素層2をウェットエッチングされることにより行われる。これにより、珪素層2を効率的に除去することができる。
(vi)本実施の形態に係る炭化珪素半導体装置1の製造方法において好ましくは珪素層を除去する工程の後、炭化珪素エピタキシャル層13の第2の面13aに電極4が形成される。これにより、汚染が防止された炭化珪素エピタキシャル層13の第2の面13aに電極4が形成されるため、電極4の特性劣化を防止することができる。なお、電極4は炭化珪素エピタキシャル層13の第2の面13aに接して形成されてもよいし、他の層を介して炭化珪素エピタキシャル層13の第2の面13aに形成されていてもよい。
(vii)本実施の形態に係る炭化珪素基板100は、炭化珪素単結晶基板11と、炭化珪素エピタキシャル層13と、珪素層2とを備えている。炭化珪素エピタキシャル層13は、炭化珪素単結晶基板11に接して設けられている。珪素層2は、炭化珪素エピタキシャル層13の炭化珪素単結晶基板11と接している第1の面13bと反対の第2の面13aに接して設けられている。これにより、炭化珪素基板100を大気中で長期間保管する場合であっても、炭化珪素エピタキシャル層の第2の面13aに、ナトリウムやカリウムなどの軽金属不純物や有機系不純物などが付着することを防止することができる。それゆえ、炭化珪素エピタキシャル層13の汚染を防止することができる。
(viii)本実施の形態に係る炭化珪素基板100において好ましくは、珪素層2の厚みは0.5μm以下である。これにより、珪素層2を簡単に取り除くことができる。また炭化珪素基板100の生産性を向上させることができる。
(ix)本実施の形態に係る炭化珪素基板100において好ましくは、珪素層2は、炭化珪素エピタキシャル層13の第2の面13a全体を覆っている。これにより、炭化珪素エピタキシャル層13の第2の面13a全体を保護することが可能となるので、より効率的に炭化珪素エピタキシャル層13の汚染を防止することができる。
(x)本実施の形態に係る炭化珪素半導体装置1の製造方法は、以下の工程を備えている。上記(vii)〜(ix)のいずれかに記載の炭化珪素基板100が準備される。珪素層2が除去される。
本実施の形態に係る炭化珪素半導体装置1の製造方法によれば、炭化珪素エピタキシャル層13の第2の面13aに接して珪素層2が形成される。これにより、炭化珪素エピタキシャル層13が汚染されることを防止することができる。そのため、炭化珪素半導体装置1の特性劣化を抑制することができる。
(xi)本実施の形態に係る炭化珪素半導体装置1の製造方法において好ましくは、珪素層2を除去する工程は、フッ硝酸により珪素層2をウェットエッチングされることにより行われる。これにより、珪素層2を効率的に除去することができる。
(xii)本実施の形態に係る炭化珪素半導体装置1の製造方法において好ましくは、珪素層2を除去する工程の後、炭化珪素エピタキシャル層13の第2の面13aに電極4が形成される。これにより、汚染が防止された炭化珪素エピタキシャル層13の第2の面13aに電極4が形成されるため、電極4の特性劣化を防止することができる。なお、電極4は炭化珪素エピタキシャル層13の第2の面13aに接して形成されてもよいし、他の層を介して炭化珪素エピタキシャル層13の第2の面13aに形成されていてもよい。
次に、本発明の実施の形態についてより詳細に説明する。
(実施の形態1)
図1を参照して、本実施の形態に係る炭化珪素基板100の構成について説明する。本実施の形態に係る炭化珪素基板100は、炭化珪素単結晶基板11と、炭化珪素エピタキシャル層13と、珪素層2とを主に有している。炭化珪素単結晶基板11は、たとえばポリタイプ4Hの六方晶炭化珪素からなる。炭化珪素単結晶基板11は、たとば窒素などの不純物元素を含んでおり、炭化珪素単結晶基板11の導電型はn型である。炭化珪素単結晶基板11に含まれる窒素などの不純物の濃度は、たとえば1×1018cm-3程度以上1×1019cm-3程度以下である。炭化珪素単結晶基板11は、第1の主面11bと、第1の主面11bと反対側の第2の主面11aとを有している。
炭化珪素エピタキシャル層13は、炭化珪素単結晶基板11の第2の主面11aに接して設けられている。炭化珪素エピタキシャル層13の厚みは、たとえば5μm以上40μm以下程度である。炭化珪素エピタキシャル層13は、たとえば窒素などの不純物元素を含んでおり、炭化珪素エピタキシャル層13の導電型はn型である。炭化珪素エピタキシャル層13の不純物濃度は、炭化珪素単結晶基板11の不純物濃度よりも低くてもよい。炭化珪素エピタキシャル層13の不純物濃度は、たとえば1×1015cm-3程度以上1×1016cm-3程度以下である。また炭化珪素エピタキシャル層13の転位密度は、炭化珪素単結晶基板11の転位密度よりも低くてもよい。炭化珪素エピタキシャル層13は、第1の面13bと、第1の面13bと反対側の第2の面13aとを有している。炭化珪素エピタキシャル層13の第1の面13bは、炭化珪素単結晶基板11の第2の主面11aに接して設けられている。
珪素層2は、炭化珪素エピタキシャル層13の第2の面13a上に接して設けられている。珪素層2は珪素からなる。珪素層2の厚みは、たとえば0.05μm以上0.1μm以下であり、好ましくは、0.5μm以下である。珪素層2は、炭化珪素エピタキシャル層13の第2の面13aの全体を覆っていることが好ましい。なお、本実施の形態に係る炭化珪素基板100は、たとえばイオン注入などにより炭化珪素エピタキシャル層13の導電型と異なる不純物領域が形成されたり、電極が形成されたりする前の状態の基板である。
図2〜図8を参照して、本実施の形態に係る炭化珪素基板の製造方法について説明する。まず、単結晶基板準備工程(S10:図2)が実施される。具体的には、図3を参照して、たとえばポリタイプが4Hである単結晶炭化珪素からなるインゴット(図示しない)をスライスすることにより、導電型がn型の炭化珪素単結晶基板11が準備される。炭化珪素単結晶基板11は、第1の主面11bと、第1の主面11bと反対側の第2の主面11aとを有する。炭化珪素単結晶基板11には、たとえば窒素などの不純物が含まれている。炭化珪素単結晶基板11に含まれる不純物濃度は、たとえば1×1018cm-3程度以上1×1019cm-3程度以下である。
次に、エピタキシャル層形成工程(S20:図2)が実施される。具体的には、図4を参照して、たとえば、炭化珪素エピタキシャル層13は、炭化珪素単結晶基板11の第2の主面11aに接して形成される。炭化珪素エピタキシャル層13は、第1の面13bと、第1の面13bと反対側の第2の面13aとを有している。炭化珪素エピタキシャル層13の第1の面13bは、炭化珪素単結晶基板11の第2の主面11aに接して形成される。
より具体的には、まず炭化珪素単結晶基板11がチャンバ内に配置される(時間T0)。図5および図6を参照して、チャンバ内にキャリアガスの流量を導入し、キャリアガスの流量を増加させながら、炭化珪素単結晶基板11の温度を上昇させる。チャンバ内に導入するキャリアガスはたとえば水素ガスである。水素ガスの流量は、たとえば、150slm程度である。キャリアガスの流量は時間T0から時間T1まで増加し、時間T1以降はほぼ一定の流量B1が保持される。また炭化珪素単結晶基板11の温度は、時間T0から時間T2まで上昇し、時間T2以降時間T3までほぼ一定の温度に保持される。キャリアガスの流量が一定になるまでの時間T1は、炭化珪素単結晶基板11の温度が一定になるまでの時間T2よりも短くてもよい。なお、時間T2における炭化珪素単結晶基板11の温度はたとえば1500℃以上1700℃以下である。
次に、図7を参照して、時間T2から時間T3においてほぼ一定の流量C1で炭化珪素原料ガスがチャンバ内に導入される。炭化珪素原料ガスは、たとえばシラン(SiH4)を含むガスであり、より具体的には、シランと、プロパンと、窒素と、アンモニアとを含むガスである。シランの流量はたとえば30〜100sccm程度であり、プロパンの流量はたとえば10〜100sccm程度であり、窒素の流量はたとえば5〜500sccm程度であり、アンモニアの流量はたとえば5〜500sccm程度である。炭化珪素原料ガスをチャンバ内に導入することにより、炭化珪素単結晶基板11の第2の主面11aに接して炭化珪素エピタキシャル層13が形成される。炭化珪素エピタキシャル層13は、たとえば窒素などの不純物元素を含んでおり、炭化珪素エピタキシャル層13の導電型はn型である。炭化珪素エピタキシャル層13の不純物濃度が炭化珪素単結晶基板11の不純物濃度よりも低くなるように、炭化珪素エピタキシャル層13が形成されてもよい。炭化珪素エピタキシャル層13の不純物濃度は、たとえば1×1015cm-3程度以上1×1016cm-3程度以下である。また炭化珪素エピタキシャル層13の転位密度は、炭化珪素単結晶基板11の転位密度よりも低くなるように、炭化珪素エピタキシャル層13が形成されてもよい。
次に、珪素層形成工程(S30:図2)が実施される。具体的には、図1を参照して、珪素層2は、炭化珪素エピタキシャル層13の第2の面13a上に接して設けられている。珪素層2の厚みは、たとえば0.05μm以上0.1μm以下であり、好ましくは、0.5μm以下である。珪素層2は、炭化珪素エピタキシャル層13の第2の面13aの全体を覆っていることが好ましい。
より具体的には、図5を参照して、炭化珪素エピタキシャル層13が形成された炭化珪素単結晶基板11の温度を温度A1(時間T3)から温度A2(時間T4)まで低下させる。炭化珪素エピタキシャル層13が形成された炭化珪素単結晶基板11の温度A2はたとえば1100℃以上1300℃以下である。図6および図7を参照して、時間T3から時間T4まで、チャンバ内にキャリアガスが流されるが、炭化珪素原料ガスは導入されない。炭化珪素エピタキシャル層13が形成された炭化珪素単結晶基板11は、時間T4から時間T5までほぼ一定の温度A2に保持される。
次に、図8を参照して、炭化珪素エピタキシャル層13が形成された炭化珪素単結晶基板11の温度が温度A2の状態で、チャンバ内に珪素原料ガスが導入される。珪素原料ガスはたとえばシランである。珪素原料ガスは、時間T4から時間T5までほぼ一定の流量D1でチャンバに導入される。シランの流量D1はたとえば50sccm程度である。これにより、炭化珪素エピタキシャル層13の第2の面13a上に珪素層2が形成される。好ましくは、珪素原料ガスは、炭化珪素原料ガスに含まれるガスである。本実施の形態の場合、珪素原料ガスはシランであり、炭化珪素原料ガスは、シランとプロパンと窒素とアンモニアとを含むガスである。つまり珪素原料ガスは炭化珪素原料ガスに含まれるガスである。なお、珪素層2の形成は、炭化珪素エピタキシャル層13の形成後、炭化珪素エピタキシャル層13の温度を室温に戻すことなく連続的に行われることが好ましい。
好ましくは、炭化珪素単結晶基板11上に炭化珪素エピタキシャル層13を形成する工程と、炭化珪素エピタキシャル層13上に珪素層2を形成する工程とは、同じチャンバ内で行われる。つまり、炭化珪素エピタキシャル層13を形成する工程の後、炭化珪素エピタキシャル層13が形成された炭化珪素単結晶基板11をチャンバ外に取り出すことなく、珪素層2が形成される。なお、炭化珪素エピタキシャル層13を形成するチャンバと、珪素層2を形成するチャンバとは異なるチャンバであってもよい。この場合、たとえば第1のチャンバで炭化珪素単結晶基板11上に炭化珪素エピタキシャル層13を形成する。その後、たとえば炭化珪素エピタキシャル層13を大気に暴露することなく、炭化珪素エピタキシャル層13が形成された炭化珪素単結晶基板11を第1のチャンバから第2のチャンバに搬送する。その後、第2のチャンバで炭化珪素エピタキシャル層13上に珪素層2が形成されてもよい。
次に、時間T5において、チャンバに対する珪素原料ガスの導入が停止される。その後、珪素層2が形成された炭化珪素単結晶基板11の温度が温度A2(時間T5)から室温(時間T6)に低減される。以上により、炭化珪素単結晶基板11と、炭化珪素単結晶基板11上に接して設けられた炭化珪素エピタキシャル層13と、炭化珪素エピタキシャル層13上に接して設けられた珪素層2とを有する炭化珪素基板100の形成が完了する。
次に、本実施の形態に係る炭化珪素基板およびその製造方法の作用効果について説明する。
本実施の形態に係る炭化珪素基板100の製造方法によれば、炭化珪素エピタキシャル層13の第2の面13aに接して珪素層2が形成される。これにより、炭化珪素基板100を大気中で長期間保管する場合であっても、炭化珪素エピタキシャル層13の第2の面13aに、ナトリウムやカリウムなどの軽金属不純物や有機系不純物などが付着することを防止することができる。それゆえ、炭化珪素エピタキシャル層13の汚染を防止することができる。
また本実施の形態に係る炭化珪素基板100の製造方法によれば、珪素層2の厚みは0.5μm以下である。これにより、珪素層2を簡単に取り除くことができる。また炭化珪素基板100の生産性を向上させることができる。
さらに本実施の形態に係る炭化珪素基板100の製造方法において好ましくは、炭化珪素エピタキシャル層13を形成する工程および珪素層2を形成する工程は、同じチャンバ内で行われる。これにより、炭化珪素エピタキシャル層13が汚染されることを効果的に防止することができる。
本実施の形態に係る炭化珪素基板100によれば、珪素層2は、炭化珪素エピタキシャル層13の炭化珪素単結晶基板11と接している第1の面13bと反対の第2の面13aに接して設けられている。これにより、炭化珪素基板100を大気中で長期間保管する場合であっても、炭化珪素エピタキシャル層の第2の面13aに、ナトリウムやカリウムなどの軽金属不純物や有機系不純物などが付着することを防止することができる。それゆえ、炭化珪素エピタキシャル層13の汚染を防止することができる。
また本実施の形態に係る炭化珪素基板100によれば、珪素層2の厚みは0.5μm以下である。これにより、珪素層2を簡単に取り除くことができる。また炭化珪素基板100の生産性を向上させることができる。
さらに本実施の形態に係る炭化珪素基板100によれば、珪素層2は、炭化珪素エピタキシャル層13の第2の面13a全体を覆っている。これにより、炭化珪素エピタキシャル層13の第2の面13a全体を保護することが可能となるので、より効率的に炭化珪素エピタキシャル層13の汚染を防止することができる。
(実施の形態2)
図9を参照して、本実施の形態に係る炭化珪素半導体装置としてのショットキーバリアダイオード1の構造について説明する。図9に示すように本実施の形態のショットキーバリアダイオード1は、炭化珪素基板10と、ショットキー電極4と、オーミック電極30と、パッド電極40,60と、保護膜70とを主に有している。炭化珪素基板10は、六方晶炭化珪素からなり、かつn型(第1導電型)を有している。
炭化珪素基板10は、炭化珪素単結晶基板11と、炭化珪素エピタキシャル層13とを有している。炭化珪素エピタキシャル層13は、たとえば電界停止層12と、n型領域14と、JTE(Junction Termination Extension)領域16とを有している。炭化珪素単結晶基板11と、電界停止層12とn型領域14は、たとえば窒素などの不純物を含んでおり、n型を有している。炭化珪素単結晶基板11に含まれる窒素などの不純物の濃度は、たとえば1×1018cm-3程度以上1×1019cm-3程度以下である。電界停止層12に含まれる窒素などの不純物の濃度はたとえば5×1017cm-3程度以上1×1018cm-3程度以下である。n型領域14に含まれる窒素などの不純物の濃度はたとえば1×1015cm-3程度以上1×1016cm-3程度以下である。
JTE領域16は、たとえばアルミニウム(Al)やホウ素(B)などの不純物がイオン注入されたp型領域である。当該p型領域の不純物濃度は、たとえば2×1017cm-3程度である。JTE領域16は、ショットキー電極4の端部と接触するp型領域16aと、当該p型領域16aの外周側に配置され、ショットキー電極4と接触しないp型領域16bとを含んでいる。また炭化珪素基板10は、JTE領域16を取り囲むようにフィールドストップ領域(図示せず)を有していても構わない。フィールドストップ領域は、たとえばリン(P)などがイオン注入されたn+型領域である。
ショットキー電極4は、炭化珪素基板10の第2の面13a上に設けられており、たとえばチタン(Ti)からなる。ショットキー電極4として、チタン以外にもたとえばニッケル(Ni)、窒化チタン(TiN)、金(Au)、モリブデン(Mo)およびタングステン(W)などを用いても構わない。ショットキー電極4に接してパッド電極60が形成されている。パッド電極60はたとえばアルミニウムからなる。パッド電極60、ショットキー電極4および炭化珪素基板10の第2の面13aに接して保護膜70が形成されている。また、炭化珪素単結晶基板11の第2の面13aと反対側の第1の主面11bに接してオーミック電極30が配置されている。オーミック電極30はたとえばニッケルからなる。オーミック電極30に接してたとえばチタン、ニッケル、銀やそれらからなる合金からなるパッド電極40が配置されている。
次に、本実施の形態に係る炭化珪素半導体装置であるショットキーバリアダイオードの製造方法について、図1および図10〜図13を参照して説明する。
まず、図1を参照して、炭化珪素単結晶基板11と、炭化珪素単結晶基板11の第2の主面11aに接して設けられた炭化珪素エピタキシャル層13と、炭化珪素エピタキシャル層13の第2の面13aに接して設けられた珪素層2とを有する炭化珪素基板100が準備される。実施の形態1で説明した炭化珪素基板100の製造方法に従って、単結晶基板準備工程(S10:図2および図10)、エピタキシャル層形成工程(S20:図2および図10)および珪素層形成工程(S30:図2および図10)が行われることで、当該炭化珪素基板100が準備されてもよい。炭化珪素エピタキシャル層13は、炭化珪素単結晶基板11と接する電界停止層12と、電界停止層12上に形成されたn型領域14とを含んでいてもよい。また当該炭化珪素基板100は、実施の形態1で説明した方法と別の方法で製造されたものであってもよい。
次に、珪素層除去工程(S40:図10)が実施される。具体的には、炭化珪素エピタキシャル層13の第2の面13a上に形成されていた珪素層2が除去される。珪素層2の除去は、たとえばフッ硝酸により珪素層がウェットエッチングされることにより実施される。フッ硝酸はたとえばフッ酸と硝酸とを体積比3対1の割合で混合して形成される。これにより、図11に示すように、珪素層2が炭化珪素エピタキシャル層13の第2の面13aから除去され、第2の面13aが露出する。
次に、イオン注入工程(S50:図10)が実施される。具体的には、たとえばJTE領域16が形成される領域に開口を有する二酸化珪素からなるマスクが炭化珪素基板10の第2の面13a上に形成される。その後、図12を参照して、たとえばAl(アルミニウム)イオンが、n型領域14内に注入されることにより、導電型がp型(第2導電型)のJTE領域16が形成される。JTE領域16の不純物濃度は、たとえば2×1017cm-3程度である。
次に、活性化アニール工程(S60:図10)が実施される。具体的には、たとえばアルゴンなどの不活性ガス雰囲気中、1800℃程度の温度で炭化珪素基板10が加熱されることにより、JTE領域16がアニールされ、上記イオン注入工程によって導入された不純物が活性化される。これにより、不純物が導入された領域において所望のキャリアが生成する。
次に、電極形成工程(S70:図10)が実施される。具体的には、ショットキー電極4が炭化珪素基板10の第2の面13aに接して形成される。ショットキー電極4は、たとえばチタン(Ti)、ニッケル(Ni)、モリブデン(Mo)、タングステン(W)、窒化チタン(TiN)などの金属膜である。より具体的には、図13を参照して、ショットキー電極4は、炭化珪素基板10の第2の面13aにおいて、n型領域14と接し、かつ内周側に配置されたp型領域16aと接するように形成される。
次に、ショットキー電極4が形成された炭化珪素基板10が加熱される。ショットキー電極4の加熱はたとえばレーザーアニールを用いて行われてもよいし、ショットキー電極4が形成された炭化珪素基板10を加熱炉に配置して、不活性ガス雰囲気中において加熱されても構わない。ショットキー電極4および炭化珪素基板10は、たとえば300℃程度にまで加熱される。これにより、ショットキー電極4と炭化珪素基板10とはショットキー接合される。次に、ショットキー電極4上に接して、たとえばアルミニウムからなるパッド電極60が形成される。
次に、オーミック電極形成工程が実施される。具体的には、炭化珪素基板10の第2の面13aとは反対の第1の主面11bの研削が行われ、第1の主面11bと接触してたとえばニッケルからなるオーミック電極30が形成される。その後、オーミック電極30と接してたとえばチタン、ニッケル、銀やそれらからなる合金からなるパッド電極40が形成される。
次に、保護膜形成工程(S80:図10)が実施される。具体的には、たとえばプラズマCVD法により、パッド電極60、ショットキー電極4および炭化珪素基板10の第2の面13aに接する保護膜70が形成される。保護膜70は、たとえば二酸化珪素、窒化珪素またはそれらの積層膜からなる。これにより、図9に示す炭化珪素半導体装置としてのショットキーバリアダイオード1が完成する。
なお、本実施の形態においては、炭化珪素半導体装置としてショットキーバリアダイオードを例に挙げて説明したが本発明はこれに限定されない。炭化珪素半導体装置は、MOSFETやIGBT(Insulated Gate Bipolar Transistor)などであってもよい。またMOSFETはプレーナ型MOSFETであってもよいし、トレンチ型MOSFETであってもよい。さらに本実施の形態において、n型が第1導電型であり、p型が第2導電型であるとして説明したが、炭化珪素半導体装置は、p型とn型とが入れ替えられた構造を有していてもよい。
次に、本実施の形態に係る炭化珪素半導体装置としてのショットキーバリアダイオード1の製造方法の作用効果について説明する。
本実施の形態に係るショットキーバリアダイオード1の製造方法によれば、炭化珪素エピタキシャル層13の第2の面13aに接して珪素層2が形成される。これにより、炭化珪素エピタキシャル層13が汚染されることを防止することができる。そのため、ショットキーバリアダイオード1の特性劣化を抑制することができる。
また本実施の形態に係るショットキーバリアダイオード1の製造方法によれば、珪素層2を除去する工程は、フッ硝酸により珪素層2をウェットエッチングされることにより行われる。これにより、珪素層2を効率的に除去することができる。
さらに本実施の形態に係るショットキーバリアダイオード1の製造方法によれば、珪素層2を除去する工程の後、炭化珪素エピタキシャル層13の第2の面13aにショットキー電極4が形成される。これにより、汚染が防止された炭化珪素エピタキシャル層13の第2の面13aにショットキー電極4が形成されるため、ショットキー電極4の特性劣化を防止することができる。
今回開示された各実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
1 炭化珪素半導体装置(ショットキーバリアダイオード)、2 珪素層、4 電極(ショットキー電極)、10,100 炭化珪素基板、11 炭化珪素単結晶基板、11a 第2の主面、11b 第1の主面、12 電界停止層、13 炭化珪素エピタキシャル層、13a 第2の面、13b 第1の面、14 n型領域、16 JTE領域、16a,16b p型領域、30 オーミック電極、40,60 パッド電極、70 保護膜、A1,A2 温度、T0,T1,T2,T3,T4,T5,T6 時間。

Claims (12)

  1. 炭化珪素単結晶基板を準備する工程と、
    前記炭化珪素単結晶基板に接して炭化珪素エピタキシャル層を形成する工程と、
    前記炭化珪素エピタキシャル層の前記炭化珪素単結晶基板と接している第1の面とは反対の第2の面に接して珪素層を形成する工程とを備えた、炭化珪素基板の製造方法。
  2. 前記珪素層の厚みは0.5μm以下である、請求項1に記載の炭化珪素基板の製造方法。
  3. 前記炭化珪素エピタキシャル層を形成する工程および前記珪素層を形成する工程は、同じチャンバ内で行われる、請求項1または2に記載の炭化珪素基板の製造方法。
  4. 請求項1〜3のいずれか1項に記載の製造方法で製造された炭化珪素基板を準備する工程と、
    前記珪素層を除去する工程を備えた、炭化珪素半導体装置の製造方法。
  5. 前記珪素層を除去する工程は、フッ硝酸により前記珪素層をウェットエッチングされることにより行われる、請求項4に記載の炭化珪素半導体装置の製造方法。
  6. 前記珪素層を除去する工程の後、前記炭化珪素エピタキシャル層の前記第2の面に電極が形成される、請求項4または5に記載の炭化珪素半導体装置の製造方法。
  7. 炭化珪素単結晶基板と、
    前記炭化珪素単結晶基板に接して設けられた炭化珪素エピタキシャル層と、
    前記炭化珪素エピタキシャル層の前記炭化珪素単結晶基板と接している第1の面と反対の第2の面に接して設けられた珪素層とを備えた、炭化珪素基板。
  8. 前記珪素層の厚みは0.5μm以下である、請求項7に記載の炭化珪素基板。
  9. 前記珪素層は、前記炭化珪素エピタキシャル層の前記第2の面全体を覆っている、請求項7または8に記載の炭化珪素基板。
  10. 請求項7〜9のいずれか1項に記載の炭化珪素基板を準備する工程と、
    前記珪素層を除去する工程を備えた、炭化珪素半導体装置の製造方法。
  11. 前記珪素層を除去する工程は、フッ硝酸により前記珪素層をウェットエッチングされることにより行われる、請求項10に記載の炭化珪素半導体装置の製造方法。
  12. 前記珪素層を除去する工程の後、前記炭化珪素エピタキシャル層の前記第2の面に電極が形成される、請求項10または11に記載の炭化珪素半導体装置の製造方法。
JP2013043042A 2013-03-05 2013-03-05 炭化珪素基板、炭化珪素基板の製造方法および炭化珪素半導体装置の製造方法 Pending JP2014170891A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013043042A JP2014170891A (ja) 2013-03-05 2013-03-05 炭化珪素基板、炭化珪素基板の製造方法および炭化珪素半導体装置の製造方法
US14/197,957 US20140252376A1 (en) 2013-03-05 2014-03-05 Silicon carbide substrate, method for manufacturing same and method for manufacturing silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013043042A JP2014170891A (ja) 2013-03-05 2013-03-05 炭化珪素基板、炭化珪素基板の製造方法および炭化珪素半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2014170891A true JP2014170891A (ja) 2014-09-18

Family

ID=51486741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013043042A Pending JP2014170891A (ja) 2013-03-05 2013-03-05 炭化珪素基板、炭化珪素基板の製造方法および炭化珪素半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20140252376A1 (ja)
JP (1) JP2014170891A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202016107273U1 (de) 2015-09-11 2017-01-26 Sumitomo Electric Industries, Ltd. Siliziumkarbid-Epitaxiesubstrat
JP6090552B1 (ja) * 2015-09-29 2017-03-08 住友電気工業株式会社 炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置の製造方法および炭化珪素エピタキシャル基板の製造装置
WO2017056691A1 (ja) * 2015-09-29 2017-04-06 住友電気工業株式会社 炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置の製造方法および炭化珪素エピタキシャル基板の製造装置
DE112016005373T5 (de) 2015-11-24 2018-08-09 Sumitomo Electric Industries, Ltd. Siliziumkarbid-Einkristallsubstrat, Siliziumkarbid-Epitaxiesubstrat und Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
DE112017006972T5 (de) 2017-01-31 2019-10-17 Sumitomo Electric Industries, Ltd. Siliziumcarbid-Epitaxiesubstrat und Verfahren zur Herstellung einer Siliziumcarbid-Halbleitervorrichtung
US10490634B2 (en) 2015-11-24 2019-11-26 Sumitomo Electric Industries, Ltd. Silicon carbide epitaxial substrate having a silicon carbide layer and method of manufacturing silicon carbide semiconductor device
US10811500B2 (en) 2017-01-31 2020-10-20 Sumitomo Electric Industries, Ltd. Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
JP2020181994A (ja) * 2017-03-08 2020-11-05 住友電気工業株式会社 炭化珪素単結晶基板、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
US10865501B2 (en) 2015-09-11 2020-12-15 Sumitomo Electric Industries, Ltd. Silicon carbide epitaxial substrate and method of manufacturing silicon carbide semiconductor device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11721547B2 (en) * 2013-03-14 2023-08-08 Infineon Technologies Ag Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device
JP6292926B2 (ja) * 2013-11-08 2018-03-14 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
EP2942805B1 (en) * 2014-05-08 2017-11-01 Nexperia B.V. Semiconductor device and manufacturing method
US10249493B2 (en) * 2015-12-30 2019-04-02 Siltronic Ag Method for depositing a layer on a semiconductor wafer by vapor deposition in a process chamber
CN109378312B (zh) * 2018-09-14 2020-08-18 西安交通大学 一种体掺杂金刚石基常关型场效应晶体管及其制备方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112016004127T5 (de) 2015-09-11 2018-05-24 Sumitomo Electric Industries, Ltd. Siliziumkarbid-Epitaxiesubstrat und Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
US10865501B2 (en) 2015-09-11 2020-12-15 Sumitomo Electric Industries, Ltd. Silicon carbide epitaxial substrate and method of manufacturing silicon carbide semiconductor device
US10121865B2 (en) 2015-09-11 2018-11-06 Sumitomo Electric Industries, Ltd. Silicon carbide epitaxial substrate and method of manufacturing silicon carbide semiconductor device
DE202016107273U1 (de) 2015-09-11 2017-01-26 Sumitomo Electric Industries, Ltd. Siliziumkarbid-Epitaxiesubstrat
US10697086B2 (en) 2015-09-29 2020-06-30 Sumitomo Electric Industries, Ltd. Method for manufacturing silicon carbide epitaxial substrate, method for manufacturing silicon carbide semiconductor device, and apparatus for manufacturing silicon carbide epitaxial substrate
JP6090552B1 (ja) * 2015-09-29 2017-03-08 住友電気工業株式会社 炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置の製造方法および炭化珪素エピタキシャル基板の製造装置
WO2017056691A1 (ja) * 2015-09-29 2017-04-06 住友電気工業株式会社 炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置の製造方法および炭化珪素エピタキシャル基板の製造装置
DE112016004430T5 (de) 2015-09-29 2018-07-05 Sumitomo Electric Industries, Ltd. Verfahren zur Herstellung eines Siliziumkarbid-Epitaxiesubstrats, Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung und Vorrichtung zur Herstellung eines Siliziumkarbid-Epitaxiesubstrats
US10770550B2 (en) 2015-11-24 2020-09-08 Sumitomo Electric Industries, Ltd. Silicon carbide epitaxial substrate having grooves extending along main surface and method of manufacturing silicon carbide semiconductor device
US10490634B2 (en) 2015-11-24 2019-11-26 Sumitomo Electric Industries, Ltd. Silicon carbide epitaxial substrate having a silicon carbide layer and method of manufacturing silicon carbide semiconductor device
US10700169B2 (en) 2015-11-24 2020-06-30 Sumitomo Electric Industries, Ltd. Silicon carbide single crystal substrate, silicon carbide epitaxial substrate, and method of manufacturing silicon carbide semiconductor device
US10283596B2 (en) 2015-11-24 2019-05-07 Sumitomo Electric Industries, Ltd. Silicon carbide single crystal substrate, silicon carbide epitaxial substrate, and method of manufacturing silicon carbide semiconductor device
DE112016005373T5 (de) 2015-11-24 2018-08-09 Sumitomo Electric Industries, Ltd. Siliziumkarbid-Einkristallsubstrat, Siliziumkarbid-Epitaxiesubstrat und Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
US10998406B2 (en) 2015-11-24 2021-05-04 Sumitomo Electric Industries, Ltd. Silicon carbide single crystal substrate, silicon carbide epitaxial substrate, and method of manufacturing silicon carbide semiconductor device
US11004941B2 (en) 2015-11-24 2021-05-11 Sumitomo Electric Industries, Ltd. Silicon carbide epitaxial substrate having grooves extending along main surface and method of manufacturing silicon carbide semiconductor device
DE112017006972T5 (de) 2017-01-31 2019-10-17 Sumitomo Electric Industries, Ltd. Siliziumcarbid-Epitaxiesubstrat und Verfahren zur Herstellung einer Siliziumcarbid-Halbleitervorrichtung
US10811500B2 (en) 2017-01-31 2020-10-20 Sumitomo Electric Industries, Ltd. Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
US10825903B2 (en) 2017-01-31 2020-11-03 Sumitomo Electric Industries, Ltd. Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
JP2020181994A (ja) * 2017-03-08 2020-11-05 住友電気工業株式会社 炭化珪素単結晶基板、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
US20140252376A1 (en) 2014-09-11

Similar Documents

Publication Publication Date Title
JP2014170891A (ja) 炭化珪素基板、炭化珪素基板の製造方法および炭化珪素半導体装置の製造方法
JP6766889B2 (ja) 半導体装置および半導体装置の製造方法
WO2014038282A1 (ja) ワイドギャップ半導体装置およびその製造方法
JP2014138048A (ja) 炭化珪素半導体装置
JP5985105B2 (ja) 半導体装置
JP6183200B2 (ja) 炭化珪素半導体装置およびその製造方法
CN103620741A (zh) 制造半导体器件的方法
JP2015076592A (ja) 炭化珪素半導体装置およびその製造方法
CN105940498A (zh) 碳化硅半导体装置的制造方法及碳化硅半导体装置
JP2016009714A (ja) 炭化珪素半導体装置およびその製造方法
JP2016100591A (ja) 半導体装置の製造方法及び半導体装置
JP6295797B2 (ja) 炭化珪素半導体装置およびその製造方法
CN104981897A (zh) 制造碳化硅半导体器件的方法
JP2014232838A (ja) 炭化珪素半導体装置
CN103548118A (zh) 制造半导体器件的方法
JP2014127660A (ja) 炭化珪素ダイオード、炭化珪素トランジスタおよび炭化珪素半導体装置の製造方法
JP5626037B2 (ja) 半導体装置の製造方法
WO2015045628A1 (ja) 炭化珪素半導体装置の製造方法
WO2016132987A1 (ja) 炭化珪素半導体装置
JP2015204409A (ja) 炭化珪素半導体装置およびその製造方法
WO2015076020A1 (ja) 半導体装置
JP6318914B2 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP2014241345A (ja) 炭化珪素半導体装置の製造方法
TW201310546A (zh) 半導體裝置之製造方法
CN104285299A (zh) 碳化硅半导体器件