JP2014039199A - 弾性波フィルタ、デュプレクサ及びモジュール - Google Patents

Abstract

【課題】低損失と高抑圧との両立が可能な弾性波フィルタ、デュプレクサ、及びモジュールを提供すること。
【解決手段】本発明は、並列共振器を具備し、少なくとも１つの並列共振器は、圧電体１０と、圧電体１０の上に設けられたＩＤＴ１２と、圧電体１０の上にＩＤＴ１２を挟むように設けられた反射器１４と、を含み、ＩＤＴ１２の電極指の周期をλ_ＩＤＴ、反射器１４の電極指の周期をλ_ｒｅｆとした場合、ＩＤＴ１２の電極指のうち反射器１４に最も近い電極指１３ａと、反射器１４の電極指のうちＩＤＴ１２に最も近い電極指１５ａとの距離が、０．２５（λ_ＩＤＴ＋λ_ｒｅｆ）よりも小さい弾性波フィルタ、弾性波フィルタを含むデュプレクサ及びモジュールである。
【選択図】図５

Description

本発明は弾性波フィルタ、デュプレクサ及びモジュールに関する。

携帯電話などの通信機器に用いられるフィルタとして、弾性表面波（Surface Acoustic Wave：ＳＡＷ）フィルタなどの弾性波フィルタが多く用いられている。ＳＡＷフィルタは圧電基板と、圧電基板の上面に設けられたＩＤＴ（Interdigtal Transducer：櫛型電極）とを含む。また複数のフィルタを含むデュプレクサ及びモジュールが、通信機器に組み込まれることもある。フィルタには、通過帯域において低損失で、かつ通過帯域外では高抑圧な周波数特性が求められている。低損失な周波数特性により、通信機器の消費電力の低減、及び通話品質の改善などが可能になる。特許文献１及び２には、ＩＤＴと反射器との距離を調整する共振器が記載されている。

特開平９−２８４０９１号公報 特開平８−２９８４３０号公報

通過帯域内の損失と、通過帯域外の抑圧度とはトレードオフの関係にある。例えば信号の損失を低減すると、抑圧度が悪化する。本発明は上記課題に鑑み、低損失と高抑圧との両立が可能な弾性波フィルタ、デュプレクサ、及びモジュールを提供することを目的とする。

本発明は、少なくとも並列共振器を具備する弾性波フィルタであって、少なくとも１つの前記並列共振器は、圧電体と、前記圧電体の上に設けられたＩＤＴと、前記圧電体の上に前記ＩＤＴを挟むように設けられた反射器と、を含み、前記ＩＤＴの電極指の周期をλ_ＩＤＴ、前記反射器の電極指の周期をλ_ｒｅｆとした場合、前記ＩＤＴの電極指のうち前記反射器に最も近い電極指である第１電極指と、前記反射器の電極指のうち前記ＩＤＴに最も近い電極指である第２電極指との距離が、０．２５（λ_ＩＤＴ＋λ_ｒｅｆ）よりも小さい弾性波フィルタである。

上記構成において、前記並列共振器と接続された直列共振器を具備する構成とすることができる。

上記構成において、λ_ＩＤＴ＞λ_ｒｅｆである構成とすることができる。

上記構成において前記第１電極指は、前記ＩＤＴの前記第１電極指以外の電極指より細い構成とすることができる。

上記構成において、前記第２電極指は、前記反射器の前記第２電極指以外の電極指より細い構成とすることができる。

上記構成において、前記第１電極指と前記第２電極指との距離が０．２４３７５（λ_ＩＤＴ＋λ_ｒｅｆ）よりも小さい構成とすることができる。

上記構成において、前記並列共振器と接続された多重モードフィルタを具備する構成とすることができる。

本発明は、少なくとも並列共振器を具備する弾性波フィルタであって、少なくとも１つの前記並列共振器は、圧電体と、前記圧電体の上に設けられたＩＤＴと、前記圧電体の上に、前記ＩＤＴを挟むように設けられた反射器と、を含み、前記ＩＤＴの電極指の周期をλ_ＩＤＴ、前記反射器の電極指の周期をλ_ｒｅｆとした場合、λ_ＩＤＴ＞λ_ｒｅｆの弾性波フィルタである。

上記構成において、１００×（λ_ｒｅｆ−λ_ＩＤＴ）／λ_ＩＤＴ＜−０．２５％である構成とすることができる。

本発明は、上記の弾性波フィルタを含むデュプレクサである。

本発明は、上記の弾性波フィルタを含むモジュールである。

本発明によれば、低損失と高抑圧との両立が可能な弾性波フィルタ、デュプレクサ、及びモジュールを提供することができる。

図１（ａ）はＳＡＷ共振器を例示する平面図である。図１（ｂ）はＳＡＷ共振器を例示する断面図である。図１（ｃ）はＳＡＷ共振器のアドミタンス特性を例示するグラフである。 図２（ａ）は端子間に共振器を直列に接続した例である。図２（ｂ）は端子間に共振器を並列に接続した例である。図２（ｃ）は周波数特性を例示するグラフである。 図３（ａ）はラダー型フィルタを例示する回路図である。図３（ｂ）はラダー型フィルタの周波数特性を例示するグラフである。 図４は並列共振器のコンダクタンス及びアドミタンスの計算結果を示すグラフである。 図５はＳＡＷ共振器を例示する平面図である。 図６（ａ）及び図６（ｂ）はコンダクタンス及びアドミタンスの計算結果を示すグラフである。 図７はコンダクタンスの計算結果を示すグラフである。 図８は実施例１に係るラダー型フィルタを例示する回路図である。 図９（ａ）及び図９（ｂ）は並列共振器のコンダクタンス及びアドミタンスの計算結果を示すグラフである。 図１０（ａ）及び図１０（ｂ）は並列共振器のコンダクタンス及びアドミタンスの計算結果を示すグラフである。 図１１（ａ）はラダー型フィルタの周波数特性の計算結果を示すグラフである。図１１（ｂ）は通過帯域の拡大図である。 図１２（ａ）から図１２（ｄ）は電極指の幅を変更したＩＤＴ及び反射器を例示する図である。 図１３（ａ）はコンダクタンス及びアドミタンスの計算結果を示すグラフである。図１３（ｂ）は通過帯域の拡大図である。 図１４（ａ）は実施例２に係るラダー型フィルタを例示する回路図である。図１４（ｂ）はフィルタチップの実装例を示す斜視図である。 図１５はフィルタチップを例示する平面図である。 図１６（ａ）はパッケージの第１層を例示する平面図である。図１６（ｂ）はパッケージの第２層を例示する平面図である。図１６（ｃ）はパッケージの第３層を透視した平面図である。 図１７（ａ）はラダー型フィルタの周波数特性の計算結果を示すグラフである。図１７（ｂ）は通過帯域の拡大図である。 図１８は直列共振器のコンダクタンス及びアドミタンスの計算結果を示すグラフである。 図１９（ａ）はＤＭＳフィルタを例示する平面図である。図１９（ｂ）は弾性波フィルタを例示する回路図である。 図２０（ａ）はラブ波共振器を例示する断面図である。図２０（ｂ）は弾性境界波共振器を例示する断面図である。 図２１は実施例３に係るデュプレクサを例示するブロック図である。 図２２は実施例４に係るモジュールを例示するブロック図である。

まずＳＡＷ共振器について説明する。図１（ａ）はＳＡＷ共振器Ｒ１を例示する平面図である。図１（ｂ）はＳＡＷ共振器Ｒ１を例示する断面図である。

図１（ａ）及び図１（ｂ）に示すように、圧電体１０の上に、ＩＤＴ１２及び反射器１４が設けられている。圧電体とは、例えばタンタル酸リチウム（ＬｉＴａＯ_３）又はニオブ酸リチウム（ＬｉＮｂＯ_３）などの圧電単結晶基板、及び絶縁体上に形成されたこれら圧電体の薄膜からなる圧電膜を指す。２つの反射器１４はＩＤＴ１２を挟んでいる。ＩＤＴ１２及び反射器１４は、それぞれ複数の電極指を含む。ＩＤＴ１２は、電圧を印加されることで、電極指のピッチに応じた周波数の弾性波を励振する。反射器１４は、弾性波を反射する。ＩＤＴ１２及び反射器１４は、例えばアルミニウム（Ａｌ）などの金属により形成されている。

図１（ｃ）はＳＡＷ共振器Ｒ１のアドミタンス特性を例示するグラフである。横軸は周波数、縦軸はアドミタンスを表す。図１（ｃ）に示すように、アドミタンスは、共振周波数ｆ_ｒにおいて極大となり、共振周波数ｆ_ｒより高い周波数である反共振周波数ｆ_ａにおいて極小となる。また周波数ｆ_ｓにおいて小さな共振応答が発生する。共振周波数ｆ_ｒはＩＤＴ１２のストップバンドの下端に位置し、周波数ｆ_ｓはストップバンドの上端に位置する。

図２（ａ）は端子間に共振器を直列に接続した例である。図２（ｂ）は端子間に共振器を並列に接続した例である。図２（ａ）の直列共振器Ｓは例えばＳＡＷ共振器Ｒ１であり、入力端子Ｉｎと出力端子Ｏｕｔとの間に直列に接続されている。図２（ｂ）の並列共振器ＰはＳＡＷ共振器Ｒ１であり、入力端子Ｉｎと出力端子Ｏｕｔとの間に並列に接続されている。

図２（ｃ）は周波数特性を例示するグラフである。横軸は周波数、縦軸は通過率を表す。実線は直列共振器Ｓ、破線は並列共振器Ｐ、それぞれの周波数特性を表す。

図２（ｃ）に示すように、直列共振器Ｓの通過率は、共振周波数ｆ_ｒｓにおいて極大となり、反共振周波数ｆ_ａｓにおいて極小となる。反共振周波数ｆ_ａｓより高い周波数ｆ_ｓｓにおいて小さな共振応答が発生する。並列共振器Ｐの通過率は、共振周波数ｆ_ｒｐにおいて極小となり、反共振周波数ｆ_ａｐにおいて極大となる。反共振周波数ｆ_ａｐより高い周波数ｆ_ｓｐにおいて小さな共振応答が発生する。直列共振器Ｓは共振周波数ｆ_ｒｓ〜反共振周波数ｆ_ａｓを遷移周波数とするローパスフィルタとして機能する。並列共振器Ｐは共振周波数ｆ_ｒｐ〜反共振周波数ｆ_ａｐを遷移周波数とするハイパスフィルタとして機能する。遷移周波数とは、通過帯域と抑圧帯域との間の遷移が生じる周波数である。

次にラダー型フィルタについて説明する。図３（ａ）はラダー型フィルタＦ１を例示する回路図である。

図３（ａ）に示すように、入力端子Ｉｎと出力端子Ｏｕｔとの間に３つの直列共振器Ｓ１〜Ｓ３が接続されている。直列共振器Ｓ１〜Ｓ２間のノードに並列共振器Ｐ１が、直列共振器Ｓ２〜Ｓ３間のノードに並列共振器Ｐ２が、それぞれ接続されている。各共振器は、例えば共振周波数ｆ_ｒｓと反共振周波数ｆ_ａｐとがほぼ一致するように設計されている。

図３（ｂ）はラダー型フィルタの周波数特性を例示するグラフである。図３（ｂ）に示すように、共振周波数ｆ_ｒｐ〜反共振周波数ｆ_ａｓが通過帯域となる。共振周波数ｆ_ｒｐより低周波数側、及び反共振周波数ｆ_ａｓより高周波数側は抑圧帯域となる。高周波数側の抑圧帯域には、共振周波数ｆ_ｒｐにおける共振応答が観測される。周波数ｆ_ｓｐは通過帯域の上端（高周波数側の端）にほぼ一致する。このため周波数ｆ_ｓｐにおける共振応答は大きな抑圧度に埋もれ、ほとんど観測されない。

上述のように、ラダー型フィルタＦ１には、通過帯域において低損失で、かつ通過帯域外では高抑圧な周波数特性が求められる。通過帯域における挿入損失を低減するためには、通過帯域において並列共振器Ｐ１及びＰ２に流れる信号を少なくすればよい。従って、並列共振器Ｐ１及びＰ２のコンダクタンスを小さくすればよい。

並列共振器Ｐ１及びＰ２のコンダクタンス及びアドミタンスについて説明する。図４は並列共振器Ｐ１のコンダクタンス及びアドミタンスの計算結果を示すグラフである。横軸は周波数、縦軸はコンダクタンス及びアドミタンスを表す。実線はコンダクタンス、破線はアドミタンス、それぞれの計算結果を表す。コンダクタンスとは、アドミタンスの実部である。ラダー型フィルタＦ１の通過帯域を格子斜線で示した。

図４に示すように、ラダー型フィルタＦ１の通過帯域は例えば１８５０〜１９１０ＭＨｚに位置し、並列共振器Ｐ１のストップバンド（共振周波数ｆ_ｒｐ〜周波数ｆ_ｓｐ）に含まれる。並列共振器Ｐ２も同様の性質を示す。ラダー型フィルタＦ１の挿入損失を低減するためには、通過帯域における並列共振器Ｐ１及びＰ２のコンダクタンスを低減すればよい。

本発明の発明者は、コンダクタンスを低減することが可能な並列共振機の構造を見出した。以下に詳しく説明する。

図５はＳＡＷ共振器Ｒ１を例示する平面図である。並列共振器ＰはＳＡＷ共振器であるが、圧電体１０は省略している。図５に示すように、ＩＤＴ１２における電極指の周期をλ_ＩＤＴ、反射器１４における電極指の周期をλ_ｒｅｆとする。電極指の周期とは、弾性波の１波長に対応する電極指の配列の長さである。距離Ｄ１は、ＩＤＴ１２の電極指のうち反射器１４に最も近い電極指１３ａ（第１電極指）の中心と、反射器１４の電極指のうちＩＤＴ１２に最も近い電極指１５ａ（第２電極指）の中心との距離である。一般的に、λ_ＩＤＴ＝λ_ｒｅｆであり、またＤ１＝０．２５（λ_ＩＤＴ＋λ_ｒｅｆ）、である。

周期及び距離Ｄ１を変更した場合におけるコンダクタンス及びアドミタンスを、有限要素法を用いてシミュレーションを行った。シミュレーションのパラメータとしてΔλ及びＧを導入する。Δλは数１、Ｇは数２で表される。

Δλ＝０％とはλ_ＩＤＴ＝λ_ｒｅｆを意味し、Δλ＜０はλ_ＩＤＴ＞λ_ｒｅｆを意味する。Ｇ＝０は距離Ｄ１＝０．２５（λ_ＩＤＴ＋λ_ｒｅｆ）を意味し、Ｇ＜０は距離Ｄ１が０．２５（λ_ＩＤＴ＋λ_ｒｅｆ）より小さくなることを意味する。

シミュレーションに用いたＳＡＷ共振器Ｒ１の設計は以下の通りである。これらのパラメータは図６（ｂ）及び図７において後述するシミュレーションにも共通である。
圧電体１０：４２°Ｙ−ＸカットＬｉＴａＯ_３
ＩＤＴ１２及び反射器１４の材料及び厚さ：Ａｌ、１８５．５ｎｍ
ＩＤＴ１２の電極指対数：９２対
１つの反射器１４の電極指本数：３０本
λ_ＩＤＴ：２．１５３μｍ
開口長：３９．６μｍ
ＩＤＴ１２及び反射器１４における電極指のデューティ比：５３％
デューティ比とは、１周期中に占める電極幅の割合のことである。開口長とは対向する電極指の交叉する長さである。

まず周期を変更した例について説明する。図６（ａ）はコンダクタンス及びアドミタンスの計算結果を示すグラフである。細い破線はΔλ＝０％、細い点線は１％、実線は２％、一点鎖線は−１％、太い破線は−２％、太い点線は−３％、各場合における計算結果を表す。

図６（ａ）に示すように、Δλが小さいほど通過帯域におけるコンダクタンスは小さくなる。特に高周波数側においてコンダクタンスが大幅に低減する。ただし、共振周波数より高い周波数に副共振が発生する。副共振とは、λ_ＩＤＴとλ_ｒｅｆとが異なることに起因して発生する共振である。副共振点近傍においてコンダクタンスは大きくなる。例えばΔλ＝−３％の例において、副共振点は通過帯域内に位置する。従って通過帯域の低周波数側でコンダクタンスが大きくなる。通過帯域において低損失を実現するためには、副共振点を通過帯域から離すことが好ましい。例えばΔλ＝−１％であることにより、コンダクタンスを低減させ、かつ副共振点を通過帯域から離すことができる。Δλは、例えば−０．８％未満、−０．５％未満、−０．２５％未満、及び−０．１％未満などのように−１％以上０未満としてもよい。

次に距離Ｄ１を変更した例について説明する。図６（ｂ）はコンダクタンス及びアドミタンスの計算結果を示すグラフである。太い実線はＧ＝０、細い破線は０．０５λ_ＩＤＴ、細い点線は０．１λ_ＩＤＴ、細い実線は０．１５λ_ＩＤＴ、一点鎖線は−０．０５λ_ＩＤＴ、太い破線は−０．１λ_ＩＤＴ、太い点線は−０．１５λ_ＩＤＴ、各場合における計算結果を表す。λ_ＩＤＴ＝λ_ｒｅｆ＝２．１５３μｍである。

図６（ｂ）に示すように、Ｇが小さいほど通過帯域におけるコンダクタンスは小さくなる。ただし、距離Ｄ１が変わることに起因して、副共振が発生する。例えばＧ＝−０．１５λ_ＩＤＴの例において副共振点は通過帯域近傍に位置する。従って通過帯域の低周波数側でコンダクタンスが大きくなる。例えばＧ＝−０．０５λ_ＩＤＴであることにより、コンダクタンスを低減させ、かつ副共振点を通過帯域から離すことができる。Ｇは、例えば−０．０４λ_ＩＤＴ、−０．０３λ_ＩＤＴ、−０．０２λ_ＩＤＴ、及び−０．０１λ_ＩＤＴなどのように、−０．５λ以上０未満の値でもよい。例えばＧを−０．０１２５λ_ＩＤＴ以下とすることで、距離Ｄ１を０．２４３７５（λ_ＩＤＴ＋λ_ｒｅｆ）以下とすることができる。このように距離Ｄ１を微小に変化させても、コンダクタンスの低減は可能である。

周期と距離Ｄ１との両方を変化させた例について説明する。Δλ＜０かつＧ＜０とし、コンダクタンスのシミュレーションを行った。図６（ａ）及び図６（ｂ）に示すように、パラメータ（Δλ及びＧ）を変化させることで、反共振周波数ｆ_ａがシフトする。パラメータ変更時の反共振周波数ｆ_ａを、パラメータ未変更時（Δλ＝０、Ｇ＝０）の反共振周波数ｆ_ａと一致させるような補正を行った。

図７はコンダクタンスの計算結果を示すグラフである。横軸は補正後における副共振点の周波数（副共振周波数）である。縦軸は、補正後の１９１０ＭＨｚにおけるコンダクタンスである。白抜きの丸はΔλ＜０かつＧ＝０の例、黒塗りの丸はΔλ＝０かつＧ＜０の例を示す。四角はΔλ＝−３％かつＧ＜０の例、三角はΔλ＝−２％かつＧ＜０の例、Ｘ印はΔλ＝−１％かつＧ＜０の例を示す。白丸の近傍にはΔλの値を記載した。他の点の近傍にはＧの値を記載した。点線は１８３５ＭＨｚを示す。

図７の白丸と黒丸とを比較すると、Δλ＜０のみの例より、Ｇ＜０のみの例の方がよりコンダクタンスを小さくすることができる。Δλ＝−１〜−３％いずれの例でも、Ｇ＝−０．１５λ_ＩＤＴとすることでコンダクタンスをより小さくすることができる。このように、Δλ＜０とＧ＜０との相乗効果により、コンダクタンスをより低減することができる。

副共振によるコンダクタンスの増加を抑制するためには、副共振周波数を１８３５ＭＨｚ以下にすることが好ましい。従って図７の例においては、Δλ＝−１％かつＧ＝−０．０５λ_ＩＤＴ、又はΔλ＝０かつＧ＝−０．０１λ_ＩＤＴとすることが好ましい。なお通過帯域に応じて、Δλ及びＧを適宜変更すればよい。次に実施例１について説明する。

ラダー型フィルタへの適用例について説明する。図８は実施例１に係るラダー型フィルタ１００を例示する回路図である。

図８に示すように、入力端子Ｉｎと出力端子Ｏｕｔとの間に直列共振器Ｓ１〜Ｓ４が接続されている。並列共振器Ｐ１はＩｎ〜Ｓ１間ノード、並列共振器Ｐ２はＳ１〜Ｓ２間ノード、並列共振器Ｐ３はＳ２〜Ｓ３間ノード、並列共振器Ｐ４はＳ３〜Ｓ４間ノードに接続されている。

シミュレーションを行い、並列共振器Ｐ１〜Ｐ４のコンダクタンスが最小になるパラメータ（Δλ及びＧ）を求めた。比較例１は最適化前の例である。表１は比較例１及び実施例１における並列共振器Ｐ１〜Ｐ４のパラメータを示す表である。

図９（ａ）は並列共振器Ｐ１、図９（ｂ）は並列共振器Ｐ２、図１０（ａ）は並列共振器Ｐ３、図１０（ｂ）は並列共振器Ｐ４、それぞれのコンダクタンス及びアドミタンスの計算結果を示すグラフである。各図において、破線は比較例１、実線は実施例１、それぞれにおける計算結果を表す。点線はラダー型フィルタ１００の周波数特性を表す。

図９（ａ）から図１０（ｂ）に示すように、比較例１と比較して、実施例１によれば、通過帯域におけるコンダクタンスを低減することができる。特に高周波数側においてコンダクタンスは大きく低減されている。図１０（ａ）及び図１０（ｂ）に示すように、通過帯域の下端付近では実施例１のコンダクタンスが比較例１よりわずかに大きい。後述するように、コンダクタンスのわずかな増加による挿入損失の悪化はほとんど生じない。

図１１（ａ）はラダー型フィルタ１００の周波数特性の計算結果を示すグラフである。図１１（ｂ）は通過帯域の拡大図である。横軸は周波数、縦軸は挿入損失を表す。破線は比較例１、実線は実施例１、それぞれにおける計算結果を表す。図１１（ａ）及び図１１（ｂ）に示すように、実施例１における挿入損失は低減されている。特に通過帯域の上端近傍において、挿入損失が０．３ｄＢ程度低減する。また通過帯域外における抑圧度は実施例１においても高く維持され、通過帯域より低周波数側では比較例１より高い抑圧度を示す。このように低損失と高抑圧とを両立することができる。

ＩＤＴ１２の対数が無限大であれば、ストップバンド内においてＳＨ（Shear horizontal）バルク波が互いに相殺され、ＳＨバルク波の放射は抑制される。しかし、対数が有限の場合、ＩＤＴ１２の端部でＳＨバルク波が相殺されず、放射される。放射に起因して損失が発生する。実施例１によれば、Δλ＜０又はＧ＜０とすることで反射器１４による反射波の位相を変化させることができる。従ってＩＤＴ１２と反射器１４との間においてＳＨバルク波を相殺し、放射を抑制することができる。この結果、放射に起因する損失を低減することが可能となる。ラダー型フィルタ１００の段数は変更可能である。また複数の並列共振器が設けられている場合、少なくとも１つの並列共振器においてΔλ＜０又は／及びＧ＜０であればよい。

電極指の幅を変更する例について説明する。図１２（ａ）から図１２（ｄ）は電極指１３ａ及び１５ａの幅を変更したＩＤＴ１２及び反射器１４を例示する図である。各例において距離Ｄ１は一定であり、Ｇ＝−０．０７５λ_ＩＤＴである。図の理解のため、ＩＤＴ１２及び反射器１４は輪郭のみ記載した。

図１２（ａ）の例においては、電極指１３ａの幅Ｗ１は、ＩＤＴ１２の電極指１３ａ以外の電極指１３ｂの幅Ｗ２と等しい。電極指１５ａの幅Ｗ３は、反射器１４の電極指１５ａ以外の電極指１５ｂの幅Ｗ４と等しい。各電極指のデューティ比は例えば５３％である。距離Ｄ１が小さくなると、電極指１３ａの端部と電極指１５ａの端部との距離Ｄ２も小さくなる。この結果、ＩＤＴ１２及び反射器１４の製造が難しくなる。ＩＤＴ１２及び反射器１４はフォトリソグラフィ技術により形成される。距離Ｄ２が小さいと、露光が困難となり、ＩＤＴ１２と反射器１４との間に金属層が残存することがある。

図１２（ｂ）の例においては、電極指１３ａの幅Ｗ１が電極指１３ｂの幅Ｗ２より小さい。このように、電極指１３ａを電極指１３ｂより細くすることで、距離Ｄ１を小さくしても、距離Ｄ２を小さくしなくてよい。従って、ＩＤＴ１２及び反射器１４を形成することができる。例えば電極指１３ａのデューティ比を６％小さくして４７％とする。これにより幅Ｗ１が小さくなる。

図１２（ｃ）の例のように、電極指１５ａの幅Ｗ３を、電極指１５ｂの幅Ｗ４より小さくしてもよい。このとき電極指１５ａのデューティ比は例えば４７％である。図１２（ｄ）の例のように、電極指１３ａを電極指１３ｂより細くし、かつ電極指１５ａを電極指１５ｂより細くしてもよい。例えば電極指１３ａ及び１５ａそれぞれのデューティ比を３％小さくし、５０％とする。なお、図示しているのはＩＤＴ１２の右側のみであるが、ＩＤＴ１２の左側においても同様の構成とする。

図１３（ａ）はコンダクタンス及びアドミタンスの計算結果を示すグラフである。図１３（ｂ）は通過帯域の拡大図であり、図１３（ａ）の楕円で囲んだ領域を表す。太い実線は周波数特性を表す。細い実線はＷ１＝Ｗ２かつＷ３＝Ｗ４（図１２（ａ））、点線はＷ１＜Ｗ２（図１２（ｂ））、破線はＷ３＜Ｗ４（図１２（ｃ））、一点鎖線はＷ１＜Ｗ２かつＷ３＜Ｗ４（図１２（ｄ））、各例における計算結果を表す。

図１３（ａ）及び図１３（ｂ）に示すように、Ｗ１＝Ｗ２かつＷ３＝Ｗ４の例が最も大きくコンダクタンスを低減できる。Ｗ１＜Ｗ２かつＷ３＜Ｗ４の例、Ｗ３＜Ｗ４の例、及びＷ１＜Ｗ２の例、の順にコンダクタンスを低減することができる。なお４つの例の間のコンダクタンスの差はわずかであるため、挿入損失に大きな差は生じない。実施例１において、電極指１３ａ及び１５ａの幅を変更してもよい。次に実施例２について説明する。

実施例２はフィルタチップの例である。図１４（ａ）は実施例２に係るラダー型フィルタ２００を例示する回路図である。図１４（ｂ）はフィルタチップ２０の実装例を示す斜視図である。

図１４（ａ）に示すように、直列共振器Ｓ１は共振器Ｓ１ａ及びＳ１ｂを含む。直列共振器Ｓ２は共振器Ｓ２ａ及びＳ２ｂを含む。直列共振器Ｓ３は共振器Ｓ３ａ及びＳ３ｂを含む。直列共振器Ｓ４は共振器Ｓ４ａ、Ｓ４ｂ及びＳ４ｃを含む。並列共振器Ｐ１は共振器Ｐ１ａ及びＰ１ｂを含み、インダクタＬ１を介してグランドに接続されている。並列共振器Ｐ２及びＰ３の一端は共通してインダクタＬ２の一端に接続されている。並列共振器Ｐ４の一端はインダクタＬ３の一端に接続されている。インダクタＬ２及びＬ３は、共通してインダクタＬ４に接続され、インダクタＬ４を介してグランドに接続されている。

図１４（ｂ）に示すフィルタチップ２０はラダー型フィルタ２００を含む。フィルタチップ２０は、例えば金（Ａｕ）などの金属により形成されたバンプ（不図示）によりパッケージ２２にフリップチップボンディングされる。パッケージ２２は、例えばセラミックなどの絶縁体を積層した多層基板である。例えば樹脂又は金属などによりフィルタチップ２０を封止してもよい。

図１５はフィルタチップ２０を例示する平面図であり、パッケージ２２と対向する面である下面を図示している。図中の白丸は、フリップチップボンディングのためのバンプが接続される箇所を示す。図１５に示すように、圧電基板１０ａ上に直列共振器Ｓ１〜Ｓ４及び並列共振器Ｐ１〜Ｐ４が設けられている。圧電基板１０ａは、例えば圧電単結晶基板である。各共振器はＳＡＷ共振器である。共振器Ｓ１ａは入力端子Ｉｎ１に接続され、共振器Ｓ４ｃは出力端子Ｏｕｔ１に接続されている。並列共振器Ｐ１の共振器Ｐ１ａは端子２４に接続されている。並列共振器Ｐ２及びＰ３は端子２６に接続されている。並列共振器Ｐ４は端子２８に接続されている。

パッケージ２２は、ダイアタッチ層である第１層２２ａ、中間層である第２層２２ｂ、及びフットパッド層である第３層２２ｂを含む。各層間はビア配線により接続されている。各層に設けられた配線及びビア配線は例えば銅（Ｃｕ）などの金属により形成されている。

図１６（ａ）はパッケージ２２の第１層２２ａを例示する平面図である。破線はフィルタチップ２０が実装される位置を表す。第１層２２ａの入力端子Ｉｎ２は、フィルタチップ２０の入力端子Ｉｎ１と接続され、さらに配線３０ａを介してビア配線３２ａと接続される。出力端子Ｏｕｔ２は出力端子Ｏｕｔ１と接続され、配線３０ｂを介してビア配線３２ｂと接続される。グランド端子ＧＮＤ１は端子２４と接続され、配線３０ｃを介してビア配線３２ｃと接続される。グランド端子ＧＮＤ２は端子２６と接続され、グランド端子ＧＮＤ３は端子２８と接続される。グランド端子ＧＮＤ２及びＧＮＤ３は、配線３０ｄを介してビア配線３２ｄと接続される。ビア配線３２ａ〜３２ｄは第１層２２ａを厚さ方向に貫通する。

図１６（ｂ）はパッケージ２２の第２層２２ｂを例示する平面図である。第１層２２ａのビア配線３２ａは、第２層２２ｂの配線３０ｅを介してビア配線３２ｅに接続されている。ビア配線３２ｂは配線３０ｆを介してビア配線３２ｆに接続されている。ビア配線３２ｃは配線３０ｇを介してビア配線３２ｇに接続されている。ビア配線３２ｄは配線３０ｈを介してビア配線３２ｈに接続されている。

図１６（ｃ）はパッケージ２２の第３層２２ｃを透視した平面図である。第２層２２ｂのビア配線３２ｅは入力端子Ｉｎ４に接続されている。ビア配線３２ｆは出力端子Ｏｕｔ４に接続されている。ビア配線３２ｇはグランド端子ＧＮＤ４に接続されている。ビア配線３２ｈはグランド端子ＧＮＤ５に接続されている。配線３０ｃ、３０ｇ、ビア配線３２ｃ及び３２ｇはインダクタＬ１の生成に寄与する。配線３０ｄ、３０ｈ、ビア配線３２ｄ及び３２ｈはインダクタＬ２〜Ｌ４の生成に寄与する。

並列共振器Ｐ１〜Ｐ４のコンダクタンスが最小になるパラメータ（Δλ及びＧ）を求めた。比較例１は最適化前の例である。表２は比較例１及び実施例１における並列共振器Ｐ１〜Ｐ４のパラメータを示す表である。デューティ比１は電極指１３ａ、デューティ比２は電極指１５ａ、それぞれのデューティ比である。

表２のパラメータを用いてラダー型フィルタ２００を設計し、比較例２と実施例２とにおいて周波数特性を比較した。表２に示した以外のパラメータは、図６（ａ）のシミュレーションにおいて説明したパラメータと同じである。

図１７（ａ）はラダー型フィルタ２００の周波数特性の計算結果を示すグラフである。図１７（ｂ）は通過帯域の拡大図である。図１７（ａ）及び図１７（ｂ）に示すように、比較例２と比べ、実施例２における挿入損失は低減されている。特に通過帯域の上端近傍において、挿入損失が０．３ｄＢ程度低減する。また通過帯域外において、実施例２は比較例２と同程度の抑圧度を示す。

上述のように、Δλ＜０又は／及びＧ＜０とすることで、ＩＤＴ１２と反射器１４との間のＳＨバルク波を相殺し、放射を抑制することができる。従って、上記の構造はＩＤＴを備える共振器に適用可能である。例えば、直列共振器においてＧ＜０とすることもできる。図１８は直列共振器のコンダクタンス及びアドミタンスの計算結果を示すグラフである。

図１８に示すように、副共振が通過帯域内に位置するため、副共振に起因するスプリアス応答が通過帯域内に発生する。この結果、通過帯域において平坦な周波数特性が得られない。また計算結果の図示はしないが、Δλ＜０とした場合でも、同様に副共振が通過帯域内に位置する。従って、直列共振器においてΔλ＜０又は／及びＧ＜０とすることは好ましくない。

またΔλ＜０又は／及びＧ＜０の構造を、ダブルモードフィルタ（ＤＭＳ：Double Mode SAW Filter）への適用することも好ましくない。図１９（ａ）はＤＭＳフィルタＦ２を例示する平面図である。

図１９（ａ）に示すように、入力用のＩＤＴ１２ａの両側に出力用のＩＤＴ１２ｂが設けられている。ＩＤＴ１２ａは入力端子Ｉｎと接続され、ＩＤＴ１２ｂは出力端子Ｏｕｔと接続されている。一般的にＤＭＳにおいては、Δλ＞０（λ_ＩＤＴ＜λ_ｒｅｆ）、かつＧ＝０（Ｄ１＝０．２５（λ_ＩＤＴ＋λ_ｒｅｆ））である。ＤＭＳフィルタＦ２においてΔλ＜０とすると、反射器１４のストップバンドが、通過帯域よりも高くなる。このため、通過帯域の下端側において挿入損失が大幅に増大する。またＧ＜０の場合、ＩＤＴ１２ｂ〜反射器１４間、及びＩＤＴ１２ｃ〜反射器１４間におけるグレーティング周期の連続性が損なわれる。グレーティング周期の不連続に起因して、挿入損失が増加する。従って、Δλ＜０又は／及びＧ＜０の構造を、ＤＭＳフィルタＦ２に適用しないことが好ましい。

ただし、ＤＭＳフィルタＦ２と並列共振器Ｐとを組み合わせた弾性波フィルタにおいて、Δλ＜０又は／及びＧ＜０とすることは有効である。図１９（ｂ）は弾性波フィルタＦ３を例示する回路図である。

図１９（ｂ）に示すように、Ｉｎ〜Ｏｕｔ間に直列共振器ＳとＤＭＳフィルタＦ２とが直列に接続されている。ＤＭＳフィルタＦ２と出力端子Ｏｕｔ間のノードに並列共振器Ｐが接続されている。並列共振器ＰにおいてΔλ＜０又は／及びＧ＜０とすることにより、弾性波フィルタＦ３の挿入損失を低減することができる。なお、ＤＭＳフィルタＦ２以外の多重モードフィルタを用いてもよい。直列共振器Ｓは設けなくてもよい。また例えばラダー型フィルタにＤＭＳフィルタＦ２を直列に接続した弾性波フィルタに上記構造を適用してもよい。このように、少なくとも並列共振器Ｐを含む弾性波フィルタにおいてΔλ＜０又は／及びＧ＜０とすればよい。

ＳＡＷ共振器以外の共振器への適用例について説明する。図２０（ａ）はラブ波共振器Ｒ２を例示する断面図である。図２０（ｂ）は弾性境界波共振器Ｒ３を例示する断面図である。既述した構成と同じ構成については、説明を省略する。

図２０（ａ）に示すように、ＩＤＴ１２及び反射器１４を覆うように、圧電体１０上に誘電体層１６が設けられている。誘電体層１６は例えば酸化シリコン（ＳｉＯ_２）により形成されている。図２０（ｂ）に示すように、誘電体層１６上に誘電体層１８が設けられている。誘電体層１８は例えば酸化アルミニウム（Ａｌ_２Ｏ_３）により形成されている。誘電体層１６における音速は誘電体層１８における音速より遅い。従って、弾性波を誘電体層１６に閉じ込めることができる。例えば共振器Ｒ２及びＲ３を並列共振器として用い、Δλ＜０又は／及びＧ＜０とすることができる。

実施例３はデュプレクサの例である。図２１は実施例３に係るデュプレクサ３００を例示するブロック図である。

図２１に示すように、デュプレクサ３００は送信フィルタＦ４及び受信フィルタＦ５を備える。送信フィルタＦ４は送信端子Ｔｘに接続されている。受信フィルタＦ５は受信端子Ｒｘ１及びＲｘ２に接続されている。受信端子Ｒｘ１及びＲｘ２は平衡端子である。送信フィルタＦ４及び受信フィルタＦ５は共通してアンテナＡｎｔに接続されている。インダクタＬ５の一端は、アンテナＡｎｔに接続され、他端は接地されている。

送信フィルタＦ４及び受信フィルタＦ５の少なくとも一方が、ラダー型フィルタを含む。当該ラダー型フィルタは、例えば実施例１及び２のように最適化された構造を有するか、Δλ＜０及びＧ＜０の少なくとも一方の構造を有する。これにより、デュプレクサ３００の挿入損失を低減することができる。また通過帯域外では高い抑圧度を得ることができる。

実施例４はモジュールの例である。図２２は実施例４に係るモジュール４００を例示するブロック図である。

図２２に示すように、モジュール４００は、アンテナＡｎｔ、スイッチ４０、ＩＣ（Integrated Circuit：集積回路）４２、ローパスフィルタ（Low Pass Filter：ＬＰＦ）４４ａ及び４４ｂ、パワーアンプ（Power Amplifier：ＰＡ）４６ａ〜４６ｊ、デュプレクサ４８、５０、５２、５４、５６、５８、６０、６２及び６４を含む。

ＩＣ４２は、複数のローノイズアンプ（Low Noise Amplifier：ＬＮＡ）４２ａ〜４２ｉを含む。ＩＣ４２は、信号の周波数の変換を行うダイレクトコンバータとして機能する。デュプレクサ５０は送信フィルタ５０ａと受信フィルタ５０ｂとを含む。他のデュプレクサも、デュプレクサ５０と同様に送信フィルタ及び受信フィルタを含む。

パワーアンプ（ＰＡ）４６ａはＩＣ４２とＬＰＦ４４ａとの間に接続されている。ＰＡ４６ｂはＩＣ４２とＬＰＦ４４ｂとの間に接続されている。デュプレクサ４８はＬＮＡ４２ａと接続されている。デュプレクサ５０の送信フィルタ５０ａはＰＡ４６ｃと接続され、受信フィルタ５０ｂはＬＮＡ４２ｂと接続されている。他のデュプレクサ、ＰＡ及びＬＮＡも同様に接続されている。スイッチ４０は、通信方式に応じてＬＰＦ５４ａ及び４４ｂ、並びに各デュプレクサのうちのいずれかを選択し、アンテナＡｎｔと接続する。

モジュール４００に含まれる複数のフィルタのうち少なくとも１つはラダー型フィルタであり、例えば実施例１及び２のように最適化された構造を有するか、Δλ＜０及びＧ＜０の少なくとも一方の構造を有する。これにより、モジュール４００の挿入損失を低減することができる。また通過帯域外では高い抑圧度を得ることができる。

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

１０ 圧電体
１０ａ 圧電基板
１２ ＩＤＴ
１３ａ、１３ｂ、１５ａ、１５ｂ 電極指
１４ 反射器
２０ フィルタチップ
２２ パッケージ
Ｉｎ 入力端子
Ｏｕｔ 出力端子
Ｒ１、Ｒ２、Ｒ３ 共振器
Ｓ、Ｓ１、Ｓ２、Ｓ３、Ｓ４ 直列共振器
Ｐ、Ｐ１、Ｐ２、Ｐ３、Ｐ４ 並列共振器
Ｆ１、１００、２００ ラダー型フィルタ
Ｆ２ ＤＭＳフィルタ
Ｆ３ 弾性波フィルタ
３００ デュプレクサ
４００ モジュール

Claims (11)

1. 少なくとも並列共振器を具備する弾性波フィルタであって、
   少なくとも１つの前記並列共振器は、圧電体と、前記圧電体の上に設けられたＩＤＴと、前記圧電体の上に前記ＩＤＴを挟むように設けられた反射器と、を含み、
   前記ＩＤＴの電極指の周期をλ_ＩＤＴ、前記反射器の電極指の周期をλ_ｒｅｆとした場合、前記ＩＤＴの電極指のうち前記反射器に最も近い電極指である第１電極指と、前記反射器の電極指のうち前記ＩＤＴに最も近い電極指である第２電極指との距離が、０．２５（λ_ＩＤＴ＋λ_ｒｅｆ）よりも小さいことを特徴とする弾性波フィルタ。
2. 前記並列共振器と接続された直列共振器を具備することを特徴とする請求項１記載の弾性波フィルタ。
3. λ_ＩＤＴ＞λ_ｒｅｆであることを特徴とする請求項１又は２記載の弾性波フィルタ。
4. 前記第１電極指は、前記ＩＤＴの前記第１電極指以外の電極指より細いことを特徴とする請求項１から３いずれか一項記載の弾性波フィルタ。
5. 前記第２電極指は、前記反射器の前記第２電極指以外の電極指より細いことを特徴とする請求項１から４いずれか一項記載の弾性波フィルタ。
6. 前記第１電極指と前記第２電極指との距離が０．２４３７５（λ_ＩＤＴ＋λ_ｒｅｆ）よりも小さいことを特徴とする請求項１から５いずれか一項記載の弾性波フィルタ。
7. 前記並列共振器と接続された多重モードフィルタを具備することを特徴とする請求項１から６いずれ一項記載の弾性波フィルタ。
8. 少なくとも並列共振器を具備する弾性波フィルタであって、
   少なくとも１つの前記並列共振器は、圧電体と、前記圧電体の上に設けられたＩＤＴと、前記圧電体の上に、前記ＩＤＴを挟むように設けられた反射器と、を含み、
   前記ＩＤＴの電極指の周期をλ_ＩＤＴ、前記反射器の電極指の周期をλ_ｒｅｆとした場合、λ_ＩＤＴ＞λ_ｒｅｆであることを特徴とする弾性波フィルタ。
9. １００×（λ_ｒｅｆ−λ_ＩＤＴ）／λ_ＩＤＴ＜−０．２５％であることを特徴とする請求項８記載の弾性波フィルタ。
10. 請求項１から９いずれか一項記載の弾性波フィルタを含むデュプレクサ。
11. 請求項１から９いずれか一項記載の弾性波フィルタを含むモジュール。
    
    

Images