JP2014039038A - 基板の欠陥の影響を最小化するｅｕｖマスクの製作方法 - Google Patents

Abstract

【課題】基板の欠陥の影響を最小化するＥＵＶマスクの製作方法を提供する。
【解決手段】極紫外線フォトリソグラフィー・マスクの製作に関してＮ個のマスクを作るために、次の作業が行われる。欠陥を含むＮ個のマスクブランクのセットが提供され、検査機械を用いて各ブランク内の欠陥Ｄの位置の個別のマップが作り出され、ブランクで検出された欠陥の位置を、全てのマスクに共通の有用な領域に移すことにより、幾つかのマスク内の欠陥の連結されたマップが作り出され、夫々の欠陥に各々が関連し前記欠陥を取り囲む、個々の欠陥領域ＺＤが定義され、最も極限的な要素が欠陥領域内に置かれることを防止するために、連結されたマップ内における各欠陥の存在を、局部的に設計規則の中で考慮し、設計規則及び生成されるべき構造に応じて、Ｎ個のマスクの配置の電子版が生み出され、各々のマスクが、ブランクの任意の１つから、得られたそれぞれの配置で作られる。
【選択図】図３

Description

本発明は極紫外線（ＥＵＶ）フォトリソグラフィーを対象とするマスクの製作に関する。問題の波長は、長さが２０ｎｍ未満、一般的に長さが１３．５ｎｍ又は６．８ｎｍである。本発明は任意の波長にも適用され得る。これらの波長の使用は、深紫外線（ＤＵＶ）又は可視光線フォトリソグラフィーを用いて生成され得る寸法よりも小さい寸法で、パターンが生成されることを可能にすることを目的にしている。

ＥＵＶマスクは、それらが透過ではなく反射において使用されるという特殊性を有する。それらはＥＵＶ動作波長、即ち対応するフォトリソグラフィー作業を実施するために、このマスクで用いられるであろう波長において反射する。更に、二元のＥＵＶマスクは、ＥＵＶ動作波長において吸収する領域のパターンを含む。位相シフトＥＵＶマスクは、位相シフト領域のパターンを備える。説明を簡単にするため以下では二元マスクのみが考慮されるが、本発明は位相シフトマスクにも等しく適用可能である。

使用の際に、マスクはＥＵＶ源により照射され、光が吸収されて反射出来ない吸収領域以外で、この放射を反射する。正確に設定された波長におけるＥＵＶ照射は、このパターンによって空間的に変調され、ミラーを備える焦点調節光学部品によって、露光されるべき領域上へと投影される。露光されるべき領域は、平坦な基板上に堆積されたＥＵＶに感光するレジストの層である。この層は、ＥＵＶ放射に対するレジストの露光後にエッチング又は処理（例えば埋め込み）される層を覆う。レジストが化学現像剤の中で現像された後で、エッチング又は埋め込みされるべき層が、一定の領域を保護し、その他の領域を露光するレジストパターンで覆われる構造が得られる。

投影光学部品は、画像を縮小し、マスク内にエッチングされたものよりも小さいパターンがレジスト内に輪郭付けられることを可能にする。縮小比率は一般に４である。マスクは一般に電子ビーム書き込み法を用いて製作される。

一般的に、反射において使用される二元マスクは、実際にはブラッグ・ミラーである反射構造、即ち異なる反射係数の複数の透明層を含む構造で覆われた、小さい膨張係数の平坦な基板から成る。これらの層の厚さは、各種の部分的に反射する界面が、互いに同相の光波を反射するように、反射係数、波長、及びＥＵＶ光線の入射角に応じて計算される。ミラーは、マスクが反射領域（吸収材で覆われていないミラーの部分）及び吸収領域（吸収材で覆われているミラーの部分）を含むように、所望のマスキングパターンでエッチングされた吸収層で覆われる。例として、１３．５ｎｍの波長と６°の入射角に対して、厚さ４１．５Å（オングストローム）のシリコン層が、厚さ２８Åのモリブデン層と交互に使われるであろう（１Å＝０．１ｎｍ）。吸収領域は（とりわけ）ミラー上に堆積されたクロムで作られ得る；例えば、ミラーの最上部に置かれた６００Åのクロム層は、入射光の僅か１％しか反射しない。

多層ミラー及び、その全表面にわたって一様な（従ってまだエッチングされていない）吸収層は、「マスク・ブランク」と呼ばれる。マスク・ブランクは、ＥＵＶフォトリソグラフィー・マスクを形成するために、所望のパターンでエッチングされる。ＥＵＶフォトリソグラフィーによって生成される小さなサイズのマスキングパターンは、マスク・ブランク内における欠陥が、フォトリソグラフィーにより作られる構造内で、全く受け入れ難い欠陥をもたらすことを意味する。マスク内における数十ｎｍという小さなサイズの欠陥は、使用不能の構造をもたらす可能性のある不完全な特性を結果として生じ得る。

マスク・ブランク内の欠陥は、マスク・ブランク表面上の欠陥、又はブラッグ・ミラーの多層の形成中に導入される欠陥、或いは最後に、下部の基板自体の表面上にある引っ掻き傷、穴、及び凹凸のような欠陥からもたらされ得るが、それらの欠陥は多層構造内へと伝播し、ミラー内に欠陥を引き起こす。これらの欠陥は振幅欠陥（反射すべき、及びその逆であるべき吸収領域）、又は光位相欠陥（フォトリソグラフィーの光がマスクの層内へ差し込むとき、好ましくない位相シフトを導入し、反射係数を局部的に低下させる）である。

関連する大きさのオーダーの視点を提示すると：その目的は、大きさが６０ｎｍ以上の欠陥が０．０１個／ｃｍ^２未満である幾つかの欠陥を含むマスクを作り出すことである。しかしながら、これは既存の技術では現時点でまだ可能でない。

欠陥を次の方法で修正することは既に提案されている：ある構造（例えば複数のマイクロ電子回路を含む半導体ウェーハ）を生み出すために必要な一連のマスクの製作に使用される、各々のマスク・ブランク内における欠陥の個別マップを生成することである。各々のマスクが、その構造の上で行われる各種のエッチング又は埋め込み作業のうちの１つに対応する、幾つかのマスクが必要とされる。一連のマスク・ブランク内の欠陥は、市販の利用可能なツールを用いて検出され、各マスク・ブランクの欠陥の位置と大きさは記録されている。

ソフトウェア・パッケージは、生成される回路の様々なレベルのレイアウトに応じて、どのマスク・ブランクが各種のマスクに対して使用可能かを決定し、そしてマスク・ブランク内に存在し得る欠陥が、構造のレイアウトの範囲外に動かされる（又は少なくともこれらのレイアウトの最も極限的な領域から離される）ように、マスクのＸ又はＹ方向、或いは僅かな回転方向に小さなオフセットを導入する。

マスクが多くの欠陥を含む場合、マスクの平面内における並進方向のＸ、Ｙの２つのみの自由度と、この平面内の回転における１つのみの自由度が利用出来るに過ぎないとき、マスク内の様々な欠陥の全てを最も重要ではない位置に置くことが出来るであろうチャンスは僅かにしか無いため、この方法を使って、これらの欠陥の全てが吸収領域内に置かれることが出来るようにする解決策を見出すことは困難である。

欠陥の大部分をよりうまく回避するために、本発明は、少なくともＮ種類のフォトリソグラフィー作業を介して構造を作り出すための、Ｎ個のマスクのセットを生成する方法を提供し、その方法は：
―場合により欠陥を含むＮ個（Ｎは１よりも大きい整数である）のマスク・ブランクのセットを提供する作業と、
―検査機械を用いて各マスク・ブランク内の欠陥位置の個別のマップを作り出す作業と、
―様々なマスク・ブランクのマッピングの間に検出された欠陥位置を、全てのマスクに共通の所与の有用な領域に移すことにより、幾つかのマスク内の欠陥の連結されたマップを作り出す作業と、
―それぞれの欠陥に各々が関連し前記欠陥を取り囲む、個々の欠陥領域を定義する作業と、
―最も極限的な要素が欠陥領域内に置かれることを防止するために、連結されたマップ内における各欠陥の存在を、局部的に設計規則の中で考慮し、設計規則及び生成されるべき構造に応じて、Ｎ個のマスクの配置（又は設計）の電子版を生み出す作業と、
―各々のマスクを、マスク・ブランクの任意の１つから、及びこうして得られたそれぞれの配置で生成する作業とを含む。

言い換えれば、マスクを設計するために用いられるソフトウェア・パッケージは、要素、又は少なくとも一定の最も極限的な回路要素が、作り出されるべきマスクに対応するマスク・ブランクの欠陥領域内だけでなく、別のマスク・ブランクの欠陥領域内にも置かれることを防止する設計規則を含む。これらの設計規則は、必要に応じて、欠陥領域を避けるか迂回する変更された配置を計算し、そして描く。例えば、幅の狭い導体は、欠陥領域を通過するよりもむしろ迂回して通るように設計され、さもなければ、それが切断される危険性が存在したであろう。

それに加えて、例えば所与のマスクのセットから２個又は４個、或いはそれ以上の集積回路チップを作り出すために、所与のマスクは幾度か繰り返される所与の配置を含み得るため、他のチップに対応するマスク・ブランクの領域内における欠陥の相対位置を含むように、単一のチップに対応するマスクの領域に関する連結されたマップの用意が望ましくは行われる。次に二重の連結が存在する：様々なマスク内における欠陥の連結と、所与のマスクにわたり幾度か繰り返される様々な領域内における欠陥の連結である。より一般的には、Ｎ個のマスクのセットが、単一のフォトリソグラフィー作業においてＰ個の同一構造を作り出す場合、単一の構造に対応したマスク領域に関する連結されたマップは、Ｐ−１個の別構造に対応するマスク・ブランクの領域内における欠陥の相対位置を含む。

最後に、マスクの寿命は限られ得るため、第一のセット用に設計された配置からのＮ個のマスクの新たなセットを製作することが必要になり得る。この場合、配置の設計中に、幾つかのマスク・ブランクのセットが前もってマッピングされ、セットの様々なマスク内における全ての欠陥だけでなく、１つ以上の別のセットの様々なマスク・ブランク内における欠陥もまた含む、連結された欠陥マップが作り出される。より一般的に、連結されたマップは、作り出されるマスクの配置を変更せずに損耗したマスクを入れ換えるためにマスクを製作することを視野に入れて、Ｎ個よりも多い幾つかのマスク・ブランク内における欠陥を含む。

このプロセスは、マスクの設計又は配置が作り出される前に、マスク・ブランクが製作され、欠陥に関して検査されることを必要とし、従来は反対のケースであることが理解されるであろう。

欠陥の存在に関係する配置変更には幾つかのタイプがある：欠陥が無い位置への小さな回路ブロックの移動；欠陥が無い位置への配置要素、とりわけ導電部分の移動；そして特に導電路が欠陥領域の周りを通るような、導電路の変更；或いは欠陥領域を通る元の導電路が変わらない場所にある状態で、欠陥領域の周りの導電迂回路の生成。

本発明のその他の特徴及び利点は、以下に続く、そして添付図を参照して与えられる詳細記述を読むことによって明らかになるであろう。

吸収領域のパターンを含む二元のＥＵＶマスク構造を示す。 マスク自体の製造前に作られたマスク・ブランクを示す。 マスク・ブランクの表面において検出された欠陥、及び導電層内に作られる導電路、並びに欠陥の位置を考慮に入れて作られた実際の導電路を示す。 導電路に対する１つの変更例を示す。 導電路に対する別の変更例を示す。 導体の通路上の欠陥を考慮に入れるための、設計規則の中で使用され得る標準の迂回セルを示す。

図１は、反射における使用のための二元極紫外線フォトリソグラフィー・マスクの一般構造を示す。

マスクは、小さい熱膨張係数を有する基板１０を含む。それは、そこでマスクが使用されるべきＥＵＶ波長において、及びそこでＥＵＶ光がそれを照射するであろう入射角（一般的に６°）において、ブラッグ・ミラーを形成する薄膜の多分子層２０で一様に覆われている。多分子層は殆どの場合、シリコン膜とモリブデン膜の交互配列である。シリコン膜の厚さとモリブデン膜の厚さは、２枚の膜間の各界面において反射された光が構造的に干渉するように、シリコンとモリブデンのそれぞれの反射率を考慮して選ばれる。多分子層は、入射ＥＵＶ光に対して高い反射率を有するミラーのように機能する。

多分子層２０は、ＥＵＶ光を吸収し、所望されるフォトリソグラフィー・パターンの輪郭を示すため局部的にエッチングされた層３０によって覆われる。吸収層はクロムで作られ得る。酸化シリコンで作られ得る緩衝層３２は、多分子層２０と吸収層３０との間に置かれ得る。緩衝層は、ブラッグ・ミラーの表面を損傷せずに、所望のパターンが層３０内へとエッチングされることを可能にする、エッチング停止層としての役目をとりわけ果たす。

動作において、マスクは一般的に反射において動作する光学システムによって焦点を合わせられた、特に１３．５ｎｍの波長における極紫外線光を受ける。ミラーの露出した領域は、フォトリソグラフィーを受ける層を含んだ平坦な構造の上へ光を投影する、投影用光学部品に向けて光を反射する。吸収層によって覆われたミラー領域は光を反射しない。投影用光学部品は、一般的に４の比率で縮小された画像を投影する。

フォトリソグラフィー・パターンがエッチングされる前の、基板１０、ミラー２０、緩衝層３２、及び一様に堆積された吸収層の集合体はマスク・ブランクと呼ばれる。マスク・ブランクは図２に示されている。マスク・ブランクが欠陥を含む場合、これらの欠陥は最終的なマスクの品質を低下させる。欠陥は表面欠陥（例えば一様な層３０内の穴）であり得る。多分子層２０内、又は多分子層２０の下、或いは基板の表面上における大量の欠陥は位相欠陥を発生させ、またマスクの品質にも影響し得る。一旦マスクが生産されると、これらの欠陥は修理不能か或いは修理が困難である。

現在のところ、大きさが６０ｎｍを超える欠陥は完全に受け入れ難く、そしてマスクは、この大きさで０．０１個／ｃｍ^２を超える欠陥を含むべきではない。

完全な構造、例えば半導体と、それぞれのパターンでエッチングされた導電層又は絶縁層とを含み、そしてそれぞれの埋め込みパターンでドーピングされた半導体領域を含む集積マイクロ電子回路を作り出すために、Ｎ個のマスク（Ｎ>１）のセットが必要とされる。Ｎ個のマスクの各々を用いて、連続的なフォトリソグラフィー・ステップで構造上へ投影されたパターンは、最終構造を形成するため非常に正確に重ねられる。マスクのセットは、例として極限レベルに関して８〜１５個のマスクを含み得る。その他のレベルは、基本的に経済上の理由のために、例えば深紫外線（ＤＵＶ）リソグラフィーを用いて生成されるであろう。

欠陥を含むマスクの生産を防止するため、マスク・ブランクの表面は一般にそれらがエッチングされる前に検査され、欠陥を含むマスク・ブランクは廃棄される。

本発明によれば、少なくともＮ回（Ｎは１よりも大きい整数）のＥＵＶフォトリソグラフィー作業を介した構造を生産するための、Ｎ個のマスクのセットを得る目的で、生産された全てのマスク・ブランクの欠陥のマップが最初に作り出される。言い換えれば、所与の値（例えば３０ｎｍ、しかしより大きな安全マージンが求められる場合は、より小さな値が用いられる可能性がある）よりも大きいサイズの各欠陥の正確な位置が、検査機械を用いて正確に決定される。欠陥位置のＸ座標及びＹ座標は、全てのマスク・ブランクに共通の作業領域に対して定義される。この作業領域は、実際にはマスクの縁に対して定義され、後者は一般的に直角である。それはまた、前もってマスク・ブランク上に作られた位置合わせマークに対しても定義され得る。言い換えれば、Ｎ個のマスクの作業領域は同一であり、ＥＵＶフォトリソグラフィー作業において厳密に重ね合わせられる。

共通の作業領域に対する欠陥位置の、それぞれのマップは、Ｎ個のマスクのセットの各マスク・ブランクに対して作り出される。次に、Ｎ個のマスク・ブランク内の欠陥位置は同じ作業領域に移される。従って、そのセットのＮ個のマスク・ブランクに対応する全ての欠陥は、同じ座標システム内、及び全てのマスク・ブランクに共通である単一の作業領域内に位置する。言い換えれば、Ｎ個のマスク・ブランク内の欠陥位置の連結されたマップが作り出される。

欠陥領域は、検査中に観察された各々の欠陥と関連する。この領域は望ましくは長方形である。それは、欠陥位置の測定における不確実性を考慮しつつ、欠陥をその全体において完全に囲むために十分大きい。それは共通の座標システムにおいて、Ｘ座標及びＹ座標を伴う位置を有する。欠陥領域は、観察された欠陥の大きさに応じたサイズを持ち得るが、しかし全ての欠陥領域は、例え大きな欠陥が幾つかの並置された欠陥領域によって表わされることを意味するとしても、単一の標準サイズもまた有し得る。

電子回路又は任意の別の構造に応じて、Ｎ種類の配置が、Ｎ個のマスクのセットを用いて生産されるべき所要のマスクに対して作られる。配置を作るために用いられる設計規則は、ミクロ構造設計の分野において従来用いられている設計規則だけでなく、観察された欠陥に特有の除外規則或いは迂回規則もまた含む。その原理は、最も極限的な配置要素（又は実際、任意の配置要素）が、連結されたマップにおいて定義される欠陥領域内に置かれるのを防ぐことである。最も極限的な要素は、実際に非常に細い配置の特徴を有し、それに対して欠陥が、作られた構造の機能性を低下させ得る任意の要素である。

Ｎ個のマスク・ブランク内における全ての欠陥が同じ作業領域に移される、連結されたマップが用いられるため、所与のマスクを作るために使われるであろうマスク・ブランクが欠陥を含む場合だけでなく、欠陥がこのマスク・ブランクから発生せずに、このマスクを作り出す意図のない別のマスク・ブランクから発生する場合にも、所与のマスクは配置要素を欠陥領域内に置く余地を与えない。

マスクの完成したセットは、次に連続的なフォトリソグラフィー段階を介して、構造を作り出すために用いられ得る。各々のマスク・ブランクは、それ自体の固有の欠陥が、セット内の全てのマスクの配置において考慮されるであろうゆえ、Ｎ個のマスク・セットのいずれをも作るために用いられ得る。

再設計しないことが望ましい大きなサイズのブロックは、マスク（ＥＵＶマスク及びＤＵＶマスク）のセットにおいて、最初に設置されるであろう。典型的な例はクロック・ユニットである。

次に、回避されねばならない欠陥領域を設計規則内に包含することにより、回路が設計されるであろう。

図３は欠陥Ｄと、ここでは欠陥Ｄを囲んでいる辺長ｕの正方形である欠陥領域ＺＤを示す。この正方形は、例えば２〜３μｍの辺長を有する。それは配置の除外領域を定義する。

この除外領域がどのように扱われ得るかの例として：マスクのセットにおける１つのマスクが、金属導体のネットワークを定義するために用いられる場合、設計規則はいずれの導体も領域ＺＤを通過しないことを確実にする。ここで、２つの導体Ｃ１及びＣ２が示され、設計ソフトウェア・プログラムは、欠陥が金属導体用のマスクを作るために用いられるであろうマスク・ブランク上に観察されたか、或いは同じセット内の別のマスク・ブランク上に観察されたかに関わらず、領域ＺＤを通る通路を除外する。

欠陥の無い場合に、配置設計ソフトウェア・パッケージが導電路Ｃ１及びＣ２（点線）をとると仮定すると、変更された設計規則は領域ＺＤの存在を考慮に入れ、そして置き換えの進路：導体Ｃ１及びＣ２から互いに更に離れて、それゆえ欠陥領域ＺＤの両側を通る、導体Ｃ’１及びＣ’２（実線）を定義する。

図４において、導体の通路がそれらの平常の通路（点線は欠陥が無い場合に導体がとったであろう通路を示す）に戻る前に領域ＺＤを迂回するように、導体の通路を局部的に変更することによって除外が得られる。

図５は、そこに欠陥領域を通過する元の導体Ｃ１、Ｃ２が保存されているが、しかし追加の迂回路（Ｄ’１、Ｄ’２）がそれに加えられ、その追加の迂回路が欠陥領域の周りを通り、欠陥が導体Ｃ１、Ｃ２の切断をもたらす場合に電気的導通を再度確立する導電路に適用可能な、１つの変形を示す。言い換えれば、設計規則は進路を変更しないが、別の迂回路を追加する。この規則は主に、又は時に専ら導電路に適用できる。

迂回路は、Ｕ形のアーム間に数μｍの長さ（寸法）ｕを持ち、その両端部が欠陥に遭遇しやすい任意の導体に当てられる、図６に示すような標準のＵ形導体であり得る。設計規則はそのとき、欠陥を迂回する標準迂回路の追加である。

マスクの設計規則はそれゆえ、望ましくは除外セル及び標準迂回セルを含むであろう。

集積回路配置の設計において、殆どの場合はライブラリーから選ばれた要素ブロックが使用されることが知られている。例えば、クロックはライブラリーから得られたＮセットのマスクを用いて設計されるであろう。望ましくは、クロックが置かれたであろう領域内に位置する欠陥の場合、クロックを規定するマスク配置は詳細に再設計されず、しかし全体のブロックが動かされて、マスク・ブランクの目視検査を介して決定される様々な欠陥領域の外側に設置されるであろう。この解決策は小さい機能ブロック用に、より単純である。より大きなブロックに対しては、ブロックの内部を再設計し、それによって欠陥領域を避けることが望ましい。

除外領域の小さなサイズ（１０μｍ平方未満）のため、ブロックが除外領域に侵入しないように、ブロックを置くことが一般に可能であろう。

例えばマイクロ電子回路である構造を生産するために、マスクの完全なセットを作るのに用いられる全てのマスク・ブランク内にある、全ての欠陥が照合された場合に上述の考慮が与えられた。しかしながら、Ｎ個の（外観のサイズの観点から）極限的なマスクと、その他の余り極限的でないマスク、例えば絶縁酸化物の領域を形成するためのマスク、又はドーピングされたウェルを埋め込むためのマスクとを備えるために、マスクのセットが考慮され得た。この場合、Ｎ個の極限的なマスク・ブランク内の欠陥のみ考慮されることが可能であり、余り極限的でないマスク内の欠陥は除外される。しかしながら、これは勿論、余り極限的でない作業に割り当てられたマスク・ブランクは、それらの欠陥が識別され、照合されていなかったことを想定している。その他のマスク・ブランクは、それらの全ての欠陥が連結されているため、何ら特定のマスクに割り当てられる必要はない。

マスクの寿命が、そのために当該構造が製作されるべき時間よりも短い場合、又は言い換えれば損耗したマスクを置き換えるために、新しいマスクを製作することが必要であろう場合もまた、興味の対象となり得る。この場合、置き換え用のマスク・ブランクが前もって作られ、それらを最初のマスクのセットの欠陥と照合するために、欠陥に関して検査され得る。マスク配置の設計は、最初のセットのマスク・ブランク内の欠陥だけでなく、１つ以上の追加的セット及び、いずれは破損又は損耗し得る置き換えマスク用のセットのマスク・ブランクにおける欠陥もまた考慮に入れるであろう。この予防措置を取ることは、新たなマスク・ブランク内の欠陥を考慮するために、マスクを再設計する必要がないことを意味する。セットの任意のマスクを、予備として保持された追加マスク・ブランクの任意の１つで置き換えることが出来るであろう。

最後に、所与のマスクが、幾つかの同じ集積回路チップ、例えば４つのチップ用の配置を包含することは可能である。この場合、観察された欠陥からもたらされる除外又は迂回のために、互いに少しだけ異なる４つのチップの配置を設計するよりも、むしろ同じマスクの配置が全てのチップに対して望ましくは用いられるであろう。従って、単一のチップに対応する共通の作業領域は、所与のマスクの別のチップに対応する領域内に観察される、全ての欠陥を含むであろう。マスクの設計ソフトウェア・パッケージは、或るチップに対応する領域に移された、マスク・ブランクの様々な領域に対応する全ての欠陥を考慮に入れるであろう。従って、除外領域を修正した配置は、例え配置において回避される欠陥領域が、必ずしも対応するチップ領域内に位置するマスク・ブランクの欠陥に起因しないとしても、全てのチップに対して使用され得る。

数値的な例をあげると：Ｎ＝１０の極限的なマスクのレベルが存在し、各々のマスク・ブランクがおよそ１００の欠陥を含む場合、１０００の回避されるべき欠陥領域が存在する。欠陥は大きさが数十ｎｍ〜約２００ｎｍであると考えられ得る。欠陥のいずれの側にも１μｍ、即ち４μｍ^２の面積の除外を採ると、およそ４０００μｍ^２が除外される必要があろう。マスクは一般的に少なくとも１０ｃｍ×１０ｃｍの大きさである。配置から除外される面積は、それゆえ無視できる。しかしながら、もしマスク当たり１０個のチップがあり、別のチップ領域に対応する欠陥が、所与のチップ領域内に順に並べられた場合、代わりに除外される面積は４０μｍ^２となるが、それでも全体面積の約０．０００２％に留まり、従って極めて小さい。更に、将来のマスクの置き換えの観点から、約１０セットのマスク・ブランク内の欠陥が順に並べられた場合、配置から除外される面積は０．００２％を超えず、それは非常に小さい。

１０ 基板
２０ 多分子層
３０ 吸収層
３２ 緩衝層
Ｃ１ 導体
Ｃ２ 導体
Ｃ’１ 導体
Ｃ’２ 導体
Ｄ’１ 追加の迂回路
Ｄ’２ 追加の迂回路
Ｄ 欠陥
ＺＤ 欠陥領域
ｕ 長さ

Claims (6)

1. 少なくともＮ種類のフォトリソグラフィー作業を介して構造を作り出すための、Ｎ個のマスクのセットを生成する方法であって、その方法が：
   ―場合により欠陥を含むＮ個（Ｎは１よりも大きい整数である）のマスク・ブランクのセットを提供する作業と、
   ―検査機械を用いて各マスク・ブランク内の欠陥（Ｄ）の位置の個別のマップを作り出す作業と、
   ―様々な前記マスク・ブランクのマッピングの間に検出された欠陥の位置を、全てのマスクに共通の所与の有用な領域に移すことにより、幾つかのマスク内の欠陥の連結されたマップを作り出す作業と、
   ―それぞれの欠陥に各々が関連し前記欠陥を取り囲む、個々の欠陥領域（ＺＤ）を定義する作業と、
   ―最も極限的な要素が欠陥領域内に置かれることを防止するために、連結された前記マップ内における各欠陥の存在を、局部的に設計規則の中で考慮し、前記設計規則及び生成されるべき構造に応じて、Ｎ個の前記マスクの配置の電子版を生み出す作業と、
   ―各々の前記マスクを、前記マスク・ブランクの任意の１つから、及びこうして得られたそれぞれの配置で生成する作業とを含む方法。
2. Ｎ個の前記マスクのセットが、１つの作業においてＰ個の同一構造を作り出すために役立ち、単一の構造に対応したマスク領域に関する連結されたマップが、Ｐ−１個の別構造に対応する前記マスク・ブランクの領域内における欠陥の相対位置を含むことを特徴とする、請求項１に記載の方法。
3. 前記連結されたマップが、作り出される前記マスクの配置を変更せずに、損耗したマスクを入れ換えるためにマスクを製作することを視野に入れて、Ｎ個よりも多い幾つかのマスク・ブランク内における欠陥を含むことを特徴とする、請求項１及び２の何れか一項に記載の方法。
4. 欠陥の存在に関係する配置変更が、前記欠陥領域の外側の位置への回路ブロックの移動であることを特徴とする、請求項１〜３の何れか一項に記載の方法。
5. 欠陥の存在に関係する配置変更が、欠陥領域を通過する進路の、前記欠陥領域の周りを通る進路による置き換えであることを特徴とする、請求項１〜３の何れか一項に記載の方法。
6. 欠陥の存在に関係する配置変更が、欠陥に関係する領域を通過する前記進路を取り除かず、欠陥に関係する前記領域を通過しない迂回路の追加であることを特徴とする、請求項１〜３の何れか一項に記載の方法。

Images