[go: up one dir, main page]

JP2014038966A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014038966A
JP2014038966A JP2012181159A JP2012181159A JP2014038966A JP 2014038966 A JP2014038966 A JP 2014038966A JP 2012181159 A JP2012181159 A JP 2012181159A JP 2012181159 A JP2012181159 A JP 2012181159A JP 2014038966 A JP2014038966 A JP 2014038966A
Authority
JP
Japan
Prior art keywords
gate
layer
insulating film
semiconductor device
gate trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012181159A
Other languages
English (en)
Other versions
JP6112700B2 (ja
Inventor
Yuuki Nakano
佑紀 中野
Ryota Nakamura
亮太 中村
Hiroyuki Sakairi
寛之 坂入
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2012181159A priority Critical patent/JP6112700B2/ja
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to US14/422,097 priority patent/US20150214354A1/en
Priority to PCT/JP2013/071876 priority patent/WO2014027662A1/ja
Priority to CN201380044071.5A priority patent/CN104541378B/zh
Priority to EP13879583.6A priority patent/EP2887401B1/en
Priority to EP19217793.9A priority patent/EP3651207B1/en
Priority to CN201910035769.XA priority patent/CN110010462A/zh
Publication of JP2014038966A publication Critical patent/JP2014038966A/ja
Application granted granted Critical
Publication of JP6112700B2 publication Critical patent/JP6112700B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/152—Source regions of DMOS transistors
    • H10D62/155—Shapes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H10P50/00—
    • H10P50/242—

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】チャネル抵抗の増加を抑制しつつ、ソース層に対してゲート電極を確実にオーバーラップさせることができるトレンチゲート構造を有する半導体装置を提供すること。
【解決手段】ｎ−型ドレイン層３、ｐ型チャネル層４およびｎ＋型ソース層５が順に積層された構造を有し、ｎ＋型ソース層５がその表面６に露出したＳｉＣ基板２と、ＳｉＣ基板２の表面６からｎ＋型ソース層５およびｐ型チャネル層４を貫通して、最深部がｎ−型ドレイン層３に達するゲートトレンチ７と、ゲートトレンチ７の内面およびＳｉＣ基板２の表面６に倣って形成されたゲート絶縁膜１０と、ゲート絶縁膜１０を介してゲートトレンチ７に埋め込まれたゲート電極１４とを含む半導体装置１において、平面絶縁膜１３を側面絶縁膜１２に比べて厚く形成する。
【選択図】図１

Description

本発明は、トレンチゲート構造を有する半導体装置に関する。
たとえば、特許文献１の半導体装置は、ＳｉＣ基板と、ＳｉＣ基板上に形成されたｎ型高抵抗層と、ｎ型高抵抗層上に形成されたｐウェル層と、ｐウェル層の表層部に形成されたｎ＋エミッタ領域と、ｎ＋エミッタ領域を貫通してｐウェル層に達するｐ＋コンタクト領域と、ｎ＋エミッタ領域の表面からｐウェル層を貫通してｎ型高抵抗層に達するトレンチと、トレンチの内面に形成されたゲート酸化膜と、トレンチに埋め込まれたポリシリコンゲート電極とを含む。
特開２００８−２９４２１０号公報
本発明の半導体装置は、第１導電型のドレイン層、第２導電型のチャネル層および第１導電型のソース層が順に積層された構造を有し、前記ソース層がその表面に露出した半導体層と、前記半導体層の前記表面から前記ソース層および前記チャネル層を貫通して、最深部が前記ドレイン層に達するゲートトレンチと、前記ゲートトレンチの内面および前記半導体層の前記表面に倣って形成されたゲート絶縁膜と、前記ゲート絶縁膜を介して前記ゲートトレンチに埋め込まれたゲート電極とを含み、前記ゲート絶縁膜の前記半導体層の前記表面に接する部分は、前記ゲートトレンチの側面で前記チャネル層に接する部分に比べて厚く形成されている（請求項１）。
この構成によれば、ゲートトレンチにゲート電極の材料を埋め込んだ後、ゲートトレンチ外の材料が過剰エッチングされても、ソース層に対してゲート電極を確実にオーバーラップさせることができる。これにより、トランジスタ動作を良好に行うことができる半導体装置を製造できるので、歩留りを向上させることができる。また、ゲート絶縁膜のチャネル層に接する部分の厚膜化を抑えることで、チャネル層におけるゲートトレンチの側面近傍に誘起されるキャリアの量の減少を抑制することができる。その結果、チャネル抵抗の増加を抑制できるので、性能の信頼性を維持することができる。
前記ゲート絶縁膜の前記ゲートトレンチの底面に接する部分は、前記チャネル層に接する部分に比べて厚く形成されていることが好ましい（請求項２）。
この構成によれば、ゲートトレンチ底部への電界集中を緩和することができるので、性能の信頼性を向上させることができる。
前記ゲート電極は、前記半導体層の前記表面の上方に延びる延出部を有していてもよい（請求項３）。この場合、前記ゲート電極の前記延出部の上面は、前記ゲート絶縁膜の前記半導体層の前記表面に接する部分の厚さ方向途中に位置していてもよい（請求項４）。
また、前記ゲートトレンチが、前記底面から開口端に至るまで一定の幅で形成されている場合、前記ゲート絶縁膜は、前記ゲートトレンチの前記側面で前記チャネル層および前記ソース層に接する部分が一定の厚さを有していてもよい（請求項５）。
また、前記ゲートトレンチは、その開口端に形成され、前記半導体層の前記表面に連なる傾斜面を前記側面の一部として有する上部エッジを含み、前記ゲート絶縁膜は、前記上部エッジにおいて前記ゲートトレンチの内方へ張り出したオーバーハング部を含むことが好ましい（請求項６）。
この構成によれば、ゲートトレンチの上部エッジにオーバーハング部が形成されているので、上部エッジにおけるゲート絶縁膜の耐圧を向上させることができる。そのため、ゲートのオン時に上部エッジに電界が集中しても、上部エッジでのゲート絶縁膜の絶縁破壊を防止することができる。その結果、ゲートオン電圧に対する信頼性を向上させることができる。また、ゲートのオン時に上部エッジにかかる電界を傾斜面内に分散させて、電界集中を緩和することができる。
前記ゲートトレンチは、その開口端に形成され、前記半導体層の前記表面に連なる円形面を前記側面の一部として有する上部エッジを含み、前記ゲート絶縁膜は、前記上部エッジにおいて前記ゲートトレンチの内方へ張り出したオーバーハング部を含むことが好ましい（請求項７）。
この構成によれば、ゲートトレンチの上部エッジにオーバーハング部が形成されているので、上部エッジにおけるゲート絶縁膜の耐圧を向上させることができる。そのため、ゲートのオン時に上部エッジに電界が集中しても、上部エッジでのゲート絶縁膜の絶縁破壊を防止することができる。その結果、ゲートオン電圧に対する信頼性を向上させることができる。また、ゲートのオン時に上部エッジにかかる電界を円形面内に分散させて、電界集中を緩和することができる。
前記オーバーハング部は、前記ゲートトレンチを幅方向に横切る切断面での断面視において、前記ゲートトレンチの内方へ膨らむ円形状を有していることが好ましい（請求項８）。この場合、前記ゲート電極は、前記断面視において前記オーバーハング部に沿って円形状に選択的に凹んだ括れ部を有していてもよい（請求項９）。
この構成によれば、オーバーハング部の全体に万遍なく電界を分散させることができる。
前記半導体装置は、前記ゲート絶縁膜の前記半導体層の前記表面に接する部分を覆うように、前記半導体層上に形成された層間膜をさらに含み、前記層間膜には、前記ソース層を選択的に露出させるコンタクトホールが形成されていてもよい（請求項１０）。
前記ソース層は、１μｍ〜１０μｍの厚さを有していてもよい（請求項１１）。また、前記半導体層は、炭化シリコン（ＳｉＣ）からなっていてもよい（請求項１２）。
図１は、本発明の第１実施形態に係る半導体装置の模式的な断面図である。 図２は、本発明の第２実施形態に係る半導体装置の模式的な断面図である。 図３は、本発明の第３実施形態に係る半導体装置の模式的な断面図である。 図４は、本発明の第４実施形態に係る半導体装置の模式的な断面図である。 図５は、前記半導体装置の製造方法を説明するためのフロー図である。 図６は、上部エッジに傾斜面を形成する工程を説明するための図である。 図７は、上部エッジに円形面を形成する工程を説明するための図である。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の第１実施形態に係る半導体装置１の模式的な断面図である。
半導体装置１は、ＳｉＣ（炭化シリコン）を用いたパワーＭＯＳＦＥＴ(Metal-Oxide-Semiconductor Field Effect Transistor)素子（個別素子）を含む。半導体装置１は、本発明の半導体層の一例としてのＳｉＣ基板２を備えている。
ＳｉＣ基板２は、ｎ−型ドレイン層３、ｐ型チャネル層４およびｎ＋型ソース層５が順に積層された構造を有しており、ｎ＋型ソース層５がその表面６に露出している。ｎ型ドーパントとしては、たとえば、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ひ素）等を使用でき（以下、同じ）、ｐ型ドーパントとしては、たとえば、Ｂ（ホウ素）、Ａｌ（アルミニウム）等を使用できる。
ｎ−型ドレイン層３は、厚さが１μｍ〜１００μｍであり、ドーパント濃度が１×１０１５ｃｍ−３〜１×１０１７ｃｍ−３である。ｐ型チャネル層４は、厚さが０．１μｍ〜１μｍであり、ドーパント濃度が１×１０１６ｃｍ−３〜１×１０２０ｃｍ−３である。ｎ＋型ソース層５は、厚さが０．０５μｍ〜０．５μｍであり、ドーパント濃度が１×１０１８ｃｍ−３〜１×１０２１ｃｍ−３である。
また、ＳｉＣ基板２には、ゲートトレンチ７が形成されている。ゲートトレンチ７は、ＳｉＣ基板２の表面６からｎ＋型ソース層５およびｐ型チャネル層４を貫通して、最深部がｎ−型ドレイン層３に達している。また、この実施形態では、ゲートトレンチ７は、底面８から開口端に至るまで一定の幅で形成されている。つまり、ゲートトレンチ７において互いに対向する側面９間の距離が、ゲートトレンチ７の深さ方向のいずれの位置においても一定である。
ゲートトレンチ７の内面（底面８および側面９）およびＳｉＣ基板２の表面６には、ゲート絶縁膜１０が配置されている。ゲート絶縁膜１０は、たとえば、酸化シリコン（ＳｉＯ２）等の絶縁材料からなる。この実施形態では、ゲート絶縁膜１０は、その一方表面および他方表面がゲートトレンチ７の内面（底面８および側面９）およびＳｉＣ基板２の表面６に倣うように形成されている。
ゲート絶縁膜１０は、ゲートトレンチ７の底面８上の底面絶縁膜１１、側面９上の側面絶縁膜１２およびＳｉＣ基板２の表面６上の平面絶縁膜１３を一体的に含む。ゲート絶縁膜１０は、各部位の絶縁膜１１〜１３で互いに厚さが異なっている。平面絶縁膜１３および底面絶縁膜１１は、側面絶縁膜１２に比べて厚く形成されている。具体的には、側面絶縁膜１２の厚さＴ１が０．０１０μｍ〜０．２００μｍであるのに対し、底面絶縁膜１１および平面絶縁膜１３の厚さＴ２，Ｔ３は、それぞれ０．０５μｍ〜０．５μｍおよび０．０５μｍ〜０．５μｍである。各絶縁膜１１〜１３は、上記した範囲で、それぞれが接する面に対して一定の厚さを有している。
そして、ゲートトレンチ７には、ゲート絶縁膜１０を介してゲート電極１４が埋め込まれている。ゲート電極１４は、たとえば、ポリシリコン等の導電材料からなる。この実施形態では、ゲート電極１４は、ＳｉＣ基板２の表面６の上方に延びる延出部１５を一体的に有している。延出部１５は、その上面１６が平面絶縁膜１３の厚さ方向途中に位置するように形成されている。とりわけ、延出部１５において、ゲートトレンチ７の側面９近傍における外周部１７は、その内方領域に比べて上方に反り上がっている。
図２〜図４は、本発明の第２〜第４実施形態に係る半導体装置２１，３１，４１の模式的な断面図である。図２〜図４において、各図よりも前述した図に示された各部と対応する部分には同一の参照符号を付して示す。
図２に示すように、第２実施形態の半導体装置２１は、ゲートトレンチ７の開口端に、ＳｉＣ基板２の表面６に連なる傾斜面２２を側面９の一部として有する上部エッジ２３をさらに含む。そして、側面絶縁膜１２は、当該上部エッジ２３においてゲートトレンチ７の内方へ突出するように、当該側面絶縁膜１２の他の部分に比べて選択的に厚くなったオーバーハング部２４を含む。
オーバーハング部２４は、ゲートトレンチ７を幅方向に横切る切断面での断面視において、ゲートトレンチ７の内方へ膨らむ円形状を有している。これにより、ゲート電極１４は、上面１６からゲートトレンチ７の深さ方向に、ゲートトレンチ７の幅方向両側からオーバーハング部２４に沿って円形状に選択的に凹んだ括れ部２５を有している。
図３に示す第３実施形態の半導体装置３１では、半導体装置２１の傾斜面２２を有する上部エッジ２３に代わり、ゲートトレンチ７の開口端に、ＳｉＣ基板２の表面６に連なる円形面３２を側面９の一部として有する上部エッジ３３を含む。つまり、上部エッジ３３が鋭くなっておらず、円形面３２によって丸みを帯びている。
図４に示す第４実施形態の半導体装置４１は、半導体装置３１の構成に加えて、ゲート電極１４の上面１６を覆うように平面絶縁膜１３上に形成された層間膜４２をさらに含む。層間膜４２は、たとえば、酸化シリコン（ＳｉＯ２）からなる。また、層間膜４２および平面絶縁膜１３には、これらを連続して貫通し、ｎ＋型ソース層５を選択的に露出させるコンタクトホール４３が形成されている。このコンタクトホール４３には、たとえば、アルミニウム（Ａｌ）等の導電材料からなるソース電極（図示せず）が埋め込まれる。
図５は、半導体装置１の製造方法を説明するためのフロー図である。
半導体装置１を製造するには、たとえば、ＳｉＣ基板２の表面６に選択的に不純物を注入し、アニール処理する（ステップＳ１）。これにより、ｐ型チャネル層４、ｎ＋型ソース層５等の不純物領域が形成される。また、ＳｉＣ基板２の残ったｎ−型領域がｎ−型ドレイン層３として形成される。
次に、所定パターンでＳｉＣ基板２を表面６からエッチングすることによって、ＳｉＣ基板２にゲートトレンチ７が形成される（ステップＳ２）。
次の工程は、ゲート絶縁膜１０の形成である。ゲート絶縁膜１０の形成は、ゲートトレンチ７の側面９に堆積される部分に比べて、ＳｉＣ基板２の表面６およびゲートトレンチ７の底面８に堆積される部分が選択的に厚くなるように、所定の条件（ガス流量、ガス種、ガス比率、ガス供給時間等）下でのＣＶＤ法を用いて、ゲートトレンチ７内に酸化シリコン（ＳｉＯ２）を堆積させる（ステップＳ３）。この際、第２〜第４実施形態の半導体装置２１，３１，４１を製造するのであれば、オーバーハング部２４の形状も考慮してＣＶＤの条件を設定する。これにより、底面絶縁膜１１、側面絶縁膜１２および平面絶縁膜１３を一体的に有するゲート絶縁膜１０が形成される。
ここで、図２に示したように上部エッジ２３に傾斜面２２を形成する場合には、ゲートトレンチ７の形成後、ゲート絶縁膜１０の形成前に、ＳｉＣ基板２を熱酸化する。具体的には、図６に示すように、ＳｉＣ基板２を熱酸化することによって、犠牲酸化膜４４が形成される。犠牲酸化膜４４の形成に際して、ゲートトレンチ７近傍では、ＳｉＣ基板２の表面６およびゲートトレンチ７の側面９の両方から一様に酸化が始まる。そのため、上部エッジ２３ではＳｉＣ基板２の表面６から進行した酸化膜と、ゲートトレンチ７の側面９から進行した酸化膜が、他の領域に比べて先に一体化する。これによって一体化した酸化膜の下方に傾斜面２２が形成されることとなる。その後、犠牲酸化膜４４を除去し、ゲート絶縁膜１０を、前述の記載に倣って形成すればよい（ステップＳ３）。
この図６の手法を採用する場合、図２のようにＳｉＣ基板２の表面６側にｐ型チャネル層４やｎ＋型ソース層５が形成されているので、当該部分においてはｎ−型ドレイン層３よりも熱酸化レートが速くなるので、より簡単に傾斜面２２を形成することができる。
一方、図３および図４に示したように上部エッジ３３に円形面３２を形成する場合には、ゲートトレンチ７の形成後、ゲート絶縁膜１０の形成前に、ＳｉＣ基板２をＨ２アニール処理する。具体的には、図７に示すように、ＳｉＣ基板２に対して１４００℃以上でＨ２アニール（Ｈ２エッチング）を施すことによって、上部エッジ３３に円形面３２が形成される。
再び図５に戻って、ゲート絶縁膜１０の形成後、ゲートトレンチ７を埋め戻し、ゲートトレンチ７全体が隠れるまでポリシリコンを堆積する（ステップＳ４）。そして、堆積したポリシリコンをエッチバックすることによって、ゲート電極１４が形成される（ステップＳ５）。なお、図２〜図４の半導体装置２１，３１，４１では、ゲート絶縁膜１０にオーバーハング部２４が形成されているので、オーバーハング部２４の内側にポリシリコンが堆積することによって、ゲート電極１４に括れ部２５が自動的に形成される。
次に、図４の半導体装置４１に関しては、ＣＶＤ法によって、ＳｉＣ基板２上に、層間膜４２を形成する（ステップＳ６）。次に、層間膜４２をパターニングすることによって、コンタクトホール４３を形成する（ステップＳ７）。
次に、スパッタ法、蒸着法によって、層間膜４２上にアルミニウム等の金属材料を堆積させる（ステップＳ８）。これにより、ソース電極（図示せず）が形成される。以上の工程等を経て、図１〜図４に示す半導体装置１，２１，３１，４１を得ることができる。
以上の半導体装置１，２１，３１，４１によれば、側面絶縁膜１２に比べて平面絶縁膜１３が厚いので（Ｔ１＜Ｔ３）、ポリシリコンをエッチングバックする際（ステップＳ５）のエッチングマージンを比較的大きくとることができる。そのため、０．０５μｍ〜０．５μｍ厚さのｎ＋型ソース層５を採用する場合に、ポリシリコンが過剰エッチバックされても、ｎ＋型ソース層５に対してゲート電極１４を確実にオーバーラップさせることができる。これにより、トランジスタ動作を良好に行うことができる半導体装置を製造できるので、歩留りを向上させることができる。
たとえば、ｎ＋型ソース層５が０．２μｍ程度の薄さである場合、ポリシリコンのエッチバック面（上面１６）をｎ＋型ソース層５の途中で留めるには、当該エッチバック面がＳｉＣ基板２の表面６に到達してから６０秒以内程度でエッチバックを停止する必要がある。したがって、計算上は、エッチバック面が表面６に到達したことを確認してから、６０秒以内でエッチバックを停止すればよい。しかしながら、ウエハ面内でエッチバック面に高低差（面内ばらつき）があることから、ウエハのある領域ではエッチバック面をｎ＋型ソース層５の途中で留めることができても、他の領域では過剰エッチングになり、エッチバック面がｐ型チャネル層４まで達する場合がある。そこで、この実施形態によれば、平面絶縁膜１３によって大きくなったエッチングマージンによって、このような課題を解決することができる。
また、側面絶縁膜１２の厚膜化を抑えることで、ｐ型チャネル層４におけるゲートトレンチ７の側面９近傍に誘起されるキャリアの量の減少を抑制することができる。その結果、チャネル抵抗の増加を抑制できるので、性能の信頼性を維持することができる。
しかも、底面絶縁膜１１も側面絶縁膜１２に比べて厚いので（Ｔ１＜Ｔ２）、ゲートトレンチ７底部への電界集中を緩和することができる。その結果、性能の信頼性を向上させることができる。
さらに、第２〜第４実施形態の半導体装置２１，３１，４１によれば、ゲートトレンチ７の上部エッジ２３，３３にオーバーハング部２４が形成されているので、上部エッジ２３，３３におけるゲート絶縁膜１０の耐圧を向上させることができる。そのため、ゲートのオン時に上部エッジ２３，３３に電界が集中しても、上部エッジ２３，３３でのゲート絶縁膜１０の絶縁破壊を防止することができる。とくに、オーバーハング部２４がゲートトレンチ７の内方へ膨らむ円形状であるため、オーバーハング部２４の全体に万遍なく電界を分散させることができる。その結果、ゲートオン電圧に対する信頼性を向上させることができる。
また、ゲートのオン時に上部エッジ２３，３３にかかる電界を傾斜面２２もしくは円形面３２内に分散させて、電界集中を緩和することができる。
以上、この発明の実施形態を説明したが、この発明は、他の形態で実施することもできる。
たとえば、前述の各半導体装置の各半導体部分の導電型を反転した構成が採用されてもよい。たとえば、半導体装置１において、ｐ型の部分がｎ型であり、ｎ型の部分がｐ型であってもよい。
また、半導体装置１等に採用される半導体は、ＳｉＣに限らず、たとえば、Ｓｉ、ＧａＮ、ダイヤモンド等であってもよい。
本発明の半導体装置は、たとえば、電気自動車（ハイブリッド車を含む）、電車、産業用ロボットなどの動力源として利用される電動モータを駆動するための駆動回路を構成するインバータ回路に用いられるパワーモジュールに組み込むことができる。また、太陽電池、風力発電機その他の発電装置（とくに自家発電装置）が発生する電力を商用電源の電力と整合するように変換するインバータ回路に用いられるパワーモジュールにも組み込むことができる。
また、前述の実施形態の開示から把握される特徴は、異なる実施形態間でも互いに組み合わせることができる。また、各実施形態において表した構成要素は、この発明の範囲で組み合わせることができる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
１ 半導体装置
２ ＳｉＣ基板
３ ｎ−ドレイン層
４ ｐ型チャネル層
５ ｎ＋型ソース層
６ 表面
７ ゲートトレンチ
８ 底面
９ 側面
１０ ゲート絶縁膜
１１ 底面絶縁膜
１２ 側面絶縁膜
１３ 平面絶縁膜
１４ ゲート電極
１５ 延出部
１６ 上面
１７ 外周部
２１ 半導体装置
２２ 傾斜面
２３ 上部エッジ
２４ オーバーハング部
２５ 括れ部
３１ 半導体装置
３２ 円形面
３３ 上部エッジ
４１ 半導体装置
４２ 層間膜
４３ コンタクトホール

Claims (12)

  1. 第１導電型のドレイン層、第２導電型のチャネル層および第１導電型のソース層が順に積層された構造を有し、前記ソース層がその表面に露出した半導体層と、
    前記半導体層の前記表面から前記ソース層および前記チャネル層を貫通して、最深部が前記ドレイン層に達するゲートトレンチと、
    前記ゲートトレンチの内面および前記半導体層の前記表面に倣って形成されたゲート絶縁膜と、
    前記ゲート絶縁膜を介して前記ゲートトレンチに埋め込まれたゲート電極とを含み、
    前記ゲート絶縁膜の前記半導体層の前記表面に接する部分は、前記ゲートトレンチの側面で前記チャネル層に接する部分に比べて厚く形成されている、半導体装置。
  2. 前記ゲート絶縁膜の前記ゲートトレンチの底面に接する部分は、前記チャネル層に接する部分に比べて厚く形成されている、請求項１に記載の半導体装置。
  3. 前記ゲート電極は、前記半導体層の前記表面の上方に延びる延出部を有している、請求項１または２に記載の半導体装置。
  4. 前記ゲート電極の前記延出部の上面は、前記ゲート絶縁膜の前記半導体層の前記表面に接する部分の厚さ方向途中に位置している、請求項３に記載の半導体装置。
  5. 前記ゲートトレンチは、前記底面から開口端に至るまで一定の幅で形成されており、
    前記ゲート絶縁膜は、前記ゲートトレンチの前記側面で前記チャネル層および前記ソース層に接する部分が一定の厚さを有している、請求項１〜４のいずれか一項に記載の半導体装置。
  6. 前記ゲートトレンチは、その開口端に形成され、前記半導体層の前記表面に連なる傾斜面を前記側面の一部として有する上部エッジを含み、
    前記ゲート絶縁膜は、前記上部エッジにおいて前記ゲートトレンチの内方へ張り出したオーバーハング部を含む、請求項１〜４のいずれか一項に記載の半導体装置。
  7. 前記ゲートトレンチは、その開口端に形成され、前記半導体層の前記表面に連なる円形面を前記側面の一部として有する上部エッジを含み、
    前記ゲート絶縁膜は、前記上部エッジにおいて前記ゲートトレンチの内方へ張り出したオーバーハング部を含む、請求項１〜４のいずれか一項に記載の半導体装置。
  8. 前記オーバーハング部は、前記ゲートトレンチを幅方向に横切る切断面での断面視において、前記ゲートトレンチの内方へ膨らむ円形状を有している、請求項６または７に記載の半導体装置。
  9. 前記ゲート電極は、前記断面視において前記オーバーハング部に沿って円形状に選択的に凹んだ括れ部を有している、請求項８に記載の半導体装置。
  10. 前記半導体装置は、前記ゲート絶縁膜の前記半導体層の前記表面に接する部分を覆うように、前記半導体層上に形成された層間膜をさらに含み、
    前記層間膜には、前記ソース層を選択的に露出させるコンタクトホールが形成されている、請求項１〜９のいずれか一項に記載の半導体装置。
  11. 前記ソース層は、１μｍ〜１０μｍの厚さを有している、請求項１〜１０のいずれか一項に記載の半導体装置。
  12. 前記半導体層は、炭化シリコン（ＳｉＣ）からなる、請求項１〜１１のいずれか一項に記載の半導体装置。
JP2012181159A 2012-08-17 2012-08-17 半導体装置 Active JP6112700B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2012181159A JP6112700B2 (ja) 2012-08-17 2012-08-17 半導体装置
PCT/JP2013/071876 WO2014027662A1 (ja) 2012-08-17 2013-08-13 半導体装置
CN201380044071.5A CN104541378B (zh) 2012-08-17 2013-08-13 半导体装置
EP13879583.6A EP2887401B1 (en) 2012-08-17 2013-08-13 Semiconductor device
US14/422,097 US20150214354A1 (en) 2012-08-17 2013-08-13 Semiconductor device
EP19217793.9A EP3651207B1 (en) 2012-08-17 2013-08-13 Semiconductor device
CN201910035769.XA CN110010462A (zh) 2012-08-17 2013-08-13 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012181159A JP6112700B2 (ja) 2012-08-17 2012-08-17 半導体装置

Publications (2)

Publication Number Publication Date
JP2014038966A true JP2014038966A (ja) 2014-02-27
JP6112700B2 JP6112700B2 (ja) 2017-04-12

Family

ID=50286863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012181159A Active JP6112700B2 (ja) 2012-08-17 2012-08-17 半導体装置

Country Status (5)

Country Link
US (1) US20150214354A1 (ja)
EP (2) EP2887401B1 (ja)
JP (1) JP6112700B2 (ja)
CN (2) CN110010462A (ja)
WO (1) WO2014027662A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015193965A1 (ja) * 2014-06-17 2015-12-23 株式会社日立製作所 半導体装置、パワーモジュール、電力変換装置、鉄道車両、および半導体装置の製造方法
JP2016134387A (ja) * 2015-01-15 2016-07-25 富士電機株式会社 半導体装置
JP2016225343A (ja) * 2015-05-27 2016-12-28 株式会社豊田中央研究所 半導体装置
JP2018060924A (ja) * 2016-10-05 2018-04-12 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2019140152A (ja) * 2018-02-06 2019-08-22 株式会社豊田中央研究所 半導体装置
JP2019161200A (ja) * 2017-05-17 2019-09-19 ローム株式会社 半導体装置
WO2021024972A1 (ja) * 2019-08-05 2021-02-11 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US12477788B2 (en) 2017-05-17 2025-11-18 Rohm Ltd. Semiconductor device

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6098474B2 (ja) * 2013-10-24 2017-03-22 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2016048747A (ja) * 2014-08-28 2016-04-07 株式会社豊田中央研究所 トレンチゲート電極を備えている半導体装置
US9449921B1 (en) * 2015-12-15 2016-09-20 International Business Machines Corporation Voidless contact metal structures
JP6763727B2 (ja) * 2016-09-15 2020-09-30 トヨタ自動車株式会社 スイッチング装置とその製造方法
JP6773198B1 (ja) 2019-11-06 2020-10-21 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN114792734A (zh) * 2022-06-22 2022-07-26 深圳芯能半导体技术有限公司 一种双沟槽碳化硅mosfet及其制备方法
CN115425089A (zh) * 2022-11-07 2022-12-02 广东芯聚能半导体有限公司 半导体结构及其制备方法
TWI835394B (zh) * 2022-11-08 2024-03-11 財團法人工業技術研究院 半導體元件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07326755A (ja) * 1994-04-06 1995-12-12 Nippondenso Co Ltd 半導体装置及びその製造方法
JPH09307101A (ja) * 1996-05-15 1997-11-28 Toyota Central Res & Dev Lab Inc 半導体装置およびその製造方法
JPH10125905A (ja) * 1996-10-17 1998-05-15 Denso Corp 半導体基板および半導体基板のそり矯正方法
JP2001196587A (ja) * 2000-01-14 2001-07-19 Denso Corp 半導体装置およびその製造方法
JP2004266140A (ja) * 2003-03-03 2004-09-24 Denso Corp 半導体装置及びその製造方法
US20070075362A1 (en) * 2005-09-30 2007-04-05 Ching-Yuan Wu Self-aligned schottky-barrier clamped trench DMOS transistor structure and its manufacturing methods

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69534888T2 (de) * 1994-04-06 2006-11-02 Denso Corp., Kariya Herstellungsverfahren für Halbleiterbauelement mit Graben
US5723376A (en) * 1994-06-23 1998-03-03 Nippondenso Co., Ltd. Method of manufacturing SiC semiconductor device having double oxide film formation to reduce film defects
US5952679A (en) * 1996-10-17 1999-09-14 Denso Corporation Semiconductor substrate and method for straightening warp of semiconductor substrate
JP3667906B2 (ja) * 1996-11-25 2005-07-06 三洋電機株式会社 半導体装置及び半導体装置の製造方法
JP4643540B2 (ja) * 1997-04-11 2011-03-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JPH11307767A (ja) * 1998-04-21 1999-11-05 Nec Kansai Ltd 絶縁ゲート型半導体装置
US6455378B1 (en) * 1999-10-26 2002-09-24 Hitachi, Ltd. Method of manufacturing a trench gate power transistor with a thick bottom insulator
US6864532B2 (en) * 2000-01-14 2005-03-08 Denso Corporation Semiconductor device and method for manufacturing the same
ITMI20010039A1 (it) * 2000-01-14 2002-07-11 Denso Corp Dispositivo a semiconduttori e metodo per la fabbricazione dello stesso
JP4852792B2 (ja) * 2001-03-30 2012-01-11 株式会社デンソー 半導体装置の製造方法
JP4299665B2 (ja) * 2001-08-10 2009-07-22 シリコニックス インコーポレーテッド 活性トレンチコーナおよび厚底の酸化物を備えたトレンチｍｉｓデバイス、ならびにこれを製造する方法
GB0129450D0 (en) * 2001-12-08 2002-01-30 Koninkl Philips Electronics Nv Trenched semiconductor devices and their manufacture
JP5135885B2 (ja) 2007-05-24 2013-02-06 富士電機株式会社 炭化珪素半導体装置の製造方法
US8384152B2 (en) * 2007-09-20 2013-02-26 Rohm Co., Ltd. Semiconductor device having trench gate VDMOSFET and method of manufacturing the same
KR20090075064A (ko) * 2008-01-03 2009-07-08 삼성전자주식회사 차등 게이트 유전막을 갖는 반도체소자의 제조방법 및관련된 소자
JP2009302510A (ja) * 2008-03-03 2009-12-24 Fuji Electric Device Technology Co Ltd トレンチゲート型半導体装置およびその製造方法
KR20100106017A (ko) * 2009-03-23 2010-10-01 삼성전자주식회사 리세스 채널 트랜지스터 및 이의 제조 방법
KR101167204B1 (ko) * 2009-11-19 2012-07-24 매그나칩 반도체 유한회사 반도체 장치 제조방법
JP5541532B2 (ja) 2011-03-02 2014-07-09 住友金属鉱山株式会社 示差熱天秤質量分析によるアンモニアの発生温度および発生量の評価方法
JP5729331B2 (ja) * 2011-04-12 2015-06-03 株式会社デンソー 半導体装置の製造方法及び半導体装置
JP2013232533A (ja) * 2012-04-27 2013-11-14 Rohm Co Ltd 半導体装置および半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07326755A (ja) * 1994-04-06 1995-12-12 Nippondenso Co Ltd 半導体装置及びその製造方法
JPH09307101A (ja) * 1996-05-15 1997-11-28 Toyota Central Res & Dev Lab Inc 半導体装置およびその製造方法
JPH10125905A (ja) * 1996-10-17 1998-05-15 Denso Corp 半導体基板および半導体基板のそり矯正方法
JP2001196587A (ja) * 2000-01-14 2001-07-19 Denso Corp 半導体装置およびその製造方法
JP2004266140A (ja) * 2003-03-03 2004-09-24 Denso Corp 半導体装置及びその製造方法
US20070075362A1 (en) * 2005-09-30 2007-04-05 Ching-Yuan Wu Self-aligned schottky-barrier clamped trench DMOS transistor structure and its manufacturing methods

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015193965A1 (ja) * 2014-06-17 2015-12-23 株式会社日立製作所 半導体装置、パワーモジュール、電力変換装置、鉄道車両、および半導体装置の製造方法
JP2016134387A (ja) * 2015-01-15 2016-07-25 富士電機株式会社 半導体装置
JP2016225343A (ja) * 2015-05-27 2016-12-28 株式会社豊田中央研究所 半導体装置
JP2018060924A (ja) * 2016-10-05 2018-04-12 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2019161200A (ja) * 2017-05-17 2019-09-19 ローム株式会社 半導体装置
US11605707B2 (en) 2017-05-17 2023-03-14 Rohm Co., Ltd. Semiconductor device
JP7280666B2 (ja) 2017-05-17 2023-05-24 ローム株式会社 半導体装置およびその製造方法
US12477788B2 (en) 2017-05-17 2025-11-18 Rohm Ltd. Semiconductor device
JP2019140152A (ja) * 2018-02-06 2019-08-22 株式会社豊田中央研究所 半導体装置
WO2021024972A1 (ja) * 2019-08-05 2021-02-11 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法

Also Published As

Publication number Publication date
EP3651207A1 (en) 2020-05-13
EP3651207B1 (en) 2021-09-29
CN104541378B (zh) 2019-02-12
CN110010462A (zh) 2019-07-12
EP2887401A4 (en) 2016-04-20
US20150214354A1 (en) 2015-07-30
EP2887401A1 (en) 2015-06-24
JP6112700B2 (ja) 2017-04-12
EP2887401B1 (en) 2020-01-22
CN104541378A (zh) 2015-04-22
WO2014027662A1 (ja) 2014-02-20

Similar Documents

Publication Publication Date Title
JP6112700B2 (ja) 半導体装置
JP5732790B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6061181B2 (ja) 半導体装置
JP6354525B2 (ja) 炭化珪素半導体装置の製造方法
JP5767857B2 (ja) トレンチ型ｍｏｓｆｅｔ及びその製造方法
JP5825201B2 (ja) 半導体装置およびその製造方法
WO2014136801A1 (ja) 半導体装置
JP2014146666A (ja) 半導体装置
JP2014160715A (ja) 半導体装置およびその製造方法
TWI633674B (zh) 半導體裝置以及半導體裝置的製造方法
JP2014175313A (ja) 半導体装置
JP2009130357A (ja) トレンチｍｏｓｆｅｔ及びその製造方法
JP7605241B2 (ja) トレンチ型半導体装置の製造方法
JP5149922B2 (ja) 半導体素子
JP5054735B2 (ja) 半導体基材内に材料層を製造する方法
WO2016027721A1 (ja) 半導体装置および半導体装置の製造方法
JP2013131695A (ja) 半導体装置およびその製造方法
CN102163552A (zh) 半导体元件的制造方法
JP2010182912A (ja) 半導体装置の製造方法
JP6092680B2 (ja) 半導体装置及び半導体装置の製造方法
JP2012199468A (ja) 半導体装置の製造方法
CN103383968A (zh) 一种界面电荷补偿肖特基半导体装置及其制备方法
TWI642116B (zh) 製作半導體元件的方法
JP5599835B2 (ja) 半導体素子の製造方法
JP4096795B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160630

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170209

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170309

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170313

R150 Certificate of patent or registration of utility model

Ref document number: 6112700

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250