JP2014022730A - 磁気素子及びその製造方法 - Google Patents
磁気素子及びその製造方法 Download PDFInfo
- Publication number
- JP2014022730A JP2014022730A JP2013144589A JP2013144589A JP2014022730A JP 2014022730 A JP2014022730 A JP 2014022730A JP 2013144589 A JP2013144589 A JP 2013144589A JP 2013144589 A JP2013144589 A JP 2013144589A JP 2014022730 A JP2014022730 A JP 2014022730A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- magnetic element
- magnetic
- magnetization fixed
- element according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Materials of the active region
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Thin Magnetic Films (AREA)
Abstract
【課題】 漏れ磁界によるスイッチング不良を防止し、安定したスイッチング特性及び高い読み出しマージンを確保する磁気素子を提供する。
【解決手段】 含まれる窒素の割合が比較的低いTiN膜から形成される電極110上にはバッファ層114及びシード層120を介してSAF構造を持つ上部磁化固定層180及び上部磁化固定層180での漏れ磁界を相殺する下部磁化固定層130が設けられる。バッファ層114とシード層120とは同じ結晶構造を有し、バッファ層114を構成する原子は、(0001)面において最密充填構造となるよう配置されている。これにより、高い垂直磁気異方性を持つ長範囲規則の超格子から構成される下部磁化固定層130を比較的低温下で形成することができる。したがって、上部磁化固定層180での漏れ磁界が効率よく相殺され、スイッチング特性を向上することができる。
【選択図】 図4
【解決手段】 含まれる窒素の割合が比較的低いTiN膜から形成される電極110上にはバッファ層114及びシード層120を介してSAF構造を持つ上部磁化固定層180及び上部磁化固定層180での漏れ磁界を相殺する下部磁化固定層130が設けられる。バッファ層114とシード層120とは同じ結晶構造を有し、バッファ層114を構成する原子は、(0001)面において最密充填構造となるよう配置されている。これにより、高い垂直磁気異方性を持つ長範囲規則の超格子から構成される下部磁化固定層130を比較的低温下で形成することができる。したがって、上部磁化固定層180での漏れ磁界が効率よく相殺され、スイッチング特性を向上することができる。
【選択図】 図4
Description
本発明の技術的思想は、垂直磁気異方性(PMA:perpendicular magnetic anisotropy)を持つ磁性層を備える磁気素子及びその製造方法に関する。
磁気トンネル接合(magnetic tunnel junction:MTJ)の磁気抵抗特性を用いる磁気素子についての多くの研究がなされつつある。特に、高集積化したMRAM(magnetic random access memory)素子のMTJセルが微細化するにつれて、MTJセルに直接電流を印加して磁化反転を誘導し、STT(spin transfer torque)という物理現象によって情報を保存するSTT−MRAMが注目されている。高集積化したSTT−MRAMを具現するために微細なサイズのMTJ構造を形成する必要があり、このように微細なサイズのMTJ構造の磁性層内で十分な垂直磁気異方性を確保する必要がある。例えば、特許文献1には、メモリセルの磁気トンネル接合の形成方法が記載されている。
本発明の目的は、漏れ磁界(stray field)によるスイッチング不良を防止し、高いスピン分極率によって安定したスイッチング特性及び高い読み出しマージン(reading margin)を確保する磁気素子を提供することにある。
また、本発明の他の目的は、電極物質とのマッチングが良好に行われつつ高い垂直磁気異方性を発生させ、かつ高いスピン分極率によって安定したスイッチング特性を提供できる積層構造を持つ磁気素子の製造方法を提供することにある。
また、本発明の他の目的は、電極物質とのマッチングが良好に行われつつ高い垂直磁気異方性を発生させ、かつ高いスピン分極率によって安定したスイッチング特性を提供できる積層構造を持つ磁気素子の製造方法を提供することにある。
本発明の磁気素子は、磁気抵抗素子と、磁気抵抗素子に電流を印加するために磁気抵抗素子を介して配された下部電極及び上部電極を含むメモリセルと、を備える。磁気抵抗素子は、下部電極に当接し、磁気抵抗素子での垂直磁気異方性を誘導するための結晶軸を制御するバッファ層と、バッファ層に当接し、hcp(0001)結晶面に配向したシード層と、シード層に当接し、L11型原子規則構造を持つ垂直磁化固定層と、を含む。
また、本発明の磁気素子は、電極と、電極上に形成されたバッファ層と、バッファ層上に形成されたシード層と、シード層上に形成された第1磁化層と、第1磁化層上に形成された第1トンネルバリアと、第1トンネルバリア上に形成された第2磁化層と、第2磁化層上に形成され、SAF(synthetic antiferromagnetic coupling)構造を持つ第3磁化層と、を含む。
また、本発明の磁気素子は、電極と、電極に当接し、磁気抵抗素子での垂直磁気異方性を誘導するための結晶軸を制御するバッファ層と、バッファ層に当接し、hcp(0001)結晶面に配向されたシード層と、シード層に当接し、L11型原子規則構造を持つ下部磁化固定層と、下部磁化固定層上に形成されたトンネルバリアと、トンネルバリア上に形成された自由層と、を含む。
また、本発明の磁気素子の製造方法は、電極上にhcp(0001)結晶構造または非晶質構造を持つバッファ層を形成する段階と、バッファ層上に、hcp(0001)結晶構造を持つシード層を形成する段階と、シード層上に垂直磁化固定層を形成する段階と、を含む。
本発明の磁気素子の製造方法は、TiN膜からなる電極を形成する段階と、TiN膜の上面に当接し、hcp(0001)結晶構造または非晶質構造を持つバッファ層を形成する段階と、バッファ層の上面に当接するRu膜からなるシード層を形成する段階と、Ru膜上にL11型原子規則構造を持つ磁化固定層を形成する段階と、磁化固定層の上面に当接し、上面に対して垂直方向に磁化したCoFeB分極強化層を形成する段階と、を含む。
本発明の磁気素子は、漏れ磁界によるスイッチング不良を防止し、高いスピン分極率によって安定したスイッチング特性を提供できる。
以下、添付した図面を参照して本発明の実施形態を詳細に説明する。図面上の同じ構成要素については同じ参照符号を使い、これらについての重なる説明は略する。
本発明の実施形態は、当業者に本発明をさらに完全に説明するために提供されるものであり、下記の実施形態はいろいろな異なる形態に変形され、本発明の範囲が下記の実施形態に限定されるものではない。かえって、これら実施形態は本開示をさらに充実かつ完全にし、当業者に本発明の思想を完全に伝達するために提供されるものである。
本明細書で「第1」及び「第2」などの用語が、多様な部材、領域、層、部位及び/または構成要素を説明するために使われるが、これら部材、部品、領域、層、部位及び/または構成要素は、これら用語によって限定されてはならないということは明らかである。これら用語は特定順序や上下、または優劣を意味せず、一つの部材、領域、部位、または構成要素を他の部材、領域、部位または構成要素から区別するために使われる。よって、以下で詳述する「第1部材」、「第1領域」、「第1部位」または「第1構成要素」は、本発明の思想から逸脱せずに「第2部材」、「第2領域」、「第2部位」または「第2構成要素」を指称できる。例えば、本発明の権利範囲から逸脱しないまま、第1構成要素は第2構成要素と称されても、類似して第2構成要素も第1構成要素と称されてもよい。
特に定義されない限り、ここで使われるすべての用語は技術用語及び科学用語を含み、当業者が共通的に理解しているところと同じ意味を持つ。また、通常的に使われる、辞書に定義された用語は、関連技術の脈絡でこれらが意味するところと一貫した意味を持つと解釈されねばならず、ここで明示的に定義しない限り、過度に形式的な意味に解釈されてはならないということは理解できるであろう。
ある実施形態が異なって具現可能な場合に、特定の工程順序は説明される順序と異なって行われてもよい。例えば、連続して説明される2つの工程が実質的に同時に行われてもよく、説明される順序と逆の順序に行われてもよい。
添付図面において、例えば、製造技術及び/または公差によって、図示された形状の変形が予想される。よって、本発明の実施形態は本明細書に示した領域の特定形状に制限されると解釈されてはならず、例えば、製造過程で招来される形状の変化を含まねばならない。
(第1実施形態)
図1は、本発明の技術的思想による第1実施形態による磁気素子10の概略的な構成を示す図面である。図1には、STT−MRAMからなる磁気素子10のメモリセル20が例示されている。
図1は、本発明の技術的思想による第1実施形態による磁気素子10の概略的な構成を示す図面である。図1には、STT−MRAMからなる磁気素子10のメモリセル20が例示されている。
メモリセル20は、MTJ(Magnetic Tunnel Junction)構造30及びセルトランジスタCTを備える。セルトランジスタCTのゲートはワードラインWLに連結され、セルトランジスタCTの一電極は、MTJ構造30を通じてビットラインBLに連結される。セルトランジスタCTの他の電極は、ソースラインSLに連結される。
MTJ構造30は、固定層32及び自由層34と、これらの間に介在されたトンネルバリア36と、を備える。固定層32は、固定層32をなす膜面に対して垂直方向に磁化容易軸(magnetization easy axis)を持って磁化方向が固定されている。自由層34は、自由層34をなす膜面に対して垂直方向に磁化容易軸を持ち、磁化方向は条件によって可変的である。
MTJ構造30の抵抗値は、自由層34の磁化方向によって変わる。自由層34での磁化方向と固定層32での磁化方向とが平行である時、MTJ構造30は低い抵抗値を持ち、データ‘0’を保存できる。自由層34での磁化方向と固定層32での磁化方向とが逆平行(antiparallel)である時、MTJ構造30は高い抵抗値を持ち、データ‘1’を保存できる。図1で、固定層32及び自由層34の位置は例示されたところに限定されず、それぞれの位置が互いに変わってもよい。
図1に例示した磁気素子10で、STT−MRAMの書き込み動作のために、ワードラインWLにロジッグハイの電圧を与えてセルトランジスタCTをターンオンさせ、ビットラインBLとソースラインSLとの間に書き込み電流WC1、WC2を印加する。この時、書き込み電流WC1、WC2の方向に沿って自由層34の磁化方向が定められる。例えば、書き込み電流WC1を印加すれば、固定層32と同じスピン方向を持つ自由電子が自由層34にトルクを印加し、自由層34が固定層32と同方向に磁化する。また、書き込み電流WC2を印加すれば、固定層32と逆のスピンを持つ電子が自由層34に戻って自由層34にトルクを印加し、自由層34は固定層32と逆方向に磁化する。このように、MTJ構造30で自由層34の磁化方向は、スピン伝達トルク(STT:spin transfer torque)によって変わる。
図1に例示した磁気素子10で、STT−MRAMの読み出し動作のために、ワードラインWLにロジッグハイの電圧を与えてセルトランジスタCTをターンオンさせ、ビットラインBLからソースラインSL方向に読み出し電流を印加して、MTJ構造30に保存されたデータを判別する。この時、読み出し電流の強度は書き込み電流WC1、WC2の強度より非常に小さいため、読み出し電流によって自由層34の磁化方向が変わらない。
高集積及び高速STT−MRAMを商用化するためには、MTJ構造の自由層で安定したスイッチング特性及び高い読み出しマージンを確保せねばならない。垂直MTJ構造で、固定層は、垂直SAF(synthetic antiferromagnetic coupling)構造からなる。
図2は、SAF構造を持つ垂直磁化固定層PLを含むMTJ構造50を例示した図面である。
SAF構造を持つ垂直磁化固定層PLは、非磁性薄膜(thin non−magnetic layer)NMによって互いに分離された2つの強磁性層(ferromagnetic layer)FM1、FM2を含む。2つの強磁性層FM1、FM2の間に挿入した非磁性薄膜NMによるRKKY(Ruderman−Kittel−Kasuya−Yosida)相互作用によって、SAF構造で反強磁性結合特性が示される。2つの強磁性層FM1、FM2の互いに作用する反強磁性結合によって各強磁性層の磁区は互いに逆方向に整列し、SAF構造の全体磁化量を最小にする。
外部から自由層FLに印加される磁場が徐々に増加して磁化逆転のしきい値に至れば、磁化逆転現象によって電気抵抗値が瞬時に変わる。本明細書では、この時の磁場を反転磁場(switching field)Hcと表示する。ところが、垂直磁化固定層PLのSAF構造で、漏れ磁界が相殺されずに残る可能性がある。漏れ磁界による磁場が形成されれば、自由層FLの磁化過程に影響を与える。固定層PLでの漏れ磁界は、自由層FLでのHcシフト現象を引き起こす。
図3は、図2に例示したようなSAF構造の固定層を持つMTJ構造で、自由層FLでのHcシフト現象が発生する例を説明するためのグラフである。
固定層PLでの漏れ磁界は自由層FLのHc分布のシフトを引き起こし、スイッチング電圧の散布をもたらすか、または図3に例示したように、自由層FLでHc分布が、固定層を構成する2つの強磁性層FM1、FM2のうちいずれか一つのHc分布と重なってスイッチング不良をもたらす。
第1実施形態では、固定層PLでの漏れ磁界を相殺させて自由層FLのHcシフト現象を抑制し、かつスイッチング特性を向上させるMTJ構造を持つ磁気素子を提供する。
図4は、第1実施形態による磁気素子100を示す断面図である。
磁気素子100は、電極110と、電極110に当接して形成されるバッファ層114と、バッファ層114に当接して形成されるシード層120と、シード層120上に形成された下部磁化固定層130と、を含む。
バッファ層114は、電極110とシード層120との間に設けられ電極110の結晶構造及びシード層120の結晶構造とマッチングし、シード層120の垂直配向性が向上するようにシード層120の結晶軸を制御する。
電極110は、金属または金属チッ化物からなる。例えば、電極110はTiNからなる。
電極110を形成するために、CVD(chemical vapor deposition)、PVD(physical vapor deposition)、ALD(atomic layer deposition)、または反応性PLD(reactive pulsed laser deposition)工程によって形成される。
下部磁化固定層130は、SAF構造を持つ上部磁化固定層180での漏れ磁界を相殺し安定したスイッチング特性を提供するためのものである。下部磁化固定層130は、高い垂直磁気異方性を持つ長範囲規則(long−range order)の超格子からなる。
下部磁化固定層130を高い垂直磁気異方性を持つ長範囲規則の超格子として成形するとき、電極110と下部磁化固定層130との間に挿入されるバッファ層114及びシード層120が重要な役割を行う。MRAM素子で、電極110はトランジスタに連結される。よって、下部磁化固定層130で十分な磁化特性を確保するためには、電極110を構成する材料と下部磁化固定層130を構成する材料とのマッチングが重要である。第1実施形態では、電極110を構成する材料と下部磁化固定層130を構成する材料とのマッチングのために、電極110と下部磁化固定層130との間に、シード層120の結晶軸を制御するためのバッファ層114と、下部磁化固定層130が長範囲規則の超格子で形成されるときに必要なシード層120と、を順次に形成する。
電極110は、低い配線抵抗を具現するために含まれる窒素の割合が比較的低いTiN膜からなる。例えば、電極110は、N原子比がTi原子比より小さなTiN膜からなる。第1実施形態では、電極110、バッファ層114、及びシード層120は同じ結晶構造を持つ。例えば、電極110、バッファ層114、及びシード層120は、それぞれhcp(hexagonalclose−packedlattice:六方最密格子)結晶構造を持つ。
第1実施形態の変形例では、電極110の結晶構造とは関係なく、バッファ層114及びシード層120は同じ結晶構造を持つ。例えば、バッファ層114及びシード層120は、hcp(0001)結晶構造を持つ。このために、バッファ層114は、Ti、Zr、Hf、Y、ScまたはMgからなる薄膜を含む。そして、シード層120はRu層を含む。
図5A及び図5Bは、hcp(0001)結晶構造を持つバッファ層114内での複数の原子114Aの配列を示す一部斜視図及び一部平面図である。
バッファ層114を構成する複数の原子114Aは、最密充填面である(0001)面において最密充填構造となるよう配置されている。
再び図4を参照すれば、シード層120は、図5A及び図5Bに例示した複数の原子114Aの配列構造と同じ方式に配列された複数の金属原子を含む。
第1実施形態の変形例で、図4に例示したバッファ層114は非晶質層からなり、シード層120はhcp(0001)結晶構造を持つ。バッファ層114は、Coを含む非晶質合金層からなる。例えば、バッファ層114は、CoZr、CoHfまたはCoFeBTaからなる薄膜を含む。
バッファ層114及びシード層120は、それぞれCVD、PVD、ALDまたは反応性PLD工程によって形成される。第1実施形態では、バッファ層114及びシード層120は、それぞれスパッタリングガスとしてクリプトンガスを使うDCマグネトロンスパッタリング工程によって形成される。
バッファ層114は、約0.1〜1.5nmの厚さを持つ。シード層120は、約1〜10nmの厚さを持つ。シード層120の厚さは、バッファ層114の厚さよりさらに大きくなる。
下部磁化固定層130は、シード層120に当接する面に対して垂直方向に磁化容易軸を持つ。下部磁化固定層130では磁化方向が変わらない。図4には、下部磁化固定層130の磁化方向が電極110に対して逆方向、すなわち、上部磁化固定層180に向かう方向に例示されているが、これに限定されるものではない。下部磁化固定層130の磁化方向が電極110に向かうように形成されてもよい。
第1実施形態では、下部磁化固定層130は、L11型原子規則構造を持つ。シード層120がhcp(0001)構造を持つことで、シード層120上に下部磁化固定層130を形成する時、111面での成長を促進させ、シード層120上でL11型原子規則構造を持つ長範囲規則の超格子からなる下部磁化固定層130が形成される(ここで、L11は、strukturbericht designationによって名付けたものである)。
L11型原子規則構造は準安定性菱面相(quasistable rhombohedral phase)を持ち、膜面に対して垂直の磁化容易軸を持つ。L11構造を持つ下部磁化固定層130で、構成元素が<111>方向に沿って積層されたfcc層を含む。
図6Aは、L11構造を持つ下部磁化固定層130内で複数の元素の例示的な配列構造を示す一部斜視図であり、図6Bは、L11構造を持つ下部磁化固定層130の結晶構造を示す図面である。
下部磁化固定層130は、第1原子132からなる第1層132Aと、第2原子134からなる第2層134Aと、が交互に形成された垂直磁化固定層からなる。第1実施形態では、下部磁化固定層130は、Co基盤の垂直磁化固定層からなる。例えば、下部磁化固定層130の第1原子132は、Coであり、下部磁化固定層130の第2原子134は、PtまたはPdである。下部磁化固定層130で、第1層132A及び第2層134Aはそれぞれfcc(111)面に配向する。
第1実施形態では、下部磁化固定層130は、約1〜2Åの厚さを持つCo膜と、約1〜2Åの厚さを持つPt膜とが交互に複数回積層された[Co/Pt]×n(n:繰り返し回数)構造を持つ。第1実施形態の変形例では、下部磁化固定層130は、約1〜2Åの厚さを持つCo膜と、約1〜2Åの厚さを持つPd膜とが交互に複数回積層された[Co/Pd]×n(n:繰り返し回数)構造を持つ。
下部磁化固定層130は、固相エピタキシ成長による超薄膜エピタキシャル成長工程によって形成される。例えば、下部磁化固定層130は、MBE(molecular beam epitaxy)またはMOCVD(metal organic CVD)工程によって形成される。
下部磁化固定層130は、約200〜400℃の比較的低温の工程温度下で形成される。例えば、下部磁化固定層130は、約300℃の温度下で形成される。このように、下部磁化固定層130を比較的低い工程温度下で形成できるので、磁気素子100の他の部分に高温工程による悪影響を及ぼさずに下部磁化固定層130を容易に形成できる。また、垂直磁性特性を持つ磁性層を含むMTJ構造で、後続の高温アーニリング工程下でも磁性層での垂直磁性特性が劣化せずに維持されねばならない。下部磁化固定層130を構成するL11構造の超格子層は、約370℃の後続アーニリング工程温度下でも安定した垂直特性を維持し、優秀な垂直磁性特性を保有する。
下部磁化固定層130は、MBE工程、マグネトロンスパッタリング工程、及びUHV(ultra−high vacuum)スパッタリング工程などによって形成される。下部磁化固定層は、約20〜30Åの厚さを持つ。
下部磁化固定層130は、優秀な垂直異方性を持って比較的低温下で形成するので、磁気素子に好適に適用できる。
再び図4を参照すれば、シード層120の(0001)最密面は、L11構造を持つ下部磁化固定層130のfcc(111)最密面への整合性を持っている。よって、バッファ層114上にシード層120を形成することで、バッファ層114によってシード層120の垂直配向性が向上した状態でシード層120上にL11型超格子層を形成すれば、シード層120を構成する元素のグレーンの垂直(out−of−plane)軸に沿って、L11型超格子層が長範囲規則構造に成長して高い垂直異方性を持ち、保磁力が急増して磁気素子の信頼性が向上し、磁気素子の駆動電力が低減する。
下部磁化固定層130上には、下部磁化固定層130でのスピン分極を増加させるための第1分極強化層150が形成されている。第1分極強化層150は、Co、Fe及びB原子からなる磁性層(以下、「CoFeB磁性層」という)からなる。CoFeB磁性層は、基本的に水平磁気異方性を持つ物質である。しかし、CoFeB磁性層をL11型超格子層からなる下部磁化固定層130と接合させて形成する場合、CoFeB磁性層は、少なくとも17Åの厚さまで垂直に配向できる。よって、下部磁化固定層130の上に形成される第1分極強化層150は、垂直配向されたCoFeB磁性層からなり、下部磁化固定層130と第1分極強化層150との組み合わせによって高いスピン分極率を提供できる。第1分極強化層150の磁化方向は、下部磁化固定層130の磁化方向と同じ磁化方向を持つ。第1分極強化層150は、約10〜20Åの厚さを持つ。
第1分極強化層150上には、第1トンネルバリア160が形成されており、第1トンネルバリア160上には、磁化方向の可変的な磁化自由層164が形成されている。また、磁化自由層164上には、第2トンネルバリア170が形成されており、第2トンネルバリア170上には、上部磁化固定層180が形成されている。
第1トンネルバリア160及び第2トンネルバリア170は、非磁性物質を含む。第1実施形態では、第1トンネルバリア160及び第2トンネルバリア170は、Mg、Ti、Al、MgZn及びMgBから選択されるいずれか一つの物質の酸化物からなる。第1実施形態の変形例では、第1トンネルバリア160及び第2トンネルバリア170は、チタン窒化物またはバナジウム窒化物からなる。第1実施形態では、第1トンネルバリア160及び第2トンネルバリア170は、単一層からなる。第1実施形態の変形例では、第1トンネルバリア160及び第2トンネルバリア170は、順次に積層された複数の層を含む多重層からなる。例えば、第1トンネルバリア160及び第2トンネルバリア170は、Mg/MgO、MgO/Mg及びMg/MgO/Mgから選択される多重層構造を持つ。第1実施形態では、第1トンネルバリア160より第2トンネルバリア170がさらに大きい厚さを持つ。
図4に例示した磁気素子100は、第1トンネルバリア160及び第2トンネルバリア170を含むデュアルMTJ構造を提供する。第1トンネルバリア160及び第2トンネルバリア170を含むデュアルMTJ構造を通じて電流が供給される時、磁化自由層164は、安定した磁気状態間のスイッチングが行われる。磁気素子100がデュアルMTJ構造を持つことで、さらに高集積化した磁気メモリ素子で向上した性能を提供できる。
第2トンネルバリア170と上部磁化固定層180との間には、第2分極強化層172が介在されている。
第2トンネルバリア170と上部磁化固定層180との間には、第2分極強化層172が介在されている。
第2分極強化層172は、Co、FeまたはNiから選択される強磁性物質を含む。第2分極強化層172は、高いスピン分極率及び低いダンピング定数を持つ。このために、第2分極強化層172は、B、Zn、Ru、Ag、Au、Cu、CまたはNから選択される非磁性物質をさらに含む。第1実施形態では、第2分極強化層172はCoFeB磁性層からなる。第2分極強化層172は、約10〜20Åの厚さを持つ。
上部磁化固定層180は、第1上部磁化固定層182と、第2上部磁化固定層184と、第1上部磁化固定層182と第2上部磁化固定層184との間に介在された交換結合膜186と、を含む。
第1上部磁化固定層182は、下部磁化固定層130での磁気モーメントと逆平行の磁気モーメントを持つ。第2上部磁化固定層184は、第1上部磁化固定層182と逆平行の磁気モーメントを持つ。
上部磁化固定層180は、図2を参照して、垂直磁化固定層PLについて説明したようなSAF構造を持つ。この時、第1上部磁化固定層182及び第2上部磁化固定層184は、2つの強磁性層FM1、FM2に対応する。そして、交換結合膜186は、2つの強磁性層FM1、FM2の間に挿入した非磁性薄膜NMに対応する。
第2分極強化層172は、第1上部磁化固定層182でのスピン分極を増加させる役割を行える。第2分極強化層172の磁化方向は、第1上部磁化固定層182と同じ磁化方向を持つ。
上部磁化固定層180上にキャッピング層190が形成されている。キャッピング層190は、Ta、Al、Cu、Au、Ag、Ti、TaN及びTiNから選択される少なくとも一つの物質を含む。
図4に例示した磁気素子100において、デュアルMTJ構造を通じて流れる電子の方向によって、磁気素子100での抵抗値が変わり、このような抵抗値の差を用いて、磁気素子100を含むメモリセルにデータが保存される。
図4に例示した磁気素子100で、下部磁化固定層130のHcが、上部磁化固定層180でSAF構造をなす第1上部磁化固定層182及び第2上部磁化固定層184それぞれのHc間の範囲に属するように、下部磁化固定層130のHcを最適化することで、磁化自由層164でのHcシフトを防止してスイッチング特性を向上させる。
下部磁化固定層130のHcを最適化するために、下部磁化固定層130を、L11型原子規則構造を持つ超格子層で構成する。特に、下部磁化固定層130を、高い垂直異方性及び向上した保磁力を提供する長範囲規則(long−range order)の超格子で形成するために、電極110と下部磁化固定層130との間に、バッファ層114と、バッファ層114によって結晶軸が制御されるシード層120とを順次に形成する。このように、バッファ層114及びシード層120が順次に形成されてバッファ層114によってシード層120の垂直配向性が増加した状態で、シード層120上にL11型超格子層からなる下部磁化固定層130を形成することで、下部磁化固定層130のHcが第1上部磁化固定層182及び第2上部磁化固定層184それぞれのHc間の範囲に属するように制御できる。
図7は、図4に例示した磁気素子100で、第1上部磁化固定層182、第2上部磁化固定層184、及び下部磁化固定層130それぞれのHc分布を説明するためのグラフである。
図7で、第1上部磁化固定層182のHc分布はPL1で示し、第2上部磁化固定層184のHc分布はPL2で示し、下部磁化固定層130のHc分布はPL3で示した。そして、磁化自由層164のHc分布はFLで示した。
磁気素子100で、下部磁化固定層130が高い垂直異方性を持つL11型超格子層で形成された結果として、下部磁化固定層130のHc分布が、第1上部磁化固定層182及び第2上部磁化固定層184それぞれのHc分布領域間の範囲に属する。よって、SAF構造の上部磁化固定層180で漏れ磁界がある場合にも、下部磁化固定層130によって上部磁化固定層180での漏れ磁界が相殺され、図7に例示したように、磁化自由層164でのHc分布の許容可能な読み出しマージンの範囲内に位置して、スイッチング特性が向上する。
(第2実施形態)
図8は、本発明の第2実施形態による磁気素子200を示す断面図である。図8において、図4と同じ参照符号は同一部材を示し、ここでは重複説明を回避するために、これらについての詳細な説明は略する。
図8は、本発明の第2実施形態による磁気素子200を示す断面図である。図8において、図4と同じ参照符号は同一部材を示し、ここでは重複説明を回避するために、これらについての詳細な説明は略する。
磁気素子200は、図4に例示した磁気素子100とほぼ同じ構成を持つ。但し、磁気素子200は、下部磁化固定層130と第1分極強化層150との間に介在されている第1非晶質Ta膜234と、第2分極強化層172と第1上部磁化固定層182との間に介在されている第2非晶質Ta膜274と、をさらに含む。第1非晶質Ta膜234及び第2非晶質Ta膜274は、それぞれ約2〜6Åの厚さを持つ。
第1実施形態では、磁気素子200の第1非晶質Ta膜234、第1分極強化層150、第1トンネルバリア160、磁化自由層164、第2トンネルバリア170、第2分極強化層172、第2非晶質Ta膜274、及び第1上部磁化固定層182がTa/CoFeB/MgO/CoFeB/MgO/CoFeB/Ta積層構造に形成されることで、比較的高いTMR(tunnel magnetoresistance ratio)が得られ、磁気素子200の磁性体積層構造が20nmまたはそれ以下の微細な線幅を持つ場合にも優秀な熱的安定性を得ることができ、スイッチング電流を低める。
(第3実施形態)
図9は、本発明の第3実施形態による磁気素子300を示す断面図である。図9において、図4と同じ参照符号は同一部材を示し、ここでは重複説明を回避するために、これらについての詳細な説明は略する。
図9は、本発明の第3実施形態による磁気素子300を示す断面図である。図9において、図4と同じ参照符号は同一部材を示し、ここでは重複説明を回避するために、これらについての詳細な説明は略する。
磁気素子300は、図4を参照して説明したように、電極110、バッファ層114、及びシード層120が順次に積層された構造を含む。シード層120上には、垂直磁気異方性を持つ下部磁化固定層130が形成されている。第3実施形態では、下部磁化固定層130は、L11型原子規則構造を持つ長範囲規則の超格子で形成される。
下部磁化固定層130上には、交換結合膜340及び上部磁化固定層350が順次に形成されている。上部磁化固定層350は、下部磁化固定層130と逆平行の磁気モーメントを持つ。上部磁化固定層350についてのさらに詳細な構成は、図4を参照して第2上部磁化固定層184について説明した通りである。
上部磁化固定層350上には、分極強化層360、トンネルバリア370、磁化自由層380、NOL(nano−oxide layer)382、及びキャッピング層390が順次に形成されている。
分極強化層360は、CoFeB磁性層からなる。トンネルバリア370は、非磁性物質を含む。トンネルバリア370及び磁化自由層380は、図4を参照して第2トンネルバリア170及び磁化自由層164についてそれぞれ説明した通りである。NOL382は、Ta酸化物またはMg酸化物からなる。
キャッピング層390についての詳細な構成は、図4を参照してキャッピング層190について説明した通りである。
図9に例示した磁気素子300の積層構造で、バッファ層114によってシード層120の垂直配向性が増加した状態で、シード層120上に高い垂直異方性を持つL11型超格子層からなる下部磁化固定層130を形成することで、磁気素子300で高いスピン分極度を提供でき、したがって、向上したスイッチング特性を提供できる。
(第4実施形態)
図10は、本発明の第4実施形態による磁気素子の製造方法を説明する工程順序を示すフローチャートである。
図10は、本発明の第4実施形態による磁気素子の製造方法を説明する工程順序を示すフローチャートである。
図4及び図10を参照すれば、工程410で、電極110上にシード層120の結晶軸を制御するためのバッファ層114を形成する。バッファ層114は、hcp(0001)結晶構造、または非晶質構造を持つ。第4実施形態では、バッファ層114は、hcp(0001)結晶構造を持つ薄膜からなる。hcp(0001)結晶構造を持つバッファ層114は、Ti、Zr、Hf、Y、ScまたはMgから選択される少なくとも一つの物質からなる。第4実施形態の変形例では、バッファ層114は、非晶質構造を持つ薄膜からなる。非晶質構造を持つバッファ層114は、CoZr、CoHfまたはCoFeBTaから選択される少なくとも一つの合金からなる。
第4実施形態では、バッファ層114を形成する工程は、約10〜50℃の温度で行われる。例えば、バッファ層114は、常温で形成される。バッファ層114は、CVD、PVD、ALDまたは反応性PLD工程によって形成される。第4実施形態では、バッファ層114は、スパッタリングガスとしてKrを使うDCマグネトロンスパッタリング工程によって形成される。バッファ層114は、約0.1〜1.5nmの厚さを持つように形成される。
工程420で、バッファ層114上にhcp(0001)結晶構造を持つシード層120を形成する。
バッファ層114がhcp(0001)結晶構造または非晶質構造を持つように形成された状態で、バッファ層114上にhcp(0001)結晶構造を持つシード層120を形成するので、バッファ層114によってシード層120の垂直配向性が増加する。よって、高い垂直配向性を持つシード層120が形成される。
第4実施形態では、シード層120は、Ruからなる。シード層120を形成する工程は、約10〜50℃の温度で行われる。例えば、シード層120は、常温で形成される。シード層120は、CVD、PVD、ALDまたは反応性PLD工程によって形成される。第4実施形態では、シード層120は、スパッタリングガスとしてKrを使うDCマグネトロンスパッタリング工程によって形成される。シード層120は、約1〜10nmの厚さを持つ。シード層120の厚さは、バッファ層114の厚さよりさらに大きくなる。
工程430で、シード層120上に下部磁化固定層130を形成する。
下部磁化固定層130を形成するに際して、シード層120の(0001)最密面は、L11構造を持つ下部磁化固定層130のfcc(111)最密面の成長への整合性を持っているので、hcp(0001)構造を持つシード層120上に下部磁化固定層130を形成する時、111面での成長が促進される。よって、シード層120上でL11型原子規則構造を持つ長範囲規則の超格子からなる下部磁化固定層130を形成できる。
下部磁化固定層130は、MBE工程、マグネトロンスパッタリング工程、及びUHVスパッタリング工程などによって形成される。下部磁化固定層130は、約20〜30Åの厚さを持つ。
下部磁化固定層130は、MBE工程、マグネトロンスパッタリング工程、及びUHVスパッタリング工程などによって形成される。下部磁化固定層130は、約20〜30Åの厚さを持つ。
下部磁化固定層130を形成する段階は、200〜400℃の温度で行われる。下部磁化固定層130は、優秀な垂直異方性を持って比較的低温下での形成ができるので、磁気素子に好適に適用する。
第4実施形態では、下部磁化固定層130は、[Co/Pt]×n(n:繰り返し回数)構造または[Co/Pd]×n(n:繰り返し回数)構造を持つように形成される。下部磁化固定層130は、約20〜30Åの厚さを持つように形成される。
工程440で、下部磁化固定層330の上面から上面に対して垂直方向に磁化した分極強化層150を形成する。
工程440で、下部磁化固定層330の上面から上面に対して垂直方向に磁化した分極強化層150を形成する。
分極強化層150を形成する工程は、CoFeB磁性層を形成する工程を含む。CoFeB磁性層を、L11型超格子層からなる下部磁化固定層130と接合するように形成することで、垂直に配向されるCoFeB磁性層からなる分極強化層150を形成する。第1分極強化層150の磁化方向は、下部磁化固定層130の磁化方向と同じ磁化方向を持つように形成される。第1分極強化層150は、約10〜20Åの厚さを持つように形成される。
図11Aないし図11Kは、本発明の第4実施形態による磁気素子500(図11K参照)の製造方法の工程順序を示す断面図である。本例では、図4に例示した磁気素子100の積層構造を含むSTT−MRAM(spin transfer torque magnetoresistive random access memory)素子の製造工程について説明する。図11Aないし図11Kにおいて、図4と同じ参照符号は同一部材を示し、したがって、ここではこれらについての詳細な説明は略する。
図11Aを参照すれば、基板502上に素子分離膜504を形成して活性領域506を定義し、活性領域506にトランジスタ510を形成する。
第4実施形態では、基板502は、半導体ウェーハである。基板502はSiを含む。第4実施形態の変形例では、基板502は、Geのような半導体元素、またはSiC、GaAs、InAs及びInPのような化合物半導体を含む。さらに第4実施形態の他の変形例では、基板502は、SOI(silicon on insulator)構造を持つ。例えば、基板502は、BOX層(buried oxide layer)を含む。第4実施形態では、基板502は導電領域、例えば、不純物がドーピングされたウェル、または不純物がドーピングされた構造物を含む。素子分離膜504は、STI(shallow trench isolation)構造を持つ。
トランジスタ510は、ゲート絶縁膜512、ゲート電極514、ソース領域516、及びドレイン領域518を含む。ゲート電極514は、絶縁キャッピングパターン520及び絶縁スペーサ522によってその上面及び両側壁がそれぞれ絶縁されるように形成される。
次いで、基板502上にトランジスタ510を覆う平坦化した第1層間絶縁膜530を形成し、第1層間絶縁膜530を貫通してソース領域516に電気的に連結される第1コンタクトプラグ532と、ドレイン領域518に電気的に連結される第2コンタクトプラグ534と、を形成する。第1層間絶縁膜530上に導電層を形成した後、導電層をパターニングし、複数の第1コンタクトプラグ532を通じてソース領域516に電気的に連結されるソースライン536と、ソースライン536の両側で第2コンタクトプラグ534を通じてドレイン領域518にそれぞれ電気的に連結される導電パターン538と、を形成する。
次いで、第1層間絶縁膜530の上で、ソースライン536及び導電パターン538を覆うように第2層間絶縁膜540を形成する。フォトリソグラフィ工程を用いて、導電パターン538の上面を露出させるように第2層間絶縁膜540を一部除去し、下部電極コンタクトホール540Hを形成する。下部電極コンタクトホール540H内に導電物質を満たし、第2層間絶縁膜540の上部面が露出されるように導電物質を研磨して下部電極コンタクトプラグ542を形成する。第4実施形態では、下部電極コンタクトプラグ542は、TiN、Ti、TaN、TaまたはWから選択される少なくとも一つの物質を含む。
図11Bを参照すれば、第2層間絶縁膜540及び下部電極コンタクトプラグ542上に下部電極層552を形成する。
第4実施形態では、下部電極層552は金属または金属チッ化物からなる。例えば、下部電極層552は、TiNからなる。下部電極層552についてのさらに詳細な事項は、図4を参照して電極110について説明した通りである。
図11Cを参照すれば、下部電極層552上にバッファ層554を形成する。
バッファ層554は、後続工程でバッファ層554上に形成されるシード層556(図11D参照)の結晶軸方向を所望の方向に制御するために形成するものである。バッファ層554は、hcp(0001)結晶構造を持つ物質、例えば、Ti、Zr、Hf、Y、ScまたはMgから選択される少なくとも一つの物質からなる。または、バッファ層554は、非晶質構造を持つ物質、例えば、CoZr、CoHfまたはCoFeBTaから選択される少なくとも一つの合金からなる。
バッファ層554は、常温で形成される。バッファ層554についてのさらに詳細な事項は、図4を参照してバッファ層114について説明した通りである。
図11Dを参照すれば、バッファ層554上にシード層556を形成する。
シード層556は、hcp(0001)結晶構造を持つ物質で形成される。例えば、シード層556は、Ru層を含む。
hcp(0001)結晶構造または非晶質構造の物質からなるバッファ層554上にシード層556を形成した結果、垂直配向性が増加したシード層556が形成される。シード層556についてのさらに詳細な構成は、図4を参照してシード層120について説明した通りである。
図11Eを参照すれば、シード層556上に下部磁化固定層558を形成する。
下部磁化固定層558は、シード層556に当接する面に対して垂直方向に磁化容易軸を持つように形成される。
下部磁化固定層558は、L11構造を持つ超格子層からなる。第4実施形態では、下部磁化固定層558は、約1〜2Åの厚さを持つCo膜と、約1〜2Åの厚さを持つPt膜とが交互にn回積層された構造を持つように形成される。第4実施形態の変形例では、下部磁化固定層558は、約1〜2Åの厚さを持つCo膜と、約1〜2Åの厚さを持つPd膜とが交互にn回積層された構造を持つように形成される。ここで、nは、2ないし20の定数である。
下部磁化固定層558は、MBEまたはMOCVD工程によって形成される。下部磁化固定層558は、約200〜400℃の比較的低温の工程温度下で形成される。例えば、下部磁化固定層558は、約300℃の温度下で形成される。下部磁化固定層558は、約20〜30Åの厚さを持つ。
下部磁化固定層558についてのさらに詳細な構成は、図4を参照して下部磁化固定層130について説明した通りである。
図11Fを参照すれば、下部磁化固定層558上に第1分極強化層560を形成する。
第1分極強化層560は、CoFeB磁性層からなる。第1分極強化層560を形成するに際して、CoFeB磁性層がL11型超格子層からなる下部磁化固定層558と接合してその上に形成されるので、垂直に配向されたCoFeB磁性層が得られる。よって、下部磁化固定層558と第1分極強化層560との組み合わせによって、高いスピン分極率を提供できる。第1分極強化層560は、約10〜20Åの厚さを持つ。第1分極強化層560についてのさらに詳細な構成は、図4を参照して第1分極強化層150について説明した通りである。
第1分極強化層560は、CoFeB磁性層からなる。第1分極強化層560を形成するに際して、CoFeB磁性層がL11型超格子層からなる下部磁化固定層558と接合してその上に形成されるので、垂直に配向されたCoFeB磁性層が得られる。よって、下部磁化固定層558と第1分極強化層560との組み合わせによって、高いスピン分極率を提供できる。第1分極強化層560は、約10〜20Åの厚さを持つ。第1分極強化層560についてのさらに詳細な構成は、図4を参照して第1分極強化層150について説明した通りである。
図11Gを参照すれば、第1分極強化層560上に第1トンネルバリア160、磁化自由層164、第2トンネルバリア170、第2分極強化層172、上部磁化固定層180及びキャッピング層190を順次に形成する。上部磁化固定層180は、第1上部磁化固定層182と、第2上部磁化固定層184と、第1上部磁化固定層182と第2上部磁化固定層184との間に介在された交換結合膜186と、を含む。
キャッピング層190は、Ta、Al、Cu、Au、Ti、TaN及びTiNから選択される少なくとも一つの物質を含む。
本例では、下部電極層552からキャッピング層190に至るまで順次に積層された積層構造570が、図4の磁気素子100の積層構造と同じ順序に形成された場合を例示する。しかし、本発明はこれに限定されるものではない。例えば、積層構造570の代わりに、図8に例示した磁気素子200と同じ順序に積層された積層構造、または図9に例示した磁気素子300と同じ順序に積層された積層構造を形成してもよい。第4実施形態によれば、磁気素子の所望の特性によって、積層構造570内に多様な種類の膜が追加または取り替えられる。
図11Hを参照すれば、積層構造570上に複数の導電性マスクパターン572を形成する。
複数の導電性マスクパターン572は、金属または金属チッ化物からなる。第4実施形態では、複数の導電性マスクパターン572は、Ru、W、TiN、TaN、Ti、Taまたは金属性ガラス合金から選択される少なくとも一つの物質を含む。例えば、導電性マスクパターン572は、Ru/TiNまたはTiN/Wの二重層構造を持つ。導電性マスクパターン572は、下部電極コンタクトプラグ542と同一軸上に位置するように形成される。
図11Iを参照すれば、複数の導電性マスクパターン572をエッチングマスクとして用いて、積層構造570をエッチングする。
積層構造570をエッチングするために、複数の導電性マスクパターン572が形成された結果物をプラズマエッチングチャンバ内にローディングした後、プラズマエッチング工程を行える。第4実施形態では、積層構造570をエッチングするために、RIE(reactive ion etching)、IBE(ion beam etching)、またはArミーリング工程を用いる。積層構造570のエッチングのために、SF6、NF3、SiF4、CF4、Cl2、CH3OH、CH4、CO、NH3、H2、N2、HBrまたはこれらの組み合わせからなる第1エッチングガスを使うことができる。第4実施形態の変形例では、積層構造570のエッチングの時、第1エッチングガスに加えてNe、Ar、Kr、またはXeから選択される少なくとも一つの第1添加ガス(additionalgas)をもっと使うことができる。
積層構造570のエッチング工程は、ICP(Inductively Coupled Plasma)ソース、CCP(Capacitively Coupled Plasma)ソース、ECR(Electron Cyclotron Resonance)プラズマソース、へリコン波励起プラズマ(HWEP:Helicon−Wave Excited Plasma)ソース、またはACP(Adaptively Coupled Plasma)ソースから形成されたプラズマを用いて行われる。
積層構造570のエッチング工程は、第1エッチングガスとは異なる組成を持つ第2エッチングガスを使うエッチング工程をさらに含む。第2エッチングガスは、SF6、NF3、SiF4、CF4、Cl2、CH3OH、CH4、CO、NH3、H2、N2、HBrまたはこれらの組み合わせからなる。第4実施形態の変形例では、第2エッチングガスを使うエッチング工程時、Ne、Ar、KrまたはXeから選択される少なくとも一つの第2添加ガスをさらに使える。
積層構造570のエッチング工程は、約−10〜65℃の温度、及び約2〜5mTの圧力下で行われる。積層構造570のエッチング工程が行われる間に、複数の導電性マスクパターン572は、その上面から一部がエッチング雰囲気によって消耗して低くなった厚さを持つ。
図示していないが、積層構造570をエッチングして下部電極層552が複数の下部電極552Aに分離された後、露出される第2層間絶縁膜540がその上面から所定厚さほどエッチングされる。
積層構造570をエッチングした結果物として、複数の下部電極コンタクトプラグ542上には、積層構造570のエッチングの結果、残りの結果物からなる複数の磁気抵抗素子570Aが得られる。複数の磁気抵抗素子570Aで、複数の導電性マスクパターン572の残りの部分及びキャッピング層190は、上部電極としての機能を行う。
図11Jを参照すれば、複数の磁気抵抗素子570Aを覆う平坦化した第3層間絶縁膜580を形成し、複数の磁気抵抗素子570Aを構成する導電性マスクパターン572の上面が露出されるように、第3層間絶縁膜580の一部領域をエッチングによって除去して複数のビットラインコンタクトホール580Hを形成する。次いで、複数のビットラインコンタクトホール580Hの内部を満たす導電層を形成した後、第3層間絶縁膜580の上面が露出されるまで導電層を研磨またはエッチバックして、複数のビットラインコンタクトホール580H内に複数のビットラインコンタクトプラグ582を形成する。
図11Kを参照すれば、第3層間絶縁膜580及び複数のビットラインコンタクトプラグ582上に導電層を形成し、導電層をパターニングし、複数のビットラインコンタクトプラグ582と電気的に連結されるライン状のビットライン590を形成して磁気素子500を完成する。
図12は、第4実施形態による磁気素子の製造方法で製造された磁気素子のM−H曲線(magnetization hysteresis loop)を示す。
図12の評価のために、図8に例示した積層構造を持つ磁気素子200と同じ順序に積層された積層構造を持つ磁気素子を製造した。さらに具体的に説明すれば、TiN電極上にTiバッファ層10Å、Ruシード層50Å、L11構造の[Co(2)/Pt(2)]×7の超格子層からなる下部磁化固定層(ここで、括弧内の数字は厚さを意味し、単位はそれぞれÅ、以下、同一)、第1非晶質Ta膜4Å、及びCoFeB第1分極強化層8Åを順次に形成した。ここで、Tiバッファ層及びRuシード層は、それぞれ常温で形成し、下部磁化固定層は、約300℃の温度で形成した。
次いで、MgO膜からなる第1トンネルバリア、CoFeB磁化自由層12Å、第1トンネルバリアより抵抗が約10倍大きいMgO膜からなる第2トンネルバリア、第2非晶質Ta膜4Å、SAF構造を持つ上部磁化固定層として、[Co(2.5)/Pd10]×3/Ru/[Co(2.5)/Pd10]×3の積層構造持つ磁気素子を製造した。
本発明の技術的思想による磁気素子でTiバッファ層上にRuシード層を形成し、その上にL11構造のCo/Pt超格子層からなる下部磁化固定層を形成する時、Ruシード層を構成するRuグレーンの垂直面(out−of−plane)軸に沿って、L11構造のCo/Pt超格子層が長範囲規則構造で成長する。グレーンによって垂直面の曲がった軸が磁区壁の移動を妨害して垂直異方性(out−of−plane perpendicular anisotropy)成分を増加させる効果を提供する。よって、図12から分かるように、磁化反転が急激に行われる理想的なM−H曲線が得られる。
特に、図12で、本発明の技術的思想による磁気素子は、保磁力(Hc)が約4000Oe(Oersted)まで増加することが分かる。これは、Tiバッファ層及びRuシード層上にL11構造のCo/Pt超格子層からなる下部磁化固定層を形成させたことに起因する。
図13は、対照例による磁気素子のM−H曲線である。
図13の評価のために、Tiバッファ層の代わりにTa層を形成したことを除いては、図12の評価時に適用した条件と同じ条件で対照用磁気素子を製造した。
対照用磁気素子で、TiN電極上にTa層を成長させる時、Taが非晶質構造からbcc(体心立方格子:body centered cubic lattice)結晶構造に結晶化する。よって、Ta層上にRuシード層を形成する時、bcc結晶構造のTa層とhcp結晶構造のシード層との整合が割れ、Ruシード層の結晶性を劣化させる。その結果、Ruシード層上に形成されるL11構造のCo/Pt超格子結晶軸が曲がり、長範囲規則が割れて図13に示したように垂直特性が劣化する。
図14は、本発明の第4実施形態の製造方法で製造された磁気素子において外部から印加される磁界による磁気モーメント特性を示すグラフである。
図14の評価のために、Co0.2Fe0.6B0.2磁性層からなる第1分極強化層を形成し、これらの厚さを多様にしたことを除いては、図12の評価時に適用した条件と同じ条件で対照用磁気素子を製造した。
図14(A)は、第1分極強化層として12ÅのCoFeB磁性層を形成した場合(CFB:12Å)である。図14(B)は、第1分極強化層として14.5ÅのCoFeB磁性層を形成した場合(CFB:14.5Å)である。そして、図14(C)は、第1分極強化層として17.1ÅのCoFeB磁性層を形成した場合(CFB:17.1Å)である。
図14の結果から、CoFeB磁性層は、約17Åの厚さまで垂直磁気異方性を持つことが分かる。
本発明の技術的思想による磁気素子で、第1分極強化層として垂直磁気異方性を持つCoFeB磁性層を厚く形成するほど、CoFeB磁性層がその上に形成されるMgO第1トンネルバリアと接触する時、MgO第1トンネルバリアがbccに成長してスピン分極が増加する。
図15は、本発明の第4実施形態による磁気素子の製造方法で製造された磁気素子を含む電子システム700のブロック図である。
図15を参照すれば、電子システム700は、入力装置710、出力装置720、プロセッサ730、及びメモリ装置740を備える。第4実施形態では、メモリ装置740は、不揮発性メモリセルを含むセルアレイと、読み出し/書き込みなどの動作のための周辺回路と、を備える。第4実施形態の変形例では、メモリ装置740は、揮発性メモリ装置及びメモリコントローラを備える。
メモリ装置740に備えられるメモリ742は、図1ないし図11Kを参照して説明した第4実施形態による磁気素子の製造方法で製造された磁気素子を含む。
プロセッサ730は、インターフェースを通じて入力装置710、出力装置720、及びメモリ装置740にそれぞれ連結されて全体的な動作を制御できる。
図16は、本発明の第4実施形態による磁気素子の製造方法で製造された磁気素子を含む情報処理システム800のブロック図である。
図16を参照すれば、情報処理システム800は、バス802に電気的に連結される揮発性メモリシステム810、モデム820、中央処理装置830、RAM840、及びユーザインターフェース850を備える。
揮発性メモリシステム810は、メモリ812とメモリコントローラ814とを備える。揮発性メモリシステム810には、中央処理装置830によって処理されたデータまたは外部で入力されたデータが保存される。
揮発性メモリシステム810は、MRAM、PRAM(登録商標)、RRAM(登録商標)、FRAM(登録商標)などの揮発性メモリを備える。メモリ812及びRAM840のうち少なくとも一つは、図1ないし図11Kを参照して説明した本発明の実施形態による磁気素子を含む。
情報処理システム800は、ポータブルコンピュータ、ウェブタブレット、無線フォン、モバイルフォン、デジタルミュージックプレーヤ、メモリカード、MP3プレーヤ、ナビゲーション、ポータブルマルチメディア再生機(portable multimedia player:PMP)、固体ディスク(solid state disk:SSD)、または家電製品(household appliances)に用いられる。
図17は、本発明の磁気素子を含むメモリカード900である。
メモリカード900は、メモリ910及びメモリ制御器920を備える。
メモリ910は、データを保存できる。本発明の磁気素子では、メモリ910は、電源供給が中断されても保存されたデータをそのまま維持できる揮発性特性を持つ。メモリ910は、図1ないし図11Kを参照して説明した本発明の磁気素子を含む。
メモリ制御器920は、ホスト930の読み出し/書く要請に応答してメモリ910に保存されたデータを読み出すか、またはメモリ910のデータを保存する。
以上、本発明の実施形態を挙げて詳細に説明したが、本発明は実施形態に限定されず、当業者によっていろいろな変形及び変更が可能である。
本発明は、磁気素子関連の技術分野に好適に用いられる。
100・・・磁気素子、
110・・・電極、
114・・・バッファ層、
120・・・シード層、
130・・・下部磁化固定層、
150・・・第1分極強化層、
160・・・第1トンネルバリア、
164・・・磁化自由層、
170・・・第2トンネルバリア、
172・・・第2分極強化層、
180・・・上部磁化固定層、
190・・・キャッピング層。
110・・・電極、
114・・・バッファ層、
120・・・シード層、
130・・・下部磁化固定層、
150・・・第1分極強化層、
160・・・第1トンネルバリア、
164・・・磁化自由層、
170・・・第2トンネルバリア、
172・・・第2分極強化層、
180・・・上部磁化固定層、
190・・・キャッピング層。
Claims (30)
- 磁気抵抗素子と、
前記磁気抵抗素子に電流を印加するために前記磁気抵抗素子を介して配された下部電極及び上部電極を含むメモリセルと、
を備え、
前記磁気抵抗素子は、
前記下部電極に当接し、前記磁気抵抗素子での垂直磁気異方性を誘導するための結晶軸を制御するバッファ層と、
前記バッファ層に当接し、hcp(0001)結晶面に配向したシード層と、
前記シード層に当接し、L11型原子規則構造を持つ垂直磁化固定層と、
を含むことを特徴とする磁気素子。 - 前記バッファ層は、Ti、Zr、Hf、Y、Sc、Mg、CoZr、CoHf、またはCoFeBTaを含むことを特徴とする請求項1に記載の磁気素子。
- 電極と、
前記電極上に形成されたバッファ層と、
前記バッファ層上に形成されたシード層と、
前記シード層上に形成された第1磁化層と、
前記第1磁化層上に形成された第1トンネルバリアと、
前記第1トンネルバリア上に形成された第2磁化層と、
前記第2磁化層上に形成され、SAF(synthetic antiferromagnetic coupling)構造を持つ第3磁化層と、
を含むことを特徴とする磁気素子。 - 前記バッファ層及び前記シード層は、同じ結晶構造を持つことを特徴とする請求項3に記載の磁気素子。
- 前記バッファ層及び前記シード層は、それぞれhcp(0001)結晶構造を持つことを特徴とする請求項3に記載の磁気素子。
- 前記電極は、hcp結晶構造を持つことを特徴とする請求項5に記載の磁気素子。
- 前記バッファ層は、Ti、Zr、Hf、Y、ScまたはMgのうち少なくとも一つの物質からなることを特徴とする請求項3に記載の磁気素子。
- 前記バッファ層は非晶質層からなり、前記シード層は、hcp(0001)結晶構造を持つことを特徴とする請求項3に記載の磁気素子。
- 前記バッファ層は、Coを含む合金からなることを特徴とする請求項3に記載の磁気素子。
- 前記バッファ層は、CoZr、CoHfまたはCoFeBTaからなる薄膜を含むことを特徴とする請求項9に記載の磁気素子。
- 前記バッファ層は、0.1〜1.5nmの厚さを持つことを特徴とする請求項3に記載の磁気素子。
- 前記第1磁化層は、L11型原子規則構造を持つ磁性物質からなることを特徴とする請求項3に記載の磁気素子。
- 前記第1磁化層は、Coからなる第1層と、PtまたはPdからなる第2層と、が交互に形成された垂直磁化層からなることを特徴とする請求項12に記載の磁気素子。
- 前記第1磁化層は固定層であり、前記第2磁化層は自由層であることを特徴とする請求項3に記載の磁気素子。
- 前記第1磁化層と前記第1トンネルバリアとの間に介在され、前記第1トンネルバリアに当接する面に垂直方向に磁化した分極強化層をさらに含むことを特徴とする請求項3に記載の磁気素子。
- 前記第2磁化層と前記第3磁化層との間に介在された第2トンネルバリアをさらに含むことを特徴とする請求項3に記載の磁気素子。
- 電極と、
前記電極に当接し、磁気抵抗素子での垂直磁気異方性を誘導するための結晶軸を制御するバッファ層と、
前記バッファ層に当接し、hcp(0001)結晶面に配向されたシード層と、
前記シード層に当接し、L11型原子規則構造を持つ下部磁化固定層と、
前記下部磁化固定層上に形成されたトンネルバリアと、
前記トンネルバリア上に形成された自由層と、
を含むことを特徴とする磁気素子。 - 前記自由層上に形成された他のトンネルバリアと、
前記自由層上に形成され、SAF(synthetic antiferromagnetic coupling)構造を持つ固定層をさらに含むことを特徴とする請求項17に記載の磁気素子。 - 前記下部磁化固定層とトンネルバリアとの間に介在された第1分極強化層と、
前記他のトンネルバリアと前記固定層との間に介在された第2分極強化層と、
をさらに含むことを特徴とする請求項18に記載の磁気素子。 - 前記下部磁化固定層と前記第1分極強化層との間に介在された第1非晶質Ta膜と、
前記第2分極強化層と前記固定層との間に介在された第2非晶質Ta膜と、
をさらに含むことを特徴とする請求項19に記載の磁気素子。 - 前記第1非晶質Ta膜及び第2非晶質Ta膜は、それぞれ2〜6Åの厚さを持つことを特徴とする請求項20に記載の磁気素子。
- 前記下部磁化固定層上にある交換結合膜と、
前記交換結合膜上にある上部磁化固定層と、
をさらに含むことを特徴とする請求項17に記載の磁気素子。 - 電極上にhcp(0001)結晶構造または非晶質構造を持つバッファ層を形成する段階と、
前記バッファ層上に、hcp(0001)結晶構造を持つシード層を形成する段階と、
前記シード層上に垂直磁化固定層を形成する段階と、を含むことを特徴とする磁気素子の製造方法。 - 前記バッファ層を形成する段階及び前記シード層を形成する段階のうち少なくとも一つの段階は、常温で行われることを特徴とする請求項23に記載の磁気素子の製造方法。
- 前記バッファ層を形成する段階は、hcp(0001)結晶構造を持つ薄膜を形成する段階を含み、
前記薄膜は、Ti、Zr、Hf、Y、ScまたはMgを含むことを特徴とする請求項23に記載の磁気素子の製造方法。 - 前記バッファ層を形成する段階は、非晶質構造を持つ薄膜を形成する段階を含み、
前記薄膜は、CoZr、CoHfまたはCoFeBTaを含むことを特徴とする請求項23に記載の磁気素子の製造方法。 - 前記バッファ層及び前記シード層のうち少なくとも一層は、スパッタリングガスとしてクリプトンガスを使うDCマグネトロンスパッタリング工程によって形成されることを特徴とする請求項23に記載の磁気素子の製造方法。
- 前記垂直磁化固定層を形成する段階は、200〜400℃の温度で行われることを特徴とする請求項23に記載の磁気素子の製造方法。
- 前記垂直磁化固定層を形成する段階は、L11型原子規則構造を持つ磁性物質層を形成する段階を含むことを特徴とする請求項23に記載の磁気素子の製造方法。
- TiN膜からなる電極を形成する段階と、
前記TiN膜の上面に当接し、hcp(0001)結晶構造または非晶質構造を持つバッファ層を形成する段階と、
前記バッファ層の上面に当接するRu膜からなるシード層を形成する段階と、
前記Ru膜上にL11型原子規則構造を持つ磁化固定層を形成する段階と、
前記磁化固定層の上面に当接し、前記上面に対して垂直方向に磁化したCoFeB分極強化層を形成する段階と、を含むことを特徴とする磁気素子の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2012-0077922 | 2012-07-17 | ||
| KR1020120077922A KR101446338B1 (ko) | 2012-07-17 | 2012-07-17 | 자기 소자 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014022730A true JP2014022730A (ja) | 2014-02-03 |
Family
ID=49945789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013144589A Pending JP2014022730A (ja) | 2012-07-17 | 2013-07-10 | 磁気素子及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20140021426A1 (ja) |
| JP (1) | JP2014022730A (ja) |
| KR (1) | KR101446338B1 (ja) |
| CN (1) | CN103545443A (ja) |
| TW (1) | TW201405898A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016006456A1 (ja) * | 2014-07-07 | 2016-01-14 | 富士フイルム株式会社 | エッチング残渣除去組成物、これを用いるエッチング残渣の除去方法およびエッチング残渣除去キット、ならびに磁気抵抗メモリの製造方法 |
| US9837468B2 (en) | 2015-10-15 | 2017-12-05 | Samsung Electronics Co., Ltd. | Magnetoresistive random access memory device and method of manufacturing the same |
| JP2017222549A (ja) * | 2016-06-17 | 2017-12-21 | 国立研究開発法人物質・材料研究機構 | n型半導体材料、p型半導体材料および半導体素子 |
| JP2020527865A (ja) * | 2017-07-21 | 2020-09-10 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | 高温熱処理に適した磁気トンネル接合 |
| JP2021044369A (ja) * | 2019-09-11 | 2021-03-18 | キオクシア株式会社 | 磁気装置 |
Families Citing this family (85)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2992466A1 (fr) | 2012-06-22 | 2013-12-27 | Soitec Silicon On Insulator | Procede de realisation de contact pour led et structure resultante |
| KR102076086B1 (ko) | 2013-03-28 | 2020-02-11 | 인텔 코포레이션 | 고안정성 스핀트로닉 메모리 |
| US10490741B2 (en) | 2013-06-05 | 2019-11-26 | SK Hynix Inc. | Electronic device and method for fabricating the same |
| KR20150036985A (ko) | 2013-09-30 | 2015-04-08 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
| KR20160122915A (ko) | 2015-04-14 | 2016-10-25 | 에스케이하이닉스 주식회사 | 전자 장치 |
| KR20140142929A (ko) | 2013-06-05 | 2014-12-15 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법, 이 반도체 장치를 포함하는 마이크로 프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템 |
| KR20150102302A (ko) | 2014-02-28 | 2015-09-07 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
| US9865806B2 (en) | 2013-06-05 | 2018-01-09 | SK Hynix Inc. | Electronic device and method for fabricating the same |
| KR20160073782A (ko) | 2014-12-17 | 2016-06-27 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
| KR101636492B1 (ko) * | 2013-07-31 | 2016-07-20 | 한양대학교 산학협력단 | 메모리 소자 |
| JP6225835B2 (ja) * | 2013-08-28 | 2017-11-08 | 株式会社デンソー | 磁気抵抗素子およびそれを用いた磁気センサ |
| US9461242B2 (en) | 2013-09-13 | 2016-10-04 | Micron Technology, Inc. | Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems |
| US9608197B2 (en) | 2013-09-18 | 2017-03-28 | Micron Technology, Inc. | Memory cells, methods of fabrication, and semiconductor devices |
| KR102124361B1 (ko) | 2013-11-18 | 2020-06-19 | 삼성전자주식회사 | 수직 자기터널접합을 포함하는 자기 기억 소자 |
| KR102134132B1 (ko) * | 2014-02-11 | 2020-07-21 | 삼성전자주식회사 | 자기 기억 소자 |
| US10454024B2 (en) | 2014-02-28 | 2019-10-22 | Micron Technology, Inc. | Memory cells, methods of fabrication, and memory devices |
| US9281466B2 (en) | 2014-04-09 | 2016-03-08 | Micron Technology, Inc. | Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication |
| KR101583783B1 (ko) * | 2014-04-18 | 2016-01-13 | 한양대학교 산학협력단 | 메모리 소자 |
| KR101537715B1 (ko) * | 2014-04-18 | 2015-07-21 | 한양대학교 산학협력단 | 메모리 소자 |
| KR101661275B1 (ko) * | 2014-04-18 | 2016-09-29 | 한양대학교 산학협력단 | 메모리 소자 |
| US9559296B2 (en) | 2014-07-03 | 2017-01-31 | Samsung Electronics Co., Ltd. | Method for providing a perpendicular magnetic anisotropy magnetic junction usable in spin transfer torque magnetic devices using a sacrificial insertion layer |
| US10020444B2 (en) * | 2014-08-29 | 2018-07-10 | Toshiba Memory Corporation | Magnetic memory device and method of manufacturing the same |
| US9698338B2 (en) | 2014-09-11 | 2017-07-04 | Kabushiki Kaisha Toshiba | Magnetic memory device and method of manufacturing magnetic memory device |
| KR102245834B1 (ko) | 2014-09-26 | 2021-04-30 | 삼성전자주식회사 | 자기기억 장치 |
| US9349945B2 (en) | 2014-10-16 | 2016-05-24 | Micron Technology, Inc. | Memory cells, semiconductor devices, and methods of fabrication |
| US9768377B2 (en) | 2014-12-02 | 2017-09-19 | Micron Technology, Inc. | Magnetic cell structures, and methods of fabrication |
| US10367137B2 (en) | 2014-12-17 | 2019-07-30 | SK Hynix Inc. | Electronic device including a semiconductor memory having a variable resistance element including two free layers |
| US10439131B2 (en) | 2015-01-15 | 2019-10-08 | Micron Technology, Inc. | Methods of forming semiconductor devices including tunnel barrier materials |
| US9461240B2 (en) | 2015-02-26 | 2016-10-04 | Kabushiki Kaisha Toshiba | Magnetoresistive memory device |
| US10580964B2 (en) | 2015-03-18 | 2020-03-03 | Industry-University Cooperation Foundation Hanyang University | Memory device |
| KR101698532B1 (ko) * | 2015-03-18 | 2017-01-20 | 한양대학교 산학협력단 | 메모리 소자 |
| WO2016148393A1 (ko) * | 2015-03-18 | 2016-09-22 | 한양대학교 산학협력단 | 메모리 소자 |
| WO2016148395A1 (ko) * | 2015-03-18 | 2016-09-22 | 한양대학교 산학협력단 | 메모리 소자 |
| WO2016148394A1 (ko) * | 2015-03-18 | 2016-09-22 | 한양대학교 산학협력단 | 메모리 소자 |
| KR101721618B1 (ko) * | 2015-03-18 | 2017-03-30 | 한양대학교 산학협력단 | 메모리 소자 |
| TWI550831B (zh) * | 2015-03-20 | 2016-09-21 | 華邦電子股份有限公司 | 半導體裝置 |
| KR20160122916A (ko) * | 2015-04-14 | 2016-10-25 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
| TWI566263B (zh) * | 2015-06-17 | 2017-01-11 | 璟德電子工業股份有限公司 | 新穎積層式電感元件與具有該新穎積層式電感元件之電子元件模組 |
| US9537090B1 (en) * | 2015-06-25 | 2017-01-03 | International Business Machines Corporation | Perpendicular magnetic anisotropy free layers with iron insertion and oxide interfaces for spin transfer torque magnetic random access memory |
| US10832749B2 (en) * | 2015-06-26 | 2020-11-10 | Intel Corporation | Perpendicular magnetic memory with symmetric fixed layers |
| US9735347B2 (en) | 2015-09-02 | 2017-08-15 | Kabushiki Kaisha Toshiba | Magnetic memory device and method of manufacturing the same |
| US10784045B2 (en) * | 2015-09-15 | 2020-09-22 | International Business Machines Corporation | Laminated magnetic materials for on-chip magnetic inductors/transformers |
| CN108028313B (zh) | 2015-09-25 | 2022-04-15 | 英特尔公司 | 具有多层过滤器堆叠体的psttm器件 |
| US10580970B2 (en) | 2015-09-25 | 2020-03-03 | Intel Corporation | PSTTM device with free magnetic layers coupled through a metal layer having high temperature stability |
| US10340445B2 (en) | 2015-09-25 | 2019-07-02 | Intel Corporation | PSTTM device with bottom electrode interface material |
| US10483460B2 (en) * | 2015-10-31 | 2019-11-19 | Everspin Technologies, Inc. | Method of manufacturing a magnetoresistive stack/ structure using plurality of encapsulation layers |
| KR20170064018A (ko) * | 2015-11-30 | 2017-06-09 | 에스케이하이닉스 주식회사 | 전자 장치 |
| US9837602B2 (en) * | 2015-12-16 | 2017-12-05 | Western Digital Technologies, Inc. | Spin-orbit torque bit design for improved switching efficiency |
| CN105405967B (zh) * | 2015-12-22 | 2017-09-29 | 北京师范大学 | 一种信息存储单元以及只读存储器 |
| KR20170079087A (ko) | 2015-12-30 | 2017-07-10 | 에스케이하이닉스 주식회사 | 전자장치 및 그 제조방법 |
| US10170691B2 (en) * | 2016-01-28 | 2019-01-01 | SK Hynix Inc. | Electronic device and method for fabricating the same |
| US10170519B2 (en) | 2016-03-14 | 2019-01-01 | Toshiba Memory Corporation | Magnetoresistive element and memory device |
| CN107452869A (zh) * | 2016-05-31 | 2017-12-08 | 上海磁宇信息科技有限公司 | 一种垂直型磁电阻元件及其制造工艺 |
| US10304603B2 (en) * | 2016-06-29 | 2019-05-28 | International Business Machines Corporation | Stress control in magnetic inductor stacks |
| US10811177B2 (en) | 2016-06-30 | 2020-10-20 | International Business Machines Corporation | Stress control in magnetic inductor stacks |
| KR102567975B1 (ko) * | 2016-07-12 | 2023-08-17 | 삼성전자주식회사 | 자기 소자 |
| KR102182095B1 (ko) | 2016-07-12 | 2020-11-24 | 한양대학교 산학협력단 | 3축 자기 센서 |
| US10283249B2 (en) | 2016-09-30 | 2019-05-07 | International Business Machines Corporation | Method for fabricating a magnetic material stack |
| CN108232003B (zh) * | 2016-12-21 | 2021-09-03 | 上海磁宇信息科技有限公司 | 一种垂直型磁电阻元件及其制造方法 |
| KR20180122771A (ko) * | 2017-05-04 | 2018-11-14 | 에스케이하이닉스 주식회사 | 전자 장치 |
| CN109087995B (zh) * | 2017-06-14 | 2021-04-13 | 中电海康集团有限公司 | 垂直磁化mtj器件及stt-mram |
| WO2019040504A2 (en) | 2017-08-23 | 2019-02-28 | Everspin Technologies, Inc. | METHODS OF MANUFACTURING AN INTEGRATED CIRCUIT USING ENCAPSULATION DURING AN ENGRAVING PROCESS |
| KR102379706B1 (ko) | 2017-10-25 | 2022-03-28 | 삼성전자주식회사 | 가변 저항 메모리 소자 |
| US10522745B2 (en) * | 2017-12-14 | 2019-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Low resistance MgO capping layer for perpendicularly magnetized magnetic tunnel junctions |
| US10636964B2 (en) * | 2018-03-30 | 2020-04-28 | Applied Materials, Inc. | Magnetic tunnel junctions with tunable high perpendicular magnetic anisotropy |
| US10957849B2 (en) * | 2018-05-24 | 2021-03-23 | Applied Materials, Inc. | Magnetic tunnel junctions with coupling-pinning layer lattice matching |
| US11502188B2 (en) | 2018-06-14 | 2022-11-15 | Intel Corporation | Apparatus and method for boosting signal in magnetoelectric spin orbit logic |
| US11476412B2 (en) | 2018-06-19 | 2022-10-18 | Intel Corporation | Perpendicular exchange bias with antiferromagnet for spin orbit coupling based memory |
| US11616192B2 (en) | 2018-06-29 | 2023-03-28 | Intel Corporation | Magnetic memory devices with a transition metal dopant at an interface of free magnetic layers and methods of fabrication |
| US11770979B2 (en) | 2018-06-29 | 2023-09-26 | Intel Corporation | Conductive alloy layer in magnetic memory devices and methods of fabrication |
| US11444237B2 (en) | 2018-06-29 | 2022-09-13 | Intel Corporation | Spin orbit torque (SOT) memory devices and methods of fabrication |
| US10468592B1 (en) * | 2018-07-09 | 2019-11-05 | Applied Materials, Inc. | Magnetic tunnel junctions and methods of fabrication thereof |
| JP2020072239A (ja) * | 2018-11-02 | 2020-05-07 | 三星電子株式会社Samsung Electronics Co.,Ltd. | 磁気トンネル接合素子及び磁気抵抗メモリ装置 |
| US11594673B2 (en) | 2019-03-27 | 2023-02-28 | Intel Corporation | Two terminal spin orbit memory devices and methods of fabrication |
| US11557629B2 (en) | 2019-03-27 | 2023-01-17 | Intel Corporation | Spin orbit memory devices with reduced magnetic moment and methods of fabrication |
| CN111816762B (zh) * | 2019-04-11 | 2024-04-23 | 上海磁宇信息科技有限公司 | 一种磁性随机存储器磁性存储单元及其形成方法 |
| CN112635656A (zh) * | 2019-10-08 | 2021-04-09 | 上海磁宇信息科技有限公司 | 磁性隧道结结构及磁性随机存储器 |
| US11522126B2 (en) | 2019-10-14 | 2022-12-06 | Applied Materials, Inc. | Magnetic tunnel junctions with protection layers |
| CN113346007A (zh) * | 2020-03-02 | 2021-09-03 | 上海磁宇信息科技有限公司 | 磁性隧道结结构及其磁性随机存储器 |
| CN111740010B (zh) * | 2020-06-18 | 2022-11-15 | 电子科技大学 | 一种基于多层磁性复合结构的各向异性磁电阻 |
| JP2022049878A (ja) * | 2020-09-17 | 2022-03-30 | キオクシア株式会社 | 磁気記憶装置 |
| US11574667B2 (en) | 2020-11-17 | 2023-02-07 | International Business Machines Corporation | Resonant synthetic antiferromagnet reference layered structure |
| KR20230086019A (ko) * | 2021-12-07 | 2023-06-15 | 삼성전자주식회사 | 자기 메모리 장치 |
| US12108686B2 (en) | 2021-12-14 | 2024-10-01 | International Business Machines Corporation | Paramagnetic hexagonal metal phase coupling spacer |
| JP2024130132A (ja) | 2023-03-14 | 2024-09-30 | キオクシア株式会社 | 磁気メモリデバイス |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6743503B1 (en) * | 1999-10-05 | 2004-06-01 | Seagate Technology Llc | Ultra-thin seed layer for multilayer superlattice magnetic recording media |
| US6713830B2 (en) * | 2001-03-19 | 2004-03-30 | Canon Kabushiki Kaisha | Magnetoresistive element, memory element using the magnetoresistive element, and recording/reproduction method for the memory element |
| US6590803B2 (en) * | 2001-03-27 | 2003-07-08 | Kabushiki Kaisha Toshiba | Magnetic memory device |
| US6985385B2 (en) * | 2003-08-26 | 2006-01-10 | Grandis, Inc. | Magnetic memory element utilizing spin transfer switching and storing multiple bits |
| US6946697B2 (en) * | 2003-12-18 | 2005-09-20 | Freescale Semiconductor, Inc. | Synthetic antiferromagnet structures for use in MTJs in MRAM technology |
| CN100369284C (zh) * | 2004-04-09 | 2008-02-13 | 中国科学院物理研究所 | 一种以复合铁磁层为铁磁电极的磁隧道结元件 |
| JP4822680B2 (ja) * | 2004-08-10 | 2011-11-24 | 株式会社東芝 | 磁気抵抗効果素子の製造方法 |
| JP2007273504A (ja) * | 2006-03-30 | 2007-10-18 | Fujitsu Ltd | 磁気抵抗効果素子、磁気ヘッド、磁気記録装置、磁気ランダムアクセスメモリ |
| US8057925B2 (en) * | 2008-03-27 | 2011-11-15 | Magic Technologies, Inc. | Low switching current dual spin filter (DSF) element for STT-RAM and a method for making the same |
| CN101866738B (zh) * | 2009-04-17 | 2012-06-27 | 中国科学院物理研究所 | 一种垂直磁各向异性的多层膜 |
| TW201123569A (en) * | 2009-05-28 | 2011-07-01 | Hitachi Ltd | Magneto-resistance effect element and random access memory using same |
| CN102082018B (zh) * | 2009-11-26 | 2013-10-16 | 中国科学院物理研究所 | 一种磁性多层膜单元及其制备和磁矩翻转方法 |
| US8920947B2 (en) * | 2010-05-28 | 2014-12-30 | Headway Technologies, Inc. | Multilayer structure with high perpendicular anisotropy for device applications |
| JP5209011B2 (ja) * | 2010-09-16 | 2013-06-12 | 株式会社東芝 | 磁気抵抗素子 |
| JP5665707B2 (ja) * | 2011-09-21 | 2015-02-04 | 株式会社東芝 | 磁気抵抗効果素子、磁気メモリ及び磁気抵抗効果素子の製造方法 |
-
2012
- 2012-07-17 KR KR1020120077922A patent/KR101446338B1/ko active Active
-
2013
- 2013-04-30 TW TW102115336A patent/TW201405898A/zh unknown
- 2013-06-25 US US13/927,090 patent/US20140021426A1/en not_active Abandoned
- 2013-07-10 JP JP2013144589A patent/JP2014022730A/ja active Pending
- 2013-07-11 CN CN201310291393.1A patent/CN103545443A/zh active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016006456A1 (ja) * | 2014-07-07 | 2016-01-14 | 富士フイルム株式会社 | エッチング残渣除去組成物、これを用いるエッチング残渣の除去方法およびエッチング残渣除去キット、ならびに磁気抵抗メモリの製造方法 |
| JPWO2016006456A1 (ja) * | 2014-07-07 | 2017-04-27 | 富士フイルム株式会社 | エッチング残渣除去組成物、これを用いるエッチング残渣の除去方法およびエッチング残渣除去キット、ならびに磁気抵抗メモリの製造方法 |
| US9837468B2 (en) | 2015-10-15 | 2017-12-05 | Samsung Electronics Co., Ltd. | Magnetoresistive random access memory device and method of manufacturing the same |
| US10096650B2 (en) | 2015-10-15 | 2018-10-09 | Samsung Electronics Co., Ltd. | Method of manufacturing magnetoresistive random access memory device |
| JP2017222549A (ja) * | 2016-06-17 | 2017-12-21 | 国立研究開発法人物質・材料研究機構 | n型半導体材料、p型半導体材料および半導体素子 |
| JP2020527865A (ja) * | 2017-07-21 | 2020-09-10 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | 高温熱処理に適した磁気トンネル接合 |
| US11251364B2 (en) | 2017-07-21 | 2022-02-15 | Applied Materials, Inc. | Magnetic tunnel junctions suitable for high temperature thermal processing |
| JP7133613B2 (ja) | 2017-07-21 | 2022-09-08 | アプライド マテリアルズ インコーポレイテッド | 高温熱処理に適した磁気トンネル接合 |
| JP2021044369A (ja) * | 2019-09-11 | 2021-03-18 | キオクシア株式会社 | 磁気装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140021426A1 (en) | 2014-01-23 |
| TW201405898A (zh) | 2014-02-01 |
| CN103545443A (zh) | 2014-01-29 |
| KR20140011138A (ko) | 2014-01-28 |
| KR101446338B1 (ko) | 2014-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101446338B1 (ko) | 자기 소자 및 그 제조 방법 | |
| KR102099879B1 (ko) | 자기 소자 | |
| KR102335104B1 (ko) | 자기 소자 | |
| JP5148673B2 (ja) | 磁気抵抗効果素子及び磁気メモリ | |
| KR102567975B1 (ko) | 자기 소자 | |
| KR102214507B1 (ko) | 자기 메모리 장치 | |
| US11217744B2 (en) | Magnetic memory device with multiple sidewall spacers covering sidewall of MTJ element and method for manufacturing the same | |
| KR102444236B1 (ko) | 자기 소자 및 그 제조 방법 | |
| JP5177585B2 (ja) | 磁気抵抗効果素子及び磁気メモリ | |
| US9385304B2 (en) | Magnetic memory and method of manufacturing the same | |
| KR101929583B1 (ko) | 비휘발성 자기 메모리 소자 | |
| JP2010103224A (ja) | 磁気抵抗素子、及び磁気メモリ | |
| JP2012160671A (ja) | 磁気ランダムアクセスメモリ及びその製造方法 | |
| US20160020386A1 (en) | Method of manufacturing magnetic device | |
| US10622546B2 (en) | Magnetic memory device and method for fabricating the same | |
| KR101950004B1 (ko) | 자기 소자 | |
| KR20220053248A (ko) | 자기 소자 | |
| KR101997154B1 (ko) | 자기 소자 | |
| US12310254B2 (en) | Magnetic device |