JP2014074908A - Semiconductor device and method of driving semiconductor device - Google Patents
Semiconductor device and method of driving semiconductor device Download PDFInfo
- Publication number
- JP2014074908A JP2014074908A JP2013189247A JP2013189247A JP2014074908A JP 2014074908 A JP2014074908 A JP 2014074908A JP 2013189247 A JP2013189247 A JP 2013189247A JP 2013189247 A JP2013189247 A JP 2013189247A JP 2014074908 A JP2014074908 A JP 2014074908A
- Authority
- JP
- Japan
- Prior art keywords
- film
- transistor
- oxide semiconductor
- electrode
- semiconductor film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Electroluminescent Light Sources (AREA)
- Formation Of Insulating Films (AREA)
Abstract
Description
本明細書などで開示する発明は、半導体装置及び半導体装置の駆動方法に関する。 The invention disclosed in this specification and the like relates to a semiconductor device and a driving method of the semiconductor device.
近年、液晶ディスプレイ(Liquid Crystal Display)などのフラットパネルディスプレイが広く普及してきている。液晶ディスプレイなどの表示装置において、行方向及び列方向に配設された画素内には、スイッチング素子であるトランジスタと、当該トランジスタと電気的に接続された液晶素子と、当該液晶素子と並列に接続された保持容量とが設けられている。 In recent years, flat panel displays such as a liquid crystal display have been widely used. In a display device such as a liquid crystal display, in a pixel arranged in a row direction and a column direction, a transistor as a switching element, a liquid crystal element electrically connected to the transistor, and a parallel connection with the liquid crystal element Storage capacity is provided.
当該トランジスタに含まれる半導体膜を構成する半導体材料としては、アモルファス(非晶質)シリコン又はポリ(多結晶)シリコンなどのシリコン半導体が汎用されている。 As a semiconductor material constituting a semiconductor film included in the transistor, a silicon semiconductor such as amorphous (amorphous) silicon or poly (polycrystalline) silicon is widely used.
また、半導体特性を示す金属酸化物(以下、酸化物半導体と記す。)は、トランジスタに含まれる半導体膜に適用できる半導体材料である。例えば、酸化亜鉛又はIn−Ga−Zn系酸化物半導体を用いて、トランジスタを作製する技術が開示されている(特許文献1及び特許文献2参照)。 A metal oxide exhibiting semiconductor characteristics (hereinafter referred to as an oxide semiconductor) is a semiconductor material that can be used for a semiconductor film included in a transistor. For example, a technique for manufacturing a transistor using zinc oxide or an In—Ga—Zn-based oxide semiconductor is disclosed (see Patent Documents 1 and 2).
表示装置において、保持容量は一対の電極の間に誘電体膜が設けられており、一対の電極のうち、少なくとも一方の電極は、トランジスタを構成するゲート電極、ソース電極又はドレイン電極など遮光性を有する導電膜で形成されていること多い。 In a display device, a storage capacitor is provided with a dielectric film between a pair of electrodes, and at least one of the pair of electrodes has a light shielding property such as a gate electrode, a source electrode, or a drain electrode included in a transistor. It is often formed of a conductive film.
保持容量の容量値を大きくするほど、電界を加えた状況において、液晶素子の液晶分子の配向を一定に保つことができる期間を長くすることができ、表示装置の消費電力の低減が望める。 As the capacitance value of the storage capacitor is increased, the period during which the alignment of the liquid crystal molecules of the liquid crystal element can be kept constant can be lengthened in a situation where an electric field is applied, and the power consumption of the display device can be reduced.
例えば、保持容量の電荷容量を大きくするためには、保持容量の占有面積を大きくする、具体的には一対の電極が重畳している面積を大きくするという手段がある。しかしながら、上記表示装置において、一対の電極が重畳している面積を大きくするために遮光性を有する導電膜の面積を大きくすると、画素の開口率が低減し、画像の表示品位が低下する。 For example, in order to increase the charge capacity of the storage capacitor, there is a means of increasing the area occupied by the storage capacitor, specifically, increasing the area where a pair of electrodes overlap. However, in the display device, when the area of the conductive film having a light-shielding property is increased in order to increase the area where the pair of electrodes overlap, the aperture ratio of the pixel is reduced and the display quality of the image is deteriorated.
そこで、透光性を有する材料を用いて形成された透光性を有する保持容量を、表示装置に設けることで、開口率を低減させることなく、電荷容量の増大を可能にする技術が開示されている(特許文献3参照)。 Therefore, a technique is disclosed that enables a charge capacity to be increased without reducing an aperture ratio by providing a display device with a light-transmitting storage capacitor formed using a light-transmitting material. (See Patent Document 3).
特許文献3で開示されている表示装置の保持容量は、一方の電極に透光性を有する半導体膜を用い、他方の電極に透光性を有する導電膜(具体的には画素電極)を用い、誘電体膜に透光性を有する絶縁膜を用いている。また、当該保持容量に含まれている一方の電極は、表示装置に含まれ、スイッチング素子である薄膜トランジスタ(Thin Film Transistor:TFT)のゲート絶縁層上に設けられたチャネル層(具体的には酸化物半導体)で形成されている。そして、当該一方の電極として用いている酸化物半導体は、デプレッション型のTFTに用いることが可能である、電子密度が増大した酸化物半導体である。また、他方の電極は画素電極を用いている。特許文献3では、一方の電極に接続されている容量線に加わるコモン電位と、画素電極に加わる画素電位との電位差(電圧)の範囲を0V付近として、保持容量を動作させている。 In the storage capacitor of the display device disclosed in Patent Document 3, a light-transmitting semiconductor film is used for one electrode, and a light-transmitting conductive film (specifically, a pixel electrode) is used for the other electrode. In addition, an insulating film having translucency is used for the dielectric film. In addition, one electrode included in the storage capacitor is included in the display device, and a channel layer (specifically, an oxidation layer) provided on a gate insulating layer of a thin film transistor (TFT) that is a switching element. A semiconductor). The oxide semiconductor used as the one electrode is an oxide semiconductor with increased electron density that can be used for a depletion type TFT. The other electrode uses a pixel electrode. In Patent Document 3, the storage capacitor is operated with the range of the potential difference (voltage) between the common potential applied to the capacitor line connected to one electrode and the pixel potential applied to the pixel electrode being around 0V.
特許文献3のように、保持容量の一方の電極を、電子密度が増大した酸化物半導体とする場合、表示装置の作製方法を考慮すると、表示装置に含まれ、スイッチング素子として機能するTFTはデプレッション型のTFTとなりうる。デプレッション型のトランジスタをスイッチング素子として用いる場合、トランジスタのしきい値電圧は、0Vよりも低い電圧である。 In the case where one electrode of the storage capacitor is an oxide semiconductor with an increased electron density as in Patent Document 3, in consideration of a method for manufacturing a display device, a TFT functioning as a switching element is included in the display device. It can be a type TFT. In the case where a depletion type transistor is used as a switching element, the threshold voltage of the transistor is a voltage lower than 0V.
また、一般に、表示装置において、表示素子に供給するビデオデータ電位は、コモン電位を中心とした電位振幅内の電位を用いており、当該コモン電位を0Vとすることが多い。 In general, in a display device, a video data potential supplied to a display element uses a potential within a potential amplitude centered on a common potential, and the common potential is often set to 0V.
上記より、特許文献3のように、スイッチング素子にデプレッション型のTFTを用い、当該TFTに含まれる酸化物半導体を用いて形成した保持容量を有する表示装置は、当該表示装置を駆動させるために必要な電圧範囲が広くなることから、消費電力が増大した表示装置となる。また、当該TFTをスイッチング素子と機能させるため、TFTには常に電圧を与える必要があることも、表示装置の消費電力の増大を招く。 As described above, a display device having a storage capacitor formed by using a depletion-type TFT as a switching element and using an oxide semiconductor included in the TFT is required for driving the display device as in Patent Document 3. Since a wide voltage range is widened, a display device with increased power consumption is obtained. In addition, it is necessary to always apply a voltage to the TFT in order to cause the TFT to function as a switching element, which causes an increase in power consumption of the display device.
そこで、本発明の一態様は、透光性有する半導体膜、透光性を有する導電膜、及び透光性を有する絶縁膜で構成される、透光性を有する保持容量を備えた半導体装置において、消費電力が低減された半導体装置を提供することを課題の一とする。 Thus, one embodiment of the present invention is a semiconductor device including a light-transmitting storage capacitor including a light-transmitting semiconductor film, a light-transmitting conductive film, and a light-transmitting insulating film. Another object is to provide a semiconductor device with reduced power consumption.
また、特許文献3に記載された保持容量は、その動作中において、他方の電極である透光性を有する導電膜に正バイアスが常に加わっている状態である。そのため、保持容量のしきい値電圧は経時的にプラス方向に変動する。従って、保持容量を動作させる電圧範囲が0V付近の場合、当該しきい値電圧の経時的な変化によって、保持容量が動作しない可能性がある。 In addition, the storage capacitor described in Patent Document 3 is in a state where a positive bias is always applied to the light-transmitting conductive film which is the other electrode during the operation. Therefore, the threshold voltage of the storage capacitor varies in the positive direction with time. Therefore, when the voltage range for operating the storage capacitor is around 0 V, the storage capacitor may not operate due to a change with time of the threshold voltage.
それゆえ、一方の電極に酸化物半導体を用いた保持容量において、その動作範囲を広げることは有意なことである。 Therefore, it is significant to widen the operating range of a storage capacitor using an oxide semiconductor for one electrode.
そこで、本発明の一態様は、透光性有する半導体膜、透光性を有する導電膜、及び透光性を有する絶縁膜で構成される、透光性を有する保持容量を備えた半導体装置において、当該保持容量を安定に動作させるための駆動方法を提供することを課題の一とする。 Thus, one embodiment of the present invention is a semiconductor device including a light-transmitting storage capacitor including a light-transmitting semiconductor film, a light-transmitting conductive film, and a light-transmitting insulating film. Another object is to provide a driving method for stably operating the storage capacitor.
また、本発明の一態様は、透光性を有する保持容量を安定に動作させることが可能な半導体装置を提供することを課題の一とする。 Another object of one embodiment of the present invention is to provide a semiconductor device capable of stably operating a storage capacitor having a light-transmitting property.
上記課題に鑑みて、本発明の一態様は、エンハンスメント型のトランジスタと、トランジスタと電気的に接続された保持容量と、保持容量と電気的に接続された容量線と、トランジスタ及び保持容量と電気的に接続された表示素子とを、備え、保持容量は、容量線と電気的に接続され、一方の電極として機能する透光性を有する半導体膜と、他方の電極として機能し、表示素子に含まれる透光性を有する導電膜と、一方の電極及び他方の電極の間に設けられた誘電体膜と、を有し、且つしきい値電圧が0V以上であり、保持容量は、透光性を有する導電膜と容量線との電位差が、透光性を有する半導体膜を導通状態にする電位差で動作することを特徴とする半導体装置である。 In view of the above problems, an embodiment of the present invention is an enhancement-type transistor, a storage capacitor electrically connected to the transistor, a capacitor line electrically connected to the storage capacitor, the transistor, the storage capacitor, and the The storage capacitor is electrically connected to the capacitor line and has a light-transmitting semiconductor film functioning as one electrode and the other electrode serving as a display element. A light-transmitting conductive film, a dielectric film provided between one electrode and the other electrode, a threshold voltage of 0 V or more, and a storage capacitor having a light-transmitting property The semiconductor device is characterized in that the potential difference between the conductive film and the capacitor line operates with a potential difference that makes the light-transmitting semiconductor film conductive.
また、本発明の一態様は、エンハンスメント型のトランジスタと、トランジスタと電気的に接続された保持容量と、保持容量と電気的に接続された容量線と、トランジスタ及び保持容量と電気的に接続された表示素子とを、備え、保持容量は、容量線と電気的に接続され、一方の電極として機能する透光性を有する半導体膜と、他方の電極として機能し、表示素子に含まれる透光性を有する導電膜と、一方の電極及び他方の電極の間に設けられた誘電体膜と、を有し、且つしきい値電圧が0V以上であり、保持容量は、透光性を有する導電膜と容量線との電位差が、保持容量のしきい値電圧よりも大きい電位差で動作することを特徴とする半導体装置である。 Another embodiment of the present invention is an enhancement-type transistor, a storage capacitor electrically connected to the transistor, a capacitor line electrically connected to the storage capacitor, and the transistor and the storage capacitor. The storage capacitor is electrically connected to the capacitor line and has a light-transmitting semiconductor film that functions as one electrode, and the light-transmitting element that functions as the other electrode and is included in the display element. And a dielectric film provided between the one electrode and the other electrode, the threshold voltage is 0 V or more, and the storage capacitor is a light-transmitting conductive film. The semiconductor device is characterized in that it operates with a potential difference larger than the threshold voltage of the storage capacitor between the film and the capacitor line.
当該保持容量は、当該トランジスタの形成工程を利用することで形成できる。保持容量の一方の電極として機能する透光性を有する半導体膜は、トランジスタに含まれる半導体膜の形成工程を利用して形成することができる。つまり、保持容量の一方の電極として機能する透光性を有する半導体膜は、トランジスタの透光性を有する半導体膜と同一表面上に形成される。トランジスタの透光性を有する半導体膜には酸化物半導体膜を用いることができ、適切な処理を行って形成した酸化物半導体膜を用いたトランジスタは、エンハンスメント型のトランジスタである。そして、当該トランジスタは、極めてオフ電流が低いことから、半導体装置の消費電力を低減することができる。 The storage capacitor can be formed by using the formation process of the transistor. The light-transmitting semiconductor film functioning as one electrode of the storage capacitor can be formed using a process for forming a semiconductor film included in the transistor. In other words, the light-transmitting semiconductor film functioning as one electrode of the storage capacitor is formed over the same surface as the light-transmitting semiconductor film of the transistor. An oxide semiconductor film can be used as the light-transmitting semiconductor film of the transistor, and a transistor including an oxide semiconductor film formed by appropriate treatment is an enhancement type transistor. Since the off-state current of the transistor is extremely low, power consumption of the semiconductor device can be reduced.
なお、以下において、トランジスタに含まれる半導体膜及び保持容量が有する透光性を有する半導体膜は、酸化物半導体膜として記載する。 Note that in the following, a semiconductor film included in the transistor and a light-transmitting semiconductor film included in the storage capacitor are described as oxide semiconductor films.
上記において、保持容量が有する酸化物半導体膜、及びトランジスタが有する酸化物半導体膜は、同等のキャリア密度を有する。そして、保持容量が有する酸化物半導体膜は、キャリア密度を意図的に増大させるために、導電率を増大させる不純物を添加する処理などが行われていない酸化物半導体膜である。 In the above, the oxide semiconductor film included in the storage capacitor and the oxide semiconductor film included in the transistor have equivalent carrier densities. The oxide semiconductor film included in the storage capacitor is an oxide semiconductor film that is not subjected to treatment for adding an impurity that increases conductivity in order to intentionally increase carrier density.
本発明の一態様である半導体装置のように、スイッチング素子と機能するトランジスタを、酸化物半導体膜を有するエンハンスメント型のトランジスタとし、保持容量の一方の電極に、当該エンハンスメント型のトランジスタを構成する酸化物半導体膜と同時に形成された酸化物半導体膜を用いることで、デプレッション型のトランジスタを用いた半導体装置に比べて、半導体装置を駆動させるための電圧範囲を狭くすることができ、半導体装置の消費電力を低減することができる。 As in the semiconductor device of one embodiment of the present invention, the transistor functioning as a switching element is an enhancement type transistor including an oxide semiconductor film, and the oxidation transistor constituting the enhancement type transistor is formed on one electrode of the storage capacitor. By using an oxide semiconductor film formed at the same time as a semiconductor film, the voltage range for driving the semiconductor device can be narrowed compared to a semiconductor device using a depletion type transistor, and the consumption of the semiconductor device can be reduced. Electric power can be reduced.
また、保持容量の誘電体膜は、トランジスタに含まれる酸化物半導体膜上に設けられる絶縁膜を適用することができ、保持容量の他方の電極として機能する透光性を有する導電膜は、表示素子に含まれ、トランジスタと電気的に接続される画素電極を適用することができる。 As the dielectric film of the storage capacitor, an insulating film provided over the oxide semiconductor film included in the transistor can be used, and a light-transmitting conductive film that functions as the other electrode of the storage capacitor is displayed. A pixel electrode which is included in the element and is electrically connected to the transistor can be used.
このようにすることで、保持容量は透光性を有するため、画素において、トランジスタが形成される箇所以外の領域に大きく(大面積に)形成することができる。従って、本発明の一態様によって、開口率を高めつつ、電荷容量を増大させた半導体装置を得ることができる。また、開口率を向上することによって表示品位の優れた半導体装置を得ることができる。 In this manner, since the storage capacitor has a light-transmitting property, the pixel can be formed large (in a large area) in a region other than a portion where a transistor is formed. Therefore, according to one embodiment of the present invention, a semiconductor device with an increased charge capacity and an increased aperture ratio can be obtained. Further, by improving the aperture ratio, a semiconductor device with excellent display quality can be obtained.
なお、本発明の一態様は、上記半導体装置だけではく、上記半導体装置の駆動方法も含まれる。 Note that one embodiment of the present invention includes not only the above semiconductor device but also a method for driving the semiconductor device.
本発明の一態様は、エンハンスメント型のトランジスタと、トランジスタを介して信号線から所定の電位が供給される画素電極と、画素電極が一方の電極として機能し、容量線と電気的に接続され、他方の電極として機能する透光性を有する半導体膜とを有する保持容量と、を有する画素を備える表示装置の駆動方法であって、トランジスタのゲート電極を有する走査線に、トランジスタのしきい値電圧以上の電位を供給してトランジスタを導通状態にし、画素電極に信号線から所定の電位を供給し、容量線に、透光性を有する半導体膜と容量線との電位差が、保持容量のしきい値電圧より高くなる電位を供給して、保持容量に、画素電極の電位と容量線の電位との電位差を一定期間保持させることを特徴とする半導体装置の駆動方法である。 One embodiment of the present invention is an enhancement-type transistor, a pixel electrode to which a predetermined potential is supplied from a signal line through the transistor, the pixel electrode functions as one electrode, and is electrically connected to the capacitor line. A storage device having a storage capacitor having a light-transmitting semiconductor film functioning as the other electrode, and a driving method of a display device including a pixel having a threshold voltage applied to a scanning line having a gate electrode of the transistor By supplying the above potential, the transistor is turned on, a predetermined potential is supplied from the signal line to the pixel electrode, and the potential difference between the light-transmitting semiconductor film and the capacitor line is a threshold value of the storage capacitor. A driving method of a semiconductor device, wherein a potential higher than a value voltage is supplied and a storage capacitor holds a potential difference between a potential of a pixel electrode and a potential of a capacitor line for a certain period.
また、本発明の一態様は、エンハンスメント型のトランジスタと、トランジスタを介して信号線から所定の電位が供給される画素電極と、画素電極が一方の電極として機能し、容量線と電気的に接続され、他方の電極として機能する透光性を有する半導体膜とを有する保持容量と、を有する画素を備える表示装置の駆動方法であって、トランジスタのゲート電極を有する走査線に、トランジスタのしきい値電圧以上の電位を供給してトランジスタを導通状態にし、画素電極に信号線から所定の電位を供給し、容量線に、画素電極に供給される所定の電位よりも保持容量のしきい値電圧分以上低い電位を供給して、保持容量に、画素電極の電位と容量線の電位との電位差を一定期間保持させることを特徴とする半導体装置の駆動方法である。 Another embodiment of the present invention is an enhancement-type transistor, a pixel electrode to which a predetermined potential is supplied from a signal line through the transistor, the pixel electrode functions as one electrode, and is electrically connected to the capacitor line And a storage capacitor having a light-transmitting semiconductor film functioning as the other electrode, and a driving method of a display device including a pixel having a transistor threshold on a scan line including a gate electrode of the transistor A potential higher than the value voltage is supplied to make the transistor conductive, a predetermined potential is supplied from the signal line to the pixel electrode, and the threshold voltage of the storage capacitor is higher than the predetermined potential supplied to the pixel electrode to the capacitor line This is a method for driving a semiconductor device, in which a potential lower than a minute is supplied and a storage capacitor holds a potential difference between a potential of a pixel electrode and a potential of a capacitor line for a certain period.
上記駆動方法によって、透光性を有する半導体膜、透光性を有する導電膜、及び透光性を有する絶縁膜を有する保持容量を備える半導体装置の保持容量の動作範囲を広げることができ、保持容量を安定に動作させることができる。 With the above driving method, the operation range of a storage capacitor of a semiconductor device including a semiconductor capacitor having a light-transmitting property, a conductive film having a light-transmitting property, and a storage capacitor having a light-transmitting insulating film can be expanded. The capacity can be stably operated.
なお、本明細書において、保持容量のしきい値電圧とは、透光性を有する半導体膜と画素電極とその間に設けられる絶縁膜によって、いわゆるMOS容量が形成されるとみなしたとき、当該透光性を有する半導体膜に蓄積層が形成され、電荷容量が増加し始める電圧をいう。 Note that in this specification, the threshold voltage of a storage capacitor refers to a transparent capacitor when a so-called MOS capacitor is formed by a light-transmitting semiconductor film, a pixel electrode, and an insulating film provided therebetween. This is a voltage at which an accumulation layer is formed in a light-sensitive semiconductor film and the charge capacity starts to increase.
透光性を有する半導体膜、透光性を有する導電膜、及び透光性を有する絶縁膜を有する保持容量を備える半導体装置において、当該保持容量を安定に動作させる方法を提供することができる。また、本発明の一態様より、開口率が高く、電荷容量を大きくした保持容量を有し、消費電力を低減した半導体装置を提供することができる。 In a semiconductor device including a storage capacitor including a light-transmitting semiconductor film, a light-transmitting conductive film, and a light-transmitting insulating film, a method for stably operating the storage capacitor can be provided. Further, according to one embodiment of the present invention, a semiconductor device which has a storage capacitor with a high aperture ratio, a large charge capacity, and low power consumption can be provided.
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. However, the present invention is not limited to the following description, and it is easily understood by those skilled in the art that the modes and details can be variously changed. In addition, the present invention is not construed as being limited to the description of the embodiments below.
以下に説明する本発明の構成において、同一部分又は同様の機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を有する部分を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。 In the structure of the present invention described below, the same portions or portions having similar functions are denoted by the same reference numerals in different drawings, and description thereof is not repeated. In addition, when referring to a portion having a similar function, the hatch pattern may be the same, and there may be no particular reference.
本明細書で説明する各図において、各構成の大きさ、膜の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。 In each drawing described in this specification, the size, the film thickness, or the region of each component is exaggerated for clarity in some cases. Therefore, it is not necessarily limited to the scale.
本明細書などにおいて、第1、第2などとして付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。また、本明細書などにおいて発明を特定するための事項として固有の名称を示すものではない。 In this specification and the like, the ordinal numbers attached as the first, second, etc. are used for convenience and do not indicate the order of steps or the order of lamination. In addition, a specific name is not shown as a matter for specifying the invention in this specification and the like.
また、本発明における「ソース」及び「ドレイン」の機能は、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」及び「ドレイン」の用語は、入れ替えて用いることができるものとする。 In addition, the functions of “source” and “drain” in the present invention may be interchanged when the direction of current changes during circuit operation. Therefore, in this specification, the terms “source” and “drain” can be used interchangeably.
また、電圧とは2点間における電位差のことをいい、電位とはある一点における静電場の中にある単位電荷が持つ静電エネルギー(電気的な位置エネルギー)のことをいう。ただし、一般的に、ある一点における電位と基準となる電位(例えば接地電位)との電位差のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし、電圧を電位と読み替えてもよいこととする。 Further, the voltage refers to a potential difference between two points, and the potential refers to electrostatic energy (electric potential energy) possessed by a unit charge in an electrostatic field at a certain point. However, generally, a potential difference between a potential at a certain point and a reference potential (for example, ground potential) is simply referred to as a potential or a voltage, and the potential and the voltage are often used as synonyms. Therefore, in this specification, unless otherwise specified, the potential may be read as a voltage, or the voltage may be read as a potential.
本明細書において、フォトリソグラフィ処理を行った後にエッチング処理を行う場合は、フォトリソグラフィ処理で形成したマスクは除去するものとする。 In this specification, in the case where an etching process is performed after a photolithography process, the mask formed by the photolithography process is removed.
(実施の形態1)
本実施の形態では、本発明の一態様である半導体装置及び半導体装置の駆動方法について、図面を用いて説明する。なお、本実施の形態では、本発明の一態様である半導体装置を液晶表示装置として説明する。
(Embodiment 1)
In this embodiment, a semiconductor device that is one embodiment of the present invention and a method for driving the semiconductor device will be described with reference to drawings. Note that in this embodiment, a semiconductor device which is one embodiment of the present invention is described as a liquid crystal display device.
〈半導体装置の構成〉
図1(A)に、半導体装置の構成例を示す図を示す。図1(A)に示す半導体装置は、画素部100と、走査線駆動回路104と、信号線駆動回路106と、各々が平行又は略平行に配設され、且つ走査線駆動回路104によって電位が制御されるm本の走査線107と、各々が平行又は略平行に配設され、且つ信号線駆動回路106によって電位が制御されるn本の信号線109と、を有する。さらに、画素部100はマトリクス状に配設された複数の画素101を有する。また、走査線107に沿って、各々が平行又は略平行に配設された容量線115を有する。なお、容量線115は、信号線109に沿って、各々が平行又は略平行に配設されていてもよい。
<Configuration of semiconductor device>
FIG. 1A illustrates a configuration example of a semiconductor device. In the semiconductor device illustrated in FIG. 1A, the
各走査線107は、画素部100においてm行n列に配設された画素101のうち、いずれかの行に配設されたn個の画素101と電気的に接続される。また、各信号線109は、m行n列に配設された画素101のうち、いずれかの列に配設されたm個の画素101に電気的と接続される。m、nは、ともに1以上の整数である。また、各容量線115は、m行n列に配設された画素101のうち、いずれかの行に配設されたn個の画素101と電気的に接続される。なお、容量線115が、信号線109に沿って、各々が平行又は略平行に配設されている場合は、m行n列に配設された画素101のうち、いずれかの列に配設されたm個の画素101に電気的と接続される。
Each
図1(B)は、図1(A)に示す半導体装置が有する画素101の回路図の一例である。図1(B)に示す画素101は、走査線107及び信号線109と電気的に接続されたトランジスタ103と、一方の電極が一定の電位を供給する容量線115と電気的に接続され、他方の電極がトランジスタ103のドレイン電極と電気的に接続された保持容量105と、画素電極121がトランジスタ103のドレイン電極及び保持容量105の他方の電極に電気的に接続され、画素電極121と対向して設けられる電極(対向電極)が対向電位を供給する配線に電気的に接続された液晶素子108と、を有する。
FIG. 1B is an example of a circuit diagram of the
トランジスタ103は、エンハンスメント型のトランジスタである。そのため、しきい値電圧が0V以上のとき、すなわちゲート電圧(Vg)が0V以上のときにオン電流(ドレイン電流:Id)が流れ、トランジスタ103が導通状態になる(図2(A)参照)。つまり、ゲート電圧を与えていないときにオン電流は流れないため、トランジスタ103にデプレッション型のトランジスタを適用した場合に比べて、半導体装置の消費電力を低減することができる。なお、本明細書において、ゲート電圧とは、ゲート電極とソース電極との電位差をいう。
The
また、トランジスタのチャネル形成領域に、適切な条件にて処理した酸化物半導体膜を用いると、トランジスタのオフ電流を極めて低減することができる。トランジスタ103のチャネル形成領域には適切な条件にて処理した酸化物半導体膜111を用いているため、トランジスタ103はオフ電流が極めて低いトランジスタである。このことから、本発明の一態様である半導体装置は消費電力が低減された半導体装置である。
In addition, when an oxide semiconductor film processed under appropriate conditions is used for a channel formation region of the transistor, the off-state current of the transistor can be extremely reduced. Since the
また、キャリア密度を増大させた酸化物半導体を用いたトランジスタは、デプレッション型のトランジスタとなる。一方、トランジスタ103はエンハンスメント型のトランジスタであり、トランジスタ103に含まれる酸化物半導体膜111は、キャリア密度を意図的に増大させるために、導電率を増大させる不純物を添加する処理などが行われていない酸化物半導体膜である。
A transistor including an oxide semiconductor with increased carrier density is a depletion type transistor. On the other hand, the
保持容量105は、一対の電極の間に誘電体膜が設けられており、且つ透光性を有する。保持容量105の一方の電極は、酸化物半導体膜119であり、誘電体膜は、トランジスタ103に含まれる酸化物半導体膜111上に設けられる透光性を有する絶縁膜であり、他方の電極は、画素電極121である。このため、保持容量105は、トランジスタ103の形成工程を利用して形成することができる。画素電極121に加える電位を制御し、酸化物半導体膜119を導通状態とさせることで、酸化物半導体膜119は一方の電極として機能する。従って、保持容量105は、MOS(Metal Oxide Semiconductor)キャパシタ構造であるといえる。
The
また、保持容量105の酸化物半導体膜119は、エンハンスメント型のトランジスタであるトランジスタ103に含まれる酸化物半導体膜111の形成工程を利用して形成されることから、保持容量105は、トランジスタ103と同様に画素電極121と容量線115との電位差が0V以上になると充電し始める。別言すると、保持容量105のしきい値電圧は0V以上である。
In addition, since the
図2(B)に保持容量105のCV曲線を示す。図2(B)において、横軸は保持容量105の画素電極121と容量線115との電位差(VP−VC)を表し、縦軸は当該電位差に対する容量(C)を表している。なお、CV測定(Capacitance−Voltage−Measurement)の際の電圧の周波数が、半導体装置のフレーム周波数より小さい場合において、図2(B)に示すようなCV曲線となる。
FIG. 2B shows a CV curve of the
なお、本明細書において、画素電極121と容量線115との電位差は、画素電極121の電位(VP)から容量線115の電位(VC)を引いた値である(図2(C)参照)。なお、図2(C)は、明瞭化のためトランジスタ103及び保持容量105について示している。
Note that in this specification, the potential difference between the
また、保持容量105の酸化物半導体膜119は、トランジスタ103に含まれる酸化物半導体膜111の形成工程を利用して形成できることから、キャリア密度を意図的に増大させるために、導電率を増大させる不純物を添加する処理などが行われていない酸化物半導体膜である。酸化物半導体膜119のキャリア密度は、酸化物半導体膜111のキャリア密度と同等である。
In addition, since the
上記より、保持容量105の酸化物半導体膜119とトランジスタ103に含まれる酸化物半導体膜111は同一の構成であるため、保持容量105のしきい値電圧(Vth)はトランジスタ103のしきい値電圧(Vth_Tr)と同等である(図2(A)及び図2(B)参照)。
From the above, since the
液晶素子108は、トランジスタ103及び画素電極121が形成される基板と、対向電極が形成される基板とで挟持される液晶の光学的変調作用によって、光の透過又は非透過を制御する素子である。なお、液晶の光学的変調作用は、液晶にかかる電界(縦方向の電界又は斜め方向の電界を含む。)によって制御される。なお、画素電極が形成される基板において対向電極(共通電極ともいう。)が形成される場合、液晶にかかる電界は横方向の電界となる。
The
走査線駆動回路104及び信号線駆動回路106は、論理回路部と、スイッチ部又はバッファ部とに大別される。走査線駆動回路104及び信号線駆動回路106の詳細な構成については省略するが、走査線駆動回路104及び信号線駆動回路106にはトランジスタが含まれている。
The scan
なお、走査線駆動回路104及び信号線駆動回路106の一方又は双方に含まれるトランジスタは、トランジスタ103の形成工程を利用して形成することができる。つまり、走査線駆動回路104及び信号線駆動回路106一方又は双方は、トランジスタ103及び画素電極121が設けられる基板に設けることができる。このように、走査線駆動回路104及び信号線駆動回路106一方又は双方を当該基板に一体形成することで、半導体装置の部品点数を削減することができ、作製コストを低減することができる。
Note that a transistor included in one or both of the scan
また、走査線駆動回路104及び信号線駆動回路106の一方又は双方に含まれるトランジスタは、走査線駆動回路104及び信号線駆動回路106を的確に動作させるためにも、デプレッション型ではなくエンハンスメント型のトランジスタとすることが好ましい。このことからも、トランジスタ103をエンハンスメント型のトランジスタとすることは有意なことである。
In addition, a transistor included in one or both of the scan
上記より、保持容量105は透光性を有するため、画素101のトランジスタ103が形成される箇所以外の領域に大きく(大面積に)形成することができる。従って、図1に示した半導体装置は、開口率を高めつつ、電荷容量を増大させた半導体装置である。また、表示品位の優れた半導体装置である。例えば、本発明の一態様である半導体装置において、画素密度を300ppi(pixel per inch)以上(例えば300ppi〜330ppi程度)とする場合、画素の開口率を50%以上、さらには画素の開口率を55%以上、さらには画素の開口率を60%以上にすることができる。また、本発明の一態様は、従来の半導体装置よりも画素の開口率が高められた半導体装置である。
As described above, since the
ここで、本発明の一態様である半導体装置の駆動方法について説明する。本発明の一態様である半導体装置は、MOSキャパシタ構造の保持容量105を有していることから、保持容量105を安定に動作させるためには、保持容量105の一方の電極として機能する酸化物半導体膜119(換言すれば容量線115)に加える電位を以下のようにする。
Here, a method for driving a semiconductor device which is one embodiment of the present invention is described. Since the semiconductor device which is one embodiment of the present invention includes the
保持容量105のCV曲線は、図2(B)で表されるようにしきい値電圧が0V以上のCV曲線である。保持容量105を動作させる期間において、保持容量105を安定に動作させるためには、保持容量105を十分に充電された状態にする。例えば、当該期間における、保持容量105の画素電極121の電位と容量線115の電位との電位差(VP−VC)が、図2(B)のV1以上V2以下となるように、容量線115に電位VCを与える(図2(B)及び図2(C)参照)。
The CV curve of the
また、保持容量105を動作させる期間において、画素電極121の電位は、信号線109に入力される信号に応じてプラス方向及びマイナス方向の振幅を有する。具体的には、ビデオ信号の中心電位を基準としてプラス方向及びマイナス方向に変動する。それゆえ、当該期間において、電位差(VP−VC)をV1以上V2以下とするためには、容量線115(酸化物半導体膜119)の電位(VC)を、画素電極121の低電位から保持容量105のしきい値電圧分以上低くした電位にすればよい(図3参照)。なお、図3において、走査線107に供給される電位のうち、最も低い電位をGVssとし、最も高い電位をGVddとする。
Further, during the period in which the
上記を換言すると、保持容量105を動作させるためには、保持容量105を動作させる期間において、画素電極121と容量線115(酸化物半導体膜119)との電位差が、保持容量105のしきい値電圧より高くなればよい。
In other words, in order to operate the
また、保持容量105のしきい値電圧はトランジスタ103のしきい値電圧と同等であることから、容量線115(酸化物半導体膜119)の電位をトランジスタ103のしきい値電圧分以上低くしておけばよい。このようにすることで、保持容量105を動作させる期間において、酸化物半導体膜119を常に導通状態にさせておくことができ、保持容量105を安定させて動作させておくことができる。
In addition, since the threshold voltage of the
上記より、本発明の一態様である駆動方法を用いることで、透光性を有する半導体膜、透光性を有する導電膜、及び透光性を有する絶縁膜を有する保持容量を備える半導体装置において、当該保持容量を経時的に安定させて動作させることができる。 As described above, in a semiconductor device including a storage capacitor including a light-transmitting semiconductor film, a light-transmitting conductive film, and a light-transmitting insulating film by using the driving method of one embodiment of the present invention. The storage capacitor can be operated stably over time.
また、トランジスタ103はエンハンスメント型のトランジスタであり、保持容量105をエンハンスメント型のトランジスタであるトランジスタ103の形成工程を利用して形成する。このため、本発明の一態様である半導体装置において保持容量を駆動させるために必要な電圧範囲は、トランジスタにデプレッション型のトランジスタを適用し、且つデプレッション型のトランジスタの形成工程を利用して形成したキャリア密度が増大した酸化物半導体膜を用いて形成した保持容量を駆動させるために必要な電圧範囲より狭い。それゆえ、本発明の一態様とすることで、半導体装置の消費電力を低減することができる。
Further, the
〈半導体装置の上面構造及び断面構造〉
次いで、半導体装置の具体的な構造について説明する。ここでは、画素101を例に説明する。画素101の上面図を図4に示す。なお、図4は、図面の明瞭化のため、当該半導体装置の構成要素(例えば、液晶素子108など)の一部を省略している。
<Top structure and cross-sectional structure of semiconductor device>
Next, a specific structure of the semiconductor device will be described. Here, the
図4において、走査線107は、信号線109に略直交する方向(図中左右方向)に延伸して設けられている。信号線109は、走査線107に略直交する方向(図中上下方向)に延伸して設けられている。容量線115は、走査線107と平行方向に延伸して設けられている。なお、走査線107及び容量線115は、走査線駆動回路104(図1(A)を参照)と電気的に接続されており、信号線109は、信号線駆動回路106(図1(A)参照)と電気的に接続されている。
In FIG. 4, the
トランジスタ103は、走査線107及び信号線109が交差する領域に設けられている。トランジスタ103は、少なくとも、チャネル形成領域を有する酸化物半導体膜111と、ゲート電極と、ゲート絶縁膜(図4に図示せず。)と、ソース電極と、ドレイン電極とを含む。
The
また、走査線107はトランジスタ103のゲート電極として機能する領域を含み、信号線109はトランジスタ103のソース電極として機能する領域を含む。導電膜113は、トランジスタ103のドレイン電極として機能する領域を含み、開口117を通じて画素電極121と電気的に接続されている。なお、図4において、画素電極121はハッチングを省略して図示している。
In addition, the
ゲート電極として機能する領域は、走査線107において少なくとも酸化物半導体膜111と重畳する領域である。ソース電極として機能する領域は、信号線109において少なくとも酸化物半導体膜111と重畳する領域である。ドレイン電極として機能する領域は、導電膜113において少なくとも酸化物半導体膜111と重畳する領域である。なお、以下において、トランジスタ103のゲート電極を指し示す場合にも走査線107と記載する場合があり、トランジスタ103のソース電極を指し示す場合にも信号線109と記載する場合がある。トランジスタ103のドレイン電極を指し示す場合にも導電膜113と記載する。
The region functioning as the gate electrode is a region overlapping with at least the
また、走査線107は、上面形状において端部が半導体膜の端部より外側に位置する。このため、走査線107はバックライトなどの光源からの光を遮る遮光膜として機能する。この結果、トランジスタに含まれる酸化物半導体膜111に光が照射されず、トランジスタの電気特性の変動を抑制することができる。
Further, the
保持容量105は、走査線107と、信号線109とで囲まれる領域に設けられている。保持容量105は、酸化物半導体膜119と、透光性を有する画素電極121と、誘電体膜として、トランジスタ103上に形成される透光性を有する絶縁膜(図4に図示せず。)とで構成されている。酸化物半導体膜119と、透光性を有する画素電極121、及び誘電体膜はそれぞれ、透光性を有するため、保持容量105は透光性を有する。また、酸化物半導体膜119は、開口123に設けられた導電膜125を通じて容量線115と接していることから、保持容量105は容量線115と電気的に接続されている。
The
保持容量は、一対の電極が重畳している面積に応じて蓄積される電荷容量は変化する。解像度を高くするために画素の大きさを小さくすると、それだけ保持容量の大きさも小さくなり、蓄積できる電荷容量が小さくなる。その結果、液晶素子を十分に動作させることができない可能性がある。保持容量105は透光性を有するため、画素内にできる限り大きく(大面積に)保持容量を形成することが可能であり、液晶素子108が動作する範囲全体に保持容量を形成することができる。液晶素子を十分に動作させることができる電荷容量を確保できる限り、画素密度を大きく、解像度を高くすることができる。
In the storage capacitor, the accumulated charge capacitance changes in accordance with the area where the pair of electrodes overlap. If the size of the pixel is reduced in order to increase the resolution, the size of the storage capacitor is reduced accordingly, and the charge capacity that can be stored is reduced. As a result, there is a possibility that the liquid crystal element cannot be operated sufficiently. Since the
ここで、酸化物半導体を用いたトランジスタの特徴について記載する。酸化物半導体を用いたトランジスタはnチャネル型トランジスタである。また、酸化物半導体に含まれる酸素欠損に起因してキャリアが生成されることがあり、トランジスタの電気特性及び信頼性を低下させる恐れがある。例えば、トランジスタのしきい値電圧をマイナス方向に変動し、ゲート電圧が0Vの場合にドレイン電流が流れてしまうことがある。このように、ゲート電圧が0Vの場合にドレイン電流が流れてしまうことをノーマリーオン特性という。なお、ゲート電圧が0Vの場合にドレイン電流が流れていないとみなすことができるトランジスタをノーマリーオフ特性という。 Here, characteristics of a transistor including an oxide semiconductor are described. A transistor including an oxide semiconductor is an n-channel transistor. In addition, carriers may be generated due to oxygen vacancies in the oxide semiconductor, which might reduce the electrical characteristics and reliability of the transistor. For example, the drain current may flow when the threshold voltage of the transistor fluctuates in the negative direction and the gate voltage is 0V. Thus, the drain current flowing when the gate voltage is 0 V is called normally-on characteristics. A transistor that can be regarded as having no drain current flowing when the gate voltage is 0 V is referred to as a normally-off characteristic.
そこで、酸化物半導体膜を用いる際、酸化物半導体膜に含まれる欠陥、代表的には酸素欠損はできる限り低減されていることが好ましい。例えば、磁場の向きを膜面に対して平行に印加した電子スピン共鳴法によるg値=1.93のスピン密度(酸化物半導体膜に含まれる欠陥密度に相当する。)は、測定器の検出下限以下まで低減されていることが好ましい。酸化物半導体膜に含まれる欠陥、代表的には酸素欠損をできる限り低減することで、トランジスタがノーマリーオン特性となることを抑制することができ、半導体装置の電気特性及び信頼性を向上させることができる。 Therefore, when an oxide semiconductor film is used, it is preferable that defects included in the oxide semiconductor film, typically oxygen vacancies, be reduced as much as possible. For example, the spin density (corresponding to the defect density included in the oxide semiconductor film) of g value = 1.93 by the electron spin resonance method in which the direction of the magnetic field is applied in parallel to the film surface is detected by the measuring instrument. It is preferable to be reduced to the lower limit or lower. By reducing defects contained in the oxide semiconductor film, typically oxygen vacancies, as much as possible, the transistor can be prevented from being normally on, and the electrical characteristics and reliability of the semiconductor device can be improved. be able to.
トランジスタのしきい値電圧のマイナス方向への変動は酸素欠損だけではなく、酸化物半導体膜に含まれる水素(水などの水素化合物を含む。)によっても引き起こされることがある。酸化物半導体膜に含まれる水素は金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子(又は酸素が脱離した部分)に欠損(酸素欠損ともいえる。)を形成する。また、水素の一部が酸素と反応することで、キャリアである電子を生成してしまう。従って、水素が含まれている酸化物半導体膜を有するトランジスタはノーマリーオン特性となりやすい。 Variation in the threshold voltage of the transistor in the negative direction may be caused not only by oxygen vacancies but also by hydrogen (including hydrogen compounds such as water) contained in the oxide semiconductor film. Hydrogen contained in the oxide semiconductor film reacts with oxygen bonded to metal atoms to become water, and also forms defects (also referred to as oxygen vacancies) in a lattice from which oxygen is released (or a portion from which oxygen is released). To do. In addition, a part of hydrogen reacts with oxygen to generate electrons as carriers. Therefore, a transistor including an oxide semiconductor film containing hydrogen is likely to be normally on.
上記より、トランジスタ103に含まれる酸化物半導体膜111において水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体膜111において、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)により得られる水素濃度を、5×1018atoms/cm3未満、好ましくは1×1018atoms/cm3以下、より好ましくは5×1017atoms/cm3以下、さらに好ましくは1×1016atoms/cm3以下とする。
From the above, it is preferable that hydrogen be reduced as much as possible in the
また、酸化物半導体膜111は、二次イオン質量分析法により得られるアルカリ金属又はアルカリ土類金属の濃度を、1×1018atoms/cm3以下、好ましくは2×1016atoms/cm3以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタ103のオフ電流を増大させることがある。
The
また、酸化物半導体膜111に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、n型化しやすい。この結果、窒素が含まれている酸化物半導体膜を有するトランジスタはノーマリーオン特性となりやすい。従って、酸化物半導体膜111において、窒素はできる限り低減されていることが好ましい、例えば、窒素濃度は、5×1018atoms/cm3以下にすることが好ましい。
In addition, when nitrogen is contained in the
また、酸化物半導体にシリコン及び炭素などの第14族元素含まれていると、キャリアである電子が生じ、キャリア密度が増加し、n型化しやすい。そこで、酸化物半導体膜を有するトランジスタにおいて、特に、ゲート絶縁膜127(図4に図示せず。)と当該酸化物半導体膜111の界面において、二次イオン質量分析法により得られるシリコン濃度は、3×1018atoms/cm3以下、好ましくは3×1017atoms/cm3以下とする。なお、当該界面において、二次イオン質量分析法により得られる炭素濃度は、3×1018atoms/cm3以下、好ましくは3×1017atoms/cm3以下とする。
In addition, when a Group 14 element such as silicon and carbon is contained in an oxide semiconductor, electrons serving as carriers are generated, the carrier density is increased, and the oxide semiconductor is likely to be n-type. Therefore, in a transistor including an oxide semiconductor film, particularly at the interface between the gate insulating film 127 (not illustrated in FIG. 4) and the
上記より、不純物(水素、窒素、シリコン、炭素、アルカリ金属又はアルカリ土類金属など)をできる限り低減させ、高純度化させた酸化物半導体膜111を用いることで、トランジスタ103がノーマリーオン特性となることを抑制でき、トランジスタ103のオフ電流を極めて低減することができる。従って、本発明の一態様は、良好な電気特性に有する半導体装置であり、信頼性に優れた半導体装置である。なお、高純度化させた酸化物半導体は、真性又は実質的に真性な半導体といえる。
From the above, by using the
また、トランジスタ103はエンハンスメント型のトランジスタであり、酸化物半導体膜111はキャリア密度を意図的に増大させるために、導電率を増大させる不純物を添加する処理などが行われていない酸化物半導体膜であることから、酸化物半導体膜111のキャリア密度は、1×1017/cm3以下であり、又は1×1016/cm3以下、又は1×1015/cm3以下、又は1×1014/cm3以下、又は1×1013/cm3以下である。
The
また、保持容量105に含まれる酸化物半導体膜119は、トランジスタ103に含まれる酸化物半導体膜111の形成工程を利用して形成できることから、酸化物半導体膜119のキャリア密度は、酸化物半導体膜111のキャリア密度と同等であることから、酸化物半導体膜119のキャリア密度は上記範囲である。
In addition, since the
なお、高純度化された酸化物半導体膜を用いたトランジスタのオフ電流が低いことは、いろいろな実験により証明できる。例えば、チャネル幅が1×106μmでチャネル長Lが10μmの素子であっても、ソース電極とドレイン電極間の電圧(ドレイン電圧)が1Vから10Vの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち1×10−13A以下という特性を得ることができる。この場合、トランジスタのチャネル幅で除した数値に相当するオフ電流は、100zA/μm以下であることが分かる。また、保持容量とトランジスタとを接続して、保持容量に流入又は保持容量から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流の測定を行った。当該測定では、上記トランジスタに高純度化された酸化物半導体膜をチャネル形成領域に用い、保持容量の単位時間あたりの電荷量の推移から当該トランジスタのオフ電流を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が3Vの場合に、数十yA/μmという、さらに低いオフ電流が得られることが分かった。従って、高純度化された酸化物半導体膜を用いたトランジスタは、オフ電流が著しく小さい。 Note that low off-state current of a transistor including a highly purified oxide semiconductor film can be proved by various experiments. For example, even in an element having a channel width of 1 × 10 6 μm and a channel length L of 10 μm, the off-state current is reduced when the voltage between the source electrode and the drain electrode (drain voltage) is in the range of 1V to 10V. Can be obtained, i.e., 1 × 10 −13 A or less. In this case, it can be seen that the off-state current corresponding to the value divided by the channel width of the transistor is 100 zA / μm or less. Further, the off-state current was measured using a circuit in which the storage capacitor and the transistor are connected and the charge flowing into or out of the storage capacitor is controlled by the transistor. In this measurement, a highly purified oxide semiconductor film of the transistor was used for a channel formation region, and the off-state current of the transistor was measured from the change in the amount of charge per unit time of the storage capacitor. As a result, it was found that when the voltage between the source electrode and the drain electrode of the transistor is 3 V, an even lower off-current of several tens of yA / μm can be obtained. Therefore, a transistor including a highly purified oxide semiconductor film has extremely small off-state current.
次いで、図4の一点鎖線A1−A2間及び一点鎖線B1−B2間の断面図を図5に示す。 5 is a cross-sectional view taken along the alternate long and short dash line A1-A2 and between the alternate long and short dash line B1-B2.
一点鎖線A1−A2間及び一点鎖線B1−B2間の断面構造は以下の通りである。基板102上に、ゲート電極として機能する領域を含む走査線107と、容量線115と、が設けられている。走査線107及び容量線115上にゲート絶縁膜127が設けられている。ゲート絶縁膜127の走査線107と重畳する領域上に酸化物半導体膜111が設けられている。ゲート絶縁膜127上に酸化物半導体膜119が設けられている。酸化物半導体膜111上、及びゲート絶縁膜127上にソース電極として機能する領域を含む信号線109と、ドレイン電極として機能する領域を含む導電膜113と、が設けられている。容量線115と接しているゲート絶縁膜127の一部に、容量線115に達する開口123が設けられており、開口123、ゲート絶縁膜127及び酸化物半導体膜119上に導電膜125が設けられている。ゲート絶縁膜127上、信号線109上、酸化物半導体膜111上、導電膜113上、導電膜125上、及び酸化物半導体膜119上にトランジスタ103の保護絶縁膜として機能する絶縁膜129、絶縁膜131、及び絶縁膜132が設けられている。絶縁膜129、絶縁膜131、及び絶縁膜132には導電膜113に達する開口117が設けられており、開口117及び絶縁膜132上には画素電極121が設けられている。また、画素電極121及び絶縁膜132上に配向膜158が設けられている。なお、基板102と、走査線107及び容量線115と、ゲート絶縁膜127との間には下地絶縁膜が設けられていてもよい。
The cross-sectional structures between the alternate long and short dash line A1-A2 and between the alternate long and short dash line B1-B2 are as follows. A
また、液晶素子108の断面構造は以下の通りである。基板150の基板102と対向している面の少なくともトランジスタ103と重畳する領域に遮光膜152が設けられており、遮光膜152を覆うように透光性を有する導電膜である対向電極154が設けられており、対向電極を覆うように配向膜156が設けられている。画素電極121及び絶縁膜132上に配向膜158が設けられている。基板102側の絶縁膜132及び画素電極121上に配向膜158が設けられている。液晶160は配向膜156及び配向膜158に接して設けられており、基板102及び基板150によって挟持されている。
The cross-sectional structure of the
なお、本発明の一態様である半導体装置を液晶表示装置とする場合、バックライトなどの光源、基板102側及び基板150側にそれぞれ設けられる偏光板などの光学部材(光学基板)、基板102と基板150とを固定するシール材などが必要となるが、これらについては後述する。
Note that in the case where a semiconductor device that is one embodiment of the present invention is a liquid crystal display device, a light source such as a backlight, an optical member such as a polarizing plate (an optical substrate) provided on each of the
上記より、本実施の形態に示す保持容量105において、一対の電極のうち一方の電極は酸化物半導体膜119であり、一対の電極のうち他方の電極は画素電極121であり、一対の電極の間に設けられた誘電体膜は絶縁膜129、絶縁膜131、及び絶縁膜132である。
From the above, in the
以下に、上記断面構造の構成要素について詳細を記載する。 Details of the components of the cross-sectional structure will be described below.
基板102の材質などに大きな制限はないが、少なくとも、半導体装置の作製工程において行う加熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、プラスチック基板などがあり、ガラス基板としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノケイ酸ガラスなどの無アルカリガラス基板を用いるとよい。また、ステンレス合金などの透光性を有していない基板を用いることもできる。その場合は、基板表面に絶縁膜を設けることが好ましい。なお、基板102として石英基板、サファイア基板、又は単結晶半導体基板、多結晶半導体基板、化合物半導体基板、SOI(Silicon On Insulator)基板などを用いることもできる。なお、本発明の一態様である半導体装置を透過型の液晶表示装置とする場合、基板102は透光性を有する基板を用いる。
There is no particular limitation on the material of the
走査線107及び容量線115は、大電流を流すため、金属膜で形成することが好ましく、代表的には、モリブデン(Mo)、チタン(Ti)、タングステン(W)タンタル(Ta)、アルミニウム(Al)、銅(Cu)、クロム(Cr)、ネオジム(Nd)、スカンジウム(Sc)などの金属材料又はこれらを主成分とする合金材料を用いた、単層構造又は積層構造で設ける。
The
走査線107及び容量線115の一例としては、シリコンを含むアルミニウムを用いた単層構造、アルミニウム上にチタンを積層する二層構造、窒化チタン上にチタンを積層する二層構造、窒化チタン上にタングステンを積層する二層構造、窒化タンタル上にタングステンを積層する二層構造、銅−マグネシウム−アルミニウム合金上に銅を積層する二層構造、窒化チタン上に銅を積層し、さらにその上にタングステンを形成する三層構造などがある。
As an example of the
また、走査線107及び容量線115の材料として、画素電極121に適用可能な透光性を有する導電性材料を用いることができる。なお、本発明の一態様である半導体装置を反射型の表示装置とする場合、画素電極121に透光性を有していない導電性材料(例えば金属材料)を用いることができる。その際は基板102も透光性を有していない基板を用いることができる。
Further, as a material for the
さらに、走査線107及び容量線115の材料として、窒素を含む金属酸化物、具体的には、窒素を含むIn−Ga−Zn系酸化物や、窒素を含むIn−Sn系酸化物や、窒素を含むIn−Ga系酸化物や、窒素を含むIn−Zn系酸化物や、窒素を含むSn系酸化物や、窒素を含むIn系酸化物や、金属窒化膜(InN、SnNなど)を用いることができる。これらの材料は5eV(電子ボルト)以上の仕事関数を有する。これら窒素を含む金属酸化物を当該走査線(ゲート電極)として用いることで、トランジスタ103のしきい値電圧をプラス方向に変動させることができ、所謂ノーマリーオフ特性を有するトランジスタを実現できる。例えば、窒素を含むIn−Ga−Zn系酸化物を用いる場合、少なくとも酸化物半導体膜111より高い窒素濃度、具体的には窒素濃度が7原子%以上のIn−Ga−Zn系酸化物を用いることができる。
Further, as a material of the
走査線107及び容量線115において、低抵抗材料であるアルミニウムや銅を用いることが好ましい。アルミニウムや銅を用いることで、信号遅延を低減し、表示品位を高めることができる。なお、アルミニウムは耐熱性が低く、ヒロック、ウィスカー、あるいはマイグレーションによる不良が発生しやすい。アルミニウムのマイグレーションを防ぐため、アルミニウムに、モリブデン、チタン、タングステンなどの、アルミニウムよりも融点の高い金属材料を積層することが好ましい。また、銅を用いる場合も、マイグレーションによる不良や銅元素の拡散を防ぐため、モリブデン、チタン、タングステンなどの、銅よりも融点の高い金属材料を積層することが好ましい。
In the
また、図4及び図5に示したように、走査線107は、酸化物半導体膜111を走査線107の領域内に設けることが可能な形状として設けることが好ましい。図4のように酸化物半導体膜111が設けられる領域において突出した形状とし、酸化物半導体膜111を走査線107の内側に設けることができるようにすることが好ましい。このようにすることで、基板102の走査線107が設けられている面とは反対の面(基板102の裏面)から照射される光(液晶表示装置においてはバックライトなど光源の光)を、走査線107が遮光するため、トランジスタ103の電気特性(例えばしきい値電圧など)が変動又は低下を抑制することができる。
4 and 5, the
ゲート絶縁膜127は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウム又はGa−Zn系金属酸化物などの絶縁材料を用いた、単層構造又は積層構造で設ける。なお、酸化物半導体膜111との界面特性を向上させるため、ゲート絶縁膜127において少なくとも酸化物半導体膜111と接する領域は酸化絶縁膜で形成することが好ましい。
The
また、ゲート絶縁膜127に、酸素、水素、水などに対するバリア性を有する絶縁膜を設けることで、酸化物半導体膜111に含まれる酸素の外部への拡散と、外部から酸化物半導体膜111への水素、水などの侵入を防ぐことができる。酸素、水素、水などに対するバリア性を有する絶縁膜としては、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ガリウム膜、酸化窒化ガリウム膜、酸化イットリウム膜、酸化窒化イットリウム膜、酸化ハフニウム膜、酸化窒化ハフニウム膜、窒化シリコン膜などがある。
Further, by providing the
また、ゲート絶縁膜127として、ハフニウムシリケート(HfSiOx)、窒素を有するハフニウムシリケート(HfSixOyNz)、窒素を有するハフニウムアルミネート(HfAlxOyNz)、酸化ハフニウム、酸化イットリウムなどのhigh−k材料を用いることでトランジスタ103のゲートリーク電流を低減できる。
As the
また、ゲート絶縁膜127は、以下の積層構造とすることが好ましい。第1の窒化シリコン膜として、欠陥量が少ない窒化シリコン膜を設け、第1の窒化シリコン膜上に第2の窒化シリコン膜として、水素脱離量及びアンモニア脱離量の少ない窒化シリコン膜を設け、第2の窒化シリコン膜上に、上記ゲート絶縁膜127として適用できる酸化絶縁膜のいずれかを設けた積層構造である。
The
第2の窒化シリコン膜としては、昇温脱離ガス分析法において、水素分子の脱離量が5×1021分子/cm3未満、好ましくは3×1021分子/cm3以下、さらに好ましくは1×1021分子/cm3以下であり、アンモニア分子の脱離量が1×1022分子/cm3未満、好ましくは5×1021分子/cm3以下、さらに好ましくは1×1021分子/cm3以下である窒化絶縁膜を用いることが好ましい。上記第1の窒化シリコン膜及び第2の窒化シリコン膜をゲート絶縁膜127の一部として用いることで、ゲート絶縁膜127として、欠陥量が少なく、且つ水素及びアンモニアの脱離量の少ないゲート絶縁膜を形成することができる。この結果、ゲート絶縁膜127に含まれる水素及び窒素の、酸化物半導体膜111への移動量を低減することが可能である。
The second silicon nitride film has a hydrogen molecule desorption amount of less than 5 × 10 21 molecules / cm 3 , preferably 3 × 10 21 molecules / cm 3 or less, more preferably, in a temperature programmed desorption gas analysis method. 1 × 10 21 molecules / cm 3 or less, and the desorption amount of ammonia molecules is less than 1 × 10 22 molecules / cm 3 , preferably 5 × 10 21 molecules / cm 3 or less, more preferably 1 × 10 21 molecules / cm 3. It is preferable to use a nitride insulating film having a size of cm 3 or less. By using the first silicon nitride film and the second silicon nitride film as part of the
なお、酸化物半導体を用いたトランジスタにおいて、酸化物半導体膜及びゲート絶縁膜の界面又はゲート絶縁膜に捕獲準位(界面準位ともいう。)が存在すると、トランジスタのしきい値電圧の変動、代表的にはしきい値電圧のマイナス方向への変動、及びトランジスタがオン状態となるときにドレイン電流が一桁変化するのに必要なゲート電圧を示すサブスレッショルド係数(S値)の増大の原因となる。この結果、トランジスタごとに電気特性が変動するという問題がある。このため、ゲート絶縁膜として、欠陥量の少ない窒化シリコン膜を用いることで、また、酸化物半導体膜111と接する領域に酸化絶縁膜を設けることで、しきい値電圧のマイナスシフトを低減すると共に、S値の増大を抑制することができる。
Note that in a transistor including an oxide semiconductor, when a trap state (also referred to as an interface state) exists in the interface between the oxide semiconductor film and the gate insulating film or in the gate insulating film, variation in threshold voltage of the transistor, Typically, the threshold voltage varies in the negative direction, and the cause of an increase in the subthreshold coefficient (S value) indicating the gate voltage required for the drain current to change by an order of magnitude when the transistor is turned on. It becomes. As a result, there is a problem that the electrical characteristics vary from transistor to transistor. Therefore, by using a silicon nitride film with a small amount of defects as a gate insulating film and by providing an oxide insulating film in a region in contact with the
ゲート絶縁膜127の厚さは、5nm以上400nm以下、好ましくは10nm以上300nm以下、より好ましくは50nm以上250nm以下とするとよい。
The thickness of the
酸化物半導体膜111及び酸化物半導体膜119は、非晶質構造、単結晶構造、又は多結晶構造とすることができる。また、酸化物半導体膜111の厚さは、1nm以上100nm以下、より好ましくは1nm以上50nm以下、より好ましくは1nm以上30nm以下、更に好ましくは3nm以上20nm以下とすることである。
The
また、酸化物半導体膜111及び酸化物半導体膜119は、同じ金属元素で構成される。
酸化物半導体膜111に適用可能な酸化物半導体として、エネルギーギャップが2eV以上、好ましくは2.5eV以上、より好ましくは3eV以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタ103のオフ電流を低減することができる。
The
As an oxide semiconductor that can be used for the
酸化物半導体膜111に適用可能な酸化物半導体は、少なくともインジウム(In)若しくは亜鉛(Zn)を含む金属酸化物であることが好ましい。又は、InとZnの双方を含むことが好ましい。また、当該酸化物半導体を用いたトランジスタの電気特性の変動を減らすため、それらと共に、スタビライザーの一又は複数を有することが好ましい。
An oxide semiconductor that can be used for the
スタビライザーとしては、ガリウム(Ga)、スズ(Sn)、ハフニウム(Hf)、アルミニウム(Al)、又はジルコニウム(Zr)等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン(La)、セリウム(Ce)、プラセオジム(Pr)、ネオジム(Nd)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)、ルテチウム(Lu)などがある。 Examples of the stabilizer include gallium (Ga), tin (Sn), hafnium (Hf), aluminum (Al), and zirconium (Zr). Other stabilizers include lanthanoids such as lanthanum (La), cerium (Ce), praseodymium (Pr), neodymium (Nd), samarium (Sm), europium (Eu), gadolinium (Gd), terbium (Tb). ), Dysprosium (Dy), holmium (Ho), erbium (Er), thulium (Tm), ytterbium (Yb), lutetium (Lu), and the like.
酸化物半導体膜111及び酸化物半導体膜119に適用できる酸化物半導体としては、例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二種類の金属を含む酸化物であるIn−Zn系酸化物、Sn−Zn系酸化物、Al−Zn系酸化物、Zn−Mg系酸化物、Sn−Mg系酸化物、In−Mg系酸化物、In−Ga系酸化物、三種類の金属を含む酸化物であるIn−Ga−Zn系酸化物(IGZOとも表記する。)、In−Al−Zn系酸化物、In−Sn−Zn系酸化物、Sn−Ga−Zn系酸化物、Al−Ga−Zn系酸化物、Sn−Al−Zn系酸化物、In−Hf−Zn系酸化物、In−Zr−Zn系酸化物、In−Ti−Zn系酸化物、In−Sc−Zn系酸化物、In−Y−Zn系酸化物、In−La−Zn系酸化物、In−Ce−Zn系酸化物、In−Pr−Zn系酸化物、In−Nd−Zn系酸化物、In−Sm−Zn系酸化物、In−Eu−Zn系酸化物、In−Gd−Zn系酸化物、In−Tb−Zn系酸化物、In−Dy−Zn系酸化物、In−Ho−Zn系酸化物、In−Er−Zn系酸化物、In−Tm−Zn系酸化物、In−Yb−Zn系酸化物、In−Lu−Zn系酸化物、四種類の金属を含む酸化物であるIn−Sn−Ga−Zn系酸化物、In−Hf−Ga−Zn系酸化物、In−Al−Ga−Zn系酸化物、In−Sn−Al−Zn系酸化物、In−Sn−Hf−Zn系酸化物、In−Hf−Al−Zn系酸化物を用いることができる。
As an oxide semiconductor that can be used for the
ここで、In−Ga−Zn系酸化物とは、InとGaとZnを主成分として有する酸化物という意味であり、InとGaとZnの比率は問わない。また、InとGaとZn以外の金属元素が入っていてもよい。 Here, the In—Ga—Zn-based oxide means an oxide containing In, Ga, and Zn as main components, and there is no limitation on the ratio of In, Ga, and Zn. Moreover, metal elements other than In, Ga, and Zn may be contained.
また、酸化物半導体として、InMO3(ZnO)m(m>0)で表記される材料を用いてもよい。なお、Mは、Ga、Fe、Mn及びCoから選ばれた一の金属元素又は複数の金属元素、若しくは上記のスタビライザーとしての元素を示す。 Alternatively, a material represented by InMO 3 (ZnO) m (m> 0) may be used as the oxide semiconductor. Note that M represents one metal element or a plurality of metal elements selected from Ga, Fe, Mn, and Co, or the above-described element as a stabilizer.
例えば、In:Ga:Zn=1:1:1(=1/3:1/3:1/3)、In:Ga:Zn=2:2:1(=2/5:2/5:1/5)、あるいはIn:Ga:Zn=3:1:2(=1/2:1/6:1/3)の原子数比のIn−Ga−Zn系金属酸化物を用いることができる。あるいは、In:Sn:Zn=1:1:1(=1/3:1/3:1/3)、In:Sn:Zn=2:1:3(=1/3:1/6:1/2)あるいはIn:Sn:Zn=2:1:5(=1/4:1/8:5/8)の原子数比のIn−Sn−Zn系金属酸化物を用いるとよい。なお、金属酸化物に含まれる金属元素の原子数比は、誤差として上記の原子数比のプラスマイナス20%の変動を含む。 For example, In: Ga: Zn = 1: 1: 1 (= 1/3: 1/3: 1/3), In: Ga: Zn = 2: 2: 1 (= 2/5: 2/5: 1) / 5), or an In—Ga—Zn-based metal oxide with an atomic ratio of In: Ga: Zn = 3: 1: 2 (= 1/2: 1/6: 1/3) can be used. Alternatively, In: Sn: Zn = 1: 1: 1 (= 1/3: 1/3: 1/3), In: Sn: Zn = 2: 1: 3 (= 1/3: 1/6: 1) / 2) or In: Sn: Zn = 2: 1: 5 (= 1/4: 1/8: 5/8) atomic ratio In—Sn—Zn-based metal oxide may be used. Note that the atomic ratio of the metal elements contained in the metal oxide includes a variation of plus or minus 20% of the above atomic ratio as an error.
しかし、これらに限られず、必要とする半導体特性及び電気特性(電界効果移動度、しきい値電圧、ばらつきなど)に応じて適切な原子数比のものを用いればよい。また、必要とする半導体特性を得るために、キャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。例えば、In−Sn−Zn系酸化物では比較的容易に高い電界効果移動度が得られる。しかしながら、In−Ga−Zn系酸化物でも、バルク内欠陥密度を低くすることにより、電界効果移動度を上げることができる。 However, the present invention is not limited to these, and those having an appropriate atomic ratio may be used depending on required semiconductor characteristics and electrical characteristics (field effect mobility, threshold voltage, variation, etc.). In order to obtain the required semiconductor characteristics, it is preferable that the carrier density, impurity concentration, defect density, atomic ratio of metal element to oxygen, interatomic distance, density, and the like are appropriate. For example, high field-effect mobility can be obtained relatively easily with an In—Sn—Zn-based oxide. However, field-effect mobility can be increased by reducing the defect density in the bulk also in the case of using an In—Ga—Zn-based oxide.
酸化物半導体膜119は、酸化物半導体膜111に適用可能な酸化物半導体を用いることができる。また、酸化物半導体膜111を形成すると共に酸化物半導体膜119を形成することができることから、酸化物半導体膜119は酸化物半導体膜111を構成する酸化物半導体の金属元素を含む。
As the
トランジスタ103の保護絶縁膜、及び保持容量105の誘電体膜として機能する絶縁膜129と、絶縁膜131と、絶縁膜132とは、ゲート絶縁膜127に適用できる材料を用いた絶縁膜である。特に、絶縁膜129及び絶縁膜131を酸化絶縁膜とし、絶縁膜132を窒化絶縁膜とすることが好ましい。また、絶縁膜132を窒化絶縁膜とすることで外部から水素や水などの不純物がトランジスタ103(特に酸化物半導体膜111)に侵入することを抑制できる。なお、絶縁膜129は設けない構造であってもよい。
The insulating
また、絶縁膜129及び絶縁膜131の一方又は双方は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜であることが好ましい。このようにすることで、酸化物半導体膜111からの酸素の脱離を防止するとともに、酸素過剰領域に含まれる当該酸素を酸化物半導体膜111に移動させ、酸素欠損を低減することが可能となる。例えば、昇温脱離ガス分析(以下、TDS分析とする。)によって測定される酸素分子の放出量が、1.0×1018分子/cm3以上ある酸化絶縁膜を用いることで、酸化物半導体膜111に含まれる酸素欠損を低減することができる。なお、絶縁膜129及び絶縁膜131の一方又は双方において、化学量論的組成よりも過剰に酸素を含む領域(酸素過剰領域)が部分的に存在している酸化絶縁膜であってもよく、少なくとも酸化物半導体膜111と重畳する領域に酸素過剰領域が存在することで、酸化物半導体膜111からの酸素の脱離を防止するとともに、酸素過剰領域に含まれる当該酸素を酸化物半導体膜111に移動させ、酸素欠損を低減することが可能となる。
In addition, one or both of the insulating
絶縁膜131が化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜である場合、絶縁膜129は、酸素を透過する酸化絶縁膜とすることが好ましい。絶縁膜129において、外部から絶縁膜129に入った酸素は、全て絶縁膜129を通過せず、絶縁膜129にとどまる酸素もある。また、あらかじめ絶縁膜129に含まれており、絶縁膜129から外部に移動する酸素もある。そこで、絶縁膜129は酸素の拡散係数が大きい酸化絶縁膜であることが好ましい。
In the case where the insulating
また、絶縁膜129は酸化物半導体膜111と接することから、酸素を透過させるだけではなく、酸化物半導体膜111との界面準位密度を低減できる酸化絶縁膜であることが好ましい。例えば、絶縁膜129は絶縁膜131よりも膜中の欠陥密度が低い酸化絶縁膜であることが好ましい。具体的には、電子スピン共鳴測定によるg値=2.001(E´−center)のスピン密度が3.0×1017spins/cm3以下、好ましくは5.0×1016spins/cm3以下の酸化絶縁膜である。なお、電子スピン共鳴測定によるg値=2.001のスピン密度は、絶縁膜129に含まれるダングリングボンドの存在量に対応する。
In addition, since the insulating
絶縁膜129の厚さは、5nm以上150nm以下、好ましくは5nm以上50nm以下、好ましくは10nm以上30nm以下とすることができる。絶縁膜131の厚さは、30nm以上500nm以下、好ましくは150nm以上400nm以下とすることができる。
The thickness of the insulating
また、酸化物半導体膜111上に設けられる絶縁膜129を、酸素を透過させると共に、酸化物半導体膜111との界面準位密度を低減できる酸化絶縁膜とし、絶縁膜131を、酸素過剰領域を含む酸化絶縁膜又は化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜とすることで、酸化物半導体膜111へ酸素を供給することが容易になり、酸化物半導体膜111からの酸素の脱離を防止すると共に、絶縁膜131に含まれる酸素を酸化物半導体膜111に移動させ、酸化物半導体膜111に含まれる酸素欠損を補填することが可能となる。この結果、トランジスタ103がノーマリーオン特性となることを抑制することができる。
In addition, the insulating
なお、絶縁膜129及び絶縁膜131の一方又は双方を、酸化窒化シリコン又は窒化酸化シリコンなど、窒素を含む酸化絶縁膜とする場合、SIMSより得られる窒素濃度は、SIMS検出下限以上3×1020atoms/cm3未満、好ましくは1×1018atoms/cm3以上1×1020atoms/cm3以下とすることが好ましい。このようにすることで、トランジスタ103に含まれる酸化物半導体膜111への窒素の移動量を少なくすることができる。また、このようにすることで、窒素を含む酸化絶縁膜自体の欠陥量を少なくすることができる。
Note that in the case where one or both of the insulating
絶縁膜132を窒化絶縁膜とする場合、絶縁膜129及び絶縁膜131の一方又は双方が窒素に対するバリア性を有する絶縁膜であることが好ましい。例えば、緻密な酸化絶縁膜とすることで窒素に対するバリア性を有することができ、具体的には、25℃において0.5重量%のフッ酸を用いた場合のエッチング速度が10nm/分以下である酸化絶縁膜とすることが好ましい。
In the case where the insulating
絶縁膜132として、水素含有量が少ない窒化絶縁膜を設けることができる。当該窒化絶縁膜としては、例えば、TDS分析によって測定される水素分子の放出量が、5.0×1021/cm3未満であり、好ましくは3.0×1021/cm3未満であり、さらに好ましくは1.0×1021/cm3未満である窒化絶縁膜である。
As the insulating
また、上記窒化絶縁膜は段差被覆性に優れていることからトランジスタ103の保護絶縁膜として有用である。
The nitride insulating film is useful as a protective insulating film of the
絶縁膜132は、外部から水素や水などの不純物の侵入を抑制する機能を発揮できる厚さとする。例えば、50nm以上200nm以下、好ましくは50nm以上150nm以下、さらに好ましくは50nm以上100nm以下とすることができる。
The insulating
また、絶縁膜131上に設けられる絶縁膜132として、窒化絶縁膜を用いることで、外部から水素や水などの不純物が、酸化物半導体膜111に侵入することを抑制できる。さらには、絶縁膜132として、水素含有量が少ない窒化絶縁膜を設けることで、トランジスタ103の電気特性変動を抑制することができる。
Further, when a nitride insulating film is used as the insulating
また、絶縁膜131と絶縁膜132との間に、有機シランガスを用いたCVD法により形成した酸化シリコン膜を設けてもよい。当該酸化シリコン膜は段差被覆性に優れていることからトランジスタ103の保護絶縁膜として有用である。当該酸化シリコン膜は300nm以上600nm以下で設けることができる。有機シランガスとしては、珪酸エチル(TEOS:化学式Si(OC2H5)4)、テトラメチルシラン(TMS:化学式Si(CH3)4)、テトラメチルシクロテトラシロキサン(TMCTS)、オクタメチルシクロテトラシロキサン(OMCTS)、ヘキサメチルジシラザン(HMDS)、トリエトキシシラン(SiH(OC2H5)3)、トリスジメチルアミノシラン(SiH(N(CH3)2)3)などのシリコン含有化合物を用いることができる。
Further, a silicon oxide film formed by a CVD method using an organosilane gas may be provided between the insulating
画素電極121は、透光性を有する導電膜を用いて形成する。透光性を有する導電膜は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料で設ける。
The
基板150は、基板102に適用できる基材を用いることができる。
As the
遮光膜152は、ブラックマトリクスとも呼ばれ、液晶表示装置においてバックライトなどの光源の光漏れの抑制や、カラーフィルタを用いてカラー表示を行う際に生じる混色によるコントラスト低下の抑制などのために設けられる。遮光膜152は、汎用されているものを用いて設けることができる。例えば、遮光性を有する材料として金属や、顔料を含む有機樹脂などが挙げられる。なお、遮光膜152は、トランジスタ103と重畳する領域の他、走査線駆動回路104、信号線駆動回路106(図1参照)などの画素部100以外の領域に設けてもよい。
The
また、画素部100において、各画素に設けられる遮光膜の間に、所定の波長の光を透過させる機能を有する着色膜を設けてもよい。さらには、遮光膜及び着色膜と、対向電極の間にオーバーコート膜を設けてもよい。
In the
対向電極154は、画素電極121に適用できる材料を適宜用いて設ける。
The
配向膜156及び配向膜158は、ポリアミドなどの汎用されているものを用いて設けることができる。
The
液晶160は、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶などを用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相などを示す。
As the
また、液晶160は、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するためにカイラル剤を混合させた液晶組成物を用いる。なお、配向膜は有機樹脂で形成されており、有機樹脂は水素又は水などを含むことから、本発明の一態様である半導体装置のトランジスタの電気特性を低下させるおそれがある。そこで、液晶160として、ブルー相を用いることで、有機樹脂を用いずに本発明の一態様である半導体装置を作製することができ、信頼性の高い半導体装置を得ることができる。
Alternatively, the
なお、液晶素子108は、液晶素子の108の表示モードにもとづいて、画素電極121及び対向電極154などの形状の変形や、リブと呼ばれる突起の形成など、適宜構成を変えることができる。
Note that the structure of the
〈半導体装置の作製方法〉
次に、上記の半導体装置の作製方法について、図6及び図7を用いて説明する。
<Method for Manufacturing Semiconductor Device>
Next, a method for manufacturing the semiconductor device will be described with reference to FIGS.
まず、基板102に走査線107及び容量線115を形成し、走査線107及び容量線115を覆うように後にゲート絶縁膜127に加工される絶縁膜126を形成し、絶縁膜126の走査線107と重畳する領域に酸化物半導体膜111を形成し、後に画素電極121が形成される領域と重畳するように酸化物半導体膜119を形成する(図6(A)参照)。
First, the
走査線107及び容量線115は、上記列挙した材料を用いて導電膜を形成し、当該導電膜上にマスクを形成し、当該マスクを用いて加工することにより形成できる。当該導電膜は、蒸着法、CVD法、スパッタリング法、スピンコート法などの各種成膜方法を用いることができる。なお、当該導電膜の厚さは特に限定されず、形成する時間や所望の抵抗率などを考慮して決めることができる。当該マスクは、例えば第1のフォトリソグラフィ工程によって形成したレジストマスクとすることができる。また、当該導電膜の加工はドライエッチング及びウェットエッチングの一方又は双方によって行うことができる。
The
絶縁膜126は、ゲート絶縁膜127に適用可能な材料を用いて、CVD法又はスパッタリング法などの各種成膜方法を用いて形成することができる。また、ゲート絶縁膜127に酸化ガリウムを適用する場合は、MOCVD(Metal Organic Chemical Vapor Deposition)法を用いて絶縁膜126を形成することができる。
The insulating
酸化物半導体膜111及び酸化物半導体膜119は、上記列挙した酸化物半導体を用いて酸化物半導体膜を形成し、当該酸化物半導体膜上にマスクを形成し、当該マスクを用いて加工することにより形成できる。このため、酸化物半導体膜111及び酸化物半導体膜119は同じ金属元素で構成される。当該酸化物半導体膜は、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法などを用いて形成することができる。印刷法を用いることで、素子分離された酸化物半導体膜111及び酸化物半導体膜119をゲート絶縁膜127上に直接形成することができる。スパッタリング法で当該酸化物半導体膜を形成する場合、プラズマを発生させるための電源装置は、RF電源装置、AC電源装置又はDC電源装置などを適宜用いることができる。スパッタリングガスは、希ガス(代表的にはアルゴン)、酸素、又は希ガス及び酸素の混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。また、ターゲットは、形成する酸化物半導体膜の組成にあわせて、適宜選択すればよい。なお、当該マスクは、例えば第2のフォトリソグラフィ工程によって形成したレジストマスクとすることができる。また、当該酸化物半導体膜の加工はドライエッチング及びウェットエッチングの一方又は双方によって行うことができる。所望の形状にエッチングできるよう、材料に合わせてエッチング条件(エッチングガスやエッチング液、エッチング時間、温度など)を適宜設定する。
The
酸化物半導体膜111及び酸化物半導体膜119を形成した後に加熱処理をし、酸化物半導体膜111及び酸化物半導体膜119の脱水素化又は脱水化をすることが好ましい。当該加熱処理の温度は、代表的には、150℃以上基板歪み点未満、好ましくは200℃以上450℃以下、更に好ましくは300℃以上450℃以下とする。なお、当該加熱処理は酸化物半導体膜111及び酸化物半導体膜119に加工する前の酸化物半導体膜に行ってもよい。
After the
当該加熱処理において、加熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、又は熱輻射によって、被処理物を加熱する装置であってもよい。例えば、GRTA(Gas Rapid Thermal Anneal)装置、LRTA(Lamp Rapid Thermal Anneal)装置等のRTA(Rapid Thermal Anneal)装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光(電磁波)の輻射により、被処理物を加熱する装置である。GRTA装置は、高温のガスを用いて加熱処理を行う装置である。 In the heat treatment, the heat treatment apparatus is not limited to an electric furnace, and may be a device that heats an object to be processed by heat conduction or heat radiation from a medium such as a heated gas. For example, a rapid thermal annealing (RTA) device such as a GRTA (Gas Rapid Thermal Anneal) device or an LRTA (Lamp Rapid Thermal Anneal) device can be used. The LRTA apparatus is an apparatus that heats an object to be processed by radiation of light (electromagnetic waves) emitted from a lamp such as a halogen lamp, a metal halide lamp, a xenon arc lamp, a carbon arc lamp, a high pressure sodium lamp, or a high pressure mercury lamp. The GRTA apparatus is an apparatus that performs heat treatment using a high-temperature gas.
当該加熱処理は、窒素、酸素、超乾燥空気(水の含有量が20ppm以下、好ましくは1ppm以下、好ましくは10ppb以下の空気)、又は希ガス(アルゴン、ヘリウム等)の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、又は希ガスに水素、水などが含まれないことが好ましい。不活性ガス雰囲気で加熱した後、酸素雰囲気で加熱してもよい。なお、処理時間は3分〜24時間とする。 The heat treatment may be performed in an atmosphere of nitrogen, oxygen, ultra-dry air (air with a water content of 20 ppm or less, preferably 1 ppm or less, preferably 10 ppb or less), or a rare gas (such as argon or helium). . Note that it is preferable that hydrogen, water, and the like be not contained in the nitrogen, oxygen, ultra-dry air, or the rare gas. After heating in an inert gas atmosphere, heating may be performed in an oxygen atmosphere. The processing time is 3 minutes to 24 hours.
なお、基板102と、走査線107及び容量線115並びにゲート絶縁膜127との間に下地絶縁膜を設ける場合、当該下地絶縁膜は、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミニウム、酸化窒化アルミニウムなどで形成することができる。なお、下地絶縁膜として、窒化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミニウムなどで形成することで、基板102から不純物、代表的にはアルカリ金属、水、水素などが酸化物半導体膜111に拡散することを抑制できる。下地絶縁膜は、スパッタリング法又はCVD法を用いて形成することができる。
Note that in the case where a base insulating film is provided between the
次に、絶縁膜126に容量線115に達する開口123を形成してゲート絶縁膜127を形成した後、トランジスタ103のソース電極を含む信号線109、トランジスタ103のドレイン電極を含む導電膜113、酸化物半導体膜119と容量線115とを電気的に接続する導電膜125を形成する(図6(B)参照)。
Next, after an
開口123は、絶縁膜126の容量線115と重畳する領域の一部が露出されるように、第3のフォトリソグラフィ工程によりマスクを形成し、当該マスクを用いて加工することで形成できる。なお、当該マスク及び当該加工は、走査線107及び容量線115と同じようにして行うことができる。
The
信号線109、導電膜113及び導電膜125は、信号線109、導電膜113及び導電膜125に適用できる材料を用いて導電膜を形成し、当該導電膜上に、第4のフォトリソグラフィ工程によりマスクを形成し、当該マスクを用いて加工することにより形成できる。当該マスク及び当該加工は、走査線107及び容量線115と同じようにして行うことができる。なお、信号線109及び導電膜113を形成した後、酸化物半導体膜111の表面を洗浄することで、トランジスタ103の電気特性の変動を低減することができる。例えば、希釈したリン酸溶液を用いることができ、具体的には85%のリン酸を100倍に希釈したリン酸溶液を用いることができる。
The
次に、酸化物半導体膜111、酸化物半導体膜119、信号線109、導電膜113、導電膜125、及びゲート絶縁膜127上に絶縁膜128を形成し、絶縁膜128上に絶縁膜130を形成し、絶縁膜130上に絶縁膜133を形成する(図7(A)参照)。なお、絶縁膜128、絶縁膜130及び絶縁膜133は連続して形成することが好ましい。このようにすることで、絶縁膜128、絶縁膜130及び絶縁膜133のそれぞれの界面に不純物が混入することを抑制できる。
Next, the insulating
絶縁膜128は、絶縁膜129に適用可能な材料を用いて、CVD法又はスパッタリング法などの各種成膜方法を用いて形成することができる。絶縁膜130は、絶縁膜131に適用可能な材料を用いて形成できる。絶縁膜133は、絶縁膜132に適用可能な材料を用いて形成できる。
The insulating
絶縁膜129に酸化物半導体膜111との界面準位密度を低減できる酸化絶縁膜を適用する場合、絶縁膜128は以下の形成条件を用いて形成できる。なお、ここでは当該酸化絶縁膜として、酸化シリコン膜又は酸化窒化シリコン膜を形成する場合について記載する。当該形成条件は、プラズマCVD装置の真空排気された処理室内に載置された基板を180℃以上400℃以下、さらに好ましくは200℃以上370℃以下に保持し、処理室に原料ガスのシリコンを含む堆積性気体及び酸化性気体を導入して処理室内における圧力を20Pa以上250Pa以下、さらに好ましくは40Pa以上200Pa以下とし、処理室内に設けられた電極に高周波電力を供給する条件である。
In the case where an oxide insulating film that can reduce the interface state density with the
シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シランなどがある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素などがある。 Typical examples of the deposition gas containing silicon include silane, disilane, trisilane, and fluorinated silane. Examples of the oxidizing gas include oxygen, ozone, dinitrogen monoxide, and nitrogen dioxide.
なお、シリコンを含む堆積性気体に対する酸化性気体量を100倍以上とすることで、絶縁膜128(絶縁膜129)に含まれる水素含有量を低減することが可能であると共に、絶縁膜128(絶縁膜129)に含まれるダングリングボンドを低減することができる。絶縁膜130(絶縁膜131)から移動する酸素は、絶縁膜128(絶縁膜129)に含まれるダングリングボンドによって捕獲される場合があるため、絶縁膜128(絶縁膜129)に含まれるダングリングボンドが低減されていると、絶縁膜130(絶縁膜131)に含まれる酸素を酸化物半導体膜111に効率よく移動させることができ、酸化物半導体膜111に含まれる酸素欠損を低減することが可能である。この結果、酸化物半導体膜111に混入する水素量を低減できると共に酸化物半導体膜111に含まれる酸素欠損を低減させることが可能である。
Note that the amount of hydrogen contained in the insulating film 128 (insulating film 129) can be reduced by increasing the amount of oxidizing gas with respect to the deposition gas containing silicon by 100 times or more, and the insulating film 128 ( Dangling bonds contained in the insulating film 129) can be reduced. Since oxygen moving from the insulating film 130 (insulating film 131) may be trapped by dangling bonds included in the insulating film 128 (insulating film 129), dangling included in the insulating film 128 (insulating film 129). When the bond is reduced, oxygen contained in the insulating film 130 (insulating film 131) can be efficiently transferred to the
絶縁膜131を上記の酸素過剰領域を含む酸化絶縁膜又は化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜とする場合、絶縁膜130は以下の形成条件を用いて形成できる。なお、ここでは当該酸化絶縁膜として、酸化シリコン膜又は酸化窒化シリコン膜を形成する場合について記載する。当該形成条件は、プラズマCVD装置の真空排気された処理室内に載置された基板を180℃以上260℃以下、さらに好ましくは180℃以上230℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を100Pa以上250Pa以下、さらに好ましくは100Pa以上200Pa以下とし、処理室内に設けられた電極に0.17W/cm2以上0.5W/cm2以下、さらに好ましくは0.25W/cm2以上0.35W/cm2以下の高周波電力を供給する条件である。
In the case where the insulating
絶縁膜130の原料ガスは、絶縁膜128の形成に適用できる原料ガスとすることができる。
The source gas for the insulating
絶縁膜130の形成条件として、上記圧力の処理室において上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、絶縁膜130中における酸素含有量が化学量論的組成よりも多くなる。しかしながら、基板温度が、上記温度であると、シリコンと酸素の結合力が弱いため、加熱により酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化絶縁膜を形成することができる。また、酸化物半導体膜111上に絶縁膜128が設けられている。このため、絶縁膜130の形成工程において、絶縁膜128が酸化物半導体膜111の保護膜となる。この結果、パワー密度の高い高周波電力を用いて絶縁膜130を形成しても、酸化物半導体膜111へのダメージを抑制できる。
As the formation condition of the insulating
また、絶縁膜130は膜厚を厚くすることで加熱によって脱離する酸素の量を多くすることができることから、絶縁膜130は絶縁膜128より厚く設けることが好ましい。絶縁膜128を設けることで絶縁膜130を厚く設ける場合でも被覆性を良好にすることができる。
Further, since the amount of oxygen desorbed by heating can be increased by increasing the thickness of the insulating
絶縁膜132を水素含有量が少ない窒化絶縁膜で設ける場合、絶縁膜133は以下の形成条件を用いて形成できる。なお、ここでは当該窒化絶縁膜として、窒化シリコン膜を形成する場合について記載する。当該形成条件は、プラズマCVD装置の真空排気された処理室内に載置された基板を80℃以上400℃以下、さらに好ましくは200℃以上370℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を100Pa以上250Pa以下とし、好ましくは100Pa以上200Pa以下とし、処理室内に設けられた電極に高周波電力を供給する条件である。
In the case where the insulating
絶縁膜133の原料ガスとしては、シリコンを含む堆積性気体、窒素、及びアンモニアを用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シランなどがある。また、窒素の流量は、アンモニアの流量に対して5倍以上50倍以下、好ましくは10倍以上50倍以下とすることが好ましい。なお、原料ガスとしてアンモニアを用いることで、シリコンを含む堆積性気体及び窒素の分解を促すことができる。これは、アンモニアがプラズマエネルギーや熱エネルギーによって解離し、解離することで生じるエネルギーが、シリコンを含む堆積性気体分子の結合及び窒素分子の結合の分解に寄与するためである。このようにすることで、水素含有量が少なく、外部から水素や水などの不純物の侵入を抑制することが可能な窒化シリコン膜を形成することができる。
As a source gas for the insulating
なお、絶縁膜131と絶縁膜132との間に、有機シランガスを用いたCVD法により形成した酸化シリコン膜を設ける場合は、上記列挙した有機シランガスを用いてCVD法により酸化シリコン膜を絶縁膜130上に形成する。
Note that in the case where a silicon oxide film formed by a CVD method using an organosilane gas is provided between the insulating
少なくとも絶縁膜130を形成した後に加熱処理を行い、絶縁膜128又は絶縁膜130に含まれる酸素を少なくとも酸化物半導体膜111に移動させ、酸化物半導体膜111の酸素欠損を低減することが好ましい。なお、当該加熱処理は、酸化物半導体膜111及び酸化物半導体膜119の脱水素化又は脱水化を行う加熱処理の詳細を参照して適宜行うことができる。
At least after the insulating
また、トランジスタ103の好ましい形成手順の1つは、絶縁膜130として、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化絶縁膜を形成し、絶縁膜130を形成した後に350℃の加熱処理を行い、上記列挙した有機シランガスを用い、基板温度を350℃に保持したCVD法で酸化シリコン膜を形成し、絶縁膜132として基板温度を350℃として、水素含有量が少ない窒化絶縁膜を形成することである。
One of the preferable formation procedures of the
次に、絶縁膜128、絶縁膜130及び絶縁膜133の導電膜113と重畳する領域に、第5のフォトリソグラフィ工程によりマスクを形成した後、絶縁膜128、絶縁膜130及び絶縁膜133をエッチングして、導電膜113に達する開口117を形成すると共に、絶縁膜129、絶縁膜131及び絶縁膜132を形成する(図7(B)参照)。次に、開口117及び絶縁膜132上に画素電極121を形成する(図5参照)。
Next, after a mask is formed in a region overlapping with the
開口117は、開口123と同様にして形成することができる。画素電極121は、上記列挙した材料を用い、開口117を通じて導電膜113に接する導電膜を形成し、当該導電膜上に第6のフォトリソグラフィ工程によりマスクを形成し、当該マスクを用いて加工することにより形成できる。なお、当該マスク及び当該加工は、走査線107及び容量線115と同じようにして行うことができる。
The
次に、絶縁膜132上及び画素電極121上に配向膜158を形成する。また、基板150上に遮光膜152を形成する。また、遮光膜152を覆うように対向電極154を形成し、対向電極154上に配向膜156を形成する。配向膜158上に液晶160を設けて、配向膜156が液晶160に接するように基板150を基板102上に設けてシール材(図示せず)によって基板102と基板150とを固定する。
Next, an
配向膜156及び配向膜158は、上記した材料を用いてスピンコート法や印刷法など各種成膜方法を適宜利用することで形成できる。
The
遮光膜152は、上記列挙した材料を用いて、スパッタリング法で成膜し、マスクを用いて加工することで形成できる。
The light-shielding
対向電極154は、画素電極121に適用できる材料を用いて、CVD法やスパッタリング法などの各種成膜方法を利用して形成できる。
The
液晶160は、配向膜158上にディスペンサ法(滴下法)で直接設けることができる。また、基板102と基板150とを貼り合わせてから毛細管現象などを用いて液晶160を注入させてもよい。また、液晶160は、配向させやすくするために、配向膜156及び配向膜158にラビング工程を行うことが好ましい。
The
以上の工程により、本発明の一態様である半導体装置を作製することができる(図5参照)。 Through the above steps, a semiconductor device which is one embodiment of the present invention can be manufactured (see FIG. 5).
〈変形例1〉
本発明の一態様である半導体装置において、保持容量を構成する一方の電極として機能する酸化物半導体膜と、容量線との接続は適宜変更することができる。例えば、さらに開口率を高めるために、導電膜を介せず、容量線に直接半導体膜が接する構造とすることができる。本構造の具体例について、図8及び図9を用いて説明する。
<Modification 1>
In the semiconductor device of one embodiment of the present invention, the connection between the oxide semiconductor film functioning as one electrode included in the storage capacitor and the capacitor line can be changed as appropriate. For example, in order to further increase the aperture ratio, a structure in which a semiconductor film is in direct contact with a capacitor line without a conductive film can be employed. A specific example of this structure will be described with reference to FIGS.
なお、以下、変形例を示す図面においては、図面の明瞭化のため、基板150、遮光膜152、対向電極154、配向膜156、配向膜158、及び液晶160を省略している。また、変形例を示す図面において、図4又は図5で用いた符号を適宜用いる。なお、以下の変形例では、図4及び図5に示した構造と異なる点についてのみ説明する。
Hereinafter, in the drawings showing the modification examples, the
本構造の具体例について、図8及び図9を用いて説明する。図8は画素101の上面図であり、図9(A)は図8の一点鎖線A1−A2間、及び一点鎖線B1−B2間の断面図である。
A specific example of this structure will be described with reference to FIGS. FIG. 8 is a top view of the
図8及び図9に示した画素101において、保持容量145の一方の電極として機能する酸化物半導体膜119は、容量線115と開口143において直接接している。図4及び図5に示す保持容量105のように、導電膜125を介さずに酸化物半導体膜119及び容量線115が直接接しており、遮光膜となる導電膜125が形成されないため、画素の開口率をさらに高めることができる。これは、図6(A)において、酸化物半導体膜111、119を形成する前に、容量線115を露出する開口を形成した後、酸化物半導体膜111、119を形成すればよい。
In the
また、図9においては、開口143を容量線115上にのみ設けたが、図10に示すように、容量線115及び基板102のそれぞれ一部が露出するようにゲート絶縁膜127を形成し、容量線115及び基板102上に酸化物半導体膜119を形成して、酸化物半導体膜119が容量線115と接する面積を増大させてもよい。これは、図6(A)において、酸化物半導体膜111、119を形成する前に、容量線115及び基板102のそれぞれ一部が露出するようにゲート絶縁膜127を形成した後、酸化物半導体膜111、119を形成すればよい。この結果、開口率を高めることができると共に、酸化物半導体膜119の導電性が増大し、酸化物半導体膜119を容易に導通状態にさせることができるため、保持容量146を容易に機能させることができる。
In FIG. 9, the
〈変形例2〉
本発明の一態様である半導体装置において、保持容量を構成する一方の電極として機能する酸化物半導体膜と、容量線との接続は適宜変更することができる。例えば、当該半導体膜と導電膜の接触抵抗を低減させるために、当該導電膜を当該半導体膜の外周に沿って接して設けることができる。本構造の具体例について、図11及び図12を用いて説明する。なお、図11は本構造の画素101の上面図を示し、図12(A)は図11の一点鎖線A1−A2間、及び一点鎖線B1−B2間の断面図であり、図12(B)は図11の一点鎖線C1−C2間の断面図である。
<Modification 2>
In the semiconductor device of one embodiment of the present invention, the connection between the oxide semiconductor film functioning as one electrode included in the storage capacitor and the capacitor line can be changed as appropriate. For example, in order to reduce the contact resistance between the semiconductor film and the conductive film, the conductive film can be provided in contact with the outer periphery of the semiconductor film. A specific example of this structure will be described with reference to FIGS. 11 is a top view of the
図11及び図12に示した画素101において、導電膜167は、酸化物半導体膜119の外周に沿って接しており、開口123を通じて容量線115と接して設けられている。また、導電膜167は酸化物半導体膜119の端部を覆うように設けられている。導電膜167は、信号線109、導電膜113及び導電膜125の形成工程を利用して形成できる。それゆえ、導電膜167は遮光性を有する場合があるため、ループ状に形成することが好ましい。なお、導電膜167と酸化物半導体膜119との接触面積が大きくなるほど、酸化物半導体膜119の導電性が増大し、酸化物半導体膜119を容易に導通状態にさせることができるため、保持容量165の一方の電極として容易に機能する。
In the
また、図11及び図12に示した画素101において、酸化物半導体膜119及び容量線115は導電膜167に接するようにするため、酸化物半導体膜119の形状を適宜変えることできる。
In addition, in the
また、導電膜167はループ状の部分が分離された状態で酸化物半導体膜119に接して設けられていてもよい。
The
〈変形例3〉
本発明の一態様である半導体装置において、保持容量を構成する一方の電極として機能する酸化物半導体膜と、容量線との接続は適宜変更することができる。例えば、図13及び図14に示した画素101のように、信号線109を形成する工程を利用して容量線175を形成することができる。
<Modification 3>
In the semiconductor device of one embodiment of the present invention, the connection between the oxide semiconductor film functioning as one electrode included in the storage capacitor and the capacitor line can be changed as appropriate. For example, as in the
なお、図13は本構造の画素101の上面図を示し、図14は図13の一点鎖線A1−A2間、一点鎖線B1−B2間、及び一点鎖線D1−D2間の断面図である。
13 is a top view of the
容量線175は、信号線109と平行方向に延伸して設けられている。なお、信号線109及び容量線175は、信号線駆動回路106(図1(A)参照)に電気的に接続されている。
The
図13及び図14に示した画素101において、酸化物半導体膜119上に設けられる絶縁膜129、絶縁膜131及び絶縁膜132を介して酸化物半導体膜119と画素電極121とが重畳する領域が、保持容量174となる。
In the
容量線175のように、容量線を信号線109と平行方向に延伸して設ける場合は、画素の形状を、図13に示す画素101のように、信号線109と平行な辺と比較して走査線107と平行な辺の方が長い形状とすることが好ましい。なぜなら、画素の形状が、走査線107と平行な辺と比較して信号線109と平行な辺のほうが長い形状である場合に比べて、画素電極121及び容量線175が重なる面積を縮小することが可能であり、開口率を向上させることができるからである。
In the case where the capacitor line is extended in a direction parallel to the
〈変形例4〉
本発明の一態様である半導体装置において、保持容量を構成する一方の電極、及び容量線を半導体膜(具体的には酸化物半導体膜)とすることができる。具体例について、図15を用いて説明する。なお、ここでは、図4及び図5で説明した酸化物半導体膜119及び容量線115と異なる、酸化物半導体膜198ついてのみ説明する。図15は、本変形例の画素101の上面図であり、図15に示した画素101において、保持容量197の一方の電極及び容量線を兼ねる酸化物半導体膜198が設けられている。酸化物半導体膜198は信号線109と平行方向に延伸した領域を有し、当該領域は容量線として機能する。酸化物半導体膜198において、画素電極121と重畳する領域は保持容量197の一方の電極として機能する。なお、酸化物半導体膜198は図15に示した画素101に設けられるトランジスタ103に含まれる酸化物半導体膜111を形成する工程を利用して形成することができる。
<Modification 4>
In the semiconductor device that is one embodiment of the present invention, one electrode and the capacitor line included in the storage capacitor can be a semiconductor film (specifically, an oxide semiconductor film). A specific example will be described with reference to FIG. Note that here, only the
酸化物半導体膜198は、画素101それぞれにおいて走査線107と重畳するように1つの酸化物半導体膜として設けることができる。つまり、酸化物半導体膜198は、1行分全ての画素101において離間せず一続きの酸化物半導体膜として設けることができる。
The
また、酸化物半導体膜198を、1行分全ての画素101において離間せず一続きの酸化物半導体膜として設ける場合、酸化物半導体膜198は走査線107と重畳するため、走査線107の電位変化の影響により、容量線及び保持容量197の一方の電極として機能しない場合がある。従って、図15に示すように、各画素101において酸化物半導体膜198を離間して設ける。また、離間して設けられた酸化物半導体膜198を信号線109及び導電膜113の形成工程を利用して形成できる導電膜199を用いて電気的に接続させることが好ましい。
In the case where the
図15では、酸化物半導体膜198の容量線として機能する領域が信号線109と平行方向に延伸した構造であるが、容量線と機能する領域は、走査線107と平行方向に延伸している構造であってもよい。なお、酸化物半導体膜198の容量線と機能する領域が走査線107と平行方向に延伸している構造の場合、トランジスタ103及び保持容量197において、酸化物半導体膜111と及び酸化物半導体膜198と、信号線109及び導電膜113との間に絶縁膜を設けて電気的に分離させることが必要である。
In FIG. 15, the region functioning as a capacitor line of the
上記より、図15に示した画素101のように、酸化物半導体膜を、画素に設けられる保持容量の一方の電極及び容量線として設けることで、画素の開口率を向上させることができる。
From the above, by providing the oxide semiconductor film as one electrode and a capacitor line of the storage capacitor provided in the pixel as in the
〈変形例5〉
また、上記変形例として説明した画素101において、画素電極121と導電膜113との間に生じる寄生容量、又は画素電極121と導電膜167との間に生じる寄生容量を低減するため、当該寄生容量が生じる領域に有機絶縁膜を設けることができる。別言すると、当該有機絶縁膜は、上記画素101において部分的に設けることができる。
<Modification 5>
In addition, in the
当該有機絶縁膜としては、感光性、非感光性の有機樹脂を適用でき、例えば、アクリル樹脂、ベンゾシクロブテン系樹脂、エポキシ樹脂、又はシロキサン系樹脂などを用いることができる。また、有機絶縁膜としては、ポリアミドを用いることができる。 As the organic insulating film, a photosensitive or non-photosensitive organic resin can be used. For example, an acrylic resin, a benzocyclobutene resin, an epoxy resin, a siloxane resin, or the like can be used. As the organic insulating film, polyamide can be used.
当該有機絶縁膜を部分的に設けるために上記列挙した材料を用いて絶縁膜を形成した後、当該絶縁膜の加工が必要となる場合がある。当該有機絶縁膜の形成方法は特に限定されず、用いる材料に応じて適宜選択できる。例えば、スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法)、スクリーン印刷、オフセット印刷などを適用することができる。また、当該有機絶縁膜として感光性の有機樹脂を用いることで、当該有機絶縁膜を形成する際にレジストマスクが不要となり、工程を簡略化できる。 In order to partially provide the organic insulating film, after the insulating film is formed using the materials listed above, it may be necessary to process the insulating film. The method for forming the organic insulating film is not particularly limited, and can be appropriately selected depending on the material to be used. For example, spin coating, dip coating, spray coating, droplet discharge method (inkjet method), screen printing, offset printing, and the like can be applied. In addition, by using a photosensitive organic resin as the organic insulating film, a resist mask is unnecessary when forming the organic insulating film, and the process can be simplified.
〈変形例6〉
また、本発明の一態様である半導体装置において、容量線の構成を適宜変更することができる。本構造について、図16を用いて説明する。なお、ここでは、図4で説明した容量線115と比較して、隣接する2つの画素の間において、容量線が位置する点が異なる。
<Modification 6>
In the semiconductor device that is one embodiment of the present invention, the structure of the capacitor line can be changed as appropriate. This structure will be described with reference to FIG. Note that here, the
図16は、信号線409の伸張方向に隣接する画素401_1及び画素401_2の上面図である。
FIG. 16 is a top view of the pixel 401_1 and the pixel 401_2 which are adjacent to each other in the extending direction of the
走査線407_1及び走査線407_2は、互いに平行であって、且つ信号線109に略直交する方向に延伸して設けられている。走査線407_1及び走査線407_2の間に、走査線407_1及び走査線407_2と互いに平行に容量線415が設けられている。なお、容量線415は、画素401_1に設けられる保持容量405_1、及び画素401_2に設けられる保持容量405_2と接続する。画素401_1及び画素401_2の上面形状、及び構成要素の配置位置は、容量線415に対して対称である。
The scanning line 407_1 and the scanning line 407_2 are provided so as to be parallel to each other and extend in a direction substantially orthogonal to the
画素401_1には、トランジスタ403_1及び当該トランジスタ403_1と接続する画素電極421_1、及び保持容量405_1が設けられる。 The pixel 401_1 is provided with a transistor 403_1, a pixel electrode 421_1 connected to the transistor 403_1, and a storage capacitor 405_1.
トランジスタ403_1は、走査線407_1及び信号線409が交差する領域に設けられている。トランジスタ403_1は、少なくとも、チャネル形成領域を有する酸化物半導体膜411_1と、ゲート電極と、ゲート絶縁膜(図16に図示せず)と、ソース電極と、及びドレイン電極とを含む。なお、走査線407_1において、酸化物半導体膜411_1と重畳する領域はトランジスタ403_1のゲート電極として機能する。信号線409において、酸化物半導体膜411_1と重畳する領域はトランジスタ403_1のソース電極として機能する。導電膜413_1において、酸化物半導体膜411_1と重畳する領域はトランジスタ403_1のドレイン電極として機能する。導電膜413_1及び画素電極421_1が開口417_1において接続する。
The transistor 403_1 is provided in a region where the scan line 407_1 and the
保持容量405_1は、開口423に設けられた導電膜425を通じて容量線415と電気的に接続されている。保持容量405_1は、透光性を有する酸化物半導体で形成される酸化物半導体膜419_1と、透光性を有する画素電極421_1と、誘電体膜として、トランジスタ403_1に含まれ、透光性を有する絶縁膜(図16に図示せず)とで構成されている。即ち、保持容量405_1は透光性を有する。
The storage capacitor 405_1 is electrically connected to the
画素401_2には、トランジスタ403_2及び当該トランジスタ403_2と接続する保持容量405_2が設けられる。 The pixel 401_2 is provided with a transistor 403_2 and a storage capacitor 405_2 connected to the transistor 403_2.
トランジスタ403_2は、走査線407_2及び信号線409が交差する領域に設けられている。トランジスタ403_2は、少なくとも、チャネル形成領域を有する酸化物半導体膜411_2と、ゲート電極と、ゲート絶縁膜(図16に図示せず。)と、ソース電極と、及びドレイン電極とを含む。なお、走査線407_2において、酸化物半導体膜411_2と重畳する領域はトランジスタ403_2のゲート電極として機能する。信号線409において、酸化物半導体膜411_2と重畳する領域はトランジスタ403_2のソース電極として機能する。導電膜413_2において、酸化物半導体膜411_2と重畳する領域はトランジスタ403_2のドレイン電極として機能する。導電膜413_2及び画素電極421_2が開口417_2において接続する。
The transistor 403_2 is provided in a region where the scan line 407_2 and the
保持容量405_2は、保持容量405_1と同様に、開口423に設けられた導電膜425を通じて容量線415と電気的に接続されている。保持容量405_2は、酸化物半導体で形成される酸化物半導体膜419_2と、画素電極421_2と、誘電体膜として、トランジスタ403_2に含まれる絶縁膜(図16に図示せず)とで構成されている。酸化物半導体膜419_2、画素電極421_2、及び誘電体膜はそれぞれ透光性を有するため、保持容量405_2は透光性を有する。
The storage capacitor 405_2 is electrically connected to the
なお、トランジスタ403_1及びトランジスタ403_2、並びに保持容量405_1及び保持容量405_2の断面構造はそれぞれ、図5に示すトランジスタ103及び保持容量105同様であるため、ここでは省略する。また、トランジスタ403_1及びトランジスタ403_2、並びに保持容量405_1及び保持容量405_2は、トランジスタ103及び保持容量105を説明するために付した符号を適宜参照できる。
Note that the cross-sectional structures of the transistor 403_1 and the transistor 403_2, and the storage capacitor 405_1 and the storage capacitor 405_2 are the same as those of the
上面形状において、隣接する2つ画素の間に容量線を設け、それぞれの画素に含まれる保持容量及び当該容量線を接続することで、容量線の数を削減することが可能である。この結果、各画素に容量線を設ける構造と比較して、画素の開口率をさらに高めることが可能である。 In the top surface shape, it is possible to reduce the number of capacitor lines by providing a capacitor line between two adjacent pixels and connecting a storage capacitor included in each pixel and the capacitor line. As a result, the aperture ratio of the pixel can be further increased as compared with a structure in which a capacitor line is provided for each pixel.
〈変形例7〉
本発明の一態様である半導体装置において、画素内に設けられるトランジスタの形状は上記変形例に示したトランジスタの形状に限定されず、適宜変更することができる。例えば、トランジスタにおいて、信号線109に含まれるソース電極がU字型(C字型、コの字型、又は馬蹄型)とし、ドレイン電極を含む導電膜を囲む形状のトランジスタであってもよい。このような形状とすることで、トランジスタの面積が小さくても、十分なチャネル幅を確保することが可能となり、トランジスタの導通時に流れるドレイン電流(オン電流ともいう。)の量を増やすことが可能となる。
<Modification 7>
In the semiconductor device that is one embodiment of the present invention, the shape of the transistor provided in the pixel is not limited to the shape of the transistor described in the above modification example, and can be changed as appropriate. For example, in the transistor, the source electrode included in the
〈変形例8〉
上記変形例として説明した画素101、画素401_1及び画素401_2において、酸化物半導体膜111が、ゲート絶縁膜127とソース電極として機能する領域を含む信号線109及びドレイン電極として機能する領域を含む導電膜113との間に位置するトランジスタを用いたが、その代わりに、酸化物半導体膜111が、ソース電極として機能する領域を含む信号線109及びドレイン電極として機能する領域を含む導電膜113と、絶縁膜129の間に位置するトランジスタを用いることができる。
<Modification 8>
In the
〈変形例9〉
上記変形例として説明した画素101、画素401_1及び画素401_2において、トランジスタ103として、チャネルエッチ型のトランジスタを示したが、その代わりに、チャネル保護型のトランジスタを用いることができる。チャネル保護膜を設けることで、酸化物半導体膜111の表面は、信号線109及び導電膜113の形成工程で用いるエッチャントやエッチングガスに曝されず、酸化物半導体膜111及びチャネル保護膜の間の不純物を低減できる。この結果、トランジスタ103のソース電極及びドレイン電極の間に流れるリーク電流を低減することが可能である。
<Modification 9>
In the
〈変形例10〉
上記変形例として説明した画素101、画素401_1及び画素401_2において、トランジスタ103として、1つのゲート電極を有するトランジスタを示したが、その代わりに酸化物半導体膜111を介して対向する2つのゲート電極を有するトランジスタ(デュアルゲートトランジスタ)を用いることができる。
<Modification 10>
In the
デュアルゲートトランジスタは、本実施の形態で説明したトランジスタ103の絶縁膜129上に、導電膜(バックゲート電極ともいえる。)を有する。当該導電膜は、少なくとも酸化物半導体膜111のチャネル形成領域と重なる。例えば、当該導電膜は、チャネル長方向の幅において、トランジスタのソース電極として機能する領域を含む信号線109とドレイン電極として機能する導電膜113との間の幅よりも短い形状とすることができる。導電膜を酸化物半導体膜111のチャネル形成領域と重なる位置に設けることによって、当該導電膜の電位は、信号線109に入力されるビデオ信号の最低電位とすることが好ましい。この結果、当該導電膜と対向する酸化物半導体膜111の面において、ソース電極及びドレイン電極の間に流れる電流を制御することが可能であり、トランジスタの電気特性のばらつきを低減することができる。また、当該導電膜を設けることで、周囲の電界の変化が酸化物半導体膜111へ与える影響を軽減し、トランジスタ103の信頼性を向上させることができる。
The dual-gate transistor includes a conductive film (also referred to as a back gate electrode) over the insulating
当該導電膜は、走査線107、信号線109、画素電極121などと同様の材料及び方法により形成することができる。また、当該導電膜は、画素電極121を形成する工程を利用して形成することができる。以上より、保持容量の一方の電極として、トランジスタに含まれる酸化物半導体と同じ形成工程で形成される半導体膜を用いることで、開口率を高めつつ、電荷容量を大きくした保持容量を有する半導体装置を作製することができる。また、開口率を高めることによって表示品位の優れた半導体装置を得ることができる。
The conductive film can be formed using a material and a method similar to those of the
また、画素内のトランジスタを、酸化物半導体を用いたトランジスタとし、当該トランジスタに含まれる酸化物半導体膜を、酸素欠損が低減され、水素、窒素などの不純物が低減された酸化物半導体膜とすることで、良好な電気特性を有する半導体装置を得ることできる。 The transistor in the pixel is a transistor including an oxide semiconductor, and the oxide semiconductor film included in the transistor is an oxide semiconductor film in which oxygen vacancies are reduced and impurities such as hydrogen and nitrogen are reduced. Thus, a semiconductor device having good electrical characteristics can be obtained.
なお、本実施の形態に示す構成などは、他の実施の形態に示す構成と適宜組み合わせて用いることができる。 Note that the structure and the like described in this embodiment can be combined as appropriate with any of the structures described in the other embodiments.
(実施の形態2)
本実施の形態では、上記実施の形態で説明した半導体装置に含まれているトランジスタ及び保持容量において、半導体膜である酸化物半導体膜に適用可能な一態様について説明する。
(Embodiment 2)
In this embodiment, one mode that can be applied to an oxide semiconductor film which is a semiconductor film in the transistor and the storage capacitor included in the semiconductor device described in the above embodiment will be described.
上記酸化物半導体膜は、非晶質酸化物半導体、単結晶酸化物半導体、及び多結晶酸化物半導体の他に、結晶部分を有する酸化物半導体(C Axis Aligned Crystalline Oxide Semiconductor:CAAC−OS)で構成されていることが好ましい。 The oxide semiconductor film is an amorphous oxide semiconductor, a single crystal oxide semiconductor, or a polycrystalline oxide semiconductor, and an oxide semiconductor having a crystal part (C Axis Crystalline Oxide Semiconductor: CAAC-OS). It is preferable to be configured.
CAAC−OS膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結晶部は、一辺が100nm未満の立方体内に収まる大きさである。従って、CAAC−OS膜に含まれる結晶部は、一辺が10nm未満、5nm未満または3nm未満の立方体内に収まる大きさの場合も含まれる。CAAC−OS膜は、微結晶酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。以下、CAAC−OS膜について詳細な説明を行う。 The CAAC-OS film is one of oxide semiconductor films having a plurality of crystal parts, and most of the crystal parts are large enough to fit in a cube whose one side is less than 100 nm. Therefore, the case where a crystal part included in the CAAC-OS film fits in a cube whose one side is less than 10 nm, less than 5 nm, or less than 3 nm is included. The CAAC-OS film is characterized by having a lower density of defect states than a microcrystalline oxide semiconductor film. Hereinafter, the CAAC-OS film is described in detail.
CAAC−OS膜を透過型電子顕微鏡(TEM:Transmission Electron Microscope)によって観察すると、結晶部同士の明確な境界、即ち結晶粒界(グレインバウンダリーともいう。)を確認することができない。そのため、CAAC−OS膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。 When the CAAC-OS film is observed with a transmission electron microscope (TEM), a clear boundary between crystal parts, that is, a grain boundary (also referred to as a grain boundary) cannot be confirmed. Therefore, it can be said that the CAAC-OS film is unlikely to decrease in electron mobility due to crystal grain boundaries.
CAAC−OS膜を、試料面と概略平行な方向からTEMによって観察(断面TEM観察)すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、CAAC−OS膜の膜を形成する面(被形成面ともいう。)または上面の凹凸を反映した形状であり、CAAC−OS膜の被形成面または上面と平行に配列する。 When the CAAC-OS film is observed by TEM (cross-sectional TEM observation) from a direction substantially parallel to the sample surface, it can be confirmed that metal atoms are arranged in layers in the crystal part. Each layer of metal atoms has a shape reflecting unevenness of a surface (also referred to as a formation surface) or an upper surface on which the CAAC-OS film is formed, and is arranged in parallel with the formation surface or the upper surface of the CAAC-OS film. .
一方、CAAC−OS膜を、試料面と概略垂直な方向からTEMによって観察(平面TEM観察)すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。 On the other hand, when the CAAC-OS film is observed by TEM (planar TEM observation) from a direction substantially perpendicular to the sample surface, it can be confirmed that metal atoms are arranged in a triangular shape or a hexagonal shape in the crystal part. However, there is no regularity in the arrangement of metal atoms between different crystal parts.
断面TEM観察および平面TEM観察より、CAAC−OS膜の結晶部は配向性を有していることがわかる。 From the cross-sectional TEM observation and the planar TEM observation, it is found that the crystal part of the CAAC-OS film has orientation.
CAAC−OS膜に対し、X線回折(XRD:X−Ray Diffraction)装置を用いて構造解析を行うと、例えばInGaZnO4の結晶を有するCAAC−OS膜のout−of−plane法による解析では、回折角(2θ)が31°近傍にピークが現れる場合がある。このピークは、InGaZnO4の結晶の(009)面に帰属されることから、CAAC−OS膜の結晶がc軸配向性を有し、c軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。 When structural analysis is performed on a CAAC-OS film using an X-ray diffraction (XRD) apparatus, for example, in the analysis of a CAAC-OS film having an InGaZnO 4 crystal by an out-of-plane method, A peak may appear when the diffraction angle (2θ) is around 31 °. Since this peak is attributed to the (009) plane of the InGaZnO 4 crystal, the CAAC-OS film crystal has c-axis orientation, and the c-axis is in a direction substantially perpendicular to the formation surface or the top surface. Can be confirmed.
一方、CAAC−OS膜に対し、c軸に概略垂直な方向からX線を入射させるin−plane法による解析では、2θが56°近傍にピークが現れる場合がある。このピークは、InGaZnO4の結晶の(110)面に帰属される。InGaZnO4の単結晶酸化物半導体膜であれば、2θを56°近傍に固定し、試料面の法線ベクトルを軸(φ軸)として試料を回転させながら分析(φスキャン)を行うと、(110)面と等価な結晶面に帰属されるピークが6本観察される。これに対し、CAAC−OS膜の場合は、2θを56°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。 On the other hand, when the CAAC-OS film is analyzed by an in-plane method in which X-rays are incident from a direction substantially perpendicular to the c-axis, a peak may appear when 2θ is around 56 °. This peak is attributed to the (110) plane of the InGaZnO 4 crystal. In the case of a single crystal oxide semiconductor film of InGaZnO 4 , when 2θ is fixed in the vicinity of 56 ° and analysis (φ scan) is performed while rotating the sample with the normal vector of the sample surface as the axis (φ axis), Six peaks attributed to the crystal plane equivalent to the (110) plane are observed. On the other hand, in the case of a CAAC-OS film, a peak is not clearly observed even when φ scan is performed with 2θ fixed at around 56 °.
以上のことから、CAAC−OS膜では、異なる結晶部間ではa軸およびb軸の配向は不規則であるが、c軸配向性を有し、かつc軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面TEM観察で確認された層状に配列した金属原子の各層は、結晶のab面に平行な面である。 From the above, in the CAAC-OS film, the orientation of the a-axis and the b-axis is irregular between different crystal parts, but the c-axis is aligned, and the c-axis is a normal line of the formation surface or the top surface. It can be seen that the direction is parallel to the vector. Therefore, each layer of metal atoms arranged in a layer shape confirmed by the above-mentioned cross-sectional TEM observation is a plane parallel to the ab plane of the crystal.
なお、結晶部は、CAAC−OS膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のc軸は、CAAC−OS膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、CAAC−OS膜の形状をエッチングなどによって変化させた場合、結晶のc軸がCAAC−OS膜の被形成面または上面の法線ベクトルと平行にならないこともある。 Note that the crystal part is formed when a CAAC-OS film is formed or when crystallization treatment such as heat treatment is performed. As described above, the c-axis of the crystal is oriented in a direction parallel to the normal vector of the formation surface or the top surface of the CAAC-OS film. Therefore, for example, when the shape of the CAAC-OS film is changed by etching or the like, the c-axis of the crystal may not be parallel to the normal vector of the formation surface or the top surface of the CAAC-OS film.
また、CAAC−OS膜中の結晶化度が均一でなくてもよい。例えば、CAAC−OS膜の結晶部が、CAAC−OS膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、CAAC−OS膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的に結晶化度の異なる領域が形成されることもある。 Further, the crystallinity in the CAAC-OS film is not necessarily uniform. For example, in the case where the crystal part of the CAAC-OS film is formed by crystal growth from the vicinity of the top surface of the CAAC-OS film, the region near the top surface can have a higher degree of crystallinity than the region near the formation surface. is there. In addition, in the case where an impurity is added to the CAAC-OS film, the crystallinity of a region to which the impurity is added changes, and a region having a different degree of crystallinity may be formed.
なお、InGaZnO4の結晶を有するCAAC−OS膜のout−of−plane法による解析では、2θが31°近傍のピークの他に、2θが36°近傍にもピークが現れる場合がある。2θが36°近傍のピークは、CAAC−OS膜中の一部に、c軸配向性を有さない結晶が含まれることを示している。CAAC−OS膜は、2θが31°近傍にピークを示し、2θが36°近傍にピークを示さないことが好ましい。 Note that when the CAAC-OS film including an InGaZnO 4 crystal is analyzed by an out-of-plane method, a peak may also appear when 2θ is around 36 ° in addition to the peak where 2θ is around 31 °. A peak at 2θ of around 36 ° indicates that a crystal having no c-axis alignment is included in part of the CAAC-OS film. The CAAC-OS film preferably has a peak at 2θ of around 31 ° and no peak at 2θ of around 36 °.
CAAC−OSの形成方法としては、三つ挙げられる。 There are three methods for forming the CAAC-OS.
第1の方法は、成膜温度を100℃以上450℃以下として酸化物半導体膜を成膜することで、酸化物半導体膜に含まれる結晶部のc軸が、被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。 The first method is to form an oxide semiconductor film at a deposition temperature of 100 ° C. to 450 ° C. so that the c-axis of a crystal part included in the oxide semiconductor film is a normal vector of a formation surface or This is a method of forming crystal parts aligned in a direction parallel to the surface normal vector.
第2の方法は、酸化物半導体膜を薄い厚さで成膜した後、200℃以上700℃以下の加熱処理を行うことで、酸化物半導体膜に含まれる結晶部のc軸が、被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。 The second method is to form a thin oxide semiconductor film and then perform heat treatment at 200 ° C. to 700 ° C. so that the c-axis of the crystal part included in the oxide semiconductor film is formed. This is a method of forming a crystal part aligned in a direction parallel to a surface normal vector or a surface normal vector.
第3の方法は、一層目の酸化物半導体膜を薄い厚さで成膜した後、200℃以上700℃以下の加熱処理を行い、さらに二層目の酸化物半導体膜の成膜を行うことで、酸化物半導体膜に含まれる結晶部のc軸が、被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。 The third method is to form a first oxide semiconductor film with a small thickness, then perform heat treatment at 200 ° C. to 700 ° C., and further form a second oxide semiconductor film. In this method, the c-axis of the crystal part included in the oxide semiconductor film is formed in a direction parallel to the normal vector of the surface to be formed or the normal vector of the surface.
酸化物半導体膜にCAAC−OSを適用したトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、酸化物半導体膜にCAAC−OSを適用したトランジスタは、良好な信頼性を有する。 A transistor in which a CAAC-OS is used for an oxide semiconductor film has little change in electrical characteristics due to irradiation with visible light or ultraviolet light. Thus, a transistor in which the CAAC-OS is used for the oxide semiconductor film has favorable reliability.
また、CAAC−OSは、多結晶である酸化物半導体スパッタリング用ターゲットを用い、スパッタリング法によって成膜することが好ましい。当該スパッタリング用ターゲットにイオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がa−b面から劈開し、a−b面に平行な面を有する平板状又はペレット状のスパッタリング粒子として剥離することがある。この場合、当該平板状又はペレット状のスパッタリング粒子が、結晶状態を維持したまま被成膜面に到達することで、CAAC−OSを成膜することができる。 The CAAC-OS is preferably formed by a sputtering method using a polycrystalline oxide semiconductor sputtering target. When ions collide with the sputtering target, the crystal region included in the sputtering target is cleaved from the ab plane, and may be separated as flat or pellet-like sputtering particles having a plane parallel to the ab plane. is there. In this case, the CAAC-OS can be formed by allowing the flat or pellet-like sputtered particles to reach the deposition surface while maintaining the crystalline state.
また、CAAC−OSを成膜するために、以下の条件を適用することが好ましい。 In order to form the CAAC-OS, it is preferable to apply the following conditions.
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度(水素、水、二酸化炭素および窒素など)を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−80℃以下、好ましくは−100℃以下である成膜ガスを用いる。 By reducing the mixing of impurities during film formation, the crystal state can be prevented from being broken by impurities. For example, the concentration of impurities (such as hydrogen, water, carbon dioxide, and nitrogen) existing in the deposition chamber may be reduced. Further, the impurity concentration in the deposition gas may be reduced. Specifically, a deposition gas having a dew point of −80 ° C. or lower, preferably −100 ° C. or lower is used.
また、成膜時の被成膜面の加熱温度(例えば基板加熱温度)を高めることで、被成膜面に到達後にスパッタリング粒子のマイグレーションが起こる。具体的には、被成膜面の温度を100℃以上740℃以下、好ましくは150℃以上500℃以下として成膜する。成膜時の被成膜面の温度を高めることで、平板状又はペレット状のスパッタリング粒子が被成膜面に到達した場合、当該被成膜面上でマイグレーションが起こり、スパッタリング粒子の平らな面が被成膜面に付着する。 Further, by increasing the heating temperature (for example, substrate heating temperature) of the film formation surface during film formation, migration of the sputtering particles occurs after reaching the film formation surface. Specifically, the film formation is performed at a temperature of a deposition surface of 100 ° C. to 740 ° C., preferably 150 ° C. to 500 ° C. By increasing the temperature of the film formation surface during film formation, when flat or pellet-like sputtering particles reach the film formation surface, migration occurs on the film formation surface, and the flat surface of the sputtering particles Adheres to the film formation surface.
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、30体積%以上、好ましくは100体積%とする。 In addition, it is preferable to reduce plasma damage during film formation by increasing the oxygen ratio in the film formation gas and optimizing electric power. The oxygen ratio in the deposition gas is 30% by volume or more, preferably 100% by volume.
スパッタリング用ターゲットの一例として、In−Ga−Zn−O化合物ターゲットについて以下に示す。 As an example of the sputtering target, an In—Ga—Zn—O compound target is described below.
InOX粉末、GaOY粉末及びZnOZ粉末を所定のmol数で混合し、加圧処理後、1000℃以上1500℃以下の温度で加熱処理をすることで多結晶であるIn−Ga−Zn系金属酸化物ターゲットとする。なお、当該加圧処理は、冷却(又は放冷)しながら行ってもよいし、加熱しながら行ってもよい。なお、X、Y及びZは任意の正数である。ここで、所定のmol数比は、例えば、InOX粉末、GaOY粉末及びZnOZ粉末が、2:2:1、8:4:3、3:1:1、1:1:1、4:2:3又は3:1:2である。なお、粉末の種類、及びその混合するmol数比は、作製するスパッタリング用ターゲットによって適宜変更すればよい。 In-Ga-Zn system which is polycrystalline by mixing InO X powder, GaO Y powder and ZnO Z powder in a predetermined number of moles, and after heat treatment at a temperature of 1000 ° C to 1500 ° C. A metal oxide target is used. In addition, the said pressurization process may be performed while cooling (or standing to cool), and may be performed while heating. X, Y, and Z are arbitrary positive numbers. Here, the predetermined mole number ratio is, for example, 2: 2: 1, 8: 4: 3, 3: 1: 1, 1: 1: 1, 4 for InO X powder, GaO Y powder, and ZnO Z powder. : 2: 3 or 3: 1: 2. In addition, what is necessary is just to change suitably the kind of powder, and the mol number ratio to mix with the sputtering target to produce.
また、酸化物半導体膜は、複数の酸化物半導体膜が積層された構造でもよい。例えば、酸化物半導体膜を、第1の酸化物半導体膜と第2の酸化物半導体膜の積層として、第1の酸化物半導体膜と第2の酸化物半導体膜に、異なる原子数比の金属酸化物を用いてもよい。例えば、第1の酸化物半導体膜に二種類の金属を含む酸化物、三種類の金属を含む酸化物、四種類の金属を含む酸化物のうち一つを用い、第2の酸化物半導体膜に第1の酸化物半導体膜と異なる二種類の金属を含む酸化物、三種類の金属を含む酸化物、四種類の金属を含む酸化物を用いてもよい。 The oxide semiconductor film may have a structure in which a plurality of oxide semiconductor films are stacked. For example, the oxide semiconductor film is a stack of a first oxide semiconductor film and a second oxide semiconductor film, and the first oxide semiconductor film and the second oxide semiconductor film have different atomic ratio metals. An oxide may be used. For example, the first oxide semiconductor film uses one of an oxide containing two kinds of metals, an oxide containing three kinds of metals, and an oxide containing four kinds of metals, and the second oxide semiconductor film Alternatively, an oxide containing two kinds of metals different from the first oxide semiconductor film, an oxide containing three kinds of metals, or an oxide containing four kinds of metals may be used.
酸化物半導体膜を2層構造とし、第1の酸化物半導体膜と第2の酸化物半導体膜の構成元素を同一とし、両者の原子数比を異ならせてもよい。例えば、第1の酸化物半導体膜の原子数比をIn:Ga:Zn=3:1:2とし、第2の酸化物半導体膜の原子数比をIn:Ga:Zn=1:1:1としてもよい。また、第1の酸化物半導体膜の原子数比をIn:Ga:Zn=2:1:3とし、第2の酸化物半導体膜の原子数比をIn:Ga:Zn=1:3:2としてもよい。なお、各酸化物半導体膜の原子数比は、誤差として上記の原子数比のプラスマイナス20%の変動を含む。 The oxide semiconductor film may have a two-layer structure, the constituent elements of the first oxide semiconductor film and the second oxide semiconductor film may be the same, and the atomic ratio of the two may be different. For example, the atomic ratio of the first oxide semiconductor film is In: Ga: Zn = 3: 1: 2, and the atomic ratio of the second oxide semiconductor film is In: Ga: Zn = 1: 1: 1. It is good. The atomic ratio of the first oxide semiconductor film is In: Ga: Zn = 2: 1: 3, and the atomic ratio of the second oxide semiconductor film is In: Ga: Zn = 1: 3: 2. It is good. Note that the atomic ratio of each oxide semiconductor film includes a variation of plus or minus 20% of the atomic ratio described above as an error.
この時、第1の酸化物半導体膜と第2の酸化物半導体膜のうち、ゲート電極に近い側(チャネル側)の酸化物半導体膜のInとGaの原子数比をIn≧Gaとするとよい。またゲート電極から遠い側(バックチャネル側)の酸化物半導体膜のInとGaの原子数比をIn<Gaとするとよい。これらの積層構造により、電界効果移動度の高いトランジスタを作製することができる。一方、ゲート電極に近い側(チャネル側)の酸化物半導体膜のInとGaの原子数比をIn<Gaとし、バックチャネル側の酸化物半導体膜のInとGaの原子数比をIn≧Gaとすることで、トランジスタの経時変化や信頼性試験によるしきい値電圧の変動量を低減することができる。 At this time, an atomic ratio of In and Ga in the oxide semiconductor film on the side close to the gate electrode (channel side) of the first oxide semiconductor film and the second oxide semiconductor film may be In ≧ Ga. . The atomic ratio of In to Ga in the oxide semiconductor film far from the gate electrode (back channel side) is preferably In <Ga. With these stacked structures, a transistor with high field-effect mobility can be manufactured. On the other hand, the atomic ratio of In and Ga in the oxide semiconductor film on the side close to the gate electrode (channel side) is In <Ga, and the atomic ratio of In and Ga in the oxide semiconductor film on the back channel side is In ≧ Ga. By doing so, it is possible to reduce the amount of change in the threshold voltage due to the aging of the transistor and the reliability test.
原子数比がIn:Ga:Zn=1:3:2である第1の酸化物半導体膜は、原子数比がIn:Ga:Zn=1:3:2である酸化物ターゲットを用いたスパッタリング法によって形成できる。基板温度を室温とし、スパッタリングガスにアルゴン、又はアルゴンと酸素の混合ガスを用いて形成することができる。原子数比がIn:Ga:Zn=3:1:2である第2の酸化物半導体膜は、原子数比がIn:Ga:Zn=3:1:2である酸化物ターゲットを用い、第1の酸化物半導体膜と同様にして形成できる。 The first oxide semiconductor film with an atomic ratio of In: Ga: Zn = 1: 3: 2 is formed by sputtering using an oxide target with an atomic ratio of In: Ga: Zn = 1: 3: 2. Can be formed by law. The substrate temperature can be room temperature and the sputtering gas can be formed using argon or a mixed gas of argon and oxygen. The second oxide semiconductor film with an atomic ratio of In: Ga: Zn = 3: 1: 2 uses an oxide target with an atomic ratio of In: Ga: Zn = 3: 1: 2. The oxide semiconductor film can be formed in the same manner as the oxide semiconductor film 1.
また、酸化物半導体膜を3層構造とし、第1の酸化物半導体膜乃至第3の酸化物半導体膜の構成元素を同一とし、且つそれぞれの原子数比を異ならせてもよい。酸化物半導体膜を3層構造とする構成について、図17を用いて説明する。 Alternatively, the oxide semiconductor film may have a three-layer structure, the constituent elements of the first oxide semiconductor film to the third oxide semiconductor film may be the same, and the atomic ratios thereof may be different. A structure in which the oxide semiconductor film has a three-layer structure is described with reference to FIGS.
図17に示すトランジスタ297は、第1の酸化物半導体膜299a、第2の酸化物半導体膜299b、及び第3の酸化物半導体膜299cがゲート絶縁膜127側から順に積層されている。第1の酸化物半導体膜299a及び第3の酸化物半導体膜299cを構成する材料は、InM1xZnyOz(x≧1、y>1、z>0、M1=Ga、Hfなど)で表記できる材料を用いる。ただし、第1の酸化物半導体膜299a及び第3の酸化物半導体膜299cを構成する材料にGaを含ませる場合、含ませるGaの割合が多い、具体的にはInM1XZnYOZで表記できる材料でX=10を超えると成膜時に粉が発生する恐れがあり、不適である。なお、トランジスタ297において、第1の酸化物半導体膜299a、第2の酸化物半導体膜299b、及び第3の酸化物半導体膜299c以外の構成は、上記実施の形態に記載したトランジスタ(例えば、実施の形態1に記載したトランジスタ103)と同様の構成である。
In the
また、第2の酸化物半導体膜299bを構成する材料は、InM2xZnyOz(x≧1、y≧x、z>0、M2=Ga、Snなど)で表記できる材料を用いる。
The material constituting the second
第1の酸化物半導体膜299aの伝導帯及び第3の酸化物半導体膜299cの伝導帯に比べて第2の酸化物半導体膜299bの伝導帯が真空準位から最も深くなるような井戸型構造を構成するように、第1、第2、及び第3の酸化物半導体膜の材料を適宜選択する。
A well-type structure in which the conduction band of the second
なお、実施の形態1で記載したように、酸化物半導体膜において第14族元素の一つであるシリコンや炭素はキャリアである電子を生成し、キャリア密度を増大させる。このため、シリコンや炭素が酸化物半導体膜に含まれると、酸化物半導体膜はn型化してしまう。このため、各酸化物半導体膜に含まれるシリコン濃度及び炭素濃度は3×1018/cm3以下、好ましくは3×1017/cm3以下とする。特に、第2の酸化物半導体膜299bに第14族元素が多く混入しないように、第1の酸化物半導体膜299a及び第3の酸化物半導体膜299cで、キャリアパスとなる第2の酸化物半導体膜299bを挟む、又は囲む構成とすることが好ましい。即ち、第1の酸化物半導体膜299a及び第3の酸化物半導体膜299cは、シリコン、炭素などの第14族元素が第2の酸化物半導体膜299bに混入することを防ぐバリア膜とも呼べる。
Note that as described in Embodiment 1, silicon or carbon which is one of Group 14 elements in the oxide semiconductor film generates electrons as carriers and increases the carrier density. Therefore, when silicon or carbon is contained in the oxide semiconductor film, the oxide semiconductor film becomes n-type. Therefore, the silicon concentration and the carbon concentration contained in each oxide semiconductor film are 3 × 10 18 / cm 3 or less, preferably 3 × 10 17 / cm 3 or less. In particular, the second oxide serving as a carrier path in the first
例えば、第1の酸化物半導体膜299aの原子数比をIn:Ga:Zn=1:3:2とし、第2の酸化物半導体膜299bの原子数比をIn:Ga:Zn=3:1:2とし、第3の酸化物半導体膜299cの原子数比をIn:Ga:Zn=1:1:1としてもよい。なお、第3の酸化物半導体膜299cは、原子数比がIn:Ga:Zn=1:1:1である酸化物ターゲットを用いたスパッタリング法によって形成できる。
For example, the atomic ratio of the first
または、第1の酸化物半導体膜299aを、原子数比がIn:Ga:Zn=1:3:2である酸化物半導体膜とし、第2の酸化物半導体膜299bを、原子数比がIn:Ga:Zn=1:1:1又はIn:Ga:Zn=1:3:2である酸化物半導体膜とし、第3の酸化物半導体膜299cを、原子数比がIn:Ga:Zn=1:3:2である酸化物半導体膜とした、3層構造としてもよい。
Alternatively, the first
第1の酸化物半導体膜299a乃至第3の酸化物半導体膜299cの構成元素は同一であるため、第2の酸化物半導体膜299bは、第1の酸化物半導体膜299aとの界面における欠陥準位(トラップ準位)が少ない。詳細には、当該欠陥準位(トラップ準位)は、ゲート絶縁膜127と第1の酸化物半導体膜299aとの界面における欠陥準位よりも少ない。このため、上記のように酸化物半導体膜が積層されていることで、トランジスタの経時変化や信頼性試験によるしきい値電圧の変動量を低減することができる。
Since the constituent elements of the first
また、第1の酸化物半導体膜299aの伝導帯及び第3の酸化物半導体膜299cの伝導帯に比べて第2の酸化物半導体膜299bの伝導帯が真空準位から最も深くなるような井戸型構造を構成するように、第1、第2、及び第3の酸化物半導体膜の材料を適宜選択することで、トランジスタの電界効果移動度を高めることが可能であると共に、トランジスタの経時変化や信頼性試験によるしきい値電圧の変動量を低減することができる。
Further, the well in which the conduction band of the second
また、第1の酸化物半導体膜299a乃至第3の酸化物半導体膜299cに、結晶性の異なる酸化物半導体を適用してもよい。すなわち、単結晶酸化物半導体、多結晶酸化物半導体、非晶質酸化物半導体、及びCAAC−OSを適宜組み合わせた構成としてもよい。また、第1の酸化物半導体膜299a乃至第3の酸化物半導体膜299cのいずれか一に非晶質酸化物半導体を適用すると、酸化物半導体膜の内部応力や外部からの応力を緩和し、トランジスタの電気特性の変動が低減され、またトランジスタの経時変化や信頼性試験によるしきい値電圧の変動量を低減することができる。
Alternatively, oxide semiconductors having different crystallinities may be used for the first
また、少なくともチャネル形成領域となりうる第2の酸化物半導体膜299bはCAAC−OSであることが好ましい。また、バックチャネル側の酸化物半導体膜、本実施の形態では、第3の酸化物半導体膜299cは、非晶質酸化物半導体又はCAAC−OSであることが好ましい。このような構造とすることで、トランジスタの経時変化や信頼性試験によるしきい値電圧の変動量を低減することができる。
In addition, at least the second
また、本発明の一態様である半導体装置において、トランジスタ103に図17に示すトランジスタ297を適用した場合、保持容量105の一方の電極として機能する酸化物半導体膜119も第1の酸化物半導体膜299a乃至第3の酸化物半導体膜299cの3層構造となる。
In the semiconductor device of one embodiment of the present invention, when the
この場合、画素のスイッチング素子であるトランジスタ297のチャネル形成領域は第2の酸化物半導体膜299bであるといえる。そして、保持容量105においては、第1の酸化物半導体膜299a乃至第3の酸化物半導体膜299cが保持容量105の一方の電極として機能するといえる。
In this case, the channel formation region of the
つまり、この構成とする場合、画素のスイッチング素子であるトランジスタのチャネル形成領域は、保持容量の一方の電極として機能する酸化物半導体膜が設けられている表面とは、異なる表面上に設けられる。 That is, in this structure, the channel formation region of the transistor which is a switching element of the pixel is provided on a surface different from the surface where the oxide semiconductor film functioning as one electrode of the storage capacitor is provided.
なお、本実施の形態に示す構成などは、他の実施の形態に示す構成と適宜組み合わせて用いることができる。 Note that the structure and the like described in this embodiment can be combined as appropriate with any of the structures described in the other embodiments.
(実施の形態3)
上記実施の形態で一例を示したトランジスタ及び保持容量を用いて表示機能を有する半導体装置(表示装置ともいう。)を作製することができる。また、トランジスタを含む駆動回路の一部又は全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。本実施の形態では、上記実施の形態で一例を示したトランジスタを用いた表示装置の例について、図面を用いて説明する。
(Embodiment 3)
A semiconductor device (also referred to as a display device) having a display function can be manufactured using the transistor and the storage capacitor which are examples of the above embodiments. In addition, part or the whole of a driver circuit including a transistor can be formed over the same substrate as the pixel portion to form a system-on-panel. In this embodiment, an example of a display device using the transistor, which is an example of the above embodiment, will be described with reference to drawings.
図18(A)において、第1の基板901上に設けられた画素部902を囲むようにして、シール材905が設けられ、第2の基板906によって封止されている。図18(A)においては、第1の基板901上のシール材905によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体又は多結晶半導体で形成された信号線駆動回路903、及び走査線駆動回路904が実装されている。また、信号線駆動回路903、走査線駆動回路904、又は画素部902に与えられる各種信号及び電位は、FPC(Flexible printed circuit)918a、FPC918bから供給されている。
In FIG. 18A, a
図18(B)及び図18(C)において、第1の基板901上に設けられた画素部902と、走査線駆動回路904とを囲むようにして、シール材905が設けられている。また画素部902と、走査線駆動回路904の上に第2の基板906が設けられている。従って、画素部902と、走査線駆動回路904とは、第1の基板901とシール材905と第2の基板906とによって、表示素子と共に封止されている。図18(B)及び図18(C)においては、第1の基板901上のシール材905によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体又は多結晶半導体で形成された信号線駆動回路903が実装されている。図18(B)及び図18(C)においては、信号線駆動回路903、走査線駆動回路904、又は画素部902に与えられる各種信号及び電位は、FPC918から供給されている。
18B and 18C, a
また、図18(B)及び図18(C)においては、信号線駆動回路903を別途形成し、第1の基板901に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装してもよいし、信号線駆動回路の一部又は走査線駆動回路の一部のみを別途形成して実装してもよい。
18B and 18C illustrate an example in which the signal
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、COG(Chip On Glass)方法、ワイヤボンディング方法、或いはTAB(Tape Automated Bonding)方法などを用いることができる。図18(A)は、COG方法により信号線駆動回路903、走査線駆動回路904を実装する例であり、図18(B)は、COG方法により信号線駆動回路903を実装する例であり、図18(C)は、TAB方法により信号線駆動回路903を実装する例である。
Note that a connection method of a driver circuit which is separately formed is not particularly limited, and a COG (Chip On Glass) method, a wire bonding method, a TAB (Tape Automated Bonding) method, or the like can be used. 18A illustrates an example in which the signal
また、表示装置は、表示素子が封止された状態にあるパネルと、当該パネルにコントローラを含むICなどを実装した状態にあるモジュールとを含む。 The display device includes a panel in which the display element is sealed, and a module in which an IC including a controller is mounted on the panel.
なお、本明細書における表示装置とは、画像表示デバイスまたは表示デバイスを指す。また、表示装置の代わりに光源(照明装置含む。)として機能させることができる。また、コネクター、例えばFPCもしくはTCPが取り付けられたモジュール、TCPの先にプリント配線板が設けられたモジュール、又は表示素子にCOG方式によりIC(集積回路)が直接実装されたモジュールも全て表示装置に含むものとする。 Note that the display device in this specification refers to an image display device or a display device. Further, it can function as a light source (including a lighting device) instead of a display device. In addition, a connector, for example, a module to which an FPC or TCP is attached, a module in which a printed wiring board is provided at the end of TCP, or a module in which an IC (integrated circuit) is directly mounted on a display element by a COG method is also included in the display device Shall be included.
また、第1の基板901上に設けられた画素部902及び走査線駆動回路904は、トランジスタを複数有しており、上記実施の形態で示したトランジスタを適用することができる。
The
表示装置に設けられる表示素子としては液晶素子(液晶表示素子ともいう。)、発光素子(発光表示素子ともいう。)を用いることができる。発光素子は、電流又は電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には有機EL(Electro Luminescence)素子、無機EL素子などが含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。図19に、表示素子として液晶素子を用いた液晶表示装置の例を示す。 As a display element provided in the display device, a liquid crystal element (also referred to as a liquid crystal display element) or a light-emitting element (also referred to as a light-emitting display element) can be used. The light-emitting element includes, in its category, an element whose luminance is controlled by current or voltage, and specifically includes an organic EL (Electro Luminescence) element, an inorganic EL element, and the like. In addition, a display medium whose contrast is changed by an electric effect, such as electronic ink, can be used. FIG. 19 illustrates an example of a liquid crystal display device using a liquid crystal element as a display element.
図19及び図20は、図18(B)の一点鎖線X1−X2間の断面図である。なお、図19及び図20において、画素部の構造は一部のみ記載している。 19 and 20 are cross-sectional views taken along one-dot chain line X1-X2 in FIG. 19 and 20, only part of the structure of the pixel portion is shown.
図19及び図20に示す表示装置は、縦電界方式の液晶表示装置である。液晶表示装置は、接続端子電極915及び端子電極916を有しており、接続端子電極915及び端子電極916はFPC918が有する端子と異方性導電剤919を介して、電気的に接続されている。
19 and 20 is a vertical electric field liquid crystal display device. The liquid crystal display device includes a
接続端子電極915は、第1の電極930と同じ導電膜から形成され、端子電極916は、トランジスタ910、911のソース電極及びドレイン電極と同じ導電膜で形成されている。
The
また、第1の基板901上に設けられた画素部902及び走査線駆動回路904は、トランジスタを複数有しており画素部902に含まれるトランジスタ910と、走査線駆動回路904に含まれるトランジスタ911とを例示している。トランジスタ910及びトランジスタ911に含まれる酸化物半導体膜上には実施の形態1に示す絶縁膜129、絶縁膜131及び絶縁膜132に相当する絶縁膜924が設けられている。なお、絶縁膜923は下地膜として機能する絶縁膜である。
In addition, the
本実施の形態では、トランジスタ910及びトランジスタ911として、上記実施の形態で示したトランジスタのいずれかを適用することができる。また、酸化物半導体膜927、絶縁膜924、及び第1の電極930を用いて保持容量926が構成されている。なお、酸化物半導体膜927は、容量線929と、ゲート絶縁膜922に形成された開口に形成される電極928を介して、電気的に接続されている。容量線929は、トランジスタ910及びトランジスタ911のゲート電極として機能する領域を含む走査線と同じ導電膜から形成される。なお、ここでは、保持容量926として実施の形態1に示した構成の保持容量を図示しているが、適宜他の実施の形態に示した構成の保持容量を用いることができる。
In this embodiment, any of the transistors described in the above embodiments can be used as the
また、走査線駆動回路904に含まれるトランジスタ911において、図19(A)では、絶縁膜924上であって、酸化物半導体膜のチャネル形成領域と重なる位置に導電膜917が設けられている構造を示している。図19(B)では、絶縁膜924上に絶縁膜951が設けられており、絶縁膜951上であって、酸化物半導体膜のチャネル形成領域と重なる位置に導電膜917が設けられている構造を示している。
Further, in the
導電膜917は電位を供給することが可能であり、トランジスタ911のゲート電極として機能する。つまり、トランジスタ911はデュアルゲートトランジスタである。なお、導電膜917は第1の電極930と同じ導電膜で形成することができる。また、導電膜917は、チャネル長方向の幅において、トランジスタ911のソース電極とドレイン電極との間の幅よりも短い形状とすることができる。
The
走査線駆動回路904に含まれるトランジスタ911は、導電膜917が設けられていることで、異なるドレイン電圧においてオン電流が流れ始めるゲート電圧(立ち上がりゲート電圧)の変動を低減することができる。また、トランジスタ911は、導電膜917が設けられていることで、酸化物半導体膜の導電膜917側の領域において、トランジスタ911のソース電極及びドレイン電極間に流れる電流を制御することが可能である。それゆえ、走査線駆動回路904に含まれる複数のトランジスタ間における電気特性の変動を低減することができる。そして、トランジスタ911において、導電膜917の電位を走査線駆動回路904の最低電位と同電位、又は当該最低電位と同等の電位とすることで、トランジスタ911のしきい値電圧の変動を低減することが可能であるため、信頼性を高めることができる。なお、走査線駆動回路904の最低電位とは、走査線駆動回路904を動作させる際に供給する電位のうち、最も低い電位のことをいう。例えば、走査線駆動回路104を動作させる際に供給する電位を、トランジスタ911のソース電極の電位を基準とする場合、当該ソース電極の電位(Vss)である。
The
走査線駆動回路904に含まれるトランジスタ911において、絶縁膜924の厚さが薄いと、酸化物半導体膜に加わる導電膜917からの電界の影響によって、トランジスタ911の電気特性の変動が生じる場合がある。そこで、図19(B)のように絶縁膜951を設けることによって、当該電界の影響を制御することができ、トランジスタ911の電気特性を良好にすることができる。
In the
絶縁膜951は、絶縁膜924に適用できる材料で設けることができる。また、絶縁膜951として、有機絶縁膜を用いることができる。当該有機絶縁膜としては、感光性、非感光性の有機樹脂が挙げられ、例えば、アクリル樹脂、ベンゾシクロブテン系樹脂、エポキシ樹脂、又はシロキサン系樹脂などを用いることができる。また、当該有機絶縁膜としては、ポリアミドを用いることができる。なお、当該有機絶縁膜の形成方法は特に限定されず、用いる材料に応じて適宜選択できる。例えば、スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法)、スクリーン印刷、オフセット印刷などを適用することができる。
The insulating
また、導電膜917は外部の電場を遮蔽する機能も有する。すなわち外部の電場が内部(トランジスタを含む回路部)に作用しないようにする機能(特に静電気に対する静電遮蔽機能)も有する。導電膜917の遮蔽機能により、トランジスタ911は、静電気などの外部の電場の影響によるトランジスタの電気特性の変動が抑制することができ、信頼性を高めることができる。
The
なお、図19においては、走査線駆動回路に含まれるトランジスタを図示したが、信号線駆動回路に含まれるトランジスタもトランジスタ911と同様にデュアルゲートトランジスタとすることができる。信号線駆動回路に含まれるトランジスタをデュアルゲートトランジスタとすることで、当該トランジスタはトランジスタ911と同様の効果を奏する。
Note that although the transistors included in the scan line driver circuit are illustrated in FIGS. 19A and 19B, the transistors included in the signal line driver circuit can be dual gate transistors like the
上記より、本発明の一態様である半導体装置(表示装置)は信頼性の高い半導体装置である。 From the above, the semiconductor device (display device) which is one embodiment of the present invention is a highly reliable semiconductor device.
次に、図19に示す縦電界方式の液晶表示装置と異なる構造について説明する。具体的には横電界方式の液晶表示装置について図20を用いて説明する。図20は、横電界方式の一例である、FFS(Fringe Field Switching)モードの液晶表示装置である。 Next, a structure different from the vertical electric field liquid crystal display device illustrated in FIG. 19 will be described. Specifically, a horizontal electric field liquid crystal display device will be described with reference to FIGS. FIG. 20 illustrates an FFS (Fringe Field Switching) mode liquid crystal display device which is an example of a horizontal electric field method.
図20に示す液晶表示装置において、接続端子電極915は、第1の電極940と同じ材料及び同じ工程で形成され、端子電極916は、トランジスタ910、911のソース電極及びドレイン電極と同じ材料及び同じ工程で形成されている。
In the liquid crystal display device illustrated in FIG. 20, the
また、液晶素子943は、絶縁膜924上に形成される第1の電極940、第2の電極941、及び液晶908を含む。なお、液晶素子943は、実施の形態1に示す保持容量105と同様の構造とすることができる。第1の電極940は、図19に示す第1の電極930に示す材料を適宜用いることができる。また、第1の電極940は、平面形状が、櫛歯状、階段状、梯子状等である。第2の電極941は共通電極として機能し、実施の形態1に示す酸化物半導体膜119と同様に形成することができる。第1の電極940及び第2の電極941の間には絶縁膜924が設けられている。
In addition, the
第2の電極941は、電極945を介して、共通配線946と接続する。なお、電極945は、トランジスタ910、トランジスタ911のソース電極及びドレイン電極と同じ導電膜から形成される。共通配線946は、トランジスタ910、トランジスタ911のゲート電極と同じ材料及び同じ工程で形成される。なお、ここでは、液晶素子943として実施の形態1に示した保持容量を用いて説明したが、適宜他の実施の形態に示した保持容量を用いることができる。
The
なお、図20に示す液晶表示装置の走査線駆動回路904に含まれるトランジスタ911において、図19(B)と同様に導電膜917と絶縁膜924との間に絶縁膜951を設けることができる。
Note that in the
ここで、本発明の一態様である半導体装置(表示装置)に含まれるトランジスタにおいて、例えば、走査線駆動回路904に含まれる複数のトランジスタにおいて、ゲート電極を含む配線とソース電極又はドレイン電極を含む配線とが導電膜によって電気的に接続される構造について説明する。図21(A)に当該構造の上面図を示し、図21(B)に図21(A)の一点鎖線Y1−Y2間及び一点鎖線Z1−Z2間の断面図を示す。
Here, in the transistor included in the semiconductor device (display device) which is one embodiment of the present invention, for example, a plurality of transistors included in the scan
図21(A)より、トランジスタ911のゲート電極を含む配線950、及びトランジスタ911のソース電極を含む配線952は、開口954及び開口956に設けられた導電膜958と接している。
21A, the
図21(B)より、断面構造は、基板901上に絶縁膜923が設けられており、絶縁膜923上に配線950が設けられており、配線950及び絶縁膜923上にはゲート絶縁膜922が設けられており、ゲート絶縁膜922上には配線952が設けられており、ゲート絶縁膜922及び配線952上には絶縁膜924が設けられている。そして、一点鎖線Y1−Y2の領域において、ゲート絶縁膜922及び絶縁膜924に配線950に達する開口954が設けられており、一点鎖線Z1−Z2の領域において、絶縁膜924に配線952に達する開口956が設けられている。そして、絶縁膜924上と、開口954及び開口956とには導電膜958が設けられている。
21B, the cross-sectional structure is that the insulating
上記より、ゲート電極を含む配線950とソース電極又はドレイン電極を含む配線952とが、導電膜958によって電気的に接続されている。
From the above, the
導電膜958は、トランジスタ911の導電膜917の形成工程を利用して形成することができる。なお、走査線駆動回路904に含まれる複数のトランジスタにおいて、ゲート電極を含む配線とソース電極又はドレイン電極を含む配線とが導電膜によって電気的に接続される構造とする場合は、トランジスタのチャネル形成領域と重なる位置に導電膜を設けない構成とすることが好ましい。
The
開口954及び開口956は一括して形成することができる。詳細は以下の通りである。配線950上にゲート絶縁膜922に加工される絶縁膜を形成し、当該絶縁膜上に配線952を形成し、配線952上に絶縁膜924に加工される絶縁膜を形成する。その後、絶縁膜924上にマスクを形成し、当該マスクを用いて加工することにより、開口954及び開口956を形成することができる。当該マスクとしては、レジストマスクを用いることができる。当該加工としては、ドライエッチングを利用することができる。配線950が金属材料などで形成することで、配線950及びゲート絶縁膜922におけるエッチング選択比を高くすることができるため、当該ドライエッチングによって、開口954及び開口956を一括して形成することができる。
The
画素部902に設けられたトランジスタ910は表示素子と電気的に接続されている。
A
表示素子である液晶素子913は、第1の電極930、第2の電極931、及び液晶908を含む。なお、液晶908を挟持するように配向膜932、933が設けられている。また、第2の電極931は第2の基板906側に設けられ、第1の電極930と第2の電極931とは液晶908を介して重なる構成となっている。液晶素子913は実施の形態1に記載した液晶素子108を参照することができる。第1の電極930は、実施の形態1に記載した画素電極121に相当し、第2の電極931は、実施の形態1に記載した対向電極154に相当し、液晶908は実施の形態1に記載した液晶160に相当し、配向膜932は実施の形態1に記載した配向膜158に相当し、配向膜933は実施の形態1に記載した配向膜156に相当する。
A
表示素子に電圧を印加する第1の電極930及び第2の電極931(画素電極、共通電極、対向電極などともいう。)においては、取り出す光の方向、電極が設けられる場所、及び電極のパターン構造によって透光性又は反射性を選択すればよい。
In the
第1の電極930及び第2の電極931は、実施の形態1に示す画素電極121及び対向電極154と同様の材料を適宜用いることができる。
The
また、スペーサ935は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、第1の電極930と第2の電極931との間隔(セルギャップ)を制御するために設けられている。なお、球状のスペーサを用いていてもよい。
The
第1の基板901及び第2の基板906はシール材905によって固定されている。シール材905は、熱硬化樹脂、光硬化樹脂などの有機樹脂を用いることができる。また、シール材905は、絶縁膜924と接している。
The
また、本発明の一態様である半導体装置(表示装置)において、遮光膜(ブラックマトリクス)、偏光部材、位相差部材、反射防止部材などの光学部材(光学基板)などは適宜設ける。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。 In the semiconductor device (display device) which is one embodiment of the present invention, a light shielding film (black matrix), a polarizing member, a retardation member, an optical member (an optical substrate) such as an antireflection member, and the like are provided as appropriate. For example, circularly polarized light using a polarizing substrate and a retardation substrate may be used. Further, a backlight, a sidelight, or the like may be used as the light source.
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。 In addition, since the transistor is easily broken by static electricity or the like, it is preferable to provide a protective circuit for protecting the driving circuit. The protection circuit is preferably configured using a non-linear element.
図22に、図18及び図19に示す表示装置において、基板906に設けられた第2の電極931と電気的に接続するための共通接続部(パッド部)を、基板901上に形成する例を示す。
FIG. 22 illustrates an example in which a common connection portion (pad portion) for electrically connecting to the
共通接続部は、基板901と基板906とを接着するためのシール材925と重なる位置に配置され、シール材925に含まれる導電性粒子を介して第2の電極931と電気的に接続される。又は、シール材925と重ならない箇所(但し、画素部を除く)に共通接続部を設け、共通接続部に重なるように導電性粒子を含むペーストをシール材925とは別途設けて第2の電極931と電気的に接続してもよい。
The common connection portion is disposed at a position overlapping the sealing
図22(A)は、共通接続部の断面図であり、図22(B)に示す上面図のI−Jに相当する。 FIG. 22A is a cross-sectional view of the common connection portion, and corresponds to IJ in the top view shown in FIG.
共通電位線975は、ゲート絶縁膜922上に設けられ、図22に示すトランジスタ910のソース電極971又はドレイン電極973と同じ材料及び同じ工程で作製される。
The common
また、共通電位線975は、絶縁膜924で覆われ、絶縁膜924は、共通電位線975と重なる位置に複数の開口を有している。この開口は、トランジスタ910のソース電極971又はドレイン電極973の一方と、第1の電極930とを接続するコンタクトホールと同じ工程で作製される。
The common
また、共通電位線975及び共通電極977が開口において接続する。共通電極977は、絶縁膜924上に設けられ、接続端子電極915や、画素部の第1の電極930と同じ材料及び同じ工程で作製される。
Further, the common
このように、画素部902のスイッチング素子の作製工程と共通させて共通接続部を作製することができる。
In this manner, the common connection portion can be manufactured in common with the manufacturing process of the switching element of the
共通電極977は、シール材に含まれる導電性粒子と接触する電極であり、基板906の第2の電極931と電気的に接続が行われる。
The
また、図22(C)に示すように、共通電位線985を、トランジスタ910のゲート電極と同じ材料、同じ工程で形成してもよい。
As shown in FIG. 22C, the common
図22(C)に示す共通接続部において、共通電位線985は、ゲート絶縁膜922及び絶縁膜924の下層に設けられ、ゲート絶縁膜922及び絶縁膜924は、共通電位線985と重なる位置に複数の開口を有する。該開口は、トランジスタ910のソース電極971又はドレイン電極973の一方と第1の電極930とを接続するコンタクトホールと同じ工程で絶縁膜924をエッチングした後、さらにゲート絶縁膜922を選択的にエッチングすることで形成される。
In the common connection portion illustrated in FIG. 22C, the common
また、共通電位線985及び共通電極987が開口において接続する。共通電極987は、絶縁膜924上に設けられ、接続端子電極915や、画素部の第1の電極930と同じ材料及び同じ工程で作製される。
Further, the common
以上より、保持容量の一方の電極として、トランジスタに含まれる酸化物半導体膜と同じ形成工程で形成される酸化物半導体膜を用いることで、開口率を高めつつ、電荷容量を大きくした保持容量を有する半導体装置を作製することができる。例えば、本実施の形態における半導体装置においても、画素密度を300ppi以上とする場合、画素の開口率を50%以上、さらには画素の開口率を55%以上、さらには画素の開口率を60%以上にすることができる。また、開口率を高めることによって表示品位が優れた半導体装置を得ることができる。 As described above, by using the oxide semiconductor film formed in the same formation process as the oxide semiconductor film included in the transistor as one electrode of the storage capacitor, the storage capacitor with a large charge capacity can be obtained while increasing the aperture ratio. A semiconductor device having the same can be manufactured. For example, also in the semiconductor device in this embodiment, when the pixel density is set to 300 ppi or more, the pixel aperture ratio is 50% or more, the pixel aperture ratio is 55% or more, and the pixel aperture ratio is 60%. This can be done. In addition, a semiconductor device with excellent display quality can be obtained by increasing the aperture ratio.
また、トランジスタに含まれる酸化物半導体膜は酸素欠損が低減され、水素、窒素などの不純物が低減されていることから、本発明の一態様である半導体装置は、良好な電気特性を有する半導体装置である。 In addition, since the oxide semiconductor film included in the transistor has reduced oxygen vacancies and impurities such as hydrogen and nitrogen, the semiconductor device according to one embodiment of the present invention has favorable electrical characteristics. It is.
なお、本実施の形態に示す構成などは、他の実施の形態に示す構成と適宜組み合わせて用いることができる。 Note that the structure and the like described in this embodiment can be combined as appropriate with any of the structures described in the other embodiments.
(実施の形態4)
本発明の一態様である半導体装置は、さまざまな電子機器(遊技機も含む)に適用することができる。電子機器としては、テレビジョン装置(テレビ、又はテレビジョン受信機ともいう。)、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、遊技機(パチンコ機、スロットマシン等)、ゲーム筐体が挙げられる。これらの電子機器の一例を図23に示す。
(Embodiment 4)
The semiconductor device which is one embodiment of the present invention can be applied to a variety of electronic devices (including game machines). Examples of the electronic device include a television device (also referred to as a television or a television receiver), a monitor for a computer, a digital camera, a digital video camera, a digital photo frame, a mobile phone, a portable game machine, a portable information terminal, Sound reproducing devices, gaming machines (pachinko machines, slot machines, etc.), and game cases are listed. Examples of these electronic devices are illustrated in FIGS.
図23(A)は、表示部を有するテーブル9000を示している。テーブル9000は、筐体9001に表示部9003が組み込まれており、表示部9003により映像を表示することが可能である。なお、4本の脚部9002により筐体9001を支持した構成を示している。また、電力供給のための電源コード9005を筐体9001に有している。
FIG. 23A illustrates a table 9000 having a display portion. In the table 9000, a
上記実施の形態のいずれかに示す半導体装置は、表示部9003に用いることが可能である。それゆえ、表示部9003の表示品位を高くすることができる。
The semiconductor device described in any of the above embodiments can be used for the
表示部9003は、タッチ入力機能を有しており、テーブル9000の表示部9003に表示された表示ボタン9004を指などで触れることで、画面操作や、情報を入力することができ、また他の家電製品との通信を可能とする、又は制御を可能とすることで、画面操作により他の家電製品をコントロールする制御装置としてもよい。例えば、イメージセンサ機能を有する半導体装置を用いれば、表示部9003にタッチ入力機能を持たせることができる。
The
また、筐体9001に設けられたヒンジによって、表示部9003の画面を床に対して垂直に立てることもでき、テレビジョン装置としても利用できる。狭い部屋においては、大きな画面のテレビジョン装置は設置すると自由な空間が狭くなってしまうが、テーブルに表示部が内蔵されていれば、部屋の空間を有効に利用することができる。
Further, the hinge of the
図23(B)は、テレビジョン装置9100を示している。テレビジョン装置9100は、筐体9101に表示部9103が組み込まれており、表示部9103により映像を表示することが可能である。なお、ここではスタンド9105により筐体9101を支持した構成を示している。
FIG. 23B illustrates a
テレビジョン装置9100の操作は、筐体9101が備える操作スイッチや、別体のリモコン操作機9110により行うことができる。リモコン操作機9110が備える操作キー9109により、チャンネルや音量の操作を行うことができ、表示部9103に表示される映像を操作することができる。また、リモコン操作機9110に、当該リモコン操作機9110から出力する情報を表示する表示部9107を設ける構成としてもよい。
The
図23(B)に示すテレビジョン装置9100は、受信機やモデムなどを備えている。テレビジョン装置9100は、受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線又は無線による通信ネットワークに接続することにより、一方向(送信者から受信者)又は双方向(送信者と受信者間、あるいは受信者間同士など)の情報通信を行うことも可能である。
A
上記実施の形態のいずれかに示す半導体装置は、表示部9103、9107に用いることが可能である。それゆえ、テレビジョン装置の表示品位を向上させることができる。
The semiconductor device described in any of the above embodiments can be used for the
図23(C)はコンピュータ9200であり、本体9201、筐体9202、表示部9203、キーボード9204、外部接続ポート9205、ポインティングデバイス9206などを含む。
FIG. 23C illustrates a
上記実施の形態のいずれかに示す半導体装置は、表示部9203に用いることが可能である。それゆえ、コンピュータ9200の表示品位を向上させることができる。
The semiconductor device described in any of the above embodiments can be used for the
表示部9003は、タッチ入力機能を有しており、テーブル9000の表示部9003に表示された表示ボタンを指などで触れることで、画面操作や、情報を入力することができ、また他の家電製品との通信を可能とする、又は制御を可能とすることで、画面操作により他の家電製品をコントロールする制御装置としてもよい。例えば、イメージセンサ機能を有する半導体装置を用いれば、表示部9003にタッチ入力機能を持たせることができる。
The
また、筐体9001に設けられたヒンジによって、表示部9003の画面を床に対して垂直に立てることもでき、テレビジョン装置としても利用できる。狭い部屋においては、大きな画面のテレビジョン装置は設置すると自由な空間が狭くなってしまうが、テーブルに表示部が内蔵されていれば、部屋の空間を有効に利用することができる。
Further, the hinge of the
図24(A)及び図24(B)は2つ折り可能なタブレット型端末である。図24(A)は、開いた状態であり、タブレット型端末は、筐体9630、表示部9631a、表示部9631b、表示モード切り替えスイッチ9034、電源スイッチ9035、省電力モード切り替えスイッチ9036、留め具9033、操作スイッチ9038、を有する。
24A and 24B illustrate a tablet terminal that can be folded. In FIG. FIG. 24A illustrates an open state in which a tablet terminal includes a
上記実施の形態のいずれかに示す半導体装置は、表示部9631a、表示部9631bに用いることが可能である。それゆえ、タブレット端末の表示品位を向上させることができる。
The semiconductor device described in any of the above embodiments can be used for the
表示部9631aは、一部をタッチパネルの領域9632aとすることができ、表示された操作キー9638にふれることでデータ入力をすることができる。なお、表示部9631aにおいては、一例として半分の領域が表示のみの機能を有する構成、もう半分の領域がタッチパネルの機能を有する構成を示しているが該構成に限定されない。表示部9631aの全ての領域がタッチパネルの機能を有する構成としても良い。例えば、表示部9631aの全面をキーボードボタン表示させてタッチパネルとし、表示部9631bを表示画面として用いることができる。
Part of the
また、表示部9631bにおいても表示部9631aと同様に、表示部9631bの一部をタッチパネルの領域9632bとすることができる。また、タッチパネルのキーボード表示切り替えボタン9639が表示されている位置に指やスタイラスなどでふれることで表示部9631bにキーボードボタン表示することができる。
Further, in the
また、タッチパネルの領域9632aとタッチパネルの領域9632bに対して同時にタッチ入力することもできる。
Touch input can be performed simultaneously on the
また、表示モード切り替えスイッチ9034は、縦表示又は横表示などの表示の向きを切り替え、白黒表示やカラー表示の切り替えなどを選択できる。省電力モード切り替えスイッチ9036は、タブレット型端末に内蔵している光センサで検出される使用時の外光の光量に応じて表示の輝度を最適なものとすることができる。タブレット型端末は光センサだけでなく、ジャイロ、加速度センサ等の傾きを検出するセンサなどの他の検出装置を内蔵させてもよい。
A display
また、図24(A)では表示部9631bと表示部9631aの表示面積が同じ例を示しているが特に限定されず、一方のサイズともう一方のサイズが異なっていてもよく、表示の品質も異なっていてもよい。例えば一方が他方よりも高精細な表示を行える表示パネルとしてもよい。
FIG. 24A illustrates an example in which the display areas of the
図24(B)は、閉じた状態であり、タブレット型端末は、筐体9630、太陽電池9633、充放電制御回路9634を有する。なお、図24(B)では充放電制御回路9634の一例としてバッテリー9635、DCDCコンバータ9636を有する構成について示している。
FIG. 24B illustrates a closed state, in which the tablet terminal includes a
なお、タブレット型端末は2つ折り可能なため、未使用時に筐体9630を閉じた状態にすることができる。従って、表示部9631a、表示部9631bを保護できるため、耐久性に優れ、長期使用の観点からも信頼性の優れたタブレット型端末を提供できる。
Note that since the tablet terminal can be folded in two, the
また、この他にも図24(A)及び図24(B)に示したタブレット型端末は、様々な情報(静止画、動画、テキスト画像など)を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報をタッチ入力操作又は編集するタッチ入力機能、様々なソフトウェア(プログラム)によって処理を制御する機能、等を有することができる。 In addition, the tablet terminal shown in FIGS. 24A and 24B has a function for displaying various information (still images, moving images, text images, etc.), a calendar, a date or a time. A function for displaying on the display unit, a touch input function for performing touch input operation or editing of information displayed on the display unit, a function for controlling processing by various software (programs), and the like can be provided.
タブレット型端末の表面に装着された太陽電池9633によって、電力をタッチパネル、表示部、又は映像信号処理部等に供給することができる。なお、太陽電池9633は、筐体9630の片面又は両面に設けることができ、バッテリー9635の充電を効率的に行う構成とすることができるため好適である。なお、バッテリー9635としては、リチウムイオン電池を用いると、小型化を図れるなどの利点がある。
Electric power can be supplied to the touch panel, the display unit, the video signal processing unit, or the like by the
また、図24(B)に示す充放電制御回路9634の構成、及び動作について図24(C)にブロック図を示し説明する。図24(C)には、太陽電池9633、バッテリー9635、DCDCコンバータ9636、コンバータ9637、スイッチSW1乃至SW3、表示部9631について示しており、バッテリー9635、DCDCコンバータ9636、コンバータ9637、スイッチSW1乃至SW3が、図24(B)に示す充放電制御回路9634に対応する箇所となる。
The structure and operation of the charge /
まず、外光により太陽電池9633により発電がされる場合の動作の例について説明する。太陽電池で発電した電力は、バッテリー9635を充電するための電圧となるようDCDCコンバータ9636で昇圧又は降圧がなされる。そして、表示部9631の動作に太陽電池9633からの電力が用いられる際にはスイッチSW1をオンにし、コンバータ9637で表示部9631に必要な電圧に昇圧又は降圧をすることとなる。また、表示部9631での表示を行わない際には、SW1をオフにし、SW2をオンにしてバッテリー9635の充電を行う構成とすればよい。
First, an example of operation in the case where power is generated by the
なお、太陽電池9633については、発電手段の一例として示したが、特に限定されず、圧電素子(ピエゾ素子)や熱電変換素子(ペルティエ素子)などの他の発電手段によるバッテリー9635の充電を行う構成であってもよい。例えば、無線(非接触)で電力を送受信して充電する無接点電力伝送モジュールや、また他の充電手段を組み合わせて行う構成としてもよい。
Note that although the
なお、本実施の形態に示す構成などは、他の実施の形態に示す構成と適宜組み合わせて用いることができる。 Note that the structure and the like described in this embodiment can be combined as appropriate with any of the structures described in the other embodiments.
Claims (6)
前記トランジスタを介して信号線から所定の電位が供給される画素電極と、
前記画素電極が一方の電極として機能し、容量線と電気的に接続され、他方の電極として機能する透光性を有する半導体膜とを有する保持容量と、を有する画素を備える表示装置の駆動方法であって、
前記トランジスタのゲート電極を有する走査線に、前記トランジスタのしきい値電圧以上の電位を供給して前記トランジスタを導通状態にし、前記画素電極に前記信号線から所定の電位を供給し、
前記容量線に、前記透光性を有する半導体膜と前記容量線との電位差が、前記保持容量のしきい値電圧より高くなる電位を供給して、
前記保持容量に、前記画素電極の電位と前記容量線の電位との電位差を一定期間保持させることを特徴とする半導体装置の駆動方法。 Enhancement type transistors,
A pixel electrode to which a predetermined potential is supplied from a signal line through the transistor;
A driving method of a display device including a pixel in which the pixel electrode functions as one electrode, is electrically connected to a capacitor line, and has a light-transmitting semiconductor film that functions as the other electrode Because
Supplying a potential equal to or higher than a threshold voltage of the transistor to a scanning line having a gate electrode of the transistor to turn on the transistor; supplying a predetermined potential from the signal line to the pixel electrode;
Supplying the capacitor line with a potential at which a potential difference between the translucent semiconductor film and the capacitor line is higher than a threshold voltage of the storage capacitor;
A method for driving a semiconductor device, wherein the storage capacitor holds a potential difference between the potential of the pixel electrode and the potential of the capacitor line for a certain period.
前記トランジスタを介して信号線から所定の電位が供給される画素電極と、
前記画素電極が一方の電極として機能し、容量線と電気的に接続され、他方の電極として機能する透光性を有する半導体膜とを有する保持容量と、を有する画素を備える表示装置の駆動方法であって、
前記トランジスタのゲート電極を有する走査線に、前記トランジスタのしきい値電圧以上の電位を供給して前記トランジスタを導通状態にし、前記画素電極に前記信号線から所定の電位を供給し、
前記容量線に、前記画素電極に供給される前記所定の電位よりも前記保持容量のしきい値電圧分以上低い電位を供給して、
前記保持容量に、前記画素電極の電位と前記容量線の電位との電位差を一定期間保持させることを特徴とする半導体装置の駆動方法。 Enhancement type transistors,
A pixel electrode to which a predetermined potential is supplied from a signal line through the transistor;
A driving method of a display device including a pixel in which the pixel electrode functions as one electrode, is electrically connected to a capacitor line, and has a light-transmitting semiconductor film that functions as the other electrode Because
Supplying a potential equal to or higher than a threshold voltage of the transistor to a scanning line having a gate electrode of the transistor to turn on the transistor; supplying a predetermined potential from the signal line to the pixel electrode;
Supplying a potential lower than the predetermined potential supplied to the pixel electrode by a threshold voltage of the storage capacitor to the capacitor line;
A method for driving a semiconductor device, wherein the storage capacitor holds a potential difference between the potential of the pixel electrode and the potential of the capacitor line for a certain period.
前記トランジスタは、透光性を有する半導体膜を有し、前記トランジスタの透光性を有する半導体膜は、前記保持容量が有する透光性を有する半導体膜と、同一表面上に形成されることを特徴とする半導体装置の駆動方法。 In claim 1 or claim 2,
The transistor includes a light-transmitting semiconductor film, and the light-transmitting semiconductor film of the transistor is formed over the same surface as the light-transmitting semiconductor film included in the storage capacitor. A method for driving a semiconductor device.
前記保持容量が有する透光性を有する半導体膜、及び前記トランジスタが有する透光性を有する半導体膜は、酸化物半導体で構成されていることを特徴とする半導体装置の駆動方法。 In claim 3,
The light-transmitting semiconductor film included in the storage capacitor and the light-transmitting semiconductor film included in the transistor are formed using an oxide semiconductor.
前記保持容量は、前記容量線と電気的に接続され、一方の電極として機能する透光性を有する半導体膜と、他方の電極として機能し、前記表示素子に含まれる透光性を有する導電膜と、前記一方の電極及び前記他方の電極の間に設けられた誘電体膜と、を有し、且つしきい値電圧が0V以上であり、
前記保持容量は、前記透光性を有する導電膜と前記容量線との電位差が、前記透光性を有する半導体膜を導通状態にする電位差で動作することを特徴とする半導体装置。 An enhancement type transistor, a storage capacitor electrically connected to the transistor, a capacitance line electrically connected to the storage capacitor, and a display element electrically connected to the transistor and the storage capacitor , Prepare,
The storage capacitor is a light-transmitting semiconductor film that is electrically connected to the capacitor line and functions as one electrode, and a light-transmitting conductive film that functions as the other electrode and is included in the display element And a dielectric film provided between the one electrode and the other electrode, and a threshold voltage is 0 V or more,
The storage capacitor is operated by a potential difference between the conductive film having a light-transmitting property and the capacitor line so that the semiconductor film having the light-transmitting property is in a conductive state.
前記保持容量は、前記容量線と電気的に接続され、一方の電極として機能する透光性を有する半導体膜と、他方の電極として機能し、前記表示素子に含まれる透光性を有する導電膜と、前記一方の電極及び前記他方の電極の間に設けられた誘電体膜と、を有し、且つしきい値電圧が0V以上であり、
前記保持容量は、前記透光性を有する導電膜と前記容量線との電位差が、前記保持容量のしきい値電圧よりも大きい電位差で動作することを特徴とする半導体装置。 An enhancement type transistor, a storage capacitor electrically connected to the transistor, a capacitance line electrically connected to the storage capacitor, and a display element electrically connected to the transistor and the storage capacitor , Prepare,
The storage capacitor is a light-transmitting semiconductor film that is electrically connected to the capacitor line and functions as one electrode, and a light-transmitting conductive film that functions as the other electrode and is included in the display element And a dielectric film provided between the one electrode and the other electrode, and a threshold voltage is 0 V or more,
The semiconductor device is characterized in that the storage capacitor operates with a potential difference between the translucent conductive film and the capacitor line larger than a threshold voltage of the storage capacitor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013189247A JP2014074908A (en) | 2012-09-13 | 2013-09-12 | Semiconductor device and method of driving semiconductor device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012202135 | 2012-09-13 | ||
| JP2012202135 | 2012-09-13 | ||
| JP2013189247A JP2014074908A (en) | 2012-09-13 | 2013-09-12 | Semiconductor device and method of driving semiconductor device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018241952A Division JP2019053329A (en) | 2012-09-13 | 2018-12-26 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014074908A true JP2014074908A (en) | 2014-04-24 |
| JP2014074908A5 JP2014074908A5 (en) | 2016-10-27 |
Family
ID=50749055
Family Applications (6)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013189247A Withdrawn JP2014074908A (en) | 2012-09-13 | 2013-09-12 | Semiconductor device and method of driving semiconductor device |
| JP2018241952A Withdrawn JP2019053329A (en) | 2012-09-13 | 2018-12-26 | Semiconductor device |
| JP2020141755A Withdrawn JP2021028719A (en) | 2012-09-13 | 2020-08-25 | Driving method for semiconductor device |
| JP2022000945A Active JP7490686B2 (en) | 2012-09-13 | 2022-01-06 | Display device |
| JP2024079612A Active JP7664457B2 (en) | 2012-09-13 | 2024-05-15 | Display device |
| JP2025063295A Pending JP2025100632A (en) | 2012-09-13 | 2025-04-07 | liquid crystal display device |
Family Applications After (5)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018241952A Withdrawn JP2019053329A (en) | 2012-09-13 | 2018-12-26 | Semiconductor device |
| JP2020141755A Withdrawn JP2021028719A (en) | 2012-09-13 | 2020-08-25 | Driving method for semiconductor device |
| JP2022000945A Active JP7490686B2 (en) | 2012-09-13 | 2022-01-06 | Display device |
| JP2024079612A Active JP7664457B2 (en) | 2012-09-13 | 2024-05-15 | Display device |
| JP2025063295A Pending JP2025100632A (en) | 2012-09-13 | 2025-04-07 | liquid crystal display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (6) | JP2014074908A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019195101A (en) * | 2014-05-15 | 2019-11-07 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| CN114694524A (en) * | 2018-12-29 | 2022-07-01 | 武汉华星光电半导体显示技术有限公司 | OLED display panel and intelligent terminal |
| JP2025019138A (en) * | 2019-06-07 | 2025-02-06 | 株式会社半導体エネルギー研究所 | Semiconductor Device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7325080B2 (en) * | 2019-02-18 | 2023-08-14 | Next Innovation合同会社 | Joining means and joining method of members |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09197444A (en) * | 1997-02-27 | 1997-07-31 | Seiko Epson Corp | Liquid crystal device |
| US20020154253A1 (en) * | 2001-02-27 | 2002-10-24 | Cairns Graham Andrew | Active matrix device and display |
| JP2003344866A (en) * | 2002-05-24 | 2003-12-03 | Sony Corp | Display device and method of manufacturing the same |
| US20060232577A1 (en) * | 2003-08-08 | 2006-10-19 | Edwards Martin J | Circuit for signal amplification and use of the same in active matrix devices |
| JP2009302520A (en) * | 2008-05-16 | 2009-12-24 | Semiconductor Energy Lab Co Ltd | Semiconductor device, and manufacturing method of the same |
| JP2011100980A (en) * | 2009-10-05 | 2011-05-19 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacturing method thereof |
| JP2011119706A (en) * | 2009-10-30 | 2011-06-16 | Semiconductor Energy Lab Co Ltd | Semiconductor device and method of manufacturing the same |
| JP2012083738A (en) * | 2010-09-15 | 2012-04-26 | Semiconductor Energy Lab Co Ltd | Liquid crystal display device |
| JP2012160708A (en) * | 2011-01-14 | 2012-08-23 | Semiconductor Energy Lab Co Ltd | Storage element, storage device, signal processing circuit, and driving method for storage element |
| JP2012169606A (en) * | 2011-01-26 | 2012-09-06 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacturing method of the same |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3683463B2 (en) * | 1999-03-11 | 2005-08-17 | シャープ株式会社 | Active matrix substrate, manufacturing method thereof, and image sensor using the substrate |
| JP4604440B2 (en) * | 2002-02-22 | 2011-01-05 | 日本電気株式会社 | Channel etch type thin film transistor |
| JP4483235B2 (en) * | 2003-09-01 | 2010-06-16 | カシオ計算機株式会社 | Transistor array substrate manufacturing method and transistor array substrate |
| JP2007121530A (en) * | 2005-10-26 | 2007-05-17 | Epson Imaging Devices Corp | Liquid crystal device |
| JP5148912B2 (en) | 2006-04-06 | 2013-02-20 | 株式会社半導体エネルギー研究所 | Liquid crystal display device, semiconductor device, and electronic device |
| KR101375831B1 (en) * | 2007-12-03 | 2014-04-02 | 삼성전자주식회사 | Display device using oxide semiconductor thin film transistor |
| US8115883B2 (en) | 2009-08-27 | 2012-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
| WO2011033911A1 (en) * | 2009-09-16 | 2011-03-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2011085800A (en) * | 2009-10-16 | 2011-04-28 | Hitachi Displays Ltd | Liquid crystal display device |
| TWI432865B (en) | 2010-12-01 | 2014-04-01 | 友達光電股份有限公司 | Pixel structure and its making method |
-
2013
- 2013-09-12 JP JP2013189247A patent/JP2014074908A/en not_active Withdrawn
-
2018
- 2018-12-26 JP JP2018241952A patent/JP2019053329A/en not_active Withdrawn
-
2020
- 2020-08-25 JP JP2020141755A patent/JP2021028719A/en not_active Withdrawn
-
2022
- 2022-01-06 JP JP2022000945A patent/JP7490686B2/en active Active
-
2024
- 2024-05-15 JP JP2024079612A patent/JP7664457B2/en active Active
-
2025
- 2025-04-07 JP JP2025063295A patent/JP2025100632A/en active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09197444A (en) * | 1997-02-27 | 1997-07-31 | Seiko Epson Corp | Liquid crystal device |
| US20020154253A1 (en) * | 2001-02-27 | 2002-10-24 | Cairns Graham Andrew | Active matrix device and display |
| JP2003344866A (en) * | 2002-05-24 | 2003-12-03 | Sony Corp | Display device and method of manufacturing the same |
| US20060232577A1 (en) * | 2003-08-08 | 2006-10-19 | Edwards Martin J | Circuit for signal amplification and use of the same in active matrix devices |
| JP2009302520A (en) * | 2008-05-16 | 2009-12-24 | Semiconductor Energy Lab Co Ltd | Semiconductor device, and manufacturing method of the same |
| JP2011100980A (en) * | 2009-10-05 | 2011-05-19 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacturing method thereof |
| JP2011119706A (en) * | 2009-10-30 | 2011-06-16 | Semiconductor Energy Lab Co Ltd | Semiconductor device and method of manufacturing the same |
| JP2012083738A (en) * | 2010-09-15 | 2012-04-26 | Semiconductor Energy Lab Co Ltd | Liquid crystal display device |
| JP2012160708A (en) * | 2011-01-14 | 2012-08-23 | Semiconductor Energy Lab Co Ltd | Storage element, storage device, signal processing circuit, and driving method for storage element |
| JP2012169606A (en) * | 2011-01-26 | 2012-09-06 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacturing method of the same |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019195101A (en) * | 2014-05-15 | 2019-11-07 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| US10998448B2 (en) | 2014-05-15 | 2021-05-04 | Semiconductor Energy Laboratory Co., Ltd. | Thin film semiconductor device including back gate comprising oxide semiconductor material |
| US11594642B2 (en) | 2014-05-15 | 2023-02-28 | Semiconductor Energy Laboratory Co., Ltd. | Thin film semiconductor device including back gate comprising oxide semiconductor material |
| CN114694524A (en) * | 2018-12-29 | 2022-07-01 | 武汉华星光电半导体显示技术有限公司 | OLED display panel and intelligent terminal |
| CN114694524B (en) * | 2018-12-29 | 2023-08-25 | 武汉华星光电半导体显示技术有限公司 | A kind of OLED display panel and intelligent terminal |
| JP2025019138A (en) * | 2019-06-07 | 2025-02-06 | 株式会社半導体エネルギー研究所 | Semiconductor Device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2022058513A (en) | 2022-04-12 |
| JP2019053329A (en) | 2019-04-04 |
| JP2025100632A (en) | 2025-07-03 |
| JP7490686B2 (en) | 2024-05-27 |
| JP2021028719A (en) | 2021-02-25 |
| JP2024100842A (en) | 2024-07-26 |
| JP7664457B2 (en) | 2025-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7237135B2 (en) | semiconductor equipment | |
| KR102159226B1 (en) | Semiconductor device | |
| JP6999733B2 (en) | Semiconductor device | |
| JP5636519B2 (en) | Liquid crystal display | |
| JP6245898B2 (en) | Semiconductor device | |
| JP6077971B2 (en) | Semiconductor device | |
| JP6320084B2 (en) | Driving method of semiconductor device | |
| JP2014075581A (en) | Display device and electronic apparatus | |
| JP7664457B2 (en) | Display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160907 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160907 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170419 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170425 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170531 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170905 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171030 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180306 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180507 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20181002 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20181227 |