JP2014058130A - 記録ヘッド用基板及び記録装置 - Google Patents

Abstract

【課題】アンチヒューズ素子を含む記録ヘッド用基板であって、製造工程において有利なものを提供する。
【解決手段】記録ヘッド用基板は、記録剤を加熱するための電気熱変換素子と、前記電気熱変換素子を駆動するための第１のＤＭＯＳトランジスタと、アンチヒューズ素子を構成するＭＯＳ構造と、前記ＭＯＳ構造のゲート絶縁膜を絶縁破壊することによって前記アンチヒューズ素子に情報を書き込むための第２のＤＭＯＳトランジスタと、少なくとも１つのＭＯＳトランジスタによって構成され、前記第２のＤＭＯＳトランジスタを駆動する駆動部と、を備える。
【選択図】図３

Description

本発明は、記録ヘッド用基板及び記録装置に関する。

アンチヒューズ素子は、製品のＩＤや設定パラメータ等の固有情報を製品自体に記録するため、１回だけプログラムが可能なメモリとして用いられうる。アンチヒューズ素子への情報の書き込みを行うときは、情報の読み出しを行うときよりも高い電圧がアンチヒューズ素子に供給されうる。

特開２００２−６４３３２号公報

アンチヒューズ素子に情報の書き込みを行うための回路は上記電圧に耐えうる構造で設計する必要があり、このような回路を追加することは製造工程の増加によるコストの増大をもたらしうる。このことは、記録ヘッド用基板においても同様である。

本発明の目的は、アンチヒューズ素子を含む記録ヘッド用基板の製造工程において有利な技術を提供することにある。

本発明の一つの側面は記録ヘッド用基板にかかり、前記記録ヘッド用基板は、記録剤を加熱するための電気熱変換素子と、前記電気熱変換素子を駆動するための第１のＤＭＯＳトランジスタと、アンチヒューズ素子を構成するＭＯＳ構造と、前記ＭＯＳ構造のゲート絶縁膜を絶縁破壊することによって前記アンチヒューズ素子に情報を書き込むための第２のＤＭＯＳトランジスタと、少なくとも１つのＭＯＳトランジスタによって構成され、前記第２のＤＭＯＳトランジスタを駆動する駆動部と、を備えることを特徴とする。

本発明によれば、アンチヒューズ素子を含む記録ヘッド用基板の製造工程において有利である。

記録ヘッド用基板の回路構成例の一部を説明する図。 第１実施形態のメモリユニットの構成例を説明する図。 第１実施形態のメモリユニットの断面構造の例を説明する図。 第１実施形態のメモリユニットの他の構成例を説明する図。 メモリユニットの読み出し方法の例を説明する図。 第２実施形態のメモリユニットの構成例を説明する図。 メモリユニットの読み出し方法の例を説明する図。 記録ヘッド用基板とインク供給部の構成例の一部を説明する図。 記録ヘッドの構成例の一部を説明する図。 記録装置の構成例を説明する図。

（第１実施形態）
図１乃至５を参照しながら、第１実施形態の記録ヘッド用基板Ｉ_１（以下、単に「基板Ｉ_１」という。）を説明する。図１は、記録ヘッド用基板Ｉ_１の回路構成例の一部を示している。基板Ｉ_１は、記録ユニット２０４とメモリユニット２０６とを含む。記録ユニット２０４は、ヒータＲｈ（電気熱変換素子）と、ヒータＲｈを駆動する駆動部ＤＲＶ１（トランジスタＭＤ１及び論理積回路ＡＮＤ１）と、を含む。ヒータＲｈを駆動することにより、即ち、ヒータＲｈを通電させて熱を発生させることにより、記録剤が吐出され、記録を行うことが可能である（後述）。また、メモリユニット２０６は、アンチヒューズ素子ＡＦと、アンチヒューズ素子ＡＦに情報を書き込むための駆動部ＤＲＶ２（トランジスタＭＤ２及び論理積回路ＡＮＤ２）と、を含む。アンチヒューズ素子ＡＦは、過電圧が供給されることにより情報を固定的に保持し、即ち、１回だけプログラム可能なメモリとして機能する。駆動部ＤＲＶ１及びＤＲＶ２は、制御回路２０１からの信号によって制御される。制御回路２０１は、例えば、不図示のシフトレジスタやラッチ回路等によって構成されうる。制御回路２０１には、例えば、不図示のホストＰＣ等を介して、クロック信号ＣＬＫ、画像データ信号ＤＡＴＡ、ラッチ信号ＬＴ、ヒータ制御信号ＨＥが入力されうる。また、論理積回路ＡＮＤ１及びＡＮＤ２並びに制御回路２０１には、ロジック用の電源電圧として、第１の電源電圧Ｖ_ＤＤ（例えば、３〜５Ｖ）が供給されうる。

ここで、制御回路２０１は、例えば、其々がｎ個の記録ユニット２０４を有するｍ個のグループについて、グループごとに記録ユニット２０４の動作を制御してヒータＲｈを駆動する時分割駆動を為しうる。時分割駆動は、制御回路２０１が、ｍビットのブロック選択信号２０２と、ｎビットの時分割選択信号２０３とを出力して為されうる。

論理積回路ＡＮＤ１には、対応するブロック選択信号２０２及び時分割選択信号２０３が入力され、それに応答してトランジスタＭＤ１を導通状態にし、トランジスタＭＤ１と直列に接続されたヒータＲｈを駆動する。トランジスタＭＤ１には、高耐圧ＭＯＳトランジスタであるＤＭＯＳトランジスタ（Ｄｏｕｂｌｅ−ｄｉｆｆｕｓｅｄ ＭＯＳＦＥＴ）が用いられる（第１のＤＭＯＳトランジスタ）。論理積回路ＡＮＤ１はＭＯＳトランジスタで構成されうる。ここで、記録ユニット２０４には、ヒータ駆動用の電源電圧として第２の電源電圧Ｖ_Ｈ（例えば、２４Ｖ）が供給され、接地電位をＧＮＤＨとする。このように、基板Ｉ_１は、記録をするための記録素子および記録素子を駆動する駆動素子を含む駆動部（記録ユニット２０４に対応）と、駆動部を制御する論理部（制御回路２０１に対応）とを含む。一般に、駆動部は、論理部よりも高い電圧で動作させるため、高耐圧用のトランジスタと通常のトランジスタとが併存する基板が用いられうる。

論理積回路ＡＮＤ２には制御信号２０５及び時分割選択信号２０３が入力され、それに応じた信号がトランジスタＭＤ２に出力され、トランジスタＭＤ２の導通状態／非導通状態が切り替えられる。トランジスタＭＤ２には、トランジスタＭＤ１と同様にして、ＤＭＯＳトランジスタが用いられる（第２のＤＭＯＳトランジスタ）。論理積回路ＡＮＤ２はＭＯＳトランジスタで構成されうる。メモリユニット２０６には、アンチヒューズ素子ＡＦに情報を書き込むための第３の電源電圧Ｖ_ＩＤが供給され、接地電位をＧＮＤとする。尚、電源電圧Ｖ_ＩＤと電源電圧Ｖ_Ｈとは独立した電源ラインであるが、アンチヒューズ素子への書き込みに要する電圧の最小値が電源電圧Ｖ_Ｈ以下の場合は、例えば降圧回路と併せて、電源電圧Ｖ_Ｈを用いてもよい。また、いずれのメモリユニット２０６のアンチヒューズ素子ＡＦに情報を書き込むかは、各信号ＣＬＫ、ＤＡＴＡ、ＬＴ、ＨＥにしたがう時分割選択信号２０３と、制御信号２０５とによって決定されうる。アンチヒューズ素子ＡＦに書き込まれた情報を読み出すときは、メモリユニット２０６に電源電圧Ｖ_ＤＤを供給し、後述のようにして読み出されうる。

図２は、基板Ｉ_１に用いるメモリユニット２０６_１の構成例を示している。ここでは、論理積回路ＡＮＤ２をＮＡＮＤ回路３００及びインバータＩＮＶで示している。インバータＩＮＶは、ＰＭＯＳトランジスタＭＰ１及びＮＭＯＳトランジスタＭＮ１で構成され、トランジスタＭＰ１及びＭＮ１にはＭＯＳＦＥＴを用いる。インバータＩＮＶには入力信号Ｓｉｇが入力され、出力信号ＶｇがトランジスタＭＤ２のゲートに出力される。アンチヒューズ素子ＡＦとして、容量Ｃａが、その一方の端においてトランジスタＭＤ２と直列に接続されている。容量Ｃａの他方の端（端子Ａ）には、情報の書き込みを行う際に、電源電圧Ｖ_ＩＤが供給される。

図３は、容量Ｃａ及びトランジスタＭＤ２に対応する部分のデバイス断面構造の例を模式的に示している。例えば、Ｐ型シリコン基板１００上に、Ｐ型ウェル領域１０１とＮ型ウェル領域１０２ａ及び１０２ｂが形成されている。Ｐ型ウェル領域１０１は、ＮＭＯＳトランジスタＭＮ１のＰ型ウェルを形成する工程において同時に形成されればよく、該Ｐ型ウェルとＰ型ウェル領域１０１とは同様の不純物濃度分布を有している。Ｎ型ウェル領域１０２ａ及び１０２ｂと、ＰＭＯＳトランジスタＭＰ１のＮ型ウェルとの関係についても同様である。Ｎ型ウェル領域１０２ａ及び１０２ｂと、Ｐ型シリコン基板１００とのＰＮ接合におけるブレークダウン電圧Ｖ_Ｂとしたときに、情報を書き込む際にブレークダウンが当該ＰＮ接合において生じないように、Ｖ_Ｂ＞Ｖ_ＩＤとなることを要する。よって、それぞれの不純物濃度を考慮してＮ型ウェル領域１０２ａ及び１０２ｂを形成するとよい。

素子分離１０３は、例えば、ＬＯＣＯＳ構造を有し、これはフィールド酸化によって形成されうるが、ＳＴＩ構造の素子分離１０３を形成してもよい。ゲート絶縁膜１０４は、トランジスタＭＰ１及びＭＮ１のゲート絶縁膜の形成と同時に形成され、その膜厚は、例えば、Ｖ_ＤＤ＝３〜５Ｖの場合には７．５〜１８ｎｍ程度にすればよい。トランジスタＭＤ２のゲート電極１０５ａと、アンチヒューズ素子ＡＦとして用いる容量Ｃａの電極１０５ｂとは、それぞれポリシリコンで形成されうる。これらは、トランジスタＭＰ１及びＭＮ１のゲート電極の形成と同時に形成されうる。高濃度のＮ型拡散領域１０６ａ〜１０６ｃおよび高濃度のＰ型拡散領域１０７についても、同様にして、トランジスタＭＰ１及びＭＮ１のドレイン、ソース及びバルクのための高濃度の拡散領域の形成と同時に形成されうる。よって、同じ導電型の拡散領域において、これらは不純物領域の深さと不純物濃度とが相互に等しいといえる。Ｎ型拡散領域１０６ａ〜１０６ｃおよびＰ型拡散領域１０７には、それぞれコンタクト１０８と、金属等の導電性材料で構成される配線パターン１０９ａ〜１０９ｄとが設けられ、電気的な接続が形成される。

トランジスタＭＤ２のゲート電極１０５ａは、互いに隣接するＰ型ウェル領域１０１及びＮ型ウェル領域１０２ａの上に、ゲート絶縁膜１０４を介して配置されうる。トランジスタＭＤ２のチャネル領域は、Ｐ型ウェル領域１０１におけるゲート電極１０５ａの下の領域に形成される。Ｎ型拡散領域１０６ａはトランジスタＭＤ２のソースに対応する。Ｎ型拡散領域１０６ｂはトランジスタＭＤ２のドレインに対応する。Ｐ型拡散領域１０７はトランジスタＭＤ２のバックゲート（バルク）に対応する。また、Ｎ型拡散領域１０６ｂは、ゲート電極１０５ａのドレイン側の下の領域にまで形成されており、これによってドレインからの電界を緩和する。ゲート電極１０５ａは素子分離１０３の上にまで形成されており、トランジスタＭＤ２はいわゆるＬＯＣＯＳオフセット構造を有する。トランジスタＭＤ２は、以上のようにしてＤＭＯＳ構造を形成しており、電圧に対する耐性が高い。

配線パターン１０９ａには接地電位ＧＮＤが供給される。配線パターン１０９ｂは、トランジスタＭＤ２のゲート電極１０５ａと、図２に示されるインバータＩＮＶの出力とを電気的に接続し、トランジスタＭＤ２のゲートには信号Ｖｇが入力される。配線パターン１０９ｃは、Ｎ型拡散領域１０６ｂ（トランジスタＭＤ２のドレイン）と、Ｎ型拡散領域１０６ｃ（アンチヒューズ素子の電極の一方）とを、それぞれコンタクト１０８を介して接続している。

アンチヒューズ素子ＡＦとして用いる容量Ｃａの電極１０５ｂは、端子Ａに対応し、コンタクト１０８及び配線パターン１０９ｄを介して、電源電圧Ｖ_ＩＤの電源ラインに接続されうる。この容量Ｃａの両端子の位置関係は逆でもよく、Ｎ型拡散領域１０６ｃと電源ラインとを電気的に接続し、電極１０５ｂとＮ型拡散領域１０６ｂとを電気的に接続してもよい。また、Ｎ型拡散領域１０６ｃは、電極１０５ｂの下の領域にわたって形成されていてもよい。また、容量Ｃａは、Ｎ型ウェル領域１０２ｂと、電極１０５ｂとによって構成されているが、図４に例示されるように、ＰＭＯＳトランジスタＭＰ２のＰ型ウェル領域と、電極１０５ｂとによって構成してもよい。

配線パターン１０９ｄには、アンチヒューズ素子ＡＦに情報を書き込む際に、即ち、容量Ｃａを形成するＭＯＳ構造のゲート絶縁膜１０４を絶縁破壊する際に、過電圧（電源電圧Ｖ_ＩＤ）が供給される。ゲート絶縁膜１０４において、約１０ＭＶ／ｃｍ又はそれ以上の電界が生じることにより、ゲート絶縁膜１０４が絶縁破壊しうる。例えば、ゲート絶縁膜１０４の膜厚が１２ｎｍの場合は１２Ｖ以上の電圧を要する。この絶縁破壊は、トランジスタＭＤ２を導通状態にすることによって生じる。具体的には、図２においては、インバータＩＮＶにＬｏｗレベルの信号Ｓｉｇを入力し、それによって、インバータＩＮＶからトランジスタＭＤ２のゲートにＨｉレベルの信号Ｖｇが出力され、トランジスタＭＤ２が導通状態になる。

前述のように、アンチヒューズ素子ＡＦは、固有情報（ＩＤや設定パラメータ等）を書き込むために用いられる。例えば、情報の書き込みは、基板Ｉ_１にかかる製品（基板Ｉ_１を備える記録装置等）を出荷する前に為されうる。例えば、検査用の機器等から該電圧を供給しつつ情報の書き込みを行えばよく、よって、情報の書き込みに要する電圧を生成する電圧生成部は、基板Ｉ_１に設けられなくてもよい。また、情報の書き込みは出荷の後、例えば、ユーザが製品を使用開始した後に自動的に為されてもよく、この場合は、製品本体、又は当該製品と同時に又は付随的に用いられる機器等から該電圧を供給しつつ、情報の書き込みを行えばよい。

以上、本実施形態によると、アンチヒューズ素子を含む記録ヘッド用基板の製造工程においてゲート絶縁膜の形成工程を追加しないため、コスト面において有利である。また、各ウェル領域や電極等の形成についても同様である。

アンチヒューズ素子ＡＦの情報の読み出しは、図５に例示されるような構成によって為されうる。図５（Ａ）は、アンチヒューズ素子に情報が書き込まれていない状態（絶縁破壊が為されていない状態）を示している。図５（Ｂ）は、アンチヒューズ素子に情報が書き込まれた状態（絶縁破壊が為された状態）を示している。ここでは、端子Ａは、抵抗値Ｒｏの外付け抵抗（以下、「外付け抵抗Ｒｏ」と示す。）を介して、例えば、電源電圧Ｖ_ＤＤを供給する電源ラインに接続されうる。また、端子Ａには、インバータＩＮＶ_Ｓｏにも接続されており、アンチヒューズ素子ＡＦに書き込まれた情報を、信号Ｓｏとして読み出すことができる。外付け抵抗Ｒｏには、以下に記載の読み出し動作が適切に為されるように、十分に大きい抵抗値を設定すればよい。

アンチヒューズ素子に情報が書き込まれていない状態（図５（Ａ））においては、アンチヒューズ素子ＡＦは単なる容量Ｃａとして機能する。よって、制御信号ＳｉｇのＨｉ状態／Ｌｏｗ状態（トランジスタＭＤ２の導通状態／非導通状態）にかかわらず、端子Ａの電位ＶａはＶ_ＤＤとなる。よって、アンチヒューズ素子に情報が書き込まれていない状態では、信号Ｓｏは常にＬｏｗ状態となる。

アンチヒューズ素子に情報が書き込まれた状態（図５（Ｂ））においては、アンチヒューズ素子ＡＦは抵抗素子（抵抗値をＲａとする）として機能する。制御信号ＳｉｇのＨｉ状態（トランジスタＭＤ２の導通状態）のときは、トランジスタＭＤ２のオン抵抗値をＲｄとすると、電位Ｖａは、Ｖａ＝Ｖ_ＤＤ×（Ｒａ＋Ｒｄ）／（Ｒｏ＋Ｒａ＋Ｒｄ）（式１）と表せる。例えば、Ｖ_ＤＤ＝３Ｖ、Ｒｏ＝１０ｋΩ、Ｒａ＝１ｋΩ、Ｒｄ＝１ｋΩの場合は、電位Ｖａは約０．５Ｖ程度になる。この電圧はインバータＩＮＶ_Ｓｏに入力され、約０．５ＶはインバータＩＮＶ_Ｓｏの閾値電圧よりも低いため、出力信号ＳｏはＨｉ状態となる。一方、制御信号ＳｉｇのＬｏｗ状態（トランジスタＭＤ２の非導通状態）のときは、Ｖａ＝Ｖ_ＤＤとなるため、出力信号ＳｏはＬｏｗ状態となる。

このようにして、アンチヒューズ素子ＡＦへの情報の書き込みが為されたかどうかを読み出すことができる。上述の読み出しの方法は実施形態の１つに過ぎず、その他、アンチヒューズ素子ＡＦのインピーダンスそのものを読み出すことによって為されてもよい。

（第２実施形態）
図６及び７を参照しながら、他の構成例として、メモリユニット２０６_２を基板Ｉ_２に用いた場合を説明する。図６は、メモリユニット２０６_２の構成例を示している。トランジスタＭＤ２は、ドレイン側に電解を緩和するためのＮ型ウェル領域１０２ａを有し、そのため、Ｎ型拡散領域１０６ｂ（ドレイン）からＮ型ウェル領域１０２ａを介してシリコン基板１００の方向にリーク電流が生じうる。また、Ｎ型拡散領域１０６ｂとＮ型拡散領域１０６ｃとは同電位であり、よって、前述のアンチヒューズ素子ＡＦ（乃至容量Ｃａ）においては、Ｎ型拡散領域１０６ｃからＮ型ウェル領域１０２ｂを介してシリコン基板１００の方向にリーク電流が生じうる。よって、トランジスタＭＤ２が非導通状態であるにもかかわらず、トランジスタＭＤ２のソース−ドレイン間の電位差が小さくなり、そして、アンチヒューズ素子ＡＦの両端子間における電位差が大きくなるということが考えられる。このことは、アンチヒューズ素子ＡＦに、誤った情報を書き込むという事態をもたらしうる。

そこで、本実施形態の基板Ｉ_２は、図６に例示されるように、アンチヒューズ素子ＡＦと並列に接続された抵抗素子（抵抗値をＲｐとし、以下、単に「抵抗素子Ｒｐ」と示す。）をさらに備える。これにより、トランジスタＭＤ２が非導通状態であるにもかかわらず、端子Ａに過電圧が印加されて、アンチヒューズ素子ＡＦに誤って情報が書き込まれるような事態が生じることを防ぐことができる。

アンチヒューズ素子ＡＦに情報を書き込むときは、第１実施形態と同様に、Ｌｏｗレベルの信号ＳｉｇをインバータＩＮＶに入力すればよい。ここで、アンチヒューズ素子の両端にかかる電位差Ｖ_ＡＦは、Ｖ_ＡＦ＝Ｖ_ＩＤ×Ｒｐ／（Ｒｐ＋Ｒｄ）（式２）と表せる。また、前述のブレークダウン電圧Ｖ_Ｂを考慮すると、電源電圧Ｖ_ＩＤの上限との関係で、ＲｐはＲｄより十分大きい値にする必要がある。例えば、Ｒｐ＝５０ｋΩ、Ｒｄ＝１ｋΩの場合は、Ｖ_ＡＦ＝Ｖ_ＩＤ×５０／５１であり、抵抗素子Ｒｐを用いない第１実施形態のときよりも１．０２倍の電圧Ｖ_ＩＤを印加することを要する。一方、例えば、Ｒｐ＝１ｋΩ、Ｒｄ＝１ｋΩの場合は、Ｖ_ＡＦ＝Ｖ_ＩＤ×１／２であり、抵抗素子Ｒｐを用いない第１実施形態のときよりも２倍の電圧Ｖ_ＩＤを印加することを要する。しかし、この場合の電圧Ｖ_ＩＤがブレークダウン電圧Ｖ_Ｂより高くなると、アンチヒューズ素子への情報の書き込みが正常に為されない。よって、ＲｐはＲｄより十分大きい値にする必要がある。

図７（Ａ）は、図５（Ａ）と同様にして、アンチヒューズ素子に情報が書き込まれていない状態（絶縁破壊が為されていない状態）を示している。この状態においては、アンチヒューズ素子ＡＦは単なる容量Ｃａとして機能する。よって、制御信号ＳｉｇがＨｉ状態（トランジスタＭＤ２の導通状態）のときは、端子Ａの電位Ｖａは、Ｖａ＝Ｖ_ＤＤ×（Ｒｐ＋Ｒｄ）／（Ｒｏ＋Ｒｐ＋Ｒｄ）（式３）と表せる。例えば、Ｖ_ＤＤ＝３Ｖ、Ｒｏ＝１０ｋΩ、Ｒｐ＝５０ｋΩ、Ｒｄ＝１ｋΩの場合は、電位Ｖａは約２．５Ｖ程度になる。この電圧はインバータＩＮＶ_Ｓｏに入力され、約２．５ＶはインバータＩＮＶ_Ｓｏの閾値電圧よりも高いため、出力信号ＳｏはＬｏｗ状態となる。一方、制御信号ＳｉｇがＬｏｗ状態（トランジスタＭＤ２の非導通状態）のときは、Ｖａ＝Ｖ_ＤＤとなるため、出力信号ＳｏはＬｏｗ状態となる。即ち、アンチヒューズ素子に情報が書き込まれていない状態では、制御信号ＳｉｇのＨｉ状態／Ｌｏｗ状態（トランジスタＭＤ２の導通状態／非導通状態）にかかわらず、信号Ｓｏは常にＬｏｗ状態となる。

図７（Ｂ）は、図５（Ｂ）と同様にして、アンチヒューズ素子に情報が書き込まれた状態（絶縁破壊が為された状態）を示している。この場合においては、アンチヒューズ素子ＡＦは抵抗素子（抵抗値をＲａとする）として機能する。よって、制御信号ＳｉｇがＨｉ状態（トランジスタＭＤ２の導通状態）のときは、電位Ｖａは、Ｖａ＝Ｖ_ＤＤ×（Ｒ’＋Ｒｄ）／（Ｒｏ＋Ｒ’＋Ｒｄ）（式４）と表せる。ここで、Ｒ’＝Ｒａ×Ｒｐ／（Ｒａ＋Ｒｐ）である。例えば、Ｖ_ＤＤ＝３Ｖ、Ｒｏ＝１０ｋΩ、Ｒｐ＝５０ｋΩ、Ｒａ＝１ｋΩ、Ｒｄ＝１ｋΩの場合は、電位Ｖａは約０．５Ｖ程度になる。この電圧はインバータＩＮＶ_Ｓｏに入力され、約０．５ＶはインバータＩＮＶ_Ｓｏの閾値電圧よりも低いため、出力信号ＳｏはＨｉ状態となる。一方、制御信号ＳｉｇがＬｏｗ状態（トランジスタＭＤ２の非導通状態）のときは、Ｖａ＝Ｖ_ＤＤとなるため、出力信号ＳｏはＬｏｗ状態となる。

以上の２つの実施形態を述べたが、本発明はこれらに限られるものではなく、目的、状態、用途及び機能その他の仕様に応じて、適宜、変更が可能であり、他の実施形態によっても為されうる。

（記録装置）
以上の各実施形態は、記録装置に適用されうる。以下、図８乃至１０を参照しながら、記録装置への適用例を、インクジェット記録方式のものを例示して説明する。しかし、記録装置はこの形態には限定されず、例えば、溶融型や昇華型等の熱転写方式の記録装置についても同様である。記録装置は、例えば、記録機能のみを有するシングルファンクションプリンタであっても良いし、例えば、記録機能、ＦＡＸ機能、スキャナ機能等の複数の機能を有するマルチファンクションプリンタであっても良い。また、記録装置は、例えば、カラーフィルタ、電子デバイス、光学デバイス、微小構造物等を所定の記録方式で製造するための製造装置であっても良い。「記録」は、記録媒体上に画像、模様、パターン、構造物等、人間が視覚で知覚し得るように顕在化したものを形成する場合だけでなく、媒体の加工を行う場合をも含みうる。「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、布、プラスチック・フィルム、金属板、ガラス、セラミックス、樹脂、木材、皮革等、記録剤を付することが可能なものをも含みうる。「記録剤」は、記録媒体に付されることにより、画像、模様、パターン等の形成又は記録媒体の加工に供されうるインク等の液体だけでなく、記録剤の処理（例えば、記録剤が含有する色剤の凝固又は不溶化）に供されうる液体をも含みうる。

図８は、本発明のインクジェット記録方式の記録ヘッド用の基板１５２及びインク供給部を模式的に示している。基板１５２は、インクを吐出するための各ノズル１５３（吐出口）に対応して配列された複数のヒータ１４１（電気熱変換素子）を有する。ヒータ１４１を駆動することによってインクを加熱し、発泡させ、ノズル１５３からインクを吐出する。電極１５４は、ヒータ１４１を通電させるための電極であり、例えば、ヒータ１４１を駆動する駆動素子（前述のトランジスタＭＤ１）に電気的に接続されうる。各ノズル１５３は、吐出するためのインクが供給されるように、対応するインクの流路１５５を介して、共通液室１５７に連結されている。部材１５６は、これらノズル１５３、流路１５５、共通液室１５７を形成するように内部に溝を有する。

図９は、基板１５２が枠体１５８に組み込まれた記録ヘッドの構造を模式的に示している。外部から入力された記録データは、例えば不図示の信号処理部によって処理される。その結果、該記録データに基づく電気信号がコンタクトパッド１５９から入力され、フレキシブルプリント配線基板１６０を介して、記録ヘッドないし基板１５２に入力される。

図１０は、記録装置９００の鳥瞰図を示している。記録ヘッド８１０は、インクタンク（記録剤容器）と共に、キャリッジ９２０の上に搭載されうる。キャリッジ９２０は、螺旋溝９２１を有するリードスクリュー９０４に取り付けられうる。リードスクリュー９０４の回転により、記録ヘッド８１０は、キャリッジ９２０と共にガイド９１９に沿って矢印ａ又はｂ方向に移動しうる。リードスクリュー９０４の回転は、駆動力伝達ギア９０２及び９０３を介して、駆動モータ９０１の回転に連動する。

記録用紙Ｐは、搬送部（不図示）によってプラテン９０６の上に搬送されうる。紙押え板９０５は、キャリッジ移動方向に沿って、記録用紙Ｐをプラテン９０６に対して押えうる。記録装置９００は、フォトカプラ９０７及び９０８を介して、キャリッジ９２０に設けられたレバー９０９の位置を確認し、駆動モータ９０１の回転方向の切換等を行いうる。支持部材９１０は、記録ヘッド８１０の各ノズルをキャッピングするキャップ部材９１１を支持しうる。吸引手段９１２は、キャップ部材９１１の内部を吸引し、キャップ内開口９１３を介して記録ヘッド８１０の吸引回復処理を為しうる。クリーニングブレード９１４には、周知のクリーニングブレードが用いられ、移動部材９１５がクリーニングブレード９１４を前後方向に移動させうる。本体支持板９１６は、移動部材９１５及びクリーニングブレード９１４を支持しうる。レバー９１７は、吸引回復処理を開始するために設けられうる。キャリッジ９２０と係合するカム９１８の移動に伴って、レバー９１７が移動する。駆動モータ９０１からの駆動力はクラッチ切換等の公知の伝達手段によって制御されうる。記録装置９００には記録制御部（不図示）が設けられ、記録装置９００は、外部からの記録データ等の電気信号に従って、各機構のそれぞれの駆動を制御しうる。記録装置９００は、記録ヘッド８１０の往復移動と、搬送部（不図示）による記録用紙Ｐの搬送とを繰り返し、記録用紙Ｐへの記録を完成させうる。

Claims (6)

1. 記録剤を加熱するための電気熱変換素子と、
   前記電気熱変換素子を駆動するための第１のＤＭＯＳトランジスタと、
   アンチヒューズ素子を構成するＭＯＳ構造と、
   前記ＭＯＳ構造のゲート絶縁膜を絶縁破壊することによって前記アンチヒューズ素子に情報を書き込むための第２のＤＭＯＳトランジスタと、
   少なくとも１つのＭＯＳトランジスタによって構成され、前記第２のＤＭＯＳトランジスタを駆動する駆動部と、を備える、
   ことを特徴とする記録ヘッド用基板。
2. 前記第１のＤＭＯＳトランジスタと、前記第２のＤＭＯＳトランジスタと、前記ＭＯＳトランジスタとは、ゲート絶縁膜の膜厚が互いに等しい、
   ことを特徴とする請求項１に記載の記録ヘッド用基板。
3. 前記第１のＤＭＯＳトランジスタと、前記第２のＤＭＯＳトランジスタとは、そのチャネル領域が形成される不純物領域の深さと不純物濃度とが相互に等しい、
   ことを特徴とする請求項１又は２に記載の記録ヘッド用基板。
4. 前記アンチヒューズ素子と並列に接続された抵抗素子をさらに備える、
   ことを特徴とする請求項１乃至３のいずれか１項に記載の記録ヘッド用基板。
5. 請求項１乃至４のいずれか１項に記載の記録ヘッド用基板と、
   前記記録ヘッド用基板における前記電気熱変換素子の其々の駆動に応じて記録剤を吐出する複数のノズルと、を有する、
   ことを特徴とする記録ヘッド。
6. 請求項５に記載の記録ヘッドと、
   前記記録ヘッドの前記複数のノズルに記録剤を供給する記録剤容器と、
   外部から入力された記録データを処理した結果を前記記録ヘッドに出力する信号処理部と、を備える
   ことを特徴とする記録装置。