JP2014056918A

JP2014056918A - 光電変換素子および光電変換素子の製造方法

Info

Publication number: JP2014056918A
Application number: JP2012200239A
Authority: JP
Inventors: Yoshitaka Yamamoto; 良高山元; Naoki Koide; 直城小出
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2012-09-12
Filing date: 2012-09-12
Publication date: 2014-03-27
Anticipated expiration: 2032-09-12
Also published as: JP6103867B2; WO2014042114A1; CN104620395A; US20150221801A1

Abstract

【課題】ヘテロ接合型バックコンタクトセルの特性を向上することができる光電変換素子および光電変換素子の製造方法を提供する。
【解決手段】半導体基板の一方の表面の全面に設けられたｉ型非単結晶膜を備え、半導体基板とｉ型非単結晶膜との界面が平坦である光電変換素子とその光電変換素子の製造方法である。
【選択図】図１

Description

本発明は、光電変換素子および光電変換素子の製造方法に関する。

太陽光エネルギを電気エネルギに直接変換する太陽電池は、近年、特に、地球環境問題の観点から、次世代のエネルギ源としての期待が急激に高まっている。太陽電池には、化合物半導体または有機材料を用いたものなど様々な種類のものがあるが、現在、主流となっているのは、シリコン結晶を用いたものである。

現在、最も多く製造および販売されている太陽電池は、太陽光が入射する側の面である受光面と、受光面の反対側である裏面とにそれぞれ電極が形成された構造のものである。

しかしながら、受光面に電極を形成した場合には、電極における太陽光の反射および吸収があることから、電極の面積分だけ入射する太陽光の量が減少する。そのため、ｎ型の単結晶シリコン基板の裏面上に、ｉ型の非晶質シリコン膜とｐ型の非晶質シリコン膜との積層体と、ｉ型の非晶質シリコン膜とｎ型の非晶質シリコン膜との積層体とを形成し、これらの積層体のｐ型の非晶質シリコン膜上およびｎ型の非晶質シリコン膜上に電極を形成して特性を向上させた太陽電池セル（ヘテロ接合型バックコンタクトセル）の開発が進められている（たとえば特許文献１参照）。

特開２０１０−８０８８７号公報

以下、図１３〜図２９の模式的断面図を参照して、ヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。まず、図１３に示すように、受光面にテクスチャ構造（図示せず）が形成されたｎ型の単結晶シリコンからなるｃ−Ｓｉ（ｎ）基板１０１の裏面上に、ｉ型の非晶質シリコン膜とｐ型の非晶質シリコン膜とがこの順序に積層されたａ−Ｓｉ（ｉ／ｐ）層１０２を形成する。

次に、図１４に示すように、ｃ−Ｓｉ（ｎ）基板１０１の受光面上に、ｉ型の非晶質シリコン膜とｎ型の非晶質シリコン膜とがこの順序に積層されたａ−Ｓｉ（ｉ／ｎ）層１０３を形成する。

次に、図１５に示すように、ａ−Ｓｉ（ｉ／ｐ）層１０２の一部の裏面上にフォトレジスト膜１０４を形成する。ここで、フォトレジスト膜１０４は、ａ−Ｓｉ（ｉ／ｐ）層１０２の裏面の全面にフォトレジストを塗布した後に、露光技術および現像技術によってフォトレジストをパターンニングすることによって形成される。

次に、図１６に示すように、フォトレジスト膜１０４をマスクとして、ａ−Ｓｉ（ｉ／ｐ）層１０２の一部をエッチングすることによって、ｃ−Ｓｉ（ｎ）基板１０１の裏面を露出させる。

次に、図１７に示すように、フォトレジスト膜１０４を除去した後に、図１８に示すように、フォトレジスト膜１０４を除去して露出したａ−Ｓｉ（ｉ／ｐ）層１０２の裏面およびエッチングにより露出したｃ−Ｓｉ（ｎ）基板１０１の裏面を覆うようにｉ型の非晶質シリコン膜とｎ型の非晶質シリコン膜とがこの順序に積層されたａ−Ｓｉ（ｉ／ｎ）層１０５を形成する。

次に、図１９に示すように、ａ−Ｓｉ（ｉ／ｎ）層１０５の一部の裏面上にフォトレジスト膜１０６を形成する。ここで、フォトレジスト膜１０６は、ａ−Ｓｉ（ｉ／ｎ）層１０５の裏面の全面にフォトレジストを塗布した後に、露光技術および現像技術によってフォトレジストをパターンニングすることによって形成される。

次に、図２０に示すように、フォトレジスト膜１０６をマスクとして、ａ−Ｓｉ（ｉ／ｎ）層１０５の一部をエッチングすることによって、ａ−Ｓｉ（ｉ／ｐ）層１０２の裏面を露出させる。

次に、図２１に示すように、フォトレジスト膜１０６を除去した後に、図２２に示すように、フォトレジスト膜１０６を除去して露出したａ−Ｓｉ（ｉ／ｎ）層１０５の裏面およびエッチングにより露出したａ−Ｓｉ（ｉ／ｐ）層１０２の裏面を覆うように透明導電酸化膜１０７を形成する。

次に、図２３に示すように、透明導電酸化膜１０７の一部の裏面上にフォトレジスト膜１０８を形成する。ここで、フォトレジスト膜１０８は、透明導電酸化膜１０７の裏面の全面にフォトレジストを塗布した後に、露光技術および現像技術によってフォトレジストをパターンニングすることによって形成される。

次に、図２４に示すように、フォトレジスト膜１０８をマスクとして、透明導電酸化膜１０７の一部をエッチングすることによって、ａ−Ｓｉ（ｉ／ｐ）層１０２およびａ−Ｓｉ（ｉ／ｎ）層１０５の裏面を露出させる。

次に、図２５に示すように、フォトレジスト膜１０８を除去した後に、図２６に示すように、ａ−Ｓｉ（ｉ／ｐ）層１０２およびａ−Ｓｉ（ｉ／ｎ）層１０５の露出した裏面および透明導電酸化膜１０７の一部の裏面を覆うようにフォトレジスト膜１０９を形成する。ここで、フォトレジスト膜１０９は、ａ−Ｓｉ（ｉ／ｐ）層１０２およびａ−Ｓｉ（ｉ／ｎ）層１０５の露出した裏面および透明導電酸化膜１０７の裏面の全面にフォトレジストを塗布した後に、露光技術および現像技術によってフォトレジストをパターンニングすることによって形成される。

次に、図２７に示すように、透明導電酸化膜１０７およびフォトレジスト膜１０９の裏面全面に裏面電極層１１０を形成する。

次に、図２８に示すように、透明導電酸化膜１０７の表面の一部のみに裏面電極層１１０を残すようにして、リフトオフによりフォトレジスト膜１０９および裏面電極層１１０を除去する。

次に、図２９に示すように、ａ−Ｓｉ（ｉ／ｎ）層１０３の表面上に反射防止膜１１１を形成する。以上により、ヘテロ接合型バックコンタクトセルが完成する。

上記のヘテロ接合型バックコンタクトセルの製造方法においては、図１３〜図１６に示すように、ｃ−Ｓｉ（ｎ）基板１０１の裏面上にａ−Ｓｉ（ｉ／ｐ）層１０２を形成した後に、ａ−Ｓｉ（ｉ／ｐ）層１０２の一部をエッチングすることによって、ｃ−Ｓｉ（ｎ）基板１０１の裏面を露出させている。

しかしながら、ｃ−Ｓｉ（ｎ）基板１０１の裏面を露出させた場合には、ｃ−Ｓｉ（ｎ）基板１０１の露出した裏面が汚染されてしまう。そのため、ｃ−Ｓｉ（ｎ）基板１０１の裏面とａ−Ｓｉ（ｉ／ｎ）層１０５との界面にキャリアが捕捉されやすくなり、キャリアのライフタイムが低下して、ヘテロ接合型バックコンタクトセルの特性が低くなるという問題があった。

上記の事情に鑑みて、本発明の目的は、ヘテロ接合型バックコンタクトセルの特性を向上することができる光電変換素子および光電変換素子の製造方法を提供することにある。

本発明は、第１導電型の半導体基板と、半導体基板の一方の表面の全面に設けられたｉ型非単結晶膜と、ｉ型非単結晶膜の一部の表面上に設けられた第１導電型非単結晶膜と、ｉ型非単結晶膜の他の一部の表面上に設けられた第２導電型非単結晶膜と、第１導電型非単結晶膜上に設けられた第１導電型用電極と、第２導電型非単結晶膜上に設けられた第２導電型用電極と、を備え、半導体基板とｉ型非単結晶膜との界面は平坦である光電変換素子である。

ここで、本発明の光電変換素子において、ｉ型非単結晶膜は、ｉ型非晶質膜であることが好ましい。

また、本発明の光電変換素子において、半導体基板とｉ型非単結晶膜との界面の近接領域における最大高低差が１μｍ未満であることが好ましい。

また、本発明の光電変換素子において、第１導電型非単結晶膜と半導体基板との間におけるｉ型非単結晶膜の膜厚と、第２導電型非単結晶膜と半導体基板との間におけるｉ型非単結晶膜の膜厚とが異なることが好ましい。

また、本発明の光電変換素子において、第１導電型非単結晶膜と半導体基板との間におけるｉ型非単結晶膜の膜厚が、第２導電型非単結晶膜と半導体基板との間におけるｉ型非単結晶膜の膜厚よりも薄いことが好ましい。

さらに、本発明は、第１導電型の半導体基板の一方の表面の全面にｉ型非単結晶膜を積層する工程と、ｉ型非単結晶膜の表面上に第２導電型非単結晶膜を積層する工程と、第２導電型非単結晶膜の一部の表面上にマスク材を設置する工程と、ｉ型非単結晶膜の少なくとも一部を残すようにマスク材から露出している第２導電型非単結晶膜を除去する工程と、第２導電型非単結晶膜の表面上およびｉ型非単結晶膜の表面上に第１導電型非単結晶膜を形成する工程と、ｉ型非単結晶膜の表面上に第１導電型非単結晶膜の一部を残すように、第２導電型非単結晶膜の表面上の第１導電型非単結晶膜を除去する工程と、第１導電型非単結晶膜の表面上および第２導電型非単結晶膜の表面上に電極層を形成する工程と、を含む、光電変換素子の製造方法である。

ここで、本発明の光電変換素子の製造方法において、第１導電型非単結晶膜を除去する工程は、アルカリ溶液を用いたウエットエッチングにより行なわれることが好ましい。

また、本発明の光電変換素子の製造方法において、ｉ型非単結晶膜を積層する工程は、１回のみ行なわれることが好ましい。

また、本発明の光電変換素子の製造方法において、ｉ型非単結晶膜は、ｉ型非晶質膜であることが好ましい。

また、本発明の光電変換素子の製造方法において、ｉ型非単結晶膜を積層する工程において、ｉ型非単結晶膜は、半導体基板の平坦な表面上に形成されることが好ましい。

本発明によれば、ヘテロ接合型バックコンタクトセルの特性を向上することができる光電変換素子および光電変換素子の製造方法を提供することができる。

実施の形態のヘテロ接合型バックコンタクトセルの模式的な断面図である。実施の形態のヘテロ接合型バックコンタクトセルの半導体基板とｉ型非単結晶膜との界面の一例の模式的な拡大断面図である。実施の形態のヘテロ接合型バックコンタクトセルの製造方法の一例の工程の一部について図解する模式的な断面図である。実施の形態のヘテロ接合型バックコンタクトセルの製造方法の一例の工程の一部について図解する模式的な断面図である。実施の形態のヘテロ接合型バックコンタクトセルの製造方法の一例の工程の一部について図解する模式的な断面図である。実施の形態のヘテロ接合型バックコンタクトセルの製造方法の一例の工程の一部について図解する模式的な断面図である。実施の形態のヘテロ接合型バックコンタクトセルの製造方法の一例の工程の一部について図解する模式的な断面図である。実施の形態のヘテロ接合型バックコンタクトセルの製造方法の一例の工程の一部について図解する模式的な断面図である。実施の形態のヘテロ接合型バックコンタクトセルの製造方法の一例の工程の一部について図解する模式的な断面図である。実施の形態のヘテロ接合型バックコンタクトセルの製造方法の一例の工程の一部について図解する模式的な断面図である。実施の形態のヘテロ接合型バックコンタクトセルの製造方法の一例の工程の一部について図解する模式的な断面図である。実施の形態のヘテロ接合型バックコンタクトセルの製造方法の一例の工程の一部について図解する模式的な断面図である。ヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。ヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。ヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。ヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。ヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。ヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。ヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。ヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。ヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。ヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。ヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。ヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。ヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。ヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。ヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。ヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。ヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。

以下、本発明の実施の形態について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。

図１に、本発明の光電変換素子の一例である実施の形態のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。実施の形態のヘテロ接合型バックコンタクトセルは、ｎ型単結晶シリコンからなる半導体基板１と、半導体基板１の一方の表面である裏面の全面に設けられたｉ型のアモルファスシリコンからなるｉ型非単結晶膜５と、を備えている。

半導体基板１の裏面の全面に設けられたｉ型非単結晶膜５の裏面の一部の領域上には、ｐ型のアモルファスシリコンからなる第２導電型非単結晶膜６が設けられている。また、ｉ型非単結晶膜５の裏面の他の一部の領域上には、ｎ型のアモルファスシリコンからなる第１導電型非単結晶膜８が設けられている。

ここで、半導体基板１と第１導電型非単結晶膜８との間のｉ型非単結晶膜５の膜厚Ｔ１は、半導体基板１と第２導電型非単結晶膜６との間のｉ型非単結晶膜５の膜厚Ｔ２と異なっており、膜厚Ｔ１は膜厚Ｔ２よりも薄くなっている。

なお、半導体基板１と第１導電型非単結晶膜８との間のｉ型非単結晶膜５の膜厚Ｔ１はたとえば３ｎｍ以上６ｎｍ以下とすることができ、半導体基板１と第２導電型非単結晶膜６との間のｉ型非単結晶膜５の膜厚Ｔ２はたとえば５ｎｍ以上１０ｎｍ以下とすることができる。

第１導電型非単結晶膜８上には、第１の電極層１０と第２の電極層１１とがこの順序で積層された第１導電型用電極１３が設けられている。また、第２導電型非単結晶膜６上には、第１の電極層１０と第２の電極層１１とがこの順序で積層された第２導電型用電極１２が設けられている。

ｉ型非単結晶膜５の裏面上において、第１導電型非単結晶膜８と第１導電型用電極１３との積層体と、第２導電型非単結晶膜６と第２導電型用電極１２との積層体とは、所定の間隔を空けて設けられている。

また、半導体基板１の他方の表面である受光面（裏面の反対側の表面）の全面にはテクスチャ構造が形成されている。また、半導体基板１の受光面の全面上には、ｉ型のアモルファスシリコンからなる第２のｉ型非単結晶膜２が設けられており、第２のｉ型非単結晶膜２上にはｎ型のアモルファスシリコンからなる第２の第１導電型非単結晶膜３が設けられている。さらに、第２の第１導電型非単結晶膜３上には反射防止膜４が設けられている。

実施の形態のヘテロ接合型バックコンタクトセルにおいては、半導体基板１とｉ型非単結晶膜５との界面１４は平坦となっている。ここで、本明細書において、「平坦」は、たとえば図２の模式的拡大断面図に示すように、界面１４の近接領域に位置するＡ点とＢ点とにおいて、鉛直上方における最大の高さＺｐを有するＡ点と、鉛直下方における最大の高さＺｖを有するＢ点との間の合計距離である最大高低差（Ｚｐ＋Ｚｖ）が１μｍ未満であることを意味している。なお、本明細書において、「半導体基板とｉ型非単結晶膜との界面の近接領域」は、半導体基板とｉ型非単結晶膜との界面における水平方向の間隔が１０μｍ以下の任意の領域を意味するため、Ａ点とＢ点との間の水平方向の間隔は１０μｍ以下である。

以下、図３〜図１２の模式的断面図を参照して、実施の形態のヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。まず、図３に示すように、テクスチャ構造が形成された半導体基板１の受光面上に、ｉ型のアモルファスシリコンからなる第２のｉ型非単結晶膜２と、ｎ型のアモルファスシリコンからなる第２の第１導電型非単結晶膜３とを、この順序で、たとえばプラズマＣＶＤ（Chemical Vapor Deposition）法により積層する。ここで、第２の第１導電型非単結晶膜３の形成工程は省略する場合もある。

半導体基板１としてはｎ型単結晶シリコンからなる基板に限定されず、たとえば従来から公知の半導体基板などを用いてもよい。また、半導体基板１の受光面のテクスチャ構造は、たとえば、半導体基板１の受光面の全面をテクスチャエッチングすることなどにより形成することができる。

半導体基板１の厚さは、特に限定されないが、たとえば５０μｍ以上３００μｍ以下とすることができ、好ましくは１００μｍ以上２００μｍ以下とすることができる。また、半導体基板１の比抵抗も、特に限定されないが、たとえば０．１Ω・ｃｍ以上１０Ω・ｃｍ以下とすることができる。

第２のｉ型非単結晶膜２としては、単結晶膜でなければ、ｉ型のアモルファスシリコンに限定されず、たとえば従来から公知のｉ型の多結晶膜、微結晶膜または非晶質膜などを用いることができる。第２のｉ型非単結晶膜２の膜厚は、特に限定されないが、たとえば３ｎｍ以上１０ｎｍ以下とすることができる。

第２の第１導電型非単結晶膜３としては、単結晶膜でなければ、ｎ型のアモルファスシリコンに限定されず、たとえば従来から公知のｎ型の多結晶膜、微結晶膜または非晶質膜などを用いることができる。第２の第１導電型非単結晶膜３の膜厚は、特に限定されないが、たとえば５ｎｍ以上１０ｎｍ以下とすることができる。

第２の第１導電型非単結晶膜３に含まれるｎ型不純物としては、たとえばリンを用いることができ、第２の第１導電型非単結晶膜３のｎ型不純物濃度は、たとえば５×１０¹⁹個／ｃｍ³程度とすることができる。

なお、本明細書において「ｉ型」とは、ｎ型またはｐ型の不純物を意図的にドーピングしていないことを意味しており、たとえばヘテロ接合型バックコンタクトセルの作製後にｎ型またはｐ型の不純物が不可避的に拡散することなどによってｎ型またはｐ型の導電型を示すこともあり得る。

また、本明細書において「アモルファスシリコン」には、水素化アモルファスシリコンなどのシリコン原子の未結合手（ダングリングボンド）が水素で終端されたものも含まれる。

次に、図４に示すように、第２の第１導電型非単結晶膜３の全面に反射防止膜４をたとえばスパッタリング法またはプラズマＣＶＤ法により積層する。

反射防止膜４としては、たとえば窒化シリコン膜などを用いることができ、反射防止膜４の膜厚は、たとえば１００ｎｍ程度とすることができる。

次に、図５に示すように、半導体基板１の裏面の全面にｉ型のアモルファスシリコンからなるｉ型非単結晶膜５をたとえばプラズマＣＶＤ法により積層する。ここで、ｉ型非単結晶膜５が積層される半導体基板１の裏面は平坦な面となっている。半導体基板１の裏面を平坦な面にする方法は、たとえば、半導体単結晶インゴットを薄板状にスライスした後にスライス後のウエハの表面を物理的に研磨する方法、化学的にエッチングする方法、またはこれらを組み合わせた方法などを用いることができる。

ｉ型非単結晶膜５としては、単結晶膜でなければ、ｉ型のアモルファスシリコンに限定されず、たとえば従来から公知のｉ型の多結晶膜、微結晶膜または非晶質膜などを用いることができる。ｉ型非単結晶膜５の膜厚Ｔ２は、特に限定されないが、たとえば５ｎｍ以上１０ｎｍ以下とすることができる。

次に、図６に示すように、ｉ型非単結晶膜５の裏面上にｐ型のアモルファスシリコンからなる第２導電型非単結晶膜６をたとえばプラズマＣＶＤ法により積層する。

第２導電型非単結晶膜６としては、単結晶膜でなければ、ｐ型のアモルファスシリコンに限定されず、たとえば従来から公知のｐ型の多結晶膜、微結晶膜または非晶質膜などを用いることができる。第２導電型非単結晶膜６の膜厚は、特に限定されないが、たとえば５ｎｍ以上２０ｎｍ以下とすることができる。

第２導電型非単結晶膜６に含まれるｐ型不純物としては、たとえばボロンを用いることができ、第２導電型非単結晶膜６のｐ型不純物濃度は、たとえば５×１０¹⁹個／ｃｍ³程度とすることができる。

次に、図７に示すように、第２導電型非単結晶膜６の一部の裏面上にマスク材７を設置する。

ここで、マスク材７としては、後述する酸溶液を用いたエッチングを抑止することができる耐酸性のレジストが用いられる。耐酸性のレジストとしては、従来から公知のものを特に限定なく用いることができる。

マスク材７の設置方法は、特に限定されないが、マスク材７が耐酸性のレジストからなる場合には、たとえば、第２導電型非単結晶膜６の裏面の全面にマスク材７を塗布した後に、露光技術および現像技術によるマスク材７のパターンニングを行なうことによって、第２導電型非単結晶膜６の一部の裏面上にマスク材７を設置することができる。

次に、図８に示すように、ｉ型非単結晶膜５の少なくとも一部を残すようにして、マスク材７から露出している第２導電型非単結晶膜６を除去する。

ここで、第２導電型非単結晶膜６の除去は、たとえば酸溶液を用いたエッチングにより行なうことが好ましい。酸溶液は、アモルファスシリコンなどの非単結晶膜に対するエッチングレートを精度良く制御できるため、第２導電型非単結晶膜６を精度良く除去することができる。

酸溶液としては、たとえば、フッ酸と過酸化水素水との混合液、フッ酸とオゾン水との混合液、またはオゾンマイクロナノバブルを含んだフッ酸、または水で希釈された硝酸とフッ酸との混合液などを用いることができる。

なお、第２導電型非単結晶膜６の除去は、ｉ型非単結晶膜５が半導体基板１の裏面の全面を覆っていれば、ｉ型非単結晶膜５の一部が除去されてもよく、除去後のｉ型非単結晶膜５の膜厚Ｔ１は、たとえば３ｎｍ以上６ｎｍ以下とすることができる。

次に、図９に示すように、マスク材７を除去することによって、第２導電型非単結晶膜６の裏面を露出させる。

マスク材７を除去する方法は特に限定されないが、マスク材７が耐酸性のレジストからなる場合には、たとえばアセトンにマスク材７を溶解させることによって、マスク材７を除去することができる。

次に、図１０に示すように、第２導電型非単結晶膜６の裏面および第２導電型非単結晶膜６から露出しているｉ型非単結晶膜５の裏面を覆うように、ｎ型のアモルファスシリコンからなる第１導電型非単結晶膜８をたとえばプラズマＣＶＤ法により積層する。

第１導電型非単結晶膜８としては、単結晶膜でなければ、ｎ型のアモルファスシリコンに限定されず、たとえば従来から公知のｎ型の多結晶膜、微結晶膜または非晶質膜などを用いることができる。第１導電型非単結晶膜８の膜厚は、特に限定されないが、たとえば５ｎｍ以上１０ｎｍ以下とすることができる。

第１導電型非単結晶膜８に含まれるｎ型不純物としては、たとえばリンを用いることができ、第１導電型非単結晶膜８のｎ型不純物濃度は、たとえば５×１０¹⁹個／ｃｍ³程度とすることができる。

次に、図１１に示すように、第１導電型非単結晶膜８の一部の裏面上に第２のマスク材９を設置する。ここで、第２のマスク材９は、第２導電型非単結晶膜６から露出しているｉ型非単結晶膜５の裏面上に位置する第１導電型非単結晶膜８の領域の一部に設置される。

第２のマスク材９としては、後述するアルカリ溶液を用いたエッチングを抑止することができる耐アルカリ性のレジストが用いられる。耐アルカリ性のレジストとしては、従来から公知のものを特に限定なく用いることができる。耐アルカリ性のレジストとしては、たとえば、東京応化工業（株）製のｉ線用フォトレジスト若しくはｇ線用フォトレジスト、またはＪＳＲ（株）製の液晶ディスプレイ用ＴＦＴ−ＬＣＤアレイエッチング用フォトレジストなどを用いることができる。

第２のマスク材９の設置方法は、特に限定されないが、第２のマスク材９が耐アルカリ性のレジストからなる場合には、たとえば、第１導電型非単結晶膜８の裏面の全面に第２のマスク材９を塗布した後に、フォトリソグラフィー技術およびエッチング技術による第２のマスク材９のパターンニングを行なうことによって、第１導電型非単結晶膜８の一部の裏面上に第２のマスク材９を設置することができる。

次に、図１２に示すように、第２のマスク材９から露出している第１導電型非単結晶膜８を除去し、その後第２のマスク材９を除去する。

ここで、第１導電型非単結晶膜８の除去は、たとえばアルカリ溶液を用いたエッチングにより行なうことが好ましい。アルカリ溶液は、ｎ型のアモルファスシリコンなどのｎ型の非単結晶膜に対するエッチングレートが非常に高く、ｐ型のアモルファスシリコンなどのｐ型の非単結晶膜に対するエッチングレートが非常に低いため、第１導電型非単結晶膜８を効率的に除去することができるとともに、第１導電型非単結晶膜８の下地の第２導電型非単結晶膜６をエッチングストップ層として機能させることができるために、第２のマスク材９で覆われていない第１導電型非単結晶膜８の部分を確実に除去することができる。

アルカリ溶液としては、たとえば、水酸化カリウムまたは水酸化ナトリウムなどを含むフォトリソグラフィに用いられる現像液などを用いることができる。

次に、図１に示すように、第１導電型非単結晶膜８上に、第１の電極層１０と第２の電極層１１とをこの順序で積層することによって第１導電型用電極１３を形成するとともに、第２導電型非単結晶膜６上に、第１の電極層１０と第２の電極層１１とをこの順序で積層することによって第２導電型用電極１２を形成する。これにより、図１に示す構造を有する実施の形態のヘテロ接合型バックコンタクトセルが完成する。

第１の電極層１０としては、導電性を有する材料を用いることができ、たとえばＩＴＯ（Indium Tin Oxide）などを用いることができる。

第２の電極層１１としては、導電性を有する材料を用いることができ、たとえばアルミニウムなどを用いることができる。

第１の電極層１０および第２の電極層１１は、たとえば、第２導電型非単結晶膜６の裏面および第１導電型非単結晶膜８の裏面が露出するように開口部が設けられたメタルマスクを用い、スパッタリング法により、第１の電極層１０および第２の電極層１１を順次積層することによって形成することができる。

ここで、第１の電極層１０の厚さおよび第２の電極層１１の厚さは、特に限定されないが、第１の電極層１０の厚さはたとえば８０ｎｍ以下とすることができ、第２の電極層１１の厚さはたとえば０．５μｍ以下とすることができる。

以上のように、実施の形態のヘテロ接合型バックコンタクトセルは、半導体基板１の裏面の全面にｉ型非単結晶膜５を一旦積層した後には、ｉ型非単結晶膜５は除去されず、半導体基板１の裏面が露出することなく、完成に至る。そのため、実施の形態のヘテロ接合型バックコンタクトセルは、その完成に至るまで、半導体基板１の裏面が汚染から防止された状態で製造することができるため、半導体基板１の裏面の汚染に起因した半導体基板１の裏面とｉ型非単結晶膜５との界面におけるキャリアの捕捉が抑止される。これにより、実施の形態のヘテロ接合型バックコンタクトセルは、半導体基板１の裏面とｉ型非単結晶膜５との界面におけるキャリアのライフタイムの低下を抑止することができるため、特性が向上する。

また、実施の形態のヘテロ接合型バックコンタクトセルは、ｉ型非単結晶膜５が積層される半導体基板１の裏面が平坦であるため、この観点からも、半導体基板１の裏面とｉ型非単結晶膜５との界面におけるキャリアの捕捉を抑止し、キャリアのライフタイムの低下を抑止することができることから、特性が向上する。

さらに、実施の形態のヘテロ接合型バックコンタクトセルの製造方法によれば、図１３〜図２９に示される方法のように、フォトレジストの塗布ならびにフォトリソグラフィー技術およびエッチング技術によるフォトレジストのパターンニングの工程を４回も行なう必要がないため、より簡易な製造工程でヘテロ接合型バックコンタクトセルを製造することができる。

特に、実施の形態のヘテロ接合型バックコンタクトセルの製造方法において、図１０に示すように、ｉ型非単結晶膜５の裏面および第２導電型非単結晶膜６の裏面を覆うように第１導電型非単結晶膜８を積層した後に、アルカリ溶液を用いたエッチングにより第１導電型非単結晶膜８の一部を除去した場合には、第２導電型非単結晶膜６がエッチングストップ層として機能するため、第１導電型非単結晶膜８を効率的かつ確実に除去することができる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

本発明は、光電変換素子および光電変換素子の製造方法に利用することができ、特に、ヘテロ接合型バックコンタクトセルおよびヘテロ接合型バックコンタクトセルの製造方法に好適に利用することができる。

１半導体基板、２第２のｉ型非単結晶膜、３第２の第１導電型非単結晶膜、４反射防止膜、５ｉ型非単結晶膜、６第２導電型非単結晶膜、７マスク材、８第１導電型非単結晶膜、９第２のマスク材、１０第１の電極層、１１第２の電極層、１２第２導電型用電極、１３第１導電型用電極、１４界面、１０１ｃ−Ｓｉ（ｎ）基板、１０２ａ−Ｓｉ（ｉ／ｐ）層、１０３ａ−Ｓｉ（ｉ／ｎ）層、１０４フォトレジスト膜、１０５ａ−Ｓｉ（ｉ／ｎ）層、１０６フォトレジスト膜、１０７透明導電酸化膜、１０８，１０９フォトレジスト膜、１１０裏面電極層、１１１反射防止膜。

Claims

第１導電型の半導体基板と、
前記半導体基板の一方の表面の全面に設けられたｉ型非単結晶膜と、
前記ｉ型非単結晶膜の一部の表面上に設けられた第１導電型非単結晶膜と、
前記ｉ型非単結晶膜の他の一部の表面上に設けられた第２導電型非単結晶膜と、
前記第１導電型非単結晶膜上に設けられた第１導電型用電極と、
前記第２導電型非単結晶膜上に設けられた第２導電型用電極と、を備え、
前記半導体基板と前記ｉ型非単結晶膜との界面は平坦である、光電変換素子。
前記ｉ型非単結晶膜は、ｉ型非晶質膜である、請求項１に記載の光電変換素子。
前記半導体基板と前記ｉ型非単結晶膜との界面の近接領域における最大高低差が１μｍ未満である、請求項１または２に記載の光電変換素子。
前記第１導電型非単結晶膜と前記半導体基板との間における前記ｉ型非単結晶膜の膜厚と、前記第２導電型非単結晶膜と前記半導体基板との間における前記ｉ型非単結晶膜の膜厚とが異なる、請求項１から３のいずれか１項に記載の光電変換素子。
前記第１導電型非単結晶膜と前記半導体基板との間における前記ｉ型非単結晶膜の膜厚が、前記第２導電型非単結晶膜と前記半導体基板との間における前記ｉ型非単結晶膜の膜厚よりも薄い、請求項１から４のいずれか１項に記載の光電変換素子。
第１導電型の半導体基板の一方の表面の全面にｉ型非単結晶膜を積層する工程と、
前記ｉ型非単結晶膜の表面上に第２導電型非単結晶膜を積層する工程と、
前記第２導電型非単結晶膜の一部の表面上にマスク材を設置する工程と、
前記ｉ型非単結晶膜の少なくとも一部を残すように前記マスク材から露出している前記第２導電型非単結晶膜を除去する工程と、
前記第２導電型非単結晶膜の表面上および前記ｉ型非単結晶膜の表面上に第１導電型非単結晶膜を形成する工程と、
前記ｉ型非単結晶膜の表面上に前記第１導電型非単結晶膜の一部を残すように、前記第２導電型非単結晶膜の前記表面上の前記第１導電型非単結晶膜を除去する工程と、
前記第１導電型非単結晶膜の表面上および前記第２導電型非単結晶膜の表面上に電極層を形成する工程と、を含む、光電変換素子の製造方法。
前記第１導電型非単結晶膜を除去する工程は、アルカリ溶液を用いたウエットエッチングにより行なわれる、請求項６に記載の光電変換素子の製造方法。
前記ｉ型非単結晶膜を積層する工程は、１回のみ行なわれる、請求項６または７に記載の光電変換素子の製造方法。
前記ｉ型非単結晶膜は、ｉ型非晶質膜である、請求項６から８のいずれか１項に記載の光電変換素子の製造方法。
前記ｉ型非単結晶膜を積層する工程において、前記ｉ型非単結晶膜は、前記半導体基板の平坦な前記表面上に形成される、請求項６から９のいずれか１項に記載の光電変換素子の製造方法。