[go: up one dir, main page]

TWI383715B - 高密度基板之結構與製法 - Google Patents

高密度基板之結構與製法 Download PDF

Info

Publication number
TWI383715B
TWI383715B TW097118079A TW97118079A TWI383715B TW I383715 B TWI383715 B TW I383715B TW 097118079 A TW097118079 A TW 097118079A TW 97118079 A TW97118079 A TW 97118079A TW I383715 B TWI383715 B TW I383715B
Authority
TW
Taiwan
Prior art keywords
copper foil
hole
density substrate
substrate
seed layer
Prior art date
Application number
TW097118079A
Other languages
English (en)
Other versions
TW200950616A (en
Inventor
Meng Han Lee
Wei Wen Lan
Ching Ming Chuang
Shi Shyan James Shang
Original Assignee
Nan Ya Printed Circuit Board
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nan Ya Printed Circuit Board filed Critical Nan Ya Printed Circuit Board
Priority to TW097118079A priority Critical patent/TWI383715B/zh
Priority to US12/175,094 priority patent/US8058567B2/en
Publication of TW200950616A publication Critical patent/TW200950616A/zh
Application granted granted Critical
Publication of TWI383715B publication Critical patent/TWI383715B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0394Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0548Masks
    • H05K2203/0554Metal used as mask for etching vias, e.g. by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Laser Beam Processing (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

高密度基板之結構與製法
本發明係有關於一種高密度基板及其製法,且特別是有關於一種利用雷射鑽孔製備高密度基板之方法。
隨著電子產業的蓬勃發展,電子產品不斷往輕、薄、短、小發展,印刷電路板(printed circuit board,PCB)亦逐漸朝向高密度佈線互連(high density interconnection,HDI)製程技術發展,俾能在更狹小的空間裡提供更多的功能,進而達到整體系統成本的降低。在HDI的技術中,為符合高密度佈線、細間距以及電路板尺寸微型化的封裝趨勢,因此有Via-on-Pad(VOP)的設計,意即導通孔位於錫球墊之上。由於傳統的機械鑽孔方式會擊穿PCB雙面板,使得面板上的導電銅箔被破壞,因此業界改採雷射鑽孔(laser drilling)方式,以能更精準的控制鑽孔的尺寸及位置。
目前業界利用雷射鑽孔技術製作雙面板導通孔的方法,主要分為三種,第一種為減成法(full-substactive process,又稱負片流程),第二種為半減成法(semi-substractive process),第三種為改良式半加成法(modified semi-additive process,又稱正片流程)。
減成法之雙面銅箔基板一般使用厚度約12 μm(或18 μm)的銅箔。之後進行雷射鑽孔製程形成通孔時,由於基材的下表面銅箔至少約12 μm,所以能避免雷射擊穿的問題產生,但是缺點在於蝕刻步驟時,因為鑽孔後之上表面 銅箔或下表面銅箔太厚,造成蝕刻時間較久,使得側蝕現象嚴重,因此細線路能力(fine line capability)受阻。
半減成法與改良式半加成法之雙面銅箔基板皆使用厚度約4 μm的超薄銅箔。半減成法製程之優點在於,蝕刻步驟時,由於上表面銅箔或下表面銅箔較薄,所以進行蝕刻步驟時,側蝕現象不嚴重,可得到較佳的細線路,但也因為使用超薄銅箔,會使得雷射加工不易,造成生產成本提高以及擊穿的比例甚高。
因此,業界亟需一種改良的製程,不但能避免雷射擊穿的問題產生,且能使雙面板具有較高細線路能力。
本發明的目的之一就是提供一種高密度基板之製作方法及其結構,同時能避免雷射擊穿與達到細線路能力。
為達上述與其他目的,本發明提供一種高密度基板的製作方法,包括以下步驟:提供一雙面銅箔基板,具有一上表面銅箔與一下表面銅箔;於該下表面銅箔形成一底墊片,該底墊片設置於一通孔之預定位置;以雷射鑽孔形成該通孔,該通孔穿過該上表面銅箔與該基板,但不穿透該底墊片;於該通孔中順應地形成一晶種層;以及於該晶種層上電鍍一金屬以形成一導通孔。
本發明亦提供一種高密度基板之結構,包括:一基板,一上表面銅箔,形成於該基板之上表面;一通孔,穿過該上表面銅箔與該基板;一晶種層,順應地形成於該通孔中;一金屬,設置於該晶種層上且填入該通孔;一下表面銅箔,形成於該基板之下表面;以及一底墊片,直接形 成於該下表面銅箔之上,且對應於該通孔。
為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂,下文特舉出較佳實施例,並配合所附圖式,作詳細說明如下:
以下將配合第1A圖到第1I圖詳細說明本發明之實施例之高密度基板之製作方法。此處須注意的是,該些圖式均為簡化之示意圖,以強調本發明之特徵,因此圖中之元件尺寸並非完全依實際比例繪製。且本發明之實施例也可能包含圖中未顯示之元件。
首先,請參見第1A圖,提供一雙面銅箔基板10,其具有一上表面銅箔20與下表面銅箔30,銅箔使用超薄銅箔,其厚度例如約4 μm或更薄,其中雙面銅箔基板10之核心材質為絕緣材料,例如:紙質酚醛樹脂(paper phenolic resin)、複合環氧樹脂(composite epoxy)、聚亞醯胺樹脂(polyimide resin)或玻璃纖維(glass fiber)。將銅箔形成於基板的方法可利用習知的濺鍍(sputtering)、壓合(laminate)或塗佈(coating)製程。
請參見第1B圖~第1C圖,為了防止雷射擊穿的問題,本發明特別於下表面銅箔30形成一底墊片60,其設置於一通孔80的預定位置。
請參見第1B圖,於上表面銅箔20與下表面銅箔30之上塗佈上一第一光阻層40,第一光阻層40例如是習知的乾膜光阻,利用一適當之溫度與壓力,將乾膜光阻密合貼附於基板之上,之後藉由一第一微影步驟,在位於下表 面之第一光阻層40形成一第一開口50,此第一開口50即為後續形成底墊片之位置。
之後請參見第1C圖,進行一電鍍製程,於第一開口50中形成底墊片60,其材質可為銅、鋁、鎳、金或上述之組合,其中又以銅較佳,底墊片60之厚度應使其能夠阻擋雷射擊穿,一般約12~18 μm,但可視雷射種類與下表面銅箔30之厚度作適當調整,須注意的是底墊片60之面積最好大於通孔80之大小。之後藉由脫膜步驟將第一光阻層40剝除。
請參見第1D圖,進行一第二微影與蝕刻步驟,於上表面銅箔20中形成一第二開口70,用以定義出欲鑽孔的位置。此外,也可以不需第1D圖之步驟,直接進行第1E圖,可選擇業界習知之雷射直接鑽孔(direct laser drill,DLD)方法,直接於欲鑽孔位置進行雷射鑽孔製程。
接著請參見第1E圖,沿第二開口70對雙面銅箔基板10進行雷射鑽孔製程,以形成通孔80。由於通孔80之下方預先形成底墊片60,可避免雷射擊穿的問題。雷射鑽孔製程較佳是利用二氧化碳雷射,其利用二氧化碳摻雜其他如:N2 、He、CO等氣體,在增加功率及維持放電時間下,產生二氧化碳雷射。
之後去除雷射鑽孔所產生之殘渣,可利用業界所習知之去膠渣製程。
請參見第1F圖,於通孔80、上表面銅箔20與下表面銅箔30進行電鍍製程,其中電鍍製程較佳為無電極電鍍製程,目的使通孔80、鑽孔後之上表面銅箔20與下表面銅箔30順應地形成晶種層(seed layer)90,其中晶種層 90為銅、鉭或兩者之組合。
請參見第1G圖,於晶種層90之上塗佈一第二光阻層100,之後經由第三微影步驟,得到一圖案化之第二光阻層100以露出通孔80中之晶種層90。接著請參見第1H圖,進行一線路電鍍製程,於圖案化之第二光阻層100所露出之晶種層90鍍上一金屬110,金屬110之材質可為銅、鋁、鎳、金或上述之組合,較佳為銅。之後再進行脫膜步驟,用以去除圖案化之第二光阻層100。
請參見第1I圖,進行蝕刻步驟,去除非線路電鍍區的晶種層90與上表面銅箔20與下表面銅箔30,以得到一具有導通孔之雙面銅箔基板10。由於本發明最後一步驟之蝕刻深度僅為晶種層90與上表面超薄銅箔20之厚度,蝕刻的厚度較一般減成法之厚度較薄,因此蝕刻時間較短,側蝕現象不明顯,所以能得到較佳之細線路能力。
本發明之高密度基板之結構,如第1I圖所示,包括基板10,其具有上表面銅箔20與下表面銅箔30,其中上表面與下表面銅箔之厚度較佳為4 μm或更薄。底墊片60形成於下表面銅箔30下方,此底墊片60對應到通孔80之位置且其面積最好大於通孔80之大小,目的用於避免雷射擊穿。底墊片60之厚度約為12 μm或更厚,其材質為銅、鋁、鎳、金或上述之組合。通孔80係利用雷射鑽孔步驟而得,穿過上表面銅箔20與基板10,但不穿過底墊片60。晶種層90順應地形成於通孔80與上表面銅箔20之上,但底墊片60與下表面銅箔30之間沒有晶種層。金屬層110經由電鍍步驟形成於晶種層90上。
綜上所述,本發明之高密度基板之製作方法,主要有 2項優點:
(1)由於基板下表面預先形成底墊片,因此能避免雷射擊穿的問題產生。本發明和傳統半減成法相比,雷射擊穿的機率與雷射加工成本可明顯降低。
(2)由於基板之上、下表面銅箔為一超薄銅箔,蝕刻時間較短,側蝕現象不明顯,因此細線路能力較佳。本發明和傳統減成法相比,有較高之細線路能力。
雖然本發明已以數個較佳實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作任意之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10‧‧‧雙面銅箔基板
20‧‧‧上表面銅箔
30‧‧‧下表面銅箔
40‧‧‧第一光阻層
50‧‧‧第一開口
60‧‧‧底墊片
70‧‧‧第二開口
80‧‧‧通孔
90‧‧‧晶種層
100‧‧‧第二光阻層
110‧‧‧電鍍銅
第1A~1I圖為一系列剖面圖,用以說明本發明實施例製作高密度基板的流程。
10‧‧‧雙面銅箔基板
20‧‧‧上表面銅箔
30‧‧‧下表面銅箔
60‧‧‧底墊片
80‧‧‧通孔
90‧‧‧晶種層
110‧‧‧電鍍銅

Claims (22)

  1. 一種高密度基板的製作方法,包括下列步驟:提供一雙面銅箔基板,具有一上表面銅箔與一下表面銅箔;於該下表面銅箔形成一底墊片,該底墊片設置於一通孔之預定位置;以雷射鑽孔形成該通孔,該通孔穿過該上表面銅箔與該基板,但不穿透該底墊片;於該通孔中順應地形成一晶種層;以及於該晶種層上電鍍一金屬以形成一導通孔。
  2. 如申請專利範圍第1項所述之高密度基板的製作方法,其中該雙面銅箔基板之核心材質為紙質酚醛樹脂(paper phenolic resin)、複合環氧樹脂(composite epoxy)、聚亞醯胺樹脂(polyimide resin)或玻璃纖維(glass fiber)。
  3. 如申請專利範圍第1項所述之高密度基板的製作方法,其中該銅箔之厚度約小於4 μm。
  4. 如申請專利範圍第1項所述之高密度基板的製作方法,其中該底墊片之材質為銅、鋁、鎳、金或上述之組合。
  5. 如申請專利範圍第1項所述之高密度基板的製作方法,其中該底墊片之面積大於該通孔之大小。
  6. 如申請專利範圍第1項所述之高密度基板的製作方法,其中該底墊片之厚度約大於12 μm。
  7. 如申請專利範圍第1項所述之高密度基板的製作方法,其中該晶種層為銅、鉭或兩者之組合。
  8. 如申請專利範圍第1項所述之高密度基板的製作方法,其中該金屬為銅、鋁、鎳、金或上述之組合。
  9. 如申請專利範圍第1項所述之高密度基板的製作方法,其中形成該底墊片之步驟包括:於該上表面銅箔與下表面銅箔塗佈一第一光阻;進行一第一微影步驟,使該下表面銅箔之第一光阻形成一第一開口,該第一開口對應於該底墊片之預定位置;進行一電鍍製程,於該第一開口中形成該底墊片;以及去除該第一光阻。
  10. 如申請專利範圍第1項所述之高密度基板的製作方法,其中該雷射鑽孔係使用二氧化碳雷射。
  11. 如申請專利範圍第1項所述之高密度基板的製作方法,其中形成該通孔之步驟包括:進行一第二微影步驟,使上表面銅箔形成一第二開口,沿該第二開口對該雙面銅箔基板進行雷射鑽孔,以形成該通孔;以及去除該雷射鑽孔所產生之殘渣。
  12. 如申請專利範圍第1項所述之高密度基板的製作方法,其中形成該導通孔之步驟包括:於該晶種層之上塗佈一第二光阻;進行一第三微影步驟,使該第二光阻露出該通孔中之晶種層;進行一線路電鍍,於該第二光阻所露出之晶種層鍍上該金屬;將該第二光阻去除;以及進行一蝕刻步驟,去除非線路電鍍區的晶種層與銅箔。
  13. 一種高密度基板,包括:一基板,一上表面銅箔,形成於該基板之上表面;一通孔,穿過該上表面銅箔與該基板;一晶種層,順應地形成於該通孔中;一金屬,設置於該晶種層上且填入該通孔;一下表面銅箔,形成於該基板之下表面;以及一底墊片,直接形成於該下表面銅箔之上,且對應於該通孔,其中該底墊片與該下表面銅箔之間沒有晶種層。
  14. 如申請專利範圍第13項所述之高密度基板,其中該基板之核心材質為紙質酚醛樹脂(paper phenolic resin)、複合環氧樹脂(composite epoxy)、聚亞醯胺樹脂(polyimide resin)或玻璃纖維(glass fiber)。
  15. 如申請專利範圍第13項所述之高密度基板,其中該銅箔之厚度約小於4 μm。
  16. 如申請專利範圍第13項所述之高密度基板,其中該通孔的形成方法係利用雷射鑽孔法。
  17. 如申請專利範圍第16項所述之高密度基板,其中該雷射鑽孔法係利用二氧化碳雷射。
  18. 如申請專利範圍第13項所述之高密度基板,其中該晶種層為銅、鉭或兩者之組合。
  19. 如申請專利範圍第13項所述之高密度基板,其中該底墊片之材質為銅、鋁、鎳、金或上述之組合。
  20. 如申請專利範圍第13項所述之高密度基板,其中該金屬為銅、鋁、鎳、金或上述之組合。
  21. 如申請專利範圍第13項所述之高密度基板,其中 該底墊片之面積大於該通孔之大小。
  22. 如申請專利範圍第13項所述之高密度基板,其中該底墊片之厚度約大於12 μm。
TW097118079A 2008-05-16 2008-05-16 高密度基板之結構與製法 TWI383715B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW097118079A TWI383715B (zh) 2008-05-16 2008-05-16 高密度基板之結構與製法
US12/175,094 US8058567B2 (en) 2008-05-16 2008-07-17 High density package substrate and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097118079A TWI383715B (zh) 2008-05-16 2008-05-16 高密度基板之結構與製法

Publications (2)

Publication Number Publication Date
TW200950616A TW200950616A (en) 2009-12-01
TWI383715B true TWI383715B (zh) 2013-01-21

Family

ID=41315062

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097118079A TWI383715B (zh) 2008-05-16 2008-05-16 高密度基板之結構與製法

Country Status (2)

Country Link
US (1) US8058567B2 (zh)
TW (1) TWI383715B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8816281B2 (en) 2011-03-28 2014-08-26 Tokyo Electron Limited Ion energy analyzer and methods of manufacturing the same
KR20140030918A (ko) * 2012-09-04 2014-03-12 삼성전기주식회사 인쇄회로기판
KR101548421B1 (ko) * 2013-08-27 2015-08-28 삼성전기주식회사 다층인쇄회로기판의 제조방법
CN103732011B (zh) * 2013-12-24 2016-06-08 广州兴森快捷电路科技有限公司 印制线路板盲孔的制作方法
CN105657988B (zh) * 2014-11-21 2019-04-23 宏启胜精密电子(秦皇岛)有限公司 柔性电路板及其制作方法
CN107404804B (zh) * 2016-05-20 2020-05-22 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
CN106211641A (zh) * 2016-09-18 2016-12-07 四会富士电子科技有限公司 一种高可靠性积层板
KR20180095350A (ko) * 2017-02-17 2018-08-27 삼성전기주식회사 기판 및 기판의 제조방법
TWI669034B (zh) * 2018-05-11 2019-08-11 南亞電路板股份有限公司 印刷電路板結構及其形成方法
CN111935909B (zh) * 2020-07-31 2021-12-17 上海安费诺永亿通讯电子有限公司 一种纸质基材可回收型电子线路及其制备方法及回收方法
JP2023043862A (ja) * 2021-09-16 2023-03-29 方略電子股▲ふん▼有限公司 電子装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040136152A1 (en) * 2001-07-12 2004-07-15 Meiko Electronics Co. ,Ltd Core substrate, and multilayer circuit board using it
TWI246379B (en) * 2004-05-12 2005-12-21 Advanced Semiconductor Eng Method for forming printed circuit board

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216714A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040136152A1 (en) * 2001-07-12 2004-07-15 Meiko Electronics Co. ,Ltd Core substrate, and multilayer circuit board using it
TWI246379B (en) * 2004-05-12 2005-12-21 Advanced Semiconductor Eng Method for forming printed circuit board

Also Published As

Publication number Publication date
US8058567B2 (en) 2011-11-15
TW200950616A (en) 2009-12-01
US20090283315A1 (en) 2009-11-19

Similar Documents

Publication Publication Date Title
TWI383715B (zh) 高密度基板之結構與製法
US8877565B2 (en) Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method
US7346982B2 (en) Method of fabricating printed circuit board having thin core layer
CN106376184A (zh) 埋入式线路制作方法和封装基板
TW201349976A (zh) 多層線路板之製作方法
KR20100065690A (ko) 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판 및 이의제조방법
CN106961806A (zh) 一种线路板中替代埋铜块的制作方法
US20120192417A1 (en) Method of manufacturing a metal clad laminate
JP2013168691A (ja) 印刷回路基板及びそのビアホールの充填方法
JP2013106034A (ja) プリント回路基板の製造方法
JP5485299B2 (ja) 多層プリント配線板の製造方法
JP2008016482A (ja) 多層プリント配線板の製造方法
KR20160002361A (ko) 인쇄 배선판 및 그 제조 방법
US8191249B2 (en) Method of manufacturing a printed circuit board
CN101594750B (zh) 高密度基板的结构与制法
JP4045120B2 (ja) 多層プリント配線板とその製造方法
JP2008078343A (ja) プリント配線板及びその製造方法
JP2011171353A (ja) プリント基板の製造方法及びこれを用いたプリント基板
JP2008078487A (ja) Vop用銅張積層板の製造方法
KR20030042339A (ko) 인쇄배선기판의 관통 홀 형성방법
JP4337408B2 (ja) プリント配線板の製造方法
KR101298320B1 (ko) 인쇄회로기판 및 그의 비아홀 충전방법
KR100987755B1 (ko) 인쇄회로기판의 비아 형성방법
KR20150103974A (ko) 인쇄회로기판 및 이의 제조 방법
CN116367415A (zh) 一种具有反向镭射孔结构的pcb板及其制作方法