[go: up one dir, main page]

JP2014053393A - ワイドギャップ半導体装置およびその製造方法 - Google Patents

ワイドギャップ半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2014053393A
JP2014053393A JP2012195798A JP2012195798A JP2014053393A JP 2014053393 A JP2014053393 A JP 2014053393A JP 2012195798 A JP2012195798 A JP 2012195798A JP 2012195798 A JP2012195798 A JP 2012195798A JP 2014053393 A JP2014053393 A JP 2014053393A
Authority
JP
Japan
Prior art keywords
schottky electrode
region
gap semiconductor
substrate
schottky
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012195798A
Other languages
English (en)
Inventor
Keiji Wada
圭司 和田
Kenji Kambara
健司 神原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2012195798A priority Critical patent/JP2014053393A/ja
Priority to PCT/JP2013/068605 priority patent/WO2014038281A1/ja
Priority to US13/947,765 priority patent/US20140061670A1/en
Publication of JP2014053393A publication Critical patent/JP2014053393A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6738—Schottky barrier electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/675—Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/01—Manufacture or treatment
    • H10D48/021—Manufacture or treatment of two-electrode devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/8303—Diamond
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D64/0123—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】リーク電流を低減可能なワイドギャップ半導体装置およびその製造方法を提供する。
【解決手段】ワイドギャップ半導体装置１は、基板１０と、ショットキー電極４とを有している。基板１０は、ワイドギャップ半導体材料からなり、かつ第１導電型を有する。ショットキー電極４は、基板１０上に接して配置され、かつ単一の材料からなる。ショットキー電極４は、第１のバリアハイトを有する第１の領域３と、第１のバリアハイトよりも高い第２のバリアハイトを有する第２の領域２とを含む。第２の領域２はショットキー電極４の外周部２ａを含む。
【選択図】図１

Description

本発明は、ワイドギャップ半導体装置およびその製造方法に関するものであり、より特定的には、リーク電流を抑制可能なワイドギャップ半導体装置およびその製造方法に関するものである。
ショットキーバリアダイオード（ＳＢＤ：Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）やジャンクションバリアショットキーダイオード（ＪＢＳ：Ｊｕｎｃｔｉｏｎ Ｂａｒｒｉｅｒ Ｓｃｈｏｔｔｋｙ Ｄｉｏｄｅ）などの半導体装置は、基板上にショットキー電極が形成された構造を有している。ショットキーバリアダイオードは電極材料となる金属と半導体との仕事関数の差が小さいためＰＮダイオードと比較して逆電圧印加時におけるリーク電流が大きくなりやすい。そのため、リーク電流を低減するための様々な構造が提案されている。
たとえば特開２００１−８５７０４号公報（特許文献１）には、ショットキー電極の周縁部と接触する基板部分にｐ+ガードリング領域が形成され、基板の主表面に接してｐｎ接合が形成された炭化珪素ショットキーダイオードが開示されている。また特開２００９−１６６０３号公報（特許文献２）には、ショットキー電極と接する基板に設けられたｐ型層が同心円状に複数設けられたジャンクションバリアショットキーダイオードが開示されている。
特開２００１−８５７０４号公報 特開２００９−１６６０３号公報
しかしながら、特開２００１−８５７０４号公報および特開２００９−１６６０３号公報に記載のショットキーダイオードにおいてリーク電流を十分に低減することは困難であった。
本発明は、上記課題に鑑みてなされたものであり、その目的は、リーク電流を低減可能なワイドギャップ半導体装置およびその製造方法を提供することである。
本発明に係るワイドギャップ半導体装置は、基板と、ショットキー電極とを主に備える。基板は、ワイドギャップ半導体材料からなり、かつ第１導電型を有する。ショットキー電極は、基板上に接して配置され、かつ単一の材料からなる。ショットキー電極は、第１のバリアハイトを有する第１の領域と、第１のバリアハイトよりも高い第２のバリアハイトを有する第２の領域とを含む。第２の領域はショットキー電極の外周部を含む。なお、ワイドギャップ半導体材料とは、シリコンよりもバンドギャップの大きい半導体材料のことを意味する。
本発明に係るワイドギャップ半導体装置によれば、第１のバリアハイトよりも高い第２のバリアハイトを有する第２の領域はショットキー電極の外周部を含む。電界が集中しやすいショットキー電極の外周部を高いバリアハイトを有する第２の領域により構成することにより、ショットキー界面にかかる電界により発生するリーク電流を効率的に低減することができる。
上記に係るワイドギャップ半導体装置において好ましくは、ワイドギャップ半導体材料は炭化珪素である。これにより、耐圧の大きいワイドギャップ半導体装置が得られる。
上記に係るワイドギャップ半導体装置において好ましくは、第２の領域の基板の主面に平行な方向であってかつショットキー電極の外周部から中央に向かう方向の幅は２μｍ以上１００μｍ以下である。
上記に係るワイドギャップ半導体装置において好ましくは、基板は、ショットキー電極の外周部と接する第２導電型領域を含む。これにより、ショットキー電極の外周部の電界を緩和することができる。
本発明に係るワイドギャップ半導体装置の製造方法は以下の工程を有している。ワイドギャップ半導体材料からなり、第１導電型を有する基板が準備される。基板に接し、単一の材料からなるショットキー電極が形成される。ショットキー電極を形成する工程では、ショットキー電極の外周部が局所的に加熱される。
本発明に係るワイドギャップ半導体装置の製造方法によれば、ショットキー電極の外周部を局所的に加熱する工程を有している。ショットキー電極の外周部を局所的に加熱することにより、電界が集中しやすいショットキー電極の外周部のバリアハイトを高めることができる。これにより、ショットキー界面にかかる電界により発生するリーク電流を効率的に低減することができる。
上記に係るワイドギャップ半導体装置の製造方法において好ましくは、ショットキー電極の外周部を局所的に加熱する工程は、レーザーアニールにより行われる。これにより、精度良くショットキー電極の外周部を局所的に加熱することができる。
上記に係るワイドギャップ半導体装置の製造方法において好ましくは、ショットキー電極を形成する工程は、ショットキー電極の外周部を局所的に加熱する工程の前に、ショットキー電極全体を加熱する工程を含む。これにより、ショットキー電極のバリアハイトを適切な値に調整することができる。
上記に係るワイドギャップ半導体装置の製造方法において好ましくは、ショットキー電極全体を加熱する工程は、レーザーアニールにより行われる。これにより、効率的にショットキー電極を加熱することができる。
本発明によれば、リーク電流を低減可能なワイドギャップ半導体装置およびその製造方法を提供することができる。
本発明の一実施の形態に係るワイドギャップ半導体装置の構造を概略的に示す断面模式図である。 本発明の一実施の形態に係るワイドギャップ半導体装置のショットキー電極と第２導電型領域とを位置関係を概略的に示す平面模式図である。 本発明の一実施の形態に係るワイドギャップ半導体装置の製造方法を概略的に示すフロー図である。 本発明の一実施の形態に係るワイドギャップ半導体装置の製造方法を概略的に示すフロー図である。 本発明の一実施の形態に係るワイドギャップ半導体装置の製造方法の第１の工程を概略的に示す断面模式図である。 本発明の一実施の形態に係るワイドギャップ半導体装置の製造方法の第２の工程を概略的に示す断面模式図である。 本発明の一実施の形態に係るワイドギャップ半導体装置の製造方法の第３の工程を概略的に示す断面模式図である。 本発明の一実施の形態に係るワイドギャップ半導体装置の製造方法の第４の工程を概略的に示す断面模式図である。 バリアハイトを測定するためのショットキーバリアダイオードの構成を概略的に示す断面模式図である。 電流密度と電圧との関係を示す図である。 バリアハイトとアニール温度との関係を示す図である。
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。
まず、本発明の一実施の形態に係るワイドギャップ半導体装置であるショットキーバリアダイオード１の構造について、図１を参照して説明する。図１に示すように本実施の形態のショットキーバリアダイオード１は、基板１０と、ショットキー電極４と、オーミック電極３０とを主に有している。基板１０は、ワイドギャップ半導体材料からなり、かつｎ型（第１導電型）を有している。ワイドギャップ半導体材料とは、シリコンよりもバンドギャップの大きい半導体材料のことであり、具体的には炭化珪素、窒化ガリウムおよびダイヤモンドなどが挙げられる。
基板１０は、ｎ+基板１１と、電界停止層１２と、ｎ型領域１４と、ＪＴＥ（Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ）領域１６とを有している。ｎ+基板１１には、単結晶炭化珪素からなる基板にたとえば窒素（Ｎ）などの不純物が含まれている。ｎ+基板に含まれる不純物濃度は、たとえば５×１０18ｃｍ-3程度である。電界停止層１２に含まれる窒素などの不純物濃度はたとえば５×１０17ｃｍ-3程度以上１×１０18ｃｍ-3程度以下である。
ＪＴＥ領域１６は、たとえばアルミニウム（Ａｌ)やホウ素（Ｂ）などの不純物がイオン注入されたｐ型領域である。当該ｐ型領域の不純物濃度は、たとえば２×１０17ｃｍ-3程度である。ＪＴＥ領域１６は、ショットキー電極４の外周部２ａと接触するｐ型領域１６ａと、当該ｐ型領域１６ａの外周側に配置され、ショットキー電極４と接触しないｐ型領域１６ｂとを含んでいる。また基板１０は、ＪＴＥ領域１６を取り囲むようにフィールドストップ領域（図示せず）を有していても構わない。フィールドストップ領域は、たとえばリン（Ｐ）などがイオン注入されたｎ+型領域である。
ショットキー電極４は、基板１０の一方の主面１０Ａ上に設けられており、たとえばチタン（Ｔｉ）からなる。ショットキー電極４として、チタン以外にもたとえばニッケル（Ｎｉ）、窒化チタン（ＴｉＮ）、金（Ａｕ）、モリブデン（Ｍｏ)およびタングステン（Ｗ）などを用いても構わない。ショットキー電極４は単一の材料からなる。単一の材料とは、同じ元素からなる単体から成っている場合および同じ化合物から成っている場合を含む。また、当該材料をたとえばスパッタリングやメッキで形成した後に、当該材料の一部を加熱することにより当該材料の一部における結合状態が変化した場合であっても、結合状態が変化した部分と結合状態が変化していない部分とは単一の材料である。
ショットキー電極４は、第１のバリアハイトを有する第１の領域３と、第１のバリアハイトよりも高い第２のバリアハイトを有する第２の領域２とを含む。第２の領域２はショットキー電極４の外周部２ａを含む。第２の領域２は、ショットキー電極４の外周部２ａの全部を含んでいても構わないし、外周部２ａの一部を含んでいても構わない。好ましくは、第２の領域２は、ショットキー電極４の外周部２ａの全部を含んでいる。
図２を参照して、基板１０の法線方向から見て、第１の領域３は第２の領域２に取り囲まれている。ショットキー電極４の形状は基板１０の法線方向から見てたとえば正方形状である。ショットキー電極４の一辺Ｌ１の長さはたとえば１ｍｍである。ショットキー電極４の一辺Ｌ１の長さはたとえば５ｍｍや７ｍｍであっても構わない。好ましくは、第２の領域２の基板１０の主面１０Ａに平行な方向であって、かつショットキー電極４の外周部２ａから中央に向かう方向の幅Ｌ２は２μｍ以上１００μｍ以下である。好ましくは、ショットキー電極４の外周部２ａは、ｐ型領域１６ａと接している。
図１を参照して、ショットキー電極４の第１の領域３および第２の領域２に接してパッド電極６０が形成されている。パッド電極６０はたとえばアルミニウムからなる。パッド電極６０、第２の領域２および基板１０の主面１０Ａに接して保護膜７０が形成されている。また、ｎ+基板１１と接してオーミック電極３０が配置されている。オーミック電極３０はたとえばニッケルからなる。さらに、オーミック電極３０に接してたとえばチタン、ニッケル、銀やそれらからなる合金からなるパッド電極４０が配置されている。
次に、本発明の一実施の形態に係るワイドギャップ半導体装置であるショットキーバリアダイオードの製造方法について、図３〜図９を参照して説明する。
図５を参照して、まず、工程（Ｓ１０：図３）として、基板準備工程が実施される。この工程（Ｓ１０）では、たとえばポリタイプが４Ｈである単結晶炭化珪素からなるインゴット（図示しない）をスライスすることにより、導電型がｎ型（第１導電型）のｎ+基板１１が準備される。ｎ+基板には、たとえば窒素（Ｎ）などの不純物が含まれている。ｎ+基板に含まれる不純物濃度は、たとえば５×１０18ｃｍ-3程度である。
次に、ｎ+基板１１上に電界停止層１２が形成される。電界停止層１２はｎ型を有する炭化珪素層である。電界停止層１２に含まれる窒素などの不純物濃度はたとえば５×１０17ｃｍ-3程度以上１×１０18ｃｍ-3程度以下である。その後、電界停止層１２上に導電型がｎ型（第１導電型）であるｎ型領域１４がエピタキシャル成長により形成される。これにより、ワイドギャップ半導体材料からなり、第１導電型を有する基板１０が準備される。
次に、工程（Ｓ２０：図３）として、イオン注入工程が実施される。この工程（Ｓ２０）では、図６を参照して、まず、たとえばＪＴＥ領域１６が形成される領域に開口を有する二酸化珪素からなるマスクが基板１０上に形成される。その後、たとえばＡｌ（アルミニウム）イオンが、ｎ型領域１４内に注入されることにより、導電型がｐ型（第２導電型）のＪＴＥ領域１６が形成される。ＪＴＥ領域１６の不純物濃度は、たとえば２×１０17ｃｍ-3程度である。
次に、工程（Ｓ３０：図３）として、活性化アニール工程が実施される。この工程（Ｓ３０）では、たとえばアルゴンなどの不活性ガス雰囲気中、１８００℃程度の温度で基板１０が加熱されることにより、ＪＴＥ領域１６がアニールされ、上記工程（Ｓ２０）にて導入された不純物が活性化される。これにより、不純物が導入された領域において所望のキャリアが生成する。
次に、工程（Ｓ４０：図３）として、ショットキー電極形成工程が実施される。ショットキー電極形成工程は、好ましくは、電極形成工程（Ｓ４１：図４）、電極全体加熱工程（Ｓ４２：図４）および電極局所加熱工程（Ｓ４３：図４）を含んでいる。まず、電極形成工程（Ｓ４１）では、単一の材料からなるショットキー電極４が基板１０に接して形成される。ショットキー電極４は、たとえばチタン（Ｔｉ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、窒化チタン（ＴｉＮ）などの金属膜である。具体的には、図７を参照して、ショットキー電極４は、基板１０の主面１０Ａにおいてｎ型領域１４と接し、かつ基板１０の主面１０Ａにおいてｐ型領域１６ａと接するように形成される。また、ショットキー電極の外周部２ａは基板１０の主面１０Ａにおいて、ｐ型領域１６ａと接するように形成される。
次に、電極全体加熱工程（Ｓ４２）が実施される。この工程（Ｓ４２）では、基板１０の主面１０Ａに形成されたショットキー電極４の全体が加熱される。ショットキー電極４全体の加熱はたとえばレーザーアニールを用いて行われる。ショットキー電極４が形成された基板１０を加熱炉に配置して、不活性ガス雰囲気中においてショットキー電極４全体が加熱されても構わない。ショットキー電極４は、たとえば３００℃程度にまで加熱される。
次に、電極局所加熱工程（Ｓ４３）が実施される。この工程（Ｓ４３）では、図８を参照して、ショットキー電極４の外周部２ａおよび外周部２ａを含む第２の領域２が局所的に加熱される。ショットキー電極４の外周部２ａおよび外周部２ａを含む第２の領域２の加熱は好ましくはレーザーアニールにより行われる。ショットキー電極４の外周部２ａおよび外周部２ａを含む第２の領域２の加熱は電子ビーム（Ｅｌｅｃｔｒｏｎ Ｂｅａｍ）によって行われても構わない。また、ショットキー電極４の外周部２ａは、たとえば４５０℃程度以上５５０℃程度以下まで加熱される。電極局所加熱工程（Ｓ４３）におけるショットキー電極４の加熱温度は、電極全体加熱工程（Ｓ４２）におけるショットキー電極４の加熱温度よりも高い。ショットキー電極４の外周部２ａ全部が局所的に加熱されても構わないし、外周部２ａの一部が局所的に加熱されても構わない。好ましくは、電極局所加熱工程（Ｓ４３）は電極全体加熱工程（Ｓ４２）の後に行われる。
電極局所加熱工程（Ｓ４３）によってショットキー電極４の外周部２ａを含む第２の領域２を加熱することにより、当該第２の領域２のバリアハイトが、ショットキー電極４の局所加熱されていない第１の領域３のバリアハイトよりも高くなる。言い換えば、電極局所加熱工程（Ｓ４３）によって、第１のバリアハイトを有する第１の領域３と、第１のバリアハイトよりも高い第２のバリアハイトを有する第２の領域２とを含むショットキー電極４が形成される。第１の領域３の第１のバリアハイトはたとえば０．８５ｅＶ程度であり、第２の領域２の第２のバリアハイトはたとえば１．１５ｅＶ程度である。第２の領域２の第２のバリアハイトは、第１の領域３の第１のバリアハイトよりも０．１ｅＶ以上高く、好ましくは０．２０ｅＶ以上高い。
レーザーアニールには、たとえばＹＡＧレーザーが用いられ、より具体的には波長が３５５ｎｍ（３倍波）のＹＶＯ4の固体レーザーが用いられる。レーザーの照射ビームスポットの直径はたとえば２００μｍ以上３００μｍ以下である。照射ビームスポットのショットキー電極４表面における面積は０．０３ｍｍ2以上であることが好ましい。照射ビームスポットは前の照射ビームスポットと重なるように移動する。たとえば、２０ｋＨｚのパルスレーザーを毎秒１０００ｍｍで走査する場合、照射ビームスポットの走査ステップは５０μｍである。照射ビームスポットは互いに重なり合いながら、ショットキー電極４上をある一定の方向（走査方向）へ走査される。
次に、パッド電極および保護膜形成工程が実施される。具体的には、ショットキー電極４上に接して、たとえばアルミニウムからなるパッド電極６０が形成される。その後、パッド電極６０、ショットキー電極４の第２の領域２および基板１０の主面１０Ａと接して保護膜７０が形成される。
次に、オーミック電極形成工程が実施される。具体的には、基板１０の主面１０Ａとは反対の面（裏面）の研削が行われ、裏面と接触してたとえばニッケルからなるオーミック電極３０が形成される。その後、オーミック電極３０と接してたとえばチタン、ニッケル、銀やそれらからなる合金からなるパッド電極４０が形成される。
次に、工程（Ｓ５０：図３）として、パッシベーション保護膜形成工程が実施される。具体的には、たとえばプラズマＣＶＤ法により、パッド電極６０、第２の領域２および炭化珪素基板１０の主面１０ａに接するパッシベーション保護膜７０が形成される。パッシベーション保護膜７０は、たとえば二酸化珪素（ＳｉＯ2）、窒化珪素（ＳｉＮ）またはそれらの積層膜からなる。これにより、図１に示すワイドギャップ半導体装置としてのショットキーバリアダイオード１が完成する。
なお、本実施の形態において、第１導電型をｎ型とし、かつ第２導電型をｐ型として説明したが、第１導電型がｐ型であってかつ第２導電型がｎ型であっても構わない。また、本実施の形態においては、ワイドギャップ半導体装置としてショットキーバリアダイオードを例に挙げて説明したが本発明はこれに限定されない。ワイドギャップ半導体装置はショットキー接合を有するトランジスタであればよく、たとえばＭＥＳＦＥＴ（Ｍｅｔａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）やＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）などであってもよい。
次に、実施の形態１に係るショットキーバリアダイオード１およびその製造方法の作用効果について説明する。
本実施の形態に係るショットキーバリアダイオード１によれば、ショットキー電極４の外周部２ａは、第１のバリアハイトよりも高い第２のバリアハイトを有する第２の領域２を含む。電界が集中しやすいショットキー電極４の外周部２ａを高いバリアハイトを有する第２の領域２により構成することにより、ショットキー界面にかかる電界により発生するリーク電流を効率的に低減することができる。
また本実施の形態に係るショットキーバリアダイオード１は炭化珪素からなる。これにより、耐圧の大きいショットキーバリアダイオード１が得られる。
さらに本実施の形態に係るショットキーバリアダイオード１によれば、第２の領域２の基板１０の主面１０Ａに平行な方向であってかつショットキー電極４の外周部２ａから中央に向かう方向の幅は２μｍ以上１００μｍ以下である。
さらに本実施の形態に係るショットキーバリアダイオード１によれば、基板１０は、ショットキー電極４の外周部２ａと接するｐ型領域１６ａ（第２導電型領域）を含む。これにより、ショットキー電極４の外周部２ａの電界を緩和することができる。
本実施の形態に係るショットキーバリアダイオード１の製造方法によれば、ショットキー電極４の外周部２ａを局所的に加熱する工程を有している。ショットキー電極４の外周部２ａを局所的に加熱することにより、電界が集中しやすいショットキー電極４の外周部２ａのバリアハイトを高めることができる。これにより、ショットキー界面にかかる電界により発生するリーク電流を効率的に低減することができる。
また本実施の形態に係るショットキーバリアダイオード１の製造方法によれば、ショットキー電極４の外周部２ａを局所的に加熱する工程は、レーザーアニールにより行われる。これにより、精度良くショットキー電極４の外周部２ａを局所的に加熱することができる。
さらに本実施の形態に係るショットキーバリアダイオード１の製造方法によれば、ショットキー電極４を形成する工程は、ショットキー電極４の外周部２ａを局所的に加熱する工程の前に、ショットキー電極４全体を加熱する工程を含む。これにより、ショットキー電極４のバリアハイトを適切な値に調整することができる。
さらに本実施の形態に係るショットキーバリアダイオード１の製造方法によれば、ショットキー電極４全体を加熱する工程は、レーザーアニールにより行われる。これにより、効率的にショットキー電極４を加熱することができる。
本実施例では、ショットキー電極のアニール温度とショットキーバリアダイオードのバリアハイトとの関係を調査した。まず、図９に示すようなショットキーバリアダイオードを実施の形態１で説明した方法と同様の方法により製造した。具体的には、ショットキー電極４はチタンとした。ｎ+基板１１上に電界停止層１２を形成し、電界停止層１２上にｎ-ドリフト層を形成した。ｎ+基板１１の電界停止層１２とは反対側にオーミック電極３０を形成した。ショットキー電極４をレーザーアニールにより加熱した。レーザーアニールの温度を、室温（As-depo）、３００℃、４５０℃、５００℃および５５０℃とした。アニール時間は全ての温度条件において５分であった。図１０に示すように、アニール温度の違う５種類のショットキーバリアダイオードの電圧を０Ｖ〜２．５Ｖまで変化させながら電流密度を測定した。以下の数式を用いてバリアハイト（φb）を算出した。なお、Ｊ0は電圧が０Ｖのときの電流密度であり、ｋはボルツマン定数、Ａ*はリチャードソン定数、ｅは単位電荷、Ｔは温度である。
Figure 2014053393
バリアハイトとアニール温度との関係について図１１を参照して説明する。図１１に示すように、アニール温度が４５０℃以下の領域においてアニール温度が高くなるとバリアハイトが大きくなる傾向がある。アニール温度が室温（つまりアニールなし）の場合、バリアハイトは０．７５ｅＶ程度であり、アニール温度が３００℃の場合、バリアハイトは０．８５ｅＶ程度であった。アニール温度が４５０℃程度から５５０℃程度においてバリアハイトは１．２０ｅＶ程度であった。以上より、ショットキー電極４の外周部２ａを含む第２の領域２を局所的に加熱することにより、第２の領域２のバリアハイトを局所的な加熱がされていない第１の領域３のバリアハイトよりも高くすることができることが確認された。
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
１ ショットキーバリアダイオード、２ 第２の領域、２ａ 外周部、３ 第１の領域、４ ショットキー電極、１０ 基板、１０Ａ 主面、１１ ｎ+基板、１２ 電界停止層、１４ 第１導電型領域、１６ａ，１６ｂ ｐ型領域、１６Ａ 第１のガードリング領域、１６Ｂ 第２のガードリング領域、３０ オーミック電極、４０，６０ パッド電極、７０ 保護膜。

Claims (8)

  1. ワイドギャップ半導体材料からなり、かつ第１導電型を有する基板と、
    前記基板上に接して配置され、かつ単一の材料からなるショットキー電極とを備え、
    前記ショットキー電極は、第１のバリアハイトを有する第１の領域と、前記第１のバリアハイトよりも高い第２のバリアハイトを有する第２の領域とを含み、
    前記第２の領域は前記ショットキー電極の外周部を含む、ワイドギャップ半導体装置。
  2. 前記ワイドギャップ半導体材料は、炭化珪素である、請求項１に記載のワイドギャップ半導体装置。
  3. 前記第２の領域の前記基板の主面に平行な方向であってかつ前記ショットキー電極の前記外周部から中央に向かう方向の幅は２μｍ以上１００μｍ以下である、請求項１または２に記載のワイドギャップ半導体装置。
  4. 前記基板は、前記ショットキー電極の前記外周部と接する第２導電型領域を含む、請求項１〜３のいずれか１項に記載のワイドギャップ半導体装置。
  5. ワイドギャップ半導体材料からなり、第１導電型を有する基板を準備する工程と、
    前記基板に接し、単一の材料からなるショットキー電極を形成する工程とを備え、
    前記ショットキー電極を形成する工程は、前記ショットキー電極の外周部を局所的に加熱する工程を含む、ワイドギャップ半導体装置の製造方法。
  6. 前記ショットキー電極の前記外周部を局所的に加熱する工程は、レーザーアニールにより行われる、請求項５に記載のワイドギャップ半導体装置の製造方法。
  7. 前記ショットキー電極を形成する工程は、前記ショットキー電極の前記外周部を局所的に加熱する工程の前に、前記ショットキー電極全体を加熱する工程を含む、請求項５または６に記載のワイドギャップ半導体装置の製造方法。
  8. 前記ショットキー電極全体を加熱する工程は、レーザーアニールにより行われる、請求項７に記載のワイドギャップ半導体装置の製造方法。
JP2012195798A 2012-09-06 2012-09-06 ワイドギャップ半導体装置およびその製造方法 Pending JP2014053393A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012195798A JP2014053393A (ja) 2012-09-06 2012-09-06 ワイドギャップ半導体装置およびその製造方法
PCT/JP2013/068605 WO2014038281A1 (ja) 2012-09-06 2013-07-08 ワイドギャップ半導体装置およびその製造方法
US13/947,765 US20140061670A1 (en) 2012-09-06 2013-07-22 Wide gap semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012195798A JP2014053393A (ja) 2012-09-06 2012-09-06 ワイドギャップ半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2014053393A true JP2014053393A (ja) 2014-03-20

Family

ID=50186205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012195798A Pending JP2014053393A (ja) 2012-09-06 2012-09-06 ワイドギャップ半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US20140061670A1 (ja)
JP (1) JP2014053393A (ja)
WO (1) WO2014038281A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019016718A (ja) * 2017-07-08 2019-01-31 株式会社Flosfia 半導体装置
JP2019016720A (ja) * 2017-07-08 2019-01-31 株式会社Flosfia 半導体装置の製造方法
JP2019016719A (ja) * 2017-07-08 2019-01-31 株式会社Flosfia 半導体装置
JP2022502831A (ja) * 2019-07-11 2022-01-11 ウィーン セミコンダクターズ テクノロジー カンパニー リミテッド 半導体素子及びその製造方法
JPWO2022045160A1 (ja) * 2020-08-27 2022-03-03
US11450774B2 (en) 2017-07-08 2022-09-20 Flosfia Inc. Semiconductor device including two or more adjustment regions
US12316431B2 (en) 2019-12-31 2025-05-27 Datang Mobile Communications Equipment Co., Ltd. Satellite beam offset processing method, device and medium

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11721547B2 (en) * 2013-03-14 2023-08-08 Infineon Technologies Ag Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device
US20150255362A1 (en) 2014-03-07 2015-09-10 Infineon Technologies Ag Semiconductor Device with a Passivation Layer and Method for Producing Thereof
FR3030781B1 (fr) 2014-12-19 2016-12-16 Commissariat Energie Atomique Procede de realisation d'un detecteur de neutrons et detecteur de neutrons
US20160284872A1 (en) * 2015-03-26 2016-09-29 Electronics And Telecommunications Research Institute Schottky diode
CN111326590A (zh) * 2020-02-19 2020-06-23 珠海格力电器股份有限公司 半导体装置及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51135364A (en) * 1975-05-19 1976-11-24 Matsushita Electronics Corp Method of manufacturing schottky type barrier semiconductor device
JPS6016562U (ja) * 1984-06-07 1985-02-04 松下電子工業株式会社 シヨツトキ障壁形半導体装置
JPH10125937A (ja) * 1996-10-18 1998-05-15 Rohm Co Ltd ショットキーバリア半導体装置
JPH11330498A (ja) * 1998-05-07 1999-11-30 Fuji Electric Co Ltd ショットキーバリアダイオードおよびその製造方法
JP2000196107A (ja) * 1998-12-25 2000-07-14 Fuji Electric Co Ltd ショットキ―バリアダイオ―ド
JP4506100B2 (ja) * 2003-05-09 2010-07-21 三菱電機株式会社 炭化珪素ショットキーバリアダイオードの製造方法
JP2006120761A (ja) * 2004-10-20 2006-05-11 Kansai Tlo Kk 半導体装置製造方法
JP4333782B2 (ja) * 2007-07-05 2009-09-16 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP2010003841A (ja) * 2008-06-19 2010-01-07 Toyota Motor Corp 縦型のショットキーダイオード

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11450774B2 (en) 2017-07-08 2022-09-20 Flosfia Inc. Semiconductor device including two or more adjustment regions
JP2019016720A (ja) * 2017-07-08 2019-01-31 株式会社Flosfia 半導体装置の製造方法
JP2019016719A (ja) * 2017-07-08 2019-01-31 株式会社Flosfia 半導体装置
JP2019016718A (ja) * 2017-07-08 2019-01-31 株式会社Flosfia 半導体装置
JP6999103B2 (ja) 2017-07-08 2022-01-18 株式会社Flosfia 半導体装置
JP6999105B2 (ja) 2017-07-08 2022-01-18 株式会社Flosfia 半導体装置の製造方法
JP6999104B2 (ja) 2017-07-08 2022-01-18 株式会社Flosfia 半導体装置
JP2022502831A (ja) * 2019-07-11 2022-01-11 ウィーン セミコンダクターズ テクノロジー カンパニー リミテッド 半導体素子及びその製造方法
TWI772714B (zh) * 2019-07-11 2022-08-01 大陸商瑞能半導體科技股份有限公司 半導體器件及其製造方法
US11264450B2 (en) 2019-07-11 2022-03-01 Ween Semiconductors Technology Co., Ltd. Semiconductor device and manufacturing method
US12316431B2 (en) 2019-12-31 2025-05-27 Datang Mobile Communications Equipment Co., Ltd. Satellite beam offset processing method, device and medium
JPWO2022045160A1 (ja) * 2020-08-27 2022-03-03
WO2022045160A1 (ja) * 2020-08-27 2022-03-03 新電元工業株式会社 ワイドギャップ半導体装置
JP7369302B2 (ja) 2020-08-27 2023-10-25 新電元工業株式会社 ワイドギャップ半導体装置
US12363927B2 (en) 2020-08-27 2025-07-15 Shindengen Electric Manufacturing Co., Ltd. Wide gap semiconductor device

Also Published As

Publication number Publication date
WO2014038281A1 (ja) 2014-03-13
US20140061670A1 (en) 2014-03-06

Similar Documents

Publication Publication Date Title
JP2014053393A (ja) ワイドギャップ半導体装置およびその製造方法
JP6566812B2 (ja) 炭化珪素半導体装置及びその製造方法
US8969993B2 (en) Wide gap semiconductor device and method for manufacturing same
JP6540585B2 (ja) 炭化珪素半導体装置およびその製造方法
CN103311317B (zh) 碳化硅半导体装置及其制造方法
JP2014078660A (ja) ワイドギャップ半導体装置およびその製造方法
JP6477106B2 (ja) 半導体装置
JP6010773B2 (ja) 半導体素子及びその製造方法
WO2014112204A1 (ja) 炭化珪素半導体装置
JP2014063948A (ja) 炭化珪素半導体装置の製造方法
WO2010021136A1 (ja) 半導体装置および半導体装置の製造方法
JP2015173158A (ja) ワイドバンドギャップ半導体装置
JP2014170891A (ja) 炭化珪素基板、炭化珪素基板の製造方法および炭化珪素半導体装置の製造方法
JP5401356B2 (ja) 半導体装置の製造方法
JP2015076592A (ja) 炭化珪素半導体装置およびその製造方法
JP2016046310A (ja) 炭化珪素半導体装置の製造方法
JP2014011342A (ja) 炭化珪素半導体装置
US12414315B2 (en) Silicon carbide Schottky barrier diode
JP2017224694A (ja) 炭化珪素半導体装置およびその製造方法
JP6028676B2 (ja) 炭化珪素半導体装置
JP2014241345A (ja) 炭化珪素半導体装置の製造方法
JP6953876B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2004022796A (ja) 炭化珪素半導体素子およびその形成方法
JP2025023651A (ja) 炭化珪素半導体装置およびその製造方法
JP6200107B1 (ja) ワイドギャップ型半導体装置