JP2014042954A5 - - Google Patents

Description

ＭＥＭＳ構造体３は、窒化膜１２に積層された第１導電層１３および第２導電層１４を
フォトリソグラフィーによりパターニングすることで形成される機械的に可動な部分を有
する構造体であり、空洞部２（キャビティー）内に配置されている。
ＭＥＭＳ構造体３は、例えば、図１（ｃ）に示すようなＭＥＭＳ振動子３ｅである。
ＭＥＭＳ振動子３ｅは、下部電極１３ｅと可動部を有する上部電極１４ｅとを備えてい
る。下部電極１３ｅと上部電極１４ｅとの間には、上部電極１４ｅの可動空間を構成する
空隙部１３ｇが形成されている。空洞部２および空隙部１３ｇは、ＭＥＭＳ振動子３ｅに
積層した第２酸化膜１５、第３酸化膜１６、および下部電極１３ｅと上部電極１４ｅとの
間に形成した第４酸化膜１３ｆ（図示省略）をエッチングにより除去（リリースエッチング）することによって形成されている。
第２酸化膜１５、第３酸化膜１６、および第４酸化膜１３ｆは、いわゆる犠牲層であり、これらの犠牲層がリリースエッチングされることで、上部電極１４ｅが下部電極１３ｅから遊離した片持ち構造の可動電極構造が形成される。

また、外部の電気回路部は、半導体回路としてＭＥＭＳ素子１００と一体に構成するこ
とができる。つまり、例えば、第１酸化膜１１、窒化膜１２は、電気回路部を構成する回
路領域の素子分離層として、ＭＥＭＳ構造体３を構成する第１導電層１３、第２導電層１
４は、回路領域のゲート電極として、第２酸化膜１５、第３酸化膜１６、第４酸化膜１３ｆ、保護膜１７は、層間絶縁部を形成する層間絶縁層（絶縁膜）や保護膜として、また、第１配線層２１ａ、第２配線層２１ｂは、上層配線部としての回路配線層などとして、半導体回路を形成する材料と共用することができる。換言すると、ＭＥＭＳ素子１００は、半導体回路の製造工程において形成することができる。特に半導体で形成する可動電極を有するＭＥＭＳ振動子の場合には、水晶などの振動子に比較して半導体プロセスに容易に組み入れることができる。

図３（ｃ）：次に、窒化膜１２に、ＭＥＭＳ構造体３および犠牲層の一部を構成する第
２酸化膜１５を積層し形成する。
具体的には、まず、窒化膜１２の上に第１導電層１３を積層し、フォトリソグラフィー
によりパターニングする。第１導電層１３は、ＭＥＭＳ構造体３の一部を構成するポリシ
リコン層であり、積層後にイオン注入をして所定の導電性を持たせる。次に、第１導電層
１３と第２導電層１４との間に必要な犠牲層を形成する。例えば、ＭＥＭＳ振動子３ｅ（
図１（ｃ））の場合には、熱酸化により下部電極１３ｅの表面に第４酸化膜１３ｆを形成する。
次に、第２導電層１４を積層し、フォトリソグラフィーによりパターニングする。第２
導電層１４は、ＭＥＭＳ構造体３の一部、および側壁部２０の最下層を構成するポリシリ
コン層であり、積層後にイオン注入をして所定の導電性を持たせる。
第１導電層１３、および第２導電層１４のパターニングは、所定のＭＥＭＳ構造体３が
形成され、かつ、ウェハー基板１を平面視したときに、第１導電層１３あるいは第２導電
層１４と下層配線部５とが重なるそれぞれの領域の中央部分と重なる窒化膜１２の領域に
、貫通孔１２ｈが形成されるように行なう。また、電気接続部５０を、第１導電層１３あ
るいは第２導電層１４に貫通させて形成する場合には、図３（ｃ）に示すように、貫通孔
１２ｈに重なる位置に貫通孔を形成する。
次に、犠牲層の一部を構成する第２酸化膜１５を積層する。第２酸化膜１５は、半導体
プロセスでは、層間膜（ＩＭＤ（Inter Metal Dielectric））として形成され、好適例としてＴＥＯＳ（Tetraethoxysilane）を用いて平坦化している。半導体プロセスの世代によっては、ＣＭＰ（Chemical Mechanical Polishing）などによる平坦化を行なっても良い。

図３（ｆ）：保護膜１７を積層し、開口３１が露出するように開口部を設けてフォトリ
ソグラフィーによりパターニングする。保護膜１７は、半導体プロセスで一般的な保護膜
（例えばＳｉＯ2膜やＳｉＮの２層膜）であれば良く、ポリイミド膜などであっても良い
。
次に、ウェハー基板１をエッチング液に晒し、犠牲層としての第２酸化膜１５、第３酸
化膜１６、および第４酸化膜１３ｆ（ＭＥＭＳ構造体３が図１（ｃ）に示すようなＭＥＭＳ振動子３ｅの場合）をリリースエッチングすることで、ＭＥＭＳ構造体３を形成する。