[go: up one dir, main page]

JP2013516064A - Etching solution and method for manufacturing electronic device - Google Patents

Etching solution and method for manufacturing electronic device Download PDF

Info

Publication number
JP2013516064A
JP2013516064A JP2012545844A JP2012545844A JP2013516064A JP 2013516064 A JP2013516064 A JP 2013516064A JP 2012545844 A JP2012545844 A JP 2012545844A JP 2012545844 A JP2012545844 A JP 2012545844A JP 2013516064 A JP2013516064 A JP 2013516064A
Authority
JP
Japan
Prior art keywords
semiconductor layer
electronic device
etching solution
weight
transition metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012545844A
Other languages
Japanese (ja)
Inventor
パーク，キーホン
リー，キベオム
チョー，サムヨン
ク，ビョンスー
チョイ，ジョンへオン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dongjin Semichem Co Ltd
Original Assignee
Dongjin Semichem Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongjin Semichem Co Ltd filed Critical Dongjin Semichem Co Ltd
Priority claimed from PCT/KR2010/008941 external-priority patent/WO2011078512A2/en
Publication of JP2013516064A publication Critical patent/JP2013516064A/en
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • H10P50/00—

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Weting (AREA)
  • Thin Film Transistor (AREA)

Abstract

電子素子の金属電極と真性半導体層との間に配置されたドーピングされた半導体層を、該真性半導体層に対して選択的にエッチングするエッチング液であり、遷移金属及び／または遷移金属塩；及びフッ酸及び／またはフッ素を含む無機塩；を含むエッチング液が提示される。  An etchant that selectively etches a doped semiconductor layer disposed between a metal electrode and an intrinsic semiconductor layer of an electronic device with respect to the intrinsic semiconductor layer, a transition metal and / or a transition metal salt; and An etchant is provided that includes an inorganic salt containing hydrofluoric acid and / or fluorine.

Description

本発明は、エッチング液及び該エッチング液を使用する電子素子の製造方法に関する。   The present invention relates to an etching solution and a method for manufacturing an electronic device using the etching solution.

電子素子の一種である薄膜トランジスタ（thin film
transistor）は、液晶表示装置（liquid crystal display）または有機発光表示装置（organic light emitting display）のような平板表示装置で、スイッチング素子として使われる。薄膜トランジスタは、例えば、図１Ｆに図示された構造を有することができる。図１Ｆで、絶縁基板１０上に、ゲート電極２が配置され、ゲート電極２上に、ゲート絶縁層３が配置され、ゲート絶縁層３上に、一般的に、ドーピングされていない真性半導体層であるチャンネル層４が配置され、前記チャンネル層４上に、一般的にドーピングされた半導体層であるオーミックコンタクト層５ａ，５ｂが配置され、前記オーミックコンタクト層５ａ，５ｂ上に、ドレイン／ソース電極６ａ，６ｂが配置される。 Thin film transistor (thin film)
A transistor is a flat panel display such as a liquid crystal display or an organic light emitting display, and is used as a switching element. The thin film transistor may have, for example, the structure illustrated in FIG. 1F. In FIG. 1F, a gate electrode 2 is disposed on an insulating substrate 10, a gate insulating layer 3 is disposed on the gate electrode 2, and an undoped intrinsic semiconductor layer is generally formed on the gate insulating layer 3. A channel layer 4 is disposed, ohmic contact layers 5a and 5b, which are generally doped semiconductor layers, are disposed on the channel layer 4, and drain / source electrodes 6a are disposed on the ohmic contact layers 5a and 5b. , 6b are arranged.

図１Ｆの離隔されたドレイン／ソース電極６ａ，６ｂ及び離隔されたオーミックコンタクト層５ａ，５ｂは、図１Ｄで、電極層６及びオーミックコンタクト層５を順次にエッチングすることによって得られる。電極層６のエッチングには、湿式エッチングが使われ、オーミックコンタクト層５のエッチングには、乾式エッチングが使われる。従って、製造工程が複雑である。   The separated drain / source electrodes 6a and 6b and the separated ohmic contact layers 5a and 5b of FIG. 1F are obtained by sequentially etching the electrode layer 6 and the ohmic contact layer 5 in FIG. 1D. Wet etching is used for etching the electrode layer 6, and dry etching is used for etching the ohmic contact layer 5. Therefore, the manufacturing process is complicated.

従来のエッチング液は、オーミックコンタクト層５より、ゲート絶縁層３、絶縁基板１０、チャンネル層４に対して、さらに高いエッチング能を示した。従って、オーミックコンタクト層５のエッチングに、湿式エッチングを適用することができなかった。   The conventional etching solution showed higher etching ability than the ohmic contact layer 5 with respect to the gate insulating layer 3, the insulating substrate 10, and the channel layer 4. Therefore, the wet etching cannot be applied to the etching of the ohmic contact layer 5.

本発明の一側面は、新しい組成を有するエッチング液を提供することである。
本発明の他の側面は、前記エッチング液を使用する電子素子の製造方法を提供することである。 One aspect of the present invention is to provide an etchant having a new composition.
Another aspect of the present invention is to provide a method for manufacturing an electronic device using the etching solution.

本発明の一側面によって、電子素子の金属電極と真性半導体層との間に配置されたドーピングされた半導体層を、前記真性半導体層に対して選択的にエッチングするエッチング液であり、遷移金属、遷移金属塩、またはそれらの混合物；及びフッ酸、フッ素を含む無機塩、またはそれらの混合物；を含むエッチング液が提供される。   According to one aspect of the present invention, there is provided an etchant that selectively etches a doped semiconductor layer disposed between a metal electrode of an electronic device and an intrinsic semiconductor layer with respect to the intrinsic semiconductor layer, the transition metal, An etchant is provided that includes a transition metal salt, or a mixture thereof; and an inorganic salt containing hydrofluoric acid, fluorine, or a mixture thereof.

本発明の他の一側面によって、電子素子の金属電極と真性半導体層との間に配置されたドーピングされた半導体層を、前記真性半導体層に対して選択的にエッチングする段階を含む電子素子の製造方法であり、前記エッチング段階に使われるエッチング液が、遷移金属、遷移金属塩、またはそれらの混合物；及びフッ酸、フッ素を含む無機塩、またはそれらの混合物；を含む電子素子の製造方法が提供される。   According to another aspect of the present invention, there is provided an electronic device including a step of selectively etching a doped semiconductor layer disposed between a metal electrode and an intrinsic semiconductor layer of the electronic device with respect to the intrinsic semiconductor layer. A method of manufacturing an electronic device, wherein an etching solution used in the etching step includes a transition metal, a transition metal salt, or a mixture thereof; and an inorganic salt containing hydrofluoric acid or fluorine, or a mixture thereof. Provided.

本発明の一側面によるエッチング液は、電子素子の金属電極と真性半導体層との間に配置されたドーピングされた半導体層を、前記真性半導体層に対して選択的にエッチングすることによって、電子素子製造工程の単純化、製造工程の効率性上昇、生産費節減、及び／または電子素子の性能向上が可能である。   An etching solution according to one aspect of the present invention selectively etches a doped semiconductor layer disposed between a metal electrode of an electronic device and an intrinsic semiconductor layer with respect to the intrinsic semiconductor layer, thereby providing an electronic device. It is possible to simplify the manufacturing process, increase the efficiency of the manufacturing process, reduce production costs, and / or improve the performance of the electronic device.

例示的な一具現例による薄膜トランジスタ製造工程を説明するための断面図である。It is sectional drawing for demonstrating the thin-film transistor manufacturing process by one illustrative implementation example. 例示的な一具現例による薄膜トランジスタ製造工程を説明するための断面図である。It is sectional drawing for demonstrating the thin-film transistor manufacturing process by one illustrative implementation example. 例示的な一具現例による薄膜トランジスタ製造工程を説明するための断面図である。It is sectional drawing for demonstrating the thin-film transistor manufacturing process by one illustrative implementation example. 例示的な一具現例による薄膜トランジスタ製造工程を説明するための断面図である。It is sectional drawing for demonstrating the thin-film transistor manufacturing process by one illustrative implementation example. 例示的な一具現例による薄膜トランジスタ製造工程を説明するための断面図である。It is sectional drawing for demonstrating the thin-film transistor manufacturing process by one illustrative implementation example. 例示的な一具現例による薄膜トランジスタ製造工程を説明するための断面図である。It is sectional drawing for demonstrating the thin-film transistor manufacturing process by one illustrative implementation example. 評価例１で使われた薄膜トランジスタに係わる走査電子顕微鏡写真である。2 is a scanning electron micrograph of a thin film transistor used in Evaluation Example 1. 実施例１のエッチング液でエッチングされた後の薄膜トランジスタに係わる走査電子顕微鏡写真である。2 is a scanning electron micrograph of a thin film transistor after being etched with the etching solution of Example 1. FIG. 実施例２のエッチング液でエッチングされた後の薄膜トランジスタに係わる走査電子顕微鏡写真である。It is a scanning electron micrograph concerning the thin-film transistor after being etched with the etching solution of Example 2. 実施例３のエッチング液でエッチングされた後の薄膜トランジスタに係わる走査電子顕微鏡写真である。It is a scanning electron micrograph concerning the thin-film transistor after being etched with the etching solution of Example 3. 実施例４のエッチング液でエッチングされた後の薄膜トランジスタに係わる走査電子顕微鏡写真である。It is a scanning electron micrograph concerning the thin-film transistor after being etched with the etching solution of Example 4. 実施例５のエッチング液でエッチングされた後の薄膜トランジスタに係わる走査電子顕微鏡写真である。It is a scanning electron micrograph concerning the thin-film transistor after being etched with the etching solution of Example 5. 実施例６のエッチング液でエッチングされた後の薄膜トランジスタに係わる走査電子顕微鏡写真である。It is a scanning electron micrograph concerning the thin-film transistor after being etched with the etching solution of Example 6. 実施例７のエッチング液でエッチングされた後の薄膜トランジスタに係わる走査電子顕微鏡写真である。It is a scanning electron micrograph concerning the thin-film transistor after being etched with the etching solution of Example 7. 実施例８のエッチング液でエッチングされた後の薄膜トランジスタに係わる走査電子顕微鏡写真である。It is a scanning electron micrograph concerning the thin-film transistor after being etched with the etching solution of Example 8. 実施例９のエッチング液でエッチングされた後の薄膜トランジスタに係わる走査電子顕微鏡写真である。It is a scanning electron micrograph concerning the thin-film transistor after being etched with the etching solution of Example 9. 実施例１０のエッチング液でエッチングされた後の薄膜トランジスタに係わる走査電子顕微鏡写真である。It is a scanning electron micrograph concerning the thin-film transistor after being etched with the etching solution of Example 10. 実施例１１のエッチング液でエッチングされた後の薄膜トランジスタに係わる走査電子顕微鏡写真である。It is a scanning electron micrograph concerning the thin-film transistor after being etched with the etching solution of Example 11. 実施例１２のエッチング液でエッチングされた後の薄膜トランジスタに係わる走査電子顕微鏡写真である。It is a scanning electron micrograph concerning the thin-film transistor after being etched with the etching solution of Example 12. 実施例１３のエッチング液でエッチングされた後の薄膜トランジスタに係わる走査電子顕微鏡写真である。It is a scanning electron micrograph concerning the thin-film transistor after being etched with the etching solution of Example 13. 実施例１４のエッチング液でエッチングされた後の薄膜トランジスタに係わる走査電子顕微鏡写真である。It is a scanning electron micrograph concerning the thin-film transistor after being etched with the etching solution of Example 14. 実施例１５のエッチング液でエッチングされた後の薄膜トランジスタに係わる走査電子顕微鏡写真である。It is a scanning electron micrograph concerning the thin-film transistor after being etched with the etching solution of Example 15. 実施例１６のエッチング液でエッチングされた後の薄膜トランジスタに係わる走査電子顕微鏡写真である。It is a scanning electron micrograph concerning the thin-film transistor after being etched with the etching solution of Example 16. 比較例１のエッチング液でエッチングされた後の薄膜トランジスタに係わる走査電子顕微鏡写真である。It is a scanning electron micrograph concerning the thin-film transistor after being etched with the etching solution of Comparative Example 1.

以下、例示的な一具現例によるエッチング液、及び前記エッチング液を使用する電子素子の製造方法について、さらに詳細に説明する。   Hereinafter, an etching solution according to an exemplary embodiment and a method for manufacturing an electronic device using the etching solution will be described in more detail.

例示的な一具現例によるエッチング液は、電子素子の金属電極と真性半導体層との間に配置されたドーピングされた半導体層を、前記真性半導体層に対して選択的にエッチングするエッチング液であり、遷移金属、遷移金属塩、またはそれらの混合物；及びフッ酸、フッ素を含む無機塩、またはそれらの混合物；を含む。   An etchant according to an exemplary embodiment is an etchant that selectively etches a doped semiconductor layer disposed between a metal electrode of an electronic device and an intrinsic semiconductor layer with respect to the intrinsic semiconductor layer. , Transition metals, transition metal salts, or mixtures thereof; and hydrofluoric acid, inorganic salts containing fluorine, or mixtures thereof.

前記エッチング液で、遷移金属または遷移金属の塩から由来した遷移金属イオンは、ドーピングされた半導体層に対してエッチング速度を選択的に向上させる役割を果たす。従って、前記真性半導体層に対してエッチングを抑制しつつ、前記ドーピングされた半導体層だけを選択的にエッチングさせることができる。前記エッチング液は、前記電子素子に含まれた電極層、電極絶縁層、絶縁基板などの他の層に対するエッチングを最小化しつつ、ドーピングされた半導体層だけを選択的にエッチングすることができる。   In the etching solution, transition metal ions derived from a transition metal or a transition metal salt serve to selectively improve the etching rate with respect to the doped semiconductor layer. Therefore, it is possible to selectively etch only the doped semiconductor layer while suppressing etching with respect to the intrinsic semiconductor layer. The etchant can selectively etch only a doped semiconductor layer while minimizing etching of other layers such as an electrode layer, an electrode insulating layer, and an insulating substrate included in the electronic device.

これと異なり、遷移金属または遷移金属塩なしに、フッ酸またはフッ素などを含む従来のエッチング液を使用すれば、前記ドーピングされた半導体層がほとんどエッチングされず、むしろ電極層、電極絶縁層、絶縁基板などがエッチングされる。   In contrast, if a conventional etchant containing hydrofluoric acid or fluorine is used without a transition metal or transition metal salt, the doped semiconductor layer is hardly etched, but rather an electrode layer, an electrode insulating layer, an insulating layer. The substrate or the like is etched.

例えば、前記エッチング液で、前記遷移金属、遷移金属塩、またはそれらの混合物の含有量は、前記エッチング液総重量を基準に、０．００５ないし３０重量％であってもよい。例えば、前記遷移金属、遷移金属塩、またはそれらの混合物の含有量は、前記エッチング液総重量を基準に、０．０５ないし２０重量％であってもよい。例えば、前記遷移金属、遷移金属塩、またはそれらの混合物の含有量は、前記エッチング液総重量を基準に、０．０１ないし１０重量％である。   For example, the content of the transition metal, the transition metal salt, or a mixture thereof in the etching solution may be 0.005 to 30% by weight based on the total weight of the etching solution. For example, the content of the transition metal, transition metal salt, or mixture thereof may be 0.05 to 20% by weight based on the total weight of the etchant. For example, the content of the transition metal, transition metal salt, or mixture thereof is 0.01 to 10% by weight based on the total weight of the etchant.

例えば、前記エッチング液で、前記フッ酸、フッ素を含む無機塩、またはそれらの混合物の含有量は、前記エッチング液総重量を基準に、０．０５ないし３０重量％であってもよい。例えば、前記フッ酸、フッ素を含む無機塩、またはそれらの混合物の含有量は、前記エッチング液総重量を基準に、０．０５ないし２０重量％である。例えば、前記フッ酸、フッ素を含む無機塩、またはそれらの混合物の含有量は、前記エッチング液総重量を基準に、０．０５ないし１０重量％である。   For example, the content of the hydrofluoric acid, fluorine-containing inorganic salt, or a mixture thereof in the etching solution may be 0.05 to 30% by weight based on the total weight of the etching solution. For example, the content of the hydrofluoric acid, the fluorine-containing inorganic salt, or a mixture thereof is 0.05 to 20% by weight based on the total weight of the etching solution. For example, the content of the hydrofluoric acid, the fluorine-containing inorganic salt, or a mixture thereof is 0.05 to 10% by weight based on the total weight of the etching solution.

例えば、前記エッチング液は、前記遷移金属、遷移金属塩、またはそれらの混合物０．００５ないし３０重量％；前記フッ酸、フッ素を含む無機塩、またはそれらの混合物０．０５ないし３０重量％；及び水４０ないし９９．９４５重量％を含んでもよい。   For example, the etching solution may be 0.005 to 30% by weight of the transition metal, transition metal salt, or a mixture thereof; 0.05 to 30% by weight of the hydrofluoric acid, an inorganic salt containing fluorine, or a mixture thereof; It may contain 40 to 99.945% by weight of water.

前記エッチング液で、前記遷移金属は、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、ランタン族元素及びアクチニウム族元素からなる群から選択された一つ以上であってもよい。例えば、前記遷移金属は、Ｃｕである。   In the etching solution, the transition metal is Sc, Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn, Y, Zr, Nb, Mo, Tc, Ru, Rh, Pd, Ag, Cd, One or more selected from the group consisting of Hf, Ta, W, Re, Os, Ir, Pt, Au, Hg, a lanthanum group element, and an actinium group element may be used. For example, the transition metal is Cu.

前記エッチング液で、前記遷移金属塩は、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、ランタン族元素及びアクチニウム族元素からなる群から選択された１種以上の金属のイオンを含む遷移金属塩であってもよい。   In the etching solution, the transition metal salt is Sc, Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn, Y, Zr, Nb, Mo, Tc, Ru, Rh, Pd, Ag, Cd. , Hf, Ta, W, Re, Os, Ir, Pt, Au, Hg, transition metal salts containing ions of one or more metals selected from the group consisting of lanthanum elements and actinium elements .

前記エッチング液で、前記遷移金属塩は、ＣｕＳＯ４、Ｃｕ（ＮＯ３）２、ＣｕＯ、（ＣＨ３ＣＯ２）２Ｃｕ、グルコン酸銅、ＣｕＣｌ、ＣｕＣｌ２、ＣｕＦ２、Ｃｕ（ＯＨ）２、Ｃｕ２Ｓ、Ｆｅ（ＮＯ３）３、ＦｅＳＯ４、Ｎｉ（ＮＯ３）２、ＮｉＳＯ４、ＡｇＮＯ３、Ａｇ２ＳＯ４、（ＣＨ３ＣＯ２）２Ｃｏ、（ＣＨ３ＣＯ２）２Ｐｄ、Ｐｄ（ＮＯ３）２、Ｒｈ（ＣＨ３ＣＯ２）２、Ｒｈ２Ｏ３などからなる群から選択された一つ以上であってもよい。例えば、前記遷移金属塩は、ＣｕＳＯ４である。 In the etching solution, the transition metal salt is CuSO 4 , Cu (NO 3 ) 2 , CuO, (CH 3 CO 2 ) 2 Cu, copper gluconate, CuCl, CuCl 2 , CuF 2 , Cu (OH) 2 , Cu 2 S, Fe (NO 3 ) 3 , FeSO 4 , Ni (NO 3 ) 2 , NiSO 4 , AgNO 3 , Ag 2 SO 4 , (CH 3 CO 2 ) 2 Co, (CH 3 CO 2 ) 2 Pd, It may be one or more selected from the group consisting of Pd (NO 3 ) 2 , Rh (CH 3 CO 2 ) 2 , Rh 2 O 3 and the like. For example, the transition metal salt is CuSO 4 .

前記エッチング液で、前記フッ素を含む無機塩は、ＫＦ、ＬｉＦ、ＮａＦ、ＲｂＦ、ＣｓＦ、ＭｇＦ２、ＮＨ４Ｆ、Ｈ２ＳｉＦ６、ＮａＨＦ２、ＮＨ４Ｆ、ＮＨ４ＨＦ２、ＮＨ４ＢＦ４、ＫＨＦ２、ＡｌＦ３、ＨＢＦ４などのフッ素を含む無機塩から選択された一つ以上であってもよい。前記フッ素を含む無機塩は、フッ酸と混合されて使われもする。 In the etchant, an inorganic salt including fluorine may, KF, LiF, NaF, RbF , CsF, MgF 2, NH 4 F, H 2 SiF 6, NaHF 2, NH 4 F, NH 4 HF 2, NH 4 BF 4 , one or more selected from inorganic salts containing fluorine such as KHF 2 , AlF 3 , HBF 4, and the like. The fluorine-containing inorganic salt may be used by mixing with hydrofluoric acid.

例えば、前記エッチング液は、前記銅または銅塩０．０１ないし１０重量％、前記フッ酸またはフッ素を含む無機塩０．０５ないし１０重量％、及び水８０ないし９９．９４重量％を含んでもよい。   For example, the etching solution may include 0.01 to 10% by weight of the copper or copper salt, 0.05 to 10% by weight of the inorganic salt containing hydrofluoric acid or fluorine, and 80 to 99.94% by weight of water. .

例えば、前記エッチング液は、ＣｕＳＯ４ ０．０１ないし１０重量％、ＨＦ ０．０５ないし１０重量％、及び水８０ないし９９．９４重量％を含む。 For example, the etching solution includes CuSO 4 0.01 to 10% by weight, HF 0.05 to 10% by weight, and water 80 to 99.94% by weight.

前記エッチング液を使用して製造される電子素子で、前記真性半導体層が、非晶質シリコンであってもよい。また、前記ドーピングされた半導体層が、ｎ型ドーパントでドーピングされた非晶質シリコンであってもよい。例えば、前記ドーピングされた半導体層は、ｎ＋非晶質シリコン（ｎ＋ａ−Ｓｉ：Ｈ）である。前記ｎ型ドーパントは、シリコンより最外郭電子が多い周期律表５Ａ族元素であってもよい。例えば、Ｐ、Ａｓ、Ｓｂなどである。前記ｎ型ドーパントがドーピングされる含有量は、５０モル％未満であってもよい。   In the electronic device manufactured using the etching solution, the intrinsic semiconductor layer may be amorphous silicon. The doped semiconductor layer may be amorphous silicon doped with an n-type dopant. For example, the doped semiconductor layer is n + amorphous silicon (n + a-Si: H). The n-type dopant may be a group 5A element in the periodic table having more outermost electrons than silicon. For example, P, As, Sb, etc. The content doped with the n-type dopant may be less than 50 mol%.

前記エッチング液を使用して製造される電子素子は、薄膜トランジスタであるが、必ずしも薄膜トランジスタに限定されるものではなく、当技術分野で使われる電子素子であるならば、いずれも使用可能である。   The electronic device manufactured using the etchant is a thin film transistor. However, the electronic device is not necessarily limited to the thin film transistor, and any electronic device used in this technical field can be used.

前記薄膜トランジスタは、例えば、図１Ｆの構造を有することができる。図１Ｆで、絶縁基板１０は、ガラスであってもよいが、必ずしもガラスに限定されるものではなく、ポリカーボネート、水晶など、当技術分野で基板として使われるものであるならば、いずれも使用可能である。図１Ｆで、ゲート電極２は、モリブデン、アルミニウム、ニオブ、それらの合金などの導電性金属であるが、必ずしも金属に限定されるものではなく、当技術分野で、電極材料として使われるものであるならば、いずれも使用可能である。図１Ｆで、ゲート絶縁層３は、シリコン窒化物（ＳｉＮｘ）であってもよいが、必ずしもそれに限定されるものではなく、当技術分野で、ゲート電極の絶縁層として使われるものであるならば、いずれも使用可能である。図１Ｆで、半導体層４は、ドーピングされていない真性半導体層であり、非晶質シリコンであるが、必ずしも非晶質シリコンに限定されるものではなく、当技術分野で真性半導体層として使われるものであるならば、いずれも使用可能である。図１Ｆで、半導体層４は、薄膜トランジスタでチャンネル層の役割を果たす。図１Ｆで、オーミックコンタクト層５ａ，５ｂは、ｎ型ドーパントでドーピングされた半導体層であり、ｎ＋非晶質シリコンであるが、必ずしもこれに限定されるものではなく、当技術分野でオーミックコンタクト層として役割を行うことができる材料であるならば、いずれも使用可能である。 For example, the thin film transistor may have the structure of FIG. 1F. In FIG. 1F, the insulating substrate 10 may be glass, but is not necessarily limited to glass, and any material can be used as long as it is used as a substrate in this technical field, such as polycarbonate and quartz. It is. In FIG. 1F, the gate electrode 2 is a conductive metal such as molybdenum, aluminum, niobium, or an alloy thereof, but is not necessarily limited to a metal, and is used as an electrode material in this technical field. Any of them can be used. In FIG. 1F, the gate insulating layer 3 may be silicon nitride (SiN x ), but is not necessarily limited thereto, and may be used as an insulating layer of a gate electrode in the art. Any of them can be used. In FIG. 1F, the semiconductor layer 4 is an undoped intrinsic semiconductor layer and is amorphous silicon, but is not necessarily limited to amorphous silicon, and is used as an intrinsic semiconductor layer in the art. Any one can be used. In FIG. 1F, the semiconductor layer 4 functions as a channel layer in a thin film transistor. In FIG. 1F, the ohmic contact layers 5a and 5b are semiconductor layers doped with an n-type dopant and are n + amorphous silicon. Any material can be used as long as it can perform the role as

本発明の他の一側面による電子素子の製造方法は、電子素子の金属電極と真性半導体層との間に配置されたドーピングされた半導体層を、前記真性半導体層に対して選択的にエッチングする段階を含み、前記エッチング段階に使われるエッチング液が、遷移金属、遷移金属塩、またはそれらの混合物；及びフッ酸、フッ素を含む無機塩、またはそれらの混合物；を含む。   According to another aspect of the present invention, there is provided a method for manufacturing an electronic device, wherein a doped semiconductor layer disposed between a metal electrode of an electronic device and an intrinsic semiconductor layer is selectively etched with respect to the intrinsic semiconductor layer. And an etchant used in the etching step includes a transition metal, a transition metal salt, or a mixture thereof; and an inorganic salt containing hydrofluoric acid or fluorine, or a mixture thereof.

例えば、前記製造方法に使われるエッチング液は、前記遷移金属、遷移金属塩、またはそれらの混合物０．００５ないし３０重量％；前記フッ酸、フッ素を含む無機塩、またはそれらの混合物０．０５ないし３０重量％；及び水４０ないし９９．９４５重量％を含んでもよい。   For example, the etching solution used in the manufacturing method may be 0.005 to 30% by weight of the transition metal, transition metal salt, or a mixture thereof; 0.05 to 30% by weight of the hydrofluoric acid, fluorine-containing inorganic salt, or a mixture thereof 30% by weight; and 40 to 99.945% by weight of water.

前記製造方法に使われるエッチング液で、前記遷移金属は、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、ランタン族元素及びアクチニウム族元素からなる群から選択された一つ以上であってもよい。例えば、前記遷移金属は、Ｃｕである。   In the etching solution used in the manufacturing method, the transition metals are Sc, Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn, Y, Zr, Nb, Mo, Tc, Ru, Rh, Pd. , Ag, Cd, Hf, Ta, W, Re, Os, Ir, Pt, Au, Hg, one or more selected from the group consisting of lanthanum group elements and actinium group elements. For example, the transition metal is Cu.

前記製造方法に使われるエッチング液で、前記遷移金属塩は、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、ランタン族元素、及びアクチニウム族元素からなる群から選択された１種以上の金属のイオンを含む遷移金属塩であってもよい。   In the etching solution used in the manufacturing method, the transition metal salt is Sc, Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn, Y, Zr, Nb, Mo, Tc, Ru, Rh, Transition metal containing ions of one or more metals selected from the group consisting of Pd, Ag, Cd, Hf, Ta, W, Re, Os, Ir, Pt, Au, Hg, lanthanum group elements, and actinium group elements It may be a salt.

前記製造方法に使われるエッチング液で、前記遷移金属塩は、ＣｕＳＯ４、Ｃｕ（ＮＯ３）２、ＣｕＯ、（ＣＨ３ＣＯ２）２Ｃｕ、グルコン酸銅、ＣｕＣｌ、ＣｕＣｌ２、ＣｕＦ２、Ｃｕ（ＯＨ）２、Ｃｕ２Ｓ、Ｆｅ（ＮＯ３）３、ＦｅＳＯ４、Ｎｉ（ＮＯ３）２、ＮｉＳＯ４、ＡｇＮＯ３、Ａｇ２ＳＯ４、（ＣＨ３ＣＯ２）２Ｃｏ、（ＣＨ３ＣＯ２）２Ｐｄ、Ｐｄ（ＮＯ３）２、Ｒｈ（ＣＨ３ＣＯ２）２、Ｒｈ２Ｏ３などからなる群から選択された一つ以上であってもよい。例えば、前記遷移金属塩は、ＣｕＳＯ４である。 In the etching solution used in the manufacturing method, the transition metal salt is CuSO 4 , Cu (NO 3 ) 2 , CuO, (CH 3 CO 2 ) 2 Cu, copper gluconate, CuCl, CuCl 2 , CuF 2 , Cu (OH) 2 , Cu 2 S, Fe (NO 3 ) 3 , FeSO 4 , Ni (NO 3 ) 2 , NiSO 4 , AgNO 3 , Ag 2 SO 4 , (CH 3 CO 2 ) 2 Co, (CH 3 CO 2 ) It may be one or more selected from the group consisting of 2 Pd, Pd (NO 3 ) 2 , Rh (CH 3 CO 2 ) 2 , Rh 2 O 3 and the like. For example, the transition metal salt is CuSO 4 .

前記製造方法に使われるエッチング液で、前記フッ素を含む無機塩が、ＫＦ、ＬｉＦ、ＮａＦ、ＲｂＦ、ＣｓＦ、ＭｇＦ２、ＮＨ４Ｆ、Ｈ２ＳｉＦ６、ＮａＨＦ２、ＮＨ４Ｆ、ＮＨ４ＨＦ２、ＮＨ４ＢＦ４、ＫＨＦ２、ＡｌＦ３、ＨＢＦ４などのフッ素を含む無機塩から選択された一つ以上であり、フッ酸と混合されて使われもする。 In the etching solution used in the manufacturing method, the fluorine-containing inorganic salt is KF, LiF, NaF, RbF, CsF, MgF 2 , NH 4 F, H 2 SiF 6 , NaHF 2 , NH 4 F, NH 4 HF. 2 , one or more selected from inorganic salts containing fluorine such as NH 4 BF 4 , KHF 2 , AlF 3 , HBF 4, etc., and may be used by mixing with hydrofluoric acid.

例えば、前記製造方法に使われるエッチング液は、前記銅または銅塩０．０１ないし１０重量％、前記フッ酸またはフッ素を含む無機塩０．０５ないし１０重量％、及び水８０ないし９９．９４重量％を含んでもよい。   For example, the etching solution used in the manufacturing method includes 0.01 to 10% by weight of the copper or copper salt, 0.05 to 10% by weight of the inorganic salt containing hydrofluoric acid or fluorine, and 80 to 99.94% of water. % May be included.

例えば、前記製造方法に使われるエッチング液は、ＣｕＳＯ４ ０．０１ないし１０重量％、ＨＦ０．０５ないし１０重量％、及び水８０ないし９９．９４重量％を含んでもよい。 For example, the etchant used in the manufacturing method may include 0.01 to 10 wt% CuSO 4, 0.05 to 10 wt% HF, and 80 to 99.94 wt% water.

前記電子素子の製造方法で、前記真性半導体層が、非晶質シリコンであってもよい。また、前記ドーピングされた半導体層が、ｎ型ドーパントでドーピングされた非晶質シリコンであってもよい。例えば、前記ドーピングされた半導体層は、ｎ＋非晶質シリコン（ｎ＋ａ−Ｓｉ：Ｈ）である。前記ｎ型ドーパントは、シリコンより最外郭電子が多い周期律表５Ａ族元素であってもよい。例えば、Ｐ、Ａｓ、Ｓｂなどである。前記ｎ型ドーパントがドーピングされる含有量は、５０モル％未満であってもよい。   In the electronic device manufacturing method, the intrinsic semiconductor layer may be amorphous silicon. The doped semiconductor layer may be amorphous silicon doped with an n-type dopant. For example, the doped semiconductor layer is n + amorphous silicon (n + a-Si: H). The n-type dopant may be a group 5A element in the periodic table having more outermost electrons than silicon. For example, P, As, Sb, etc. The content doped with the n-type dopant may be less than 50 mol%.

前記電子素子の製造方法によって製造される電子素子は、薄膜トランジスタであるが、必ずしも薄膜トランジスタに限定されるものではなく、当技術分野で使われる電子素子であるならば、いずれも使用可能である。   The electronic device manufactured by the method for manufacturing an electronic device is a thin film transistor, but is not necessarily limited to a thin film transistor, and any electronic device used in the art can be used.

前記電子素子の一具現例である薄膜トランジスタの製造方法は、前記エッチング段階前に、絶縁基板上にゲート電極を配置する段階と、前記ゲート電極上に、絶縁層、真性半導体層及びドーピングされた半導体層を順次に配置する段階と、前記ドーピングされた半導体層上に、互いに離隔されたドレイン電極及びソース電極を配置する段階と、を含んでもよい。   A method of manufacturing a thin film transistor, which is an example of the electronic device, includes a step of disposing a gate electrode on an insulating substrate before the etching step, and an insulating layer, an intrinsic semiconductor layer, and a doped semiconductor on the gate electrode. The method may include sequentially disposing layers, and disposing a drain electrode and a source electrode spaced apart from each other on the doped semiconductor layer.

前記絶縁基板上に、ゲート電極を配置する段階は、絶縁基板上に金属膜を形成した後、前記金属膜をエッチングして形成することによって遂行される。   The step of disposing the gate electrode on the insulating substrate is performed by forming a metal film on the insulating substrate and then etching the metal film.

前記ゲート電極上に、絶縁層、真性半導体層及びドーピングされた半導体層を順次に配置する段階は、前記層を順次に、スパッタリング、化学的気相蒸着、物理的気相蒸着などの方法で形成させることによって遂行される。   The step of sequentially disposing an insulating layer, an intrinsic semiconductor layer, and a doped semiconductor layer on the gate electrode includes sequentially forming the layers by a method such as sputtering, chemical vapor deposition, or physical vapor deposition. Is accomplished by letting

前記ドーピングされた半導体層上に、互いに離隔されたドレイン電極及びソース電極を配置する段階は、前記ドーピングされた半導体層上に金属膜を形成させた後、前記金属膜だけを部分的にエッチングさせることによって遂行される。前記エッチングは、湿式エッチングによって行われる。   The step of disposing a drain electrode and a source electrode spaced apart from each other on the doped semiconductor layer includes forming a metal film on the doped semiconductor layer and then partially etching the metal film. Is accomplished by The etching is performed by wet etching.

図１Ａないし図１Ｆを参照しつつ、前記薄膜トランジスタの製造方法の一具現例について具体的に説明する。
図１Ａから分かるように、まず絶縁基板１０上に、金属膜２が形成される。前記金属膜２は、ＡｌＮｄ系の金属膜であってもよい。前記金属膜２を保護するために、モリブデン金属膜が追加して形成されるが、図面には図示されていない。前記金属膜２の形成は、例えば、スパッタリング方式で蒸着されてもよい。 An example of a method of manufacturing the thin film transistor will be described in detail with reference to FIGS. 1A to 1F.
As can be seen from FIG. 1A, first, the metal film 2 is formed on the insulating substrate 10. The metal film 2 may be an AlNd-based metal film. In order to protect the metal film 2, a molybdenum metal film is additionally formed, which is not shown in the drawing. For example, the metal film 2 may be deposited by sputtering.

次に、前記絶縁基板１０の全領域上に、フォトレジスト膜を形成した後、露光、現像及びエッチングの工程を進め、図１Ｂから分かるように、ゲート電極２が形成される。前記ゲート電極２に連結されたゲート配線及びゲートパッドも同時に形成されるが、図面には図示されていない。   Next, after forming a photoresist film on the entire region of the insulating substrate 10, the steps of exposure, development and etching are advanced to form the gate electrode 2 as can be seen from FIG. 1B. Although a gate line and a gate pad connected to the gate electrode 2 are formed at the same time, they are not shown in the drawing.

前記ゲート電極が形成された後、図１Ｃから分かるように、前記絶縁基板１０の全領域に、ゲート絶縁膜３、真性半導体層４、ドーピングされた半導体層５が順次に形成される。次に、フォトリソグラフィ工程によってエッチングし、前記ゲート電極上に、チャンネル層４を形成する。前記チャンネル層４上には、ドーピングされた半導体層５が残っている。   After the gate electrode is formed, as can be seen from FIG. 1C, the gate insulating film 3, the intrinsic semiconductor layer 4, and the doped semiconductor layer 5 are sequentially formed in the entire region of the insulating substrate 10. Next, etching is performed by a photolithography process to form a channel layer 4 on the gate electrode. A doped semiconductor layer 5 remains on the channel layer 4.

次に、図１Ｄから分かるように、前記ドーピングされた半導体層５上に、金属膜６を蒸着する。   Next, as can be seen from FIG. 1D, a metal film 6 is deposited on the doped semiconductor layer 5.

次に、図１Ｅから分かるように、前記金属膜６を湿式エッチングし、離隔されたソース／ドレイン電極６ａ，６ｂを形成する。   Next, as can be seen from FIG. 1E, the metal film 6 is wet-etched to form separated source / drain electrodes 6a and 6b.

次に、図１Ｆから分かるように、前述の本発明の一具現例によるエッチング液を使用し、真性半導体層４に対してドーピングされた半導体層５だけを選択的にエッチングし、真性半導体層４を露出させる。   Next, as can be seen from FIG. 1F, the intrinsic semiconductor layer 4 is selectively etched by using the etchant according to an embodiment of the present invention to selectively etch only the semiconductor layer 5 doped with respect to the intrinsic semiconductor layer 4. To expose.

以下、実施例を挙げ、発明についてさらに詳細に説明する。以下の実施例に示した構成は、どこまでも発明の理解を助けるためのものであり、いかなる場合にも、本発明の技術的範囲を実施例として提示した実施形態に制限しようとするものではないことを明らかにしておく。   Hereinafter, the present invention will be described in more detail with reference to examples. The configurations shown in the following examples are for the purpose of facilitating understanding of the invention in any way, and are not intended to limit the technical scope of the present invention to the embodiments presented as examples. To clarify.

（エッチング液組成物の製造）
実施例１ないし１６及び比較例１
本発明のエッチング液組成物による実施例１ないし１６及び比較例１のエッチング液を、下記表１のように製造した。実施例１ないし１６及び比較例１の組成は、表１に示した。下記表１で、遷移金属、遷移金属塩、またはそれらの混合物を第１成分とし、フッ酸、フッ素を含む無機塩、またはそれらの混合物を第２成分とする。 (Manufacture of etching liquid composition)
Examples 1 to 16 and Comparative Example 1
The etching solutions of Examples 1 to 16 and Comparative Example 1 using the etching solution composition of the present invention were produced as shown in Table 1 below. The compositions of Examples 1 to 16 and Comparative Example 1 are shown in Table 1. In Table 1 below, a transition metal, a transition metal salt, or a mixture thereof is a first component, and a hydrofluoric acid, an inorganic salt containing fluorine, or a mixture thereof is a second component.

実施例１で使われた第１成分は、ＣｕＳＯ４、第２成分は、フッ酸（ＨＦ）であった。
実施例２で使われた第１成分は、Ｃｕ（ＮＯ３）２、第２成分は、フッ酸であった。
実施例３で使われた第１成分は、Ｆｅ（ＮＯ３）３、第２成分は、フッ酸であった。
実施例４で使われた第１成分は、ＡｇＳＯ４、第２成分は、フッ酸であった。
実施例５で使われた第１成分は、（ＣＨ３ＣＯ２）２Ｃｕ、第２成分は、ＫＦであった。
実施例６で使われた第１成分は、ＣｕＣｌ２、第２成分は、ＬｉＦであった。
実施例７で使われた第１成分は、ＣｕＦ２、第２成分は、ＮａＦであった。
実施例８で使われた第１成分は、ＦｅＳＯ、第２成分は、ＮＨ４Ｆであった。
実施例９で使われた第１成分は、Ｎｉ（ＮＯ３）２、第２成分は、Ｈ２ＳｉＦ６であった。
実施例１０で使われた第１成分は、（ＣＨ３ＣＯ２）２Ｃｏ、第２成分は、ＮａＨＦ２であった。
実施例１１で使われた第１成分は、（ＣＨ３ＣＯ２）２Ｐｄ、第２成分は、ＮＨ４ＨＦ２であった。
実施例１２で使われた第１成分は、Ｐｄ（ＮＯ３）２、第２成分は、ＮＨ４ＢＦ４であった。
実施例１３で使われた第１成分は、Ｒｈ（ＣＨ３ＣＯ２）２、第２成分は、ＫＨＦ２であった。
実施例１４で使われた第１成分は、ＡｇＮＯ３、第２成分は、ＡｌＦ３であった。
実施例１５で使われた第１成分は、Ｃｕ２Ｓ、第２成分は、ＨＢＦ４であった。
実施例１６で使われた第１成分は、ＮｉＳＯ４、第２成分は、ＭｇＦ２であった。 The first component used in Example 1 was CuSO 4 , and the second component was hydrofluoric acid (HF).
The first component used in Example 2 was Cu (NO 3 ) 2 and the second component was hydrofluoric acid.
The first component used in Example 3 was Fe (NO 3 ) 3 and the second component was hydrofluoric acid.
The first component used in Example 4 was AgSO 4 and the second component was hydrofluoric acid.
The first component used in Example 5 was (CH 3 CO 2 ) 2 Cu, and the second component was KF.
The first component used in Example 6 was CuCl 2 and the second component was LiF.
The first component used in Example 7 was CuF 2 and the second component was NaF.
The first component used in Example 8 was FeSO, and the second component was NH 4 F.
The first component used in Example 9 was Ni (NO 3 ) 2 and the second component was H 2 SiF 6 .
The first component used in Example 10 was (CH 3 CO 2 ) 2 Co, and the second component was NaHF 2 .
The first component used in Example 11 was (CH 3 CO 2 ) 2 Pd, and the second component was NH 4 HF 2 .
The first component used in Example 12 was Pd (NO 3 ) 2 and the second component was NH 4 BF 4 .
The first component used in Example 13 was Rh (CH 3 CO 2 ) 2 and the second component was KHF 2 .
The first component used in Example 14 was AgNO 3 , and the second component was AlF 3 .
The first component used in Example 15 was Cu 2 S, and the second component was HBF 4 .
The first component used in Example 16 was NiSO 4 and the second component was MgF 2 .

評価例１：エッチング液のエッチング能評価
図２の構造を有する薄膜トランジスタを準備した。基板は、ガラス、絶縁膜は、シリコン窒化物（ＳｉＮｘ）、真性半導体層は、非晶質シリコン（ａ−Ｓｉ：Ｈ）、ドーピングされた半導体層は、ｎ＋非晶質シリコン（ｎ＋ａ−Ｓｉ：Ｈ）、ソース／ドレイン（Ｓ／Ｄ）電極は、モリブデンである。 Evaluation Example 1: Evaluation of etching ability of etching solution A thin film transistor having the structure of FIG. 2 was prepared. The substrate is glass, the insulating film is silicon nitride (SiN x ), the intrinsic semiconductor layer is amorphous silicon (a-Si: H), and the doped semiconductor layer is n + amorphous silicon (n + a-Si) : H), the source / drain (S / D) electrode is molybdenum.

前記薄膜トランジスタを、前記実施例１ないし１６のエッチング液、及び比較例１のエッチング液を使用してエッチングした結果を、図３ないし図１８及び図１９に示した。   The results of etching the thin film transistor using the etching solutions of Examples 1 to 16 and the etching solution of Comparative Example 1 are shown in FIGS. 3 to 18 and FIG.

図３ないし図１８は、実施例１ないし実施例１６のエッチング液を使用してエッチングした後の薄膜トランジスタに係わる走査電子顕微鏡写真であり、図１９は、比較例１のエッチング液を使用してエッチングした後の薄膜トランジスタに係わる走査電子顕微鏡写真である。図３ないし図１８で、それぞれ３枚の写真は、図２で、１、２、３の位置の拡大写真である。   3 to 18 are scanning electron micrographs of the thin film transistor after the etching using the etching solution of Examples 1 to 16, and FIG. 19 is the etching using the etching solution of Comparative Example 1. It is the scanning electron micrograph concerning the thin-film transistor after having performed. 3 to 18, each of the three photographs is an enlarged photograph of positions 1, 2, and 3 in FIG.

図３ないし図１８から分かるように、実施例１ないし実施例１６のエッチング液を使用した場合、ｎ＋非晶質シリコンだけ選択的にエッチングされ、非晶質シリコン層（ａ−Ｓｉ：Ｈ）が露出された。   As can be seen from FIGS. 3 to 18, when the etching solutions of Examples 1 to 16 are used, only n + amorphous silicon is selectively etched, and the amorphous silicon layer (a-Si: H) is formed. Exposed.

これに比べ、図１９から分かるように、比較例１のエッチング液を使用した場合には、ｎ＋非晶質シリコン層（ｎ＋ａ−Ｓｉ：Ｈ）がそのまま維持され、代わりに絶縁膜がエッチングされた。   Compared with this, as can be seen from FIG. 19, when the etching solution of Comparative Example 1 was used, the n + amorphous silicon layer (n + a-Si: H) was maintained as it was, and the insulating film was etched instead. .

従って、実施例１ないし実施例１６のエッチング液は、比較例１に比べて選択性が顕著に向上している。   Therefore, the selectivity of the etching solutions of Examples 1 to 16 is significantly improved as compared with Comparative Example 1.

本発明の一側面によるエッチング液は、電子素子の金属電極と真性半導体層との間に配置されたドーピングされた半導体層を、該真性半導体層に対して選択的にエッチングすることによって、電子素子製造工程の単純化、製造工程の効率性上昇、生産費節減、及び／または電子素子の性能向上が可能である。   An etching solution according to one aspect of the present invention selectively etches a doped semiconductor layer disposed between a metal electrode of an electronic device and an intrinsic semiconductor layer with respect to the intrinsic semiconductor layer, thereby providing an electronic device. It is possible to simplify the manufacturing process, increase the efficiency of the manufacturing process, reduce production costs, and / or improve the performance of the electronic device.

Claims (21)

電子素子の金属電極と真性半導体層との間に配置されたドーピングされた半導体層を、前記真性半導体層に対して選択的にエッチングするエッチング液であり、
遷移金属、遷移金属塩、またはそれらの混合物と、
フッ酸、フッ素を含む無機塩、またはそれらの混合物と、を含むエッチング液。 An etching solution for selectively etching a doped semiconductor layer disposed between a metal electrode of an electronic element and an intrinsic semiconductor layer with respect to the intrinsic semiconductor layer,
A transition metal, a transition metal salt, or a mixture thereof;
An etchant containing hydrofluoric acid, an inorganic salt containing fluorine, or a mixture thereof. 前記遷移金属、遷移金属塩、またはそれらの混合物０．００５ないし３０重量％と、
前記フッ酸、フッ素を含む無機塩、またはそれらの混合物０．０５ないし３０重量％と、
残量の水と、を含むことを特徴とする請求項１に記載のエッチング液。 0.005 to 30% by weight of the transition metal, transition metal salt, or mixture thereof;
0.05 to 30% by weight of the hydrofluoric acid, an inorganic salt containing fluorine, or a mixture thereof;
The etching solution according to claim 1, comprising a remaining amount of water. 前記遷移金属が、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、ランタン族元素及びアクチニウム族元素からなる群から選択された１種以上であることを特徴とする請求項１に記載のエッチング液。   The transition metal is Sc, Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn, Y, Zr, Nb, Mo, Tc, Ru, Rh, Pd, Ag, Cd, Hf, Ta, W 2. The etching solution according to claim 1, wherein the etching solution is at least one selected from the group consisting of Re, Os, Ir, Pt, Au, Hg, a lanthanum group element, and an actinium group element. 前記遷移金属塩が、ＣｕＳＯ４、Ｃｕ（ＮＯ３）２、ＣｕＯ、（ＣＨ３ＣＯ２）２Ｃｕ、グルコン酸銅、ＣｕＣｌ、ＣｕＣｌ２、ＣｕＦ２、Ｃｕ（ＯＨ）２、Ｃｕ２Ｓ、Ｆｅ（ＮＯ３）３、ＦｅＳＯ４、Ｎｉ（ＮＯ３）２、ＮｉＳＯ４、ＡｇＮＯ３、Ａｇ２ＳＯ４、（ＣＨ３ＣＯ２）２Ｃｏ、（ＣＨ３ＣＯ２）２Ｐｄ、Ｐｄ（ＮＯ３）２、Ｒｈ（ＣＨ３ＣＯ２）２及びＲｈ２Ｏ３からなる群から選択された１種以上であることを特徴とする請求項１に記載のエッチング液。 The transition metal salt is CuSO 4 , Cu (NO 3 ) 2 , CuO, (CH 3 CO 2 ) 2 Cu, copper gluconate, CuCl, CuCl 2 , CuF 2 , Cu (OH) 2 , Cu 2 S, Fe (NO 3 ) 3 , FeSO 4 , Ni (NO 3 ) 2 , NiSO 4 , AgNO 3 , Ag 2 SO 4 , (CH 3 CO 2 ) 2 Co, (CH 3 CO 2 ) 2 Pd, Pd (NO 3 ) The etching solution according to claim 1, wherein the etching solution is one or more selected from the group consisting of 2 , Rh (CH 3 CO 2 ) 2 and Rh 2 O 3 . 前記フッ素を含む無機塩が、ＫＦ、ＬｉＦ、ＮａＦ、ＲｂＦ、ＣｓＦ、ＮＨ４Ｆ、ＮＨ４Ｆ・ＨＦ、ＨＢＦ４及びＨ２ＳｉＦ６からなる群から選択された１種以上であることを特徴とする請求項１に記載のエッチング液。 The inorganic salt containing fluorine is at least one selected from the group consisting of KF, LiF, NaF, RbF, CsF, NH 4 F, NH 4 F · HF, HBF 4 and H 2 SiF 6. The etching solution according to claim 1. 銅または銅塩０．０１ないし１０重量％、フッ酸またはフッ素を含む無機塩０．０５ないし１０重量％、及び水８０ないし９９．９４重量％を含むことを特徴とする請求項１に記載のエッチング液。   The copper or copper salt is 0.01 to 10% by weight, the inorganic salt containing hydrofluoric acid or fluorine is 0.05 to 10% by weight, and the water is 80 to 99.94% by weight. Etching solution. ＣｕＳＯ４ ０．０１ないし１０重量％、ＨＦ ０．０５ないし１０重量％、及び水８０ないし９９．９４重量％を含むことを特徴とする請求項１に記載のエッチング液。 The etching solution according to claim 1, comprising 0.01 to 10% by weight of CuSO 4 , 0.05 to 10% by weight of HF, and 80 to 99.94% by weight of water. 前記真性半導体層が、非晶質シリコンであることを特徴とする請求項１に記載のエッチング液。   The etching solution according to claim 1, wherein the intrinsic semiconductor layer is amorphous silicon. 前記ドーピングされた半導体層が、ｎ型ドーパントでドーピングされた非晶質シリコンであることを特徴とする請求項１に記載のエッチング液。   The etching solution according to claim 1, wherein the doped semiconductor layer is amorphous silicon doped with an n-type dopant. 前記電子素子が、薄膜トランジスタであることを特徴とする請求項１に記載のエッチング液。   The etching solution according to claim 1, wherein the electronic element is a thin film transistor. 電子素子の金属電極と真性半導体層との間に配置されたドーピングされた半導体層を、前記真性半導体層に対して選択的にエッチングする段階を含む電子素子の製造方法であり、前記エッチング段階に使われるエッチング液が、
遷移金属、遷移金属塩、またはそれらの混合物と、
フッ酸、フッ素を含む無機塩、またはそれらの混合物と、を含む電子素子の製造方法。 A method of manufacturing an electronic device, the method comprising selectively etching a doped semiconductor layer disposed between a metal electrode and an intrinsic semiconductor layer of the electronic device with respect to the intrinsic semiconductor layer, wherein the etching step includes The etchant used is
A transition metal, a transition metal salt, or a mixture thereof;
A method for manufacturing an electronic device, comprising hydrofluoric acid, an inorganic salt containing fluorine, or a mixture thereof. 前記エッチング液が、
前記遷移金属、遷移金属塩、またはそれらの混合物０．００５ないし３０重量％と、
前記フッ酸、フッ素を含む無機塩、またはそれらの混合物０．０５ないし３０重量％と、
残量の水と、を含むことを特徴とする請求項１１に記載の電子素子の製造方法。 The etchant is
0.005 to 30% by weight of the transition metal, transition metal salt, or mixture thereof;
0.05 to 30% by weight of the hydrofluoric acid, an inorganic salt containing fluorine, or a mixture thereof;
The method for manufacturing an electronic device according to claim 11, comprising a remaining amount of water. 前記遷移金属が、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、ランタン族元素及びアクチニウム族元素からなる群から選択された１種以上であることを特徴とする請求項１１に記載の電子素子の製造方法。   The transition metal is Sc, Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn, Y, Zr, Nb, Mo, Tc, Ru, Rh, Pd, Ag, Cd, Hf, Ta, W The method for manufacturing an electronic device according to claim 11, wherein the electronic device is at least one selected from the group consisting of: Re, Os, Ir, Pt, Au, Hg, a lanthanum group element, and an actinium group element. 前記遷移金属塩が、ＣｕＳＯ４、Ｃｕ（ＮＯ３）２、ＣｕＯ、（ＣＨ３ＣＯ２）２Ｃｕ、グルコン酸銅、ＣｕＣｌ、ＣｕＣｌ２、ＣｕＦ２、Ｃｕ（ＯＨ）２、Ｃｕ２Ｓ、Ｆｅ（ＮＯ３）３、ＦｅＳＯ４、Ｎｉ（ＮＯ３）２、ＮｉＳＯ４、ＡｇＮＯ３、Ａｇ２ＳＯ４、（ＣＨ３ＣＯ２）２Ｃｏ、（ＣＨ３ＣＯ２）２Ｐｄ、Ｐｄ（ＮＯ３）２、Ｒｈ（ＣＨ３ＣＯ２）２及びＲｈ２Ｏ３からなる群から選択された１種以上であることを特徴とする請求項１１に記載の電子素子の製造方法。 The transition metal salt is CuSO 4 , Cu (NO 3 ) 2 , CuO, (CH 3 CO 2 ) 2 Cu, copper gluconate, CuCl, CuCl 2 , CuF 2 , Cu (OH) 2 , Cu 2 S, Fe (NO 3 ) 3 , FeSO 4 , Ni (NO 3 ) 2 , NiSO 4 , AgNO 3 , Ag 2 SO 4 , (CH 3 CO 2 ) 2 Co, (CH 3 CO 2 ) 2 Pd, Pd (NO 3 ) The method for producing an electronic device according to claim 11, wherein the electronic device is at least one selected from the group consisting of 2 , Rh (CH 3 CO 2 ) 2 and Rh 2 O 3 . 前記フッ素を含む無機塩が、ＫＦ、ＬｉＦ、ＮａＦ、ＲｂＦ、ＣｓＦ、ＮＨ４Ｆ、ＮＨ４Ｆ・ＨＦ、ＨＢＦ４及びＨ２ＳｉＦ６からなる群から選択された１種以上であることを特徴とする請求項１１に記載の電子素子の製造方法。 Inorganic salt containing fluorine is, for KF, LiF, NaF, RbF, CsF, NH4F, NH 4 F · HF, and characterized in that HBF 4 and H 2 1 or more selected from the group consisting of SiF 6 The manufacturing method of the electronic device of Claim 11. 銅または銅塩０．０１ないし１０重量％、フッ酸またはフッ素を含む無機塩０．０５ないし１０重量％、及び水８０ないし９９．９４重量％を含むことを特徴とする請求項１１に記載の電子素子の製造方法。   12. The composition according to claim 11, comprising 0.01 to 10% by weight of copper or a copper salt, 0.05 to 10% by weight of an inorganic salt containing hydrofluoric acid or fluorine, and 80 to 99.94% by weight of water. A method for manufacturing an electronic device. ＣｕＳＯ４ ０．０１ないし１０重量％、ＨＦ ０．０５ないし１０重量％、及び水８０ないし９９．９４重量％を含むことを特徴とする請求項１１に記載の電子素子の製造方法。 12. The method of manufacturing an electronic device according to claim 11, comprising 0.01 to 10% by weight of CuSO 4 , 0.05 to 10% by weight of HF, and 80 to 99.94% by weight of water. 前記真性半導体層が、非晶質シリコンであることを特徴とする請求項１１に記載の電子素子の製造方法。   The method of manufacturing an electronic device according to claim 11, wherein the intrinsic semiconductor layer is amorphous silicon. 前記ドーピングされた半導体層が、ｎ型ドーパントでドーピングされた非晶質シリコンであることを特徴とする請求項１１に記載の電子素子の製造方法。   The method of manufacturing an electronic device according to claim 11, wherein the doped semiconductor layer is amorphous silicon doped with an n-type dopant. 前記電子素子が、薄膜トランジスタであることを特徴とする請求項１１に記載の電子素子の製造方法。   The method of manufacturing an electronic device according to claim 11, wherein the electronic device is a thin film transistor. 前記エッチング段階前に、
絶縁基板上にゲート電極を配置する段階と、
前記ゲート電極上に絶縁層、真性半導体層及びドーピングされた半導体層を順次に配置する段階と、
前記ドーピングされた半導体層上に互いに離隔されたドレイン電極及びソース電極を配置する段階と、を含むことを特徴とする請求項２０に記載の電子素子の製造方法。 Before the etching step,
Arranging a gate electrode on an insulating substrate;
Sequentially disposing an insulating layer, an intrinsic semiconductor layer, and a doped semiconductor layer on the gate electrode;
21. The method of claim 20, further comprising disposing a drain electrode and a source electrode spaced apart from each other on the doped semiconductor layer.
JP2012545844A 2009-12-24 2010-12-14 Etching solution and method for manufacturing electronic device Pending JP2013516064A (en)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR20090131253 2009-12-24
KR10-2009-0131253 2009-12-24
KR1020100118966A KR101800803B1 (en) 2009-12-24 2010-11-26 Etchant and method for preparing electronic device
KR10-2010-0118966 2010-11-26
PCT/KR2010/008941 WO2011078512A2 (en) 2009-12-24 2010-12-14 Etchant and electronic device manufacturing method

Publications (1)

Publication Number Publication Date
JP2013516064A true JP2013516064A (en) 2013-05-09

Family

ID=44404767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012545844A Pending JP2013516064A (en) 2009-12-24 2010-12-14 Etching solution and method for manufacturing electronic device

Country Status (4)

Country Link
JP (1) JP2013516064A (en)
KR (1) KR101800803B1 (en)
CN (1) CN102666780B (en)
TW (1) TW201139740A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9472420B2 (en) 2013-12-20 2016-10-18 Air Products And Chemicals, Inc. Composition for titanium nitride hard mask and etch residue removal

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102092338B1 (en) * 2013-03-28 2020-03-23 동우 화인켐 주식회사 Manufacturing method of an array substrate for liquid crystal display
KR102260189B1 (en) * 2015-03-05 2021-06-03 동우 화인켐 주식회사 Etching solution composition and manufacturing method of an array substrate for Liquid crystal display using the same
KR102260190B1 (en) * 2015-03-05 2021-06-03 동우 화인켐 주식회사 Etching solution composition and manufacturing method of an array substrate for Liquid crystal display using the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6200898B1 (en) 1999-10-25 2001-03-13 Vanguard International Semiconductor Corporation Global planarization process for high step DRAM devices via use of HF vapor etching
US6331486B1 (en) 2000-03-06 2001-12-18 International Business Machines Corporation Method and structure for reduction of contact resistance of metal silicides using a metal-germanium alloy
TW463384B (en) 2000-06-15 2001-11-11 Shr Min Thin film transistor having subgate and Schottky source/drain and the manufacturing method thereof
US7190007B2 (en) 2004-08-05 2007-03-13 International Business Machines Corporation Isolated fully depleted silicon-on-insulator regions by selective etch
JP4551229B2 (en) * 2005-01-31 2010-09-22 ルネサスエレクトロニクス株式会社 Semiconductor device manufacturing method and etching solution
CN101419916B (en) 2007-10-24 2011-05-11 台湾薄膜电晶体液晶显示器产业协会 Manufacturing method of thin film transistor
CN101471413B (en) * 2007-12-28 2012-06-27 晶元光电股份有限公司 Light emitting element and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9472420B2 (en) 2013-12-20 2016-10-18 Air Products And Chemicals, Inc. Composition for titanium nitride hard mask and etch residue removal

Also Published As

Publication number Publication date
TW201139740A (en) 2011-11-16
CN102666780B (en) 2014-11-12
KR20110074430A (en) 2011-06-30
KR101800803B1 (en) 2017-11-27
CN102666780A (en) 2012-09-12

Similar Documents

Publication Publication Date Title
CN105887091B (en) Etchant composition for silver thin layer, method of forming metal pattern using the same, and method of fabricating array substrate using the same
TWI358466B (en) Etchant composition for indium oxide layer and etc
TWI324639B (en) Etchant composition, methods of patterning conductive layer and manufacturing flat panel display device using the same
JP5620179B2 (en) WIRING STRUCTURE, ITS MANUFACTURING METHOD, AND DISPLAY DEVICE PROVIDED WITH WIRING STRUCTURE
US8450850B2 (en) Thin-film transistor substrate and method of manufacturing the same
EP2717315A1 (en) Copper-based metal wiring comprising oxide layer including indium and zinc
JP2007157916A (en) TFT substrate and manufacturing method of TFT substrate
US7785941B2 (en) Method of fabricating thin film transistor
TW200820352A (en) Method of manufacturing a thin-film transistor substrate
WO2013127202A1 (en) Manufacturing method for array substrate, array substrate and display
WO2018113214A1 (en) Thin film transistor and manufacturing method therefor, display substrate and display device
JP2007173489A (en) TFT substrate and manufacturing method of TFT substrate
CN102605373B (en) Manufacturing method of array substrate by using compositon for removing conducting material
JP2013516064A (en) Etching solution and method for manufacturing electronic device
JP2004156070A (en) Composition of etchant for multilayer film including transparent electroconductive film
TWI586838B (en) Method for forming metal pattern and method for manufacturing array substrate
KR20110115814A (en) Etching solution and electronic device manufacturing method
KR102013397B1 (en) Etching composition, method of forming a metal pattern and method of manufacturing a display substrate
WO2011105343A1 (en) Semiconductor device, method for manufacturing same, and display device
US20130200382A1 (en) Thin-film transistor substrate and method of manufacturing a thin-film transistor substrate
JPH11264995A (en) Manufacturing method of liquid crystal display device
KR20130051239A (en) Etching composition, method of forming a metal pattern and method of manufacturing a display substrate
JP2006210890A5 (en)
TWI640655B (en) Method of preparing array of thin film transistor and etchant composition for molybdenum-based metal film/metal oxide film
CN112928027A (en) Thin film transistor and manufacturing method thereof