[go: up one dir, main page]

JP2013218178A - Liquid crystal display device - Google Patents

Liquid crystal display device Download PDF

Info

Publication number
JP2013218178A
JP2013218178A JP2012089739A JP2012089739A JP2013218178A JP 2013218178 A JP2013218178 A JP 2013218178A JP 2012089739 A JP2012089739 A JP 2012089739A JP 2012089739 A JP2012089739 A JP 2012089739A JP 2013218178 A JP2013218178 A JP 2013218178A
Authority
JP
Japan
Prior art keywords
substrate
conductive layer
liquid crystal
crystal display
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012089739A
Other languages
Japanese (ja)
Inventor
Takashi Mitsumoto
高志 三本
Yoshitaka Yamada
義孝 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2012089739A priority Critical patent/JP2013218178A/en
Publication of JP2013218178A publication Critical patent/JP2013218178A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

【課題】表示品位の良好な液晶表示装置を提供する。
【解決手段】画像を表示するアクティブエリアにおいて、複数の画素に亘って形成された共通電極と、前記共通電極を覆う絶縁膜と、前記絶縁膜の上において各画素に形成され前記共通電極と向かい合うとともにスリットが形成された画素電極と、を備えた第1基板と、前記第1基板に対向配置された第2基板と、前記第1基板と前記第2基板との間に保持された液晶層と、前記第2基板の外面において前記アクティブエリアの全体に亘って形成された導電層と、前記導電層上において前記アクティブエリアに配置された偏光板を含む光学素子と、前記導電層と前記光学素子との間に介在し前記導電層と前記光学素子とを接着する導電性接着剤と、前記第2基板の端部よりも外方に延在した前記第1基板の延在部に形成された接地電位のパッドと、前記導電層と前記パッドとを電気的に接続する接続部材と、を備えたことを特徴とする液晶表示装置。
【選択図】 図5
A liquid crystal display device with good display quality is provided.
In an active area for displaying an image, a common electrode formed over a plurality of pixels, an insulating film covering the common electrode, and an electrode formed on each pixel on the insulating film and facing the common electrode. And a pixel substrate having slits formed therein, a second substrate disposed opposite to the first substrate, and a liquid crystal layer held between the first substrate and the second substrate A conductive layer formed over the entire active area on the outer surface of the second substrate, an optical element including a polarizing plate disposed in the active area on the conductive layer, the conductive layer, and the optical layer. A conductive adhesive interposed between the element and bonding the conductive layer and the optical element; and an extension of the first substrate extending outward from an end of the second substrate. Ground potential When a liquid crystal display device characterized by comprising a connection member for electrically connecting the said conductive layer pads.
[Selection] Figure 5

Description

本発明の実施形態は、液晶表示装置に関する。   Embodiments described herein relate generally to a liquid crystal display device.

液晶表示装置は、軽量、薄型、低消費電力などの特徴を生かして、パーソナルコンピュータなどのOA機器やテレビなどの表示装置として各種分野で利用されている。近年、液晶表示装置は、携帯電話などの携帯端末機器や、カーナビゲーション装置、ゲーム機などの表示装置としても利用されている。   Liquid crystal display devices are utilized in various fields as display devices for OA equipment such as personal computers and televisions, taking advantage of features such as light weight, thinness, and low power consumption. In recent years, liquid crystal display devices are also used as mobile terminal devices such as mobile phones, display devices such as car navigation devices and game machines.

液晶表示装置は、TN(Twisted Nematic)モード、OCB(Optically Compensated Bend)モード、VA(Vertical Aligned)モード、IPS(In−Plane Switching)モード、FFS(Fringe Field Switching)モードなどの種々のモードに対応して構成されるが、一部のモードでは、一方の基板側の帯電を防止するための帯電防止層を必要とする場合がある。   The liquid crystal display device is compatible with TN (Twisted Nematic) mode, OCB (Optically Compensated Bend) mode, VA (Vertical Aligned) mode, IPS (In-Plane Switching) mode, FFS (Fringe Switch Mode) and the like. However, in some modes, an antistatic layer for preventing charging on one substrate side may be required.

最近では、画像を表示する液晶表示パネルにタッチセンシング機能を組み合わせた液晶表示装置が開発されている。静電容量の変化を利用してタッチセンシング機能を実現する構成の場合、帯電防止層を適用すると、十分なタッチセンシング機能を確保できないおそれがある。一方で、タッチセンシング機能を確保するために、帯電防止層を高抵抗化すると、外部電界を十分にシールドすることができず、液晶層に不所望な電界が印加され、表示ムラを発生するおそれがある。   Recently, a liquid crystal display device in which a touch sensing function is combined with a liquid crystal display panel for displaying an image has been developed. In the case of a configuration that realizes a touch sensing function using a change in capacitance, if an antistatic layer is applied, a sufficient touch sensing function may not be ensured. On the other hand, if the resistance of the antistatic layer is increased to ensure the touch sensing function, the external electric field cannot be sufficiently shielded, and an undesired electric field is applied to the liquid crystal layer, which may cause display unevenness. There is.

特開2010−39367号公報JP 2010-39367 A

本実施形態の目的は、表示品位の良好な液晶表示装置を提供することにある。   An object of the present embodiment is to provide a liquid crystal display device with good display quality.

本実施形態によれば、
画像を表示するアクティブエリアにおいて、複数の画素に亘って形成された共通電極と、前記共通電極を覆う絶縁膜と、前記絶縁膜の上において各画素に形成され前記共通電極と向かい合うとともにスリットが形成された画素電極と、を備えた第1基板と、前記第1基板に対向配置された第2基板と、前記第1基板と前記第2基板との間に保持された液晶層と、前記第2基板の外面において前記アクティブエリアの全体に亘って形成された導電層と、前記導電層上において前記アクティブエリアに配置された偏光板を含む光学素子と、前記導電層と前記光学素子との間に介在し前記導電層と前記光学素子とを接着する導電性接着剤と、前記第2基板の端部よりも外方に延在した前記第1基板の延在部に形成された接地電位のパッドと、前記導電層と前記パッドとを電気的に接続する接続部材と、を備え、前記導電層は、透明な有機導電材料によって形成され、前記導電性接着剤は、前記導電層よりも高抵抗であることを特徴とする液晶表示装置が提供される。
According to this embodiment,
In an active area for displaying an image, a common electrode formed over a plurality of pixels, an insulating film covering the common electrode, and formed on each pixel on the insulating film so as to face the common electrode and form a slit A first substrate having a pixel electrode formed thereon, a second substrate disposed opposite to the first substrate, a liquid crystal layer held between the first substrate and the second substrate, and the first substrate A conductive layer formed over the entire active area on the outer surface of the two substrates; an optical element including a polarizing plate disposed in the active area on the conductive layer; and between the conductive layer and the optical element. A conductive adhesive that bonds the conductive layer and the optical element interposed therebetween, and a ground potential formed on an extended portion of the first substrate that extends outward from an end portion of the second substrate. A pad and the guide A connecting member that electrically connects the layer and the pad, the conductive layer is formed of a transparent organic conductive material, and the conductive adhesive has a higher resistance than the conductive layer. A liquid crystal display device is provided.

図1は、本実施形態の液晶表示装置を構成する液晶表示パネルの構成及び等価回路を概略的に示す図である。FIG. 1 is a diagram schematically showing a configuration and an equivalent circuit of a liquid crystal display panel constituting the liquid crystal display device of the present embodiment. 図2は、図1に示した液晶表示パネルLPNの断面構造を概略的に示す図である。FIG. 2 is a diagram schematically showing a cross-sectional structure of the liquid crystal display panel LPN shown in FIG. 図3は、図2に示したアレイ基板における画素の構造を対向基板の側から見た概略平面図である。FIG. 3 is a schematic plan view of the pixel structure of the array substrate shown in FIG. 2 as viewed from the counter substrate side. 図4は、図1に示した液晶表示パネルの構成を概略的に示す平面図である。FIG. 4 is a plan view schematically showing the configuration of the liquid crystal display panel shown in FIG. 図5は、図4に示した液晶表示パネルのパッドを含む断面を概略的に示す断面図である。FIG. 5 is a cross-sectional view schematically showing a cross section including the pad of the liquid crystal display panel shown in FIG.

以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。   Hereinafter, the present embodiment will be described in detail with reference to the drawings. In each figure, the same reference numerals are given to components that exhibit the same or similar functions, and duplicate descriptions are omitted.

図1は、本実施形態の液晶表示装置を構成する液晶表示パネルLPNの構成及び等価回路を概略的に示す図である。   FIG. 1 is a diagram schematically showing a configuration and an equivalent circuit of a liquid crystal display panel LPN constituting the liquid crystal display device of the present embodiment.

すなわち、液晶表示装置は、アクティブマトリクスタイプの液晶表示パネルLPNを備えている。液晶表示パネルLPNは、第1基板であるアレイ基板ARと、アレイ基板ARに対向配置された第2基板である対向基板CTと、これらのアレイ基板ARと対向基板CTとの間に保持された液晶層LQと、を備えている。このような液晶表示パネルLPNは、画像を表示するアクティブエリアACTを備えている。このアクティブエリアACTは、例えば、四角形状であり、m×n個のマトリクス状に配置された複数の画素PXによって構成されている(但し、m及びnは正の整数である)。   That is, the liquid crystal display device includes an active matrix type liquid crystal display panel LPN. The liquid crystal display panel LPN is held between the array substrate AR that is the first substrate, the counter substrate CT that is the second substrate disposed so as to face the array substrate AR, and the array substrate AR and the counter substrate CT. And a liquid crystal layer LQ. Such a liquid crystal display panel LPN includes an active area ACT for displaying an image. The active area ACT has, for example, a quadrangular shape and is composed of a plurality of pixels PX arranged in an mxn matrix (where m and n are positive integers).

アレイ基板ARは、アクティブエリアACTにおいて、第1方向Xに沿ってそれぞれ延出したn本のゲート配線G(G1〜Gn)及びn本の容量線C(C1〜Cn)、第1方向Xに交差する第2方向Yに沿ってそれぞれ延出したm本のソース配線S(S1〜Sm)、各画素PXにおいてゲート配線G及びソース配線Sと電気的に接続されたスイッチング素子SW、各画素PXにおいてスイッチング素子SWに各々電気的に接続された画素電極PE、容量線Cの一部であり画素電極PEと向かい合う共通電極CEなどを備えている。保持容量CSは、容量線Cと画素電極PEとの間に形成される。   In the active area ACT, the array substrate AR includes n gate wirings G (G1 to Gn) and n capacitance lines C (C1 to Cn) that extend in the first direction X in the first direction X, respectively. The m source lines S (S1 to Sm) extending along the intersecting second direction Y, the switching element SW electrically connected to the gate line G and the source line S in each pixel PX, and each pixel PX 2 includes a pixel electrode PE electrically connected to the switching element SW, a common electrode CE which is a part of the capacitor line C and faces the pixel electrode PE. The storage capacitor CS is formed between the capacitor line C and the pixel electrode PE.

共通電極CEは、複数の画素PXに亘って共通に形成されている。画素電極PEは、各画素PXにおいて島状に形成されている。   The common electrode CE is formed in common across the plurality of pixels PX. The pixel electrode PE is formed in an island shape in each pixel PX.

各ゲート配線Gは、アクティブエリアACTの外側に引き出され、第1駆動回路GDに接続されている。各ソース配線Sは、アクティブエリアACTの外側に引き出され、第2駆動回路SDに接続されている。各容量線Cは、アクティブエリアACTの外側に引き出され、第3駆動回路CDに接続されている。これらの第1駆動回路GD、第2駆動回路SD、及び、第3駆動回路CDは、例えばその少なくとも一部がアレイ基板ARに形成され、液晶表示パネルLPNを駆動するのに必要な信号源である駆動ICチップ2と接続されている。図示した例では、駆動ICチップ2は、液晶表示パネルLPNのアクティブエリアACTの外側において、アレイ基板ARに実装されている。   Each gate line G is drawn outside the active area ACT and is connected to the first drive circuit GD. Each source line S is drawn outside the active area ACT and connected to the second drive circuit SD. Each capacitance line C is drawn outside the active area ACT and connected to the third drive circuit CD. The first drive circuit GD, the second drive circuit SD, and the third drive circuit CD are, for example, at least partially formed on the array substrate AR, and are signal sources necessary for driving the liquid crystal display panel LPN. It is connected to a certain driving IC chip 2. In the illustrated example, the drive IC chip 2 is mounted on the array substrate AR outside the active area ACT of the liquid crystal display panel LPN.

本実施形態において、駆動ICチップ2は、アクティブエリアACTに画像を表示する画像表示モードにおいて各画素PXの画素電極PEに画像信号を書き込むのに必要な制御を行う画像信号書込回路2Aと、検出面において物体の接触を検出するタッチセンシングモードにおいて静電容量タッチセンシング用配線の静電容量(ここに示した例では、容量線Cとソース配線Sとの間の静電容量)の変化を検出する検出回路2Bと、を備えている。   In the present embodiment, the driving IC chip 2 includes an image signal writing circuit 2A that performs control necessary for writing an image signal to the pixel electrode PE of each pixel PX in an image display mode in which an image is displayed in the active area ACT. In the touch sensing mode in which contact of an object is detected on the detection surface, the capacitance of the capacitive touch sensing wiring (capacitance between the capacitive line C and the source wiring S in the example shown here) is changed. And a detection circuit 2B for detecting.

また、図示した例の液晶表示パネルLPNは、FFSモードあるいはIPSモードに適用可能な構成であり、アレイ基板ARに画素電極PE及び共通電極CEを備えている。このような構成の液晶表示パネルLPNでは、画素電極PE及び共通電極CEの間に形成される横電界(例えば、フリンジ電界のうちの基板の主面にほぼ平行な電界)を主に利用して液晶層LQを構成する液晶分子をスイッチングする。   Further, the liquid crystal display panel LPN of the illustrated example has a configuration applicable to the FFS mode or the IPS mode, and includes a pixel electrode PE and a common electrode CE on the array substrate AR. In the liquid crystal display panel LPN having such a configuration, a horizontal electric field (for example, an electric field substantially parallel to the main surface of the substrate in the fringe electric field) formed between the pixel electrode PE and the common electrode CE is mainly used. The liquid crystal molecules constituting the liquid crystal layer LQ are switched.

図2は、図1に示した液晶表示パネルLPNの断面構造を概略的に示す図である。   FIG. 2 is a diagram schematically showing a cross-sectional structure of the liquid crystal display panel LPN shown in FIG.

すなわち、アレイ基板ARは、ガラス基板などの光透過性を有する第1絶縁基板10を用いて形成されている。このアレイ基板ARは、第1絶縁基板10の内面(すなわち対向基板CTに対向する側)10Aの側に、スイッチング素子SW、共通電極CE、画素電極PE、第1配向膜AL1などを備えている。   That is, the array substrate AR is formed by using a first insulating substrate 10 having light transparency such as a glass substrate. The array substrate AR includes a switching element SW, a common electrode CE, a pixel electrode PE, a first alignment film AL1, and the like on the inner surface (that is, the side facing the counter substrate CT) 10A of the first insulating substrate 10. .

ここに示したスイッチング素子SWは、例えば薄膜トランジスタ(TFT)である。このスイッチング素子SWは、ポリシリコンやアモルファスシリコンによって形成された半導体層を備えている。なお、スイッチング素子SWは、トップゲート型あるいはボトムゲート型のいずれであっても良い。このようなスイッチング素子SWは、第1絶縁膜11によって覆われている。   The switching element SW shown here is, for example, a thin film transistor (TFT). The switching element SW includes a semiconductor layer formed of polysilicon or amorphous silicon. Note that the switching element SW may be either a top gate type or a bottom gate type. Such a switching element SW is covered with the first insulating film 11.

共通電極CEは、第1絶縁膜11の上に形成されている。この共通電極CEは、第2絶縁膜12によって覆われている。また、この第2絶縁膜12は、第1絶縁膜11の上にも配置されている。画素電極PEは、第2絶縁膜12の上に形成されている。この画素電極PEは、第1絶縁膜11及び第2絶縁膜12を貫通するコンタクトホールを介してスイッチング素子SWに接続されている。また、この画素電極PEは、第2絶縁膜12を介して共通電極CEと向かい合うスリットPSLを有している。これらの共通電極CE及び画素電極PEは、ともに透明な導電材料、例えば、インジウム・ティン・オキサイド(ITO)やインジウム・ジンク・オキサイド(IZO)などによって形成されている。画素電極PEは、第1配向膜AL1によって覆われている。この第1配向膜AL1は、水平配向性を示す材料によって形成され、アレイ基板ARの液晶層LQに接する面に配置されている。   The common electrode CE is formed on the first insulating film 11. The common electrode CE is covered with the second insulating film 12. The second insulating film 12 is also disposed on the first insulating film 11. The pixel electrode PE is formed on the second insulating film 12. The pixel electrode PE is connected to the switching element SW through a contact hole that penetrates the first insulating film 11 and the second insulating film 12. Further, the pixel electrode PE has a slit PSL facing the common electrode CE through the second insulating film 12. Both the common electrode CE and the pixel electrode PE are formed of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO). The pixel electrode PE is covered with the first alignment film AL1. The first alignment film AL1 is formed of a material exhibiting horizontal alignment properties, and is disposed on the surface in contact with the liquid crystal layer LQ of the array substrate AR.

一方、対向基板CTは、ガラス基板などの光透過性を有する第2絶縁基板30を用いて形成されている。この対向基板CTは、第2絶縁基板30の内面(すなわちアレイ基板ARに対向する側)30Aの側に、ブラックマトリクス31、カラーフィルタ32、オーバーコート層33、第2配向膜AL2などを備えている。   On the other hand, the counter substrate CT is formed using a second insulating substrate 30 having optical transparency such as a glass substrate. The counter substrate CT includes a black matrix 31, a color filter 32, an overcoat layer 33, a second alignment film AL2, and the like on the inner surface (that is, the side facing the array substrate AR) 30A of the second insulating substrate 30. Yes.

ブラックマトリクス31は、第2絶縁基板30の内面30Aにおいて、アレイ基板ARに設けられたゲート配線Gやソース配線S、さらにはスイッチング素子SWなどの配線部に対向するように形成され、各画素PXを区画している。   The black matrix 31 is formed on the inner surface 30A of the second insulating substrate 30 so as to be opposed to the gate wiring G and the source wiring S provided on the array substrate AR, and further to the wiring section such as the switching element SW. Is partitioned.

カラーフィルタ32は、第2絶縁基板30の内面30Aに形成され、ブラックマトリクス31の上にも延在している。このカラーフィルタ32は、互いに異なる複数の色、例えば赤色、青色、緑色といった3原色にそれぞれ着色された樹脂材料によって形成されている。赤色に着色された樹脂材料からなる赤色カラーフィルタは、赤色画素に対応して配置されている。青色に着色された樹脂材料からなる青色カラーフィルタは、青色画素に対応して配置されている。緑色に着色された樹脂材料からなる緑色カラーフィルタは、緑色画素に対応して配置されている。異なる色のカラーフィルタ32間の境界は、ブラックマトリクス31上に位置している。   The color filter 32 is formed on the inner surface 30 </ b> A of the second insulating substrate 30 and extends also on the black matrix 31. The color filter 32 is formed of a resin material colored in a plurality of different colors, for example, three primary colors such as red, blue, and green. A red color filter made of a resin material colored in red is arranged corresponding to the red pixel. A blue color filter made of a resin material colored in blue is arranged corresponding to a blue pixel. A green color filter made of a resin material colored in green is arranged corresponding to the green pixel. The boundary between the color filters 32 of different colors is located on the black matrix 31.

オーバーコート層33は、カラーフィルタ32を覆っている。このオーバーコート層33は、ブラックマトリクス31やカラーフィルタ32の表面の凹凸を平坦化する。このようなオーバーコート層33は、透明な樹脂材料によって形成されている。オーバーコート層33は、第2配向膜AL2によって覆われている。この第2配向膜AL2は、水平配向性を示す材料によって形成され、対向基板CTの液晶層LQに接する面に配置されている。   The overcoat layer 33 covers the color filter 32. The overcoat layer 33 flattens the surface irregularities of the black matrix 31 and the color filter 32. Such an overcoat layer 33 is formed of a transparent resin material. The overcoat layer 33 is covered with the second alignment film AL2. The second alignment film AL2 is formed of a material exhibiting horizontal alignment, and is disposed on the surface in contact with the liquid crystal layer LQ of the counter substrate CT.

上述したようなアレイ基板ARと対向基板CTとは、第1配向膜AL1及び第2配向膜AL2が向かい合うように配置されている。このとき、アレイ基板ARと対向基板CTの間には、一方の基板に形成された柱状スペーサが配置され、これにより、所定のセルギャップが形成される。アレイ基板ARと対向基板CTとは、セルギャップが形成された状態でシール材によって貼り合わせられている。   The array substrate AR and the counter substrate CT as described above are arranged so that the first alignment film AL1 and the second alignment film AL2 face each other. At this time, columnar spacers formed on one substrate are arranged between the array substrate AR and the counter substrate CT, whereby a predetermined cell gap is formed. The array substrate AR and the counter substrate CT are bonded together with a sealing material in a state where a cell gap is formed.

液晶層LQは、アレイ基板ARの第1配向膜AL1と対向基板CTの第2配向膜AL2との間に形成されたセルギャップに封入されている。特に、このような液晶層LQは、例えば、誘電率異方性が正(ポジ型)の液晶材料によって構成されている。   The liquid crystal layer LQ is sealed in a cell gap formed between the first alignment film AL1 of the array substrate AR and the second alignment film AL2 of the counter substrate CT. In particular, such a liquid crystal layer LQ is made of, for example, a liquid crystal material having a positive (positive) dielectric anisotropy.

このような構成の液晶表示パネルLPNに対して、その背面側には、バックライトBLが配置されている。バックライトBLとしては、種々の形態が適用可能であり、また、光源として発光ダイオード(LED)を利用したものや冷陰極管(CCFL)を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。   A backlight BL is arranged on the back side of the liquid crystal display panel LPN having such a configuration. As the backlight BL, various forms are applicable, and any of those using a light emitting diode (LED) or a cold cathode tube (CCFL) as a light source can be applied. The description of the structure is omitted.

バックライトBLと対向するアレイ基板ARの外面、すなわち第1絶縁基板10の外面10Bには、第1偏光板PL1を含む第1光学素子OD1が配置されている。また、カバーガラスCGと対向する対向基板CTの外面、すなわち第2絶縁基板30の外面30Bには導電層CFが形成され、さらに、導電層CFの上には第2偏光板PL2を含む第2光学素子OD2が配置されている。導電層CFと第2光学素子OD2との間には導電性接着剤ADが介在しており、第2光学素子OD2が導電層CFに接着されている。第1偏光板PL1の第1偏光軸(あるいは第1吸収軸)と第2偏光板PL2の第2偏光軸(あるいは第2吸収軸)とは、例えば、クロスニコルの位置関係にある。   A first optical element OD1 including a first polarizing plate PL1 is disposed on the outer surface of the array substrate AR facing the backlight BL, that is, the outer surface 10B of the first insulating substrate 10. Further, a conductive layer CF is formed on the outer surface of the counter substrate CT facing the cover glass CG, that is, the outer surface 30B of the second insulating substrate 30, and the second polarizing plate PL2 including the second polarizing plate PL2 is formed on the conductive layer CF. An optical element OD2 is arranged. A conductive adhesive AD is interposed between the conductive layer CF and the second optical element OD2, and the second optical element OD2 is bonded to the conductive layer CF. The first polarizing axis (or first absorption axis) of the first polarizing plate PL1 and the second polarizing axis (or second absorption axis) of the second polarizing plate PL2 are in a crossed Nicols positional relationship, for example.

図示した例においては、第2光学素子OD2の上方に配置されたカバーガラスCGの表面が検出面あるいは表示面となる。   In the illustrated example, the surface of the cover glass CG disposed above the second optical element OD2 serves as a detection surface or a display surface.

図3は、図2に示したアレイ基板ARにおける画素PXの構造を対向基板CTの側から見た概略平面図である。なお、ここでは、説明に必要な主要部のみを図示している。   FIG. 3 is a schematic plan view of the structure of the pixel PX in the array substrate AR shown in FIG. 2 as viewed from the counter substrate CT side. Here, only main parts necessary for the description are shown.

ゲート配線Gは、第1方向Xに沿って延出している。ソース配線Sは、第2方向Yに沿って延出している。ゲート配線Gとソース配線Sとの交差部にはスイッチング素子が配置されているが図示を省略している。   The gate line G extends along the first direction X. The source line S extends along the second direction Y. Although a switching element is arranged at the intersection of the gate line G and the source line S, illustration is omitted.

容量線Cは、第1方向Xに沿って延在している。すなわち、容量線Cは、各画素PXに配置されるとともにソース配線Sの上方に延在しており、第1方向Xに隣接する複数の画素PXに亘って共通に形成されている。この容量線Cは、各画素PXに対応して形成された共通電極CEを含んでいる。   The capacitance line C extends along the first direction X. That is, the capacitor line C is disposed in each pixel PX and extends above the source line S, and is formed in common across a plurality of pixels PX adjacent in the first direction X. The capacitor line C includes a common electrode CE formed corresponding to each pixel PX.

各画素PXの画素電極PEは、共通電極CEの上方に配置されている。各画素電極PEは、各画素PXにおいて画素形状に対応した島状、例えば、略四角形に形成されている。このような各画素電極PEには、共通電極CEと向かい合う複数のスリットPSLが形成されている。図示した例では、スリットPSLのそれぞれは、第2方向Yに沿って延出しており、第2方向Yと平行な長軸を有している。   The pixel electrode PE of each pixel PX is disposed above the common electrode CE. Each pixel electrode PE is formed in an island shape corresponding to the pixel shape in each pixel PX, for example, a substantially square shape. Each pixel electrode PE has a plurality of slits PSL facing the common electrode CE. In the illustrated example, each of the slits PSL extends along the second direction Y and has a long axis parallel to the second direction Y.

第1配向膜AL1及び第2配向膜AL2は、基板主面と平行な面内において、互いに平行な方位に配向処理(例えば、ラビング処理や光配向処理)がなされている。第1配向膜AL1は、スリットPSLが延出した第2方向Yに対して45°以下、より好ましくは5°〜15°の鋭角に交差する方向に沿って配向処理されている。第2配向膜AL2は、第1配向膜AL1の配向処理方向R1と平行な方向に沿って配向処理されている。第1配向膜AL1の配向処理方向R1と第2配向膜AL2の配向処理方向R2とは互いに逆向きである。   The first alignment film AL1 and the second alignment film AL2 are subjected to alignment processing (for example, rubbing processing or optical alignment processing) in directions parallel to each other in a plane parallel to the main surface of the substrate. The first alignment film AL1 is subjected to an alignment process along a direction that intersects an acute angle of 45 ° or less, more preferably 5 ° to 15 °, with respect to the second direction Y in which the slit PSL extends. The second alignment film AL2 is subjected to an alignment process along a direction parallel to the alignment processing direction R1 of the first alignment film AL1. The alignment treatment direction R1 of the first alignment film AL1 and the alignment treatment direction R2 of the second alignment film AL2 are opposite to each other.

このような構成の液晶表示装置において、液晶層LQに電圧が印加されていない状態、つまり、画素電極PEと共通電極CEとの間に電界が形成されていない状態(OFF時)では、液晶層LQに含まれる液晶分子LMは、面内において、第1配向膜AL1及び第2配向膜AL2の配向処理方向に応じて初期配向する(液晶分子LMが初期配向する方向を初期配向方向と称する)。   In the liquid crystal display device having such a configuration, in a state where no voltage is applied to the liquid crystal layer LQ, that is, in a state where no electric field is formed between the pixel electrode PE and the common electrode CE (when OFF), the liquid crystal layer The liquid crystal molecules LM included in the LQ are initially aligned in the plane according to the alignment treatment direction of the first alignment film AL1 and the second alignment film AL2 (the direction in which the liquid crystal molecules LM are initially aligned is referred to as the initial alignment direction). .

OFF時には、バックライトBLからのバックライト光の一部は、第1偏光板PL1を透過し、液晶表示パネルLPNに入射する。液晶表示パネルLPNに入射した光は、第1偏光板PL1の第1吸収軸と直交する直線偏光である。このような直線偏光の偏光状態は、OFF時の液晶表示パネルLPNを通過した際にほとんど変化しない。このため、液晶表示パネルLPNを透過した直線偏光は、第1偏光板PL1に対してクロスニコルの位置関係にある第2偏光板PL2によって吸収される(黒表示)。   When OFF, a part of the backlight light from the backlight BL is transmitted through the first polarizing plate PL1 and enters the liquid crystal display panel LPN. The light incident on the liquid crystal display panel LPN is linearly polarized light orthogonal to the first absorption axis of the first polarizing plate PL1. Such a polarization state of linearly polarized light hardly changes when it passes through the liquid crystal display panel LPN in the OFF state. Therefore, the linearly polarized light transmitted through the liquid crystal display panel LPN is absorbed by the second polarizing plate PL2 having a crossed Nicol positional relationship with the first polarizing plate PL1 (black display).

一方、液晶層LQに電圧が印加された状態、つまり、画素電極PEと共通電極CEとの間にフリンジ電界が形成された状態(ON時)では、液晶分子LMは、面内において、初期配向方向とは異なる方位に配向する。ポジ型の液晶材料においては、液晶分子LMは、電界と略平行な方向を向くように配向する。   On the other hand, in a state where a voltage is applied to the liquid crystal layer LQ, that is, in a state where a fringe electric field is formed between the pixel electrode PE and the common electrode CE (at the time of ON), the liquid crystal molecules LM are initially aligned in the plane. The orientation is different from the direction. In the positive type liquid crystal material, the liquid crystal molecules LM are aligned so as to face a direction substantially parallel to the electric field.

このようなON時には、第1偏光板PL1の第1吸収軸と直交する直線偏光は、液晶表示パネルLPNに入射し、その偏光状態は、液晶層LQを通過する際に液晶分子LMの配向状態に応じて変化する。このため、ON時においては、液晶層LQを通過した少なくとも一部の光は、第2偏光板PL2を透過する(白表示)。   At such ON time, linearly polarized light orthogonal to the first absorption axis of the first polarizing plate PL1 is incident on the liquid crystal display panel LPN, and the polarization state is the alignment state of the liquid crystal molecules LM when passing through the liquid crystal layer LQ. It changes according to. For this reason, at the time of ON, at least a part of light that has passed through the liquid crystal layer LQ is transmitted through the second polarizing plate PL2 (white display).

図4は、図1に示した液晶表示パネルLPNの構成を概略的に示す平面図である。   FIG. 4 is a plan view schematically showing the configuration of the liquid crystal display panel LPN shown in FIG.

液晶表示パネルLPNを構成するアレイ基板ARは、対向基板CTの端部CTEよりも外方に延在した延在部AREを有している。この延在部AREには、駆動ICチップ2やフレキシブル・プリンテッド・サーキット(FPC)基板3などが実装されている。また、この延在部AREには、接地電位のパッドPDが形成されている。このパッドPDは、詳述しないが、駆動ICチップ2やFPC基板3などを介して接地されている。   The array substrate AR constituting the liquid crystal display panel LPN has an extending part ARE that extends outward from the end part CTE of the counter substrate CT. A driving IC chip 2 and a flexible printed circuit (FPC) substrate 3 are mounted on the extending portion ARE. In addition, a pad PD having a ground potential is formed in the extending portion ARE. Although not described in detail, the pad PD is grounded via the drive IC chip 2 and the FPC board 3.

導電層CFは、図中に右下がりの斜線で示したように、対向基板CTの上においてアクティブエリアACTの全体に亘って形成されている。当然のことながら、導電層CFは、各画素PXの上を覆っている。図示した例では、導電層CFは、対向基板CTの表面の略全面に亘って形成されている。つまり、X−Y平面において、導電層CFのサイズは、対向基板CTのサイズと同等である。   The conductive layer CF is formed over the entire active area ACT on the counter substrate CT, as indicated by the slanted lines in the drawing to the right. As a matter of course, the conductive layer CF covers each pixel PX. In the illustrated example, the conductive layer CF is formed over substantially the entire surface of the counter substrate CT. That is, in the XY plane, the size of the conductive layer CF is equal to the size of the counter substrate CT.

第2光学素子OD2は、図中に右上がりの斜線で示したように、導電層CFの上においてアクティブエリアACTの全体に亘って配置されている。また、この第2光学素子OD2は、導電層CFの一部を露出している。すなわち、X−Y平面において、第2光学素子OD2のサイズは、導電層CFのサイズよりも小さい。また、第2光学素子OD2の端部ODEは、対向基板CTの端部CTEの直上には重ならず、端部CTEよりもアクティブエリアACT側に位置している。つまり、導電層CFの端部CFEは、第2光学素子OD2の端部ODEよりも対向基板CTの端部CTE側に延在し、第2光学素子OD2から露出している。このような端部CFEは、接続部材PSTに接触している。   The second optical element OD2 is disposed over the entire active area ACT on the conductive layer CF, as indicated by the oblique line rising to the right in the drawing. The second optical element OD2 exposes a part of the conductive layer CF. That is, in the XY plane, the size of the second optical element OD2 is smaller than the size of the conductive layer CF. In addition, the end portion ODE of the second optical element OD2 does not overlap immediately above the end portion CTE of the counter substrate CT, but is positioned closer to the active area ACT than the end portion CTE. That is, the end portion CFE of the conductive layer CF extends to the end portion CTE side of the counter substrate CT from the end portion ODE of the second optical element OD2, and is exposed from the second optical element OD2. Such an end CFE is in contact with the connection member PST.

接続部材PSTは、導電層CFとパッドPDとを電気的に接続する。   Connection member PST electrically connects conductive layer CF and pad PD.

図5は、図4に示した液晶表示パネルLPNのパッドPDを含む断面を概略的に示す断面図である。   FIG. 5 is a cross-sectional view schematically showing a cross section including the pad PD of the liquid crystal display panel LPN shown in FIG.

アレイ基板ARにおいて、対向基板CTと向かい合う内面側の構造については詳細な説明を省略するが、延在部AREにおいては、パッドPDが形成されている。アレイ基板ARを構成する第1絶縁基板10の外面10Bには、第1光学素子OD1が接着されている。なお、第1光学素子OD1を第1絶縁基板10に接着するための接着剤の図示は省略している。   In the array substrate AR, a detailed description of the structure on the inner surface facing the counter substrate CT is omitted, but a pad PD is formed in the extended portion ARE. A first optical element OD1 is bonded to the outer surface 10B of the first insulating substrate 10 constituting the array substrate AR. Note that an adhesive for bonding the first optical element OD1 to the first insulating substrate 10 is not shown.

対向基板CTにおいて、アレイ基板ARと向かい合う内面30A側の構造については詳細な説明を省略するが、第2絶縁基板30の周辺にはアクティブエリアACTを囲む枠状の周辺遮光層SHDが形成されている。この周辺遮光層SHDは、例えば、上記したブラックマトリクスBMと同一材料によって形成されている。これらのアレイ基板ARと対向基板CTとはシール材SEによって貼り合わせされており、これらの間に液晶層LQが保持されている。   In the counter substrate CT, a detailed description of the structure on the inner surface 30A side facing the array substrate AR is omitted, but a frame-shaped peripheral light shielding layer SHD surrounding the active area ACT is formed around the second insulating substrate 30. Yes. For example, the peripheral light shielding layer SHD is formed of the same material as that of the black matrix BM. The array substrate AR and the counter substrate CT are bonded together by a sealing material SE, and a liquid crystal layer LQ is held between them.

導電層CFは、第2絶縁基板30の外面30Bに形成されている。この導電層CFは、アクティブエリアACTをカバーするのみならず、周辺遮光層SHDの上方にも延在している。このような導電層CFは、アクティブエリアACTと重なるため、透明な有機導電材料によって形成されている。また、このような導電層CFは、その表面抵抗値が例えば1×10〜1×10Ω/□の材料によって形成されることが望ましい。導電層CFを形成するための有機導電材料の一例として、導電性物質であるポリチオフェンにバインダ樹脂などを混合したものなどが適用可能である。このような導電層CFは、例えば、対向基板CTを薄型化するために第2絶縁基板30の外面30Bの側を研磨した後に、有機導電材料を略均一な膜厚に塗布し焼成することで形成される。 The conductive layer CF is formed on the outer surface 30B of the second insulating substrate 30. The conductive layer CF not only covers the active area ACT but also extends above the peripheral light shielding layer SHD. Since such a conductive layer CF overlaps with the active area ACT, it is formed of a transparent organic conductive material. Such a conductive layer CF is desirably formed of a material having a surface resistance value of, for example, 1 × 10 7 to 1 × 10 9 Ω / □. As an example of the organic conductive material for forming the conductive layer CF, a material obtained by mixing a binder resin or the like with polythiophene, which is a conductive substance, can be used. Such a conductive layer CF is obtained by, for example, applying and baking an organic conductive material to a substantially uniform film thickness after polishing the outer surface 30B side of the second insulating substrate 30 in order to reduce the thickness of the counter substrate CT. It is formed.

第2光学素子OD2は、導電性接着剤ADにより導電層CFの上に接着されている。導電性接着剤ADは、導電層CFの上においてアクティブエリアACTの全体に亘って延在しており、導電層CFと第2光学素子OD2との間の全体に亘って介在している。このような導電性接着剤ADは、アクティブエリアACTと重なるため、透明な材料によって形成されている。また、このような導電性接着剤ADは、その表面抵抗値が例えば1×10〜1×1011Ω/□の材料によって形成されることが望ましい。つまり、導電性接着剤ADは、導電層CFよりも高抵抗である。 The second optical element OD2 is bonded onto the conductive layer CF with the conductive adhesive AD. The conductive adhesive AD extends over the entire active area ACT on the conductive layer CF, and is interposed between the conductive layer CF and the second optical element OD2. Such a conductive adhesive AD overlaps with the active area ACT, and thus is formed of a transparent material. Such a conductive adhesive AD is preferably formed of a material having a surface resistance value of, for example, 1 × 10 9 to 1 × 10 11 Ω / □. That is, the conductive adhesive AD has a higher resistance than the conductive layer CF.

導電層CFの端部CFEは、アクティブエリアACTの外側で第2光学素子OD2及び導電性接着剤ADから露出している。接続部材PSTは、導電層CFの端部CFE及びパッドPDの双方に接触し、両者を電気的に接続している。このような接続部材PSTは、例えば、銀などの導電粒子を含む導電ペーストや、導電性シールなどである。   The end CFE of the conductive layer CF is exposed from the second optical element OD2 and the conductive adhesive AD outside the active area ACT. The connecting member PST is in contact with both the end CFE of the conductive layer CF and the pad PD, and electrically connects both. Such a connection member PST is, for example, a conductive paste containing conductive particles such as silver or a conductive seal.

本実施形態で説明したFFSモードやIPSモードなどの液晶表示パネルLPNにおいては、対向基板CT側に電極などの導電膜が形成されていないため、不所望な電荷が液晶表示パネルLPNに入り込みやすい。例えば、対向基板CTの側から電荷が侵入したことにより、液晶層LQに局所的に不所望な電圧が印加されると、表示ムラとして視認されるおそれがある。   In the liquid crystal display panel LPN such as the FFS mode and the IPS mode described in the present embodiment, a conductive film such as an electrode is not formed on the counter substrate CT side, so that undesired charges easily enter the liquid crystal display panel LPN. For example, if an undesired voltage is locally applied to the liquid crystal layer LQ due to the intrusion of charges from the counter substrate CT side, there is a risk of being visually recognized as display unevenness.

本実施形態によれば、液晶表示パネルLPNの前面側すなわち対向基板CTの外面には導電層CFが配置され、また、この導電層CFの上に第2光学素子OD2を接着するための導電性接着剤ADが配置されている。このため、検出面あるいは表示面となるカバーガラスCGの表面側から液晶表示パネルLPNに向かって侵入してきた電荷は、導電性接着剤ADにおいてアクティブエリアACTの面内に拡散するため、外部からの電界の侵入をある程度シールドすることが可能である。また、導電性接着剤ADに到達した電荷は、より低抵抗な導電層CFに流れ込み、導電層CFの面内に拡散するため、電界シールド効果をさらに高めることが可能である。さらに、導電層CFに到達した電荷は、導電層CFから接続部材PSTを介して接地電位のパッドPDに流れ込む。このため、液晶表示パネルLPNへの電荷の侵入を抑制することが可能となる。あるいは、たとえ液晶表示パネルLPNの内部に電荷が侵入したとしても導電層CF及び導電性接着剤ADを介して放電されるため、視認される表示ムラを短時間で解消することが可能となる。   According to the present embodiment, the conductive layer CF is disposed on the front side of the liquid crystal display panel LPN, that is, the outer surface of the counter substrate CT, and the conductivity for bonding the second optical element OD2 on the conductive layer CF. Adhesive AD is arranged. For this reason, since the charge that has entered the liquid crystal display panel LPN from the surface side of the cover glass CG serving as the detection surface or display surface diffuses into the surface of the active area ACT in the conductive adhesive AD, It is possible to shield the penetration of the electric field to some extent. Further, since the electric charge reaching the conductive adhesive AD flows into the conductive layer CF having a lower resistance and diffuses in the plane of the conductive layer CF, the electric field shielding effect can be further enhanced. Furthermore, the electric charge that has reached the conductive layer CF flows from the conductive layer CF to the pad PD having the ground potential via the connection member PST. For this reason, it is possible to suppress the intrusion of charges into the liquid crystal display panel LPN. Alternatively, even if a charge enters the liquid crystal display panel LPN, it is discharged through the conductive layer CF and the conductive adhesive AD, so that it is possible to eliminate visible display unevenness in a short time.

また、本実施形態によれば、導電性接着剤ADは、導電層CFよりも高抵抗である。すなわち、FFSモードなどの液晶表示パネルLPNに対しては、外部電界に対するシールド機能を確保する上で、液晶表示パネルLPNの前面側にて電荷をすばやく拡散する導電膜を配置することが有効であるが、本実施形態のように、アクティブエリアACTにおいて静電容量の変化を利用してタッチセンシングを行う機能を兼ね備えた液晶表示パネルLPNでは、センシング感度を確保することが要求される。   Further, according to the present embodiment, the conductive adhesive AD has a higher resistance than the conductive layer CF. That is, for the liquid crystal display panel LPN such as the FFS mode, it is effective to dispose a conductive film that quickly diffuses charges on the front side of the liquid crystal display panel LPN in order to secure a shielding function against an external electric field. However, as in the present embodiment, in the liquid crystal display panel LPN having a function of performing touch sensing using a change in capacitance in the active area ACT, it is required to ensure sensing sensitivity.

本実施形態では、導電層CFよりも検出面に近い導電性接着剤ADが高抵抗であるため、十分なセンシング感度を確保することが可能となる。一方で、導電性接着剤ADよりも液晶表示パネルLPNに近い導電層CFが低抵抗であるため、外部から液晶表示パネルLPNに向かう不所望な電界をシールドすることができるとともに、液晶表示パネルLPNに侵入した電荷を速やかに収集し、接続部材PSTを介してパッドPDに放電することが可能となる。これにより、外部電界の影響を受けにくくなり、液晶表示パネルLPNにおける液晶分子の配向乱れによる表示ムラの発生を抑制することが可能となる。したがって、タッチセンシング機能と外部電界に対するシールド機能とを両立することが可能となる。   In the present embodiment, since the conductive adhesive AD closer to the detection surface than the conductive layer CF has a high resistance, it is possible to ensure sufficient sensing sensitivity. On the other hand, since the conductive layer CF closer to the liquid crystal display panel LPN than the conductive adhesive AD has a low resistance, an undesired electric field directed from the outside toward the liquid crystal display panel LPN can be shielded, and the liquid crystal display panel LPN It is possible to quickly collect the charge that has entered the battery and discharge it to the pad PD via the connection member PST. Thereby, it becomes difficult to be influenced by the external electric field, and it becomes possible to suppress the occurrence of display unevenness due to the disorder of the alignment of liquid crystal molecules in the liquid crystal display panel LPN. Therefore, it is possible to achieve both a touch sensing function and a shielding function against an external electric field.

本実施形態で適用される導電層CFは、導電性接着剤ADよりも比較的低抵抗化が可能であるが、上記の如く成膜する過程や材料のバラツキなどに起因して局所的に抵抗値が異なった領域が形成される場合があり得る。例えば、局所的に高抵抗な領域が形成された場合、当該領域では、外部から侵入した電界が液晶表示パネル側に突き抜け、表示ムラが発生するおそれがある。また、局所的に低抵抗な領域が形成された場合には、当該領域では、電荷が逃げやすく、センシング感度が低下するおそれがある。つまり、導電層CF単独では、タッチセンシング機能と外部電界に対する十分なシールド機能とを両立することが困難である。なお、導電層CFとして、ITOなどの酸化物導電膜を適用した場合、その面内での抵抗値のバラツキは比較的小さく抑えることが可能であるが、有機導電材料と比較して抵抗値が低すぎるために、十分なセンシング感度を確保することが困難である。   The conductive layer CF applied in the present embodiment can have a relatively lower resistance than the conductive adhesive AD. However, the conductive layer CF has a local resistance due to the film forming process and the material variation as described above. Regions with different values can be formed. For example, when a region having a high resistance is formed locally, an electric field that has entered from the outside penetrates the liquid crystal display panel in the region, and display unevenness may occur. In addition, when a region having a low resistance is formed locally, electric charge easily escapes in the region, and the sensing sensitivity may be reduced. That is, with the conductive layer CF alone, it is difficult to achieve both a touch sensing function and a sufficient shielding function against an external electric field. Note that, when an oxide conductive film such as ITO is applied as the conductive layer CF, variation in resistance value in the surface can be suppressed to a relatively small value, but the resistance value is smaller than that of the organic conductive material. Since it is too low, it is difficult to ensure sufficient sensing sensitivity.

また、本実施形態で適用される導電性接着剤ADは、有機導電材料によって形成される導電層CFと比較して、その面内での抵抗値のばらつきは小さいが、接着剤としての機能を確保するために導電性物質の含有量を高めることが困難であり、比較的高抵抗となる。また、導電性接着剤ADは、第2光学素子OD2の内面に位置しており、外部には引き出されていないため、接地電位のパッドPDとの導通をとることも困難である。このため、導電層CFを組み合わせることなく導電性接着剤AD単独では、外部電界に対する十分なシールド機能を得ることが困難である。   In addition, the conductive adhesive AD applied in the present embodiment has a smaller variation in resistance value in the plane than the conductive layer CF formed of an organic conductive material, but has a function as an adhesive. In order to ensure, it is difficult to increase the content of the conductive substance, and the resistance becomes relatively high. Further, since the conductive adhesive AD is located on the inner surface of the second optical element OD2 and is not drawn out to the outside, it is difficult to establish conduction with the pad PD having the ground potential. For this reason, it is difficult to obtain a sufficient shielding function against an external electric field with the conductive adhesive AD alone without combining the conductive layer CF.

このため、本実施形態では、導電層CFと導電性接着剤ADとを組み合わせることにより、例え導電層CFの面内で抵抗値のバラツキが生じたとしても、導電性接着剤ADにおいて電荷の分散が可能となり、導電層CFにおける局所的な領域での電界の突き抜けやセンシング感度の低下を抑制することができ、アクティブエリアACTの全域に亘り、タッチセンシング機能とシールド機能とを両立できる抵抗値を確保することが可能となる。   For this reason, in this embodiment, even if there is a variation in resistance value in the plane of the conductive layer CF by combining the conductive layer CF and the conductive adhesive AD, the dispersion of electric charge in the conductive adhesive AD is performed. It is possible to suppress the penetration of the electric field in the local region and the decrease in sensing sensitivity in the conductive layer CF, and the resistance value that can achieve both the touch sensing function and the shield function over the entire active area ACT. It can be secured.

以上説明したように、本実施形態によれば、表示品位の良好な液晶表示装置を提供することができる。   As described above, according to this embodiment, it is possible to provide a liquid crystal display device with good display quality.

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。   In addition, although some embodiment of this invention was described, these embodiment is shown as an example and is not intending limiting the range of invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the spirit of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.

LPN…液晶表示パネル AR…アレイ基板 CT…対向基板
ACT…アクティブエリア
PE…画素電極 CE…共通電極 LQ…液晶層
OD1…第1光学素子 OD2…第2光学素子
PD…パッド PST…接続部材
CF…導電層
AD…導電性接着剤
LPN ... Liquid crystal display panel AR ... Array substrate CT ... Counter substrate ACT ... Active area PE ... Pixel electrode CE ... Common electrode LQ ... Liquid crystal layer OD1 ... First optical element OD2 ... Second optical element PD ... Pad PST ... Connecting member CF ... Conductive layer AD ... conductive adhesive

Claims (3)

画像を表示するアクティブエリアにおいて、複数の画素に亘って形成された共通電極と、前記共通電極を覆う絶縁膜と、前記絶縁膜の上において各画素に形成され前記共通電極と向かい合うとともにスリットが形成された画素電極と、を備えた第1基板と、
前記第1基板に対向配置された第2基板と、
前記第1基板と前記第2基板との間に保持された液晶層と、
前記第2基板の外面において前記アクティブエリアの全体に亘って形成された導電層と、
前記導電層上において前記アクティブエリアに配置された偏光板を含む光学素子と、
前記導電層と前記光学素子との間に介在し前記導電層と前記光学素子とを接着する導電性接着剤と、
前記第2基板の端部よりも外方に延在した前記第1基板の延在部に形成された接地電位のパッドと、
前記導電層と前記パッドとを電気的に接続する接続部材と、
を備え、
前記導電層は、透明な有機導電材料によって形成され、前記導電性接着剤は、前記導電層よりも高抵抗であることを特徴とする液晶表示装置。
In an active area for displaying an image, a common electrode formed over a plurality of pixels, an insulating film covering the common electrode, and formed on each pixel on the insulating film so as to face the common electrode and form a slit A first substrate comprising: a pixel electrode;
A second substrate disposed opposite the first substrate;
A liquid crystal layer held between the first substrate and the second substrate;
A conductive layer formed over the entire active area on the outer surface of the second substrate;
An optical element including a polarizing plate disposed in the active area on the conductive layer;
A conductive adhesive interposed between the conductive layer and the optical element to bond the conductive layer and the optical element;
A ground potential pad formed on the extending portion of the first substrate extending outward from the end portion of the second substrate;
A connection member for electrically connecting the conductive layer and the pad;
With
The conductive layer is formed of a transparent organic conductive material, and the conductive adhesive has a higher resistance than the conductive layer.
前記導電層は、前記光学素子の端部よりも前記第2基板の端部側に延在し、前記接続部材に接触する端部を備えたことを特徴とする請求項1に記載の液晶表示装置。   2. The liquid crystal display according to claim 1, wherein the conductive layer includes an end portion that extends closer to an end portion of the second substrate than an end portion of the optical element and contacts the connection member. apparatus. 前記導電層の表面抵抗値は1×10〜1×10Ω/□であり、前記導電性接着剤の表面抵抗値は1×10〜1×1011Ω/□であることを特徴とする請求項1または2に記載の液晶表示装置。 The surface resistance value of the conductive layer is 1 × 10 7 to 1 × 10 9 Ω / □, and the surface resistance value of the conductive adhesive is 1 × 10 9 to 1 × 10 11 Ω / □. The liquid crystal display device according to claim 1 or 2.
JP2012089739A 2012-04-10 2012-04-10 Liquid crystal display device Pending JP2013218178A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012089739A JP2013218178A (en) 2012-04-10 2012-04-10 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012089739A JP2013218178A (en) 2012-04-10 2012-04-10 Liquid crystal display device

Publications (1)

Publication Number Publication Date
JP2013218178A true JP2013218178A (en) 2013-10-24

Family

ID=49590326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012089739A Pending JP2013218178A (en) 2012-04-10 2012-04-10 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JP2013218178A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015152070A1 (en) * 2014-04-04 2015-10-08 日東電工株式会社 Transparent resin layer, polarizing film with adhesive layer, and image display device
CN105487283A (en) * 2016-01-28 2016-04-13 武汉华星光电技术有限公司 LCD and LCD panel thereof
KR20160056720A (en) * 2014-11-12 2016-05-20 엘지디스플레이 주식회사 Display device having functional panel
JP2019184721A (en) * 2018-04-05 2019-10-24 株式会社ジャパンディスプレイ Display
WO2020071009A1 (en) * 2018-10-01 2020-04-09 株式会社ジャパンディスプレイ Display device
WO2021051499A1 (en) * 2019-09-20 2021-03-25 武汉华星光电技术有限公司 Display panel, display apparatus, and method for manufacturing display panel

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015152070A1 (en) * 2014-04-04 2015-10-08 日東電工株式会社 Transparent resin layer, polarizing film with adhesive layer, and image display device
JP2015200698A (en) * 2014-04-04 2015-11-12 日東電工株式会社 Transparent resin layer, polarizing film with adhesive layer, and image display device
KR20160056720A (en) * 2014-11-12 2016-05-20 엘지디스플레이 주식회사 Display device having functional panel
KR102214631B1 (en) * 2014-11-12 2021-02-09 엘지디스플레이 주식회사 Display device having functional panel
CN105487283A (en) * 2016-01-28 2016-04-13 武汉华星光电技术有限公司 LCD and LCD panel thereof
WO2017128525A1 (en) * 2016-01-28 2017-08-03 武汉华星光电技术有限公司 Liquid crystal display device and liquid crystal display panel thereof
JP2019184721A (en) * 2018-04-05 2019-10-24 株式会社ジャパンディスプレイ Display
US10634965B2 (en) 2018-04-05 2020-04-28 Japan Display Inc. Display device
US10884301B2 (en) 2018-04-05 2021-01-05 Japan Display Inc. Display device
JP7045908B2 (en) 2018-04-05 2022-04-01 株式会社ジャパンディスプレイ Display device
WO2020071009A1 (en) * 2018-10-01 2020-04-09 株式会社ジャパンディスプレイ Display device
WO2021051499A1 (en) * 2019-09-20 2021-03-25 武汉华星光电技术有限公司 Display panel, display apparatus, and method for manufacturing display panel

Similar Documents

Publication Publication Date Title
JP5732317B2 (en) Liquid crystal display
JP5636342B2 (en) Liquid crystal display
JP5013554B2 (en) Liquid crystal display
JP6148913B2 (en) Liquid crystal display
JP4999127B2 (en) Liquid crystal display
JP5906043B2 (en) Liquid crystal display
JP5647955B2 (en) Liquid crystal display
JP5830433B2 (en) Liquid crystal display
JP2013007955A (en) Liquid crystal display device
JP2013152409A (en) Liquid crystal display device
JP2013218178A (en) Liquid crystal display device
JP2013029778A (en) Liquid crystal display apparatus
JP6039914B2 (en) Liquid crystal display
JP5624966B2 (en) Liquid crystal display
JP2015011179A (en) Liquid crystal display device
US8610856B2 (en) Liquid crystal display device
JP2012247542A (en) Liquid crystal display device
JP2013127558A (en) Liquid crystal display device
JP5207422B2 (en) Liquid crystal display
JP2014077925A (en) Liquid crystal display device
JP2016038539A (en) Liquid crystal display device
JP5879212B2 (en) Liquid crystal display
JP5740222B2 (en) Manufacturing method of liquid crystal display device
JP5197873B2 (en) Liquid crystal display
JP2015011109A (en) Liquid crystal display

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20130711