[go: up one dir, main page]

JP2013138184A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP2013138184A
JP2013138184A JP2012254988A JP2012254988A JP2013138184A JP 2013138184 A JP2013138184 A JP 2013138184A JP 2012254988 A JP2012254988 A JP 2012254988A JP 2012254988 A JP2012254988 A JP 2012254988A JP 2013138184 A JP2013138184 A JP 2013138184A
Authority
JP
Japan
Prior art keywords
layer
insulating layer
oxide semiconductor
transistor
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012254988A
Other languages
English (en)
Other versions
JP6034670B2 (ja
Inventor
Yuji Egi
勇司 恵木
Hideomi Suzawa
英臣 須澤
Shinya Sasagawa
慎也 笹川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012254988A priority Critical patent/JP6034670B2/ja
Publication of JP2013138184A publication Critical patent/JP2013138184A/ja
Application granted granted Critical
Publication of JP6034670B2 publication Critical patent/JP6034670B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/86—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group II-VI materials, e.g. ZnO
    • H10D62/8603—Binary Group II-VI materials wherein cadmium is the Group II element, e.g. CdTe
    • H10D64/011—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H10F39/80377—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H10P50/20—
    • H10P50/28—
    • H10P52/00—
    • H10P70/23—
    • H10P70/27—
    • H10P95/00—
    • H10P95/70—
    • H10P14/3434—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】微細な構造であっても高い電気特性を有するトランジスタを歩留まりよく提供する。該トランジスタを含む半導体装置においても、高性能化、高信頼性化、及び高生産化を達成する。
【解決手段】酸化物半導体層、ゲート絶縁層、及び側面に側壁絶縁層が設けられたゲート電極層が順に積層されたトランジスタを有する半導体装置において、ソース電極層及びドレイン電極層は、酸化物半導体層及び側壁絶縁層に接して設けられる。該半導体装置の作製工程において、酸化物半導体層、側壁絶縁層、及びゲート電極層上を覆うように導電層及び層間絶縁層を積層し、化学的機械研磨法によりゲート電極層上の層間絶縁層及び導電層を除去してソース電極層及びドレイン電極層を形成する。ゲート絶縁層の形成前に、酸化物半導体層に対して洗浄処理を行う。
【選択図】図１

Description

開示する発明は、半導体装置、及びその作製方法に関する。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、発光表示装置、半導体回路及び電子機器は全て半導体装置である。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ（薄膜トランジスタ（ＴＦＴ）ともいう）を構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
例えば、トランジスタの活性層として、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む非晶質酸化物を用いたトランジスタが開示されている（特許文献１参照）。
特開２００６−１６５５２８号公報
ところで、トランジスタの動作の高速化、トランジスタの低消費電力化、低価格化、などを達成するためには、トランジスタの微細化は必須である。
しかしながら、トランジスタの微細化に伴って、トランジスタのしきい値電圧の低下、しきい値電圧ばらつきの増大、オフ電流の増大などの、いわゆる電気特性の劣化が生じやすくなる。
また、トランジスタの微細化に伴って、ドライエッチング工程におけるダメージや、不純物元素の半導体層への拡散による影響を受けやすくなるため、歩留まりの低下や、信頼性の低下が生じやすくなる。
本発明の一態様は、より高性能な半導体装置を実現するため、微細化されたトランジスタのオン特性（例えば、オン電流や電界効果移動度）を向上させて、半導体装置の高速応答、高速駆動を実現する構成およびその作製方法を提供することを目的の一とする。
本発明の一態様は、ばらつきが少なく良好な電気特性を有する信頼性の高いトランジスタを実現することを目的の一とする。
また、該トランジスタを含む半導体装置においても、高性能化、高信頼性化、及び高生産化を達成することを目的の一とする。
酸化物半導体層、ゲート絶縁層、及び側面に側壁絶縁層が設けられたゲート電極層が順に積層されたトランジスタを有する半導体装置において、ソース電極層及びドレイン電極層は、酸化物半導体層及び側壁絶縁層に接して設けられる。該半導体装置の作製工程において、酸化物半導体層、側壁絶縁層、及びゲート電極層上を覆うように導電層及び層間絶縁層を積層し、層間絶縁層及び導電層を切削（研削、研磨）することによりゲート電極層上の導電層を除去してソース電極層及びドレイン電極層を形成する。切削（研削、研磨）方法としては化学的機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）法を好適に用いることができる。
ソース電極層及びドレイン電極層の形成工程におけるゲート電極層上の導電層を除去する工程において、レジストマスクを用いたエッチング工程を用いないため、精密な加工を正確に行うことができる。よって、半導体装置の作製工程において、形状や特性のばらつきの少ない微細な構造を有するトランジスタを歩留まりよく作製することができる。
また、ゲート電極層上に絶縁層を設けることが好ましい。該絶縁層は、絶縁層上に設けられるソース電極層及びドレイン電極層となる導電層を除去する工程において、一部、又は全部除去してもよい。
ゲート電極層をマスクとして用いる自己整合プロセスにより、酸化物半導体層にドーパントを導入し、酸化物半導体層においてチャネル形成領域を挟んでチャネル形成領域より抵抗が低く、ドーパントを含む低抵抗領域を形成する。ドーパントは、酸化物半導体層の導電率を変化させる不純物である。ドーパントの導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。
チャネル長方向にチャネル形成領域を挟んで低抵抗領域を含む酸化物半導体層を有することにより、該トランジスタはオン特性（例えば、オン電流及び電界効果移動度）が高く、高速動作、高速応答が可能となる。
また、酸化物半導体層の形成後に、酸化物半導体層に付着した不純物を除去するための洗浄処理を行う。該洗浄処理は、ゲート絶縁層形成前に行うことが好ましい。ＴＭＡＨ（Ｔｅｔｒａｍｅｔｈｙｌａｍｍｏｎｉｕｍ Ｈｙｄｒｏｘｉｄｅ）溶液などのアルカリ性の溶液、希フッ酸、シュウ酸などの酸性の溶液、または水を用いて行うことができる。
洗浄処理を行うことで、安定した電気特性を有する信頼性の高いトランジスタを実現することができる。
本発明の一態様は、酸化物絶縁層上に設けられたチャネル形成領域を含む酸化物半導体層と、酸化物半導体層上にゲート絶縁層と、ゲート絶縁層上にゲート電極層及び絶縁層の積層と、ゲート電極層の側面及び絶縁層の側面を覆う側壁絶縁層と、酸化物半導体層、ゲート絶縁層の側面及び側壁絶縁層の側面に接するソース電極層及びドレイン電極層と、ソース電極層及びドレイン電極層上に層間絶縁層とを有し、ソース電極層及びドレイン電極層の上面の高さは絶縁層、側壁絶縁層、及び層間絶縁層の上面の高さより低く、かつゲート電極層の上面の高さより高く、酸化物半導体層において、ゲート絶縁層と重なる領域を含むゲート電極層と重ならない領域は、ドーパントを含む半導体装置である。
酸化物半導体層において、ソース電極層又はドレイン電極層と重畳しない領域は、ソース電極層又はドレイン電極層と重畳する領域よりも高い酸素濃度を有する構成としてもよい。
本発明の一態様は、酸化物絶縁層を形成し、酸化物絶縁層上に酸化物半導体層を形成し、酸化物半導体層の一部を選択的にエッチングして島状の酸化物半導体層を形成し、島状の酸化物半導体層の上面および側面を洗浄処理し、島状の酸化物半導体層上にゲート絶縁層を形成し、ゲート絶縁層上に島状の酸化物半導体層と重なるゲート電極層及び絶縁層を積層し、ゲート電極層及び絶縁層をマスクとして島状の酸化物半導体層の一部にドーパントを導入し、ゲート絶縁層上にゲート電極層の側面及び絶縁層の側面を覆う側壁絶縁層を形成し、島状の酸化物半導体層、ゲート絶縁層、ゲート電極層、絶縁層、及び側壁絶縁層上に導電層を形成し、導電層上に層間絶縁層を形成し、層間絶縁層及び導電層をゲート電極層上の絶縁層を露出させるまで化学的機械研磨法により除去して導電層を分断しソース電極層及びドレイン電極層を形成することを特徴とする半導体装置の作製方法である。
また、酸化物半導体層に水素若しくは水分を放出させる加熱処理（脱水化又は脱水素化処理）を行ってもよい。また、酸化物半導体層として結晶性酸化物半導体層を用いる場合、結晶化のための加熱処理を行ってもよい。
また、酸化物半導体層に酸素の供給を行ってもよい。特に、脱水化又は脱水素化処理によって、酸化物半導体を構成する主成分材料である酸素が同時に脱離して減少してしまうおそれがある。酸化物半導体層において、酸素が脱離した箇所では酸素欠損が存在し、該酸素欠損に起因してトランジスタの電気的特性変動を招くドナー準位が生じてしまう。
例えば、酸素の供給源となる酸素を多く（過剰に）含む絶縁層を酸化物半導体層と接して設けることによって、該絶縁層から酸化物半導体層へ酸素を供給することができる。上記構成において、脱水化又は脱水素化処理した酸化物半導体層の少なくとも一部と、酸素を多く含む絶縁層が接した状態で加熱処理を行うことによって酸化物半導体層への酸素の供給を行ってもよい。
また、酸化物半導体層に十分な酸素が供給されて、酸化物半導体層中の酸素を過飽和の状態とするため、酸化物半導体層を包みこむように過剰酸素を含む絶縁層（酸化シリコンなど）を接して設けてもよい。
また、脱水化又は脱水素化処理を行った酸化物半導体層に、酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む）を導入して酸化物半導体層中に酸素を供給してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、酸素を含む雰囲気下で行うプラズマ処理などを用いることができる。
水分または水素などの不純物が低減されて高純度化された酸化物半導体（ｐｕｒｉｆｉｅｄ ＯＳ）は、その後、酸化物半導体に酸素を供給して、酸化物半導体内の酸素欠損を低減することによりｉ型（真性）の酸化物半導体又はｉ型に限りなく近い（実質的にｉ型化した）酸化物半導体とすることができる。チャネルが形成される半導体層にｉ型または実質的にｉ型化された酸化物半導体を用いたトランジスタは、オフ電流が著しく低いという特性を有する。具体的には、酸化物半導体層の水素濃度は５×１０１９ａｔｏｍｓ／ｃｍ３以下、望ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より望ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。なお、上述の酸化物半導体層中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定されるものである。
また、ホール効果測定により測定できるｉ型または実質的にｉ型化された酸化物半導体のキャリア密度は、１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満である。また、酸化物半導体のバンドギャップは、２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。チャネルが形成される半導体層にｉ型または実質的にｉ型化された酸化物半導体を用いることにより、トランジスタのオフ電流を下げることができる。
よって、脱水化又は脱水素化処理を行った酸化物半導体層に、酸素を供給することが好ましい。酸化物半導体層へ酸素を供給することにより、酸化物半導体層中の酸素欠損を補填することができる。
また、酸化物半導体層を包み、且つ、過剰酸素を含む絶縁層の外側に配置されるように、酸化物半導体層の酸素の放出を抑えるブロッキング層（酸化アルミニウムなど）を設けると好ましい。
過剰酸素を含む絶縁層またはブロッキング層で酸化物半導体層を包み込むことで、酸化物半導体層において化学量論的組成とほぼ一致するような状態、または化学量論的組成より酸素が多い過飽和の状態とすることができる。例えば、酸化物半導体層がＩｎ−Ｇａ−Ｚｎ系酸化物の場合、化学量論的組成の一例はＩｎ：Ｇａ：Ｚｎ：Ｏ＝１：１：１：４［原子数比］であるため、酸素の原子数比が４または４以上含む状態となる。
本発明の一態様によれば、微細な構造であってもばらつきが少なく良好な電気特性を有するトランジスタを歩留まりよく提供することができる。
酸化物半導体層の形成後に洗浄処理（不純物除去処理）を行うことで、安定した電気特性を有する信頼性の高いトランジスタを実現することができる。
また、該トランジスタを含む半導体装置においても、高性能化、高信頼性化、及び高生産化を達成することができる。
半導体装置の一形態を説明する平面図および断面図。 半導体装置の作製方法の一形態を説明する断面図。 半導体装置の作製方法の一形態を説明する断面図。 半導体装置の一形態を説明する断面図。 半導体装置の一形態を示す平面図、断面図および回路図。 半導体装置の一形態を示す回路図および斜視図。 半導体装置の一形態を示す平面図および断面図。 半導体装置の一形態を示す回路図。 半導体装置の一形態を示すブロック図。 半導体装置の一形態を示すブロック図。 半導体装置の一形態を示すブロック図。 半導体装置の一形態を説明する回路図および断面図。 ＳＩＭＳ分析結果を示す図。 ＳＩＭＳ分析結果を示す図。 ＳＩＭＳ分析結果を示す図。 ＳＩＭＳ分析結果を示す図。 ＳＩＭＳ分析結果を示す図。 ＳＩＭＳ分析結果を示す図。 ＳＩＭＳ分析結果を示す図。 ＳＩＭＳ分析結果を示す図。 実施例トランジスタの電気特性を示す図。 実施例トランジスタのしきい値のばらつきを示す図。 電子機器の一例を示す図。 半導体装置の一形態を説明する平面図および断面図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
また、本明細書等における「第１」、「第２」、「第３」などの序数は、構成要素の混同を避けるために付すものであり、数的に限定するものではない。
また、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。
また、トランジスタの「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
（実施の形態１）
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図１を用いて説明する。本実施の形態では、半導体装置の一例として酸化物半導体層を有するトランジスタを示す。
トランジスタはチャネル形成領域が１つ形成されるシングルゲート構造でも、２つ形成されるダブルゲート構造もしくは３つ形成されるトリプルゲート構造であってもよい。また、チャネル形成領域の上下にゲート絶縁層を介して配置された２つのゲート電極層を有する、デュアルゲート型でもよい。
図１（Ａ）及び（Ｂ）に示すトランジスタ４４０ａは、トップゲート構造のトランジスタの一例である。図１（Ａ）は平面図であり、図１（Ａ）中の一点鎖線Ｘ−Ｙで切断した断面が図１（Ｂ）に相当する。
チャネル長方向の断面図である図１（Ｂ）に示すように、トランジスタ４４０ａを含む半導体装置は、酸化物絶縁層４３６が設けられた絶縁表面を有する基板４００上に、チャネル形成領域４０９、低抵抗領域４０４ａ、低抵抗領域４０４ｂを含む酸化物半導体層４０３、ソース電極層４０５ａ、ドレイン電極層４０５ｂ、ゲート絶縁層４０２、ゲート電極層４０１、ゲート電極層４０１の側面に設けられた側壁絶縁層４１２ａ、側壁絶縁層４１２ｂ、ゲート電極層４０１上に設けられた絶縁層４１３、ソース電極層４０５ａ及びドレイン電極層４０５ｂ上に設けられた層間絶縁層４１５、トランジスタ４４０ａを覆う絶縁層４０７を有する。なお、図面をわかりやすくするため、図１（Ａ）では絶縁層４０７、酸化物絶縁層４３６の記載を省略している。
層間絶縁層４１５はトランジスタ４４０ａによる凹凸を平坦化するように設けられており、該上面の高さ（基板４００表面からの垂直距離）は側壁絶縁層４１２ａ、側壁絶縁層４１２ｂ、及び絶縁層４１３と概略同じである。また、ソース電極層４０５ａ及びドレイン電極層４０５ｂの上面の高さは、層間絶縁層４１５、側壁絶縁層４１２ａ、側壁絶縁層４１２ｂ、及び絶縁層４１３の上面の高さより低く、ゲート電極層４０１の上面の高さより高い。
また、図１において、絶縁層４０７は、層間絶縁層４１５、ソース電極層４０５ａ、ドレイン電極層４０５ｂ、側壁絶縁層４１２ａ、４１２ｂ、絶縁層４１３と接して設けられている。
酸化物半導体層４０３中の低抵抗領域４０４ａおよび低抵抗領域４０４ｂは、自己整合プロセスにより形成する。具体的には、ゲート電極層４０１をマスクとして酸化物半導体層４０３にドーパントを導入し、酸化物半導体層４０３中にドーパントを含む低抵抗領域４０４ａおよび低抵抗領域４０４ｂを形成する。酸化物半導体層４０３のゲート電極層４０１と重畳する領域にはドーパントが導入されず、該領域がチャネル形成領域４０９となる。ドーパントを含む低抵抗領域４０４ａおよび低抵抗領域４０４ｂは、チャネル形成領域４０９より抵抗が低い領域である。
なお、ドーパントは、酸化物半導体層４０３の導電率を変化させる不純物である。ドーパントの導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。
チャネル長方向にチャネル形成領域４０９を挟んで低抵抗領域４０４ａおよび低抵抗領域４０４ｂを含む酸化物半導体層４０３を有することにより、トランジスタ４４０ａはオン特性（例えば、オン電流及び電界効果移動度）が高く、高速動作や、高速応答が可能となる。
酸化物半導体層４０３に用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。また、スタビライザーとしてジルコニウム（Ｚｒ）を有することが好ましい。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、Ｉｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０）で表記される材料を用いてもよい。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）、あるいはＩｎ：Ｇａ：Ｚｎ＝３：１：２（＝１／２：１／６：１／３）の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子数比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
しかし、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしながら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低くすることにより移動度を上げることができる。
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、（ａ−Ａ）２＋（ｂ−Ｂ）２＋（ｃ−Ｃ）２≦ｒ２を満たすことをいう。ｒとしては、例えば、０．０５とすればよい。他の酸化物でも同様である。
酸化物半導体は、単結晶、多結晶（ポリクリスタルともいう。）、微結晶、または非晶質などの状態をとる。
好ましくは、酸化物半導体は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）とする。
ＣＡＡＣ−ＯＳは、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳは、非晶質相に結晶部を有する結晶−非晶質混相構造の酸化物半導体である。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳに含まれる非晶質部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳには粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳは、粒界に起因する電子移動度の低下が抑制される。
ＣＡＡＣ−ＯＳに含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳの被形成面または表面に垂直な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。
なお、ＣＡＡＣ−ＯＳにおいて、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳの形成過程において、酸化物半導体層の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳへ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
ＣＡＡＣ−ＯＳに含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳの被形成面または表面に垂直な方向に揃うため、ＣＡＡＣ−ＯＳの形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳが形成されたときの被形成面または表面に垂直な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。
また、ＣＡＡＣ−ＯＳの被形成面は非晶質であることが好ましい。ＣＡＡＣ−ＯＳの被形成面が結晶質であると、結晶性が乱れやすくＣＡＡＣ−ＯＳが形成されにくい。なお、ＣＡＡＣ−ＯＳの被形成面がＣＡＡＣ−ＯＳと同様の結晶質を有する場合はこの限りではない。ＣＡＡＣ−ＯＳと同様の結晶質を有する表面上に酸化物半導体層を形成すると、該化物半導体層はＣＡＡＣ−ＯＳになりやすい。
ＣＡＡＣ−ＯＳを用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。
なお、酸化物半導体層を構成する酸素の一部は窒素で置換されてもよい。
また、ＣＡＡＣ−ＯＳのように結晶部を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下、より好ましくは０．１ｎｍ以下の表面上に形成するとよい。
なお、Ｒａは、算術平均粗さを面に対して適用できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」と表現でき、以下の式にて定義される。
ここで、指定面とは、粗さ計測の対象となる面であり座標（ｘ１，ｙ１，ｆ（ｘ１，ｙ１））、（ｘ１，ｙ２，ｆ（ｘ１，ｙ２））、（ｘ２，ｙ１，ｆ（ｘ２，ｙ１））、（ｘ２，ｙ２，ｆ（ｘ２，ｙ２））の４点で表される四角形の領域とし、指定面をｘｙ平面に投影した長方形の面積をＳ０、基準面の高さ（指定面の平均の高さ）をＺ０とする。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）にて測定可能である。
酸化物半導体層の厚さは、１ｎｍ以上３０ｎｍ以下（好ましくは５ｎｍ以上１０ｎｍ以下）とし、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用いることができる。また、酸化物半導体層４０３は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置を用いて成膜してもよい。
図２（Ａ）乃至（Ｄ）及び図３（Ａ）乃至（Ｄ）にトランジスタ４４０ａを有する半導体装置の作製方法の一例を示す。
まず、基板４００上に酸化物絶縁層４３６を形成する。
基板４００に使用することができる基板に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することもでき、これらの基板上に半導体素子が設けられたものを、基板４００として用いてもよい。
また、基板４００として、可撓性基板を用いて半導体装置を作製してもよい。可撓性を有する半導体装置を作製するには、可撓性基板上に酸化物半導体層４０３を含むトランジスタ４４０ａを直接作製してもよいし、他の作製基板に酸化物半導体層４０３を含むトランジスタ４４０ａを作製し、その後可撓性基板に剥離、転置してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板と酸化物半導体層４０３を含むトランジスタ４４０ａとの間に剥離層を設けるとよい。
酸化物絶縁層４３６としては、プラズマＣＶＤ法又はスパッタリング法等により、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム、酸化ガリウム、又はこれらの混合材料を用いて形成することができる。
酸化物絶縁層４３６として、熱酸化膜を用いてもよい。熱酸化膜は、基板を酸化性雰囲気中で熱処理することで、基板表面を酸化させて形成することができる。例えば、基板４００として単結晶シリコン基板を用いて、酸素を含む雰囲気や水蒸気を含む雰囲気中で、９００℃乃至１２００℃で数時間の熱処理を行うことで、基板４００の表面に熱酸化膜を形成することができる。
また、酸化物絶縁層４３６は、単層でも積層でもよい。例えば、基板４００上に酸化シリコン層、Ｉｎ−Ｈｆ−Ｚｎ系酸化物層、酸化物半導体層４０３を順に積層してもよいし、基板４００上に酸化シリコン層、Ｉｎ：Ｚｒ：Ｚｎ＝１：１：１の原子数比のＩｎ−Ｚｒ−Ｚｎ系酸化物層、酸化物半導体層４０３を順に積層してもよいし、基板４００上に酸化シリコン層、Ｉｎ：Ｇｄ：Ｚｎ＝１：１：１の原子数比のＩｎ−Ｇｄ−Ｚｎ系酸化物層、酸化物半導体層４０３を順に積層してもよい。
また、酸化物絶縁層４３６と基板４００との間に窒化物絶縁層を設けてもよい。窒化物絶縁層は、プラズマＣＶＤ法又はスパッタリング法等により、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム、又はこれらの混合材料を用いて形成することができる。
本実施の形態では、基板４００として単結晶シリコン基板を用い、酸化物絶縁層４３６として基板４００上にスパッタリング法により厚さ３００ｎｍの酸化シリコン膜を形成する。
次に、酸化物絶縁層４３６上に酸化物半導体層４０３を形成する（図２（Ａ）参照）。
酸化物絶縁層４３６は、酸化物半導体層４０３と接するため、層中（バルク中）に少なくとも化学量論的組成を超える量の酸素が存在することが好ましい。例えば、酸化物絶縁層４３６として、酸化シリコン膜を用いる場合には、ＳｉＯ２＋α（ただし、α＞０）とする。このような酸化物絶縁層４３６を用いることで、酸化物半導体層４０３に酸素を供給することができ、特性を良好にすることができる。酸化物半導体層４０３へ酸素を供給することにより、層中の酸素欠損を補填することができる。
例えば、酸素の供給源となる酸素を多く（過剰に）含む酸化物絶縁層４３６を酸化物半導体層４０３と接して設けることによって、該酸化物絶縁層４３６から酸化物半導体層４０３へ酸素を供給することができる。酸化物半導体層４０３及び酸化物絶縁層４３６を少なくとも一部が接した状態で加熱処理を行うことによって酸化物半導体層４０３への酸素の供給を行ってもよい。
また、酸化物絶縁層４３６に酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む）を導入して酸化物絶縁層４３６を酸素過剰な状態としてもよい。酸素の導入は、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、酸素を含む雰囲気下で行うプラズマ処理などを用いることができる。例えば、酸素を含む雰囲気下でプラズマ処理を行う場合は、アッシング装置を用いることができる。
酸化物半導体層４０３の形成工程において、酸化物半導体層４０３に水素、又は水がなるべく含まれないようにするために、酸化物半導体層４０３の成膜の前処理として、スパッタリング装置の予備加熱室で酸化物絶縁層４３６が形成された基板を予備加熱し、基板及び酸化物絶縁層４３６に吸着した水素、水分などの不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。
酸化物絶縁層４３６において酸化物半導体層４０３が接して形成される領域に、平坦化処理を行ってもよい。平坦化処理としては、特に限定されないが、研磨処理（例えば、化学的機械研磨法）、ドライエッチング処理、プラズマ処理を用いることができる。
プラズマ処理としては、例えば、アルゴンガスを導入してプラズマを発生させる逆スパッタリングを行うことができる。逆スパッタリングとは、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。逆スパッタリングを行うと、酸化物絶縁層４３６の表面に付着している粉状物質（パーティクル、ごみともいう）を除去することができる。
平坦化処理として、研磨処理、ドライエッチング処理、プラズマ処理は複数回行ってもよく、それらを組み合わせて行ってもよい。また、組み合わせて行う場合、工程順も特に限定されず、酸化物絶縁層４３６表面の凹凸状態に合わせて適宜設定すればよい。
平坦化処理は、例えば、酸化物絶縁層４３６として用いる酸化シリコン膜表面に化学的機械研磨法により研磨処理（研磨条件：ポリウレタン系研磨布、シリカ系スラリー、スラリー温度室温、研磨圧０．００１ＭＰａ、研磨時回転数（テーブル／スピンドル）６０ｒｐｍ／５６ｒｐｍ、研磨時間０．５分）を行い、酸化シリコン膜表面における平均面粗さ（Ｒａ）を約０．１５ｎｍとすればよい。
なお、酸化物半導体層４０３は、成膜時に酸素が多く含まれるような条件（例えば、酸素１００％の雰囲気下でスパッタリング法により成膜を行うなど）で成膜して、酸素を多く含む（好ましくは酸化物半導体が結晶状態における化学量論的組成に対し、酸素の含有量が過剰な領域が含まれている）状態とすることが好ましい。
酸化物半導体層４０３は、銅、アルミニウム、塩素などの不純物がほとんど含まれない高純度化されたものであることが望ましい。トランジスタの製造工程において、これらの不純物が混入または酸化物半導体層表面に付着する恐れのない工程を適宜選択することが好ましい。具体的には、酸化物半導体層４０３の銅濃度は１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１７ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物半導体層４０３のアルミニウム濃度は１×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物半導体層４０３の塩素濃度は２×１０１８ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体層４０３は成膜直後において、化学量論的組成より酸素が多い過飽和の状態とすることが好ましい。例えば、スパッタリング法を用いて酸化物半導体層４０３を成膜する場合、成膜ガスの酸素の占める割合が多い条件で成膜することが好ましく、特に酸素雰囲気（酸素ガス１００％）で成膜を行うことが好ましい。成膜ガスの酸素の占める割合が多い条件、特に酸素ガス１００％の雰囲気で成膜すると、例えば成膜温度を３００℃以上としても、膜中からのＺｎの放出が抑えられる。
なお、本実施の形態において、酸化物半導体層４０３を、スパッタリング法で作製するためのターゲットとしては、組成がＩｎ：Ｇａ：Ｚｎ＝３：１：２［原子数比］の酸化物ターゲットを用い、Ｉｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯ）を成膜する。
また、金属酸化物ターゲットの相対密度（充填率）は９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。相対密度の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体層４０３は緻密な膜とすることができる。
酸化物半導体層４０３を、成膜する際に用いるスパッタリングガスは水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
まず、減圧状態に保持された成膜室内に基板を保持する。そして、成膜室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて基板４００上に酸化物半導体層４０３を成膜する。成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体層４０３に含まれる不純物の濃度を低減できる。
また、酸化物半導体層４０３中のナトリウム（Ｎａ）、リチウム（Ｌｉ）、カリウム（Ｋ）などのアルカリ金属の濃度は、Ｎａは５×１０１６ｃｍ−３以下、好ましくは１×１０１６ｃｍ−３以下、さらに好ましくは１×１０１５ｃｍ−３以下、Ｌｉは５×１０１５ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下、Ｋは５×１０１５ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下とすることが好ましい。
また、酸化物絶縁層４３６と酸化物半導体層４０３とを大気に解放せずに連続的に形成することが好ましい。酸化物絶縁層４３６と酸化物半導体層４０３とを大気に曝露せずに連続して形成すると、酸化物絶縁層４３６表面に水素や水分などの不純物が吸着することを防止することができる。
酸化物半導体層４０３は、膜状の酸化物半導体層をフォトリソグラフィ工程により島状の酸化物半導体層に加工して形成することができる。
なお、特段の説明が無い限り、本明細書で言うフォトリソグラフィ工程には、レジストマスクの形成工程と、導電層または絶縁層のエッチング工程と、レジストマスクの剥離工程が含まれているものとする。
島状の酸化物半導体層４０３を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
酸化物半導体層のエッチングは、ドライエッチング法でもウェットエッチング法でもよく、両方を用いてもよい。例えば、酸化物半導体層のウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ＩＴＯ−０７Ｎ（関東化学社製）を用いてもよい。
なお、微細なパターンを形成するためには、異方性エッチングが可能なドライエッチング法を用いることが好ましい。ドライエッチング法の一例として、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法が挙げられる。例えば、酸化物半導体層をＩＣＰエッチング法により、エッチング（エッチング条件：エッチングガス（ＢＣｌ３：Ｃｌ２＝６０ｓｃｃｍ：２０ｓｃｃｍ）、電源電力４５０Ｗ、バイアス電力１００Ｗ、圧力１．９Ｐａ）し、酸化物半導体層を島状に加工することができる。
また、ドライエッチング法により酸化物半導体層をエッチングして島状の酸化物半導体層４０３を形成すると、レジストマスクに覆われていない島状の酸化物半導体層４０３の周辺部分にエッチングガスや、処理室内に残存する元素が不純物として付着する場合がある。
また、酸化物半導体層４０３に不純物が付着すると、トランジスタのオフ電流の増加や、しきい値電圧の変動やばらつきの増加などの電気的特性の劣化がもたらされやすい。また、酸化物半導体層４０３に寄生チャネルが生じやすくなり、電気的に分離されるべき電極が酸化物半導体層４０３を介して電気的に接続されやすくなる恐れがある。
また、不純物によっては、酸化物半導体層４０３内の表面近傍に混入し、酸化物半導体層４０３中の酸素を引き抜いてしまい、酸化物半導体層４０３に酸素欠損が形成されることがある。例えば、上述したエッチングガスに含まれる塩素やボロンや、処理室の構成材料であるアルミニウムは、酸化物半導体層４０３が低抵抗化（ｎ型化）する要因の一つとなりうる。
そこで、本発明の一態様では、島状の酸化物半導体層４０３を形成するためのエッチングが終了した後、酸化物半導体層４０３に付着した不純物を除去するための洗浄処理（不純物除去処理）を行う。
なお、不純物除去処理は、酸化物半導体層４０３を形成した後、追って行われるゲート絶縁層４４２形成の直前に行う事が好ましい。不純物除去処理をゲート絶縁層４４２形成の直前に行うことで、レジストマスクを除去した後の工程で酸化物半導体層４０３の上面および側面に付着した不純物元素を除去し、酸化物半導体層４０３とゲート絶縁層４４２の界面状態を良好なものとすることができる。
ゲート絶縁層４４２形成前に洗浄処理（不純物除去処理）を行うことで、特性ばらつきが少なく、安定した電気特性を有する信頼性の高いトランジスタを実現することができる。
不純物除去処理は、溶液による洗浄処理によって行うことができる。溶液による洗浄処理は、ＴＭＡＨ（Ｔｅｔｒａｍｅｔｈｙｌａｍｍｏｎｉｕｍ Ｈｙｄｒｏｘｉｄｅ）溶液などのアルカリ性の溶液、希フッ酸、シュウ酸などの酸性の溶液、または水を用いて行うことができる。例えば、希フッ酸を用いる場合、５０ｗｔ％フッ酸を、水で１／１０２乃至１／１０５程度、好ましくは１／１０３乃至１／１０５程度に希釈した希フッ酸を使用する。すなわち、濃度が０．５重量％乃至５×１０−４重量％の希フッ酸、好ましくは５×１０−２重量％乃至５×１０−４重量％の希フッ酸を洗浄処理に用いることが望ましい。洗浄処理により、酸化物半導体層４０３に付着した上記不純物を除去することができる。なお、シュウ酸を含む溶液としては、ＩＴＯ−０７Ｎ（関東化学株式会社製）を用いることもできる。
また、希フッ酸溶液を用いて不純物除去処理を行うと、酸化物半導体層４０３の上面や側面をエッチングすることができる。すなわち、酸化物半導体層４０３の上面や側面に付着した不純物や、または酸化物半導体層４０３内の上面近傍や側面近傍に混入した不純物を、酸化物半導体層４０３の一部とともに除去することができる。また、酸化物半導体層４０３の上面や側面に生じた欠陥部分も除去することができる。
不純物除去処理を行うことで、ＳＩＭＳ分析法により得られる濃度のピーク値（最大値）において、絶縁層表面及び酸化物半導体層表面における塩素濃度を１×１０１９／ｃｍ３以下（好ましくは５×１０１８／ｃｍ３以下、さらに好ましくは２×１０１８／ｃｍ３以下）とすることが可能となる。また、ボロン濃度を１×１０１９／ｃｍ３以下（好ましくは５×１０１８／ｃｍ３以下、さらに好ましくは２×１０１８／ｃｍ３以下）とすることができる。また、アルミニウム濃度を１×１０１９／ｃｍ３以下（好ましくは５×１０１８／ｃｍ３以下、さらに好ましくは２×１０１８／ｃｍ３以下）とすることができる。
また、酸化物半導体層４０３に、過剰な水素（水や水酸基を含む）を除去（脱水化または脱水素化）するための加熱処理を行ってもよい。加熱処理の温度は、３００℃以上７００℃以下、または基板の歪み点未満とする。加熱処理は減圧下又は窒素雰囲気下などで行うことができる。例えば、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層４０３に対して窒素雰囲気下４５０℃において１時間の加熱処理を行う。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
例えば、加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を入れ、数分間加熱した後、基板を不活性ガス中から出すＧＲＴＡを行ってもよい。
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
また、加熱処理で酸化物半導体層４０３を加熱した後、同じ炉に高純度の酸素ガス、高純度の一酸化二窒素ガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下の空気）を導入してもよい。酸素ガスまたは一酸化二窒素ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する酸素ガスまたは一酸化二窒素ガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち、酸素ガスまたは一酸化二窒素ガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。酸素ガス又は一酸化二窒素ガスの作用により、脱水化または脱水素化処理による不純物の排除工程によって同時に減少してしまった酸化物半導体を構成する主成分材料である酸素を供給することによって、酸化物半導体層４０３を高純度化及びｉ型（真性）化することができる。
脱水化又は脱水素化のための加熱処理は、酸化物半導体層の形成後であれば、島状の酸化物半導体層４０３の形成前に行ってもよく、形成後に行ってもよい。また、脱水化又は脱水素化のための加熱処理は、複数回行ってもよく、他の加熱処理と兼ねてもよい。
なお、脱水化又は脱水素化のための加熱処理を、酸化物半導体層を島状の酸化物半導体層４０３に加工する前、すなわち、膜状の酸化物半導体層が酸化物絶縁層４３６を覆った状態で行うと、酸化物絶縁層４３６に含まれる酸素が加熱処理によって放出されるのを防止することができるため好ましい。
また、脱水化又は脱水素化処理によって、酸化物半導体を構成する主成分材料である酸素が同時に脱離して減少してしまう恐れがある。酸化物半導体層において、酸素が脱離した箇所では酸素欠損が存在し、該酸素欠損に起因してトランジスタの電気的特性変動を招くドナー準位が生じてしまう。
このため、脱水化又は脱水素化処理を行った酸化物半導体層４０３に、酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む）を導入して膜中に酸素を供給してもよい。
脱水化又は脱水素化処理を行った酸化物半導体層４０３に、酸素を導入して膜中に酸素を供給することによって、酸化物半導体層４０３を高純度化、及びｉ型（真性）化することができる。高純度化し、ｉ型（真性）化した酸化物半導体層４０３を有するトランジスタは、電気特性変動が抑制されており、電気的に安定である。
酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、酸素を含む雰囲気下で行うプラズマ処理などを用いることができる。
酸素の導入工程は、酸化物半導体層４０３に酸素導入する場合、酸化物半導体層４０３に直接導入してもよいし、他の層を通過して酸化物半導体層４０３へ導入してもよい。酸素を他の層を通過して導入する場合は、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いればよいが、酸素を露出された酸化物半導体層４０３へ直接導入する場合は、酸素を含む雰囲気下で行うプラズマ処理なども用いることができる。
酸化物半導体層４０３への酸素の導入は、脱水化又は脱水素化処理を行った後が好ましいが、特に限定されない。また、上記脱水化又は脱水素化処理を行った酸化物半導体層４０３への酸素の導入は複数回行ってもよい。
このように、酸化物半導体層４０３は水素などの不純物が十分に除去されることにより高純度化され、また、十分な酸素が供給されて酸素が過飽和の状態とされることにより、ｉ型（真性）または実質的にｉ型（真性）化されたものであることが望ましい。具体的には、酸化物半導体層の水素濃度は５×１０１９ａｔｏｍｓ／ｃｍ３以下、望ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より望ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。また、十分な酸素が供給されて酸化物半導体層中の酸素が過飽和の状態とするため、酸化物半導体層を包みこむように過剰酸素を含む絶縁層（酸化シリコンなど）を接して設ける。
また、過剰酸素を含む絶縁層の水素濃度もトランジスタの特性に影響を与えるため重要である。過剰酸素を含む絶縁層の水素濃度が、７．２×１０２０ａｔｏｍｓ／ｃｍ３以上である場合には、トランジスタの初期特性のバラツキの増大、Ｌ長依存性の増大、さらにＢＴストレス試験において大きく劣化するため、過剰酸素を含む絶縁層の水素濃度は、７．２×１０２０ａｔｏｍｓ／ｃｍ３未満とする。即ち、酸化物半導体層の水素濃度は５×１０１９ａｔｏｍｓ／ｃｍ３以下、且つ、過剰酸素を含む絶縁層の水素濃度は、７．２×１０２０ａｔｏｍｓ／ｃｍ３未満とすることが好ましい。
次いで、酸化物半導体層４０３を覆うゲート絶縁層４４２を形成する（図２（Ｂ）参照）。
なお、ゲート絶縁層４４２の被覆性を向上させるために、酸化物半導体層４０３表面にも上記平坦化処理を行ってもよい。特にゲート絶縁層４４２として膜厚の薄い絶縁層を用いる場合、酸化物半導体層４０３表面の平坦性が良好であることが好ましい。
ゲート絶縁層４４２の厚さは、１ｎｍ以上２０ｎｍ以下とし、スパッタリング法、ＭＢＥ法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いることができる。また、ゲート絶縁層４４２は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置を用いて成膜してもよい。
ゲート絶縁層４４２の材料としては、酸化シリコン、酸化ガリウム、酸化アルミニウム、窒化シリコン、酸化窒化シリコン、酸化窒化アルミニウム、または窒化酸化シリコンなどを用いることができる。ゲート絶縁層４４２は、酸化物半導体層４０３と接する部分において酸素を含むことが好ましい。特に、ゲート絶縁層４４２は、層中（バルク中）に少なくとも化学量論的組成を超える量の酸素が存在することが好ましく、例えば、ゲート絶縁層４４２として、酸化シリコン膜を用いる場合には、ＳｉＯ２＋α（ただし、α＞０）とする。本実施の形態では、ゲート絶縁層４４２として、ＳｉＯ２＋α（ただし、α＞０）である酸化シリコン膜を用いる。この酸化シリコン膜をゲート絶縁層４４２として用いることで、酸化物半導体層４０３に酸素を供給することができ、特性を良好にすることができる。さらに、ゲート絶縁層４４２は、作製するトランジスタのサイズやゲート絶縁層４４２の段差被覆性を考慮して形成することが好ましい。
また、ゲート絶縁層４４２を形成する前に、酸素、一酸化二窒素、もしくは希ガス（代表的にはアルゴン）などを用いたプラズマ処理により、酸化物半導体層４０３の上面や側面に付着した水分や有機物などの不純物を除去することが好ましい。
また、ゲート絶縁層４４２の材料として酸化ハフニウム、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉＯｘＮｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、酸化ランタンなどのｈｉｇｈ−ｋ材料を用いることでゲートリーク電流を低減できる。さらに、ゲート絶縁層４４２は、単層構造としても良いし、積層構造としても良い。
また、ゲート絶縁層４４２の形成後、ゲート絶縁層４４２に酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む）を導入してゲート絶縁層４４２を酸素過剰な状態としてもよい。酸素の導入は、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、酸素を含む雰囲気下で行うプラズマ処理などを用いることができる。
次にゲート絶縁層４４２上に導電層及び絶縁層の積層を形成し、該導電層及び該絶縁層の一部を選択的にエッチングして、ゲート電極層４０１及び絶縁層４１３の積層を形成する（図２（Ｃ）参照）。
ゲート電極層４０１の材料は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて形成することができる。また、ゲート電極層４０１としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体層、ニッケルシリサイドなどのシリサイド膜を用いてもよい。ゲート電極層４０１は、単層構造としてもよいし、積層構造としてもよい。
また、ゲート電極層４０１の材料は、酸化インジウム酸化スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、酸化インジウム酸化亜鉛、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。また、上記導電性材料と、上記金属材料の積層構造とすることもできる。
また、ゲート絶縁層４４２と接するゲート電極層４０１として、窒素を含む金属酸化物、具体的には、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、窒素を含むＩｎ−Ｓｎ−Ｏ膜や、窒素を含むＩｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、窒素を含むＳｎ−Ｏ膜や、窒素を含むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いることができる。これらの膜は５ｅＶ（電子ボルト）以上の仕事関数を有し、ゲート電極層として用いた場合、トランジスタの電気特性のしきい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。
絶縁層４１３の材料は、代表的には酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化シリコン、窒化アルミニウム、窒化酸化シリコン、窒化酸化アルミニウムなどの無機絶縁材料を用いることができる。絶縁層４１３は、プラズマＣＶＤ法又はスパッタリング法等を用いて形成することができる。
次に、ゲート電極層４０１及び絶縁層４１３をマスクとして酸化物半導体層４０３にドーパント４２１を導入し、低抵抗領域４０４ａ、低抵抗領域４０４ｂを形成する（図２（Ｄ）参照）。
ドーパント４２１は、酸化物半導体層４０３の導電率を変化させる不純物である。ドーパント４２１としては、１５族元素（代表的には窒素（Ｎ）、リン（Ｐ）、砒素（Ａｓ）、およびアンチモン（Ｓｂ））、ホウ素（Ｂ）、アルミニウム（Ａｌ）、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、インジウム（Ｉｎ）、フッ素（Ｆ）、塩素（Ｃｌ）、チタン（Ｔｉ）、及び亜鉛（Ｚｎ）のいずれかから選択される一以上を用いることができる。
ドーパント４２１は、注入法により、他の膜（例えばゲート絶縁層４４２）を通過して、酸化物半導体層４０３に導入することもできる。ドーパント４２１の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。その際には、ドーパント４２１の単体のイオンあるいはフッ化物、塩化物のイオンを用いると好ましい。
ドーパント４２１の導入工程は、加速電圧、ドーズ量などの注入条件、また通過させる膜の膜厚を適宜設定して制御すればよい。本実施の形態では、ドーパント４２１としてリンを用いて、イオン注入法でリンイオンの注入を行う。なお、ドーパント４２１のドーズ量は１×１０１３ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下とすればよい。
低抵抗領域におけるドーパント４２１の濃度は、５×１０１８／ｃｍ３以上１×１０２２／ｃｍ３以下であることが好ましい。
ドーパント４２１を導入する際に、基板４００を加熱しながら行ってもよい。
なお、酸化物半導体層４０３にドーパント４２１を導入する処理は、複数回行ってもよく、ドーパントの種類も複数種用いてもよい。
また、ドーパント４２１の導入処理後、加熱処理を行ってもよい。加熱条件としては、温度３００℃以上７００℃以下、好ましくは３００℃以上４５０℃以下で１時間、酸素雰囲気下で行うことが好ましい。また、窒素雰囲気下、減圧下、大気（超乾燥エア）下で加熱処理を行ってもよい。
本実施の形態では、イオン注入法により酸化物半導体層４０３に、リン（Ｐ）イオンを注入する。なお、リン（Ｐ）イオンの注入条件は加速電圧３０ｋＶ、ドーズ量を１．０×１０１５ｉｏｎｓ／ｃｍ２とする。
酸化物半導体層４０３をＣＡＡＣ−ＯＳとした場合、ドーパント４２１の導入により、一部非晶質化する場合がある。この場合、ドーパント４２１の導入後に加熱処理を行うことによって、酸化物半導体層４０３の結晶性を回復することができる。
このようにして、ゲート電極層４０１および絶縁層４１３をドーパント４２１の導入時のマスクとして用いる自己整合プロセスにより、酸化物半導体層４０３中にチャネル形成領域４０９を挟んで低抵抗領域４０４ａ、低抵抗領域４０４ｂが形成される。
次に、ゲート電極層４０１及び絶縁層４１３上に絶縁層を形成し、該絶縁層をエッチングして側壁絶縁層４１２ａ、側壁絶縁層４１２ｂを形成する。さらに、ゲート電極層４０１及び側壁絶縁層４１２ａ、側壁絶縁層４１２ｂをマスクとして、ゲート絶縁層４４２をエッチングし、ゲート絶縁層４０２を形成する（図３（Ａ）参照）。
側壁絶縁層４１２ａ、側壁絶縁層４１２ｂは、絶縁層４１３と同様な材料及び方法を用いて形成することができる。本実施の形態では、ＣＶＤ法により形成した酸化窒化シリコン膜を用いる。
次いで、酸化物半導体層４０３、ゲート絶縁層４０２、ゲート電極層４０１、側壁絶縁層４１２ａ、側壁絶縁層４１２ｂ、及び絶縁層４１３上に、ソース電極層及びドレイン電極層（これと同じ層で形成される配線を含む）となる導電層４４４（図示せず）を形成する。
導電層４４４は後の加熱処理に耐えられる材料を用いる。導電層４４４に用いる材料としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含む金属、または上述した元素を成分とする金属窒化物（窒化チタン、窒化モリブデン、窒化タングステン）等を用いることができる。また、Ａｌ、Ｃｕなどの下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属またはそれらの金属窒化物（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を積層させた構成としても良い。また、導電層４４４を導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛（Ｉｎ２Ｏ３―ＺｎＯ）またはこれらの金属酸化物に酸化シリコンを含ませたものを用いることができる。
次に、フォトリソグラフィ工程により導電層４４４上にレジストマスクを形成し、導電層４４４を選択的にエッチングして島状の導電層４４５を形成した後、レジストマスクを除去する。なお、該エッチング工程では、ゲート電極層４０１上の導電層４４５の除去は行わない。
導電層として厚さ３０ｎｍのタングステン層を用いる場合、該導電層のエッチングは、例えばドライエッチング法により、タングステン層の一部を選択的にエッチング（エッチング条件：エッチングガス（ＣＦ４：Ｃｌ２：Ｏ２＝５５ｓｃｃｍ：４５ｓｃｃｍ：５５ｓｃｃｍ）、電源電力３０００Ｗ、バイアス電力１４０Ｗ、圧力０．６７Ｐａ）して、島状のタングステン層を形成すればよい。
次に、島状の導電層４４５上に層間絶縁層４１５となる絶縁層４４６を積層する（図３（Ｂ）参照）。
絶縁層４４６は、絶縁層４１３と同様な材料及び方法を用いて形成することができる。絶縁層４４６は、これまで基板４００上に形成された層により生じる凹凸を平坦化できる厚さで形成する。本実施の形態では、ＣＶＤ法により形成した酸化窒化シリコンを３００ｎｍ形成する。
次に絶縁層４４６及び導電層４４５に化学的機械研磨法により研磨処理を行い、絶縁層４１３が露出するよう絶縁層４４６および導電層４４５の一部を除去する。
該研磨処理によって、絶縁層４４６を層間絶縁層４１５に加工し、ゲート電極層４０１上の導電層４４５を除去し、ソース電極層４０５ａ及びドレイン電極層４０５ｂを形成する。
本実施の形態では、絶縁層４４６及び導電層４４５の除去に化学的機械研磨法を用いたが、他の切削（研削、研磨）方法を用いてもよい。また、ゲート電極層４０１上の導電層４４５を除去する工程において、化学的機械研磨法などの切削（研削、研磨）法の他、エッチング（ドライエッチング、ウェットエッチング）法や、プラズマ処理などを組み合わせてもよい。例えば、化学的機械研磨法による除去工程後、ドライエッチング法やプラズマ処理（逆スパッタリングなど）を行い、処理表面の平坦性向上を図ってもよい。切削（研削、研磨）方法に、エッチング法、プラズマ処理などを組み合わせて行う場合、工程順は特に限定されず、絶縁層４４６及び導電層４４５の材料、厚さ、及び表面の凹凸状態に合わせて適宜設定すればよい。
なお、本実施の形態においては、ソース電極層４０５ａ、ドレイン電極層４０５ｂはゲート電極層４０１側面に設けられた側壁絶縁層４１２ａ、側壁絶縁層４１２ｂの側面に接するように設けられている。また、ソース電極層４０５ａ、ドレイン電極層４０５ｂは、側壁絶縁層４１２ａ、側壁絶縁層４１２ｂを、側壁絶縁層４１２ａ、側壁絶縁層４１２ｂの側面を上端部よりやや低い位置まで覆っている。ソース電極層４０５ａ、ドレイン電極層４０５ｂの形状は導電層４４５を除去する研磨処理の条件によって異なり、本実施の形態に示すように、側壁絶縁層４１２ａ、側壁絶縁層４１２ｂ、絶縁層４１３の研磨処理された表面より厚さ方向に後退した形状となる場合がある。しかし、研磨処理の条件によっては、ソース電極層４０５ａ、ドレイン電極層４０５ｂの上端部の高さと、側壁絶縁層４１２ａ、側壁絶縁層４１２ｂの上端部の高さとは概略一致する場合もある。
以上の工程で、本実施の形態のトランジスタ４４０ａが作製される（図３（Ｃ）参照）。
トランジスタ４４０ａは作製工程において、ゲート電極層４０１、絶縁層４１３、及び側壁絶縁層４１２ａ、側壁絶縁層４１２ｂ上に設けられた導電層４４５を化学機械研磨処理することによって除去し導電層４４５を分断することによって、ソース電極層４０５ａ及びドレイン電極層４０５ｂを形成する。
また、ソース電極層４０５ａ、及びドレイン電極層４０５ｂは、露出した酸化物半導体層４０３上面、及び側壁絶縁層４１２ａ、又は側壁絶縁層４１２ｂと接して設けられている。よって、ソース電極層４０５ａ又はドレイン電極層４０５ｂと酸化物半導体層４０３とが接する領域（コンタクト領域）と、ゲート電極層４０１との距離（最短距離）は、側壁絶縁層４１２ａ、側壁絶縁層４１２ｂのチャネル長方向の幅となり、より微細化が達成できる他、作製工程におけるばらつきをより少なくすることができる。
また、ソース電極層４０５ａ又はドレイン電極層４０５ｂと酸化物半導体層４０３とが接する領域（コンタクト領域）と、ゲート電極層４０１との距離を短くすることができるため、ソース電極層４０５ａ又はドレイン電極層４０５ｂと酸化物半導体層４０３とが接する領域（コンタクト領域）、及びゲート電極層４０１間の抵抗が減少し、トランジスタ４４０ａのオン特性を向上させることが可能となる。
また、ソース電極層４０５ａ及びドレイン電極層４０５ｂの形成工程におけるゲート電極層４０１上の導電層４４５を除去する工程において、レジストマスクを用いたエッチング工程を用いないため、精密な加工を正確に行うことができる。よって、半導体装置の作製工程において、形状や特性のばらつきが少ない微細な構造を有するトランジスタ４４０ａを歩留まりよく作製することができる。
なお、ソース電極層４０５ａ及びドレイン電極層４０５ｂの形成工程におけるゲート電極層４０１上の導電層４４５を除去する工程において、絶縁層４１３の一部、又は絶縁層４１３全部を除去してもよい。図４（Ｃ）に、絶縁層４１３を全部除去し、ゲート電極層４０１が露出しているトランジスタ４４０ｃの例を示す。また、ゲート電極層４０１も上方の一部が除去されてもよい。トランジスタ４４０ｃのようにゲート電極層４０１を露出する構造は、トランジスタ４４０ｃ上に他の配線や半導体素子を積層する集積回路において用いることができる。
トランジスタ４４０ａ上に保護絶縁層となる緻密性の高い無機絶縁層（代表的には酸化アルミニウム層）を設けてもよい。
本実施の形態では、絶縁層４１３、ソース電極層４０５ａ、ドレイン電極層４０５ｂ、側壁絶縁層４１２ａ、４１２ｂ、及び層間絶縁層４１５上に接して絶縁層４０７を形成する（図３（Ｄ）参照）。
また、ソース電極層４０５ａ及びドレイン電極層４０５ｂと層間絶縁層４１５との間に保護絶縁層となる緻密性の高い無機絶縁層（代表的には酸化アルミニウム層）を設けてもよい。
図４（Ｂ）にソース電極層４０５ａ及びドレイン電極層４０５ｂと層間絶縁層４１５との間に絶縁層４１０を設けたトランジスタ４４０ｂの例を示す。トランジスタ４４０ｂにおいては、絶縁層４１０も、ソース電極層４０５ａ及びドレイン電極層４０５ｂの形成工程において用いる切削（研削、研磨）工程により上面が平坦化処理されている。
絶縁層４０７、絶縁層４１０は、単層でも積層でもよく、少なくとも酸化アルミニウム層を含むことが好ましい。
絶縁層４０７、絶縁層４１０は、プラズマＣＶＤ法、スパッタリング法、又は蒸着法等により成膜することができる。
酸化アルミニウム以外の絶縁層４０７、絶縁層４１０に用いる材料としては、例えば酸化シリコン、酸化窒化シリコン、酸化窒化アルミニウム、又は酸化ガリウムなどの無機絶縁材料などを用いることができる。また、酸化ハフニウム、酸化マグネシウム、酸化ジルコニウム、酸化ランタン、酸化バリウム、又は金属窒化物（例えば、窒化アルミニウム）も用いることができる。
本実施の形態では、絶縁層４０７、絶縁層４１０としてスパッタリング法により酸化アルミニウムを形成する。酸化アルミニウムを高密度（密度３．２ｇ／ｃｍ３以上、好ましくは３．６ｇ／ｃｍ３以上）とすることによって、トランジスタ４４０ａ、トランジスタ４４０ｂに安定な電気特性を付与することができる。膜密度はラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、Ｘ線反射率測定法（ＸＲＲ：Ｘ−Ｒａｙ Ｒｅｆｌｅｃｔｏｍｅｔｒｙ）によって測定することができる。
酸化物半導体層４０３上に設けられる絶縁層４０７、絶縁層４１０として用いることのできる酸化アルミニウムは、水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果（ブロック効果）が高い。
従って、酸化アルミニウムで形成された絶縁層は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体層４０３への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体層４０３からの放出を防止する保護層として機能する。
絶縁層４０７、絶縁層４１０は、絶縁層４０７、絶縁層４１０に水、水素等の不純物を混入させない方法（好適にはスパッタリング法など）を適宜用いて形成することが好ましい。
また、酸化物半導体層の形成時と同様に、成膜室内の残留水分を除去するために、吸着型の真空ポンプ（クライオポンプなど）を用いることが好ましい。クライオポンプを用いて排気した成膜室で形成した絶縁層４０７、絶縁層４１０に含まれる不純物の濃度を低減できる。また、成膜室内の残留水分を除去するための排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。
絶縁層４０７、絶縁層４１０を、成膜する際に用いるスパッタガスとしては、水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
また、トランジスタ起因の表面凹凸を低減するために、トランジスタ上に平坦化絶縁層を形成してもよい。平坦化絶縁層としては、ポリイミド樹脂、アクリル樹脂、ベンゾシクロブテン系樹脂、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いることができる。なお、これらの材料で形成される絶縁層を複数積層させることで、平坦化絶縁層を形成してもよい。
また、図４（Ａ）に、層間絶縁層４１５及び絶縁層４０７にソース電極層４０５ａ、及びドレイン電極層４０５ｂに達する開口を形成し、開口に配線層４３５ａ、配線層４３５ｂを形成する例を示す。配線層４３５ａ、配線層４３５ｂを用いて他のトランジスタや素子と接続させ、様々な回路を構成することができる。
配線層４３５ａ、配線層４３５ｂはゲート電極層４０１、ソース電極層４０５ａ、又はドレイン電極層４０５ｂと同様の材料及び方法を用いて形成することができ、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。また、Ａｌ、Ｃｕなどの金属膜の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を積層させた構成としても良い。また、配線層４３５ａ、配線層４３５ｂに用いる導電層としては、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛（Ｉｎ２Ｏ３―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
例えば、配線層４３５ａ、配線層４３５ｂとして、モリブデン膜の単層、窒化タンタル膜と銅膜との積層、又は窒化タンタル膜とタングステン膜との積層などを用いることができる。
以上のように、半導体装置の作製工程において、形状や特性のばらつきの少ない微細な構造を有するオン特性の高いトランジスタ４４０ａ、トランジスタ４４０ｂ、トランジスタ４４０ｃを歩留まりよく提供することができる。
従って、微細化を実現し、かつ高い電気的特性を付与された半導体装置、及び該半導体装置の作製方法を提供することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態２）
本実施の形態では、本明細書に示すトランジスタを使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置の一例を、図面を用いて説明する。
図５は、半導体装置の構成の一例である。図５（Ａ）に、半導体装置の断面図を、図５（Ｂ）に半導体装置の平面図を、図５（Ｃ）に半導体装置の回路図をそれぞれ示す。ここで、図５（Ａ）は、図５（Ｂ）のＡ−Ｂ、及びＣ−Ｄにおける断面に相当する。なお、図５（Ｂ）においては、図５（Ａ）に示す半導体装置の一部の構成要素を省略している。
図５（Ａ）及び図５（Ｂ）に示す半導体装置は、下部に第１の半導体材料を用いたトランジスタ１６０を有し、上部に第２の半導体材料を用いたトランジスタ１６２を有するものである。トランジスタ１６２としては、実施の形態１で示すトランジスタ４４０ａの構造を適用する例である。
ここで、第１の半導体材料と第２の半導体材料は異なる禁制帯幅を持つ材料とすることが望ましい。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（シリコンなど）とし、第２の半導体材料を酸化物半導体とすることができる。酸化物半導体以外の材料を用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、その特性により長時間の電荷保持を可能とする。
なお、上記トランジスタは、いずれもｎチャネル型トランジスタであるものとして説明するが、ｐチャネル型トランジスタを用いることができるのはいうまでもない。また、情報を保持するために酸化物半導体を実施の形態１に示すようなトランジスタ１６２に用いる他、半導体装置に用いられる材料や半導体装置の構造など、半導体装置の具体的な構成をここで示すものに限定する必要はない。
図５（Ａ）におけるトランジスタ１６０は、半導体材料（例えば、シリコンなど）を含む基板１８５に設けられたチャネル形成領域１１６と、チャネル形成領域１１６を挟むように設けられた不純物領域１２０と、不純物領域１２０に接する金属間化合物領域１２４と、チャネル形成領域１１６上に設けられたゲート絶縁層１０８と、ゲート絶縁層１０８上に設けられたゲート電極１１０と、を有する。なお、図において、明示的にはソース電極やドレイン電極を有しない場合があるが、便宜上、このような状態を含めてトランジスタと呼ぶ場合がある。また、この場合、トランジスタの接続関係を説明するために、ソース領域やドレイン領域を含めてソース電極やドレイン電極と表現することがある。つまり、本明細書において、ソース電極との記載には、ソース領域が含まれうる。
基板１８５上にはトランジスタ１６０を囲むように素子分離絶縁層１０６が設けられており、トランジスタ１６０を覆うように絶縁層１２８、及び絶縁層１３０が設けられている。なお、トランジスタ１６０において、ゲート電極１１０の側面に側壁絶縁層（サイドウォール絶縁層）を設け、不純物濃度が異なる領域を含む不純物領域１２０としてもよい。
単結晶半導体基板を用いたトランジスタ１６０は、高速動作が可能である。このため、当該トランジスタを読み出し用のトランジスタとして用いることで、情報の読み出しを高速に行うことができる。トランジスタ１６０を覆うように絶縁層を２層形成し、トランジスタ１６２および容量素子１６４の形成前の処理として、該２層の絶縁層にＣＭＰ処理を施して、平坦化した絶縁層１２８、絶縁層１３０を形成し、同時にゲート電極１１０の上面を露出させる。
絶縁層１２８、絶縁層１３０は、代表的には酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化シリコン、窒化アルミニウム、窒化酸化シリコン、窒化酸化アルミニウムなどの無機絶縁材料を用いることができる。絶縁層１２８、絶縁層１３０は、プラズマＣＶＤ法又はスパッタリング法等を用いて形成することができる。
また、ポリイミド樹脂、アクリル樹脂、ベンゾシクロブテン系樹脂、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いることができる。有機材料を用いる場合、スピンコート法、印刷法などの湿式法によって絶縁層１２８、絶縁層１３０を形成してもよい。
なお、本実施の形態において、絶縁層１２８として窒化シリコン膜、絶縁層１３０として酸化シリコン膜を用いる。
絶縁層１３０表面において、酸化物半導体層１４４形成領域に、平坦化処理を行うことが好ましい。本実施の形態では、研磨処理（例えばＣＭＰ処理）により十分に平坦化した（好ましくは絶縁層１３０表面の平均面粗さは０．１５ｎｍ以下）絶縁層１３０上に酸化物半導体層１４４を形成する。
図５（Ａ）に示すトランジスタ１６２は、酸化物半導体をチャネル形成領域に用いたトランジスタである。ここで、トランジスタ１６２に含まれる酸化物半導体層１４４は、高純度化されたものであることが望ましい。高純度化された酸化物半導体を用いることで、極めて優れたオフ特性のトランジスタ１６２を得ることができる。
トランジスタ１６２は、オフ電流が小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、或いは、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが可能となるため、消費電力を十分に低減することができる。
トランジスタ１６２は作製工程において、ゲート電極１４８、絶縁層１３７、及び側壁絶縁層１３６ａ、１３６ｂ上に設けられた導電層を化学機械研磨処理により除去する工程を用いて、ソース電極層及びドレイン電極層として機能する電極層１４２ａ、１４２ｂを形成する。
よって、トランジスタ１６２は、ソース電極層又はドレイン電極層として機能する電極層１４２ａ、１４２ｂと酸化物半導体層１４４が接する領域（コンタクト領域）と、ゲート電極１４８との距離を短くすることができるため、電極層１４２ａ、１４２ｂと酸化物半導体層１４４とが接する領域（コンタクト領域）、及びゲート電極１４８間の抵抗が減少し、トランジスタ１６２のオン特性を向上させることが可能となる。
電極層１４２ａ、電極層１４２ｂの形成工程におけるゲート電極１４８上の導電層を除去する工程において、レジストマスクを用いたエッチング工程を用いないため、精密な加工を正確に行うことができる。よって、半導体装置の作製工程において、形状や特性のばらつきの少ない微細な構造を有するトランジスタを歩留まりよく作製することができる。
トランジスタ１６２上には、層間絶縁層１３５、絶縁層１５０が単層または積層で設けられている。本実施の形態では、絶縁層１５０として、酸化アルミニウムを用いる。酸化アルミニウムを高密度（密度３．２ｇ／ｃｍ３以上、好ましくは３．６ｇ／ｃｍ３以上）とすることによって、トランジスタ１６２に安定な電気特性を付与することができる。
また、層間絶縁層１３５及び絶縁層１５０を介して、トランジスタ１６２の電極層１４２ａと重畳する領域には、導電層１５３が設けられており、電極層１４２ａと、層間絶縁層１３５と、絶縁層１５０と、導電層１５３とによって、容量素子１６４が構成される。すなわち、トランジスタ１６２の電極層１４２ａは、容量素子１６４の一方の電極として機能し、導電層１５３は、容量素子１６４の他方の電極として機能する。なお、容量が不要の場合には、容量素子１６４を設けない構成とすることもできる。また、容量素子１６４は、別途、トランジスタ１６２の上方に設けてもよい。
トランジスタ１６２および容量素子１６４の上には絶縁層１５２が設けられている。そして、絶縁層１５２上にはトランジスタ１６２と、他のトランジスタを接続するための配線１５６が設けられている。図５（Ａ）には図示しないが、配線１５６は、絶縁層１５０、絶縁層１５２及びゲート絶縁層１４６などに形成された開口に形成された電極を介して電極層１４２ｂと電気的に接続される。ここで、該電極は、少なくともトランジスタ１６２の酸化物半導体層１４４の一部と重畳するように設けられることが好ましい。
図５（Ａ）及び図５（Ｂ）において、トランジスタ１６０と、トランジスタ１６２とは、少なくとも一部が重畳するように設けられており、トランジスタ１６０のソース領域またはドレイン領域と酸化物半導体層１４４の一部が重畳するように設けられているのが好ましい。また、トランジスタ１６２及び容量素子１６４が、トランジスタ１６０の少なくとも一部と重畳するように設けられている。例えば、容量素子１６４の導電層１５３は、トランジスタ１６０のゲート電極１１０と少なくとも一部が重畳して設けられている。このような平面レイアウトを採用することにより、半導体装置の占有面積の低減を図ることができるため、高集積化を図ることができる。
なお、電極層１４２ｂ及び配線１５６の電気的接続は、電極層１４２ｂ及び配線１５６を直接接触させて行ってもよいし、電極層１４２ｂ及び配線１５６の間の絶縁層に電極を設けて、該電極を介して行ってもよい。また、間に介する電極は、複数でもよい。
次に、図５（Ａ）及び図５（Ｂ）に対応する回路構成の一例を図５（Ｃ）に示す。
図５（Ｃ）において、第１の配線（１ｓｔ Ｌｉｎｅ）とトランジスタ１６０のソース電極とは、電気的に接続され、第２の配線（２ｎｄ Ｌｉｎｅ）とトランジスタ１６０のドレイン電極とは、電気的に接続されている。また、第３の配線（３ｒｄ Ｌｉｎｅ）とトランジスタ１６２のソース電極またはドレイン電極の一方とは、電気的に接続され、第４の配線（４ｔｈ Ｌｉｎｅ）と、トランジスタ１６２のゲート電極とは、電気的に接続されている。そして、トランジスタ１６０のゲート電極と、トランジスタ１６２のソース電極またはドレイン電極の他方は、容量素子１６４の電極の一方と電気的に接続され、第５の配線（５ｔｈ Ｌｉｎｅ）と、容量素子１６４の電極の他方は電気的に接続されている。
図５（Ｃ）に示す半導体装置では、トランジスタ１６０のゲート電極の電位が保持可能という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能である。
情報の書き込みおよび保持について説明する。まず、第４の配線の電位を、トランジスタ１６２がオン状態となる電位にして、トランジスタ１６２をオン状態とする。これにより、第３の配線の電位が、トランジスタ１６０のゲート電極、および容量素子１６４に与えられる。すなわち、トランジスタ１６０のゲート電極には、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとする。その後、第４の配線の電位を、トランジスタ１６２がオフ状態となる電位にして、トランジスタ１６２をオフ状態とすることにより、トランジスタ１６０のゲート電極に与えられた電荷が保持される（保持）。
トランジスタ１６２のオフ電流は極めて小さいため、トランジスタ１６０のゲート電極の電荷は長時間にわたって保持される。
次に情報の読み出しについて説明する。第１の配線に所定の電位（定電位）を与えた状態で、第５の配線に適切な電位（読み出し電位）を与えると、トランジスタ１６０のゲート電極に保持された電荷量に応じて、第２の配線は異なる電位をとる。一般に、トランジスタ１６０をｎチャネル型とすると、トランジスタ１６０のゲート電極にＨｉｇｈレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｈは、トランジスタ１６０のゲート電極にＬｏｗレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ１６０を「オン状態」とするために必要な第５の配線の電位をいうものとする。したがって、第５の配線の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、トランジスタ１６０のゲート電極に与えられた電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ１６０は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ１６０は「オフ状態」のままである。このため、第２の配線の電位を見ることで、保持されている情報を読み出すことができる。
なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み出せることが必要になる。このように情報を読み出さない場合には、ゲート電極の状態にかかわらずトランジスタ１６０が「オフ状態」となるような電位、つまり、Ｖｔｈ＿Ｈより小さい電位を第５の配線に与えればよい。または、ゲート電極の状態にかかわらずトランジスタ１６０が「オン状態」となるような電位、つまり、Ｖｔｈ＿Ｌより大きい電位を第５の配線に与えればよい。
また、図２４に、半導体装置の構成の他の一例を示す。図２４（Ａ）は、半導体装置の平面図、図２４（Ｂ）は半導体装置の断面図である。ここで、図２４（Ｂ）は、図２４（Ａ）のＤ３−Ｄ４における断面に相当する。なお、図２４（Ａ）においては、図の明瞭化のため、図２４（Ｂ）に示す半導体装置の一部の構成要素を省略している。
図２４において容量素子１６４は、ゲート電極１１０、酸化物半導体層１４４、絶縁層１７３、及び導電層１７４で構成されている。導電層１７４はゲート電極１４８と同工程で作製され、上面を絶縁層１７６、側面を側壁絶縁層１７５ａ、１７５ｂで覆われている。
トランジスタ１６２の電極層１４２ｂは層間絶縁層１３５、絶縁層１５０に形成された電極層１４２ｂに達する開口において、配線１５６と電気的に接続する。また、酸化物半導体層１４４の下に接して、導電層１７２が設けられており、トランジスタ１６０とトランジスタ１６２とを電気的に接続している。
図２４で示すように、トランジスタ１６０、トランジスタ１６２、容量素子１６４を重畳するように密に積層して設けることで、より半導体装置の占有面積の低減を図ることができるため、高集積化を図ることができる。
本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電流の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）であっても、長期にわたって記憶内容を保持することが可能である。
また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、ゲート絶縁層の劣化といった問題が全く生じない。すなわち、開示する発明に係る半導体装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の書き込みが行われるため、高速な動作も容易に実現しうる。
以上のように、微細化及び高集積化を実現し、かつ高い電気的特性を付与された半導体装置、及び該半導体装置の作製方法を提供することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態３）
本実施の形態では、上記実施の形態に示すトランジスタを使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置について、実施の形態２に示した構成と異なる構成について、図６及び図７を用いて説明を行う。
図６（Ａ）は、半導体装置の回路構成の一例を示し、図６（Ｂ）は半導体装置の一例を示す概念図である。まず、図６（Ａ）に示す半導体装置について説明を行い、続けて図６（Ｂ）に示す半導体装置について、以下説明を行う。
図６（Ａ）に示す半導体装置において、ビット線ＢＬとトランジスタ１６２のソース電極又はドレイン電極の一方とは電気的に接続され、ワード線ＷＬとトランジスタ１６２のゲート電極とは電気的に接続され、トランジスタ１６２のソース電極又はドレイン電極の他方と容量素子２５４の第１の端子とは電気的に接続されている。
次に、図６（Ａ）に示す半導体装置（メモリセル２５０）に、情報の書き込みおよび保持を行う場合について説明する。
まず、ワード線ＷＬの電位を、トランジスタ１６２がオン状態となる電位として、トランジスタ１６２をオン状態とする。これにより、ビット線ＢＬの電位が、容量素子２５４の第１の端子に与えられる（書き込み）。その後、ワード線ＷＬの電位を、トランジスタ１６２がオフ状態となる電位として、トランジスタ１６２をオフ状態とすることにより、容量素子２５４の第１の端子の電位が保持される（保持）。
酸化物半導体を用いたトランジスタ１６２は、オフ電流が極めて小さいという特徴を有している。このため、トランジスタ１６２をオフ状態とすることで、容量素子２５４の第１の端子の電位（あるいは、容量素子２５４に蓄積された電荷）を極めて長時間にわたって保持することが可能である。
次に、情報の読み出しについて説明する。トランジスタ１６２がオン状態となると、浮遊状態であるビット線ＢＬと容量素子２５４の第１の端子とが導通し、ビット線ＢＬと容量素子２５４の間で電荷が再分配される。その結果、ビット線ＢＬの電位が変化する。ビット線ＢＬの電位の変化量は、容量素子２５４の第１の端子の電位（あるいは容量素子２５４に蓄積された電荷）によって、異なる値をとる。
例えば、容量素子２５４の第１の端子の電位をＶ、容量素子２５４の容量をＣ、ビット線ＢＬが有する容量成分（以下、ビット線容量とも呼ぶ）をＣＢ、電荷が再分配される前のビット線ＢＬの電位をＶＢ０とすると、電荷が再分配された後のビット線ＢＬの電位は、（ＣＢ×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。従って、メモリセル２５０の状態として、容量素子２５４の第１の端子の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとるとすると、電位Ｖ１を保持している場合のビット線ＢＬの電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合のビット線ＢＬの電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
そして、ビット線ＢＬの電位を所定の電位と比較することで、情報を読み出すことができる。
このように、図６（Ａ）に示す半導体装置は、トランジスタ１６２のオフ電流が極めて小さいという特徴から、容量素子２５４に蓄積された電荷は長時間にわたって保持することができる。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合であっても、長期にわたって記憶内容を保持することが可能である。
次に、図６（Ｂ）に示す半導体装置について、説明を行う。
図６（Ｂ）に示す半導体装置は、上部に記憶回路として図６（Ａ）に示したメモリセル２５０を複数有するメモリセルアレイ２５１ａ及び２５１ｂを有し、下部に、メモリセルアレイ２５１（メモリセルアレイ２５１ａ及び２５１ｂ）を動作させるために必要な周辺回路２５３を有する。なお、周辺回路２５３は、メモリセルアレイ２５１と電気的に接続されている。
図６（Ｂ）に示した構成とすることにより、周辺回路２５３をメモリセルアレイ２５１の直下に設けることができるため半導体装置の小型化を図ることができる。
周辺回路２５３に設けられるトランジスタは、トランジスタ１６２とは異なる半導体材料を用いるのがより好ましい。例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いることが好ましい。他に、有機半導体材料などを用いてもよい。このような半導体材料を用いたトランジスタは、十分な高速動作が可能である。したがって、該トランジスタにより、高速動作が要求される各種回路（論理回路、駆動回路など）を好適に実現することが可能である。
なお、図６（Ｂ）に示した半導体装置では、２つのメモリセルアレイ２５１（メモリセルアレイ２５１ａと、メモリセルアレイ２５１ｂ）が積層された構成を例示したが、積層するメモリセルアレイの数はこれに限定されない。３つ以上のメモリセルアレイを積層する構成としても良い。
次に、図６（Ａ）に示したメモリセル２５０の具体的な構成について図７を用いて説明を行う。
図７は、メモリセル２５０の構成の一例である。図７（Ａ）に、メモリセル２５０の断面図を、図７（Ｂ）にメモリセル２５０の平面図をそれぞれ示す。ここで、図７（Ａ）は、図７（Ｂ）のＥ−Ｆ、及びＧ−Ｈにおける断面に相当する。
図７（Ａ）及び図７（Ｂ）に示すトランジスタ１６２は、上記実施の形態で示した構成と同一の構成とすることができる。
絶縁層１８０上に設けられたトランジスタ１６２上には、絶縁層２５６が単層または積層で設けられている。また、絶縁層２５６を介して、トランジスタ１６２の電極層１４２ａと重畳する領域には、導電層２６２が設けられており、電極層１４２ａと、層間絶縁層１３５と、絶縁層２５６と、導電層２６２とによって、容量素子２５４が構成される。すなわち、トランジスタ１６２の電極層１４２ａは、容量素子２５４の一方の電極として機能し、導電層２６２は、容量素子２５４の他方の電極として機能する。
トランジスタ１６２および容量素子２５４の上には絶縁層２５８が設けられている。そして、絶縁層２５８上にはメモリセル２５０と、隣接するメモリセル２５０を接続するための配線２６０が設けられている。図示しないが、配線２６０は、絶縁層２５６及び絶縁層２５８などに形成された開口を介してトランジスタ１６２の電極層１４２ｂと電気的に接続されている。但し、開口に他の導電層を設け、該他の導電層を介して、配線２６０と電極層１４２ｂとを電気的に接続してもよい。なお、配線２６０は、図６（Ａ）の回路図におけるビット線ＢＬに相当する。
図７（Ａ）及び図７（Ｂ）において、トランジスタ１６２の電極層１４２ｂは、隣接するメモリセルに含まれるトランジスタのソース電極としても機能することができる。
図７（Ａ）に示す平面レイアウトを採用することにより、半導体装置の占有面積の低減を図ることができるため、高集積化を図ることができる。
以上のように、上部に多層に形成された複数のメモリセルは、酸化物半導体を用いたトランジスタにより形成されている。酸化物半導体を用いたトランジスタは、オフ電流が小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。
このように、酸化物半導体以外の材料を用いたトランジスタ（換言すると、十分な高速動作が可能なトランジスタ）を用いた周辺回路と、酸化物半導体を用いたトランジスタ（より広義には、十分にオフ電流が小さいトランジスタ）を用いた記憶回路とを一体に備えることで、これまでにない特徴を有する半導体装置を実現することができる。また、周辺回路と記憶回路を積層構造とすることにより、半導体装置の集積化を図ることができる。
以上のように、微細化及び高集積化を実現し、かつ高い電気的特性を付与された半導体装置、及び該半導体装置の作製方法を提供することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態４）
本実施の形態では、先の実施の形態で示した半導体装置を携帯電話、スマートフォン、電子書籍などの携帯機器に応用した場合の例を図８乃至図１１を用いて説明する。
携帯電話、スマートフォン、電子書籍などの携帯機器においては、画像データの一時記憶などにＳＲＡＭまたはＤＲＡＭが使用されている。ＳＲＡＭまたはＤＲＡＭが使用される理由としてはフラッシュメモリでは応答が遅く、画像処理には不向きであるためである。一方で、ＳＲＡＭまたはＤＲＡＭを画像データの一時記憶に用いた場合、以下の特徴がある。
通常のＳＲＡＭは、図８（Ａ）に示すように１つのメモリセルがトランジスタ８０１〜８０６の６個のトランジスタで構成されており、それをＸデコーダー８０７、Ｙデコーダー８０８にて駆動している。トランジスタ８０３とトランジスタ８０５、トランジスタ８０４とトランジスタ８０６はインバータを構成し、高速駆動を可能としている。しかし１つのメモリセルが６トランジスタで構成されているため、セル面積が大きいという欠点がある。デザインルールの最小寸法をＦとしたときにＳＲＡＭのメモリセル面積は通常１００〜１５０Ｆ２である。このためＳＲＡＭはビットあたりの単価が各種メモリの中で最も高い。
それに対して、ＤＲＡＭはメモリセルが図８（Ｂ）に示すようにトランジスタ８１１、保持容量８１２によって構成され、それをＸデコーダー８１３、Ｙデコーダー８１４にて駆動している。１つのセルが１つのトランジスタと１つの容量を有する構成になっており、面積が小さい。ＤＲＡＭのメモリセル面積は通常１０Ｆ２以下である。ただし、ＤＲＡＭは常にリフレッシュが必要であり、書き換えを行わない場合でも電力を消費する。
しかし、先の実施の形態で説明した半導体装置のメモリセル面積は、１０Ｆ２前後であり、且つ頻繁なリフレッシュは不要である。したがって、メモリセル面積が縮小され、且つ消費電力が低減することができる。
図９に携帯機器のブロック図を示す。図９に示す携帯機器はＲＦ回路９０１、アナログベースバンド回路９０２、デジタルベースバンド回路９０３、バッテリー９０４、電源回路９０５、アプリケーションプロセッサ９０６、フラッシュメモリ９１０、ディスプレイコントローラ９１１、メモリ回路９１２、ディスプレイ９１３、タッチセンサ９１９、音声回路９１７、キーボード９１８などより構成されている。ディスプレイ９１３は表示部９１４、ソースドライバ９１５、ゲートドライバ９１６によって構成されている。アプリケーションプロセッサ９０６はＣＰＵ９０７、ＤＳＰ９０８、インターフェイス９０９を有している。一般にメモリ回路９１２はＳＲＡＭまたはＤＲＡＭで構成されており、この部分に先の実施の形態で説明した半導体装置を採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。
図１０に、ディスプレイのメモリ回路９５０に先の実施の形態で説明した半導体装置を使用した例を示す。図１０に示すメモリ回路９５０は、メモリ９５２、メモリ９５３、スイッチ９５４、スイッチ９５５およびメモリコントローラ９５１により構成されている。また、メモリ回路９５０は、信号線から入力された画像データ（入力画像データ）、メモリ９５２、及びメモリ９５３に記憶されたデータ（記憶画像データ）を読み出し、及び制御を行うディスプレイコントローラ９５６と、ディスプレイコントローラ９５６からの信号により表示するディスプレイ９５７が接続されている。
まず、ある画像データがアプリケーションプロセッサ（図示しない）によって、形成される（入力画像データＡ）。入力画像データＡは、スイッチ９５４を介してメモリ９５２に記憶される。そしてメモリ９５２に記憶された画像データ（記憶画像データＡ）は、スイッチ９５５、及びディスプレイコントローラ９５６を介してディスプレイ９５７に送られ、表示される。
入力画像データＡに変更が無い場合、記憶画像データＡは、通常３０〜６０Ｈｚ程度の周期でメモリ９５２からスイッチ９５５を介して、ディスプレイコントローラ９５６から読み出される。
次に、例えばユーザーが画面を書き換える操作をしたとき（すなわち、入力画像データＡに変更が有る場合）、アプリケーションプロセッサは新たな画像データ（入力画像データＢ）を形成する。入力画像データＢはスイッチ９５４を介してメモリ９５３に記憶される。この間も定期的にメモリ９５２からスイッチ９５５を介して記憶画像データＡは読み出されている。メモリ９５３に新たな画像データ（記憶画像データＢ）が記憶し終わると、ディスプレイ９５７の次のフレームより、記憶画像データＢは読み出され、スイッチ９５５、及びディスプレイコントローラ９５６を介して、ディスプレイ９５７に記憶画像データＢが送られ、表示がおこなわれる。この読み出しはさらに次に新たな画像データがメモリ９５２に記憶されるまで継続される。
このようにメモリ９５２及びメモリ９５３は交互に画像データの書き込みと、画像データの読み出しを行うことによって、ディスプレイ９５７の表示をおこなう。なお、メモリ９５２及びメモリ９５３はそれぞれ別のメモリには限定されず、１つのメモリを分割して使用してもよい。先の実施の形態で説明した半導体装置をメモリ９５２及びメモリ９５３に採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。
図１１に電子書籍のブロック図を示す。図１１はバッテリー１００１、電源回路１００２、マイクロプロセッサ１００３、フラッシュメモリ１００４、音声回路１００５、キーボード１００６、メモリ回路１００７、タッチパネル１００８、ディスプレイ１００９、ディスプレイコントローラ１０１０によって構成される。
ここでは、図１１のメモリ回路１００７に先の実施の形態で説明した半導体装置を使用することができる。メモリ回路１００７の役割は書籍の内容を一時的に保持する機能を持つ。例えば、ユーザーがハイライト機能を使用する場合、メモリ回路１００７は、ユーザーが指定した箇所の情報を記憶し、保持する。なお、ハイライト機能とは、ユーザーが電子書籍を読んでいるときに、特定の箇所にマーキング、例えば、表示の色を変える、アンダーラインを引く、文字を太くする、文字の書体を変えるなどによって、周囲との違いを示すことである。メモリ回路１００７は短期的な情報の記憶に用い、長期的な情報の保存にはフラッシュメモリ１００４に、メモリ回路１００７が保持しているデータをコピーしてもよい。このような場合においても、先の実施の形態で説明した半導体装置を採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。
以上のように、本実施の形態に示す携帯機器には、先の実施の形態に係る半導体装置が搭載されている。このため、読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力を低減した携帯機器が実現される。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態５）
上記実施の形態で示したトランジスタを用いて、対象物の情報を読み取るイメージセンサ機能を有する半導体装置を作製することができる。
図１２（Ａ）に、イメージセンサ機能を有する半導体装置の一例を示す。図１２（Ａ）はフォトセンサの等価回路であり、図１２（Ｂ）はフォトセンサの一部を示す断面図である。
フォトダイオード６０２は、一方の電極がフォトダイオードリセット信号線６５８に、他方の電極がトランジスタ６４０のゲートに電気的に接続されている。トランジスタ６４０は、ソース又はドレインの一方がフォトセンサ基準信号線６７２に、ソース又はドレインの他方がトランジスタ６５６のソース又はドレインの一方に電気的に接続されている。トランジスタ６５６は、ゲートがゲート信号線６５９に、ソース又はドレインの他方がフォトセンサ出力信号線６７１に電気的に接続されている。
なお、本明細書における回路図において、チャネルが形成される半導体層に酸化物半導体を用いるトランジスタと明確に判明できるように、チャネルが形成される半導体層に酸化物半導体を用いるトランジスタの記号には「ＯＳ」と記載している。図１２（Ａ）において、トランジスタ６４０、トランジスタ６５６は上記実施の形態に示したトランジスタが適用でき、チャネルが形成される半導体層に酸化物半導体を用いるトランジスタである。本実施の形態では、実施の形態１で示したトランジスタ４４０ａと同様な構造を有するトランジスタを適用する例を示す。
図１２（Ｂ）は、フォトセンサにおけるフォトダイオード６０２及びトランジスタ６４０の断面図であり、絶縁表面を有する基板６０１（ＴＦＴ基板）上に、センサとして機能するフォトダイオード６０２及びトランジスタ６４０が設けられている。フォトダイオード６０２、トランジスタ６４０の上には接着層６０８を用いて基板６１３が設けられている。
絶縁層６３１上に設けられたトランジスタ６４０上には層間絶縁層６３２、絶縁層６３３、層間絶縁層６３４が設けられている。フォトダイオード６０２は、絶縁層６３３上に設けられ、絶縁層６３３上に形成した電極層６４１ａ、６４１ｂと、層間絶縁層６３４上に設けられた電極層６４２との間に、絶縁層６３３側から順に第１半導体層６０６ａ、第２半導体層６０６ｂ、及び第３半導体層６０６ｃを積層した構造を有している。
なお、トランジスタ６４０と重畳する領域に遮光層６５０が設けられている。
電極層６４１ｂは、層間絶縁層６３４に形成された導電層６４３と電気的に接続し、導電層６４３と同一の工程で作製された電極層６４２は電極層６４１ａを介して導電層６４５と電気的に接続している。導電層６４５は、トランジスタ６４０のゲート電極層と電気的に接続しており、フォトダイオード６０２はトランジスタ６４０と電気的に接続している。
ここでは、第１半導体層６０６ａとしてｐ型の導電型を有する半導体と、第２半導体層６０６ｂとして高抵抗な半導体（ｉ型半導体）、第３半導体層６０６ｃとしてｎ型の導電型を有する半導体を積層するｐｉｎ型のフォトダイオードを例示している。
第１半導体層６０６ａはｐ型半導体であり、ｐ型を付与する不純物元素を含むアモルファスシリコンにより形成することができる。第１半導体層６０６ａの形成には１３族の不純物元素（例えばボロン（Ｂ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物元素を含まないアモルファスシリコンを形成した後に、拡散法やイオン注入法を用いて該アモルファスシリコンに不純物元素を導入してもよい。イオン注入法等により不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にアモルファスシリコンを形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパッタリング法等を用いればよい。第１半導体層６０６ａの膜厚は１０ｎｍ以上５０ｎｍ以下となるよう形成することが好ましい。
第２半導体層６０６ｂは、ｉ型半導体（真性半導体）であり、アモルファスシリコンにより形成する。第２半導体層６０６ｂの形成には、半導体材料ガスを用いて、アモルファスシリコンをプラズマＣＶＤ法により形成する。半導体材料ガスとしては、シラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。第２半導体層６０６ｂの形成は、ＬＰＣＶＤ法、気相成長法、スパッタリング法等により行ってもよい。第２半導体層６０６ｂの膜厚は２００ｎｍ以上１０００ｎｍ以下となるように形成することが好ましい。
第３半導体層６０６ｃは、ｎ型半導体であり、ｎ型を付与する不純物元素を含むアモルファスシリコンにより形成する。第３半導体層６０６ｃの形成には、１５族の不純物元素（例えばリン（Ｐ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物元素を含まないアモルファスシリコンを形成した後に、拡散法やイオン注入法を用いて該アモルファスシリコンに不純物元素を導入してもよい。イオン注入法等により不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にアモルファスシリコンを形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパッタリング法等を用いればよい。第３半導体層６０６ｃの膜厚は２０ｎｍ以上２００ｎｍ以下となるよう形成することが好ましい。
また、第１半導体層６０６ａ、第２半導体層６０６ｂ、及び第３半導体層６０６ｃは、アモルファス半導体ではなく、多結晶半導体を用いて形成してもよいし、微結晶半導体（セミアモルファス半導体（Ｓｅｍｉ Ａｍｏｒｐｈｏｕｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＳＡＳ））を用いて形成してもよい。
微結晶半導体は、ギブスの自由エネルギーを考慮すれば非晶質と単結晶の中間的な準安定状態に属するものである。すなわち、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する。柱状または針状結晶が基板表面に対して法線方向に成長している。微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体が得られる。
この微結晶半導体は、周波数が数十ＭＨｚ〜数百ＭＨｚの高周波プラズマＣＶＤ法、または周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置により形成することができる。代表的には、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などの珪素を含む化合物を水素で希釈して形成することができる。また、珪素を含む化合物（例えば水素化珪素）及び水素に加え、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して微結晶半導体を形成することができる。これらのときの珪素を含む化合物（例えば水素化珪素）に対して水素の流量比を５倍以上２００倍以下、好ましくは５０倍以上１５０倍以下、更に好ましくは１００倍とする。さらには、シリコンを含む気体中に、ＣＨ４、Ｃ２Ｈ６等の炭化物気体、ＧｅＨ４、ＧｅＦ４等のゲルマニウム化気体、Ｆ２等を混入させてもよい。
また、光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、ｐｉｎ型のフォトダイオードはｐ型の半導体側を受光面とする方がよい特性を示す。ここでは、ｐｉｎ型のフォトダイオードが形成されている基板６０１の面からフォトダイオード６０２が受ける光を電気信号に変換する例を示す。また、受光面とした半導体層側とは逆の導電型を有する半導体層側からの光は外乱光となるため、電極層は遮光性を有する導電層を用いるとよい。また、ｎ型の半導体側を受光面として用いることもできる。
絶縁層６３１、層間絶縁層６３２、絶縁層６３３としては、絶縁性材料を用いて、その材料に応じて、スパッタリング法、プラズマＣＶＤ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法等）、印刷法（スクリーン印刷、オフセット印刷等）等により、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等の装置を用いて形成することができる。
本実施の形態では、絶縁層６３３として酸化アルミニウムを用いる。絶縁層６３３はスパッタリング法やプラズマＣＶＤ法によって形成することができる。
酸化物半導体層上に絶縁層６３３として設けられた酸化アルミニウムは、水素、水分などの不純物、及び酸素の両方に対して透過させない遮断効果（ブロック効果）が高い。
従って、酸化アルミニウムは、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体からの放出を防止する保護層として機能する。
本実施の形態において、トランジスタ６４０は、作製工程において、ゲート電極層、絶縁層、及び側壁絶縁層上に設けられた導電層を化学機械研磨処理することによって除去し導電層を分断することによって、ソース電極層及びドレイン電極層を形成する。
従って、ソース電極層又はドレイン電極層と酸化物半導体層とが接する領域（コンタクト領域）と、ゲート電極層との距離を短くすることができるため、ソース電極層又はドレイン電極層と酸化物半導体層とが接する領域（コンタクト領域）、及びゲート電極層間の抵抗が減少し、トランジスタ６４０のオン特性を向上させることが可能となる。
ソース電極層及びドレイン電極層の形成工程におけるゲート電極層上の導電層を除去する工程において、レジストマスクを用いたエッチング工程を用いないため、精密な加工を正確に行うことができる。よって、半導体装置の作製工程において、形状や特性のばらつきの少ない微細な構造を有するトランジスタ６４０を歩留まりよく作製することができる。
絶縁層６３１、層間絶縁層６３２、絶縁層６３３としては、無機絶縁材料を用いることができる。例えば、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、又は酸化窒化アルミニウムなどの酸化物絶縁材料、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、又は窒化酸化アルミニウムなどの窒化物絶縁材料の単層、又は積層を用いることができる。
また、層間絶縁層６３４としては、表面凹凸を低減するため平坦化絶縁層として機能する絶縁層が好ましい。層間絶縁層６３４としては、例えばポリイミド樹脂、アクリル樹脂、ベンゾシクロブテン樹脂、ポリアミド樹脂、エポキシ樹脂等の、耐熱性を有する有機絶縁材料を用いることができる。また上記有機絶縁材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等の単層、又は積層を用いることができる。
フォトダイオード６０２に入射する光を検出することによって、被検出物の情報を読み取ることができる。なお、被検出物の情報を読み取る際にバックライトなどの光源を用いることができる。
以上のように、微細化及び高集積化を実現し、かつ高い電気的特性を付与された半導体装置、及び該半導体装置の作製方法を提供することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態６）
本実施の形態では、上述の実施の形態で説明した半導体装置を電子機器に適用する場合について、図２３を用いて説明する。本実施の形態では、コンピュータ、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯情報端末（携帯型ゲーム機、音響再生装置なども含む）、デジタルカメラ、デジタルビデオカメラ、電子ペーパー、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）などの電子機器に、上述の半導体装置を適用する場合について説明する。
図２３（Ａ）は、ノート型のパーソナルコンピュータであり、筐体１７０１、筐体１７０２、表示部１７０３、キーボード１７０４などによって構成されている。筐体１７０１と筐体１７０２内には、先の実施の形態に示す半導体装置が設けられている。そのため、情報の書き込みおよび読み出しが高速で、信頼性が高く、且つ消費電力が十分に低減されたノート型のパーソナルコンピュータが実現される。
図２３（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体１７１１には、表示部１７１３と、外部インターフェイス１７１５と、操作ボタン１７１４等が設けられている。また、携帯情報端末を操作するスタイラス１７１２などを備えている。本体１７１１内には、先の実施の形態に示す半導体装置が設けられている。そのため、情報の書き込みおよび読み出しが高速で、信頼性が高く、且つ消費電力が低減された携帯情報端末が実現される。
図２３（Ｃ）は、電子ペーパーを実装した電子書籍１７２０であり、筐体１７２１と筐体１７２３の２つの筐体で構成されている。筐体１７２１および筐体１７２３には、それぞれ表示部１７２５および表示部１７２７が設けられている。筐体１７２１と筐体１７２３は、軸部１７３７により接続されており、該軸部１７３７を軸として開閉動作を行うことができる。また、筐体１７２１は、電源スイッチ１７３１、操作キー１７３３、スピーカー１７３５などを備えている。筐体１７２１、筐体１７２３の少なくとも一には、先の実施の形態に示す半導体装置が設けられている。そのため、情報の書き込みおよび読み出しが高速で、信頼性が高く、且つ消費電力が低減された電子書籍が実現される。
図２３（Ｄ）は、携帯電話機であり、筐体１７４０と筐体１７４１の２つの筐体で構成されている。さらに、筐体１７４０と筐体１７４１は、スライドし、図２３（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。また、筐体１７４１は、表示パネル１７４２、スピーカー１７４３、マイクロフォン１７４４、タッチパネル１７４５、ポインティングデバイス１７４６、カメラ用レンズ１７４７、外部接続端子１７４８などを備えている。また、筐体１７４０は、携帯電話機の充電を行う太陽電池セル１７４９、外部メモリスロット１７５０などを備えている。また、アンテナは、筐体１７４１に内蔵されている。筐体１７４０と筐体１７４１の少なくとも一には、先の実施の形態に示す半導体装置が設けられている。そのため、情報の書き込みおよび読み出しが高速で、信頼性が高く、且つ消費電力が低減された携帯電話機が実現される。
図２３（Ｅ）は、デジタルカメラであり、本体１７６１、表示部１７６７、接眼部１７６３、操作スイッチ１７６４、表示部１７６５、バッテリー１７６６などによって構成されている。本体１７６１内には、先の実施の形態に示す半導体装置が設けられている。そのため、情報の書き込みおよび読み出しが高速で、信頼性が高く、且つ消費電力が低減されたデジタルカメラが実現される。
図２３（Ｆ）は、テレビジョン装置１７７０であり、筐体１７７１、表示部１７７３、スタンド１７７５などで構成されている。テレビジョン装置１７７０の操作は、筐体１７７１が備えるスイッチや、リモコン操作機１７８０により行うことができる。筐体１７７１およびリモコン操作機１７８０には、先の実施の形態に示す半導体装置が搭載されている。そのため、情報の書き込みおよび読み出しが高速で、信頼性が高く、且つ消費電力が低減されたテレビジョン装置が実現される。
以上のように、本実施の形態に示す電子機器には、先の実施の形態に係る半導体装置が搭載されている。このため、信頼性が高く、消費電力が低減された電子機器が実現される。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
本実施例では、酸化物半導体層に付着した不純物を除去するための、フッ酸を用いた洗浄処理の効果について調査した結果を示す。実施例試料として、シリコンウェハ上に、酸化ケイ素層を形成し、酸化ケイ素層上に、酸化物半導体層を形成し、リファレンスとして該酸化物半導体層に対して何も行わない（未処理）試料である実施例試料１と、ドライエッチング処理のみを行った実施例試料２と、ドライエッチング処理の後に０．００２５％に希釈したフッ酸で、３０秒間のウェットエッチング処理を行った実施例試料３と、ドライエッチング処理の後に０．５％に希釈したフッ酸で、３秒間のウェットエッチング処理を行った実施例試料４を作製した。
上記実施例試料１乃至実施例試料４について、ＳＩＭＳ分析法により酸化物半導体層中の不純物濃度分析を行い、フッ酸による洗浄処理の効果について調査した。
続いて、実施例試料１乃至実施例試料４の作製方法について詳述する。まず、実施例試料１乃至実施例試料４に共通の工程について説明する。
はじめに、シリコン基板上に厚さ３００ｎｍの酸化シリコン層を、スパッタリング法によって形成した。スパッタリングは、酸化シリコンのターゲットを用いて、スパッタリングガスをアルゴン及び酸素（Ａｒ：Ｏ２＝２５ｓｃｃｍ：２５ｓｃｃｍ）の混合ガスとし、圧力０．４Ｐａ、電源電力５ｋＷ、基板温度１００℃の条件下で行った。
次に、酸化シリコン層上に、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２（原子数比）の酸化物ターゲットを用いたスパッタリング法により、厚さ１００ｎｍの第１のＩＧＺＯ層を形成した。スパッタリングは、スパッタリングガスをアルゴン及び酸素（Ａｒ：Ｏ２＝３０ｓｃｃｍ：１５ｓｃｃｍ）の混合ガスとし、圧力０．４Ｐａ、電源電力０．５ｋＷ、基板温度２００℃の条件下で行った。
次に、実施例試料２乃至実施例試料４の第１のＩＧＺＯ層に対して、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法により、エッチングガスとして三塩化硼素及び塩素（ＢＣｌ３：Ｃｌ２＝６０ｓｃｃｍ：２０ｓｃｃｍ）を用いて、電源電力４５０Ｗ、バイアス電力１００Ｗ、圧力１．９Ｐａの条件下でドライエッチング処理を行った。
次に、実施例試料３及び実施例試料４の第１のＩＧＺＯ層に対して、フッ酸によって、ウェットエッチング処理を行った。実施例試料３には、０．００２５％に希釈したフッ酸を用い、３０秒間のウェットエッチング処理を行った。実施例試料４には０．５％に希釈したフッ酸を用い、３秒間のウェットエッチング処理を行った。
続いて、試料表面の汚染を防ぐため、実施例試料１乃至実施例試料４の表面に、第１のＩＧＺＯ層と同じ形成条件で、保護層として厚さ１００ｎｍの第２のＩＧＺＯ層を形成した。
このようにして作製した、実施例試料１乃至実施例試料４に対してＳＩＭＳ分析を行い、ＩＧＺＯ層中のホウ素（Ｂ）、塩素（Ｃｌ）、アルミニウム（Ａｌ）、フッ素（Ｆ）濃度を調査した。なお、Ｂ、Ｃｌはエッチングガスの構成元素であり、Ａｌはドライエッチング処理室の構成元素であり、Ｆはフッ酸の構成元素である。
図１３乃至図１６にＳＩＭＳ分析結果を示す。図１３乃至図１６において、横軸は試料表面からの深さを示しており、０ｎｍの位置が試料最表面（第２のＩＧＺＯ層の最表面）に相当する。なお、分析結果をわかりやすくするため、図１３乃至図１６では横軸を６０ｎｍ乃至１４０ｎｍとしている。また、縦軸は、特定深さにおける試料中の分析対象元素濃度を対数軸で示している。
図１３乃至図１６において、深さ１００ｎｍ近傍に第１のＩＧＺＯ層と第２のＩＧＺＯ層の界面が存在する。本実施例において、この界面を第１のＩＧＺＯ層の表面として表記する。また、領域７０１は第１のＩＧＺＯ層中の元素濃度プロファイルを示し、領域７０２は第２のＩＧＺＯ層中の元素濃度プロファイルを示している。なお、各元素濃度プロファイルは、ＩＧＺＯ層で作製した標準試料を用いて定量している。
図１３乃至図１６において、元素濃度プロファイル７１１、７２１、７３１、７４１は、実施例試料１の元素濃度プロファイルを示している。また、元素濃度プロファイル７１２、７２２、７３２、７４２は、実施例試料２の元素濃度プロファイルを示している。元素濃度プロファイル７１３、７２３、７３３、７４３は、実施例試料３の元素濃度プロファイルを示している。元素濃度プロファイル７１４、７２４、７３４、７４４は、実施例試料４の元素濃度プロファイルを示している。なお、ＳＩＭＳ分析では、界面における濃度は絶対値として評価できない場合があるが、相対的な評価は可能である。
図１３は、第１および第２のＩＧＺＯ層中の塩素濃度分析結果を示す図である。実施例試料１乃至実施例試料４とも、第１のＩＧＺＯ層の表面近傍で塩素濃度が急激に大きくなっていることがわかる。また、実施例試料１乃至実施例試料４の、第１のＩＧＺＯ層の表面近傍での最大濃度（ピーク値）は、実施例試料１（元素濃度プロファイル７１１）で約１．４×１０１８ａｔｏｍｓ／ｃｍ３、実施例試料２（元素濃度プロファイル７１２）で約１．１×１０１９ａｔｏｍｓ／ｃｍ３、実施例試料３（元素濃度プロファイル７１３）で約３．４×１０１７ａｔｏｍｓ／ｃｍ３、実施例試料４（元素濃度プロファイル７１４）で約３．３×１０１７ａｔｏｍｓ／ｃｍ３であった。なお、界面近傍以外の領域７０１および領域７０２中の塩素濃度はノイズレベルであった。
図１４は、第１および第２のＩＧＺＯ層中のホウ素濃度分析結果を示す図である。実施例試料１乃至実施例試料４とも、第１のＩＧＺＯ層の表面近傍でホウ素濃度が急激に大きくなっていることがわかる。また、実施例試料１乃至実施例試料４の、第１のＩＧＺＯ層の表面近傍での最大濃度は、実施例試料１（元素濃度プロファイル７２１）で約１．５×１０１８ａｔｏｍｓ／ｃｍ３、実施例試料２（元素濃度プロファイル７２２）で約４．８×１０２０ａｔｏｍｓ／ｃｍ３、実施例試料３（元素濃度プロファイル７２３）で約４．５×１０１８ａｔｏｍｓ／ｃｍ３、実施例試料４（元素濃度プロファイル７２４）で約１．２×１０１８ａｔｏｍｓ／ｃｍ３であった。なお、界面近傍以外の領域７０１および領域７０２中のホウ素濃度はノイズレベルであった。
図１５は、第１および第２のＩＧＺＯ層中のアルミニウム濃度分析結果を示す図である。実施例試料１乃至実施例試料３では、第１のＩＧＺＯ層の表面近傍でアルミニウム濃度が急激に大きくなっていることがわかる。また、実施例試料１乃至実施例試料３の、第１のＩＧＺＯ層の表面近傍での最大濃度は、実施例試料１（元素濃度プロファイル７３１）で約４．９×１０１７ａｔｏｍｓ／ｃｍ３、実施例試料２（元素濃度プロファイル７３２）で約３．０×１０１９ａｔｏｍｓ／ｃｍ３、実施例試料３（元素濃度プロファイル７３３）で約７．５×１０１７ａｔｏｍｓ／ｃｍ３であった。なお、実施例試料４（元素濃度プロファイル７３４）はノイズレベルであった。なお、界面近傍以外の領域７０１および領域７０２中のアルミニウム濃度はノイズレベルであった。
図１６は、第１および第２のＩＧＺＯ層中のフッ素濃度分析結果を示す図である。実施例試料１乃至実施例試料４とも、第１のＩＧＺＯ層の表面近傍でフッ素濃度が急激に大きくなっていることがわかる。また、実施例試料１乃至実施例試料４の、第１のＩＧＺＯ層の表面近傍での最大濃度は、実施例試料１（元素濃度プロファイル７４１）で約５．２×１０１９ａｔｏｍｓ／ｃｍ３、実施例試料２（元素濃度プロファイル７４２）で約１．１×１０２０ａｔｏｍｓ／ｃｍ３、実施例試料３（元素濃度プロファイル７４３）で約８．９×１０１８ａｔｏｍｓ／ｃｍ３、実施例試料４（元素濃度プロファイル７４４）で約７．２×１０１８ａｔｏｍｓ／ｃｍ３であった。なお、界面近傍以外の領域７０１および領域７０２中のフッ素濃度はノイズレベルであった。
以上のＳＩＭＳ分析結果から、ドライエッチング処理により第１のＩＧＺＯ層表面の塩素、ホウ素、アルミニウム、フッ素が増加し、その後のフッ酸処理により低減または除去されていることがわかる。また、フッ酸処理を行った試料（実施例試料３および４）のフッ素濃度が、未処理試料（実施例試料１）のフッ素濃度より低くなっていることから、フッ酸処理によるフッ素の付着よりも、除去の効果の方が高いと考えられる。
フッ酸を用いた洗浄処理により、酸化物半導体層表面に付着した不純物元素が除去されることが確認できた。
本実施例では、酸化物半導体層に付着した不純物を除去するための、ＩＴＯ−０７Ｎ（関東化学社製）を用いた洗浄処理の効果について調査した結果を示す。ＩＴＯ−０７Ｎは、シュウ酸を５重量％含む水溶液である。実施例試料として、シリコンウェハ上に、酸化ケイ素層を形成し、酸化ケイ素層上に、酸化物半導体層を形成し、リファレンスとして該酸化物半導体層に対して何も行わない（未処理）試料である実施例試料１と、ドライエッチング処理のみを行った実施例試料２と、ドライエッチング処理の後に純水で１／１００に希釈したＩＴＯ−０７Ｎで、３０秒間のウェットエッチング処理を行った実施例試料３を作製した。
上記実施例試料１乃至実施例試料３について、ＳＩＭＳ分析法により酸化物半導体層中の不純物濃度分析を行い、ＩＴＯ−０７Ｎによる洗浄処理の効果について調査した。
続いて、実施例試料１乃至実施例試料３の作製方法について詳述する。まず、実施例試料１乃至実施例試料３に共通の工程について説明する。
はじめに、シリコン基板上に厚さ３００ｎｍの酸化シリコン層を、スパッタリング法によって形成した。スパッタリングは、酸化シリコンのターゲットを用いて、スパッタリングガスをアルゴン及び酸素（Ａｒ：Ｏ２＝２５ｓｃｃｍ：２５ｓｃｃｍ）の混合ガスとし、圧力０．４Ｐａ、電源電力５ｋＷ、基板温度１００℃の条件下で行った。
次に、酸化シリコン層上に、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２（原子数比）の酸化物ターゲットを用いたスパッタリング法により、厚さ１００ｎｍの第１のＩＧＺＯ層を形成した。スパッタリングは、スパッタリングガスをアルゴン及び酸素（Ａｒ：Ｏ２＝３０ｓｃｃｍ：１５ｓｃｃｍ）の混合ガスとし、圧力０．４Ｐａ、電源電力０．５ｋＷ、基板温度２００℃の条件下で行った。
次に、実施例試料２及び実施例試料３の第１のＩＧＺＯ層に対して、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法により、エッチングガスとして三塩化硼素及び塩素（ＢＣｌ３：Ｃｌ２＝６０ｓｃｃｍ：２０ｓｃｃｍ）を用いて、電源電力４５０Ｗ、バイアス電力１００Ｗ、圧力１．９Ｐａの条件下でドライエッチング処理した。
次に、実施例試料３第１のＩＧＺＯ層に対して、純水で１／１００に希釈したＩＴＯ−０７Ｎで、３０秒間のウェットエッチング処理を行った。
続いて、試料表面の汚染を防ぐため、実施例試料１乃至実施例試料３の表面に、第１のＩＧＺＯ層と同じ形成条件で、保護層として厚さ１００ｎｍの第２のＩＧＺＯ層を形成した。
このようにして作製した、実施例試料１乃至実施例試料３に対してＳＩＭＳ分析を行い、ＩＧＺＯ層中のホウ素（Ｂ）、塩素（Ｃｌ）、アルミニウム（Ａｌ）、炭素（Ｃ）濃度を調査した。なお、Ｂ、Ｃｌはエッチングガスの構成元素であり、Ａｌはドライエッチング処理室の構成元素であり、ＣはＩＴＯ−０７Ｎ（シュウ酸）の構成元素である。
図１７乃至図２０にＳＩＭＳ分析結果を示す。図１７乃至図２０において、横軸は試料表面からの深さを示しており、０ｎｍの位置が試料最表面（第２のＩＧＺＯ層の最表面）に相当する。なお、分析結果をわかりやすくするため、図１７乃至図２０では横軸を６０ｎｍ乃至１４０ｎｍとしている。また、縦軸は、特定深さにおける試料中の分析対象元素濃度を対数軸で示している。
図１７乃至図２０において、深さ１００ｎｍ近傍に第１のＩＧＺＯ層と第２のＩＧＺＯ層の界面が存在する。本実施例において、この界面を第１のＩＧＺＯ層の表面として表記する。また、領域７０１は第１のＩＧＺＯ層中の元素濃度プロファイルを示し、領域７０２は第２のＩＧＺＯ層中の元素濃度プロファイルを示している。なお、各元素濃度プロファイルは、ＩＧＺＯ層で作製した標準試料を用いて定量している。
図１７乃至図２０において、元素濃度プロファイル７５１、７６１、７７１、７８１は、実施例試料１の元素濃度プロファイルを示している。また、元素濃度プロファイル７５２、７６２、７７２、７８２は、実施例試料２の元素濃度プロファイルを示している。元素濃度プロファイル７５３、７６３、７７３、７８３は、実施例試料３の元素濃度プロファイルを示している。なお、ＳＩＭＳ分析では、界面における濃度は絶対値として評価できない場合があるが、相対的な評価は可能である。
図１７は、第１および第２のＩＧＺＯ層中の塩素濃度分析結果を示す図である。実施例試料１乃至実施例試料３とも、第１のＩＧＺＯ層の表面近傍で塩素濃度が急激に大きくなっていることがわかる。また、実施例試料１乃至実施例試料３の、第１のＩＧＺＯ層の表面近傍での最大濃度は、実施例試料１（元素濃度プロファイル７５１）で約１．０×１０１８ａｔｏｍｓ／ｃｍ３、実施例試料２（元素濃度プロファイル７５２）で約３．２×１０１９ａｔｏｍｓ／ｃｍ３、実施例試料３（元素濃度プロファイル７５３）で約１．８×１０１８ａｔｏｍｓ／ｃｍ３であった。なお、界面近傍以外の領域７０１および領域７０２中の塩素濃度はノイズレベルであった。
図１８は、第１および第２のＩＧＺＯ層中のホウ素濃度分析結果を示す図である。実施例試料１乃至実施例試料３とも、第１のＩＧＺＯ層の表面近傍でホウ素濃度が急激に大きくなっていることがわかる。また、実施例試料１乃至実施例試料３の、第１のＩＧＺＯ層の表面近傍での最大濃度は、実施例試料１（元素濃度プロファイル７６１）で約３．７×１０１８ａｔｏｍｓ／ｃｍ３、実施例試料２（元素濃度プロファイル７６２）で約８．１×１０１９ａｔｏｍｓ／ｃｍ３、実施例試料３（元素濃度プロファイル７６３）で約１．６×１０１９ａｔｏｍｓ／ｃｍ３であった。なお、界面近傍以外の領域７０１および領域７０２中のホウ素濃度はノイズレベルであった。
図１９は、第１および第２のＩＧＺＯ層中のアルミニウム濃度分析結果を示す図である。実施例試料１乃至実施例試料３とも、第１のＩＧＺＯ層の表面近傍でアルミニウム濃度が急激に大きくなっていることがわかる。また、実施例試料１乃至実施例試料３の、第１のＩＧＺＯ層の表面近傍での最大濃度は、実施例試料１（元素濃度プロファイル７７１）で約１．３×１０１８ａｔｏｍｓ／ｃｍ３、実施例試料２（元素濃度プロファイル７７２）で約９．１×１０１９ａｔｏｍｓ／ｃｍ３、実施例試料３（元素濃度プロファイル７７３）で約８．８×１０１７ａｔｏｍｓ／ｃｍ３であった。なお、界面近傍以外の領域７０１および領域７０２中のアルミニウム濃度はノイズレベルであった。
図２０は、第１および第２のＩＧＺＯ層中の炭素濃度分析結果を示す図である。実施例試料１乃至実施例試料３とも、第１のＩＧＺＯ層の表面近傍で炭素濃度が急激に大きくなっていることがわかる。また、実施例試料１乃至実施例試料３の、第１のＩＧＺＯ層の表面近傍での最大濃度は、実施例試料１（元素濃度プロファイル７８１）で約４．４×１０１９ａｔｏｍｓ／ｃｍ３、実施例試料２（元素濃度プロファイル７８２）で約２．２×１０２０ａｔｏｍｓ／ｃｍ３、実施例試料３（元素濃度プロファイル７８３）で約２．３×１０２０ａｔｏｍｓ／ｃｍ３であった。なお、界面近傍以外の領域７０１および領域７０２中の炭素濃度はノイズレベルであった。
以上のＳＩＭＳ分析結果から、ドライエッチング処理により第１のＩＧＺＯ層表面の塩素、ホウ素、アルミニウム、炭素が増加し、その後の純水で１／１００に希釈したＩＴＯ−０７Ｎを用いた洗浄処理により、塩素、ホウ素、アルミニウムは低減または除去されていることがわかる。ドライエッチング処理により増加した炭素は、上記洗浄処理を行ってもほぼ変化していない。したがって、ＩＴＯ−０７Ｎを用いた洗浄処理により、炭素を増やすことなく、酸化物半導体層表面に付着した不純物元素が除去されることが確認できた。
本実施例では、実施の形態１で示すトランジスタを作製し、島状の酸化物半導体層形成後、ゲート絶縁層形成前に希フッ酸による洗浄処理を行わない実施例トランジスタ５０１と、ゲート絶縁層形成前に希フッ酸による洗浄処理を行なう実施例トランジスタ５０２の電気特性を評価した。
実施例トランジスタ５０１および実施例トランジスタ５０２は、実施の形態１で示した作製方法を用いて、トランジスタ４４０ａと同様の構造のトランジスタを作製した。以下に実施例トランジスタ５０１および実施例トランジスタ５０２の作製方法を示す。
まず、基板４００として単結晶シリコン基板を用い、基板４００上に酸化物絶縁層４３６としてスパッタリング法を用いて厚さ３００ｎｍの酸化シリコン層を形成した。
次に、酸化物絶縁層４３６表面を化学的機械研磨法により研磨処理した後、酸化物絶縁層４３６にイオン注入法によりドーズ量１×１０１６ｉｏｎｓ／ｃｍ２の酸素を導入した。
次に、酸化物絶縁層４３６上に酸化物半導体層としてＩｎ：Ｇａ：Ｚｎ＝３：１：２［原子数比］の酸化物ターゲットを用いたスパッタリング法により、厚さ２０ｎｍのＩＧＺＯ層を形成した。
次に、フォトリソグラフィ工程により、酸化物半導体層を選択的にエッチングし、島状の酸化物半導体層４０３を形成した。酸化物半導体層のエッチングは、実施の形態１に開示したドライエッチング法により行った。
次に、実施例トランジスタ５０２となる試料のみに、希フッ酸による洗浄処理として、０．００２５％に希釈したフッ酸で、３０秒間のウェットエッチング処理を行った。
次に、ＣＶＤ法によりゲート絶縁層４４２として厚さ２０ｎｍの酸化窒化シリコン層を形成し、ゲート絶縁層４４２上に、ゲート電極層４０１として、スパッタリング法により厚さ３０ｎｍの窒化タンタルと厚さ１３５ｎｍのタングステンを積層して形成し、ゲート電極層４０１上に絶縁層４１３として厚さ２００ｎｍの酸化窒化シリコン層を形成した。
次に、ゲート電極層４０１および絶縁層４１３をマスクとして、イオン注入法により酸化物半導体層４０３中にドーズ量１×１０１５ｉｏｎｓ／ｃｍ２のリン元素を導入し、低抵抗領域４０４ａおよび低抵抗領域４０４ｂを形成した。
次に、酸化窒化シリコンを用いて側壁絶縁層４１２ａおよび側壁絶縁層４１２ｂを形成し、側壁絶縁層４１２ａおよび側壁絶縁層４１２ｂをマスクとして、ゲート絶縁層４４２をエッチングし、ゲート絶縁層４０２を形成した。
次に、導電層４４５として厚さ３０ｎｍのタングステン層を形成し、該タングステン層上に絶縁層４４６として厚さ７０ｎｍの酸化アルミニウム層と厚さ４６０ｎｍの酸化窒化シリコン層を積層した。
次に、絶縁層４４６と導電層４４５を化学的機械研磨法により研磨処理し、ソース電極層４０５ａ、ドレイン電極層４０５ｂ、層間絶縁層４１５を形成した。その後、ソース電極層４０５ａ、ドレイン電極層４０５ｂ、層間絶縁層４１５上に、絶縁層４０７としてＣＶＤ法により厚さ４００ｎｍの酸化窒化シリコン層を形成した。
次に、酸素を含む雰囲気中で、４００℃、１時間の熱処理を行った。
次に、層間絶縁層４１５および絶縁層４０７に、ソース電極層４０５ａおよびドレイン電極層４０５ｂに達する開口を形成し、厚さ３００ｎｍのタングステン層を用いて配線層４３５ａおよび配線層４３５ｂを形成した。
以上の工程により、実施例トランジスタ５０１と実施例トランジスタ５０２をそれぞれ７試料ずつ作製し、それぞれの電気特性を評価した。
図２１に、実施例トランジスタ５０１と実施例トランジスタ５０２の電気特性の測定結果を示す。図２１（Ａ）および図２１（Ｂ）は、トランジスタのゲート電圧（Ｖｇ）を変化させた時のドレイン電流（Ｉｄ）の変化を示すグラフであり、Ｖｇ−Ｉｄ特性とも呼ばれるグラフである。
図２１（Ａ）は、７つの実施例トランジスタ５０１のＶｇ−Ｉｄ特性を重ねて示している。また、図２１（Ｂ）は、７つの実施例トランジスタ５０２のＶｇ−Ｉｄ特性を重ねて示している。図２１（Ａ）および図２１（Ｂ）とも、横軸はゲート電圧（Ｖｇ）を示しており、縦軸はゲート電圧に対するドレイン電流（Ｉｄ）の値を対数目盛で示している。
図２１（Ａ）および図２１（Ｂ）に示すＶｇ−Ｉｄ特性は、実施例トランジスタ５０１および実施例トランジスタ５０２のソース電位を０Ｖとし、ドレイン電位を１Ｖとし、ゲート電圧を−４Ｖから４Ｖに変化させて測定した。
表１は、図２１（Ａ）および図２１（Ｂ）から算出した、７つの実施例トランジスタ５０１と、７つの実施例トランジスタ５０２のしきい値電圧を示している。表１において、それぞれ７つのトランジスタのしきい値電圧を、試料番号１乃至７として示している。
また、図２２は、表１をグラフ化した図であり、７つの実施例トランジスタ５０１と、７つの実施例トランジスタ５０２のしきい値電圧のばらつきを示す図である。図２２において、白丸が実施例トランジスタ５０１のしきい値電圧の分布を示し、黒三角が実施例トランジスタ５０２のしきい値電圧の分布を示している。
図２１（Ａ）、図２１（Ｂ）、表１、および図２２から、実施例トランジスタ５０１よりも実施例トランジスタ５０２のしきい値電圧のばらつきが小さいことがわかる。ゲート絶縁層形成前に洗浄処理を行うことにより、トランジスタの電気特性を良好なものとすることができる。
１ 実施例試料
２ 実施例試料
３ 実施例試料
４ 実施例試料
１０６ 素子分離絶縁層
１０８ ゲート絶縁層
１１０ ゲート電極
１１６ チャネル形成領域
１２０ 不純物領域
１２４ 金属間化合物領域
１２８ 絶縁層
１３０ 絶縁層
１３５ 層間絶縁層
１３７ 絶縁層
１４４ 酸化物半導体層
１４６ ゲート絶縁層
１４８ ゲート電極
１５０ 絶縁層
１５２ 絶縁層
１５３ 導電層
１５６ 配線
１６０ トランジスタ
１６２ トランジスタ
１６４ 容量素子
１７２ 導電層
１７３ 絶縁層
１７４ 導電層
１７６ 絶縁層
１８０ 絶縁層
１８５ 基板
２５０ メモリセル
２５１ メモリセルアレイ
２５３ 周辺回路
２５４ 容量素子
２５６ 絶縁層
２５８ 絶縁層
２６０ 配線
２６２ 導電層
４００ 基板
４０１ ゲート電極層
４０２ ゲート絶縁層
４０３ 酸化物半導体層
４０７ 絶縁層
４０９ チャネル形成領域
４１０ 絶縁層
４１３ 絶縁層
４１５ 層間絶縁層
４２１ ドーパント
４３６ 酸化物絶縁層
４４２ ゲート絶縁層
４４４ 導電層
４４５ 導電層
４４６ 絶縁層
５０１ 実施例トランジスタ
５０２ 実施例トランジスタ
６０１ 基板
６０２ フォトダイオード
６０８ 接着層
６１３ 基板
６３１ 絶縁層
６３２ 層間絶縁層
６３３ 絶縁層
６３４ 層間絶縁層
６４０ トランジスタ
６４２ 電極層
６４３ 導電層
６４５ 導電層
６５０ 遮光層
６５６ トランジスタ
６５８ フォトダイオードリセット信号線
６５９ ゲート信号線
６７１ フォトセンサ出力信号線
６７２ フォトセンサ基準信号線
７０１ 領域
７０２ 領域
７１１ 元素濃度プロファイル
７１２ 元素濃度プロファイル
７１３ 元素濃度プロファイル
７１４ 元素濃度プロファイル
７２１ 元素濃度プロファイル
７２２ 元素濃度プロファイル
７２３ 元素濃度プロファイル
７２４ 元素濃度プロファイル
７３１ 元素濃度プロファイル
７３２ 元素濃度プロファイル
７３３ 元素濃度プロファイル
７３４ 元素濃度プロファイル
７４１ 元素濃度プロファイル
７４２ 元素濃度プロファイル
７４３ 元素濃度プロファイル
７４４ 元素濃度プロファイル
７５１ 元素濃度プロファイル
７５２ 元素濃度プロファイル
７５３ 元素濃度プロファイル
７６１ 元素濃度プロファイル
７６２ 元素濃度プロファイル
７６３ 元素濃度プロファイル
７７１ 元素濃度プロファイル
７７２ 元素濃度プロファイル
７７３ 元素濃度プロファイル
７８１ 元素濃度プロファイル
７８２ 元素濃度プロファイル
７８３ 元素濃度プロファイル
８０１ トランジスタ
８０３ トランジスタ
８０４ トランジスタ
８０５ トランジスタ
８０６ トランジスタ
８０７ Ｘデコーダー
８０８ Ｙデコーダー
８１１ トランジスタ
８１２ 保持容量
８１３ Ｘデコーダー
８１４ Ｙデコーダー
９０１ ＲＦ回路
９０２ アナログベースバンド回路
９０３ デジタルベースバンド回路
９０４ バッテリー
９０５ 電源回路
９０６ アプリケーションプロセッサ
９０７ ＣＰＵ
９０８ ＤＳＰ
９０９ インターフェイス
９１０ フラッシュメモリ
９１１ ディスプレイコントローラ
９１２ メモリ回路
９１３ ディスプレイ
９１４ 表示部
９１５ ソースドライバ
９１６ ゲートドライバ
９１７ 音声回路
９１８ キーボード
９１９ タッチセンサ
９５０ メモリ回路
９５１ メモリコントローラ
９５２ メモリ
９５３ メモリ
９５４ スイッチ
９５５ スイッチ
９５６ ディスプレイコントローラ
９５７ ディスプレイ
１００１ バッテリー
１００２ 電源回路
１００３ マイクロプロセッサ
１００４ フラッシュメモリ
１００５ 音声回路
１００６ キーボード
１００７ メモリ回路
１００８ タッチパネル
１００９ ディスプレイ
１０１０ ディスプレイコントローラ
１７０１ 筐体
１７０２ 筐体
１７０３ 表示部
１７０４ キーボード
１７１１ 本体
１７１２ スタイラス
１７１３ 表示部
１７１４ 操作ボタン
１７１５ 外部インターフェイス
１７２０ 電子書籍
１７２１ 筐体
１７２３ 筐体
１７２５ 表示部
１７２７ 表示部
１７３１ 電源スイッチ
１７３３ 操作キー
１７３５ スピーカー
１７３７ 軸部
１７４０ 筐体
１７４１ 筐体
１７４２ 表示パネル
１７４３ スピーカー
１７４４ マイクロフォン
１７４５ タッチパネル
１７４６ ポインティングデバイス
１７４７ カメラ用レンズ
１７４８ 外部接続端子
１７４９ 太陽電池セル
１７５０ 外部メモリスロット
１７６１ 本体
１７６３ 接眼部
１７６４ 操作スイッチ
１７６５ 表示部
１７６６ バッテリー
１７６７ 表示部
１７７０ テレビジョン装置
１７７１ 筐体
１７７３ 表示部
１７７５ スタンド
１７８０ リモコン操作機
１３６ａ 側壁絶縁層
１３６ｂ 側壁絶縁層
１４２ａ 電極層
１４２ｂ 電極層
１７５ａ 側壁絶縁層
１７５ｂ 側壁絶縁層
２５１ａ メモリセルアレイ
２５１ｂ メモリセルアレイ
４０４ａ 低抵抗領域
４０４ｂ 低抵抗領域
４０５ａ ソース電極層
４０５ｂ ドレイン電極層
４１２ａ 側壁絶縁層
４１２ｂ 側壁絶縁層
４３５ａ 配線層
４３５ｂ 配線層
４４０ａ トランジスタ
４４０ｂ トランジスタ
４４０ｃ トランジスタ
６０６ａ 半導体層
６０６ｂ 半導体層
６０６ｃ 半導体層
６４１ａ 電極層
６４１ｂ 電極層

Claims (6)

  1. 酸化物絶縁層を形成し、
    前記酸化物絶縁層上に酸化物半導体層を形成し、
    前記酸化物半導体層の一部を選択的にエッチングして島状の酸化物半導体層を形成し、
    前記島状の酸化物半導体層の上面および側面を洗浄処理し、
    前記島状の酸化物半導体層上にゲート絶縁層を形成し、
    前記ゲート絶縁層上に前記島状の酸化物半導体層と重なるゲート電極層及び絶縁層を積層し、
    前記ゲート電極層及び前記絶縁層をマスクとして前記島状の酸化物半導体層の一部にドーパントを導入し、
    前記ゲート絶縁層上に前記ゲート電極層及び前記絶縁層の側面を覆う側壁絶縁層を形成し、
    前記島状の酸化物半導体層、前記ゲート絶縁層、前記ゲート電極層、前記絶縁層、及び前記側壁絶縁層上に導電層を形成し、
    前記導電層上に層間絶縁層を形成し、
    前記層間絶縁層及び前記導電層を前記ゲート電極層上の前記絶縁層を露出させるまで化学的機械研磨法により除去して前記導電層を分断しソース電極層及びドレイン電極層を形成することを特徴とする半導体装置の作製方法。
  2. 請求項１において、
    前記洗浄処理は、酸性の溶液により行うことを特徴とする半導体装置の作製方法。
  3. 請求項１または請求項２において、
    前記洗浄処理は、希フッ酸またはシュウ酸を含む溶液により行うことを特徴とする半導体装置の作製方法。
  4. 請求項１乃至請求項３のいずれか一項において、
    前記酸化物絶縁層に酸素を導入することを特徴とする半導体装置の作製方法。
  5. 請求項１乃至請求項４のいずれか一項において、
    前記酸化物半導体層に酸素を導入することを特徴とする半導体装置の作製方法。
  6. 請求項１乃至請求項５のいずれか一項において、
    前記絶縁層、前記ソース電極層、前記ドレイン電極層、前記側壁絶縁層、及び前記層間絶縁層上に酸化アルミニウムを形成することを特徴とする半導体装置の作製方法。
JP2012254988A 2011-11-30 2012-11-21 半導体装置の作製方法 Expired - Fee Related JP6034670B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012254988A JP6034670B2 (ja) 2011-11-30 2012-11-21 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011263027 2011-11-30
JP2011263027 2011-11-30
JP2012254988A JP6034670B2 (ja) 2011-11-30 2012-11-21 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016211446A Division JP6267308B2 (ja) 2011-11-30 2016-10-28 半導体装置及びその作製方法

Publications (2)

Publication Number Publication Date
JP2013138184A true JP2013138184A (ja) 2013-07-11
JP6034670B2 JP6034670B2 (ja) 2016-11-30

Family

ID=48467243

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2012254988A Expired - Fee Related JP6034670B2 (ja) 2011-11-30 2012-11-21 半導体装置の作製方法
JP2016211446A Expired - Fee Related JP6267308B2 (ja) 2011-11-30 2016-10-28 半導体装置及びその作製方法
JP2017244636A Expired - Fee Related JP6423512B2 (ja) 2011-11-30 2017-12-21 半導体装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2016211446A Expired - Fee Related JP6267308B2 (ja) 2011-11-30 2016-10-28 半導体装置及びその作製方法
JP2017244636A Expired - Fee Related JP6423512B2 (ja) 2011-11-30 2017-12-21 半導体装置

Country Status (5)

Country Link
US (3) US8956929B2 (ja)
JP (3) JP6034670B2 (ja)
KR (1) KR102068623B1 (ja)
CN (2) CN103137495B (ja)
TW (3) TWI556319B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015144171A (ja) * 2014-01-31 2015-08-06 国立研究開発法人物質・材料研究機構 酸化物薄膜トランジスタおよびその製造方法
WO2015115330A1 (ja) * 2014-01-31 2015-08-06 独立行政法人物質・材料研究機構 薄膜トランジスタ、酸化物半導体、およびその製造方法
WO2016067527A1 (ja) * 2014-10-29 2016-05-06 株式会社Ｊｏｌｅｄ 薄膜トランジスタの製造方法
JP2016167591A (ja) * 2015-03-03 2016-09-15 株式会社半導体エネルギー研究所 半導体装置およびその作製方法、ならびに電子機器
JP2019192852A (ja) * 2018-04-27 2019-10-31 株式会社Ｊｏｌｅｄ 半導体装置の製造方法
JP2020025031A (ja) * 2018-08-08 2020-02-13 株式会社ジャパンディスプレイ 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
JP2020053638A (ja) * 2018-09-28 2020-04-02 株式会社ジャパンディスプレイ 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6053490B2 (ja) 2011-12-23 2016-12-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8956912B2 (en) 2012-01-26 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102061306B1 (ko) * 2013-06-14 2019-12-31 한국전자통신연구원 트랜지스터 및 그 제조방법
CN111048509B (zh) 2014-03-28 2023-12-01 株式会社半导体能源研究所 半导体装置
TWI790911B (zh) * 2014-07-03 2023-01-21 晶元光電股份有限公司 光電元件
CN104157610A (zh) * 2014-08-20 2014-11-19 深圳市华星光电技术有限公司 氧化物半导体tft基板的制作方法及其结构
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6358596B2 (ja) * 2014-11-27 2018-07-18 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板の製造方法
JP6736321B2 (ja) 2015-03-27 2020-08-05 株式会社半導体エネルギー研究所 半導体装置の製造方法
US9691592B2 (en) * 2015-04-11 2017-06-27 Ximan Jiang Plasma source enhanced with booster chamber and low cost plasma strength sensor
US10460984B2 (en) 2015-04-15 2019-10-29 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating electrode and semiconductor device
US10192995B2 (en) 2015-04-28 2019-01-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN107636840B (zh) * 2015-06-04 2021-02-19 夏普株式会社 有源矩阵基板
US9947895B2 (en) 2015-06-17 2018-04-17 Universal Display Corporation Flexible AMOLED display
JP6986831B2 (ja) * 2015-07-17 2021-12-22 株式会社半導体エネルギー研究所 半導体装置及び電子機器
TWI605587B (zh) * 2015-11-02 2017-11-11 聯華電子股份有限公司 半導體元件及其製造方法
US10468434B2 (en) * 2016-04-08 2019-11-05 Innolux Corporation Hybrid thin film transistor structure, display device, and method of making the same
CN108206137A (zh) * 2016-12-16 2018-06-26 中华映管股份有限公司 薄膜晶体管及其制造方法
CN106601621B (zh) * 2017-01-12 2019-04-12 上海大学 薄膜晶体管的制备方法及具有导电孤岛的薄膜晶体管
WO2019109310A1 (zh) * 2017-12-07 2019-06-13 深圳市柔宇科技有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
JP7504801B2 (ja) 2018-10-10 2024-06-24 株式会社半導体エネルギー研究所 半導体装置
US11138360B2 (en) 2018-10-31 2021-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with filler cell region, method of generating layout diagram and system for same
CN113330594B (zh) 2019-01-25 2024-12-27 三星电子株式会社 具有双向驱动特性的切换器件及其操作方法
TWI685087B (zh) * 2019-05-02 2020-02-11 華邦電子股份有限公司 半導體結構及其製造方法
CN111952302B (zh) * 2019-05-17 2024-03-22 华邦电子股份有限公司 半导体结构及其制造方法
US11101179B2 (en) 2019-07-11 2021-08-24 Winbond Electronics Corp. Semiconductor structure with protection portions and method for forming the same
TWI751863B (zh) * 2020-12-28 2022-01-01 新唐科技股份有限公司 半導體結構
KR20220101830A (ko) * 2021-01-12 2022-07-19 에스케이스페셜티 주식회사 금속산화물 반도체 물질의 증착 챔버의 세정 방법
CN116508161A (zh) * 2021-11-26 2023-07-28 京东方科技集团股份有限公司 场效应薄膜晶体管及其制造方法、显示面板
CN114507714B (zh) * 2022-04-20 2022-07-05 华中科技大学 一种基于miRNA检测的二维材料半导体传感器制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4478679A (en) * 1983-11-30 1984-10-23 Storage Technology Partners Self-aligning process for placing a barrier metal over the source and drain regions of MOS semiconductors
JP2006344804A (ja) * 2005-06-09 2006-12-21 Seiko Epson Corp 半導体装置および半導体装置の製造方法
JP2008311675A (ja) * 2008-08-07 2008-12-25 Rohm Co Ltd 半導体装置
JP2009278115A (ja) * 2008-05-15 2009-11-26 Samsung Electronics Co Ltd トランジスタとこれを含む半導体素子及びそれらの製造方法
US20110151618A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2013102131A (ja) * 2011-09-23 2013-05-23 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法

Family Cites Families (143)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US5650655A (en) * 1994-04-28 1997-07-22 Micron Technology, Inc. Integrated circuitry having electrical interconnects
TW297142B (ja) * 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
US6281562B1 (en) * 1995-07-27 2001-08-28 Matsushita Electric Industrial Co., Ltd. Semiconductor device which reduces the minimum distance requirements between active areas
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH10209075A (ja) * 1997-01-24 1998-08-07 Seiko Epson Corp 半導体装置及びその製造方法
JPH10261793A (ja) 1997-03-18 1998-09-29 Oki Electric Ind Co Ltd Ｍｏｓ型トランジスタの配線の製造方法
US5827768A (en) * 1997-07-07 1998-10-27 National Science Council Method for manufacturing an MOS transistor having a self-aligned and planarized raised source/drain structure
KR100245271B1 (ko) * 1997-10-01 2000-02-15 윤종용 반도체 장치 및 그의 제조 방법
US6001697A (en) * 1998-03-24 1999-12-14 Mosel Vitelic Inc. Process for manufacturing semiconductor devices having raised doped regions
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3705724B2 (ja) * 1999-11-19 2005-10-12 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6352899B1 (en) * 2000-02-03 2002-03-05 Sharp Laboratories Of America, Inc. Raised silicide source/drain MOS transistors having enlarged source/drain contact regions and method
US6794229B2 (en) 2000-04-28 2004-09-21 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device
JP2001332741A (ja) * 2000-05-25 2001-11-30 Sony Corp 薄膜トランジスタの製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US20060234508A1 (en) * 2002-05-17 2006-10-19 Mitsuhiko Shirakashi Substrate processing apparatus and substrate processing method
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4342826B2 (ja) * 2003-04-23 2009-10-14 株式会社半導体エネルギー研究所 半導体素子の作製方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005116977A (ja) * 2003-10-10 2005-04-28 Sharp Corp 薄膜トランジスタおよびその製造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP4407384B2 (ja) * 2004-05-28 2010-02-03 株式会社Ｓｕｍｃｏ Ｓｏｉ基板の製造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7378286B2 (en) 2004-08-20 2008-05-27 Sharp Laboratories Of America, Inc. Semiconductive metal oxide thin film ferroelectric memory transistor
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
RU2399989C2 (ru) 2004-11-10 2010-09-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
RU2358354C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
US7575959B2 (en) * 2004-11-26 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI481024B (zh) 2005-01-28 2015-04-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
US7541216B2 (en) * 2005-06-09 2009-06-02 Nantero, Inc. Method of aligning deposited nanotubes onto an etched feature using a spacer
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
WO2007045269A1 (en) * 2005-10-21 2007-04-26 Freescale Semiconductor, Inc. Method for cleaning a semiconductor structure and chemistry thereof
KR101050767B1 (ko) 2005-11-15 2011-07-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7563661B2 (en) 2006-02-02 2009-07-21 Semiconductor Energy Laboratory Co., Ltd. Crystallization method for semiconductor film, manufacturing method for semiconductor device, and laser irradiation apparatus
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
US7851277B2 (en) 2006-12-05 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing same
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US8581260B2 (en) * 2007-02-22 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a memory
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
WO2009072406A1 (ja) * 2007-12-07 2009-06-11 Sumco Corporation シリコンウェーハ洗浄方法およびその装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US20110102311A1 (en) * 2008-02-15 2011-05-05 Tomoko Nango Backlight unit and liquid crystal display device
JP2009252887A (ja) 2008-04-03 2009-10-29 Canon Inc 薄膜トランジスタ及びその製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) * 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2010047288A1 (en) 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
JP5442234B2 (ja) * 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
KR20100075026A (ko) * 2008-12-24 2010-07-02 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
EP2256814B1 (en) * 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
KR102113064B1 (ko) * 2009-09-16 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
WO2011068028A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device, and method for manufacturing the same
WO2011074407A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN109390215B (zh) 2009-12-28 2023-08-15 株式会社半导体能源研究所 制造半导体装置的方法
KR20120120330A (ko) 2010-01-29 2012-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN110620156A (zh) * 2010-04-02 2019-12-27 株式会社半导体能源研究所 半导体装置
KR20130092574A (ko) * 2010-08-04 2013-08-20 어플라이드 머티어리얼스, 인코포레이티드 기판 표면으로부터 오염물들 및 자연 산화물들을 제거하는 방법
TWI787452B (zh) * 2011-01-26 2022-12-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR20140086954A (ko) 2011-10-28 2014-07-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9082861B2 (en) 2011-11-11 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Transistor with oxide semiconductor channel having protective layer
US9076871B2 (en) * 2011-11-30 2015-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4478679A (en) * 1983-11-30 1984-10-23 Storage Technology Partners Self-aligning process for placing a barrier metal over the source and drain regions of MOS semiconductors
JP2006344804A (ja) * 2005-06-09 2006-12-21 Seiko Epson Corp 半導体装置および半導体装置の製造方法
US20060284220A1 (en) * 2005-06-09 2006-12-21 Seiko Epson Corporation Semiconductor device and manufacturing method of the semiconductor device
JP2009278115A (ja) * 2008-05-15 2009-11-26 Samsung Electronics Co Ltd トランジスタとこれを含む半導体素子及びそれらの製造方法
JP2008311675A (ja) * 2008-08-07 2008-12-25 Rohm Co Ltd 半導体装置
US20110151618A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2011146697A (ja) * 2009-12-18 2011-07-28 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2013102131A (ja) * 2011-09-23 2013-05-23 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015144171A (ja) * 2014-01-31 2015-08-06 国立研究開発法人物質・材料研究機構 酸化物薄膜トランジスタおよびその製造方法
WO2015115330A1 (ja) * 2014-01-31 2015-08-06 独立行政法人物質・材料研究機構 薄膜トランジスタ、酸化物半導体、およびその製造方法
WO2016067527A1 (ja) * 2014-10-29 2016-05-06 株式会社Ｊｏｌｅｄ 薄膜トランジスタの製造方法
JP2016167591A (ja) * 2015-03-03 2016-09-15 株式会社半導体エネルギー研究所 半導体装置およびその作製方法、ならびに電子機器
JP2019192852A (ja) * 2018-04-27 2019-10-31 株式会社Ｊｏｌｅｄ 半導体装置の製造方法
JP2020025031A (ja) * 2018-08-08 2020-02-13 株式会社ジャパンディスプレイ 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
JP7398860B2 (ja) 2018-08-08 2023-12-15 株式会社ジャパンディスプレイ 薄膜トランジスタの製造方法
JP2020053638A (ja) * 2018-09-28 2020-04-02 株式会社ジャパンディスプレイ 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
WO2020066287A1 (ja) * 2018-09-28 2020-04-02 株式会社ジャパンディスプレイ 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
US9608123B2 (en) 2017-03-28
JP6423512B2 (ja) 2018-11-14
CN103137495A (zh) 2013-06-05
US20170200828A1 (en) 2017-07-13
US20130137213A1 (en) 2013-05-30
CN107123683B (zh) 2021-02-05
US10224433B2 (en) 2019-03-05
KR20130061075A (ko) 2013-06-10
TW201640588A (zh) 2016-11-16
US20150137124A1 (en) 2015-05-21
JP6267308B2 (ja) 2018-01-24
US8956929B2 (en) 2015-02-17
TWI556319B (zh) 2016-11-01
CN107123683A (zh) 2017-09-01
TW201727769A (zh) 2017-08-01
CN103137495B (zh) 2017-04-12
TWI669760B (zh) 2019-08-21
KR102068623B1 (ko) 2020-01-21
JP6034670B2 (ja) 2016-11-30
TWI588910B (zh) 2017-06-21
TW201330114A (zh) 2013-07-16
JP2018078313A (ja) 2018-05-17
JP2017041644A (ja) 2017-02-23

Similar Documents

Publication Publication Date Title
JP6423512B2 (ja) 半導体装置
JP6408644B2 (ja) 半導体装置
JP6345831B2 (ja) 半導体装置
JP6140551B2 (ja) 半導体装置
TWI613824B (zh) 半導體裝置
US8314637B2 (en) Non-volatile latch circuit and logic circuit, and semiconductor device using the same
JP6091905B2 (ja) 半導体装置
JP6026839B2 (ja) 半導体装置
JP2013168644A (ja) 半導体装置、及びその作製方法
JP6022880B2 (ja) 半導体装置及び半導体装置の作製方法
US8951899B2 (en) Method for manufacturing semiconductor device
KR20130040706A (ko) 반도체 장치 및 반도체 장치의 제작 방법
JP6088852B2 (ja) 半導体装置の作製方法、及び半導体装置
JP5960430B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151028

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161018

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161028

R150 Certificate of patent or registration of utility model

Ref document number: 6034670

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees