[go: up one dir, main page]

JP2013138146A - Laminated coil and electronic component using the same - Google Patents

Laminated coil and electronic component using the same Download PDF

Info

Publication number
JP2013138146A
JP2013138146A JP2011289076A JP2011289076A JP2013138146A JP 2013138146 A JP2013138146 A JP 2013138146A JP 2011289076 A JP2011289076 A JP 2011289076A JP 2011289076 A JP2011289076 A JP 2011289076A JP 2013138146 A JP2013138146 A JP 2013138146A
Authority
JP
Japan
Prior art keywords
coil
layer
inner peripheral
peripheral end
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011289076A
Other languages
Japanese (ja)
Other versions
JP5964583B2 (en
Inventor
Takumi Takahashi
巧 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2011289076A priority Critical patent/JP5964583B2/en
Publication of JP2013138146A publication Critical patent/JP2013138146A/en
Application granted granted Critical
Publication of JP5964583B2 publication Critical patent/JP5964583B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Coils Or Transformers For Communication (AREA)

Abstract

【課題】接続導体の位置ずれの許容値を上げることができる積層コイルを提供する。
【解決手段】1層目のコイル層54の内周側端部54Aは、2層目のコイル層56の内周側端部56Aよりも周回方向に巻き進んだ位置で、3層目のコイル層58の内周側端部58Aとビアホール導体50により接続される。4層目のコイル層60の内周側端部60Aは、3層目のコイル層58の内周側端部58Aよりも周回方向に巻き進んだ位置で、2層目のコイル層56の内周側端部56Aとビアホール導体52により接続される。コイル層54,56と、コイル層58,60の周回方向は逆である。ビアホール導体50は、コイル層56の周回部内側の巻数の少ない部分の幅の中央位置に形成され、ビアホール導体52は、コイル層58の周回部内側の巻数の少ない部分の幅の中央位置に形成される。
【選択図】図2
The present invention provides a laminated coil capable of increasing an allowable value of displacement of a connecting conductor.
An inner peripheral end portion 54A of a first coil layer 54 is wound in a circumferential direction with respect to an inner peripheral end portion 56A of a second coil layer 56. The inner peripheral side end 58 </ b> A of the layer 58 is connected to the via hole conductor 50. The inner peripheral side end portion 60A of the fourth coil layer 60 is located at a position advanced around the inner peripheral side end portion 58A of the third layer coil layer 58 in the circumferential direction. The peripheral end 56A is connected to the via-hole conductor 52. The winding directions of the coil layers 54 and 56 and the coil layers 58 and 60 are opposite. The via-hole conductor 50 is formed at the center position of the portion of the coil layer 56 where the number of turns is small, and the via-hole conductor 52 is formed at the center position of the portion of the coil layer 58 where the number of turns is small. Is done.
[Selection] Figure 2

Description

本発明は、コイルパターンが積層された積層コイル及びそれを利用した電子部品に関し、コモンモードチョークコイルなどに好適な積層コイルの改良に関するものである。   The present invention relates to a laminated coil in which a coil pattern is laminated and an electronic component using the laminated coil, and relates to an improvement of a laminated coil suitable for a common mode choke coil or the like.

昨今、携帯用のパーソナルコンピュータ、中でもタブレットタイプのパーソナルコンピュータが急速に普及しつつある。また、同時に、HDD互換のSSD記憶装置の採用などにより、高速なデータの書込みや読出しが行われるようになってきている。このように、データの転送速度は更に高速化され、動作モードとしてスーパースピードモードも追加になるなど、目まぐるしい進展がある。この進展に伴い、信号線に伝送される信号の周波数が高速化され、従来から使用されているコモンモードチョークコイルにおいても、十分な信号品位を保ちながらノイズ対策を行うことが要求される。例えば、0.6mm×0.5mm程度の大きさでありながら、100MHzで80〜100Ωのような高いインピーダンスの仕様が要望されるに至っている。   In recent years, portable personal computers, particularly tablet-type personal computers, are rapidly spreading. At the same time, high-speed data writing and reading are being performed by adopting an HDD compatible SSD storage device. Thus, the data transfer speed has been further increased, and a super speed mode has been added as an operation mode. Along with this progress, the frequency of the signal transmitted to the signal line is increased, and it is required to take countermeasures against noise while maintaining a sufficient signal quality even in the conventional common mode choke coil. For example, a high impedance specification such as 80 to 100Ω at 100 MHz has been demanded while having a size of about 0.6 mm × 0.5 mm.

コモンモードチョークコイルは、一般的に一つのコイルを二層に分けて接続した構成となっており、例えば下記特許文献1に記載されたものがある。該特許文献1では、高いノイズ抑制効果を有する小型で生産効率の良い積層コモンモードノイズフィルタを提供するため、以下のような構造を採用している。すなわち、一方のコイルの内部導体が他方のコイルの内部導体を挟み込むように互い違いに積層し、コイル内部導体の内側に、この内部導体と組みとなる他の内部導体とを連結するための導体スルーホールの他に、このコイル内部導体との連結には関係しない導体スルーホールを貫通させている。   Common mode choke coils generally have a configuration in which one coil is divided into two layers and connected. For example, there is one described in Patent Document 1 below. In Patent Document 1, the following structure is adopted in order to provide a small-sized laminated common mode noise filter having a high noise suppression effect and high production efficiency. That is, a conductor through for stacking the inner conductor of one coil in a staggered manner so as to sandwich the inner conductor of the other coil, and connecting the inner conductor to the other inner conductor paired with the inner conductor of the coil. In addition to the hole, a conductor through hole which is not related to the connection with the coil internal conductor is passed through.

図6には、背景技術と同様の接続構造を有する積層コモンモードチョークコイルを構成する4つのコイル層が示されている。図6(A)は1層目の絶縁層100上に形成された1層目のコイル層110を示している。コイル層110は、内周側の端部110Aに接続用のランド110Cが形成され、外周側の端部110Bに引出部110Dが形成されている。図6(B)には2層目の絶縁層102上に形成された2層目のコイル112が示されている。コイル層112は、1層目のコイル層110と同一方向に周回しており、内周側の端部112Aにはランド112Cが形成され、外周側の端部112Bには引出部112Dが形成されている。また、周回部内側には、前記ランド112Cと並んで他のランド112Eが形成されている。   FIG. 6 shows four coil layers constituting a laminated common mode choke coil having a connection structure similar to that of the background art. FIG. 6A shows a first coil layer 110 formed on the first insulating layer 100. In the coil layer 110, a connecting land 110C is formed at an end portion 110A on the inner peripheral side, and a lead-out portion 110D is formed at an end portion 110B on the outer peripheral side. FIG. 6B shows a second layer coil 112 formed on the second insulating layer 102. The coil layer 112 circulates in the same direction as the coil layer 110 of the first layer, and a land 112C is formed at the inner end 112A, and a lead portion 112D is formed at the outer end 112B. ing. Further, another land 112E is formed inside the circuit portion along with the land 112C.

図6(C)には3層目の絶縁層104上に形成された3層目のコイル層114が示されている。コイル層114は、前記コイル層110,112と周回方向が逆である。また、内周側の端部114Aにはランド114Cが接続され、外周側の端部114Bには引出部114Dが形成されている。更に、周回部内側には、前記ランド114Cと並んで他のランド114Eが形成されている。図6(D)には4層目の絶縁層106上に形成された4層目のコイル層116が示されている。コイル層116は、前記コイル層114と同一方向に周回している。また、内周側の端部116Aにはランド116Cが形成され、外周側の端部116Bには引出部116Dが形成されている。   FIG. 6C shows a third coil layer 114 formed on the third insulating layer 104. The coil layer 114 has a rotating direction opposite to that of the coil layers 110 and 112. A land 114C is connected to the inner end 114A, and a lead 114D is formed at the outer end 114B. Further, another land 114E is formed inside the circuit portion along with the land 114C. FIG. 6D shows a fourth coil layer 116 formed on the fourth insulating layer 106. The coil layer 116 circulates in the same direction as the coil layer 114. A land 116C is formed at the inner end 116A, and a lead-out portion 116D is formed at the outer end 116B.

前記1層目の絶縁層100から4層目の絶縁層106を積層したときに、前記1層目のコイル層110の内周端のランド110Cと、3層目のコイル層114の内周端のランド114Cは、2層目のランド112Eとビアホール導体122(図7参照)によって接続される。また、2層目のコイル層112の内周端のランド112Cと4層目の内周端のランド116Cは、3層目のランド114Eとビアホール導体120(図7参照)によって接続される。   When the fourth insulating layer 106 is laminated from the first insulating layer 100, the inner peripheral end 110C of the first coil layer 110 and the inner peripheral end of the third coil layer 114 are stacked. The land 114C is connected to the second-layer land 112E by a via-hole conductor 122 (see FIG. 7). The land 112C at the inner peripheral end of the second coil layer 112 and the land 116C at the inner peripheral end of the fourth layer are connected to the land 114E of the third layer and the via-hole conductor 120 (see FIG. 7).

特開2004−72006号公報Japanese Patent Laid-Open No. 2004-72006

しかしながら、以上のような背景技術では、巻き数を多くし、かつ、小型化を実現するという要求に対して、満足し得るようなものは実現されていない。例えば、あえて小型化の要求に対して従来技術での生産を行うと、ビアホールの位置許容差(位置ずれ許容値)が小さく、歩留まりが80%程度と非常に低く量産化を阻むことになる。図6の背景技術では、1層目のコイル層110と3層目のコイル層114を接続するビアホール導体122は、図6(B)に示すように、2層目のコイル層112の周回部内側の巻きが多い部分の幅WBの中間位置が中心となるように形成されている。また、2層目のコイル層112と4層目のコイル層116を接続するビアホール導体120は、図6(C)に示すように3層目のコイル層114の内周部内側の巻きが多い部分の幅WB´の中間位置が中心となるように形成されている。   However, in the background art as described above, what can be satisfied with respect to the demand for increasing the number of windings and realizing miniaturization has not been realized. For example, if the conventional technology is used to meet the demand for downsizing, the via hole position tolerance (positional deviation tolerance) is small, and the yield is as low as about 80%, which hinders mass production. In the background art of FIG. 6, the via-hole conductor 122 that connects the first coil layer 110 and the third coil layer 114 is provided around the second coil layer 112 as shown in FIG. It is formed so that the middle position of the width WB of the portion where the inner winding is large is the center. In addition, the via-hole conductor 120 that connects the second coil layer 112 and the fourth coil layer 116 has many windings inside the inner peripheral portion of the third coil layer 114 as shown in FIG. 6C. It is formed so that the middle position of the width WB ′ of the portion is the center.

従って、図7(A-1)及び(B-1)に示すように、ビアホール導体120,122の位置ずれがごくわずかな場合はショート不良が起こらないが、その許容値はごくわずかである。そして、それよりもずれが大きくなりコイル周回部と接触すると、図7(A-2)及び(B-2),図7(A-3)及び(B-3)に示すように、並行する回路間が導通してショート不良になる。逆に、ビアホールの位置がずれてランドから外れると(図示せず)、コイル間の接続が得られず回路がオープン不良となる。製品サイズが小さくなるにつれ、位置ずれの許容値が小さくなり、上記不具合が発生しやすくなる。このような課題に取り組み、解決したのが本発明である。   Therefore, as shown in FIGS. 7A-1 and 7B-1, when the via hole conductors 120 and 122 are extremely misaligned, no short-circuit failure occurs, but the allowable value is negligible. When the displacement becomes larger than that and contacts with the coil surrounding part, as shown in FIGS. 7 (A-2) and (B-2), FIGS. 7 (A-3) and (B-3), they are parallel to each other. The circuit becomes conductive and short circuit failure occurs. On the contrary, if the position of the via hole is shifted and deviated from the land (not shown), the connection between the coils cannot be obtained and the circuit becomes an open defect. As the product size becomes smaller, the allowable value of misalignment becomes smaller and the above-mentioned problems are likely to occur. The present invention addresses and solves these problems.

本発明は、以上のような点に着目したもので、接続導体の位置ずれの許容値を上げることで、小型でありながら、十分な信号品位を保ちノイズ対策を行うことができる積層コイル及びそれを利用した電子部品を提供することを、その目的とする。   The present invention pays attention to the above points, and by increasing the allowable value of the displacement of the connecting conductor, a multilayer coil capable of taking noise countermeasures while maintaining a sufficient signal quality while being small in size. The purpose is to provide an electronic component using the.

本発明は、平面状に周回したコイルが表面に形成された絶縁層を複数積層した積層コイルであって、1層目のコイルと2層目のコイルが同一方向に周回し、3層目のコイルと4層目のコイルが前記1層目及び2層目のコイルと逆方向に周回しており、前記1層目から4層目のコイルの周回部の内側に、絶縁層の厚み方向に2列の接続導体を配置し、前記1層目のコイルの内周端は、前記2層目のコイルの内周端よりも周回方向へ巻き進んだ位置で、一方の接続導体によって前記3層目のコイルの内周端と接続し、前記4層目のコイルの内周端は、前記3層目のコイルの内周端よりも周回方向へ巻き進んだ位置で、他方の接続導体によって前記2層目のコイルの内周端と接続するとともに、前記2列の接続導体を、前記コイルの周回部の内側であって、コイルの巻きの少ない部分の幅の中央位置に配置したものである。   The present invention is a laminated coil obtained by laminating a plurality of insulating layers on a surface of a coil that circulates in a planar shape. The first layer coil and the second layer coil circulate in the same direction, and the third layer The coil and the fourth layer coil circulate in the opposite direction to the first layer and the second layer coil, and in the thickness direction of the insulating layer on the inner side of the circulation part of the first to fourth layer coils. Two rows of connecting conductors are arranged, and the inner peripheral end of the first layer coil is wound in the circumferential direction with respect to the inner peripheral end of the second layer coil, and the three layers are formed by one connecting conductor. The inner peripheral end of the fourth layer coil is connected to the inner peripheral end of the eye coil, and the inner peripheral end of the fourth layer coil is wound in the circumferential direction from the inner peripheral end of the third layer coil. While connecting to the inner peripheral end of the second layer coil, the two rows of connecting conductors are connected to the inside of the coiled portion. What it is obtained by arranged in a central position of the width of the winding little portion of the coil.

他の発明は、平面状に周回したコイルが表面に形成された絶縁層を複数積層した積層コイルであって、1層目の絶縁層上のコイルの内周端と3層目の絶縁層上のコイルの内周端とが、1層目及び2層目の絶縁層を貫通する第1のビアホール導体で接続された一対のコイルと、2層目の絶縁層上のコイルの内周端と4層目の絶縁層上のコイルの内周端とが、2層目及び3層目の絶縁層を貫通する第2のビアホール導体で接続された他の一対のコイルとを有し、前記1層目及び2層目の絶縁層上の各コイルが同一方向に周回され、前記3層目及び4層目の絶縁層上の各コイルが前記1層目と2層目の絶縁層上の各コイルと逆方向に周回されており、前記第1のビアホール導体は、前記2層目の絶縁層上のコイルの内周部の巻きが少ない部分の幅の中央位置を通過し、前記第2のビアホール導体は、前記3層目の絶縁層上のコイルの内周部の巻きが少ない部分の幅の中央位置を通過しており、前記1層目の絶縁層上のコイルの内周端は、該コイルの周回方向への巻き込みが深い位置で、前記第1のビアホール導体に接続され、前記2層目の絶縁層上のコイルの内周端は、該コイルの周回方向への巻き込みが浅い位置で、前記第2のビアホール導体に接続され、前記3層目の絶縁層上のコイルの内周端は、該コイルの周回方向への巻き込みが浅い位置で、前記第1のビアホール導体に接続され、前記4層目の絶縁層上のコイルの内周端は、該コイルの周回方向への巻き込みが深い位置で、前記第2のビアホール導体に接続されているものである。   Another invention is a laminated coil in which a plurality of insulating layers each having a planar coil formed on a surface thereof are laminated, the inner peripheral end of the coil on the first insulating layer and the third insulating layer A pair of coils connected by a first via-hole conductor penetrating the first and second insulating layers, and an inner peripheral end of the coil on the second insulating layer; The inner peripheral end of the coil on the fourth insulating layer and another pair of coils connected by a second via-hole conductor that penetrates the second and third insulating layers, The coils on the first and second insulating layers are circulated in the same direction, and the coils on the third and fourth insulating layers are respectively connected on the first and second insulating layers. The first via-hole conductor is wound in a direction opposite to the coil, and has a width of a portion with a small amount of winding of the inner peripheral portion of the coil on the second insulating layer. The second via-hole conductor passes through the central position of the width of the portion of the inner peripheral portion of the coil on the third insulating layer with less winding, and passes through the center position, and the first insulating layer The inner peripheral end of the coil on the layer is connected to the first via-hole conductor at a position where the coil is deeply wound, and the inner peripheral end of the coil on the second insulating layer is The coil is connected to the second via-hole conductor at a shallow position in the winding direction, and the inner peripheral end of the coil on the third insulating layer is positioned at a shallow position in the winding direction of the coil. The inner peripheral end of the coil on the fourth insulating layer is connected to the second via-hole conductor at a position where the coil is deeply wound in the winding direction. It is what.

本発明の電子部品は、前記いずれかに記載の積層コイルを利用したものである。本発明の前記及び他の目的,特徴,利点は、以下の詳細な説明及び添付図面から明瞭になろう。   An electronic component of the present invention uses any one of the laminated coils described above. The above and other objects, features and advantages of the present invention will become apparent from the following detailed description and the accompanying drawings.

本発明によれば、平面状に周回したコイルが絶縁層を挟んで積層した積層コイルにおいて、1層目のコイルと2層目のコイルが対になって同一方向に周回し、3層目のコイルと4層目のコイルが対になって前記1層目及び2層目のコイルと逆方向に周回している。そしてコイルの周回部の内側に、絶縁層の厚み方向に2列の接続導体を配置する。1層目のコイルの内周端は、2層目のコイルの内周端よりも周回方向へ巻き進んだ位置で、一方の接続導体によって3層目のコイルの内周端と接続する。他方、4層目のコイルの内周端は、3層目のコイルの内周端よりも周回方向に巻き進んだ位置で、他方の接続導体によって2層目のコイルの内周端と接続する。このとき、前記2列の接続導体を、コイルの巻きの少ない部分の幅の中央位置に配置することとしたので、接続導体の位置ずれの許容値を上げることができる。これにより、小型でありながら、十分な信号品位を保ちノイズ対策を行うことができる。また、製品の歩留まりが向上する。   According to the present invention, in a laminated coil obtained by laminating planarly wound coils with an insulating layer in between, the first layer coil and the second layer coil are paired and circulate in the same direction. The coil and the fourth layer coil are paired and circulate in the opposite direction to the first and second layer coils. Then, two rows of connecting conductors are arranged in the thickness direction of the insulating layer inside the coiled portion. The inner peripheral end of the first layer coil is connected to the inner peripheral end of the third layer coil by one connecting conductor at a position advanced in the circumferential direction from the inner peripheral end of the second layer coil. On the other hand, the inner peripheral end of the fourth layer coil is connected to the inner peripheral end of the second layer coil by the other connecting conductor at a position advanced in the circumferential direction from the inner peripheral end of the third layer coil. . At this time, since the two rows of connection conductors are arranged at the center position of the width of the portion where the winding of the coil is small, the allowable value of the displacement of the connection conductors can be increased. Thereby, although it is small, sufficient signal quality can be maintained and noise countermeasures can be taken. In addition, the product yield is improved.

本発明の実施例1のコモンモードチョークコイルを示す図であり、(A)は全体構造を示す外観斜視図,(B)は前記(A)を#A−#A線に沿って切断し矢印方向に見た積層状態を示す断面図である。BRIEF DESCRIPTION OF THE DRAWINGS It is a figure which shows the common mode choke coil of Example 1 of this invention, (A) is an external appearance perspective view which shows the whole structure, (B) is the said (A) cut | disconnected along a # A- # A line, and an arrow It is sectional drawing which shows the lamination | stacking state seen in the direction. 前記実施例1の積層体の内部構造を示す分解斜視図である。It is a disassembled perspective view which shows the internal structure of the laminated body of the said Example 1. FIG. (A)はコイル層を転写した4層目のグリーンシートの外観斜視図,(B)〜(E)はコイル層の製造工程を示す図であり、前記(A)を#B−#B線に沿って切断し矢印方向見た断面に相当する。(A) is an external perspective view of the fourth green sheet to which the coil layer is transferred, and (B) to (E) are diagrams showing the manufacturing process of the coil layer. It corresponds to a cross section cut along the direction of arrow. 前記実施例1の2層目のグリーンシートにおけるビアホール導体とランドのずれを示す平面図である。FIG. 3 is a plan view showing a deviation between a via-hole conductor and a land in the second green sheet of Example 1; 本発明のコイルパターンと従来構造のコイルパターンを示す平面図である。It is a top view which shows the coil pattern of this invention, and the coil pattern of a conventional structure. 背景技術のコモンモードチョークコイルを構成するコイル層が形成されたグリーンシートを示す平面図である。It is a top view which shows the green sheet in which the coil layer which comprises the common mode choke coil of background art was formed. 比較例のコモンモードチョークコイルの2層目のグリーンシートにおけるビアホール導体とランドのずれを示す平面図である。It is a top view which shows the shift | offset | difference of the via-hole conductor and land in the green sheet of the 2nd layer of the common mode choke coil of a comparative example.

以下、本発明を実施するための最良の形態を、実施例に基づいて詳細に説明する。   Hereinafter, the best mode for carrying out the present invention will be described in detail based on examples.

最初に、図1及び図2を参照して、本発明の実施例1を説明する。本実施例は、本発明をコモンモードチョークコイルに適用したものである。図1(A)には全体構造を示す外観斜視図が示され、図1(B)には前記(A)を#A−#A線に沿って切断矢印方向に見たときの積層状態を示す断面図が示されている。図2は、コモンモードチョークコイルを構成する積層体の内部構造を示す分解斜視図である。本実施例のコモンモードチョークコイル10は、図1に示すように、略直方体状の積層体12の対向する一対の端面12A,12Bに、端子電極14,16,18,20を設けた構成となっている。前記端子電極14,16は、一方の端面12Aの上下方向に形成されており、積層体12の上面及び下面に一部がかかっている。前記端子電極18,20は、他方の端面12Bの上下方向に形成され、積層体12の上面及び下面に一部がかかっている。   First, Embodiment 1 of the present invention will be described with reference to FIG. 1 and FIG. In this embodiment, the present invention is applied to a common mode choke coil. FIG. 1 (A) is an external perspective view showing the overall structure, and FIG. 1 (B) shows the laminated state when (A) is viewed in the direction of the cutting arrow along the line # A- # A. A cross-sectional view is shown. FIG. 2 is an exploded perspective view showing the internal structure of the laminate constituting the common mode choke coil. As shown in FIG. 1, the common mode choke coil 10 of the present embodiment has a configuration in which terminal electrodes 14, 16, 18, and 20 are provided on a pair of opposed end faces 12A and 12B of a substantially rectangular parallelepiped laminated body 12. It has become. The terminal electrodes 14 and 16 are formed in the vertical direction of one end surface 12A, and a part of the upper surface and the lower surface of the laminated body 12 is applied. The terminal electrodes 18 and 20 are formed in the vertical direction of the other end surface 12 </ b> B, and a part of the upper surface and the lower surface of the multilayer body 12 is applied.

前記積層体12は、複数のコイル層が積層されたコイル積層体30を、上層の磁性体層22と下層の磁性体層24で挟んだ構成となっている。前記コイル積層体30は、図1(B)及び図2に示すように、複数の絶縁体層32〜40と、その間に挟まれたコイル層54〜60により形成されている。1層目のコイル層54は、1層目の絶縁層34上に平面状に周回するように形成されている。前記コイル層54は、内周側の端部54Aに接続用のランド54Cが形成され、外周側の端部54Bに引出部54Dが形成されている。2層目のコイル層56は、2層目の絶縁層36上に平面状に周回するように形成されている。コイル層56は、1層目のコイル層54と同一方向に周回しており、内周側の端部56Aにはランド56Cが形成され、外周側の端部56Bには引出部56Dが形成されている。また、周回部内側には、前記ランド56Cと並んで他のランド56Eが形成されている。   The laminate 12 has a structure in which a coil laminate 30 in which a plurality of coil layers are laminated is sandwiched between an upper magnetic layer 22 and a lower magnetic layer 24. As shown in FIGS. 1B and 2, the coil laminate 30 is formed by a plurality of insulator layers 32 to 40 and coil layers 54 to 60 sandwiched therebetween. The first coil layer 54 is formed on the first insulating layer 34 so as to circulate in a planar shape. The coil layer 54 has a connecting land 54 </ b> C formed at an inner peripheral end 54 </ b> A and a lead portion 54 </ b> D formed at an outer peripheral end 54 </ b> B. The second coil layer 56 is formed on the second insulating layer 36 so as to circulate in a plane. The coil layer 56 circulates in the same direction as the first coil layer 54, and a land 56 </ b> C is formed at the inner end 56 </ b> A, and a lead-out portion 56 </ b> D is formed at the outer end 56 </ b> B. ing. Further, another land 56E is formed on the inner side of the circuit portion along with the land 56C.

3層目のコイル層58は、3層目の絶縁層38の上に平面状に周回するように形成されている。該コイル層58は、1層目及び2層目のコイル層54,56とは周回方向が逆である。また、内周側の端部58Aにはランド58Cが接続され、外周側の端部58Bには引出部58Dが形成されている。更に、周回部内側には、前記ランド58Cと並んで他のランド58Eが形成されている。4層目のコイル層60は、4層目の絶縁層40の上に平面状に周回するように形成されている。該コイル層60は、3層目のコイル層58と同一方向に周回している。また、内周側の端部60Aにはランド60Cが形成され、外周側の端部60Bには引出部60Dが形成されている。   The third coil layer 58 is formed on the third insulating layer 38 so as to circulate in a plane. The coil layer 58 has a rotating direction opposite to that of the first and second coil layers 54 and 56. A land 58C is connected to the inner peripheral end 58A, and a lead-out portion 58D is formed at the outer peripheral end 58B. Further, another land 58E is formed inside the circuit portion along with the land 58C. The fourth coil layer 60 is formed on the fourth insulating layer 40 so as to circulate in a planar shape. The coil layer 60 circulates in the same direction as the third coil layer 58. Further, a land 60C is formed at the inner peripheral end 60A, and a lead-out portion 60D is formed at the outer peripheral end 60B.

前記コイル積層体30は、前記1層目の絶縁層34から4層目の絶縁層40を積層し、更に、前記1層目のコイル層54の上に他の絶縁層32を重ねて構成される。積層時において、前記1層目のコイル層54の内周端のランド54Cと、3層目のコイル層58の内周端のランド58Cは、2層目のランド56Eとビアホール導体50によって接続される。該ビアホール導体50は、1層目の絶縁層34に形成されたビアホール42と、2層目の絶縁層36に形成されたビアホール44のそれぞれに充填されている。   The coil laminate 30 is formed by laminating the first insulating layer 34 to the fourth insulating layer 40 and further stacking another insulating layer 32 on the first coil layer 54. The During lamination, the land 54C at the inner peripheral end of the first coil layer 54 and the land 58C at the inner peripheral end of the third coil layer 58 are connected by the second land 56E and the via-hole conductor 50. The The via-hole conductor 50 is filled in each of the via hole 42 formed in the first insulating layer 34 and the via hole 44 formed in the second insulating layer 36.

また、2層目のコイル層56の内周端のランド56Cと4層目の内周端のランド60Cは、3層目のランド58Eとビアホール導体52によって接続される。該ビアホール導体52は、2層目の絶縁層36に形成されたビアホール46と、3層目の絶縁層38に形成されたビアホール48のそれぞれに充填されている。すなわち、絶縁層34〜40を重ねたときに、2列のビアホール導体50,52が、コイルの周回部内側に形成されるようになる。また、1層目のコイル層54の引出部54Dは、前記端子電極14に接続され、2層目のコイル層56の引出部56Dは、前記端子電極16に接続される。3層目のコイル層58の引出部58Dは、前記端子電極18に接続され、4層目のコイル層60の引出部60Dは、前記端子電極20に接続される。   The land 56C at the inner peripheral end of the coil layer 56 of the second layer and the land 60C at the inner peripheral end of the fourth layer are connected to the land 58E of the third layer and the via-hole conductor 52. The via hole conductor 52 is filled in each of the via hole 46 formed in the second insulating layer 36 and the via hole 48 formed in the third insulating layer 38. That is, when the insulating layers 34 to 40 are stacked, two rows of via-hole conductors 50 and 52 are formed inside the coiled portion. The lead portion 54 </ b> D of the first coil layer 54 is connected to the terminal electrode 14, and the lead portion 56 </ b> D of the second coil layer 56 is connected to the terminal electrode 16. The lead portion 58D of the third coil layer 58 is connected to the terminal electrode 18, and the lead portion 60D of the fourth coil layer 60 is connected to the terminal electrode 20.

次に、本実施例のコモンモードチョークコイルの製造方法について説明する。まず、絶縁層32〜40として利用するガラス材のグリーンシート、例えば、ホウケイ酸ガラス材シートを用意し、該ガラス材グリーンシートの所定の位置に孔開けする。具体的には、1層目の絶縁層34として使用するガラス材グリーンシートには、ビアホール42を形成し、2層目の絶縁層36として使用するガラス材グリーンシートにはビアホール44,46を形成する。3層目の絶縁層38として使用するガラス材グリーンシートにはビアホール48を形成する。4層目の絶縁層40と、1層目のコイル層54の上に設ける絶縁層32には孔明け加工は行わない。ガラス材グリーンシートの寸法は、例えば、0.6mm×0.5mm×30μm程度である。薄いガラス材グリーンシートを使用する場合、数枚重ねてもよい。   Next, a method for manufacturing the common mode choke coil of this embodiment will be described. First, a green sheet of a glass material used as the insulating layers 32 to 40, for example, a borosilicate glass sheet is prepared, and holes are formed at predetermined positions of the glass material green sheet. Specifically, a via hole 42 is formed in the glass material green sheet used as the first insulating layer 34, and via holes 44 and 46 are formed in the glass material green sheet used as the second insulating layer 36. To do. A via hole 48 is formed in the glass material green sheet used as the third insulating layer 38. The fourth insulating layer 40 and the insulating layer 32 provided on the first coil layer 54 are not perforated. The size of the glass material green sheet is, for example, about 0.6 mm × 0.5 mm × 30 μm. When using a thin glass material green sheet, several sheets may be stacked.

前記ガラス材グリーンシートへの孔開けは、例えば、炭酸ガスレーザの照射位置とパワーの制御による加工によって行われる。そして、形成されたビアホール42〜48に対し、スクリーン印刷法によって、該ビアホール42〜48の位置と一致したパターンで印刷して銀ペーストを充填する。充填後、銀ペーストを乾燥させ、ビアホールに銀ペーストが充填されたグリーンシートを作製する。図示の例では、説明の便宜上、コイル層54とコイル層58を接続するビアホール導体を50とし、コイル層56とコイル層60を接続するビアホール導体を52としているが、これらビアホール導体50,52は、いずれも同じ銀ペーストの充填により形成されている。なお、ビアホール42〜48の直径は、例えば、100μm程度である。   The glass green sheet is perforated by, for example, processing by controlling the irradiation position and power of a carbon dioxide laser. Then, the formed via holes 42 to 48 are printed by a screen printing method with a pattern coinciding with the positions of the via holes 42 to 48 and filled with silver paste. After filling, the silver paste is dried to produce a green sheet in which the via hole is filled with the silver paste. In the illustrated example, for convenience of explanation, the via-hole conductor connecting the coil layer 54 and the coil layer 58 is 50, and the via-hole conductor connecting the coil layer 56 and the coil layer 60 is 52. These via-hole conductors 50 and 52 are , Both are formed by filling the same silver paste. The diameter of the via holes 42 to 48 is, for example, about 100 μm.

次に図3も参照しながらコイル層54〜60の作製方法について説明する。図3(A)は4層目の絶縁層にコイル層を転写した状態の外観斜視図,図3(B)〜(E)はコイル層の作製工程を示す図で、前記(A)を#B−#B線に沿って切断し矢印方向に見た断面に相当する。まず、図3(B)に示すように、ステンレス基板70の表面にレジスト72を塗布し、フォトリソグラフの手法により、図3(C)に示すように前記レジスト72にコイルパターン(ランド及び引出部も含む)の開口部74を形成する。そして、該開口部74に、例えば電解銀メッキを施す。このとき、図3(D)に示すように、コイル状のメッキ導体76がレジスト72の表面より盛り上がるように形成する。同様の手順で、1層目から3層目のコイル層54,56,58のパターンに相当する形状のメッキ導体76形成したステンレス基板70を用意する。   Next, a manufacturing method of the coil layers 54 to 60 will be described with reference to FIG. FIG. 3A is an external perspective view showing a state where the coil layer is transferred to the fourth insulating layer, and FIGS. 3B to 3E are views showing the manufacturing process of the coil layer. This corresponds to a cross section cut along line B- # B and viewed in the direction of the arrow. First, as shown in FIG. 3 (B), a resist 72 is applied to the surface of the stainless steel substrate 70, and a coil pattern (land and lead portions) is formed on the resist 72 as shown in FIG. Are also formed). The opening 74 is subjected to, for example, electrolytic silver plating. At this time, as shown in FIG. 3D, the coiled plating conductor 76 is formed so as to rise from the surface of the resist 72. In the same procedure, a stainless steel substrate 70 on which a plated conductor 76 having a shape corresponding to the pattern of the first to third coil layers 54, 56, and 58 is formed is prepared.

本実施例では、前記コイルパターンは、フォトリソグラフの手法により形成しており、これに用いるフォトリソマスクはCADデータに基づいて作製するため、自由な平面パターンが形成可能である。また、レーザ加工による孔は、CADデータに基づいて作成されたデータでNC制御にて行われるため、所望の定めた位置に開けることができる。前記コイルパターンは、前記ガラス材グリーンシートを順次積層していく段階のなかで、盛り上がったメッキ導体76をグリーンシートに押し付け、加圧して食い込ませることで、ステンレス基板70からグリーンシート側に転写する(図3(E))。このようにして絶縁層上に転写されたコイル層は、導線幅が約10μm,導線間隔は約5μm程度である。   In this embodiment, the coil pattern is formed by a photolithographic technique, and the photolithographic mask used for this is formed based on CAD data, so that a free plane pattern can be formed. Moreover, since the hole by laser processing is performed by NC control with the data created based on CAD data, it can be opened in a desired predetermined position. The coil pattern is transferred from the stainless steel substrate 70 to the green sheet side by pressing and pressing the raised plating conductor 76 against the green sheet in the stage of sequentially laminating the glass material green sheets. (FIG. 3 (E)). The coil layer thus transferred onto the insulating layer has a conductor width of about 10 μm and a conductor spacing of about 5 μm.

なお、これらコイルパターンは、前記メッキ導体76をガラス材グリーンシートに転写しながら積層した後の状態において、次の条件を満たすように形成される。
(1)1層目のコイル層54と2層目のコイル層56が対になって同一方向に周回する。
(2)3層目のコイル層58と4層目のコイル層60が対になって、前記コイル層54,56と逆方向に周回するように形成する。
(3)1層目のコイル層54の内周側の端部54Aが、2層目のコイル層56の内周側の端部56Aよりも、周回方向への巻き込みが深くなるように形成する。
(4)4層目のコイル層60の内周側の端部60Aが、3層目のコイル層58の内周側の端部58Aよりも、周回方向への巻き込みが深くなるように形成する。
These coil patterns are formed so as to satisfy the following conditions in a state after the plating conductor 76 is laminated while being transferred to a glass material green sheet.
(1) The first coil layer 54 and the second coil layer 56 are paired and circulate in the same direction.
(2) The third coil layer 58 and the fourth coil layer 60 are paired so as to circulate in the opposite direction to the coil layers 54 and 56.
(3) The end 54A on the inner peripheral side of the first coil layer 54 is formed so that the winding in the circumferential direction is deeper than the end 56A on the inner peripheral side of the second coil layer 56. .
(4) The end 60A on the inner peripheral side of the fourth coil layer 60 is formed so that the winding in the circumferential direction is deeper than the end 58A on the inner peripheral side of the third coil layer 58. .

更に、ビアホール42〜48との位置関係で、下記条件も満たすように形成される。
(1)ビアホール42,44に充填されるビアホール導体50と、1層目のランド54C,2層目のランド56E,3層目のランド58Cを、2層目のコイル層56の巻きが少ない部分の幅WA(図2及び図4(A-1)参照)の中央に相当する位置に形成する。
(2)ビアホール46,48に充填されるビアホール導体52と、2層目のランド56C,3層目のランド58E,4層目のランド60Cを、3層目のコイル層58の巻きが少ない部分の幅WA´(図2参照)の中央に相当する位置に形成する。
なお前記幅WA,WA´は、例えば、180μm程度である。
Further, it is formed so as to satisfy the following conditions in the positional relationship with the via holes 42 to 48.
(1) A portion in which the winding of the second coil layer 56 is small between the via hole conductor 50 filled in the via holes 42 and 44, the first land 54C, the second land 56E, and the third land 58C. Is formed at a position corresponding to the center of the width WA (see FIGS. 2 and 4A-1).
(2) A portion in which the winding of the third coil layer 58 is small in the via hole conductor 52 filled in the via holes 46, 48, the second land 56C, the third land 58E, and the fourth land 60C. Is formed at a position corresponding to the center of the width WA ′ (see FIG. 2).
The widths WA and WA ′ are, for example, about 180 μm.

このような位置関係を満たすようにコイルパターンとビアホールを形成することにより、ガラス材グリーンシートの積層後、1層目のコイル層端部54Aと、3層目のコイル層端部58Aとが、ビアホール導体50とランド54C,56E,58Cを介して接続されて、一対のコイルを形成する。また、2層目のコイル層端部56Aと、4層目のコイル層端部60Aとが、ビアホール導体52とランド56C,58E,60Cを介して接続され、一対のコイルを形成する。   By forming the coil pattern and the via hole so as to satisfy such a positional relationship, after the lamination of the glass material green sheet, the first coil layer end 54A and the third coil layer end 58A, The via-hole conductor 50 is connected to the lands 54C, 56E, and 58C to form a pair of coils. The second coil layer end 56A and the fourth coil layer end 60A are connected to each other via the via-hole conductor 52 and the lands 56C, 58E, and 60C to form a pair of coils.

そして、コイル積層体30の上下に、磁性体層22,24として、フェライト材のグリーンシートを重ねて加圧圧着した後、脱バインダ,焼成を行って積層体12を得る。積層体12の端面12A,12Bの所定の位置に、例えば、銀ペーストを塗布することで、内部コイル導体の引出部54D,56D,58D,60Dと接続する端子電極14〜20を形成する。そして、前記銀ペーストを焼き付けて素体と結合させ、端子電極14〜20の表面にメッキを施し、コモンモードチョークコイル10を得る。前記フェライト系グリーンシートとしては、例えば、Ni−Zn系フェライトが使用される。   Then, a ferrite material green sheet is stacked on the upper and lower sides of the coil laminate 30 as a magnetic material layer 22 and 24 and pressure-bonded, and then the binder 12 is removed and fired to obtain the laminate 12. Terminal electrodes 14 to 20 connected to the lead portions 54D, 56D, 58D, and 60D of the internal coil conductor are formed at predetermined positions on the end faces 12A and 12B of the multilayer body 12 by, for example, applying silver paste. Then, the silver paste is baked and combined with the element body, and the surfaces of the terminal electrodes 14 to 20 are plated to obtain the common mode choke coil 10. As the ferrite green sheet, for example, Ni—Zn ferrite is used.

以上のようにして作製されたコモンモードチョークコイル10では、1層目のコイル層54と3層目のコイル層58を接続するビアホール導体50は、図2に示すように、2層目のコイル層56の周回部内側の巻きが少ない部分の幅WAの中間位置が中心となるように形成されている。また、2層目のコイル層56と4層目のコイル層60を接続するビアホール導体52は、3層目のコイル層58の内周部内側の巻きが少ない部分の幅WA´の中間位置が中心となるように形成されている。従って、ビアホール導体50,52とコイルとの接続位置のずれの許容値は、上述背景技術の場合よりも大きくなる。図4(A-1)〜(A-3)及び(B-1)〜(B-3)には、前記図7に示した背景技術とずれ量が同じ場合の2層目のコイル層56とビアホール導体50,50Bの位置関係が示されている。図4に示すように、背景技術と同じずれ量の場合であっても、本実施例では、ショート不良は発生しない。   In the common mode choke coil 10 manufactured as described above, the via-hole conductor 50 connecting the first coil layer 54 and the third coil layer 58 is formed as shown in FIG. The layer 56 is formed so that the middle position of the width WA of the portion with a small amount of winding inside the circumferential portion is the center. In addition, the via hole conductor 52 connecting the second coil layer 56 and the fourth coil layer 60 has an intermediate position of the width WA ′ of the portion of the third coil layer 58 where the inner winding portion is less wound. It is formed to be the center. Therefore, the allowable value of the displacement of the connection position between the via-hole conductors 50 and 52 and the coil is larger than that in the background art described above. 4 (A-1) to (A-3) and (B-1) to (B-3) show the second coil layer 56 in the case where the amount of deviation is the same as that of the background art shown in FIG. And the positional relationship between the via-hole conductors 50 and 50B. As shown in FIG. 4, even in the case of the same shift amount as that of the background art, no short circuit defect occurs in this embodiment.

次に、ずれの許容値に関し、具体的なデータを示す。図5(A)には、本発明の構造を採用したコイルパターンが示され、図5(B)には従来構造のコイルパターンが示されている。図示の例では、コイルの周回数は、6〜7周回程度となっているが、実際に試験を行ったのは、サンプル1(周回数2程度)の場合と、サンプル2(周回数5程度)の場合と、サンプル3(周回数6.5)の場合である。以下サンプル1〜3についての結果を示す。
(1)サンプル1(周回数2程度、周回部の巻線間のピッチが24μm以下)のコイルパターンでは、
本発明の場合の位置ずれ許容値は0.057mm、
従来構造の場合の位置ずれ許容値:0.045mm、
であり、許容値は従来方法に比べて約1.27倍,すなわち、約30%アップする。
(2)サンプル2(周回数5程度、周回部の巻線間のピッチが15μm以下)のコイルパターンでは、
本発明の場合の位置ずれ許容値は0.014mm、
従来構造の場合の位置ずれ許容値は0.007mm、
であり、許容値は従来方法に比べて約2.0倍,すなわち、100%アップする。
(3)サンプル3(図5に示す例)(周回数6.5、巻線間のピッチが20μm、L/S=10/10μm)のコイルパターンでは、
本発明の場合の位置ずれ許容値は0.019mm、
従来構造の場合の位置ずれ許容値は0.009mm、
であり、許容値は従来方法に比べて約2.1倍,すなわち、110%アップする。
ビアホールの位置ずれ許容値が、30%〜110%程度大きくなるため、歩留まりを97%〜100%程度に向上させることが可能になる。
Next, specific data regarding the allowable value of deviation will be shown. 5A shows a coil pattern employing the structure of the present invention, and FIG. 5B shows a coil pattern having a conventional structure. In the illustrated example, the number of turns of the coil is about 6 to 7 turns, but the actual tests were performed in the case of sample 1 (around 2 turns) and sample 2 (around 5 turns). ) And sample 3 (number of laps 6.5). The results for samples 1 to 3 are shown below.
(1) In the coil pattern of sample 1 (around 2 turns, the pitch between windings in the turn part is 24 μm or less)
In the present invention, the allowable displacement is 0.057 mm,
Position shift tolerance for conventional structure: 0.045 mm,
The allowable value is about 1.27 times that of the conventional method, that is, about 30% higher.
(2) In the coil pattern of sample 2 (the number of laps is about 5 and the pitch between windings of the lap portion is 15 μm or less),
In the present invention, the allowable displacement is 0.014 mm,
In the case of the conventional structure, the allowable displacement is 0.007 mm,
The allowable value is about 2.0 times that of the conventional method, that is, 100%.
(3) In the coil pattern of sample 3 (example shown in FIG. 5) (the number of turns is 6.5, the pitch between windings is 20 μm, L / S = 10/10 μm),
In the present invention, the allowable displacement is 0.019 mm,
In the case of the conventional structure, the allowable displacement is 0.009 mm,
The allowable value is about 2.1 times that of the conventional method, that is, 110% higher.
Since the via hole misalignment tolerance increases by about 30% to 110%, the yield can be improved to about 97% to 100%.

このように、実施例1によれば、1層目のコイル層54と3層目のコイル層58をビアホール導体50で接続した一対のコイルと、2層目のコイル層54と4層目のコイル層60をビアホール導体52で接続した一対のコイルとを有している。そして、一方のコイルの接続用ビアホールは、他方のコイルを貫通する位置が、コイルの周回部から、より離れるように配置されているため、ビアホールの位置が多少ずれた場合のショートのおそれが低減する。また、ビアホールの位置ずれ許容値が大きくなり、ひいては歩留を向上させることが可能となる。更に、小型でありながら、十分な信号品位を保ちノイズ対策を行うことができる。   Thus, according to Example 1, a pair of coils in which the first coil layer 54 and the third coil layer 58 are connected by the via-hole conductor 50, the second coil layer 54, and the fourth layer The coil layer 60 includes a pair of coils connected by via-hole conductors 52. Since the connection via hole of one coil is arranged so that the position penetrating the other coil is further away from the coiled portion, the possibility of short-circuiting when the position of the via hole is slightly shifted is reduced. To do. In addition, the tolerance value of the via hole misalignment is increased, and as a result, the yield can be improved. Furthermore, although it is small in size, sufficient signal quality can be maintained and noise countermeasures can be taken.

なお、本発明は、上述した実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加えることができる。例えば、以下のものも含まれる。
(1)前記実施例で示した形状,寸法は一例であり、同様の効果を奏する範囲内で適宜変更可能である。
(2)前記実施例で示した材料も一例であり、公知の各種の材料を利用可能である。
(3)前記実施例で示したコイルの周回数も一例であり、必要に応じて適宜増減してよい。また、コイルの周回部のピッチについても、必要に応じて適宜設計変更してよい。
(4)前記実施例で示したビアホール導体50,52や、コイル層54〜60の作製方法も一例であり、他の方法で作製することを妨げるものではない。
(5)本発明は、実施例1のようにコモンモードチョークコイルに適用する場合には、1層目のコイル層54と2層目のコイル層56が同一方向に周回し、3層目のコイル層58と4層目のコイル層60が、前記コイル層54,56とは逆方向に周回する構造となる。しかしながら、これも一例であり、本発明による位置ずれの許容値の拡大は、積層方向のコイルパターンが全て同一方向に巻かれているような積層コイル部品にも適用可能である。
(6)本発明の積層コイルを、コモンモードチョークコイル以外の電子部品に適用することを妨げるものではない。
In addition, this invention is not limited to the Example mentioned above, A various change can be added in the range which does not deviate from the summary of this invention. For example, the following are also included.
(1) The shapes and dimensions shown in the above-described embodiments are merely examples, and can be appropriately changed within a range where similar effects can be obtained.
(2) The materials shown in the above embodiments are also examples, and various known materials can be used.
(3) The number of coil turns shown in the above embodiment is also an example, and may be appropriately increased or decreased as necessary. Also, the design of the pitch of the coiled portion may be changed as appropriate.
(4) The manufacturing method of the via-hole conductors 50 and 52 and the coil layers 54 to 60 shown in the above embodiment is also an example, and does not hinder the manufacturing by other methods.
(5) When the present invention is applied to a common mode choke coil as in the first embodiment, the first coil layer 54 and the second coil layer 56 circulate in the same direction, and the third layer The coil layer 58 and the fourth coil layer 60 circulate in the opposite direction to the coil layers 54 and 56. However, this is also an example, and the increase in the allowable value of misalignment according to the present invention can be applied to a laminated coil component in which all coil patterns in the laminated direction are wound in the same direction.
(6) The present invention does not prevent application of the laminated coil of the present invention to electronic components other than the common mode choke coil.

本発明によれば、平面状に周回したコイルが絶縁層を挟んで積層した積層コイルにおいて、1層目のコイルと2層目のコイルが対になって同一方向に周回し、3層目のコイルと4層目のコイルが対になって前記1層目及び2層目のコイルと逆方向に周回している。そしてコイルの周回部の内側に、絶縁層の厚み方向に2列の接続導体を配置する。1層目のコイルの内周端は、2層目のコイルの内周端よりも周回方向へ巻き進んだ位置で、一方の接続導体によって3層目のコイルの内周端と接続する。他方、4層目のコイルの内周端は、3層目のコイルの内周端よりも周回方向に巻き進んだ位置で、他方の接続導体によって2層目のコイルの内周端と接続する。このとき、前記2列の接続導体を、コイルの巻きの少ない部分の幅の中央位置に配置して接続導体の位置ずれの許容値を上げることとしたので、積層コモンモードチョークコイルなどに用いられる積層コイルの用途に適用できる。   According to the present invention, in a laminated coil obtained by laminating planarly wound coils with an insulating layer in between, the first layer coil and the second layer coil are paired and circulate in the same direction. The coil and the fourth layer coil are paired and circulate in the opposite direction to the first and second layer coils. Then, two rows of connecting conductors are arranged in the thickness direction of the insulating layer inside the coiled portion. The inner peripheral end of the first layer coil is connected to the inner peripheral end of the third layer coil by one connecting conductor at a position advanced in the circumferential direction from the inner peripheral end of the second layer coil. On the other hand, the inner peripheral end of the fourth layer coil is connected to the inner peripheral end of the second layer coil by the other connecting conductor at a position advanced in the circumferential direction from the inner peripheral end of the third layer coil. . At this time, since the two rows of connection conductors are arranged at the center position of the width of the portion where the coil is less wound, the allowable value of the displacement of the connection conductors is increased. It can be applied to the use of laminated coils.

10:コモンモードチョークコイル
12:積層体
12A,12B:端面
14〜20:端子電極
22,24:磁性体層
30:コイル積層体
32〜40:絶縁層
42〜48:ビアホール
50,52:ビアホール導体
54〜60:コイル層
54A,54B,56A,56B,58A,58B,60A,60B:端部
54C,56C,56E,58C,58E,60C:ランド
54D,56D,58E,60E:引出部
70:ステンレス基板
72:レジスト
74:開口部
76:メッキ導体
100〜106:絶縁層
110〜116:コイル層
110A,110B,112A,112B,114A,114B,116A,116B:端部
110C,112C,112E,114C,114E,116C:ランド
110D,112D,114D,116D:引出部
120,122:ビアホール導体
WA,WB:幅
DESCRIPTION OF SYMBOLS 10: Common mode choke coil 12: Laminated body 12A, 12B: End surface 14-20: Terminal electrode 22, 24: Magnetic body layer 30: Coil laminated body 32-40: Insulating layer 42-48: Via hole 50, 52: Via hole conductor 54-60: Coil layer 54A, 54B, 56A, 56B, 58A, 58B, 60A, 60B: End part 54C, 56C, 56E, 58C, 58E, 60C: Land 54D, 56D, 58E, 60E: Lead part 70: Stainless steel Substrate 72: Resist 74: Opening 76: Plating conductors 100 to 106: Insulating layers 110 to 116: Coil layers 110A, 110B, 112A, 112B, 114A, 114B, 116A, 116B: End portions 110C, 112C, 112E, 114C, 114E, 116C: Land 110D, 112D, 114D, 116D: Lead portions 120, 122: Via hole conductors WA, WB: Width

Claims (3)

平面状に周回したコイルが表面に形成された絶縁層を複数積層した積層コイルであって、
1層目のコイルと2層目のコイルが同一方向に周回し、3層目のコイルと4層目のコイルが前記1層目及び2層目のコイルと逆方向に周回しており、
前記1層目から4層目のコイルの周回部の内側に、絶縁層の厚み方向に2列の接続導体を配置し、
前記1層目のコイルの内周端は、前記2層目のコイルの内周端よりも周回方向へ巻き進んだ位置で、一方の接続導体によって前記3層目のコイルの内周端と接続し、
前記4層目のコイルの内周端は、前記3層目のコイルの内周端よりも周回方向へ巻き進んだ位置で、他方の接続導体によって前記2層目のコイルの内周端と接続するとともに、
前記2列の接続導体を、前記コイルの周回部の内側であって、コイルの巻きの少ない部分の幅の中央位置に配置したことを特徴とする積層コイル。
A laminated coil in which a plurality of insulating layers formed on a surface of a coil that circulates in a planar shape is laminated,
The first layer coil and the second layer coil circulate in the same direction, the third layer coil and the fourth layer coil circulate in the opposite direction to the first layer and the second layer coil,
Two rows of connecting conductors are arranged in the thickness direction of the insulating layer on the inner side of the coil portion of the first to fourth layers,
The inner peripheral end of the first layer coil is connected to the inner peripheral end of the third layer coil by one connecting conductor at a position advanced in the circumferential direction from the inner peripheral end of the second layer coil. And
The inner peripheral end of the fourth layer coil is connected to the inner peripheral end of the second layer coil by the other connecting conductor at a position advanced in the circumferential direction from the inner peripheral end of the third layer coil. And
The laminated coil, wherein the two rows of connecting conductors are arranged at the center of the width of a portion where the coil is not wound, inside the coiled portion of the coil.
平面状に周回したコイルが表面に形成された絶縁層を複数積層した積層コイルであって、
1層目の絶縁層上のコイルの内周端と3層目の絶縁層上のコイルの内周端とが、1層目及び2層目の絶縁層を貫通する第1のビアホール導体で接続された一対のコイルと、
2層目の絶縁層上のコイルの内周端と4層目の絶縁層上のコイルの内周端とが、2層目及び3層目の絶縁層を貫通する第2のビアホール導体で接続された他の一対のコイルとを有し、
前記1層目及び2層目の絶縁層上の各コイルが同一方向に周回され、前記3層目及び4層目の絶縁層上の各コイルが前記1層目と2層目の絶縁層上の各コイルと逆方向に周回されており、
前記第1のビアホール導体は、前記2層目の絶縁層上のコイルの内周部の巻きが少ない部分の幅の中央位置を通過し、
前記第2のビアホール導体は、前記3層目の絶縁層上のコイルの内周部の巻きが少ない部分の幅の中央位置を通過しており、
前記1層目の絶縁層上のコイルの内周端は、該コイルの周回方向への巻き込みが深い位置で、前記第1のビアホール導体に接続され、
前記2層目の絶縁層上のコイルの内周端は、該コイルの周回方向への巻き込みが浅い位置で、前記第2のビアホール導体に接続され、
前記3層目の絶縁層上のコイルの内周端は、該コイルの周回方向への巻き込みが浅い位置で、前記第1のビアホール導体に接続され、
前記4層目の絶縁層上のコイルの内周端は、該コイルの周回方向への巻き込みが深い位置で、前記第2のビアホール導体に接続されていることを特徴とする積層コイル。
A laminated coil in which a plurality of insulating layers formed on a surface of a coil that circulates in a planar shape is laminated,
The inner peripheral end of the coil on the first insulating layer and the inner peripheral end of the coil on the third insulating layer are connected by a first via-hole conductor that penetrates the first and second insulating layers. A pair of coils,
The inner peripheral end of the coil on the second insulating layer and the inner peripheral end of the coil on the fourth insulating layer are connected by a second via-hole conductor that penetrates the second and third insulating layers. And another pair of coils
The coils on the first and second insulating layers are circulated in the same direction, and the coils on the third and fourth insulating layers are on the first and second insulating layers. It is circulated in the opposite direction to each coil of
The first via-hole conductor passes through a central position of the width of the portion with less winding of the inner peripheral portion of the coil on the second insulating layer,
The second via-hole conductor passes through a central position of a width of a portion with less winding of an inner peripheral portion of the coil on the third insulating layer,
The inner peripheral end of the coil on the first insulating layer is connected to the first via-hole conductor at a position where the winding of the coil in the winding direction is deep,
The inner peripheral end of the coil on the second insulating layer is connected to the second via-hole conductor at a position where the winding of the coil in the winding direction is shallow,
The inner peripheral end of the coil on the third insulating layer is connected to the first via-hole conductor at a position where the winding of the coil in the winding direction is shallow,
A laminated coil, wherein an inner peripheral end of a coil on the fourth insulating layer is connected to the second via-hole conductor at a position where the coil is deeply wound in a circumferential direction.
請求項1又は2に記載の積層コイルを利用したことを特徴とする電子部品。   An electronic component using the laminated coil according to claim 1.
JP2011289076A 2011-12-28 2011-12-28 Multilayer coil and electronic component using the same Active JP5964583B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011289076A JP5964583B2 (en) 2011-12-28 2011-12-28 Multilayer coil and electronic component using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011289076A JP5964583B2 (en) 2011-12-28 2011-12-28 Multilayer coil and electronic component using the same

Publications (2)

Publication Number Publication Date
JP2013138146A true JP2013138146A (en) 2013-07-11
JP5964583B2 JP5964583B2 (en) 2016-08-03

Family

ID=48913622

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011289076A Active JP5964583B2 (en) 2011-12-28 2011-12-28 Multilayer coil and electronic component using the same

Country Status (1)

Country Link
JP (1) JP5964583B2 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105702432A (en) * 2014-12-15 2016-06-22 三星电机株式会社 electronic component and board having the same
JP2016139786A (en) * 2015-01-27 2016-08-04 サムソン エレクトロ−メカニックス カンパニーリミテッド. Coil component and method of manufacturing the same
JP2017017295A (en) * 2015-07-07 2017-01-19 パナソニックIpマネジメント株式会社 Noise filter
JP2017174888A (en) * 2016-03-22 2017-09-28 Tdk株式会社 Multilayer common mode filter
JP2018046081A (en) * 2016-09-13 2018-03-22 パナソニックIpマネジメント株式会社 Common mode noise filter
US10090096B2 (en) 2014-11-10 2018-10-02 Murata Manufacturing Co., Ltd Common mode choke coil
JP2019161092A (en) * 2018-03-15 2019-09-19 パナソニックIpマネジメント株式会社 Common mode noise filter
JP2021521645A (en) * 2018-04-13 2021-08-26 トラファグ アクツィエンゲゼルシャフトTrafag Ag Manufacturing method of flat coil assembly and sensor head equipped with it
CN114823086A (en) * 2022-05-12 2022-07-29 重庆科新电气有限公司 A 4-segment layered 35kV coil with large air gap

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002373810A (en) * 2001-06-14 2002-12-26 Tdk Corp Chip type common mode choke coil
JP3093443U (en) * 2002-04-12 2003-05-09 華新科技股▲ふん▼有限公司 Common mode filter
JP2004072006A (en) * 2002-08-09 2004-03-04 Matsushita Electric Ind Co Ltd Multilayer common mode noise filter
JP2005079286A (en) * 2003-08-29 2005-03-24 Canon Inc Inductor and manufacturing method thereof
JP2005150168A (en) * 2003-11-11 2005-06-09 Murata Mfg Co Ltd Laminated coil component
JP2010080550A (en) * 2008-09-24 2010-04-08 Taiyo Yuden Co Ltd Common mode choke coil
US20110134010A1 (en) * 2008-08-01 2011-06-09 Nec Corporation Structure, printed circuit board, antenna, transmission line to waveguide converter, array antenna, and electronic device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002373810A (en) * 2001-06-14 2002-12-26 Tdk Corp Chip type common mode choke coil
JP3093443U (en) * 2002-04-12 2003-05-09 華新科技股▲ふん▼有限公司 Common mode filter
JP2004072006A (en) * 2002-08-09 2004-03-04 Matsushita Electric Ind Co Ltd Multilayer common mode noise filter
JP2005079286A (en) * 2003-08-29 2005-03-24 Canon Inc Inductor and manufacturing method thereof
JP2005150168A (en) * 2003-11-11 2005-06-09 Murata Mfg Co Ltd Laminated coil component
US20110134010A1 (en) * 2008-08-01 2011-06-09 Nec Corporation Structure, printed circuit board, antenna, transmission line to waveguide converter, array antenna, and electronic device
JP2010080550A (en) * 2008-09-24 2010-04-08 Taiyo Yuden Co Ltd Common mode choke coil

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10090096B2 (en) 2014-11-10 2018-10-02 Murata Manufacturing Co., Ltd Common mode choke coil
CN105702432B (en) * 2014-12-15 2020-01-03 三星电机株式会社 Electronic component and board having the same
CN105702432A (en) * 2014-12-15 2016-06-22 三星电机株式会社 electronic component and board having the same
JP2016139786A (en) * 2015-01-27 2016-08-04 サムソン エレクトロ−メカニックス カンパニーリミテッド. Coil component and method of manufacturing the same
JP2017017295A (en) * 2015-07-07 2017-01-19 パナソニックIpマネジメント株式会社 Noise filter
JP2017174888A (en) * 2016-03-22 2017-09-28 Tdk株式会社 Multilayer common mode filter
KR20190053171A (en) * 2016-09-13 2019-05-17 파나소닉 아이피 매니지먼트 가부시키가이샤 Common Mode Noise Filter
CN109416970A (en) * 2016-09-13 2019-03-01 松下知识产权经营株式会社 Common Mode Noise Filter
WO2018051798A1 (en) * 2016-09-13 2018-03-22 パナソニックIpマネジメント株式会社 Common mode noise filter
US20190333673A1 (en) * 2016-09-13 2019-10-31 Panasonic Intellectual Property Management Co., Ltd. Common mode noise filter
JP2018046081A (en) * 2016-09-13 2018-03-22 パナソニックIpマネジメント株式会社 Common mode noise filter
US10778177B2 (en) 2016-09-13 2020-09-15 Panasonic Intellectual Property Management Co., Ltd. Common mode noise filter
CN109416970B (en) * 2016-09-13 2022-02-01 松下知识产权经营株式会社 Common mode noise filter
KR102564591B1 (en) * 2016-09-13 2023-08-07 파나소닉 아이피 매니지먼트 가부시키가이샤 common mode noise filter
JP2019161092A (en) * 2018-03-15 2019-09-19 パナソニックIpマネジメント株式会社 Common mode noise filter
JP7126042B2 (en) 2018-03-15 2022-08-26 パナソニックIpマネジメント株式会社 common mode noise filter
JP2021521645A (en) * 2018-04-13 2021-08-26 トラファグ アクツィエンゲゼルシャフトTrafag Ag Manufacturing method of flat coil assembly and sensor head equipped with it
JP7145229B2 (en) 2018-04-13 2022-09-30 トラファグ アクツィエンゲゼルシャフト Manufacturing method of planar coil assembly and sensor head provided with the same
CN114823086A (en) * 2022-05-12 2022-07-29 重庆科新电气有限公司 A 4-segment layered 35kV coil with large air gap

Also Published As

Publication number Publication date
JP5964583B2 (en) 2016-08-03

Similar Documents

Publication Publication Date Title
JP5964583B2 (en) Multilayer coil and electronic component using the same
JP6455959B2 (en) Magnetic module for power inductor, power inductor and manufacturing method thereof
US9251943B2 (en) Multilayer type inductor and method of manufacturing the same
JP4821908B2 (en) Multilayer electronic component and electronic component module including the same
JP5168234B2 (en) Multilayer type common mode filter
JP5310726B2 (en) Electronic components
CN102804292B (en) Electronic component and method for producing the same
JP4737199B2 (en) Multilayer coil parts
KR101843283B1 (en) Coil Electronic Component
KR100644790B1 (en) Laminated coil component and method of producing the same
JP2014157919A (en) Electronic component
KR101832554B1 (en) Chip electronic component and manufacturing method thereof
JP2012064683A (en) Lamination coil
WO2010079804A1 (en) Electronic component
JP2014170773A (en) Multilayer coil and manufacturing method thereof
WO2012144103A1 (en) Laminated inductor element and method for manufacturing same
JP2010034171A (en) Laminated coil
JP2007027444A (en) Multilayer common mode choke coil and manufacturing method thereof
JP5327231B2 (en) Electronic components
JP5516552B2 (en) Electronic component and manufacturing method thereof
JP2010268261A (en) Method of manufacturing common mode noise filter
JP2000260621A (en) Stacked type common mode choke coil
JP7120465B2 (en) Resin multilayer substrate and its manufacturing method
JP2016157897A (en) Common mode noise filter
JP2005294637A (en) Laminated coil array

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160614

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160630

R150 Certificate of patent or registration of utility model

Ref document number: 5964583

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250