JP2013118370A - ビアホールめっき方法及びそれを用いて製造されたプリント回路基板 - Google Patents

Abstract

【課題】本発明は、ビアホールめっき方法及びそれを用いて製造されたプリント回路基板に関する。
【解決手段】本発明によるビアホールめっき方法は、プリント回路基板のビアホールにパターン（Ｐａｔｔｅｒｎ）めっきを施す第１めっき段階と、前記パターンめっきの上部にパターンフィル（Ｐａｔｔｅｒｎ ｆｉｌｌ）めっきを施す第２めっき段階と、を含み、高電流密度領域でのめっき厚さのばらつきを改善することができるとともに、ビアフィル性能を向上させることができるため、プリント回路基板の品質を著しく向上させることができる。
【選択図】図２

Description

本発明は、プリント回路基板に関し、より詳細には、ビアホールのめっき厚さのばらつきが改善されたプリント回路基板及びそのビアホールめっき方法に関する。

最近、電子機器及び製品の先端化による電子機器及び製品の小型化及び技術集積が益々発展しており、これに伴い、電子機器などに用いられるプリント回路基板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ：ＰＣＢ）の製造工程においても、小型化及び技術集積に応じた多様な変化が求められている。

前記プリント回路基板の製造方法に対する技術は、初期の単面基板から両面基板へ、また多層基板へ進んでおり、特に多層基板を製造するにあたり、最近いわゆるビルドアップ（ｂｕｉｌｄ ｕｐ）工法と呼ばれる製造方法が行われている。

前記多層基板の製造過程では、各層の回路パターン及び電子素子の間を電気的に連結するために、内部ビアホール（Ｉｎｎｅｒ Ｖｉａ Ｈｏｌｅ：ＩＶＨ）、ブラインドビアホール（Ｂｌｉｎｄ Ｖｉａ Ｈｏｌｅ：ＢＶＨ）またはスルーホール（Ｐｌａｔｅｄ Ｔｈｒｏｕｇｈ Ｈｏｌｅ：ＰＴＨ）などの様々なビアホールが形成される。

ビアホールは、基板にドリルを用いてビアホールを形成し、基板の表面及びビアホールの内周面にデスミア工程を行った後、ビアホールの内部空間をめっきにより満たす（ビアフィル：Ｖｉａ ｆｉｌｌ）ことで完成される。

この際、ビアホールを満たすためにはパターンフィル薬品の性能に依存しなければならないため、高電流密度領域（約１．４ＡＳＤ以上）では、めっき液中の抵抗によって急激なめっき厚さのばらつきが発生するという問題点がある。

これを解決するためにめっき電流密度を低めることができるが、これは、設備において設定されているめっき時間を変更しなければならないため、実際の量産において不可能な解決方法である。

また、単純にパターンフィルめっきを２回行う場合には、ビアフィルのためのしきい電流密度（１．０ＡＳＤ）を満たすことが困難であるため、所望の程度のビアフィル性能が得られないという問題点がある。

図１は上記のようにパターンフィルめっきを２回行ったビアホールの断面図である。図示されたように、ベース基板１２に形成されたビアホール１５に１次パターンフィルめっきを施して１次めっき層１３を形成し、さらに２次パターンフィルめっきを施して２次めっき層１４を形成する。

この際、１次めっき層１３のめっき厚さのばらつきを確保するために低電流を用いてめっきを行うため、２次めっき層１４にしきい電流密度の不足が発生して、ビアホールが完全に満たされず、ディンプルが発生する。

特開２００５−０１９５７７号公報 特開２０１０−０６７８９７号公報

本発明は、上記の問題点を解決するために導き出されたものであって、プリント回路基板におけるビアホールのめっき厚さのばらつきを改善するとともに、ビアフィル性能を向上させることができるビアホールめっき方法及びそれを用いて製造されたプリント回路基板を提供することをその目的とする。

上記の目的を果たすための本発明によるビアホールめっき方法は、プリント回路基板のビアホールにパターン（Ｐａｔｔｅｒｎ）めっきを施す第１めっき段階と、前記パターンめっきの上部にパターンフィル（Ｐａｔｔｅｒｎ ｆｉｌｌ）めっきを施す第２めっき段階と、を含むことができる。

また、前記第１めっき段階は、無電解めっき層を形成する無電解めっき段階と、電解めっき層を形成する電解めっき段階と、を含むことができる。

また、前記第２めっき段階は、前記第１めっき段階より高い粘度のめっき液を用いることができる。

尚、前記第２めっき段階は、前記第１めっき段階より少量の硫酸が含まれためっき液を用いることができる。

一方、本発明のビアホールめっき方法により製造されたプリント回路基板は、ビアホールが形成されたベース基板と、パターンめっきにより前記ビアホールの内部に形成された第１めっき層と、前記第１めっき層の上部に位置し、パターンフィルめっきにより形成される第２めっき層と、を含むことができる。

また、前記第１めっき層は、無電解めっきにより形成された無電解めっき層と、電解めっきにより形成された電解めっき層と、を含むことができる。

また、前記第２めっき層は、前記第１めっき層より高い粘度のめっき液で形成されることができる。

尚、前記第２めっき層は、前記第１めっき層より少量の硫酸が含まれためっき液で形成されることができる。

本発明によるビアホールめっき方法及びそれを用いて製造されたプリント回路基板は、高電流密度領域でのめっき厚さのばらつきを改善することができるとともに、ビアフィル性能を向上させることができるため、プリント回路基板の品質を著しく向上させることができる。

パターンフィルめっきを２回行ったビアホールの断面図である。 本発明のビアホールめっき方法を行ったビアホールの断面図である。 従来のめっき方法による工程能力を示したグラフである。 本発明のビアホールめっき方法による工程能力を示したグラフである。

以下、図面を参照して本発明の具体的な実施形態を説明する。しかし、これは例示に過ぎず、本発明はこれに制限されない。

本発明を説明するにあたり、本発明に係わる公知技術についての具体的な説明が本発明の要旨を不明瞭にする可能性があると判断される場合には、その詳細な説明を省略する。そして、後述する用語は本発明においての機能を考慮して定義された用語であり、これは使用者、運用者の意図または慣例などによって変わることができる。従って、その定義は本明細書の全体における内容を基に下すべきであろう。

本発明の技術的思想は請求範囲によって決まり、以下の実施形態は本発明の技術的思想を本発明が属する技術分野において通常の知識を有する者に効率的に説明するための一つの手段に過ぎない。

図２は本発明のビアホールめっき方法を行ったビアホールの断面図である。図２を参照すると、本発明のビアホールめっき方法は、第１めっき段階及び第２めっき段階を含むことができる。

まず、ビアホール１２５の形成過程について説明すると、ビアホール１２５が形成されるベース基板１２０は、プリント回路基板１００の原材料であり、銅張積層板（Ｃｏｐｐｅｒ Ｃｌａｄ Ｌａｍｉｎａｔｅ：ＣＣＬ）や熱硬化性樹脂組成物で含浸されたガラス繊維基材（熱硬化性樹脂組成物で含浸されたガラス繊維強化プリプレグ）で構成されることができる。このうち銅張積層板は、絶縁層及び銅膜を順に蒸着して形成された片面銅張積層板と、下端銅膜、絶縁層及び上端銅膜を順に蒸着して形成された両面銅張積層板と、を含む。

また、ビアホール１２５は、ベース基板１２０を貫通するスルーホール（Ｐｌａｔｉｎｇ Ｔｈｒｏｕｇｈ Ｈｏｌｅ：ＰＴＨ）により下部パターン１１０と連結される。Ｘ‐ｒａｙドリルやセンサドリルを用いて基準となる基準ホールを加工した後、ＣＮＣ（Ｃｏｍｐｕｔｅｒ Ｎｕｍｅｒｉｃａｌ Ｃｏｎｔｒｏｌ）ドリルを用いて、前記基準ホールを基準として基板上の所望の位置にビアホール１２５を形成することができる。

また、ＵＶ（Ｕｌｔｒａｖｉｏｌｅｔ）レーザーまたはＣＯ_２（Ｃａｒｂｏｎ ｄｉｏｘｉｄｅ）レーザーなどを用いてビアホール１２５を形成することができる。ここで、レーザーはこれに限定されず、様々なレーザー手段を用いてビアホール１２５を形成することができる。

次に、形成されたビアホール１２５に、各種汚染及び異物を除去するためのバリ取り及びデスミアを施すことが好ましい。バリ取りは、ホールをあける時に発生する銅箔の荒れ及びビア内壁の埃粒子と銅箔表面の埃、指紋などを除去するとともに、銅箔の表面に粗さを付与することにより、後続するめっき工程で銅の密着力を高める。

デスミアは、ホールをあける時に発生する熱によって基板を構成している樹脂が溶けてビアの内壁に付着するが、これを除去する作業である。ビアホール１２５の内壁に付着された樹脂は、銅めっきの品質を劣化させる決定的な要因となる。

一方、前記第１めっき段階は、パターン（ｐａｔｔｅｒｎ）めっきを行う段階であり、パターン形成と同時に行われることができる。前記第１めっき段階は、無電解めっき層を形成する無電解めっき段階と、電解めっき層を形成する電解めっき段階と、を含むことができる。より詳細には、化学銅めっきなどの無電解銅めっき（ｅｌｅｃｔｒｏｌｅｓｓ ｃｏｐｐｅｒ ｐｌａｔｉｎｇ）を施した後、蒸着されたシード層（ｓｅｅｄ ｌａｙｅｒ）を用いて電解銅めっき（ｅｌｅｃｔｒｉｃ ｃｏｐｐｅｒ ｐｌａｔｉｎｇ）を順に施すことにより行われる。

上記のように第１めっき段階で行われるパターンめっきは、めっき厚さのばらつきが低いため、第１めっき段階によりめっき厚さのばらつきを確保するとともに、ビアホール１２５の内部サイズを減少させることにより、後で行われる第２めっき段階でビアホール１２５を容易に満たすようにするための段階である。

第１めっき段階の後に行われる第２めっき段階では、第１めっき段階より高い粘度のめっき液を用いることができ、前記第１めっき段階より少量の硫酸が含まれためっき液を用いることが好ましい。ここで、硫酸はめっき液中の抵抗を減少させる物質であり、第２めっき段階では第１めっき段階より少量の硫酸が含まれるが、第１めっき段階によってビアホール１２５のサイズが小さくなるため、パターンフィル及びビアフィルを同時に行う場合よりは多量の硫酸を用いてもビアフィル性能を確保することができて、めっき厚さのばらつきを減少させることができる。

一方、本発明によるビアホールめっき方法により製造されたプリント回路基板１００は、ベース基板１２０と、第１めっき層１３０と、第２めっき層１４０と、を含むことができる。

前記ベース基板１２０には、基板の上層と下層を連結するビアホール１２５が形成される。また、前記第１めっき層１３０は、パターンめっきにより形成され、無電解めっきにより形成された無電解めっき層及び電解めっきにより形成された電解めっき層を含むことができる。

上記したように、前記第１めっき層は、化学銅めっきなどの無電解銅めっきを施した後、蒸着されたシード層を用いて電解銅めっきを順に施すことにより形成される。

また、前記第２めっき層１４０は、第１めっき層１３０の上部に位置し、第１めっき層１３０より高い粘度のめっき液で形成されることができる。好ましくは、前記第１めっき層１３０より少量の硫酸が含まれためっき液で形成されることができる。硫酸は、めっき液中の抵抗を減少させる物質であり、第２めっき層を形成するめっき液が第１めっき層を形成するめっき液より高い粘度を有するようにして、ビアフィル性能を確保することができる。

図３は従来のめっき方法による工程能力を示したグラフであり、図４は本発明のビアホールめっき方法による工程能力を示したグラフである。

図３及び図４を参照して、従来のビアホールめっき方法によるめっき厚さのばらつきと本発明のビアホールめっき方法によるめっき厚さのばらつきを比較すると、図３に図示されたように、従来のビアホールめっき方法を施す場合には、めっき厚さのばらつきの工程能力指数（Ｃｐｋ）値が０．７８にすぎない。

しかし、図４に図示されたように、本発明によるビアホールめっき方法を用いる場合には、めっき厚さのばらつきの工程能力指数値が１．１４に達しており、本発明によると、めっき厚さのばらつきが従来より約３０％改善されることが分かる。

図３及び図４に示したＬ＆Ｌ（規格下限）は１５であり、Ｕ＆Ｌ（規格上限）は３１であって、サンプル数は２３個である。

なお、本明細書において、「パターンめっき上にパターンフィルめっきを施す」とは、「パターンめっき」上に直接「パターンフィルめっき」を施す場合だけでなく、「パターンめっき」と「パターンフィルめっき」との間に他の構成要素を介する場合も含む。また、「第１めっき層上に第２めっき層を形成する」とは、「第１めっき層」上に直接「第２めっき層」を形成する場合だけでなく、「第１めっき層」と「第２めっき層」との間に他の構成要素を介する場合も含む。

以上、代表的な実施形態を参照して本発明について詳細に説明したが、本発明に属する技術分野において通常の知識を有する者であれば、上述の実施形態に対して本発明の範囲を外れない限度内で多様な変形が可能であることを理解するのであろう。
従って、本発明の権利範囲は上述の実施形態に限定されてはならず、後述する特許請求範囲だけでなくこの特許請求範囲と均等なものによって決められるべきである。

１００ プリント回路基板
１１０ 下部パターン
１２０ ベース基板
１２５ ビアホール
１３０ 第１めっき層
１４０ 第２めっき層

Claims (9)

1. プリント回路基板のビアホールにパターン（Ｐａｔｔｅｒｎ）めっきを施す第１めっき段階と、
   前記パターンめっき上にパターンフィル（Ｐａｔｔｅｒｎ ｆｉｌｌ）めっきを施す第２めっき段階と
   を含むビアホールめっき方法。
2. 前記第１めっき段階は、
   無電解めっき層を形成する無電解めっき段階と、
   電解めっき層を形成する電解めっき段階と、を含む、請求項１に記載のビアホールめっき方法。
3. 前記第２めっき段階は、前記第１めっき段階より高い粘度のめっき液を用いる、請求項１または２に記載のビアホールめっき方法。
4. 前記第２めっき段階は、前記第１めっき段階より少量の硫酸が含まれためっき液を用いる、請求項３に記載のビアホールめっき方法。
5. ビアホールが形成されたベース基板と、
   パターンめっきにより前記ビアホールの内部に形成された第１めっき層と、
   パターンフィルめっきにより前記第１めっき層上に形成される第２めっき層と
   を含むプリント回路基板。
6. 前記第１めっき層は、
   無電解めっきにより形成された無電解めっき層と、
   電解めっきにより形成された電解めっき層と、を含む、請求項５に記載のプリント回路基板。
7. 前記第２めっき層は、前記第１めっき層より高い粘度のめっき液で形成される、請求項５または６に記載のプリント回路基板。
8. 前記第２めっき層は、前記第１めっき層より少量の硫酸が含まれためっき液で形成される、請求項７に記載のプリント回路基板。
9. ベース基板のビアホールにパターン（Ｐａｔｔｅｒｎ）めっきを施す第１めっき段階と、
   前記パターンめっき上にパターンフィル（Ｐａｔｔｅｒｎ ｆｉｌｌ）めっきを施す第２めっき段階と
   を含むプリント回路基板の製造方法。

Images