[go: up one dir, main page]

JP2013115362A - 窒化物半導体ダイオード - Google Patents

窒化物半導体ダイオード Download PDF

Info

Publication number
JP2013115362A
JP2013115362A JP2011262557A JP2011262557A JP2013115362A JP 2013115362 A JP2013115362 A JP 2013115362A JP 2011262557 A JP2011262557 A JP 2011262557A JP 2011262557 A JP2011262557 A JP 2011262557A JP 2013115362 A JP2013115362 A JP 2013115362A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
layer
diode
gan
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011262557A
Other languages
English (en)
Other versions
JP5841417B2 (ja
Inventor
Akihisa Terano
昭久 寺野
Kazuhiro Mochizuki
和浩 望月
Tomonobu Tsuchiya
朋信 土屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2011262557A priority Critical patent/JP5841417B2/ja
Priority to US13/684,508 priority patent/US8896027B2/en
Publication of JP2013115362A publication Critical patent/JP2013115362A/ja
Application granted granted Critical
Publication of JP5841417B2 publication Critical patent/JP5841417B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/854—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6738—Schottky barrier electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/675—Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】高耐圧、低逆方向リーク電流特性を有する二次元電子ガスを導電層とした性能の高い窒化物半導体ダイオードを提供する。
【解決手段】窒化物半導体積層膜の上面に塩素ガスを用いたドライエッチングにより形成した凹部６の底面および側面部に対して、所望の不純物を拡散させる、または所望の不純物を添加した窒化物半導体を再成長することにより、アノード電極７が接触する窒化物半導体積層膜の側面部を高抵抗化させ、逆方向リーク電流を低減する。
【選択図】図１

Description

本発明は、窒化物半導体ダイオードに関し、特に、バンドギャップエネルギーの異なる窒化物半導体層を積層したときのヘテロ接合によって生じる２次元電子ガス（２ＤＥＧ）を導電層とし、前記窒化物半導体層の積層膜の側面に対してショットキー接合するアノード電極を備えた窒化物半導体ダイオードに適用して有効な技術に関する。
近年、ＳｉＣ（炭化ケイ素）またはＧａＮ（窒化ガリウム）などのワイドギャップ半導体を用いた電子デバイス素子が、パワーエレクトロニクス応用を目的として盛んに開発が進められている。
ＧａＮ（窒化ガリウム）に代表される窒化物半導体を用いた装置では、例えばノンドープのＡｌＧａＮ／ＧａＮヘテロ接合を利用した横型デバイスの開発が盛んに行われている。
特徴として、大きなバンドオフセットと、ヘテロ接合界面に生じる自然分極と、強いピエゾ分極との影響によって、接合界面近傍のＧａＮ側にはノンドープながら２次元電子ガス（2 Dimensional Electron Gas：以降２ＤＥＧと略す）からなる導電層が発生する。
この２ＤＥＧ導電層は、高い電子移動度と高い電子濃度（１０１３ｃｍ−２オーダー）を有するため、ＡｌＧａＮ／ＧａＮヘテロ構造を利用したＨＥＭＴ（High Electron Mobility Transistor）素子は、高周波回路への搭載をはじめ、近年パワーエレクトロニクス向けにＤＣ−ＤＣコンバータ回路などに搭載され製品化されている。
また、上記ヘテロ構造を用いた横型ダイオードに関しても、パワーエレクトロニクス応用を想定した開発が進められており、順方向特性を改善するため、ヘテロ接合を多層化することで、２ＤＥＧからなる導電層を縦方向（基板の主面に対して垂直な方向）に複数積層して、上方から見たときの単位面積あたりの電流密度を増大させる試みがなされている。
これに関して、特許文献１（特開２００９−１１７４８５号公報）には、多層化したヘテロ接合を有する横型ダイオードにおいて、アノード電極とカソード電極をヘテロ接合の側面部に形成することで、下層方向に位置する２ＤＥＧ導電層に対してもアクセス抵抗を低く抑えることが記されている。
また、非特許文献１には、３層の２ＤＥＧ導電層に対して、リセス構造により前記３層の２ＤＥＧ導電層側面部にアノード電極とカソード電極を形成することで、５２ｍΩｃｍ２のオン抵抗、および９４００Ｖの逆方向ブレークダウン電圧を得ることが記載されている。
特開２００９−１１７４８５号公報
T. Ueda et al. Phys.Status Solid B 247,No.7 (2010)
特許文献１および非特許文献１に記載された２ＤＥＧ導電層側面部への電極形成は、複数の２ＤＥＧ導電層をドリフト層とした窒化物半導体横型ダイオードにおいて順方向電流密度を増大させる上で有効な手法である。
２ＤＥＧ導電層の側面にアノード（ショットキー）電極を形成する際には、まず基板上にエピタキシャル成長したＧａＮ、ＡｌＧａＮなどのバンドギャップエネルギーが異なる複数の窒化物半導体からなる積層膜を用意する。続いて、前記積層膜のドリフト層以外の領域を、例えば塩素ガスを用いたドライエッチング法を用いて加工・除去して、２ＤＥＧ導電層およびヘテロ接合部を含む前記積層膜の側面を露出させるように凹部を形成し、前記凹部に露出したヘテロ接合部を含む前記側面に接するアノード（ショットキー）電極を形成する。その後、前記積層膜を挟んで前記凹部の反対側に形成された他の凹部内の前記積層膜側面にカソード（オーミック）電極を形成することで横型ダイオードが完成する。
しかしながら、上記工程により作製した横型ダイオードは、逆方向リーク電流が大きく、所望の耐圧特性が得られず、窒化物半導体ダイオードの性能が低下する課題がある。
本発明の目的は、窒化物半導体ダイオードの性能を向上させることにある。
本発明の前記の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
代表的なものとして、基板と、前記基板上に形成された第１窒化物半導体層および前記第１窒化物半導体層よりもバンドギャップエネルギーが大きい第２窒化物半導体層が積層されたヘテロ接合型の積層膜と、前記積層膜の側面にオーミック接続されたカソード電極と、アノード電極とを備え、前記積層膜は、前記第１窒化物半導体層および前記第２窒化物半導体層の界面であるヘテロ接合面の深さに達する凹部を備え、前記凹部において、Ｃ（炭素）、Ｆｅ（鉄）、Ｚｎ（亜鉛）、Ｍｇ（マグネシウム）の群から選択された少なくとも１種類以上の不純物が注入された領域を備え、前記アノード電極は、前記領域に接して前記積層膜とショットキー接続していることを特徴とする窒化物半導体ダイオードがある。
本発明によれば、窒化物半導体ダイオードの性能を向上させることができる。
本発明の実施の形態１である窒化物半導体ダイオードを示す断面図である。 本発明の実施の形態２である窒化物半導体ダイオードを示す断面図である。 本発明の実施の形態２である窒化物半導体ダイオードを示す平面図である。 本発明の実施の形態２である窒化物半導体ダイオードの製造工程を示す断面図である。 図４に続く製造工程中の窒化物半導体ダイオードの断面図である。 図５に続く製造工程中の窒化物半導体ダイオードの断面図である。 図６に続く製造工程中の窒化物半導体ダイオードの断面図である。 本発明の実施の形態３である窒化物半導体ダイオードを示す断面図である。 ＧａＮ内における深さ方向のＺｎの濃度分布を示すグラフである。 窒化物半導体層内にＺｎまたはＭｇを拡散する熱処理条件に対する最大ｐ型不純物濃度、ｐ型不純物拡散深さ、最大酸素濃度、逆方向リーク電流、およびブレークダウン電圧を示す表である。 比較例として示すプレーナ構造の横型ダイオードの断面図である。 比較例として示すリセス構造の横型ダイオードの断面図である。 比較例として示すプレーナ構造の横型ダイオードの平面図である。 リセス構造およびプレーナ構造の横型ダイオードの逆方向特性を示すグラフである。 比較例として示す縦型ダイオードの断面図である。 縦型ダイオードの順方向特性を示すグラフである。 縦型ダイオードの順方向特性を示すグラフである。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。
また、以下の実施の形態で用いる図面においては、平面図であっても図面を見易くする
ために部分的にハッチングを付す場合がある。
（実施の形態１）
はじめに、本発明者らが行った実験結果について説明する。本発明者らは、特許文献１および非特許文献１に記載されているような横型ダイオードの逆方向特性に関する知見を得るため、ＡｌＧａＮ／ＧａＮシングルヘテロ構造を有するエピタキシャル基板を使って、図１１および図１２に示す構造を有する２種類の横型ダイオードを試作し、両者の逆方向特性を比較・評価した。なお、ここでいうリセス構造とは、基板表面に形成した凹部内に設けた電極を含む素子の構造を指すものとする。
比較例のダイオードのエピタキシャル構造は、図１１および図１２の断面図に示すように、サファイアからなる基板１上にＧａＮからなる膜厚３.０μｍの高抵抗バッファ層２と、アンドープのＡｌＧａＮからなる膜厚２５ｎｍのバリア層３と、アンドープＧａＮからなる膜厚５ｎｍのキャップ層４とを有するものである。ＧａＮからなる高抵抗バッファ層２上にはバリア層３が形成され、バリア層３上にはキャップ層４が形成されている。
高抵抗バッファ層２とバリア層３とはヘテロ接合を有し、それらの界面を含む高抵抗バッファ層２内には２次元電子ガスからなる導電層５が存在している。
導電層５はヘテロ接合部の高抵抗バッファ層２の上面近傍を含む高抵抗バッファ層２内において、二次元電子ガスが前記ヘテロ接合界面に沿う方向に広がることにより形成された層である。二次元電子ガスは、バンドギャップが小さい第１窒化物半導体層と、その上の、バンドギャップが第１窒化物半導体層よりも大きい第２窒化物半導体層とからなるヘテロ接合部において、第１窒化物半導体層内の上部の近傍に平面的に広がるように形成された、電子が多く溜まっている状態である。ショットキーバリアダイオードを動作させた際には、導電層５内を電流がアノード電極からカソード電極に向かって流れる。
次に、試作した比較例である２種類の横型ダイオードについて図１１、および図１２を用いて説明する。
図１１は、前述したエピタキシャル層の表面上のみにショットキー電極であるアノード電極７ａと、オーミック電極であるカソード電極８を形成したプレーナ構造の横型ダイオードの断面図であり、前記電極が設けられる領域のエピタキシャル層に対して、塩素ガスを用いたドライエッチングは施されていない。
これに対して図１２は、塩素ガスを用いたドライエッチングにより前記エピタキシャル層の一部を上面から加工して、２次元電子ガスからなる導電層５の側面を含む窒化物半導体の積層膜側面を露出させるように凹部６を前記積層膜を挟んで形成した後、当該積層膜側面に接触するように、一方の凹部６内にアノード電極７を形成し、もう一方の凹部６内にカソード電極８ａを形成した、リセス構造の横型ダイオードである。
図１１および図１２に示す構造において、アノード電極７、７ａは３００ｎｍ厚のＰｄ（パラジウム）からなる電極であり、カソード電極８はＴｉ／Ａｌ電極である。つまり、カソード電極８はＴｉ（チタン）膜上にＡｌ（アルミニウム）膜を形成した積層構造を有している。図１２においても、図１１と同様に導電層５の底部の輪郭を破線により示している。
ここで、図１１に示すダイオードの平面図を図１３に示す。また、図１２の平面図も図１３と同様の構造となる。図１３には、アノード電極７ａ、カソード電極８およびバリア層３を示しており、バリア層３上に形成されているキャップ層４（図１１参照）などは図示していない。アノード電極７ａおよびカソード電極８の寸法は、図１３の平面図に示す通り、何れも３００μｍ×１.０ｍｍである。つまり、長手方向の長さＷａｃは１.０ｍｍであり、当該方向に直交する方向の長さＬ１、Ｌ２は何れも３００μｍである。このように長手方向に延在するアノード電極７ａおよびカソード電極８が前記長手方向に直交する方向に並ぶようにそれぞれの電極を配置している。平面視において、バリア層３はアノード電極７ａおよびカソード電極８の周囲を囲むように形成されている。なお、アノード電極７ａおよびカソード電極８間の長さＬａｃは１５０μｍである。
図１４に、試作した比較例の横型ダイオードの逆方向特性を評価した実験の結果を示す。
図１４に示すように、特性線１（実線）で示したプレーナ構造のダイオード（図１１参照）の場合、逆方向電圧を１ｋＶ以上印加した場合でもブレークダウンには至らず、逆方向リーク電流は１ｋＶまで１〜２×１０−５Ａ／ｍｍのほぼ一定な値であった。
これに対して特性線２（破線）で示したリセス構造のダイオード（図１２参照）の場合は、逆方向電圧の増加に伴いリーク電流も増加し、逆方向電圧を１００Ｖ印加したところでブレークダウンしてしまった。
この実験結果によれば、塩素ガスを用いたドライエッチングにより加工し露出させたヘテロ接合側面に対して、アノード電極、およびカソード電極をそれぞれ形成したリセス構造の横型ダイオードは、ドライエッチングを施さないプレーナ構造のダイオードに比べて逆方向特性の著しい劣化が観測された。
この現象に関して、本発明者らは塩素ガスを用いたドライエッチングが窒化物半導体に与える影響について調べるため、縦型ショットキーバリアダイオードを用いた実験を行い検討した。
当該実験には、図１５に示すように、ｎ型ＧａＮ基板１６上に、Ｓｉドーピング濃度が２×１０１６ｃｍ−３であり、膜厚が１２μｍである低濃度ｎ型ＧａＮ層１７をエピタキシャル成長した基板を用いた。
ｎ型ＧａＮ基板裏面には、カソード（オーミック）電極８ｂとしてＴｉ／Ａｌ電極を設け、表面側の低濃度ｎ型ＧａＮ層１７上には、膜厚が３００ｎｍのＰｄ（パラジウム）からなるアノード（ショットキー）電極７ａ（電極サイズは３００μｍφ）を設けている。
本実験では、アノード電極７ａ形成前の処理として、低濃度ｎ型ＧａＮ層１７の上面に対して塩素ガスを用いたドライエッチングを施したダイオード（Ａ）と、前記ドライエッチングを行わずに、エピタキシャル成長後の低濃度ｎ型ＧａＮ層１７表面にアノード電極７を形成したダイオード（Ｂ）の２種類の縦型ダイオードを作製した。なお、前記ドライエッチングによるエッチング量は１００ｎｍとする。
図１６および図１７に、図１５に示す比較例の縦型ダイオードの順方向特性を評価した結果を示す。図１６および図１７に示すグラフでは、横軸を順方向電圧とし、縦軸を順方向電流としている。
図１６に示す結果によれば、微小電流領域での電流の立ち上がりは、ドライエッチングを行っていないダイオード（Ｂ）に比べて、ドライエッチングを行ったダイオード（Ａ）の方が約０．５Ｖ程度低電圧側にシフトしており、ショットキー障壁高さφｂは、ダイオード（Ｂ）が約１．２ｅＶであるのに対して、ダイオード（Ａ）は約０．６５ｅＶにまで低下していることが観測された。しかし、ショットキー接合の良否を表すｎ値は、ダイオード（Ｂ）が約１．０２であるのに対して、ダイオード（Ａ）は１．０７とほぼ同等であり、ドライエッチングによるショットキー接合自体の劣化はほとんど観測されなかった。
さらに図１７に示す結果によれば、電流の立上り電圧は、図１６と同様に、ダイオード（Ｂ）に比べてダイオード（Ａ）は約０．５Ｖ程度低電圧側にシフトしているが、素子抵抗を示す電流の傾きには差異は見られなかった。
以上の実験結果から鑑みて、塩素ガスを用いたドライエッチングの窒化物半導体に与える影響としては、図１７のグラフに示すように、素子抵抗を示す立上り後の電流の傾きに差異が見られないことから、エッチングによって露出した窒化物半導体面が高抵抗化しているのではないことが推察される。
また、図１６のグラフに示すように、ｎ値が良好なことから、窒化物半導体表面に対する物理的または化学的な損傷は小さく、比較的清浄な窒化物半導体表面を保持したままであることが分かる。ただし、φｂが低下していることから、エッチングに曝された窒化物半導体の最表層にはドナー（キャリア）が生じて低抵抗化しているものと推察される。
したがって、リセス構造の横型ダイオードの逆方向特性の劣化は、上記エッチングに曝された窒化物半導体の最表面に生じたドナー（キャリア）の影響によりアノード電極が接触する窒化物半導体面が低抵抗化し、アノード電極および窒化物半導体間のφｂが低下したことで、アノード（ショットキー）電極からのリーク電流が増大し、十分な逆方向耐圧が得られないことが原因であると推測される。
また、上記の２ＤＥＧ（二次元電子ガス）を導電層とした横型ダイオードの場合、導電層には特にｎ型の不純物を添加していないため、逆方向特性は前記プレーナ型に見られたような、逆方向電圧に対してある一定のリーク電流をもって推移する傾向を示すことが正常であると考えられる。
これに対して、本発明者らは、ＧａＮ、ＡｌＧａＮなどのバンドギャップの異なる窒化物半導体積層膜のヘテロ接合界面に生じる２ＤＥＧ（二次元電子ガス）導電層をドリフト層とし、周知のドライエッチング法を用いて前記積層膜を加工・除去することで露出した前記積層膜の側面に対してショットキー接合する電極を備えた横型ダイオードにおいて、被ドライエッチング面のドナー（キャリア）を補償して、上記した逆方向特性を向上させることを見出した。
したがって、塩素ガスを用いたドライエッチングによって形成した凹部の側面部、すなわち２ＤＥＧ導電層を含む窒化物半導体積層膜からなるヘテロ接合の側面にアノード（ショットキー）電極を形成しても、逆方向特性は前記プレーナ型と同等の傾向を示す構造を実現することが好ましい。
これに対して、本発明者らは鋭意検討し、ＧａＮ、ＡｌＧａＮなどのバンドギャップの異なる窒化物半導体積層膜のヘテロ接合界面に生じる２ＤＥＧ導電層をドリフト層とし、周知のドライエッチング法を用いて前記窒化物半導体積層膜の所望の領域を加工・除去することで露出した二次元電子ガスからなる導電層側面を含む窒化物半導体積層膜の側面方向に対してショットキー接合する電極を備えた横型ダイオードにおいて、以下のことを見出した。すなわち、本発明者らは、上記ドライエッチングに曝された窒化物半導体積層膜凹部のアノード電極を形成する領域に対して、少なくともその側面部に（１）半絶縁性、もしくは高抵抗な窒化物半導体層を再成長する、および（２）ｐ型不純物を拡散させる、ことで被ドライエッチング面のドナー（キャリア）を補償して、前記目標とした横型ダイオードの逆方向特性を実現できることを見出した。
以下に本発明の実施の形態と効果について、図面を参照しながら説明する。
まず、本発明の実施の形態である窒化物半導体ダイオードの構造について説明する。図１は、本実施の形態に係る窒化物半導体ダイオードの断面図である。
図１に示す窒化物半導体ダイオードでは、比較例の窒化物半導体ダイオードと比較がしやすいように、図１１および図１２に示したエピタキシャル構造と同一のものを用いており、各電極の寸法、配置も図１３に示す通りであるものとする。図１に示す窒化物半導体ダイオードは、図１２に示す構造と同様に凹部６内に形成されたアノード電極７と、図１１に示す構造と同様に積層膜上に形成されたカソード電極８とを有している。カソード電極８とアノード電極７とは互いに離間している。なお、凹部６の深さは積層膜の上面から例えば５０ｎｍ程度であるものとする。
図１に示すように、本実施の形態の特徴であるアノード電極７の形成領域に設けられた凹部６は、塩素ガスを用いたドライエッチングにより形成されており、凹部６の底面、および側面には、不純物であるＣ（炭素）を添加したＧａＮからなる再成長層（エピタキシャル成長層）９が形成されている。つまり、基板１上には高抵抗バッファ層２、バリア層３、キャップ層４が順次形成されており、高抵抗バッファ層２、バリア層３、キャップ層４からなる積層膜の上面をエッチングすることで形成された凹部６内にはアノード電極７が形成され、アノード電極７と前記積層膜との間には再成長層９が形成されている。図１では、導電層５の底部の輪郭を破線により示している。
なお、カソード電極８はアノード電極７のようなエッチングにより形成した凹部側面ではなく、平面上に形成している。これは、二次元電子ガス層である導電層５が一層である場合、特にリセス構造としなくても、導電層に対して十分に低いオーム性接触を得ることが可能なためである。
塩素ガスを用いたアノード電極形成領域の凹部形成からアノード電極形成に至るまでの工程では、ＳｉＯ２膜をマスクとして塩素ガスを用いたドライエッチングによりアノード電極形成領域のみに凹部６を形成した後、そのまま前記ＳｉＯ２膜をマスクとして、該凹部の底面、および側面にＣ（炭素）を添加したＧａＮからなる再成長層９を２０ｎｍの厚さで再成長（エピタキシャル成長）させる。この時、ＧａＮからなる再成長層９は前記ＳｉＯ２膜上に成長されないため、窒化物半導体面が露出した凹部６の内壁および底部のみに選択的に成長形成される。
なお、窒化物半導体の結晶成長においてエピタキシャル層にＣ（炭素）を添加する方法としては、例えば周知のＭＯＶＰＥ（Metal-Organic Vapor Phase Epitaxy；有機金属化学気相エピタキシー）成長法を用い、その際に成長圧力を減圧する方法がある。また、ＭＯＶＰＥ成長法を用いる際は、さらに成長圧力を制御することで、添加するＣ（炭素）の濃度を容易に調整することができる。本実施の形態の窒化物半導体ダイオードにおいて再成長層９を形成する際の再成長圧力は５０ｋＰａであり、ＧａＮからなる再成長層９中のＣ濃度は４×１０１６ｃｍ−３である。
その後、Ｃ（炭素）を添加したＧａＮからなる再成長層９が成長された当該凹部６を完全に埋込むようにＰｄ（パラジウム）からなるアノード電極７を形成することで、アノード電極形成工程は完了する。アノード電極７は、例えばリフトオフにより形成することができる。アノード電極７は、例えばＮｉ（ニッケル）膜上にＡｕ（金）膜を形成した積層構造を有するものでもよい。
そして、所望の平坦部にカソード電極８を形成して完成した本発明の横型ダイオードの逆方向特性を評価した結果、逆方向電圧を１ｋＶまで印加した場合でもブレークダウンには至らず、前述したプレーナ構造のダイオードと同様にほぼ一定の逆方向リーク電流値を示しながら推移する傾向を示した。この時のリーク電流レベルは６．０×１０−６〜７．０×１０−６Ａ／ｍｍの範囲であり、前記プレーナ構造のダイオードよりもリーク電流は低減した。
これは、不純物としてＣ（炭素）を添加したＧａＮ層がもつ高抵抗特性と、再成長時に基板に加わる１０００℃以上の熱との相乗効果により、ドライエッチング曝露面に生じたドナー（キャリア）が補償されるとともに、Ｃ添加ＧａＮ層によってヘテロ接合側面が適切な状態で保護されたことと、二次元電子ガスからなる導電層を含む積層膜の側面に対して、アノード電極が直接接触しない構造となったこととが原因として考えられる。ここでは、凹部近傍の積層膜内を高抵抗化することを目的としてＣ（炭素）などの不純物を添加しているため、当然カソード電極近傍よりもアノード電極近傍の積層膜内の前記不純物濃度は高くなる。
このように、ドライエッチングにより加工して露出させた上記ヘテロ接合を含む積層膜の側面に対してショットキー接続するアノード電極を設けた窒化物半導体ダイオードにおいて、本実施の形態の窒化物半導体ダイオードは、Ｃ（炭素）などの不純物を導入しない場合のショットキーバリアダイオードに比べて逆方向リーク電流が小さく、かつ高い耐圧特性を有する窒化物半導体ダイオードを実現することができる。これにより、窒化物半導体ダイオードの性能を向上させることができる。
なお、再成長層９の添加不純物を、Ｃ（炭素）に代えてＦｅ（鉄）を添加したＧａＮ層である再成長層９を形成して、上記と同様の横型ダイオードを作製した窒化物半導体ダイオードの実施形態について説明する。このときの再成長層９のＦｅ濃度は５×１０１７ｃｍ−３、膜厚は１００ｎｍである。再成長したＧａＮ層（再成長層）に添加する不純物、濃度および膜厚以外は、上記した図１に示す構造と同じ構造であるものとする。
上記のようにＦｅ（鉄）を導入した再成長層９を設けることで完成した横型ダイオードについて逆方向特性を評価した結果、Ｆｅ（鉄）を導入した構造においても、前記プレーナ型と同様に逆方向電圧を１ｋＶまで印加した場合でもブレークダウンには至らず、リーク電流は８．０〜９．０×１０−7Ａ／ｍｍと低く良好であった。
また、上記した再成長層９の添加不純物を、Ｃ（炭素）またはＦｅ（鉄）ではなくＭｇ（マグネシウム）とした場合の窒化物半導体ダイオードの実施形態について説明する。このときの再成長層９のＭｇ濃度は１×１０１７ｃｍ−３、膜厚は５０ｎｍである。なお、この場合の窒化物半導体ダイオードの構造も、再成長したＧａＮ層（再成長層）に添加する不純物、濃度および膜厚以外は、図１を用いて説明した構造と同じである。
完成した本発明の横型ダイオードについて逆方向特性を評した結果、再成長層９にＭｇ（マグネシウム）を添加した当該構造において、逆方向電圧を１ｋＶまで印加した場合にブレークダウンには至らなかったが、リーク電流は不安定な値を示した。
詳細には、１回目の逆方向電圧印加では、リーク電流は３．０×１０−５〜９．０×１０−６Ａ／ｍｍの範囲で変動していたが、２回目以降は８．０〜９．０×１０−６Ａ／ｍｍの範囲に安定した。
これは、Ｍｇ（マグネシウム）を添加したＧａＮ層（再成長層）中に含まれる高濃度の水素に関係しているものと考えられ、１回目の逆方向電圧印加によって生じた熱の影響により、Ｍｇ添加ＧａＮ層に含まれていた水素が半導体中を移動・脱離する現象を起こしたためにリーク電流が不安定となり、２回目以降はすでに水素脱離が完了しているため、リーク電流値が安定していたものと推測される。
これに関して、本発明者らはＭｇ添加ＧａＮ層再成長後に、窒素雰囲気中にて７００℃、３０分の熱処理を行い、続いてアノード電極を形成し、その後ダイオードを作製・評価したところ、逆方向リーク電流の変動は観測されなかったことを確認した。
以上、再成長層に添加したＣ、ＦｅおよびＭｇの前記３元素は、窒化物半導体結晶成長技術の分野において、すでに周知のものであるため、製法上適用しやすい材料である。本実施の形態の窒化物半導体ダイオードでは、ドライエッチングによって形成した窒化物半導体の凹部に露出したヘテロ接合体の側面に対して、前記Ｃ、ＦｅおよびＭｇの３元素の中から選択された不純物を添加した窒化物半導体層を再成長することで、アノード電極からのリーク電流を低減し、ダイオードの逆方向耐圧を前記プレーナ構造並みに向上させることを可能としている。
本発明者らの検討によれば、添加する不純物の濃度としては、ＣまたはＦｅを注入する場合は４×１０１６ｃｍ−３以上とし、また、不純物としてＭｇを添加する場合は、１×１０１７ｃｍ−３以上とすることが好ましい。これらの値未満の濃度で各不純物を導入して再成長層を形成すると、十分に真性度の高い再成長層、または低濃度かつ高抵抗なｐ型の導電型を有する再成長層が得られず、ショットキー接合すべき積層膜の側壁がｎ型化してしまい、ショットキーバリアダイオードの逆方向耐圧が低下する問題、または逆方向リーク電流が増大する問題などが発生する。
また、上記不純物を添加した窒化物半導体層（再成長層）は非常に高抵抗であるため、必要以上に膜厚が厚いと、順方向における抵抗成分となり素子抵抗が増大する。本発明者らの検討によれば、再成長層の膜厚は１５０ｎｍ以下であることが望ましく、より好ましくは１００ｎｍ以下であることが望ましい。
言い換えれば、前記再成長層が１ｎｍの薄い膜厚で存在するだけでも、再成長層が無い場合に比べてダイオードの逆方向特性を著しく改善することができる。
本実施の形態では、再成長層としてＧａＮを用いたが、特にＧａＮである必要は無く、ＧａＮの他、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮまたはＩｎＧａＮなどを用いてもよい。ただし、ＧａＮよりもバンドギャップエネルギーの大きい窒化物半導体材料を用いた場合、再成長層と前記凹部に露出した窒化物半導体面の側面部との間で、２ＤＥＧが生じる可能性があるため、再成長層材料としては、ＧａＮに比べてバンドギャップエネルギーがあまり大きくならない材料であることが望ましい。
また、ＧａＮ以外の材料を選択した場合は、選択的にエピ成長することができないため、再成長後に不要な再成長層を除去する工程が増える。
（実施の形態２）
次に、本発明の実施の形態２である窒化物半導体ダイオードの実施形態について説明する。図２および図３は、それぞれ本実施の形態に係る窒化物半導体ダイオードの断面図および平面図である。
本実施の形態に係る窒化物半導体ダイオードの構造は、前記実施の形態１に述べた窒化物半導体ダイオードと同様に、アノード電極形成領域に塩素ガスを用いたドライエッチングを行い凹部を形成した横型ダイオードであり、ＡｌＧａＮ層とその下層のＧａＮ層の積層膜からなるヘテロ接合数を３つとしたことで、二次元電子ガスからなる導電層が３層設けられているものである。
これにより、図１に示す構造のように導電層が単層の場合に比べて、順方向特性における電流密度が増大するとともに、導電層のシート抵抗も低減するため、オン抵抗およびオン電圧の低減が可能となる。
図２に示すように、本実施の形態の窒化物半導体ダイオードを構成するエピタキシャル層は、サファイアからなる基板１上に形成された高抵抗バッファ層２、バリア層３、中間ＧａＮ層１１およびキャップ層４を有している。高抵抗バッファ層２は膜厚３．０μｍのＧａＮからなりＣ（炭素）が２．０〜４．０×１０１６ｃｍ−３の濃度範囲でドープ（導入）されている。バリア層３は膜厚２０ｎｍのＡｌＧａＮからなりＣ（炭素）が２．０〜４．０×１０１６ｃｍ−３の濃度範囲でドープされている。中間ＧａＮ層１１は膜厚１００ｎｍのＧａＮからなりＣ（炭素）が２．０〜４．０×１０１６ｃｍ−３の濃度範囲でドープされている。キャップ層４は膜厚５ｎｍのＧａＮからなりＣ（炭素）が２．０〜４．０×１０１６ｃｍ−３の濃度範囲でドープされている。
高抵抗バッファ層２、バリア層３、中間ＧａＮ層１１およびキャップ層４はエピタキシャル層であり、高抵抗バッファ層２上にはバリア層３が形成され、当該バリア層３上には中間ＧａＮ層１１およびバリア層３が交互に積層されている。つまり、高抵抗バッファ層２、バリア層３および中間ＧａＮ層１１を含む積層膜は、ＧａＮ層（高抵抗バッファ層２または中間ＧａＮ層１１）とその上にヘテロ接合されたＡｌＧａＮ層（バリア層３）とからなるヘテロ接合部を複数層重ねた構造を有している。
また、当該ヘテロ接合界面の下部におけるＧａＮ層（高抵抗バッファ層２または中間ＧａＮ層１１）内の上面近傍には、ヘテロ接合界面、すなわちＧａＮ層とその上部のＡｌＧａＮ層との界面に沿う二次元電子ガスからなる導電層５ａ、５ｂおよび５ｃが形成されている。ここでは、積層された三つのヘテロ接合部のうち、最も上に形成された中間ＧａＮ層１１の上面に前述した二次元電子ガスからなる導電層５ａが形成され、その下のヘテロ接合部の中間ＧａＮ層１１の上面には導電層５ｂが形成され、その下のヘテロ接合部の高抵抗バッファ層２の上面には導電層５ｃが形成されているものとする。
つまり、前記積層膜は、上面に導電層５ｃを有する高抵抗バッファ層２、バリア層３、上面に導電層５ｂを有する中間ＧａＮ層１１、バリア層３、上面に導電層５ａを有する中間ＧａＮ層１１、バリア層３およびキャップ層４が基板側から順次形成されている構造を有している。図２では、導電層５ａ〜５ｃはそれぞれ破線を用いてその底部の輪郭を示している。つまり、導電層５ａ〜５ｃは、高抵抗バッファ層２内または中間ＧａＮ１１内の上面からその下部の破線までの間の領域に形成されている。
本実施の形態の横型ダイオードのエピタキシャル層には予めＣ（炭素）が添加されているため、各半導体層の真性度が向上し、アンドープの場合よりも寄生的なリーク電流が低減する効果がある。
アノード電極７が形成されている領域には、塩素ガスを用いたドライエッチングにより形成された、エッチング深さが２５０ｎｍの凹部６が設けられており、凹部６の底面および内壁には、膜厚が５０ｎｍであり、Ｃ（炭素）が８×１０１７ｃｍ−３の濃度で添加されたＧａＮからなる再成長層９が設けられている。
凹部６内において、再成長層９上にはＮｉ／Ａｕからなるアノード（ショットキー）電極７が設けられている。
カソード電極８が形成されている領域の高抵抗バッファ層２、バリア層３、中間ＧａＮ層１１およびキャップ層４からなる積層膜中には、Ｓｉ（シリコン）がイオン注入されたｎ型層１２が設けられており、カソード（オーミック）電極８は、前記ｎ型層１２の直上に設けられている。このｎ型層１２を設けることによって、カソード電極８と導電層５ａ〜５ｃとの接合抵抗は十分に低く抑えることができる。つまり、カソード電極８はｎ型層１２を介して導電層５ａ〜５ｃを含む前記積層膜の側面に電気的に接続されている。図２では、ｎ型層１２の輪郭を点線で示しており、当該点線で囲まれた領域であってカソード電極８の直下の領域の積層膜上面にｎ型層１２が形成されている。また、図３ではｎ型層１２の輪郭を破線で示している。
ここで、図３に本実施の形態の窒化物半導体ダイオードの平面図を示す。図３に示すように、アノード（ショットキー）電極７とカソード（オーミック）電極８はそれぞれ櫛型形状を有して対向しており、アノード電極７およびカソード電極８の離間長（ドリフト層長さ）は１００μｍである。
アノード電極７およびカソード電極８のそれぞれの電極櫛部の長手方向の長さは１本あたり５００μｍであり、前記長手方向に直交する方向の電極の幅は１００μｍである。
アノード電極７の櫛数は５本であり、アノード電極７の左右電極端部に対向する形でカソード電極８が設けられていることから、全体的な電極間の対向長さは０．５ｍｍ×２面×５本＝５ｍｍである。
前記実施の形態１の窒化物半導体ダイオードである横型ダイオードの逆方向耐圧特性は、本実施の形態の作用、および効果を反映して、逆方向電圧を３ｋＶ印加した場合でもブレークダウンせず、逆方向リーク電流も３層の導電層５ａ〜５ｃを有しながら、１．０×１０−７Ａ/ｍｍ以下と低く良好であった。
これは、前述の通りエピタキシャル層に予めＣ（炭素）を添加して各層の真性度を向上させたことによる効果であると考えられる。また、順方向特性においても３層の導電層の効果により、オン抵抗は８０ｍΩｃｍ２以下と良好であった。
ここでは、再成長層に添加する不純物としてＣ（炭素）を選択したが、前記実施の形態１で述べたとおり、Ｆｅ（鉄）またはＭｇ（マグネシウム）を用いた場合でも同様の効果が得られることは言うまでもない。
また、ここではエピタキシャル層に予めＣ（炭素）を添加した例について述べたが、これは予めエピタキシャル層の真性度の向上させる、または高抵抗化させて、エピタキシャル層が持つ寄生リーク成分を排除することが目的であるため、Ｃ（炭素）の他、Ｆｅ（鉄）を添加しても同様の効果が得られることは言うまでもない。
また、ここでは導電層の数、すなわちヘテロ接合部を３層としたが、これはＡｌＧａＮ／ＧａＮの積層数を変えることで、より多くの導電層を設けることは可能である。
しかし、バンドギャップエネルギーが大きいバリア層（例えばＡｌＧａＮ）に用いる半導体材料と、二次元電子ガス層からなる導電層が形成される側のバンドギャップエネルギーが小さい半導体材料（例えばＧａＮ）との格子不整合差の大小によって、積層できるバリア層の膜厚には限界があるため、より多くの導電層を設けるためには、前記格子不整合差を考慮して各々の半導体材料の組成などを調整する必要がある。
また、ここでは、カソード電極のオーミック接続確保のために、Ｓｉイオン注入によりｎ型層を形成した例について述べたが、凹部を形成してから、当該凹部側面にカソード電極を形成してもよいことは言うまでもなく、さらに両者を組み合せて、カソード電極形成領域に凹部を形成した後、当該凹部の底面および内壁に対してＳｉイオン注入して凹部全面にｎ型層を形成してからカソード電極を形成しても何ら問題はない。これは、カソード電極に必要とされる特性が、導電層との低オーム性接触であるためである。
次に、本実施の形態の窒化物半導体ダイオードの主要部の作製工程について、図４〜図７を参照しながら以下に説明する。図４〜図７では、いずれもｎ型不純物拡散領域および導電層５ａ〜５ｃの輪郭をそれぞれ点線および破線で示している。
まず、図４に示すように、サファイアからなる基板１上に高抵抗バッファ層２、バリア層３、中間ＧａＮ層１１、バリア層３、中間ＧａＮ層１１、バリア層３およびキャップ層４を順次エピタキシャル成長させる。続いて、キャップ層４上の全面に膜厚が３０ｎｍのＳｉＮ（図示せず）からなるスルー膜を被着した後、カソード電極形成領域を開口したフォトレジストパターンを形成する。開口された領域のエピタキシャル層中にｎ型の不純物であるＳｉイオンの注入を行い、前記フォトレジストパターンと前記スルー膜を除去した後、再度エピタキシャル層全面に膜厚が５０ｎｍのＳｉＮからなるキャップ膜２０を被着する。続いて、窒素雰囲気中にて、１１００℃、３０分間の活性化アニールを行って、ｎ型層１２を形成する。
次に、図５に示すように、キャップ膜２０を除去した後、エピタキシャル層全面に膜厚３００ｎｍのＳｉＯ２膜１０を被着した後、ｎ型層１２を形成した領域およびドリフト層以外の全領域を開口したフォトレジストパターンをＳｉＯ２膜１０上に形成する。前記フォトレジストパターンが開口された領域の直下のＳｉＯ２膜１０を、フッ酸系溶液を用いたウェットエッチングにより除去して、不要なＳｉＯ２膜１０を除去する。続いて、塩素ガスを用いたドライエッチングにより、高抵抗バッファ層２、バリア層３、バリア層３およびキャップ層４により構成された積層膜の表面から２５０ｎｍの深さまでエッチングして凹部６を形成する。これにより、ドリフト層、およびカソード電極形成領域は、凹部６の底面に比べて上面高さが高い凸部１５となる。
次に、図６に示すように、ＭＯＶＰＥ法により、Ｃ（炭素）を８×１０１７ｃｍ−３の濃度で添加したＧａＮからなる再成長層９を形成する。再成長層９の膜厚は５０ｎｍであり、再成長層９は、ＳｉＯ２膜１０上には成長されずに凹部６の底部および内壁のみに選択的に成長形成される。
次に、図７に示すように、ＳｉＯ２膜１０を除去した後、再成長層９を形成した凹部６内にＮｉ/Ａｕからなるアノード電極７を形成して凹部６を完全に埋込み、ｎ型層１２が設けられた領域上にＴｉ/Ａｌからなるカソード電極８を形成する。カソード電極８は、例えば基板１上の全面にＴｉ/Ａｌからなる金属膜を形成した後に、フォトリソグラフィ技術およびドライエッチング法を用いて前記金属膜をパターニングすることで、ｎ型層１２の直上に形成することができる。以上の工程により、本実施の形態の窒化物半導体ダイオードが完成する。
本実施の形態では、ヘテロ接合を有する窒化物半導体積層膜をドライエッチングにより加工・除去することで設けた凹部の、少なくとも側面に対してショットキー接合するアノード電極を形成する場合、アノード電極の形成前に、該凹部に露出した窒化物半導体面に対して不純物を添加した高抵抗な、または導電性が著しく低い半導体層を再成長することで、アノード電極からのリーク電流の増大を抑制し、耐圧を向上させることができる。
（実施の形態３）
次に、本発明の実施の形態３である窒化物半導体ダイオードの実施形態について説明する。図８は、本実施の形態に係る窒化物半導体ダイオードの断面図である。
ここでは、前記実施の形態１、２で述べたように再成長層を設けるのではなく、ドライエッチングに曝され低抵抗化したアノード電極形成領域の凹部の窒化物半導体の表面に、ｐ型不純物を拡散させて窒化物半導体ダイオードを作製することで、当該窒化物半導体ダイオードの逆方向特性を向上させる構造について説明する。凹部の内壁および底部からエピタキシャル層からなる積層膜内に拡散させるｐ型不純物としては、プロセスの容易性から考えて、Ｚｎ（亜鉛）またはＭｇ（マグネシウム）が好ましい。
Ｚｎ、およびＭｇを導入する際は、ＺｎＯまたはＭｇＯなどの酸化膜を、拡散対象である窒化物半導体上の所望の領域上に直接被着形成した後、少なくとも６００℃以上の熱処理を行うことで、容易に窒化物半導体中へＺｎ、およびＭｇを積層膜内に拡散させることができる。
本実施の形態の窒化物半導体ダイオードでは、比較例の窒化物半導体ダイオードとの比較がしやすいように、前記実施の形態１、２で述べたものと同じエピタキシャル構造の基板を用いている。半導体素子の構造としては、図８に示すように、本発明の特徴であるアノード電極７の形成領域に設けられた凹部６の底面、および側面に、ｐ型不純物としてＺｎを拡散させたｐ型不純物拡散領域１３を設けている。つまり、本実施の形態の窒化物半導体ダイオードの構造は図１の構造に似ているが、再成長層９が形成されておらず、凹部６の内壁および底面から凹部６近傍の積層膜内にかけてｐ型不純物拡散領域１３が形成されている点で、本実施の形態は前記実施の形態１、２と異なる。
図８に示すように、導電層５の底部の輪郭を破線で示しており、ｐ型不純物拡散領域１３の輪郭が積層膜内に点線で示されている。つまり、ｐ型不純物拡散領域１３は、凹部６の表面から前記破線にかけて形成されている。
ｐ型不純物拡散領域１３を形成する工程では、積層膜上に形成したＳｉＯ２膜パターンをマスクとして、塩素ガスを用いたドライエッチングによりアノード電極形成領域に凹部６を形成した後、前記ＳｉＯ２膜パターンを除去せずに基板上の全面にスパッタ法を用いてＺｎＯ膜を被着形成する。この時のＺｎＯ膜の厚さは１００ｎｍとする。その後、窒素雰囲気中において８００℃、１時間の熱処理を行うことで当該凹部６の底面、および側面にＺｎが拡散し、ｐ型不純物拡散領域１３が形成される。
次に、酸系およびアルカリ系エッチング液を用いて、不要なＺｎＯ膜およびＳｉＯ２膜パターンを除去した後、凹部６内にアノード電極７を形成し、続いて前記積層膜を挟んでアノード電極７と対向する所定の領域にカソード電極８を形成することで、本実施の形態の横型の窒化物半導体ダイオードが完成する。
なお、アノード電極７、カソード電極８の寸法、配置、電極間距離については、図１３を用いて説明したものと同じとする。本実施の形態においても、図８に示すようにカソード電極８は実施の形態１、２と同様に凹部の内壁ではなく積層膜上面の平面上に形成している。
また、本発明者らは、Ｚｎの拡散による窒化物半導体中のＺｎ濃度プロファイルを調べるため、別途サファイア基板上に膜厚が４μｍであるアンドープＧａＮ層をエピタキシャル成長した基板を用意し、アンドープＧａＮ層上にスパッタ法を用いて上記と同じ条件でＺｎＯ膜を被着形成し、窒素雰囲気中において上記と同じ８００℃、１時間の熱処理を行った。
その後不要なＺｎＯ膜を除去し、続いてＧａＮ中における深さ方向のＺｎ濃度プロファイルをＳＩＭＳ分析により調べた結果を図９に示す。図９に示す濃度分布のグラフでは、横軸を半導体表面からの深さ、縦軸をＺｎ（亜鉛）の濃度としている。
図９に示す濃度分布から、最もＺｎ濃度が高いのはアンドープＧａＮ層最表面近傍であり、その濃度は約１．０×１０１９ｃｍ−３程度であることが分かる。また、Ｚｎ拡散深さは約４００ｎｍにまで及んでおり、表面からの拡散のため、深さ方向に対してＺｎ濃度は指数関数的に減少する傾向を示している。
この拡散による不純物濃度プロファイルは、不純物拡散自体の原理から考えて、上記の平面上に限らず、ドライエッチングによって露出した窒化物半導体側面方向においても同様の傾向を示すと推定されることから、アノード電極７が形成された凹部６の側面方向のＺｎ濃度も、上記濃度プロファイルが反映されていると推定される。
上述した本発明の横型ダイオードの逆方向特性について評価した結果、前記プレーナ構造と同様に逆方向電圧を１ｋＶまで印加した場合でもブレークダウンには至らなかった。これは、エッチングの影響により生じた半導体表面のキャリアをＺｎなどのｐ型不純物が補償することで、キャリアが消失したためであると考えられる。
なお、このとき注入する不純物は、ｎ型の導電型を有する不純物であってはならない。
また、ｐ型の不純物を過剰に注入すると、積層膜内においてアノード電極側とカソード電極側とでｐｎ接合によるダイオードが形成されるため、注入する不純物は十分に低い濃度のｐ型不純物であることが望ましい。
そこで、ＺｎＯ膜、およびＭｇＯ膜を用いた不純物拡散の効果と、拡散条件を探索するため、各不純物拡散条件に対する上記横型ダイオードにおける逆方向特性について調べた結果を図１０にまとめて示す。
なお、このときのＺｎＯ膜、およびＭｇＯ膜の膜厚は何れも１００ｎｍであり、熱処理時間は、１時間である。熱処理条件のパラメータは、温度が６００℃、７００℃または８００℃である。また、熱処理雰囲気は常圧窒素雰囲気または減圧（１００Ｐａ）であり、ダイオードの逆方向特性としては、ブレークダウン電圧（最大１ｋＶ）と、逆方向リーク電流について図１０に記している。
図１０より、何れの条件においても、ブレークダウン電圧は１ｋＶ以上となり高耐圧特性を示したが、熱処理雰囲気の違いによって、逆方向リーク電流に差異が現れた。
常圧窒素雰囲気と減圧下（１００Ｐａ）とを比較すると、減圧下の方がリーク電流は低い傾向にある。また、熱処理温度についても低い方が、リーク電流は小さい傾向にある。
そこで、最もリーク電流が小さかった減圧下、６００熱処理条件を用いて、ＺｎＯ膜、およびＭｇＯ膜について、上記と同様に窒化物半導体中における不純物プロファイルを調べた結果、Ｚｎ（亜鉛）の最大不純物濃度は６．２×１０１７ｃｍ−３、Ｍｇ（マグネシウム）の最大不純物濃度は４．７×１０１７ｃｍ−３であった。
以上のことから、本発明者らは、ドライエッチングによって設けたアノード電極形成領域の凹部にｐ型不純物を拡散させることで、前記プレーナ構造と同等の逆方向リーク電流の傾向を示し、ブレークダウン電圧を増大できることを見出した。このときのｐ型不純物濃度は、上記の内容から考えて少なくとも５×１０１７ｃｍ−３以上の濃度であることが望ましい。
なお、窒化物半導体中に上記の熱処理温度範囲でｐ型不純物を拡散させただけでは、窒化物半導体がｐ型の導電型を示すことはなく、単純に拡散した領域は高抵抗化する。これは、本実施の形態で作製したダイオードの順方向特性を評価した限りでは、順方向の立上り電圧は１Ｖ前後の値であり、ＧａＮのバンドギャップエネルギー（約３．３Ｖ程度）にはならなかったことからも言える。
したがって、上記ｐ型不純物を拡散させた領域と、アノード電極との間の接合はｐｎ接合ではなくショットキー接合であり、ｐ型不純物拡散を適用して作製した横型ダイオードは、何れもショットキーバリアダイオードである。
本実施の形態では、導電層が単層である横型ダイオードに適用した場合について述べたが、前記実施の形態２で述べたように複数の導電層を持つ横型ダイオードに適用しても本発明の効果が得られることは言うまでもない。
本実施の形態では、ヘテロ接合を有する窒化物半導体積層膜を、塩素ガスを用いたドライエッチングにより加工・除去して設けた凹部の少なくとも側面に対してショットキー接合するアノード電極を形成する場合、アノード電極を形成する前に、該凹部に露出した窒化物半導体面に対してｐ型不純物を拡散させることで、アノード電極からのリーク電流の増大を抑制し、耐圧を向上させることができる。
以上、本発明者らによってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、前記実施の形態１〜３ではサファイア基板を用いた例について述べたが、この他に、ＳｉＣ基板、Ｓｉ基板、ＧａＮ基板を用いてもよい。
また、前記実施の形態１、３では、基板上にエピタキシャル成長した第１の窒化物半導体層および第２の窒化物半導体層がアンドープである場合について述べたが、前記実施の形態２と同様に最初からエピタキシャル層にＣ（炭素）またはＦｅ（鉄）などを適度にドーピングしてもよい。これにより。前記第１の窒化物半導体層および第２の窒化物半導体層の真性度がアンドープの場合よりも増すため、エピタキシャル層自体が有する寄生的な逆方向リーク電流レベルをさらに低減することができる。
本発明は、横型のショットキーバリアダイオードの製造技術に適用して有効である。
１ 基板
２ 高抵抗バッファ層
３ バリア層
４ キャップ層
５、５ａ〜５ｃ 導電層
６ 凹部
７、７ａ アノード（ショットキー）電極
８、８ａ、８ｂ カソード（オーミック）電極
９ 再成長層
１０ ＳｉＯ２膜
１１ 中間ＧａＮ層
１２ ｎ型層
１３ ｐ型不純物拡散領域
１５ 凸部
１６ ｎ型ＧａＮ基板
１７ 低濃度ｎ型ＧａＮ層
２０ キャップ膜

Claims (10)

  1. 基板と、
    前記基板上に形成された第１窒化物半導体層および前記第１窒化物半導体層よりもバンドギャップエネルギーが大きい第２窒化物半導体層が積層されたヘテロ接合型の積層膜と、
    前記積層膜の側面にオーミック接続されたカソード電極と、
    アノード電極と、
    を備え、
    前記積層膜は、前記第１窒化物半導体層および前記第２窒化物半導体層の界面であるヘテロ接合面の深さに達する凹部を備え、
    前記凹部において、Ｃ（炭素）、Ｆｅ（鉄）、Ｚｎ（亜鉛）、Ｍｇ（マグネシウム）の群から選択された少なくとも１種類以上の不純物が注入された領域を備え、
    前記アノード電極は、前記領域に接して前記積層膜とショットキー接続していることを特徴とする窒化物半導体ダイオード。
  2. 前記領域は、前記積層膜自体に前記不純物を注入するか、前記不純物を含む膜を成膜することにより形成されていることを特徴とする請求項１記載の窒化物半導体ダイオード。
  3. 前記領域は、ＣもしくはＦｅが４×１０１６ｃｍ−３以上の濃度で含まれているか、またはＭｇが１×１０１７ｃｍ−３以上の濃度で含まれていることを特徴とする請求項１記載の窒化物半導体ダイオード。
  4. 前記領域における前記不純物の濃度は、前記カソード電極と前記積層膜との界面の前記積層膜中の前記不純物の濃度よりも高いことを特徴とする請求項１記載の窒化物半導体ダイオード。
  5. 前記第１窒化物半導体層はＧａＮを含み、
    前記第２窒化物半導体層はＡｌＧａＮ、ＩｎＡｌＮまたはＩｎＡｌＧａＮを含むことを特徴とする請求項１記載の窒化物半導体ダイオード。
  6. 前記カソード電極に隣接する前記積層膜内にはＳｉが導入されていることを特徴とする請求項１記載の窒化物半導体ダイオード。
  7. 前記基板はサファイア、Ｓｉ、ＳｉＣまたはＧａＮを含むことを特徴とする請求項１記載の窒化物半導体ダイオード。
  8. 前記積層膜の最上層に形成された前記第２窒化物半導体層上にはＧａＮを含むキャップ層が形成されていることを特徴とする請求項１記載の窒化物半導体ダイオード。
  9. 前記領域はＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＮまたはＩｎＡｌＧａＮを含むことを特徴とする請求項２記載の窒化物半導体ダイオード。
  10. 前記第１窒化物半導体層および前記第２窒化物半導体層にはＣまたはＦｅが導入されていることを特徴とする請求項１記載の窒化物半導体ダイオード。
JP2011262557A 2011-11-30 2011-11-30 窒化物半導体ダイオード Expired - Fee Related JP5841417B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011262557A JP5841417B2 (ja) 2011-11-30 2011-11-30 窒化物半導体ダイオード
US13/684,508 US8896027B2 (en) 2011-11-30 2012-11-24 Nitride semiconductor diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011262557A JP5841417B2 (ja) 2011-11-30 2011-11-30 窒化物半導体ダイオード

Publications (2)

Publication Number Publication Date
JP2013115362A true JP2013115362A (ja) 2013-06-10
JP5841417B2 JP5841417B2 (ja) 2016-01-13

Family

ID=48466009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011262557A Expired - Fee Related JP5841417B2 (ja) 2011-11-30 2011-11-30 窒化物半導体ダイオード

Country Status (2)

Country Link
US (1) US8896027B2 (ja)
JP (1) JP5841417B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9859413B2 (en) 2014-07-11 2018-01-02 Panasonic Intellectual Property Management Co., Ltd. Nitride semiconductor device and method of manufacturing the same
CN109923678A (zh) * 2016-11-09 2019-06-21 Tdk株式会社 肖特基势垒二极管和具备其的电子电路
JP2022542161A (ja) * 2019-08-05 2022-09-29 蘇州捷芯威半導体有限公司 半導体デバイス及びその製造方法
JP7797756B1 (ja) * 2024-07-18 2026-01-13 日本碍子株式会社 エピタキシャル基板および半導体素子
WO2026018896A1 (ja) * 2024-07-18 2026-01-22 日本碍子株式会社 エピタキシャル基板および半導体素子

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014136250A1 (ja) * 2013-03-08 2014-09-12 株式会社日立製作所 窒化物半導体ダイオード
US8907378B2 (en) * 2013-03-15 2014-12-09 Mitsubishi Electric Research Laboratories, Inc. High electron mobility transistor with multiple channels
JP6135487B2 (ja) 2013-12-09 2017-05-31 富士通株式会社 半導体装置及び半導体装置の製造方法
EP3134913A4 (en) * 2014-04-25 2017-11-01 Texas State University - San Marcos Material selective regrowth structure and method
EP3174102B1 (en) * 2015-11-27 2022-09-28 Nexperia B.V. Semiconductor device and method of making a semiconductor device
JP6643382B2 (ja) * 2017-03-20 2020-02-12 インフィニオン テクノロジーズ オーストリア アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｕｓｔｒｉａ ＡＧ パワー半導体デバイス
US11276765B2 (en) * 2019-06-25 2022-03-15 Wolfspeed, Inc. Composite-channel high electron mobility transistor
CN113299766B (zh) * 2020-02-21 2022-08-26 北京大学 一种GaN准垂直结构二极管及其制备方法
WO2022076338A1 (en) * 2020-10-06 2022-04-14 The Penn State Research Foundation Super-heterojunction schottky diode
US11923463B2 (en) * 2021-04-29 2024-03-05 Virginia Tech Intellectual Properties, Inc. Power Schottky barrier diodes with high breakdown voltage and low leakage current
CN114503282B (zh) * 2021-12-31 2024-01-02 英诺赛科(苏州)科技有限公司 氮化物基半导体装置及其制造方法
CN117438303B (zh) * 2023-11-28 2024-04-26 苏州摩尔镓芯半导体科技有限公司 半导体结构及其制备方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156457A (ja) * 2004-11-25 2006-06-15 Matsushita Electric Ind Co Ltd ショットキーバリアダイオード及びダイオードアレイ
JP2006269824A (ja) * 2005-03-24 2006-10-05 Ngk Insulators Ltd 半導体装置およびその製造方法
JP2007266475A (ja) * 2006-03-29 2007-10-11 Furukawa Electric Co Ltd:The 半導体装置及び電力変換装置
JP2008153330A (ja) * 2006-12-15 2008-07-03 Oki Electric Ind Co Ltd 窒化物半導体高電子移動度トランジスタ
JP2008166639A (ja) * 2007-01-04 2008-07-17 Sharp Corp 整流素子およびそれを用いた電力変換装置
JP2009117485A (ja) * 2007-11-02 2009-05-28 Panasonic Corp 窒化物半導体装置
JP2009218566A (ja) * 2008-02-13 2009-09-24 Toshiba Corp 半導体装置
WO2010100709A1 (ja) * 2009-03-02 2010-09-10 トヨタ自動車株式会社 窒化物半導体装置とその製造方法
WO2011031431A2 (en) * 2009-08-28 2011-03-17 Transphorm Inc. Semiconductor devices with field plates
JP2011146613A (ja) * 2010-01-18 2011-07-28 Mitsubishi Electric Corp ヘテロ接合電界効果型トランジスタおよびその製造方法
JP2011211239A (ja) * 2011-07-25 2011-10-20 Panasonic Corp 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5360986A (en) * 1993-10-05 1994-11-01 Motorola, Inc. Carbon doped silicon semiconductor device having a narrowed bandgap characteristic and method
DE10047152B4 (de) * 2000-09-22 2006-07-06 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Hochvolt-Diode und Verfahren zu deren Herstellung
JP5617175B2 (ja) * 2008-04-17 2014-11-05 富士電機株式会社 ワイドバンドギャップ半導体装置とその製造方法
US7898004B2 (en) * 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
US7842974B2 (en) * 2009-02-18 2010-11-30 Alpha & Omega Semiconductor, Inc. Gallium nitride heterojunction schottky diode
US8772842B2 (en) * 2011-03-04 2014-07-08 Transphorm, Inc. Semiconductor diodes with low reverse bias currents

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156457A (ja) * 2004-11-25 2006-06-15 Matsushita Electric Ind Co Ltd ショットキーバリアダイオード及びダイオードアレイ
JP2006269824A (ja) * 2005-03-24 2006-10-05 Ngk Insulators Ltd 半導体装置およびその製造方法
JP2007266475A (ja) * 2006-03-29 2007-10-11 Furukawa Electric Co Ltd:The 半導体装置及び電力変換装置
JP2008153330A (ja) * 2006-12-15 2008-07-03 Oki Electric Ind Co Ltd 窒化物半導体高電子移動度トランジスタ
JP2008166639A (ja) * 2007-01-04 2008-07-17 Sharp Corp 整流素子およびそれを用いた電力変換装置
JP2009117485A (ja) * 2007-11-02 2009-05-28 Panasonic Corp 窒化物半導体装置
JP2009218566A (ja) * 2008-02-13 2009-09-24 Toshiba Corp 半導体装置
WO2010100709A1 (ja) * 2009-03-02 2010-09-10 トヨタ自動車株式会社 窒化物半導体装置とその製造方法
WO2011031431A2 (en) * 2009-08-28 2011-03-17 Transphorm Inc. Semiconductor devices with field plates
JP2011146613A (ja) * 2010-01-18 2011-07-28 Mitsubishi Electric Corp ヘテロ接合電界効果型トランジスタおよびその製造方法
JP2011211239A (ja) * 2011-07-25 2011-10-20 Panasonic Corp 半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9859413B2 (en) 2014-07-11 2018-01-02 Panasonic Intellectual Property Management Co., Ltd. Nitride semiconductor device and method of manufacturing the same
CN109923678A (zh) * 2016-11-09 2019-06-21 Tdk株式会社 肖特基势垒二极管和具备其的电子电路
CN109923678B (zh) * 2016-11-09 2023-01-31 Tdk株式会社 肖特基势垒二极管和具备其的电子电路
JP2022542161A (ja) * 2019-08-05 2022-09-29 蘇州捷芯威半導体有限公司 半導体デバイス及びその製造方法
JP7350980B2 (ja) 2019-08-05 2023-09-26 蘇州捷芯威半導体有限公司 半導体デバイス及びその製造方法
US12278293B2 (en) 2019-08-05 2025-04-15 Gpower Semiconductor, Inc. Semiconductor device comprising a doped epitaxial layer and method of manufacturing the same
JP7797756B1 (ja) * 2024-07-18 2026-01-13 日本碍子株式会社 エピタキシャル基板および半導体素子
WO2026018896A1 (ja) * 2024-07-18 2026-01-22 日本碍子株式会社 エピタキシャル基板および半導体素子

Also Published As

Publication number Publication date
JP5841417B2 (ja) 2016-01-13
US20130134443A1 (en) 2013-05-30
US8896027B2 (en) 2014-11-25

Similar Documents

Publication Publication Date Title
JP5841417B2 (ja) 窒化物半導体ダイオード
US8907349B2 (en) Semiconductor device and method of manufacturing the same
JP6174874B2 (ja) 半導体装置
JP6371986B2 (ja) 窒化物半導体構造物
CN100530687C (zh) Ⅲ-v族高电子迁移率晶体管器件
JP4645034B2 (ja) Ｉｉｉ族窒化物半導体を有する半導体素子
JP5383652B2 (ja) 電界効果トランジスタ及びその製造方法
JP5190923B2 (ja) ＧａＮをチャネル層とする窒化物半導体トランジスタ及びその作製方法
JP5494474B2 (ja) 半導体装置及びその製造方法
US9680001B2 (en) Nitride semiconductor device
JP7369725B2 (ja) 窒化物半導体装置
JP2010225765A (ja) 半導体装置及びその製造方法
JP5655424B2 (ja) 化合物半導体装置
JP5779284B2 (ja) スイッチング素子
JP5568891B2 (ja) ヘテロ接合電界効果トランジスタ、その製造方法
JP2010206020A (ja) 半導体装置
JP5691138B2 (ja) 電界効果トランジスタ及びその製造方法
JP6225584B2 (ja) 半導体装置の評価方法、並びに半導体装置およびその製造方法
JP5510325B2 (ja) 電界効果トランジスタ
US20240313061A1 (en) Nitride semiconductor device
US9059327B2 (en) Nitride semiconductor Schottky diode and method for manufacturing same
JP2017143231A (ja) 半導体装置
JP2015119028A (ja) 半導体装置、電界効果トランジスタ、およびダイオード
JP2016134563A (ja) 半導体装置
JP6406136B2 (ja) 窒化物半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151027

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151113

R150 Certificate of patent or registration of utility model

Ref document number: 5841417

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees