JP2013029784A - 液晶表示装置 - Google Patents

Abstract

【課題】表示品位の劣化を抑制することが可能な液晶表示装置を提供する。
【解決手段】直線的に延出した帯状の第１主画素電極を備えた第１画素電極と、前記第１主画素電極を挟んだ両側で前記第１主画素電極と略平行に延出した第１主共通電極を備えた第１共通電極と、を備えた第１基板と、前記第１主画素電極に対向する第２主画素電極を備え前記第１画素電極と電気的に接続された第２画素電極と、前記第１主共通電極と対向する第２主共通電極を備え前記第１共通電極と電気的に接続された第２共通電極と、を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶分子を含む液晶層と、を備えたことを特徴とする液晶表示装置。
【選択図】 図３

Description

本発明の実施形態は、液晶表示装置に関する。

近年、平面表示装置が盛んに開発されており、中でも液晶表示装置は、軽量、薄型、低消費電力等の利点から特に注目を集めている。特に、各画素にスイッチング素子を組み込んだアクティブマトリクス型液晶表示装置においては、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）モードやＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードなどの横電界（フリンジ電界も含む）を利用した構造が注目されている。このような横電界モードの液晶表示装置は、アレイ基板に形成された画素電極と対向電極とを備え、アレイ基板の主面に対してほぼ平行な横電界で液晶分子をスイッチングする。

一方で、アレイ基板に形成された画素電極と、対向基板に形成された対向電極との間に、横電界あるいは斜め電界を形成し、液晶分子をスイッチングする技術も提案されている。

特開２００９−１９２８２２号公報 特開平０９−１６００４１号公報

本実施形態の目的は、表示品位の劣化を抑制することが可能な液晶表示装置を提供することにある。

本実施形態によれば、
直線的に延出した帯状の第１主画素電極を備えた第１画素電極と、前記第１主画素電極を挟んだ両側で前記第１主画素電極と略平行に延出した第１主共通電極を備えた第１共通電極と、を備えた第１基板と、前記第１主画素電極に対向する第２主画素電極を備え前記第１画素電極と電気的に接続された第２画素電極と、前記第１主共通電極と対向する第２主共通電極を備え前記第１共通電極と電気的に接続された第２共通電極と、を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶分子を含む液晶層と、を備えたことを特徴とする液晶表示装置が提供される。

本実施形態によれば、
直線的に延出した帯状の第１主画素電極を備えた第１画素電極と、前記第１主画素電極を挟んだ両側で前記第１主画素電極と略平行に延出した第１主共通電極を備えた第１共通電極と、前記第１画素電極にコンタクトした導電部材と、前記第１画素電極及び前記第１共通電極を覆うとともに前記導電部材を露出する第１配向膜と、を備えた第１基板と、前記第１主画素電極に対向する第２主画素電極を備え前記導電部材にコンタクトした第２画素電極と、前記第１主共通電極と対向する第２主共通電極を備え前記第１共通電極と電気的に接続された第２共通電極と、前記第２画素電極及び前記第２共通電極を覆うとともに前記導電部材を露出する第２配向膜と、を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶分子を含む液晶層と、を備えたことを特徴とする液晶表示装置が提供される。

本実施形態によれば、
柱状スペーサと、直線的に延出した帯状の第１主画素電極を備え前記柱状スペーサを覆う第１画素電極と、前記第１主画素電極を挟んだ両側で前記第１主画素電極と略平行に延出した第１主共通電極を備えた第１共通電極と、前記第１画素電極及び前記第１共通電極を覆うとともに前記柱状スペーサの上面を覆う前記第１画素電極を露出する第１配向膜と、を備えた第１基板と、前記第１主画素電極に対向する第２主画素電極を備え前記第１配向膜から露出した前記第１画素電極にコンタクトした第２画素電極と、前記第１主共通電極と対向する第２主共通電極を備え前記第１共通電極と電気的に接続された第２共通電極と、前記第２画素電極及び前記第２共通電極を覆うとともに前記第２画素電極の前記第１画素電極とのコンタクト部分を露出する第２配向膜と、を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶分子を含む液晶層と、を備えたことを特徴とする液晶表示装置が提供される。

図１は、本実施形態における液晶表示装置の構成及び等価回路を概略的に示す図である。 図２は、図１に示した液晶表示パネルを対向基板側から見たときの一画素の構造例を概略的に示す平面図である。 図３は、図２に示した液晶表示パネルをＡ−Ａ線で切断したときの断面構造を概略的に示す断面図である。 図４は、図２に示した液晶表示パネルをＢ−Ｂ線で切断したときの断面構造を概略的に示す断面図である。 図５は、図２に示した液晶表示パネルをＣ−Ｃ線で切断したときの断面構造を概略的に示す断面図である。 図６は、比較例の液晶表示パネルの断面構造及び第１主画素電極と第２主共通電極との間に形成される電界の関係を説明するための図である。 図７は、第１画素電極と第２画素電極との接続部を含む液晶表示パネルの第１方向に沿った断面構造を概略的に示す断面図である。 図８は、第１画素電極と第２画素電極との接続部を含む液晶表示パネルの第２方向に沿った断面構造を概略的に示す断面図である。 図９は、第１共通電極と第２共通電極との接続部を含む液晶表示パネルの第１方向に沿った断面構造を概略的に示す断面図である。 図１０は、第１共通電極と第２共通電極との接続部を含む液晶表示パネルの第２方向Ｙに沿った断面構造を概略的に示す断面図である。

以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。

図１は、本実施形態における液晶表示装置の構成及び等価回路を概略的に示す図である。

すなわち、液晶表示装置は、アクティブマトリクスタイプの液晶表示パネルＬＰＮを備えている。液晶表示パネルＬＰＮは、第１基板であるアレイ基板ＡＲと、アレイ基板ＡＲに対向して配置された第２基板である対向基板ＣＴと、これらのアレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えている。このような液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＡＣＴを備えている。このアクティブエリアＡＣＴは、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成されている（但し、ｍ及びｎは正の整数である）。

液晶表示パネルＬＰＮは、アクティブエリアＡＣＴにおいて、ｎ本のゲート配線Ｇ（Ｇ１〜Ｇｎ）、ｎ本の補助容量線Ｃ（Ｃ１〜Ｃｎ）、ｍ本のソース配線Ｓ（Ｓ１〜Ｓｍ）などを備えている。ゲート配線Ｇ及び補助容量線Ｃは、例えば、第１方向Ｘに沿って略直線的に延出している。これらのゲート配線Ｇ及び補助容量線Ｃは、第１方向Ｘに交差する第２方向Ｙに沿って交互に並列配置されている。ここでは、第１方向Ｘと第２方向Ｙとは互いに略直交している。ソース配線Ｓは、ゲート配線Ｇ及び補助容量線Ｃと交差している。ソース配線Ｓは、第２方向Ｙに沿って略直線的に延出している。なお、ゲート配線Ｇ、補助容量線Ｃ、及び、ソース配線Ｓは、必ずしも直線的に延出していなくても良く、それらの一部が屈曲していてもよい。

各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、ゲートドライバＧＤに接続されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、ソースドライバＳＤに接続されている。これらのゲートドライバＧＤ及びソースドライバＳＤの少なくとも一部は、例えば、アレイ基板ＡＲに形成され、コントローラを内蔵した駆動ＩＣチップ２と接続されている。

各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥなどを備えている。保持容量Ｃｓは、例えば補助容量線Ｃと画素電極ＰＥとの間に形成される。補助容量線Ｃは、補助容量電圧が印加される電圧印加部ＶＣＳと電気的に接続されている。

なお、本実施形態においては、液晶表示パネルＬＰＮは、画素電極ＰＥがアレイ基板ＡＲに形成される一方で共通電極ＣＥの少なくとも一部が対向基板ＣＴに形成された構成であり、これらの画素電極ＰＥと共通電極ＣＥとの間に形成される電界を主に利用して液晶層ＬＱの液晶分子をスイッチングする。画素電極ＰＥと共通電極ＣＥとの間に形成される電界は、第１方向Ｘと第２方向Ｙとで規定されるＸ−Ｙ平面あるいは基板主面に対してわずかに傾いた斜め電界（あるいは、基板主面にほぼ平行な横電界）である。

スイッチング素子ＳＷは、例えば、ｎチャネル薄膜トランジスタ（ＴＦＴ）によって構成されている。このスイッチング素子ＳＷは、ゲート配線Ｇ及びソース配線Ｓと電気的に接続されている。このようなスイッチング素子ＳＷは、トップゲート型あるいはボトムゲート型のいずれであっても良い。また、スイッチング素子ＳＷの半導体層は、例えば、ポリシリコンによって形成されているが、アモルファスシリコンによって形成されていても良い。

画素電極ＰＥは、各画素ＰＸに配置され、スイッチング素子ＳＷに電気的に接続されている。共通電極ＣＥは、液晶層ＬＱを介して複数の画素ＰＸの画素電極ＰＥに対して共通に配置されている。このような画素電極ＰＥ及び共通電極ＣＥは、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの光透過性を有する導電材料によって形成されているが、アルミニウムなどの他の金属材料によって形成されても良い。

アレイ基板ＡＲは、共通電極ＣＥに電圧を印加するための給電部ＶＳを備えている。この給電部ＶＳは、例えば、アクティブエリアＡＣＴの外側に形成されている。共通電極ＣＥは、アクティブエリアＡＣＴの外側に引き出され、図示しない導電部材を介して、給電部ＶＳと電気的に接続されている。

図２は、図１に示した液晶表示パネルＬＰＮを対向基板側から見たときの一画素ＰＸの構造例を概略的に示す平面図である。ここでは、Ｘ−Ｙ平面における平面図を示している。なお、ここでは、アレイ基板ＡＲの構成と、対向基板ＣＴの構成とを意図的にずらして図示しているが、本来はアレイ基板ＡＲの第１画素電極ＰＥ１が対向基板ＣＴの第２画素電極ＰＥ２とほぼ重なり（あるいは、第２画素電極ＰＥ２が第１画素電極ＰＥ１の直上に位置し）、アレイ基板ＡＲの第１共通電極ＣＥ１が対向基板ＣＴの第２共通電極ＣＥ２とほぼ重なる（あるいは、第２共通電極ＣＥ２が第１共通電極ＣＥ１の直上に位置する）ものとする。

アレイ基板ＡＲは、ゲート配線Ｇ１、ゲート配線Ｇ２、補助容量線Ｃ１、ソース配線Ｓ１、ソース配線Ｓ２、図示しないスイッチング素子などを備えている。また、このアレイ基板ＡＲは、直線的に延出した帯状の第１主画素電極ＰＡ１を備えた第１画素電極ＰＥ１と、第１主画素電極ＰＡ１を挟んだ両側で第１主画素電極ＰＡ１と略平行に延出した第１主共通電極ＣＡ１を備えた第１共通電極ＣＥ１と、を備えている。

対向基板ＣＴは、第１主画素電極ＰＡ１に対向する第２主画素電極ＰＡ２を備え第１画素電極ＰＥ１と電気的に接続された第２画素電極ＰＥ２と、第１主共通電極ＣＡ１と対向する第２主共通電極ＣＡ２を備え第１共通電極ＣＥ１と電気的に接続された第２共通電極ＣＥ２と、を備えている。

図示した画素ＰＸは、破線で示したように、第１方向Ｘに沿った長さが第２方向Ｙに沿った長さよりも短い長方形状である。ゲート配線Ｇ１及びゲート配線Ｇ２は、第２方向Ｙに沿って間隔をおいて隣接し、第１方向Ｘに沿って延出している。補助容量線Ｃ１は、隣接するゲート配線Ｇ１とゲート配線Ｇ２との間に配置され、第１方向Ｘに沿って延出している。ソース配線Ｓ１及びソース配線Ｓ２は、第１方向Ｘに沿って間隔をおいて隣接し、第２方向Ｙに沿って延出している。

画素ＰＸにおいて、ソース配線Ｓ１は左側端部に配置され、ソース配線Ｓ２は右側端部に配置されている。厳密には、ソース配線Ｓ１は当該画素ＰＸとその左側に隣接する画素との境界に跨って配置され、ソース配線Ｓ２は当該画素ＰＸとその右側に隣接する画素との境界に跨って配置されている。また、画素ＰＸにおいて、ゲート配線Ｇ１は上側端部に配置され、ゲート配線Ｇ２は下側端部に配置されている。厳密には、ゲート配線Ｇ１は当該画素ＰＸとその上側に隣接する画素との境界に跨って配置され、ゲート配線Ｇ２は当該画素ＰＸとその下側に隣接する画素との境界に跨って配置されている。補助容量線Ｃ１は、画素ＰＸの略中央部に配置されている。

画素電極ＰＥは、アレイ基板ＡＲに備えられた第１画素電極ＰＥ１、及び、対向基板ＣＴに備えられた第２画素電極ＰＥ２を備えている。第１画素電極ＰＥ１は、第１主画素電極ＰＡ１及び第１副画素電極ＰＢ１を備えている。第２画素電極ＰＥ２は、第２主画素電極ＰＡ２及び第２副画素電極ＰＢ２を備えている。

共通電極ＣＥは、アレイ基板ＡＲに備えられた第１共通電極ＣＥ１、及び、対向基板ＣＴに備えられた第２共通電極ＣＥ２を備えている。第１共通電極ＣＥ１は、第１主共通電極ＣＡ１を備えている。第２共通電極ＣＥ２は、第２主共通電極ＣＡ２を備えている。

まず、アレイ基板ＡＲの側の構成について着目する。第１主画素電極ＰＡ１及び第１副画素電極ＰＢ１は、一体的にあるいは連続的に形成され、互いに電気的に接続されている。第１主画素電極ＰＡ１は、ソース配線Ｓ１とソース配線Ｓ２との間において、第１副画素電極ＰＢ１から画素ＰＸの上側端部付近及び下側端部付近まで第２方向Ｙに沿って直線的に延出している。また、第１主画素電極ＰＡ１は、ソース配線Ｓ１とソース配線Ｓ２との略中間の位置、つまり、画素ＰＸの中央に配置されている。このような第１主画素電極ＰＡ１は、第１方向Ｘに沿って略同一の幅を有する帯状に形成されている。ソース配線Ｓ１と第１主画素電極ＰＡ１との第１方向Ｘに沿った間隔は、ソース配線Ｓ２と第１主画素電極ＰＡ１との第１方向Ｘに沿った間隔と略同等である。第１副画素電極ＰＢ１は、第１方向Ｘに沿って直線的に延出している。図示した例では、第１副画素電極ＰＢ１の直下には、補助容量線Ｃ１が配置されている。

第１主共通電極ＣＡ１は、Ｘ−Ｙ平面内において、第１主画素電極ＰＡ１を挟んだ両側で第１主画素電極ＰＡ１と略平行な第２方向Ｙに沿って直線的に延出している。あるいは、第１主共通電極ＣＡ１は、ソース配線Ｓとそれぞれ対向するとともに第１主画素電極ＰＡ１と略平行に延出している。このような第１主共通電極ＣＡ１は、第１方向Ｘに沿って略同一の幅を有する帯状に形成されている。

図示した例では、第１主共通電極ＣＡ１は、２本平行に並んでおり、画素ＰＸの左右両端部にそれぞれ配置されている。以下では、これらの第１主共通電極ＣＡ１を区別するために、図中の左側の第１主共通電極をＣＡＬ１と称し、図中の右側の第１主共通電極をＣＡＲ１と称する。第１主共通電極ＣＡＬ１はソース配線Ｓ１と対向し、第１主共通電極ＣＡＲ１はソース配線Ｓ２と対向している。これらの第１主共通電極ＣＡＬ１及び第１主共通電極ＣＡＲ１は、アクティブエリア内あるいはアクティブエリア外において互いに電気的に接続されている。

第１主画素電極ＰＡ１と第１主共通電極ＣＡ１との位置関係に着目すると、互いに重なることなく、両者の間に光が透過可能な透過領域を形成し、第１主画素電極ＰＡ１と第１主共通電極ＣＡ１とは、第１方向Ｘに沿って交互に配置されている。すなわち、第１主共通電極ＣＡＬ１、第１主画素電極ＰＡ１、及び、第１主共通電極ＣＡＲ１は、第１方向Ｘに沿ってこの順に配置されている。第１主共通電極ＣＡＬ１と第１主画素電極ＰＡ１との第１方向Ｘに沿った間隔は、第１主共通電極ＣＡＲ１と第１主画素電極ＰＡ１との第１方向Ｘに沿った間隔と略同等である。

一方、対向基板ＣＴの側の構成について着目すると、第２主画素電極ＰＡ２及び第２副画素電極ＰＢ２は、一体的にあるいは連続的に形成され、互いに電気的に接続されている。第２主画素電極ＰＡ２は、第１主画素電極ＰＡ１の直上に位置し、第２副画素電極ＰＢ２から画素ＰＸの上側端部付近及び下側端部付近まで第２方向Ｙに沿って直線的に延出している。このような第２主画素電極ＰＡ２は、第１方向Ｘに沿って略同一の幅を有する帯状に形成されている。

第２主共通電極ＣＡ２は、Ｘ−Ｙ平面内において、第２主画素電極ＰＡ１を挟んだ両側で第２主画素電極ＰＡ２と略平行な第２方向Ｙに沿って直線的に延出している。このような第２主共通電極ＣＡ２は、第１方向Ｘに沿って略同一の幅を有する帯状に形成されている。

図示した例では、第２主共通電極ＣＡ２は、２本平行に並んでおり、画素ＰＸの左右両端部にそれぞれ配置されている。以下では、これらの第２主共通電極ＣＡ２を区別するために、図中の左側の第２主共通電極をＣＡＬ２と称し、図中の右側の第２主共通電極をＣＡＲ２と称する。第２主共通電極ＣＡＬ２は第１主共通電極ＣＡＬ１と対向し、第２主共通電極ＣＡＲ２は第１主共通電極ＣＡＲ１と対向している。これらの第２主共通電極ＣＡＬ２及び第２主共通電極ＣＡＲ２は、アクティブエリア内あるいはアクティブエリア外において互いに電気的に接続されている。

画素ＰＸにおいて、第１主共通電極ＣＡＬ１及び第２主共通電極ＣＡＬ２は左側端部に配置され、第１主共通電極ＣＡＲ１及び第２主共通電極ＣＡＲ２は右側端部に配置されている。厳密には、第１主共通電極ＣＡＬ１及び第２主共通電極ＣＡＬ２は当該画素ＰＸとその左側に隣接する画素との境界に跨って配置され、第１主共通電極ＣＡＲ１及び第２主共通電極ＣＡＲ２は当該画素ＰＸとその右側に隣接する画素との境界に跨って配置されている。

第２主画素電極ＰＡ２と第２主共通電極ＣＡ２との位置関係に着目すると、互いに重なることなく、両者の間に光が透過可能な透過領域を形成し、第２主画素電極ＰＡ２と第２主共通電極ＣＡ２とは、第１方向Ｘに沿って交互に配置されている。すなわち、第２主共通電極ＣＡＬ２、第２主画素電極ＰＡ２、及び、第２主共通電極ＣＡＲ２は、第１方向Ｘに沿ってこの順に配置されている。第２主共通電極ＣＡＬ２と第２主画素電極ＰＡ２との第１方向Ｘに沿った間隔は、第２主共通電極ＣＡＲ２と第２主画素電極ＰＡ２との第１方向Ｘに沿った間隔と略同等である。

図２に示した例では、第１導電部材ＣＭ１及び第２導電部材ＣＭ２が配置されている。

第１導電部材ＣＭ１は、第１画素電極ＰＥ１及び第２画素電極ＰＥ２にコンタクトし、第１画素電極ＰＥ１と第２画素電極ＰＥ２とを電気的に接続する。このような第１導電部材ＣＭ１は、例えば、補助容量線Ｃ１の直上に位置する第１副画素電極ＰＢ１及び第２副画素電極ＰＢ２の間に配置され、第１副画素電極ＰＢ１及び第２副画素電極ＰＢ２にそれぞれコンタクトしている。つまり、補助容量線Ｃ１は、第１画素電極ＰＥ１と第２画素電極ＰＥ２とが電気的に接続される位置の直下を通る。第１画素電極ＰＥ１と第２画素電極ＰＥ２が、共に主画素電極と副画素電極によって十字状の形状である場合には、第１導電部材ＣＭ１を十字の中央部分、すなわち、第１主画素電極と第２副画素電極が交差する部分に配置する。このように第１導電部材ＣＭ１を配置すると、アレイ基板ＡＲと対向基板ＣＴを貼り合わせる製造工程において基板間でズレが生じたとしても、第１主画素電極あるいは第２副画素電極上に第１導電部材ＣＭ１が配置されるので、確実に上下間の電極を電気的に接続することが可能となる。

なお、第１画素電極ＰＥ１と第２画素電極ＰＥ２とが電気的に接続される位置の直下をゲート配線が通る構成であっても良い。

第２導電部材ＣＭ２は、第１共通電極ＣＥ１及び第２共通電極ＣＥ２にコンタクトし、第１共通電極ＣＥ１と第２共通電極ＣＥ２とを電気的に接続する。このような第２導電部材ＣＭ２は、例えば、ゲート配線Ｇ１とソース配線Ｓ１との交差部の直上に配置されている。

このような第１導電部材ＣＭ１及び第２導電部材ＣＭ２は、例えば、ペースト状の導電性材料などによって形成される。なお、これらの第１導電部材ＣＭ１及び第２導電部材ＣＭ２は、アレイ基板ＡＲと対向基板ＣＴとの間にセルギャップを形成するためのスペーサとしての機能を兼ね備えていても良い。

第１導電部材ＣＭ１及び第２導電部材ＣＭ２に接する電極部分は、導通させるために配向膜ＡＬ１、ＡＬ２を配置していない。このように画素毎に配向膜の無い部分が生じるが、配向膜をインクジェットで塗布することによってパターニングが可能である。パターニングする場合には、基板間の貼りあわせる精度を考慮して配向膜の無い部分を導電部材が画素電極、あるいは、共通電極と接する部分よりも大きくしても良い。

図３は、図２に示した液晶表示パネルＬＰＮをＡ−Ａ線で切断したときの断面構造を概略的に示す断面図である。なお、ここでは、説明に必要な箇所のみを図示している。

液晶表示パネルＬＰＮを構成するアレイ基板ＡＲの背面側には、バックライト４が配置されている。バックライト４としては、種々の形態が適用可能であり、また、光源として発光ダイオード（ＬＥＤ）を利用したものや冷陰極管（ＣＣＦＬ）を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。

アレイ基板ＡＲは、光透過性を有する第１絶縁基板１０を用いて形成されている。ソース配線Ｓ１及びソース配線Ｓ２は、第１層間絶縁膜１１の上に形成され、第２層間絶縁膜１２によって覆われている。なお、図示しないゲート配線や補助容量線は、例えば、第１絶縁基板１０と第１層間絶縁膜１１の間に配置されている。

第１主画素電極ＰＡ１、第１主共通電極ＣＡＬ１、及び、第１主共通電極ＣＡＲ１は、第２層間絶縁膜１２の上に形成されている。第１主共通電極ＣＡＬ１はソース配線Ｓ１の直上に位置し、第１主共通電極ＣＡＲ１はソース配線Ｓ２の直上に位置している。換言すると、ソース配線Ｓ１は第１主共通電極ＣＡＬ１の直下に配置され、ソース配線Ｓ２は第１主共通電極ＣＡＲ１の直下に配置している。第１主画素電極ＰＡ１は、第１主共通電極ＣＡＬ１及び第１主共通電極ＣＡＲ１から離間し、ソース配線Ｓ１及びソース配線Ｓ２のそれぞれの直上の位置よりもそれらの内側に位置している。

第１配向膜ＡＬ１は、アレイ基板ＡＲの対向基板ＣＴと対向する面に配置され、アクティブエリアＡＣＴの略全体に亘って延在している。この第１配向膜ＡＬ１は、第１主画素電極ＰＡ１、第１主共通電極ＣＡＬ１、第１主共通電極ＣＡＲ１などを覆っており、第２層間絶縁膜１２の上にも配置されている。このような第１配向膜ＡＬ１は、水平配向性を示す材料によって形成されている。

対向基板ＣＴは、光透過性を有する第２絶縁基板２０を用いて形成されている。ブラックマトリクスＢＭは、各画素ＰＸを区画し、開口部ＡＰを形成する。すなわち、ブラックマトリクスＢＭは、ソース配線、ゲート配線、補助容量線、スイッチング素子などの配線部に対向するように配置されている。ここでは、ブラックマトリクスＢＭは、第２方向Ｙに沿って延出した部分のみが図示されているが、第１方向Ｘに沿って延出した部分を備えていても良い。このブラックマトリクスＢＭは、第２絶縁基板２０のアレイ基板ＡＲに対向する内面２０Ａに配置されている。

カラーフィルタＣＦは、各画素ＰＸに対応して配置されている。すなわち、カラーフィルタＣＦは、第２絶縁基板２０の内面２０Ａにおける開口部ＡＰに配置されるとともに、その一部がブラックマトリクスＢＭに乗り上げている。第１方向Ｘに隣接する画素ＰＸにそれぞれ配置されたカラーフィルタＣＦは、互いに色が異なる。例えば、カラーフィルタＣＦは、赤色、青色、緑色といった３原色にそれぞれ着色された樹脂材料によって形成されている。赤色に着色された樹脂材料からなる赤色カラーフィルタは、赤色画素に対応して配置されている。青色に着色された樹脂材料からなる青色カラーフィルタは、青色画素に対応して配置されている。緑色に着色された樹脂材料からなる緑色カラーフィルタは、緑色画素に対応して配置されている。これらのカラーフィルタＣＦ同士の境界は、ブラックマトリクスＢＭと重なる位置にある。

オーバーコート層ＯＣは、カラーフィルタＣＦを覆っている。このオーバーコート層ＯＣは、カラーフィルタＣＦの表面の凹凸の影響を緩和する。

第２主画素電極ＰＡ２、第２主共通電極ＣＡＬ２、及び、第２主共通電極ＣＡＲ２は、オーバーコート層ＯＣのアレイ基板ＡＲと対向する側に形成されている。第２主画素電極ＰＡ２は第１主画素電極ＰＡ１の直上に位置している。また、第２主共通電極ＣＡＬ２は、第１主共通電極ＣＡＬ１の直上に位置し、ブラックマトリクスＢＭの直下に位置している。第２主共通電極ＣＡＲ２は、第１主共通電極ＣＡＲ１の直上に位置し、ブラックマトリクスＢＭの直下に位置している。

第１主共通電極ＣＡＬ１及び第２主共通電極ＣＡＬ２の第１方向Ｘに沿った幅は、これらの直上に位置するブラックマトリクスＢＭの幅と略同等である。第１主共通電極ＣＡＲ１及び第２主共通電極ＣＡＲ２の第１方向Ｘに沿った幅は、これらの直上に位置するブラックマトリクスＢＭの幅と略同等である。

開口部ＡＰにおいて、第１主共通電極ＣＡＬ１及び第１主共通電極ＣＡＲ１と第１主画素電極ＰＡ１との間、及び、第２主共通電極ＣＡＬ２及び第２主共通電極ＣＡＲ２と第２主画素電極ＰＡ１との間の領域は光が透過可能な透過領域に相当する。

第２配向膜ＡＬ２は、対向基板ＣＴのアレイ基板ＡＲと対向する面に配置され、アクティブエリアＡＣＴの略全体に亘って延在している。この第２配向膜ＡＬ２は、第２主画素電極ＰＡ２、第２主共通電極ＣＡＬ２、第２主共通電極ＣＡＲ２、オーバーコート層ＯＣなどを覆っている。このような第２配向膜ＡＬ２は、水平配向性を示す材料によって形成されている。

これらの第１配向膜ＡＬ１及び第２配向膜ＡＬ２には、液晶層ＬＱの液晶分子を初期配向させるための配向処理（例えば、ラビング処理や光配向処理）がなされている。第１配向膜ＡＬ１が液晶分子を初期配向させる第１配向処理方向ＰＤ１、及び、第２配向膜ＡＬ２が液晶分子を初期配向させる第２配向処理方向ＰＤ２は、互いに平行であって、互いに逆向きあるいは同じ向きである。例えば、これらの第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２は、図２に示したように、Ｘ−Ｙ平面内において、第２方向Ｙと略平行であって、同じ向きである。

上述したようなアレイ基板ＡＲと対向基板ＣＴとは、それぞれの第１配向膜ＡＬ１及び第２配向膜ＡＬ２が対向するように配置されている。このとき、アレイ基板ＡＲの第１配向膜ＡＬ１と対向基板ＣＴの第２配向膜ＡＬ２との間には、例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサが配置され、これにより、所定のセルギャップ、例えば２〜７μｍのセルギャップが形成される。なお、上記の通り、第１導電部材ＣＭ１及び第２導電部材ＣＭ２が柱状スペーサであっても良い。アレイ基板ＡＲと対向基板ＣＴとは、所定のセルギャップが形成された状態で、アクティブエリアＡＣＴの外側のシール材によって貼り合わせられている。

液晶層ＬＱは、アレイ基板ＡＲと対向基板ＣＴとの間に形成されたセルギャップに保持され、第１配向膜ＡＬ１と第２配向膜ＡＬ２との間に配置されている。このような液晶層ＬＱは、例えば、誘電率異方性が正（ポジ型）の液晶材料によって構成されている。

アレイ基板ＡＲの外面、つまり、アレイ基板ＡＲを構成する第１絶縁基板１０の外面１０Ｂには、第１光学素子ＯＤ１が接着剤などにより貼付されている。この第１光学素子ＯＤ１は、液晶表示パネルＬＰＮのバックライト４と対向する側に位置しており、バックライト４から液晶表示パネルＬＰＮに入射する入射光の偏光状態を制御する。この第１光学素子ＯＤ１は、第１偏光軸（あるいは第１吸収軸）ＡＸ１を有する第１偏光板ＰＬ１を含んでいる。

対向基板ＣＴの外面、つまり、対向基板ＣＴを構成する第２絶縁基板２０の外面２０Ｂには、第２光学素子ＯＤ２が接着剤などにより貼付されている。この第２光学素子ＯＤ２は、液晶表示パネルＬＰＮの表示面側に位置しており、液晶表示パネルＬＰＮから出射した出射光の偏光状態を制御する。この第２光学素子ＯＤ２は、第２偏光軸（あるいは第２吸収軸）ＡＸ２を有する第２偏光板ＰＬ２を含んでいる。

第１偏光板ＰＬ１の第１偏光軸ＡＸ１と、第２偏光板ＰＬ２の第２偏光軸ＡＸ２とは、例えば、直交する位置関係（クロスニコル）にある。このとき、一方の偏光板は、例えば、その偏光軸が液晶分子の初期配向方向つまり第１配向処理方向ＰＤ１あるいは第２配向処理方向ＰＤ２と平行または直交するように配置されている。初期配向方向が第２方向Ｙと平行である場合、一方の偏光板の偏光軸は、第２方向Ｘと平行、あるいは、第１方向Ｘと平行である。

図２において、（ａ）で示した例では、第１偏光板ＰＬ１は、その第１偏光軸ＡＸ１が液晶分子ＬＭの初期配向方向（第２方向Ｙ）に対して直交する（つまり、第１方向Ｘに平行となる）ように配置され、また、第２偏光板ＰＬ２は、その第２偏光軸ＡＸ２が液晶分子ＬＭの初期配向方向に対して平行となる（つまり、第２方向Ｙと平行となる）ように配置されている。

また、図２において、（ｂ）で示した例では、第２偏光板ＰＬ２は、その第２偏光軸ＡＸ２が液晶分子ＬＭの初期配向方向（第２方向Ｙ）に対して直交する（つまり、第１方向Ｘに平行となる）ように配置され、また、第１偏光板ＰＬ１は、その第１偏光軸ＡＸ１が液晶分子ＬＭの初期配向方向に対して平行となる（つまり、第２方向Ｙと平行となる）ように配置されている。

図４は、図２に示した液晶表示パネルＬＰＮをＢ−Ｂ線で切断したときの断面構造を概略的に示す断面図である。なお、ここでは、アレイ基板ＡＲにおける第２層間絶縁膜１２よりも下方の構成、及び、対向基板ＣＴにおけるオーバーコート層ＯＣよりも上方の構成については図示を省略している。

アレイ基板ＡＲにおいて、第１導電部材ＣＭ１は、第１副画素電極ＰＢ１にコンタクトしている。第１主共通電極ＣＡＬ１、第１主共通電極ＣＡＲ１、及び、第２層間絶縁膜１２は、第１配向膜ＡＬ１によって覆われている。第１副画素電極ＰＢ１については、第１導電部材ＣＭ１とコンタクトしたコンタクト部分を除いて第１配向膜ＡＬ１によって覆われている。つまり、第１配向膜ＡＬ１は、第１副画素電極ＰＢ１の第１導電部材ＣＭ１とのコンタクト部分を露出している。

対向基板ＣＴにおいて、第１導電部材ＣＭ１は、第２副画素電極ＰＢ２にコンタクトしている。第２主共通電極ＣＡＬ２、第２主共通電極ＣＡＲ２、及び、オーバーコート層ＯＣは、第２配向膜ＡＬ２によって覆われている。第２副画素電極ＰＢ２については、第１導電部材ＣＭ１とコンタクトしたコンタクト部分を除いて第２配向膜ＡＬ２によって覆われている。つまり、第２配向膜ＡＬ２は、第２副画素電極ＰＢ２の第１導電部材ＣＭ１とのコンタクト部分を露出している。

なお、第１配向膜ＡＬ１及び第２配向膜ＡＬ２は、第１導電部材ＣＭ１の全体を露出していても良いが、第１導電部材ＣＭ１の第１副画素電極ＰＢ１とのコンタクト部分及び第２副画素電極ＰＢ２とのコンタクト部分を除いて第１導電部材ＣＭ１の側面などを覆っていても良い。

図５は、図２に示した液晶表示パネルＬＰＮをＣ−Ｃ線で切断したときの断面構造を概略的に示す断面図である。なお、ここでは、アレイ基板ＡＲにおける第２層間絶縁膜１２よりも下方の構成、及び、対向基板ＣＴにおけるオーバーコート層ＯＣよりも上方の構成については図示を省略している。

アレイ基板ＡＲにおいて、第２導電部材ＣＭ２は、第１主共通電極ＣＡＬ１にコンタクトしている。この第１主共通電極ＣＡＬ１については、第２導電部材ＣＭ２とコンタクトしたコンタクト部分を除いて第１配向膜ＡＬ１によって覆われている。つまり、第１配向膜ＡＬ１は、第１主共通電極ＣＡＬ１の第２導電部材ＣＭ２とのコンタクト部分を露出している。

対向基板ＣＴにおいて、第２導電部材ＣＭ２は、第２主共通電極ＣＡＬ２にコンタクトしている。この第２主共通電極ＣＡＬ２については、第２導電部材ＣＭ２とコンタクトしたコンタクト部分を除いて第２配向膜ＡＬ２によって覆われている。つまり、第２配向膜ＡＬ２は、第２主共通電極ＣＡＬ２の第２導電部材ＣＭ２とのコンタクト部分を露出している。

なお、第１配向膜ＡＬ１及び第２配向膜ＡＬ２は、第２導電部材ＣＭ２の全体を露出していても良いが、第２導電部材ＣＭ２の第１主共通電極ＣＡＬ１とのコンタクト部分及び第２主共通電極ＣＡＬ２とのコンタクト部分を除いて、第２導電部材ＣＭ２の側面などを覆っていても良い。

次に、上記構成の液晶表示パネルＬＰＮの動作について、図２及び図３を参照しながら説明する。

すなわち、液晶層ＬＱに電圧が印加されていない状態、つまり、画素電極ＰＥと共通電極ＣＥとの間に電位差（あるいは電界）が形成されていない状態（ＯＦＦ時）には、液晶層ＬＱの液晶分子ＬＭは、その長軸が第１配向膜ＡＬ１の第１配向処理方向ＰＤ１及び第２配向膜ＡＬ２の第２配向処理方向ＰＤ２を向くように配向している。このようなＯＦＦ時が初期配向状態に相当し、ＯＦＦ時の液晶分子ＬＭの配向方向が初期配向方向に相当する。

なお、厳密には、液晶分子ＬＭは、Ｘ−Ｙ平面に平行に配向しているとは限らず、プレチルトしている場合が多い。このため、ここでの液晶分子ＬＭの初期配向方向とは、ＯＦＦ時の液晶分子ＬＭの長軸をＸ−Ｙ平面に正射影した方向である。以下では、説明を簡略にするために、液晶分子ＬＭは、Ｘ−Ｙ平面に平行に配向しているものとし、Ｘ−Ｙ平面と平行な面内で回転するものとして説明する。

ここでは、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２は、ともに第２方向Ｙと略平行な方向である。ＯＦＦ時においては、液晶分子ＬＭは、図２に破線で示したように、その長軸が第２方向Ｙと略平行な方向に初期配向する。つまり、液晶分子ＬＭの初期配向方向は、第２方向Ｙと平行（あるいは、第２方向Ｙに対して０°）である。

図示した例のように、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２が平行且つ同じ向きである場合、液晶層ＬＱの断面において、液晶分子ＬＭは、液晶層ＬＱの中間部付近で略水平（プレチルト角が略ゼロ）に配向し、ここを境界として第１配向膜ＡＬ１の近傍及び第２配向膜ＡＬ２の近傍において対称となるようなプレチルト角を持って配向する（スプレイ配向）。上記したように液晶層ＬＱの中間部を境界として、アレイ基板ＡＲ上の第１配向膜ＡＬ１の近傍での液晶分子ＬＭの配向と対向基板ＣＴ上の第２配向膜ＡＬ２の近傍での液晶分子ＬＭの配向は、上下で対称となるため、基板の法線方向から傾いた方向においても光学的に補償される。したがって、初期配向としてスプレイ配向にした場合には、黒表示の場合に光漏れが少なく、高コントラスト比を実現することができ、表示品位を向上することが可能となる。

なお、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２が互いに平行且つ逆向きである場合、液晶層ＬＱの断面において、液晶分子ＬＭは、第１配向膜ＡＬ１の近傍、第２配向膜ＡＬ２の近傍、及び、液晶層ＬＱの中間部において略均一なプレチルト角を持って配向する（ホモジニアス配向）。

バックライト４からのバックライト光は、その一部が第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶表示パネルＬＰＮに入射した光の偏光状態は、液晶層ＬＱを通過する際に液晶分子ＬＭの配向状態によって異なる。ＯＦＦ時においては、液晶層ＬＱを通過した光は、第２偏光板ＰＬ２によって吸収される（黒表示）。

一方、液晶層ＬＱに電圧が印加された状態、つまり、画素電極ＰＥと共通電極ＣＥとの間に電位差（あるいは電界）が形成された状態（ＯＮ時）では、画素電極ＰＥと共通電極ＣＥとの間に基板と略平行な横電界（あるいは斜め電界）が形成される。このとき、図３に示したように、画素電位の第１主画素電極ＰＡ１及び第２主画素電極ＰＡ２と、コモン電位の第１主共通電極ＣＡＬ１、第１主共通電極ＣＡＲ１、第２主共通電極ＣＡＬ２、及び、第２主共通電極ＣＡＲ２との間に電界が形成される。液晶分子ＬＭは、電界の影響を受け、その長軸が図中の実線で示したようにＸ−Ｙ平面と略平行な平面内で回転する。

図２に示した例では、画素ＰＸの左下の領域内では、液晶分子ＬＭは、第２方向Ｙに対して時計回りに回転し図中の左下を向くように配向する。画素ＰＸの左上の領域内では、液晶分子ＬＭは、第２方向Ｙに対して反時計回りに回転し図中の左上を向くように配向する。画素ＰＸの右下の領域内では、液晶分子ＬＭは、第２方向Ｙに対して反時計回りに回転し図中の右下を向くように配向する。画素ＰＸの右上の領域内では、液晶分子ＬＭは、第２方向Ｙに対して時計回りに回転し図中の右上を向くように配向する。

このように、各画素ＰＸにおいて、画素電極ＰＥと共通電極ＣＥとの間に電界が形成された状態では、液晶分子ＬＭの配向方向は、画素電極ＰＥと重なる位置を境界として複数の方向に分かれ、それぞれの配向方向でドメインを形成する。つまり、一画素ＰＸには、複数のドメインが形成される。

このようなＯＮ時には、バックライト４から液晶表示パネルＬＰＮに入射したバックライト光は、その一部が第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶層ＬＱに入射したバックライト光は、その偏光状態が変化する。このようなＯＮ時においては、液晶層ＬＱを通過した少なくとも一部の光は、第２偏光板ＰＬ２を透過する（白表示）。

このような本実施形態によれば、第１主画素電極ＰＡ１及び第２主画素電極ＰＡ２と、第１主共通電極ＣＡＬ１、第１主共通電極ＣＡＲ１、第２主共通電極ＣＡＬ２、及び、第２主共通電極ＣＡＲ２との間にそれぞれ横電界（あるいは斜め電界）が形成される。このため、液晶層ＬＱにおける中間部のみならず、アレイ基板ＡＲとの界面付近つまり第１配向膜ＡＬ１の近傍や、対向基板ＣＴとの界面付近つまり第２配向膜ＡＬ２の近傍においても所望の電界が作用し、液晶分子ＬＭの配向状態を容易に変化させることが可能となり、高速応答が可能となる。

したがって、画素電極と共通電極との間の略全域の液晶層ＬＱにおいて、高い駆動電圧を印加することなく、白表示に必要な所望のリタデーションΔｎ・ｄ（Δｎは屈折率異方性であり、ｄは液晶層ＬＱの厚さである）を得ることができ、開口部ＡＰにおける透過率を向上することが可能となる。また、画素電極と共通電極との間に形成される電界が強化され、外部からの不所望な電界の作用を抑制することが可能となり、透過率の低下を抑制することが可能となる。

図６は、比較例の液晶表示パネルＬＰＮの断面構造及び第１主画素電極と第２主共通電極との間に形成される電界の関係を説明するための図である。

ＯＮ時には、第１主画素電極ＰＡ１と第２主共通電極ＣＡＬ２及び第２主共通電極ＣＡＲ２との間に電界が形成される。このようなＯＮ時においては、図中の点線で囲んだ領域Ａでは電界が作用しにくいため、液晶分子ＬＭが所望の配向状態に変化しにくい。このため、領域Ａを透過する光に対して所望のリタデーションを付与することができず、開口部ＡＰにおける透過率の低下を招く。

上記の現象を確認するため、発明者は、図３などに示した本実施形態に相当する液晶表示装置と、図６に示した比較例に相当する液晶表示装置とを用意し、同一印加電圧のＯＮ状態で、透過率を測定した。本実施形態に相当する液晶表示装置は、第１主画素電極ＰＡ１及び第２主画素電極ＰＡ２、第１主共通電極ＣＡＬ１及び第１主共通電極ＣＡＲ１、第２主共通電極ＣＡＬ２及び第２主共通電極ＣＡＲ２を備えている。比較例に相当する液晶表示装置は、第１主画素電極ＰＡ１、第２主共通電極ＣＡＬ２及び第２主共通電極ＣＡＲ２を備えている。

他の条件については全て同一である。すなわち、主画素電極ＰＡの第１方向Ｘに沿った幅を７μｍとし、主共通電極ＣＡの第１方向Ｘに沿った幅を７μｍとし、主画素電極ＰＡと主共通電極ＣＡとの第１方向Ｘに沿った水平電極間距離を１０μｍとし、画素ピッチを５０μｍとし、セルギャップを４μｍとした。

比較例に相当する液晶表示装置での透過率を１としたとき、本実施形態に相当する液晶表示装置では、１．０３の透過率を得ることができた。

次に、発明者は、液晶表示パネルＬＰＮの内部にシールド電極を設置した場合の影響について検討した。このシールド電極は、液晶表示パネルＬＰＮの外部から対向基板ＣＴに向かって進入する外部電界をシールドするものであり、ＩＴＯなどの透明導電材料によって形成される。このようなシールド電極は、第２絶縁基板２０の内面２０Ａに設置される場合がある。シールド電極を外面２０Ｂではなく内面２０Ａに設置する理由は、アレイ基板ＡＲと対向基板ＣＴとを貼り合わせた後に対向基板ＣＴの外面を研磨して液晶表示パネルＬＰＮを薄型化する場合がある、アレイ基板ＡＲに備えられた配線（例えばコモン電位の配線など）と電気的に接続しやすい、などの理由からである。

シールド電極を設置することにより、外部から侵入する電界が液晶層ＬＱに及ぼす影響を軽減可能となる一方で、シールド電極自身が液晶層ＬＱに電界を印加する電極として機能してしまい、アレイ基板ＡＲ側の第１主画素電極ＰＡ１などとの間で不所望な縦電界を形成してしまうおそれがある。このため、本来形成すべき主画素電極と主共通電極との間の電界が乱れ、シールド電極を設置しなかった場合と比較して透過率の低下を招くおそれがある。

図６に示した比較例に相当する液晶表示装置において、シールド電極を設置した場合、シールド電極を設置しなかった場合と比較して透過率が１０％も低下した。これに対して、図３などに示した本実施形態に相当する液晶表示装置において、シールド電極を設置した場合、シールド電極を設置しなかった場合と比較して透過率が６％程度低下した。

このように、本実施形態の液晶表示装置が比較例の液晶表示装置よりも透過率の低下を抑制できたことにより、比較例の構成（第１主画素電極ＰＡ１及び第２主共通電極ＣＡ２を配置した構成）に加えて、第２主画素電極ＰＡ２及び第１主共通電極ＣＡ１を配置した本実施形態の構成によれば、主画素電極と主共通電極との間に形成される電界を強化できることが確認された。

このように、本実施形態によれば、透過率の低下を抑制することが可能となる。これにより、表示品位の劣化を抑制することが可能となる。

また、第１共通電極ＣＥ１と第２共通電極ＣＥ２とがアクティブエリアＡＣＴ内において電気的に接続されたことにより、共通電極ＣＥの配線抵抗による電圧降下を抑制することが可能となる。これにより、フリッカーやクロストークといった表示品位の不具合の発生を抑制することが可能となる。また、アクティブエリアＡＣＴ内において、第１共通電極ＣＥ１と第２共通電極ＣＥ２との電気的な接続を冗長化することが可能となり、たとえ共通電極の一部で断線が生じたとしても、各画素ＰＸの共通電極ＣＥに所望の電圧を印加することが可能となる。なお、上記の例では、一画素ＰＸにおいて、第１主共通電極ＣＡ１と第２主共通電極ＣＡ２とを電気的に接続したが、アクティブエリアＡＣＴ内において、複数画素毎に第１主共通電極ＣＡ１と第２主共通電極ＣＡ２とを電気的に接続してもよい。

また、第１画素電極ＰＥ１と第２画素電極ＰＥ２とを補助容量線上あるいはゲート配線上に位置する第１導電部材ＣＭ１を介して電気的に接続し、また、第１共通電極ＣＥ１と第２共通電極ＣＥ２とをソース配線とゲート配線あるいは補助容量線との交差部に位置する第２導電部材ＣＭ２を介して電気的に接続している。このため、第１導電部材ＣＭ１及び第２導電部材ＣＭ２の周囲で液晶分子ＬＭの配向が乱れたとしても、その周囲は表示に寄与しないため、液晶分子ＬＭの不所望な配向による暗線の発生あるいは輝線の発生を抑制することが可能となる。

また、本実施形態によれば、主画素電極と主共通電極との間の電極間隙において高い透過率が得られるため、一画素あたりの透過率を十分に高くするためには、主画素電極と主共通電極との間の電極間距離を拡大することで対応することが可能となる。また、画素ピッチが異なる製品仕様に対しては、電極間距離を変更する（つまり、画素ＰＸの略中央に配置された主画素電極に対して主共通電極の配置位置を変更する）ことで、透過率分布のピーク条件を利用することが可能となる。つまり、本実施形態の表示モードにおいては、比較的画素ピッチが大きな低解像度の製品仕様から比較的画素ピッチが小さい高解像度の製品仕様まで、微細な電極加工を必ずしも必要とせず、電極間距離の設定により種々の画素ピッチの製品を提供することが可能となる。したがって、高透過率且つ高解像度の要求を容易に実現することが可能となる。

また、本実施形態によれば、ブラックマトリクスＢＭと重なる領域では、透過率が十分に低下している。これは、共通電極ＣＥの位置よりも当該画素の外側に電界の漏れが発生せず、また、ブラックマトリクスＢＭを挟んで隣接する画素間で不所望な横電界が生じないため、ブラックマトリクスＢＭと重なる領域の液晶分子がＯＦＦ時（あるいは黒表示時）と同様に初期配向状態を保っているためである。したがって、隣接する画素間でカラーフィルタの色が異なる場合であっても、混色の発生を抑制することが可能となり、色再現性の低下やコントラスト比の低下を抑制することが可能となる。

また、アレイ基板ＡＲと対向基板ＣＴとの合わせずれが生じた際に、主画素電極を挟んだ両側の主共通電極との水平電極間距離に差が生じることがある。しかしながら、このような合わせずれは、全ての画素ＰＸに共通に生じるため、画素ＰＸ間での電界分布に相違はなく、画像の表示に及ぼす影響はきわめて小さい。また、例えアレイ基板ＡＲと対向基板ＣＴとの間で合わせズレが生じたとしても、隣接する画素への不所望な電界の漏れを抑制することが可能となる。このため、隣接する画素間でカラーフィルタの色が異なる場合であっても、混色の発生を抑制することが可能となり、色再現性の低下やコントラスト比の低下を抑制することが可能となる。

また、本実施形態によれば、主共通電極は、それぞれソース配線と対向している。特に、主共通電極ＣＡＬ及び主共通電極ＣＡＲがそれぞれソース配線Ｓ１及びソース配線Ｓ２の直上に配置されている場合には、主共通電極ＣＡＬ及び主共通電極ＣＡＲがソース配線Ｓ１及びソース配線Ｓ２よりも画素電極ＰＥ側に配置された場合と比較して、開口部ＡＰを拡大することができ、画素ＰＸの透過率を向上することが可能となる。

また、主共通電極ＣＡＬ及び主共通電極ＣＡＲをそれぞれソース配線Ｓ１及びソース配線Ｓ２の直上に配置することによって、画素電極ＰＥと主共通電極ＣＡＬ及び主共通電極ＣＡＲとの間の電極間距離を拡大することが可能となり、より水平に近い横電界を形成することが可能となる。このため、従来の構成であるＩＰＳモード等の利点である広視野角化も維持することが可能となる。

また、アレイ基板ＡＲに備えられた第１主共通電極ＣＡＬ１がソース配線Ｓ１の直上に位置し、第１主共通電極ＣＡＲ１がソース配線Ｓ２の直上に位置するため、ソース配線からの不所望な電界をシールドすることが可能である。このため、主画素電極と主共通電極との間に形成される所望の電界を形成することが可能となり、表示品位の劣化を抑制することが可能となる。

また、本実施形態によれば、一画素内に複数のドメインを形成することが可能となる。このため、複数の方向で視野角を光学的に補償することができ、広視野角化が可能となる。

なお、上記の例では、液晶分子ＬＭの初期配向方向が第２方向Ｙと平行である場合について説明したが、液晶分子ＬＭの初期配向方向は、図２に示したように、第２方向Ｙを斜めに交差する斜め方向Ｄであっても良い。ここで、第２方向Ｙに対する初期配向方向Ｄのなす角度θ１は、０°より大きく４５°より小さい角度である。なお、このなす角度θ１については、５°〜３０°程度、より望ましくは２０°以下とすることが液晶分子ＬＭの配向制御の観点で極めて有効である。つまり、液晶分子ＬＭの初期配向方向は、第２方向Ｙに対して０°乃至２０°の範囲内の方向と略平行であることが望ましい。

また、上記の例では、液晶層ＬＱが正（ポジ型）の誘電率異方性を有する液晶材料によって構成された場合について説明したが、液晶層ＬＱは、誘電率異方性が負（ネガ型）の液晶材料によって構成されていても良い。但し、詳しい説明は省略するが、誘電率異方性が正負逆となる関係上、ネガ型液晶材料の場合、上記したなす角度θ１が４５°〜９０°、望ましくは７０°以上とすることが好ましい。

なお、ＯＮ時においても、画素電極ＰＥ上あるいは共通電極ＣＥ上では、横電界がほとんど形成されない（あるいは、液晶分子ＬＭを駆動するのに十分な電界が形成されない）ため、液晶分子ＬＭは、ＯＦＦ時と同様に初期配向方向からほとんど動かない。このため、画素電極ＰＥ及び共通電極ＣＥがＩＴＯなどの光透過性の導電材料によって形成されていても、これらの領域ではバックライト光がほとんど透過せず、ＯＮ時において表示にほとんど寄与しない。したがって、画素電極ＰＥ及び共通電極ＣＥは、必ずしも透明な導電材料によって形成される必要はなく、アルミニウムや銀、銅などの導電材料を用いて形成しても良い。

また、上記の例では、第１副画素電極ＰＢ１の直下に補助容量線が配置された構成について説明したが、第１副画素電極ＰＢ１の直下には、ゲート配線が配置されても良い。

次に、第１画素電極ＰＥ１と第２画素電極ＰＥ２とを電気的に接続する他の構造例について説明する。

図７は、第１画素電極ＰＥ１と第２画素電極ＰＥ２との接続部を含む液晶表示パネルの第１方向Ｘに沿った断面構造を概略的に示す断面図である。図８は、第１画素電極ＰＥ１と第２画素電極ＰＥ２との接続部を含む液晶表示パネルの第２方向Ｙに沿った断面構造を概略的に示す断面図である。なお、ここでは、アレイ基板ＡＲにおける第２層間絶縁膜１２よりも下方の構成、及び、対向基板ＣＴにおけるオーバーコート層ＯＣよりも上方の構成については図示を省略している。

アレイ基板ＡＲにおいて、第１柱状スペーサＳＰ１は、第２層間絶縁膜１２の上に形成されている。このような第１柱状スペーサＳＰ１は、対向基板ＣＴに対向する第１上面Ｔ１を有している。第１副画素電極ＰＢ１は、第１柱状スペーサＳＰ１を覆っている。第１主共通電極ＣＡＬ１、第１主共通電極ＣＡＲ１、及び、第２層間絶縁膜１２は、第１配向膜ＡＬ１によって覆われている。第１副画素電極ＰＢ１については、第１柱状スペーサＳＰ１の第１上面Ｔ１を覆う部分（コンタクト部ＰＣ）を除いて第１配向膜ＡＬ１によって覆われている。つまり、第１配向膜ＡＬ１は、第１副画素電極ＰＢ１のうちの最も対向基板ＣＴに近接するコンタクト部ＰＣを露出している。

対向基板ＣＴにおいて、第１配向膜ＡＬ１から露出した第１副画素電極ＰＢ１のコンタクト部ＰＣは、第２副画素電極ＰＢ２にコンタクトしている。第２主共通電極ＣＡＬ２、第２主共通電極ＣＡＲ２、及び、オーバーコート層ＯＣは、第２配向膜ＡＬ２によって覆われている。第２副画素電極ＰＢ２については、コンタクト部ＰＣとコンタクトしたコンタクト部分を除いて第２配向膜ＡＬ２によって覆われている。つまり、第２配向膜ＡＬ２は、第２副画素電極ＰＢ２のうちのコンタクト部ＰＣとのコンタクト部分を露出している。換言すると、第２配向膜ＡＬ２には、第２副画素電極ＰＢ２を露出するコンタクトホールＰＣＨが形成されており、このコンタクトホールＰＣＨを介して、第１画素電極ＰＥ１が第２画素電極ＰＥ２にコンタクトし、第１画素電極ＰＥ１と第２画素電極ＰＥ２とが電気的に接続されている。

なお、ここに示した例では、第１副画素電極ＰＢ１が第１柱状スペーサＳＰ１を覆う構成について説明したが、第１画素電極ＰＥ１が第１柱状スペーサＳＰ１を覆っていれば良く、第１主画素電極ＰＡ１が第１柱状スペーサＳＰ１を覆っていても良い。また、第１柱状スペーサＳＰ１の一部は、第１画素電極ＰＥ１から露出していても良く、第１画素電極ＰＥ１は、第１柱状スペーサＳＰ１の全体を完全に覆っていなくても良い。

また、第１柱状スペーサＳＰ１は、対向基板ＣＴに設けられても良い。この場合、第１柱状スペーサＳＰ１は、オーバーコート層ＯＣのアレイ基板ＡＲと対向する側に形成され、第２画素電極ＰＥ２によって覆われる。つまり、第２画素電極ＰＥ２は、第１画素電極ＰＥ１とコンタクトするコンタクト部ＰＣを含むことになる。

このような構造例において、第１画素電極ＰＥ１と第２画素電極ＰＥ２とを電気的に接続した場合であっても、上記したのと同様の効果が得られる。

次に、第１共通電極ＣＥ１と第２共通電極ＣＥ２とを電気的に接続する他の構造例について説明する。

図９は、第１共通電極ＣＥ１と第２共通電極ＣＥ２との接続部を含む液晶表示パネルの第１方向Ｘに沿った断面構造を概略的に示す断面図である。図１０は、第１共通電極ＣＥ１と第２共通電極ＣＥ２との接続部を含む液晶表示パネルの第２方向Ｙに沿った断面構造を概略的に示す断面図である。なお、ここでは、アレイ基板ＡＲにおける第２層間絶縁膜１２よりも下方の構成、及び、対向基板ＣＴにおけるオーバーコート層ＯＣよりも上方の構成については図示を省略している。

アレイ基板ＡＲにおいて、第２柱状スペーサＳＰ２は、第２層間絶縁膜１２の上に形成されている。このような第２柱状スペーサＳＰ２は、対向基板ＣＴに対向する第２上面Ｔ２を有している。第１主共通電極ＣＡＬ１は、第２柱状スペーサＳＰ２の第２上面Ｔ２に配置されている。第１主共通電極ＣＡＬ１、第１主共通電極ＣＡＲ１、及び、第２層間絶縁膜１２は、第１配向膜ＡＬ１によって覆われている。但し、第１主共通電極ＣＡＬ１については、第２柱状スペーサＳＰ２の第２上面Ｔ２を覆う部分（コンタクト部ＣＣ）を除いて第１配向膜ＡＬ１によって覆われている。つまり、第１配向膜ＡＬ１は、第１主共通電極ＣＡＬ１のうちの最も対向基板ＣＴに近接するコンタクト部ＣＣを露出している。

対向基板ＣＴにおいて、第１配向膜ＡＬ１から露出した第１主共通電極ＣＡＬ１のコンタクト部ＣＣは、第２主共通電極ＣＡＬ２にコンタクトしている。第２主共通電極ＣＡＬ２、第２主共通電極ＣＡＲ２、及び、オーバーコート層ＯＣは、第２配向膜ＡＬ２によって覆われている。但し、第２主共通電極ＣＡＬ２については、コンタクト部ＣＣとコンタクトしたコンタクト部分を除いて第２配向膜ＡＬ２によって覆われている。つまり、第２配向膜ＡＬ２は、第２主共通電極ＣＡＬ２のうちのコンタクト部ＣＣとのコンタクト部分を露出している。換言すると、第２配向膜ＡＬ２には、第２主共通電極ＣＡＬ２を露出するコンタクトホールＣＣＨが形成されており、このコンタクトホールＣＣＨを介して、第１共通電極ＣＥ１が第２共通電極ＣＥ２にコンタクトし、第１共通電極ＣＥ１と第２共通電極ＣＥ２とが電気的に接続されている。

なお、ここに示した例では、第１主共通電極ＣＡＬ１が第２柱状スペーサＳＰ２を覆う構成について説明したが、第１共通電極ＣＥ１が第２柱状スペーサＳＰ２を覆っていれば良い。また、第２柱状スペーサＳＰ２の一部は、第１共通電極ＣＥ１から露出していても良く、第１共通電極ＣＥ１は、第２柱状スペーサＳＰ２の全体を完全に覆っていなくても良い。

また、第２柱状スペーサＳＰ２は、対向基板ＣＴに設けられても良い。この場合、第２柱状スペーサＳＰ２は、オーバーコート層ＯＣのアレイ基板ＡＲと対向する側に形成され、第２共通電極ＣＥ２によって覆われる。つまり、第２共通電極ＣＥ２は、第１共通電極ＣＥ１とコンタクトするコンタクト部ＣＣを含むことになる。

このような構造例において、第１共通電極ＣＥ１と第２共通電極ＣＥ２とを電気的に接続した場合であっても、上記したのと同様の効果が得られる。

なお、本実施形態においては、共通電極ＣＥは、上記の第１主共通電極ＣＡ１及び第２主共通電極ＣＡ２に加えて、アレイ基板ＡＲに備えられゲート配線Ｇや補助容量線Ｃと対向する第１副共通電極を備えていても良い。この第１副共通電極は、第１方向Ｘに沿って延出し、第１主共通電極ＣＡ１と一体的あるいは連続的に形成される。このような第１副共通電極を設けたことにより、ゲート配線Ｇや補助容量線Ｃからの不所望な電界をシールドすることが可能である。

また、共通電極ＣＥは、上記の第１主共通電極ＣＡ１及び第２主共通電極ＣＡ２に加えて、対向基板ＣＴに備えられゲート配線Ｇや補助容量線Ｃと対向する第２副共通電極を備えていても良い。この第２副共通電極は、第１方向Ｘに沿って延出し、第２主共通電極ＣＡ２と一体的あるいは連続的に形成される。

以上説明したように、本実施形態によれば、表示品位の劣化を抑制することが可能な液晶表示装置を提供することが可能となる。

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

ＬＰＮ…液晶表示パネル
ＡＲ…アレイ基板 ＣＴ…対向基板 ＬＱ…液晶層
ＰＥ…画素電極 ＰＡ…主画素電極 ＰＢ…副画素電極
ＣＥ…共通電極 ＣＡ…主共通電極 ＣＢ…副共通電極
ＣＭ１…第１導電部材 ＣＭ２…第２導電部材
ＳＰ１…第１柱状スペーサ ＳＰ２…第２柱状スペーサ

Claims (11)

1. 直線的に延出した帯状の第１主画素電極を備えた第１画素電極と、前記第１主画素電極を挟んだ両側で前記第１主画素電極と略平行に延出した第１主共通電極を備えた第１共通電極と、を備えた第１基板と、
   前記第１主画素電極に対向する第２主画素電極を備え前記第１画素電極と電気的に接続された第２画素電極と、前記第１主共通電極と対向する第２主共通電極を備え前記第１共通電極と電気的に接続された第２共通電極と、を備えた第２基板と、
   前記第１基板と前記第２基板との間に保持された液晶分子を含む液晶層と、
   を備えたことを特徴とする液晶表示装置。
2. さらに、前記第１画素電極及び前記第２画素電極にコンタクトし前記第１画素電極と前記第２画素電極とを電気的に接続する導電部材を備えたことを特徴とする請求項１に記載の液晶表示装置。
3. さらに、前記第１画素電極によって覆われるとともに前記第１基板と前記第２基板との間に液晶層を保持するためのセルギャップを形成する柱状スペーサを備え、前記第１画素電極が前記柱状スペーサを覆うとともに前記第２画素電極にコンタクトしていることを特徴とする請求項１に記載の液晶表示装置。
4. 直線的に延出した帯状の第１主画素電極を備えた第１画素電極と、前記第１主画素電極を挟んだ両側で前記第１主画素電極と略平行に延出した第１主共通電極を備えた第１共通電極と、前記第１画素電極にコンタクトした導電部材と、前記第１画素電極及び前記第１共通電極を覆うとともに前記導電部材を露出する第１配向膜と、を備えた第１基板と、
   前記第１主画素電極に対向する第２主画素電極を備え前記導電部材にコンタクトした第２画素電極と、前記第１主共通電極と対向する第２主共通電極を備え前記第１共通電極と電気的に接続された第２共通電極と、前記第２画素電極及び前記第２共通電極を覆うとともに前記導電部材を露出する第２配向膜と、を備えた第２基板と、
   前記第１基板と前記第２基板との間に保持された液晶分子を含む液晶層と、
   を備えたことを特徴とする液晶表示装置。
5. 柱状スペーサと、直線的に延出した帯状の第１主画素電極を備え前記柱状スペーサを覆う第１画素電極と、前記第１主画素電極を挟んだ両側で前記第１主画素電極と略平行に延出した第１主共通電極を備えた第１共通電極と、前記第１画素電極及び前記第１共通電極を覆うとともに前記柱状スペーサの上面を覆う前記第１画素電極を露出する第１配向膜と、を備えた第１基板と、
   前記第１主画素電極に対向する第２主画素電極を備え前記第１配向膜から露出した前記第１画素電極にコンタクトした第２画素電極と、前記第１主共通電極と対向する第２主共通電極を備え前記第１共通電極と電気的に接続された第２共通電極と、前記第２画素電極及び前記第２共通電極を覆うとともに前記第２画素電極の前記第１画素電極とのコンタクト部分を露出する第２配向膜と、を備えた第２基板と、
   前記第１基板と前記第２基板との間に保持された液晶分子を含む液晶層と、
   を備えたことを特徴とする液晶表示装置。
6. 前記第１基板は、さらに、前記第１主共通電極の直下に配置されたソース配線を備えたことを特徴とする請求項１乃至５のいずれか１項に記載の液晶表示装置。
7. 前記第１基板は、さらに、前記第１画素電極と前記第２画素電極とを電気的に接続する位置の直下を通るゲート配線または補助容量線を備えたことを特徴とする請求項１乃至６のいずれか１項に記載の液晶表示装置。
8. さらに、前記第１共通電極及び前記第２共通電極にコンタクトし前記第１共通電極と前記第２共通電極とを電気的に接続する第２導電部材を備えたことを特徴とする請求項１乃至７のいずれか１項に記載の液晶表示装置。
9. さらに、前記第１共通電極によって覆われるとともに前記第１基板と前記第２基板との間に液晶層を保持するためのセルギャップを形成する第２柱状スペーサを備え、前記第１共通電極が前記第２柱状スペーサを覆うとともに前記第２共通電極にコンタクトしていることを特徴とする請求項１乃至８のいずれか１項に記載の液晶表示装置。
10. 前記第１画素電極及び前記第２画素電極と前記第１共通電極及び前記第２共通電極との間に電界が形成されていない状態で、前記液晶層の液晶分子の初期配向方向は、前記第１主画素電極の延出方向に対して０°乃至２０°の範囲内の方向と略平行であることを特徴とする請求項１乃至９のいずれか１項に記載の液晶表示装置。
11. 前記液晶分子は、前記第１画素電極及び前記第２画素電極と前記第１共通電極及び前記第２共通電極との間に電界が形成されていない状態で、前記第１基板と前記第２基板との間においてスプレイ配向またはホモジニアス配向していることを特徴とする請求項１０に記載の液晶表示装置。

Images