JP2013175578A - 配線基板および半導体装置 - Google Patents
配線基板および半導体装置 Download PDFInfo
- Publication number
- JP2013175578A JP2013175578A JP2012038802A JP2012038802A JP2013175578A JP 2013175578 A JP2013175578 A JP 2013175578A JP 2012038802 A JP2012038802 A JP 2012038802A JP 2012038802 A JP2012038802 A JP 2012038802A JP 2013175578 A JP2013175578 A JP 2013175578A
- Authority
- JP
- Japan
- Prior art keywords
- electrode pad
- copper
- layer
- electrode
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H10W90/724—
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【課題】 電極パッドおよび電極のいずれにおいてもエレクトロマイグレーションによる空隙を抑制することが可能な配線基板、および半導体装置を提供すること。
【解決手段】 絶縁基板1と、絶縁基板1の搭載部1aに設けられた電源用電極パッド2aおよび接地用電極パッド2bとを含んでおり、電源用電極パッド2aは、搭載部1aに下地金属層4と銅層5とが順次積層されて設けられており、接地用電極パッド2bは、搭載部1aに下地金属層4とニッケル層6とが順次積層されて設けられている配線基板10である。電子の流れ方向に対応して、銅層5の銅成分による銅−スズ合金層、またはニッケル層6がエレクトロマイグレーションを抑制する。
【選択図】 図1
【解決手段】 絶縁基板1と、絶縁基板1の搭載部1aに設けられた電源用電極パッド2aおよび接地用電極パッド2bとを含んでおり、電源用電極パッド2aは、搭載部1aに下地金属層4と銅層5とが順次積層されて設けられており、接地用電極パッド2bは、搭載部1aに下地金属層4とニッケル層6とが順次積層されて設けられている配線基板10である。電子の流れ方向に対応して、銅層5の銅成分による銅−スズ合金層、またはニッケル層6がエレクトロマイグレーションを抑制する。
【選択図】 図1
Description
本発明は、半導体素子の電極がはんだを介して接続される電極パッドを有する配線基板、および配線基板に半導体素子が搭載されてなる半導体装置に関するものである。
半導体集積回路素子(IC)等の半導体素子は、一般に、半導体素子搭載用の配線基板に搭載されて半導体装置となり、コンピュータや通信機器,センサ機器等の電子機器を構成する外部の電気回路(マザーボード等)に実装されて使用されている。
半導体素子は、一般に、シリコン等の半導体基板の主面に電子回路が設けられてなる。半導体基板の主面には、その電子回路と電気的に接続された電極が設けられている。
配線基板は、例えばセラミック基板等の絶縁基板の上面に、半導体素子の電極の配置に対応して電極パッドが形成された構造である。半導体素子の電極と配線基板の電極パッドとを互いに対向させて、両者の間に介在させたはんだを介して両者を互いに接合させれば、半導体装置が形成される。はんだは、例えばスズ−銀やスズ−銀−ビスマス等のはんだ材料からなり、例えば配線基板の電極パッドに凸状に、はんだバンプとして被着されている。はんだバンプを介して、電極パッドと電極との上記接続が行なわれる。
電極パッドは、搭載部から絶縁基板の下面等の外表面にかけて設けられた配線導体を介して、絶縁基板の下面等に電気的に導出されている。配線導体のうち絶縁基板の下面等に設けられた部分は外部電気回路にはんだ等の導電性接続材を介して接合される。これにより、半導体素子と外部電気回路とが配線基板を介して電気的に接続される。
半導体装置は、上記電子機器の基板に実装され、外部の電気回路から貫通導体、電極パッドおよびはんだバンプを通って半導体素子の電極に各種の信号としての電流が通電される。
しかしながら、上記従来技術の配線基板においては、半導体素子が搭載された後、電極と電極パッドとの間で通電されたときに、電極および電極パッドの少なくとも一方においてボイド(空隙)が発生する可能性があるという問題点があった。
これは、電極および電極パッドを形成しているニッケルまたは銅等の金属が、電極と電極パッドとの間を流れる電流(電子の流れ)に伴うエレクトロマイグレーションによって、部分的にはんだ内に拡散する可能性があることによる。このような空隙が生じると、電極または電極パッドとはんだバンプとの間で局部的な電気抵抗の増加や断線等の不具合を生じる。
特に、近年、半導体素子の高速化に伴い、電極と電極パッドとの間を流れる電流の電流密度が著しく増える傾向にあるため、エレクトロマイグレーションによる空隙がさらに発生しやすくなってきている。
本発明は、上記従来技術の問題点に鑑み完成されたものであり、半導体素子が搭載されたときに、電極パッドおよび電極のいずれにおいてもエレクトロマイグレーションによる空隙を抑制することが可能な配線基板、および半導体装置を提供することにある。
本発明の一つの態様による配線基板は、半導体素子の搭載部を含む上面を有する絶縁基板と、前記搭載部に設けられた電極パッドとを有している。前記電極パッドは、前記半導体素子の接地電極が接続される接地用電極パッドと、前記半導体素子の電源電極が接続される電源用電極パッドとを含んでいる。また、前記接地用電極パッドは、前記搭載部に下地金属層とニッケル層とが順次積層されて設けられており、前記電源用電極パッドは、前記搭載部に下地金属層と銅層とが順次積層されて設けられている。
本発明の一つの態様による半導体装置は、上記構成の配線基板と、前記搭載部に搭載された半導体素子とを含んでいる。また、前記半導体素子の接地電極と前記接地用電極パッドとがはんだを介して接続されているとともに、前記半導体素子の電源電極と前記電源用電極パッドとがはんだを介して接続されている。
本発明の一つの態様による配線基板によれば、半導体素子が搭載されたときに、電極パッドおよび電極のいずれにおいてもエレクトロマイグレーションを抑制することができる。そのため、電極パッドおよび電極における空隙の発生を抑制することができる。
すなわち、電子の流れが電極から電極パッドに向かう電源用電極パッドにおいては、銅層の銅成分とはんだのスズ成分とによって、耐マイグレーションの高い銅−スズ合金層が電極の表面に生成する。そのため、電極を形成しているニッケル等の金属のエレクトロマイグレーションが抑制される。したがって、電極における空隙の発生が抑制される。
また、電子の流れが電極パッドから電極に向かう接地用電極パッドにおいては、ニッケル層によって、電極パッドを形成している銅等の金属のエレクトロマイグレーションが抑制される。したがって、電極パッドにおける空隙の発生も抑制される。
また、本発明の一つの態様による半導体装置によれば、上記構成の配線基板と、搭載部に搭載された半導体素子とを備えており、配線基板の電極パッドと半導体素子の電極とがはんだを介して接合されていることから、電極および電極パッドのいずれにおいてもエレクトロマイグレーションが抑制される。したがって、電極および電極パッドにおける空隙の発生が効果的に抑制された半導体装置を提供することができる。
本発明の実施形態の配線基板および半導体装置を添付の図面を参照して説明する。図1は本発明の実施形態の配線基板における要部を示す断面図である。また、図2(a)は、図1に示す配線基板の全体の一例を示す平面図であり、図2(b)は、図2(a)のA−
A線における断面図である。また、図3は、本発明の実施形態の半導体装置を示す断面図である。
A線における断面図である。また、図3は、本発明の実施形態の半導体装置を示す断面図である。
絶縁基板1と、絶縁基板1の上面の搭載部1aに設けられた電極パッド2とによって配線基板10が基本的に構成されている。また、配線基板10に半導体素子8が搭載され、電極パッド2と半導体素子8の電極9とがはんだバンプ3を介して接続されて半導体装置11が基本的に構成されている。電極パッド2は、下地金属層4上に銅層5またはニッケル層6が積層されて設けられている。電極パッド2は、例えば、絶縁基板1の内部から下面等にかけて設けられた配線導体7を介して、絶縁基板1の下面等に電気的に導出されている。なお、図1および図2(b)は、電極パッド2上にはんだバンプ3が設けられた、はんだバンプ付き配線基板の状態を示している。
絶縁基板1は、例えば、ガラスセラミック焼結体や酸化アルミニウム質焼結体,ムライト質焼結体,窒化アルミニウム質焼結体等の絶縁材料によって形成されている。絶縁基板1は、その上面に半導体素子の搭載部1aを有し、この搭載部1aに電極パッド2が設けられている。
絶縁基板1は、例えば、ガラスセラミック焼結体からなる場合であれば、次のようにして製作することができる。即ち、ホウケイ酸系ガラス等のガラス成分と酸化アルミニウム等のセラミック成分とを主成分し、焼結助剤等を添加して作製した原料粉末に適当な有機バインダおよび有機溶剤を添加混合して泥漿状とし、これをドクターブレード法やリップコータ法等のシート成形技術を採用してシート状に成形することにより複数枚のセラミックグリーンシートを得て、その後、セラミックグリーンシートを切断加工や打ち抜き加工により適当な形状とするとともにこれを複数枚積層し、最後にこの積層されたセラミックグリーンシートを還元雰囲気中において約800〜1000℃の温度で焼成することによって製
作される。
作される。
絶縁基板1は、例えば四角板状であり、その上面の中央部の四角形状等の領域が半導体素子の搭載部1aとなっている。この搭載部1aに、半導体素子8の電極9がそれぞれ電気的に接続される複数の電極パッド2が設けられている。
複数の電極パッド2は、搭載部1aに、半導体素子8の主面(図1の例では下面)に設けられた複数の電極9とそれぞれに対向し合うように配置されている。電極パッド2と半導体素子8の電極9とがはんだバンプ3を介して互いに電気的に接続されることによって、半導体装置11が形成される。はんだバンプ3は、スズ−銀系材料等であり、スズを含んでいる。はんだバンプ3の材料については後に詳しく説明する。
半導体素子8の電極9は、電源電極9aと、接地電極9bとを含んでいる。半導体素子8の電極9と接続される電極パッド2は、電源電極9aと接続される電源用電極パッド2aと、接地電極9bと接続される接地用電極パッド2bとを含んでいる。
半導体素子8は、シリコンやガリウム砒素リン,ゲルマニウム,ヒ化ガリウム,窒化ガリウム,炭化珪素等の半導体材料からなる半導体基板によって形成されている。半導体素子8は、例えば、1辺の長さが約3〜10mm程度の四角板状のシリコン基板であり、その主面に銅やアルミニウム等からなる電極9が形成されている。
電極9は、半導体素子8の電子回路(集積回路)(図示せず)を配線基板10に電気的に接続させるためのものである。電極9は、例えば銅やアルミニウム,銀,パラジウム,ニッケル等の金属材料によって形成されている。なお、電極9の形状および寸法は、電子回路の配置位置等に応じて適宜設定され、例えば、直径が約100〜300μmの円形状等に形成
されている。
されている。
半導体素子8は、例えば半導体基板(シリコンウエハ等)の主面にシリコンの酸化膜(符号なし)を形成した後、アルミニウムや銅を、所定の電子回路や電極9のパターンに、蒸着法およびフォトリソグラフ法等の微細加工技術で形成することによって作製されている。半導体基板のうち電極9等の導体同士の間には、ポリイミド樹脂等の絶縁材料からなるパッシベーション層(符号なし)が形成されている。
上記半導体素子8を含む半導体装置11は、例えばコンピュータや通信機器,検査装置等の各種の電子機器に部品として実装される。電子機器が備えるマザーボード等の回路が外部の電気回路に相当する。
電源用電極パッド2aは、搭載部1aに下地金属層4と銅層5とが順次積層されて設けられている。下地金属層4は、例えば銅、銀、パラジウム、金、白金、タングステン、モリブデンまたはマンガン等の金属材料、またはこれらの金属材料を主成分とする金属材料によって設けられている。これらの金属材料および合金材料は、ガラス粒子やセラミック粒子等の、金属以外の成分を含んでいても構わない。
また、下地金属層4は、例えば絶縁基板1との同時焼成によって設けられたメタライズ層からなる。下地金属層4が、銅のメタライズ層からなる場合であれば、以下の通りである。すなわち、銅の粉末を有機溶剤およびバインダ等とともに混練して金属ペーストを作製する。この金属ペーストを、絶縁基板1となるセラミックグリーンシートの表面にスクリーン印刷法等の方法で所定パターンに印刷し、同時焼成することによって、下地金属層4を設けることができる。
図4に示すように、電子の流れが電極9から電極パッド2に向かう電源用電極パッド2aにおいては、銅層5の銅成分とはんだバンプ3のスズ成分とによって、耐マイグレーションの高い銅−スズ合金層が電極9(電源電極9a)の表面に生成する。そのため、電源電極9aを形成しているニッケル等の金属のエレクトロマイグレーションが抑制される。したがって、電源電極9aにおける空隙の発生が抑制される。
なお、図4は、本発明の実施形態の配線基板10および半導体装置11における要部(断面)を拡大して示す断面図である。図4において図1〜図3と同様の部位には同様の符号を付している。図4には、説明のため、半導体装置11における電子の移動方向を模式的に示している。
電極9の表面に銅−スズ合金層が生成するのは、電極パッド2の銅成分がはんだバンプ3中を拡散して電極9まで移動することによる。この銅成分の移動に際にして、はんだに含まれるスズ成分と銅成分との合金化が生じ、電極9の表面において層状に銅−スズが生成する。
銅−スズ合金層は、例えば電極9の表面の全面を覆っている。また、銅−スズ合金層の厚みは、1〜10μm程度である。銅−スズ合金層は、全域において同じ程度の厚みに揃っていてもよく、部分的に厚みが異なっていてもよい。例えば、電極9のうち電子回路と直接に接続される部分では電流密度が大きくなる傾向がある。そのため、このような部分の近傍で銅−スズ合金層がより厚くなるようにして、エレクトロマイグレーションがより効果的に抑制されるようにしてもよい。なお、この銅−スズ合金層には、1〜20原子%程度のニッケルが含まれていても構わない。
銅層5は、例えば、メタライズ法やめっき法、蒸着法等の方法で、下地金属層4上に積
層されて設けられる。銅層5がメタライズ法で設けられる場合、絶縁基板1(および下地金属層4)との同時焼成でもよく、いわゆる後焼成でもよい。
層されて設けられる。銅層5がメタライズ法で設けられる場合、絶縁基板1(および下地金属層4)との同時焼成でもよく、いわゆる後焼成でもよい。
銅層5が、下地金属層4および絶縁基板1との同時焼成で設けられている場合には、これらの間の接合をより強固なものとする上で好ましい。また、銅層5が、下地金属層4および絶縁基板1上に後焼成で設けられている場合には、銅層5の形状および寸法の精度を高める上で好ましい。
銅層5は、銅−スズ合金層の生成による、電極9におけるエレクトロマイグレーションの抑制を重視すれば、銅の含有率が99.99質量%以上である、いわゆる純銅からなるもの
であることが望ましい。
であることが望ましい。
また、銅層5は、例えば不純物程度の他の金属成分を含有していてもよい。また、銅層5は、絶縁基板1との同時焼成を容易とすること等のために、銅以外の金属成分を含んでいてもよい。このような金属材料としては亜鉛やタングステン等が挙げられる。
また、銅層5は、ガラスやセラミック焼結体からなる粒子等の、金属以外の成分を含有していても構わない。これらのガラス等の成分は、例えば絶縁基板1と銅層5とを同時焼成で設ける場合において、絶縁基板1と銅層5との収縮率を同じ程度に調整するために添加される。
また、接地用電極パッド2bは、搭載部1aに下地金属層4とニッケル層6とが順次積層されて設けられている。
電子の流れが電極パッド2から電極9に向かう接地用電極パッド2bにおいては、ニッケル層6によって、接地用電極パッド2bを形成している銅等の金属のエレクトロマイグレーションが抑制される。したがって、接地用電極パッド2bにおける空隙の発生も抑制される。
ニッケル層6は、例えば、めっき法や蒸着法等の方法で、下地金属層4上に積層されて設けられる。ニッケル層6がめっき法で設けられる場合、電解ニッケルめっき、または無電解ニッケルめっきによってニッケル層6が設けられる。また、ニッケル層6は、めっき法によって被着された後に、熱処理が施されてなるものでもよい。めっき法による場合、めっき液を用いてニッケル層6となるニッケルが被着されるため、ニッケル層6の形成が容易である。
ニッケル層6は、ニッケル層6となるニッケルを被着させる際にめっき用の導通線が不要であり、配線基板10における電極パッド2や配線導体7等の高密度化に有利であることを考慮すれば、無電解めっき法によって設けられたものであることが好ましい。
すなわち、ニッケル層6は、めっき法によって設けられたものであることが好ましく、無電解めっき法によって設けられたものであることがより好ましい。
ニッケル層6がめっき法で設けられる場合に、めっき時の共析に起因する成分が含まれていても良い。このような成分としては、コバルトやホウ素、リン等が挙げられる。
ニッケル層6は、電極パッド2におけるエレクトロマイグレーションの抑制を重視すれば、ニッケルの含有率が90質量%以上のものであることが望ましい。
ニッケル層6の厚みは、エレクトロマイグレーションを抑制する上では厚いほど効果が
あるが、厚くしすぎると、ニッケル層6の内部応力が大きくなり、下地金属層4に対するニッケル層6の接合強度、および経済性等が低下する可能性がある。このような条件を考慮して、ニッケル層6の厚みは、例えば、はんだバンプ3がスズ−銀−銅(Sn−3Ag−0.5Cu)からなり、被着領域を流れる電流の電流密度が約5000〜15000A/cm2程度の場合であれば、1〜3μm程度に設定すればよい。
あるが、厚くしすぎると、ニッケル層6の内部応力が大きくなり、下地金属層4に対するニッケル層6の接合強度、および経済性等が低下する可能性がある。このような条件を考慮して、ニッケル層6の厚みは、例えば、はんだバンプ3がスズ−銀−銅(Sn−3Ag−0.5Cu)からなり、被着領域を流れる電流の電流密度が約5000〜15000A/cm2程度の場合であれば、1〜3μm程度に設定すればよい。
なお、電極パッド2には、電源用電極パッド2aおよび接地用電極パッド2b以外に、半導体素子8の信号用の電極9と接続される信号用の電極パッド2も含まれていても構わない。信号用の電極パッド2については、流れる電流の電流密度が比較的小さい。つまり、マイグレーションによる空隙が発生する可能性が小さい。そのため、信号用の電極パッド2は、求められる電気抵抗、生産性および経済性等に応じて、適宜金属材料を選択して層状に設けるようにすればよい。信号用の電極パッド2は、例えば上記電源用電極パッド2aおよび接地用電極パッド2bのいずれか一方と同様の金属層を用いて設けるようにすればよい。
なお、以上の電極パッド2(電源用電極パッド2aおよび接地用電極パッド2b)は、例えば平面視で円形状や楕円形状,四角形状等であり、対向して接続される電極9の形状や寸法に応じて適宜、形状および寸法が設定されている。例えば電極9が直径約100〜300μm程度の円形状等の場合であれば、電極パッド2は、これよりも若干大きな円形状(直径が約120〜360μm程度)等に形成される。
電極パッド2は、例えば絶縁基板1の搭載部1aから内部および下面等にかけて形成された配線導体7を介して外部の電気回路と電気的に接続される。配線導体7は、絶縁基板1の厚み方向の一部または全部を貫通する貫通導体(符号なし)の部分も含んでいる。
この実施形態の例においては、貫通導体の端部に電極パッド2の下地金属層4が直接に接続されていることによって、電極パッド2と配線7(貫通導体)とが互いに電気的に接続されている。
なお、貫通導体は、例えば、直径が約75〜200μm程度の円形状(円柱状)であり、平
面視で下地金属層4(電極パッド2)の中央部に接続している。なお、平面視における貫通導体3の端部の下地金属層4(電極パッド2)に対する接続位置は、下地金属層4(電極パッド2)の中央部に限らず、外周部であってもよい。また、複数の貫通導体が1つの下地金属層4(電極パッド2)に接続していてもよい。また、貫通導体は、円形状に限らず、楕円形状や四角形状等でもよい。
面視で下地金属層4(電極パッド2)の中央部に接続している。なお、平面視における貫通導体3の端部の下地金属層4(電極パッド2)に対する接続位置は、下地金属層4(電極パッド2)の中央部に限らず、外周部であってもよい。また、複数の貫通導体が1つの下地金属層4(電極パッド2)に接続していてもよい。また、貫通導体は、円形状に限らず、楕円形状や四角形状等でもよい。
貫通導体を含む配線導体7は、例えば電極パッド2の下地金属層4と同様の金属材料を用いて、同様の方法で形成することができる。配線導体7を形成する金属材料については、銅および銀が、それぞれの電気抵抗を低く抑える上で有利である。この場合、例えば、絶縁基板1となるセラミックグリーンのうち電極パッド2を形成する予定の位置にあらかじめ貫通孔を形成しておいて、この貫通孔内に貫通導体となる銅や銀等の金属ペーストを充填し、同時焼成を行なうことによって、絶縁基板1の厚み方向に貫通導体を形成することができる。
貫通導体には、絶縁基板1との焼成収縮率の調整用等のため、ガラス成分が含有されていてもよい。このガラス成分としては、例えば、絶縁基板1をガラスセラミック焼結体で形成するときに用いられるガラス成分と同様のものが挙げられる。
例えば、絶縁基板1がホウケイ酸ガラスを用いたガラスセラミック焼結体からなり、貫通導体3に添加するガラス成分がホウケイ酸ガラスであり、貫通導体3の寸法が、直径が
100μmの円形状(円柱状)の場合であれば、貫通導体3におけるガラス成分の含有量は10〜20質量%程度に設定すればよい。
100μmの円形状(円柱状)の場合であれば、貫通導体3におけるガラス成分の含有量は10〜20質量%程度に設定すればよい。
貫通導体がガラス成分を含有する場合、これと同様のガラス成分が下地金属層4に含まれていてもよい。この場合、貫通導体と下地金属層4との間で、焼成時の収縮率や熱膨張率等の近似が容易であるため、両者の接続信頼性が高い。また、下地金属層4は、電気抵抗を低く抑えること、およびイオンマイグレーションの抑制および経済性等を考慮すれば、銅を主成分とするものであることが好ましい。すなわち、下地金属層4は、ガラスを含有する銅層であることが好ましい。
なお、この場合、ガラス成分が添加された銅の金属ペーストと、ガラス成分が添加されていない銅の金属ペーストとを順次、絶縁基板1となるセラミックグリーンシートの表面に印刷して同時焼成すれば、ともに銅のメタライズ層からなる下地金属層4と銅層5とが順次積層された電極パッド2(電源用電極パッド2a)を設けることができる。この電源用電極パッド2aにおいて、下地金属層4はガラスを含有している。また、銅層5は例えば純銅からなるものとなる。
電極パッド2と半導体素子8の電極9とを接合する(電気的および機械的に接続する)はんだバンプ3を形成するはんだ材料としては、例えばスズ−鉛やスズ−銀,スズ−銀−銅,スズ−銀−ビスマス等が挙げられる。はんだバンプ3は、環境への悪影響を避ける上では、鉛等の有害物質を含有しない、いわゆる鉛フリーはんだであることが好ましい。
はんだバンプ3は、例えば上記のはんだ材料を用いて作製したはんだボールを電極パッド2上に位置合わせしてセットしておいて、電気炉中で一体的に加熱する(リフロー)によって設けることができる。
また、上記配線基板10および半導体装置11において、銅層5を形成している銅について、結晶配向が無配向の多結晶体からなるものであることが好ましい。銅の結晶が無配向のものである場合には、エレクトロマイグレーションによる空隙の発生を、より効果的に抑制することができる。すなわち、この場合には、銅層5に含まれる銅のエレクトロマイグレーションによる拡散が抑制され得る。そのため、銅層5自体において空隙が発生すること抑制する上で有利である。結晶が無配向である銅としては、例えば銅粉末の焼結によって形成された銅の多結晶体、例えば、メタライズ層として形成された銅層5における銅が挙げられる。
なお、銅の結晶が無配向である場合には、エレクトロマイグレーションによる銅の拡散が生じやすい結晶面の割合が小さいため、拡散がより効果的に抑制され得ると推定される。銅層5に含まれる銅においてエレクトロマイグレーションが生じやすいのは、銅の結晶配向性が(110)配向である場合であると考えられる。この原因については、結晶配向が(110)である場合、結晶粒は上下に連なった柱状の結晶であり、電子の流れが結晶配向に沿って流れやすいために、エレクトロマイグレーションによる銅原子の移動が起こりやすくなると推定される。
下記の半導体素子および配線基板を準備し、半導体素子の電極と配線基板の電極パッドとをスズ−銀はんだからなるはんだバンプを介して互いに電気的および機械的に接続して、実施例の半導体装置(本発明の配線基板を用いた半導体装置の一例)および比較例の半導体装置を作製した。実施例の半導体装置は、平面視で貫通導体の端部に被着された領域(被着領域)において、電極パッドの上面に金属層を形成し、比較例の半導体装置では金属層を形成しなかった。
半導体素子:半導体基板として、辺の長さが5×5mmの正方形板状のシリコン基板を用い、この半導体基板の主面にシリコンの酸化膜を介してアルミニウムからなる電子回路と銅および銅を被覆するニッケル層からなる電極を配置したものを用いた。電極は、直径が約100μmの円形状であり、半導体基板の主面に縦横の並びに64個(8×8)配列させ
た。
た。
配線基板:ガラスセラミック焼結体を用いて作製した、各辺の長さが約10×10×1mmの正方形板状の絶縁基板の上面に、銅のメタライズ層からなる直径が約150μmの円形状
の下地金属層を設けた。
の下地金属層を設けた。
銅層は、メタライズ法で設けた、厚みが約15μmの純銅からなるものとした。また、ニッケル層は、無電解めっき法で設けた、厚みが約5μmのものとした。電極パッドの個数は半導体素子の電極の個数と同じ64個であり、各電極パッドは、半導体素子の電極に対応する位置に形成した。
はんだバンプ:スズ−銀−銅(Sn−3Ag−0.5Cu)はんだを用いた。はんだバン
プの形成は、上記組成のはんだボールを半導体素子の電極上に載せて、約260℃でリフロ
ーして凸状に接合させることによって行なった。
プの形成は、上記組成のはんだボールを半導体素子の電極上に載せて、約260℃でリフロ
ーして凸状に接合させることによって行なった。
以上の実施例および比較例、それぞれの半導体装置について、プリント回路基板に実装した後、配線基板と半導体素子との間で通電を500時間行なった後、電極パッドと電極と
の間における通電前後の抵抗値の上昇率を算出し、上昇率20%以上で故障と判定した。各電極パッドにおける通電量(配線基板の各貫通導体から電極パッドを通ってはんだバンプ、さらに電極にかけて流れる電流の、それぞれの電極パッドにおける大きさ)は約0.8A
とした。半導体素子の電極においても同様に約0.8Aの電流を通電させた。電極パッドに
おける電流密度は約4527A/cm2であり、電極における電流密度は約10185A/cm2
であった。
の間における通電前後の抵抗値の上昇率を算出し、上昇率20%以上で故障と判定した。各電極パッドにおける通電量(配線基板の各貫通導体から電極パッドを通ってはんだバンプ、さらに電極にかけて流れる電流の、それぞれの電極パッドにおける大きさ)は約0.8A
とした。半導体素子の電極においても同様に約0.8Aの電流を通電させた。電極パッドに
おける電流密度は約4527A/cm2であり、電極における電流密度は約10185A/cm2
であった。
以上の結果、実施例の半導体装置では故障発生が見られなかったのに対し、比較例の半導体装置では20%の電極パッドにおいて故障が発生していた。これにより、本発明の配線基板を用いて作製した半導体装置における、電源電極と電源用電極パッドとの間、および接地電極と接地用電極パッドとの間におけるエレクトロマイグレーションの発生を抑制する効果を確認することができた。
1・・・絶縁基板
1a・・搭載部
2・・・電極パッド
2a・・電源用電極パッド
2b・・接地用電極パッド
3・・・はんだバンプ
4・・・下地金属層
5・・・銅層
6・・・ニッケル層
7・・・配線導体
8・・・半導体素子
9・・・電極
9a・・電源電極
9b・・接地電極
10・・・配線基板
11・・・半導体装置
1a・・搭載部
2・・・電極パッド
2a・・電源用電極パッド
2b・・接地用電極パッド
3・・・はんだバンプ
4・・・下地金属層
5・・・銅層
6・・・ニッケル層
7・・・配線導体
8・・・半導体素子
9・・・電極
9a・・電源電極
9b・・接地電極
10・・・配線基板
11・・・半導体装置
Claims (5)
- 半導体素子の搭載部を含む上面を有する絶縁基板と、
前記搭載部に設けられた電極パッドとを備えており、
前記電極パッドは、前記半導体素子の電源電極が接続される電源用電極パッドと、前記半導体素子の接地電極が接続される接地用電極パッドとを含んでおり、
前記電源用電極パッドは、前記搭載部に下地金属層と銅層とが順次積層されて設けられており、
前記接地用電極パッドは、前記搭載部に下地金属層とニッケル層とが順次積層されて設けられていることを特徴とする配線基板。 - 前記下地金属層が、ガラスを含有する銅層であることを特徴とする請求項1記載の配線基板。
- 前記銅層が、結晶配向が無配向である銅の多結晶体からなることを特徴とする請求項1または請求項2記載の配線基板。
- 前記ニッケル層が、ニッケルめっき層であることを特徴とする請求項1記載の配線基板。
- 請求項1〜請求項4のいずれかに記載の配線基板と、前記搭載部に搭載された半導体素子とを備えており、
前記半導体素子の接地電極と前記接地用電極パッドとがはんだを介して接続されているとともに、
前記半導体素子の電源電極と前記電源用電極パッドとがはんだを介して接続されていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012038802A JP2013175578A (ja) | 2012-02-24 | 2012-02-24 | 配線基板および半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012038802A JP2013175578A (ja) | 2012-02-24 | 2012-02-24 | 配線基板および半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013175578A true JP2013175578A (ja) | 2013-09-05 |
Family
ID=49268242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012038802A Pending JP2013175578A (ja) | 2012-02-24 | 2012-02-24 | 配線基板および半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2013175578A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3018711A1 (en) | 2014-11-04 | 2016-05-11 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device and manufacturing method for the semiconductor device |
| EP3048728A1 (en) | 2015-01-26 | 2016-07-27 | Toyota Jidosha Kabushiki Kaisha | Electronic equipment and automobile mounting the same |
| JP2018120999A (ja) * | 2017-01-27 | 2018-08-02 | 日本特殊陶業株式会社 | 配線基板 |
-
2012
- 2012-02-24 JP JP2012038802A patent/JP2013175578A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3018711A1 (en) | 2014-11-04 | 2016-05-11 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device and manufacturing method for the semiconductor device |
| US9847311B2 (en) | 2014-11-04 | 2017-12-19 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device and manufacturing method for the semiconductor device |
| EP3048728A1 (en) | 2015-01-26 | 2016-07-27 | Toyota Jidosha Kabushiki Kaisha | Electronic equipment and automobile mounting the same |
| CN105826284A (zh) * | 2015-01-26 | 2016-08-03 | 丰田自动车株式会社 | 电子设备、车载该电子设备的汽车 |
| JP2016140151A (ja) * | 2015-01-26 | 2016-08-04 | トヨタ自動車株式会社 | 電子機器と、その電子機器を車載する自動車 |
| US10044352B2 (en) | 2015-01-26 | 2018-08-07 | Toyota Jidosha Kabushiki Kaisha | Electronic equipment and automobile mounting the same |
| JP2018120999A (ja) * | 2017-01-27 | 2018-08-02 | 日本特殊陶業株式会社 | 配線基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101965617B (zh) | 导电材料、导电膏、电路板以及半导体器件 | |
| JP2009094224A (ja) | 回路基板、半導体装置、及び半導体装置の製造方法 | |
| JP2015106654A (ja) | 接合方法、半導体装置の製造方法、及び半導体装置 | |
| JP5977180B2 (ja) | 配線基板 | |
| JP2009004454A (ja) | 電極構造体及びその形成方法と電子部品及び実装基板 | |
| JP2013175578A (ja) | 配線基板および半導体装置 | |
| JP5848139B2 (ja) | 配線基板およびはんだバンプ付き配線基板ならびに半導体装置 | |
| JP6154110B2 (ja) | 実装基板 | |
| JP2014078627A (ja) | 配線基板、はんだバンプ付き配線基板および半導体装置 | |
| JP5630060B2 (ja) | はんだ接合方法、半導体装置及びその製造方法 | |
| JP2012151351A (ja) | 配線基板およびはんだバンプ付き配線基板ならびに半導体装置 | |
| JP2013153060A (ja) | 配線基板およびはんだバンプ付き配線基板ならびに半導体装置 | |
| JP2002057444A (ja) | 配線基板 | |
| JP2006100422A (ja) | 積層コンデンサ及びその製造方法 | |
| JP2008060287A (ja) | 端子電極および電子部品 | |
| JP2012142488A (ja) | 半導体装置 | |
| JP2014011259A (ja) | 半導体装置 | |
| JP5265256B2 (ja) | セラミック配線基板 | |
| JP6219695B2 (ja) | 配線基板およびそれを備えた半導体装置 | |
| JP2014063827A (ja) | 配線基板およびはんだバンプ付き配線基板ならびに半導体装置 | |
| JP2010263056A (ja) | 回路基板およびバンプ付き回路基板ならびに電子装置 | |
| JP4683768B2 (ja) | 配線基板 | |
| JP2012156467A (ja) | 配線基板およびはんだバンプ付き配線基板ならびに半導体装置 | |
| JP3898482B2 (ja) | 配線基板 | |
| JP2003168759A (ja) | 配線基板 |