JP2013033900A - 半導体装置、電子機器、及び、半導体装置の製造方法 - Google Patents

Abstract

【課題】 より信頼性の高い接合界面を有する半導体装置を提供する。
【解決手段】 半導体装置１を、接合界面Ｓｊ側の表面に形成された第１金属膜１６を有する第１半導体部１０と、接合界面Ｓｊで第１金属膜１６と接合された第２金属膜２６を有する第２半導体部２０と、界面バリア部２８とを備える構成とする。第２金属膜２６の接合界面Ｓｊ側の表面面積は第１金属膜１６の接合界面Ｓｊ側の表面面積より小さくする。そして、第１金属膜１６の接合界面Ｓｊ側の面領域のうち第２金属膜２６と接合しない面領域を含む領域に界面バリア部２８を設ける。
【選択図】 図３

Description

本開示は、半導体装置、電子機器、及び、半導体装置の製造方法に関し、より詳細には、製造時に２枚の基板を貼り合わせて配線接合を行う半導体装置、それを備える電子機器、及び、半導体装置の製造方法に関する。

従来、２枚の半導体基板（ウエハ）を貼り合わせて、それぞれの半導体基板に形成された銅配線同士を接合（以下、Ｃｕ−Ｃｕ接合という）する技術が開発されている（例えば、特許文献１参照）。

図５８に、特許文献１で提案されている半導体装置のＣｕ−Ｃｕ接合界面付近の概略構成断面図を示す。特許文献１の半導体装置５００は、半導体基板５０１、配線層５０３、スルーホール５０５（縦孔配線部）、絶縁層５０７、接地配線層５０９、及び、絶縁材料５１２を含む第１の半導体部材を備える。また、半導体装置５００は、半導体基板５０２、配線層５０４、スルーホール５０６、絶縁層５０８、接地配線層５１０、及び、絶縁材料５１３を含む第２の半導体部材を備える。

第１の半導体部材では、配線層５０３は、半導体基板５０１の一方の表面（接合側の表面）に埋め込むように形成される。絶縁層５０７及び接地配線層５０９は、この順で、半導体基板５０１の一方の表面上に積層される。また、スルーホール５０５は、絶縁層５０７及び接地配線層５０９からなる積層膜に形成される。この際、スルーホール５０５は、積層膜の厚さ方向に沿って、積層膜を貫通するように形成される。なお、スルーホール５０５の一方の端部は、配線層５０３に接続され、他方の端部は、第１の半導体部材の接合側の面（接地配線層５０９側の表面）に露出するように設けられる。さらに、絶縁材料５１２は、スルーホール５０５と接地配線層５０９との間に設けられる。

一方、第２の半導体部材では、配線層５０４は、半導体基板５０２の一方の表面（接合側の表面）に埋め込むように形成される。絶縁層５０８及び接地配線層５１０は、この順で、半導体基板５０２の一方の表面上に積層される。また、スルーホール５０６は、絶縁層５０８及び接地配線層５１０からなる積層膜に形成される。この際、スルーホール５０６は、積層膜の厚さ方向に沿って、積層膜を貫通するように形成される。なお、スルーホール５０６の一方の端部は、配線層５０４に接続され、他方の端部は、第２の半導体部材の接合側の面（接地配線層５１０側の表面）に露出するように設けられる。さらに、絶縁材料５１３は、スルーホール５０６と接地配線層５１０との間に設けられる。

そして、特許文献１では、上記構成の第１の半導体部材の接地配線層５０９側の表面と、上記構成の第２の半導体部材の接地配線層５１０側の表面とを接合することにより、半導体装置５００が作製される。

特開２０００−２９９３７９号公報

上述のように、従来、半導体装置の技術分野において、２枚の半導体基板を貼り合わせて、Ｃｕ−Ｃｕ接合を行う技術が提案されている。しかしながら、この技術分野では、Ｃｕ−Ｃｕ接合界面（以下、単に接合界面という）における例えば電気特性や密着性などの劣化をより一層抑制して、より信頼性の高い接合界面を有する半導体装置の開発が望まれている。

本開示は、上記要望に応えるためになされたものであり、本開示の目的は、より信頼性の高い接合界面を有する半導体装置、電子機器、及び、半導体装置の製造方法を提供することである。

上記課題を解決するために、本開示の半導体装置は、第１半導体部と、第２半導体部と、界面バリア部とを備える構成とし、各部の構成を次のようにする。第１半導体部は、接合界面側の表面に形成された第１金属膜を有する。第２半導体部は、接合界面で第１金属膜と接合されかつ接合界面側の表面面積が第１金属膜の接合界面側の表面面積より小さい第２金属膜を有し、接合界面で第１半導体部と貼り合わせて設けられる。そして、界面バリア部は、第１金属膜の接合界面側の面領域のうち第２金属膜と接合しない面領域を含む領域に設けられる。

また、本開示の電子機器は、上記本開示の半導体装置と、半導体装置の出力信号を処理する信号処理回路とを備える構成とする。

さらに、本開示の半導体装置の製造方法は、次の手順で行う。まず、接合界面側の表面に形成された第１金属膜を有する第１半導体部を作製する。また、接合界面側の表面面積が第１金属膜の接合界面側の表面面積より小さい第２金属膜を有する第２半導体部を作製する。次いで、第１半導体部の第１金属膜側の表面と第２半導体部の第２金属膜側の表面とを貼り合わせる。そして、この際に、第１金属膜と第２金属膜とを接合するとともに、第１金属膜の接合界面側の面領域のうち第２金属膜と接合しない面領域を含む領域に界面バリア部を設ける。

上述のように、本開示の半導体装置（電子機器）、及び、その製造方法では、第１金属膜と接合する第２金属膜の接合側の表面面積を、第１金属膜の接合側の表面面積より小さくする。そして、第１金属膜の接合界面側の面領域のうち第２金属膜と接合しない面領域を含む領域に界面バリア部を設ける。この本開示の構成によれば、接合界面における電気特性の劣化をより一層抑制して、より信頼性の高い接合界面を有する半導体装置（電子機器）、及び、その製造方法を提供することができる。

Ｃｕ−Ｃｕ接合時に発生する問題を説明するための図である。 Ｃｕ−Ｃｕ接合時に発生する問題を説明するための図である。 本開示の第１の実施形態に係る半導体装置における接合界面付近の概略断面図である。 第１の実施形態に係る半導体装置の接合界面付近の概略上面図である。 第１の実施形態に係る半導体装置の作製手順を説明するための図である。 第１の実施形態に係る半導体装置の作製手順を説明するための図である。 第１の実施形態に係る半導体装置の作製手順を説明するための図である。 第１の実施形態に係る半導体装置の作製手順を説明するための図である。 第１の実施形態に係る半導体装置の作製手順を説明するための図である。 第１の実施形態に係る半導体装置の作製手順を説明するための図である。 第１の実施形態に係る半導体装置の作製手順を説明するための図である。 第１の実施形態に係る半導体装置の作製手順を説明するための図である。 第１の実施形態に係る半導体装置の作製手順を説明するための図である。 第１の実施形態に係る半導体装置の作製手順を説明するための図である。 第１の実施形態に係る半導体装置の作製手順を説明するための図である。 第１の実施形態に係る半導体装置の作製手順を説明するための図である。 第１の実施形態に係る半導体装置の作製手順を説明するための図である。 本開示の第２の実施形態に係る半導体装置における接合界面付近の概略断面図である。 第２の実施形態に係る半導体装置の接合界面付近の概略上面図である。 第２の実施形態に係る半導体装置の作製手順を説明するための図である。 第２の実施形態に係る半導体装置の作製手順を説明するための図である。 第２の実施形態に係る半導体装置の作製手順を説明するための図である。 第２の実施形態に係る半導体装置の作製手順を説明するための図である。 第２の実施形態に係る半導体装置の作製手順を説明するための図である。 本開示の第３の実施形態に係る半導体装置における接合界面付近の概略断面図である。 第３の実施形態に係る半導体装置の接合界面付近の概略上面図である。 第３の実施形態に係る半導体装置の作製手順を説明するための図である。 第３の実施形態に係る半導体装置の作製手順を説明するための図である。 第３の実施形態に係る半導体装置の作製手順を説明するための図である。 第３の実施形態に係る半導体装置の作製手順を説明するための図である。 第３の実施形態に係る半導体装置の作製手順を説明するための図である。 第３の実施形態に係る半導体装置の作製手順を説明するための図である。 第３の実施形態に係る半導体装置の作製手順を説明するための図である。 第３の実施形態に係る半導体装置の作製手順を説明するための図である。 変形例１の半導体装置における接合界面付近の概略断面図である。 変形例１の半導体装置の作製手順を説明するための図である。 変形例３の半導体装置における接合界面付近の概略断面図である。 変形例４の半導体装置における接合界面付近の概略断面図である。 参考例１の半導体装置における接合界面付近の概略断面図である。 参考例２の半導体装置における接合界面付近の概略断面図である。 従来のＣｕ−Ｃｕ接合手法において発生し得る問題を説明するための図である。 従来のＣｕ−Ｃｕ接合手法において発生し得る問題を説明するための図である。 本開示の第４の実施形態に係る半導体装置における接合界面付近の概略断面図である。 第４の実施形態に係る半導体装置の接合界面付近の概略上面図である。 第４の実施形態に係る半導体装置の作製手法を説明するための図である。 第４の実施形態に係る半導体装置の作製手法を説明するための図である。 第４の実施形態に係る半導体装置の作製手法を説明するための図である。 第４の実施形態に係る半導体装置の作製手法を説明するための図である。 本開示の第５の実施形態に係る半導体装置における接合界面付近の概略断面図である。 第５の実施形態に係る半導体装置の接合界面付近の概略上面図である。 第５の実施形態に係る半導体装置の作製手法を説明するための図である。 第５の実施形態に係る半導体装置の作製手法を説明するための図である。 第５の実施形態に係る半導体装置の作製手法を説明するための図である。 第５の実施形態に係る半導体装置の作製手法を説明するための図である。 本開示のＣｕ−Ｃｕ接合技術を適用することのできる応用例１の半導体装置の構成例を示す図である。 本開示のＣｕ−Ｃｕ接合技術を適用することのできる応用例２の半導体装置の構成例を示す図である。 本開示のＣｕ−Ｃｕ接合手技術を適用することのできる応用例３の電子機器の構成例を示す図である。 従来の半導体装置における接合界面付近の概略断面図である。

以下に、本開示の実施形態に係る半導体装置、及び、その製造手法の例を、図面を参照しながら下記の順で説明する。ただし、本開示は下記の例に限定されない。
１．第１の実施形態
２．第２の実施形態
３．第３の実施形態
４．各種変形例及び参考例
５．第４の実施形態
６．第５の実施形態
７．各種応用例

＜１．第１の実施形態＞
［従来のＣｕ−Ｃｕ接合技術の問題点］
まず、本開示の第１の実施形態に係る半導体装置について説明する前に、従来のＣｕ−Ｃｕ接合技術で発生し得る問題点を、図１（ａ）及び（ｂ）、並びに、図２を参照しながら説明する。なお、図１（ａ）は、２つの半導体部材を接合する前の各半導体部材の概略構成断面図であり、図１（ｂ）は、接合後の接合界面付近の概略断面図である。また、図２は、２つの半導体部材の貼り合わせ時に接合アライメントずれが発生した場合に発生し得る問題を説明するための図である。

ここでは、第１ＳｉＯ_２層６１１、第１Ｃｕ電極６１２、及び、第１Ｃｕバリア層６１３を含む第１半導体部材６１０と、第２ＳｉＯ_２層６２１、第２Ｃｕ電極６２２、及び、第２Ｃｕバリア層６２３を含む第２半導体部材６２０とを接合する例を示す。

なお、図１（ａ）及び（ｂ）に示す例では、各半導体部材において、Ｃｕ電極は、ＳｉＯ_２層の一方の表面に埋め込むようにして形成される。すなわち、Ｃｕ電極は、ＳｉＯ_２層の一方の表面に露出し、かつ、その露出面がＳｉＯ_２層の一方の表面と略面一となるように形成される。また、Ｃｕバリア層は、Ｃｕ電極とＳｉＯ_２層との間に設けられる。そして、第１半導体部材６１０の第１Ｃｕ電極６１２側の表面と、第２半導体部材６２０の第２Ｃｕ電極６２２側の表面とが貼り合わされる。

第１半導体部材６１０と第２半導体部材６２０とを接合する際、両者の間に接合アライメントずれが発生すると、図１（ｂ）に示すように、接合界面Ｓｊにおいて、一方の半導体部材のＣｕ電極と他方の半導体部材のＳｉＯ_２層との接触領域が生成される。

この場合、接合時のアニール処理等により、図２に示すように、各Ｃｕ電極からＳｉＯ_２層にＣｕ６３０が拡散し、接合界面Ｓｊにおいて、隣り合うＣｕ電極間が短絡する可能性がある。また、各Ｃｕ電極からＳｉＯ_２層へのＣｕ６３０の拡散量が大きいとＣｕ電極内のＣｕの量が減るので、例えば、接触抵抗の上昇や導通不良などの不具合が生じる場合も考えられる。

上述のような接合界面Ｓｊにおける電気特性の不具合が生じると、半導体装置の性能が劣化する。そこで、本実施形態では、上述のような接合界面Ｓｊにおける電気特性の不具合を解消することができる半導体装置の構成について説明する。

［半導体装置の構成］
図３及び４に、第１の実施形態に係る半導体装置の概略構成を示す。図３は、第１の実施形態の半導体装置の接合界面付近の概略断面図であり、図４は、各Ｃｕ接合部及び後述の界面Ｃｕバリア膜間の配置関係を示す接合界面付近の概略上面図である。なお、図３及び４では、説明を簡略化するため、１つの接合界面付近の構成のみを示す。

半導体装置１は、図３に示すように、第１半導体部材１０（第１半導体部）と、第２半導体部材２０（第２半導体部）とを備える。そして、本実施形態の半導体装置１では、第１半導体部材１０の後述する第１層間絶縁膜１５側の面が、第２半導体部材２０の後述する界面Ｃｕバリア膜２８側の面と接合される。

第１半導体部材１０は、第１半導体基板（不図示）、第１ＳｉＯ_２層１１、第１Ｃｕ配線部１２、第１Ｃｕバリア膜１３、第１Ｃｕ拡散防止膜１４、第１層間絶縁膜１５、第１Ｃｕ接合部１６、及び、第１Ｃｕバリア層１７を有する。

第１ＳｉＯ_２層１１は、第１半導体基板上に形成される。第１Ｃｕ配線部１２は、第１ＳｉＯ_２層１１の第１半導体基板側とは反対側の表面に埋め込むようにして形成される。なお、第１Ｃｕ配線部１２は、図４に示すように、所定方向に延在したＣｕ膜であり、例えば、図示しない半導体装置１内及び／又は半導体装置１を含む電子機器内の所定のデバイス、信号処理回路等に接続される。

第１Ｃｕバリア膜１３は、第１ＳｉＯ_２層１１と第１Ｃｕ配線部１２との間に形成される。なお、第１Ｃｕバリア膜１３は、第１Ｃｕ配線部１２から第１ＳｉＯ_２層１１へのＣｕ（銅）の拡散を防止するための薄膜であり、例えば、Ｔｉ、Ｔａ、Ｒｕ、又は、それらの窒化物（ＴｉＮ、ＴａＮ、ＲｕＮ）で形成される。

第１Ｃｕ拡散防止膜１４は、第１ＳｉＯ_２層１１及び第１Ｃｕ配線部１２の領域上であり、かつ、第１Ｃｕバリア層１７の形成領域以外の領域上に形成される。なお、第１Ｃｕ拡散防止膜１４は、第１Ｃｕ配線部１２から第１層間絶縁膜１５へのＣｕの拡散を防止するための薄膜であり、例えばＳｉＣ、ＳｉＮ、又は、ＳｉＣＮ等の薄膜で構成される。

第１層間絶縁膜１５は、第１Ｃｕ拡散防止膜１４上に形成され、例えばＳｉＯ_２膜等の酸化膜で構成される。

第１Ｃｕ接合部１６（第１金属膜）は、第１層間絶縁膜１５の第１Ｃｕ拡散防止膜１４側とは反対側の表面に埋め込むようにして設けられる。なお、本実施形態では、第１Ｃｕ接合部１６を、図４に示すように、表面（膜面）が正方形状のＣｕ膜で構成する。ただし、本開示はこれに限定されず、第１Ｃｕ接合部１６の表面形状は、例えば、必要とする接触抵抗、デザインルール等の条件を考慮して適宜変更することができる。

第１Ｃｕバリア層１７は、第１Ｃｕ接合部１６と、第１Ｃｕ配線部１２、第１Ｃｕ拡散防止膜１４及び第１層間絶縁膜１５との間に設けられ、第１Ｃｕ接合部１６を覆うように設けられる。これにより、第１Ｃｕ接合部１６は、第１Ｃｕバリア層１７を介して第１Ｃｕ配線部１２に電気的に接続される。なお、第１Ｃｕバリア層１７は、第１Ｃｕ接合部１６から第１層間絶縁膜１５へのＣｕの拡散を防止するための薄膜であり、例えば、Ｔｉ、Ｔａ、Ｒｕ、又は、それらの窒化物で形成される。

第２半導体部材２０は、第２半導体基板（不図示）、第２ＳｉＯ_２層２１、第２Ｃｕ配線部２２、第２Ｃｕバリア膜２３、第２Ｃｕ拡散防止膜２４、第２層間絶縁膜２５、第２Ｃｕ接合部２６、第２Ｃｕバリア層２７、及び、界面Ｃｕバリア膜２８を有する。

なお、本実施形態では、第２半導体部材２０の第２半導体基板、第２ＳｉＯ_２層２１、及び、第２Ｃｕ配線部２２は、それぞれ、第１半導体部材１０の第１半導体基板、第１ＳｉＯ_２層１１、及び、第１Ｃｕ配線部１２と同様の構成である。また、第２半導体部材２０の第２Ｃｕバリア膜２３、第２Ｃｕ拡散防止膜２４、及び、第２層間絶縁膜２５は、それぞれ、第１半導体部材１０の第１Ｃｕバリア膜１３、第１Ｃｕ拡散防止膜１４、及び、第１層間絶縁膜１５と同様の構成である。

第２Ｃｕ接合部２６（第２金属膜）は、第２層間絶縁膜２５（絶縁膜）の第２Ｃｕ拡散防止膜２４側とは反対側の表面に埋め込むようにして設けられる。なお、本実施形態では、第２Ｃｕ接合部２６を、図４に示すように、表面が正方形状のＣｕ膜で構成する。ただし、本開示はこれに限定されず、第２Ｃｕ接合部２６の表面形状は、例えば、必要とする接触抵抗、デザインルール等の条件を考慮して適宜変更することができる。

また、本実施形態では、図３及び４に示すように、第２Ｃｕ接合部２６の接合側（接合界面Ｓｊ側）の表面面積（接合側表面の寸法）を、第１Ｃｕ接合部１６のそれより小さくする。この際、第１半導体部材１０及び第２半導体部材２０間で想定される最大の接合アライメントずれが発生しても、接合界面Ｓｊにおいて、第２Ｃｕ接合部２６と第１層間絶縁膜１５とが接触しないように、第２Ｃｕ接合部２６のサイズを設定する。より具体的には、例えば、図３に示すように、第２Ｃｕ接合部２６の側面と第１Ｃｕバリア層１７の側面との最短距離をΔａとしたとき、Δａが想定される最大の接合アライメントずれ以上の寸法となるように、第２Ｃｕ接合部２６のサイズを設定する。

第２Ｃｕバリア層２７は、第２Ｃｕ接合部２６と、第２Ｃｕ配線部２２、第２Ｃｕ拡散防止膜２４及び第２層間絶縁膜２５との間に設けられ、第２Ｃｕ接合部２６を覆うように設けられる。これにより、第２Ｃｕ接合部２６は、第２Ｃｕバリア層２７を介して第２Ｃｕ配線部２２に電気的に接続される。なお、第２Ｃｕバリア層２７は、第１Ｃｕバリア層１７と同様に、第２Ｃｕ接合部２６から第２層間絶縁膜２５へのＣｕの拡散を防止するための薄膜であり、例えば、Ｔｉ、Ｔａ、Ｒｕ、又は、それらの窒化物で形成される。

界面Ｃｕバリア膜２８（界面バリア膜、界面バリア部）は、第２層間絶縁膜２５上に形成される。この際、界面Ｃｕバリア膜２８の表面と、第２Ｃｕ接合部２６の接合側の表面とが略面一となるように、界面Ｃｕバリア膜２８を形成する。すなわち、界面Ｃｕバリア膜２８は、第１Ｃｕ接合部１６の接合界面Ｓｊ側の面領域のうち第２Ｃｕ接合部２６と接合しない面領域を含む領域に設けられる。このような領域（位置）に界面Ｃｕバリア膜２８を設けることにより、接合界面Ｓｊにおける第１Ｃｕ接合部１６と第２層間絶縁膜２５との対向領域を介して、Ｃｕ接合部から層間絶縁膜（ＳｉＯ_２膜）にＣｕが拡散することを防止することができる。

なお、界面Ｃｕバリア膜２８は、例えば、ＳｉＮ、ＳｉＯＮ、ＳｉＣＮ、有機系樹脂等の材料で形成することができる。ただし、Ｃｕ膜との密着性向上という観点では、特に、界面Ｃｕバリア膜２８をＳｉＮで形成することが好ましい。

［半導体装置の製造手法］
次に、本実施形態の半導体装置１の製造手法を、図５〜１７を参照しながら説明する。なお、図５〜１６には、各工程で作製される半導体部材のＣｕ接合部付近の概略断面を示し、図１７には、第１半導体部材１０と第２半導体部材２０との接合処理の様子を示す。

最初に、図５〜１０を参照しながら、第１半導体部材１０の作製手法を説明する。本実施形態では、図示しないが、まず、第１ＳｉＯ_２層１１（下地絶縁層）の一方の表面の所定領域に、第１Ｃｕバリア膜１３、及び、第１Ｃｕ配線部１２をこの順で形成する。この際、第１Ｃｕ配線部１２を、第１ＳｉＯ_２層１１の一方の表面に埋め込むように（第１Ｃｕ配線部１２が該表面に露出するように）形成する。

次いで、図５に示すように、第１ＳｉＯ_２層１１、第１Ｃｕ配線部１２、及び、第１Ｃｕバリア膜１３からなる半導体部材の第１Ｃｕ配線部１２側の表面上に、第１Ｃｕ拡散防止膜１４を形成する。なお、第１ＳｉＯ_２層１１、第１Ｃｕ配線部１２、第１Ｃｕバリア膜１３、及び、第１Ｃｕ拡散防止膜１４は、従来の例えば固体撮像装置等の半導体装置の製造手法（例えば特開２００４−６３８５９号公報参照）と同様にして形成することができる。

次いで、第１Ｃｕ拡散防止膜１４上に、第１層間絶縁膜１５を形成する。具体的には、例えば、第１Ｃｕ拡散防止膜１４上に、厚さが約５０〜５００ｎｍ程度のＳｉＯ_２膜又は炭素含有酸化シリコン（ＳｉＯＣ）膜を成膜して第１層間絶縁膜１５を形成する。なお、このような第１層間絶縁膜１５は、例えばＣＶＤ（Chemical Vapor Deposition）法、又は、スピンコート法で形成することができる。

次いで、図６に示すように、第１層間絶縁膜１５上にレジスト膜１５０を形成する。そして、フォトリソグラフィ技術を用いて、レジスト膜１５０に対してパターニング処理を施し、第１Ｃｕ接合部１６の形成領域のレジスト膜１５０を除去して開口部１５０ａを形成する。

次いで、レジスト膜１５０が形成された半導体部材の開口部１５０ａ側の表面に対して、例えば従来既知のマグネトロン方式のエッチング装置を用いて、ドライエッチング処理を行う。これにより、レジスト膜１５０の開口部１５０ａに露出した第１層間絶縁膜１５の領域がエッチングされる。このエッチング処理では、図７に示すように、レジスト膜１５０の開口部１５０ａの領域の第１層間絶縁膜１５、及び、第１Ｃｕ拡散防止膜１４を除去し、第１層間絶縁膜１５の開口部１５ａに第１Ｃｕ配線部１２を露出させる。なお、本実施形態では、第１層間絶縁膜１５の開口部１５ａの開口径を、例えば、約４〜１００μｍ程度とする。

その後、エッチング処理された面に対して、例えば酸素（Ｏ_２）プラズマを用いたアッシング処理、及び、有機アミン系の薬液を用いた洗浄処理を施す。これにより、第１層間絶縁膜１５上に残留したレジスト膜１５０、及び、上記エッチング処理で発生した残留付着物を除去する。

次いで、図８に示すように、第１層間絶縁膜１５上、及び、第１層間絶縁膜１５の開口部１５ａに露出した第１Ｃｕ配線部１２上に、Ｔｉ、Ｔａ、Ｒｕ、又は、それらの窒化物からなる第１Ｃｕバリア層１７を形成する。具体的には、例えばＲＦ（Radio Frequency）スパッタリング法等の手法を用いて、Ａｒ／Ｎ_２雰囲気中で、厚さが約５〜５０ｎｍの第１Ｃｕバリア層１７を、第１層間絶縁膜１５及び第１Ｃｕ配線部１２上に形成する。

次いで、図９に示すように、第１Ｃｕバリア層１７上に、例えばスパッタリング法及び電解メッキ法等の手法を用いて、Ｃｕ膜１５１を形成する。この処理により、第１層間絶縁膜１５の開口部１５ａの領域にＣｕ膜１５１が埋め込まれる。

次いで、Ｃｕ膜１５１が形成された半導体部材を、例えばホットプレートやシンターアニール装置等の加熱装置を用いて、窒素雰囲気中又は真空中で、約１００〜４００℃で１〜６０分程度加熱する。この加熱処理により、Ｃｕ膜１５１を引き締めて緻密な膜質のＣｕ膜１５１を形成する。

その後、図１０に示すように、Ｃｕ膜１５１及び第１Ｃｕバリア層１７の不要な部分を化学機械研磨（ＣＭＰ）法により除去する。具体的には、第１層間絶縁膜１５が表面に露出するまで、Ｃｕ膜１５１側の表面をＣＭＰ法で研磨する。

本実施形態では、上述した図５〜１０の各種工程を行い、第１半導体部材１０を作製する。次に、第２半導体部材２０の作製手法を、図１１〜１６を参照しながら説明する。

まず、第１半導体部材１０と同様にして（図５の工程）、第２ＳｉＯ_２層２１の一方の表面の所定領域に、第２Ｃｕバリア膜２３、及び、第２Ｃｕ配線部２２をこの順で形成する。次いで、第２ＳｉＯ_２層２１、第２Ｃｕ配線部２２、及び、第２Ｃｕバリア膜２３からなる半導体部材の第２Ｃｕ配線部２２側の表面上に、第２Ｃｕ拡散防止膜２４を形成する。

次いで、第２Ｃｕ拡散防止膜２４上に、第２層間絶縁膜２５を形成する。具体的には、例えば、第２Ｃｕ拡散防止膜２４上に、厚さが約５０〜５００ｎｍ程度のＳｉＯ_２膜又はＳｉＯＣ膜を成膜して第２層間絶縁膜２５を形成する。なお、このような第２層間絶縁膜２５は、例えばＣＶＤ法又はスピンコート法で形成することができる。次いで、第２層間絶縁膜２５上に、例えばＣＶＤ法又はスピンコート法等の手法を用いて、厚さが約５〜１００ｎｍ程度の界面Ｃｕバリア膜２８を形成する。次いで、界面Ｃｕバリア膜２８上に、例えばＣＶＤ法又はスピンコート法等の手法を用いて、厚さが約５０〜２００ｎｍ程度のＳｉＯ_２膜又はＳｉＯＣ膜を成膜して絶縁膜１５２を形成する。

次いで、図１１に示すように、絶縁膜１５２上にレジスト膜１５３を形成する。そして、フォトリソグラフィ技術を用いて、レジスト膜１５３に対してパターニング処理を施し、第２Ｃｕ接合部２６の形成領域のレジスト膜１５３を除去して開口部１５３ａを形成する。なお、開口部１５３ａの開口径は、図６の工程で形成したレジスト膜１５０の開口部１５０ａのそれより小さくする。

ただし、上述したレジスト膜１５３に開口部１５３ａが形成された半導体部材の作製工程は、図１１に示す例に限定されず、例えば、界面Ｃｕバリア膜２８上に直接、レジスト膜１５３を設け、さらに、開口部１５３ａを形成してもよい。図１２に、その手法で開口部１５３ａを形成した際の半導体部材の概略断面図を示す。

ただし、図１２に示す手法を採用した場合、界面Ｃｕバリア膜２８上に直接、第２Ｃｕバリア層２７を介してＣｕ膜が形成され、その後、該Ｃｕ膜をＣＭＰ処理で研磨することにより第２Ｃｕ接合部２６が形成される。しかしながら、通常、界面Ｃｕバリア膜２８はＣＭＰ処理で研磨することが難しい膜であるので、図１２に示す手法を採用した場合には、ＣＭＰ処理時に、Ｃｕ膜の削り残しが界面Ｃｕバリア膜２８上に発生する場合もある。

それに対して、図１１に示す開口部１５３ａの形成手法では、界面Ｃｕバリア膜２８上に絶縁膜１５２が形成されるので、Ｃｕ膜のＣＭＰ処理時に絶縁膜１５２も一緒に研磨することにより、Ｃｕ膜の削り残しをより確実に無くすことができる。すなわち、第２Ｃｕ接合部２６を形成する際のＣｕ膜の削り残しを防止する観点では、図１１に示す開口部１５３ａの形成手法が図１２に示す開口部１５３ａの形成手法より好適である。

次いで、レジスト膜１５３が形成された半導体部材の開口部１５３ａ側の表面に対して、例えば従来既知のマグネトロン方式のエッチング装置を用いて、ドライエッチング処理を行う。これにより、レジスト膜１５３の開口部１５３ａに露出した絶縁膜１５２の領域がエッチングされる。このエッチング処理では、図１３に示すように、開口部１５３ａの領域の絶縁膜１５２、界面Ｃｕバリア膜２８、第２層間絶縁膜２５、及び、第２Ｃｕ拡散防止膜２４を除去し、第２層間絶縁膜２５の開口部２５ａに第２Ｃｕ配線部２２を露出させる。なお、本実施形態では、第２層間絶縁膜２５の開口部２５ａの開口径は、例えば、約１〜９５μｍ程度とする。

その後、エッチング処理された面に対して、例えば酸素（Ｏ_２）プラズマを用いたアッシング処理、及び、有機アミン系の薬液を用いた洗浄処理を施す。これにより、絶縁膜１５２上に残留したレジスト膜１５３、及び、上記エッチング処理で発生した残留付着物を除去する。

次いで、図１４に示すように、絶縁膜１５２上、及び、第２層間絶縁膜２５の開口部２５ａに露出した第２Ｃｕ配線部２２上に、Ｔｉ、Ｔａ、Ｒｕ、又は、それらの窒化物からなる第２Ｃｕバリア層２７を形成する。具体的には、例えばＲＦスパッタリング法等の手法を用いて、Ａｒ／Ｎ_２雰囲気中で、厚さが約５〜５０ｎｍの第２Ｃｕバリア層２７を、絶縁膜１５２及び第２Ｃｕ配線部２２上に形成する。

次いで、図１５に示すように、第２Ｃｕバリア層２７上に、例えばスパッタリング法及び電解メッキ法等の手法を用いて、Ｃｕ膜１５４を形成する。この処理により、第２層間絶縁膜２５の開口部２５ａの領域にＣｕ膜１５４が埋め込まれる。

次いで、Ｃｕ膜１５４が形成された半導体部材を、例えばホットプレートやシンターアニール装置等の加熱装置を用いて、窒素雰囲気中又は真空中で、約１００〜４００℃で１〜６０分程度加熱する。この加熱処理により、Ｃｕ膜１５４を引き締めて緻密な膜質のＣｕ膜１５４を形成する。

そして、図１６に示すように、Ｃｕ膜１５４、第２Ｃｕバリア層２７及び絶縁膜１５２の不要な部分を化学機械研磨（ＣＭＰ）法により除去する。具体的には、界面Ｃｕバリア膜２８が表面に露出するまで、Ｃｕ膜１５４側の表面をＣＭＰ法で研磨する。本実施形態では、上述した図１１〜１６の各種工程を行い、第２半導体部材２０を作製する。

次いで、上記手順で作製された第１半導体部材１０（図１０）と第２半導体部材２０（図１６）とを貼り合わせる。この貼り合わせ工程（接合工程）の具体的な処理内容は、次の通りである。

まず、第１半導体部材１０の第１Ｃｕ接合部１６側の表面、及び、第２半導体部材２０の第２Ｃｕ接合部２６側の表面に対して還元処理を施し、各Ｃｕ接合部の表面の酸化膜（酸化物）を除去する。これにより、各Ｃｕ接合部の表面に清浄なＣｕを露出させる。なお、この際、還元処理としては、例えば蟻酸等の薬液を用いたウェットエッチング処理、又は、例えばＡｒ、ＮＨ_３、Ｈ_２等のプラズマを用いたドライエッチング処理が用いられる。

次いで、図１７に示すように、第１半導体部材１０の第１Ｃｕ接合部１６側の表面と、第２半導体部材２０の第２Ｃｕ接合部２６側の表面とを接触させる（貼り合わせる）。この際、第１Ｃｕ接合部１６と、それに対応する第２Ｃｕ接合部２６とが対向するように位置合わせを行ってから両者を貼り合わせる。

次いで、第１半導体部材１０及び第２半導体部材２０を貼り合わせた状態で、例えばホットプレートやＲＴＡ（Rapid Thermal Annealing）装置等の加熱装置を用いて貼り合わせ部材をアニールして、第１Ｃｕ接合部１６と第２Ｃｕ接合部２６とを接合する。具体的には、例えば、大気圧のＮ_２雰囲気中、又は、真空中で約１００〜４００℃で５分〜２時間程度、貼り合わせ部材を加熱する。

また、この接合処理により、第１Ｃｕ接合部１６の接合界面Ｓｊ側の面領域のうち第２Ｃｕ接合部２６と接合しない面領域を含む領域に界面Ｃｕバリア膜２８が配置される。より具体的には、図３に示すように、第１Ｃｕ接合部１６と、第２層間絶縁膜２５とが対向する接合界面Ｓｊの領域を含む領域に界面Ｃｕバリア膜２８が配置される。

本実施形態では、このようにして、Ｃｕ−Ｃｕ接合処理を行う。なお、上述した接合工程以外の半導体装置１の製造工程は、従来の例えば固体撮像装置等の半導体装置の製造手法（例えば特開２００７−２３４７２５号公報参照）と同様にすることができる。

上述のように、本実施形態の半導体装置１では、第１半導体部材１０の第１Ｃｕ接合部１６と、第２半導体部材２０の第２層間絶縁膜２５とが対向する接合界面領域を含む領域には、界面Ｃｕバリア膜２８が設けられる。それゆえ、本実施形態では、半導体部材の接合時に、接合アライメントずれが発生しても、接合界面Ｓｊにおいて、Ｃｕ接合部と層間絶縁膜との接触領域が発生せず、上述した接合界面Ｓｊにおける電気特性の不具合を解消することができる。

また、本実施形態では、上述のように、第１Ｃｕ接合部１６の接合側の表面面積を、第２Ｃｕ接合部２６のそれより十分大きくする。それゆえ、本実施形態では、第１半導体部材１０及び第２半導体部材２０の接合時に接合アライメントずれが発生しても、Ｃｕ接合部間の接触面積（接触抵抗）は変化せず、半導体装置１の電気特性（性能）の劣化を抑制することができる。すなわち、本実施形態では、接合界面Ｓｊにおける接触抵抗の増大を抑制することができるので、半導体装置１の消費電力の増大、及び、処理速度の遅延を抑制することができる。

さらに、本実施形態では、第１Ｃｕ接合部１６と第２層間絶縁膜２５との間には、界面Ｃｕバリア膜２８が設けられるので、両者間の密着力を向上させることができる。これにより、本実施形態では、第１半導体部材１０及び第２半導体部材２０間の接合強度を増大させることができる。

以上のことから、本実施形態では、接合界面における電気特性の劣化をより一層抑制することができ、より信頼性の高い接合界面Ｓｊを有する半導体装置１を提供することができる。

＜２．第２の実施形態＞
［半導体装置の構成］
図１８及び１９に、第２の実施形態に係る半導体装置の概略構成を示す。図１８は、第２の実施形態に係る半導体装置の接合界面付近の概略断面図であり、図１９は、各Ｃｕ接合部及び界面Ｃｕバリア膜間の配置関係を示す接合界面付近の概略上面図である。なお、図１８及び１９では、説明を簡略化するため、１つの接合界面付近の構成のみを示す。また、図１８及び１９に示す本実施形態の半導体装置２において、図３及び４に示す第１の実施形態の半導体装置１と同様の構成には、同じ符号を付して示す。

半導体装置２は、図１８に示すように、第１半導体部材３０（第１半導体部）と、第２半導体部材４０（第２半導体部）と、界面Ｃｕバリア膜５０（界面バリア膜、界面バリア部）とを備える。

第１半導体部材３０は、第１半導体基板（不図示）、第１ＳｉＯ_２層１１、第１Ｃｕ配線部１２、第１Ｃｕバリア膜１３、第１Ｃｕ拡散防止膜１４、第１層間絶縁膜１５、第１Ｃｕ接合部１６、第１Ｃｕバリア層１７、及び、第１Ｃｕシード層３１を有する。

図１８と図３との比較から明らかなように、本実施形態の第１半導体部材３０は、第１の実施形態の第１半導体部材１０において、第１Ｃｕ接合部１６と第１Ｃｕバリア層１７との間に第１Ｃｕシード層３１を設けた構成となる。それ以外の第１半導体部材３０の構成は、上記第１の実施形態の第１半導体部材１０の対応する構成と同様である。それゆえ、ここでは、第１Ｃｕシード層３１の構成についてのみ説明する。

第１Ｃｕシード層３１（シード層）は、上述のように、第１Ｃｕ接合部１６と第１Ｃｕバリア層１７との間に設けられ、第１Ｃｕ接合部１６を覆うように形成される。

第１Ｃｕシード層３１は、酸素と反応し易い金属材料を含有するＣｕ層（Ｃｕ合金層）で形成される。第１Ｃｕシード層３１に含有する金属材料としては、例えば、酸素に対して水素よりも反応し易い金属材料を用いることができる。具体的には、Ｆｅ、Ｍｎ、Ｖ、Ｃｒ、Ｍｇ、Ｓｉ、Ｃｅ、Ｔｉ、Ａｌ等の金属材料を用いることができる。なお、これらの金属材料のうち、Ｍｎ、Ｍｇ、Ｔｉ、又は、Ａｌは、半導体装置に好適な材料である。さらに、接合界面Ｓｉの配線抵抗の低下という観点では、第１Ｃｕシード層３１に含有する金属材料として、Ｍｎ、又は、Ｔｉを用いることが特に好ましい。

第２半導体部材４０は、第２半導体基板（不図示）、第２ＳｉＯ_２層２１、第２Ｃｕ配線部２２、第２Ｃｕバリア膜２３、第２Ｃｕ拡散防止膜２４、第２層間絶縁膜２５、第２Ｃｕ接合部２６、第２Ｃｕバリア層２７、及び、第２Ｃｕシード層４１を有する。

図１８と図３との比較から明らかなように、本実施形態の第２半導体部材４０は、第１の実施形態の第２半導体部材２０において、界面Ｃｕバリア膜２８を省略し、かつ、第２Ｃｕ接合部２６及び第２Ｃｕバリア層２７間に第２Ｃｕシード層４１を設けた構成となる。それ以外の第２半導体部材４０の構成は、上記第１の実施形態の第２半導体部材２０の対応する構成と同様である。それゆえ、ここでは、第２Ｃｕシード層４１の構成についてのみ説明する。

第２Ｃｕシード層４１は、上述のように、第２Ｃｕ接合部２６と第２Ｃｕバリア層２７との間に設けられ、第２Ｃｕ接合部２６を覆うように形成される。第２Ｃｕシード層４１は、第１Ｃｕシード層３１と同様に、酸素と反応し易い金属材料を含有するＣｕ層（Ｃｕ合金層）で形成される。また、第２Ｃｕシード層４１に含有する金属材料は、上記第１Ｃｕシード層３１で説明した各種金属材料から適宜選択することができる。なお、本実施形態では、第２Ｃｕシード層４１に含まれる金属材料は、第１Ｃｕシード層３１に含まれる金属材料と同じとする。

界面Ｃｕバリア膜５０は、第１半導体部材３０と第２半導体部材４０とを接合する際の熱処理（アニール処理）により、各Ｃｕシード層に含まれる金属材料と各層間絶縁膜（主に第２層間絶縁膜２５）中の酸素とが反応して生成される膜（自己形成膜）である。それゆえ、界面Ｃｕバリア膜５０は、第１半導体部材３０の第１Ｃｕ接合部１６と、第２半導体部材４０の第２層間絶縁膜２５とが対向する接合界面Ｓｊの領域に形成され、例えば、ＭｎＯｘ、ＭｇＯｘ、ＴｉＯｘ、ＡｌＯｘ等の酸化膜で構成される。

なお、図１８では、界面Ｃｕバリア膜５０の形成位置を明確にするために、界面Ｃｕバリア膜５０が、接合界面Ｓｊに沿って、第２Ｃｕ接合部２６の側面から第１Ｃｕバリア層１７の側面に渡って形成された例を示す。しかしながら、界面Ｃｕバリア膜５０の形成領域は、この例に限定されない。

界面Ｃｕバリア膜５０は、第１Ｃｕ接合部１６と第２層間絶縁膜２５との対向領域を介して、Ｃｕ接合部から層間絶縁膜にＣｕが拡散することを防止するための膜である。それゆえ、接合界面Ｓｊにおいて、少なくとも、第１Ｃｕ接合部１６と第２層間絶縁膜２５との対向領域に界面Ｃｕバリア膜５０を形成すればよい。なお、界面Ｃｕバリア膜５０の形成領域は、例えば、第１半導体部材３０と第２半導体部材４０との接合処理時のアニール条件や、各Ｃｕシード層中の金属材料の含有量などを調整することにより適宜設定することができる。

［半導体装置の製造手法］
次に、本実施形態の半導体装置２の製造手法を、図２０〜２４を参照しながら説明する。なお、図２０〜２３には、各工程で作製される半導体部材のＣｕ接合部付近の概略断面を示し、図２４には、第１半導体部材３０と第２半導体部材４０との接合処理の様子を示す。また、下記説明において、上記第１の実施形態の半導体装置の製造手法と同様の工程の説明では、上記第１の実施形態の工程の図面（図５〜１７）を適宜参照する。

まず、本実施形態では、上記図５で説明した第１の実施形態の第１半導体部材１０の作製工程と同様にして、第１ＳｉＯ_２層１１上に、第１Ｃｕバリア膜１３、第１Ｃｕ配線部１２、及び、第１Ｃｕ拡散防止膜１４をこの順で形成する。次いで、上記図６及び７で説明した第１の実施形態の第１半導体部材１０の作製工程と同様にして、第１Ｃｕ拡散防止膜１４上に、第１層間絶縁膜１５（第１酸化膜）、及び、その開口部１５ａを形成する。なお、本実施形態においても、第１層間絶縁膜１５の開口部１５ａの開口径は、例えば、約４〜１００μｍ程度とする。そして、上記図８で説明した第１の実施形態の第１半導体部材１０の作製工程と同様にして、第１層間絶縁膜１５上、及び、その開口部１５ａに露出した第１Ｃｕ配線部１２上に、第１Ｃｕバリア層１７を形成する。

次いで、図２０に示すように、第１Ｃｕバリア層１７上に、例えばＲＦスパッタリング法等の手法を用いて、Ａｒ／Ｎ_２雰囲気中で、厚さが約５〜５０ｎｍの第１Ｃｕシード層３１（例えばＣｕＭｎ層、ＣｕＡｌ層、ＣｕＭｇ層、ＣｕＴｉ層等）を形成する。

次いで、図２１に示すように、第１Ｃｕシード層３１上に、例えばスパッタリング法及び電解メッキ法等の手法を用いて、Ｃｕ膜１５５を形成する。この処理により、第１層間絶縁膜１５の開口部１５ａの領域にＣｕ膜１５５が埋め込まれる。

次いで、Ｃｕ膜１５５が形成された半導体部材を、例えばホットプレートやシンターアニール装置等の加熱装置を用いて、窒素雰囲気中又は真空中で、約１００〜４００℃で１〜６０分程度加熱する。この加熱処理により、Ｃｕ膜１５５を引き締めて緻密な膜質のＣｕ膜１５５を形成する。

次いで、図２２に示すように、Ｃｕ膜１５５、第１Ｃｕシード層３１及び第１Ｃｕバリア層１７の不要な部分をＣＭＰ法により除去する。具体的には、第１層間絶縁膜１５が表面に露出するまで、Ｃｕ膜１５５側の表面をＣＭＰ法で研磨する。

本実施形態では、上述のようにして、第１半導体部材３０を作製する。また、本実施形態では、上述した第１半導体部材３０と同様にして第２半導体部材４０を作製する。

図２３に、本実施形態で作製された第２半導体部材４０の概略断面図を示す。ただし、本実施形態では、第２半導体部材４０の作製途中で、第２層間絶縁膜２５（第２酸化膜）に開口部を形成する際に、その開口部の開口径を、図７で説明した第１層間絶縁膜１５の開口径（約４〜１００μｍ程度）より小さくする。具体的には、第２層間絶縁膜２５に開口部の開口径を約１〜９５μｍ程度にする。

その後、上述のようにして作製された第１半導体部材３０（図２２）と第２半導体部材４０（図２３）とを、上記第１の実施形態と同様にして貼り合わせる。

具体的には、まず、第１半導体部材３０の第１Ｃｕ接合部１６側の表面、及び、第２半導体部材４０の第２Ｃｕ接合部２６側の表面に対して還元処理を施し、各Ｃｕ接合部の表面の酸化膜（酸化物）を除去して、各Ｃｕ接合部の表面に清浄なＣｕを露出させる。なお、この際、還元処理としては、例えば蟻酸等の薬液を用いたウェットエッチング処理、又は、例えばＡｒ、ＮＨ_３、Ｈ_２等のプラズマを用いたドライエッチング処理が用いられる。

次いで、図２４に示すように、第１半導体部材３０の第１Ｃｕ接合部１６側の表面と、第２半導体部材４０の第２Ｃｕ接合部２６側の表面とを接触させる（貼り合わせる）。そして、第１半導体部材３０と第２半導体部材４０とを貼り合わせた状態で、例えばホットプレートやＲＴＡ装置等の加熱装置を用いて貼り合わせ部材をアニールして、第１Ｃｕ接合部１６と第２Ｃｕ接合部２６とを接合する。具体的には、例えば、大気圧のＮ_２雰囲気中、又は、真空中で約１００〜４００℃で５分〜２時間程度、貼り合わせ部材を加熱する。

また、上述した接合処理時には、各Ｃｕシード層中の金属材料（例えばＭｎ、Ｍｇ、Ｔｉ、Ａｌなど）が層間絶縁膜（主に、第２層間絶縁膜２５）中の酸素と選択的に反応する。これにより、第１半導体部材３０の第１Ｃｕ接合部１６と、第２半導体部材４０の第２層間絶縁膜２５とが対向する接合界面Ｓｊの領域に、界面Ｃｕバリア膜５０が形成される。すなわち、上記接合処理により、第１Ｃｕ接合部１６の接合界面Ｓｊ側の面領域のうち第２Ｃｕ接合部２６と接合しない面領域を含む領域に界面Ｃｕバリア膜５０が設けられる。

本実施形態では、上述のようにして、Ｃｕ−Ｃｕ接合処理を行う。なお、上述した接合工程以外の半導体装置２の製造工程は、従来の例えば固体撮像装置等の半導体装置の製造手法（例えば特開２００７−２３４７２５号公報参照）と同様にすることができる。

上述のように、本実施形態の半導体装置２においても、上記第１の実施形態と同様に、第１半導体部材３０の第１Ｃｕ接合部１６と、第２半導体部材４０の第２層間絶縁膜２５とが対向する接合界面Ｓｊの領域には、界面Ｃｕバリア膜５０が設けられる。それゆえ、本実施形態においても、第１の実施形態と同様の効果が得られる。

また、本実施形態のように、Ｃｕシード層を設け、さらにＣｕシード層上にＣｕ接合部を電解メッキ法で形成した場合、Ｃｕシード層中のＣｕが、Ｃｕメッキ膜の核となる。それゆえ、本実施形態では、Ｃｕ接合部及び層間絶縁膜間の密着力を向上させることができる。

＜３．第３の実施形態＞
［半導体装置の構成］
図２５及び２６に、第３の実施形態に係る半導体装置の概略構成を示す。図２５は、第３の実施形態に係る半導体装置の接合界面付近の概略断面図であり、図２６は、各Ｃｕ接合部及び後述の第２Ｃｕバリア層の界面層部間の配置関係を示す接合界面付近の概略上面図である。なお、図２５及び２６では、説明を簡略化するため、１つの接合界面付近の構成のみを示す。また、図２５及び２６に示す本実施形態の半導体装置３において、図３及び４に示す第１の実施形態の半導体装置１と同様の構成には、同じ符号を付して示す。

半導体装置３は、図２５に示すように、第１半導体部材１０（第１半導体部）と、第２半導体部材６０（第２半導体部）とを備える。なお、本実施形態の半導体装置３における第１半導体部材１０の構成は、上記第１の実施形態（図３）のそれと同様の構成であるので、ここでは、第１半導体部材１０の説明は省略する。

第２半導体部材６０は、第２半導体基板（不図示）、第２ＳｉＯ_２層２１、第２Ｃｕ配線部２２、第２Ｃｕバリア膜２３、第２Ｃｕ拡散防止膜２４、第２層間絶縁膜２５、第２Ｃｕ接合部２６、及び、第２Ｃｕバリア層６１（バリアメタル層）を有する。

図２５と図３との比較から明らかなように、本実施形態の第２半導体部材６０は、第１の実施形態の第２半導体部材２０において、界面Ｃｕバリア膜２８を省略し、かつ、第２Ｃｕバリア層２７の構成を変えたものとなる。それ以外の第２半導体部材６０の構成は、上記第１の実施形態の第２半導体部材２０の対応する構成と同様である。それゆえ、ここでは、第２Ｃｕバリア層６１の構成についてのみ説明する。

第２Ｃｕバリア層６１は、図２５に示すように、第２Ｃｕ接合部２６を被覆するように設けられたバリア本体部６１ａと、該バリア本体部６１ａの接合界面Ｓｊ側の端部から接合界面Ｓｊに沿って延在して形成された界面層部６１ｂ（界面バリア部）とを有する。

すなわち、本実施形態では、第１半導体部材１０の第１Ｃｕ接合部１６と、第２半導体部材６０の第２層間絶縁膜２５とが対向する接合界面Ｓｊの領域に、第２Ｃｕバリア層６１の界面層部６１ｂを配置する。そして、第２Ｃｕバリア層６１の界面層部６１ｂが、第１Ｃｕ接合部１６と第２層間絶縁膜２５との対向領域を介して、Ｃｕ接合部から層間絶縁膜にＣｕが拡散することを防止する。それゆえ、本実施形態では、接合時に想定される最大の接合アライメントずれが発生しても、接合界面Ｓｊに、第１Ｃｕ接合部１６と第２層間絶縁膜２５との接触領域が発生しないように、界面層部６１ｂの接合界面Ｓｊに沿う方向の幅を設定する。なお、第２Ｃｕバリア層６１は、上記第１の実施形態と同様に、例えば、Ｔｉ、Ｔａ、Ｒｕ、又は、それらの窒化物等で形成される。

［半導体装置の製造手法］
次に、本実施形態の半導体装置３の製造手法を、図２７〜３４を参照しながら説明する。なお、図２７〜３３には、各工程で作製される半導体部材のＣｕ接合部付近の概略断面を示し、図３４には、第１半導体部材１０と第２半導体部材６０との接合処理の様子を示す。また、下記説明において、上記第１の実施形態の半導体装置の製造手法と同様の工程の説明では、上記第１の実施形態の工程の図面（図５〜１７）を適宜参照する。さらに、本実施形態の第１半導体部材１０の作製手法は、上記第１の実施形態のそれ（図５〜１０）と同様であるので、ここでは、第１半導体部材１０の作製手法の説明を省略し、第２半導体部材６０の作製手法、及び、Ｃｕ−Ｃｕ接合手法について説明する。

まず、本実施形態では、上記図５で説明した第１の実施形態の第１半導体部材１０の作製工程と同様にして、第２ＳｉＯ_２層２１上に、第２Ｃｕバリア膜２３、第２Ｃｕ配線部２２、及び、第２Ｃｕ拡散防止膜２４をこの順で形成する。次いで、上記図６で説明した第１の実施形態の第１半導体部材１０の作製工程と同様にして、第２Ｃｕ拡散防止膜２４上に、第２層間絶縁膜２５を形成する。

次いで、図２７に示すように、第２層間絶縁膜２５上にレジスト膜１５６を形成する。そして、フォトリソグラフィ技術を用いて、レジスト膜１５６に対してパターニング処理を施し、第２Ｃｕバリア層６１の形成領域のレジスト膜１５６を除去して開口部１５６ａを形成する。これにより、レジスト膜１５６の開口部１５６ａに第２層間絶縁膜２５が露出する。

次いで、レジスト膜１５６が形成された半導体部材の開口部１５６ａ側の表面に対して、例えば従来既知のマグネトロン方式のエッチング装置を用いて、ドライエッチング処理を行う。これにより、レジスト膜１５６の開口部１５６ａに露出した第２層間絶縁膜２５の領域がエッチングされる。この際、第２層間絶縁膜２５を、約１０〜５０ｎｍ程度、エッチングして除去する。この結果、図２８に示すように、第２層間絶縁膜２５の表面には、深さが約１０〜５０ｎｍ程度の凹部２５ｂが形成される。

その後、エッチング処理された面に対して、例えば酸素（Ｏ_２）プラズマを用いたアッシング処理、及び、有機アミン系の薬液を用いた洗浄処理を施す。これにより、第２層間絶縁膜２５上に残留したレジスト膜１５６、及び、上記エッチング処理で発生した残留付着物を除去する。

次いで、図２９に示すように、再度、第２Ｃｕ拡散防止膜２４上にレジスト膜１５７を形成する。そして、フォトリソグラフィ技術を用いて、レジスト膜１５７に対してパターニング処理を施し、第２Ｃｕバリア層６１のバリア本体部６１ａの形成領域のレジスト膜１５７を除去して開口部１５７ａを形成する。これにより、レジスト膜１５７の開口部１５７ａに第２層間絶縁膜２５の凹部２５ｂの底部が露出する。

次いで、レジスト膜１５７が形成された半導体部材の開口部１５７ａ側の表面に対して、例えば従来既知のマグネトロン方式のエッチング装置を用いて、ドライエッチング処理を行う。これにより、レジスト膜１５７の開口部１５７ａに露出した第２層間絶縁膜２５の凹部２５ｂの一部領域がエッチングされる。

このエッチング処理では、図３０に示すように、開口部１５７ａの領域の第２層間絶縁膜２５及び第２Ｃｕ拡散防止膜２４を除去し、第２層間絶縁膜２５の開口部２５ａに第２Ｃｕ配線部２２を露出させる。また、本実施形態では、第２層間絶縁膜２５の開口部２５ａの開口径は、例えば、約１〜９５μｍ程度とする。なお、このエッチング処理で除去されない第２層間絶縁膜２５の凹部２５ｂの領域は、第２Ｃｕバリア層６１の界面層部６１ｂの形成領域となる。

その後、エッチング処理された面に対して、例えば酸素（Ｏ_２）プラズマを用いたアッシング処理、及び、有機アミン系の薬液を用いた洗浄処理を施す。これにより、第２層間絶縁膜２５上に残留したレジスト膜１５７、及び、上記エッチング処理で発生した残留付着物を除去する。

次いで、図３１に示すように、第２層間絶縁膜２５上、及び、第２層間絶縁膜２５の開口部２５ａに露出した第２Ｃｕ配線部２２上に、Ｔｉ、Ｔａ、Ｒｕ、又は、それらの窒化物からなる第２Ｃｕバリア層６１を形成する。具体的には、例えばＲＦスパッタリング法等の手法を用いて、Ａｒ／Ｎ_２雰囲気中で、厚さが約５〜５０ｎｍの第２Ｃｕバリア層６１を、第２層間絶縁膜２５上、及び、第２Ｃｕ配線部２２上に形成する。この処理により、第２層間絶縁膜２５の開口部２５ａに露出した第２Ｃｕ配線部２２上、及び、第２層間絶縁膜２５の側面上に、バリア本体部６１ａが形成される。また、この処理により、第２層間絶縁膜２５の凹部２５ｂ上に、界面層部６１ｂが形成される。

次いで、図３２に示すように、第２Ｃｕバリア層６１上に、例えばスパッタリング法及び電解メッキ法等の手法を用いて、Ｃｕ膜１５８を形成する。この処理により、第２層間絶縁膜２５の開口部２５ａの領域にＣｕ膜１５８が埋め込まれる。

次いで、Ｃｕ膜１５８が形成された半導体部材を、例えばホットプレートやシンターアニール装置等の加熱装置を用いて、窒素雰囲気中又は真空中で、約１００〜４００℃で１〜６０分程度加熱する。この加熱処理により、Ｃｕ膜１５８を引き締めて緻密な膜質のＣｕ膜１５８を形成する。

そして、図３３に示すように、Ｃｕ膜１５８及び第２Ｃｕバリア層６１の不要な部分を化学機械研磨（ＣＭＰ）法により除去する。この際、第２層間絶縁膜２５の凹部２５ｂ上に、界面層部６１ｂが残るように、ＣＭＰ法の処理条件を調整する。具体的には、第２層間絶縁膜２５が表面に露出するまで、Ｃｕ膜１５８側の表面をＣＭＰ法で研磨する。本実施形態では、上述のようにして第２半導体部材６０を作製する。

その後、上述のようにして作製された第２半導体部材６０（図３３）と、上記第１の実施形態と同様にして作製された第１半導体部材１０（図１０）とを、上記第１の実施形態と同様にして貼り合わせる。

具体的には、まず、第１半導体部材１０の第１Ｃｕ接合部１６側の表面、及び、第２半導体部材６０の第２Ｃｕ接合部２６側の表面に対して還元処理を施し、各Ｃｕ接合部の表面の酸化膜（酸化物）を除去して、各Ｃｕ接合部の表面に清浄なＣｕを露出させる。なお、この際、還元処理としては、例えば蟻酸等の薬液を用いたウェットエッチング処理、又は、例えばＡｒ、ＮＨ_３、Ｈ_２等のプラズマを用いたドライエッチング処理が用いられる。

次いで、図３４に示すように、第１半導体部材１０の第１Ｃｕ接合部１６側の表面と、第２半導体部材６０の第２Ｃｕ接合部２６側の表面とを接触させる（貼り合わせる）。そして、第１半導体部材１０と第２半導体部材６０とを貼り合わせた状態で、例えばホットプレートやＲＴＡ装置等の加熱装置を用いて貼り合わせ部材をアニールして、第１Ｃｕ接合部１６と第２Ｃｕ接合部２６とを接合する。具体的には、例えば、大気圧のＮ_２雰囲気中、又は、真空中で約１００〜４００℃で５分〜２時間程度、貼り合わせ部材を加熱する。

また、この接合処理により、第１Ｃｕ接合部１６の接合界面Ｓｊ側の面領域のうち第２Ｃｕ接合部２６と接合しない面領域を含む領域に第２Ｃｕバリア層６１の界面層部６１ｂが配置される。より具体的には、図２５に示すように、第１Ｃｕ接合部１６と、第２層間絶縁膜２５とが対向する接合界面Ｓｊの領域を含む領域に第２Ｃｕバリア層６１の界面層部６１ｂが配置される。

本実施形態では、上述のようにして、Ｃｕ−Ｃｕ接合処理を行う。なお、上述した接合工程以外の半導体装置２の製造工程は、従来の例えば固体撮像装置等の半導体装置の製造手法（例えば特開２００７−２３４７２５号公報参照）と同様にすることができる。

上述のように、本実施形態においても、上記第１の実施形態と同様に、第１半導体部材１０の第１Ｃｕ接合部１６と、第２半導体部材６０の第２層間絶縁膜２５とが対向する接合界面Ｓｊの領域には、第２Ｃｕバリア層６１の界面層部６１ｂが設けられる。それゆえ、本実施形態においても、第１の実施形態と同様の効果が得られる。

＜４．各種変形例及び参考例＞
次に、上述した各種実施形態の半導体装置の変形例を説明する。

［変形例１］
上記第１の実施形態の半導体装置１（図３）では、第２半導体部材２０の第２Ｃｕ配線部２２上に、第２Ｃｕ拡散防止膜２４、第２層間絶縁膜２５、及び、界面Ｃｕバリア膜２８を設ける構成例を説明したが、本開示はこれに限定されない。例えば、第２Ｃｕ配線部２２上に、界面Ｃｕバリア膜のみを設ける構成にしてもよい。

図３５に、その一例（変形例１）を示す。図３５は、変形例１の半導体装置４の接合界面Ｓｊ付近の概略構成断面図である。なお、図３５に示すこの例の半導体装置４において、図３に示す第１の実施形態の半導体装置１と同様の構成には、同じ符号を付して示す。

この例の半導体装置４は、図３５に示すように、第１半導体部材１０と、第２半導体部材７０とを備える。なお、この例の半導体装置４における第１半導体部材１０の構成は、上記第１の実施形態（図３）のそれと同様の構成であるので、ここでは、第１半導体部材１０の説明は省略する。

第２半導体部材７０は、第２半導体基板（不図示）、第２ＳｉＯ_２層２１、第２Ｃｕ配線部２２、第２Ｃｕバリア膜２３、界面Ｃｕバリア膜７１（界面バリア膜、界面バリア部）、第２Ｃｕ接合部２６、及び、第２Ｃｕバリア層２７を有する。なお、この例の第２半導体部材７０において、界面Ｃｕバリア膜７１以外の構成は、上記第１の実施形態の第２半導体部材２０の対応する構成と同様の構成である。

界面Ｃｕバリア膜７１（Ｃｕ拡散防止膜）は、第２ＳｉＯ_２層２１、第２Ｃｕ配線部２２及び第２Ｃｕバリア膜２３上に設けられ、かつ、第２Ｃｕバリア層２７の側部を覆うように設けられる。それゆえ、この例では、界面Ｃｕバリア膜７１は、Ｃｕ接合部から層間絶縁膜へのＣｕの拡散を防止するだけでなく、上記第１の実施形態の第２半導体部材２０の第２Ｃｕ拡散防止膜２４及び第２層間絶縁膜２５と同様の役割も兼ねる。

なお、界面Ｃｕバリア膜７１は、上記第１の実施形態の界面Ｃｕバリア膜２８と同様に、例えば、ＳｉＮ、ＳｉＯＮ、ＳｉＣＮ、有機系樹脂等の材料で形成することができる。

この例の第２半導体部材７０は、例えば、次のようにして作製することができる。まず、上記図５で説明した第１の実施形態の第１半導体部材１０の作製工程と同様にして、第２ＳｉＯ_２層２１上に、第２Ｃｕバリア膜２３、及び、第２Ｃｕ配線部２２をこの順で形成する。次いで、第２ＳｉＯ_２層２１、第２Ｃｕ配線部２２及び第２Ｃｕバリア膜２３上に、厚さが約５〜５００ｎｍの界面Ｃｕバリア膜７１を形成する。

次いで、図３６に示すように、界面Ｃｕバリア膜７１上にレジスト膜１５９を形成する。その後、フォトリソグラフィ技術を用いて、レジスト膜１５９に対してパターニング処理を施し、第２Ｃｕ接合部２６の形成領域のレジスト膜１５９を除去して開口部１５９ａを形成する。これにより、レジスト膜１５９の開口部１５９ａに界面Ｃｕバリア膜７１が露出する。その後は、上記図１３〜１６で説明した上記第１の実施形態の第２半導体部材２０の作製工程と同様にして、この例の第２半導体部材７０を作製する。

この例の構成では、第１Ｃｕ接合部１６の接合界面Ｓｊ側の面領域のうち第２Ｃｕ接合部２６と接合しない面領域は、界面Ｃｕバリア膜７１と接触した状態となる。それゆえ、この例の構成においても、各Ｃｕ接合部のＣｕが外部の酸化膜に拡散することがないので、第１の実施形態と同様の効果が得られる。

［変形例２］
上記第２の実施形態では、第１半導体部材３０及び第２半導体部材４０のいずれにも、Ｃｕシード層を設ける例（図１８参照）を説明したが、本開示はこれに限定されない。少なくとも、Ｃｕ接合部の接合側の表面面積が大きい方の半導体部材にＣｕシード層を設ければよい。例えば、図１８に示す半導体装置２では、第１半導体部材３０の第１Ｃｕ接合部１６と、第１Ｃｕバリア層１７との間のみにＣｕシード層を設ければよい。

この場合にも、接合時のアニール処理により、第１半導体部材３０のＣｕシード層中の例えばＭｎ、Ｍｇ、Ｔｉ、Ａｌ等の金属材料が、接合界面Ｓｊを挟んで対向する第２半導体部材４０の第２層間絶縁膜２５中の酸素と反応する。その結果、この例においても、上記第２の実施形態と同様に、第１半導体部材３０の第１Ｃｕ接合部１６と、第２半導体部材４０の第２層間絶縁膜２５とが対向する接合界面Ｓｊの領域に界面バリア膜が形成され、第１の実施形態と同様の効果が得られる。

［変形例３］
上記第３の実施形態では、第２半導体部材６０において、第２Ｃｕバリア層６１の界面層部６１ｂを第２層間絶縁膜２５の接合側表面に埋め込むように形成する例を説明したが、本開示はこれに限定されない。例えば、界面層部６１ｂを、第２層間絶縁膜２５の接合側表面上に設ける構成にしてもよい。

図３７に、その一例（変形例３）を示す。図３７は、変形例３の半導体装置５の接合界面Ｓｊ付近の概略構成断面図である。また、図３７に示すこの例の半導体装置５において、図２５に示す第３の実施形態の半導体装置３と同様の構成には、同じ符号を付して示す。

この例の半導体装置５は、図３７に示すように、第１半導体部材１０と、第２半導体部材８０とを備える。なお、この例の半導体装置５における第１半導体部材１０の構成は、上記第３の実施形態（図２５）のそれと同様の構成であるので、ここでは、第１半導体部材１０の説明は省略する。

第２半導体部材８０は、第２半導体基板（不図示）、第２ＳｉＯ_２層２１、第２Ｃｕ配線部２２、第２Ｃｕバリア膜２３、第２Ｃｕ拡散防止膜２４、第２層間絶縁膜８１、第２Ｃｕ接合部２６、第２Ｃｕバリア層６１、及び、界面Ｃｕバリア膜８２を有する。

なお、この例の第２半導体部材８０において、第２半導体基板（不図示）、第２ＳｉＯ_２層２１、第２Ｃｕ配線部２２、第２Ｃｕバリア膜２３、及び、第２Ｃｕ拡散防止膜２４の構成は、上記第３の実施形態の第２半導体部材６０の対応する構成と同様の構成である。また、この例の第２Ｃｕ接合部２６、及び、第２Ｃｕバリア層６１の構成は、上記第３の実施形態の第２半導体部材６０の対応する構成と同様の構成である。

この例では、第２Ｃｕバリア層６１の界面層部６１ｂは、第２層間絶縁膜８１の接合側表面上に設けられる。それゆえ、第２層間絶縁膜８１の表面には、上記第３の実施形態のように凹部２５ｂは形成されない。

さらに、この例では、界面Ｃｕバリア膜８２が、第２層間絶縁膜８１の表面上に形成され、かつ、第２Ｃｕバリア層６１の界面層部６１ｂの側部（側面）を覆うように設けられる。また、この際、界面Ｃｕバリア膜８２の膜厚と界面層部６１ｂの膜厚とを略同じにして、界面Ｃｕバリア膜８２の接合界面Ｓｊ側の表面と、界面層部６１ｂの接合界面Ｓｊ側の表面とが略面一となるようにする。なお、界面Ｃｕバリア膜８２は、上記第１の実施形態の界面Ｃｕバリア膜２８と同様に、例えば、ＳｉＮ、ＳｉＯＮ、ＳｉＣＮ、有機系樹脂等の材料で形成することができる。

この例では、接合界面Ｓｊにおいて、第１Ｃｕ接合部１６と第２Ｃｕ接合部２６との接合領域以外の領域では、第１Ｃｕ接合部１６は、第２Ｃｕバリア層６１の界面層部６１ｂ及び／又は界面Ｃｕバリア膜８２と接触した状態となる。それゆえ、この例の構成においても、各Ｃｕ接合部のＣｕが層間絶縁膜に拡散することを防止することができるので、第１の実施形態と同様の効果が得られる。

なお、この例では、界面Ｃｕバリア膜８２を設けない構成にしてもよい。この場合、第２Ｃｕバリア層６１の界面層部６１ｂの側部の周囲には空隙が形成されるが、この空隙により、各Ｃｕ接合部のＣｕが層間絶縁膜に拡散することを防止することができるので、第１の実施形態と同様の効果が得られる。ただし、接合界面Ｓｊの接合強度の観点では、図３７に示すように、界面層部６１ｂの側部を覆うように界面Ｃｕバリア膜８２を設けることが好ましい。

［変形例４］
上記各種実施形態及び各種変形例では、各接合部の電極膜をＣｕ膜で構成する例を説明したが、本開示はこれに限定されない。接合部を、例えば、Ａｌ、Ｗ、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｒｕ等で形成された金属膜、又は、これらの積層膜で構成していてもよい。

例えば、上記第１の実施形態において、接合部の電極材料としてＡｌ（アルミニウム）を用いることができる。この場合には、界面Ｃｕバリア膜２８を、上記第１の実施形態と同様に、例えば、ＳｉＮ、ＳｉＯＮ、ＳｉＣＮ、樹脂等の材料で形成することができる。また、この場合、Ａｌ接合部を被覆するメタルバリア層は、Ａｌ接合部側からＴｉ膜及びＴｉＮ膜をこの順で積層した多層膜（Ｔｉ／ＴｉＮ積層膜）で構成することが好ましい。

また、例えば、上記第２の実施形態の構成においても、接合部の電極材料としてＡｌを用いることができる。ただし、この場合には、Ａｌは酸素と反応し易い材料であるので、界面バリア膜を生成するためのシード層（Ｃｕシード層）を設ける必要がない。

ここで、図３８に、上記第２の実施形態の構成において、接合部をＡｌで形成した場合の半導体装置の接合界面Ｓｊ付近の概略構成断面を示す。なお、図３８では、説明を簡略化するため、Ａｌ接合部付近の構成のみを示し、配線部の構成は省略する。また、図３８に示す半導体装置６において、図１８に示す第２の実施形態の半導体装置２と同様の構成には、同じ符号を付して示す。

この例の半導体装置６は、図３８に示すように、第１半導体部材９１と、第２半導体部材９２と、界面バリア膜９７とを備える。第１半導体部材９１は、第１層間絶縁膜１５と、その接合側表面に埋め込むようにして形成された第１Ａｌ接合部９３と、第１層間絶縁膜１５及び第１Ａｌ接合部９３間に設けられた第１バリアメタル層９４とを有する。また、第２半導体部材９２は、第２層間絶縁膜２５と、その接合側表面に埋め込むようにして形成された第２Ａｌ接合部９５と、第２層間絶縁膜２５及び第２Ａｌ接合部９５間に設けられた第２バリアメタル層９６とを有する。

そして、図３８に示す例においても、第１半導体部材９１と第２半導体部材９２との接合時に行うアニール処理により、第１Ａｌ接合部９３内のＡｌの一部が、接合界面Ｓｊを挟んで対向する第２半導体部材９２の第２層間絶縁膜２５中の酸素と反応する。その結果、第１Ａｌ接合部９３と、第２層間絶縁膜２５とが対向する接合界面Ｓｊの領域には、界面バリア膜９７が形成される。それゆえ、この構成例においても、第１の実施形態と同様に、第１半導体部材９１及び第２半導体部材９２間の接合強度を増大させることができ、より信頼性の高い接合界面を有する半導体装置６を得ることができる。

さらに、例えば、上記第１の実施形態において、接合部の電極材料として例えばＷ（タングステン）を用いることができる。この場合には、界面Ｃｕバリア膜２８を、上記第１の実施形態と同様に、例えば、ＳｉＮ、ＳｉＯＮ、ＳｉＣＮ、樹脂等の材料で形成することができる。また、この場合、Ｗ接合部を被覆するメタルバリア層は、Ｗ接合部側からＴｉ膜及びＴｉＮ膜をこの順で積層した多層膜（Ｔｉ／ＴｉＮ積層膜）で構成することが好ましい。なお、Ｗは酸素と反応し難い（界面バリア膜を自己生成し難い）金属材料であるので、上記第２の実施形態の構成の接合部にＷを用いることは難しい。

［変形例５］
上記各種実施形態及び各種変形例では、信号が供給される金属膜同士を、接合界面Ｓｊで接合する例を説明したが、本開示はこれに限定されない。信号が供給されない金属膜同士を接合界面Ｓｊで接合する場合も、上記各種実施形態及び各種変形例で説明したＣｕ−Ｃｕ接合技術を適用することができる。

例えば、ダミー電極同士を接合する場合にも、上記各種実施形態及び各種変形例で説明したＣｕ−Ｃｕ接合技術を適用することができる。また、例えば、固体撮像素子において、センサ部とロジック回路部との間で金属膜同士を接合して、遮光膜を形成する場合にも、上記各種実施形態及び各種変形例で説明したＣｕ−Ｃｕ接合技術を適用することができる。

［参考例１］
上記第２の実施形態では、第１Ｃｕ接合部１６の接合界面Ｓｊ側表面の寸法（表面面積）と、第２Ｃｕ接合部２６のそれとが異なる例を説明した。しかしながら、上記第２の実施形態で説明したＣｕ−Ｃｕ接合技術は、第１Ｃｕ接合部の接合界面Ｓｊ側の表面形状及び寸法と、第２Ｃｕ接合部のそれらとが同じである半導体装置にも適用可能である。

図３９に、その一例（参考例１）を示す。なお、図３９は、この例の半導体装置１００の接合界面Ｓｊ付近の概略構成断面図である。また、図３９に示すこの例の半導体装置１００において、図１８に示す第２の実施形態の半導体装置２と同様の構成には、同じ符号を付して示す。

この例の半導体装置１００は、図３９に示すように、第１半導体部材１０１と、第２半導体部材４０と、界面Ｃｕバリア膜１０５とを備える。なお、この例の半導体装置１００における第２半導体部材４０の構成は、上記第２の実施形態（図１８）のそれと同様の構成であるので、ここでは、第２半導体部材４０の説明は省略する。

第１半導体部材１０１は、第１半導体基板（不図示）、第１ＳｉＯ_２層１１、第１Ｃｕ配線部１２、第１Ｃｕバリア膜１３、第１Ｃｕ拡散防止膜１４、第１層間絶縁膜１５、第１Ｃｕ接合部１０２、第１Ｃｕバリア層１０３、及び、第１Ｃｕシード層１０４を有する。

なお、この例では、第１Ｃｕ接合部１０２の接合界面Ｓｊ側の表面形状及び寸法を、第２Ｃｕ接合部２６のそれらと同じにする。それ以外の第１半導体部材１０１の構成は、上記第２の実施形態の第１半導体部材３０の対応する構成と同様の構成である。

そして、この例においても、上記第２の実施形態と同様に、第１半導体部材１０１の第１Ｃｕ接合部１０２側の表面と、第２半導体部材４０の第２Ｃｕ接合部２６側の表面とを接合することにより、半導体装置１００が作製される。この際、両Ｃｕ接合部間に、接合アライメントずれが発生すると、接合時のアニール処理により、各Ｃｕシード層中の例えばＭｎ、Ｍｇ、Ｔｉ、Ａｌ等の金属材料が接合界面Ｓｊを挟んで対向する層間絶縁膜の酸素と選択的に反応する。この結果、図３９に示すように、第１Ｃｕ接合部１０２と第２層間絶縁膜２５とが対向する接合界面Ｓｊの領域、及び、第２Ｃｕ接合部２６と第１層間絶縁膜１５とが対向する接合界面Ｓｊの領域にそれぞれ、界面Ｃｕバリア膜１０５が形成される。

上述のように、この例の半導体装置１００においても、一方の半導体部材のＣｕ接合部と、他方の半導体部材の層間絶縁膜とが対向する接合界面Ｓｊの領域には、界面Ｃｕバリア膜１０５が設けられる。それゆえ、この例においても、第２の実施形態と同様の効果が得られる。

［参考例２］
上記参考例１では、第１Ｃｕ接合部の接合界面Ｓｊ側の表面形状及び寸法と、第２Ｃｕ接合部のそれらとが同じである半導体装置に、上記第２の実施形態で説明したＣｕ−Ｃｕ接合技術を適用する例を説明した。ここでは、参考例１の半導体装置１００にさらに、上記第１の実施形態で説明したＣｕ−Ｃｕ接合技術を組み合わせた構成例を説明する。

図４０に、その一例（参考例２）を示す。なお、図４０は、この例の半導体装置１１０の接合界面Ｓｊ付近の概略構成断面図である。また、図４０に示すこの例の半導体装置１１０において、図３９に示す参考例１の半導体装置１００と同様の構成には、同じ符号を付して示す。

この例の半導体装置１１０は、図４０に示すように、第１半導体部材１０１と、第２半導体部材１２０と、第１界面Ｃｕバリア膜１２１とを備える。なお、この例の半導体装置１１０における第１半導体部材１０１の構成は、上記参考例１（図３９）のそれと同様の構成であるので、ここでは、第１半導体部材１０１の説明は省略する。

第２半導体部材１２０は、第２半導体基板（不図示）、第２ＳｉＯ_２層２１、第２Ｃｕ配線部２２、第２Ｃｕバリア膜２３、第２Ｃｕ拡散防止膜２４、第２層間絶縁膜２５、第２Ｃｕ接合部２６、第２Ｃｕバリア層２７、及び、第２Ｃｕシード層４１を有する。さらに、第２半導体部材１２０は、第２界面Ｃｕバリア膜１２２を有する。

図４０と図３９との比較から明らかなように、この例の第２半導体部材１２０は、上記参考例１の第２半導体部材４０において、第２層間絶縁膜２５上に第２界面Ｃｕバリア膜１２２を設けた構成である。また、この例では、第２Ｃｕ接合部２６の接合界面Ｓｊ側の表面と、第２界面Ｃｕバリア膜１２２の表面とが略面一となるように、第２界面Ｃｕバリア膜１２２を形成する。なお、第２界面Ｃｕバリア膜１２２以外の第２半導体部材１２０の構成は、上記参考例１の第２半導体部材４０の対応する構成と同様である。

また、第２界面Ｃｕバリア膜１２２は、上記第１の実施形態の界面Ｃｕバリア膜２８と同様に、例えば、ＳｉＮ、ＳｉＯＮ、ＳｉＣＮ、有機系樹脂等の材料で形成することができる。ただし、Ｃｕ膜との密着性という観点では、特に、第２界面Ｃｕバリア膜１２２をＳｉＮで形成することが好ましい。

そして、この例においても、上記第２の実施形態と同様に、第１半導体部材１０１の第１Ｃｕ接合部１０２側の表面と、第２半導体部材１２０の第２Ｃｕ接合部２６側の表面とを接合することにより、半導体装置１１０が作製される。この際、両Ｃｕ接合部間に、接合アライメントずれが発生すると、接合時のアニール処理により、各Ｃｕシード層中の例えばＭｎ、Ｍｇ、Ｔｉ、Ａｌ等の金属材料が接合界面Ｓｊを挟んで対向する層間絶縁膜の酸素と選択的に反応する。この結果、一方の半導体部材のＣｕ接合部と、他方の半導体部材の層間絶縁膜とが対向する接合界面Ｓｊ領域に、第１界面Ｃｕバリア膜１２１が形成される。

ただし、この例では、上述のように、第２半導体部材１２０の接合界面Ｓｊの表面に第２界面Ｃｕバリア膜１２２を設ける。それゆえ、この例では、第１Ｃｕ接合部１０２と第２層間絶縁膜２５とが対向する接合界面Ｓｊの領域、及び、第２Ｃｕ接合部２６と第１層間絶縁膜１５とが対向する接合界面Ｓｊの領域の一方に、第１界面Ｃｕバリア膜１２１が形成される。また、第１Ｃｕ接合部１０２と第２層間絶縁膜２５とが対向する接合界面Ｓｊの領域、及び、第２Ｃｕ接合部２６と第１層間絶縁膜１５とが対向する接合界面Ｓｊの領域の他方に、第２界面Ｃｕバリア膜１２２が配置される。図４０に示す例では、前者の接合界面Ｓｊの領域に、第２界面Ｃｕバリア膜１２２が設けられ、後者の接合界面Ｓｊの領域に、第１界面Ｃｕバリア膜１２１が設けられる。

上述のように、この例の半導体装置１１０においても、一方の半導体部材のＣｕ接合部と、他方の半導体部材の層間絶縁膜とが対向する接合界面Ｓｊの領域には、第１界面Ｃｕバリア膜１２１又は第２界面Ｃｕバリア膜１２２が設けられる。それゆえ、この例においても、第１及び第２の実施形態と同様の効果が得られる。

＜５．第４の実施形態＞
通常、Ｃｕ接合部の面積が互いに異なる第１半導体部材及び第２半導体部材を貼り合わせてＣｕ−Ｃｕ接合を行う場合、一方の半導体部材のＣｕ接合部と、他方の半導体部材の層間絶縁膜とが接触する。図４１に、その接合例における接合界面付近の概略断面図を示す。なお、図４１に示す半導体装置６５０において、図３に示す第１の実施形態の半導体装置１と同様の構成には、同じ符号を付して示す。

この場合、図４１に示すように、第２Ｃｕ接合部２６より面積の大きな第１Ｃｕ接合部１６から第２層間絶縁膜２５にＣｕが拡散して（図４１中の点線矢印）、接合界面Ｓｊにおける電気特性が劣化し、Ｃｕ接合部及び半導体装置６５０の信頼性が損なわれる。それに対して、上記各種実施形態では、第１Ｃｕ接合部１６と第２層間絶縁膜２５との接合界面に界面バリア膜を形成して、第１Ｃｕ接合部１６から第２層間絶縁膜２５へのＣｕの拡散を防止することができ、上記問題を解消することができる。

また、上述した接合界面におけるＣｕの拡散を防止する別の手法としては、第１半導体部材及び第２半導体部材の少なくとも一方の接合界面側の層間絶縁膜の表面をＣｕ接合部の接合側表面より後退させた状態で、両者を貼り合わせる手法も考えられる。すなわち、第１半導体部材及び第２半導体部材の少なくとも一方のＣｕ接合部を接合界面側に突出させた状態で、両者を貼り合わせる手法も考えられる。

図４２に、第１半導体部材及び第２半導体部材の両方のＣｕ接合部を接合界面側に突出させた状態で両者を貼り合わせた場合の、接合界面付近の概略断面図を示す。なお、図４２に示す半導体装置６６０において、図３に示す第１の実施形態の半導体装置１と同様の構成には、同じ符号を付して示す。

この場合には、第１半導体部材６６１及び第２半導体部材６６２の接合界面Ｓｊ（第１層間絶縁膜６６３と第２層間絶縁膜６６４との間）に隙間ができる。これにより、第２層間絶縁膜６６４と第１Ｃｕ接合部１６との間には空隙が形成され、第１Ｃｕ接合部１６から第２層間絶縁膜６６４へのＣｕの拡散が防止される。しかしながら、この場合には、図４２に示すように、接合界面Ｓｊの隙間に外気（白抜き矢印）が浸入して第１Ｃｕ接合部１６の表面を汚染し、これにより、接合界面Ｓｊにおける電気特性が劣化し、Ｃｕ接合部及び半導体装置の信頼性が損なわれる。

そこで、第４の実施形態では、第２層間絶縁膜と第１Ｃｕ接合部との間に空隙を形成した構成を有する半導体装置において、上述した外気の影響を防止できる構成例を説明する。

［半導体装置の構成］
図４３及び４４に、第４の実施形態に係る半導体装置の概略構成を示す。図４３は、第４の実施形態に係る半導体装置の接合界面付近の概略断面図であり、図４４は、各Ｃｕ接合部と接合界面に画成される空隙との配置関係を示す接合界面付近の概略上面図である。なお、図４３及び４４では、説明を簡略化するため、１つの接合界面付近の構成のみを示す。また、図４３に示す本実施形態の半導体装置１３０において、図３に示す第１の実施形態の半導体装置１と同様の構成には、同じ符号を付して示す。

半導体装置１３０は、図４３に示すように、第１半導体部材１３１（第１半導体部）と、第２半導体部材１３２（第２半導体部）とを備える。

第１半導体部材１３１は、第１半導体基板（不図示）、第１ＳｉＯ_２層１１、第１Ｃｕ配線部１２、第１Ｃｕバリア膜１３、第１Ｃｕ拡散防止膜１４、第１層間絶縁膜１５、第１Ｃｕ接合部１３３、及び、第１Ｃｕバリア層１７を有する。

図４３と図３との比較から明らかなように、本実施形態の第１半導体部材１３１は、第１の実施形態の第１半導体部材１０の接合界面Ｓｊ側の表面領域において、第２層間絶縁膜２５と対向する第１Ｃｕ接合部１６の表面領域に凹部を設けた構成となる。それ以外の第１半導体部材１３１の構成は、上記第１の実施形態の第１半導体部材１０の対応する構成と同様である。

第２半導体部材１３２は、第２半導体基板（不図示）、第２ＳｉＯ_２層２１、第２Ｃｕ配線部２２、第２Ｃｕバリア膜２３、第２Ｃｕ拡散防止膜２４、第２層間絶縁膜２５、及び、第２Ｃｕ接合部２６を有する。

図４３と図３との比較から明らかなように、本実施形態の第２半導体部材１３２は、第１の実施形態の第２半導体部材２０において、界面Ｃｕバリア膜２８を省略した構成となる。それ以外の第２半導体部材１３２の構成は、上記第１の実施形態の第２半導体部材２０の対応する構成と同様である。

本実施形態の半導体装置１３０では、図４３に示すように、第１半導体部材１３１の接合界面Ｓｊ側の表面領域において、第２半導体部材１３２の第２層間絶縁膜２５と対向する第１Ｃｕ接合部１３３の表面領域に凹部１３４を設ける。これにより、第１半導体部材１３１の第１Ｃｕ接合部１３３と、第２半導体部材１３２の第２層間絶縁膜２５とが対向する接合界面Ｓｊの領域に空隙が形成され、第１Ｃｕ接合部１３３が、第２層間絶縁膜２５と直接接触しない構造を形成することができる。

すなわち、本実施形態の半導体装置１３０では、第１Ｃｕ接合部１３３の凹部１３４と、凹部１３４と対向する第２半導体部材１３２の接合界面Ｓｊ側の表面領域部（面領域部）とにより界面バリア部が構成される。また、本実施形態では、図４３に示すように、第１Ｃｕ接合部１３３の凹部１３４と第２層間絶縁膜２５の接合界面Ｓｊ側の表面とにより画成された空隙が、その周辺の各種膜により密封された状態になる。

［半導体装置の製造手法］
次に、本実施形態の半導体装置１３０の製造手法を、図４５〜４８を参照しながら説明する。なお、図４５及び４６には、各工程で作製される半導体部材のＣｕ接合部付近の概略断面を示し、図４７及び４８には、第１半導体部材１３１と第２半導体部材１３２との接合処理の様子を示す。

まず、本実施形態では、図５〜１０で説明した第１の実施形態の第１半導体部材１０の作製工程と同様にして、第１半導体部材１３１を作製する（図４５の状態）。

また、本実施形態では、図５〜１０で説明した第１の実施形態の第１半導体部材１０の作製工程と同様にして、第２半導体部材１３２を作製する（図４６の状態）。ただし、この際、第２層間絶縁膜２５に、第２Ｃｕ接合部２６及び第２Ｃｕバリア層２７の形成領域に対応する開口部を形成する工程（図７の工程に対応）では、開口部の開口径を約１〜９５μｍ程度とする。

次いで、第１半導体部材１３１の第１Ｃｕ接合部１３３側の表面、及び、第２半導体部材１３２の第２Ｃｕ接合部２６側の表面に対して還元処理を施し、各Ｃｕ接合部の表面の酸化膜（酸化物）を除去して、各Ｃｕ接合部の表面に清浄なＣｕを露出させる。なお、この際、還元処理としては、例えば蟻酸等の薬液を用いたウェットエッチング処理、又は、例えばＡｒ、ＮＨ_３、Ｈ_２等のプラズマを用いたドライエッチング処理が用いられる。

次いで、図４７に示すように、第１半導体部材１３１の第１Ｃｕ接合部１３３側の表面と、第２半導体部材１３２の第２Ｃｕ接合部２６側の表面とを接触させる（貼り合わせる）。

そして、第１半導体部材１３１と第２半導体部材１３２とを貼り合わせた状態で、例えばホットプレートやＲＴＡ装置等の加熱装置（アニール装置）を用いて貼り合わせ部材をアニールして、第１Ｃｕ接合部１３３と第２Ｃｕ接合部２６とを接合する（図４８の状態）。具体的には、例えば、大気圧のＮ_２雰囲気中、又は、真空中で約１００〜４００℃で５分〜２時間程度、貼り合わせ部材を加熱する。

本実施形態では、図４８に示すアニール処理により、第１Ｃｕ接合部１３３のＣｕ膜をさらに引き締める。なお、接合界面Ｓｊにおいて、第１Ｃｕ接合部１３３と第２層間絶縁膜２５との接触領域は、他の領域に比べて密着力の弱い領域である。それゆえ、図４８に示すアニール処理により、この接触領域では、第１Ｃｕ接合部１３３が収縮して、第１Ｃｕ接合部１３３の表面が接合界面Ｓｊから遠ざかる方向に後退する。この結果、図４８に示すように、第１半導体部材１３１の接合界面Ｓｊ側の表面領域において、第２層間絶縁膜２５と対向する第１Ｃｕ接合部１３３の表面領域に凹部１３４が形成される。

すなわち、図４８に示すアニール処理により、第１Ｃｕ接合部１３３及び第２層間絶縁膜２５間の接合界面Ｓｊに空隙が形成されるとともに、該空隙が、その周辺の各種膜により、半導体装置１３０内に密封された構造が形成される。なお、図４８に示すアニール処理において、凹部１３４を形成するためには、例えば、各半導体部材の作製時に緻密な膜質のＣｕ接合部を形成するために行ったアニール処理のアニール温度より高い温度でアニールすることが好ましい。

本実施形態では、上述のようにして、Ｃｕ−Ｃｕ接合処理を行う。なお、上述した接合工程以外の半導体装置１３０の製造工程は、従来の例えば固体撮像装置等の半導体装置の製造手法（例えば特開２００７−２３４７２５号公報参照）と同様にすることができる。

上述のように、本実施形態の半導体装置１３０では、第１Ｃｕ接合部１３３及び第２層間絶縁膜２５間の接合界面Ｓｊに空隙を形成し、両者が直接接触しない構造を形成する。それゆえ、本実施形態においても、第１の実施形態と同様に、第１Ｃｕ接合部１３３から第２層間絶縁膜２５へのＣｕの拡散を防止することができる。なお、接合界面Ｓｊに形成される空隙の領域は接合界面Ｓｊの全領域に比べて十分小さいので、本実施形態の構成における接合界面Ｓｊの密着性能は、上記各種実施形態のそれと同程度になる。

また、本実施形態の半導体装置１３０では、第１Ｃｕ接合部１３３及び第２層間絶縁膜２５間の接合界面Ｓｊに形成された空隙が、その周辺の各種膜により密封された状態となる。それゆえ、本実施形態では、Ｃｕ接合部への外気の浸入を防止することができ、半導体装置１３０の信頼性を確保することができる。

＜６．第５の実施形態＞
第５の実施形態では、第１半導体部材の第１Ｃｕ接合部と、第２半導体部材の第２層間絶縁膜との間の接合界面に空隙を設けた半導体装置の別の構成例を説明する。

［半導体装置の構成］
図４９及び５０に、第５の実施形態に係る半導体装置の概略構成を示す。図４９は、第５の実施形態に係る半導体装置の接合界面付近の概略断面図であり、図５０は、各Ｃｕ接合部及び界面Ｃｕバリア膜と接合界面に画成される空隙との間の配置関係を示す接合界面付近の概略上面図である。なお、図４９及び５０では、説明を簡略化するため、１つの接合界面付近の構成のみを示す。また、図４９に示す本実施形態の半導体装置１４０において、図４３に示す第４の実施形態の半導体装置１３０と同様の構成には、同じ符号を付して示す。

半導体装置１４０は、図４９に示すように、第１半導体部材１３１（第１半導体部）と、第２半導体部材２０（第２半導体部）とを備える。

第１半導体部材１３１の構成は、第４の実施形態（図４３）のそれと同様の構成である。すなわち、第１半導体部材１３１の構成は、第１の実施形態（図３）の第１半導体部材１０の接合界面Ｓｊ側の表面領域において、第２半導体部材２０の第２層間絶縁膜２５と対向する第１Ｃｕ接合部１３３の表面領域に凹部１３４を設けた構成となる。一方、第２半導体部材２０の構成は、第１の実施形態（図３）のそれと同様の構成であり、第２層間絶縁膜２５の接合界面Ｓｊ側の表面に、界面Ｃｕバリア膜２８が設けられた構成となる。

本実施形態の半導体装置１４０では、上述のように、第１半導体部材１３１の接合界面Ｓｊ側の表面領域において、第２半導体部材２０の界面Ｃｕバリア膜２８と対向する第１Ｃｕ接合部１３３の表面領域に凹部１３４を設ける。これにより、第１半導体部材１３１の第１Ｃｕ接合部１３３と、第２半導体部材２０の界面Ｃｕバリア膜２８とが対向する接合界面Ｓｊに空隙が形成される。また、本実施形態では、図４９に示すように、第１Ｃｕ接合部１３３の凹部１３４と界面Ｃｕバリア膜２８の接合界面Ｓｊ側の表面とにより画成された空隙が、その周辺の各種膜により密封された状態になる。

すなわち、本実施形態においても、第１Ｃｕ接合部１３３の凹部１３４と、凹部１３４と対向する第２半導体部材２０の接合界面Ｓｊ側の表面領域部（面領域部）とにより界面バリア部が構成される。そして、本実施形態では、この界面バリア部に画成される空隙、及び、界面Ｃｕバリア膜２８により、第１Ｃｕ接合部１３３から第２層間絶縁膜２５へのＣｕの拡散が防止される。

［半導体装置の製造手法］
次に、本実施形態の半導体装置１４０の製造手法を、図５１〜５４を参照しながら説明する。なお、図５１及び５２には、各工程で作製される半導体部材のＣｕ接合部付近の概略断面を示し、図５３及び５４には、第１半導体部材１３１と第２半導体部材２０との接合処理の様子を示す。

まず、本実施形態では、図５〜１０で説明した第１の実施形態の第１半導体部材１０の作製工程と同様にして、第１半導体部材１３１を作製する（図５１の状態）。

また、本実施形態では、図１１〜１６で説明した第１の実施形態の第２半導体部材２０の作製工程と同様にして、第２半導体部材２０を作製する（図５２の状態）。ただし、本実施形態では、界面Ｃｕバリア膜２８（例えばＳｉＮ膜、ＳｉＣＮ膜等）の膜厚は、約１０〜１００ｎｍとし、ＣＶＤ法又はスピンコート法により界面Ｃｕバリア膜２８を形成する。また、本実施形態において、第２層間絶縁膜２５に、第２Ｃｕ接合部２６及び第２Ｃｕバリア層２７の形成領域に対応する開口部を形成する工程（図１３の工程）では、開口部の開口径を約４〜１００μｍ程度とする。

次いで、第１半導体部材１３１の第１Ｃｕ接合部１３３側の表面、及び、第２半導体部材２０の第２Ｃｕ接合部２６側の表面に対して還元処理を施し、各Ｃｕ接合部の表面の酸化膜（酸化物）を除去して、各Ｃｕ接合部の表面に清浄なＣｕを露出させる。なお、この際、還元処理としては、例えば蟻酸等の薬液を用いたウェットエッチング処理、又は、例えばＡｒ、ＮＨ_３、Ｈ_２等のプラズマを用いたドライエッチング処理が用いられる。

次いで、図５３に示すように、第１半導体部材１３１の第１Ｃｕ接合部１３３側の表面と、第２半導体部材２０の第２Ｃｕ接合部２６側の表面とを接触させる（貼り合わせる）。

そして、第１半導体部材１３１と第２半導体部材２０とを貼り合わせた状態で、例えばホットプレートやＲＴＡ装置等の加熱装置（アニール装置）を用いて貼り合わせ部材をアニールして、第１Ｃｕ接合部１３３と第２Ｃｕ接合部２６とを接合する（図５４の状態）。具体的には、例えば、大気圧のＮ_２雰囲気中、又は、真空中で約１００〜４００℃で５分〜２時間程度、貼り合わせ部材を加熱する。

本実施形態においても、図５４に示すアニール処理により、上記第４の実施形態と同様に、第１Ｃｕ接合部１３３のＣｕ膜をさらに引き締める。この際、接合界面Ｓｊにおいて、第１Ｃｕ接合部１３３と界面Ｃｕバリア膜２８との接触領域では、該領域の第１Ｃｕ接合部１３３が収縮し、第１Ｃｕ接合部１３３の表面が接合界面Ｓｊから遠ざかる方向に後退する。この結果、図５４に示すように、第１半導体部材１３１の接合界面Ｓｊ側の表面領域において、界面Ｃｕバリア膜２８と対向する第１Ｃｕ接合部１３３の表面領域に凹部１３４が形成される。

すなわち、図５４に示すアニール処理により、第１Ｃｕ接合部１３３及び界面Ｃｕバリア膜２８間の接合界面Ｓｊに空隙が形成されるとともに、該空隙が、その周辺の各種膜により、半導体装置１４０内に密封された構造が形成される。なお、図５４に示すアニール処理において、凹部１３４を形成するためには、例えば、各半導体部材の作製時に緻密な膜質のＣｕ接合部を形成するために行ったアニール処理のアニール温度より高い温度でアニールすることが好ましい。

本実施形態では、上述のようにして、Ｃｕ−Ｃｕ接合処理を行う。なお、上述した接合工程以外の半導体装置１４０の製造工程は、従来の例えば固体撮像装置等の半導体装置の製造手法（例えば特開２００７−２３４７２５号公報参照）と同様にすることができる。

上述のように、本実施形態の半導体装置１４０では、第１Ｃｕ接合部１３３及び界面Ｃｕバリア膜２８間の接合界面Ｓｊの領域に空隙を形成し、両者が直接接触しない構造を形成する。また、本実施形態では、第１Ｃｕ接合部１３３の凹部１３４と対向する領域に界面Ｃｕバリア膜２８が形成される。それゆえ、本実施形態では、第１Ｃｕ接合部１３３から第２層間絶縁膜２５へのＣｕの拡散をより確実に防止することができる。

また、本実施形態の半導体装置１４０では、第１Ｃｕ接合部１３３及び界面Ｃｕバリア膜２８間の接合界面Ｓｊに形成された空隙が、その周辺の各種膜により密封された状態となる。それゆえ、本実施形態では、上記第４の実施形態と同様に、Ｃｕ接合部への外気の浸入を防止することができ、半導体装置１４０の信頼性を確保することができる。

なお、本実施形態では、第１の実施形態の半導体装置１（図３）に、上記第４の実施形態で説明した界面バリア部の形成技術を適用した例を説明したが、本開示はこれに限定されない。例えば、第２の実施形態の半導体装置２（図１８）や第３の実施形態の半導体装置３（図２５）に、上記第４の実施形態で説明した界面バリア部の形成技術を適用してもよい。さらに、例えば、上記各種変形例の半導体装置（図３５〜３８等）に、上記第４の実施形態で説明した、界面バリア部の形成技術を適用してもよい。

また、上記第４の実施形態で説明した界面バリア部の形成技術は上記各種参考例の半導体装置（図３９及び４９）にも適用可能である。ただし、この場合には、接合界面Ｓｊにおいて、第２層間絶縁膜と対向する、第１Ｃｕ接合部の表面領域だけでなく、第１層間絶縁膜と対向する、第２Ｃｕ接合部の表面領域にも凹部が形成される。

＜７．各種応用例＞
上記各種実施形態及び各種変形例で説明した半導体装置、及び、その製造手法（Ｃｕ−Ｃｕ接合手法）は、製造時に２枚の基板を貼り合わせてＣｕ−Ｃｕ接合処理を必要とする各種電子機器に適用可能である。特に、上述した各種実施形態及び上記各種変形例のＣｕ−Ｃｕ接合手法は、例えば、固体撮像装置の製造に好適である。

［応用例１］
図５５に、上記各種実施形態及び各種変形例で説明した半導体装置、及び、その製造手法が適用可能な半導体イメージセンサ・モジュールの構成例を示す。図５５に示す半導体イメージセンサ・モジュール２００は、第１半導体チップ２０１と、第２半導体チップ２０２とを接合して構成される。

第１半導体チップ２０１は、フォトダイオード形成領域２０３と、トランジスタ形成領域２０４と、アナログ／デジタル変換器アレイ２０５とを内蔵する。そして、フォトダイオード形成領域２０３上に、トランジスタ形成領域２０４、及び、アナログ／デジタル変換器アレイ２０５はこの順で積層される。

また、アナログ／デジタル変換器アレイ２０５には、貫通コンタクト部２０６が形成される。貫通コンタクト部２０６は、その一方の端部が、アナログ／デジタル変換器アレイ２０５の第２半導体チップ２０２側の表面に露出するように形成される。

一方、第２半導体チップ２０２は、メモリアレイで構成され、その内部には、コンタクト部２０７が形成される。コンタクト部２０７は、その一方の端部が、第２半導体チップ２０２の第１半導体チップ２０１側の表面に露出するように形成される。

そして、貫通コンタクト部２０６とコンタクト部２０７とを突き合わせた状態で、加熱圧着することにより、第１半導体チップ２０１と第２半導体チップ２０２とが接合され、半導体イメージセンサ・モジュール２００が作製される。このような構成の半導体イメージセンサ・モジュール２００では、単位面積当たりの画素数を増やすことができるとともに、その厚さを薄くすることができる。

この例の半導体イメージセンサ・モジュール２００では、例えば第１半導体チップ２０１と第２半導体チップ２０２との接合工程において、上記各種実施形態及び各種変形例のＣｕ−Ｃｕ接合手法を適用することができる。この場合には、第１半導体チップ２０１及び第２半導体チップ２０２間の接合界面の信頼性をより向上させることができる。

［応用例２］
図５６に、上記各種実施形態及び各種変形例で説明した半導体装置、及び、その製造手法が適用可能な裏面照射型の固体撮像装置の要部の概略断面図を示す。

図５６に示す固体撮像装置３００は、半製品状態の画素アレイを備えた第１の半導体基板３１０と、半製品状態のロジック回路を備えた第２の半導体基板３２０とを接合して構成される。なお、図５６に示す固体撮像装置３００では、第１の半導体基板３１０の第２の半導体基板３２０側とは反対側の表面上に、平坦化膜３３０、オンチップカラーフィルタ３３１、及び、オンチップマイクロレンズ３３２がこの順で積層される。

第１の半導体基板３１０は、Ｐ型の半導体ウエル領域３１１、及び、多層配線層３１２を有し、平坦化膜３３０側に、半導体ウエル領域３１１が配置される。半導体ウエル領域３１１内には、例えばフォトダイオード（ＰＤ）、フローティングディフュージョン（ＦＤ）、画素を構成するＭＯＳトランジスタ（Ｔｒ１，Ｔｒ２）、及び、制御回路を構成するＭＯＳトランジスタ（Ｔｒ３，Ｔｒ４）が形成される。また、多層配線層３１２内には、層間絶縁膜３１３を介して形成された複数のメタル配線３１４、及び、メタル配線３１４と対応するＭＯＳトランジスタとを接続するために層間絶縁膜３１３に形成された接続導体３１５が形成される。

一方、第２の半導体基板３２０は、例えばシリコン基板の表面に形成された半導体ウエル領域３２１と、半導体ウエル領域３２１の第１の半導体基板３１０側に形成された多層配線層３２２とを有する。半導体ウエル領域３２１には、ロジック回路を構成するＭＯＳトランジスタ（Ｔｒ６，Ｔｒ７，Ｔｒ８）が形成される。また、多層配線層３２２内には、層間絶縁膜３２３を介して形成された複数のメタル配線３２４、及び、メタル配線３２４と対応するＭＯＳトランジスタとを接続するために層間絶縁膜３２３に形成された接続導体３２５が形成される。

上述した構成の裏面照射型の固体撮像装置３００にも、上述した本開示に係る各種実施形態及び上記各種変形例のＣｕ−Ｃｕ接合技術を適用することができる。

［応用例３］
上記各種実施形態及び各種変形例のＣｕ−Ｃｕ接合技術を適用した固体撮像装置は、例えば、デジタルカメラやビデオカメラ等のカメラシステム、撮像機能を有する携帯電話、又は、撮像機能を備えた他の機器などの電子機器に適用することができる。応用例３では、電子機器の一構成例として、カメラを例に挙げ説明する。

図５７に、応用例３に係るカメラの概略構成を示す。なお、図５７には、静止画像又は動画を撮影することのできるビデオカメラの構成例を示す。

この例のカメラ４００は、固体撮像装置４０１と、固体撮像装置４０１の受光センサ部に入射光を導く光学系４０２と、固体撮像装置４０１及び光学系４０２間に設けられたシャッタ装置４０３と、固体撮像装置４０１を駆動する駆動回路４０４とを備える。さらに、カメラ４００は、固体撮像装置４０１の出力信号を処理する信号処理回路４０５を備える。

固体撮像装置４０１は、上述した本開示に係る各種実施形態及び各種変形例のＣｕ−Ｃｕ接合技術を用いて作製される。その他の各部の構成及び機能は次の通りである。

光学系（光学レンズ）４０２は、被写体からの像光（入射光）を固体撮像装置４０１の撮像面（不図示）上に結像させる。これにより、固体撮像装置４０１内に、一定期間、信号電荷が蓄積される。なお、光学系４０２は、複数の光学レンズを含む光学レンズ群で構成してもよい。また、シャッタ装置４０３は、入射光の固体撮像装置４０１への光照射期間及び遮光期間を制御する。

駆動回路４０４は、固体撮像装置４０１、及び、シャッタ装置４０３に駆動信号を供給する。そして、駆動回路４０４は、供給した駆動信号により、固体撮像装置４０１の信号処理回路４０５への信号出力動作、及び、シャッタ装置４０３のシャッタ動作を制御する。すなわち、この例では、駆動回路４０４から供給される駆動信号（タイミング信号）により、固体撮像装置４０１から信号処理回路４０５への信号転送動作を行う。

信号処理回路４０５は、固体撮像装置４０１から転送された信号に対して、各種の信号処理を施す。そして、各種信号処理が施された信号（映像信号）は、メモリなどの記憶媒体（不図示）に記憶される、又は、モニタ（不図示）に出力される。

なお、本開示は、以下のような構成を取ることもできる。
（１）
接合界面側の表面に形成された第１金属膜を有する第１半導体部と、
前記接合界面で前記第１金属膜と接合されかつ前記接合界面側の表面面積が前記第１金属膜の前記接合界面側の表面面積より小さい第２金属膜を有し、前記接合界面で前記第１半導体部と貼り合わせて設けられた第２半導体部と、
前記第１金属膜の前記接合界面側の面領域のうち前記第２金属膜と接合しない面領域を含む領域に設けられた界面バリア部と
を備える半導体装置。
（２）
前記第２半導体部が、前記第１金属膜の前記接合界面側の面領域のうち前記第２金属膜と接合しない面領域を含む領域に設けられた界面バリア膜を有し、
前記界面バリア膜により前記界面バリア部が構成される
（１）記載の半導体装置。
（３）
前記第２半導体部が、前記第２金属膜の側部を覆うように設けられた絶縁膜を有し、
前記界面バリア膜が、前記絶縁膜の前記接合界面側の表面に形成される
（２）に記載の半導体装置。
（４）
前記界面バリア膜が、ＳｉＮ、ＳｉＯＮ、ＳｉＣＮ、及び、有機系樹脂材料のいずれかで形成される
（２）に記載の半導体装置。
（５）
前記第１半導体部が、前記第１金属膜の側部を覆うように設けられた第１酸化膜と、該第１酸化膜及び前記第１金属膜間に設けられかつ所定の金属材料を含むシード層とを有し、
前記第２半導体部が、前記第２金属膜の側部を覆うように設けられた第２酸化膜を有し、
前記界面バリア膜が、前記所定の金属材料の酸化膜で構成される
（２）に記載の半導体装置。
（６）
前記所定の金属材料が、Ｍｎ、Ｍｇ、Ｔｉ、及び、Ａｌのいずれかである
（５）に記載の半導体装置。
（７）
前記第２半導体部が、前記第２金属膜の側部及び前記第２金属膜の前記接合界面とは反対側の表面を覆うように設けられたバリア本体部、並びに、該バリア本体部の前記接合界面側の端部から前記接合界面に沿って延在して形成された界面層部を含むバリアメタル層を有し、
前記界面バリア部が、前記バリアメタル層の前記界面層部で構成される
（１）又は（２）に記載の半導体装置。
（８）
前記バリアメタル層が、Ｔｉ、Ｔａ、Ｒｕ、ＴｉＮ、ＴａＮ、及び、ＲｕＮのいずれかで形成される
（７）に記載の半導体装置。
（９）
前記第１半導体部の前記接合界面側の面領域のうち、前記第１金属膜の前記第２金属膜と接合しない面領域に凹部が設けられ、
前記界面バリア部が、前記第１金属膜の前記凹部と、前記凹部と対向する前記第２半導体部の前記接合界面側の面領域部とにより構成され、前記界面バリア部に前記凹部及び前記面領域部により画成されかつ密封された空隙が形成される
（１）〜（８）のいずれか一項に記載の半導体装置。
（１０）
前記第２半導体部が、前記第２金属膜の側部を覆うように設けられた絶縁膜を有し、
前記凹部と対向する前記第２半導体部の前記接合界面側の面領域部が前記絶縁膜で構成される
（９）に記載の半導体装置。
（１１）
前記第２半導体部が、前記第１金属膜の前記接合界面側の面領域のうち前記第２金属膜と接合しない面領域を含む領域に設けられた界面バリア膜を有し、
前記凹部と対向する前記第２半導体部の前記接合界面側の面領域部が前記界面バリア膜で構成される
（９）に記載の半導体装置。
（１２）
前記第１金属膜及び第２金属膜がともに、Ｃｕ膜である
（１）〜（１１）のいずれか一項に記載の半導体装置。
（１３）
接合界面側の表面に形成された第１金属膜を有する第１半導体部と、前記接合界面で前記第１金属膜と接合されかつ前記接合界面側の表面面積が前記第１金属膜の前記接合界面側の表面面積より小さい第２金属膜を有し、前記接合界面で前記第１半導体部と貼り合わせて設けられた第２半導体部と、前記第１金属膜の前記接合界面側の面領域のうち前記第２金属膜と接合しない面領域を含む領域に設けられた界面バリア部とを有する半導体装置と、
前記半導体装置の出力信号を処理する信号処理回路と
を備える電子機器。
（１４）
接合界面側の表面に形成された第１金属膜を有する第１半導体部を作製するステップと、
前記接合界面側の表面面積が前記第１金属膜の前記接合界面側の表面面積より小さい第２金属膜を有する第２半導体部を作製するステップと、
前記第１半導体部の前記第１金属膜側の表面と前記第２半導体部の前記第２金属膜側の表面とを貼り合わせて、前記第１金属膜と前記第２金属膜とを接合するとともに、前記第１金属膜の前記接合界面側の面領域のうち前記第２金属膜と接合しない面領域を含む領域に界面バリア部を設けるステップと
を含む半導体装置の製造方法。

１，１３０…半導体装置、１０，１３１…第１半導体部材、１１…第１ＳｉＯ_２層、１２…第１Ｃｕ配線部、１３…第１Ｃｕバリア膜、１４…第１Ｃｕ拡散防止膜、１５…第１層間絶縁膜、１６，１３３…第１Ｃｕ接合部、１７…第１Ｃｕバリア層、２０，１３２…第２半導体部材、２１…第２ＳｉＯ_２層、２２…第２Ｃｕ配線部、２３…第２Ｃｕバリア膜、２４…第２Ｃｕ拡散防止膜、２５…第２層間絶縁膜、２６…第２Ｃｕ接合部、２７…第２Ｃｕバリア層、２８…界面Ｃｕバリア膜、１３４…凹部

Claims (14)

1. 接合界面側の表面に形成された第１金属膜を有する第１半導体部と、
   前記接合界面で前記第１金属膜と接合されかつ前記接合界面側の表面面積が前記第１金属膜の前記接合界面側の表面面積より小さい第２金属膜を有し、前記接合界面で前記第１半導体部と貼り合わせて設けられた第２半導体部と、
   前記第１金属膜の前記接合界面側の面領域のうち前記第２金属膜と接合しない面領域を含む領域に設けられた界面バリア部と
   を備える半導体装置。
2. 前記第２半導体部が、前記第１金属膜の前記接合界面側の面領域のうち前記第２金属膜と接合しない面領域を含む領域に設けられた界面バリア膜を有し、
   前記界面バリア膜により前記界面バリア部が構成される
   請求項１に記載の半導体装置。
3. 前記第２半導体部が、前記第２金属膜の側部を覆うように設けられた絶縁膜を有し、
   前記界面バリア膜が、前記絶縁膜の前記接合界面側の表面に形成される
   請求項２に記載の半導体装置。
4. 前記界面バリア膜が、ＳｉＮ、ＳｉＯＮ、ＳｉＣＮ、及び、有機系樹脂材料のいずれかで形成される
   請求項２に記載の半導体装置。
5. 前記第１半導体部が、前記第１金属膜の側部を覆うように設けられた第１酸化膜と、該第１酸化膜及び前記第１金属膜間に設けられかつ所定の金属材料を含むシード層とを有し、
   前記第２半導体部が、前記第２金属膜の側部を覆うように設けられた第２酸化膜を有し、
   前記界面バリア膜が、前記所定の金属材料の酸化膜で構成される
   請求項２に記載の半導体装置。
6. 前記所定の金属材料が、Ｍｎ、Ｍｇ、Ｔｉ、及び、Ａｌのいずれかである
   請求項５に記載の半導体装置。
7. 前記第２半導体部が、前記第２金属膜の側部及び前記第２金属膜の前記接合界面とは反対側の表面を覆うように設けられたバリア本体部、並びに、該バリア本体部の前記接合界面側の端部から前記接合界面に沿って延在して形成された界面層部を含むバリアメタル層を有し、
   前記界面バリア部が、前記バリアメタル層の前記界面層部で構成される
   請求項２に記載の半導体装置。
8. 前記バリアメタル層が、Ｔｉ、Ｔａ、Ｒｕ、ＴｉＮ、ＴａＮ、及び、ＲｕＮのいずれかで形成される
   請求項７に記載の半導体装置。
9. 前記第１半導体部の前記接合界面側の面領域のうち、前記第１金属膜の前記第２金属膜と接合しない面領域に凹部が設けられ、
   前記界面バリア部が、前記第１金属膜の前記凹部と、前記凹部と対向する前記第２半導体部の前記接合界面側の面領域部とにより構成され、前記界面バリア部に前記凹部及び前記面領域部により画成されかつ密封された空隙が形成される
   請求項１に記載の半導体装置。
10. 前記第２半導体部が、前記第２金属膜の側部を覆うように設けられた絶縁膜を有し、
    前記凹部と対向する前記第２半導体部の前記接合界面側の面領域部が前記絶縁膜で構成される
    請求項９に記載の半導体装置。
11. 前記第２半導体部が、前記第１金属膜の前記接合界面側の面領域のうち前記第２金属膜と接合しない面領域を含む領域に設けられた界面バリア膜を有し、
    前記凹部と対向する前記第２半導体部の前記接合界面側の面領域部が前記界面バリア膜で構成される
    請求項９に記載の半導体装置。
12. 前記第１金属膜及び第２金属膜がともに、Ｃｕ膜である
    請求項１に記載の半導体装置。
13. 接合界面側の表面に形成された第１金属膜を有する第１半導体部と、前記接合界面で前記第１金属膜と接合されかつ前記接合界面側の表面面積が前記第１金属膜の前記接合界面側の表面面積より小さい第２金属膜を有し、前記接合界面で前記第１半導体部と貼り合わせて設けられた第２半導体部と、前記第１金属膜の前記接合界面側の面領域のうち前記第２金属膜と接合しない面領域を含む領域に設けられた界面バリア部とを有する半導体装置と、
    前記半導体装置の出力信号を処理する信号処理回路と
    を備える電子機器。
14. 接合界面側の表面に形成された第１金属膜を有する第１半導体部を作製するステップと、
    前記接合界面側の表面面積が前記第１金属膜の前記接合界面側の表面面積より小さい第２金属膜を有する第２半導体部を作製するステップと、
    前記第１半導体部の前記第１金属膜側の表面と前記第２半導体部の前記第２金属膜側の表面とを貼り合わせて、前記第１金属膜と前記第２金属膜とを接合するとともに、前記第１金属膜の前記接合界面側の面領域のうち前記第２金属膜と接合しない面領域を含む領域に界面バリア部を設けるステップと
    を含む半導体装置の製造方法。
    

Images