[go: up one dir, main page]

JP2013016599A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2013016599A
JP2013016599A JP2011147635A JP2011147635A JP2013016599A JP 2013016599 A JP2013016599 A JP 2013016599A JP 2011147635 A JP2011147635 A JP 2011147635A JP 2011147635 A JP2011147635 A JP 2011147635A JP 2013016599 A JP2013016599 A JP 2013016599A
Authority
JP
Japan
Prior art keywords
layer
contraction
shrink
semiconductor device
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011147635A
Other languages
English (en)
Inventor
Satoshi Matsuda
聡 松田
Hui-Fan Lin
暉凡 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011147635A priority Critical patent/JP2013016599A/ja
Publication of JP2013016599A publication Critical patent/JP2013016599A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

【課題】製造コストを増大させることなくウエハの上面に固着した異物を除去可能な半導体装置の製造方法を提供する。
【解決手段】実施形態によれば、半導体装置の製造方法が提供される。半導体装置の製造方法は、収縮層形成工程と、亀裂形成工程と、除去工程とを含む。収縮層形成工程では、半導体装置の構成材料が積層されたウエハの上面に、前記構成材料よりも収縮率が高い収縮層を形成する。亀裂形成工程では、前記収縮層を収縮させて該収縮層に亀裂を形成する。除去工程では、前記亀裂が形成された前記収縮層を前記ウエハの上面から除去する。
【選択図】図1

Description

本発明の実施形態は、半導体装置の製造方法に関する。
従来、半導体装置は、微細なパターニングが施された複数の構成材料が積層されて製造されており、構成材料が積層された製造途中のウエハの上面へ異物が付着した場合、正常に動作しなくなる可能性がある。
かかる異物には、ウエハの上面に単に積もった異物とウエハの上面に固着した異物とがある。このうち、ウエハの上面に積もった異物は、薬液による洗浄やエアブローによって除去されていた。
一方、ウエハの上面に固着した異物は、薬液やエアブローでは十分に除去することが困難なため、たとえば、ウエハの上面にレジストを塗布して硬化させ、レジストへ粘着テープ等を貼着して剥離する装置によってレジストごと除去されていた。
しかし、ウエハの上面に固着した異物を除去するために粘着テープ等の貼着および剥離を行う装置を別途設けることは、製造コストの増大につながるという問題があった。
特開平7−74137号公報
本発明の一つの実施形態の目的は、製造コストを増大させることなくウエハの上面に固着した異物を除去可能な半導体装置の製造方法を提供することである。
実施形態によれば、半導体装置の製造方法が提供される。半導体装置の製造方法は、収縮層形成工程と、亀裂形成工程と、除去工程とを含む。収縮層形成工程では、半導体装置の構成材料が積層されたウエハの上面に、前記構成材料よりも収縮率が高い収縮層を形成する。亀裂形成工程では、前記収縮層を収縮させて該収縮層に亀裂を形成する。除去工程では、前記亀裂が形成された前記収縮層を前記ウエハの上面から除去する。
第1の実施形態に係る半導体装置の製造工程を示す断面模式図。 第1の実施形態に係る半導体装置の製造工程を示す平面模式図。 第1の実施形態に係る半導体装置製造システムを示すブロック図。 第2の実施形態に係る収縮層の収縮態様を示す断面模式図。 第3の実施形態に係る収縮層の収縮態様を示す断面模式図。 第4の実施形態に係る半導体装置の製造工程を示す断面模式図。
以下に、添付図面を参照して、実施形態に係る半導体装置の製造方法および半導体装置製造システムを詳細に説明する。なお、以下に示す実施形態によって本発明が限定されるものではない。
また、以下では、半導体基板上に積層されて最終的に半導体装置の構成要素として半導体基板上に残される材料を構成材料と称し、半導体基板上に構成材料が順次積層された構造体をウエハと称する。また、以下では、半導体装置を製造途中のウエハの上面へ固着した異物を除去する製造工程について説明する。
(第1の実施形態)
まず、本発明の第1の実施形態について説明する。図1は、第1の実施形態に係る半導体装置の製造工程を示す断面模式図であり、図2は、第1の実施形態に係る半導体装置の製造工程を示す平面模式図である。
図1(a)に示すように、半導体装置を製造する場合、製造の過程でウエハ1の上面に異物5が固着することがある。例えば、半導体基板2の上面に半導体装置の構成材料であるシリコン層3とメタル配線層4とを順次積層した場合、シリコン層3を積層する際に生じたシリコンの微粒子等の異物5がメタル配線層4の形成途中にメタル配線層4の上面に付着することがある。
このとき、異物5は、メタル配線層4の材料である銅等の金属膜等によって被覆されてウエハ1の上面に固着することがある。このようにウエハ1の上面に固着した異物5は、薬液による洗浄やエアブローによって除去することが困難である。
そこで、本実施形態では、半導体装置を製造する過程でウエハ1の上面に異物5が固着した場合(図1(a)参照)、図1(b)に示すように、ウエハ1の上面に、ウエハ1の最上層を構成する構成材料(ここでは、メタル配線層4)よりも収縮率が高い収縮層6を形成する収縮層形成工程を行う。
かかる収縮層形成工程では、ウエハ1上へ例えば、一般的なリソグラフィー工程において用いられる感光性ポリマー等のレジストを塗布してウエハ1を回転させるスピンコートによって収縮層6を形成する。
このように、本実施形態では、リソグラフィー工程で用いられるレジストの材料を用い、スピンコートを行う既存の装置によって収縮層6を形成することができる。このため、本実施形態によれば、収縮層6を形成するために特殊な材料や装置を別途用意する必要がないため、製造コストを増大させることなく収縮層6を形成することができる。
このとき、収縮層6は、異物5を包み込むように形成される。ここで、収縮層6の材料としては、例えば、照射される光の強度が高いほど収縮して硬化する光収縮性および透光性(光透過性)を備えた材料を用いる。
なお、収縮層形成工程では、半透光性を備えたレジストによって収縮層を形成することもできる。かかる点については、図4を用いて後述する。また、収縮層形成工程では、熱を加えることによって収縮および硬化する熱収縮性を備えたレジストによって収縮層を形成することもできる。かかる点については、図5を用いて後述する。
なお、収縮層6は、レジストに限定するものではなく、ウエハ1の表面に設けられた構成材料よりも高い収縮性を備えた任意の材料によって形成されてもよい。例えば、収縮層6は、熱処理またはフリーズドライ処理等によって収縮する乾燥収縮性を備えたポリマー等によって形成されてもよい。
また、ここでは、単層の収縮層6を形成する場合について説明するが、収縮層形成工程では、複層の収縮層を形成することもできる。かかる点については、図6を用いて後述する。
続いて、本実施形態では、図1(c)に示すように、収縮層6を収縮および硬化させて収縮層6に亀裂7を形成する亀裂形成工程を行う。具体的には、亀裂形成工程では、収縮層6の上面へ光を照射することによって、収縮層6を収縮させて硬化させる。
かかる亀裂形成工程では、リソグラフィー工程において用いられるレジスト硬化装置を用いる。これにより、本実施形態では、亀裂形成工程を行うために特殊な装置を別途用意する必要がないため、製造コストを増大させることなく収縮層6へ亀裂7を形成することができる。
ここで、収縮層6は、前述したようにウエハ1の上面を構成するメタル配線層4よりも光収縮率が高い。このため、図2に示すように、収縮層6には、全体にわたって亀裂7が形成される。
また、かかる亀裂形成工程では、図1(c)に示すように、収縮層6の上面から下面まで達する亀裂7が形成されるまで光の照射を行う。このとき、亀裂7によって分断された収縮層6の各破片は、下側に凸となるように湾曲して周縁部がメタル配線層4の表面から剥離した状態となる。
これにより、異物5を被覆している金属膜は、収縮層6の収縮力および剥離力によってメタル配線層4の表面から切離される。なお、このとき、収縮層6の各破片が上側に凸となるように湾曲したとしても、異物5を被覆している金属膜は、収縮層6の収縮力および剥離力によってメタル配線層4の表面から切離される。
続いて、本実施形態では、図1(d)に示すように、リソグラフィー工程において用いるレジスト剥離装置を用いて収縮層6を剥離してウエハ1から収縮層6ごと異物5を除去する除去工程を行う。
このとき、異物5を被覆した金属膜は、前述の亀裂形成工程によってメタル配線層4から既に切離された状態となっている。したがって、収縮層6は、既存のレジスト剥離装置によって異物5ごと容易に除去される。
なお、レジスト剥離装置としては、リソグラフィー工程で形成するレジストを所定の薬液によって洗浄除去する装置や、エアブローによってレジストを除去する装置、レジストを加熱燃焼させて無機化合物化(灰化)させて除去するアッシング装置等を用いる。
このように、本実施形態では、リソグラフィー工程において用いられる既存のレジスト剥離装置を用いて収縮層6ごと異物5をウエハ1から除去することができる。したがって、本実施形態によれば、収縮層6および異物5を除去するために、特殊な薬品や装置を別途用意する必要がないため、製造コストを増大させることなく異物5をウエハ1から除去することができる。
なお、本実施形態では、半導体装置の構成材料としてシリコン層3およびメタル配線層4を例に挙げたが、構成材料は、これらに限定するものではない。すなわち、半導体装置の構成材料は、たとえば、シリコン酸化膜、シリコン窒化膜、配線材料に用いられる金、銅、チタン、タングステン、アルミニウム等、半導体装置の製造に用いられる任意の材料であってもよい。
次に、本実施形態に係る半導体装置製造システムについて図3を用いて説明する。図3は、第1の実施形態に係る半導体装置製造システム10を示すブロック図である。なお、図3には、ウエハ1上へ付着した異物5の除去に関する構成要素を選択的に図示しており、他の一般的な構成要素については図示を省略している。
図3に示すように、半導体装置製造システム10は、製造装置20と制御装置30とを備える。製造装置20は、収縮層形成部21、亀裂形成部22、除去部23とを含む。
ここで、収縮層形成部21は、リソグラフィー工程においてウエハ1へレジストを塗布してスピンコートする装置である。また、亀裂形成部22は、リソグラフィー工程においてレジストを硬化させるレジスト硬化装置である。また、除去部23は、リソグラフィー工程においてウエハ1からレジストを剥離するレジスト剥離装置である。
制御装置30は、制御部31と記憶部32とを備える。記憶部32は、異物除去プログラム34等の半導体装置の製造に必要なプログラムや各種パラメータ等の情報を記憶する。ここで、異物除去プログラム34には、前述した異物除去を行う製造工程(図1参照)の手順や、亀裂形成工程および除去工程における処理条件等が記載されている。
なお、処理条件は、たとえば、ウエハ1へ塗布する収縮層6の材料の塗布量、スピンコートの回転速度、収縮層6へ亀裂7を形成するために必要な光の強度および照射時間、異物5の除去に要する処理時間等である。
かかる処理条件は、予め試験を行うことで算出された最適な条件である。たとえば、収縮層6に亀裂7を形成する光の強度および照射時間を決定する場合、試験用のウエハ1に収縮層6を形成し、光の強度および照射時間を変更して試験を行う。そして、試験後の各収縮層6の断面を電子顕微鏡等で観察し、収縮層6の上面から下面まで達する亀裂7が形成された際の強度および照射時間を処理条件として決定する。
制御部31は、半導体装置製造システム10全体を統括制御する処理部であり、異物除去指示部33を含む。異物除去指示部33は、たとえば、ウエハ1上に構成材料が成膜される毎に、異物除去プログラム34を実行して製造装置20へ所定の制御信号を出力することにより、収縮層形成部21、亀裂形成部22および除去部23を動作させて異物5の除去動作を行わせる。
このように、半導体装置製造システム10では、リソグラフィー工程において用いられる既存の各種装置を流用し、制御装置30による制御に従って各装置を動作させることによってウエハ1の上面から異物5を除去する。したがって、半導体装置製造システム10によれば、製造コストを増大させることなくウエハ1の上面へ固着した異物5を除去することができる。
(第2の実施形態)
次に、本発明の第2の実施形態について図4を用いて説明する。図4は、第2の実施形態に係る収縮層6aの収縮態様を示す断面模式図である。なお、図4では、図1に示す構成要素と同一の構成要素に対して同一の符号を付している。
図4(a)に示すように、本実施形態では、異物5を除去するためにメタル配線層4の上面に積層する収縮層6aが第1の実施形態における収縮層6とは異なる。具体的には、第1の実施形態では、透光性を備えたレジストを収縮層6として用いたが、本実施形態では、半透光性を備えたレジストを収縮層6aとして用いる。
すなわち、本実施形態の収縮層6aは、第1の実施形態の収縮層6よりも光の透過性が低いポリマー等を材料として形成される。したがって、図4(a)に示すように、上方から収縮層6aへ光αを照射した場合、収縮層6aでは、上面から下面へ向かうにつれて光αの強度が低くなる。なお、図4(a)では、光αを示す矢印の大きさが大きいほど光αの強度が高いことを示している。
かかる収縮層6aは、スピンコートによってメタル配線層4上に形成される。なお、本実施形態の収縮層6aもウエハ1上面の構成材料(ここでは、メタル配線層4)よりも高い光収縮性を備えている。
これにより、収縮層6aは、上方から光αが照射されると、上面側の方が下面側よりも高い強度の光αが照射されるので、図4(b)に示すように、上面側が下面側よりも高い収縮率で収縮する。すなわち、光αが照射される前に幅がLであった収縮層6aの破片は、下面の幅がMまで収縮し、上面の幅がNまで収縮する。なお、ここで、L,M,Nの大小関係は、L>M>Nである。
このように、本実施形態の収縮層6aは、光αが照射されると上面が下面よりも高い収縮率で収縮する。したがって、亀裂7(図1参照)が形成されるまで収縮層6aへ光αを照射した場合、収縮層6aの破片では、上面の収縮力によって下面の周縁部が上側へ強制的に引っ張り上げられる。
このように、本実施形態では、収縮層6aをメタル配線層4の上面からより一層剥離しやすい状態へ変位させることが可能となるので、異物5の除去に要する処理時間を短縮することができる。
なお、本実施形態では、収縮層6a全体が均一な半透光性を備える場合について説明したが、上層側よりも下層側の透光性が低くなるように収縮層を形成しても、図4に示す収縮態様で収縮層を収縮させることができる。
かかる場合、例えば、光の透過を抑制する透過防止材となる微粒子を混入したポリマーによって収縮層の下層側を形成した後に、透過防止材となる微粒子の混入量を徐々に低減しながら収縮層の上層側を形成する。これにより、収縮層の下層へ向かうほど収縮層の透光性(透明度)を低下させることができる。
(第3の実施形態)
次に、本発明の第3の実施形態について図5を用いて説明する。図5は、第3の実施形態に係る収縮層6bの収縮態様を示す断面模式図である。なお、図5では、図1に示す構成要素と同一の構成要素に対して同一の符号を付している。
図5(a)に示すように、本実施形態では、異物5を除去するためにメタル配線層4の上面に積層する収縮層6bが第1の実施形態における収縮層6とは異なる。具体的には、第1の実施形態では、光収縮性を備えたレジストを収縮層6として用いたが、本実施形態では、熱収縮性を備えたレジストを収縮層6bとして用いる。
すなわち、収縮層6bは、熱処理等によって高温になる部位ほど高い収縮率で収縮するポリマー等を材料として形成される。なお、本実施形態の収縮層6bは、ウエハ1上面の構成材料(ここでは、メタル配線層4)よりも高い熱収縮性を備えている。
かかる収縮層6bは、スピンコートによってメタル配線層4上に形成される。そして、本実施形態では、収縮層6bの下層よりも上層が高温となるように収縮層6bに対して熱処理を行う。例えば、図5(b)に示すように、収縮層6bの上面から所定の深さまでイオン8を注入(インプラ)する。
このとき、イオン8と収縮層6bとの衝突によって収縮層6bの上面近傍が選択的に加熱されて下面部分よりも高温となり収縮して硬化する。なお、このとき、収縮層6bの上面部分の熱が下面方向へも伝達されるので下面近傍も収縮するが、上面近傍ほど高温にはならないため、下面近傍は上面近傍ほど収縮しない。
このように、収縮層6bは、上層部分へイオン8が注入されると、上層側の方が下層側よりも高温となるので、図5(b)に示すように、上層側が下層側よりも高い収縮率で収縮する。すなわち、イオン8が注入される前に幅がPであった収縮層6bの破片は、下面の幅がQまで収縮し、上面の幅がRまで収縮する。なお、ここで、P,Q,Rの大小関係は、P>Q>Rである。
したがって、亀裂7(図1参照)が形成されるまでイオン8が注入された場合、収縮層6bの破片では、上面の収縮力によって下面の周縁部が上側へ強制的に引っ張り上げられる。
このように、本実施形態では、収縮層6bをメタル配線層4の上面からより一層剥離しやすい状態へ変位させることが可能となるので、異物5の除去に要する処理時間を短縮することができる。
なお、収縮層6bに対して行う熱処理の方法は、イオン8の注入に限定するものではない。例えば、収縮層6bの上面へプラズマを衝突させて加熱する方法や、収縮層6bの上面側へヒータを設けて加熱する方法を用いてもよい。
(第4の実施形態)
次に、本発明の第4の実施形態について図6を用いて説明する。図6は、第4の実施形態に係る半導体装置の製造工程を示す断面模式図である。なお、図6では、図1に示す構成要素と同一の構成要素に対して同一の符号を付している。
本実施形態では、収縮層形成工程において、下層から上層へ向かうほど収縮率が高い複数の収縮層(ここでは、第1収縮層6cおよび第2収縮層6d)をウエハ1の上面に積層する。
具体的には、本実施形態では、図6(a)に示すように、ウエハ1の最上面を構成するメタル配線層4へ異物5が固着した場合、図6(b)に示すように、メタル配線層4の上面へ第1収縮層6cを形成する。
かかる第1収縮層6cは、ウエハ1の上面よりも収縮性が高い材料をウエハ1の上面にスピンコートすることによって形成される。続いて、本実施形態では、図6(c)に示すように、第1収縮層6cの上面へ第2収縮層6dを形成する。
かかる第2収縮層6dは、第1収縮層6cよりも収縮性が高い材料を第1収縮層6cの上面にスピンコートすることによって形成される。ここでは、例えば、リソグラフィー工程において使用される透光性を備え、光収縮性が異なるレジストを第1収縮層6cおよび第2収縮層6dとして形成する。
続いて、図6(d)に示すように、本実施形態では、第2収縮層6dの上面へ光を照射することによって第1収縮層6cおよび第2収縮層6dを収縮させて硬化させ、第1収縮層6cおよび第2収縮層6dに亀裂7を形成させる亀裂形成工程を行う。
このとき、第2収縮層6dの方が第1収縮層6cよりも光収縮性が高いため高い収縮率で収縮する。ここで、第1収縮層6cおよび第2収縮層6dは、光収縮性が異なるだけで同種のポリマー等により形成されたものである。このため、第1収縮層6cと第2収縮層6dとの接着力は、第1収縮層6cとウエハ1(メタル配線層4)との接着力よりも高い。
したがって、第2収縮層6dは、第1収縮層6cから剥離することなく第1収縮層6cの破片の周縁部をウエハ1の上面からめくり上げることができる。このように、本実施形態では、第1収縮層6cの破片の周縁部が、第2収縮層6dの収縮力によって上側へ強制的に引っ張り上げられるので、第1収縮層6cおよび第2収縮層6dをメタル配線層4の上面からより一層剥離しやすい状態へ変位させることができる。
続いて、本実施形態では、図1(e)に示すように、リソグラフィー工程において用いるレジスト剥離装置を用いて異物5ごと第1収縮層6cおよび第2収縮層6dをウエハ1から剥離して除去する除去工程を行う。
このとき、異物5を被覆した金属膜は、前述の亀裂形成工程によってメタル配線層4から既に切離された状態となっている。したがって、第1収縮層6cおよび第2収縮層6dは、既存のレジスト剥離装置によって異物5ごと容易に除去される。
このように、本実施形態では、収縮層形成工程において、下層から上層へ向かうほど収縮率が高い複数の収縮層(ここでは、第1収縮層6cおよび第2収縮層6d)を表面に異物5が固着したウエハ1の上面に積層し、亀裂形成工程により亀裂7を生じさせる。
これにより、本実施形態では、亀裂7により分断された収縮率が低い第1収縮層6cの破片の周縁部を、収縮率が高い第2収縮層6dの収縮力によって確実にウエハ1の上面からめくり上げることができる。
したがって、本実施形態によれば、より容易かつ短時間で確実にウエハ1の上面から第1収縮層6cおよび第2収縮層6dごと異物5を除去することができる。なお、本実施形態の収縮層形成工程では、下層から上層へ向かうほど収縮率が高い3層以上の収縮層を形成することもできる。
また、本実施形態では、第1収縮層6cおよび第2収縮層6dの双方をレジストによって構成したが、少なくとも第1収縮層6cをレジストによって構成すれば、既存のレジスト剥離装置によって第1収縮層6cおよび第2収縮層6dを剥離することができる。かかる場合には、第1収縮層6cとウエハ1の最上層を構成する構成材料との接着力よりも第1収縮層6cに対する接着力が高い材料を用いて第2収縮層6dを形成する。
また、上述した実施形態では、光の照射または熱処理によって収縮層を収縮させて収縮層に亀裂7を形成したが、所定の科学薬品を用いて収縮層の上層側を選択的に変質させて下層側よりも高い収縮率で上層側を収縮させ、亀裂7を形成してもよい。
また、上述した実施形態では、異物5の除去専用に収縮層を形成したが、半導体装置の構成材料をパターニングするために形成したレジストを異物5除去用の収縮層として利用することもできる。
例えば、ウエハ1上に形成した構成材料をパターニングするために行うレジスト形成工程を収縮層形成工程と兼用する。そして、レジストをマスクとして半導体装置の構成材料をエッチングによりパターニングした後、レジストに亀裂7を形成する亀裂形成工程を行う。その後、パターニングに用いたレジストの剥離工程を異物5除去用の除去工程と兼用する。
これにより、ウエハ1上でレジストのマスクによって被覆されていない部位に固着していた異物5は、エッチングによって除去され、レジストのマスクによって被覆されていた部位に固着していた異物5は、亀裂7が形成されたレジストの剥離によって除去される。
このように、半導体装置の構成材料をパターニングするために形成したレジストを異物5除去用の収縮層として利用することにより、異物5の除去専用に使用するレジストを削減することができるため、半導体装置の製造コストをさらに低減することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1 ウエハ、 2 半導体基板、 3 シリコン層、 4 メタル配線層、 5 異物、 6,6a,6b,6c,6d 収縮層、 7 亀裂、 8 イオン 10 半導体装置製造システム、 20 製造装置、 21 収縮層形成部、 22 亀裂形成部、 23 除去部、 30 制御装置、 31 制御部、 32 記憶部、 33 異物除去指示部、 34 異物除去プログラム、 α 光

Claims (5)

  1. 半導体装置の構成材料が積層されたウエハの上面に、前記構成材料よりも収縮率が高い収縮層を形成する収縮層形成工程と、
    前記収縮層を収縮させて該収縮層に亀裂を形成する亀裂形成工程と、
    前記亀裂が形成された前記収縮層を前記ウエハの上面から除去する除去工程と
    を含むことを特徴とする半導体装置の製造方法。
  2. 前記収縮層は、
    リソグラフィー工程において用いられるレジストである
    ことを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記収縮層は、
    光収縮性および半透光性を有する
    ことを特徴とする請求項1または請求項2に記載の半導体装置の製造方法。
  4. 前記収縮層は、
    熱収縮性を備え、
    前記亀裂形成工程では、
    前記収縮層の下層よりも上層が高温となるように前記収縮層に対して熱処理を行う
    ことを特徴とする請求項1または請求項2に記載の半導体装置の製造方法。
  5. 前記収縮層形成工程は、
    下層から上層へ向かうほど収縮率が高い複数の前記収縮層を前記ウエハの上面に積層する
    ことを特徴とする請求項1〜4のいずれか一つに記載の半導体装置の製造方法。
JP2011147635A 2011-07-01 2011-07-01 半導体装置の製造方法 Withdrawn JP2013016599A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011147635A JP2013016599A (ja) 2011-07-01 2011-07-01 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011147635A JP2013016599A (ja) 2011-07-01 2011-07-01 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2013016599A true JP2013016599A (ja) 2013-01-24

Family

ID=47688998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011147635A Withdrawn JP2013016599A (ja) 2011-07-01 2011-07-01 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2013016599A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014197717A (ja) * 2012-08-07 2014-10-16 東京エレクトロン株式会社 基板洗浄装置、基板洗浄システム、基板洗浄方法および記憶媒体
JP2018160701A (ja) * 2013-11-13 2018-10-11 東京エレクトロン株式会社 基板洗浄方法
TWI667689B (zh) * 2017-09-22 2019-08-01 日商斯庫林集團股份有限公司 基板洗淨方法及基板洗淨裝置
US10811283B2 (en) 2013-11-13 2020-10-20 Tokyo Electron Limited Substrate cleaning method, substrate cleaning system, and memory medium
US10998183B2 (en) 2012-08-07 2021-05-04 Tokyo Electron Limited Substrate cleaning apparatus, substrate cleaning system, substrate cleaning method and memory medium
US11020776B2 (en) 2017-09-22 2021-06-01 SCREEN Holdings Co., Ltd. Substrate cleaning method and substrate cleaning apparatus
WO2022014323A1 (ja) * 2020-07-16 2022-01-20 株式会社Screenホールディングス 基板処理方法および基板処理装置
JP2023097632A (ja) * 2021-12-28 2023-07-10 株式会社Screenホールディングス 基板処理装置および基板処理方法

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014197717A (ja) * 2012-08-07 2014-10-16 東京エレクトロン株式会社 基板洗浄装置、基板洗浄システム、基板洗浄方法および記憶媒体
JP2018164115A (ja) * 2012-08-07 2018-10-18 東京エレクトロン株式会社 基板洗浄装置
JP2019201234A (ja) * 2012-08-07 2019-11-21 東京エレクトロン株式会社 基板洗浄装置
US10998183B2 (en) 2012-08-07 2021-05-04 Tokyo Electron Limited Substrate cleaning apparatus, substrate cleaning system, substrate cleaning method and memory medium
JP2018160701A (ja) * 2013-11-13 2018-10-11 東京エレクトロン株式会社 基板洗浄方法
JP2019201235A (ja) * 2013-11-13 2019-11-21 東京エレクトロン株式会社 基板洗浄方法
US10811283B2 (en) 2013-11-13 2020-10-20 Tokyo Electron Limited Substrate cleaning method, substrate cleaning system, and memory medium
US11367630B2 (en) 2013-11-13 2022-06-21 Tokyo Electron Limited Substrate cleaning method, substrate cleaning system, and memory medium
TWI667689B (zh) * 2017-09-22 2019-08-01 日商斯庫林集團股份有限公司 基板洗淨方法及基板洗淨裝置
US11020776B2 (en) 2017-09-22 2021-06-01 SCREEN Holdings Co., Ltd. Substrate cleaning method and substrate cleaning apparatus
JP2022018883A (ja) * 2020-07-16 2022-01-27 株式会社Screenホールディングス 基板処理方法および基板処理装置
WO2022014323A1 (ja) * 2020-07-16 2022-01-20 株式会社Screenホールディングス 基板処理方法および基板処理装置
TWI789815B (zh) * 2020-07-16 2023-01-11 日商斯庫林集團股份有限公司 基板處理方法以及基板處理裝置
KR20230013119A (ko) * 2020-07-16 2023-01-26 가부시키가이샤 스크린 홀딩스 기판 처리 방법 및 기판 처리 장치
CN115868010A (zh) * 2020-07-16 2023-03-28 株式会社斯库林集团 衬底处理方法及衬底处理装置
JP7596089B2 (ja) 2020-07-16 2024-12-09 株式会社Screenホールディングス 基板処理方法および基板処理装置
KR102763499B1 (ko) * 2020-07-16 2025-02-05 가부시키가이샤 스크린 홀딩스 기판 처리 방법 및 기판 처리 장치
CN115868010B (zh) * 2020-07-16 2025-12-16 株式会社斯库林集团 衬底处理方法及衬底处理装置
JP2023097632A (ja) * 2021-12-28 2023-07-10 株式会社Screenホールディングス 基板処理装置および基板処理方法
JP7717606B2 (ja) 2021-12-28 2025-08-04 株式会社Screenホールディングス 基板処理装置および基板処理方法

Similar Documents

Publication Publication Date Title
JP2013016599A (ja) 半導体装置の製造方法
TWI282118B (en) Dividing method of semiconductor wafer
KR102399752B1 (ko) 유도 자기 조립용 화학 템플릿을 생성하기 위한 경화 포토레지스트의 자외선을 이용한 박리
TWI595556B (zh) 用於基板圖案化之遮罩的形成方法
KR20180095678A (ko) Euv 리소그래피를 위한 멤브레인 조립체를 제조하는 방법, 멤브레인 조립체, 리소그래피 장치, 및 디바이스 제조 방법
JP5553642B2 (ja) 半導体装置の製造方法及び薄型化基板の製造方法
US10617010B2 (en) Polymer film stencil process for fan-out wafer-level packaging of semiconductor devices
JP2001284209A (ja) 多層レジストパターン形成方法及び半導体装置の製造方法
US20170011956A1 (en) Method for Producing an Integrated Circuit Device with Enhanced Mechanical Properties
CN111029259B (zh) 一种电路基板的制作方法
CN106505028B (zh) 掩模图案的形成方法、基板的加工方法及元件芯片的制法
JP2016021468A (ja) インプリントモールドの製造方法
CN1688504A (zh) 有选择地覆盖微机加工表面的方法
TWI603378B (zh) 形成圖案的方法
US7585701B2 (en) Carrier sheet with adhesive film and method for producing semiconductor devices using the carrier sheet with adhesive film
KR102013283B1 (ko) 열팽창 계수를 이용한 박막전극 분리 방법
TWI615885B (zh) 圖案化的方法
CN1248049C (zh) 一种掩膜制造方法
JP2016058640A (ja) パターン形成方法、フォトマスク、及びナノインプリント用テンプレート
CN110161809B (zh) 一种改进光刻胶粘结性的结构及其方法
JP2001127024A (ja) 半導体装置及びその製造方法
CN114253067A (zh) 一种折叠屏用金属载具脱离母版工艺
TW201213905A (en) Manufacturing method of a fiber grating and structure thereof
JP2016213429A (ja) 構造物の製造方法及びその製造装置
US20100323524A1 (en) Method of etching the back side of a wafer

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140902